KR102531567B1 - 데드락 회피 방법 및 시스템 - Google Patents

Abstract

본 개시는 데드락 회피 방법에 관한 것이다. 데드락 회피 방법은, 부분 프로그램 인스턴스를 실행하는 데이터 패스에 포함된 루프 회로를 검출하는 단계, 루프 회로를 구성하는 복수의 사이클을 결정하는 단계, 결정된 복수의 사이클을 기초로 루프 회로에서 동시에 실행 가능한 부분 프로그램 인스턴스의 개수를 산출하는 단계 및 산출된 동시에 실행 가능한 부분 프로그램 인스턴스의 개수 미만의 부분 프로그램 인스턴스를 실행하도록 루프 회로를 제어하는 단계를 포함한다.

Description

데드락 회피 방법 및 시스템{METHOD AND SYSTEM FOR AVODING DEADLOCK}

본 개시는 데드락 회피 방법 및 시스템에 관한 것으로, 구체적으로 루프 회로를 제어하여 데드락을 회피하는 방법 및 시스템에 관한 것이다.

일반적으로 HLS(high-level synthesis)는 C언어 등과 같은 고수준 프로그래밍 언어로 작성된 프로그램이 주어졌을 때 이를 실행하기 위한 회로 구조를 자동으로 생성해 주는 기법을 일컫는다. 예를 들어, HLS는 고수준 프로그래밍 언어를 기초로 단위 회로의 입력 포트, 출력 포트 등을 연결하여 루프 회로, 분기 회로 등을 생성할 수 있다.

한편, 루프 회로는 프로그램의 여러 인스턴스(예를 들어, 쓰레드 등)를 실행할 수 있다. 그러나, 한정된 자원 등으로 루프 회로가 동시에 처리할 수 있는 인스턴스의 개수는 제한적일 수 있다. 이 경우, 각 인스턴스가 어느 제어 흐름을 따라가는지에 따라 데드락이 발생할 수 있으며, 이에 따라, 회로가 더는 새로운 동작을 하지 않고 멈추는 문제가 발생할 수 있다.

본 개시는 상기와 같은 문제점을 해결하기 위한 데드락 회피 방법, 기록매체에 저장된 컴퓨터 프로그램 및 장치(시스템)를 제공한다.

본 개시는 방법, 장치(시스템) 또는 컴퓨터 판독 가능 저장 매체에 저장된 컴퓨터 프로그램, 컴퓨터 판독 가능 저장 매체를 포함한 다양한 방식으로 구현될 수 있다.

본 개시의 일 실시예에 따르면, 적어도 하나의 프로세서에 의해 실행되는 데드락 회피 방법은, 부분 프로그램 인스턴스를 실행하는 데이터 패스에 포함된 루프 회로를 검출하는 단계, 루프 회로를 구성하는 복수의 사이클을 결정하는 단계, 결정된 복수의 사이클을 기초로 루프 회로에서 동시에 실행 가능한 부분 프로그램 인스턴스의 개수를 산출하는 단계 및 산출된 동시에 실행 가능한 부분 프로그램 인스턴스의 개수 미만의 부분 프로그램 인스턴스를 실행하도록 루프 회로를 제어하는 단계를 포함한다.

본 개시의 일 실시예에 따르면, 복수의 사이클의 각각은 복수의 기초 블록을 실행하기 위한 복수의 단위 회로를 포함한다. 복수의 단위 회로의 각각은 각각의 단위 회로에서 동시에 실행 가능한 부분 프로그램 인스턴스의 개수를 나타내는 최소 수용량을 포함한다.

본 개시의 일 실시예에 따르면, 루프 회로를 구성하는 복수의 사이클을 결정하는 단계는, 루프 회로에 대응하는 제어 플로우 그래프를 생성하는 단계 및 생성된 제어 플로우 그래프를 기초로 루프 회로의 백 엣지를 포함하는 복수의 사이클을 결정하는 단계를 포함한다.

본 개시의 일 실시예에 따르면, 결정된 복수의 사이클을 기초로 루프 회로에서 동시에 실행 가능한 부분 프로그램 인스턴스의 개수를 산출하는 단계는, 복수의 사이클의 각각을 구성하는 복수의 단위 회로의 최소 수용량의 합을 산출하는 단계 및 산출된 최소 수용량의 합 중 최소값을 루프 회로에서 동시에 실행 가능한 부분 프로그램 인스턴스의 개수로 결정하는 단계를 포함한다.

본 개시의 일 실시예에 따르면, 산출된 동시에 실행 가능한 부분 프로그램 인스턴스의 개수 미만의 부분 프로그램 인스턴스를 실행하도록 루프 회로를 제어하는 단계는, 데이터 패스 상에 루프 회로에서 실행 중인 부분 프로그램 인스턴스의 개수를 산출하기 위한 인스턴스 카운터를 연관시키는 단계, 루프 회로에서 실행 중인 부분 프로그램 인스턴스의 개수를 기초로 인스턴스 카운터의 값을 조정하는 단계 및 인스턴스 카운터 상에 저장된 값을 이용하여, 루프 회로에서 실행 중인 부분 프로그램 인스턴스의 개수를 제어하는 단계를 포함한다.

본 개시의 일 실시예에 따르면, 루프 회로에서 실행 중인 부분 프로그램 인스턴스의 개수를 기초로 인스턴스 카운터의 값을 조정하는 단계는, 루프 회로에 부분 프로그램 인스턴스가 입력된 경우, 인스턴스 카운터의 값을 증가시키는 단계 및 루프 회로에서 부분 프로그램 인스턴스가 출력된 경우, 인스턴스 카운터의 값을 감소시키는 단계를 포함한다.

본 개시의 일 실시예에 따르면, 인스턴스 카운터 상에 저장된 값을 이용하여, 루프 회로에서 실행 중인 부분 프로그램 인스턴스의 개수를 제어하는 단계는, 인스턴스 카운터 상에 저장된 값이 미리 정해진 값을 초과하는 경우, 루프 회로로 실행 중인 부분 인스턴스 프로그램과 상이한 부분 프로그램 인스턴스가 입력되지 않도록 제어하는 단계를 포함한다.

본 개시의 일 실시예에 따르면, 인스턴스 카운터 상에 저장된 값이 미리 정해진 값을 초과하는 경우, 루프 회로로 실행 중인 부분 인스턴스 프로그램과 상이한 부분 프로그램 인스턴스가 입력되지 않도록 제어하는 단계는, 부분 프로그램 인스턴스와 연관된 값을 저장하기 위한 큐를 설정하는 단계 및 인스턴스 카운터 상에 저장된 값이 미리 정해진 값을 초과하는 경우, 루프 회로로 입력하기 위한 실행 중인 부분 인스턴스 프로그램과 상이한 부분 프로그램 인스턴스와 연관된 값을 큐에 저장하는 단계를 포함한다.

본 개시의 일 실시예에 따르면, 인스턴스 카운터 상에 저장된 값이 미리 정해진 값을 초과하는 경우, 루프 회로로 실행 중인 부분 인스턴스 프로그램과 상이한 부분 프로그램 인스턴스가 입력되지 않도록 제어하는 단계는, 루프 회로에서 실행 중인 부분 인스턴스 프로그램과 상이한 부분 프로그램 인스턴스를 입력 받을 수 있는지 여부를 나타내는 신호를 다른 회로로 전송하는 단계를 포함한다.

본 개시의 일 실시예에 따른 상술된 방법을 컴퓨터에서 실행하기 위해 컴퓨터 판독 가능한 기록 매체에 저장된 컴퓨터 프로그램이 제공된다.

본 개시의 일부 실시예에 따르면, 프로세서는 최소 수용량을 이용하여 루프 회로에서 동시에 실행하는 부분 프로그램 인스턴스의 개수를 제한함으로써 루프 회로에서의 데드락을 효과적으로 회피할 수 있다.

본 개시의 일부 실시예에 따르면, 프로세서는 루프 회로에서 데드락이 발생하지 않고 실행 가능한 최소한의 부분 프로그램 인스턴스의 개수를 산출하고, 산출된 개수와 연관된 인스턴스 카운터를 이용하여 데드락을 효율적으로 회피할 수 있다.

본 개시의 일부 실시예에 따르면, 프로세서는 큐와 같은 간단한 저장 공간을 이용하여 루프 회로에서의 데드락을 효과적으로 회피할 수 있다.

본 개시의 일부 실시예에 따르면, 데이터 패스의 구조를 크게 변환시키지 않고도 고성능으로 동작하는 데드락 회피 방법이 구현될 수 있다.

본 개시의 효과는 이상에서 언급한 효과로 제한되지 않으며, 언급되지 않은 다른 효과들은 청구범위의 기재로부터 본 개시가 속하는 기술분야에서 통상의 지식을 가진 자("통상의 기술자"라 함)에게 명확하게 이해될 수 있을 것이다.

본 개시의 실시예들은, 이하 설명하는 첨부 도면들을 참조하여 설명될 것이며, 여기서 유사한 참조 번호는 유사한 요소들을 나타내지만, 이에 한정되지는 않는다.
도 1은 본 개시의 일 실시예에 따른 프로세서가 데드락을 회피하기 위해 루프 회로를 제어하는 예시를 나타내는 도면이다.
도 2는 본 개시의 일 실시예에 따른 프로세서의 내부 구성을 나타내는 블록도이다.
도 3은 본 개시의 일 실시예에 따른 데드락 회피 방법의 예시를 나타내는 흐름도이다.
도 4는 본 개시의 일 실시예에 따른 코드를 기초 블록으로 분할하는 예시를 나타내는 도면이다.
도 5는 본 개시의 일 실시예에 따른 복수의 단위 회로가 연결된 제어 흐름의 예시를 나타내는 도면이다.
도 6은 본 개시의 일 실시예에 따른 복수의 단위 회로가 연결된 제어 흐름의 예시를 나타내는 도면이다.
도 7은 본 개시의 일 실시예에 따른 루프 회로와 연관된 제어 플로우 그래프의 예시를 나타내는 도면이다.
도 8은 본 개시의 일 실시예에 따른 인스턴스 카운터를 이용하여 루프 회로를 제어하는 예시를 나타내는 도면이다.
도 9는 본 개시의 일 실시예에 따른 루프 회로 제어 방법의 예시를 나타내는 흐름도이다.
도 10은 본 개시의 일 실시예에 따른 루프 회로 제어 방법의 예시를 나타내는 흐름도이다.

이하, 본 개시의 실시를 위한 구체적인 내용을 첨부된 도면을 참조하여 상세히 설명한다. 다만, 이하의 설명에서는 본 개시의 요지를 불필요하게 흐릴 우려가 있는 경우, 널리 알려진 기능이나 구성에 관한 구체적 설명은 생략하기로 한다.

첨부된 도면에서, 동일하거나 대응하는 구성요소에는 동일한 참조부호가 부여되어 있다. 또한, 이하의 실시예들의 설명에 있어서, 동일하거나 대응되는 구성요소를 중복하여 기술하는 것이 생략될 수 있다. 그러나, 구성요소에 관한 기술이 생략되어도, 그러한 구성요소가 어떤 실시예에 포함되지 않는 것으로 의도되지는 않는다.

개시된 실시예의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 개시는 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예들은 본 개시가 완전하도록 하고, 본 개시가 통상의 기술자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것일 뿐이다.

본 명세서에서 사용되는 용어에 대해 간략히 설명하고, 개시된 실시예에 대해 구체적으로 설명하기로 한다. 본 명세서에서 사용되는 용어는 본 개시에서의 기능을 고려하면서 가능한 현재 널리 사용되는 일반적인 용어들을 선택하였으나, 이는 관련 분야에 종사하는 기술자의 의도 또는 판례, 새로운 기술의 출현 등에 따라 달라질 수 있다. 또한, 특정한 경우는 출원인이 임의로 선정한 용어도 있으며, 이 경우 해당되는 발명의 설명 부분에서 상세히 그 의미를 기재할 것이다. 따라서, 본 개시에서 사용되는 용어는 단순한 용어의 명칭이 아닌, 그 용어가 가지는 의미와 본 개시의 전반에 걸친 내용을 토대로 정의되어야 한다.

본 명세서에서의 단수의 표현은 문맥상 명백하게 단수인 것으로 특정하지 않는 한, 복수의 표현을 포함한다. 또한, 복수의 표현은 문맥상 명백하게 복수인 것으로 특정하지 않는 한, 단수의 표현을 포함한다. 명세서 전체에서 어떤 부분이 어떤 구성요소를 포함한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있음을 의미한다.

또한, 명세서에서 사용되는 '모듈' 또는 '부'라는 용어는 소프트웨어 또는 하드웨어 구성요소를 의미하며, '모듈' 또는 '부'는 어떤 역할들을 수행한다. 그렇지만, '모듈' 또는 '부'는 소프트웨어 또는 하드웨어에 한정되는 의미는 아니다. '모듈' 또는 '부'는 어드레싱할 수 있는 저장 매체에 있도록 구성될 수도 있고 하나 또는 그 이상의 프로세서들을 재생시키도록 구성될 수도 있다. 따라서, 일 예로서, '모듈' 또는 '부'는 소프트웨어 구성요소들, 객체지향 소프트웨어 구성요소들, 클래스 구성요소들 및 태스크 구성요소들과 같은 구성요소들과, 프로세스들, 함수들, 속성들, 프로시저들, 서브루틴들, 프로그램 코드의 세그먼트들, 드라이버들, 펌웨어, 마이크로 코드, 회로, 데이터, 데이터베이스, 데이터 구조들, 테이블들, 어레이들 또는 변수들 중 적어도 하나를 포함할 수 있다. 구성요소들과 '모듈' 또는 '부'들은 안에서 제공되는 기능은 더 작은 수의 구성요소들 및 '모듈' 또는 '부'들로 결합되거나 추가적인 구성요소들과 '모듈' 또는 '부'들로 더 분리될 수 있다.

본 개시의 일 실시예에 따르면, '모듈' 또는 '부'는 프로세서 및 메모리로 구현될 수 있다. '프로세서'는 범용 프로세서, 중앙 처리 장치(CPU), 마이크로프로세서, 디지털 신호 프로세서(DSP), 제어기, 마이크로제어기, 상태 머신, 멀티코어 CPU, GPU, FPGA 등과 같은 가속기 등을 포함하도록 넓게 해석되어야 한다. 몇몇 환경에서, '프로세서'는 주문형 반도체(ASIC), 프로그램가능 로직 디바이스(PLD), 필드 프로그램가능 게이트 어레이(FPGA) 등을 지칭할 수도 있다. '프로세서'는, 예를 들어, DSP와 마이크로프로세서의 조합, 복수의 마이크로프로세서들의 조합, DSP 코어와 결합한 하나 이상의 마이크로프로세서들의 조합, 또는 임의의 다른 그러한 구성들의 조합과 같은 처리 디바이스들의 조합을 지칭할 수도 있다. 또한, '메모리'는 전자 정보를 저장 가능한 임의의 전자 컴포넌트를 포함하도록 넓게 해석되어야 한다. '메모리'는 임의 액세스 메모리(RAM), 판독-전용 메모리(ROM), 비-휘발성 임의 액세스 메모리(NVRAM), 프로그램가능 판독-전용 메모리(PROM), 소거-프로그램가능 판독 전용 메모리(EPROM), 전기적으로 소거가능 PROM(EEPROM), 플래쉬 메모리, 자기 또는 광학 데이터 저장장치, 레지스터들 등과 같은 프로세서-판독가능 매체의 다양한 유형들을 지칭할 수도 있다. 프로세서가 메모리로부터 정보를 판독하고/하거나 메모리에 정보를 기록할 수 있다면 메모리는 프로세서와 전자 통신 상태에 있다고 불린다. 프로세서에 집적된 메모리는 프로세서와 전자 통신 상태에 있다.

본 개시에서, '코드'는 프로그램을 실행하기 위해 작성된 임의의 코드를 지칭할 수 있으며, 예를 들어, 소스 코드 등을 지칭할 수 있다.

본 개시에서, '부분 프로그램'은 프로그래밍 언어로 작성된 전체 프로그램 중 일부를 지칭할 수 있다. 즉, 전체 프로그램은 복수의 부분 프로그램을 포함할 수 있다.

본 개시에서 '부분 프로그램 인스턴스'는 특정 부분 프로그램을 복수회 실행할 때 각각의 실행 단위를 지칭할 수 있다. 즉, 부분 프로그램은 실행 단위가 상이한 복수의 부분 프로그램 인스턴스를 포함할 수 있다. 예를 들어, 프로그램이 여러 개의 쓰레드(thread)를 만들어서 각 쓰레드가 부분 프로그램을 실행하는 경우, 각각의 쓰레드가 부분 프로그램 인스턴스가 될 수 있다. 다른 예에서, 부분 프로그램이 루프 회로에서 실행되는 경우, 각 루프 반복(loop iteration)이 부분 프로그램 인스턴스가 될 수 있다.

본 개시에서, '데이터 패스(data path)'는 회로를 구성하는 단위 회로의 집합, 각 단위 회로의 연결 관계, 부분 프로그램 인스턴스에 대한 정보 등을 포함하는 것으로서, 예를 들어, 부분 프로그램 인스턴스를 실행하는 회로를 지칭할 수 있다.

본 개시에서 '루프(loop) 회로'는 특정 워크(work) 또는 쓰레드가 특정 조건을 만족할 때까지 동작이 반복되는 회로를 지칭할 수 있다. 이러한 루프 회로에는 하나 이상의 사이클(cycle)이 포함될 수 있다. 예를 들어, B1, B2, B3 및 B4의 단위 회로들로 구성된 루프 회로는 B1->B2->B3->B4로 구성된 사이클과 B1->B2->B4로 구성된 사이클을 포함할 수 있다. 이 경우, 루프 회로를 구성하는 마지막 단위 회로(B4)에서 첫번째 단위 회로(B1)로 되돌아가도록 연결된 구성이 상술된 루프 회로의 백 엣지(back edge)로 지칭될 수 있다.

본 개시에서 '데드락(dead lock)은 회로 또는 회로의 적어도 일부가 더 이상 새로운 동작을 수행하지 않고 멈추는 상태를 지칭할 수 있다. 이러한 데드락은 회로의 적어도 일부에서 특정 단위 회로가 한정된 자원(resource) 등으로 인해 출력값을 내보내지 못하면서 입력값을 받아들일 수 없는 상태가 지속되는 경우를 포함할 수 있다. 예를 들어, 루프 회로를 구성하는 각 단위 회로에서 동시에 실행 가능한 부분 프로그램 인스턴스의 개수를 초과하는 부분 프로그램 인스턴스가 상술된 루프 회로에서 실행되는 경우, 해당 루프 회로에서 데드락이 발생할 수 있다.

본 개시에서 '수용량'은 단위 회로에서 저장할 수 있는 중간 결과값의 개수를 나타낼 수 있다. 이러한 수용량은 상수로 고정되거나, 부분 프로그램 인스턴스의 동작에 따라 가변적으로 변경될 수 있다. 또한, 본 개시에서 '최소 수용량'은 단위 회로에서 저장할 수 있는 중간 결과값의 개수가 최소로 감소된 경우의 수용량을 지칭할 수 있다. 예를 들어, 단위 회로에서 수용량이 2 내지 6의 값으로 결정되는 경우, 해당 단위 회로의 최소 수용량은 2로 결정될 수 있다.

본 개시에서, '인스턴스 카운터'는 부분 프로그램 인스턴스와 연관된 값을 저장하기 위한 임의의 저장 공간을 지칭할 수 있다. 예를 들어, 인스턴스 카운터는 루프 회로로 입력된 총 부분 프로그램 인스턴스의 개수를 저장할 수 있다.

본 개시에서, '제어 플로우 그래프(control flow graph)'는 루프 회로에 포함된 복수의 단위 회로 및 각 단위 회로의 연결 관계, 각 단위 회로가 분기되는 경로 등을 시각적 또는 임의의 방법으로 나타내는 그래프를 지칭할 수 있다.

도 1은 본 개시의 일 실시예에 따른 프로세서(110)가 데드락을 회피하기 위해 루프 회로를 제어하는 예시를 나타내는 도면이다. 일 실시예에 따르면, 프로세서(110)는 특정 회로를 실행, 처리 및/또는 관리하는 임의의 장치 및/또는 모듈 등을 지칭할 수 있다. 또한, 데이터 패스(120)는 특정 회로와 대응하는 것으로 복수의 부분 프로그램 인스턴스(130)를 실행하는 회로를 지칭할 수 있다.

일 실시예에 따르면, 프로세서(110)는 데이터 패스(120) 및 복수의 부분 프로그램 인스턴스(130)를 수신할 수 있다. 그리고 나서, 프로세서(110)는 부분 프로그램 인스턴스(130)를 실행하는 데이터 패스(120)에 포함된 루프 회로를 검출할 수 있다. 즉, 데이터 패스(120)는 부분 프로그램 인스턴스(130)를 실행하기 위한 하나 이상의 루프 회로를 포함할 수 있다.

루프 회로를 검출한 후, 프로세서(110)는 검출된 루프 회로를 구성하는 복수의 사이클을 결정할 수 있다. 여기서, 루프 회로를 구성하는 사이클은 루프 회로와 연관된 조건의 만족 여부에 따라 결정되는 단위 회로의 집합 및 각 단위 회로의 연결 관계를 나타내는 경로를 지칭할 수 있다. 예를 들어, B1, B2, B3 및 B4의 단위 회로들로 구성된 루프 회로에는 B1->B2->B3->B4로 구성된 제1 사이클과 B1->B2->B4로 구성된 제2 사이클과 같이 2개의 사이클이 존재할 수 있다.

그리고 나서, 프로세서(110)는 결정된 복수의 사이클을 기초로 루프 회로에서 동시에 실행 가능한 부분 프로그램 인스턴스의 개수를 산출할 수 있다. 일 실시예에 따르면, 프로세서(110)는 루프 회로에 포함된 각 사이클을 구성하는 복수의 단위 회로의 최소 수용량의 합을 산출하고, 산출된 최소 수용량의 합 중 최소값을 해당 루프 회로에서 동시에 실행 가능한 부분 프로그램 인스턴스의 개수로 결정할 수 있다. 상술된 예에서, 단위 회로 B1, B2 및 B4의 최소 수용량이 2이고, B3의 최소 수용량이 4인 경우, 제1 사이클을 구성하는 복수의 단위 회로(B1, B2, B3, B4)의 최소 수용량의 합은 10으로 산출되고, 제2 사이클을 구성하는 복수의 단위 회로(B1, B2, B4)의 최소 수용량의 합은 6으로 산출될 수 있다. 이 경우, 최소 수용량의 합 중 최소값인 6이 해당 루프 회로에서 동시에 실행 가능한 부분 프로그램 인스턴스의 개수로 결정될 수 있다.

프로세서(110)는 산출된 동시에 실행 가능한 부분 프로그램 인스턴스의 개수 미만의 부분 프로그램 인스턴스를 실행하도록 루프 회로를 제어할 수 있다(140). 상술된 예에서, 루프 회로에서 동시에 실행 가능한 부분 프로그램 인스턴스의 개수가 6인 경우, 프로세서(110)는 해당 루프 회로에서 동시에 5개의 부분 프로그램 인스턴스만이 실행되도록 루프 회로를 제어할 수 있다. 예를 들어, 루프 회로에서 실행 중인 부분 프로그램 인스턴스가 5개인 경우, 프로세서(110)는 임의의 신호(예를 들어, stall 신호) 등을 이용하여 루프 회로와 연결된 이전 회로에서 출력값을 내보내지 않도록 제어할 수 있다. 그리고 나서, 루프 회로에서 실행 중인 부분 프로그램 인스턴스가 4개 이하로 감소된 경우, 프로세서(110)는 이전 회로의 출력값을 루프 회로로 전송할 수 있다.

도 1에서는 데이터 패스에 포함된 하나의 루프 회로에서 복수의 사이클을 결정하고, 동시에 실행 가능한 부분 프로그램 인스턴스의 개수를 산출하여 루프 회로를 제어하는 것으로 상술되었으나, 이에 한정되지 않는다. 예를 들어, 데이터 패스는 복수의 루프 회로를 포함할 수 있으며, 이 경우, 각 루프 회로에 포함된 단위 회로의 최소 수용량을 기초로 동시에 실행 가능한 부분 프로그램 인스턴스의 개수가 상이하게 결정될 수 있다. 이와 같은 구성에 의해, 프로세서(110)는 최소 수용량을 이용하여 루프 회로에서 동시에 실행하는 부분 프로그램 인스턴스의 개수를 제한함으로써 루프 회로에서의 데드락을 효과적으로 회피할 수 있다.

도 2는 본 개시의 일 실시예에 따른 프로세서(110)의 내부 구성을 나타내는 블록도이다. 도시된 바와 같이, 프로세서(110)는 루프 회로 검출부(210), 사이클 결정부(220), 루프 회로 제어부(230) 등을 포함할 수 있다. 또한, 프로세서(110)는 임의의 컴퓨팅 장치 및/또는 데이터베이스 등과의 통신을 통해 데드락 회피를 위한 데이터 패스, 부분 프로그램 인스턴스 등을 수신할 수 있다.

일 실시예에 따르면, 루프 회로 검출부(210)는 부분 프로그램 인스턴스를 실행하는 데이터 패스에 포함된 루프 회로를 검출할 수 있다. 여기서, 루프 회로는 특정 워크 또는 쓰레드가 특정 조건을 만족할 때까지 동작이 반복되는 회로를 지칭하는 것으로서, for 문, while 문 등의 명령어를 이용하여 생성될 수 있다. 또한, 루프 회로는 다른 하나 이상의 루프 회로를 포함하도록 구성되거나 다른 하나 이상의 분기(branch) 회로를 포함하도록 구성될 수도 있다. 루프 회로 검출부(210)는 미리 정해진 알고리즘, 미리 정해진 알고리즘의 조합, 기계학습 모델 등을 이용하여 데이터 패스에 포함된 루프 회로를 검출할 수 있다.

사이클 결정부(220)는 검출된 루프 회로를 구성하는 복수의 사이클을 검출할 수 있다. 여기서, 사이클은 루프 회로 상의 루프 회로와 연관된 조건의 만족 여부에 따라 결정되는 단위 회로의 집합 및 각 단위 회로의 연결 관계를 나타내는 경로를 지칭할 수 있다. 즉, 복수의 사이클의 각각은 복수의 기초 블록을 실행하기 위한 복수의 단위 회로를 포함할 수 있다.

일 실시예에 따르면, 사이클 결정부(220)는 루프 회로에 대응하는 제어 플로우 그래프를 생성할 수 있다. 여기서, 제어 플로우 그래프는 루프 회로에 포함된 복수의 단위 회로 및 각 단위 회로의 연결 관계, 각 단위 회로가 분기되는 경로 등을 시각적 또는 임의의 방법으로 나타내는 그래프를 지칭할 수 있다. 사이클 결정부(220)는 임의의 미리 정해진 알고리즘, 기계학습 모델 등을 이용하여 루프 회로에 대응하는 제어 플로우 그래프를 생성할 수 있다. 추가적으로 또는 대안적으로, 사이클 결정부(220)는 데이터 패스와 연관된 전체 회로에 대한 제어 플로우 그래프를 생성하고, 생성된 제어 플로우 그래프 중 루프 회로에 대응하는 부분만을 추출할 수도 있다.

그리고 나서, 사이클 결정부(220)는 생성된 제어 플로우 그래프를 기초로 루프 회로의 백 엣지를 포함하는 복수의 사이클을 결정할 수 있다. 여기서, 백 엣지는 루프 회로의 마지막 단위 회로에서 첫번째 단위 회로로 되돌아가도록 연결된 구성을 지칭할 수 있다. 즉, 사이클 결정부(220)는 제어 플로우 그래프를 기초로 루프 회로의 백 엣지를 결정하고, 결정된 백 엣지를 포함하는 사이클들을 추출하여 복수의 사이클을 결정할 수 있다. 추가적으로 또는 대안적으로, 사이클 결정부(220)는 루프 회로에서 반복되는 경로와 연관된 복수의 사이클을 추출할 수 있는 임의의 미리 정해진 알고리즘을 이용하여 루프 회로에 포함된 복수의 사이클을 결정할 수도 있다.

일 실시예에 따르면, 루프 회로 제어부(230)는 결정된 복수의 사이클을 기초로 루프 회로에서 동시에 실행 가능한 부분 프로그램 인스턴스의 개수를 산출할 수 있다. 예를 들어, 복수의 단위 회로의 각각은 각각의 단위 회로에서 동시에 실행 가능한 부분 프로그램 인스턴스의 개수를 나타내는 최소 수용량을 포함할 수 있다. 이 경우, 루프 회로 제어부(230)는 복수의 사이클의 각각을 구성하는 복수의 단위 회로의 최소 수용량의 합을 산출하고, 산출된 최소 수용량의 합 중 최소값을 루프 회로에서 동시에 실행 가능한 부분 프로그램 인스턴스의 개수로 결정할 수 있다.

그리고 나서, 루프 회로 제어부(230)는 산출된 동시에 실행 가능한 부분 프로그램 인스턴스의 개수 미만의 부분 프로그램 인스턴스를 실행하도록 루프 회로를 제어할 수 있다. 일 실시예에 따르면, 루프 회로 제어부(230)는 데이터 패스 상에 루프 회로에서 실행 중인 부분 프로그램 인스턴스의 개수를 산출하기 위한 인스턴스 카운터를 연관시키고, 루프 회로에서 실행 중인 부분 프로그램 인스턴스의 개수를 기초로 인스턴스 카운터의 값을 조정할 수 있다. 그 후, 루프 회로 제어부(230)는 인스턴스 카운터 상에 저장된 값을 이용하여, 루프 회로에서 실행 중인 부분 프로그램 인스턴스의 개수를 제어할 수 있다.

일 실시예에 따르면, 루프 회로에 부분 프로그램 인스턴스가 입력된 경우, 루프 회로 제어부(230)는 인스턴스 카운터의 값을 증가시킬 수 있다. 또한, 루프 회로에서 부분 프로그램 인스턴스가 출력된 경우, 루프 회로 제어부(230)는 인스턴스 카운터의 값을 감소시킬 수 있다. 그리고 나서, 인스턴스 카운터 상에 저장된 값이 미리 정해진 값을 초과하는 경우, 루프 회로 제어부(230)는 루프 회로로 다른 부분 프로그램 인스턴스(예를 들어, 루프 회로에서 현재 실행 중인 부분 프로그램 인스턴스들을 제외한 다른 부분 프로그램 인스턴스)가 입력되지 않도록 제어할 수 있다. 여기서, 미리 정해진 값은 루프 회로를 구성하는 복수의 사이클의 최소 수용량의 합 중 최소값과 동일한 값일 수 있다. 예를 들어, 복수의 사이클의 최소 수용량의 합 중 최소값이 6인 경우, 인스턴스 카운터의 값은 5 이하의 값으로 유지될 수 있다.

일 실시예에 따르면, 루프 회로 제어부(230)는 루프 회로에서 다른 부분 프로그램 인스턴스를 입력 받을 수 있는지 여부를 나타내는 신호를 다른 회로로 전송하여 루프 회로로 다른 부분 프로그램 인스턴스가 입력되지 않도록 제어할 수 있다. 예를 들어, 루프 회로 제어부(230)는 인스턴스 카운터의 값이 미리 정해진 값인 경우, 이전 단위 회로 등으로 stall 신호를 전송할 수 있다. 이 경우, stall 신호를 전송 받은 이전 단위 회로는 출력값을 내보내지 않고 대기할 수 있다. 그리고 나서, 인스턴스 카운터의 값이 미리 정해진 값 이하로 감소된 경우, 이전 단위 회로는 루프 회로로 출력값을 내보낼 수 있다.

추가적으로 또는 대안적으로, 루프 회로 제어부(230)는 부분 프로그램 인스턴스와 연관된 값을 저장하기 위한 큐(예를 들어, FIFO(First In First Out 큐 등)를 설정할 수 있다. 그리고 나서, 루프 회로 제어부(230)는 인스턴스 카운터 상에 저장된 값이 미리 정해진 값을 초과하는 경우, 루프 회로로 입력하기 위한 다른 부분 프로그램 인스턴스를 큐에 저장하여 루프 회로에서 실행 중인 부분 프로그램 인스턴스의 개수를 기초로 인스턴스 카운터의 값을 조정할 수 있다. 예를 들어, 루프 회로 제어부(230)는 루프 회로의 마지막 단위 회로의 출력 포트를 첫번째 단위 회로의 입력 포트와 직접 연결하는 대신 마지막 단위 회로의 출력 포트를 큐와 연결하고, 다시 큐를 첫번째 단위 회로의 입력 포트와 연결할 수 있다. 이와 같이, 큐를 이용하는 경우, 루프 회로에서 동시에 실행 가능한 부분 프로그램 인스턴스의 개수는 증가할 수 있으며, 그에 따른 단위 회로의 효율성을 향상시킬 수 있다.

도 2에서는 루프 회로 검출부(210)와 사이클 결정부(220)는 구분되어 상술되었으나, 이는 발명의 이해를 돕기 위한 것일 뿐이며, 하나의 연산 장치에서 둘 이상의 기능을 수행할 수도 있다. 이와 같은 구성에 의해, 프로세서(110)는 루프 회로에서 데드락이 발생하지 않고 실행 가능한 최소한의 부분 프로그램 인스턴스의 개수를 산출하고, 산출된 개수와 연관된 인스턴스 카운터를 이용하여 데드락을 효율적으로 회피할 수 있다.

도 3은 본 개시의 일 실시예에 따른 데드락 회피 방법(300)의 예시를 나타내는 흐름도이다. 일 실시예에 따르면, 데드락 회피 방법(300)은 적어도 하나의 프로세서(예를 들어, 도 2의 110)에 의해 수행될 수 있다. 데드락 회피 방법(300)은 프로세서가 부분 프로그램 인스턴스를 실행하는 데이터 패스에 포함된 루프 회로를 검출함으로써 개시될 수 있다(S310). 예를 들어, 프로세서는 미리 정해진 알고리즘, 미리 정해진 알고리즘의 조합, 기계학습 모델 등을 이용하여, 데이터 패스에 포함된 루프 회로를 검출할 수 있다.

프로세서는 루프 회로를 구성하는 복수의 사이클을 결정할 수 있다(S320). 여기서, 복수의 사이클의 각각은 복수의 기초 블록을 실행하기 위한 복수의 단위 회로를 포함하고, 복수의 단위 회로의 각각은 각각의 단위 회로에서 동시에 실행 가능한 부분 프로그램 인스턴스의 개수를 나타내는 최소 수용량을 포함할 수 있다. 일 실시예에 따르면, 프로세서는 루프 회로에 대응하는 제어 플로우 그래프를 생성하고, 생성된 제어 플로우 그래프를 기초로 루프 회로의 백 엣지를 포함하는 복수의 사이클을 결정할 수 있다.

그리고 나서, 프로세서는 결정된 복수의 사이클을 기초로 루프 회로에서 동시에 실행 가능한 부분 프로그램 인스턴스의 개수를 산출할 수 있다(S330). 예를 들어, 프로세서는 복수의 사이클의 각각을 구성하는 복수의 단위 회로의 최소 수용량의 합을 산출하고, 산출된 최소 수용량의 합 중 최소값을 루프 회로에서 동시에 실행 가능한 부분 프로그램 인스턴스의 개수로 결정할 수 있다.

프로세서는 산출된 동시에 실행 가능한 부분 프로그램 인스턴스의 개수 미만의 부분 프로그램 인스턴스를 실행하도록 루프 회로를 제어할 수 있다(S340). 예를 들어, 프로세서는 데이터 패스 상에 루프 회로에서 실행 중인 부분 프로그램 인스턴스의 개수를 산출하기 위한 인스턴스 카운터를 연관시키고, 루프 회로에서 실행 중인 부분 프로그램 인스턴스의 개수를 기초로 인스턴스 카운터의 값을 조정할 수 있다. 그리고 나서, 프로세서는 인스턴스 카운터 상에 저장된 값을 이용하여, 루프 회로에서 실행 중인 부분 프로그램 인스턴스의 개수를 제어할 수 있다.

일 실시예에 따르면, 프로세서는 루프 회로에 부분 프로그램 인스턴스가 입력된 경우, 인스턴스 카운터의 값을 증가시킬 수 있다. 또한, 프로세서는 루프 회로에서 부분 프로그램 인스턴스가 출력된 경우, 인스턴스 카운터의 값을 감소시킬 수 있다. 이와 같은 구성에 의해, 인스턴스 카운터 상에 저장된 값이 미리 정해진 값을 초과하는 경우, 프로세서는 루프 회로로 다른 부분 프로그램 인스턴스(예를 들어, 루프 회로에서 현재 실행 중인 부분 프로그램 인스턴스와 상이한 부분 프로그램 인스턴스)가 입력되지 않도록 제어할 수 있다. 예를 들어, 프로세서는 부분 프로그램 인스턴스와 연관된 값을 저장하기 위한 큐를 설정하고, 인스턴스 카운터 상에 저장된 값이 미리 정해진 값을 초과하는 경우, 루프 회로로 입력하기 위한 다른 부분 프로그램 인스턴스를 큐에 저장할 수 있다. 이 경우, 프로세서는 루프 회로에서 다른 부분 프로그램 인스턴스를 입력 받을 수 있는지 여부를 나타내는 신호를 다른 회로로 전송할 수 있다. 여기서, 다른 회로는 루프 회로와 연결된 이전 회로일 수 있다. 즉, 다른 회로의 출력값은 루프 회로의 입력값으로 사용될 수 있다.

도 4는 본 개시의 일 실시예에 따른 코드(410)를 기초 블록(420)(basic block)으로 분할하는 예시를 나타내는 도면이다. 일 실시예에 따르면, 부분 프로그램을 나타내는 코드(410)는 복수의 기초 블록(420)으로 분할될 수 있다. 여기서, 기초 블록(420)은 순차적으로 실행되는 하나 이상의 명령의 집합을 지칭하는 것으로, 기초 블록(420)에 포함된 첫 번째 명령부터 순차적으로 실행되는 것이 보장될 수 있다.

도시된 바와 같이, 코드(410)는 제1 기초 블록(420_1), 제2 기초 블록(420_2), 제3 기초 블록(420_3) 및 제4 기초 블록(420_4)을 포함하는 4개의 기초 블록(420)으로 분할될 수 있다. 예를 들어, 프로세서(도 1의 110)는 코드를 기초 블록으로 분할하기 위한 임의의 미리 정해진 알고리즘(예: if conversion, tail duplication, loop unrolling 등), 미리 정해진 알고리즘의 조합, 기계학습 모델 등을 이용하여 코드(410)를 기초 블록(420)으로 분할할 수 있다. 여기서, 상술된 바와 같이, 각각의 기초 블록(420)에 포함된 명령은 순차적으로 실행될 수 있다. 예를 들어, 제2 기초 블록(420_2)에서 'x++;'의 두번째 명령보다 'y=x;'의 첫번째 명령을 먼저 실행하는 것이 보장될 수 있다.

이와 같이 코드(410)가 기초 블록(420)으로 분할된 경우, 각각의 기초 블록(420)을 실행하기 위한 단위 회로가 구성될 수 있으며, 각각의 단위 회로가 미리 정해진 경로에 기초하여 연결됨으로써 전체 데이터 패스가 구성될 수 있다. 예를 들어, 프로세서는 미리 정해진 알고리즘, 미리 정해진 알고리즘의 조합, 기계학습 모델 등을 이용하여 단위 회로를 기초로 데이터 패스를 구성할 수 있다.

일 실시예에 따르면, 기초 블록(420)을 실행하는 단위 회로는 하나 이상의 입력 포트와 하나 이상의 출력 포트를 포함할 수 있다. 단위 회로는 미리 정해진 간격으로 입력 포트를 통해 부분 프로그램 인스턴스의 입력값(live-in variable)을 수신할 수 있다. 이와 같이 수신된 입력값을 기초로 단위 회로는 해당 입력값과 연관된 기초 블록을 실행할 수 있다. 그 후, 단위 회로는 기초 블록의 실행에 따른 부분 프로그램 인스턴스의 출력값(live-out variable)을 연결된 다른 회로로 내보낼 수 있다.

일 실시예에 따르면, 단위 회로는 한 번에 하나의 부분 프로그램 인스턴스를 실행할 수 있다. 추가적으로 또는 대안적으로, 단위 회로는 한 번에 복수의 부분 프로그램 인스턴스를 파이프라이닝(pipelining)하여 실행할 수도 있다. 여기서, 실행은 단위 회로가 특정 부분 프로그램 인스턴스의 입력값을 수신한 후, 출력값을 내보내지 않는 상태를 포함할 수 있다. 예를 들어, 단위 회로에서 특정 연산을 수행하고 있지 않더라도, 입력값을 수신하고, 출력값을 내보내지 않은 경우에는, 해당 단위 회로는 실행 중인 것으로 판정될 수 있다.

이와 같이 기초 블록(420)을 실행하는 단위 회로는 한 번에 하나의 부분 프로그램 인스턴스에 대한 입력값을 수신하고, 한 번에 하나의 부분 프로그램 인스턴스에 대한 출력값을 내보낼 수 있다. 다시 말해, 단위 회로는 동시에 복수의 부분 프로그램 인스턴스에 대한 입력값을 수신하거나 출력값을 내보낼 수 없다. 단위 회로가 동기 회로(synchronous circuit)일 때, '동시'는 동일한 클락 사이클(clock cycle)에 입력값을 받아들이거나 출력값을 내보내는 것을 의미할 수 있다.

일 실시예에 따르면, 기초 블록(420)을 실행하는 단위 회로는 특정 부분 프로그램 인스턴스에 대한 입력값을 입력 포트로 수신한 후, 해당 부분 프로그램 인스턴스에 대한 출력값을 출력 포트로 내보낼 때까지, 해당 부분 프로그램 인스턴스에 대한 중간 결과값을 내부에 저장할 수 있다. 여기서, 중간 결과값은 단위 회로가 특정 부분 프로그램 인스턴스에 대한 기초 블록(420)을 실행하는 과정에서 최종적인 출력값을 산출하거나 내보내기 위해 저장하고 있어야 하는 모든 값을 지칭할 수 있다. 예를 들어, 중간 결과값은 입력값 또는 출력값과 동일하거나, 입력값 및/또는 출력값을 포함할 수 있다. 이 경우, 단위 회로가 내부에 저장할 수 있는 중간 결과값의 개수가 해당 단위 회로의 수용량으로 결정될 수 있다.

일 실시예에 따르면, 프로세서는 단위 회로의 수용량이 어느 정도까지 떨어질 수 있는지를 판정하여 해당 단위 회로의 최소 수용량을 산출할 수 있다. 예를 들어, 프로세서는 미리 정해진 알고리즘, 미리 정해진 알고리즘의 조합, 기계학습 모델 등을 이용하여 데이터 패스를 구성하는 각 단위 회로의 최소 수용량을 산출할 수 있다. 이와 같이 산출된 각 단위 회로의 최소 수용량이 특정 회로(예를 들어, 루프 회로)에서 동시에 실행 가능한 부분 프로그램 인스턴스의 개수를 산출하기 위해 사용될 수 있다.

도 5는 본 개시의 일 실시예에 따른 복수의 단위 회로가 연결된 제어 흐름(500)의 예시를 나타내는 도면이다. 도시된 바와 같이, 제1 단위 회로(510)의 출력 포트와 제2 단위 회로(520) 및 제3 단위 회로(530)의 입력 포트는 연결될 수 있다. 다시 말해, 제1 단위 회로(510)가 내보내는 출력값은 제2 단위 회로(520) 또는 제3 단위 회로(530)의 입력값으로 사용될 수 있다. 즉, 하나의 출력 포트는 복수의 입력 포트와 연결될 수 있다.

일 실시예에 따르면, 제1 단위 회로(510)의 명령이 조건 분기(conditional branch)인 경우, 제1 단위 회로(510)에서의 부분 프로그램 인스턴스의 실행에 따른 조건값에 기초하여 제2 단위 회로(520) 또는 제3 단위 회로(530)가 선택적으로 실행될 수 있다. 예를 들어, 조건값이 0인 경우 제2 단위 회로(520)가 실행되고, 조건값이 1인 경우 제3 단위 회로(530)가 실행될 수 있다. 즉, 제1 단위 회로(510)의 실행에 따른 조건값이 0인 경우 제2 단위 회로(520)를 실행하고, 조건값이 1인 경우 제3 단위 회로(530)를 실행하도록, 제1 단위 회로(510)의 출력 포트와 제2 단위 회로(520) 및 제3 단위 회로(530)의 출력 포트가 연결될 수 있다.

도 6은 본 개시의 일 실시예에 따른 복수의 단위 회로가 연결된 제어 흐름(600)의 예시를 나타내는 도면이다. 도시된 바와 같이, 제1 단위 회로(610) 및 제2 단위 회로(620)의 출력 포트와 제3 단위 회로(630)의 입력 포트는 연결될 수 있다. 다시 말해, 제1 단위 회로(610) 또는 제2 단위 회로(620)가 내보내는 출력값은 제3 단위 회로(630)의 입력값으로 사용될 수 있다. 즉, 복수의 출력 포트는 하나의 입력 포트와 연결될 수 있다.

일 실시예에 따르면, 제3 단위 회로(630)의 입력 포트는 한 번에 하나의 부분 프로그램 인스턴스에 대한 입력값만을 받아들일 수 있다. 즉, 제1 단위 회로(610) 및 제2 단위 회로(620)에서 동시에 출력값이 전달된 경우, 제3 단위 회로(630)는 선택적으로 하나의 단위 회로의 출력값을 전달받을 수 있다. 예를 들어, 제3 단위 회로(630)가 제1 단위 회로(610)의 출력값을 전달받아 입력값으로 사용하는 경우, 제2 단위 회로(620)로 임의의 신호를 전달하여 출력값을 일시적으로 내보내지 않도록 유도할 수 있다. 그리고 나서, 제1 단위 회로(610)의 출력값을 수신한 후, 제2 단위 회로(620)의 출력값을 순서대로 수신할 수 있다.

도 7은 본 개시의 일 실시예에 따른 루프 회로와 연관된 제어 플로우 그래프(700)의 예시를 나타내는 도면이다. 상술된 바와 같이, 프로세서(도 2의 110)는 부분 프로그램 인스턴스를 실행하는 데이터 패스에 포함된 루프 회로를 검출할 수 있다. 또한, 프로세서는 루프 회로에 대응하는 제어 플로우 그래프(700)를 생성하고, 생성된 제어 플로우 그래프(700)를 기초로 루프 회로의 백 엣지를 포함하는 복수의 사이클을 결정할 수 있다. 그리고 나서, 프로세서는 결정된 복수의 사이클을 기초로 루프 회로에서 동시에 실행 가능한 부분 프로그램 인스턴스의 개수를 산출하고, 산출된 동시에 실행 가능한 부분 프로그램 인스턴스의 개수 미만의 부분 프로그램 인스턴스를 실행하도록 루프 회로를 제어할 수 있다.

도시된 예에서, 루프 회로는 제1 단위 회로(710), 제2 단위 회로(720), 제3 단위 회로(730) 및 제4 단위 회로(740)를 포함할 수 있다. 여기서, 제1 단위 회로(710), 제2 단위 회로(720) 및 제4 단위 회로(740)의 최소 수용량은 2이고, 제3 단위 회로(730)의 최소 수용량은 3일 수 있다. 또한, 루프 회로의 복수의 사이클은 제1 단위 회로(710), 제2 단위 회로(720), 제3 단위 회로(730) 및 제4 단위 회로(740)의 순서로 구성된 제1 사이클(750) 및 제1 단위 회로(710), 제2 단위 회로(720) 및 제4 단위 회로(740)의 순서로 구성된 제2 사이클(760)을 포함할 수 있다. 예를 들어, 제1 사이클(750)에서 실행 중인 부분 프로그램 인스턴스는 특정 조건을 만족하는 경우, 제2 사이클(760)로 분기되어 실행될 수 있다.

일 실시예에 따르면, 제1 사이클(750)에서의 최소 수용량의 합은 10으로 결정될 수 있다. 또한, 제2 사이클(760)에서의 최소 수용량의 합은 6으로 결정될 수 있다. 다시 말해, 제1 사이클(750)에서는 10개의 부분 프로그램 인스턴스가 실행되는 경우 데드락이 발생할 수 있으며, 제2 사이클(760)에서는 6개의 부분 프로그램 인스턴스가 실행되는 경우 데드락이 발생할 수 있다. 예를 들어, 제1 단위 회로(710)에서 2개의 부분 프로그램 인스턴스가 실행되고, 제2 단위 회로(720)에서 2개의 부분 프로그램 인스턴스가 실행되고, 제4 단위 회로(740)에서 2개의 부분 프로그램 인스턴스가 실행되는 경우, 제1 단위 회로(710), 제2 단위 회로(720) 및 제4 단위 회로(740)는 연결된 이전 단위 회로로부터 입력값을 받아들일 수 없고, 연결된 다음 단위 회로로 출력값을 내보낼 수도 없으므로 데드락이 발생할 수 있다.

일 실시예에 따르면, 이와 같은 데드락의 발생을 예방하기 위해 해당 루프 회로에서 동시에 실행 가능한 부분 프로그램 인스턴스의 개수를 미리 정해진 값으로 조정할 수 있다. 상술된 예에서, 동시에 실행 가능한 부분 프로그램 인스턴스의 개수는 5개로 제한될 수 있다. 예를 들어, 데이터 패스 상에 루프 회로에서 실행 중인 부분 프로그램 인스턴스의 개수를 산출하기 위한 인스턴스 카운터를 연관시킴으로써, 루프 회로에서 동시에 실행 중인 부분 프로그램 인스턴스의 개수를 제한할 수 있다.

도 7에서는 루프 회로가 4개의 단위 회로로 구성되고, 2개의 사이클이 존재하는 것으로 상술되었으나, 이에 한정되지 않으며, 루프 회로는 상이한 수의 단위 회로 및 상이한 수의 사이클을 포함할 수도 있다. 또한, 하나의 데이터 패스에 대해 상이한 수의 단위 회로 및 상이한 수의 사이클을 포함하는 복수의 루프 회로가 포함될 수도 있다. 이와 같은 구성에 의해, 루프 회로에서의 부분 프로그램 인스턴스의 개수를 조정함으로써 데드락이 발생하지 않는 데이터 패스를 효율적으로 구성할 수 있다.

도 8은 본 개시의 일 실시예에 따른 인스턴스 카운터(830)를 이용하여 루프 회로(820)를 제어하는 예시를 나타내는 도면이다. 상술된 바와 같이, 루프 회로(820)는 동시에 실행 가능한 부분 프로그램 인스턴스의 개수 미만의 부분 프로그램 인스턴스를 실행하도록 제어될 수 있다. 예를 들어, 프로세서(도 2의 110)는 데이터 패스 상에 루프 회로(820)에서 실행 중인 부분 프로그램 인스턴스의 개수를 산출하기 위한 인스턴스 카운터(830)를 연관시키고, 루프 회로(820)에서 실행 중인 부분 프로그램 인스턴스의 개수를 기초로 인스턴스 카운터(830)의 값을 조정할 수 있다. 그리고 나서, 프로세서는 인스턴스 카운터(830) 상에 저장된 값을 이용하여, 루프 회로(820)에서 실행 중인 부분 프로그램 인스턴스의 개수를 제어할 수 있다.

도시된 것과 같이, 루프 회로(820)는 부분 프로그램 인스턴스의 입력값(810)을 수신할 수 있다. 예를 들어, 루프 회로(820)는 복수의 부분 프로그램 인스턴스의 입력값을 순서대로 수신할 수 있다. 이 경우, 루프 회로(820)는 수신된 입력값(810)에 기초하여 동작을 실행할 수 있다. 일 실시예에 따르면, 하나의 부분 프로그램 인스턴스의 입력값(810)이 루프 회로(820)로 수신되는 경우, 해당 루프 회로(820)와 연관된 인스턴스 카운터(830)의 값이 1만큼 증가할 수 있다.

일 실시예에 따르면, 인스턴스 카운터(830)는 연관된 루프 회로(820)에서 데드락이 발생하지 않는 수용량에 대한 정보 및 현재 루프 회로(820)에서 실행 중인 부분 프로그램 인스턴스의 개수를 포함할 수 있다. 도시된 예에서, 데드락이 발생하지 않는 루프 회로(820)의 수용량은 5이고, 현재 루프 회로(820)에서 실행 중인 부분 프로그램 인스턴스의 개수는 2일 수 있다. 즉, 해당 루프 회로(820)는 3개의 부분 프로그램 인스턴스의 입력값을 더 수신할 수 있다.

일 실시예에 따르면, 루프 회로(820)는 부분 인스턴스 프로그램의 출력값(840)을 내보낼 수 있다. 예를 들어, 루프 회로(820)는 복수의 부분 프로그램 인스턴스의 출력값을 순서대로 내보낼 수 있다. 루프 회로(820)가 하나의 부분 인스턴스 프로그램의 출력값(840)을 내보낸 경우, 인스턴스 카운터(830)의 값은 1만큼 감소할 수 있다. 출력값(840)을 내보냄에 따라, 인스턴스 카운터(830)의 값이 루프 회로(820)의 수용량 이하로 감소된 경우, 해당 루프 회로(820)는 새로운 부분 프로그램 인스턴스의 입력값을 수신할 수 있다.

도 9는 본 개시의 일 실시예에 따른 루프 회로 제어 방법(900)의 예시를 나타내는 흐름도이다. 일 실시예에 따르면, 루프 회로 제어 방법(900)은 적어도 하나의 프로세서(예를 들어, 도 2의 110)에 의해 수행될 수 있다. 루프 회로 제어 방법(900)은 프로세서가 부분 프로그램 인스턴스의 입력값을 루프 회로로 전송함으로써 개시될 수 있다(S910). 상술된 바와 같이, 루프 회로에 부분 프로그램 인스턴스가 입력된 경우, 프로세서는 인스턴스 카운터의 값을 증가시킬 수 있다.

일 실시예에 따르면, 프로세서는 인스턴스 카운터 상에 저장된 값이 미리 정해진 값을 초과하는지 여부를 판정할 수 있다(S920). 여기서, 미리 정해진 값은 루프 회로에서 동시에 실행 가능한 것으로 산출된 부분 프로그램 인스턴스의 개수일 수 있다. 예를 들어, 인스턴스 카운터 상에 저장된 값이 미리 정해진 값을 초과하는 것으로 판정된 경우, 프로세서는 루프 회로로 전달된 입력값을 해당 루프 회로에 입력하지 않고 대기시킬 수 있다.

일 실시예에 따르면, 프로세서는 부분 프로그램 인스턴스와 연관된 값을 저장하기 위한 큐를 설정할 수 있다. 예를 들어, 프로세서는 루프 회로의 이전 회로의 출력 포트와 루프 회로의 입력 포트 사이에서 연결되는 큐를 설정할 수 있다. 그리고 나서, 프로세서는 인스턴스 카운터 상에 저장된 값이 미리 정해진 값을 초과하는 경우, 루프 회로로 입력하기 위한 다른 부분 프로그램 인스턴스와 연관된 값을 큐에 저장할 수 있다(S930). 즉, 인스턴스 카운터 상에 저장된 값이 미리 정해진 값을 초과하는 경우, 다른 단위 회로로부터 전달된 루프 회로의 입력값은 큐에 먼저 저장된 후, 인스턴스 카운터 상에 저장된 값이 감소한 경우, 다시 루프 회로로 전달될 수 있다. 이 경우, 프로세서는 루프 회로에서 전달된 입력값에 따른 동작을 수행하도록 해당 루프 회로를 실행시킬 수 있다(S940).

도 9에서는 루프 회로와 다른 회로 사이에 설정된 큐 상에 다른 회로의 값이 일시적으로 저장되는 것으로 상술되었으나, 이에 한정되지 않는다. 예를 들어, 큐는 루프 회로에 포함된 임의의 단위 회로들 사이에 설정되고, 루프 회로 내의 단위 회로에서 생성된 중간 결과값을 일시적으로 저장하도록 구성될 수도 있다. 이와 같은 구성에 의해, 프로세서는 큐와 같은 간단한 저장 공간을 이용하여 루프 회로에서의 데드락을 효과적으로 회피할 수 있다.

도 10은 본 개시의 일 실시예에 따른 루프 회로 제어 방법(1000)의 예시를 나타내는 흐름도이다. 일 실시예에 따르면, 루프 회로 제어 방법(1000)은 적어도 하나의 프로세서(예를 들어, 도 2의 110)에 의해 수행될 수 있다. 루프 회로 제어 방법(1000)은 프로세서가 부분 프로그램 인스턴스의 입력값을 루프 회로로 전송함으로써 개시될 수 있다(S1010). 루프 회로에 부분 프로그램 인스턴스가 입력된 경우, 프로세서는 인스턴스 카운터의 값을 증가시킬 수 있다.

상술된 것과 유사하게, 프로세서는 인스턴스 카운터 상에 저장된 값이 미리 정해진 값을 초과하는지 여부를 판정할 수 있다(S1020). 여기서, 미리 정해진 값은 루프 회로에서 동시에 실행 가능한 것으로 산출된 부분 프로그램 인스턴스의 개수일 수 있다. 예를 들어, 인스턴스 카운터 상에 저장된 값이 미리 정해진 값을 초과하는 것으로 판정된 경우, 프로세서는 루프 회로로 전달된 입력값을 해당 루프 회로에 입력하지 않고 대기시킬 수 있다.

일 실시예에 따르면, 프로세서는 인스턴스 카운터 상에 저장된 값이 미리 정해진 값을 초과하는 것으로 판정된 경우, 루프 회로에서 다른 부분 프로그램 인스턴스를 입력 받을 수 있는지 여부를 나타내는 신호(예: stall 신호 등)를 다른 회로로 전송할 수 있다(S1030). 예를 들어, 신호를 수신한 다른 회로(예: 루프 회로와 연결된 이전 회로)는 출력값을 루프 회로로 내보내지 않고 대기할 수 있다. 그리고 나서, 인스턴스 카운터 상에 저장된 값이 감소한 경우, 다른 회로의 출력값은 루프 회로로 전달될 수 있다. 이 경우, 프로세서는 루프 회로에서 전달된 입력값에 따른 동작을 수행하도록 해당 루프 회로를 실행시킬 수 있다(S1040).

도 9 및 도 10에서는 큐를 이용하여 데드락을 회피하는 방법과 신호를 이용하여 데드락을 회피하는 방법이 구분되어 상술되었으나, 이에 한정되지 않는다. 일 실시예에 따르면, 큐를 이용하여 데드락을 회피하는 방법과 신호를 이용하여 데드락을 회피하는 방법이 동시에 사용될 수도 있다. 예를 들어, 루프 회로에 복수의 다른 회로가 연결된 경우, 연결된 복수의 회로 중 일부의 출력값은 큐에 일시적으로 저장되고, 복수의 회로 중 다른 일부의 출력값을 내보내지 않고 대기할 수도 있다. 이와 같은 구성에 의해, 데이터 패스의 구조를 크게 변환시키지 않고도 고성능으로 동작하는 데드락 회피 방법이 구현될 수 있다.

상술한 방법은 컴퓨터에서 실행하기 위해 컴퓨터 판독 가능한 기록 매체에 저장된 컴퓨터 프로그램으로 제공될 수 있다. 매체는 컴퓨터로 실행 가능한 프로그램을 계속 저장하거나, 실행 또는 다운로드를 위해 임시 저장하는 것일 수도 있다. 또한, 매체는 단일 또는 수개 하드웨어가 결합된 형태의 다양한 기록수단 또는 저장수단일 수 있는데, 어떤 컴퓨터 시스템에 직접 접속되는 매체에 한정되지 않고, 네트워크 상에 분산 존재하는 것일 수도 있다. 매체의 예시로는, 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체, CD-ROM 및 DVD 와 같은 광기록 매체, 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical medium), 및 ROM, RAM, 플래시 메모리 등을 포함하여 프로그램 명령어가 저장되도록 구성된 것이 있을 수 있다. 또한, 다른 매체의 예시로, 애플리케이션을 유통하는 앱 스토어나 기타 다양한 소프트웨어를 공급 내지 유통하는 사이트, 서버 등에서 관리하는 기록매체 내지 저장매체도 들 수 있다.

본 개시의 방법, 동작 또는 기법들은 다양한 수단에 의해 구현될 수도 있다. 예를 들어, 이러한 기법들은 하드웨어, 펌웨어, 소프트웨어, 또는 이들의 조합으로 구현될 수도 있다. 본원의 개시와 연계하여 설명된 다양한 예시적인 논리적 블록들, 모듈들, 회로들, 및 알고리즘 단계들은 전자 하드웨어, 컴퓨터 소프트웨어, 또는 양자의 조합들로 구현될 수도 있음을 통상의 기술자들은 이해할 것이다. 하드웨어 및 소프트웨어의 이러한 상호 대체를 명확하게 설명하기 위해, 다양한 예시적인 구성요소들, 블록들, 모듈들, 회로들, 및 단계들이 그들의 기능적 관점에서 일반적으로 위에서 설명되었다. 그러한 기능이 하드웨어로서 구현되는지 또는 소프트웨어로서 구현되는지의 여부는, 특정 애플리케이션 및 전체 시스템에 부과되는 설계 요구사항들에 따라 달라진다. 통상의 기술자들은 각각의 특정 애플리케이션을 위해 다양한 방식들로 설명된 기능을 구현할 수도 있으나, 그러한 구현들은 본 개시의 범위로부터 벗어나게 하는 것으로 해석되어서는 안된다.

하드웨어 구현에서, 기법들을 수행하는 데 이용되는 프로세싱 유닛들은, 하나 이상의 ASIC들, DSP들, 디지털 신호 프로세싱 디바이스들(digital signal processing devices; DSPD들), 프로그램가능 논리 디바이스들(programmable logic devices; PLD들), 필드 프로그램가능 게이트 어레이들(field programmable gate arrays; FPGA들), 프로세서들, 제어기들, 마이크로제어기들, 마이크로프로세서들, 전자 디바이스들, 본 개시에 설명된 기능들을 수행하도록 설계된 다른 전자 유닛들, 컴퓨터, 또는 이들의 조합 내에서 구현될 수도 있다.

따라서, 본 개시와 연계하여 설명된 다양한 예시적인 논리 블록들, 모듈들, 및 회로들은 범용 프로세서, DSP, ASIC, FPGA나 다른 프로그램 가능 논리 디바이스, 이산 게이트나 트랜지스터 로직, 이산 하드웨어 컴포넌트들, 또는 본원에 설명된 기능들을 수행하도록 설계된 것들의 임의의 조합으로 구현되거나 수행될 수도 있다. 범용 프로세서는 마이크로프로세서일 수도 있지만, 대안으로, 프로세서는 임의의 종래의 프로세서, 제어기, 마이크로제어기, 또는 상태 머신일 수도 있다. 프로세서는 또한, 컴퓨팅 디바이스들의 조합, 예를 들면, DSP와 마이크로프로세서, 복수의 마이크로프로세서들, DSP 코어와 연계한 하나 이상의 마이크로프로세서들, 또는 임의의 다른 구성의 조합으로서 구현될 수도 있다.

펌웨어 및/또는 소프트웨어 구현에 있어서, 기법들은 랜덤 액세스 메모리(random access memory; RAM), 판독 전용 메모리(read-only memory; ROM), 비휘발성 RAM(non-volatile random access memory; NVRAM), PROM(programmable read-only memory), EPROM(erasable programmable read-only memory), EEPROM(electrically erasable PROM), 플래시 메모리, 컴팩트 디스크(compact disc; CD), 자기 또는 광학 데이터 스토리지 디바이스 등과 같은 컴퓨터 판독가능 매체 상에 저장된 명령들로서 구현될 수도 있다. 명령들은 하나 이상의 프로세서들에 의해 실행 가능할 수도 있고, 프로세서(들)로 하여금 본 개시에 설명된 기능의 특정 양태들을 수행하게 할 수도 있다.

이상 설명된 실시예들이 하나 이상의 독립형 컴퓨터 시스템에서 현재 개시된 주제의 양태들을 활용하는 것으로 기술되었으나, 본 개시는 이에 한정되지 않고, 네트워크나 분산 컴퓨팅 환경과 같은 임의의 컴퓨팅 환경과 연계하여 구현될 수도 있다. 또 나아가, 본 개시에서 주제의 양상들은 복수의 프로세싱 칩들이나 장치들에서 구현될 수도 있고, 스토리지는 복수의 장치들에 걸쳐 유사하게 영향을 받게 될 수도 있다. 이러한 장치들은 PC들, 네트워크 서버들, 및 휴대용 장치들을 포함할 수도 있다.

본 명세서에서는 본 개시가 일부 실시예들과 관련하여 설명되었지만, 본 개시의 발명이 속하는 기술분야의 통상의 기술자가 이해할 수 있는 본 개시의 범위를 벗어나지 않는 범위에서 다양한 변형 및 변경이 이루어질 수 있다. 또한, 그러한 변형 및 변경은 본 명세서에 첨부된 특허청구의 범위 내에 속하는 것으로 생각되어야 한다.

110: 프로세서 120: 데이터 패스
130: 복수의 부분 프로그램 인스턴스 140: 루프 회로 제어

Claims (10)

1. 적어도 하나의 프로세서에 의해 실행되는 데드락 회피 방법에 있어서,
   부분 프로그램 인스턴스를 실행하는 데이터 패스(data path)에 포함된 루프(loop) 회로를 검출하는 단계;
   상기 루프 회로를 구성하는 복수의 사이클(cycle)을 결정하는 단계 - 상기 사이클은 상기 루프 회로와 연관된 조건의 만족 여부에 따라 결정되는 단위 회로의 경로를 나타냄 -;
   상기 결정된 복수의 사이클을 기초로 상기 루프 회로에서 동시에 실행 가능한 부분 프로그램 인스턴스의 개수를 산출하는 단계; 및
   상기 산출된 동시에 실행 가능한 부분 프로그램 인스턴스의 개수 미만의 부분 프로그램 인스턴스를 실행하도록 상기 루프 회로를 제어하는 단계
   를 포함하는, 데드락 회피 방법.
   
2. 제1항에 있어서,
   상기 복수의 사이클의 각각은 복수의 기초 블록(basic block)을 실행하기 위한 복수의 단위 회로를 포함하고,
   상기 복수의 단위 회로의 각각은 각각의 단위 회로에서 동시에 실행 가능한 부분 프로그램 인스턴스의 개수를 나타내는 최소 수용량을 포함하는, 데드락 회피 방법.
   
3. 제1항에 있어서,
   상기 루프 회로를 구성하는 복수의 사이클을 결정하는 단계는,
   상기 루프 회로에 대응하는 제어 플로우 그래프(control flow graph)를 생성하는 단계; 및
   상기 생성된 제어 플로우 그래프를 기초로 상기 루프 회로의 백 엣지(back edge)를 포함하는 상기 복수의 사이클을 결정하는 단계
   를 포함하는, 데드락 회피 방법.
   
4. 제1항에 있어서,
   상기 결정된 복수의 사이클을 기초로 상기 루프 회로에서 동시에 실행 가능한 부분 프로그램 인스턴스의 개수를 산출하는 단계는,
   상기 복수의 사이클의 각각을 구성하는 복수의 단위 회로의 최소 수용량의 합을 산출하는 단계; 및
   상기 산출된 최소 수용량의 합 중 최소값을 상기 루프 회로에서 동시에 실행 가능한 부분 프로그램 인스턴스의 개수로 결정하는 단계
   를 포함하는, 데드락 회피 방법.
   
5. 제1항에 있어서,
   상기 산출된 동시에 실행 가능한 부분 프로그램 인스턴스의 개수 미만의 부분 프로그램 인스턴스를 실행하도록 상기 루프 회로를 제어하는 단계는,
   상기 데이터 패스 상에 상기 루프 회로에서 실행 중인 부분 프로그램 인스턴스의 개수를 산출하기 위한 인스턴스 카운터를 연관시키는 단계;
   상기 루프 회로에서 실행 중인 부분 프로그램 인스턴스의 개수를 기초로 상기 인스턴스 카운터의 값을 조정하는 단계; 및
   상기 인스턴스 카운터 상에 저장된 값을 이용하여, 상기 루프 회로에서 실행 중인 부분 프로그램 인스턴스의 개수를 제어하는 단계
   를 포함하는, 데드락 회피 방법.
   
6. 제5항에 있어서,
   상기 루프 회로에서 실행 중인 부분 프로그램 인스턴스의 개수를 기초로 상기 인스턴스 카운터의 값을 조정하는 단계는,
   상기 루프 회로에 부분 프로그램 인스턴스가 입력된 경우, 상기 인스턴스 카운터의 값을 증가시키는 단계; 및
   상기 루프 회로에서 부분 프로그램 인스턴스가 출력된 경우, 상기 인스턴스 카운터의 값을 감소시키는 단계
   를 포함하는, 데드락 회피 방법.
   
7. 제5항에 있어서,
   상기 인스턴스 카운터 상에 저장된 값을 이용하여, 상기 루프 회로에서 실행 중인 부분 프로그램 인스턴스의 개수를 제어하는 단계는,
   상기 인스턴스 카운터 상에 저장된 값이 미리 정해진 값을 초과하는 경우, 상기 루프 회로로 상기 실행 중인 부분 인스턴스 프로그램과 상이한 부분 프로그램 인스턴스가 입력되지 않도록 제어하는 단계
   를 포함하는, 데드락 회피 방법.
   
8. 제7항에 있어서,
   상기 인스턴스 카운터 상에 저장된 값이 미리 정해진 값을 초과하는 경우, 상기 루프 회로로 상기 실행 중인 부분 인스턴스 프로그램과 상이한 부분 프로그램 인스턴스가 입력되지 않도록 제어하는 단계는,
   상기 부분 프로그램 인스턴스와 연관된 값을 저장하기 위한 큐(queue)를 설정하는 단계; 및
   상기 인스턴스 카운터 상에 저장된 값이 미리 정해진 값을 초과하는 경우, 상기 루프 회로로 입력하기 위한 상기 실행 중인 부분 인스턴스 프로그램과 상이한 부분 프로그램 인스턴스와 연관된 값을 상기 큐에 저장하는 단계
   를 포함하는, 데드락 회피 방법.
   
9. 제7항에 있어서,
   상기 인스턴스 카운터 상에 저장된 값이 미리 정해진 값을 초과하는 경우, 상기 루프 회로로 상기 실행 중인 부분 인스턴스 프로그램과 상이한 부분 프로그램 인스턴스가 입력되지 않도록 제어하는 단계는,
   상기 루프 회로에서 상기 실행 중인 부분 인스턴스 프로그램과 상이한 부분 프로그램 인스턴스를 입력받을 수 있는지 여부를 나타내는 신호를 다른 회로로 전송하는 단계
   를 포함하는, 데드락 회피 방법.
   
10. 제1항 내지 제9항 중 어느 한 항에 따른 방법을 컴퓨터에서 실행하기 위해 컴퓨터 판독 가능한 기록 매체에 저장된 컴퓨터 프로그램.
    

Images