KR102528067B1 - Power device and method of manufacturing the same - Google Patents

Power device and method of manufacturing the same Download PDF

Info

Publication number
KR102528067B1
KR102528067B1 KR1020160071527A KR20160071527A KR102528067B1 KR 102528067 B1 KR102528067 B1 KR 102528067B1 KR 1020160071527 A KR1020160071527 A KR 1020160071527A KR 20160071527 A KR20160071527 A KR 20160071527A KR 102528067 B1 KR102528067 B1 KR 102528067B1
Authority
KR
South Korea
Prior art keywords
pad
insulating layer
thick
film
contact hole
Prior art date
Application number
KR1020160071527A
Other languages
Korean (ko)
Other versions
KR20170139264A (en
Inventor
선종원
Original Assignee
주식회사 디비하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 디비하이텍 filed Critical 주식회사 디비하이텍
Priority to KR1020160071527A priority Critical patent/KR102528067B1/en
Publication of KR20170139264A publication Critical patent/KR20170139264A/en
Application granted granted Critical
Publication of KR102528067B1 publication Critical patent/KR102528067B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/0347—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/142—HF devices
    • H01L2924/1421—RF devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

전력의 변환이나 제어를 위한 전력용 반도체 소자가 개시된다. 전력용 반도체 소자는, 기판 상에 배치된 금속 배선, 금속 배선으로부터 연장된 패드부, 금속 배선과 패드부가 형성된 기판 상에 증착된 제1 절연층, 제1 절연층 상에 증착된 제2 절연층, 및 패드부의 상측에 형성된 패드 후막을 구비한다. 제1 절연층은 패드부를 노출시키기 위한 비아홀을 구비한다. 제2 절연층은 폴리이미드로 이루어질 수 있으며, 패드부를 노출시키기 위해 비아홀에 대응하는 부분이 제거되어 형성된 콘택홀을 구비한다. 패드 후막은 콘택홀을 통해 패드부와 전기적으로 연결된다. 이와 같이, 전력용 반도체 소자는 폴리이미드로 이루어진 제2 절연층을 구비하므로, 패드부와 패드 후막 간의 열 팽창계수 차이로 인해 발생될 수 있는 패드부의 크랙을 방지할 수 있다.A power semiconductor device for power conversion or control is disclosed. A power semiconductor device includes a metal wiring disposed on a substrate, a pad portion extending from the metal wiring, a first insulating layer deposited on the substrate on which the metal wiring and the pad portion are formed, and a second insulating layer deposited on the first insulating layer. , and a thick pad film formed on the upper side of the pad portion. The first insulating layer has a via hole for exposing the pad portion. The second insulating layer may be made of polyimide, and includes a contact hole formed by removing a portion corresponding to the via hole to expose the pad portion. The pad thick film is electrically connected to the pad part through the contact hole. As described above, since the power semiconductor device includes the second insulating layer made of polyimide, cracks in the pad portion that may occur due to a difference in thermal expansion coefficient between the pad portion and the thick pad film can be prevented.

Description

전력용 반도체 소자 및 이의 제조 방법{Power device and method of manufacturing the same}Power semiconductor device and manufacturing method thereof {Power device and method of manufacturing the same}

본 발명의 실시예들은 전압과 전류를 시스템에서 요구하는 적합한 형태와 크기로 변환하는 전력용 반도체 소자에 관한 것이다. 보다 상세하게는, 노이즈를 제거하거나 LC 공진 회로를 구성하기 위해 RFIC에 구비될 수 있는 전력용 반도체 소자 및 이의 제조 방법에 관한 것이다.Embodiments of the present invention relate to a power semiconductor device that converts voltage and current into a suitable shape and size required by a system. More specifically, it relates to a power semiconductor device that can be included in an RFIC to remove noise or configure an LC resonance circuit and a manufacturing method thereof.

전력용 반도체 소자는 전력의 변환이나 제어를 위한 반도체 소자이다. 전력용 반도체 소자는 멤스(MEMS) 공정을 통해 제조될 수 있으며, 전력용 반도체 소자로는 인덕터, 커패시터, 스위치, 변압기 등이 있다.A power semiconductor device is a semiconductor device for converting or controlling power. Power semiconductor devices may be manufactured through a MEMS process, and power semiconductor devices include inductors, capacitors, switches, transformers, and the like.

최근 무선 통신 기술의 발달로 스마트폰, 테블릿 PC 등과 같은 휴대용 무선 통신 기기의 수요가 급증하고 있다. RFIC(Radio Frequency Integrated Circuit)는 이러한 무선 통신 기기의 핵심 부품으로서, 고주파 회로를 구현하며, 인덕터와 같은 전력용 반도체 소자들을 포함할 수 있다.Recently, with the development of wireless communication technology, demand for portable wireless communication devices such as smart phones and tablet PCs is rapidly increasing. A radio frequency integrated circuit (RFIC) is a core component of such a wireless communication device, implements a high-frequency circuit, and may include power semiconductor devices such as inductors.

RFIC와 같은 멤스 제품들은 낮은 저항과 높은 Q 지수(Quality factor)를 얻기 위해 구리 후막을 구비할 수 있다.MEMS products such as RFICs may have thick copper films to achieve low resistance and high quality factor.

일반적으로, 멤스 제품들이 구리 후막을 구비하기 위해서는 구리 후막이 증착될 금속 배선층이 약 1㎛ 이하의 두께를 가져야 한다. 즉, 금속 배선층에 증착된 절연막과 금속 배선층 및 구리 후막 간의 열 팽창 계수의 차이로 인하여 금속 배선층의 두께가 두꺼울수록 금속 배선층에 크랙이 발생할 수 있다. 따라서, 구리 후막을 적용하기 위해서는 금속 배선층의 두께를 제한할 수밖에 없다. 여기서, 금속 배선층의 재질로는 알루미늄을 포함할 수 있으며, 절연막으로는 실리콘 질화막 또는 실리콘 산화막이 이용될 수 있다.In general, in order for MEMS products to have a thick copper film, a metal wiring layer on which the thick copper film is to be deposited must have a thickness of about 1 μm or less. That is, cracks may occur in the metal wiring layer as the thickness of the metal wiring layer increases due to a difference in thermal expansion coefficient between the insulating film deposited on the metal wiring layer and the metal wiring layer and the thick copper film. Therefore, in order to apply a thick copper film, the thickness of the metal wiring layer has to be limited. Here, aluminum may be included as a material of the metal wiring layer, and a silicon nitride film or a silicon oxide film may be used as an insulating film.

특히, 인덕터(inductor)는 RF IC의 수동 소자 중 하나로서, 인덕터의 Q 지수는 인덕턴스 값에 비례하고 저항값에 반비례한다. 멤스 인덕터의 Q 지수는 금속 배선층의 두께에 의해 조절될 수 있으며, 멤스 인덕터가 높은 Q 지수를 갖기 위해서는 금속 배선층이 약 1㎛ 이상의 두께를 가져야 한다.In particular, an inductor is one of the passive elements of an RF IC, and the Q factor of the inductor is proportional to the inductance value and inversely proportional to the resistance value. The Q factor of the MEMS inductor can be controlled by the thickness of the metal wiring layer, and the metal wiring layer must have a thickness of about 1 μm or more in order for the MEMS inductor to have a high Q factor.

이러한 조건들로 인해, 멤스 인덕터는 약 1㎛ 이상의 두께를 갖는 금속 배선층과 구리 후막 중 어느 하나만 구비할 수 있으며, 이 두 가지를 함께 구비할 수 없다.Due to these conditions, a MEMS inductor may include only one of a metal wiring layer having a thickness of about 1 μm or more and a thick copper film, but not both.

본 발명의 실시예들은 금속 배선층의 손상 없이 두꺼운 금속 배선층과 구리 후막을 모두 구비할 수 있는 전력용 반도체 소자 및 이의 제조 방법을 제공하는 데 목적이 있다.Embodiments of the present invention are aimed at providing a power semiconductor device and a manufacturing method thereof capable of including both a thick metal wiring layer and a thick copper film without damaging the metal wiring layer.

상기 목적을 달성하기 위한 본 발명의 일 측면에 따른 전력용 반도체 소자는, 기판 상에 배치된 금속 배선, 상기 금속 배선으로부터 연장되고 상기 금속 배선과 동일층에 구비되며 외부의 소자와 전기적으로 연결되는 패드부, 상기 금속 배선과 상기 패드부가 형성된 상기 기판 상에 증착되고 상기 패드부를 노출시키기 위한 비아홀을 구비하는 제1 절연층, 상기 제1 절연층 상에 증착되고 폴리이미드로 이루어질 수 있으며 상기 패드부를 노출시키기 위해 상기 비아홀에 대응하는 부분이 제거되어 형성된 콘택홀을 구비하고 상기 패드부의 크랙을 방지하기 위한 제2 절연층, 및 상기 제2 절연층이 형성된 상기 기판 상에 구비되고 상기 패드부의 상측에 위치하며 상기 콘택홀을 통해 상기 패드부와 전기적으로 연결되는 패드 후막을 포함할 수 있다.A power semiconductor device according to an aspect of the present invention for achieving the above object is a metal wiring disposed on a substrate, extending from the metal wiring, provided on the same layer as the metal wiring, and electrically connected to an external device. A pad portion, a first insulating layer deposited on the substrate on which the metal wiring and the pad portion are formed and having a via hole for exposing the pad portion, deposited on the first insulating layer and made of polyimide, the pad portion A second insulating layer having a contact hole formed by removing a portion corresponding to the via hole to expose and preventing cracking of the pad part, and provided on the substrate on which the second insulating layer is formed and on the upper side of the pad part and a thick pad film electrically connected to the pad part through the contact hole.

본 발명의 실시예들에 따르면, 상기 전력용 반도체 소자는, 상기 제1 절연층이 형성된 상기 기판 상에 구비되고 상기 제2 절연층의 아래에 위치하며 후속 공정에 의해 상기 패드부가 손상되는 것을 방지하기 위한 하드 마스크를 더 포함할 수 있다.According to embodiments of the present invention, the power semiconductor device is provided on the substrate on which the first insulating layer is formed, is located below the second insulating layer, and prevents damage to the pad part by a subsequent process. A hard mask may be further included.

본 발명의 실시예들에 따르면, 상기 하드 마스크는 상기 제2 절연층의 하면을 커버할 수 있다.According to embodiments of the present invention, the hard mask may cover a lower surface of the second insulating layer.

본 발명의 실시예들에 따르면, 상기 하드 마스크는 산화물로 이루어질 수 있다.According to embodiments of the present invention, the hard mask may be made of oxide.

본 발명의 실시예들에 따르면, 상기 전력용 반도체 소자는, 상기 패드 후막이 형성된 상기 제2 절연층 상에 위치하며 상기 제2 절연층과 동일한 물질로 이루어질 수 있고 상기 패드 후막을 노출시키기 위해 일부분이 제거되어 형성된 후막 콘택홀을 갖는 제3 절연층을 더 포함할 수 있다.According to embodiments of the present invention, the power semiconductor device is located on the second insulating layer on which the thick pad film is formed, may be made of the same material as the second insulating layer, and partially exposes the thick pad film. It may further include a third insulating layer having a thick film contact hole formed by removing the layer.

본 발명의 실시예들에 따르면, 상기 전력용 반도체 소자는, 상기 패드 후막이 형성된 부분에 대응하여 위치하고 상기 패드 후막의 하면을 커버하며 상기 패드 후막의 언더컷을 방지하기 위한 언더 범프 메탈층을 더 포함할 수 있다.According to embodiments of the present invention, the power semiconductor device further includes an under bump metal layer positioned corresponding to a portion where the thick pad film is formed, covering a lower surface of the thick pad film, and preventing undercutting of the thick pad film. can do.

본 발명의 실시예들에 따르면, 상기 비아홀은 상기 콘택홀보다 크며, 상기 하드 마스크는 상기 비아홀 안에서 상기 제2 절연층과 상기 패드부 사이에 위치할 수 있다.According to example embodiments, the via hole may be larger than the contact hole, and the hard mask may be positioned between the second insulating layer and the pad part in the via hole.

본 발명의 실시예들에 따르면, 상기 패드부는 알루미늄으로 이루어질 수 있고 1㎛ 내지 4㎛의 두께를 가지며, 상기 패드 후막은 구리로 이루어질 수 있다.According to embodiments of the present invention, the pad portion may be made of aluminum and have a thickness of 1 μm to 4 μm, and the pad thick film may be made of copper.

또한, 상기 목적을 달성하기 위한 본 발명의 다른 측면에 따른 전력용 반도체 소자는, 패드영역과 비 패드영역으로 구획될 수 있는 기판, 상기 비 패드영역에 형성된 금속 배선, 상기 패드영역에 형성되고 상기 금속 배선으로부터 연장되어 상기 금속 배선과 동일층에 위치하며 외부 소자와 전기적으로 연결될 수 있는 패드부, 상기 비 패드영역과 상기 패드영역에 형성되어 상기 금속 배선과 상기 패드부의 상면을 커버하며 상기 패드영역에서 일부분 제거되어 상기 패드부를 노출시키기 위한 비아홀을 구비하는 제1 절연층, 상기 제1 절연층 상에 형성되고, 폴리이미드로 이루어질 수 있으며 상기 패드영역에서 일부분 제거되어 상기 패드부를 노출시키기 위한 콘택홀을 구비하고 상기 패드부의 크랙을 방지하기 위한 제2 절연층, 및 상기 패드영역에 형성되고 상기 패드부의 상측에 위치하며 상기 콘택홀을 통해 노출된 상기 패드부와 전기적으로 연결된 패드 후막을 포함할 수 있다.In addition, a power semiconductor device according to another aspect of the present invention for achieving the above object is a substrate that can be partitioned into a pad region and a non-pad region, a metal wire formed in the non-pad region, and formed in the pad region. A pad portion extending from the metal wiring, located on the same layer as the metal wiring, and electrically connected to an external element, formed in the non-pad area and the pad area to cover the upper surfaces of the metal wiring and the pad portion, and the pad area A first insulating layer formed on the first insulating layer and having a via hole for exposing the pad part by being partially removed from the contact hole for exposing the pad part by being partially removed from the pad area and formed on the first insulating layer and made of polyimide and a second insulating layer for preventing cracks in the pad portion, and a thick pad film formed in the pad region, located above the pad portion, and electrically connected to the pad portion exposed through the contact hole. there is.

본 발명의 실시예들에 따르면, 상기 전력용 반도체 소자는, 상기 제2 절연막의 아래에 형성되고 상기 제2 절연막이 형성된 부분에 대응하여 위치하며 상기 비아홀 안에서 상기 패드부의 상면을 커버하고 후속 공정에 의해 상기 패드부가 손상되는 것을 방지하기 위한 하드 마스크를 더 포함할 수 있다.According to embodiments of the present invention, the power semiconductor device is formed under the second insulating film, is located in correspondence with a portion where the second insulating film is formed, covers the top surface of the pad part in the via hole, and performs a subsequent process. A hard mask for preventing the pad part from being damaged by the above may be further included.

본 발명의 실시예들에 따르면, 상기 하드 마스크는 산화물로 이루어질 수 있다.According to embodiments of the present invention, the hard mask may be made of oxide.

본 발명의 실시예들에 따르면, 상기 전력용 반도체 소자는, 상기 패드 후막이 형성된 상기 제2 절연층 상에 위치하며 상기 제2 절연층과 동일한 물질로 이루어질 수 있고 상기 패드영역에서 부분적으로 제거되어 상기 패드 후막을 노출시키기 위한 후막 콘택홀을 구비하는 제3 절연층을 더 포함할 수 있다.According to embodiments of the present invention, the power semiconductor device is located on the second insulating layer on which the thick pad film is formed, may be made of the same material as the second insulating layer, and is partially removed from the pad region. A third insulating layer having a thick film contact hole exposing the thick pad film may be further included.

본 발명의 실시예들에 따르면, 상기 전력용 반도체 소자는, 상기 패드영역에 형성되고, 상기 패드 후막의 하면을 커버하여 상기 패드 후막의 언더컷을 방지하기 위한 언더 범프 메탈층을 더 포함할 수 있다.According to example embodiments, the power semiconductor device may further include an under bump metal layer formed in the pad region and covering a lower surface of the thick pad film to prevent undercutting of the thick pad film. .

또한, 상기 목적을 달성하기 위한 본 발명의 또 다른 측면에 따른 전력용 반도체 소자 제조 방법은, 기판 상에 금속층을 증착하는 단계, 상기 금속층을 패터닝하여 금속 배선과 상기 금속 배선으로부터 연장된 패드부를 형성하는 단계, 상기 금속 배선과 상기 패드부가 형성된 상기 기판 상에 제1 절연층을 증착하는 단계, 상기 제1 절연층을 패터닝하여 상기 패드부를 노출시키기 위한 비아홀을 형성하는 단계, 상기 제1 절연층 상에 상기 패드부의 크랙을 방지하기 위한 폴리이미드로 이루어진 제2 절연층을 증착하는 단계, 상기 제2 절연층을 패터닝하여 상기 패드부를 노출시키기 위한 콘택홀을 상기 비아홀에 대응하는 부분에 형성하는 단계, 및 상기 제2 절연층 상에 상기 콘택홀을 통해 상기 패드부와 전기적으로 연결되는 패드 후막을 형성하는 단계를 포함할 수 있다.In addition, a method of manufacturing a power semiconductor device according to another aspect of the present invention for achieving the above object includes depositing a metal layer on a substrate, patterning the metal layer to form a metal wire and a pad portion extending from the metal wire. Depositing a first insulating layer on the substrate on which the metal wiring and the pad part are formed, patterning the first insulating layer to form a via hole for exposing the pad part, On the first insulating layer Depositing a second insulating layer made of polyimide for preventing cracks in the pad part, patterning the second insulating layer to form a contact hole for exposing the pad part in a portion corresponding to the via hole, and forming a thick pad film electrically connected to the pad part through the contact hole on the second insulating layer.

본 발명의 실시예들에 따르면, 상기 전력용 반도체 소자 제조 방법은, 상기 비아홀을 형성하는 단계와 상기 제2 절연층을 형성하는 단계 사이에 상기 제1 절연막이 형성된 상기 기판 상에 상기 패드부의 손상을 방지하기 위한 하드 마스크를 증착하는 단계를 더 포함할 수 있다. 더불어, 상기 RF 인덕터 제조 방법은, 상기 콘택홀을 형성하는 단계 이후에 상기 패드부를 노출시키기 위해 상기 하드 마스크를 패터닝하여 상기 콘택홀에 대응하는 부분을 제거하는 단계를 더 포함할 수 있다.According to embodiments of the present invention, the power semiconductor device manufacturing method may include damage to the pad portion on the substrate on which the first insulating film is formed between the forming of the via hole and the forming of the second insulating layer. A step of depositing a hard mask to prevent this may be further included. In addition, the method of manufacturing the RF inductor may further include, after the forming of the contact hole, removing a portion corresponding to the contact hole by patterning the hard mask to expose the pad portion.

본 발명의 실시예들에 따르면, 상기 하드 마스크를 패터닝하는 단계는, RF 클리닝 공정을 이용하여 상기 하드 마스크를 패터닝할 수 있다.According to embodiments of the present invention, the patterning of the hard mask may include patterning the hard mask using an RF cleaning process.

본 발명의 실시예들에 따르면, 상기 전력용 반도체 소자 제조 방법은, 상기 패드 후막을 형성하는 단계 이후에, 상기 제2 절연층 상에 상기 제1 절연층과 동일한 물질로 이루어진 제3 절연층을 증착하는 단계, 및 상기 제3 절연층을 패터닝하여 상기 패드 후막을 노출시키기 위한 후막 콘택홀을 형성하는 단계를 더 포함할 수 있다.According to embodiments of the present invention, in the method of manufacturing a power semiconductor device, after forming the thick pad film, a third insulating layer made of the same material as the first insulating layer is formed on the second insulating layer. The method may further include depositing and patterning the third insulating layer to form a thick film contact hole through which the thick pad film is exposed.

본 발명의 실시예들에 따르면, 상기 전력용 반도체 소자 제조 방법은, 상기 패드 후막을 형성하는 단계 이전에 상기 제2 절연층이 형성된 상기 기판 상에 언더 범프 메탈층을 증착하는 단계를 더 포함할 수 있으며, 상기 패드 후막을 형성하는 단계 이후에 상기 언더 범프 메탈층을 패터닝하여 상기 언더 범프 메탈층에서 상기 패드 후막 아래에 위치하는 부분을 제외한 나머지 부분을 제거하는 단계를 더 포함할 수 있다.According to embodiments of the present invention, the method of manufacturing a power semiconductor device may further include depositing an under bump metal layer on the substrate on which the second insulating layer is formed before forming the thick pad film. The method may further include patterning the under bump metal layer after the step of forming the thick pad film to remove a remaining portion of the under bump metal layer except for a portion located under the thick pad film.

본 발명의 실시예들에 따르면, 상기 하드 마스크는 산화물을 포함하여 이루어질 수 있으며, 상기 금속층은 알루미늄을 포함하여 이루어질 수 있고, 상기 패드 후막은 구리를 포함하여 이루어질 수 있다.According to example embodiments, the hard mask may include oxide, the metal layer may include aluminum, and the thick pad film may include copper.

본 발명의 실시예들에 따르면, 상기 비아홀을 상기 콘택홀보다 크게 형성될 수 있다.According to embodiments of the present invention, the via hole may be formed to be larger than the contact hole.

상술한 바와 같은 본 발명의 실시예들에 따르면, 전력용 반도체 소자는 폴리이미드로 이루어진 제2 절연층을 구비함으로써, 패드부와 패드 후막 간의 열 팽창계수 차이로 인해 발생될 수 있는 패드부의 크랙을 방지할 수 있다. 이에 따라, 전력용 반도체 소자는 약 1㎛ 이상의 두께를 갖는 패드부와 패드 후막을 모두 구비할 수 있으므로, 낮은 저항과 높은 Q 지수를 얻을 수 있고, 제품의 수율을 향상시킬 수 있다.According to the embodiments of the present invention as described above, the power semiconductor device includes a second insulating layer made of polyimide, thereby preventing cracks in the pad part that may occur due to a difference in thermal expansion coefficient between the pad part and the thick pad film. It can be prevented. Accordingly, since the power semiconductor device may include both a pad portion and a thick pad film having a thickness of about 1 μm or more, low resistance and a high Q factor may be obtained, and product yield may be improved.

또한, 전력용 반도체 소자는 제2 절연층의 아래에 버퍼 역할을 하는 하드 마스크를 구비함으로써, 제2 절연층의 패터닝 공정 또는 리워크 공정 진행시 제2 절연층의 하부 구성, 특히 패드부의 손실을 방지할 수 있으므로, 제품의 수율을 향상시킬 수 있다.In addition, the power semiconductor device includes a hard mask that serves as a buffer under the second insulating layer to prevent loss of the lower part of the second insulating layer, particularly the pad part, during the patterning process or the rework process of the second insulating layer. Since it can be prevented, the yield of the product can be improved.

도 1은 본 발명의 일 실시예에 따른 RF 인덕터를 설명하기 위한 개략적인 평면도이다.
도 2는 도 1에 도시된 절단선 I - I'에 따른 단면도이다.
도 3 내지 도 10은 도 1에 도시된 RF 인덕터를 제조하는 방법을 설명하기 위한 개략적인 단면도들이다.1 is a schematic plan view for explaining an RF inductor according to an embodiment of the present invention.
FIG. 2 is a cross-sectional view taken along the cutting line I-I′ shown in FIG. 1 .
3 to 10 are schematic cross-sectional views for explaining a method of manufacturing the RF inductor shown in FIG. 1 .

이하, 본 발명은 본 발명의 실시예들을 보여주는 첨부 도면들을 참조하여 더욱 상세하게 설명된다. 그러나, 본 발명은 하기에서 설명되는 실시예들에 한정된 바와 같이 구성되어야만 하는 것은 아니며 이와 다른 여러 가지 형태로 구체화될 수 있을 것이다. 하기의 실시예들은 본 발명이 온전히 완성될 수 있도록 하기 위하여 제공된다기보다는 본 발명의 기술 분야에서 숙련된 당업자들에게 본 발명의 범위를 충분히 전달하기 위하여 제공된다.Hereinafter, the present invention will be described in more detail with reference to the accompanying drawings showing embodiments of the present invention. However, the present invention does not have to be configured as limited to the embodiments described below and may be embodied in various other forms. The following examples are not provided to fully complete the present invention, but rather to fully convey the scope of the present invention to those skilled in the art.

하나의 요소가 다른 하나의 요소 또는 층 상에 배치되는 또는 연결되는 것으로서 설명되는 경우 상기 요소는 상기 다른 하나의 요소 상에 직접적으로 배치되거나 연결될 수도 있으며, 다른 요소들 또는 층들이 이들 사이에 게재될 수도 있다. 이와 다르게, 하나의 요소가 다른 하나의 요소 상에 직접적으로 배치되거나 연결되는 것으로서 설명되는 경우, 그들 사이에는 또 다른 요소가 있을 수 없다. 다양한 요소들, 조성들, 영역들, 층들 및/또는 부분들과 같은 다양한 항목들을 설명하기 위하여 제1, 제2, 제3 등의 용어들이 사용될 수 있으나, 상기 항목들은 이들 용어들에 의하여 한정되지는 않을 것이다.When an element is described as being disposed on or connected to another element or layer, the element may be directly disposed on or connected to the other element or layer, and other elements or layers may be interposed therebetween. may be Alternatively, when one element is described as being directly disposed on or connected to another element, there cannot be another element between them. The terms first, second, third, etc. may be used to describe various items such as various elements, compositions, regions, layers and/or parts, but the items are not limited by these terms. will not

하기에서 사용된 전문 용어는 단지 특정 실시예들을 설명하기 위한 목적으로 사용되는 것이며, 본 발명을 한정하기 위한 것은 아니다. 또한, 달리 한정되지 않는 이상, 기술 및 과학 용어들을 포함하는 모든 용어들은 본 발명의 기술 분야에서 통상적인 지식을 갖는 당업자에게 이해될 수 있는 동일한 의미를 갖는다. 통상적인 사전들에서 한정되는 것들과 같은 상기 용어들은 관련 기술과 본 발명의 설명의 문맥에서 그들의 의미와 일치하는 의미를 갖는 것으로 해석될 것이며, 명확히 한정되지 않는 한 이상적으로 또는 과도하게 외형적인 직감으로 해석되지는 않을 것이다.Technical terms used below are only used for the purpose of describing specific embodiments, and are not intended to limit the present invention. In addition, unless otherwise limited, all terms including technical and scientific terms have the same meaning as can be understood by those skilled in the art having ordinary knowledge in the technical field of the present invention. The above terms, such as those defined in conventional dictionaries, shall be construed to have a meaning consistent with their meaning in the context of the relevant art and description of the present invention, unless expressly defined, ideally or excessively outwardly intuition. will not be interpreted.

본 발명의 실시예들은 본 발명의 이상적인 실시예들의 개략적인 도해들을 참조하여 설명된다. 이에 따라, 상기 도해들의 형상들로부터의 변화들, 예를 들면, 제조 방법들 및/또는 허용 오차들의 변화는 충분히 예상될 수 있는 것들이다. 따라서, 본 발명의 실시예들은 도해로서 설명된 영역들의 특정 형상들에 한정된 바대로 설명되어지는 것은 아니라 형상들에서의 편차를 포함하는 것이며, 도면들에 설명된 영역은 전적으로 개략적인 것이며 이들의 형상은 영역의 정확한 형상을 설명하기 위한 것이 아니며 또한 본 발명의 범위를 한정하고자 하는 것도 아니다.Embodiments of the present invention are described with reference to schematic illustrations of idealized embodiments of the present invention. Accordingly, variations from the shapes of the illustrations, eg, variations in manufacturing methods and/or tolerances, are fully foreseeable. Accordingly, embodiments of the present invention are not to be described as being limited to the specific shapes of the regions illustrated as illustrations, but to include variations in shapes, and the regions described in the figures are purely schematic and their shapes It is not intended to describe the exact shape of the silver region, nor is it intended to limit the scope of the present invention.

도 1은 본 발명의 일 실시예에 따른 RF 인덕터를 설명하기 위한 개략적인 평면도이고, 도 2는 도 1에 도시된 절단선 I - I'에 따른 단면도이다.1 is a schematic plan view for explaining an RF inductor according to an embodiment of the present invention, and FIG. 2 is a cross-sectional view taken along the line I-I' shown in FIG.

도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 RF 인덕터(100)는 고주파 회로를 구현하기 위한 전력용 반도체 소자로서, 기판(110), 금속 배선(122), 패드부(124), 제1 절연층(130), 제2 절연층(140), 및 패드 후막(150)을 포함할 수 있다.Referring to FIGS. 1 and 2 , an RF inductor 100 according to an embodiment of the present invention is a power semiconductor device for implementing a high-frequency circuit, and includes a substrate 110, a metal wiring 122, and a pad portion 124. ), the first insulating layer 130, the second insulating layer 140, and the thick pad film 150 may be included.

구체적으로, 상기 기판(110)은 절연 기판이며, 패드영역(PA)과 상기 패드영역(PA)을 제외한 나머지 영역인 비 패드영역(NPA)으로 구획될 수 있다.Specifically, the substrate 110 is an insulating substrate and may be partitioned into a pad area PA and a non-pad area NPA, which is an area other than the pad area PA.

상기 금속 배선(122)과 상기 패드부(124)는 금속 배선층을 이루며, 상기 기판(110) 상에 형성된다. 상기 금속 배선(122)은 상기 비 패드영역(NPA)에 형성되고, 일 단부에 상기 패드부(124)가 형성된다. 상기 패드부(124)는 상기 패드영역(PA)에 형성되고, 상기 금속 배선(122)으로부터 연장되며, 외부 소자(미도시)와 전기적으로 연결될 수 있다.The metal wiring 122 and the pad part 124 form a metal wiring layer and are formed on the substrate 110 . The metal wire 122 is formed in the non-pad area NPA, and the pad part 124 is formed at one end. The pad part 124 is formed in the pad area PA, extends from the metal wire 122, and may be electrically connected to an external element (not shown).

본 발명의 일 실시예에 있어서, 상기 금속 배선(122)과 상기 패드부(124)는 알루미늄으로 이루어질 수 있으며, 그 두께는 약 1㎛ 내지 약 4㎛일 수 있다.In one embodiment of the present invention, the metal wire 122 and the pad portion 124 may be made of aluminum, and may have a thickness of about 1 μm to about 4 μm.

또한, 본 발명의 일 실시예에 있어서, 상기 기판(110)의 상면에는 하나 이상의 층간 절연막(160)이 증착될 수 있으며, 상기 금속 배선(122)과 상기 패드부(124)는 상기 층간 절연막(160)의 상면에 형성될 수 있다.In addition, in one embodiment of the present invention, one or more interlayer insulating films 160 may be deposited on the upper surface of the substrate 110, and the metal wiring 122 and the pad portion 124 may be formed on the interlayer insulating film ( 160) may be formed on the upper surface.

상기 제1 절연층(130)은 상기 금속 배선(122)과 상기 패드부(124)가 형성된 상기 기판(110) 상에 형성되어 상기 금속 배선(122)과 상기 패드부(124)의 상면을 커버할 수 있다. 상기 제1 절연층(130)은 상기 패드영역(PA)에 일부분이 제거되어 형성된 비아홀(132)을 구비한다.The first insulating layer 130 is formed on the substrate 110 on which the metal wire 122 and the pad part 124 are formed, and covers the upper surfaces of the metal wire 122 and the pad part 124. can do. The first insulating layer 130 includes a via hole 132 formed by removing a portion of the pad area PA.

본 발명의 일 실시예에 있어서, 상기 제1 절연층(130)은 산화물 또는 질화물로 이루어질 수 있으며, 두께는 약 1.4㎛ 내지 약 1.7㎛일 수 있다.In one embodiment of the present invention, the first insulating layer 130 may be made of oxide or nitride, and may have a thickness of about 1.4 μm to about 1.7 μm.

상기 제1 절연층(130)의 상면에는 상기 제2 절연층(140)이 형성될 수 있다. 상기 제2 절연층(140)은 평탄화막으로서 폴리이미드로 이루어질 수 있으며, 상기 금속 배선(122)과 상기 패드부(124)의 크랙을 방지한다. 상기 제2 절연층(140)은 상기 패드영역(PA)에 일부분이 제거되어 형성된 콘택홀(142)을 구비할 수 있다. 상기 콘택홀(142)은 상기 비아홀(132)과 대응하는 부분에 형성되며, 상기 패드부(124)는 상기 비아홀(132)과 상기 콘택홀(142)을 통해 일부분이 노출될 수 있다.The second insulating layer 140 may be formed on an upper surface of the first insulating layer 130 . The second insulating layer 140 may be formed of polyimide as a planarization film, and prevent cracks between the metal wiring 122 and the pad part 124 . The second insulating layer 140 may include a contact hole 142 formed by partially removing a portion of the pad area PA. The contact hole 142 is formed at a portion corresponding to the via hole 132 , and a portion of the pad portion 124 may be exposed through the via hole 132 and the contact hole 142 .

본 발명의 일 실시예에 있어서, 상기 제2 절연층(140)은 상기 제1 절연층(130)보다 두껍게 형성될 수 있다.In one embodiment of the present invention, the second insulating layer 140 may be formed thicker than the first insulating layer 130 .

상기 패드 후막(150)은 낮은 저항과 높은 Q 지수를 얻기 위해 구비되는 것으로서, 상기 패드영역(PA)에 형성되며 상기 패드부(124)의 상측에 위치한다. 상기 패드 후막(150)은 상기 콘택홀(142)을 통해 노출된 상기 패드부(124)의 상면에 위치하며, 상기 패드부(124)와 전기적으로 연결된다.The thick pad film 150 is provided to obtain a low resistance and a high Q factor, and is formed in the pad area PA and positioned above the pad part 124 . The thick pad film 150 is positioned on the upper surface of the pad part 124 exposed through the contact hole 142 and is electrically connected to the pad part 124 .

본 발명의 일 실시예에 있어서, 상기 패드 후막(150)은 순차적으로 적층된 제1, 제2, 및 제3 후막층들(152, 154, 156)로 이루어질 수 있다. 상기 제1 내지 제3 후막층들(152, 154, 156) 중 가장 아래에 위치하는 상기 제1 후막층(152)은 구리로 이루어질 수 있고, 상기 제2 후막층(154)은 니켈로 이루어질 수 있으며, 상기 제3 후막층(156)은 알루미늄으로 이루어질 수 있다.In one embodiment of the present invention, the thick pad film 150 may include first, second, and third thick film layers 152 , 154 , and 156 sequentially stacked. Among the first to third thick film layers 152 , 154 , and 156 , the first thick film layer 152 located at the bottom may be made of copper, and the second thick film layer 154 may be made of nickel. And, the third thick film layer 156 may be made of aluminum.

또한, 본 발명의 일 실시예에 있어서, 상기 제1 내지 제3 후막층들(152, 154, 156)의 두께는 상기 제1 후막층(152)으로부터 상기 제3 후막층(156)으로 갈수록 얇다. 일례로, 상기 제1 후막층(152)는 약 10㎛, 상기 제2 후막층(154)은 약 3㎛, 상기 제3 후막층(156)은 약 1㎛의 두께를 각각 가질 수 있다.In addition, in one embodiment of the present invention, the thickness of the first to third thick film layers 152, 154 and 156 is thinner from the first thick film layer 152 to the third thick film layer 156. . For example, the first thick film layer 152 may have a thickness of about 10 μm, the second thick film layer 154 may have a thickness of about 3 μm, and the third thick film layer 156 may have a thickness of about 1 μm.

이와 같이, 본 발명의 일 실시예에 따른 RF 인덕터(100)는 폴리이미드로 이루어진 상기 제2 절연층(140)을 구비함으로써, 약 1㎛ 이상의 두께를 갖는 상기 금속 배선층(122, 124)과 상기 패드 후막(150)을 모두 구비할 수 있다. 즉, 상기 제2 절연층(140)은 상기 패드부(124)와 상기 패드 후막(150) 간의 열 팽창계수 차이로 인해 발생될 수 있는 상기 패드부(124)의 크랙을 방지할 수 있다. 이에 따라, 상기 RF 인덕터(100)는 저항을 낮추고 Q 지수를 향상시키며 제품의 수율을 향상시킬 수 있다.As such, the RF inductor 100 according to an embodiment of the present invention includes the second insulating layer 140 made of polyimide, so that the metal wiring layers 122 and 124 having a thickness of about 1 μm or more and the All thick pad films 150 may be provided. That is, the second insulating layer 140 can prevent cracks in the pad part 124 that may occur due to a difference in thermal expansion coefficient between the pad part 124 and the thick pad film 150 . Accordingly, the RF inductor 100 may lower resistance, improve Q factor, and improve product yield.

한편, 상기 RF 인덕터(100)는 상기 패드부(124)의 손상을 방지하기 위한 하드 마스크(170)를 더 포함할 수 있다.Meanwhile, the RF inductor 100 may further include a hard mask 170 to prevent damage to the pad part 124 .

상기 하드 마스크(170)는 상기 제1 절연층(130)이 형성된 상기 기판(110) 상에 구비되고, 상기 제2 절연층(140)이 형성된 부분에 대응하여 형성된다. 상기 하드 마스크(170)는 산화물로 이루어질 수 있으며, 상기 제2 절연층(140)의 아래에 위치한다. 여기서, 상기 하드 마스크(170)는 도 2에 도시된 바와 같이 상기 제2 절연층(140)의 하면을 커버할 수 있다.The hard mask 170 is provided on the substrate 110 on which the first insulating layer 130 is formed, and is formed corresponding to a portion where the second insulating layer 140 is formed. The hard mask 170 may be made of oxide and is positioned below the second insulating layer 140 . Here, the hard mask 170 may cover the lower surface of the second insulating layer 140 as shown in FIG. 2 .

상기 하드 마스크(170)는 상기 패드 후막(150)과 상기 패드부(124)가 접촉되도록 상기 콘택홀(142)에 대응하는 부분이 제거된다.A portion of the hard mask 170 corresponding to the contact hole 142 is removed so that the thick pad film 150 and the pad portion 124 come into contact with each other.

본 발명의 일 실시예에 있어서, 상기 제2 절연층(140)의 콘택홀(142)은 상기 제1 절연층(130)의 비아홀(132) 보다 작은 크기로 형성될 수 있다. 이에 따라, 상기 비아홀(132) 안에서 상기 제2 절연층(140)과 상기 패드부(124) 사이에 상기 제1 절연층(130)이 개재되지 않는다. 하드 마스크(170)는 상기 비아홀(132) 안에서 상기 패드부(124)와 상기 제2 절연층(140) 사이에 개재되어 상기 패드부(124)의 상면을 커버한다. 이에 따라, 상기 RF 인덕터(100)는 상기 제2 절연층(140)의 공정 과정에서 상기 패드부(124)가 손실되는 것을 방지할 수 있다.In one embodiment of the present invention, the contact hole 142 of the second insulating layer 140 may be formed in a smaller size than the via hole 132 of the first insulating layer 130 . Accordingly, the first insulating layer 130 is not interposed between the second insulating layer 140 and the pad part 124 in the via hole 132 . A hard mask 170 is interposed between the pad part 124 and the second insulating layer 140 in the via hole 132 to cover the upper surface of the pad part 124 . Accordingly, the RF inductor 100 can prevent the pad part 124 from being lost during the process of the second insulating layer 140 .

또한, 본 발명의 일 실시예에 있어서, 상기 하드 마스크(170)는 약 250Å의 두께를 가질 수 있다.Also, in one embodiment of the present invention, the hard mask 170 may have a thickness of about 250 Å.

이와 같이, 상기 RF 인덕터(100)는 상기 제2 절연층(140)의 아래에 버퍼 역할을 하는 상기 하드 마스크(170)을 구비함으로써, 상기 제2 절연층(140)의 패터닝 공정 또는 리워크 공정 진행시 상기 제2 절연층(140)의 하부 구성, 특히 상기 패드부(124)의 손실을 방지할 수 있으므로, 제품의 수율을 향상시킬 수 있다.In this way, the RF inductor 100 is provided with the hard mask 170 serving as a buffer under the second insulating layer 140, thereby performing a patterning process or a rework process of the second insulating layer 140. During processing, loss of the lower part of the second insulating layer 140, particularly the pad part 124, can be prevented, and thus the yield of the product can be improved.

한편, 상기 RF 인덕터(100)는 상기 패드 후막(150)이 형성된 상기 제2 절연층(140) 상에 형성되는 제3 절연층(180)을 더 포함할 수 있다.Meanwhile, the RF inductor 100 may further include a third insulating layer 180 formed on the second insulating layer 140 on which the thick pad film 150 is formed.

상기 제3 절연층(180)은 상기 제2 절연층(140)의 상면을 커버하며, 평탄화한다. 여기서, 상기 제3 절연층(180)은 상기 패드 후막(150)의 두께보다 더 두껍게 형성될 수 있다. 상기 제3 절연층(180)은 상기 패드영역(PA)에서 일부분이 제거되어 형성된 후막 콘택홀(182)을 구비하며, 상기 패드 후막(150)은 상기 후막 콘택홀(182)을 통해 상면이 노출된다.The third insulating layer 180 covers and flattens the upper surface of the second insulating layer 140 . Here, the third insulating layer 180 may be formed thicker than the thickness of the thick pad film 150 . The third insulating layer 180 includes a thick film contact hole 182 formed by partially removing a portion of the pad area PA, and the pad thick film 150 has a top surface exposed through the thick film contact hole 182 . do.

또한, 상기 RF 인덕터(100)는 상기 패드 후막(150)의 언더컷을 방지하기 위한 언더 범프 메탈층(190)을 더 구비할 수 있다. 상기 언더 범프 메탈층(190)은 상기 패드영역(PA)에 형성되며, 상기 패드 후막(150)의 하면을 커버한다. 본 발명의 일 실시예에 있어서, 상기 언더 범프 메탈층(190)은 확산 방지층(192) 및 씨드층(194)을 포함할 수 있다. 상기 확산 방지층(192)은 상기 패드 후막(150)이 형성된 부분에 대응하여 위치하며, 티타늄으로 이루어질 수 있다. 상기 씨드층(194)은 상기 확산 방지층(192)과 상기 패드 후막(150) 사이에 개재되며, 상기 제1 후막층(152)과 동일한 물질, 예컨대 구리로 이루어질 수 있다.In addition, the RF inductor 100 may further include an under bump metal layer 190 to prevent undercutting of the thick pad film 150 . The under bump metal layer 190 is formed in the pad area PA and covers the lower surface of the thick pad film 150 . In one embodiment of the present invention, the under bump metal layer 190 may include a diffusion barrier layer 192 and a seed layer 194 . The diffusion barrier layer 192 is positioned to correspond to a portion where the thick pad film 150 is formed, and may be made of titanium. The seed layer 194 is interposed between the diffusion barrier layer 192 and the thick pad film 150, and may be made of the same material as the first thick film layer 152, for example, copper.

상기한 본 발명의 일 실시예는 전력용 반도체 소자 중에서 RF 인덕터(100)를 일례로 하여 설명하였으나, 본 발명은 인덕터 이외에 다양한 반도체 전력용 소자들에 적용 가능하다.One embodiment of the present invention described above has been described by taking the RF inductor 100 as an example among power semiconductor devices, but the present invention can be applied to various semiconductor power devices other than inductors.

이하, 도면을 참조하여 본 발명에 따른 전력용 반도체 소자 제조 방법을 상기 RF 인덕터(100)의 제조 공정을 일례로 하여 구체적으로 설명한다.Hereinafter, with reference to the drawings, a method of manufacturing a power semiconductor device according to the present invention will be described in detail by taking a manufacturing process of the RF inductor 100 as an example.

도 3 내지 도 10은 도 1에 도시된 RF 인덕터를 제조하는 방법을 설명하기 위한 개략적인 단면도들로서, 상기 기판(110)과 상기 층간 절연막(160)은 생략하여 도시하였다.3 to 10 are schematic cross-sectional views for explaining a method of manufacturing the RF inductor shown in FIG. 1, and the substrate 110 and the interlayer insulating film 160 are omitted.

도 3 및 도 4를 참조하면, 먼저, 상기 층간 절연막(160; 도 2 참조) 상에 금속층(12)을 증착한 후에, 상기 금속층(12)을 패터닝하여 도 4에 도시된 바와 같이 상기 금속 배선(122; 도 2 참조)과 상기 패드부(124)를 형성한다.Referring to FIGS. 3 and 4 , first, a metal layer 12 is deposited on the interlayer insulating film 160 (see FIG. 2 ), and then the metal layer 12 is patterned to form the metal wiring as shown in FIG. 4 . (122; see FIG. 2) and the pad part 124 are formed.

이어, 상기 제1 절연층(130)을 증착한 후에 상기 제1 절연층(130)을 일부분 제거하여 상기 패드영역(PA)에 상기 비아홀(132)을 형성한다.Subsequently, after the first insulating layer 130 is deposited, a portion of the first insulating layer 130 is removed to form the via hole 132 in the pad area PA.

이어, 상기 제1 절연층(130) 상에 상기 하드 마스크(170)를 증착한다.Subsequently, the hard mask 170 is deposited on the first insulating layer 130 .

도 5를 참조하면, 상기 하드 마스크(170)의 상면 상기 제2 절연층(140)을 증착한 후에 상기 제2 절연층(140)을 일부분 제거하여 상기 패드영역(PA)에 상기 콘택홀(142)을 형성한다. 이어, 상기 하드 마스크(170)에서 상기 콘택홀(142)에 대응하는 부분을 제거하여 상기 패드부(124)를 노출시킨다. 이때, 상기 하드 마스크(170)는 RF 클리닝 공정을 통해 패터닝될 수 있으며, 상기 제2 절연층(170)이 식각 마스크 역할을 할 수 있다.Referring to FIG. 5 , after depositing the second insulating layer 140 on the upper surface of the hard mask 170, a portion of the second insulating layer 140 is removed to form the contact hole 142 in the pad area PA. ) to form Thereafter, a portion corresponding to the contact hole 142 is removed from the hard mask 170 to expose the pad portion 124 . In this case, the hard mask 170 may be patterned through an RF cleaning process, and the second insulating layer 170 may serve as an etching mask.

이와 같이, 상기 하드 마스크(170)는 RF 클리닝 공정을 통해 손쉽게 제거될 수 있으므로, 상기 하드 마스크(170)를 패터닝하는 과정에서 상기 제2 절연층(170)이 손실되는 것을 방지할 수 있다.In this way, since the hard mask 170 can be easily removed through an RF cleaning process, loss of the second insulating layer 170 during patterning of the hard mask 170 can be prevented.

도 6을 참조하면, 상기 콘택홀(142)이 형성된 상기 제2 절연층(140) 상에 상기 확산 방지층(192)과 상기 씨드층(194)을 순차적으로 증착하여 상기 언더 범프 메탈층(190)을 형성한다. 여기서, 상기 언더 범프 메탈층(190)은 스퍼터링 방식에 의해 증착될 수 있다.Referring to FIG. 6 , the under bump metal layer 190 is formed by sequentially depositing the diffusion barrier layer 192 and the seed layer 194 on the second insulating layer 140 in which the contact hole 142 is formed. form Here, the under bump metal layer 190 may be deposited by a sputtering method.

도 7 및 도 8을 참조하면, 상기 언더 범프 메탈층(190) 상에 상기 패드 후막(150)을 형성하기 위한 포토 레지스트(14)를 증착한 후에 상기 포토 레지스트(14)를 패터닝하여 상기 포토 레지스트(14)에서 상기 패드영역(PA)에 위치하는 부분을 제거한다. 그 결과, 상기 패드영역(PA)에 위치하는 언더 범프 메탈층(190)이 노출된다.7 and 8 , after depositing a photoresist 14 for forming the thick pad film 150 on the under bump metal layer 190, the photoresist 14 is patterned to form the photoresist In (14), a portion located in the pad area PA is removed. As a result, the under bump metal layer 190 positioned in the pad area PA is exposed.

이어, 상기 패드영역(PA)에 상기 패드 후막(150)을 형성한 후에, 도 8에 도시된 것처럼 상기 포토 레지스트(14)를 제거한다. 이에 따라, 상기 언더 범프 메탈층(190)에서 상기 패드 후막(150)의 아래에 위치하는 부분을 제외한 나머지 부분이 노출된다.Next, after forming the thick pad film 150 in the pad area PA, the photoresist 14 is removed as shown in FIG. 8 . Accordingly, the rest of the under bump metal layer 190 except for the portion located under the thick pad film 150 is exposed.

도 9를 참조하면, 상기 언더 범프 메탈층(190)에서 상기 패드 후막(150)의 아래에 위치하는 부분을 제외한 나머지 부분을 제거하여 상기 패드 후막(150)의 아래에만 상기 언더 범프 메탈층(190)을 형성한다.Referring to FIG. 9 , the under bump metal layer 190 is formed only under the thick pad film 150 by removing the remaining part of the under bump metal layer 190 except for the part located below the thick pad film 150 . ) to form

도 2 및 도 10을 참조하면, 상기 제2 절연층(140)과 상기 패드 후막(150) 상에 상기 제3 절연층(180)을 증착하고, 상기 제3 절연층(180)을 일부분 제거하여 상기 패드영역(PA)에 상기 후막 콘택홀(182)을 형성한다. 그 결과, 도 2에 도시된 바와 같은 RF 인덕턱(100)가 제조된다.2 and 10 , the third insulating layer 180 is deposited on the second insulating layer 140 and the thick pad film 150, and a portion of the third insulating layer 180 is removed. The thick film contact hole 182 is formed in the pad area PA. As a result, the RF inductor jaw 100 as shown in FIG. 2 is manufactured.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although the above has been described with reference to preferred embodiments of the present invention, those skilled in the art will variously modify and change the present invention within the scope not departing from the spirit and scope of the present invention described in the claims below. You will understand that it can be done.

100 : RF 인덕터 110 : 기판
122 : 금속 배선 124 : 패드부
130 : 제1 절연층 140 : 제2 절연층
150 : 패드 후막 160 : 층간 절연막
170 : 하드 마스크 180 : 제3 절연층
190 : 언더 범프 메탈층100: RF inductor 110: substrate
122: metal wiring 124: pad part
130: first insulating layer 140: second insulating layer
150: thick pad film 160: interlayer insulating film
170: hard mask 180: third insulating layer
190: under bump metal layer

Claims (20)

기판 상에 배치된 금속 배선;
상기 금속 배선으로부터 연장되고, 상기 금속 배선과 동일층에 구비되며, 외부의 소자와 전기적으로 연결되는 패드부;
상기 금속 배선과 상기 패드부가 형성된 상기 기판 상에 증착되고, 상기 패드부를 노출시키기 위한 비아홀을 구비하는 제1 절연층;
상기 제1 절연층 상에 증착되고, 폴리이미드로 이루어지며, 상기 패드부를 노출시키기 위해 상기 비아홀에 대응하는 부분이 제거되어 형성된 콘택홀을 구비하고, 상기 패드부의 크랙을 방지하기 위한 제2 절연층;
상기 제1 절연층과 상기 제2 절연층 사이에 구비되고, 상기 콘택홀에 대응하는 부분이 제거되어 상기 패드부를 노출시키며, 후속 공정에 의해 상기 패드부가 손상되는 것을 방지하기 위한 하드 마스크; 및
상기 제2 절연층이 형성된 상기 기판 상에 구비되고, 상기 패드부의 상측에 위치하며, 상기 콘택홀을 통해 상기 패드부와 전기적으로 연결되는 패드 후막을 포함하되,
상기 비아홀은 상기 콘택홀보다 크고, 상기 하드 마스크는 상기 비아홀 내에서 상기 제2 절연층과 상기 패드부 사이에 위치하는 것을 특징으로 하는 전력용 반도체 소자.metal wiring disposed on the substrate;
a pad portion extending from the metal wire, provided on the same layer as the metal wire, and electrically connected to an external element;
a first insulating layer deposited on the substrate on which the metal wiring and the pad part are formed and having a via hole exposing the pad part;
A second insulating layer deposited on the first insulating layer, made of polyimide, having a contact hole formed by removing a portion corresponding to the via hole to expose the pad part, and preventing cracks in the pad part ;
a hard mask provided between the first insulating layer and the second insulating layer, exposing the pad part by removing a portion corresponding to the contact hole, and preventing the pad part from being damaged by a subsequent process; and
A thick pad film provided on the substrate on which the second insulating layer is formed, positioned above the pad portion, and electrically connected to the pad portion through the contact hole,
The via hole is larger than the contact hole, and the hard mask is located between the second insulating layer and the pad part in the via hole. 삭제delete 삭제delete 제1항에 있어서,
상기 하드 마스크는 산화물로 이루어지는 것을 특징으로 하는 전력용 반도체 소자.According to claim 1,
The hard mask is a power semiconductor device, characterized in that made of oxide. 제1항에 있어서,
상기 패드 후막이 형성된 상기 제2 절연층 상에 위치하며, 상기 제2 절연층과 동일한 물질로 이루어지고, 상기 패드 후막을 노출시키기 위해 일부분이 제거되어 형성된 후막 콘택홀을 갖는 제3 절연층을 더 포함하는 것을 특징으로 하는 전력용 반도체 소자.According to claim 1,
a third insulating layer disposed on the second insulating layer on which the thick pad film is formed, made of the same material as the second insulating layer, and having a thick film contact hole formed by removing a portion thereof to expose the thick pad film; A power semiconductor device comprising: 제1항에 있어서,
상기 패드 후막이 형성된 부분에 대응하여 위치하고, 상기 패드 후막의 하면을 커버하며, 상기 패드 후막의 언더컷을 방지하기 위한 언더 범프 메탈층을 더 포함하는 것을 특징으로 하는 전력용 반도체 소자.According to claim 1,
and an under bump metal layer positioned corresponding to the portion where the thick pad film is formed, covering a lower surface of the thick pad film, and preventing undercutting of the thick pad film. 삭제delete 제1항에 있어서,
상기 패드부는 알루미늄으로 이루어지고 1㎛ 내지 4㎛의 두께를 가지며,
상기 패드 후막은 구리로 이루어지는 것을 특징으로 하는 전력용 반도체 소자.According to claim 1,
The pad part is made of aluminum and has a thickness of 1 μm to 4 μm,
The power semiconductor device, characterized in that the pad thick film is made of copper. 패드영역과 비 패드영역으로 구획되는 기판;
상기 비 패드영역에 형성된 금속 배선;
상기 패드영역에 형성되고, 상기 금속 배선으로부터 연장되어 상기 금속 배선과 동일층에 위치하며, 외부 소자와 전기적으로 연결되는 패드부;
상기 비 패드영역과 상기 패드영역에 형성되어 상기 금속 배선과 상기 패드부의 상면을 커버하며, 상기 패드영역에서 일부분 제거되어 상기 패드부를 노출시키기 위한 비아홀을 구비하는 제1 절연층;
상기 제1 절연층 상에 형성되고, 폴리이미드로 이루어지며, 상기 패드영역에서 일부분 제거되어 상기 패드부를 노출시키기 위한 콘택홀을 구비하고, 상기 패드부의 크랙을 방지하기 위한 제2 절연층;
상기 제1 절연층과 상기 제2 절연층 사이에 구비되고, 상기 콘택홀에 대응하는 부분이 제거되어 상기 패드부를 노출시키며, 후속 공정에 의해 상기 패드부가 손상되는 것을 방지하기 위한 하드 마스크; 및
상기 패드영역에 형성되고, 상기 패드부의 상측에 위치하며, 상기 콘택홀을 통해 노출된 상기 패드부와 전기적으로 연결된 패드 후막을 포함하되,
상기 비아홀은 상기 콘택홀보다 크고, 상기 하드 마스크는 상기 비아홀 내에서 상기 제2 절연층과 상기 패드부 사이에 위치하는 것을 특징으로 하는 전력용 반도체 소자.a substrate partitioned into a pad area and a non-pad area;
a metal wire formed in the non-pad area;
a pad portion formed in the pad region, extending from the metal wiring, positioned on the same layer as the metal wiring, and electrically connected to an external device;
a first insulating layer formed in the non-pad area and the pad area to cover the upper surface of the metal wire and the pad portion, and having a via hole partially removed from the pad area to expose the pad portion;
a second insulating layer formed on the first insulating layer, made of polyimide, having a contact hole partially removed from the pad region to expose the pad region, and preventing cracks in the pad region;
a hard mask provided between the first insulating layer and the second insulating layer, exposing the pad part by removing a portion corresponding to the contact hole, and preventing the pad part from being damaged by a subsequent process; and
a thick pad film formed in the pad region, positioned above the pad portion, and electrically connected to the pad portion exposed through the contact hole;
The via hole is larger than the contact hole, and the hard mask is located between the second insulating layer and the pad part in the via hole. 삭제delete 제9항에 있어서,
상기 하드 마스크는 산화물로 이루어지는 것을 특징으로 하는 전력용 반도체 소자.According to claim 9,
The hard mask is a power semiconductor device, characterized in that made of oxide. 제9항에 있어서,
상기 패드 후막이 형성된 상기 제2 절연층 상에 위치하며, 상기 제2 절연층과 동일한 물질로 이루어지고, 상기 패드영역에서 부분적으로 제거되어 상기 패드 후막을 노출시키기 위한 후막 콘택홀을 구비하는 제3 절연층을 더 포함하는 것을 특징으로 하는 전력용 반도체 소자.According to claim 9,
A third layer formed on the second insulating layer on which the thick pad film is formed, made of the same material as the second insulating layer, and having a thick film contact hole partially removed from the pad region to expose the thick pad film. A power semiconductor device further comprising an insulating layer. 제9항에 있어서,
상기 패드영역에 형성되고, 상기 패드 후막의 하면을 커버하여 상기 패드 후막의 언더컷을 방지하기 위한 언더 범프 메탈층을 더 포함하는 것을 특징으로 하는 전력용 반도체 소자.According to claim 9,
and an under bump metal layer formed in the pad region and covering a lower surface of the thick pad film to prevent undercutting of the thick pad film. 기판 상에 금속층을 증착하는 단계;
상기 금속층을 패터닝하여 금속 배선과 상기 금속 배선으로부터 연장된 패드부를 형성하는 단계;
상기 금속 배선과 상기 패드부가 형성된 상기 기판 상에 제1 절연층을 증착하는 단계;
상기 제1 절연층을 패터닝하여 상기 패드부를 노출시키기 위한 비아홀을 형성하는 단계;
상기 제1 절연층과 상기 비아홀에 의해 노출된 상기 패드부 상에 상기 패드부의 손상을 방지하기 위한 하드 마스크를 형성하는 단계;
상기 제1 절연층 상에 상기 패드부의 크랙을 방지하기 위한 폴리이미드로 이루어진 제2 절연층을 증착하는 단계;
상기 제2 절연층을 패터닝하여 상기 패드부를 노출시키기 위한 콘택홀을 상기 비아홀에 대응하는 부분에 형성하는 단계;
상기 패드부를 노출시키기 위해 상기 하드 마스크를 패터닝하여 상기 콘택홀에 대응하는 부분을 제거하는 단계; 및
상기 제2 절연층 상에 상기 콘택홀을 통해 상기 패드부와 전기적으로 연결되는 패드 후막을 형성하는 단계를 포함하되,
상기 하드 마스크의 일부가 상기 비아홀 내에서 상기 제2 절연층과 상기 패드부 사이에 위치되도록 상기 콘택홀은 상기 비아홀보다 작게 형성되는 것을 특징으로 하는 전력용 반도체 소자 제조 방법.depositing a metal layer on the substrate;
patterning the metal layer to form a metal wire and a pad portion extending from the metal wire;
depositing a first insulating layer on the substrate on which the metal wiring and the pad portion are formed;
patterning the first insulating layer to form a via hole exposing the pad portion;
forming a hard mask on the pad portion exposed by the first insulating layer and the via hole to prevent damage to the pad portion;
depositing a second insulating layer made of polyimide to prevent cracking of the pad part on the first insulating layer;
patterning the second insulating layer to form a contact hole for exposing the pad portion at a portion corresponding to the via hole;
removing a portion corresponding to the contact hole by patterning the hard mask to expose the pad portion; and
Forming a thick pad film electrically connected to the pad part through the contact hole on the second insulating layer,
The method of claim 1 , wherein the contact hole is smaller than the via hole so that a portion of the hard mask is located between the second insulating layer and the pad part in the via hole. 삭제delete 제14항에 있어서,
상기 하드 마스크를 패터닝하는 단계는,
RF 클리닝 공정을 이용하여 상기 하드 마스크를 패터닝하는 것을 특징으로 하는 전력용 반도체 소자 제조 방법.According to claim 14,
In the patterning of the hard mask,
A method for manufacturing a power semiconductor device, characterized in that the hard mask is patterned using an RF cleaning process. 제14항에 있어서,
상기 패드 후막을 형성하는 단계 이후에,
상기 제2 절연층 상에 상기 제1 절연층과 동일한 물질로 이루어진 제3 절연층을 증착하는 단계; 및
상기 제3 절연층을 패터닝하여 상기 패드 후막을 노출시키기 위한 후막 콘택홀을 형성하는 단계를 더 포함하는 것을 특징으로 하는 전력용 반도체 소자 제조 방법.According to claim 14,
After the step of forming the pad thick film,
depositing a third insulating layer made of the same material as the first insulating layer on the second insulating layer; and
and patterning the third insulating layer to form a thick film contact hole for exposing the thick pad film. 제14항에 있어서,
상기 패드 후막을 형성하는 단계 이전에,
상기 제2 절연층이 형성된 상기 기판 상에 언더 범프 메탈층을 증착하는 단계를 더 포함하고,
상기 패드 후막을 형성하는 단계 이후에,
상기 언더 범프 메탈층을 패터닝하여 상기 언더 범프 메탈층에서 상기 패드 후막 아래에 위치하는 부분을 제외한 나머지 부분을 제거하는 단계를 더 포함하는 것을 특징으로 하는 전력용 반도체 소자 제조 방법.According to claim 14,
Before the step of forming the pad thick film,
Depositing an under bump metal layer on the substrate on which the second insulating layer is formed;
After the step of forming the pad thick film,
and patterning the under bump metal layer to remove a remaining portion of the under bump metal layer except for a portion located under the thick pad film. 제14항에 있어서,
상기 하드 마스크는 산화물을 포함하여 이루어지며, 상기 금속층은 알루미늄을 포함하여 이루어지고, 상기 패드 후막은 구리를 포함하여 이루어지는 것을 특징으로 하는 전력용 반도체 소자 제조 방법.According to claim 14,
The method of claim 1 , wherein the hard mask includes oxide, the metal layer includes aluminum, and the thick pad film includes copper. 삭제delete
KR1020160071527A 2016-06-09 2016-06-09 Power device and method of manufacturing the same KR102528067B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160071527A KR102528067B1 (en) 2016-06-09 2016-06-09 Power device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160071527A KR102528067B1 (en) 2016-06-09 2016-06-09 Power device and method of manufacturing the same

Publications (2)

Publication Number Publication Date
KR20170139264A KR20170139264A (en) 2017-12-19
KR102528067B1 true KR102528067B1 (en) 2023-05-03

Family

ID=60923978

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160071527A KR102528067B1 (en) 2016-06-09 2016-06-09 Power device and method of manufacturing the same

Country Status (1)

Country Link
KR (1) KR102528067B1 (en)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI463581B (en) * 2007-07-30 2014-12-01 Stats Chippac Ltd Semiconductor device and method of providing common voltage bus and wire bondable redistribution
US8659155B2 (en) * 2009-11-05 2014-02-25 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming copper pillar bumps
US8580672B2 (en) * 2011-10-25 2013-11-12 Globalfoundries Inc. Methods of forming bump structures that include a protection layer

Also Published As

Publication number Publication date
KR20170139264A (en) 2017-12-19

Similar Documents

Publication Publication Date Title
JP4772495B2 (en) Inductor and method of forming inductor
US8525354B2 (en) Bond pad structure and fabricating method thereof
US20110079917A1 (en) Interposer structure with passive component and method for fabricating same
US8013257B2 (en) Electronic component
JP2020115587A (en) Capacitor
US10290697B2 (en) Magnetic core inductor semiconductor structure and method
JP2008034626A (en) Electronic component and its manufacturing method
US20190164934A1 (en) Conductor design for integrated magnetic devices
KR100438160B1 (en) Device having inductor and capacitor and a fabrication method thereof
JP5456989B2 (en) Manufacturing method of electronic parts
US8173539B1 (en) Method for fabricating metal redistribution layer
US20170271432A1 (en) Inductor structure and manufacturing method thereof
KR100760915B1 (en) Inductor Structure of Semiconductor Device and Method of Fabricating the Same
CN110752207B (en) Back capacitor structure and manufacturing method
TWI607539B (en) Chip package and manufacturing method thereof
KR102528067B1 (en) Power device and method of manufacturing the same
US6781229B1 (en) Method for integrating passives on-die utilizing under bump metal and related structure
JP4294695B2 (en) Thin film capacitor, method for manufacturing the same, and electronic component
US10051741B2 (en) Embedded layered inductor
KR100629611B1 (en) Inductor structure in semiconductor device and method of fabricating the same
TWI576869B (en) Passive component structure and manufacturing method thereof
KR100948297B1 (en) Semiconductor device and method of manufacturing the semiconductor device
JP2010080551A (en) Semiconductor device
CN110233147B (en) Stacked inductor and manufacturing method thereof
KR100731108B1 (en) Inductor employed in semiconductor device and method of fabricating the same

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant