KR102527340B1

KR102527340B1 - Light emitting package and method of manufacturing the light emitting package

Info

Publication number: KR102527340B1
Application number: KR1020210024677A
Authority: KR
Inventors: 박주억; 이정원; 이준규; 장수진; 강인수; 안균
Original assignee: 주식회사 네패스
Priority date: 2020-05-26
Filing date: 2021-02-24
Publication date: 2023-05-04
Also published as: KR20210146778A

Abstract

본 개시의 기술적 사상은 제1 절연층 및 상기 제1 절연층의 상면 상에서 연장된 도전층을 포함하는 패키지 기판; 상기 패키지 기판 상의 발광 소자들; 상기 패키지 기판 상에서 상기 발광 소자들의 측면들을 둘러싸는 봉지재; 및 상기 패키지 기판의 상기 도전층에 전기적으로 연결되도록, 상기 패키지 기판에 부착된 외부 연결 단자;를 포함하고, 상기 패키지 기판은 상기 발광 소자들에 전기적으로 연결된 테스트 패드들을 포함하는 발광 패키지를 제공한다.The technical idea of the present disclosure is a package substrate including a first insulating layer and a conductive layer extending on a top surface of the first insulating layer; light emitting devices on the package substrate; an encapsulant surrounding side surfaces of the light emitting devices on the package substrate; and an external connection terminal attached to the package substrate to be electrically connected to the conductive layer of the package substrate, wherein the package substrate includes test pads electrically connected to the light emitting devices. .

Description

Light emitting package and manufacturing method of light emitting package {LIGHT EMITTING PACKAGE AND METHOD OF MANUFACTURING THE LIGHT EMITTING PACKAGE}

본 개시의 기술적 사상은 발광 패키지 및 발광 패키지의 제조 방법에 관한 것으로서, 보다 상세하게는 복수의 발광 소자를 포함하는 발광 패키지와 상기 발광 패키지의 제조 방법에 관한 것이다. The technical idea of the present disclosure relates to a light emitting package and a method of manufacturing the light emitting package, and more particularly, to a light emitting package including a plurality of light emitting devices and a method of manufacturing the light emitting package.

발광 소자는 반도체 소자의 일종으로서, 전기 에너지를 빛 에너지를 변환한다. 발광 소자는 각종 광원, 조명, 신호기, 디스플레이 등에 폭넓게 이용되고 있다. 최근에는 디스플레이 패널 제조 시, 미세 크기의 발광 소자들을 기판 상에 실장하여 디스플레이 패널을 제조하는 미니-엘이디(mini-LED) 및 마이크로-엘이디(micro-LED) 기술이 널리 이용되고 있다. A light emitting element is a type of semiconductor element, and converts electrical energy into light energy. BACKGROUND OF THE INVENTION Light emitting elements are widely used in various light sources, lighting, signals, displays, and the like. In recent years, mini-LED and micro-LED technologies have been widely used in manufacturing display panels, in which display panels are manufactured by mounting fine-sized light emitting devices on a substrate.

본 개시의 기술적 사상이 해결하고자 하는 과제는 발광 패키지를 제공하는데 있다. A problem to be solved by the technical concept of the present disclosure is to provide a light emitting package.

상술한 과제를 해결하기 위하여 본 개시의 기술적 사상은 제1 절연층 및 상기 제1 절연층의 상면 상에서 연장된 도전층을 포함하는 패키지 기판; 상기 패키지 기판 상의 발광 소자들; 상기 패키지 기판 상에서 상기 발광 소자들의 측면들을 둘러싸는 봉지재; 및 상기 패키지 기판의 상기 도전층에 전기적으로 연결되도록, 상기 패키지 기판에 부착된 외부 연결 단자;를 포함하고, 상기 패키지 기판은 상기 발광 소자들에 전기적으로 연결된 테스트 패드들을 포함하는 발광 패키지를 제공한다. In order to solve the above problems, the technical spirit of the present disclosure includes a package substrate including a first insulating layer and a conductive layer extending on an upper surface of the first insulating layer; light emitting devices on the package substrate; an encapsulant surrounding side surfaces of the light emitting devices on the package substrate; and an external connection terminal attached to the package substrate to be electrically connected to the conductive layer of the package substrate, wherein the package substrate includes test pads electrically connected to the light emitting devices. .

예시적인 실시예들에서, 상기 봉지재는 상기 발광 소자들의 상면들을 덮고, 상기 발광 소자들은 각각 연결 범프를 통해 상기 패키지 기판 상에 실장되고, 상기 패키지 기판은 상기 발광 소자들과 상기 제1 절연층 사이에 배치되고 상기 연결 범프를 둘러싸는 언더필 물질층을 더 포함한다. In example embodiments, the encapsulant covers upper surfaces of the light emitting elements, the light emitting elements are mounted on the package substrate through connection bumps, and the package substrate is between the light emitting elements and the first insulating layer. and an underfill material layer disposed on and surrounding the connection bump.

예시적인 실시예들에서, 상기 봉지재는 흑색 시감을 가지도록 흑색 안료를 포함하며, 상기 발광 소자들의 상면들을 노출시킨다.In example embodiments, the encapsulant includes a black pigment to have a black luminous feeling, and exposes upper surfaces of the light emitting devices.

예시적인 실시예들에서, 상기 외부 연결 단자는 인듐, 주석-비스무트 합금, 주석-아연 합금, 또는 주석-인듐 합금으로 형성된다.In exemplary embodiments, the external connection terminal is formed of indium, a tin-bismuth alloy, a tin-zinc alloy, or a tin-indium alloy.

예시적인 실시예들에서, 상기 제1 절연층은 흑색 시감을 가지도록 흑색 안료를 포함한다.In example embodiments, the first insulating layer includes a black pigment to have a black luminous feeling.

예시적인 실시예들에서, 상기 패키지 기판은 상기 제1 절연층의 상기 상면 상의 제2 절연층을 더 포함하고, 상기 제1 절연층 및 상기 제2 절연층 중 적어도 하나는 흑색 시감을 가지도록 흑색 안료를 포함한다.In example embodiments, the package substrate further includes a second insulating layer on the top surface of the first insulating layer, and at least one of the first insulating layer and the second insulating layer is black to have black visibility. contains pigments;

예시적인 실시예들에서, 상기 패키지 기판은 상기 외부 연결 단자가 부착되는 외부 패드를 더 포함하고, 상기 외부 패드의 하면은 상기 제1 절연층의 하면과 동일 평면 상에 있다.In example embodiments, the package substrate further includes an external pad to which the external connection terminal is attached, and a lower surface of the external pad is on the same plane as a lower surface of the first insulating layer.

예시적인 실시예들에서, 상기 발광 소자들은 제1 발광 소자, 제2 발광 소자, 및 제3 발광 소자를 포함하고, 상기 패키지 기판의 상기 도전층은, 제1 전원이 인가되는 제1 발광 소자의 제1 전극에 전기적으로 연결된 제1 테스트 패드; 상기 제1 전원이 인가되는 제2 발광 소자의 제1 전극에 전기적으로 연결된 제2 테스트 패드; 상기 제1 전원이 인가되는 제3 발광 소자의 제1 전극에 전기적으로 연결된 제3 테스트 패드; 제2 전원이 인가되는 상기 제1 내지 제3 발광 소자들의 제2 전극들에 전기적으로 연결된 공통 테스트 패드; 상기 제1 발광 소자의 상기 제1 전극과 상기 제1 테스트 패드 사이에서 연장된 제1 테스트 연결 라인; 상기 제2 발광 소자의 상기 제1 전극과 상기 제2 테스트 패드 사이에서 연장된 제2 테스트 연결 라인; 상기 제3 발광 소자의 상기 제1 전극과 상기 제3 테스트 패드 사이에서 연장된 제3 테스트 연결 라인; 상기 제1 내지 제3 발광 소자들의 상기 제2 전극들 사이에서 연장된 전극 연결 라인; 및 상기 전극 연결 라인과 상기 공통 테스트 패드 사이를 전기적으로 연결하는 공통 테스트 연결 라인;을 포함하고, 상기 제1 테스트 패드, 상기 제2 테스트 패드, 상기 제3 테스트 패드, 및 상기 공통 테스트 패드는 각각 상기 제1 내지 제3 발광 소자와 수직 방향으로 중첩되지 않도록 위치되고, 상기 패키지 기판은 상기 제1 테스트 패드, 상기 제2 테스트 패드, 상기 제3 테스트 패드, 및 상기 공통 테스트 패드 각각에 상기 수직 방향으로 중첩되도록 위치된 오프닝들을 포함한다.In example embodiments, the light emitting devices include a first light emitting device, a second light emitting device, and a third light emitting device, and the conductive layer of the package substrate is a portion of the first light emitting device to which a first power is applied. a first test pad electrically connected to the first electrode; a second test pad electrically connected to the first electrode of the second light emitting element to which the first power is applied; a third test pad electrically connected to a first electrode of a third light emitting element to which the first power is applied; a common test pad electrically connected to second electrodes of the first to third light emitting elements to which a second power is applied; a first test connection line extending between the first electrode of the first light emitting device and the first test pad; a second test connection line extending between the first electrode of the second light emitting element and the second test pad; a third test connection line extending between the first electrode of the third light emitting element and the third test pad; electrode connection lines extending between the second electrodes of the first to third light emitting elements; and a common test connection line electrically connecting the electrode connection line and the common test pad, wherein the first test pad, the second test pad, the third test pad, and the common test pad are respectively positioned so as not to overlap with the first to third light emitting devices in a vertical direction, and the package substrate is disposed on each of the first test pad, the second test pad, the third test pad, and the common test pad in the vertical direction Includes openings positioned to overlap with .

예시적인 실시예들에서, 상기 제1 내지 제3 테스트 패드 각각의 폭 및 상기 공통 테스트 패드의 폭은, 상기 제1 내지 제3 테스트 연결 라인 각각의 폭 및 상기 공통 테스트 연결 라인의 폭 보다 크다.In example embodiments, a width of each of the first to third test pads and a width of the common test pad are greater than a width of each of the first to third test connection lines and a width of the common test connection line.

예시적인 실시예들에서, 상기 패키지 기판은 상기 발광 소자들이 실장된 상면과 상기 상면에 반대된 하면을 포함하고, 상기 패키지 기판의 하면 상에 실장되고 상기 패키지 기판을 통해 상기 발광 소자들과 전기적으로 연결되는 드라이버 칩을 더 포함한다.In example embodiments, the package substrate includes an upper surface on which the light emitting elements are mounted and a lower surface opposite to the upper surface, and is mounted on the lower surface of the package substrate and is electrically connected to the light emitting elements through the package substrate. A connected driver chip is further included.

예시적인 실시예들에서, 하부 패키지 기판; 상기 하부 패키지 기판 상에 배치되고, 상기 발광 소자들과 전기적으로 연결되는 드라이버 칩; 상기 하부 패키지 기판 상에서 상기 드라이버 칩을 둘러싸고, 상기 패키지 기판의 하면과 대면하는 상면을 가진 몰딩층; 상기 몰딩층을 관통하고, 상기 하부 패키지 기판과 상기 패키지 기판 사이를 전기적으로 연결하는 도전성 포스트;를 더 포함한다.In exemplary embodiments, a lower package substrate; a driver chip disposed on the lower package substrate and electrically connected to the light emitting devices; a molding layer surrounding the driver chip on the lower package substrate and having an upper surface facing the lower surface of the package substrate; A conductive post penetrating the molding layer and electrically connecting the lower package substrate and the package substrate; may be further included.

상술한 과제를 해결하기 위하여 본 개시의 기술적 사상은 패키지 기판을 준비하는 단계; 상기 패키지 기판 상에 복수의 발광 소자가 가접합되도록, 상기 패키지 기판 상에 상기 복수의 발광 소자를 1차 본딩하는 단계; 상기 복수의 발광 소자의 전기적 결함을 테스트하는 단계; 상기 테스트하는 단계에서 불량으로 판정된 발광 소자를 양품의 발광 소자로 대체하는 단계; 상기 복수의 발광 소자와 상기 패키지 기판 간의 접합력이 강화되도록 2차 본딩을 수행하는 단계; 및 상기 패키지 기판 상에 상기 복수의 발광 소자를 덮는 봉지재를 형성하는 단계;를 포함하고, 상기 패키지 기판을 준비하는 단계는, 캐리어 기판 상에 외부 패드를 형성하는 단계; 상기 캐리어 기판 상에, 상기 외부 패드를 노출시키는 오프닝을 포함하는 제1 절연층을 형성하는 단계; 상기 제1 절연층의 상면 상에서 연장된 도전층을 형성하는 단계; 상기 도전층 상에 연결 범프들을 형성하는 단계; 및 상기 제1 절연층의 상면 상에서 연장된 도전층 및 상기 제1 절연층의 상기 오프닝 내에 배치되어 상기 도전층과 상기 외부 패드를 연결하는 도전성 비아를 형성하는 단계;를 포함하고, 상기 패키지 기판 상에 복수의 발광 소자를 1차 본딩하는 단계는, 칩 캐리어의 접착 물질층에 상기 복수의 발광 소자를 부착하는 단계; 상기 칩 캐리어를 이동시켜, 상기 복수의 발광 소자가 연결 범프들에 접촉시키는 단계; 및 레이저를 조사하여, 상기 복수의 발광 소자와 상기 연결 범프들을 결합하는 단계를 포함하는 발광 패키지의 제조 방법을 제공한다.In order to solve the above problems, the technical idea of the present disclosure is to prepare a package substrate; firstly bonding the plurality of light emitting elements on the package substrate to temporarily bond the plurality of light emitting elements on the package substrate; testing electrical defects of the plurality of light emitting elements; replacing the light emitting device determined to be defective in the testing step with a good light emitting device; performing secondary bonding to enhance bonding strength between the plurality of light emitting devices and the package substrate; and forming an encapsulant covering the plurality of light emitting elements on the package substrate, wherein preparing the package substrate includes forming external pads on a carrier substrate; forming a first insulating layer including an opening exposing the external pad on the carrier substrate; forming an extended conductive layer on an upper surface of the first insulating layer; forming connection bumps on the conductive layer; and forming a conductive layer extending on an upper surface of the first insulating layer and a conductive via disposed in the opening of the first insulating layer to connect the conductive layer and the external pad, The primary bonding of the plurality of light emitting devices to the substrate may include attaching the plurality of light emitting devices to an adhesive material layer of a chip carrier; moving the chip carrier so that the plurality of light emitting elements come into contact with connection bumps; and combining the plurality of light emitting elements and the connection bumps by irradiating a laser.

예시적인 실시예들에서, 상기 패키지 기판을 준비하는 단계는, 상기 제1 절연층 상에서 상기 도전층 및 상기 도전성 비아를 덮는 제2 절연층을 형성하는 단계를 더 포함하고, 상기 제1 절연층 및 상기 제2 절연층 중 적어도 하나는 흑색 시감을 가지도록 흑색 안료를 포함한다.In example embodiments, the preparing of the package substrate may further include forming a second insulating layer covering the conductive layer and the conductive via on the first insulating layer, and the first insulating layer and At least one of the second insulating layers includes a black pigment to have a black luminous feeling.

예시적인 실시예들에서, 상기 패키지 기판의 상기 도전층은, 상기 복수의 발광 소자의 제1 전극들 각각에 전기적으로 연결되는 테스트 패드들과, 상기 복수의 발광 소자의 제2 전극들 모두에 전기적으로 연결된 공통 테스트 패드를 포함하고, 상기 제2 절연층은 상기 테스트 패드들 및 상기 공통 테스트 패드를 노출시키는 오프닝들을 가지도록 형성된다.In example embodiments, the conductive layer of the package substrate is electrically connected to both test pads electrically connected to first electrodes of the plurality of light emitting devices and second electrodes of the plurality of light emitting devices. and a common test pad connected to, and the second insulating layer is formed to have openings exposing the test pads and the common test pad.

본 개시의 예시적인 실시예들에 의하면, 발광 패키지를 구성하는 재배선 기판의 제1 절연층 및 제2 절연층 중 적어도 하나가 흑색으로 구현되어, 발광 패키지를 포함하여 제조된 디스플레이 장치의 오프(off) 상태에서 뛰어난 흑색 시감이 얻어질 수 있다. According to exemplary embodiments of the present disclosure, at least one of the first insulating layer and the second insulating layer of the redistribution substrate constituting the light emitting package is implemented in black, and the display device manufactured including the light emitting package is off ( In the off) state, excellent black visibility can be obtained.

또한, 본 개시의 예시적인 실시예들에 의하면, 발광 패키지를 제조하는 과정에서, 픽셀을 구성하는 복수의 발광 소자에 대한 테스트 공정을 수행할 수 있고, 테스트 공정 결과에 따라 불량 판정된 발광 소자를 양품의 발광 소자로 대체할 수 있다.In addition, according to exemplary embodiments of the present disclosure, in the process of manufacturing a light emitting package, a test process may be performed on a plurality of light emitting elements constituting a pixel, and a light emitting element judged to be defective according to a result of the test process may be performed. It can be replaced with a good light emitting device.

도 1은 본 개시의 예시적인 실시예들에 따른 발광 패키지를 나타내는 단면도이다.
도 2a 및 도 2b는 각각 본 개시의 예시적인 실시예들에 따른 발광 패키지에 포함된 발광 소자를 나타내는 단면도이다.
도 3은 본 개시의 예시적인 실시예들에 따른 발광 패키지의 주요 구성을 개략적으로 나타내는 구성도이다.
도 4a 및 도 4b는 각각 본 개시의 예시적인 실시예들에 따른 발광 패키지의 일부분을 나타내는 단면도이다.
도 5a 및 도 5b는 각각 본 개시의 예시적인 실시예들에 따른 발광 패키지를 나타내는 단면도들이다.
도 6a 내지 도 6k는 본 개시의 예시적인 실시예들에 따른 발광 패키지의 제조 방법을 순차적으로 나타내는 단면도들이다.
도 7은 본 개시의 예시적인 실시예들에 따른 발광 패키지를 나타내는 단면도이다.1 is a cross-sectional view illustrating a light emitting package according to exemplary embodiments of the present disclosure.
2A and 2B are cross-sectional views each illustrating a light emitting device included in a light emitting package according to exemplary embodiments of the present disclosure.
3 is a configuration diagram schematically illustrating a main configuration of a light emitting package according to exemplary embodiments of the present disclosure.
4A and 4B are cross-sectional views each illustrating a portion of a light emitting package according to exemplary embodiments of the present disclosure.
5A and 5B are cross-sectional views illustrating a light emitting package according to exemplary embodiments of the present disclosure, respectively.
6A to 6K are cross-sectional views sequentially illustrating a method of manufacturing a light emitting package according to exemplary embodiments of the present disclosure.
7 is a cross-sectional view illustrating a light emitting package according to exemplary embodiments of the present disclosure.

이하, 첨부도면을 참조하여 본 개시의 예시적인 실시예들을 상세히 설명하기로 한다. 그러나, 본 개시의 예시적인 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 개시의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안 된다. 본 개시의 예시적인 실시예들은 당 업계에서 평균적인 지식을 가진 자에게 본 개시의 개념을 보다 완전하게 설명하기 위해서 제공되어지는 것으로 해석되는 것이 바람직하다. 동일한 부호는 시종 동일한 요소를 의미한다. 나아가, 도면에서의 다양한 요소와 영역은 개략적으로 그려진 것이다. 따라서, 본 개시의 개념은 첨부한 도면에 그려진 상대적인 크기나 간격에 의해 제한되어지지 않는다.Hereinafter, exemplary embodiments of the present disclosure will be described in detail with reference to the accompanying drawings. However, exemplary embodiments of the present disclosure may be modified in many different forms, and the scope of the present disclosure should not be construed as being limited due to the embodiments described below. Exemplary embodiments of the present disclosure are preferably interpreted as being provided to more completely explain the concept of the present disclosure to those with average knowledge in the art. The same sign means the same element throughout. Further, various elements and areas in the drawings are schematically drawn. Accordingly, the concepts of the present disclosure are not limited by the relative sizes or spacings drawn in the accompanying drawings.

제1, 제2 등의 용어는 다양한 구성 요소들을 설명하는 데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되지 않는다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 개시의 권리 범위를 벗어나지 않으면서 제 1 구성 요소는 제 2 구성 요소로 명명될 수 있고, 반대로 제 2 구성 요소는 제 1 구성 요소로 명명될 수 있다.Terms such as first and second may be used to describe various components, but the components are not limited by the terms. These terms are only used for the purpose of distinguishing one component from another. For example, a first element may be termed a second element, and conversely, a second element may be termed a first element, without departing from the scope of the present disclosure.

본 개시에서 사용한 용어는 단지 특정한 실시예들을 설명하기 위해 사용된 것으로서, 본 개시의 개념을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함한다" 또는 "갖는다" 등의 표현은 명세서에 기재된 특징, 개수, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 개수, 동작, 구성 요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.Terms used in the present disclosure are used only to describe specific embodiments, and are not intended to limit the concept of the present disclosure. Singular expressions include plural expressions unless the context clearly dictates otherwise. In this application, the expression "comprises" or "has" is intended to indicate that there is a feature, number, step, operation, component, part, or combination thereof described in the specification, but one or more other features or It should be understood that the presence or addition of a number, operation, component, part, or combination thereof is not precluded.

달리 정의되지 않는 한, 여기에 사용되는 모든 용어들은 기술 용어와 과학 용어를 포함하여 본 개시의 개념이 속하는 기술 분야에서 통상의 지식을 가진 자가 공통적으로 이해하고 있는 바와 동일한 의미를 지닌다. 또한, 통상적으로 사용되는, 사전에 정의된 바와 같은 용어들은 관련되는 기술의 맥락에서 이들이 의미하는 바와 일관되는 의미를 갖는 것으로 해석되어야 하며, 여기에 명시적으로 정의하지 않는 한 과도하게 형식적인 의미로 해석되어서는 아니 될 것임은 이해될 것이다.Unless defined otherwise, all terms used herein, including technical terms and scientific terms, have the same meaning as commonly understood by those of ordinary skill in the art to which the concepts of the present disclosure belong. In addition, commonly used terms as defined in the dictionary should be interpreted as having a meaning consistent with what they mean in the context of the technology to which they relate, and in an overly formal sense unless explicitly defined herein. It will be understood that it should not be interpreted.

도 1은 본 개시의 예시적인 실시예들에 따른 발광 패키지(100)를 나타내는 단면도이다.1 is a cross-sectional view illustrating a light emitting package 100 according to exemplary embodiments of the present disclosure.

도 1을 참조하면, 발광 패키지(100)는 패키지 기판(101), 복수의 발광 소자(130, 140, 150), 및 봉지재(163)를 포함할 수 있다. Referring to FIG. 1 , a light emitting package 100 may include a package substrate 101 , a plurality of light emitting devices 130 , 140 , and 150 , and an encapsulant 163 .

패키지 기판(101)은 재배선(redistribution) 공정을 통해 형성된 재배선 기판, 인쇄회로 기판(Printed Circuit Board, PCB), MCPCB(Metal Core PCB), MPCB(Metal PCB), FPCB(Flexible PCB), 칩 온 필름(chip on film)용 실장 기판을 포함할 수 있다.The package substrate 101 includes a redistribution board formed through a redistribution process, a printed circuit board (PCB), a metal core PCB (MCPCB), a metal PCB (MPCB), a flexible PCB (FPCB), and a chip. A mounting substrate for a chip on film may be included.

예시적인 실시예들에서, 패키지 기판(101)은 배선 절연층(110) 및 배선 구조(120)를 포함하는 재배선 기판일 수 있다. In example embodiments, the package substrate 101 may be a redistribution substrate including a wiring insulating layer 110 and a wiring structure 120 .

배선 절연층(110)은 수직 방향(예컨대, 패키지 기판(101)의 상면에 수직한 방향)으로 적층된 제1 내지 제3 절연층(111, 113, 115)을 포함할 수 있다. 예를 들어, 제1 내지 제3 절연층(111, 113, 115)은 절연성 폴리머, 에폭시, 또는 이들의 조합을 포함할 수 있다. 제1 내지 제3 절연층(111, 113, 115)은 서로 동일한 평면적을 가질 수 있다. 제1 내지 제3 절연층(111, 113, 115)은 각각, 발광 패키지(100)의 평면적과 동일한 평면적을 가질 수 있다. 도 1에서는, 배선 절연층(110)이 3층 구조를 가지는 것으로 예시되었으나, 이에 한정되는 것은 아니며 배선 절연층(110)은 경우에 따라 제3 절연층(115)이 생략되어 2층으로 적층된 절연층들 포함하거나, 또는 4층 이상으로 적층된 절연층들을 포함할 수도 있다. The wiring insulating layer 110 may include first to third insulating layers 111 , 113 , and 115 stacked in a vertical direction (eg, a direction perpendicular to the upper surface of the package substrate 101 ). For example, the first to third insulating layers 111, 113, and 115 may include an insulating polymer, epoxy, or a combination thereof. The first to third insulating layers 111, 113, and 115 may have the same planar area as each other. Each of the first to third insulating layers 111 , 113 , and 115 may have the same plane area as that of the light emitting package 100 . In FIG. 1 , the wiring insulating layer 110 is illustrated as having a three-layer structure, but is not limited thereto, and the wiring insulating layer 110 is stacked in two layers by omitting the third insulating layer 115 in some cases. It may include insulating layers, or may include insulating layers stacked in four or more layers.

배선 구조(120)는 배선 절연층(110)에 의해 피복될 수 있다. 배선 구조(120)는 제1 절연층(111)의 상면(즉, 제2 절연층(113)과 대면하는 제1 절연층(111)의 표면) 상에서 연장된 도전층(121)과, 제1 절연층(111)을 적어도 부분적으로 관통하여 연장된 도전성 비아(125)와, 제1 절연층(111)의 하측에 마련된 외부 패드(123)를 포함할 수 있다. 배선 구조(120)를 구성하는 도전층(121), 도전성 비아(125), 및 외부 패드(123)는 구리(Cu), 알루미늄(Al)과 같은 도전성 물질을 포함할 수 있다. 도 1에서는 배선 구조(120)가 하나의 도전층을 포함하는 것으로 예시되었으나, 이에 한정되지 않고 배선 구조(120)는 서로 다른 수직 레벨에 위치된 다수의 도전층과 상기 다수의 도전층 사이를 연결시키는 도전성 비아를 포함하는 다층 구조를 가질 수도 있다. The wiring structure 120 may be covered by the wiring insulating layer 110 . The wiring structure 120 includes a conductive layer 121 extending on an upper surface of the first insulating layer 111 (ie, a surface of the first insulating layer 111 facing the second insulating layer 113), and a first A conductive via 125 extending at least partially through the insulating layer 111 and an external pad 123 provided below the first insulating layer 111 may be included. The conductive layer 121 constituting the wiring structure 120 , the conductive via 125 , and the external pad 123 may include a conductive material such as copper (Cu) or aluminum (Al). In FIG. 1 , the wiring structure 120 is illustrated as including one conductive layer, but is not limited thereto, and the wiring structure 120 connects a plurality of conductive layers positioned at different vertical levels and the plurality of conductive layers. may have a multilayer structure including conductive vias.

도전성 비아(125)는 도전층(121)과 외부 패드(123) 사이에서 연장되어, 도전층(121)과 외부 패드(123) 사이를 전기적으로 연결시킬 수 있다. 도전성 비아(125)는 제1 절연층(111)에 제공된 오프닝(111H) 내에 배치될 수 있다. 예시적인 실시예들에서, 제1 절연층(111)의 오프닝(111H)은 제1 절연층(111)의 상면으로부터 하면을 향하는 방향으로 폭이 좁아지는 테이퍼 형태를 가질 수 있다. 이에 따라, 제1 절연층(111)의 오프닝(111H)을 정의하는 제1 절연층(111)의 측벽은 경사를 가질 수 있다. 제1 절연층(111)의 오프닝(111H) 내에 배치되는 도전성 비아(125)는 제1 절연층(111)의 경사진 측벽을 따라 경사지게 연장된 부분과, 외부 패드(123)의 표면을 따라 연장된 부분을 포함할 수 있다. The conductive via 125 may extend between the conductive layer 121 and the external pad 123 to electrically connect the conductive layer 121 and the external pad 123 . The conductive via 125 may be disposed within the opening 111H provided in the first insulating layer 111 . In example embodiments, the opening 111H of the first insulating layer 111 may have a tapered shape in which a width narrows in a direction from an upper surface to a lower surface of the first insulating layer 111 . Accordingly, the sidewall of the first insulating layer 111 defining the opening 111H of the first insulating layer 111 may have an inclination. The conductive via 125 disposed in the opening 111H of the first insulating layer 111 extends along the inclined sidewall of the first insulating layer 111 and along the surface of the external pad 123. parts may be included.

외부 패드(123)는 외부 연결 단자(165)가 부착되는 언더 범프 메탈(under bump metal)로 기능할 수 있다. 예시적인 실시예들에서, 외부 패드(123)는 전체적으로 균일한 두께를 가질 수 있다. 예시적인 실시예들에서, 외부 연결 단자(165)가 부착되는 외부 패드(123)의 하면은 평평한 표면이고, 제1 절연층(111)의 하면과 동일 평면 상에 있을 수 있다. 외부 패드(123)는 단일 금속층일 수도 있고, 복수의 금속층이 적층된 다층 구조를 가질 수도 있다. 예를 들면, 외부 패드(123)는 수직 방향으로 순차적으로 하부 금속층 및 상부 금속층을 포함할 수 있다. 하부 금속층은 티타늄(Ti), 구리(Cu), 크롬(Cr), 텅스텐(W) 또는 이들의 조합을 포함할 수 있다. 상부 금속층은 하부 금속층을 시드(seed)로 이용하여 형성된 금속층으로서, 구리 또는 구리 합금을 포함할 수 있다. The external pad 123 may function as an under bump metal to which the external connection terminal 165 is attached. In example embodiments, the external pad 123 may have a uniform thickness throughout. In example embodiments, the lower surface of the external pad 123 to which the external connection terminal 165 is attached is a flat surface and may be on the same plane as the lower surface of the first insulating layer 111 . The external pad 123 may be a single metal layer or may have a multilayer structure in which a plurality of metal layers are stacked. For example, the external pad 123 may include a lower metal layer and an upper metal layer sequentially in a vertical direction. The lower metal layer may include titanium (Ti), copper (Cu), chromium (Cr), tungsten (W), or a combination thereof. The upper metal layer is a metal layer formed by using the lower metal layer as a seed, and may include copper or a copper alloy.

외부 연결 단자(165)는 외부 패드(123)의 하면 상에 배치될 수 있다. 외부 연결 단자(165)는 발광 패키지(100)를 외부의 메인 기판(예를 들어, 디스플레이 장치의 기판) 상에 실장시키기 위한 연결 단자일 수 있다. 예를 들어, 외부 연결 단자(165)는 주석(Sn), 은(Ag), 인듐(In), 비스무트(Bi), 안티모니(Sb), 구리(Cu), 아연(Zn), 납(Pb) 및/또는 이들의 합금을 포함할 수 있다. 예를 들어, 외부 연결 단자(165)는 솔더 볼을 이용하여 제조되며, 대체로 볼(ball) 형상을 가질 수 있다. The external connection terminal 165 may be disposed on the lower surface of the external pad 123 . The external connection terminal 165 may be a connection terminal for mounting the light emitting package 100 on an external main substrate (eg, a substrate of a display device). For example, the external connection terminal 165 is tin (Sn), silver (Ag), indium (In), bismuth (Bi), antimony (Sb), copper (Cu), zinc (Zn), lead (Pb) ) and/or alloys thereof. For example, the external connection terminal 165 is manufactured using a solder ball and may have a substantially ball shape.

복수의 발광 소자(130, 140, 150)는 패키지 기판(101) 상에 실장될 수 있다. 복수의 발광 소자(130, 140, 150)는 각각 연결 범프(161)를 이용한 플립 칩 방식으로 패키지 기판(101) 상에 실장될 수 있다. The plurality of light emitting devices 130 , 140 , and 150 may be mounted on the package substrate 101 . Each of the plurality of light emitting devices 130 , 140 , and 150 may be mounted on the package substrate 101 in a flip chip method using connection bumps 161 .

예시적인 실시예들에서, 외부 연결 단자(165)는 발광 패키지(100)가 실장되는 기판(예를 들어, TFT(Thin Film Transistor) 기판)의 열적 안전성을 확보하기 위해, 대략 200℃ 이하에서 본딩 공정이 가능한 저온 범프 소재로 형성될 수 있다. 예를 들어, 외부 연결 단자(165)는 인듐(In), 주석(Sn)-비스무트(Bi) 합금, 주석(Sn)-아연(Zn) 합금, 주석(Sn)-인듐(In) 합금 중 어느 하나에 의해 형성될 수 있다. 예를 들어, 외부 연결 단자(165)는 약 157℃에서 접합 공정이 가능한 순수 인듐, 약 138℃에서 접합 공정이 가능한 Sn52Bi, 약 199℃에서 접합 공정이 가능한 Sn9Zn, 약 118℃에서 접합 공정이 가능한 Sn52In 중 어느 하나로 형성될 수 있다.In example embodiments, the external connection terminal 165 is bonded at about 200° C. or lower to secure thermal stability of a substrate (eg, a thin film transistor (TFT) substrate) on which the light emitting package 100 is mounted. It may be formed of a processable low-temperature bump material. For example, the external connection terminal 165 may be any one of indium (In), tin (Sn)-bismuth (Bi) alloy, tin (Sn)-zinc (Zn) alloy, and tin (Sn)-indium (In) alloy. can be formed by one For example, the external connection terminal 165 is pure indium capable of a bonding process at about 157 ° C, Sn52Bi capable of a bonding process at about 138 ° C, Sn9Zn capable of a bonding process at about 199 ° C, and capable of a bonding process at about 118 ° C. It may be formed of any one of Sn52In.

패키지 기판(101) 상에는, 적어도 하나의 픽셀(pixel)을 구성하는 복수의 발광 소자(130, 140, 150)가 배치될 수 있다. 발광 패키지(100)는 하나의 픽셀을 구성하는 발광 소자들(130, 140, 150)을 포함할 수도 있고, 2 이상의 픽셀을 구성하는 발광 소자들(130, 140, 150)을 포함할 수도 있다.A plurality of light emitting devices 130 , 140 , and 150 constituting at least one pixel may be disposed on the package substrate 101 . The light emitting package 100 may include the light emitting elements 130 , 140 , and 150 constituting one pixel, or may include the light emitting elements 130 , 140 , and 150 constituting two or more pixels.

복수의 발광 소자(130, 140, 150)는 패키지 기판(101) 상에 1차원 어레이 형태 또는 2차원 어레이 형태로 배열될 수 있다. 예시적인 실시예들에서, 패키지 기판(101) 상에는, 제1 발광 소자(130), 제2 발광 소자(140), 및 제3 발광 소자(150)가 배치될 수 있다. 예를 들어, 제1 발광 소자(130)는 적색광(Red)을 방출하도록 구성된 적색 발광 소자이고, 제2 발광 소자(140)는 녹색광(Green)을 방출하도록 구성된 녹색 발광 소자이고, 제3 발광 소자(150)는 청색광(Blue)을 방출하도록 구성된 청색 발광 소자일 수 있다. 제1 내지 제3 발광 소자(130, 140, 150)는 하나의 픽셀을 구성할 수 있다. The plurality of light emitting devices 130 , 140 , and 150 may be arranged in a one-dimensional array form or a two-dimensional array form on the package substrate 101 . In example embodiments, a first light emitting device 130 , a second light emitting device 140 , and a third light emitting device 150 may be disposed on the package substrate 101 . For example, the first light emitting device 130 is a red light emitting device configured to emit red light, the second light emitting device 140 is a green light emitting device configured to emit green light, and the third light emitting device is configured to emit green light. 150 may be a blue light emitting device configured to emit blue light. The first to third light emitting devices 130, 140, and 150 may constitute one pixel.

패키지 기판(101)의 도전층(121)은, 제1 발광 소자(130)의 제1 전극(131)에 전기적으로 연결되는 제1 연결 패드(121a), 제1 발광 소자(130)의 제2 전극(133)에 전기적으로 연결되는 제2 연결 패드(121b), 제2 발광 소자(140)의 제1 전극(141)에 전기적으로 연결되는 제3 연결 패드(121c), 제2 발광 소자(140)의 제2 전극(143)에 전기적으로 연결되는 제4 연결 패드(121d), 제3 발광 소자(150)의 제1 전극(151)에 전기적으로 연결되는 제5 연결 패드(121e), 제3 발광 소자(150)의 제2 전극(153)에 전기적으로 연결되는 제6 연결 패드(121f)를 포함할 수 있다. The conductive layer 121 of the package substrate 101 includes a first connection pad 121a electrically connected to the first electrode 131 of the first light emitting device 130, and a second connecting pad 121a of the first light emitting device 130. The second connection pad 121b electrically connected to the electrode 133, the third connection pad 121c electrically connected to the first electrode 141 of the second light emitting element 140, and the second light emitting element 140 ), a fourth connection pad 121d electrically connected to the second electrode 143, a fifth connection pad 121e electrically connected to the first electrode 151 of the third light emitting element 150, and a third A sixth connection pad 121f electrically connected to the second electrode 153 of the light emitting element 150 may be included.

패키지 기판(101)의 외부 패드(123)는, 제1 연결 패드(121a)에 전기적으로 연결되는 제1 외부 패드(123a), 제3 연결 패드(121c)에 전기적으로 연결되는 제2 외부 패드(123b), 제5 연결 패드(121e)에 전기적으로 연결되는 제3 외부 패드(123c)를 포함할 수 있다. 제1 발광 소자(130)의 제1 전극(131)은 제1 외부 패드(123a) 및 제1 연결 패드(121a)를 통해 제1 전원(예를 들어, 제어 전원 또는 제어 전압)을 공급받도록 구성되고, 제2 발광 소자(140)의 제1 전극(141)은 제2 외부 패드(123b) 및 제3 연결 패드(121c)를 통해 제1 전원을 공급받도록 구성되고, 제3 발광 소자(150)의 제1 전극(151)은 제3 외부 패드(123c) 및 제5 연결 패드(121e)를 통해 제1 전원을 공급받도록 구성될 수 있다.The external pads 123 of the package substrate 101 include a first external pad 123a electrically connected to the first connection pad 121a and a second external pad electrically connected to the third connection pad 121c ( 123b) and a third external pad 123c electrically connected to the fifth connection pad 121e. The first electrode 131 of the first light emitting element 130 is configured to receive first power (eg, control power or control voltage) through the first external pad 123a and the first connection pad 121a. The first electrode 141 of the second light emitting element 140 is configured to receive the first power through the second external pad 123b and the third connection pad 121c, and the third light emitting element 150 The first electrode 151 of may be configured to receive the first power through the third external pad 123c and the fifth connection pad 121e.

패키지 기판(101)의 외부 패드(123)는, 제1 내지 제3 발광 소자(130, 140, 150)에 모두 전기적으로 연결되는 공통 외부 패드(123d)를 포함할 수 있다. 제2 연결 패드(121b), 제4 연결 패드(121d), 및 제6 연결 패드(121f)는 도전층(121)의 연결 부분을 통해 서로 전기적으로 연결될 수 있으며, 공통 외부 패드(123d)는 제2 연결 패드(121b), 제4 연결 패드(121d), 및 제6 연결 패드(121f)에 전기적으로 연결될 수 있다. 제1 발광 소자(130)의 제2 전극(133)은 공통 외부 패드(123d) 및 제2 연결 패드(121b)를 통해 제2 전원(예를 들어, 구동 전원 또는 구동 전압)을 공급받도록 구성되고, 제2 발광 소자(140)의 제2 전극(143)은 공통 외부 패드(123d) 및 제4 연결 패드(121d)를 통해 제2 전원을 공급받도록 구성되고, 제3 발광 소자(150)의 제2 전극(153)은 공통 외부 패드(123d) 및 제6 연결 패드(121f)를 통해 제2 전원을 공급받도록 구성될 수 있다. The external pad 123 of the package substrate 101 may include a common external pad 123d electrically connected to all of the first to third light emitting elements 130 , 140 , and 150 . The second connection pad 121b, the fourth connection pad 121d, and the sixth connection pad 121f may be electrically connected to each other through a connection portion of the conductive layer 121, and the common external pad 123d is It may be electrically connected to the second connection pad 121b, the fourth connection pad 121d, and the sixth connection pad 121f. The second electrode 133 of the first light emitting element 130 is configured to receive second power (eg, driving power or driving voltage) through the common external pad 123d and the second connection pad 121b, , The second electrode 143 of the second light emitting element 140 is configured to receive the second power through the common external pad 123d and the fourth connection pad 121d, and the third light emitting element 150 The second electrode 153 may be configured to receive second power through the common external pad 123d and the sixth connection pad 121f.

봉지재(163)는 패키지 기판(101) 상에 배치되어 복수의 발광 소자(130, 140, 150)를 둘러쌀 수 있다. 봉지재(163)는 패키지 기판(101)의 상면을 덮고, 복수의 발광 소자(130, 140, 150)의 측면들 및 상면들을 덮을 수 있다. 봉지재(163)는 복수의 발광 소자(130, 140, 150)에서 방출된 광에 대한 투광성이 우수한 물질을 포함할 수 있다. 예를 들어, 봉지재(163)는 실리콘 계열의 수지, 세라믹 계열의 수지,, 또는 유기-실란 계열의 수지를 포함할 수 있다. The encapsulant 163 may be disposed on the package substrate 101 to surround the plurality of light emitting devices 130 , 140 , and 150 . The encapsulant 163 may cover the top surface of the package substrate 101 and side surfaces and top surfaces of the plurality of light emitting devices 130 , 140 , and 150 . The encapsulant 163 may include a material having excellent transmittance of light emitted from the plurality of light emitting devices 130 , 140 , and 150 . For example, the encapsulant 163 may include a silicon-based resin, a ceramic-based resin, or an organo-silane-based resin.

실시예들에서, 패키지 기판(101)의 제1 절연층(111) 및 제2 절연층(113) 중 적어도 하나는 불투명 또는 흑색을 가질 수 있다. 예를 들어, 제1 절연층(111) 및 제2 절연층 중 적어도 하나는 발광 패키지(100)가 흑색 시감을 가질 수 있도록, 흑색 물질을 포함할 수 있다. 예를 들어, 제1 절연층(111) 및 제2 절연층(113) 중 적어도 하나는 절연성 베이스 물질에 함유된 흑색 안료를 포함하며, 제1 절연층(111) 및 제2 절연층(113) 중 적어도 하나는 흑색으로 착색될 수 있다. In embodiments, at least one of the first insulating layer 111 and the second insulating layer 113 of the package substrate 101 may have an opaque or black color. For example, at least one of the first insulating layer 111 and the second insulating layer may include a black material so that the light emitting package 100 may have a black luminous feeling. For example, at least one of the first insulating layer 111 and the second insulating layer 113 includes a black pigment contained in an insulating base material, and the first insulating layer 111 and the second insulating layer 113 At least one of them may be colored black.

예를 들어, 제1 절연층(111) 및 제2 절연층(113) 중 적어도 하나는, 카본 블랙(carbon black), 폴리엔(polyene)계 안료, 아조(azo)계 안료, 아조메틴(azomethine)계 안료, 디이모늄(diimmonium)계 안료, 프탈로사이아닌(phthalocyanine)계 안료, 퀴논(quinone)계 안료, 인디고(indigo)계 안료, 티오인디고(thioindigo)계 안료, 디옥사딘(dioxadin)계 안료, 퀴나크리돈(quinacridone)계 안료, 이소인도리논(isoindolinone)계 안료, 방향족 탄화수소(aromatic hydrocarbos) 등의 물질을 포함할 수 있다.For example, at least one of the first insulating layer 111 and the second insulating layer 113 is carbon black, polyene pigment, azo pigment, azomethine )-based pigment, diimmonium-based pigment, phthalocyanine-based pigment, quinone-based pigment, indigo-based pigment, thioindigo-based pigment, dioxadin )-based pigments, quinacridone-based pigments, isoindolinone-based pigments, and aromatic hydrocarbons.

제1 절연층(111) 및 제2 절연층(113) 중 적어도 하나가 흑색을 가지도록 구현된 경우, 발광 패키지(100)를 상방에서 보았을 때 흑색 시감이 얻어질 수 있다. 특히, 제2 절연층(113)이 흑색을 가지도록 구현된 경우, 금속 소재의 도전층(121)이 흑색의 제2 절연층(113)에 의해 덮여 있으므로, 도전층(121)에 반사된 광이 발광 패키지(100)의 발광면인 발광 패키지(100)의 상면으로 방출되는 것이 차단될 수 있고, 이에 따라 흑색 시감이 보다 더 향상될 수 있다. 다수의 발광 패키지(100)가 메인 기판 상에 실장되어 구현된 디스플레이 장치의 경우, 디스플레이 장치의 오프(off) 상태에서 뛰어난 흑색 시감이 얻어질 수 있고, 디스플레이 장치의 온(on) 상태에서 화질 명암비가 향상될 수 있다. When at least one of the first insulating layer 111 and the second insulating layer 113 is implemented to have a black color, when the light emitting package 100 is viewed from above, a black luminous feeling may be obtained. In particular, when the second insulating layer 113 is implemented to have a black color, since the conductive layer 121 made of a metal material is covered by the black second insulating layer 113, the light reflected by the conductive layer 121 Light emitted to the upper surface of the light emitting package 100, which is the light emitting surface of the light emitting package 100, can be blocked, and accordingly, black visibility can be further improved. In the case of a display device implemented by mounting a plurality of light emitting packages 100 on a main substrate, an excellent black luminous feeling can be obtained in an off state of the display device, and an image quality contrast ratio in an on state of the display device can be improved.

도 2a 및 도 2b는 각각 본 개시의 예시적인 실시예들에 따른 발광 패키지에 포함된 발광 소자(200, 200a)를 나타내는 단면도이다. 2A and 2B are cross-sectional views illustrating light emitting devices 200 and 200a included in a light emitting package according to exemplary embodiments of the present disclosure, respectively.

도 2a를 도 1과 함께 참조하면, 발광 소자(200)는 발광 구조물(210), 제1 전극(221) 및 제2 전극(223)을 포함할 수 있다. 도 1의 제1 내지 제3 발광 소자(130, 140, 150)는 각각 도 2a의 발광 소자(200)와 실질적으로 동일 또는 유사한 구조를 가질 수 있다. Referring to FIG. 2A together with FIG. 1 , the light emitting device 200 may include a light emitting structure 210 , a first electrode 221 and a second electrode 223 . Each of the first to third light emitting devices 130, 140, and 150 of FIG. 1 may have a structure substantially the same as or similar to that of the light emitting device 200 of FIG. 2A.

상기 발광 소자(200)는 마이크로-엘이디(micro-LED)일 수 있다. 일반적인 발광 소자의 경우, 발광 구조물(210)을 지지하기 위한 지지 기판(예를 들어, 사파이어 기판)이 발광 구조물(210) 상에 부착되어 있으나, 마이크로-엘이디는 상기 지지 기판이 생략되어 있어 미세 두께를 가질 수 있다. 예를 들어, 마이크로-엘이디는 100 마이크로미터(㎛) 이하의 두께를 가질 수 있다. The light emitting device 200 may be a micro-LED. In the case of a general light emitting device, a support substrate (for example, a sapphire substrate) for supporting the light emitting structure 210 is attached on the light emitting structure 210, but the micro-LED has a fine thickness because the support substrate is omitted. can have For example, the micro-LED may have a thickness of 100 micrometers (μm) or less.

발광 구조물(210)은 수직 방향으로 차례로 적층된 제1 반도체층(211), 활성층(213), 및 제2 반도체층(215)을 포함할 수 있다. 일부 실시예들에서, 발광 구조물(210)에서 발생된 광은 활성층(213)에서 제1 반도체층(211)을 향하는 방향으로 방출될 수 있다. 제1 반도체층(211)이 상면과 활성층(213)에 접하는 하면을 포함할 때, 제1 반도체층(211)의 상기 상면은 광이 방출되는 발광면일 수 있다. 제1 반도체층(211)의 상기 상면은 발광 소자(200)의 상면을 구성할 수 있다. The light emitting structure 210 may include a first semiconductor layer 211, an active layer 213, and a second semiconductor layer 215 sequentially stacked in a vertical direction. In some embodiments, light generated from the light emitting structure 210 may be emitted from the active layer 213 toward the first semiconductor layer 211 . When the first semiconductor layer 211 includes a top surface and a bottom surface in contact with the active layer 213, the top surface of the first semiconductor layer 211 may be a light emitting surface through which light is emitted. The top surface of the first semiconductor layer 211 may constitute the top surface of the light emitting device 200 .

예를 들어, 상기 제1 반도체층(211), 활성층(213), 및 제2 반도체층(215)은 각각 갈륨비소(GaAs), 갈륨인(GaP), 갈륨비소인(GaAsP), 갈륨질소(GaN), 인화인듐갈륨(InGaP) 등의 화합물 반도체로 이루어질 수 있다. 예를 들어, 제1 반도체층(211)은 전원 공급에 따라 상기 활성층(213)에 전자를 공급하는 n형 반도체층이고, 상기 제2 반도체층(215)은 전원 공급에 따라 상기 활성층(213)에 정공을 공급하는 p형 반도체층일 수 있다. 활성층(213)은 전자와 정공의 재결합에 의해 소정의 에너지를 갖는 광을 방출할 수 있다. For example, the first semiconductor layer 211, the active layer 213, and the second semiconductor layer 215 are each made of gallium arsenide (GaAs), gallium phosphate (GaP), gallium arsenic phosphate (GaAsP), and gallium nitrogen ( GaN) and indium gallium phosphide (InGaP). For example, the first semiconductor layer 211 is an n-type semiconductor layer that supplies electrons to the active layer 213 when power is supplied, and the second semiconductor layer 215 is the active layer 213 when power is supplied. It may be a p-type semiconductor layer that supplies holes to. The active layer 213 may emit light having a predetermined energy by recombination of electrons and holes.

발광 소자(200)에서 방출되는 색은 발광 구조물(210)을 구성하는 화합물 반도체의 종류에 따라 조절될 수 있다. 예를 들면, 발광 구조물(210)이 갈륨비소(GaAs)로 구성된 경우 적색광이 방출되고, 발광 구조물(210)이 인화인듐갈륨(InGaP)로 구성된 경우 녹색광이 방출되고, 발광 구조물(210)이 갈륨질소(GaN)로 구성된 경우 청색광이 방출될 수 있다.A color emitted from the light emitting device 200 may be adjusted according to the type of compound semiconductor constituting the light emitting structure 210 . For example, when the light emitting structure 210 is made of gallium arsenide (GaAs), red light is emitted, when the light emitting structure 210 is made of indium gallium phosphide (InGaP), green light is emitted, and when the light emitting structure 210 is made of gallium When composed of nitrogen (GaN), blue light may be emitted.

제1 전극(221)은 제2 반도체층(215)의 하면 상에 배치되며, 제2 반도체층(215)에 전기적으로 연결될 수 있다. 제2 전극(223)은 제1 반도체층(211)의 하면 상에 배치되며, 제1 반도체층(211)에 전기적으로 연결될 수 있다. 제1 전극(221) 및 제2 전극(223)은 Ni, Al, Au, Ti, Cr, Ag, Pd, Cu, Pt, Sn, W, Rh, Ir, Ru, Mg, 및 Zn 중에서 선택되는 단일 금속막, 또는 이들의 조합으로 이루어지는 다층막 또는 합금막으로 이루어질 수 있다. 상기 제1 전극(221) 및 제2 전극(223)은 서로 동일한 방향에 배치될 수 있다.The first electrode 221 is disposed on the lower surface of the second semiconductor layer 215 and may be electrically connected to the second semiconductor layer 215 . The second electrode 223 is disposed on the lower surface of the first semiconductor layer 211 and may be electrically connected to the first semiconductor layer 211 . The first electrode 221 and the second electrode 223 are single selected from Ni, Al, Au, Ti, Cr, Ag, Pd, Cu, Pt, Sn, W, Rh, Ir, Ru, Mg, and Zn. It may be made of a metal film, a multilayer film made of a combination thereof, or an alloy film. The first electrode 221 and the second electrode 223 may be disposed in the same direction.

도 2b를 참조하면, 발광 소자(200a)는 발광 구조물(210) 상에 배치된 투광성 기판(250)을 더 포함하는 점에서 도 2a의 발광 소자(200)와 차이가 있다. 투광성 기판(250)은 예를 들어, 사파이어 기판일 수 있다. Referring to FIG. 2B , the light emitting device 200a is different from the light emitting device 200 of FIG. 2A in that it further includes a light transmitting substrate 250 disposed on the light emitting structure 210 . The light-transmitting substrate 250 may be, for example, a sapphire substrate.

도 3은 본 개시의 예시적인 실시예들에 따른 발광 패키지(100a)의 주요 구성을 개략적으로 나타내는 구성도이다. 3 is a configuration diagram schematically illustrating main components of a light emitting package 100a according to exemplary embodiments of the present disclosure.

도 3을 도 1과 함께 참조하면, 발광 패키지(100a)는 발광 패키지(100a)의 외부에 제공되어 발광 패키지(100a)에 포함된 복수의 발광 소자(130, 140, 150)의 구동을 제어하도록 구성된 드라이버 칩(300)에 전기적으로 연결될 수 있다. 도 3에서는 드라이버 칩(300)이 발광 패키지(100a)의 외부에 제공된 것으로 예시되었으나, 후술되는 도 5a 및 도 5b에 예시된 바와 같이 드라이버 칩(300)과 복수의 발광 소자(130, 140, 150)는 함께 패키징되어 단일 패키지 내에 포함될 수도 있다. Referring to FIG. 3 together with FIG. 1 , a light emitting package 100a is provided outside the light emitting package 100a to control driving of the plurality of light emitting elements 130, 140, and 150 included in the light emitting package 100a. It may be electrically connected to the configured driver chip 300 . In FIG. 3, the driver chip 300 is illustrated as being provided outside the light emitting package 100a, but as illustrated in FIGS. 5A and 5B described later, the driver chip 300 and the plurality of light emitting devices 130, 140, and 150 ) may be packaged together and included in a single package.

패키지 기판(101)의 배선 구조(120)는 제1 발광 소자(130)의 제1 전극(131)에 전기적으로 연결되는 제1 테스트 패드(183a), 제2 발광 소자(140)의 제1 전극(141)에 전기적으로 연결되는 제2 테스트 패드(183b), 제3 발광 소자(150)의 제1 전극(151)에 전기적으로 연결되는 제3 테스트 패드(183c), 및 제1 내지 제3 발광 소자(130, 140, 150)의 제2 전극들(133, 143, 153)에 모두 연결되는 공통 테스트 패드(189)를 포함할 수 있다. 상기 제1 내지 제3 테스트 패드(183a, 183b, 183c)와 공통 테스트 패드(189)는 패키지 기판(101) 상에 실장된 복수의 발광 소자(130, 140, 150)와 수직 방향으로 중첩되지 않도록 위치될 수 있다. 즉, 상기 제1 내지 제3 테스트 패드(183a, 183b, 183c)와 공통 테스트 패드(189)는, 복수의 발광 소자(130, 140, 150) 각각으로부터 수평 방향(예컨대, 패키지 기판(101)의 상면에 평행한 방향)으로 이격될 수 있다. The wiring structure 120 of the package substrate 101 includes a first test pad 183a electrically connected to the first electrode 131 of the first light emitting device 130 and a first electrode of the second light emitting device 140. The second test pad 183b electrically connected to 141, the third test pad 183c electrically connected to the first electrode 151 of the third light emitting element 150, and the first to third light emitting elements A common test pad 189 connected to all of the second electrodes 133 , 143 , and 153 of the devices 130 , 140 , and 150 may be included. The first to third test pads 183a, 183b, and 183c and the common test pad 189 do not overlap with the plurality of light emitting devices 130, 140, and 150 mounted on the package substrate 101 in the vertical direction. can be located That is, the first to third test pads 183a, 183b, and 183c and the common test pad 189 extend from each of the plurality of light emitting devices 130, 140, and 150 in a horizontal direction (eg, of the package substrate 101). direction parallel to the upper surface).

상기 제1 내지 제3 테스트 패드(183a, 183b, 183c)와 공통 테스트 패드(189)는 제1 내지 제3 발광 소자(130, 140, 150)의 전기적 결함 여부를 검출하기 위한 테스트 공정에서 프로브(400)가 접촉되는 패드일 수 있다. The first to third test pads 183a, 183b, and 183c and the common test pad 189 are probes ( 400) may be a contact pad.

좀 더 구체적으로, 패키지 기판(101)의 배선 구조(120)는 제1 테스트 패드(183a)와 제1 발광 소자(130)의 제1 전극(131) 사이를 연결하는 제1 테스트 연결 라인(181a), 제1 발광 소자(130)의 제1 전극(131)과 외부의 드라이버 칩(300)의 제1 패드(311) 사이를 전기적으로 연결하는 제1 드라이버 연결 라인(185a), 제2 테스트 패드(183b)와 제2 발광 소자(140)의 제1 전극(141) 사이를 연결하는 제2 테스트 연결 라인(181b), 제2 발광 소자(140)의 제2 전극(143)과 외부의 드라이버 칩(300)의 제2 패드(313) 사이를 전기적으로 연결하는 제2 드라이버 연결 라인(185b), 제3 테스트 패드(183c)와 제3 발광 소자(150)의 제1 전극(151) 사이를 연결하는 제3 테스트 연결 라인(181c), 및 제3 발광 소자(150)의 제1 전극(151)과 외부의 드라이버 칩(300)의 제3 패드(315) 사이를 전기적으로 연결하는 제3 드라이버 연결 라인(185c)을 포함할 수 있다. More specifically, the wiring structure 120 of the package substrate 101 is a first test connection line 181a connecting between the first test pad 183a and the first electrode 131 of the first light emitting device 130. ), a first driver connection line 185a electrically connecting the first electrode 131 of the first light emitting element 130 and the first pad 311 of the external driver chip 300, and a second test pad (183b) and a second test connection line 181b connecting between the first electrode 141 of the second light emitting element 140, the second electrode 143 of the second light emitting element 140 and an external driver chip. The second driver connection line 185b electrically connects the second pads 313 of the 300, and connects the third test pad 183c and the first electrode 151 of the third light emitting element 150. A third test connection line 181c that electrically connects the third test connection line 181c and the third driver connection that electrically connects the first electrode 151 of the third light emitting element 150 and the third pad 315 of the external driver chip 300. line 185c.

또한, 패키지 기판(101)의 배선 구조(120)는 제1 내지 제3 발광 소자(130, 140, 150)의 제2 전극들(133, 143, 153) 사이를 전기적으로 연결하는 전극 연결 라인(187)과, 전극 연결 라인(187)과 공통 테스트 패드(189) 사이를 전기적으로 연결하는 공통 테스트 연결 라인(188)을 포함할 수 있다. 공통 테스트 연결 라인(188)은 공통 테스트 패드(189)와 전극 연결 라인(187)사이를 연결시킬 수 있고, 또는 제1 내지 제3 발광 소자(130, 140, 150)의 제2 전극들(133, 143, 153) 중 어느 하나와 공통 테스트 패드(189) 사이를 연결시킬 수도 있다. 공통 테스트 패드(189)는 공통 테스트 연결 라인(188) 및 전극 연결 라인(187)을 통해 제1 내지 제3 발광 소자(130, 140, 150)의 제2 전극들(133, 143, 153)에 모두 전기적으로 연결될 수 있다. In addition, the wiring structure 120 of the package substrate 101 is an electrode connection line electrically connecting the second electrodes 133, 143, and 153 of the first to third light emitting elements 130, 140, and 150 ( 187) and a common test connection line 188 electrically connecting the electrode connection line 187 and the common test pad 189. The common test connection line 188 may connect the common test pad 189 and the electrode connection line 187, or the second electrodes 133 of the first to third light emitting devices 130, 140, and 150. , 143, 153) and the common test pad 189 may be connected. The common test pad 189 is connected to the second electrodes 133, 143, and 153 of the first to third light emitting devices 130, 140, and 150 through the common test connection line 188 and the electrode connection line 187. All can be electrically connected.

예시적인 실시예들에서, 제1 내지 제3 테스트 패드(183a, 183b, 183c) 각각의 폭 및 상기 공통 테스트 패드(189)의 폭은, 상기 제1 내지 제3 테스트 연결 라인(181a, 181b, 181c) 각각의 폭 및 상기 공통 테스트 연결 라인(188)의 폭 보다 클 수 있다. 테스트 수행 시 프로브(400)에 맞닿는 제1 내지 제3 테스트 패드(183a, 183b, 183c) 각각의 폭 및 상기 공통 테스트 패드(189)의 폭을 비교적 크게 형성함으로써, 제1 내지 제3 테스트 패드(183a, 183b, 183c) 및 공통 테스트 패드(189) 각각과 프로브(400) 간의 컨택을 용이하게 구현할 수 있다.In example embodiments, a width of each of the first to third test pads 183a, 183b, and 183c and a width of the common test pad 189 may be determined by the first to third test connection lines 181a, 181b, 181c) It may be larger than each width and the width of the common test connection line 188. When the test is performed, the width of each of the first to third test pads 183a, 183b, and 183c that come into contact with the probe 400 and the width of the common test pad 189 are relatively large, so that the first to third test pads ( 183a, 183b, 183c) and the common test pad 189, respectively, and the probe 400 can be easily implemented.

본 개시의 실시예들에 따른 발광 패키지(100a)의 제조 과정은, 패키지 기판(101) 형성 단계, 발광 소자들의 실장 단계, 테스트 단계, 및 봉지재(163) 형성 단계의 순서로 진행될 수 있다. 상기 테스트 단계에서 프로브(400)를 제1 내지 제3 테스트 패드(183a, 183b, 183c)와 공통 테스트 패드(189)에 접촉시킴으로써, 제1 내지 제3 발광 소자(130, 140, 150)의 전기적 결함 여부를 테스트할 수 있다. 만약, 상기 테스트 단계에서 제1 내지 제3 발광 소자(130, 140, 150) 중에서 불량으로 판정된 발광 소자들이 있는 경우, 불량 판정된 발광 소자는 다른 발광 소자로 대체할 수 있다. The manufacturing process of the light emitting package 100a according to embodiments of the present disclosure may proceed in the order of forming the package substrate 101 , mounting the light emitting devices, testing, and forming the encapsulant 163 . In the test step, by contacting the probe 400 to the first to third test pads 183a, 183b, and 183c and the common test pad 189, the first to third light emitting devices 130, 140, and 150 are electrically tested. You can test for defects. If there are light emitting devices determined to be defective among the first to third light emitting devices 130 , 140 , and 150 in the test step, the light emitting devices determined to be defective may be replaced with other light emitting devices.

일부 예시적인 실시예들에서, 제1 내지 제3 테스트 패드(183a, 183b, 183c)와 공통 테스트 패드(189)는 제1 절연층(111)과 제2 절연층(113) 사이에 배치될 수 있으며, 도전층(121)의 일부분일 수 있다. In some exemplary embodiments, the first to third test pads 183a, 183b, and 183c and the common test pad 189 may be disposed between the first insulating layer 111 and the second insulating layer 113. , and may be a part of the conductive layer 121 .

다른 예시적인 실시예들에서, 제1 내지 제3 테스트 패드(183a, 183b, 183c)와 공통 테스트 패드(189)는 각각, 패키지 기판(101)의 하측에 배치되는 외부 패드들(123) 중 어느 하나에 해당할 수도 있다. 이 경우, 제1 내지 제3 발광 소자(130, 140, 150)에 대한 테스트하는 단계에서, 프로브(400)를 제1 내지 제3 테스트 패드(183a, 183b, 183c)와 공통 테스트 패드(189)에 해당하는 외부 패드들(123)에 접촉시켜 제1 내지 제3 발광 소자(130, 140, 150)의 전기적 특성을 테스트할 수 있다. In other exemplary embodiments, the first to third test pads 183a, 183b, and 183c and the common test pad 189 are each one of the external pads 123 disposed on the lower side of the package substrate 101. may belong to one. In this case, in the step of testing the first to third light emitting devices 130, 140, and 150, the probe 400 is connected to the first to third test pads 183a, 183b, and 183c and the common test pad 189. The electrical characteristics of the first to third light emitting devices 130, 140, and 150 may be tested by contacting the external pads 123 corresponding to .

도 4a 및 도 4b는 각각 본 개시의 예시적인 실시예들에 따른 발광 패키지의 일부분을 나타내는 단면도이다. 4A and 4B are cross-sectional views each illustrating a portion of a light emitting package according to exemplary embodiments of the present disclosure.

이하에서, 앞서 도 1 내지 도 3을 참조하여 설명된 발광 패키지들(100, 100a)과의 차이점을 중심으로, 도 4a 및 도 4b에 나타난 발광 패키지에 대하여 설명한다. 도 4a 및 도 4b에 있어서, 설명의 편의를 위해 봉지재(163)의 도시는 생략되었다.Hereinafter, the light emitting package shown in FIGS. 4A and 4B will be described, focusing on differences from the light emitting packages 100 and 100a previously described with reference to FIGS. 1 to 3 . 4A and 4B, the encapsulant 163 is omitted for convenience of description.

도 4a를 도 3과 함께 참조하면, 제1 내지 제3 테스트 패드(183a, 183b, 183c)와 공통 테스트 패드(189)는 제1 절연층(111)과 제2 절연층(113) 사이에 배치될 수 있다. 이 경우, 패키지 기판(101)의 배선 절연층(110)에는 제1 내지 제3 테스트 패드(183a, 183b, 183c)와 공통 테스트 패드(189)와 중첩되도록 위치되어 이들을 노출시키기 위한 오프닝들이 형성될 수 있다.Referring to FIG. 4A together with FIG. 3 , the first to third test pads 183a, 183b, and 183c and the common test pad 189 are disposed between the first insulating layer 111 and the second insulating layer 113. It can be. In this case, openings are formed in the wiring insulating layer 110 of the package substrate 101 to overlap the first to third test pads 183a, 183b, and 183c and the common test pad 189 to expose them. can

예를 들어, 도 4a에 도시된 바와 같이, 제1 테스트 패드(183a)는 제1 절연층(111)의 상면 상에 배치될 수 있다. 제2 절연층(113)은 제1 테스트 패드(183a)를 부분적으로 덮되, 제1 테스트 패드(183a)를 노출시키기 위한 오프닝(119)을 포함할 수 있다. 이와 같이 제2 절연층(113)에 오프닝(119)이 형성됨에 따라, 발광 소자들의 실장 단계 이후에 진행되는 테스트 단계에서, 프로브(400)를 제2 절연층(113)의 오프닝(119)을 통해 제1 테스트 패드(183a)에 접촉시켜 테스트를 수행할 수 있다. For example, as shown in FIG. 4A , the first test pad 183a may be disposed on the upper surface of the first insulating layer 111 . The second insulating layer 113 partially covers the first test pad 183a and may include an opening 119 exposing the first test pad 183a. As the opening 119 is formed in the second insulating layer 113 as described above, in the test step that proceeds after the mounting step of the light emitting elements, the probe 400 is inserted into the opening 119 of the second insulating layer 113. Through this, the test may be performed by contacting the first test pad 183a.

일부 예시적인 실시예들에서, 제3 절연층(115)은 제2 절연층(113)의 오프닝(119)과 연통하는 오프닝을 포함할 수 있다. 일부 예시적인 실시예들에서, 제2 절연층(113)의 오프닝(119)은 제3 절연층(115)에 의해 채워질 수도 있다. 일부 예시적인 실시예들에서, 테스트 단계 이후에 진행되는 봉지재(도 1의 163) 형성 단계에서, 봉지재(163)는 제2 절연층(113)의 오프닝(119)을 채우도록 형성될 수 있다. In some exemplary embodiments, the third insulating layer 115 may include an opening communicating with the opening 119 of the second insulating layer 113 . In some exemplary embodiments, the opening 119 of the second insulating layer 113 may be filled with the third insulating layer 115 . In some exemplary embodiments, in the step of forming the encapsulant (163 in FIG. 1 ) performed after the test step, the encapsulant 163 may be formed to fill the opening 119 of the second insulating layer 113. there is.

제1 테스트 패드(183a)와 유사하게, 제2 절연층(113)은 제1 절연층(111) 상에 배치된 제2 테스트 패드(183b), 제3 테스트 패드(183c), 및 공통 테스트 패드(189)를 노출시키기 위한 오프닝들을 포함할 수 있다. 또한, 제1 내지 제3 테스트 연결 라인(181c), 제1 내지 제3 드라아버 연결 라인(185a, 185b, 185c), 전극 연결 라인(187), 공통 테스트 연결 라인(188)은 제1 절연층(111)의 상면 상에서 연장될 수 있다. Similar to the first test pad 183a, the second insulating layer 113 includes a second test pad 183b, a third test pad 183c, and a common test pad disposed on the first insulating layer 111. It may include openings to expose 189. In addition, the first to third test connection lines 181c, the first to third driver connection lines 185a, 185b, and 185c, the electrode connection line 187, and the common test connection line 188 are formed in the first insulating layer It may extend on the top surface of (111).

도 4b를 도 3과 함께 참조하면, 패키지 기판(101)은 제2 절연층(113)의 오프닝(119) 및/또는 제3 절연층(115)의 오프닝 내에 형성된 흑색 물질층(118)을 더 포함하는 점에서 도 4a를 참조하여 설명된 것과 차이가 있다. Referring to FIG. 4B together with FIG. 3 , the package substrate 101 further includes a black material layer 118 formed in an opening 119 of the second insulating layer 113 and/or an opening of the third insulating layer 115 . It differs from that described with reference to FIG. 4A in that it includes.

제2 절연층(113)이 흑색을 가지도록 구현되었을 때, 흑색 물질층(118)은 제2 절연층(113)과 유사하게 흑색으로 착색될 수 있다. 흑색 물질층(118)은 평면적 관점에서, 제1 테스트 패드(183a) 전체를 덮을 수 있는 평면적을 가질 수 있다. 흑색 물질층(118)은 절연성 베이스 물질에 함유된 흑색 안료를 포함할 수 있다. 흑색 물질층(118)은 흑색을 가지도록 구현된 제2 절연층(113)과 동일한 물질 또는 물질 조성을 가질 수 있다. 상기 흑색 물질층(118)이 제2 절연층(113)의 오프닝(119) 아래에 있는 제1 테스트 패드(183a)를 덮음으로써, 블랙 시감이 향상될 수 있다.When the second insulating layer 113 is implemented to have a black color, the black material layer 118 may be colored black similarly to the second insulating layer 113 . The black material layer 118 may have a planar area covering the entire first test pad 183a from a planar viewpoint. The black material layer 118 may include a black pigment contained in an insulating base material. The black material layer 118 may have the same material or material composition as the second insulating layer 113 implemented to have a black color. As the black material layer 118 covers the first test pad 183a under the opening 119 of the second insulating layer 113, black visibility may be improved.

발광 패키지를 제조하는 과정에서, 흑색 물질층(118)은 복수의 발광 소자(130, 140, 150)에 대한 테스트 공정 이후에 형성될 수 있다. 예를 들면, 도 4a에서 설명된 바와 같이 프로브(400)로 제2 절연층(113)의 오프닝(119)을 통해 제1 테스트 패드(183a)에 접촉시켜 테스트를 수행한 이후, 제2 절연층(113)의 오프닝(119) 내에 흑색 물질층(118)을 채울 수 있다. In the process of manufacturing the light emitting package, the black material layer 118 may be formed after a test process for the plurality of light emitting devices 130 , 140 , and 150 . For example, as described in FIG. 4A , after performing a test by contacting the first test pad 183a with the probe 400 through the opening 119 of the second insulating layer 113, the second insulating layer A black material layer 118 may be filled in the opening 119 of (113).

제1 테스트 패드(183a)를 노출시키기 위한 제2 절연층(113)의 오프닝(119) 내에 흑색 물질층(118)이 배치된 것과 유사하게, 제2 테스트 패드(183b), 제3 테스트 패드(183c), 공통 테스트 패드(189)를 노출시키기 위한 제2 절연층(113)의 오프닝들 내에도 흑색 물질층(118)이 배치될 수 있다. Similar to the arrangement of the black material layer 118 in the opening 119 of the second insulating layer 113 for exposing the first test pad 183a, the second test pad 183b and the third test pad ( 183c), the black material layer 118 may also be disposed in the openings of the second insulating layer 113 for exposing the common test pad 189.

도 5a 및 도 5b는 각각 본 개시의 예시적인 실시예들에 따른 발광 패키지(500, 500a)를 나타내는 단면도들이다. 앞서 설명된 내용과 중복된 것은 생략하거나 간단히 한다.5A and 5B are cross-sectional views illustrating light emitting packages 500 and 500a according to exemplary embodiments of the present disclosure, respectively. Duplication with the above description is omitted or simplified.

도 5a를 참조하면, 발광 패키지(500)는 하부 패키지(500L) 상에 상부 패키지(500U)가 부착된 패키지-온-패키지 형태의 패키지일 수 있다. Referring to FIG. 5A , the light emitting package 500 may be a package-on-package type package in which an upper package 500U is attached to a lower package 500L.

상부 패키지(500U)는 앞서 설명된 도 1의 발광 패키지(100), 도 3의 발광 패키지(100a), 도 4a 및 도 4b의 발광 패키지들 중 어느 하나에 해당할 수 있다. The upper package 500U may correspond to any one of the above-described light emitting package 100 of FIG. 1 , light emitting package 100a of FIG. 3 , and light emitting packages of FIGS. 4A and 4B .

하부 패키지(500L)는 상부 패키지(500U)에 포함된 복수의 발광 소자(130, 140, 150)의 구동을 제어하도록 구성된 드라이버 칩(300)을 포함할 수 있다. 예를 들어, 드라이버 칩(300)은 복수의 발광 소자(130, 140, 150) 각각의 구동을 개별적으로 제어하도록 구성된 마이크로 엘이디 드라이버 IC, DDI(Display Driver IC) 등을 포함할 수 있다. 드라이버 칩(300)은 하부 패키지(500L)의 상측으로 노출될 수 있다. 드라이버 칩(300)의 패드(310)와 상부 패키지(500U)의 패키지 기판(101)의 외부 패드(123) 사이에는, 드라이버 칩(300)과 패키지 기판(101)의 배선 구조(120) 사이를 전기적/물리적으로 연결하는 제1 패키지간 연결 단자(541)가 배치될 수 있다. The lower package 500L may include a driver chip 300 configured to control driving of the plurality of light emitting devices 130 , 140 , and 150 included in the upper package 500U. For example, the driver chip 300 may include a micro LED driver IC configured to individually control driving of each of the plurality of light emitting devices 130 , 140 , and 150 , a display driver IC (DDI), and the like. The driver chip 300 may be exposed through the upper side of the lower package 500L. Between the pad 310 of the driver chip 300 and the external pad 123 of the package substrate 101 of the upper package 500U, there is a gap between the driver chip 300 and the wiring structure 120 of the package substrate 101. A first inter-package connection terminal 541 electrically/physically connected may be disposed.

드라이버 칩(300)은 제1 패키지간 연결 단자(541) 및 패키지 기판(101)의 배선 구조(120)를 통해 복수의 발광 소자(130, 140, 150)에 전기적으로 연결될 수 있다. 드라이버 칩(300)이 상부 패키지(500U)의 패키지 기판(101)에 인접 배치되므로, 드라이버 칩(300)과 복수의 발광 소자(130, 140, 150) 사이의 신호 경로가 짧아질 수 있으므로, 발광 패키지(500)의 전기적 특성이 향상될 수 있다. The driver chip 300 may be electrically connected to the plurality of light emitting devices 130 , 140 , and 150 through the first inter-package connection terminal 541 and the wiring structure 120 of the package substrate 101 . Since the driver chip 300 is disposed adjacent to the package substrate 101 of the upper package 500U, a signal path between the driver chip 300 and the plurality of light emitting elements 130, 140, and 150 can be shortened, and thus light emission Electrical characteristics of the package 500 may be improved.

하부 패키지(500L)는 드라이버 칩(300)을 둘러싸는 몰딩층(520)과, 몰딩층(520)을 수직 방향으로 관통하여 연장된 도전성 포스트(531)를 포함할 수 있다. The lower package 500L may include a molding layer 520 surrounding the driver chip 300 and conductive posts 531 extending through the molding layer 520 in a vertical direction.

몰딩층(520)은 드라이버 칩(300)의 측면 및 하면을 덮을 수 있다. 몰딩층(520)은 패드(310)가 구비된 드라이버 칩(300)의 상면은 덮지 않을 수 있다. 몰딩층(520)은 예를 들어, 에폭시 몰딩 컴파운드로 형성될 수 있다. The molding layer 520 may cover side and bottom surfaces of the driver chip 300 . The molding layer 520 may not cover the upper surface of the driver chip 300 including the pad 310 . The molding layer 520 may be formed of, for example, an epoxy molding compound.

도전성 포스트(531)는 드라이버 칩(300)의 측벽으로부터 측 방향으로 이격되어 배치될 수 있다. 도전성 포스트(531)는, 도전성 물질, 예를 들어 구리(Cu)를 포함할 수 있다. 도전성 포스트(531)의 상단은 몰딩층(520)의 상면 상에 제공된 도전성 패드(533)에 연결될 수 있고, 도전성 포스트(531)의 하단은 몰딩층(520)의 하면 상에 제공된 외부 연결 단자(550)에 연결될 수 있다. 도전성 패드(533)와 상부 패키지(500U)의 패키지 기판(101)의 외부 패드(123) 사이에는 제2 패키지간 연결 단자(543)가 배치될 수 있다. 외부 기기로부터 전송된 각종 신호는 외부 연결 단자(550), 도전성 포스트(531), 제2 패키지간 연결 단자(543), 패키지 기판(101)의 배선 구조(120)를 통해, 복수의 발광 소자(130, 140, 150)에 전송될 수 있다. 또한, 외부 기기로부터 전송된 각종 신호는 외부 연결 단자(550), 도전성 포스트(531), 제2 패키지간 연결 단자(543), 패키지 기판(101)의 배선 구조(120), 및 제1 패키지간 연결 단자(541)를 통해, 드라이버 칩(300)에 전송될 수 있다. The conductive posts 531 may be spaced apart from sidewalls of the driver chip 300 in a lateral direction. The conductive post 531 may include a conductive material, such as copper (Cu). An upper end of the conductive post 531 may be connected to a conductive pad 533 provided on the upper surface of the molding layer 520, and a lower end of the conductive post 531 may be connected to an external connection terminal provided on the lower surface of the molding layer 520 ( 550) can be connected. A second inter-package connection terminal 543 may be disposed between the conductive pad 533 and the external pad 123 of the package substrate 101 of the upper package 500U. Various signals transmitted from external devices are transmitted through the external connection terminal 550, the conductive post 531, the second inter-package connection terminal 543, and the wiring structure 120 of the package substrate 101, and the plurality of light emitting elements ( 130, 140, 150). In addition, various signals transmitted from external devices may be transmitted through the external connection terminal 550, the conductive post 531, the connection terminal 543 between the second packages, the wiring structure 120 of the package substrate 101, and between the first packages. Through the connection terminal 541, it can be transmitted to the driver chip 300.

도 5b를 참조하면, 발광 패키지(500a)는 하부 패키지(500La) 상에 상부 패키지(500U)가 부착된 패키지-온-패키지 형태의 패키지일 수 있다. Referring to FIG. 5B , the light emitting package 500a may be a package-on-package type package in which an upper package 500U is attached to a lower package 500La.

하부 패키지(500La)는 하부 패키지 기판(560) 및 하부 패키지 기판(560) 상의 드라이버 칩(300)을 포함할 수 있다. 하부 패키지 기판(560)은 인쇄회로기판일 수도 있고, 재배선 기판일 수도 있다. 하부 패키지 기판(560)은 배선 구조(561)를 포함할 수 있고, 하부 패키지 기판(560)의 하면 상에는 배선 구조(561)에 전기적으로 연결되는 외부 연결 단자(550)가 배치될 수 있다. 드라이버 칩(300)은 하부 패키지 기판(560) 상에 플립 칩 방식으로 실장될 수 있다. 즉, 드라이버 칩(300)은 드라이버 칩(300)의 패드(310)와 하부 패키지 기판(560) 사이에 배치된 칩 연결 범프(545)를 통해 하부 패키지 기판(560) 상에 실장될 수 있다. The lower package 500La may include a lower package substrate 560 and a driver chip 300 on the lower package substrate 560 . The lower package substrate 560 may be a printed circuit board or a redistribution board. The lower package substrate 560 may include a wiring structure 561 , and an external connection terminal 550 electrically connected to the wiring structure 561 may be disposed on a lower surface of the lower package substrate 560 . The driver chip 300 may be mounted on the lower package substrate 560 in a flip chip manner. That is, the driver chip 300 may be mounted on the lower package substrate 560 through the chip connection bump 545 disposed between the pad 310 of the driver chip 300 and the lower package substrate 560 .

하부 패키지(500La)는 드라이버 칩(300)을 둘러싸는 몰딩층(520)과, 몰딩층(520)을 수직 방향으로 관통하여 연장된 도전성 포스트(531)를 포함할 수 있다. The lower package 500La may include a molding layer 520 surrounding the driver chip 300 and conductive posts 531 extending through the molding layer 520 in a vertical direction.

몰딩층(520)은 드라이버 칩(300)의 측면 및 상면을 덮을 수 있다. 또한, 몰딩층(520)은 몰디드 언더필(molded underfill) 공정을 통해 형성되어, 드라이버 칩(300)과 하부 패키지 기판(560) 사이의 틈을 채울 수 있다. 몰딩층(520)의 상면은 상부 패키지(500U)의 패키지 기판(101)의 하면과 대면할 수 있다. The molding layer 520 may cover side surfaces and top surfaces of the driver chip 300 . In addition, the molding layer 520 may be formed through a molded underfill process to fill a gap between the driver chip 300 and the lower package substrate 560 . An upper surface of the molding layer 520 may face a lower surface of the package substrate 101 of the upper package 500U.

도전성 포스트(531)의 상단은 상부 패키지(500U)의 패키지 기판(101)의 외부 패드(123)에 연결될 수 있고, 도전성 포스트(531)의 하단은 하부 패키지 기판(560)의 도전성 패드(563)에 연결될 수 있다. An upper end of the conductive post 531 may be connected to the external pad 123 of the package substrate 101 of the upper package 500U, and a lower end of the conductive post 531 may be connected to the conductive pad 563 of the lower package substrate 560. can be connected to

도 6a 내지 도 6k는 본 개시의 예시적인 실시예들에 따른 발광 패키지의 제조 방법을 순차적으로 나타내는 단면도들이다. 6A to 6K are cross-sectional views sequentially illustrating a method of manufacturing a light emitting package according to exemplary embodiments of the present disclosure.

도 6a를 참조하면, 이형 필름(611)을 포함하는 제1 캐리어 기판(610) 상에 외부 패드(123)를 형성한다. 외부 패드(123)를 형성하기 위해, 제1 캐리어 기판(610) 상에 도전성 물질막을 형성하고, 상기 도전성 물질막에 대한 패터닝 공정을 수행할 수 있다. 외부 패드(123)는 제1 캐리어 기판(610)의 평평한 표면 상에 형성되므로, 외부 패드(123)는 전체적으로 균일한 두께를 가질 수 있고, 외부 패드(123)의 하면은 평평한 형태일 수 있다. Referring to FIG. 6A , an external pad 123 is formed on a first carrier substrate 610 including a release film 611 . To form the external pads 123 , a conductive material film may be formed on the first carrier substrate 610 , and a patterning process may be performed on the conductive material film. Since the external pad 123 is formed on the flat surface of the first carrier substrate 610 , the external pad 123 may have an overall thickness and the lower surface of the external pad 123 may have a flat shape.

외부 패드(123)를 형성한 이후, 외부 패드(123)의 일부를 노출시키는 오프닝(111H)을 포함하는 제1 절연층(111)을 형성한다. 예를 들어, 제1 절연층(111)을 형성하기 위해, 제1 캐리어 기판(610) 상에 외부 패드(123)를 덮는 절연성 물질막을 형성하고, 외부 패드(123)를 노출시키기 위한 오프닝(111H)을 형성하기 위해 포토 리소그래피 공정을 수행하여 상기 절연성 물질막의 일부를 제거할 수 있다. 상기 포토 리소그래피 공정에 의해, 상기 제1 절연층(111)의 오프닝(111H)은 하측으로 갈수록 폭이 좁아지는 테이퍼 형상을 가지도록 형성될 수 있고, 제1 절연층(111)의 오프닝(111H)을 정의하는 측벽은 경사를 가질 수 있다. After forming the external pad 123 , a first insulating layer 111 including an opening 111H exposing a portion of the external pad 123 is formed. For example, to form the first insulating layer 111, an insulating material film covering the external pad 123 is formed on the first carrier substrate 610, and an opening 111H for exposing the external pad 123 is formed. ), a photolithography process may be performed to form a portion of the insulating material layer. By the photolithography process, the opening 111H of the first insulating layer 111 may be formed to have a tapered shape with a width narrowing downward, and the opening 111H of the first insulating layer 111 The sidewall defining may have an inclination.

예시적인 실시예들에서, 제1 절연층(111)은 흑색 시감을 가지도록 흑색 안료를 포함할 수 있다. 예를 들어, 제1 절연층(111)은 카본 계열의 착색 물질을 포함할 수 있다. In example embodiments, the first insulating layer 111 may include a black pigment to have a black luminous feeling. For example, the first insulating layer 111 may include a carbon-based colored material.

도 6b를 참조하면, 제1 절연층(111)의 상면을 따라 연장된 도전층(121) 및 상기 제1 절연층(111)의 오프닝(111H) 내에 배치된 도전성 비아(125)를 형성한다. 상기 도전층(121) 및 상기 도전성 비아(125)는 동일한 금속 배선 공정을 통해 함께 형성되며, 일체를 이룰 수 있다. 상기 도전층(121) 및 상기 도전성 비아(125)는 동일한 물질 조성을 가질 수 있다. Referring to FIG. 6B , a conductive layer 121 extending along the upper surface of the first insulating layer 111 and a conductive via 125 disposed in the opening 111H of the first insulating layer 111 are formed. The conductive layer 121 and the conductive via 125 are formed together through the same metal wiring process and may form an integral body. The conductive layer 121 and the conductive via 125 may have the same material composition.

도 6c를 참조하면, 도전층(121) 및 도전성 비아(125)를 형성한 이후, 도전층(121) 상에 연결 범프들(161)을 형성한다. 연결 범프들(161)은 후속되는 복수의 발광 소자(130, 140, 150)가 실장되는 영역 내에 배치될 수 있다. 연결 범프들(161)은, 예를 들어 솔더로 형성될 수 있다. Referring to FIG. 6C , after forming the conductive layer 121 and the conductive via 125 , connection bumps 161 are formed on the conductive layer 121 . The connection bumps 161 may be disposed in an area where the plurality of light emitting elements 130, 140, and 150 are mounted. The connection bumps 161 may be formed of, for example, solder.

도 6d를 참조하면, 연결 범프들(161)을 형성한 이후, 제1 절연층(111) 상에 도전층(121) 및 도전성 비아(125)를 덮는 제2 절연층(113)을 형성한다. 제2 절연층(113)은 연결 범프들(161) 각각이 적어도 부분적으로 노출되도록 형성될 수 있다. Referring to FIG. 6D , after the connection bumps 161 are formed, a second insulating layer 113 covering the conductive layer 121 and the conductive via 125 is formed on the first insulating layer 111 . The second insulating layer 113 may be formed to at least partially expose each of the connection bumps 161 .

예시적인 실시예들에서, 제2 절연층(113)은 흑색 시감을 가지도록 흑색 안료를 포함할 수 있다. 예를 들어, 제2 절연층(113)은 카본 계열의 착색 물질을 포함할 수 있다. In example embodiments, the second insulating layer 113 may include a black pigment to have a black luminous feeling. For example, the second insulating layer 113 may include a carbon-based colored material.

예시적인 실시예들에서, 제2 절연층(113)은 각각 도전층(121)의 일부를 노출시키는 오프닝들(도 4a의 오프닝(119) 참조)을 포함할 수 있다. 좀 더 구체적으로, 도 1 내지 도 3을 참조하여 설면된 바와 같이 도전층이 제1 내지 제3 테스트 패드(183a, 183b, 183c)와 공통 테스트 패드(189)를 포함할 때, 제2 절연층(113)은 제1 내지 제3 테스트 패드(183a, 183b, 183c)와 공통 테스트 패드(189)를 노출시키기 위한 오프닝들 포함할 수 있다. 상기 제2 절연층(113)을 형성하기 위하여, 제1 절연층(111) 상에 절연성 물질층을 형성하는 단계, 및 상기 절연성 물질층에 대한 패터닝 공정을 수행하여 오프닝들을 형성하는 단계를 차례로 수행할 수 있다. In example embodiments, the second insulating layer 113 may include openings exposing a portion of the conductive layer 121 (see opening 119 in FIG. 4A ). More specifically, when the conductive layer includes the first to third test pads 183a, 183b, and 183c and the common test pad 189 as described with reference to FIGS. 1 to 3, the second insulating layer Area 113 may include openings for exposing the first to third test pads 183a, 183b, and 183c and the common test pad 189. To form the second insulating layer 113, forming an insulating material layer on the first insulating layer 111 and forming openings by performing a patterning process on the insulating material layer are sequentially performed. can do.

도 6e를 참조하면, 제2 절연층(113)을 형성한 이후, 제2 절연층(113) 상에 제3 절연층(115)을 형성한다. 제3 절연층(115)은 언더필 물질로 형성될 수 있으며, 경우에 따라 언더필 물질층으로 지칭될 수도 있다. 제3 절연층(115)은, 예를 들어 플럭스 언더필 물질을 이용한 프린팅 공정, 또는 비전도성 필름(Non-Conductive Film, NCF)을 이용한 라미네이팅 공정에 의해 형성될 수 있다. 제3 절연층(115)은 연결 범프들(161)의 측면을 둘러싸도록 형성될 수 있다. Referring to FIG. 6E , after forming the second insulating layer 113 , a third insulating layer 115 is formed on the second insulating layer 113 . The third insulating layer 115 may be formed of an underfill material and may be referred to as an underfill material layer in some cases. The third insulating layer 115 may be formed, for example, by a printing process using a flux underfill material or a laminating process using a non-conductive film (NCF). The third insulating layer 115 may be formed to surround side surfaces of the connection bumps 161 .

도 6e에 있어서, 상기 제3 절연층(115)은 후속되는 복수의 발광 소자(130, 140, 150)의 본딩 단계에서 복수의 발광 소자(130, 140, 150)와 연결 범프들(161) 간의 접촉이 이루어질 수 있도록, 또는 도전층(121)에 마련된 테스트 패드와 프로브 간의 접촉이 허용되도록, 완전하게 경화되지 않은 상태로 유지될 수 있다. 도 6e에 있어서, 상기 제3 절연층(115)을 구성하는 절연 물질을 제2 절연층(113) 상에 도포한 후, 상기 절연 물질에 대한 경화 공정은 수행하지 않을 수 있다. 6E, the third insulating layer 115 is formed between the plurality of light emitting devices 130, 140, and 150 and the connection bumps 161 in a subsequent bonding step of the plurality of light emitting devices 130, 140, and 150. It may be maintained in a completely uncured state so that contact can be made, or to allow contact between the probe and the test pad provided on the conductive layer 121 . In FIG. 6E , after the insulating material constituting the third insulating layer 115 is coated on the second insulating layer 113, a curing process for the insulating material may not be performed.

도 6f를 참조하면, 접착 물질층(621)을 포함하는 칩 캐리어(620)를 준비하고, 칩 캐리어(620)의 접착 물질층(621)에 복수의 발광 소자(130, 140, 150)를 부착시킨다. 상기 칩 캐리어(620)는 투광성이 우수한 물질로 형성될 수 있고, 상기 접착 물질층(621)은 PDMS(polydimethylsiloxane)와 같은 접착제를 포함할 수 있다. 이후, 복수의 발광 소자(130, 140, 150)를 부착 지지하고 있는 칩 캐리어(620)를 패키지 기판(101) 위에 미리 정해진 위치로 이동시킨다. Referring to FIG. 6F , a chip carrier 620 including an adhesive material layer 621 is prepared, and a plurality of light emitting devices 130 , 140 , and 150 are attached to the adhesive material layer 621 of the chip carrier 620 . let it The chip carrier 620 may be formed of a material having excellent light transmission properties, and the adhesive material layer 621 may include an adhesive such as PDMS (polydimethylsiloxane). Thereafter, the chip carrier 620 attaching and supporting the plurality of light emitting devices 130 , 140 , and 150 is moved to a predetermined position on the package substrate 101 .

도 6g를 참조하면, 복수의 발광 소자(130, 140, 150)가 부착 지지된 칩 캐리어(620)를 패키지 기판(101) 위에 정렬시킨 후에, 복수의 발광 소자(130, 140, 150)를 패키지 기판(101) 상에 본딩시킨다. Referring to FIG. 6G , after the chip carrier 620 to which the plurality of light emitting devices 130 , 140 , and 150 are attached and supported is aligned on the package substrate 101 , the plurality of light emitting devices 130 , 140 , and 150 are packaged. Bonded on the substrate 101.

복수의 발광 소자(130, 140, 150)를 패키지 기판(101) 상에 본딩시키는 단계는 i) 칩 캐리어(620)를 하강시켜 복수의 발광 소자(130, 140, 150)의 전극들(131, 133, 141, 143, 151, 153)과 연결 범프들(161)을 접촉시키는 단계, ii) 레이저(LS)를 조사하여 복수의 발광 소자(130, 140, 150), 연결 범프들(161), 및 패키지 기판(101)의 도전층(121)의 연결 패드들을 결합하는 단계를 포함할 수 있다. The step of bonding the plurality of light emitting devices 130, 140, and 150 on the package substrate 101 is i) lowering the chip carrier 620 so that the electrodes 131, 133, 141, 143, 151, 153 and the connection bumps 161 in contact, ii) irradiating a laser LS to a plurality of light emitting elements 130, 140, 150, connection bumps 161, and combining connection pads of the conductive layer 121 of the package substrate 101 .

상기 복수의 발광 소자(130, 140, 150)의 전극들(131, 133, 141, 143, 151, 153)과 연결 범프들(161)을 접촉시키는 단계에서, 적정한 하방 압력이 칩 캐리어(620)에 인가될 수 있다. 전술한 바와 같이, 제3 절연층(115)은 미경화된 상태이므로, 적정한 하방 압력이 인가되면 복수의 발광 소자(130, 140, 150)의 전극들(131, 133, 141, 143, 151, 153)이 연결 범프들(161)에 접촉될 수 있다.In the step of contacting the electrodes 131, 133, 141, 143, 151, and 153 of the plurality of light emitting devices 130, 140, and 150 with the connection bumps 161, an appropriate downward pressure is applied to the chip carrier 620. can be applied to As described above, since the third insulating layer 115 is in an uncured state, when an appropriate downward pressure is applied, the electrodes 131, 133, 141, 143, 151, 153) may contact the connection bumps 161 .

상기 레이저(LS)를 조사하는 단계에서, 칩 캐리어(620)를 통해 조사된 레이저(LS)에 의해 연결 범프들(161)이 가열되면서, 복수의 발광 소자(130, 140, 150)의 전극들(131, 133, 141, 143, 151, 153), 연결 범프들(161), 및 패키지 기판(101)의 도전층(121)의 연결 패드들이 물리적으로 견고하게 결합될 수 있다. In the step of irradiating the laser LS, while the connection bumps 161 are heated by the laser LS irradiated through the chip carrier 620, the electrodes of the plurality of light emitting devices 130, 140, and 150 ( 131 , 133 , 141 , 143 , 151 , 153 ), connection bumps 161 , and connection pads of the conductive layer 121 of the package substrate 101 may be physically and firmly coupled.

도 6h를 참조하면, 복수의 발광 소자(130, 140, 150)가 패키지 기판(101) 상에 본딩되면, 칩 캐리어(620)가 복수의 발광 소자(130, 140, 150)와 분리되도록 칩 캐리어(620)를 상승시킬 수 있다. 복수의 발광 소자(130, 140, 150)가 연결 범프들(161)을 통해 패키지 기판(101)에 본딩되면, 복수의 발광 소자(130, 140, 150)와 패키지 기판(101) 사이에는 소정의 접착력이 발생하게 된다. 이 때, 칩 캐리어(620)가 본딩이 완료된 복수의 발광 소자(130, 140, 150)로부터 분리될 수 있도록, 칩 캐리어(620)의 접착 물질층(621)과 복수의 발광 소자(130, 140, 150) 사이의 접착력은 본딩이 완료된 복수의 발광 소자(130, 140, 150)와 패키지 기판(101) 사이에 작용하는 소정의 접착력보다 작을 수 있다.Referring to FIG. 6H , when the plurality of light emitting devices 130 , 140 , and 150 are bonded on the package substrate 101 , the chip carrier 620 is separated from the plurality of light emitting devices 130 , 140 , and 150 . (620) can be raised. When the plurality of light emitting elements 130 , 140 , and 150 are bonded to the package substrate 101 through the connection bumps 161 , a predetermined distance between the plurality of light emitting elements 130 , 140 , and 150 and the package substrate 101 adhesion occurs. At this time, the adhesive material layer 621 of the chip carrier 620 and the plurality of light emitting elements 130, 140 may be separated from the plurality of light emitting elements 130, 140, and 150 to which the chip carrier 620 has been bonded. , 150) may be smaller than a predetermined adhesive force acting between the plurality of light emitting devices 130, 140, and 150 after bonding has been completed and the package substrate 101.

한편, 복수의 발광 소자(130, 140, 150)를 패키지 기판(101) 상에 본딩하는 과정에서, 복수의 발광 소자(130, 140, 150)의 전기적 결함을 검사하기 위한 테스트 공정을 수행할 수 있다. Meanwhile, in the process of bonding the plurality of light emitting devices 130 , 140 , and 150 onto the package substrate 101 , a test process for inspecting electrical defects of the plurality of light emitting devices 130 , 140 , and 150 may be performed. there is.

예시적인 실시예들에서, 도 6f에 도시된 바와 같이 복수의 발광 소자(130, 140, 150)를 부착 지지하고 있는 칩 캐리어(620)를 패키지 기판(101) 위에 미리 정해진 위치로 이동시킨 후에, 복수의 발광 소자(130, 140, 150)를 패키지 기판(101) 상에 가접합하는 1차 본딩 단계, 복수의 발광 소자(130, 140, 150)의 전기적 결함을 검사하기 위한 테스트 공정을 수행하는 단계, 및 복수의 발광 소자(130, 140, 150)와 패키지 기판(101) 사이의 접합력을 강화시키기 위한 2차 본딩 단계가 차례대로 진행될 수 있다. In exemplary embodiments, after moving the chip carrier 620 attached and supporting the plurality of light emitting devices 130, 140, and 150 to a predetermined position on the package substrate 101 as shown in FIG. 6F, A first bonding step of temporarily bonding the plurality of light emitting elements 130, 140, and 150 onto the package substrate 101, and a test process for inspecting electrical defects of the plurality of light emitting elements 130, 140, and 150. and a secondary bonding step for strengthening bonding strength between the plurality of light emitting devices 130 , 140 , and 150 and the package substrate 101 may be sequentially performed.

상기 1차 본딩 단계는 복수의 발광 소자(130, 140, 150)가 패키지 기판(101)에 가접합시키는 단계로서, 복수의 발광 소자(130, 140, 150)의 본딩을 위한 레이저의 조사 세기 및 시간을 상대적으로 작게 조절할 수 있다. The primary bonding step is a step of temporarily bonding the plurality of light emitting devices 130, 140, and 150 to the package substrate 101, and the intensity of laser irradiation for bonding the plurality of light emitting devices 130, 140, and 150 and Time can be adjusted relatively small.

상기 복수의 발광 소자(130, 140, 150)에 대한 테스트 공정 단계는, 앞서 도 3을 참조하여 설명한 바와 같이, 프로브(400)를 제1 내지 제3 테스트 패드(183a, 183b, 183c)와 공통 테스트 패드(189)에 접촉시킴으로써, 제1 내지 제3 발광 소자(130, 140, 150)에 대한 테스트를 수행할 수 있다. 즉, 프로브(400)는 제1 내지 제3 테스트 패드(183a, 183b, 183c)와 공통 테스트 패드(189) 각각에 미리 정해진 테스트 전압을 인가함으로써, 제1 내지 제3 발광 소자(130, 140, 150)의 전기적 불량 여부를 판별할 수 있다. In the test process step for the plurality of light emitting devices 130, 140, and 150, as described above with reference to FIG. 3, the probe 400 is used in common with the first to third test pads 183a, 183b, and 183c. By contacting the test pad 189, the first to third light emitting devices 130, 140, and 150 may be tested. That is, the probe 400 applies a predetermined test voltage to the first to third test pads 183a, 183b, and 183c and the common test pad 189, respectively, so that the first to third light emitting elements 130, 140, 150) can be checked for electrical defects.

예시적인 실시예들에서, 앞서 도 3, 도 4a 및 도 4b를 참조하여 설명한 바와 같이, 패키지 기판(101)의 도전층(121)이 제1 내지 제3 테스트 패드(183a, 183b, 183c)와 공통 테스트 패드(189)를 포함하고, 제2 절연층(113)이 제1 내지 제3 테스트 패드(183a, 183b, 183c)와 공통 테스트 패드(189)와 수직 방향으로 중첩되도록 위치된 오프닝들을 포함하는 경우, 프로브(400)를 제2 절연층(113)의 상기 오프닝들을 통해 제1 내지 제3 테스트 패드(183a, 183b, 183c)와 공통 테스트 패드(189)에 접촉시켜 테스트를 수행할 수 있다. In example embodiments, as described above with reference to FIGS. 3, 4A, and 4B , the conductive layer 121 of the package substrate 101 is formed with the first to third test pads 183a, 183b, and 183c. A common test pad 189 is included, and the second insulating layer 113 includes openings positioned to overlap the first to third test pads 183a, 183b, and 183c and the common test pad 189 in a vertical direction. In this case, the test may be performed by bringing the probe 400 into contact with the first to third test pads 183a, 183b, and 183c and the common test pad 189 through the openings of the second insulating layer 113. .

예시적인 실시예들에서, 앞서 도 4a를 참조하여 설명된 발광 패키지에서 제2 절연층(113)의 상기 오프닝들 내에는 제3 절연층(115)이 채워져 있을 수도 있다. 이러한 경우에도, 제3 절연층(115)은 미경화 상태이므로, 제2 절연층(113)의 상기 오프닝들을 통해 프로브(400)를 제1 내지 제3 테스트 패드(183a, 183b, 183c)와 공통 테스트 패드(189)에 접촉시킬 수 있으므로, 제1 내지 제3 발광 소자(130, 140, 150)에 대한 테스트를 수행할 수 있다. In example embodiments, in the light emitting package described above with reference to FIG. 4A , the third insulating layer 115 may be filled in the openings of the second insulating layer 113 . Even in this case, since the third insulating layer 115 is in an uncured state, the probe 400 is connected to the first to third test pads 183a, 183b, and 183c through the openings of the second insulating layer 113. Since it can contact the test pad 189, it is possible to perform a test on the first to third light emitting devices 130, 140, and 150.

예시적인 실시예들에서, 앞서 도 4a 및 도 4b를 참조하여 설명한 것과 다르게, 제1 내지 제3 테스트 패드(183a, 183b, 183c)와 공통 테스트 패드(189)에 해당하는 테스트 패드들이 도전층(121)이 아닌 외부 패드들(123) 또는 외부 연결 단자들(165)에 의해 구현될 수 있다. 이 경우, 프로브(400)를 제1 내지 제3 테스트 패드(183a, 183b, 183c)와 공통 테스트 패드(189)에 해당하는 외부 패드들(123) 또는 외부 연결 단자들(165)에 접촉시켜 제1 내지 제3 발광 소자(130, 140, 150)에 대한 테스트를 수행할 수도 있다. 즉, 프로브(400)는 테스트 패드로 기능하는 외부 패드들(123) 또는 외부 연결 단자들(165)에 미리 정해진 테스트 전압을 인가함으로써, 제1 내지 제3 발광 소자(130, 140, 150)의 전기적 불량 여부를 판별할 수 있다.In example embodiments, unlike the above description with reference to FIGS. 4A and 4B , test pads corresponding to the first to third test pads 183a, 183b, and 183c and the common test pad 189 are formed on a conductive layer ( 121), but may be implemented by external pads 123 or external connection terminals 165. In this case, the probe 400 is brought into contact with the external pads 123 corresponding to the first to third test pads 183a, 183b, and 183c and the common test pad 189 or the external connection terminals 165. A test may be performed on the first to third light emitting devices 130 , 140 , and 150 . That is, the probe 400 applies a predetermined test voltage to the external pads 123 or the external connection terminals 165 serving as test pads, so that the first to third light emitting devices 130, 140, and 150 are tested. Electrical defects can be determined.

상기 복수의 발광 소자(130, 140, 150)에 대한 테스트 공정 단계에서, 불량으로 판정된 발광 소자가 검출된 경우, 불량 판정된 발광 소자를 양품의 발광 소자로 대체 또는 리워크(re-work)하는 단계가 수행될 수 있다. In the test process step for the plurality of light emitting devices 130, 140, and 150, when a light emitting device determined to be defective is detected, the light emitting device determined to be defective is replaced with a good light emitting device or reworked. steps may be performed.

상기 복수의 발광 소자(130, 140, 150)에 대한 테스트 공정 단계 및 불량 발광 소자를 양품으로 대체하는 단계가 완료되면, 복수의 발광 소자(130, 140, 150)와 패키지 기판(101) 간의 접합력을 강화하기 위한 2차 본딩 단계가 수행될 수 있다. 2차 본딩 단계는, 복수의 발광 소자(130, 140, 150)를 패키지 기판(101) 상에 완전 접합시키는 최종 본딩 단계로서, 복수의 발광 소자(130, 140, 150)의 본딩을 위한 레이저의 조사 세기 및 시간이 앞서 수행된 1차 본딩 단계에서 보다 증가될 수 있다. 2차 본딩 단계에서, 상대적으로 높은 세기의 레이저가 조사됨에 따라, 연결 범프들(161)이 빠르게 경화되어, 복수의 발광 소자(130, 140, 150)의 전극들(131, 133, 141, 143, 151, 153)은 연결 범프들(161)을 통해 패키지 기판(101)의 도전층(121)의 연결 패드들에 견고하게 결합될 수 있다.When the test process step for the plurality of light emitting devices 130, 140, and 150 and the step of replacing defective light emitting devices with good ones are completed, bonding strength between the plurality of light emitting devices 130, 140, and 150 and the package substrate 101 is completed. A second bonding step for strengthening may be performed. The secondary bonding step is the final bonding step of completely bonding the plurality of light emitting elements 130, 140, and 150 onto the package substrate 101, and the laser beam for bonding the plurality of light emitting elements 130, 140, and 150 The irradiation intensity and time may be increased more than in the first bonding step previously performed. In the secondary bonding step, as the relatively high-intensity laser is irradiated, the connection bumps 161 are quickly hardened, and the electrodes 131, 133, 141, and 143 of the plurality of light emitting elements 130, 140, and 150 , 151 and 153 may be firmly coupled to connection pads of the conductive layer 121 of the package substrate 101 through the connection bumps 161 .

상기 2차 본딩 단계를 수행한 후에, 제3 절연층(115)을 경화시킬 수 있다. After performing the secondary bonding step, the third insulating layer 115 may be cured.

도 6i를 참조하면, 제3 절연층(115)을 경화시킨 후에, 패키지 기판(101) 상에 복수의 발광 소자(130, 140, 150)를 덮는 봉지재(163)를 형성한다. 봉지재(163)는 복수의 발광 소자(130, 140, 150)의 측면들 및 상면들을 덮도록 형성될 수 있다. Referring to FIG. 6I , after curing the third insulating layer 115 , an encapsulant 163 covering the plurality of light emitting elements 130 , 140 , and 150 is formed on the package substrate 101 . The encapsulant 163 may be formed to cover side surfaces and top surfaces of the plurality of light emitting devices 130 , 140 , and 150 .

도 6i 및 도 6j를 참조하면, 봉지재(163)를 형성한 이후, 봉지재(163) 상에 제2 캐리어 기판(630)을 부착하고, 제1 캐리어 기판(610)은 패키지 기판(101)으로부터 분리하여 제거할 수 있다. Referring to FIGS. 6I and 6J , after forming the encapsulant 163, a second carrier substrate 630 is attached to the encapsulant 163, and the first carrier substrate 610 is the package substrate 101. can be separated and removed.

도 6k를 참조하면, 패키지 기판(101)의 외부 패드들(123) 상에 외부 연결 단자들(165)을 형성할 수 있다. Referring to FIG. 6K , external connection terminals 165 may be formed on the external pads 123 of the package substrate 101 .

외부 연결 단자들(165)을 형성한 이후, 도 6k의 결과물로부터 제2 캐리어 기판(630)을 제거하고, 도 6k의 결과물에 대한 쏘잉 공정을 수행하여 도 1에 예시된 발광 패키지(100)와 같이 적어도 하나의 픽셀 단위를 갖는 발광 패키지를 제조할 수 있다.After forming the external connection terminals 165, the second carrier substrate 630 is removed from the result of FIG. 6K, and a sawing process is performed on the result of FIG. Similarly, a light emitting package having at least one pixel unit may be manufactured.

일반적으로, 발광 소자들을 포함하는 발광 패키지를 디스플레이 메인 기판 상에 실장한 이후 전기적 결함을 검출하기 위한 테스트 공정을 수행하였으며, 이러한 일반적인 방식의 경우 테스트 공정에서 불량으로 판정된 발광 패키지를 대체하는 과정에서 많은 비용이 발생되었다. 그러나, 본 개시의 예시적인 실시예들에 의하면, 발광 패키지를 제조하는 과정에서, 복수의 발광 소자(130, 140, 150)에 대한 테스트 공정을 수행할 수 있고, 테스트 공정 결과에 따라 불량 판정된 발광 소자를 양품의 발광 소자로 대체할 수 있다. 즉, 발광 패키지의 제조 단계에서 발광 소자들에 대한 테스트 공정이 수행 가능하므로, 발광 패키지 및 이를 이용한 디스플레이 장치의 생산 비용이 크게 절감될 수 있다. In general, after a light emitting package including light emitting elements is mounted on a display main board, a test process for detecting electrical defects is performed. A lot of expenses were incurred. However, according to exemplary embodiments of the present disclosure, in the process of manufacturing a light emitting package, a test process for the plurality of light emitting devices 130, 140, and 150 may be performed, and the defective products are determined according to the result of the test process. The light emitting device can be replaced with a good light emitting device. That is, since a test process for light emitting elements can be performed in the manufacturing step of the light emitting package, the production cost of the light emitting package and a display device using the light emitting package can be greatly reduced.

또한, 본 개시의 예시적인 실시예들에 의하면, 발광 패키지는 칩-라스트(chip last) 방식으로 제조된 팬-아웃(fan-out) 구조를 가질 수 있다. 좀 더 구체적으로, 발광 패키지는 패키지 기판(101)에 해당하는 재배선 기판을 형성하는 단계, 상기 재배선 기판 상에 복수의 발광 소자(130, 140, 150)를 본딩하는 단계, 및 봉지재(163)를 형성하는 단계가 차례대로 수행되는 칩-라스트 방식으로 제조될 수 있다. 마이크로 엘이디와 같이 미세 크기를 가지는 발광 소자를 이용하여 발광 패키지를 제조하는 경우에, 발광 패키지의 제조 과정에서 외부 충격에 의해 발광 소자가 손상될 염려가 있다. 특히, 발광 소자들을 포함하는 구조체를 캐리어 기판 상에 배치한 이후, 상기 구조체 상에서 재배선 공정을 수행하여 재배선 기판을 형성하는 칩-퍼스트(chip first) 방식의 경우, 상기 구조체의 이송 및 재배선 기판의 형성 과정 등의 후속 공정에서 발광 소자들이 손상될 위험이 높다. 그러나, 본 실시예들에서, 발광 패키지는 칩-라스트 방식에 따라, 재배선 기판의 형성 후에 발광 소자들의 본당 단계가 진행되므로, 마이크로 엘이디를 이용한 발광 패키지를 제조함에 있어 발광 소자들의 손상을 줄일 수 있고, 궁극적으로 발광 패키지의 신뢰성을 향상시킬 수 있다. Also, according to exemplary embodiments of the present disclosure, a light emitting package may have a fan-out structure manufactured by a chip-last method. More specifically, the light emitting package includes forming a redistribution substrate corresponding to the package substrate 101, bonding a plurality of light emitting devices 130, 140, and 150 on the redistribution substrate, and an encapsulant ( 163) may be manufactured in a chip-last manner in which the steps of forming are sequentially performed. In the case of manufacturing a light emitting package using a light emitting device having a minute size, such as a micro LED, there is a concern that the light emitting device may be damaged by an external impact during the manufacturing process of the light emitting package. In particular, in the case of a chip first method in which a structure including light emitting devices is disposed on a carrier substrate and then a redistribution process is performed on the structure to form a redistribution substrate, the structure is transferred and redistributed. There is a high risk of damage to the light emitting devices in a subsequent process such as a process of forming a substrate. However, in the present embodiments, the light emitting package is processed according to the chip-last method, after forming the redistribution substrate, so that each step of light emitting elements is performed, so damage to light emitting elements can be reduced in manufacturing a light emitting package using a micro LED. and ultimately improve the reliability of the light emitting package.

도 7은 본 개시의 예시적인 실시예들에 따른 발광 패키지(100b)를 나타내는 단면도이다. 7 is a cross-sectional view illustrating a light emitting package 100b according to exemplary embodiments of the present disclosure.

이하에서, 앞서 도 1 내지 도 3을 참조하여 설명된 발광 패키지들(100, 100a)과의 차이점을 중심으로, 도 7의 발광 패키지(100b)에 대하여 설명한다. Hereinafter, the light emitting package 100b of FIG. 7 will be described, focusing on differences from the light emitting packages 100 and 100a previously described with reference to FIGS. 1 to 3 .

도 7을 참조하면, 발광 패키지(100b)는 패키지 기판(101a), 복수의 발광 소자(130, 140, 150), 복수의 발광 소자(130, 140, 150) 각각과 패키지 기판(101a) 사이에 배치된 연결 범프들(161), 및 봉지재(163a)를 포함할 수 있다.Referring to FIG. 7 , the light emitting package 100b is formed between a package substrate 101a, a plurality of light emitting devices 130, 140 and 150, each of the plurality of light emitting devices 130, 140 and 150 and the package substrate 101a. It may include the disposed connection bumps 161 and an encapsulant 163a.

봉지재(163a)는 복수의 발광 소자(130, 140, 150)의 측면들을 덮을 수 있다. 또한, 봉지재(163a)는 복수의 발광 소자(130, 140, 150)과 패키지 기판(101a) 사이의 틈을 채우도록 형성되며, 연결 범프들(161)의 측면들을 덮을 수 있다. The encapsulant 163a may cover side surfaces of the plurality of light emitting devices 130 , 140 , and 150 . In addition, the encapsulant 163a is formed to fill a gap between the plurality of light emitting devices 130 , 140 , and 150 and the package substrate 101a and may cover side surfaces of the connection bumps 161 .

예시적인 실시예들에서, 봉지재(163a)는 복수의 발광 소자(130, 140, 150)의 상면들을 노출시킬 수 있다. 이 때, 봉지재(163a)의 상면과, 복수의 발광 소자(130, 140, 150)의 상면들은 동일 평면 상에 있을 수 있다. In example embodiments, the encapsulant 163a may expose upper surfaces of the plurality of light emitting devices 130 , 140 , and 150 . In this case, the upper surface of the encapsulant 163a and the upper surfaces of the plurality of light emitting elements 130, 140, and 150 may be on the same plane.

예시적인 실시예들에서, 봉지재(163a)의 하면은 연결 범프들(161)의 하면들(즉, 패키지 기판(101a)에 접촉하는 연결 범프들(161)의 표면들)과 동일 평면 상에 있을 수 있다. In exemplary embodiments, lower surfaces of the encapsulant 163a are on the same plane as lower surfaces of the connection bumps 161 (ie, surfaces of the connection bumps 161 contacting the package substrate 101a). There may be.

예시적인 실시예들에서, 봉지재(163a)는 불투명 또는 흑색을 가질 수 있다. 예를 들어, 봉지재(163a)는 발광 패키지(100b)가 상방에서 보았을 때 흑색 시감을 가질 수 있도록, 흑색 물질을 포함할 수 있다. 예를 들어, 봉지재(163a)는 절연성 베이스 물질에 함유된 흑색 안료를 포함할 수 있다. 예를 들어, 봉지재(163a)는 에폭시 수지와 카본 블랙이 혼합된 물질로 형성될 수 있다. In example embodiments, the encapsulant 163a may have an opaque or black color. For example, the encapsulant 163a may include a black material so that the light emitting package 100b may have a black luminous feeling when viewed from above. For example, the encapsulant 163a may include a black pigment contained in an insulating base material. For example, the encapsulant 163a may be formed of a mixture of epoxy resin and carbon black.

패키지 기판(101a)은 절연층(110a)과, 도전층(122), 도전성 비아(126), 및 외부 패드(124)를 포함할 수 있다. The package substrate 101a may include an insulating layer 110a, a conductive layer 122, a conductive via 126, and an external pad 124.

도전층(122)은 절연층(110a)의 상측에 배치되며 봉지재(163a)의 하면 상에서 연장될 수 있다. 도전층(122)은 앞서 도 1 내지 도 3을 참조하여 설명된 도전층(121)과 실질적으로 동일할 수 있다. 예컨대, 도전층(122)은 도 1 내지 도 3을 참조하여 설명된 제1 내지 제6 연결 패드(121a, 121b, 121c, 121d, 121e, 121f), 제1 내지 제3 테스트 패드(183a, 183b, 183c), 및 공통 테스트 패드(189)를 포함할 수 있다. The conductive layer 122 is disposed on the upper side of the insulating layer 110a and may extend on the lower surface of the encapsulant 163a. The conductive layer 122 may be substantially the same as the conductive layer 121 previously described with reference to FIGS. 1 to 3 . For example, the conductive layer 122 may include the first to sixth connection pads 121a, 121b, 121c, 121d, 121e, and 121f and the first to third test pads 183a and 183b described with reference to FIGS. 1 to 3 . , 183c), and a common test pad 189.

외부 패드(124)는 절연층(110a)의 하면 상에 배치되며, 외부 패드(124)에는 외부 연결 단자(165)가 부착될 수 있다. 외부 패드(124)는 앞서 도 1 내지 도 3을 참조하여 설명된 외부 패드(123)와 실질적으로 동일할 수 있다. 예컨대, 외부 패드(124)는 도 1 내지 도 3을 참조하여 설명된 제1 내지 제3 외부 패드(123a, 123b, 123c)를 포함할 수 있다. The external pad 124 is disposed on the lower surface of the insulating layer 110a, and an external connection terminal 165 may be attached to the external pad 124. The external pad 124 may be substantially the same as the external pad 123 described above with reference to FIGS. 1 to 3 . For example, the external pad 124 may include the first to third external pads 123a, 123b, and 123c described with reference to FIGS. 1 to 3 .

도전성 비아(126)는 절연층(110a)을 적어도 부분적으로 관통하도록 연장될 수 있다. 도전성 비아(126)는 도전층(122)과 외부 패드(124) 사이에서 연장되어, 도전층(122)과 외부 패드(124) 사이를 전기적으로 연결시킬 수 있다. 예시적인 실시예들에서, 절연층(110a)은 하면으로부터 상면을 향하는 방향으로 폭이 좁아지는 테이퍼 형태를 가지는 오프닝(110aH)질 수 있다. 이에 따라, 절연층(110a)의 오프닝(110aH)을 정의하는 제1 절연층(110a)의 측벽은 경사를 가질 수 있다. 제1 절연층(110a)의 오프닝(110aH) 내에 배치되는 도전성 비아(126)는 제1 절연층(110a)의 경사진 측벽을 따라 경사지게 연장될 수 있다. The conductive via 126 may extend to at least partially penetrate the insulating layer 110a. The conductive via 126 may extend between the conductive layer 122 and the external pad 124 to electrically connect the conductive layer 122 and the external pad 124 . In example embodiments, the insulating layer 110a may have an opening 110aH having a tapered shape in which a width narrows in a direction from a lower surface toward an upper surface. Accordingly, the sidewall of the first insulating layer 110a defining the opening 110aH of the insulating layer 110a may have an inclination. The conductive via 126 disposed in the opening 110aH of the first insulating layer 110a may obliquely extend along the inclined sidewall of the first insulating layer 110a.

본 개시의 예시적인 실시예들에 의하면, 발광 패키지(100b)는 칩-퍼스트(chip first) 방식으로 제조된 팬-아웃 구조를 가질 수 있다. 좀 더 구체적으로, 발광 패키지(100b)를 제조하기 위하여, 캐리어 기판(미도시) 상에 복수의 발광 소자(130, 140, 150)의 상면이 상기 캐리어 기판에 접하도록 복수의 발광 소자(130, 140, 150)를 배치하는 단계, 상기 복수의 발광 소자(130, 140, 150)의 전극들(131, 133, 141, 143, 151, 153) 상에 연결 범프들(161)을 형성하는 단계, 상기 캐리어 기판 상에서 상기 복수의 발광 소자(130, 140, 150) 및 연결 범프들(161)을 덮는 봉지 물질을 형성하는 단계, 상기 연결 범프들(161)이 노출될때까지 상기 봉지 물질의 일부를 제거하여 봉지재(163a)를 형성하는 단계, 봉지재(163a) 상에서 재배선 공정을 수행하여 패키지 기판(101a)에 해당하는 재배선 기판을 형성하는 단계, 및 상기 캐리어 기판을 제거하는 단계가 차례대로 수행될 수 있다. 상기 봉지 물질의 일부를 제거하는 단계는 화학적 기계적 연마 공정과 같은 평탄화 공정을 포함할 수 있으며, 상기 평탄화 공정 결과 봉지재(163a)의 하면 및 연결 범프들(161)의 하면은 동일 평면 상에 있을 수 있다. 일부 예시적인 실시예들에서, 발광 패키지(100b)에 포함된 발광 소자(130, 140, 150)는 도 2b에 예시된 발광 소자(200a)와 같이 사파이어 기판과 같은 투광성 기판(250)을 포함할 수 있다. 상기 투광성 기판은 상기 봉지 물질에 대한 평탄화 공정이 진행되는 동안, 각 발광 소자의 발광 구조물의 손상을 방지할 수 있다. According to exemplary embodiments of the present disclosure, the light emitting package 100b may have a fan-out structure manufactured by a chip first method. More specifically, in order to manufacture the light emitting package 100b, the plurality of light emitting elements 130, the upper surface of the plurality of light emitting elements 130, 140, and 150 on a carrier substrate (not shown) are in contact with the carrier substrate. 140, 150), forming connection bumps 161 on the electrodes 131, 133, 141, 143, 151, 153 of the plurality of light emitting elements 130, 140, 150, Forming an encapsulation material covering the plurality of light emitting devices 130, 140, 150 and the connection bumps 161 on the carrier substrate, removing a portion of the encapsulation material until the connection bumps 161 are exposed. The step of forming the encapsulant 163a, the step of forming a redistribution substrate corresponding to the package substrate 101a by performing a redistribution process on the encapsulant 163a, and the step of removing the carrier substrate are sequentially performed. can be performed The removing of a portion of the encapsulation material may include a planarization process such as a chemical mechanical polishing process, and as a result of the planarization process, the lower surface of the encapsulant 163a and the lower surfaces of the connection bumps 161 may be on the same plane. can In some exemplary embodiments, the light-emitting devices 130, 140, and 150 included in the light-emitting package 100b may include a light-transmitting substrate 250 such as a sapphire substrate, like the light-emitting device 200a illustrated in FIG. 2B. can The light-transmitting substrate may prevent damage to the light-emitting structure of each light-emitting device while the planarization process for the encapsulation material is in progress.

이상에서와 같이 도면과 명세서에서 예시적인 실시예들이 개시되었다. 본 명세서에서 특정한 용어를 사용하여 실시예들을 설명되었으나, 이는 단지 본 개시의 기술적 사상을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 청구범위에 기재된 본 개시의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 개시의 진정한 기술적 보호범위는 첨부된 청구범위의 기술적 사상에 의해 정해져야 할 것이다.As above, exemplary embodiments have been disclosed in the drawings and specifications. Embodiments have been described using specific terms in this specification, but they are only used for the purpose of explaining the technical spirit of the present disclosure, and are not used to limit the scope of the present disclosure described in the meaning or claims. Therefore, those of ordinary skill in the art will understand that various modifications and equivalent other embodiments are possible therefrom. Therefore, the true technical scope of protection of the present disclosure should be determined by the technical spirit of the appended claims.

100: 발광 패키지 101: 패키지 기판
110: 배선 절연층 111: 제1 절연층
113: 제2 절연층 115: 제3 절연층
120: 배선 구조 121: 도전층
123: 외부 패드 125: 도전성 비아
130, 140, 150: 발광 소자 161: 연결 범프
163: 봉지재100: light emitting package 101: package substrate
110: wiring insulating layer 111: first insulating layer
113: second insulating layer 115: third insulating layer
120: wiring structure 121: conductive layer
123 External pad 125 Conductive via
130, 140, 150: light emitting element 161: connection bump
163: encapsulant

Claims

a package substrate including a first insulating layer, a conductive layer extending along an upper surface of the first insulating layer, and an underfill material layer on the first insulating layer and the conductive layer;
light emitting devices on the package substrate;
connection bumps disposed between the light emitting elements and the conductive layer and extending through the underfill material layer;
an encapsulant surrounding side surfaces of the light emitting elements on the underfill material layer; and
an external connection terminal attached to the package substrate so as to be electrically connected to the conductive layer of the package substrate;
including,
The package substrate further includes test pads electrically connected to the light emitting devices,
The light emitting package wherein the underfill material layer directly contacts the light emitting elements and the encapsulant.

According to claim 1,
The light emitting package wherein the connection bumps include solder.

According to claim 1,
The encapsulant includes a black pigment to have a black luminous feeling, and exposes upper surfaces of the light emitting devices.

According to claim 1,
The external connection terminal is formed of indium, a tin-bismuth alloy, a tin-zinc alloy, or a tin-indium alloy.

According to claim 1,
The first insulating layer includes a black pigment to have a black luminous feeling.

According to claim 1,
The package substrate further includes a second insulating layer on the upper surface of the first insulating layer,
At least one of the first insulating layer and the second insulating layer includes a black pigment to have a black luminous feeling.

According to claim 1,
The package substrate further includes an external pad to which the external connection terminal is attached,
The lower surface of the external pad is on the same plane as the lower surface of the first insulating layer.

According to claim 1,
The light emitting elements include a first light emitting element, a second light emitting element, and a third light emitting element,
The conductive layer of the package substrate,
a first test pad electrically connected to a first electrode of a first light emitting device to which a first power is applied;
a second test pad electrically connected to the first electrode of the second light emitting element to which the first power is applied;
a third test pad electrically connected to a first electrode of a third light emitting element to which the first power is applied;
a common test pad electrically connected to second electrodes of the first to third light emitting elements to which a second power is applied;
a first test connection line extending between the first electrode of the first light emitting device and the first test pad;
a second test connection line extending between the first electrode of the second light emitting device and the second test pad;
a third test connection line extending between the first electrode of the third light emitting element and the third test pad;
electrode connection lines extending between the second electrodes of the first to third light emitting elements; and
a common test connection line electrically connecting the electrode connection line and the common test pad;
including,
The first test pad, the second test pad, the third test pad, and the common test pad are positioned so as not to overlap the first to third light emitting devices in a vertical direction, respectively;
The package substrate includes openings positioned to overlap each of the first test pad, the second test pad, the third test pad, and the common test pad in the vertical direction.

According to claim 8,
A width of each of the first to third test pads and a width of the common test pad are greater than a width of each of the first to third test connection lines and a width of the common test connection line.

According to claim 1,
The package substrate includes an upper surface on which the light emitting elements are mounted and a lower surface opposite to the upper surface,
A light emitting package further comprising a driver chip mounted on a lower surface of the package substrate and electrically connected to the light emitting elements through the package substrate.

According to claim 1,
lower package substrate;
a driver chip disposed on the lower package substrate and electrically connected to the light emitting devices;
a molding layer surrounding the driver chip on the lower package substrate and having an upper surface facing the lower surface of the package substrate;
a conductive post penetrating the molding layer and electrically connecting the lower package substrate and the package substrate;
A light emitting package further comprising a.

preparing a package substrate;
firstly bonding the plurality of light emitting elements on the package substrate to temporarily bond the plurality of light emitting elements on the package substrate;
testing electrical defects of the plurality of light emitting devices;
replacing the light emitting device determined to be defective in the testing step with a good light emitting device;
performing secondary bonding to enhance bonding strength between the plurality of light emitting devices and the package substrate; and
Forming an encapsulant covering the plurality of light emitting elements on the package substrate;
including,
Preparing the package substrate,
forming external pads on the carrier substrate;
forming a first insulating layer including an opening exposing the external pad on the carrier substrate;
forming an extended conductive layer on an upper surface of the first insulating layer;
forming connection bumps on the conductive layer; and
forming a conductive layer extending on an upper surface of the first insulating layer and a conductive via disposed in the opening of the first insulating layer to connect the conductive layer and the external pad;
including,
The step of primary bonding a plurality of light emitting devices on the package substrate,
attaching the plurality of light emitting elements to an adhesive material layer of a chip carrier;
moving the chip carrier so that the plurality of light emitting elements come into contact with connection bumps; and
A method of manufacturing a light emitting package comprising: irradiating a laser to couple the plurality of light emitting devices and the connection bumps.

According to claim 12,
The preparing of the package substrate further includes forming a second insulating layer covering the conductive layer and the conductive via on the first insulating layer,
At least one of the first insulating layer and the second insulating layer includes a black pigment to have a black luminous feeling.

According to claim 13,
The conductive layer of the package substrate includes test pads electrically connected to each of the first electrodes of the plurality of light emitting devices and a common test pad electrically connected to all of the second electrodes of the plurality of light emitting devices. do,
The second insulating layer is formed to have openings exposing the test pads and the common test pad.

According to claim 12,
The method of manufacturing a light emitting package, wherein the first insulating layer includes a black pigment to have a black luminous feeling.