KR102523958B1 - 펄스 페어를 이용한 침입 감지 장치 및 이를 이용한 방법 - Google Patents

펄스 페어를 이용한 침입 감지 장치 및 이를 이용한 방법 Download PDF

Info

Publication number
KR102523958B1
KR102523958B1 KR1020210002654A KR20210002654A KR102523958B1 KR 102523958 B1 KR102523958 B1 KR 102523958B1 KR 1020210002654 A KR1020210002654 A KR 1020210002654A KR 20210002654 A KR20210002654 A KR 20210002654A KR 102523958 B1 KR102523958 B1 KR 102523958B1
Authority
KR
South Korea
Prior art keywords
pulse
intrusion detection
detection signal
intrusion
generating
Prior art date
Application number
KR1020210002654A
Other languages
English (en)
Other versions
KR20220100324A (ko
Inventor
윤태일
Original Assignee
주식회사 드림디엔에스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 드림디엔에스 filed Critical 주식회사 드림디엔에스
Priority to KR1020210002654A priority Critical patent/KR102523958B1/ko
Publication of KR20220100324A publication Critical patent/KR20220100324A/ko
Application granted granted Critical
Publication of KR102523958B1 publication Critical patent/KR102523958B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G08—SIGNALLING
    • G08B—SIGNALLING OR CALLING SYSTEMS; ORDER TELEGRAPHS; ALARM SYSTEMS
    • G08B13/00—Burglar, theft or intruder alarms
    • G08B13/02—Mechanical actuation
    • G08B13/12—Mechanical actuation by the breaking or disturbance of stretched cords or wires
    • G—PHYSICS
    • G08—SIGNALLING
    • G08B—SIGNALLING OR CALLING SYSTEMS; ORDER TELEGRAPHS; ALARM SYSTEMS
    • G08B13/00—Burglar, theft or intruder alarms
    • G08B13/22—Electrical actuation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/133—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
    • H03K5/1565—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern the output pulses having a constant duty cycle

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Burglar Alarm Systems (AREA)

Abstract

본 발명의 일실시예에 따른 침입 감지 장치는, 제1 펄스 및 상기 제1 펄스의 역상에 상응하는 제2 펄스를 생성하는 펄스 제너레이터; 상기 제1 펄스에 상응하는 제1 전하가 이동하도록 연결된 제1 선로 및 상기 제2 펄스에 상응하는 제2 전하가 이동하도록 연결된 제2 선로를 포함하는 감지 영역부; 상기 제1 전하 및 제2 전하 중 어느 하나 이상의 이동에 기반하여 상기 감지 영역부에서 발생한 침입에 상응하는 침입 감지신호를 생성하는 침입 감지신호 발생부; 및 상기 침입 감지신호에 응답하여 침입 알람을 발생시키는 알람 발생부를 포함한다.

Description

펄스 페어를 이용한 침입 감지 장치 및 이를 이용한 방법 {INVASION DETECTING APPARATUS USING PULSE PAIR AND METHOD USING THE SAME}
본 발명은 침입 감지 장치에 관한 것으로, 부적절한 침입을 위해 밀폐된 공간에 구멍을 뚫거나 구조물을 파손하는 행위를 감지하기 위한 침입 감지 장치 및 방법에 관한 것이다.
일반적으로 오피스, 주택, 빌딩 등과 같이 보안 및 방범이 중요한 건물이나 귀중품을 보관하기 위한 금고 등에는 침입자의 침입을 감지하기 위한 침입 감지 시스템이 설치되는 경우가 많다.
침입 감지 시스템은 감지기 자체로 눈에 보이거나 혹은 보이지 않는 경계면을 설정할 수 있으며, 감지 대상 구역을 침입자가 침입하는 것을 감지할 수 있는 독립형 침입 감지 시스템과 물리적인 펜스를 제작하여 침입자가 펜스를 타고 올라가면서 발생하는 장력이나 진동으로 침입을 감지하는 펜스형 침입 감지 시스템이 소개된 바 있다.
또한, 침입 감지 장치는 인간이 감지할 수 없는 초음파나 마이크로파, 적외선 등을 사용하여 침입자를 감지할 수 있고, 특히 적외선을 이용하는 경우에는 광원과 적외선 센서를 조합시켜 침입물로부터의 반사광을 검출하는 반사형 또는 침입물에 의하여 수광기의 앞면이 가려진 것을 감지하는 차광형 등의 기술이 개발되어 왔다. 또한, 초음파나 마이크로파를 이용하는 경우에는 도플러 효과를 이용하여 운동하는 대상을 감지할 수 있다.
한국공개특허 10-2020-0132124호는 광수신부가 반사광을 수신하여 침입 신호를 발생시켜, 기설정된 기준값과 비교하여 침입체의 침입 여부를 판단하는 침입 감지 장치가 개시되어 있다.
그러나, 초음파, 마이크로파, 적외선 등을 이용하는 침입 감지 장치는 초음파나 마이크로파, 적외선 감지를 위한 센서가 구비되어야 하므로 단가가 상승하고, 침입에 의해 발생한 물리적인 파손을 구별할 수 없다는 단점이 있다.
따라서, 보다 간단하게 별도의 센서 없이도 침입에 의해 발생한 파손을 효과적으로 감지할 수 있는 새로운 침입 탐지 기술의 필요성이 절실하게 대두된다.
본 발명의 목적은 펄스 페어를 이용하여 비교적 간단한 장치만으로 침입에 의해 발생한 파손을 효과적으로 감지하는 것이다.
또한, 본 발명의 목적은 펄스 페어를 이용하여 침입 감지신호를 생성함에 있어, 두 펄스 사이의 지연 오차를 적절히 보상하여 침입 감지 장치의 오작동을 방지하는 것이다.
또한, 본 발명의 목적은 트랜지스터를 이용하여 간단한 회로만으로 침입에 의한 파손 감지가 가능하도록 하는 것이다.
상기한 목적을 달성하기 위한 본 발명에 따른 침입 감지 장치는, 제1 펄스 및 상기 제1 펄스의 역상에 상응하는 제2 펄스를 생성하는 펄스 제너레이터; 상기 제1 펄스에 상응하는 제1 전하가 이동하도록 연결된 제1 선로 및 상기 제2 펄스에 상응하는 제2 전하가 이동하도록 연결된 제2 선로를 포함하는 감지 영역부; 상기 제1 전하 및 제2 전하 중 어느 하나 이상의 이동에 기반하여, 상기 감지 영역부에서 발생한 침입에 상응하는 침입 감지신호를 생성하는 침입 감지신호 발생부; 및 상기 침입 감지신호에 응답하여 침입 알람을 발생시키는 알람 발생부를 포함한다.
이 때, 침입 감지 장치는 상기 감지 영역부와 상기 침입 감지신호 발생부 사이에 설치되어 상기 침입 감지신호 발생부로부터 상기 감지 영역부 방향으로의 전류를 차단하는 다이오드부를 더 포함할 수 있다.
이 때, 상기 침입 감지신호 발생부는 상기 제1 펄스와 상기 제2 펄스 사이의 지연 오차를 보상하기 위한 종단 지연보상 커패시터를 포함할 수 있다.
이 때, 상기 종단 지연보상 커패시터는 상기 제1 펄스 및 상기 제2 펄스가 모두 활성화되지 않은 상태에서의 전압강하를 지연시킬 수 있다.
이 때, 상기 침입 감지신호 발생부는 상기 제1 펄스 및 상기 제2 펄스가 모두 활성화되지 않은 경우를 감지하여 상기 침입 감지신호를 활성화하는 트랜지스터를 포함할 수 있다.
이 때, 상기 트랜지스터는 베이스(base) 또는 게이트(gate)를 통하여 상기 제1 펄스 및 상기 제2 펄스가 모두 활성화되지 않은 경우에 해당하는 제어신호를 수신하고, 컬렉터(collector) 또는 드레인(drain)을 통하여 상기 침입 감지신호를 발생시킬 수 있다.
이 때, 상기 트랜지스터는 상기 베이스(base) 또는 게이트(gate)가 상기 종단 지연보상 커패시터의 일단에 연결되고, 상기 컬렉터(collector) 또는 드레인(drain)이 상기 침입 감지신호에 상응하는 출력노드에 연결되고, 에미터(emitter) 또는 소스(source)가 접지될 수 있다.
이 때, 상기 펄스 제너레이터는 상기 제1 펄스 및 상기 제2 펄스 중 어느 하나 이상의, 소정 주기 동안의 듀티비(duty rate)를 가변하는 듀티 가변부를 포함할 수 있다.
이 때, 상기 감지 영역부는 상기 제1 펄스 및 상기 제2 펄스 중 듀티비가 더 높은 것에 상응하는 하이 듀티(high duty) 선로가 통과하는 제1 영역 및 상기 제1 펄스 및 상기 제2 펄스 중 듀티비가 더 낮은 것에 상응하는 로우 듀티(low duty) 선로가 통과하는 제2 영역으로 구분될 수 있다.
또한, 본 발명의 일실시예에 따른 침입 감지 방법은, 제1 펄스 및 상기 제1 펄스의 역상에 상응하는 제2 펄스를 생성하는 단계; 상기 제1 펄스에 상응하는 제1 선로를 통해 이동하는 제1 전하 및 상기 제2 펄스에 상응하는 제2 선로를 통해 이동하는 제2 전하 중 어느 하나 이상의 이동에 기반하여, 상기 제1 선로 및 상기 제2 선로를 포함하는 감지 영역부에서 발생한 침입에 상응하는 침입 감지신호를 생성하는 단계; 및 상기 침입 감지신호에 응답하여 침입 알람을 발생시키는 단계를 포함한다.
이 때, 상기 침입 알람을 발생시키는 침입 감지신호 발생부로부터 상기 감지 영역부 방향으로의 전류는 다이오드부에 의하여 차단될 수 있다.
이 때, 상기 제1 펄스와 상기 제2 펄스 사이의 지연 오차는 종단 지연보상 커패시터에 의하여 보상될 수 있다.
이 때, 상기 종단 지연보상 커패시터는 상기 제1 펄스 및 상기 제2 펄스가 모두 활성화되지 않은 상태에서의 전압강하를 지연시킬 수 있다.
이 때, 상기 침입 감지신호는 상기 제1 펄스 및 상기 제2 펄스가 모두 활성화되지 않은 경우를 감지하는 트랜지스터에 의하여 활성화될 수 있다.
이 때, 상기 트랜지스터는 베이스(base) 또는 게이트(gate)를 통하여 상기 제1 펄스 및 상기 제2 펄스가 모두 활성화되지 않은 경우에 해당하는 제어신호를 수신하고, 컬렉터(collector) 또는 드레인(drain)을 통하여 상기 침입 감지신호를 발생시킬 수 있다.
이 때, 상기 제1 펄스 및 상기 제2 펄스는 소정 주기 동안의 듀티비(duty rate)가 가변될 수 있다.
이 때, 상기 감지 영역부는 상기 제1 펄스 및 상기 제2 펄스 중 듀티비가 더 높은 것에 상응하는 하이 듀티(high duty) 선로가 통과하는 제1 영역 및 상기 제1 펄스 및 상기 제2 펄스 중 듀티비가 더 낮은 것에 상응하는 로우 듀티(low duty) 선로가 통과하는 제2 영역으로 구분될 수 있다.
본 발명에 따르면, 펄스 페어를 이용하여 비교적 간단한 장치만으로 침입에 의해 발생한 파손을 효과적으로 감지할 수 있다.
또한, 본 발명은 펄스 페어를 이용하여 침입 감지신호를 생성함에 있어, 두 펄스 사이의 지연 오차를 적절히 보상하여 침입 감지 장치의 오작동을 방지할 수 있다.
또한, 본 발명은 트랜지스터를 이용하여 간단한 회로만으로 침입에 의한 파손 감지가 가능하다.
도 1은 본 발명의 일실시예에 따른 침입 감지 장치를 나타낸 블록도이다.
도 2는 도 1에 도시된 다이오드부의 일 예를 나타낸 회로도이다.
도 3은 도 1에 도시된 침입 감지신호 발생부의 일 예를 나타낸 회로도이다.
도 4는 도 1에 도시된 침입 감지신호 발생부의 다른 예를 나타낸 회로도이다.
도 5는 본 발명의 일실시예에 따른 제1 펄스 및 제2 펄스 사이의 천이 지연의 일 예를 나타낸 파형도이다.
도 6은 본 발명의 일실시예에 따른 듀티비 가변의 일 예를 나타낸 파형도이다.
도 7은 본 발명이 적용된 금고의 일 예를 나타낸 도면이다.
도 8은 본 발명의 일실시예에 따른 침입 감지 방법을 나타낸 동작 흐름도이다.
도 9는 본 발명의 일실시예에 따른 컴퓨터 시스템을 나타낸 도면이다.
본 발명을 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다. 여기서, 반복되는 설명, 본 발명의 요지를 불필요하게 흐릴 수 있는 공지 기능, 및 구성에 대한 상세한 설명은 생략한다. 본 발명의 실시형태는 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.
이하, 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명한다.
도 1은 본 발명의 일실시예에 따른 침입 감지 장치를 나타낸 블록도이다.
도 1을 참조하면, 본 발명의 일실시예에 따른 침입 감지 장치는 펄스 제너레이터(110), 감지 영역부(120), 침입 감지신호 발생부(140) 및 알람 발생부(150)를 포함한다.
펄스 제너레이터(110)는 제1 펄스(A) 및 제1 펄스(A)의 역상에 상응하는 제2 펄스(B)를 생성한다. 즉, 제1 펄스(A) 및 제2 펄스는 서로 역상의 관계에 있는 1개의 쌍(pair)일 수 있다. 이 때, 역상이라 함은 제1 펄스(A)가 '하이'일 때, 제2 펄스(B)는 '로우'이고, 제1 펄스(A)가 '로우'일 때, 제2 펄스(B)는 '하이'인 관계일 수 있다.
이 때, 펄스 제너레이터(110)는 랜덤 펄스 제너레이터일 수 있다. 즉, 펄스 제너레이터(110)에 의하여 발생되는 펄스는 그 펄스의 전압이 '하이'가 되는 구간이 랜덤하게 결정될 수 있다. 이 때, 펄스 제너레이터(110)는 한국공개특허 2001-0067247호에 개시된 랜덤 펄스 발생기 또는 한국공개특허 2007-0036162호에 개시된 랜덤 펄스 발생원 등을 이용하여 구현될 수 있다.
나아가, 펄스 제너레이터(110)에 의하여 발생되는 펄스는 발생되는 펄스의 길이나 듀티비 등이 랜덤하게 결정될 수 있다.
실시예에 따라, 펄스 제너레이터(110)는 제1 펄스(A) 및 제2 펄스(B) 중 어느 하나 이상의, 소정 주기 동안의 듀티비(duty rate)를 가변하는 듀티 가변부를 포함할 수 있다. 즉, 제1 펄스(A)나 제2 펄스(B)는 랜덤하게 펄스가 발생되는 동안에 기설정된 주기 동안의 듀티비는 일정하게 유지될 수 있다. 예를 들어, 제1 펄스(A)는 1ms 동안의 듀티비(duty rate)가 80%(해당 주기 동안 '하이' 구간들의 총 합이 80%, '로우' 구간들의 총 합이 20%)일 수 있고, 제2 펄스(B)는 1ms 동안의 듀티비(duty rate)가 20%(해당 주기 동안 '하이' 구간들의 총 합이 20%, '로우' 구간들의 총 합이 80%)일 수 있다. 듀티비가 높은 펄스에 해당하는 선로에 단선 등 문제가 발생하면 듀티비가 낮은 펄스에 해당하는 선로에 문제가 발생한 경우보다 커패시터의 전압이 급격히 변할 수 있다. 이 때, 감지 영역부(120)는 상기 제1 펄스 및 상기 제2 펄스 중 듀티비가 더 높은 것에 상응하는 하이 듀티(high duty) 선로가 통과하는 제1 영역 및 상기 제1 펄스 및 상기 제2 펄스 중 듀티비가 더 낮은 것에 상응하는 로우 듀티(low duty) 선로가 통과하는 제2 영역으로 구분될 수 있다. 예를 들어, 하이 듀티(high duty) 선로는 구조물의 상대적으로 더 중요한 부분에 배치될 수 있고, 로우 듀티(low duty) 선로는 구조물의 상대적으로 덜 중요한 부분에 배치될 수 있다.
감지 영역부(120)는 제1 펄스(A)에 상응하는 제1 전하가 이동하도록 연결된 제1 선로 및 제2 펄스(B)에 상응하는 제2 전하가 이동하도록 연결된 제2 선로를 포함한다.
침입 감지신호 발생부(140)는 상기 제1 전하 및 제2 전하 중 어느 하나 이상의 이동에 기반하여, 감지 영역부(120)에서 발생한 침입에 상응하는 침입 감지신호를 생성한다.
이 때, 침입 감지신호 발생부(140)는 상기 제1 펄스와 상기 제2 펄스 사이의 지연 오차를 보상하기 위한 종단 지연보상 커패시터를 포함할 수 있다.
이 때, 상기 종단 지연보상 커패시터는 상기 제1 펄스 및 상기 제2 펄스가 모두 활성화되지 않은 상태에서의 전압강하를 지연시킬 수 있다. 예를 들어, '활성화'는 '하이(high)' 전압을 의미할 수 있다. 이 때, '하이(high)' 전압은 양의 공급 전압(positive supply voltage)일 수 있다. 반대로, '비활성화'는 '로우(low)' 전압을 의미할 수 있다. 이 때, '로우(low)' 전압은 접지 전압(ground voltage)일 수 있다.
이 때, 침입 감지신호 발생부(140)는 상기 제1 펄스 및 상기 제2 펄스가 모두 활성화되지 않은 경우를 감지하여 상기 침입 감지신호를 활성화하는 트랜지스터를 포함할 수 있다.
이 때, 상기 트랜지스터는 베이스(base) 또는 게이트(gate)를 통하여 상기 제1 펄스 및 상기 제2 펄스가 모두 활성화되지 않은 경우에 해당하는 제어신호를 수신하고, 컬렉터(collector) 또는 드레인(drain)을 통하여 상기 침입 감지신호를 발생시킬 수 있다.
이 때, 상기 트랜지스터는 상기 베이스(base) 또는 게이트(gate)가 상기 종단 지연보상 커패시터의 일단에 연결되고, 상기 컬렉터(collector) 또는 드레인(drain)이 상기 침입 감지신호에 상응하는 출력노드에 연결되고, 에미터(emitter) 또는 소스(source)가 접지될 수 있다.
알람 발생부(150)는 상기 침입 감지신호에 응답하여 침입 알람을 발생시킨다.
이 때, 침입 알람은 경고메시지, 경보, 경고 제어신호 등 사용자나 관리자 또는 관공서 등 대상에 침입을 알리기 위한 모든 형태의 정보를 포함할 수 있다.
도 1에 도시된 바와 같이, 본 발명의 일실시예에 따른 침입 감지 장치는 감지 영역부(120)와 침입 감지신호 발생부(140) 사이에 설치되어, 침입 감지신호 발생부(140)로부터 감지 영역부(120) 방향으로의 전류를 차단하는 다이오드부(130)를 더 포함할 수 있다.
도 2는 도 1에 도시된 다이오드부의 일 예를 나타낸 회로도이다.
도 2를 참조하면, 다이오드부(130)는 제1 선로(A)에 상응하는 제1 다이오드 및 제2 선로(B)에 상응하는 제2 다이오드를 포함한다.
즉, 다이오드부(130)는 제1 선로(A) 및 제2 선로(B)에 각각 배치되는 두 개의 다이오드들을 포함하여, 제1 선로(A) 및 제2 선로(B)에 흐르는 전류의 방향을 일방향으로 제어할 수 있다. 이 때, 제1 선로(A) 및 제2 선로(B)를 통하여 흐르는 침입 감지신호 발생부(140)로부터 감지 영역부(120)로의 전류는 다이오드부(130)에 의하여 차단될 수 있다.
도 3은 도 1에 도시된 침입 감지신호 발생부의 일 예를 나타낸 회로도이다.
도 3을 참조하면, 도 1에 도시된 침입 감지신호 발생부(140)는 종단 지연보상 커패시터(310), 트랜지스터(320) 및 저항(330)을 포함한다.
종단 지연보상 커패시터(310)의 일 단은 접지되고, 일 단은 도 2에 도시된 다이오드부의 출력단에 연결된다.
접지되지 않은 커패시터(310)의 일 단은 트랜지스터(320)의 베이스(base)에 연결되고, 트랜지스터(320)의 에미터(emitter)는 접지된다. 트랜지스터(320)의 컬렉터(collector)는 출력노드에 연결되고, 출력노드는 저항(330)을 통해 양의 공급 전압(positive supply voltage)에 연결된다.
종단 지연보상 커패시터(310)에 걸리는 전압은 제1 펄스나 제2 펄스가 활성화 상태인 동안은 '하이'를 유지한다. 종단 지연보상 커패시터(310)에 '하이' 전압이 걸려있는 동안 트랜지스터(320)의 베이스 전압이 '하이'가 되므로 트랜지스터(320)의 컬렉터(collector)에서 에미터(emitter)로 전류가 흐르고, 이 전류가 저항(330)의 전압강하를 유발하여 출력노드(트랜지스터의 컬렉터)의 전압은 '로우'로 유지된다. 그러나, 종단 지연보상 커패시터(310)에 걸리는 전압은 제1 펄스 및 제2 펄스가 모두 비활성화 상태가 되면 '로우'로 떨어질 수 있고, 종단 지연보상 커패시터(310)에 걸리는 전압이 '로우'가 되면 트랜지스터(320)는 꺼지고 컬렉터(collector)에서 에미터(emitter)로 전류가 흐르지 않게 되고, 따라서 저항(330)에 전류가 흐르지 않게 되어 출력노드의 전압이 '하이'가 된다. 출력노드의 전압은 침입 감지신호로 사용될 수 있고, 출력노드의 전압이 '하이'가 되면 이는 제1 펄스가 흐르는 제1 선로 또는 제2 펄스가 흐르는 제2 선로의 파손을 의미할 수 있다.
도 3에 도시된 예는 NPN 타입의 BJT(Bipolar Junction Transistor)가 사용되는 경우를 예로 들었으나, PNP 타입의 BJT가 사용될 수도 있다.
도 4는 도 1에 도시된 침입 감지신호 발생부의 다른 예를 나타낸 회로도이다.
도 4를 참조하면, 도 1에 도시된 침입 감지신호 발생부(140)는 종단 지연보상 커패시터(310), 트랜지스터(420) 및 저항(330)을 포함한다.
종단 지연보상 커패시터(310)의 일 단은 접지되고, 일 단은 도 2에 도시된 다이오드부의 출력단에 연결된다.
접지되지 않은 커패시터(310)의 일 단은 트랜지스터(420)의 게이트(gate)에 연결되고, 트랜지스터(420)의 소스(source)는 접지된다. 트랜지스터(420)의 드레인(drain)은 출력노드에 연결되고, 출력노드는 저항(330)을 통해 양의 공급 전압(positive supply voltage)에 연결된다.
종단 지연보상 커패시터(310)에 걸리는 전압은 제1 펄스나 제2 펄스가 활성화 상태인 동안은 '하이'를 유지한다. 종단 지연보상 커패시터(310)에 '하이' 전압이 걸려있는 동안 트랜지스터(420)의 게이트 전압이 '하이'가 되므로 트랜지스터(420)의 드레인(drain)에서 소스(source)로 전류가 흐르고, 이 전류가 저항(330)의 전압강하를 유발하여 출력노드(트랜지스터의 드레인)의 전압은 '로우'로 유지된다. 그러나, 종단 지연보상 커패시터(310)에 걸리는 전압은 제1 펄스 및 제2 펄스가 모두 비활성화 상태가 되면 '로우'로 떨어질 수 있고, 종단 지연보상 커패시터(310)에 걸리는 전압이 '로우'가 되면 트랜지스터(420)는 꺼지고 드레인(drain)에서 소스(source)로 전류가 흐르지 않게 되고, 따라서 저항(330)에 전류가 흐르지 않게 되어 출력노드의 전압이 '하이'가 된다. 출력노드의 전압은 침입 감지신호로 사용될 수 있고, 출력노드의 전압이 '하이'가 되면 이는 제1 펄스가 흐르는 제1 선로 또는 제2 펄스가 흐르는 제2 선로의 파손을 의미할 수 있다.
도 4에 도시된 예는 N-채널 FET(Field Effect Transistor)가 사용되는 경우를 예로 들었으나, P-채널 FET가 사용될 수도 있다.
도 5는 본 발명의 일실시예에 따른 제1 펄스 및 제2 펄스 사이의 천이 지연의 일 예를 나타낸 파형도이다.
도 5를 참조하면, 제1 펄스(A) 및 제2 펄스(B)는 서로 역상의 관계에 있으나, 제1 펄스(A)와 제2 펄스(B)의 천이 타이밍이 달라서 천이 지연들(td1, td2)이 발생하는 것을 알 수 있다.
본 발명의 침입 감지 장치 및 침입 감지 방법은, 서로 역상의 관계에 있는 한 쌍의 펄스 페어를 발생시키면, 정상적인 상태에서는 이 펄스 페어 둘 중 적어도 하나는 활성화 상태라는 점을 이용하여, 펄스 페어가 흐르는 도선의 파손 여부를 감지하는 것이다. 따라서, 도 5에 도시된 바와 같은 제1 펄스(A)와 제2 펄스(B) 사이의 천이 지연이 최소화되도록 펄스 제너레이터(110)에서 제1 펄스(A) 및 제2 펄스(B)를 발생시켜야 한다.
펄스 제너레이터(110)에서 천이 지연이 없도록 제1 펄스(A) 및 제2 펄스(B)를 발생시킨다 하더라도, 제1 선로 및 제2 선로를 통하여 제1 펄스(A) 및 제2 펄스(B)가 전달되면 종단에서는 종단 지연이 발생할 수 있다.
이 때, 전술한 종단 지연보상 커패시터(310)는 제1 펄스(A) 및 제2 펄스(B)가 모두 활성화되지 않은 상태에서의 전압강하를 지연시켜서 제1 펄스(A)와 제2 펄스(B) 사이의 종단 지연오차를 보상할 수 있다.
도 6은 본 발명의 일실시예에 따른 듀티비 가변의 일 예를 나타낸 파형도이다.
도 6을 참조하면, 펄스의 듀티비(duty rate)가 12.5%, 25%, 37.5%, 50%, 62.5%, 75% 및 87.5%로 가변되는 것을 알 수 있다.
설명의 편의를 위해 도 6에는 소정의 주기 동안 하나의 펄스('하이' 구간)만이 발생하는 경우를 예로 들었으나, 펄스의 듀티비 가변은 소정의 주기 동안 발생한 복수의 펄스들의 합에 해당하는 듀티비일 수 있다. 이 때, 듀티비는 조정된 값으로 유지되더라도 제1 펄스 및 제2 펄스의 천이 타이밍, 길이 등은 랜덤하게 변할 수 있다.
예를 들어, 제1 펄스 및 제2 펄스는 모두 50%의 듀티비를 유지하면서 펄스를 발생시킬 수 있다. 이 경우 제1 펄스가 흐르는 제1 선로와 제2 펄스가 흐르는 제2 선로는 동일한 중요도를 가질 수 있다.
예를 들어, 제1 펄스는 12.5%의 듀티비를 유지하도록 펄스를 발생시키고, 제2 펄스는 87.5%의 듀티비를 유지하면서 펄스를 발생시킬 수 있다. 이 경우 제1 펄스가 흐르는 제1 선로보다 제2 펄스가 흐르는 제2 선로가 높은 중요도를 가질 수 있고, 제2 선로가 구조물의 중요한 부위를 감싸도록 설치될 수 있다.
예를 들어, 제1 펄스는 87.5%의 듀티비를 유지하도록 펄스를 발생시키고, 제2 펄스는 12.5%의 듀티비를 유지하면서 펄스를 발생시킬 수 있다. 이 경우 제1 펄스가 흐르는 제1 선로가 제2 펄스가 흐르는 제2 선로보다 높은 중요도를 가질 수 있고, 제1 선로가 구조물의 중요한 부위를 감싸도록 설치될 수 있다.
듀티비가 높은 펄스가 흐르는 선로에 이상이 생기게 되면 종단 지연보상 커패시터에 상대적으로 급격한 전압 변화를 일으키므로 보다 빠르게 침입 감지신호가 발생될 수 있다.
듀티비가 낮은 펄스가 흐르는 선로에 이상이 생기게 되면 종단 지연보상 커패시터에 상대적으로 느린 전압 변화를 일으키므로 지연된 침입 감지신호가 발생될 수 있다. 실시예에 따라, 듀티비를 아주 낮게 설정하여 선로 두 개에 모두 이상이 발생하거나 선로 두 개 중 듀티비가 높게 설정된 선로에 이상이 발생한 경우만 침입 감지신호가 발생하도록 설정될 수도 있다.
이상에서 살펴본 바와 같이, 제1 선로 및 제2 선로를 포함하는 감지 영역부를 침입 감시 대상 구조물(금고, 방, 건물 등)에 적절히 배치(구조물의 내부에 선로가 삽입될 수도 있고, 구조물의 일 면에 선로가 부착될 수도 있음)해두고, 도 3 또는 도 4에 도시된 침입 감지신호 발생부를 이용하여 침입 감지신호를 발생시키면 구조물에 구멍이 뚫리거나 부서져서 제1 선호 또는 제2 선로가 손상되는 경우를 감지하여 부적절한 침입을 감지할 수 있다.
도 7은 본 발명이 적용된 금고의 일 예를 나타낸 도면이다.
도 7을 참조하면, 금고 내벽 속 또는 내벽 표면에 제1 선로 및 제2 선로를 포함하는 감지 영역부가 설치되는 것을 알 수 있다.
이 때, 펄스 제너레이터(110), 다이오드부(130), 침입 감지신호 발생부(140) 및 알람 발생부(150)는 금고의 내벽 속 또는 내벽 표면에 설치될 수도 있고, 금고와 별개의 장치로 구비될 수도 있다.
침입자가 금고 내부에 접근하기 위해 금고에 구멍을 뚫거나 금고 벽을 파손하면 감지 영역부를 구성하는 제1 선로 또는 제2 선로가 끊어지거나 파손되게 되고, 제1 선로 또는 제2 선로에 파손이 발생하면 이를 통해 흐르는 전류가 영향을 받게 되어 침입 시도가 감지되게 된다.
도 7에 도시된 예에서는 제1 선로와 제2 선로가 인접한 영역에 배치되는 경우를 예로 들었으나, 전술한 바와 같이 제1 선로와 제2 선로에 상응하는 듀티비가 서로 다르게 조절되고, 하이 듀티(high duty) 선로가 통과하는 제1 영역과 로우 듀티(low duty) 선로가 통과하는 제2 영역이 구분되도록 배치될 수도 있다.
도 8은 본 발명의 일실시예에 따른 침입 감지 방법을 나타낸 동작 흐름도이다.
도 8을 참조하면, 본 발명의 일실시예에 따른 침입 감지 방법은, 먼저 제1 펄스 및 상기 제1 펄스의 역상에 상응하는 제2 펄스를 생성한다(S810).
이 때, 제1 펄스 및 제2 펄스는 소정 주기 동안의 듀티비(duty rate)가 가변될 수 있다.
또한, 본 발명의 일실시예에 따른 침입 감지 방법은, 상기 제1 펄스에 상응하는 제1 선로를 통해 이동하는 제1 전하 및 상기 제2 펄스에 상응하는 제2 선로를 통해 이동하는 제2 전하 중 어느 하나 이상의 이동에 기반하여, 상기 제1 선로 및 상기 제2 선로를 포함하는 감지 영역부에서 발생한 침입에 상응하는 침입 감지신호를 생성한다(S820).
이 때, 상기 침입 알람을 발생시키는 침입 감지신호 발생부로부터 상기 감지 영역부 방향으로의 전류는 다이오드부에 의하여 차단될 수 있다.
이 때, 상기 제1 펄스와 상기 제2 펄스 사이의 지연 오차는 종단 지연보상 커패시터에 의하여 보상될 수 있다.
이 때, 종단 지연보상 커패시터는 상기 제1 펄스 및 상기 제2 펄스가 모두 활성화되지 않은 상태에서의 전압강하를 지연시킬 수 있다.
이 때, 침입 감지신호는 상기 제1 펄스 및 상기 제2 펄스가 모두 활성화되지 않은 경우를 감지하는 트랜지스터에 의하여 활성화될 수 있다.
이 때, 트랜지스터는 베이스(base) 또는 게이트(gate)를 통하여 상기 제1 펄스 및 상기 제2 펄스가 모두 활성화되지 않은 경우에 해당하는 제어신호를 수신하고, 컬렉터(collector) 또는 드레인(drain)을 통하여 상기 침입 감지신호를 발생시킬 수 있다.
이 때, 감지 영역부는 상기 제1 펄스 및 상기 제2 펄스 중 듀티비가 더 높은 것에 상응하는 하이 듀티(high duty) 선로가 통과하는 제1 영역 및 상기 제1 펄스 및 상기 제2 펄스 중 듀티비가 더 낮은 것에 상응하는 로우 듀티(low duty) 선로가 통과하는 제2 영역으로 구분될 수 있다.
또한, 본 발명의 일실시예에 따른 침입 감지 방법은, 상기 침입 감지신호에 응답하여 침입 알람을 발생시킨다(S830).
도 9는 본 발명의 일실시예에 따른 컴퓨터 시스템을 나타낸 도면이다.
도 9를 참조하면, 도 1에 도시된 침입 감지신호 발생부나 알람 발생부는 컴퓨터로 읽을 수 있는 기록매체와 같은 컴퓨터 시스템(900)에서 구현될 수 있다. 도 9에 도시된 바와 같이, 컴퓨터 시스템(900)은 버스(920)를 통하여 서로 통신하는 하나 이상의 프로세서(910), 메모리(930), 사용자 인터페이스 입력 장치(940), 사용자 인터페이스 출력 장치(950) 및 스토리지(960)를 포함할 수 있다. 또한, 컴퓨터 시스템(900)은 네트워크(980)에 연결되는 네트워크 인터페이스(970)를 더 포함할 수 있다. 프로세서(910)는 중앙 처리 장치 또는 메모리(930)나 스토리지(960)에 저장된 프로세싱 인스트럭션들을 실행하는 반도체 장치일 수 있다. 메모리(930) 및 스토리지(960)는 다양한 형태의 휘발성 또는 비휘발성 저장 매체일 수 있다. 예를 들어, 메모리는 ROM(931)이나 RAM(932)을 포함할 수 있다.
이상에서와 같이 본 발명에 따른 침입 감지 장치 및 방법은 상기한 바와 같이 설명된 실시예들의 구성과 방법이 한정되게 적용될 수 있는 것이 아니라, 상기 실시예들은 다양한 변형이 이루어질 수 있도록 각 실시예들의 전부 또는 일부가 선택적으로 조합되어 구성될 수도 있다.
110: 펄스 제너레이터
120: 감지 영역부
130: 다이오드부
140: 침입 감지신호 발생부
150: 알람 발생부

Claims (17)

  1. 제1 펄스 및 상기 제1 펄스의 역상에 상응하는 제2 펄스를 생성하는 펄스 제너레이터;
    상기 제1 펄스에 상응하는 제1 전하가 이동하도록 연결된 제1 선로 및 상기 제2 펄스에 상응하는 제2 전하가 이동하도록 연결된 제2 선로를 포함하는 감지 영역부;
    상기 제1 전하 및 제2 전하 중 어느 하나 이상의 이동에 기반하여, 상기 감지 영역부에서 발생한 침입에 상응하는 침입 감지신호를 생성하는 침입 감지신호 발생부; 및
    상기 침입 감지신호에 응답하여 침입 알람을 발생시키는 알람 발생부
    를 포함하는 것을 특징으로 하는 침입 감지 장치.
  2. 청구항 1에 있어서,
    상기 감지 영역부와 상기 침입 감지신호 발생부 사이에 설치되어 상기 침입 감지신호 발생부로부터 상기 감지 영역부 방향으로의 전류를 차단하는 다이오드부를 더 포함하는 것을 특징으로 하는 침입 감지 장치.
  3. 청구항 1에 있어서,
    상기 침입 감지신호 발생부는
    상기 제1 펄스와 상기 제2 펄스 사이의 지연 오차를 보상하기 위한 종단 지연보상 커패시터를 포함하는 것을 특징으로 하는 침입 감지 장치.
  4. 청구항 3에 있어서,
    상기 종단 지연보상 커패시터는
    상기 제1 펄스 및 상기 제2 펄스가 모두 활성화되지 않은 상태에서의 전압강하를 지연시키는 것을 특징으로 하는 침입 감지 장치.
  5. 청구항 4에 있어서,
    상기 침입 감지신호 발생부는
    상기 제1 펄스 및 상기 제2 펄스가 모두 활성화되지 않은 경우를 감지하여 상기 침입 감지신호를 활성화하는 트랜지스터를 포함하는 것을 특징으로 하는 침입 감지 장치.
  6. 청구항 5에 있어서,
    상기 트랜지스터는
    베이스(base) 또는 게이트(gate)를 통하여 상기 제1 펄스 및 상기 제2 펄스가 모두 활성화되지 않은 경우에 해당하는 제어신호를 수신하고,
    컬렉터(collector) 또는 드레인(drain)을 통하여 상기 침입 감지신호를 발생시키는 것을 특징으로 하는 침입 감지 장치.
  7. 청구항 6에 있어서,
    상기 트랜지스터는
    상기 베이스(base) 또는 게이트(gate)가 상기 종단 지연보상 커패시터의 일단에 연결되고,
    상기 컬렉터(collector) 또는 드레인(drain)이 상기 침입 감지신호에 상응하는 출력노드에 연결되고,
    에미터(emitter) 또는 소스(source)가 접지되는 것을 특징으로 하는 침입 감지 장치.
  8. 청구항 5에 있어서,
    상기 펄스 제너레이터는
    상기 제1 펄스 및 상기 제2 펄스 중 어느 하나 이상의, 소정 주기 동안의 듀티비(duty rate)를 가변하는 듀티 가변부를 포함하는 것을 특징으로 하는 침입 감지 장치.
  9. 청구항 8에 있어서,
    상기 감지 영역부는
    상기 제1 펄스 및 상기 제2 펄스 중 듀티비가 더 높은 것에 상응하는 하이 듀티(high duty) 선로가 통과하는 제1 영역 및 상기 제1 펄스 및 상기 제2 펄스 중 듀티비가 더 낮은 것에 상응하는 로우 듀티(low duty) 선로가 통과하는 제2 영역으로 구분되는 것을 특징으로 하는 침입 감지 장치.
  10. 제1 펄스 및 상기 제1 펄스의 역상에 상응하는 제2 펄스를 생성하는 단계;
    상기 제1 펄스에 상응하는 제1 선로를 통해 이동하는 제1 전하 및 상기 제2 펄스에 상응하는 제2 선로를 통해 이동하는 제2 전하 중 어느 하나 이상의 이동에 기반하여, 상기 제1 선로 및 상기 제2 선로를 포함하는 감지 영역부에서 발생한 침입에 상응하는 침입 감지신호를 생성하는 단계; 및
    상기 침입 감지신호에 응답하여 침입 알람을 발생시키는 단계
    를 포함하는 것을 특징으로 하는 침입 감지 방법.
  11. 청구항 10에 있어서,
    상기 침입 알람을 발생시키는 침입 감지신호 발생부로부터 상기 감지 영역부 방향으로의 전류는 다이오드부에 의하여 차단되는 것을 특징으로 하는 침입 감지 방법.
  12. 청구항 10에 있어서,
    상기 제1 펄스와 상기 제2 펄스 사이의 지연 오차는
    종단 지연보상 커패시터에 의하여 보상되는 것을 특징으로 하는 침입 감지 방법.
  13. 청구항 12에 있어서,
    상기 종단 지연보상 커패시터는
    상기 제1 펄스 및 상기 제2 펄스가 모두 활성화되지 않은 상태에서의 전압강하를 지연시키는 것을 특징으로 하는 침입 감지 방법.
  14. 청구항 13에 있어서,
    상기 침입 감지신호는
    상기 제1 펄스 및 상기 제2 펄스가 모두 활성화되지 않은 경우를 감지하는 트랜지스터에 의하여 활성화되는 것을 특징으로 하는 침입 감지 방법.
  15. 청구항 14에 있어서,
    상기 트랜지스터는
    베이스(base) 또는 게이트(gate)를 통하여 상기 제1 펄스 및 상기 제2 펄스가 모두 활성화되지 않은 경우에 해당하는 제어신호를 수신하고,
    컬렉터(collector) 또는 드레인(drain)을 통하여 상기 침입 감지신호를 발생시키는 것을 특징으로 하는 침입 감지 방법.
  16. 청구항 14에 있어서,
    상기 제1 펄스 및 상기 제2 펄스는
    소정 주기 동안의 듀티비(duty rate)가 가변되는 것을 특징으로 하는 침입 감지 방법.
  17. 청구항 16에 있어서,
    상기 감지 영역부는
    상기 제1 펄스 및 상기 제2 펄스 중 듀티비가 더 높은 것에 상응하는 하이 듀티(high duty) 선로가 통과하는 제1 영역 및 상기 제1 펄스 및 상기 제2 펄스 중 듀티비가 더 낮은 것에 상응하는 로우 듀티(low duty) 선로가 통과하는 제2 영역으로 구분되는 것을 특징으로 하는 침입 감지 방법.
KR1020210002654A 2021-01-08 2021-01-08 펄스 페어를 이용한 침입 감지 장치 및 이를 이용한 방법 KR102523958B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210002654A KR102523958B1 (ko) 2021-01-08 2021-01-08 펄스 페어를 이용한 침입 감지 장치 및 이를 이용한 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210002654A KR102523958B1 (ko) 2021-01-08 2021-01-08 펄스 페어를 이용한 침입 감지 장치 및 이를 이용한 방법

Publications (2)

Publication Number Publication Date
KR20220100324A KR20220100324A (ko) 2022-07-15
KR102523958B1 true KR102523958B1 (ko) 2023-04-21

Family

ID=82400826

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210002654A KR102523958B1 (ko) 2021-01-08 2021-01-08 펄스 페어를 이용한 침입 감지 장치 및 이를 이용한 방법

Country Status (1)

Country Link
KR (1) KR102523958B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001067575A (ja) 1999-08-30 2001-03-16 Kyoritsu Denshi Sangyo Kk センサシステム
JP2006251909A (ja) 2005-03-08 2006-09-21 Asahi Glass Co Ltd ガラス破損検出システム、ガラス破損検出装置及びガラス破損検出装置付きガラス

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5783989A (en) * 1992-05-22 1998-07-21 Issa; Darrell E. Alarm sensor multiplexing
JPH11250360A (ja) * 1998-03-04 1999-09-17 Hitachi Ltd 侵入監視装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001067575A (ja) 1999-08-30 2001-03-16 Kyoritsu Denshi Sangyo Kk センサシステム
JP2006251909A (ja) 2005-03-08 2006-09-21 Asahi Glass Co Ltd ガラス破損検出システム、ガラス破損検出装置及びガラス破損検出装置付きガラス

Also Published As

Publication number Publication date
KR20220100324A (ko) 2022-07-15

Similar Documents

Publication Publication Date Title
CA1137589A (en) Smoke detector
US5084696A (en) Signal detection system with dynamically adjustable detection threshold
US5701117A (en) Occupancy detector
US5793477A (en) Laser speed monitor disabling system
US4742337A (en) Light-curtain area security system
US5578988A (en) Intrusion detection system having self-adjusting threshold
US20050231353A1 (en) Intrusion detection system including over-under passive infrared optics and a microwave transceiver
JPH0782589B2 (ja) 侵入者検出装置
JPS5818794A (ja) 空間監視用運動体報知器
US4010458A (en) Light gate system
US5107249A (en) Intrusion detection system having improved immunity to false alarm
US4361833A (en) Multi-sensor alarm system and method of protecting a premises
KR102523958B1 (ko) 펄스 페어를 이용한 침입 감지 장치 및 이를 이용한 방법
JP2016505182A (ja) 信号比較制御手段、及びそれからなる盗難防止警報手段並びに無形電気柵
EP0870287B1 (en) Event detection device with fault monitoring capability
US6040769A (en) Detecting device and an alarm system
US5309147A (en) Motion detector with improved signal discrimination
CA3010659A1 (en) Systems and methods for providing a plurality of alarm levels for a motion detector monitoring a region
US3680047A (en) Parametric integrator for condition-responsive systems
US4241335A (en) Automatically supervised alarm system
US3914753A (en) Intruder alarm system
US5534850A (en) Transient control circuit for occupancy detector
US6969859B2 (en) Radiation detecting system
US5382944A (en) Supervised PIR motion-detection system
US5852410A (en) Laser optical path degradation detecting device

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant