KR102520258B1 - Semiconductor packages without mold flash and methods for fabricating the same - Google Patents

Semiconductor packages without mold flash and methods for fabricating the same Download PDF

Info

Publication number
KR102520258B1
KR102520258B1 KR1020160032902A KR20160032902A KR102520258B1 KR 102520258 B1 KR102520258 B1 KR 102520258B1 KR 1020160032902 A KR1020160032902 A KR 1020160032902A KR 20160032902 A KR20160032902 A KR 20160032902A KR 102520258 B1 KR102520258 B1 KR 102520258B1
Authority
KR
South Korea
Prior art keywords
vent hole
outlet
package substrate
abandoned
paid
Prior art date
Application number
KR1020160032902A
Other languages
Korean (ko)
Other versions
KR20170108649A (en
Inventor
조종호
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020160032902A priority Critical patent/KR102520258B1/en
Publication of KR20170108649A publication Critical patent/KR20170108649A/en
Application granted granted Critical
Publication of KR102520258B1 publication Critical patent/KR102520258B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

제1표면에 반대되는 제2표면 상에 반도체 칩(chip)이 실장되고, 제2표면에 위치하는 입구로부터 제1표면에 위치하는 출구로 연장되는 벤트홀(vent hole) 및 벤트홀의 출구 주위에 제1표면으로부터 돌출되도록 세워진 벤트홀 가드(guard)를 포함하는 패키지 기판을 준비하고, 몰드 컴파운드(mold compound)가 반도체 칩을 덮고 반도체 칩과 패키지 기판 사이를 지나 벤트홀로 유입되도록 몰드 컴파운드 및 패키지 기판에 몰딩(molding) 압력을 인가하여 몰딩(molding)하는 반도체 패키지 제조 방법 및 이에 따른 패키지 구조를 제시한다. 벤트홀 가드는 벤딩(bending)되어 벤트홀의 출구를 막아 몰드 컴파운드가 출구로 유출되는 것을 막을 수 있다. A semiconductor chip is mounted on a second surface opposite to the first surface, and a vent hole extending from an inlet located on the second surface to an outlet located on the first surface and around the outlet of the vent hole A package substrate including a vent hole guard protruding from the first surface is prepared, and the mold compound and the package substrate cover the semiconductor chip and pass between the semiconductor chip and the package substrate to flow into the vent hole. A method of manufacturing a semiconductor package in which molding is performed by applying molding pressure to a semiconductor package and a package structure according to the method are presented. The vent hole guard may be bent to block the outlet of the vent hole and prevent the mold compound from flowing out to the outlet.

Figure R1020160032902
Figure R1020160032902

Description

몰드 플래시를 억제한 반도체 패키지 및 제조 방법{Semiconductor packages without mold flash and methods for fabricating the same}Semiconductor packages without mold flash and methods for fabricating the same}

본 출원은 반도체 패키지 기술에 관한 것으로, 몰드 플래시(mold flash)를 억제한 반도체 패키지 및 제조 방법에 관한 것이다. The present application relates to a semiconductor package technology, and relates to a semiconductor package and a manufacturing method suppressing mold flash.

반도체 칩(chip)을 플립 칩 패키지(flip chip package) 구조로 패키지하는 기술이 개발되고 있다. 플립 칩의 하부 갭(under gap)를 채우기 위해서, 다양한 기술적 시도들이 이루어지고 있다. 플립 칩과 패키지 기판 사이에 몰드 컴파운드(mold compound) 물질을 유입시켜 채울 경우, 플립 칩이 실장된 표면에 반대되는 패키지 기판의 이면에 몰드 플래시(mold flash) 현상이 유발될 수 있다. 몰드 플래시 현상은 플립 칩 패키지에 불량을 야기하는 요인이 될 수 있다. A technology for packaging a semiconductor chip in a flip chip package structure is being developed. In order to fill the under gap of the flip chip, various technical attempts have been made. When a mold compound material is introduced and filled between the flip chip and the package substrate, a mold flash phenomenon may be induced on the back surface of the package substrate opposite to the surface on which the flip chip is mounted. The mold flash phenomenon may cause defects in flip chip packages.

본 출원은 몰드 플래시(mold flash)를 억제한 반도체 패키지 제조 방법을 제시하고자 한다. The present application is intended to present a method for manufacturing a semiconductor package suppressing mold flash.

본 출원은 몰드 플래시(mold flash)를 억제한 반도체 패키지 구조를 제시하고자 한다. This application intends to present a semiconductor package structure that suppresses mold flash.

본 출원의 일 관점은, 제1표면에 반대되는 제2표면 상에 반도체 칩(chip)이 실장되고, 상기 제2표면에 위치하는 입구로부터 상기 제1표면에 위치하는 출구로 연장되는 벤트홀(vent hole) 및 상기 벤트홀의 출구 주위에 상기 제1표면으로부터 돌출되도록 세워진 벤트홀 가드(guard)를 포함하는 패키지 기판을 준비하는 단계; 및 몰드 컴파운드(mold compound)가 상기 반도체 칩을 덮고 상기 반도체 칩과 상기 패키지 기판 사이를 지나 상기 벤트홀로 유입되도록 상기 몰드 컴파운드 및 상기 패키지 기판에 몰딩(molding) 압력을 인가하여 몰딩(molding)하는 단계;를 포함하고, 상기 몰딩 중에 상기 벤트홀 가드는 상기 몰딩 압력에 의해 벤딩(bending)되어 상기 벤트홀의 출구를 막아 상기 몰드 컴파운드가 상기 출구로 유출되는 것을 막는 반도체 패키지 제조 방법을 제시한다. In one aspect of the present application, a semiconductor chip is mounted on a second surface opposite to the first surface, and a vent hole extending from an inlet located on the second surface to an outlet located on the first surface ( preparing a package substrate including a vent hole and a vent hole guard built around an outlet of the vent hole to protrude from the first surface; and applying molding pressure to the mold compound and the package substrate so that the mold compound covers the semiconductor chip and passes between the semiconductor chip and the package substrate and flows into the vent hole, thereby molding the mold. and presents a method of manufacturing a semiconductor package in which the vent hole guard is bent by the molding pressure during molding to block the outlet of the vent hole and prevent the mold compound from flowing out to the outlet.

본 출원의 일 관점은, 제1표면에 반대되는 제2표면 상에 반도체 칩(chip)이 실장되고, 상기 제2표면에 위치하는 입구로부터 연장되는 제1벤트홀(vent hole), 상기 제1표면에 위치하는 출구로부터 상기 제1벤트홀에 이어지고 상기 제1표면에 대해 사선 방향으로 연장된 제2벤트홀, 및 상기 제2벤트홀의 출구 주위에 상기 제1표면으로부터 돌출되도록 세워진 벤트홀 가드(guard)를 포함하는 패키지 기판을 준비하는 단계; 및 몰드 컴파운드(mold compound)가 상기 반도체 칩을 덮고 상기 반도체 칩과 상기 패키지 기판 사이를 지나 상기 제1 및 제2벤트홀들로 유입되도록 상기 몰드 컴파운드 및 상기 패키지 기판에 몰딩(molding) 압력을 인가하여 몰딩(molding)하는 단계;를 포함하고, 상기 몰딩 중에 상기 벤트홀 가드는 상기 몰딩 압력에 의해 벤딩(bending)되어 상기 제2벤트홀의 출구를 막아 상기 몰드 컴파운드가 상기 출구로 유출되는 것을 막는 반도체 패키지 제조 방법을 제시한다. In one aspect of the present application, a semiconductor chip is mounted on a second surface opposite to the first surface, and a first vent hole extending from an inlet located on the second surface, the first A second vent hole extending from the outlet located on the surface to the first vent hole and extending in an oblique direction with respect to the first surface, and a vent hole guard erected around the outlet of the second vent hole to protrude from the first surface ( preparing a package substrate including a guard); and applying a molding pressure to the mold compound and the package substrate so that the mold compound covers the semiconductor chip and passes between the semiconductor chip and the package substrate and flows into the first and second vent holes. and molding the semiconductor device, wherein during the molding, the vent hole guard is bent by the molding pressure to block the outlet of the second vent hole, thereby preventing the mold compound from flowing out to the outlet. A package manufacturing method is presented.

본 출원의 일 관점은, 제1표면에 반대되는 제2표면을 가지고, 상기 제1표면에 위치하는 출구로 연장되는 벤트홀(vent hole) 및 상기 제1표면 상에 세워지고 상기 벤트홀의 출구를 막도록 벤딩(bending)된 벤트홀 가드(guard)를 포함하는 패키지 기판; 상기 패키지 기판의 상기 제2표면 상에 실장된 반도체 칩; 및 상기 반도체 칩을 덮고 상기 반도체 칩과 상기 패키지 기판 사이 부분 및 상기 벤트홀 내로 유입되어 상기 벤트홀 가드에 맞닿은 몰드 컴파운드(mold compound);를 포함하는 반도체 패키지를 제시한다. One aspect of the present application has a second surface opposite to the first surface, and has a vent hole extending to an outlet located on the first surface and built on the first surface and an outlet of the vent hole. A package substrate including a bent hole guard (bending) to block; a semiconductor chip mounted on the second surface of the package substrate; and a mold compound covering the semiconductor chip and flowing into a portion between the semiconductor chip and the package substrate and into the vent hole to contact the vent hole guard.

본 출원의 실시예들에 따르면, 몰드 플래시(mold flash)를 억제한 반도체 패키지 제조 방법을 제시하고자 할 수 있다. According to embodiments of the present application, a method for manufacturing a semiconductor package suppressing mold flash may be proposed.

또한, 몰드 플래시(mold flash)를 억제한 반도체 패키지 구조를 제시할 수 있다. In addition, a semiconductor package structure suppressing mold flash can be presented.

도 1은 플립 칩 패키지(flip chip package)를 보여주는 단면도이다.
도 2는 플립 칩 패키지에 발생된 몰드 플래시(mold flash) 현상을 보여주는 평면도이다.
도 3은 일 예에 의한 컴프레션 몰드 시스템(compression mold system)을 보여주는 단면도이다.
도 4 내지 도 9는 일 예에 의한 반도체 패키지 제조 방법을 보여주는 도면들이다.
도 10은 일 예에 의한 반도체 패키지 구조를 보여주는 단면도이다.
도 11 내지 13는 일 예에 의한 반도체 패키지 제조 방법을 보여주는 도면들이다.
도 14는 일 예에 의한 반도체 패키지 구조를 보여주는 단면도이다.
도 15 내지 도 20은 일 예에 의한 패키지 기판의 벤트홀 가드(vent hole guard)를 형성하는 방법을 보여주는 도면들이다. 1 is a cross-sectional view showing a flip chip package.
2 is a plan view showing a mold flash phenomenon generated in a flip chip package.
3 is a cross-sectional view showing a compression mold system according to an example.
4 to 9 are views illustrating a method of manufacturing a semiconductor package according to an example.
10 is a cross-sectional view showing a semiconductor package structure according to an example.
11 to 13 are views illustrating a method of manufacturing a semiconductor package according to an example.
14 is a cross-sectional view showing a semiconductor package structure according to an example.
15 to 20 are views illustrating a method of forming a vent hole guard of a package substrate according to an example.

본 출원의 예의 기재에서 사용하는 용어들은 제시된 실시예에서의 기능을 고려하여 선택된 용어들로서, 그 용어의 의미는 기술 분야에서의 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 사용된 용어의 의미는 본 명세서에 구체적으로 정의된 경우 정의된 정의에 따르며, 구체적인 정의가 없는 경우 당업자들이 일반적으로 인식하는 의미로 해석될 수 있다. 본 출원의 예의 기재에서 "제1" 및 "제2", "상부(top)"및 "하부(bottom or lower)"와 같은 기재는 부재를 구분하기 위한 것이며, 부재 자체를 한정하거나 특정한 순서를 의미하는 것으로 사용된 것은 아니다.Terms used in the description of the examples of the present application are terms selected in consideration of functions in the presented embodiments, and the meanings of the terms may vary depending on the intention or custom of a user or operator in the technical field. The meanings of the terms used follow the definitions defined when specifically defined in this specification, and in the absence of specific definitions, they may be interpreted as meanings generally recognized by those skilled in the art. In the description of the examples of this application, descriptions such as "first" and "second", "top" and "bottom or lower" are for distinguishing members, and limit the members themselves or specify a specific order. It is not used to mean.

반도체 패키지는 반도체 다이 또는 칩과 같은 전자 소자들을 포함할 수 있으며, 반도체 다이 또는 칩은 전자 회로가 집적된 반도체 기판이 다이(die) 또는 칩 형태로 절단 가공된 형태를 포함할 수 있다. 반도체 칩은 DRAM이나 SRAM, FLASH, MRAM, ReRAM, FeRAM 또는 PcRAM과 같은 메모리(memory) 집적회로가 집적된 메모리 칩이나, 또는 반도체 기판에 논리 회로가 집적된 로직(logic) 다이나 에이직(ASIC) 칩을 의미할 수 있다. 패키지 기판은 반도체 칩을 외부의 다른 기기에 전기적을 접속시키기 위한 기판으로, 반도체 기판과 달리 유전 물질층의 기판 바디(body)에 회로 배선(circuit trace)들을 구비할 수 있다. 패키지 기판은 인쇄회로기판(PCB) 형태일 수 있다. 반도체 패키지는 휴대 단말기와 같은 정보통신 기기나, 바이오(bio)나 헬스케어(health care) 관련 전자 기기들, 인간에 착용 가능한(wearable) 전자 기기들에 적용될 수 있다.A semiconductor package may include electronic devices such as a semiconductor die or chip, and the semiconductor die or chip may include a semiconductor substrate having an electronic circuit integrated thereon cut into a die or chip shape. A semiconductor chip is a memory chip in which a memory integrated circuit such as DRAM, SRAM, FLASH, MRAM, ReRAM, FeRAM, or PcRAM is integrated, or a logic die or ASIC in which a logic circuit is integrated on a semiconductor substrate. can mean chips. The package substrate is a substrate for electrically connecting a semiconductor chip to other external devices, and unlike a semiconductor substrate, circuit traces may be provided on a substrate body of a dielectric material layer. The package substrate may be in the form of a printed circuit board (PCB). Semiconductor packages may be applied to information and communication devices such as portable terminals, electronic devices related to bio or health care, and wearable electronic devices.

명세서 전문에 걸쳐 동일한 참조 부호는 동일한 구성 요소를 지칭할 수 있다. 동일한 참조 부호 또는 유사한 참조 부호들은 해당 도면에서 언급 또는 설명되지 않았더라도, 다른 도면을 참조하여 설명될 수 있다. 또한, 참조 부호가 표시되지 않았더라도, 다른 도면들을 참조하여 설명될 수 있다. Like reference numbers throughout the specification may refer to like elements. The same reference numerals or similar reference numerals may be described with reference to other drawings, even if not mentioned or described in the drawings. Also, even if reference numerals are not indicated, description may be made with reference to other drawings.

도 1은 플립 칩 패키지를 보여주는 단면도이고, 도 2는 몰드 플래시를 보여주는 평면도이다. 1 is a cross-sectional view showing a flip chip package, and FIG. 2 is a plan view showing a mold flash.

도 1 및 도 2에 보이듯이, 패키지 기판(10)의 제1표면(11) 상에 실장된 플립 칩(20)을 포함하여 플립 칩 패키지(90)가 이루어질 수 있다. 플립 칩(20)과 패키지 기판(10)은 범프(bump: 30)에 의해 전기적으로 접속될 수 있다. 플립 칩(20)을 덮는 몰드 컴파운드(40)를 몰딩(molding)할 때, 플립 칩(20)과 패키지 기판(10) 사이의 하부 갭을 메우도록 몰드 컴파운드의 흐름(41)을 유도할 수 있다. 패키지 기판(10)을 관통하는 벤트홀(vent hole: 19)로 몰드 컴파운드의 흐름(41)이 이끌리어, 몰드 컴파운드(40)가 플립 칩(20)과 패키지 기판(10) 사이의 하부 갭을 메울 수 있는 기술이 개발되고 있다. As shown in FIGS. 1 and 2 , a flip chip package 90 may be formed including the flip chip 20 mounted on the first surface 11 of the package substrate 10 . The flip chip 20 and the package substrate 10 may be electrically connected by bumps 30 . When the mold compound 40 covering the flip chip 20 is molded, a flow 41 of the mold compound may be induced to fill a lower gap between the flip chip 20 and the package substrate 10. . A flow 41 of the mold compound is led to the vent hole 19 penetrating the package substrate 10, so that the mold compound 40 fills the lower gap between the flip chip 20 and the package substrate 10. technology is being developed.

벤트홀(19)에 유입된 몰드 컴파운드 흐름(41)의 일부는 패키지 기판(10)의 제2표면(13) 상으로 흘러 넘쳐, 제1표면(13) 상에 구비되고 있는 솔더볼 패드(solder ball pad: 15)를 오염시키는 몰드 플래시(45)를 유발할 수 있다. 정상적인 솔더볼 패드(15)에는 솔더볼(50)이 부착되지만, 몰드 플래시(45)에 의해 표면이 오염된 솔더볼 패드(15E)에는 솔더볼(51) 부착되지 못할 수 있다. 몰드 플래시(45)는 패드(15E)의 오염 문제 이외에도 파티클(particle) 유발, 솔더 레지스트(solder resist) 오염 등의 문제를 플립 칩 패키지(90)에 야기하는 원인으로 작용할 수 있다. A portion of the mold compound flow 41 flowing into the vent hole 19 overflows onto the second surface 13 of the package substrate 10 and is provided on the first surface 13 (solder ball pad). pad: 15) may cause mold flash 45 to contaminate. Although the solder balls 50 are attached to the normal solder ball pad 15 , the solder ball 51 may not be attached to the solder ball pad 15E whose surface is contaminated by the mold flash 45 . The mold flash 45 may act as a cause of causing problems such as particle generation and solder resist contamination to the flip chip package 90 in addition to contamination of the pad 15E.

도 3은 일 예에 따른 반도체 패키지의 몰딩(mold)을 위한 컴프레션 몰드 시스템(compression mold system)을 보여주는 개략적인 단면도이다. 도 3에 보이듯이, 컴프레션 몰드 시스템(100)은 반도체 칩(300)을 덮는 몰드 컴파운드의 밀봉재(encapsulant)를 형성하는 컴프레션 몰딩 공정(compression molding process)에 사용되도록 구성될 수 있다. 컴프레션 몰드 시스템(100)은 서로 합쳐져 하나의 몰딩 다이 어셈블리(molding die assembly)를 이루는 제1다이(110)와 제2다이(150)를 포함할 수 있다. 상부 다이일 수 있는 제1다이(110)의 일 표면인 제5표면(111)이 하부 다이일 수 있는 제2다이(150)의 일 표면일 수 있는 제6표면(152)과 마주보도록 제1다이(110)와 제2다이(150)가 배치될 수 있다. 3 is a schematic cross-sectional view showing a compression mold system for molding a semiconductor package according to an example. As shown in FIG. 3 , the compression mold system 100 may be configured to be used in a compression molding process for forming an encapsulant of a mold compound covering the semiconductor chip 300 . The compression mold system 100 may include a first die 110 and a second die 150 that are combined to form one molding die assembly. The fifth surface 111, which is one surface of the first die 110, which may be the upper die, faces the sixth surface 152, which may be one surface of the second die 150, which is the lower die. A die 110 and a second die 150 may be disposed.

제1다이(110)의 제5표면(111)에 패키지 기판(200)이 장착되고, 패키지 기판(200)에 플립 칩 실장된 반도체 칩(300)은 제2다이(150)의 제6표면(152)을 향할 수 있다. 패키지 기판(200)에는 다수의 반도체 칩(300)들이 실장될 수 있다. 제1다이(110)는 진공(vacuum) 흡착으로 패키지 기판(200)을 홀딩(holding)할 수 있다. 제2다이(150)의 제6표면(152)에는 오목한 캐비티(cavity: 155)가 구비되고, 캐비티(155) 내에 몰드 컴파운드 물질(400M)이 구비될 수 있다. 캐비티(155) 내의 바닥 표면(151)은 제2다이(150)의 제6표면(152)으로부터 연장된 표면일 수 있으며, 캐비티(155) 내의 바닥 표면(151) 상에 몰드 컴파운드 물질(400M)이 위치하고, 제2다이의 제6표면(152) 상에는 몰드 컴파운드 물질(400M)이 위치하지 않도록 캐비티(155)가 설정될 수 있다. 제2다이(150)의 제6표면(152) 상에는 이형 필름(release film: 170)이 위치하고, 이형 필름(170)은 캐비티(155) 내의 바닥 표면(151) 상으로 연장되고, 캐비티(155) 내의 이형 필름(170) 부분 상에 몰드 컴파운드 물질(400M)이 위치할 수 있다. The package substrate 200 is mounted on the fifth surface 111 of the first die 110, and the semiconductor chip 300 flip-chip mounted on the package substrate 200 is placed on the sixth surface of the second die 150 ( 152) may be directed. A plurality of semiconductor chips 300 may be mounted on the package substrate 200 . The first die 110 may hold the package substrate 200 by vacuum suction. A concave cavity 155 may be provided on the sixth surface 152 of the second die 150 , and a mold compound material 400M may be provided in the cavity 155 . The bottom surface 151 in the cavity 155 may be a surface extending from the sixth surface 152 of the second die 150, and the mold compound material 400M is formed on the bottom surface 151 in the cavity 155. At this location, the cavity 155 may be set such that the mold compound material 400M is not located on the sixth surface 152 of the second die. A release film 170 is located on the sixth surface 152 of the second die 150, and the release film 170 extends onto the bottom surface 151 in the cavity 155 and forms the cavity 155. A mold compound material 400M may be positioned on the release film 170 inside.

몰드 컴파운드 물질(400M)을 녹인 후, 제1다이(110)가 제2다이(150) 쪽으로 제1이동(123)하거나 또는 제2다이(150)가 제1다이(110) 쪽으로 제2이동(121)하거나 또는 제1다이(110)와 제2다이(150)가 각각 제1이동(123) 및 제2이동하여, 몰드 컴파운드 물질(400M) 및 반도체 칩(300)에 컴프레션 압력을 인가하는 컴프레션 몰딩이 진행될 수 있다. 반도체 칩(300)이 녹은 몰드 컴파운드 물질(400M) 내에 함침되도록 컴프레션 몰딩될 수 있다. 이러한 컴프레션 몰딩에 의해서 반도체 칩(300)을 덮는 몰드 컴파운드의 층이 몰딩될 수 있다. 이러한 컴프레션 몰딩 과정은 이형 필름(170)을 이용하여 다이들(110, 150)의 클리닝(cleaning)없이 연속 몰딩 과정이 가능하다. After melting the mold compound material 400M, the first die 110 first moves 123 toward the second die 150 or the second die 150 moves toward the first die 110 ( 121) or compression in which compression pressure is applied to the mold compound material 400M and the semiconductor chip 300 by first movement 123 and second movement of the first die 110 and the second die 150, respectively. Molding may proceed. The semiconductor chip 300 may be compression molded to be impregnated in the melted mold compound material 400M. A layer of a mold compound covering the semiconductor chip 300 may be molded by such compression molding. Such a compression molding process may be performed continuously using the release film 170 without cleaning the dies 110 and 150 .

도 4 내지 도 9는 일 예에 따른 반도체 패키지 제조 방법을 보여준다. 4 to 9 show a method of manufacturing a semiconductor package according to an example.

도 4에 보이듯이, 몰딩 과정이 수행될 컴프레션 몰드 시스템(100)의 제1다이(110)의 제5표면(111)에 패키지 기판(200)를 장착한다. 패키지 기판(200)의 제1표면(201)이 제1다이(110)의 제5표면(111)에 대향되도록 패키지 기판(200)을 제1다이(110)가 진공 흡착을 이용하여 홀딩할 수 있다. 패키지 기판(200)의 제1표면(201)으로부터 돌출되도록 구비된 벤트홀 가드(guard; 251)가 제1다이(110)의 제5표면(111)에 끝단이 접촉하도록, 패키지 기판(200)이 제1다이(110)에 장착될 수 있다. As shown in FIG. 4 , the package substrate 200 is mounted on the fifth surface 111 of the first die 110 of the compression mold system 100 where the molding process is to be performed. The first die 110 may hold the package substrate 200 so that the first surface 201 of the package substrate 200 faces the fifth surface 111 of the first die 110 using vacuum suction. there is. A vent hole guard 251 provided to protrude from the first surface 201 of the package substrate 200 has an end in contact with the fifth surface 111 of the first die 110, the package substrate 200 It may be mounted on the first die 110 .

벤트홀 가드(251)는 패키지 기판(200)을 실질적으로 관통하도록 구비된 벤트홀(vent hole: 290)의 주위에 위치할 수 있다. 도 4의 벤트홀(290) 부근의 패키지 기판(200) 부분을 확대 제시한 도 5에 보이듯이, 패키지 기판(200)의 제1표면(201)에 벤트홀(290)의 출구(291)가 위치하고, 패키지 기판(200)의 제1표면(201)에 반대되는 측에 위치하는 제2표면(203)에 벤트홀(290)의 입구(293)가 위치할 수 있다. 벤트홀(290)은 출구(291)의 직경(R1)이 입구(293)의 직경(R2) 보다 작은 크기를 갖는 테이퍼 홀(tapered hole) 형상으로 형성될 수 있다. 벤트홀(290)의 출구(291)의 직경(R1)은 입구(293)의 직경(R2)에 비해 1/2 배 정도 작은 크기일 수 있다. 벤트홀(290)의 출구(291)의 직경(R1)은 대략 100㎛일 수 있고, 입구(293)의 직경(R2)은 대략 200㎛일 수 있다. 벤트홀(290)의 내측벽은 경사진 측벽을 가질 수 있다. 벤트홀(290)의 테이퍼 홀 형상은 벤트홀(290) 내에 유입되는 몰드 컴파운드 물질이 출구(291) 바깥으로 유출되는 것을 억제하는 작용에 도움을 줄 수 있다. The vent hole guard 251 may be positioned around a vent hole 290 provided to substantially penetrate the package substrate 200 . As shown in FIG. 5, which is an enlarged view of the portion of the package substrate 200 near the vent hole 290 of FIG. 4, the outlet 291 of the vent hole 290 is formed on the first surface 201 of the package substrate 200. The inlet 293 of the vent hole 290 may be located on the second surface 203 located on the side opposite to the first surface 201 of the package substrate 200 . The vent hole 290 may be formed in a tapered hole shape in which the diameter R1 of the outlet 291 is smaller than the diameter R2 of the inlet 293 . The diameter R1 of the outlet 291 of the vent hole 290 may be about 1/2 smaller than the diameter R2 of the inlet 293 . The diameter R1 of the outlet 291 of the vent hole 290 may be approximately 100 μm, and the diameter R2 of the inlet 293 may be approximately 200 μm. An inner wall of the vent hole 290 may have an inclined side wall. The tapered hole shape of the vent hole 290 may help suppress the flow of the mold compound material flowing into the vent hole 290 to the outside of the outlet 291 .

도 5에 보이듯이, 벤트홀 가드(251)는 패키지 기판(200)의 제1표면(201) 상으로 돌출되고, 또한, 패키지 기판(200)의 제1표면(201) 상에 위치하는 회로 배선 제1트레이스 패턴(trace pattern: 211)을 덮고 있는 제1유전층(261)의 표면 상으로 돌출되도록 연장될 수 있다. 벤트홀 가드(251)는 패키지 기판(200)의 제1유전층(261)의 표면 상으로 돌출된 높이는 대략 벤트홀(290)의 출구(291)의 직경(R1)의 절반 정도 크기를 가질 수 있다. 예컨대, 벤트홀 가드(251)는 제1유전층(261)의 표면 상으로 대략 50㎛ 정도 높이로 돌출되도록 연장될 수 있다. As shown in FIG. 5 , the vent hole guard 251 protrudes onto the first surface 201 of the package substrate 200, and also circuit wiring located on the first surface 201 of the package substrate 200. It may extend to protrude onto the surface of the first dielectric layer 261 covering the first trace pattern 211 . The vent hole guard 251 may have a height protruding from the surface of the first dielectric layer 261 of the package substrate 200 to about half of the diameter R1 of the outlet 291 of the vent hole 290. . For example, the vent hole guard 251 may protrude from the surface of the first dielectric layer 261 to a height of about 50 μm.

벤트홀 가드(251)는 벤트홀(290)의 내측벽을 덮는 가드 연장부(250)로부터 이어지도록 연장될 수 있어, 벤트홀(290)의 내측벽의 경사각(292)와 실질적으로 동일한 경사각을 패키지 기판(200)의 제1표면(201)과 가질 수 있다. 벤트홀(290)의 내측벽을 덮는 가드 연장부(250)는 테이퍼 실린더(tapered cylinder) 형상을 가질 수 있어, 가드 연장부(250)로부터 연장되는 형상의 벤트홀 가드(251) 또한 테이퍼 실린더 형상이 연장된 형상을 가질 수 있다. 벤트홀 가드(251)는 패키지 기판(200)의 제1표면(201)에 대해 경사각(292)를 가지며 기울어진 형상으로 세워질 수 있다. 벤트홀 가드(251)는 벤트홀(290)의 출구(291) 중심쪽으로 기울어진 형상으로 세워질 수 있다The vent hole guard 251 may extend from the guard extension part 250 covering the inner wall of the vent hole 290 to have substantially the same inclination angle as the inclination angle 292 of the inner wall of the vent hole 290. It may have a first surface 201 of the package substrate 200. The guard extension 250 covering the inner wall of the vent hole 290 may have a tapered cylinder shape, so that the vent hole guard 251 extending from the guard extension 250 also has a tapered cylinder shape. It may have this elongated shape. The vent hole guard 251 has an inclination angle 292 with respect to the first surface 201 of the package substrate 200 and may be erected in an inclined shape. The vent hole guard 251 may be erected in an inclined shape towards the center of the outlet 291 of the vent hole 290.

도 4를 도 5와 함께 참조하면, 패키지 기판(200)의 제1표면(201)에는 패키지 기판(200)을 외부 기기와 전기적으로 접속하기 위한 외측 접속 패드(210)가 구비될 수 있다. 외측 접속 패드(210)는 패키지 기판(200)의 제1표면(201)에 위치하는 회로 배선 제1트레이스 패턴(trace pattern: 211)의 일부로 구비될 수 있다. 솔더 볼(solder ball)과 같은 외측 커넥터(connector)가 외측 접속 패드(210)에 랜딩(landing)하여 접속하도록, 외측 접속 패드(210)의 표면 일부는 제1유전층(261)에 의해 열려 노출될 수 있다. 외측 접속 패드(210)는 구리(Cu)층과 같은 도전층을 포함할 수 있다. Referring to FIG. 4 together with FIG. 5 , an external connection pad 210 for electrically connecting the package substrate 200 to an external device may be provided on the first surface 201 of the package substrate 200 . The external connection pad 210 may be provided as a part of a circuit wiring first trace pattern 211 positioned on the first surface 201 of the package substrate 200 . A portion of the surface of the external connection pad 210 is exposed by being opened by the first dielectric layer 261 so that an external connector such as a solder ball lands on and is connected to the external connection pad 210. can The external connection pad 210 may include a conductive layer such as a copper (Cu) layer.

패키지 기판(200)의 제2표면(203) 상에 반도체 칩(300)이 업다운(up down) 방식으로, 즉, 플립 칩 방식으로 실장될 수 있다. 패키지 기판(200)의 제2표면(203)에 마주보도록 위치하는 반도체 칩(300)의 제3표면(303)에 외부로의 접속을 위한 접속 칩 패드(330)들이 노출될 수 있다. 내측 접속 패드(230)가 패키지 기판(200)의 제2표면(203)에 위치하는 회로 배선 제2트레이스 패턴(trace pattern: 231)의 일부로 구비될 수 있다. 내측 접속 패드(230)들은 반도체 칩(300)의 칩 패드(330)들과 각각 대향되도록 위치할 수 있다. 내측 접속 패드(230)의 표면 일부는 제2유전층(263)에 의해 열려 노출될 수 있다. 제1유전층(261)이나 제2유전층(263)은 솔더 레지스트 물질(solder resist material)을 포함할 수 있다. 내측 접속 패드(230)와 칩 패드(330)를 연결하는 내측 커넥터(connector: 350)가 구비될 수 있다. 내측 커넥터(350)는 범프(bump) 형상을 가질 수 있다. 반도체 칩(300)의 제3표면(303)에 반대되는 제4표면(301)은 패키지 기판(200)의 제2표면(203)과 동일한 방향을 향할 수 있다. The semiconductor chip 300 may be mounted on the second surface 203 of the package substrate 200 in an up-down manner, that is, in a flip-chip manner. Connection chip pads 330 for external connection may be exposed on the third surface 303 of the semiconductor chip 300 positioned to face the second surface 203 of the package substrate 200 . The inner connection pad 230 may be provided as a part of a circuit wiring second trace pattern 231 positioned on the second surface 203 of the package substrate 200 . The inner connection pads 230 may be positioned to face each other with the chip pads 330 of the semiconductor chip 300 . A portion of the surface of the inner connection pad 230 may be open and exposed by the second dielectric layer 263 . The first dielectric layer 261 or the second dielectric layer 263 may include a solder resist material. An inner connector 350 connecting the inner connection pad 230 and the chip pad 330 may be provided. The inner connector 350 may have a bump shape. The fourth surface 301 opposite to the third surface 303 of the semiconductor chip 300 may face the same direction as the second surface 203 of the package substrate 200 .

도 6에 보이듯이, 컴프레션 몰드 시스템(100)의 제1다이(110)에 패키지 기판(200)을 장착한 후, 제1다이(110)에 제2다이(150)가 합쳐지도록 제1다이(110)를 제1방향으로 초기 제1이동(123A)시키고 제2다이(150)를 제2반향으로 초기 제2이동(121A)시킬 수 있다. 제2다이(150)의 캐비티(155) 내에 준비된 용융된 몰드 컴파운드(400) 내로 반도체 칩(300)이 함침되도록, 제1다이(110)가 이동하여 압축 압력이 반도체 칩(300)에 전달될 수 있다. 제1다이(110)의 초기 제1이동(123A) 및 제2다이(150)의 초기 제2이동(121A)에 의해서, 용융된 몰드 컴파운드(400)는 제2다이(150)의 캐비티(155)의 바닥 표면(151)으로부터 압축 압력을 전달받아, 반도체 칩(300)과 패키지 기판(200) 사이의 언더 갭(G0)으로 흘러 들어갈 수 있다. 패키지 기판(200)의 벤트홀(290)은 몰드 컴파운드(400) 흐름이 벤트홀(290)로 흘러 들러가도록 이끌어 줌으로써, 반도체 칩(300)과 패키지 기판(200) 사이의 언더 갭(G0)이 몰드 컴파운드(400)의 흐름에 의해 채워지도록 유도할 수 있다. 몰드 컴파운드(400)의 벤트홀(290)을 채우는 부분(401)의 끝단(401A)은 벤트홀(290)의 출구(291)를 향할 수 있다. As shown in FIG. 6, after mounting the package substrate 200 on the first die 110 of the compression mold system 100, the first die 110 is combined with the second die 150 so that the first die ( 110 may be initially moved 123A in the first direction and the second die 150 may be moved 121A in the second direction. The first die 110 is moved so that the semiconductor chip 300 is impregnated into the molten mold compound 400 prepared in the cavity 155 of the second die 150, and compression pressure is transmitted to the semiconductor chip 300. can By the initial first movement 123A of the first die 110 and the initial second movement 121A of the second die 150, the molten mold compound 400 is transferred to the cavity 155 of the second die 150. ) may receive compression pressure from the bottom surface 151 and flow into the under gap G0 between the semiconductor chip 300 and the package substrate 200 . The vent hole 290 of the package substrate 200 guides the flow of the mold compound 400 into the vent hole 290 so that the under gap G0 between the semiconductor chip 300 and the package substrate 200 is formed. It can be induced to be filled by the flow of the mold compound 400. The end 401A of the portion 401 filling the vent hole 290 of the mold compound 400 may face the outlet 291 of the vent hole 290 .

제1다이(110)의 초기 제1이동(123A) 및 제2다이(150)의 초기 제2이동(121A)을 포함하는 컴프레션 몰딩의 초기 단계에서, 패키지 기판(200)은 제1다이(110)에 홀딩되고 있으며, 패키지 기판(200)으로부터 돌출되도록 경사지게 세워진 형상의 벤트홀 가드(251)에 의해 패키지 기판(200)과 제1다이(110)는 일정 간격의 갭(G1)을 가질 수도 있다. 컴프레션 몰딩의 초기 단계에서, 몰드 컴파운드(400)에 인가되는 몰딩 압력, 즉, 컴프레션 압력은 벤트홀(290)로 흘러드는 몰드 컴파운드(400)의 흐름을 제공하는 원동력으로 사용되고, 벤트홀(290)의 출구(291)에 위치하는 벤트홀 가드(251)는 출구(291)를 열어주는 상태를 유지할 수 있다. In an initial stage of compression molding including an initial first movement 123A of the first die 110 and an initial second movement 121A of the second die 150, the package substrate 200 is formed by the first die 110 ), and the package substrate 200 and the first die 110 may have a gap G1 at a constant interval by the vent hole guard 251 having a shape inclined to protrude from the package substrate 200. . In the initial stage of compression molding, the molding pressure applied to the mold compound 400, that is, the compression pressure, is used as a driving force to provide a flow of the mold compound 400 flowing into the vent hole 290, and the vent hole 290 The vent hole guard 251 located at the outlet 291 of may maintain a state of opening the outlet 291.

도 7에 보이듯이, 컴프레션 몰딩 과정이 진행되어 제1다이(110)의 제1이동(123B)이 더 진행되고, 제2다이(150)의 제2이동(121B)이 더 진행되면서, 몰드 컴파운드(400)에 인가되는 몰딩(molding) 압력, 즉, 컴프레션 압력은 더 증가되고, 몰드 컴파운드(400)의 벤트홀(290)을 채우는 부분(401)의 끝단(401B)은 벤트홀(290)의 출구(291)로 더 가까이 이동할 수 있다. 제1다이(110)의 제1이동(123B) 및 제2다이(150)의 제2이동(121B)을 포함하는 컴프레션 몰딩의 중간 단계에서, 제1다이(110)로부터 벤트홀 가드(251B)에 인가되는 컴프레션 압력이 증가하고, 이러한 압력에 의해서 벤트홀 가드(251B)가 벤딩(bending)되기 시작할 수 있다. 초기의 벤트홀 가드(도 6의 251)는 패키지 기판(200)에 대해서 경사지게 세워진 형상을 가지므로, 컴프레션 압력에 의해서 벤트홀 가드(251B)는 출구(291)를 점차 가려주도록 벤딩될 수 있다. 벤트홀 가드(251B)가 벤딩되며, 패키지 기판(200)과 제1다이(110) 사이의 갭(G2)은 점차 줄어들 수 있다. 벤트홀 가드(251B)는 구리와 같은 금속층을 포함하여 이루어져 덕타일(ductile)한 특성을 가져 휘어 벤딩될 수 있다.As shown in FIG. 7, as the compression molding process proceeds, the first movement 123B of the first die 110 further proceeds, and the second movement 121B of the second die 150 further proceeds, and the mold compound The molding pressure applied to 400, that is, the compression pressure, is further increased, and the end 401B of the portion 401 filling the vent hole 290 of the mold compound 400 is of the vent hole 290. You can move closer to exit 291. In the middle stage of compression molding including the first movement 123B of the first die 110 and the second movement 121B of the second die 150, the vent hole guard 251B from the first die 110 The compression pressure applied to increases, and the vent hole guard 251B may start to bend due to this pressure. Since the initial vent hole guard ( 251 in FIG. 6 ) has an inclined shape with respect to the package substrate 200 , the vent hole guard 251B may be bent to gradually cover the outlet 291 by compression pressure. The vent hole guard 251B is bent, and the gap G2 between the package substrate 200 and the first die 110 may gradually decrease. The vent hole guard 251B includes a metal layer such as copper and has a ductile characteristic so that it can be bent.

도 8 및 도 9에 보이듯이, 컴프레션 몰딩 과정이 진행되어 제1다이(110)의 제1이동(123C)이 최종적으로 더 진행되고, 제2다이(150)의 제2이동(121C)이 최종적으로 더 진행되면서, 더 증가된 컴프레션 압력에 의해서 벤트홀 가드(251C)는 출구(291)를 실질적으로 가려 차단하도록 벤딩될 수 있다. 벤트홀 가드(251C)가 최종적으로 벤딩되며, 패키지 기판(200)과 제1다이(110) 사이의 갭(G3)은 줄어들 수 있다. 몰드 컴파운드(400)에 인가되는 컴프레션 압력은 더 증가되며, 몰드 컴파운드(400)의 벤트홀(290)을 채우는 부분(401)의 컴프레션 압력은 더 증가되고, 몰드 컴파운드(400)의 벤트홀(290)을 채우는 부분(401)의 끝단(401C)은 벤트홀(290)의 출구(291) 끝에 다다르게 되지만, 벤트홀(290)의 출구(291)는 벤딩된 벤트홀 가드(251C)에 의해 실질적으로 폐쇄되어 닫힌 상태이어서, 몰드 컴파운드(400)의 벤트홀(290)을 채우는 부분(401)의 끝단(401C)은 벤트홀(290)의 출구(291)에서 벤딩된 벤트홀 가드(251C)에 의해 차단될 수 있다. 몰드 컴파운드(400)의 벤트홀(290)을 채우는 부분(401)의 끝단 부분(401C)은 벤트홀(290)의 출구(291)에서 벤딩된 벤트홀 가드(251C)에 의해 막혀 출구(291) 바깥으로 흘러 넘치지 못한다. 이와 같이 벤딩된 벤트홀 가드(251C)에 의해 몰드 컴파운드(400)의 벤트홀(290)을 채우는 부분(401)이 벤트홀(290)의 출구(291) 바깥으로 흘러 넘치지 못하므로, 몰드 플래시(도 1의 45)가 발생되는 것을 방지할 수 있다. 벤딩된 벤트홀 가드(251C)들의 끝단 부분들은 서로 마주보도록 벤딩될 수 있고, 벤딩된 벤트홀 가드(251C)들의 끝단 부분들 사이에 틈(251D)이 발생할 수도 있다. 8 and 9, the compression molding process proceeds, the first movement 123C of the first die 110 finally proceeds, and the second movement 121C of the second die 150 finally proceeds. As it proceeds further, the vent hole guard 251C may be bent to substantially cover and block the outlet 291 by the increased compression pressure. The vent hole guard 251C is finally bent, and the gap G3 between the package substrate 200 and the first die 110 may be reduced. The compression pressure applied to the mold compound 400 is further increased, the compression pressure of the portion 401 filling the vent hole 290 of the mold compound 400 is further increased, and the vent hole 290 of the mold compound 400 is further increased. The end 401C of the portion 401 filling the ) reaches the end of the outlet 291 of the vent hole 290, but the outlet 291 of the vent hole 290 is substantially blocked by the bent vent hole guard 251C. Since it is closed and closed, the end 401C of the part 401 filling the vent hole 290 of the mold compound 400 is bent at the outlet 291 of the vent hole 290 by the bent hole guard 251C. may be blocked. The end portion 401C of the portion 401 filling the vent hole 290 of the mold compound 400 is blocked by the bent hole guard 251C at the outlet 291 of the vent hole 290, and the outlet 291 It does not overflow to the outside. Since the part 401 filling the vent hole 290 of the mold compound 400 does not flow out of the outlet 291 of the vent hole 290 by the bent hole guard 251C as described above, the mold flash ( 45 in FIG. 1 can be prevented from occurring. End portions of the bent vent hole guards 251C may be bent to face each other, and a gap 251D may occur between the end portions of the bent vent hole guards 251C.

몰드 컴파운드(400)를 컴프레션 몰딩한 후, 제1다이(110) 및 제2다이(150)를 후퇴시켜 몰드 컴파운드(400)의 밀봉 구조가 반도체 칩(300)을 덮어 보호하는 반도체 패키지를 형성할 수 있다. 이후에, 개개의 개별 반도체 패키지로 분리하는 싱귤레이션(singulation) 과정을 수행하여 개별 반도체 패키지를 형성할 수 있다. After compression molding the mold compound 400, the first die 110 and the second die 150 are retracted to form a semiconductor package in which the sealing structure of the mold compound 400 covers and protects the semiconductor chip 300. can Thereafter, individual semiconductor packages may be formed by performing a singulation process of separating the semiconductor packages into individual semiconductor packages.

도 10은 일 예에 의한 반도체 패키지를 보여준다. 10 shows a semiconductor package according to an example.

도 10에 보이듯이, 싱귤레이션 후 분리된 개별 패키지(1000)는 패키지 기판(200) 및 몰드 컴파운드(400)에 함침된 반도체 칩(300)을 포함할 수 있다. 싱귤레이션으로 개별 반도체 패키지(1000)로 분리하기 이전에, 외측 접속 패드(210)에 외측 커넥터(500)를 부착할 수 있다. 외측 커넥터(500)는 솔더 볼 형상을 가질 수 있다. 개별 반도체 패키지(1000)는 패키지 기판(200)의 일 표면일 수 있는 제2표면(203) 상에 플립 칩 본딩(bonding)된 반도체 칩(300)을 포함하여 구성될 수 있다. 반도체 칩(300)은 몰드 컴파운드(400)에 의해 덮혀 보호될 수 있다. 몰드 컴파운드(400)는 반도체 칩(300)과 패키지 기판(200) 사이의 갭 부분을 채우는 부분(403)을 가지도록 연장될 수 있고, 또한, 패키지 기판(200)을 관통하는 벤트홀(290)을 채우는 몰드 컴파운드 부분(401)을 가지도록 연장될 수 있다. 패키지 기판(200)의 일 표면에 반대되는 다른 표면인 제1표면(201)에 벤트홀(290)의 출구(291)를 벤딩된 벤트홀 가드(251C)가 차단하고 있어, 벤트홀(290)을 채우는 몰드 컴파운드 부분(401)의 끝단 부분(401C)은 벤트홀(290)의 출구(291) 바깥으로 흘러나가지 못하게 된다. As shown in FIG. 10 , an individual package 1000 separated after singulation may include a package substrate 200 and a semiconductor chip 300 impregnated in a mold compound 400 . Prior to separation into individual semiconductor packages 1000 through singulation, the external connectors 500 may be attached to the external connection pads 210 . The outer connector 500 may have a solder ball shape. The individual semiconductor package 1000 may include the semiconductor chip 300 flip-chip bonded on the second surface 203 , which may be one surface of the package substrate 200 . The semiconductor chip 300 may be covered and protected by the mold compound 400 . The mold compound 400 may extend to have a portion 403 that fills a gap between the semiconductor chip 300 and the package substrate 200, and also has a vent hole 290 penetrating the package substrate 200. It may be extended to have a mold compound portion 401 filling the . The bent vent hole guard 251C blocks the outlet 291 of the vent hole 290 on the first surface 201, which is the other surface opposite to one surface of the package substrate 200, so that the vent hole 290 The end portion 401C of the mold compound portion 401 filling the mold compound portion 401 is prevented from flowing out of the outlet 291 of the vent hole 290.

패키지 기판(200)을 실질적으로 관통하는 벤트홀(290)은 입구(293)의 직경이 출구(291)의 직경 보다 클 수 있으며, 벤트홀(290)은 경사진 측벽을 가지는 테이퍼 홀 형상을 가질 수 있다. 벤딩된 벤트홀 가드(251C)로부터 벤트홀(290)의 내측벽을 덮도록 가드 연장부(250)가 연장될 수 있다. 벤트홀 가드(251C)는 구리와 같은 금속층을 포함하여 이루어질 수 있다. 패키지 기판(200)의 제1표면(201) 상에는 제1트레이스 패턴(211)의 일부 일 수 있는 외측 접속 패드(210)들을 구비할 수 있고, 제1트레이스 패턴(211)들을 덮고 외측 접속 패드(210)를 열어 노출시키는 제1유전층(261)이 구비될 수 있다. 패키지 기판(200)의 제2표면(203) 상에는 제2트레이스 패턴(231)의 일부 일 수 있는 내측 접속 패드(230)들을 구비할 수 있고, 제2트레이스 패턴(231)들을 덮고 내측 접속 패드(230)를 열어 노출시키는 제2유전층(263)이 구비될 수 있다.The diameter of the inlet 293 of the vent hole 290 substantially penetrating the package substrate 200 may be greater than the diameter of the outlet 291, and the vent hole 290 may have a tapered hole shape having an inclined side wall. can A guard extension 250 may extend from the bent vent hole guard 251C to cover the inner wall of the vent hole 290 . The vent hole guard 251C may include a metal layer such as copper. On the first surface 201 of the package substrate 200, external connection pads 210, which may be part of the first trace pattern 211, may be provided, covering the first trace patterns 211, and external connection pads ( A first dielectric layer 261 opening and exposing 210 may be provided. On the second surface 203 of the package substrate 200, inner connection pads 230, which may be part of the second trace pattern 231, may be provided, covering the second trace patterns 231, and inner connection pads ( A second dielectric layer 263 opening and exposing 230 may be provided.

반도체 칩(300)은 패키지 기판(200)에 대향되는 일 표면일 수 있는 제3표면(303)에 접속 칩 패드(330)들을 구비할 수 있고, 제3표면(303)에 반대되는 제4표면(301)은 몰드 컴파운드(400)와 접촉하여 덮일 수 있다. 반도체 칩(300)의 접속 칩 패드(330)와 패키지 기판(200)의 내측 접속 패드(230)를 전기적으로 연결하는 내측 커넥터(350)가 구비될 수 있다. 내측 커넥터(350)와 이웃하는 다른 내측 커넥터(350) 사이를 몰드 컴파운드 부분(403)이 채워 몰드언더필(MUF: Molded UnderFill) 구조가 이루어질 수 있다. 몰드 컴파운드(400)의 측면(400S)는 패키지 기판(200)의 측면(200S)에 정렬되어 반도체 패키지(1000)의 평탄한 측면을 이룰 수 있다. The semiconductor chip 300 may have connection chip pads 330 on a third surface 303, which may be one surface opposite to the package substrate 200, and a fourth surface opposite to the third surface 303. 301 may be covered in contact with mold compound 400 . An inner connector 350 electrically connecting the connection chip pad 330 of the semiconductor chip 300 and the inner connection pad 230 of the package substrate 200 may be provided. A molded underfill (MUF) structure may be formed by filling the mold compound portion 403 between the inner connector 350 and another inner connector 350 adjacent thereto. The side surface 400S of the mold compound 400 may be aligned with the side surface 200S of the package substrate 200 to form a flat side surface of the semiconductor package 1000 .

도 11 내지 도 13은 일 예에 따른 반도체 패키지 제조 방법을 보여준다. 11 to 13 show a method of manufacturing a semiconductor package according to an example.

도 11에 보이듯이, 컴프레션 몰드 시스템의 제1다이(2110)의 제5표면(2111)에 패키지 기판(2200)를 장착한다. 패키지 기판(2200)의 제1표면(2201)으로부터 벤트홀 가드(2251)가 돌출되도록 구비되어, 제1다이(2110)의 제5표면(2111)에 끝단이 접촉할 수 있다. 벤트홀 가드(2251)는, 도 12에 보이듯이, 패키지 기판(2200)의 제1표면(2201)으로부터 패키지 기판(2200)의 바디(body) 내로 사선 방향으로 연장되는 제2벤트홀(2295)의 출구(2295X) 주위에 위치할 수 있다. 도 12는 제2벤트홀(2295) 부근의 패키지 기판(2200) 부분을 확대하여 제시하고 있다. 패키지 기판(2200)의 일 표면일 수 있는 제1표면(2201)에 반대되는 다른 표면일 수 있는 제2표면(2203)에 입구(2290N)을 가지는 제1벤트홀(2290)이 제2표면(2203)으로부터 실질적으로 수직하게 패키지 기판(2200)의 바디 내로 연장되는 홀(hole)로 구비될 수 있다. As shown in FIG. 11 , a package substrate 2200 is mounted on the fifth surface 2111 of the first die 2110 of the compression mold system. The vent hole guard 2251 is provided so as to protrude from the first surface 2201 of the package substrate 2200, so that an end thereof may contact the fifth surface 2111 of the first die 2110. As shown in FIG. 12, the vent hole guard 2251 includes a second vent hole 2295 extending in a diagonal direction from the first surface 2201 of the package substrate 2200 into the body of the package substrate 2200. may be located around the outlet 2295X of 12 shows an enlarged portion of the package substrate 2200 near the second vent hole 2295. A first vent hole 2290 having an inlet 2290N on a second surface 2203, which may be another surface opposite to the first surface 2201, which may be one surface of the package substrate 2200, may be a second surface ( 2203 may be provided as a hole extending substantially vertically into the body of the package substrate 2200 .

제1벤트홀(2290)은 패키지 기판(2200)을 부분적으로 리세스(recess)하여 바닥 부분(2200B)이 패키지 기판(2200)의 일부로 막힌 오목한 홀 형상을 가질 수 있다. 패키지 기판(2200)의 표면들(2201, 2203)에 대해서 실질적으로 수직한 제1벤트홀(2290)에, 패키지 기판(2200)의 표면들(2201, 2203)에 대해서 사선 방향으로 연장된 제2벤트홀(2295)이 만나 상통하게 될 수 있다. 제2벤트홀(2295)는 제1벤트홀(2290)에 일정 각도(2296)를 이루며 만나 상통할 수 있다. 제1벤트홀(2290) 및 제1벤트홀(2290)으로부터 브랜치(branch)된 제2벤트홀(2295)가 하나의 전체적인 벤트홀 구조를 이룰 수 있다. 다수의 제2벤트홀(2295)들이 제1벤트홀(2290)의 주위에 위치하여, 제1벤트홀(2290)과 연결될 수 있다. The first vent hole 2290 may have a concave hole shape in which the bottom portion 2200B is partially blocked by partially recessing the package substrate 2200 . A second vent hole 2290 substantially perpendicular to the surfaces 2201 and 2203 of the package substrate 2200 extends in an oblique direction with respect to the surfaces 2201 and 2203 of the package substrate 2200 . The vent hole 2295 may meet and communicate. The second vent hole 2295 may meet and communicate with the first vent hole 2290 at an angle 2296 . The first vent hole 2290 and the second vent hole 2295 branched from the first vent hole 2290 may form one overall vent hole structure. A plurality of second vent holes 2295 may be located around the first vent hole 2290 and connected to the first vent hole 2290 .

제1벤트홀(2290)의 직경(R3)는 제2벤트홀(2295)의 직경(R4)에 비해 큰 수치를 가질 수 있다. 예컨대, 제1벤트홀(2290)의 직경(R3)은 대략 200㎛일 수 있는 반면, 제2벤트홀(2295)의 직경(R4)는 대략 50㎛일 수 있다. 제1벤트홀(2290)의 직경(R3)이 대략 200㎛이므로 입구(2290N)의 직경 또한 대략 200㎛로 커 몰드 컴파운드 부분(도 11의 2401)의 유입이 상대적으로 용이하도록 유도할 수 있고, 제2벤트홀(2295)의 직경(R4)이 대략 50㎛이므로 출구(2295X)의 직경 또한 대략 50㎛로 상대적으로 협소해 몰드 컴파운드 부분(도 11의 2402)의 유입이 상대적으로 제약되도록 유도하여, 출구(2295X) 바깥으로 몰드 컴파운드 부분(2402)의 끝단 부분(2402A)가 유출되는 것을 억제할 수 있다. 패키지 기판(2200)의 제2표면(2203)으로부터의 기계적 드릴링(drilling)으로 제1벤트홀(2290)을 형성한 후, 패키지 기판(2200)의 제1표면(2201)으로부터의 또 다른 기계적 드릴링으로 제2벤트홀(2295)을 형성하여 전체적인 벤트홀 구조를 형성할 수 있다. The diameter R3 of the first vent hole 2290 may have a greater value than the diameter R4 of the second vent hole 2295 . For example, the diameter R3 of the first vent hole 2290 may be about 200 μm, while the diameter R4 of the second vent hole 2295 may be about 50 μm. Since the diameter R3 of the first vent hole 2290 is approximately 200 μm, the diameter of the inlet 2290N is also approximately 200 μm, so that the mold compound portion (2401 in FIG. 11) can be introduced relatively easily, Since the diameter R4 of the second vent hole 2295 is approximately 50 μm, the diameter of the outlet 2295X is also relatively narrow, approximately 50 μm, leading to relatively restricting the inflow of the mold compound portion (2402 in FIG. 11). , the end portion 2402A of the mold compound portion 2402 can be prevented from flowing out of the outlet 2295X. After forming the first vent hole 2290 by mechanical drilling from the second surface 2203 of the package substrate 2200, another mechanical drilling from the first surface 2201 of the package substrate 2200 By forming the second vent hole 2295 as a whole, it is possible to form the entire vent hole structure.

도 12에 보이듯이, 벤트홀 가드(2251)는 패키지 기판(2200)의 제1표면(2201) 상으로 사선 방향으로 세워져 돌출되고, 또한, 패키지 기판(2200)의 제1표면(2201) 상에 위치하는 회로 배선 제1트레이스 패턴(2211)을 덮고 있는 제1유전층(2261)의 표면 상으로 돌출되도록 연장될 수 있다. 벤트홀 가드(2251)는 패키지 기판(2200)의 제1유전층(2261)의 표면 상으로 돌출된 부분의 길이는 대략 제2벤트홀(2290)의 출구(2295X)의 직경(R4) 정도의 크기를 가질 수 있다. 예컨대, 벤트홀 가드(2251)는 제1유전층(2261)의 표면 상으로 대략 50㎛ 정도 길이로 돌출되도록 연장될 수 있다. As shown in FIG. 12 , the vent hole guard 2251 protrudes in an oblique direction on the first surface 2201 of the package substrate 2200, and also on the first surface 2201 of the package substrate 2200. It may extend so as to protrude onto the surface of the first dielectric layer 2261 covering the positioned circuit wiring first trace pattern 2211 . In the vent hole guard 2251, the length of the protruding part on the surface of the first dielectric layer 2261 of the package substrate 2200 is approximately equal to the diameter R4 of the outlet 2295X of the second vent hole 2290. can have For example, the vent hole guard 2251 may protrude from the surface of the first dielectric layer 2261 to a length of about 50 μm.

벤트홀 가드(2251)는 제2벤트홀(2295)의 내측벽을 덮는 가드 제1연장부(2250B)로부터 이어지도록 연장될 수 있어, 제2벤트홀(2295)의 내측벽의 경사각(2296)와 실질적으로 동일한 경사각을 패키지 기판(2200)의 제1표면(2201)과 가질 수 있다. 제2벤트홀(2295)의 내측벽을 덮는 가드 제1연장부(2250B)는 제1벤트홀(2290) 내의 내측벽을 덮도록 연장되는 가드 제2연장부(2250A)에 이어질 수 있다. The vent hole guard 2251 may extend from the first extension part 2250B covering the inner wall of the second vent hole 2295, so that the inclination angle 2296 of the inner wall of the second vent hole 2295 The first surface 2201 of the package substrate 2200 may have an inclination angle substantially equal to . The first extension part 2250B of the guard covering the inner wall of the second vent hole 2295 may follow the second extension part 2250A of the guard extending to cover the inner wall of the first vent hole 2290 .

도 11을 도 12와 함께 참조하면, 패키지 기판(2200)의 제1표면(2201)에는 패키지 기판(2200)을 외부 기기와 전기적으로 접속하기 위한 외측 접속 패드(2210)가 구비될 수 있다. 외측 접속 패드(2210)는 패키지 기판(2200)의 제1표면(2201)에 위치하는 회로 배선 제1트레이스 패턴(2211)의 일부로 구비될 수 있다. 외측 커넥터가 외측 접속 패드(2210)에 랜딩하도록, 외측 접속 패드(2210)의 표면 일부는 제1유전층(2261)에 의해 열려 노출될 수 있다. 외측 접속 패드(2210)는 구리(Cu)층과 같은 도전층을 포함할 수 있다. Referring to FIG. 11 together with FIG. 12 , external connection pads 2210 for electrically connecting the package substrate 2200 to external devices may be provided on the first surface 2201 of the package substrate 2200 . The external connection pad 2210 may be provided as a part of the circuit wiring first trace pattern 2211 positioned on the first surface 2201 of the package substrate 2200 . A portion of the surface of the external connection pad 2210 may be opened and exposed by the first dielectric layer 2261 so that the external connector may land on the external connection pad 2210 . The external connection pad 2210 may include a conductive layer such as a copper (Cu) layer.

패키지 기판(2200)의 제2표면(2203) 상에 반도체 칩(2300)이 플립 칩 실장될 수 있다. 패키지 기판(2200)의 제2표면(2203)에 마주보도록 위치하는 반도체 칩(2300)의 제3표면(2303)에 외부로의 접속을 위한 접속 칩 패드(2330)들이 노출될 수 있다. 내측 접속 패드(2230)가 패키지 기판(2200)의 제2표면(2203)에 위치하는 회로 배선 제2트레이스 패턴(2231)의 일부로 구비될 수 있다. 내측 접속 패드(2230)들의 표면 일부는 제2유전층(2263)에 의해 열려 노출될 수 있다. 제1유전층(2261)이나 제2유전층(2263)은 솔더 레지스트 물질을 포함할 수 있다. 내측 접속 패드(2230)와 칩 패드(2330)를 연결하는 내측 커넥터(2350)가 구비될 수 있다. 내측 커넥터(2350)는 범프 형상을 가질 수 있다. 반도체 칩(2300)의 제3표면(2303)에 반대되는 제4표면(2301)은 패키지 기판(2200)의 제2표면(2203)과 동일한 방향을 향할 수 있다. The semiconductor chip 2300 may be flip-chip mounted on the second surface 2203 of the package substrate 2200 . Connection chip pads 2330 for external connection may be exposed on the third surface 2303 of the semiconductor chip 2300 positioned to face the second surface 2203 of the package substrate 2200 . The inner connection pad 2230 may be provided as a part of the circuit wiring second trace pattern 2231 positioned on the second surface 2203 of the package substrate 2200 . A portion of the surface of the inner connection pads 2230 may be open and exposed by the second dielectric layer 2263 . The first dielectric layer 2261 or the second dielectric layer 2263 may include a solder resist material. An inner connector 2350 connecting the inner connection pad 2230 and the chip pad 2330 may be provided. The inner connector 2350 may have a bump shape. The fourth surface 2301 opposite to the third surface 2303 of the semiconductor chip 2300 may face the same direction as the second surface 2203 of the package substrate 2200 .

도 11에 보이듯이, 컴프레션 몰드 시스템의 제1다이(2110)에 패키지 기판(2200)을 장착한 후, 제1다이(2110)에 제2다이(2150)가 합쳐지도록 제1다이(2110)를 제1방향으로 초기 제1이동(2123A)시키고 제2다이(2150)를 제2반향으로 초기 제2이동(2121A)시킬 수 있다. 제2다이(2150)의 캐비티(2155) 내에 준비된 용융된 몰드 컴파운드(2400) 내로 반도체 칩(2300)이 함침되도록, 제1다이(2110)가 이동하여 압축 압력이 반도체 칩(2300)에 전달될 수 있다. 제1다이(2110)의 초기 제1이동(2123A) 및 제2다이(2150)의 초기 제2이동(2121A)에 의해서, 용융된 몰드 컴파운드(2400)는 제2다이(2150)의 캐비티(2155)의 바닥 표면(2151)으로부터 압축 압력을 전달받아, 반도체 칩(2300)과 패키지 기판(2200) 사이의 언더 갭으로 흘러 들어갈 수 있다. 패키지 기판(2200)의 벤트홀 구조(2290, 2295)는 몰드 컴파운드(2400) 흐름이 벤트홀 구조(2290, 2295)로 흘러 들러가도록 이끌어 줌으로써, 반도체 칩(2300)과 패키지 기판(2200) 사이의 언더 갭이 몰드 컴파운드(2400)의 흐름에 의해 채워지도록 유도할 수 있다. 몰드 컴파운드(2400)는 제1벤트홀(2290) 내로 흘러들어 제1벤트홀(2290)을 채우는 몰드 컴파운드 부분(2401)을 이루고, 계속하여 제2벤트홀(2295) 내로 흘러들어 제2벤트홀(2295)를 채우는 몰드 컴파운드 부분(2402)이 이루어진다. 벤트홀 구조(2290, 2295)를 채우는 부분(2401, 2402)의 끝단(2402A)은 제2벤트홀(2295)의 출구(2295X)를 향할 수 있다. As shown in FIG. 11 , after mounting the package substrate 2200 on the first die 2110 of the compression mold system, the first die 2110 is assembled so that the second die 2150 is combined with the first die 2110. An initial first movement 2123A in the first direction and an initial second movement 2121A of the second die 2150 in the second direction may be performed. The first die 2110 is moved so that the semiconductor chip 2300 is impregnated into the molten mold compound 2400 prepared in the cavity 2155 of the second die 2150, and compression pressure is transmitted to the semiconductor chip 2300. can By the initial first movement 2123A of the first die 2110 and the initial second movement 2121A of the second die 2150, the molten mold compound 2400 moves into the cavity 2155 of the second die 2150. ) may receive compression pressure from the bottom surface 2151 and flow into the under gap between the semiconductor chip 2300 and the package substrate 2200 . The vent hole structures 2290 and 2295 of the package substrate 2200 lead the flow of the mold compound 2400 to flow into the vent hole structures 2290 and 2295, thereby providing a barrier between the semiconductor chip 2300 and the package substrate 2200. The under gap may be induced to be filled by the flow of the mold compound 2400 . The mold compound 2400 flows into the first vent hole 2290 to form a mold compound portion 2401 filling the first vent hole 2290, and then flows into the second vent hole 2295 to form the second vent hole. A mold compound portion 2402 filling 2295 is formed. Ends 2402A of the portions 2401 and 2402 filling the vent hole structures 2290 and 2295 may face the outlet 2295X of the second vent hole 2295 .

제1다이(2110)의 초기 제1이동(2123A) 및 제2다이(2150)의 초기 제2이동(2121A)을 포함하는 컴프레션 몰딩의 초기 단계에서, 몰드 컴파운드(2400)에 인가되는 컴프레션 압력은 벤트홀 구조(2290, 2295)로 흘러드는 몰드 컴파운드(2400)의 흐름을 제공하는 원동력으로 사용되고, 제2벤트홀(2295)의 출구(2295X)에 위치하는 벤트홀 가드(2251)는 출구(2295X)를 열어주는 상태를 유지할 수 있다. In the initial stage of compression molding including the initial first movement 2123A of the first die 2110 and the initial second movement 2121A of the second die 2150, the compression pressure applied to the mold compound 2400 is The vent hole guard 2251, which is used as a driving force for providing the flow of the mold compound 2400 flowing into the vent hole structures 2290 and 2295 and is located at the outlet 2295X of the second vent hole 2295, is the outlet 2295X. ) can be kept open.

도 13에 보이듯이, 컴프레션 몰딩 과정이 진행되어 제1다이(2110)의 제1이동이 더 진행되고, 제2다이(2150)의 제2이동이 더 진행되면서, 몰드 컴파운드(2400)에 인가되는 컴프레션 압력은 더 증가되고, 몰드 컴파운드(2400)의 벤트홀 구조(2290, 2295)를 채우는 부분(2401, 2402)의 끝단(2401C)은 제2벤트홀(2295)의 출구(2295X)로 더 가까이 이동할 수 있다. 컴프레션 몰딩 과정이 더 진행되어 제1다이(2110) 및 제2다이(2150)의 이동이 최종적으로 진행되면, 더 증가된 컴프레션 압력에 의해서 벤트홀 가드(2251C)는 출구(2295X)를 실질적으로 가려 차단하도록 벤딩될 수 있다. 벤트홀 가드(2251C)가 최종적으로 벤딩되며, 몰드 컴파운드(2400)의 제2벤트홀(2295)를 채우는 부분(2402)의 끝단(2402C)은 제2벤트홀(2295)의 출구(2295X) 끝에 다다르게 되지만, 제2벤트홀(2295)의 출구(2295X)는 벤딩된 벤트홀 가드(2251C)에 의해 실질적으로 폐쇄되어 닫힌 상태이다. 이에 따라, 몰드 컴파운드(2400)의 제2벤트홀(2295)을 채우는 부분(2402)의 끝단(2402C)은 제2벤트홀(2295)의 출구(2295X)에서 벤딩된 벤트홀 가드(2251C)에 접촉되어 차단될 수 있다. 몰드 컴파운드(2400)의 제2벤트홀(2295)을 채우는 부분(2402)의 끝단 부분(2402C)은 제2벤트홀(2295)의 출구(2295X) 바깥으로 흘러 넘치지 못하고, 이에 따라 몰드 플래시(도 1의 45)가 발생되는 것을 방지할 수 있다. As shown in FIG. 13, as the compression molding process progresses, the first movement of the first die 2110 further progresses, and the second movement of the second die 2150 further progresses, the applied to the mold compound 2400 The compression pressure is further increased, and the ends 2401C of the parts 2401 and 2402 filling the vent hole structures 2290 and 2295 of the mold compound 2400 are brought closer to the outlet 2295X of the second vent hole 2295. can move When the compression molding process further proceeds and the movement of the first die 2110 and the second die 2150 finally proceeds, the vent hole guard 2251C substantially covers the outlet 2295X by the increased compression pressure. Can be bent to block. The vent hole guard 2251C is finally bent, and the end 2402C of the part 2402 filling the second vent hole 2295 of the mold compound 2400 is at the end of the outlet 2295X of the second vent hole 2295. However, the outlet 2295X of the second vent hole 2295 is substantially closed by the bent vent hole guard 2251C and is in a closed state. Accordingly, the end 2402C of the portion 2402 filling the second vent hole 2295 of the mold compound 2400 is bent at the outlet 2295X of the second vent hole 2295 to the bent hole guard 2251C. Contact can be blocked. The end portion 2402C of the portion 2402 filling the second vent hole 2295 of the mold compound 2400 does not flow out of the outlet 2295X of the second vent hole 2295, and thus the mold flash (also shown in FIG. 1 of 45) can be prevented from occurring.

몰드 컴파운드(2400)를 컴프레션 몰딩한 후, 제1다이(2110) 및 제2다이(2150)를 후퇴시켜 몰드 컴파운드(2400)가 반도체 칩(2300)을 덮어 보호하는 반도체 패키지를 형성할 수 있다. 이후에, 개개의 개별 반도체 패키지로 분리하는 싱귤레이션(singulation) 과정을 수행하여 개별 반도체 패키지를 형성할 수 있다. After compression molding the mold compound 2400 , the first die 2110 and the second die 2150 may be retracted to form a semiconductor package in which the mold compound 2400 covers and protects the semiconductor chip 2300 . Thereafter, individual semiconductor packages may be formed by performing a singulation process of separating the semiconductor packages into individual semiconductor packages.

도 14는 일 예에 의한 반도체 패키지를 보여준다. 14 shows a semiconductor package according to an example.

도 14에 보이듯이, 싱귤레이션 후 분리된 개별 패키지(2000)는 패키지 기판(2200) 및 몰드 컴파운드(2400)에 함침된 반도체 칩(2300)을 포함할 수 있다. 싱귤레이션으로 개별 반도체 패키지(2000)로 분리하기 이전에, 외측 접속 패드(2210)에 외측 커넥터(2500)를 부착할 수 있다. 외측 커넥터(2500)는 솔더 볼 형상을 가질 수 있다. 개별 반도체 패키지(2000)는 패키지 기판(2200)의 일 표면일 수 있는 제2표면(2203) 상에 플립 칩 본딩된 반도체 칩(2300)을 포함하여 구성될 수 있다. 몰드 컴파운드(2400)는 반도체 칩(2300)과 패키지 기판(2200) 사이의 갭 부분을 채우는 부분(2403)을 가지도록 연장될 수 있고, 또한, 패키지 기판(2200)을 관통하는 제1벤트홀(2290)을 채우는 몰드 컴파운드 부분(2401) 및 제2벤트홀(2295)을 채우는 몰드 컴파운드 부분(2402)가지도록 연장될 수 있다. 패키지 기판(2200)의 일 표면에 반대되는 다른 표면인 제1표면(2201)에 제2벤트홀(2295)의 출구(2295X)를 차단하도록 벤딩된 벤트홀 가드(251C)가 차단하고 있어, 제2벤트홀(2295)을 채우는 몰드 컴파운드 부분(2402)의 끝단 부분(2402C)은 제2벤트홀(2295)의 출구(2295X) 바깥으로 흘러나가지 못하게 된다. As shown in FIG. 14 , an individual package 2000 separated after singulation may include a package substrate 2200 and a semiconductor chip 2300 impregnated in a mold compound 2400 . Prior to separation into individual semiconductor packages 2000 through singulation, the external connectors 2500 may be attached to the external connection pads 2210 . The outer connector 2500 may have a solder ball shape. The individual semiconductor package 2000 may include a semiconductor chip 2300 flip-chip bonded on a second surface 2203 , which may be one surface of the package substrate 2200 . The mold compound 2400 may extend to have a portion 2403 filling a gap between the semiconductor chip 2300 and the package substrate 2200, and may also have a first vent hole penetrating the package substrate 2200. 2290 and a mold compound portion 2402 filling the second vent hole 2295. The vent hole guard 251C bent to block the exit 2295X of the second vent hole 2295 on the first surface 2201, which is the other surface opposite to one surface of the package substrate 2200, is blocking the first surface 2201. The end portion 2402C of the mold compound portion 2402 filling the second vent hole 2295 is prevented from flowing out of the outlet 2295X of the second vent hole 2295.

벤딩된 벤트홀 가드(2251C)로부터 제2벤트홀(2295)의 내측벽을 덮도록 가드 제1연장부(2250B)가 연장될 수 있고, 제1벤트홀(2290)의 내측벽을 덮도록 가드 제2연장부(2250A)가 더 연장될 수 있다. 벤트홀 가드(2251C)는 구리와 같은 금속층을 포함하여 이루어질 수 있다. 패키지 기판(2200)의 제1표면(2201) 상에는 제1트레이스 패턴(2211)의 일부 일 수 있는 외측 접속 패드(2210)들을 구비할 수 있고, 제1트레이스 패턴(2211)들을 덮고 외측 접속 패드(2210)를 열어 노출시키는 제1유전층(2261)이 구비될 수 있다. 패키지 기판(2200)의 제2표면(2203) 상에는 제2트레이스 패턴(2231)의 일부 일 수 있는 내측 접속 패드(2230)들을 구비할 수 있고, 제2트레이스 패턴(2231)들을 덮고 내측 접속 패드(2230)를 열어 노출시키는 제2유전층(2263)이 구비될 수 있다.A first extension part 2250B of the guard may be extended from the bent vent hole guard 2251C to cover the inner wall of the second vent hole 2295, and the guard may cover the inner wall of the first vent hole 2290. The second extension part 2250A may further extend. The vent hole guard 2251C may include a metal layer such as copper. On the first surface 2201 of the package substrate 2200, external connection pads 2210, which may be part of the first trace pattern 2211, may be provided, covering the first trace patterns 2211, and external connection pads ( A first dielectric layer 2261 opening and exposing 2210 may be provided. On the second surface 2203 of the package substrate 2200, inner connection pads 2230, which may be part of the second trace pattern 2231, may be provided, and the inner connection pads ( A second dielectric layer 2263 opening and exposing 2230 may be provided.

반도체 칩(2300)은 패키지 기판(2200)에 대향되는 일 표면일 수 있는 제3표면(2303)에 접속 칩 패드(2330)들을 구비할 수 있고, 제3표면(2303)에 반대되는 제4표면(2301)은 몰드 컴파운드(2400)와 접촉하여 덮일 수 있다. 반도체 칩(2300)의 접속 칩 패드(2330)와 패키지 기판(2200)의 내측 접속 패드(2230)를 전기적으로 연결하는 내측 커넥터(2350)가 구비될 수 있다. 내측 커넥터(2350)와 이웃하는 다른 내측 커넥터(2350) 사이를 몰드 컴파운드 부분(2403)이 채워 몰드언더필(MUF) 구조가 이루어질 수 있다. 몰드 컴파운드(2400)의 측면(2400S)은 패키지 기판(2200)의 측면(2200S)에 정렬되어 반도체 패키지(2000)의 평탄한 측면을 이룰 수 있다.The semiconductor chip 2300 may have connection chip pads 2330 on a third surface 2303, which may be one surface opposite to the package substrate 2200, and a fourth surface opposite to the third surface 2303. 2301 may be covered by contact with mold compound 2400 . An inner connector 2350 electrically connecting the connection chip pad 2330 of the semiconductor chip 2300 and the inner connection pad 2230 of the package substrate 2200 may be provided. A mold underfill (MUF) structure may be formed by filling the mold compound portion 2403 between the inner connector 2350 and another inner connector 2350 adjacent thereto. The side surface 2400S of the mold compound 2400 may be aligned with the side surface 2200S of the package substrate 2200 to form a flat side surface of the semiconductor package 2000 .

도 15 내지 도 20은 일 예에 의한 패키지 기판의 벤트홀 가드를 형성하는 방법을 보여준다. 15 to 20 show a method of forming a vent hole guard of a package substrate according to an example.

도 15에 보이듯이, 유전 물질의 바디(body)를 포함하는 패키지 기판(3200)의 제1표면(3201) 및 이에 반대되는 제2표면(3203) 상에 각각 제1도전층(3212) 및 제2도전층(3232)를 형성할 수 있다. 제1도전층(3212) 및 제2도전층(3232)은 각각 구리층을 포함할 수 있다. 제1도전층(3212) 및 제2도전층(3232)이 양쪽 표면들(3201, 3203)에 구비된 패키지 기판(3200)은 씨씨엘(CCL: Copper Clad Laminate) 기판으로 구비될 수 있다. As shown in FIG. 15 , a first conductive layer 3212 and a second conductive layer 3212 are formed on a first surface 3201 and a second surface 3203 opposite to the first surface 3201 of a package substrate 3200 including a body of a dielectric material. A second conductive layer 3232 may be formed. Each of the first conductive layer 3212 and the second conductive layer 3232 may include a copper layer. The package substrate 3200 in which the first conductive layer 3212 and the second conductive layer 3232 are provided on both surfaces 3201 and 3203 may be provided as a CCL (Copper Clad Laminate) substrate.

도 16에 보이듯이, 패키지 기판(3200)의 어느 한 표면인 제1표면(3201) 상에 마스크층(mask layer: 3800)을 형성한다. 패키지 기판(3200)의 제1표면(3201) 상에 드라이 필름(dry film)을 라미네이션(lamination)하여 마스크층(3800)을 형성할 수 있다. As shown in FIG. 16 , a mask layer 3800 is formed on a first surface 3201 of a package substrate 3200 . The mask layer 3800 may be formed by laminating a dry film on the first surface 3201 of the package substrate 3200 .

도 17에 보이듯이, 패키지 기판(3200)의 다른 한 표면인 제2표면(3203)으로부터 제1표면(3201)으로 연장되고, 마스크층(3800)을 관통하는 벤트홀(3290)을 형성한다. 이산화탄소(CO2)레이저 광을 이용하는 레이저 드릴링 공정을 이용하여 벤트홀(3290)을 형성할 수 있다. 레이저 드릴링을 이용할 경우 벤트홀(3290)은 출구(3291)의 직경(R1)이 입구(3293)의 직경(R2)에 비해 작은 테이퍼 홀(tapered hole) 형상으로 형성될 수 있다. 기계적 드릴링 공정을 적용할 경우 드릴 비트(drill bit)의 직경에 의존하여 출구와 입구의 직경이 실질적으로 동일하고 내측벽이 실질적으로 수직한 관통홀이 형성될 수 있으나, 레이저 드릴링 공정을 적용하므로 레이저 드릴링이 시작되는 입구(3293)의 직경(R2)이 가장 넓고 내부로 레이저 드릴링이 진행되며 레이저 파워(laser power)의 감소로 홀의 직경이 순차적으로 감소될 수 있다. 레이저 드릴링의 경우 벤트홀(3290)의 스팟 크기(spot size)가 30㎛까지 작게 구현할 수 있어, 벤트홀(3290)의 입구(3293)의 직경(R2) 및 출구(3291)의 직경(R1)을 상대적으로 작게 형성할 수 있다. 벤트홀(3290)이 형성되며 벤트홀(3290)의 경사진 내측벽(3299)가 노출되고, 또한, 벤트홀(3290)이 마스크층(3280)을 관통하도록 연장되어 마스크층(3280)의 측면(3809)이 벤트홀(3290)의 내측벽(3299)에 이어지는 측면으로 노출될 수 있다. As shown in FIG. 17 , a vent hole 3290 extending from the second surface 3203 that is another surface of the package substrate 3200 to the first surface 3201 and passing through the mask layer 3800 is formed. The vent hole 3290 may be formed using a laser drilling process using carbon dioxide (CO 2 ) laser light. When laser drilling is used, the vent hole 3290 may be formed in a tapered hole shape where the diameter R1 of the outlet 3291 is smaller than the diameter R2 of the inlet 3293. When the mechanical drilling process is applied, a through hole having substantially the same diameters of the outlet and the inlet and the inner wall being substantially vertical may be formed depending on the diameter of the drill bit, but by applying the laser drilling process, The diameter R2 of the inlet 3293 where drilling starts is the widest, and laser drilling proceeds to the inside, and the diameter of the hole may be sequentially reduced due to a decrease in laser power. In the case of laser drilling, the spot size of the vent hole 3290 can be implemented as small as 30 μm, so that the diameter R2 of the inlet 3293 and the diameter R1 of the outlet 3291 of the vent hole 3290 can be formed relatively small. A vent hole 3290 is formed, and an inclined inner wall 3299 of the vent hole 3290 is exposed, and the vent hole 3290 extends to pass through the mask layer 3280 to form a side surface of the mask layer 3280. 3809 may be exposed to the side following the inner wall 3299 of the vent hole 3290.

도 18에 보이듯이, 벤트홀(3290)의 내측벽(3299)을 덮고, 마스크층(3800)의 노출된 측면(3809)를 덮도록 연장되는 금속층(3250, 3251)을 형성하여,마스크층(3800)의 측면(3809)를 덮는 벤트홀 가드(3251)을 형성하고, 벤트홀 가드(3251)로부터 연장되어 벤트홀(3290)의 내측벽(3299)를 덮는 가드 연장부(3250)을 형성한다. 금속층(3250, 3251)은 구리 도금 과정으로 형성될 수 있다. 금속층(3250, 3251)은 마스크층(3800)의 표면 상으로 연장될 수 있으나, 후속 과정에서 마스크층(3800)이 제거되며 마스크층(3800) 상에 위치하는 금속층 부분을 함께 제거될 수 있다. 벤트홀 가드(3251)의 높이(H) 또는 패키지 기판(3200)으로부터 돌출된 길이는 마스크층(3800)의 두께(T)에 의존하여 설정될 수 있다. 벤트홀 가드(3251)는 제1도전층(3212) 상으로 돌출되어 세워진 형상을 가질 수 있다. 18, by forming metal layers 3250 and 3251 extending to cover the inner wall 3299 of the vent hole 3290 and covering the exposed side surface 3809 of the mask layer 3800, the mask layer ( A vent hole guard 3251 covering the side surface 3809 of the 3800 is formed, and a guard extension 3250 extending from the vent hole guard 3251 and covering the inner wall 3299 of the vent hole 3290 is formed. . The metal layers 3250 and 3251 may be formed through a copper plating process. The metal layers 3250 and 3251 may extend onto the surface of the mask layer 3800, but in a subsequent process, the mask layer 3800 may be removed and a portion of the metal layer positioned on the mask layer 3800 may be removed together. The height H of the vent hole guard 3251 or the length protruding from the package substrate 3200 may be set depending on the thickness T of the mask layer 3800 . The vent hole guard 3251 may have a shape protruding from the first conductive layer 3212 .

도 19에 보이듯이, 마스크층(3800)을 제거하여 벤트홀 연장부(3250)으로부터 연장되고, 패키지 기판(3200) 및 제1도전층(3212) 상으로 돌출되도록 세워진 형상의 벤트홀 가드(3251)를 형성할 수 있다. As shown in FIG. 19 , a vent hole guard 3251 extending from the vent hole extension part 3250 by removing the mask layer 3800 and protruding from the package substrate 3200 and the first conductive layer 3212 is erected. ) can be formed.

도 20에 보이듯이, 제1도전층(3212) 및 제2도전층(3232)을 패터닝하여 제1트레이스 패턴의 일부일 수 있는 외측 접속 패드(3210) 및 제2트레이스 패턴의 일부일 수 있는 내측 접속 패드(3230)를 패터닝할 수 있다. 이와 같이 패키지 기판(3200)의 벤트홀(3290)의 출구(3291) 주위에 출구(3291)를 컴프레션 몰드 과정에서 폐쇄시킬 수 있는 벤트홀 가드(3251)를 구비한 패키지 기판(3200)를 형성할 수 있다. 벤트홀 가드(3251)를 구비한 패키지 기판(3200)은 몰드 플래시를 억제하는 플립 칩 패키지 형태의 반도체 패키지를 형성하는 데 적용될 수 있다. As shown in FIG. 20 , the first conductive layer 3212 and the second conductive layer 3232 are patterned to form outer connection pads 3210 that may be part of the first trace pattern and inner connection pads that may be part of the second trace pattern. (3230) can be patterned. In this way, a package substrate 3200 having a vent hole guard 3251 capable of closing the outlet 3291 during the compression molding process is formed around the outlet 3291 of the vent hole 3290 of the package substrate 3200. can The package substrate 3200 including the vent-hole guard 3251 may be applied to form a semiconductor package in the form of a flip chip package that suppresses mold flash.

상술한 바와 같이 본 출원의 실시 형태들을 도면들을 예시하며 설명하지만, 이는 본 출원에서 제시하고자 하는 바를 설명하기 위한 것이며, 세밀하게 제시된 형상으로 본 출원에서 제시하고자 하는 바를 한정하고자 한 것은 아니다. 본 출원에서 제시한 기술적 사상이 반영되는 한 다양한 다른 변형예들이 가능할 것이다.As described above, the embodiments of the present application are exemplified and described, but this is for explaining what is intended to be presented in the present application, and is not intended to limit what is intended to be presented in the present application in a detailed manner. Various other modifications will be possible as long as the technical ideas presented in this application are reflected.

110, 150: 컴플레션 몰드 다이, 200: 패키지 기판,
251: 벤트홀 가드, 290: 벤트홀,
300: 반도체 칩, 400: 몰드 컴파운드. 110, 150: compression mold die, 200: package substrate,
251: vent hole guard, 290: vent hole,
300: semiconductor chip, 400: mold compound.

Claims (28)

제1표면에 반대되는 제2표면 상에 반도체 칩(chip)이 실장되고, 상기 제2표면에 위치하는 입구로부터 상기 제1표면에 위치하는 출구로 연장되는 벤트홀(vent hole) 및 상기 벤트홀의 출구 주위에 상기 제1표면으로부터 돌출되도록 세워진 벤트홀 가드(guard)를 포함하는 패키지 기판을 준비하는 단계; 및
몰드 컴파운드(mold compound)가 상기 반도체 칩을 덮고 상기 반도체 칩과 상기 패키지 기판 사이를 지나 상기 벤트홀로 유입되도록 상기 몰드 컴파운드 및 상기 패키지 기판에 몰딩(molding) 압력을 인가하여 몰딩(molding)하는 단계;를 포함하고,
상기 몰딩 중에 상기 벤트홀 가드는 상기 몰딩 압력에 의해 벤딩(bending)되어 상기 벤트홀의 출구를 막아 상기 몰드 컴파운드가 상기 출구로 유출되는 것을 막는 반도체 패키지 제조 방법. A semiconductor chip is mounted on a second surface opposite to the first surface, and a vent hole extending from an inlet located on the second surface to an outlet located on the first surface and the vent hole preparing a package substrate including a vent hole guard built to protrude from the first surface around the outlet; and
molding by applying a molding pressure to the mold compound and the package substrate so that the mold compound covers the semiconductor chip and passes between the semiconductor chip and the package substrate and flows into the vent hole; including,
During the molding, the vent hole guard is bent by the molding pressure to block an outlet of the vent hole to prevent the mold compound from flowing out to the outlet. ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈◈Claim 2 was abandoned when the registration fee was paid.◈ 제1항에 있어서,
상기 몰딩(molding)하는 단계는
제1다이 및 상기 제1다이에 마주보고 상기 몰드 컴파운드가 배치된 제2다이들 중의 상기 제1다이에
상기 벤트홀 가드가 상기 제1다이에 대향하도록 상기 패키지 기판을 장착하는 단계; 및
상기 몰드 컴파운드 내로 상기 반도체 칩이 함침되도록 상기 몰드 컴파운드 및 상기 패키지 기판에 컴프레션 (compression) 압력을 인가하기 위해서 상기 제1다이 및 상기 제2다이를 이동시키는 단계;를 포함하는 반도체 패키지 제조 방법. According to claim 1,
The molding step is
A first die and a first die of second dies facing the first die and having the mold compound disposed thereon
mounting the package substrate so that the vent hole guard faces the first die; and
and moving the first die and the second die to apply compression pressure to the mold compound and the package substrate so that the semiconductor chip is impregnated into the mold compound. ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈◈Claim 3 was abandoned when the registration fee was paid.◈ 제1항에 있어서,
상기 벤트홀 가드는
상기 몰딩(molding) 압력에 의해 벤딩되도록 덕타일(ductile)한 금속층을 포함하여 형성되는 반도체 패키지 제조 방법. According to claim 1,
The vent hole guard
A method for manufacturing a semiconductor package comprising a metal layer ductile to be bent by the molding pressure. ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈◈Claim 4 was abandoned when the registration fee was paid.◈ 제3항에 있어서,
상기 벤트홀 가드는
상기 덕타일한 금속층으로서 구리층을 포함하여 형성되는 반도체 패키지 제조 방법. According to claim 3,
The vent hole guard
A semiconductor package manufacturing method comprising a copper layer as the ductile metal layer. ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈◈Claim 5 was abandoned when the registration fee was paid.◈ 제1항에 있어서,
상기 벤트홀 가드는
상기 벤트홀의 출구 중심을 향하여 기울어지도록 세워진 형상을 가지는 반도체 패키지 제조 방법. According to claim 1,
The vent hole guard
A method of manufacturing a semiconductor package having a shape erected so as to be inclined toward the center of the outlet of the vent hole. ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈◈Claim 6 was abandoned when the registration fee was paid.◈ 제1항에 있어서,
상기 벤트홀 가드는
상기 벤트홀의 출구를 에워싸도록 세워진 테이퍼 실린더(tapered cylinder) 형상으로 형성되는 반도체 패키지 제조 방법. According to claim 1,
The vent hole guard
A method of manufacturing a semiconductor package formed in the shape of a tapered cylinder erected to surround an outlet of the vent hole. ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈◈Claim 7 was abandoned when the registration fee was paid.◈ 제1항에 있어서,
상기 벤트홀 가드는
상기 벤트홀의 내측벽을 덮도록 연장되는 반도체 패키지 제조 방법. According to claim 1,
The vent hole guard
A semiconductor package manufacturing method extending to cover an inner wall of the vent hole. ◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈◈Claim 8 was abandoned when the registration fee was paid.◈ 제1항에 있어서,
상기 벤트홀은
상기 입구의 직경이 상기 출구의 직경 보다 크게 형성되는 반도체 패키지 제조 방법. According to claim 1,
The vent hole
A method of manufacturing a semiconductor package, wherein a diameter of the inlet is larger than a diameter of the outlet. ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈◈Claim 9 was abandoned when the registration fee was paid.◈ 제1항에 있어서,
상기 벤트홀은
상기 입구의 직경이 상기 출구의 직경 보다 큰 테이퍼 홀(tapered hole) 형상으로 형성되는 반도체 패키지 제조 방법. According to claim 1,
The vent hole
A semiconductor package manufacturing method in which the diameter of the inlet is formed in the shape of a tapered hole larger than the diameter of the outlet. ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈◈Claim 10 was abandoned when the registration fee was paid.◈ 제1항에 있어서,
상기 반도체 칩은
상기 패키지 기판 상에 플립 칩 본딩(flip chip bonding)되는 반도체 패키지 제조 방법. According to claim 1,
The semiconductor chip
A semiconductor package manufacturing method comprising flip chip bonding on the package substrate. 제1표면에 반대되는 제2표면 상에 반도체 칩(chip)이 실장되고, 상기 제2표면에 위치하는 입구로부터 연장되는 제1벤트홀(vent hole), 상기 제1표면에 위치하는 출구로부터 상기 제1벤트홀에 이어지고 상기 제1표면에 대해 사선 방향으로 연장된 제2벤트홀, 및 상기 제2벤트홀의 출구 주위에 상기 제1표면으로부터 돌출되도록 세워진 벤트홀 가드(guard)를 포함하는 패키지 기판을 준비하는 단계; 및
몰드 컴파운드(mold compound)가 상기 반도체 칩을 덮고 상기 반도체 칩과 상기 패키지 기판 사이를 지나 상기 제1 및 제2벤트홀들로 유입되도록 상기 몰드 컴파운드 및 상기 패키지 기판에 몰딩(molding) 압력을 인가하여 몰딩(molding)하는 단계;를 포함하고,
상기 몰딩 중에 상기 벤트홀 가드는 상기 몰딩 압력에 의해 벤딩(bending)되어 상기 제2벤트홀의 출구를 막아 상기 몰드 컴파운드가 상기 출구로 유출되는 것을 막는 반도체 패키지 제조 방법. A semiconductor chip is mounted on a second surface opposite to the first surface, a first vent hole extending from an inlet located on the second surface, and an outlet located on the first surface. A package substrate including a second vent hole connected to the first vent hole and extending obliquely with respect to the first surface, and a vent hole guard built around an outlet of the second vent hole to protrude from the first surface. preparing; and
A molding pressure is applied to the mold compound and the package substrate so that the mold compound covers the semiconductor chip and passes between the semiconductor chip and the package substrate and flows into the first and second vent holes. Including; molding (molding);
During the molding, the vent hole guard is bent by the molding pressure to block an outlet of the second vent hole and prevent the mold compound from flowing out through the outlet. ◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈◈Claim 12 was abandoned when the registration fee was paid.◈ 제11항에 있어서,
상기 몰딩(molding)하는 단계는
제1다이 및 상기 제1다이에 마주보고 상기 몰드 컴파운드가 배치된 제2다이들 중의 상기 제1다이에
상기 벤트홀 가드가 상기 제1다이에 대향하도록 상기 패키지 기판을 장착하는 단계; 및
상기 몰드 컴파운드 내로 상기 반도체 칩이 함침되도록 상기 몰드 컴파운드 및 상기 패키지 기판에 컴프레션 (compression) 압력을 인가하기 위해서 상기 제1다이 및 상기 제2다이를 이동시키는 단계;를 포함하는 반도체 패키지 제조 방법. According to claim 11,
The molding step is
A first die and a first die of second dies facing the first die and having the mold compound disposed thereon
mounting the package substrate so that the vent hole guard faces the first die; and
and moving the first die and the second die to apply compression pressure to the mold compound and the package substrate so that the semiconductor chip is impregnated into the mold compound. ◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈◈Claim 13 was abandoned when the registration fee was paid.◈ 제11항에 있어서,
상기 벤트홀 가드는
상기 몰딩(molding) 압력에 의해 벤딩되도록 덕타일(ductile)한 금속층을 포함하여 형성되는 반도체 패키지 제조 방법. According to claim 11,
The vent hole guard
A method for manufacturing a semiconductor package comprising a metal layer ductile to be bent by the molding pressure. ◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈◈Claim 14 was abandoned when the registration fee was paid.◈ 제11항에 있어서,
상기 벤트홀 가드는
상기 벤트홀의 출구 중심을 향하여 기울어지도록 세워진 형상을 가지는 반도체 패키지 제조 방법. According to claim 11,
The vent hole guard
A method of manufacturing a semiconductor package having a shape erected so as to be inclined toward the center of the outlet of the vent hole. ◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈◈Claim 15 was abandoned when the registration fee was paid.◈ 제11항에 있어서,
상기 벤트홀 가드는
상기 제1 및 제2벤트홀의 내측벽을 덮도록 연장되는 반도체 패키지 제조 방법. According to claim 11,
The vent hole guard
A semiconductor package manufacturing method extending to cover inner walls of the first and second vent holes. ◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈◈Claim 16 was abandoned when the registration fee was paid.◈ 제11항에 있어서,
상기 제1벤트홀은
상기 제2벤트홀의 직경 보다 큰 직경을 가지도록 형성되는 반도체 패키지 제조 방법. According to claim 11,
The first vent hole is
The method of manufacturing a semiconductor package formed to have a larger diameter than the diameter of the second vent hole. ◈청구항 17은(는) 설정등록료 납부시 포기되었습니다.◈◈Claim 17 was abandoned when the registration fee was paid.◈ 제11항에 있어서,
상기 제1벤트홀은
상기 패키지 기판의 제2표면에 대해 수직하게 부분 리세스(partially recessed)된 수직 홀 형상을 가지고,
상기 제2벤트홀은 상기 제1벤트홀에 사선 방향으로 연결되는 반도체 패키지 제조 방법. According to claim 11,
The first vent hole is
It has a vertical hole shape partially recessed perpendicular to the second surface of the package substrate,
The second vent hole is diagonally connected to the first vent hole. ◈청구항 18은(는) 설정등록료 납부시 포기되었습니다.◈◈Claim 18 was abandoned when the registration fee was paid.◈ 제17항에 있어서,
상기 제2벤트홀은
상기 제1벤트홀에 다수 개가 연결되도록 다수 개로 형성되는 반도체 패키지 제조 방법. According to claim 17,
The second vent hole
A method of manufacturing a semiconductor package in which a plurality of semiconductor packages are formed to be connected to the first vent hole. 제1표면에 반대되는 제2표면을 가지고, 상기 제1표면에 위치하는 출구로 연장되는 벤트홀(vent hole) 및 상기 제1표면 상에 세워지고 상기 벤트홀의 출구를 막도록 벤딩(bending)된 벤트홀 가드(guard)를 포함하는 패키지 기판;
상기 패키지 기판의 상기 제2표면 상에 실장된 반도체 칩; 및
상기 반도체 칩을 덮고 상기 반도체 칩과 상기 패키지 기판 사이 부분 및 상기 벤트홀 내로 유입되어 상기 벤트홀 가드에 맞닿은 몰드 컴파운드(mold compound);를 포함하는 반도체 패키지.A vent hole having a second surface opposite to the first surface and extending to an outlet located on the first surface and built on the first surface and bent to block the outlet of the vent hole a package substrate including a vent hole guard;
a semiconductor chip mounted on the second surface of the package substrate; and
A semiconductor package comprising: a mold compound that covers the semiconductor chip and flows into a portion between the semiconductor chip and the package substrate and into the vent hole to come into contact with the vent hole guard. ◈청구항 20은(는) 설정등록료 납부시 포기되었습니다.◈◈Claim 20 was abandoned when the registration fee was paid.◈ 제19항에 있어서,
상기 벤트홀 가드는
상기 벤트홀의 내측벽을 덮도록 연장되는 반도체 패키지. According to claim 19,
The vent hole guard
A semiconductor package extending to cover an inner wall of the vent hole. ◈청구항 21은(는) 설정등록료 납부시 포기되었습니다.◈◈Claim 21 was abandoned when the registration fee was paid.◈ 제19항에 있어서,
상기 벤트홀은
상기 출구에 반대되는 입구의 직경이 상기 출구의 직경 보다 큰 반도체 패키지. According to claim 19,
The vent hole
A semiconductor package wherein a diameter of an inlet opposite to the outlet is greater than a diameter of the outlet. ◈청구항 22은(는) 설정등록료 납부시 포기되었습니다.◈◈Claim 22 was abandoned when the registration fee was paid.◈ 제19항에 있어서,
상기 벤트홀은
상기 출구에 반대되는 입구의 직경이 상기 출구의 직경 보다 큰 테이퍼 홀(tapered hole) 형상을 가지는 반도체 패키지. According to claim 19,
The vent hole
A semiconductor package having a tapered hole shape in which a diameter of an inlet opposite to the outlet is greater than a diameter of the outlet. ◈청구항 23은(는) 설정등록료 납부시 포기되었습니다.◈◈Claim 23 was abandoned when the registration fee was paid.◈ 제19항에 있어서,
상기 벤트홀은
상기 출구에 반대되는 입구로부터 연장되는 제1벤트홀(vent hole) 및 상기 출구로부터 상기 제1벤트홀에 이어지고 상기 제1표면에 대해 사선 방향으로 연장된 제2벤트홀을 포함하는 반도체 패키지. According to claim 19,
The vent hole
A semiconductor package comprising: a first vent hole extending from an inlet opposite to the outlet, and a second vent hole continuing from the outlet to the first vent hole and extending in an oblique direction with respect to the first surface. ◈청구항 24은(는) 설정등록료 납부시 포기되었습니다.◈◈Claim 24 was abandoned when the registration fee was paid.◈ 제23항에 있어서,
상기 벤트홀 가드는
상기 제1 및 제2벤트홀의 내측벽을 덮도록 연장된 반도체 패키지. According to claim 23,
The vent hole guard
A semiconductor package extending to cover inner walls of the first and second vent holes. ◈청구항 25은(는) 설정등록료 납부시 포기되었습니다.◈◈Claim 25 was abandoned when the registration fee was paid.◈ 제23항에 있어서,
상기 제1벤트홀은
상기 제2벤트홀의 직경 보다 큰 직경을 가지는 반도체 패키지. According to claim 23,
The first vent hole is
A semiconductor package having a larger diameter than the diameter of the second vent hole. ◈청구항 26은(는) 설정등록료 납부시 포기되었습니다.◈◈Claim 26 was abandoned upon payment of the setup registration fee.◈ 제23항에 있어서,
상기 제1벤트홀은
상기 패키지 기판의 제2표면에 대해 수직하게 부분 리세스(partially recessed)된 수직 홀 형상을 가지고,
상기 제2벤트홀은 상기 제1벤트홀에 사선 방향으로 연결된 반도체 패키지. According to claim 23,
The first vent hole is
It has a vertical hole shape partially recessed perpendicular to the second surface of the package substrate,
The second vent hole is diagonally connected to the first vent hole in the semiconductor package. ◈청구항 27은(는) 설정등록료 납부시 포기되었습니다.◈◈Claim 27 was abandoned when the registration fee was paid.◈ 제26항에 있어서,
상기 제2벤트홀은
상기 제1벤트홀에 다수 개가 연결된 반도체 패키지. The method of claim 26,
The second vent hole
A plurality of semiconductor packages connected to the first vent hole. ◈청구항 28은(는) 설정등록료 납부시 포기되었습니다.◈◈Claim 28 was abandoned when the registration fee was paid.◈ 제19항에 있어서,
상기 반도체 칩은
상기 패키지 기판 상에 플립 칩 본딩(flip chip bonding)된 반도체 패키지. According to claim 19,
The semiconductor chip
A semiconductor package subjected to flip chip bonding on the package substrate.
KR1020160032902A 2016-03-18 2016-03-18 Semiconductor packages without mold flash and methods for fabricating the same KR102520258B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160032902A KR102520258B1 (en) 2016-03-18 2016-03-18 Semiconductor packages without mold flash and methods for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160032902A KR102520258B1 (en) 2016-03-18 2016-03-18 Semiconductor packages without mold flash and methods for fabricating the same

Publications (2)

Publication Number Publication Date
KR20170108649A KR20170108649A (en) 2017-09-27
KR102520258B1 true KR102520258B1 (en) 2023-04-11

Family

ID=60036579

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160032902A KR102520258B1 (en) 2016-03-18 2016-03-18 Semiconductor packages without mold flash and methods for fabricating the same

Country Status (1)

Country Link
KR (1) KR102520258B1 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001332642A (en) 2000-05-18 2001-11-30 Fujitsu Ltd Semiconductor device and manufacturing method thereof
US20020092162A1 (en) 2001-01-13 2002-07-18 Siliconware Precision Industries Co., Ltd. Method of fabricating a flip-chip ball-grid-array package without causing mold flash
US20040184226A1 (en) 2003-03-18 2004-09-23 Hall Frank L. Bare die semiconductor dice underfilled and encapsulated with a single dielectric material and method for manufacturing the same
US20080150119A1 (en) 2006-12-22 2008-06-26 Stats Chippac Ltd. Integrated circuit package system employing mold flash prevention technology
JP2009206389A (en) 2008-02-29 2009-09-10 Sanyo Electric Co Ltd Element mounting substrate, semiconductor module, mobile equipment, manufacturing method of element mounting substrate, and manufacturing method of semiconductor module

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100520443B1 (en) * 1997-09-13 2006-03-14 삼성전자주식회사 Chip scale package and its manufacturing method
KR100404251B1 (en) * 2001-08-28 2003-11-03 주식회사 하이닉스반도체 Semiconductor package of fine pitch ball grid array type and molding apparatus therefor
KR101902996B1 (en) * 2012-07-09 2018-10-01 삼성전자주식회사 Semiconductor package and method of forming the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001332642A (en) 2000-05-18 2001-11-30 Fujitsu Ltd Semiconductor device and manufacturing method thereof
US20020092162A1 (en) 2001-01-13 2002-07-18 Siliconware Precision Industries Co., Ltd. Method of fabricating a flip-chip ball-grid-array package without causing mold flash
US20040184226A1 (en) 2003-03-18 2004-09-23 Hall Frank L. Bare die semiconductor dice underfilled and encapsulated with a single dielectric material and method for manufacturing the same
US20080150119A1 (en) 2006-12-22 2008-06-26 Stats Chippac Ltd. Integrated circuit package system employing mold flash prevention technology
JP2009206389A (en) 2008-02-29 2009-09-10 Sanyo Electric Co Ltd Element mounting substrate, semiconductor module, mobile equipment, manufacturing method of element mounting substrate, and manufacturing method of semiconductor module

Also Published As

Publication number Publication date
KR20170108649A (en) 2017-09-27

Similar Documents

Publication Publication Date Title
CN108091615B (en) Semiconductor package
KR102542617B1 (en) Semiconductor package, Package on Package device and method of fabricating the same
TWI425896B (en) Circuit board with buried conductive trace formed thereon and method for manufacturing the same
KR101548426B1 (en) Alignment in the packaging of integrated circuits
US20160043041A1 (en) Semiconductor packages and methods of packaging semiconductor devices
US10002843B2 (en) Semiconductor substrate structure, semiconductor package and method of manufacturing the same
US9437565B2 (en) Semiconductor substrate and semiconductor package structure having the same
US9911685B2 (en) Land structure for semiconductor package and method therefor
JP5803014B2 (en) Manufacturing method of semiconductor device
KR20170009128A (en) Circuit board and manufacturing method of the same
KR102568705B1 (en) Semiconductor package, method for semiconductor package and method for re-distribution layer structure
CN107146781A (en) It is a kind of to have core plate structure and its manufacture method for the two-sided of BOT encapsulation
CN104659000A (en) Substrates Having Ball Lands, Semiconductor Packages Including The Same, And Methods Of Fabricating Semiconductor Packages Including The Same
CN106409776A (en) Printed circuit board (PCB), method of manufacturing the PCB, and method of manufacturing semiconductor package using the PCB
US9293398B2 (en) Land structure for semiconductor package and method therefor
KR102380834B1 (en) Printed circuit board, semiconductor package and method of manufacturing the same
KR20150065029A (en) Printed circuit board, manufacturing method thereof and semiconductor package
KR102520258B1 (en) Semiconductor packages without mold flash and methods for fabricating the same
JP2009099816A (en) Semiconductor device, method of manufacturing the same and mounting method of semiconductor device
JP2007012716A (en) Semiconductor device
KR102540829B1 (en) Semiconductor package, method for semiconductor package and method for re-distribution layer structure
KR102494595B1 (en) Semiconductor package
TWI418007B (en) Flipchip package substrate
TWI397157B (en) Package structure have micromechanical electric elements and fabrication method thereof
JP2007220740A (en) Semiconductor device and manufacturing method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant