KR102517587B1 - 데이터 기반 오정렬 파라미터 구성 및 측정 시스템 및 방법 - Google Patents

데이터 기반 오정렬 파라미터 구성 및 측정 시스템 및 방법 Download PDF

Info

Publication number
KR102517587B1
KR102517587B1 KR1020227004064A KR20227004064A KR102517587B1 KR 102517587 B1 KR102517587 B1 KR 102517587B1 KR 1020227004064 A KR1020227004064 A KR 1020227004064A KR 20227004064 A KR20227004064 A KR 20227004064A KR 102517587 B1 KR102517587 B1 KR 102517587B1
Authority
KR
South Korea
Prior art keywords
misalignment
semiconductor device
measurement
measurement parameter
parameter configurations
Prior art date
Application number
KR1020227004064A
Other languages
English (en)
Other versions
KR20220032080A (ko
Inventor
슐로밋 캇즈
로이에 볼코비치
안나 골로츠반
라비브 요하난
Original Assignee
케이엘에이 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 케이엘에이 코포레이션 filed Critical 케이엘에이 코포레이션
Publication of KR20220032080A publication Critical patent/KR20220032080A/ko
Application granted granted Critical
Publication of KR102517587B1 publication Critical patent/KR102517587B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501—Semiconductor wafers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/705—Modelling or simulating from physical phenomena up to complete wafer processes or whole workflow in wafer productions
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B17/00—Systems involving the use of models or simulators of said systems
    • G05B17/02—Systems involving the use of models or simulators of said systems electric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Automation & Control Theory (AREA)
  • Chemical & Material Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Optical Radar Systems And Details Thereof (AREA)
  • Radar Systems Or Details Thereof (AREA)

Abstract

데이터 기반 오정렬 파라미터 구성 및 측정 시스템 및 방법은, 측정 파라미터 구성의 세트를 사용하여 동일하도록 의도된 다층형 반도체 디바이스의 배치(batch)로부터 선택된 적어도 하나의 다층형 반도체 디바이스의 복수의 측정 시뮬레이션을 시뮬레이팅하여 적어도 하나의 다층형 반도체 디바이스에 대한 시뮬레이션 데이터를 생성하는 단계; 측정 파라미터 구성의 세트로부터 선택된 추천 측정 파라미터 구성의 세트를 식별하는 단계; 상기 배치로부터 선택된 다층형 반도체 디바이스를 제공하는 단계; 다수의 가능한 측정 파라미터 구성의 세트를 가진 오정렬 계측 툴에 적어도 하나의 추천 측정 파라미터 구성의 세트를 제공하는 단계; 상기 추천 세트를 사용하여 사용하여 상기 배치로부터 선택된 적어도 하나의 다층형 반도체 디바이스를 측정하고, 이에 따라 적어도 하나의 다층형 반도체 디바이스에 대한 측정 데이터를 생성하는 단계; 그 후에 최종 추천 측정 파라미터 구성의 세트를 식별하는 단계; 및 최종 추천 세트를 사용하여 상기 배치로부터 선택된 적어도 하나의 다층형 반도체 디바이스의 오정렬을 측정하는 단계를 포함한다.

Description

데이터 기반 오정렬 파라미터 구성 및 측정 시스템 및 방법
[관련 출원에 대한 참조]
본원의 주제와 관련되고 그 내용이 여기에 참조로 통합된, 이하의 특허를 참조한다:
2012년 7월 3일에 등록되고 발명의 명칭이 “SCATTEROMETRY METROLOGY TARGET DESIGN OPTIMIZATION”인 U.S. Patent No. 8,214,771.
2018년 3월 6일에 등록되고 발명의 명칭이 “METROLOGY TARGET IDENTIFICATION, DESIGN AND VERIFICATION”인 U.S. Patent No. 9,910,953.
[발명의 분야]
본 발명은 일반적으로 반도체 디바이스의 제조에서의 오정렬(misregistration)의 측정에 관한 것이다.
반도체 디바이스의 제조에서의 오정렬의 측정을 위한 다수의 방법 및 시스템이 공지되어 있다.
본 발명은 반도체 디바이스의 제조에서 오정렬을 측정하기 위한 개선된 방법 및 시스템을 제공하고자 한다.
따라서, 본 발명의 바람직한 실시형태에 따른, 데이터 기반 오정렬 파라미터 구성 및 측정 방법이 제공되고, 상기 방법은, 복수의 측정 파라미터 구성의 세트를 사용하여 동일하도록 의도된 다층형 반도체 디바이스의 배치(batch)로부터 선택된 적어도 하나의 다층형 반도체 디바이스의 복수의 측정 시뮬레이션을 시뮬레이팅하는 단계로서, 이에 따라 적어도 하나의 다층형 반도체 디바이스에 대한 시뮬레이션 데이터가 생성되는, 상기 시뮬레이팅하는 단계; 복수의 측정 파라미터 구성의 세트로부터 선택된 적어도 하나의 추천 측정 파라미터 구성의 세트를 식별하는 단계; 상기 다층형 반도체 디바이스의 배치로부터 선택된 다층형 반도체 디바이스를 제공하는 단계; 다수의 가능한 측정 파라미터 구성의 세트를 가진 오정렬 계측 툴에 적어도 하나의 추천 측정 파라미터 구성의 세트를 제공하는 단계; 적어도 하나의 추천 측정 파라미터 구성의 세트를 사용하여 동일하도록 의도된 다층형 반도체 디바이스의 배치로부터 선택된 적어도 하나의 다층형 반도체 디바이스를 측정하는 단계로서, 이에 따라 적어도 하나의 다층형 반도체 디바이스에 대한 측정 데이터를 생성하는, 상기 측정하는 단계; 그 후에 최종 추천 측정 파라미터 구성의 세트를 식별하는 단계; 및 최종 추천 측정 파라미터 구성의 세트를 사용하여 동일하도록 의도된 다층형 반도체 디바이스의 배치로부터 선택된 적어도 하나의 다층형 반도체 디바이스의 오정렬을 측정하는 단계를 포함한다.
본 발명의 바람직한 실시형태에 따르면, 최종 추천 측정 파라미터 구성의 세트는 적어도 하나의 다층형 반도체 디바이스에 대한 측정 데이터의 최고의(best) 결과에 기초하여 식별된다.
바람직하게는, 복수의 측정 시뮬레이션은 계측 타겟 디자인 시뮬레이션이다. 바람직하게는, 적어도 하나의 추천 측정 파라미터 구성의 세트는 부정확도, Qmerit, 포커스 감도, 처리량, 및 콘트라스트 정밀도 중 적어도 하나에 기초하여 식별된다.
본 발명의 바람직한 실시형태에 따르면, 측정 파라미터 구성의 세트는, 오정렬이 측정되는 축들 중 적어도 하나의 축; 계측 타겟의 관심 영역(region of interest); 오정렬 측정에 사용되는 개구수(numerical aperture); 오정렬 측정에 사용되는 광의 편광; 오정렬 측정에 사용되는 광의 파장; 오정렬 측정에 사용되는 파장의 대역폭; 오정렬 측정에 사용되는 광의 강도; 오정렬 측정에 사용되는 초점 깊이; 및 오정렬 측정에 사용되는 아포다이저(apodizer)를 포함한다.
본 발명의 바람직한 실시형태에 따르면, 오정렬 계측 툴은 이미징 오정렬 계측 툴이다. 대안적으로, 본 발명의 바람직한 실시형태에 따르면, 오정렬 계측 툴은 산란계측 오정렬 계측 툴이다.
본 발명의 바람직한 실시형태에 따르면, 데이터 기반 오정렬 파라미터 구성 및 측정 방법은 또한, 시뮬레이션 신호 데이터를 생성하는 단계, 및 시뮬레이션 신호 데이터를 적어도 하나의 다층형 반도체 디바이스에 대한 측정 데이터에 비교하는 단계를 포함한다.
바람직하게는 시뮬레이션 신호 데이터는 콘트라스트, 감도, 및 동공 이미지 중 적어도 하나를 포함한다. 바람직하게는, 데이터 기반 오정렬 파라미터 구성 및 측정 방법은 또한, 측정 파라미터 구성의 세트 중 시뮬레이션 신호 데이터와 측정 데이터 사이의 미스매치가 발생하는 다층형 반도체 디바이스의 부분을 표시하는 단계, 및 미스매치의 가능한 근본 원인(root cause)을 표시하는 단계를 포함한다.
또한, 본 발명의 다른 바람직한 실시형태에 따른 데이터 기반 오정렬 파라미터 구성 및 측정 시스템이 제공되고, 이 시스템은, 복수의 측정 파라미터 구성의 세트를 사용하여, 동일하도록 의도된 다층형 반도체 디바이스의 배치로부터 선택된 적어도 하나의 다층형 반도체 디바이스의 복수의 측정 시뮬레이션을 시뮬레이팅하도록 동작하고 이에 따라 적어도 하나의 다층형 반도체 디바이스에 대한 시뮬레이션 데이터를 생성하는 반도체 디바이스 측정 시뮬레이터; 복수의 측정 파라미터 구성의 세트로부터 선택된 적어도 하나의 추천 측정 파라미터 구성의 세트를 식별하도록 동작하는 시뮬레이션 데이터 분석기; 및 적어도 하나의 추천 측정 파라미터 구성의 세트를 수신하고, 적어도 하나의 추천 측정 파라미터 구성의 세트를 사용하여 동일하도록 의도된 다층형 반도체 디바이스의 배치로부터 선택된 적어도 하나의 다층형 반도체 디바이스의 오정렬을 측정하도록 동작하고 이에 따라 적어도 하나의 다층형 반도체 디바이스에 대한 측정 데이터를 생성하는 다수의 가능한 측정 파라미터 구성의 세트를 가진 오정렬 계측 툴을 포함한다.
본 발명은 도면과 함께 취해진 다음의 상세한 설명으로부터 더 완전하게 인식되고 이해될 것이다.
도 1은 데이터 기반 오정렬 파라미터 구성 및 측정 시스템의 간략화된 개략도이다.
도 2는 도 1의 데이터 기반 오정렬 파라미터 구성 및 측정 시스템에 의해 유용한 데이터 기반 오정렬 파라미터 구성 및 측정 방법을 예시하는 간략화된 플로우 차트이다.
이제 데이터 기반 오정렬 파라미터 구성 및 측정 시스템(data-driven misregistration parameter configuration and measurement system; DDMPCMS)(100)의 간략화된 개략도인 도 1을 참조한다. 도 1에 보이는 바와 같이, DDMPCMS(100)는 반도체 디바이스 측정 시뮬레이터(semiconductor device measurement simulator; SDMS)(110)를 포함한다. SDMS(110)는, 복수의 측정 파라미터 구성을 사용하여, 동일하도록 의도된 다층형 반도체 디바이스의 배치로부터 선택된 복수의 다층형 반도체 디바이스의 측정을 시뮬레이팅하도록 동작하고 이에 따라 다층형 반도체 디바이스에 대한 시뮬레이션 데이터를 생성한다.
본 발명의 바람직한 실시형태에서, SDMS(110)는 개시 내용이 여기에 참조로 통합된 U.S. Patent No. 8,214,771 또는 U.S. Patent No. 9,910,953와 같은 계측 타겟 디자인(metrology target design; MTD) 시뮬레이터로서 구현된다.
바람직하게는, SDMS(110)는 동일하도록 의도된 다층형 반도체 디바이스의 배치로부터 선택된 적어도 하나의 다층형 반도체 디바이스의 복수의 MTD 시뮬레이션을 시뮬레이팅하여 다층형 반도체 디바이스에 대한 시뮬레이션 데이터를 생성한다. 바람직하게는, MTD 시뮬레이션은 이미징 또는 산란계측 계측 툴에 의해 측정되도록 디자인된 오정렬 측정의 시뮬레이션을 포함한다. 바람직하게는, SDMS(110)는 상이한 측정 파라미터 구성의 세트를 사용하여 적어도 하나의 다층형 반도체 디바이스에 대한 각각의 오정렬 측정을 시뮬레이팅한다.
이미징 오정렬 툴에 의해 측정되도록 디자인된 오정렬 측정을 포함하는 MTD 시뮬레이션에 사용된 파라미터는, 특히, 오정렬이 측정되는 축; 계측 타겟의 관심 영역; 오정렬 측정에 사용된 개구수; 오정렬 측정에 사용된 광의 편광; 오정렬 측정에 사용된 광의 파장; 오정렬 측정에 사용된 광의 파장의 대역폭; 오정렬 측정에 사용된 광의 강도; 및 오정렬 측정에 사용된 초점 깊이를 포함할 수 있다. 산란계측 오정렬 툴에 의해 측정되도록 디자인된 오정렬 측정을 포함하는 MTD 시뮬레이션에 사용된 파라미터는, 특히, 오정렬이 측정되는 축; 계측 타겟의 관심 영역; 오정렬 측정에 사용된 아포다이저; 오정렬 측정에 사용된 광의 편광; 오정렬 측정에 사용된 광의 파장; 오정렬 측정에 사용된 광의 파장의 대역폭; 오정렬 측정에 사용된 광의 강도; 및 오정렬 측정에 사용된 초점 깊이를 포함할 수 있다.
본 발명의 대체 실시형태에서, SDMS(110)는 동일하도록 의도된 다층형 반도체 디바이스의 배치로부터 선택된 적어도 하나의 다층형 반도체 디바이스의 복수의 S2M(simulation-to-measurement) 시뮬레이션을 시뮬레이팅하여 다층형 반도체 디바이스에 대한 시뮬레이션 데이터를 생성한다. 바람직하게는, S2M 시뮬레이션의 입력은 다층형 반도체 디바이스의 특성을 포함한다. 특성은 특히 굴절률 및 유전 상수를 포함할 수 있다. 바람직하게는, SDMS(110)는 상이한 측정 파라미터 구성의 세트를 사용하여 적어도 하나의 다층형 반도체 디바이스에 대한 각각의 측정을 시뮬레이팅하고 각 측정으로부터 예상 시뮬레이션 신호 데이터(expected simulation signal data)를 생성한다. 예상 시뮬레이션 신호 데이터는 특히 콘트라스트, 감도, 및 동공 이미지를 포함할 수 있다.
DDMPCMS(100)는 바람직하게는, SDMS(110)에 의해 생성된 적어도 하나의 다층형 반도체 디바이스에 대한 시뮬레이션 데이터를 분석하고 SDMS(110)에 의해 실행된 시뮬레이션에 사용된 복수의 측정 파라미터 구성으로부터 선택된 적어도 하나의 추천 측정 파라미터 구성을 식별하는 반도체 디바이스 측정 시뮬레이션 데이터 분석기(semiconductor device measurement simulation data analyzer; SDMSDA)(120)를 더 포함한다.
본 발명의 바람직한 실시형태에서, SDMSDA(120)는 SDMS(110)에 의해 생성된 시뮬레이션 데이터의 품질 메트릭을 평가한다. 품질 메트릭은 특히 비정확도, Qmerit, 초점 감도, 처리량, 및 콘트라스트 정밀도를 포함할 수 있다. 각 시뮬레이션의 품질 메트릭은 서로 비교되고, 가장 원하는 품질 메트릭을 가진 시뮬레이션의 측정 파라미터 구성이 추천 측정 파라미터 구성으로 식별된다.
DDMPCMS(100)는 바람직하게는 다수의 가능한 측정 파라미터 구성을 가진 오정렬 계측 툴(130)을 더 포함한다. 오정렬 계측 툴(130)은, SDMS(110)에 의해 시뮬레이팅된 다층형 반도체 디바이스와 동일하도록 의도된 다층형 반도체 디바이스를 측정하기 위해 SDMSDA(120)에 의해 식별된 적어도 하나의 추천 측정 파라미터 구성을 사용한다. 본 발명의 바람직한 실시형태에서, 오정렬 계측 툴(130)은 복수의 추천 측정 파라미터 구성 각각으로 다층형 반도체 디바이스를 측정하고, 최종 측정 파라미터 구성은 오정렬 계측 툴(130)에 의해 수행된 최고의 측정 결과에 기초하여 선택된다.
오정렬 계측 툴(130)은 바람직하게는, 이미징 오정렬 계측 툴 또는 산란계측 오정렬 계측 툴로서 구현된다. 오정렬 계측 툴(130)로서 유용한 전형적인 이미징 오정렬 계측 툴은 미국 캘리포니아주 밀피타스의 KLA Corporation으로부터 상업적으로 입수가능한 Archer™ 600이다. 오정렬 계측 툴(130)로서 유용한 전형적인 산란계측 오정렬 계측 툴은 미국 캘리포니아주 밀피타스의 KLA Corporation으로부터 상업적으로 입수가능한 ATL™ 100이다.
SDMS(110)가 S2M 측정을 시뮬레이션하는 경우에, SDMSDA(120)는 SDMS(110)에 의해 생성된 예상 시뮬레이션 신호 데이터를 오정렬 계측 툴(130)에 의해 생성된 실제 신호 데이터에 비교한다. 신호 데이터는 특히, 콘트라스트, 감도, 및 동공 이미지를 포함할 수 있다. 예상 신호 데이터와 실제 신호 데이터 간의 차이가 미리 결정된 임계값을 초과하는 경우, SDMSDA(120)는 바람직하게는 오정렬 계측 도구(130)에 의해 어떤 측정 파라미터 구성의 세트가 사용되는지 및 다층형 반도체 디바이스의 어느 부분에 대해 시뮬레이션 신호 데이터와 측정 데이터 사이의 불일치가 발생하는지를 나타내고 또한 불일치의 가능한 근본 원인을 나타낸다.
이제, DDMPCMS(100)에 유용한 데이터 기반 오정렬 파라미터 구성 및 측정 방법(200)의 간략화된 플로우 차트인 도 2를 참조한다.
제1 단계(202)에서 보이는 바와 같이, SDMS(110)는, 복수의 측정 파라미터 구성을 사용하여, 동일하도록 의도된 다층형 반도체 디바이스의 배치로부터 선택된 복수의 다층형 반도체 디바이스의 측정을 시뮬레이팅하고 이에 따라 다층형 반도체 디바이스에 대한 시뮬레이션 데이터를 생성한다.
바람직한 사용의 경우에, SDMS(110)는 동일하도록 의도된 다층형 반도체 디바이스의 배치로부터 선택된 적어도 하나의 다층형 반도체 디바이스의 복수의 MTD 시뮬레이션을 시뮬레이팅하여 적어도 하나의 다층형 반도체 디바이스 각각에 대한 시뮬레이션 데이터를 생성한다. 바람직하게는, MTD 시뮬레이션은 이미징 또는 산란계측 계측 툴에 의해 측정되도록 디자인된 오정렬 측정을 포함한다. 바람직하게는, SDMS(110)는 상이한 측정 파라미터 구성의 세트를 사용하여 적어도 하나의 다층형 반도체 디바이스 각각에 대한 각각의 오정렬 측정을 시뮬레이팅한다.
이미징 오정렬 툴에 의해 측정되도록 디자인된 오정렬 측정을 포함하는 MTD 시뮬레이션에 사용된 파라미터는, 특히, 오정렬이 측정되는 축; 계측 타겟의 관심 영역; 오정렬 측정에 사용된 개구수; 오정렬 측정에 사용된 광의 편광; 오정렬 측정에 사용된 광의 파장; 오정렬 측정에 사용된 광의 파장의 대역폭; 오정렬 측정에 사용된 광의 강도; 및 오정렬 측정에 사용된 초점 깊이를 포함할 수 있다. 산란계측 오정렬 툴에 의해 측정되도록 디자인된 오정렬 측정을 포함하는 MTD 시뮬레이션에 사용된 파라미터는, 특히, 오정렬이 측정되는 축; 계측 타겟의 관심 영역; 오정렬 측정에 사용된 아포다이저; 오정렬 측정에 사용된 광의 편광; 오정렬 측정에 사용된 광의 파장; 오정렬 측정에 사용된 광의 파장의 대역폭; 오정렬 측정에 사용된 광의 강도; 및 오정렬 측정에 사용된 초점 깊이를 포함할 수 있다.
단계(202)에 후속하여, 다음 단계(204)에서, SDMSDA(120)는 단계(202)에서 생성된 시뮬레이션 데이터를 분석한다. 이어서, 다음 단계(206)에서, SDMSDA(120)는, 단계(202)에서 사용된 복수의 측정 파라미터 구성으로부터 선택된 적어도 하나의 추천 측정 파라미터 구성을 식별한다.
단계(204)에서, SDMSDA(120)는 단계(202)에서 생성된 시뮬레이션 데이터의 품질 메트릭을 평가한다. 품질 메트릭은 특히 비정확도, Qmerit, 초점 감도, 처리량, 및 콘트라스트 정밀도를 포함할 수 있다. 각 시뮬레이션의 품질 메트릭은 서로 비교되고, 단계(206)에서 가장 원하는 품질 메트릭을 가진 시뮬레이션의 측정 파라미터 구성의 적어도 하나의 세트가 추천 측정 파라미터 구성의 적어도 하나의 세트로 식별된다.
다음 단계(208)에서, 오정렬 계측 툴(130)은, 단계(202)에서 시뮬레이팅된 다층형 반도체 디바이스와 동일하도록 의도된 다층형 반도체 디바이스를 측정하기 위해, 단계(206)에서 식별된 추천 측정 파라미터 구성의 적어도 하나의 세트로부터 선택된 추천 측정 파라미터 구성 중 적어도 하나의 세트를 사용한다. 이어서, 다음 단계(210)에서, 단계(206)에서 식별된 추천 측정 파라미터 구성의 적어도 하나의 세트 중 추가 세트를 사용하여, 단계(202)에서 시뮬레이팅된 다층형 반도체 디바이스와 동일하도록 의도된 다층형 반도체 디바이스의 측정 여부가 결정된다.
다음 단계(212)에서 보이는 바와 같이, 단계(206)에서 식별된 파라미터 구성의 적어도 하나의 추천 세트로부터 선택된 추천 측정 파라미터 구성의 추가 세트를 사용하여 단계(202)에서 시뮬레이팅된 다층형 반도체 디바이스와 동일하도록 의도된 다층형 반도체 디바이스가 측정될 경우, 오정렬 계측 툴(130)은 단계(202)에서 시뮬레이팅된 다층형 반도체 디바이스와 동일하도록 의도된 다층형 반도체 디바이스를 측정하기 위해 단계(206)에서 식별된 추천 측정 파라미터 구성의 적어도 하나의 세트로부터 선택된 추천 측정 파라미터 구성의 추가 세트를 사용한다.
단계(212)에 후속하여, 방법(200)은 단계(210)로 리턴되고, 단계(206)에서 식별된 파라미터 구성의 적어도 하나의 추천 세트로부터 선택된 추천 측정 파라미터 구성의 추가 세트를 사용하여, 단계(202)에서 시뮬레이팅된 다층형 반도체 디바이스와 동일하도록 의도된 다층형 반도체 디바이스의 측정 여부가 결정된다.
다음 단계(214)에서 보이는 바와 같이, 단계(206)에서 식별된 추천 측정 파라미터 구성의 적어도 하나의 세트로부터 선택된 추천 측정 파라미터 구성의 추가 세트를 사용하여 단계(202)에서 시뮬레이팅된 다층형 반도체 디바이스와 동일하도록 의도된 다층형 반도체 디바이스가 측정되지 않은 경우, 측정 파라미터 구성의 최종 추천 세트가 식별된다. 본 발명의 바람직한 실시형태에서, 추천 측정 파라미터 구성의 최종 세트는 단계(208 및 212)에서 수행되는 측정의 최고의 결과에 기초하여 식별된다.
SDMS(110)가 S2M 측정을 시뮬레이팅하는 경우에, 단계(214) 중에, SDMSDA(120)는 단계(202)에서 생성된 예상 시뮬레이션 신호 데이터를 단계(208 및 212)에서 생성된 실제 신호 데이터와 비교한다. 신호 데이터는 특히, 콘트라스트, 감도, 및 동공 이미지를 포함할 수 있다. 예상 신호 데이터와 실제 신호 데이터 간의 차이가 미리 결정된 임계값을 초과하는 경우, 단계(214)에서 SDMSDA(120)는 바람직하게는 오등록 계측 도구(130)에 의해 어떤 측정 파라미터 구성의 세트가 사용되는지 및 다층형 반도체 디바이스의 어느 부분에 대해 시뮬레이션 신호 데이터와 측정 데이터 사이의 불일치가 발생하는지를 나타내고 또한 불일치의 가능한 근본 원인을 나타낸다.
다음 단계(216)에서 보이는 바와 같이, 오정렬 계측 툴(130)은, 단계(202)에서 시뮬레이팅된 다층형 반도체 디바이스와 동일하도록 의도된 적어도 하나의 추가 다층형 반도체 디바이스를 측정하기 위해 단계(214)에서 식별된 측정 파라미터 구성의 최종 추천 세트를 사용한다.
본 발명이 위에서 설명하고 구체적으로 도시한 것에 한정되지 않는다는 것을 통상의 기술자는 이해할 것이다. 본 발명의 범위는 전술한 다양한 특징의 조합 및 하위 조합뿐만 아니라 이들의 변형을 모두 포함하며, 이들 모두는 선행 기술에 없다.

Claims (19)

  1. 다층형 반도체 디바이스의 오정렬을 측정하기 위한 방법(method for measuring misregistration of a multilayered semiconductor device)으로서,
    측정 파라미터 구성의 복수의 세트를 사용하여, 동일하도록 의도된 다층형 반도체 디바이스(multilayered semiconductor device)의 배치(batch)로부터 선택된 적어도 하나의 다층형 반도체 디바이스의 복수의 측정 시뮬레이션을 시뮬레이팅하고 이에 따라 상기 적어도 하나의 다층형 반도체 디바이스에 대한 시뮬레이션 데이터를 생성하는 단계;
    상기 측정 파라미터 구성의 복수의 세트로부터 선택되는 측정 파라미터 구성의 적어도 하나의 추천 세트를 식별하는 단계;
    상기 다층형 반도체 디바이스의 배치로부터 선택된 다층형 반도체 디바이스를 제공하는 단계;
    측정 파라미터 구성의 가능한 다중 세트를 가진 오정렬 계측 툴에 상기 측정 파라미터 구성의 적어도 하나의 추천 세트를 제공하는 단계;
    상기 측정 파라미터 구성의 적어도 하나의 추천 세트를 사용하여, 동일하도록 의도된 상기 다층형 반도체 디바이스의 배치로부터 선택된 적어도 하나의 다층형 반도체 디바이스를 측정하고 이에 따라 상기 적어도 하나의 다층형 반도체 디바이스에 대한 측정 데이터를 생성하는 단계;
    그 후에 측정 파라미터 구성의 최종 추천 세트를 식별하는 단계; 및
    상기 측정 파라미터 구성의 최종 추천 세트를 사용하여, 동일하도록 의도된 상기 다층형 반도체 디바이스의 배치로부터 선택된 적어도 하나의 다층형 반도체 디바이스의 오정렬을 측정하는 단계
    를 포함하는, 다층형 반도체 디바이스의 오정렬을 측정하기 위한 방법.
  2. 제1항에 있어서,
    상기 측정 파라미터 구성의 최종 추천 세트는 상기 적어도 하나의 다층형 반도체 디바이스에 대한 상기 측정 데이터의 최고의 결과(best result)에 기초하여 식별되는 것인, 다층형 반도체 디바이스의 오정렬을 측정하기 위한 방법.
  3. 제1항에 있어서,
    상기 복수의 측정 시뮬레이션은 계측 타겟 디자인 시뮬레이션인 것인, 다층형 반도체 디바이스의 오정렬을 측정하기 위한 방법.
  4. 제3항에 있어서,
    상기 측정 파라미터 구성의 적어도 하나의 추천 세트는,
    부정확도;
    Qmerit;
    포커스 감도;
    처리량; 또는
    콘트라스트 정밀도
    중 적어도 하나에 기초하여 식별되는 것인, 다층형 반도체 디바이스의 오정렬을 측정하기 위한 방법.
  5. 제1항에 있어서,
    상기 측정 파라미터 구성의 세트는,
    오정렬이 측정되는 축;
    계측 타겟의 관심 영역;
    오정렬 측정에 사용된 개구수(numerical aperture);
    오정렬 측정에 사용된 광의 편광;
    오정렬 측정에 사용된 광의 파장;
    오정렬 측정에 사용된 광의 파장의 대역폭;
    오정렬 측정에 사용된 광의 강도;
    오정렬 측정에 사용된 초점 깊이; 또는
    오정렬 측정에 사용된 아포다이저(apodizer)
    중 적어도 하나를 포함하는 것인, 다층형 반도체 디바이스의 오정렬을 측정하기 위한 방법.
  6. 제1항에 있어서,
    상기 오정렬 계측 툴은 이미징 오정렬 계측 툴인 것인, 다층형 반도체 디바이스의 오정렬을 측정하기 위한 방법.
  7. 제1항에 있어서,
    상기 오정렬 계측 툴은 산란계측 오정렬 계측 툴인 것인, 다층형 반도체 디바이스의 오정렬을 측정하기 위한 방법.
  8. 제1항에 있어서,
    시뮬레이션 신호 데이터를 생성하는 단계; 및
    상기 시뮬레이션 데이터를 상기 적어도 하나의 다층형 반도체 디바이스에 대한 상기 측정 데이터와 비교하는 단계
    를 더 포함하는, 다층형 반도체 디바이스의 오정렬을 측정하기 위한 방법.
  9. 제8항에 있어서,
    상기 시뮬레이션 신호 데이터는,
    콘트라스트;
    감도; 또는
    동공 이미지(pupil image)
    중 적어도 하나를 포함하는 것인, 다층형 반도체 디바이스의 오정렬을 측정하기 위한 방법.
  10. 제8항에 있어서,
    상기 시뮬레이션 신호 데이터와 상기 측정 데이터 사이의 미스매치가 발생하는, 상기 측정 파라미터 구성의 세트 및 상기 다층형 반도체 디바이스의 부분을 표시하는 단계; 및
    상기 미스매치의 가능한 근본 원인(root cause)을 표시하는 단계
    를 더 포함하는, 다층형 반도체 디바이스의 오정렬을 측정하기 위한 방법.
  11. 다층형 반도체 디바이스의 오정렬을 측정하기 위한 시스템으로서,
    측정 파라미터 구성의 복수의 세트를 사용하여, 동일하도록 의도된 다층형 반도체 디바이스의 배치로부터 선택된 적어도 하나의 다층형 반도체 디바이스의 복수의 측정 시뮬레이션을 시뮬레이팅하고 이에 따라 상기 적어도 하나의 다층형 반도체 디바이스에 대한 시뮬레이션 데이터를 생성하도록 동작하는 반도체 디바이스 측정 시뮬레이터;
    상기 측정 파라미터 구성의 복수의 세트로부터 선택된 측정 파라미터 구성의 적어도 하나의 추천 세트를 식별하도록 동작하는 시뮬레이션 데이터 분석기; 및
    상기 측정 파라미터 구성의 적어도 하나의 추천 세트를 수신하고, 상기 측정 파라미터 구성의 적어도 하나의 추천 세트를 사용하여, 동일하도록 의도된 상기 다층형 반도체 디바이스의 배치로부터 선택된 적어도 하나의 다층형 반도체 디바이스의 오정렬을 측정하고 이에 따라 상기 적어도 하나의 다층형 반도체 디바이스에 대한 측정 데이터를 생성하도록 동작하는, 측정 파라미터 구성의 다수의 가능한 세트를 가진 오정렬 계측 툴
    을 포함하는 것인, 다층형 반도체 디바이스의 오정렬을 측정하기 위한 시스템.
  12. 제11항에 있어서,
    상기 반도체 디바이스 측정 시뮬레이터는 계측 타겟 디자인 시뮬레이터인 것인, 다층형 반도체 디바이스의 오정렬을 측정하기 위한 시스템.
  13. 제12항에 있어서,
    상기 측정 파라미터 구성의 적어도 하나의 추천 세트는,
    부정확도;
    Qmerit;
    초점 감도;
    처리량; 또는
    콘트라스트 정밀도
    중 적어도 하나에 기초하여 식별되는 것인, 다층형 반도체 디바이스의 오정렬을 측정하기 위한 시스템.
  14. 제11항에 있어서,
    상기 측정 파라미터 구성의 세트는,
    오정렬이 측정되는 축;
    계측 타겟의 관심 영역;
    오정렬 측정에 사용된 개구수;
    오정렬 측정에 사용된 광의 편광;
    오정렬 측정에 사용된 광의 파장;
    오정렬 측정에 사용된 광의 파장의 대역폭;
    오정렬 측정에 사용된 광의 강도;
    오정렬 측정에 사용된 초점 깊이; 또는
    오정렬 측정에 사용된 아포다이저
    중 적어도 하나를 포함하는 것인, 다층형 반도체 디바이스의 오정렬을 측정하기 위한 시스템.
  15. 제11항에 있어서,
    상기 오정렬 계측 툴은 이미징 오정렬 계측 툴인 것인, 다층형 반도체 디바이스의 오정렬을 측정하기 위한 시스템.
  16. 제11항에 있어서,
    상기 오정렬 계측 툴은 산란계측 오정렬 계측 툴인 것인, 다층형 반도체 디바이스의 오정렬을 측정하기 위한 시스템.
  17. 제11항에 있어서,
    상기 시뮬레이션 데이터 분석기는 또한, 상기 시뮬레이션 데이터를 상기 측정 데이터와 비교하도록 동작하는 것인, 다층형 반도체 디바이스의 오정렬을 측정하기 위한 시스템.
  18. 제17항에 있어서,
    상기 시뮬레이션 데이터는,
    콘트라스트;
    감도; 또는
    동공 이미지
    중 적어도 하나를 포함하는 것인, 다층형 반도체 디바이스의 오정렬을 측정하기 위한 시스템.
  19. 제17항에 있어서,
    상기 시뮬레이션 데이터 분석기는 또한,
    상기 시뮬레이션 데이터와 상기 측정 데이터 사이의 미스매치가 발생하는, 상기 측정 파라미터 구성의 세트 및 상기 다층형 반도체 디바이스의 부분을 표시하고;
    상기 미스매치의 가능한 근본 원인을 표시하도록
    동작하는 것인, 다층형 반도체 디바이스의 오정렬을 측정하기 위한 시스템.
KR1020227004064A 2019-07-10 2019-07-10 데이터 기반 오정렬 파라미터 구성 및 측정 시스템 및 방법 KR102517587B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2019/041095 WO2021006890A1 (en) 2019-07-10 2019-07-10 Data-driven misregistration parameter configuration and measurement system and method

Publications (2)

Publication Number Publication Date
KR20220032080A KR20220032080A (ko) 2022-03-15
KR102517587B1 true KR102517587B1 (ko) 2023-04-03

Family

ID=74102242

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227004064A KR102517587B1 (ko) 2019-07-10 2019-07-10 데이터 기반 오정렬 파라미터 구성 및 측정 시스템 및 방법

Country Status (8)

Country Link
US (1) US11353493B2 (ko)
EP (1) EP3997731A4 (ko)
JP (1) JP7258210B2 (ko)
KR (1) KR102517587B1 (ko)
CN (1) CN114097066A (ko)
IL (1) IL289580B2 (ko)
TW (1) TW202119047A (ko)
WO (1) WO2021006890A1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070246844A1 (en) 2005-01-28 2007-10-25 Do Phong T Multi-layer registration and dimensional test mark for scatterometrical measurement

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6486956B2 (en) * 2001-03-23 2002-11-26 Micron Technology, Inc. Reducing asymmetrically deposited film induced registration error
US7457736B2 (en) * 2002-11-21 2008-11-25 Synopsys, Inc. Automated creation of metrology recipes
US7873585B2 (en) * 2007-08-31 2011-01-18 Kla-Tencor Technologies Corporation Apparatus and methods for predicting a semiconductor parameter across an area of a wafer
US8214771B2 (en) 2009-01-08 2012-07-03 Kla-Tencor Corporation Scatterometry metrology target design optimization
CN103582819B (zh) 2011-04-06 2016-09-14 科磊股份有限公司 用于提供经改进过程控制的质量度量的方法及系统
WO2014138057A1 (en) * 2013-03-04 2014-09-12 Kla-Tencor Corporation Metrology target identification, design and verification
CN106462076B (zh) 2014-06-02 2018-06-22 Asml荷兰有限公司 设计度量目标的方法、具有度量目标的衬底、测量重叠的方法、以及器件制造方法
JP6770958B2 (ja) * 2014-11-25 2020-10-21 ケーエルエー コーポレイション ランドスケープの解析および利用
TWI729049B (zh) * 2015-12-15 2021-06-01 以色列商諾發測量儀器股份有限公司 圖案化結構中基於拉曼光譜之測量
WO2018059824A1 (en) * 2016-09-27 2018-04-05 Asml Netherlands B.V. Metrology recipe selection

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070246844A1 (en) 2005-01-28 2007-10-25 Do Phong T Multi-layer registration and dimensional test mark for scatterometrical measurement

Also Published As

Publication number Publication date
TW202119047A (zh) 2021-05-16
WO2021006890A1 (en) 2021-01-14
US20210011073A1 (en) 2021-01-14
IL289580A (en) 2022-07-01
KR20220032080A (ko) 2022-03-15
IL289580B2 (en) 2023-09-01
US11353493B2 (en) 2022-06-07
IL289580B1 (en) 2023-05-01
JP7258210B2 (ja) 2023-04-14
EP3997731A4 (en) 2023-04-05
CN114097066A (zh) 2022-02-25
EP3997731A1 (en) 2022-05-18
JP2022535149A (ja) 2022-08-04

Similar Documents

Publication Publication Date Title
US20200293021A1 (en) Method of optimizing machining simulation condition, machining simulation device, machining simulation system and program
US20130259358A1 (en) System and method for alignment in semiconductor device fabrication
KR20160096118A (ko) 요건에 대한 타겟 및 프로세스 감도 분석
CN109426154B (zh) 机器学习装置、机器学习系统以及机器学习方法
US10803576B2 (en) Defect inspection apparatus and defect inspection method
US20230066599A1 (en) Method and Apparatus for Reconstructing the Position of Semiconductor Components on a Wafer
KR102517587B1 (ko) 데이터 기반 오정렬 파라미터 구성 및 측정 시스템 및 방법
JP2004004073A (ja) ３次元測定システムにおけるセンサ位置合わせ方法
CN106165065A (zh) 用于产生掩模的高密度配准映射图的方法、系统及计算机程序产品
TWI821475B (zh) 多工具參數集組態和偏移測量系統及方法
CN113039632B (zh) 使用实验设计及响应表面模型的工艺优化
KR102148817B1 (ko) 불량 콘택트렌즈 검출 시스템 및 방법
CN105899940B (zh) 用于分光光度数据的统计测量控制的系统和方法
JP2023125709A (ja) 画像検査システム及び画像検査方法
US11862521B2 (en) Multiple-tool parameter set calibration and misregistration measurement system and method
KR102537731B1 (ko) 변조된 웨이퍼의 감도를 튜닝하고 변조된 웨이퍼에 대한 프로세스 윈도우를 결정하는 시스템, 방법 및 비일시적 컴퓨터 판독 가능 매체
KR102642533B1 (ko) 반도체 공정에서 두께 및 ocd 계측을 위한 공정 레시피 최적화 장치 및 방법
Westerhaus Eastern analytical symposium award for outstanding achievements in near infrared spectroscopy: my contributions to near infrared spectroscopy
US11953425B2 (en) Core inspection device, core inspection system, and core inspection method
US20240111256A1 (en) Composite data for device metrology
CN117848684A (zh) 用于激光的远场特性和人眼安全一体化测试的方法和装置
Owczarek et al. Point Cloud as Imaging Effect in Coordinate Optical Measurement-a New Method for Evaluating Measurement Accuracy (Opti-U)
Sharov Efficient evaluation of the primary aberrations of optical systems during their production

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant