KR102509985B1 - 순방향 전도모드를 이용한 재료 선별 방법 - Google Patents

순방향 전도모드를 이용한 재료 선별 방법 Download PDF

Info

Publication number
KR102509985B1
KR102509985B1 KR1020180101351A KR20180101351A KR102509985B1 KR 102509985 B1 KR102509985 B1 KR 102509985B1 KR 1020180101351 A KR1020180101351 A KR 1020180101351A KR 20180101351 A KR20180101351 A KR 20180101351A KR 102509985 B1 KR102509985 B1 KR 102509985B1
Authority
KR
South Korea
Prior art keywords
determining
merit
reference transport
transport direction
nanowires
Prior art date
Application number
KR1020180101351A
Other languages
English (en)
Other versions
KR20190056954A (ko
Inventor
가네쉬 헷데
할소노 에스. 심카
크리스 보웬
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Publication of KR20190056954A publication Critical patent/KR20190056954A/ko
Application granted granted Critical
Publication of KR102509985B1 publication Critical patent/KR102509985B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
    • G—PHYSICS
    • G16—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR SPECIFIC APPLICATION FIELDS
    • G16C—COMPUTATIONAL CHEMISTRY; CHEMOINFORMATICS; COMPUTATIONAL MATERIALS SCIENCE
    • G16C10/00—Computational theoretical chemistry, i.e. ICT specially adapted for theoretical aspects of quantum chemistry, molecular mechanics, molecular dynamics or the like
    • G—PHYSICS
    • G16—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR SPECIFIC APPLICATION FIELDS
    • G16C—COMPUTATIONAL CHEMISTRY; CHEMOINFORMATICS; COMPUTATIONAL MATERIALS SCIENCE
    • G16C20/00—Chemoinformatics, i.e. ICT specially adapted for the handling of physicochemical or structural data of chemical particles, elements, compounds or mixtures
    • G16C20/70—Machine learning, data mining or chemometrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02603—Nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2111/00—Details relating to CAD techniques
    • G06F2111/10—Numerical modelling

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Geometry (AREA)
  • Evolutionary Computation (AREA)
  • Nanotechnology (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Materials Engineering (AREA)
  • Bioinformatics & Computational Biology (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Bioinformatics & Cheminformatics (AREA)
  • Ceramic Engineering (AREA)
  • Data Mining & Analysis (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Artificial Intelligence (AREA)
  • Databases & Information Systems (AREA)
  • Software Systems (AREA)
  • Medical Informatics (AREA)
  • General Factory Administration (AREA)
  • Analysing Materials By The Use Of Radiation (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

반도체소자에 사용하기 위한 재료의 특성을 규정하는 방법 및 그 재료를 사용하는 반도체소자가 개시된다. 재료는 단위 셀 및 결정구조를 갖는다. 본 방법은 단위 셀에 대한 순방향 전도모드들만을 이용하여 재료에 대한 성능지수를 결정하는 단계를 포함한다. 성능지수는 비저항에 평균자유경로를 곱한 값이다. 성능지수는 반도체소자에 사용하기 위한 재료의 적합도를 결정하는데 이용될 수 있다.

Description

순방향 전도모드를 이용한 재료 선별 방법{METHOD OF SCREENING MATERIALS USING FORWARD CONDUCTING MODES}
본 개시는 전자장치 또는 반도체소자 사용하기 위한 재료를 선별하기 위한 방법에 관한 것이다.
후공정(Back End of Line: BEOL) 배선은 논리소자들을 상호 연결하며 반도체소자의 전력 및 클록신호와 연결한다. BEOL 배선의 전도부는 높은 전도성 금속으로 명목상 구성된다. 예를 들어, 종래의 배선에는 낮은 벌크 비저항(bulk resistivity)을 갖는 Cu, Al, W과 같은 재료가 이용될 수 있다. 배선에 있어서 원하는 목표 성능을 달성하기 위해 높은 전도도/낮은 비저항의 재료들이 이용된다.
반도체 기술 추세는 더 작은 크기로 축소하는 것에 있다. 배선의 피치 및 폭 모두 축소된다. 낮은 벌크 비저항을 갖는 금속이라 하더라도 작은 크기로 축소됨에 따라 금속의 비저항이 증가하게 된다. 이를 금속의 비저항에 대한 크기효과(size effect)라 칭한다. 충분히 작은 크기에서 배선재료의 비저항은 벌크 비저항 이상으로 증가한다. Cu와 같은 재료들은 피치 스케일링에 따라 저항이 크게 증가하기 쉬울 수 있다. 예를 들어, 10 나노미터 폭의 구리배선은 벌크 비저항보다 10배 큰 비저항을 가질 수 있다. 결과적으로, 구리배선은 성능 목표치를 넘지 않으며 향후 노드에서 지속적으로 스케일링되지 않을 수 있다. 더 작은 노드에서의 사용을 위해 Co 및 Ru가 연구되어 왔으나, 다른 재료들이 배선에 사용되기 위해서는 아직 연구조사가 더 필요한 상태이다.
최근, 비저항(ρ)과 평균자유경로(λ)의 곱이 비저항 스케일링을 위한 성능지수(Figure of Merit: FOM)로 사용될 수 있음이 밝혀졌다. 더 작은 크기로 스케일링될 때, 성능지수가 낮을수록 재료는 더 좋은 특성을 나타낸다. 재료의 FOM을 결정하는 종래의 방법은 벌크 금속의 비저항에 대한 반고전적(semiclassical) 설명에 따른다. 이 방법은 조밀한 격자의 운동량 포인트들에 대한 에너지-운동량/밴드구조 관계를 결정하는 단계와 밴드구조로부터 고체의 페르미면(Fermi Surface)을 계산하는 것을 포함한다. 몇 가지 가정을 단순화시키면 종래의 방법은 아래와 같은 계산을 포함한다.
Figure 112018085364717-pat00001
여기서, λ는 평균자유경로, ρ0는 벌크 비저항, e는 전자전하, ħ는 감소된 플랑크 상수, v는 파수벡터 k의 함수인 속도, n은 밴드 인덱스, dS는 미소표면적, Sn f는 페르미면이다. 따라서, 보다 큰 단위 셀에 있어서 종래의 방법은 계산이 매우 복잡하고 대량의 데이터세트에 대한 기계학습 또는 데이터마이닝에 적합하지 않을 수 있다. 또한, 종래의 방법은 벌크 금속에 대한 FOM을 구한 뒤, 구해진 FOM이 박막 및 나노와이어로 확장될 수 있다고 가정한다. 그러나, 전술한 바와 같이 제약에 따라 컨덕턴스는 감소하게 된다. 결론적으로, 종래의 방법은 좁은 피치에 있어서 유용한 결과를 제공하지 않을 수 있다. 따라서, 향후 스케일링된 노드에서 사용될 적합한 재료를 결정하기 위한 개선된 방법이 필요하다.
본 개시의 과제는 축소된 노드에서 사용될 적합 재료를 결정할 수 있는 간단한 방법을 제공하는데 있다.
이하, 반도체소자에 사용하기 위한 재료의 특성을 규정하는 방법 및 그 재료를 사용하는 반도체소자에 대하여 설명한다. 재료는 단위 셀 및 결정구조를 갖는다. 본 방법은 단위 셀에 대한 순방향 전도모드(forward conducting mode)(예: 페르미면을 가로지르거나 후술할 기준전송방향으로 이동하는 밴드)만을 이용하여 재료에 대한 성능지수(Figure of Merit: FOM)를 결정하는 단계를 포함한다. FOM은 비저항에 평균자유경로를 곱한 값이다. FOM은 반도체소자에 사용하기 위한 재료의 적합도를 결정하는데 이용될 수 있다.
본 명세서에 설명되는 방법은 순방향 전도모드들만을 이용하여 벌크 재료 및/또는 나노와이어에 대한 FOM을 계산하는데 이용될 수 있다. FOM은 축소된 노드에서 배선으로 사용하기 위한 재료들을 선별하는데 이용될 수 있다. 또한, FOM을 제공하는 본 방법은 종래의 방법보다 간소하여 런타임 효율성을 향상시킬 수 있다. 여러 재료들에 대한 FOM 계산 후, FOM과 원자구조 사이의 관계를 수집하는 모델을 추출하기 위해 기계학습과 함께 구조 및 FOM 결과값이 이용될 수 있다. 추출된 모델을 이용하여 다른 재료들에 대한 FOM을 훨씬 더 빨리 예측할 수 있다. 따라서, 본 방법은 개념적으로나 실질적으로도 더욱 간단하고, 더욱 효율적이며, 최신 기계학습 알고리즘과도 보다 쉽게 통합될 수 있다.
도 1은 전자장치에 사용하기 위한 재료의 특성을 규정하는 방법의 예시적인 실시예를 나타내는 흐름도이다.
도 2는 전자장치에 사용하기 위한 재료에 대한 성능지수를 결정하는 방법의 다른 예시적인 실시예를 나타내는 흐름도이다.
도 3 내지 도 5는 본 명세서에 설명되는 방법을 이용하여 특성이 규정된 재료의 예시적인 대표 실시예들이다.
도 6은 본 명세서에서 설명되는 방법을 이용하여 계산된 전자구조의 예시적인 실시예를 도시한다.
도 7a 및 도 7b는 순방향 전도모드의 수 대 단면적을 나타내는 그래프이다.
도 8은 성능지수를 이용하여 선택된 재료를 사용하여 형성된 전자장치 내 구조의 예시적인 실시예를 도시한다.
본 개시의 예시적인 실시예들은 전자장치, 특히 반도체소자에 사용되는 배선을 위한 재료의 선택방법에 관한 것이다. 이하의 설명은 본 개시가 속한 기술분야의 통상의 기술자가 발명을 생산 및 사용할 수 있도록 제시되며 특허출원 및 그 요건들 하에서 제공된다. 예시적인 실시예들에 대한 다양한 변형들 및 본 명세서에 설명된 일반적인 원리들 및 특징들은 쉽게 명백해질 것이다. 예시적인 실시예들은 주로 특정 구현예들에서 제시되는 특정 방법들 및 시스템들과 관련하여 설명된다. 그러나 이러한 방법들 및 시스템들은 다른 구현예들에서도 효과적으로 동작할 것이다.
"예시적인 실시예", "일 실시예" 및 "다른 실시예"와 같은 문구들은 동일하거나 상이한 실시예들을 지칭할 뿐만 아니라 다수의 실시예들을 지칭할 수 있다. 또한, 예시적인 실시예들은 소정의 단계들을 포함하는 특정 방법들의 관점에서 설명될 것이다. 그러나 본 방법 및 시스템은 다른 단계들 및/또는 추가 단계들을 포함하고 예시적인 실시예들과 모순되지 않는 상이한 순서의 단계들을 포함하는 다른 방법들에 대해서도 효과적으로 동작한다. 본 실시예들은 소정의 구성요소들을 포함하는 시스템들 및/또는 장치들과 관련하여 설명될 것이다. 다만, 시스템들 및/또는 장치들은 도시된 것보다 많거나 적은 구성요소들을 포함할 수 있고 구성요소들의 배열 및 유형은 본 개시의 범위에서 벗어나지 않고 변경될 수 있다. 따라서, 본 개시는 도시된 실시예들로 제한되는 것이 아니라, 본 명세서에서 설명되는 원리들 및 특징들에 부합하는 가장 넓은 범위가 제공된다.
본 개시를 설명하는 맥락에서(특히 청구범위의 맥락에서) 단수형태 용어는 본 명세서에서 달리 지시하거나 문맥상 명백히 모순되지 않는 한 단수 및 복수의 의미가 모두 내포된 것으로 해석되어야 한다. "포함하는", "갖는", "구비하는" 및 "함유하는" 등과 같은 용어들은 달리 언급되지 않는 한 확장 가능한 용어들(즉, "포함하지만 이에 한정되지 않음"을 의미)로 해석되어야 한다.
본 명세서에서 사용되는 모든 기술용어 및 과학용어는 달리 정의되지 않는 한 본 개시가 속한 기술분야의 통상의 기술자가 일반적으로 이해하는 바와 동일한 의미를 갖는다. 본 명세서에 제공된 임의의 예시들 및 모든 예시들, 또는 예시적인 용어들의 사용은 달리 명시되지 않는 한 본 개시를 보다 명확히 설명하기 위한 것이며 본 개시의 범위를 제한하고자 하는 것이 아님을 유의해야 한다. 또한, 일반적으로 사용되는 사전들에서 정의된 모든 용어들은 달리 정의되지 않는 한 과도하게 해석되지 않을 수 있다.
이하, 반도체소자에 사용하기 위한 재료의 특성을 규정하는 방법 및 그 재료를 사용하는 반도체소자에 대하여 설명한다. 재료는 단위 셀 및 결정구조를 갖는다. 본 방법은 단위 셀에 대한 순방향 전도모드들만을 이용하여 재료에 대한 성능지수(FOM)를 결정하는 단계를 포함한다. FOM은 비저항에 평균자유경로를 곱한 값이다. FOM은 반도체소자에 사용하기 위한 재료의 적합도를 결정하는데 이용될 수 있다.
도 1은 전자장치에 사용하기 위한 재료의 특성을 규정하는 방법(100)의 예시적인 실시예를 나타내는 흐름도이다. 설명의 간결성을 위해 일부 단계들은 생략되거나, 다른 순서로 수행되거나, 및/또는 통합될 수 있다. 본 방법(100)은 재료가 전도방향에 수직한 방향으로 한정되는 벌크 계산 또는 나노와이어를 위해 사용될 수 있다. 따라서, 본 방법(100)은 배선이나 다른 구조에 사용하기 위한 재료를 선별하는데 이용될 수 있다. 재료는 원자들의 종류 및 위치를 포함하는 단위 셀로 나타낼 수 있는 결정구조를 갖는다.
단계 102를 통해 단위 셀에 대한 순방향 전도모드들만을 이용하여 재료에 대한 성능지수(FOM)가 결정된다. FOM은 재료에 대한 비저항에 평균자유경로를 곱한 값이다. 전술한 바와 같이 비저항은 크기가 감소할수록 증가한다. 평균자유경로도 벌크 재료에서 구한 평균자유경로와 상이할 수 있다. 따라서, 단계 102에서 결정된 FOM, 특히 나노와이어에 대해 결정된 FOM은 벌크 비저항에 벌크 평균자유경로를 곱한 값과 상이할 수 있다. 단계 102는 벌크 또는 나노와이어에 대한 경계조건을 이용하여 수행될 수 있다. 결론적으로, 이용하기 적합한 FOM이 계산될 수 있다. 단계 102는 단위 셀에 대하여 기준수송방향들의 전자구조들을 결정하는 단계, 각각의 전자구조들에 대하여 페르미 준위들 결정하는 단계 및 각각의 전자구조들에 대하여 페르미 준위와 교차하는 밴드의 수를 결정하는 단계를 포함한다. 기준수송방향들은 소정의 나노와이어에 대한 순방향의 이동 방향들과 상응한다. 각각의 나노와이어는 상이한 단면적을 갖는다(즉, 상이한 나노와이어의 경우 기준수송방향을 가로지는 방향의 단위 셀의 수가 상이함). 페르미 준위와 교차하는 밴드의 수는 순방향 전도모드의 수이다. 좁은 나노와이어 단면적에 있어서 페르미 준위와 교차하는 밴드의 수 대 단면적이 선형이라는 것은 이미 밝혀졌다. 예를 들어, "An environment-dependent semi-empirical tight binding model suitable for transport in bulk metals, metal alloys, metallic interfaces and metallic nanostructures I and II", Hegde et al. J.Appl.Phys. 2014.를 참조하면 이를 알 수 있다. 밴드의 수 대 단면적의 기울기 k는 아래 수식에 의해 각 기준수송방향에 대한 기준수송방향 FOM을 계산하는데 이용될 수 있다.
Figure 112018085364717-pat00002
여기서, λρ는 기준수송방향에 대한 FOM이다. 다시 말하지만, λρ는 λρ0와 상이할 수 있다. 단위 셀의 기준수송방향들에 대한 FOM들의 통계적 평균이 결정될 수 있다. 이러한 통계적 평균은 재료에 대한 FOM으로 간주될 수 있다. 단계 102는 여러 재료들에 대하여 반복 수행될 수 있다.
이후, FOM은 선택적으로 단계 104를 통해 반도체소자에 사용하기 위한 재료의 적합도를 결정하는데 이용될 수 있다. 응용분야에 따라, 특정 방향들에 대한 FOM들 또는 재료에 대한 FOM이 적합도 결정에 이용될 수 있다. 나노와이어에 대하여 정확한 FOM들이 결정될 수 있고 이들은 축소된 노드의 응용분야에서 사용하기 위한 재료를 결정하는데 이용될 수 있다. 예를 들어, 본 방법(100)에 따르면 단계 104에서, 보다 작은 노드를 위한 배선에 사용하기 위해 Rh, Ir 또는 Ni가 선택될 수 있음이 지시된다. 벌크 경계조건을 이용하여 단계 102에서 결정된 FOM들에 있어서, 다른 재료들에 대한 FOM들이 벌크 재료들의 전도도 차이를 예측하는데 이용될 수 있다. FOM들이 벌크에 대해 수치적으로 정확한 것은 아니지만, 경향성은 정확하므로 벌크 응용분야를 위한 재료들 간의 선별에 이용될 수 있다. 다만, 단계 102에서 벌크 재료에 대해 결정된 FOM은 단계 102에서 나노와이어/배선의 다른 재료에 대해 결정된 FOM과 비교되어서는 안 된다. 다시 말해, 단계 104에서의 FOM들 간의 비교는 유사한 경계조건(예: 둘다 나노와이어 또는 둘다 벌크)을 갖는 재료들 또는 방향들 간에 이루어져야 한다.
FOM에 기초하여 직접 재료를 선택하는 것 외에도, 단계 104는 다른 재료들에 대한 FOM을 예측하기 위해 FOM들을 기계학습과 통합하는 단계도 포함할 수 있다. 이러한 예측은 반도체소자에 사용하기 위한 재료들을 선택하는데도 이용될 수 있다. 예를 들어, FOM이 결정되었던 재료들의 원자구조뿐만 아니라 (벌크 및/또는 나노와이어에 대한) FOM의 데이터베이스가 생성될 수 있다. 기계학습을 위한 특징들에는 결정구조, 원자가 전자 배치, 단위 셀 내 원자들의 위치 및 이들의 평행이동으로부터 유도된 바이스펙트럼(bispectrum)이나 동경분포함수(radial distribution function), 및/또는 다른 구조적 특성들을 포함할 수 있다. 구조를 FOM에 맵핑하는데에 기계학습 알고리즘이 적용될 수 있다. 기계학습 알고리즘이 적용되면 사용자는 단순히 신규 재료(들)의 구조적 특성들을 입력하여 신규 재료(들)에 대한 예측 FOM을 획득할 수 있다. 반도체소자에 사용하기 위한 재료의 적합도를 결정하기 위해 예측 FOM은 예측 및/또는 계산된 다른 FOM과 비교될 수 있다.
본 방법(100)은 여러 가지 이점들을 제공한다. 본 방법은 단일통합구조 내의 나노와이어, 박막 및 벌크 재료에 대한 정확한 FOM을 제공한다. 벌크 재료에 있어서, 다른 재료들의 FOM 경향성이 재료들의 전도도 차이를 예측하는데 이용될 수 있다. 긴 나노와이어에 있어서, FOM은 정확할 수 있다. 이는 벌크에 대한 FOM을 계산한 뒤 나노와이어로 결과값을 확장시키는 종래의 방법에 비하여 유리하다. 벌크에 대한 결과값을 수 나노미터 또는 수십 나노미터 범위의 단면크기를 갖는 나노와이어/배선으로 확장시키는 것은 전술한 바와 같은 크기효과로 인하여 정확한 FOM을 제공하지 못할 수 있다. 또한, 나노와이어는 일반적으로 수송방향을 갖는다. 일반적으로 재료들은 엄밀한 의미의 등방성이 아니다. 따라서, 횡방향(수송방향에 수직인 방향)으로의 제한은 동일 재료의 다른 수송방향들에 대하여 상이한 FOM을 초래할 수 있다. 본 방법은 기준수송방향들에 기초하여 FOM을 결정하므로 원하는 방향들에 대한 FOM이 결정될 수 있다. 또한, 본 방법(100)은 상대적으로 간단하다. 대형 격자의 포인트들을 이용하여 페르미면에 걸쳐 보간을 수행하는 대신, 본 방법(100)은 각 기준수송방향에 대한 순방향 전도모드들을 이용하여 밴드의 개수를 카운트한다. 계산측면에서 이것이 더 간단하다. 또한, 순방향 전도모드들의 수로부터 FOM을 결정하는 것은 상대적으로 간단한 선형보간을 포함한다. 상대적으로 계산이 용이하기 때문에 본 방법(100)은 개선된 런타임 효율성을 제공할 수 있다. 또한, 본 방법은 상대적으로 간단하게 기계학습과 함께 사용되도록 확장될 수 있어 추가적인 재료들에 대한 결과값을 보다 잘 예측할 수 있다.
도 2는 전자장치에 사용 가능한 재료의 FOM을 결정하는 방법(120)의 예시적인 실시예를 나타내는 흐름도이다. 설명의 간결성을 위해 일부 단계들은 생략되거나, 다른 순서로 수행되거나, 및/또는 통합될 수 있다. 재료는 원자들의 종류 및 위치를 포함하는 단위 셀로 나타낼 수 있는 결정구조를 갖는다. 예를 들어, 단위 셀은 면심입방구조, 조밀육방격자구조 또는 다른 결정구조에 대한 것일 수 있다. 단위 셀은 수많은 공지의 데이터베이스나 유사한 소스들 중 임의의 하나에서 이용 가능한 재료에 대한 정보로부터 결정될 수 있다. 이러한 소스들은 FOM을 계산하고자 하는 재료를 선택하는 데에도 이용될 수 있다.
단계 122를 통해 단위 셀에 대한 기준수송방향(배향)들이 결정되고 기준수송방향들 중 하나가 선택된다. 예를 들어, Cu, Au, Ag, Al, Ni, Rh 및 Ir과 같은 면심입방구조의 금속들은 [100], [110], [111], [112]의 기준수송방향을 갖는다. Ru, Co와 같은 조밀육방격자구조의 재료들은 [00-11] 및 [11-20]의 기준수송방향을 갖는다. AxBy 유형의 복합재료에 있어서, 선택된 기준수송방향들은 [100], [010], [001], [110] 및 [111]일 수 있다. 다른 재료들의 경우 다른 방향도 가능하다. 도 3은 면심입방 결정구조를 갖는 재료에 대한 단위 셀의 예시적인 실시예를 도시한다.
단계 124를 통해 복수의 단위 셀들이 선택된 기준수송방향을 따라 생성된다. 도 4는 기준수송방향(도시된 실시예의 경우 [100]-z 방향)을 따라 연결된 복수의 단위 셀들(210)을 도시한다. 도 4에는 2개의 셀(200)들만이 도시되었지만 일반적으로 훨씬 더 많은 수의 셀들이 반복된다.
단계 126을 통해 복수의 셀들(210)이 횡방향들로 연장된다. 횡방향들은 기준수송방향에 수직이다. 이에 따라, 단위 셀들은 횡방향(들)(예: 도 3 및 도 4에 도시된 단위 셀(200)에 대한 x 및 y)을 따라 반복되어 나노와이어를 형성한다. 나노와이어의 전송방향은 기준수송방향을 따른다. 나노와이어의 단면적은 횡방향들에 놓인다. 단계 126의 일부로서, 단위 셀들(210)의 이러한 반복은 상이한 단면적을 갖는 나노와이어들을 형성하도록 계속된다. 따라서, 단계 126은 기준수송방향에 대해 여러 나노와이어들을 형성한다. 도 5는 단계 126을 이용하여 형성된 단위 셀(200)에 대한 하나의 나노와이어(220)의 일부의 예시적인 실시예를 도시한다. 도시된 실시예에 있어서, 단면적에 대한 종횡비는 1:1이다. 따라서, 도시된 나노와이어(220)는 5 단위 셀 x 5 단위 셀 단면을 갖는다. 나노와이어(220)와 유사한 다수의 나노와이어들이 단계 126에서 형성되며, 이들의 단면에는 상이한 개수의 단위 셀들이 포함된다(즉, 상이한 단면적). 2개의 단위 셀들(200)만이 기준수송방향으로 도시되었으나, 일반적으로 나노와이어(220)는 이 방향을 따라 더 많은 수의 셀들을 갖는다. 그러나, 단일 나노와이어에 사용된 단위 셀들(200)의 총 수는 상대적으로 적을 수 있다. 예를 들어, 일부 실시예들에 있어서 단위 셀들(200)의 총 수는 100개를 초과하지 않는다. 또한, 다른 실시예들에 있어서 다른 종횡비 및/또는 형태를 갖는 나노와이어들이 사용될 수 있다. 예를 들어, 직사각형 단면 대신 원통형 단면, 타원형 단면 또는 다른 형상의 단면이 사용될 수 있다. 종횡비 역시 상이할 수 있다. 예를 들어, 종횡비는 1:2, 1:3, 1:4, 3:1 및/또는 다른 비율일 수 있다.
단계 128을 통해 각각의 나노와이어(220)에 대한 전자구조 또는 밴드구조가 나노와이어의 단위 셀들(200)에 대해 계산된다. 이는 고려 중인 재료의 전자구조/밴드구조를 정확하게 나타내는 임의의 전자구조기술을 이용하여 수행될 수 있다. 단계 128은 기준수송방향에 대한 밴드구조를 제공해야 한다. 다시 말해, 에너지 대 순방향 횡운동량(E 대 kz, 여기서 kz는 양수)이 기준수송방향에 대한 각 나노와이어에 대해서 계산된다. 벌크 계산의 경우, 각 횡방향 모드(kx, ky)에 대해 별개의 밴드구조 E(kz) 관계가 얻어진다. 도 6은 단계 128에서 계산된 전자구조(250)의 예시적인 실시예를 도시한다. 전자구조(250)는 예시에 불과하며 본 방법(120)을 이용하여 결정 가능한 전자구조들을 이에 한정하고자 하는 것은 아니다. 또한, 일부 실시예들에 있어서, 단계 122, 124 및 126은 전자구조를 획득하기 위해 수행되는 것이므로 단계 128의 일부로 간주될 수 있다.
단계 130을 통해 전자구조 및 기준수송방향에 대한 페르미 준위가 각 나노와이어(220)에 대해 결정된다. 이에 따라, 페르미 준위가 전자구조(250)에 표시된다. 이분법을 포함(다만, 이에 한정되지 않음)한 적절한 공지의 기법들이 페르미 준위를 결정하는데 이용될 수 있다.
단계 132를 통해 각 나노와이어(220)의 전자구조(250)에 대한 페르미 준위와 교차하는 밴드들의 수가 계산된다. 단계 132는 페르미 준위와 교차하는 밴드들의 수를 카운트하는 단계를 필수적으로 포함한다. 벌크 계산의 경우, 이 과정은 별개의 각 횡방향 모드 및 허용된 모든 횡방향 모드에 걸쳐 합산된 총 모드 수에 대하여 수행된다. 페르미 준위와 교차하는 밴드들의 수는 나노와이어의 기준수송방향에 대한 순방향 전도모드들의 수와 동일하다. 이러한 순방향 전도모드들의 수는 각 나노와이어(220)에 대해 나노와이어(220)의 단면적과 대비하여 저장될 수 있다. 따라서, 단계 132 이후, 기준수송방향의 각 단면적(각 나노와이어)에 대하여 순방향 전도 밴드들의 수가 획득된다. 본 방법(120)이 박막과 관련하여 사용되는 경우, 단계 128, 130 및 132는 각각의 독립적인 횡방향 모드(예: kx 또는 ky)에 대해 수행될 수 있다.
단계 134를 통해 순방향 전도모드들의 수 대 나노와이어(220)들의 단면적이 선형 피팅된다. 생성된 선의 기울기 k는 기준수송방향의 단면적에 대한 순방향 전도모드들의 수를 제공한다. 도 7a 및 도 7b는 각각 소정의 재료의 벌크 및 나노와이어에 대하여 순방향 전도모드들의 수 대 단면적을 나타내는 그래프들(260 및 270)이다. 그래프들(260 및 270)은 예시에 불과하며 본 방법(120)을 제한하고자 하는 것이 아니다. 기울기는 나노와이어의 기준수송방향들에 따라 다르지만, 각 기준수송방향에 대한 데이터는 선에 피팅될 수 있다. 또한, 벌크에 대한 기울기들은 나노와이어에 대한 기울기들과 상이할 수 있다.
단계 136을 통해 기준수송방향에 대한 재료의 FOM이 기울기에 기초하여 결정된다. 기울기 k를 이용한 FOM(λρ)의 계산은 상대적으로 간단하며 전술한 수식으로 표현된다. 이러한 FOM은 전류가 흐르는 방향과 같은 기준수송방향을 갖는 배선들 또는 다른 구조들을 위한 재료의 적합도를 결정하는데 이용될 수 있다. 그러나, 다결정 배선들의 경우 재료에 대한 FOM은 아래와 같이 계산된다.
단위 셀에 대한 기준수송방향들을 선택하는 단계 122, 선택된 기준수송방향을 따라 단위 셀들을 생성하는 단계 124, 횡방향들을 따라 단위 셀들을 제공하는 단계 126, 전자구조를 결정하는 단계 128, 페르미 준위를 결정하는 단계 130, 페르미 준위와 교차하는 밴드들의 수를 결정하는 단계 132, 선형 피팅하는 단계 134, 및 기준수송방향에 대해 FOM을 결정하는 단계 136을 포함하는 일련의 단계들이 단계 138을 통해 단위 셀의 나머지 기준수송방향들에 대하여 반복된다. 도 2에는 단계들이 시계열적으로 수행되는 것으로 도시되었으나, 다른 기준수송방향들에 대한 이와 같은 계산은 병렬로 수행될 수도 있다. 따라서, 단위 셀의 모든 기준수송방향들에 대한 FOM(이는 본 명세서에서 "기준수송방향 FOM"으로도 지칭됨)들이 결정될 수 있다.
단계 140을 통해 기준수송방향들에 대한 기준수송방향 FOM들의 통계적 평균을 이용하여 재료에 대한 FOM이 계산된다. 통계적 평균은 다양한 방식으로 결정될 수 있다. 예를 들어, FOM이 각 기준수송방향에 있어서 크게 다르지 않은 경우, 각 경계조건에 대한 기준수송방향 FOM들의 단순 평균이 이용될 수 있다. 기준수송방향들에 대한 FOM들 간의 분포가 넓은 경우, 기준수송방향 FOM들의 중앙값이 이용될 수 있다. 가중평균도 단계 140에서 결정될 수 있다. 예를 들어, 벌크 결정구조에서 기준수송방향들의 수로 가중된 평균이 단계 140에서 계산될 수 있다. 예를 들어, 면심입방 결정구조에 있어서 [100] 방향은 6개의 등가 방향들을 가지며, [110] 방향은 12개의 등가 방향들을 갖는다. 이 경우, 수송방향 가중평균은 (6*[100] FOM+ 12*[110] FOM)/18로 계산될 수 있다. 다른 실시예에 있어서, 통계적 평균은 나노와이어, 박막 또는 벌크 금속의 실험샘플들에서 기준수송방향들의 기대통계적분포로 가중된 평균일 수 있다. 다른 실시예들 또는 조건들에서는 다른 통계적 평균들이 이용될 수도 있다. 이에 따라, 재료에 대한 FOM이 계산될 수 있다. 다른 재료(들)에 대한 FOM들도 본 방법(120)을 이용하여 결정될 수 있다. 또한, FOM들은 본 명세서에서 언급된 목적들을 포함(다만, 이에 한정되지 않음)한 다양한 목적을 위하여 재료들의 특성을 규정하는데 이용될 수 있다.
일 실시예에 있어서, 단위 셀에 대한 기준수송방향들을 선택하는 단계 122, 선택된 기준수송방향을 따라 단위 셀들을 생성하는 단계 124, 횡방향들을 따라 단위 셀들을 제공하는 단계 126, 전자구조를 결정하는 단계 128, 페르미 준위를 결정하는 단계 130, 페르미 준위와 교차하는 밴드들의 수를 결정하는 단계 132, 선형 피팅하는 단계 134, 및 기준수송방향에 대해 FOM(즉, 기준수송방향 FOM)을 결정하는 단계 136, 복수의 기준수송방향들 중 나머지 방향에 대하여 단계 122 내지 136을 반복 수행하는 단계 138, 및 기준수송방향 FOM들의 통계적 평균을 이용하여 재료에 대한 FOM을 결정하는 단계 140이 적어도 하나의 추가적인 재료에 대하여 반복 수행될 수 있다. 이러한 실시예에 있어서, 재료 및 적어도 하나의 추가적인 재료는 FOM의 내림차순으로 정렬될 수 있으며, FOM이 낮을수록 재료의 전도능력은 커진다.
선택적으로, 단계 142를 통해 결과값들이 기계학습에 적용될 수 있다. 일 실시예에 있어서, 단계 140에서 결정된 FOM은 예를 들어 데이터베이스의 참조출력들로 저장될 수 있다. 재료의 경계조건(벌크/나노와이어), 원자구조 및 다른 기술자(descriptor)들도 저장된다. 따라서, 후보 재료들에 대한 FOM 대 경계조건(벌크, 나노와이어) 및 구조가 학습예시로서 데이터베이스에 저장될 수 있다. 기계학습을 위한 특징들은 재료에 대한 바이스펙트럼이나 동경분포함수 또는 원자가전자 수와 같은 구조적 기술자 및 전자적 기술자로 구성될 수 있다. 그러므로, 계산된 FOM들, FOM들에 대한 재료들 및 재료들의 구조적 특성으로 이루어진 데이터베이스가 생성될 수 있다.
단계 142는 데이터베이스를 이용하여 입력들(구조적 특성들)을 출력들(FOM들)에 비선형적으로 맵핑하는 기계학습 알고리즘을 학습시키는 단계도 포함할 수 있다. 기계학습 알고리즘은 파라메트릭 또는 비-파라메트릭일 수 있다. 목적에 부합하는 기계학습 알고리즘의 예시에는 딥러닝(예: 딥컨볼루션 신경망), 커널릿지 회귀(Kernel Ridge Regression), 베이지안 회귀(Bayesian Regression)(예: 가우시안 프로세스 회귀), 랜덤포레스트(Random Forests), 부스티드 비선형 회귀(Boosted non-linear Regression) 및/또는 K-최근접 이웃 회귀(K-nearest neighbor regression)가 포함될 수 있다. 학습프로세스 동안 테스트-학습 데이터베이스 분할, 교차검증, 하이퍼파라미터 추정과 같은 통상적인 훈련이 수행된다.
단계 142의 일부로서, 데이터베이스로 학습된 모델이 구조적 및 전자적 구성 정보로부터 다른 재료(들)에 대한 FOM을 계산하는데 이용될 수 있다. 이는 각각의 신규 재료에 대한 각 FOM의 특성을 규정하기 위해 단계 122에서 단계 140을 거쳐야 할 필요성을 없애준다. 이로써 신규 재료들에 대한 본 방법(120)의 계산이 매우 효율적이게 될 수 있다. 또한, 이것은 데이터베이스에 대한 비지도 학습으로 하여금, 어떤 구조적 특징 및 전자적 특징이 후보 대체재료에 바람직한지를 알아내기 위해 유사한 목표 FOM을 갖는 재료들을 그룹화하도록 클러스터링하는 것과 같은 기능들을 수행하게 한다. 결과적으로, 축소된 노드에서의 배선을 포함한 다양한 응용분야에 사용하기 위한 잠재적인 재료들을 식별하는 것이 용이해질 수 있다.
선택적으로, 단계 122 내지 단계 140을 통해 결정된 FOM들 또는 단계 142에서 예측된 FOM들이 단계 144를 통해 반도체소자에 사용하기 위한 재료의 적합도를 결정하는데 이용될 수 있다. 응용분야에 따라, 특정 방향들에 대한 FOM들 또는 재료에 대한 FOM이 적합도 결정에 이용될 수 있다. 나노와이어(220)에 대해서는 정확한 FOM들이 결정될 수 있고 이들은 축소된 노드의 응용분야에 사용하기 위한 재료를 결정하는데 이용될 수 있다.
FOM들은 나노와이어 및 벌크 모두에 대한 것일 수 있다. 본 방법(120)은 FOM을 직접 계산 및/또는 기계학습을 이용하여 예측할 수 있다. 또한, 본 방법은 상대적으로 간단하게 기계학습과 함께 사용되도록 확장될 수 있어 추가적인 재료들에 대한 결과값을 보다 잘 예측할 수 있다.
도 8은 본 방법(100 또는 120)을 이용하여 제조된 반도체소자(300)를 도시한다. 반도체소자(300)는 기판/기 제조된 다양한 층들(302)을 포함할 수 있다. 전기적으로 연결되어야 하는 소자들(304)도 도시된다. 금속층(310)은 본 방법(100 및/또는 120)을 이용하여 선택된 재료(들)을 포함한다. 금속층(310)은 축소된 노드에서 배선들을 형성할 수 있다. 본 방법(100 및/또는 120)을 이용하지 않는 경우, 금속층(310)을 위해 선택된 재료(들)은 예컨대 크기효과 때문에 부적합할 수 있다. 따라서, 본 방법(100 및/또는 120)을 이용하여 선택된 재료(들)을 포함하는 배선/금속층(310)은 목적하는 특성을 가질 수 있고, 반도체소자(300)는 목적하는 대로 기능할 수 있다.
이상, 전자/반도체소자들에 사용하기 위한 재료들을 선별하는 방법 및 시스템이 설명되었다. 본 방법 및 시스템은 도시된 예시적인 실시예들에 따라 설명되었으나, 본 기술분야에 속하는 통상의 기술자는 변형된 여러 실시예들이 존재할 수 있음을 쉽게 인식할 것이며, 임의의 변형은 본 방법 및 시스템의 사상 및 범위 내에서 이루어질 것이다. 따라서, 청구범위의 사상 및 범위에서 벗어나지 않고 통상의 기술자에 의한 많은 변형들이 이루어질 수 있다.
200, 210: 단위 셀
220: 나노와이어
300: 반도체소자
302: 층
304: 소자
310: 금속층

Claims (18)

  1. 전자장치에 사용하기 위해 단위 셀과 결정구조를 갖는 재료의 특성을 규정하는 방법에 있어서,
    적어도 하나의 프로세서를 사용하여, 상기 단위 셀에 대한 순방향 전도모드들 만을 이용하여 상기 재료에 대한 성능지수(FOM)를 결정하는 단계, 상기 성능지수는 비저항에 평균자유경로를 곱한 값이고; 및
    상기 성능지수를 이용하여 상기 전자장치에 사용하기 위한 상기 재료의 적합도를 결정하는 단계를 포함하되,
    상기 프로세서를 사용하여 상기 성능지수를 결정하는 단계는,
    상기 단위 셀에 대한 복수의 기준수송방향들을 선택하는 단계;
    소정의 단면적을 갖는 복수의 나노와이어들 각각에 대한 상기 순방향 전도모드들을 이용하여 상기 재료에 대한 전자구조를 결정하는 단계, 상기 복수의 나노와이어들 각각은 상기 재료에 대한 상기 단위 셀 및 상기 순방향 전도모드들에 대응하는 상기 단위 셀에 대한 기준수송방향에 기반하고,;
    상기 복수의 나노와이어들 각각에 대하여 상기 전자구조 및 상기 기준수송방향에 대한 페르미 준위를 결정하는 단계; 및
    상기 복수의 나노와이어들 각각의 상기 전자구조에 대한 상기 페르미 준위와 교차하는 밴드들의 수를 결정하는 단계를 더 포함하되,
    상기 밴드들의 수는 상기 복수의 나노와이어들 각각의 상기 기준수송방향에 대한 상기 순방향 전도모드들의 수인, 방법.
  2. 제1항에 있어서,
    상기 성능지수를 결정하는 단계는,
    상기 복수의 나노와이어들에 대한 상기 순방향 전도모드들의 수 대 상기 나노와이어의 단면적의 기울기를 제공하도록 상기 순방향 전도모드들의 수 대 상기 나노와이어의 단면적을 선형 피팅하는 단계; 및
    상기 기울기에 기초하여 상기 재료의 상기 복수의 기준수송방향들 각각에 대한 기준수송방향 성능지수를 결정하는 단계를 더 포함하는, 방법.
  3. 제2항에 있어서,
    상기 복수의 나노와이어들 각각에 대한 상기 전자구조를 결정하는 단계는,
    상기 기준수송방향을 따라 제1 복수의 단위 셀들을 생성하는 단계;
    상기 각 나노와이어에 대한 상기 기준수송방향에 수직하는 적어도 하나의 횡방향을 따라, 상기 복수의 나노와이어들 각각의 상기 단면적에 대응하는 제2 복수의 단위 셀들을 제공하는 단계; 및
    상기 제1 및 제2 복수의 단위 셀들을 이용하여 상기 복수의 나노와이어들 각각에 대한 상기 전자구조를 결정하는 단계를 포함하는, 방법.
  4. 제2항에 있어서,
    상기 재료의 상기 복수의 기준수송방향들 중 나머지 방향 각각에 대하여, 상기 전자구조를 결정하는 단계, 상기 페르미 준위를 결정하는 단계, 상기 페르미 준위와 교차하는 밴드들의 수를 결정하는 단계, 상기 선형 피팅하는 단계, 및 상기 기준수송방향 성능지수를 결정하는 단계를 반복 수행하는 단계; 및
    상기 복수의 기준수송방향들에 대한 상기 기준수송방향 성능지수들의 통계적 평균을 이용하여 상기 재료에 대한 성능지수를 결정하는 단계를 더 포함하는, 방법.
  5. 제4항에 있어서,
    적어도 하나의 추가적인 재료에 대하여, 상기 기준수송방향들을 선택하는 단계(단계 A), 상기 전자구조를 결정하는 단계(단계 B), 상기 페르미 준위를 결정하는 단계(단계 C), 상기 페르미 준위와 교차하는 밴드들의 수를 결정하는 단계(단계 D), 상기 선형 피팅하는 단계(단계 E), 상기 기준수송방향 성능지수를 결정하는 단계(단계 F), 상기 복수의 기준수송방향들 중 나머지 방향에 대하여 상기 단계 A 내지 F를 반복 수행하는 단계, 및 상기 기준수송방향 성능지수들의 통계적 평균을 이용하여 상기 성능지수를 결정하는 단계를 반복 수행하는 단계; 및
    상기 성능지수의 내림차순으로 상기 재료 및 상기 적어도 하나의 추가적인 재료를 정렬시키는 단계를 더 포함하되,
    전도능력이 클수록 재료는 낮은 값의 성능지수를 갖는, 방법.
  6. 제4항에 있어서,
    적어도 하나의 추가적인 재료에 대하여, 상기 기준수송방향들을 선택하는 단계 (단계 A), 상기 전자구조를 결정하는 단계 (단계 B), 상기 페르미 준위를 결정하는 단계 (단계 C), 상기 페르미 준위와 교차하는 밴드들의 수를 결정하는 단계 (단계 D), 상기 선형 피팅하는 단계 (단계 E), 상기 기준수송방향 성능지수를 결정하는 단계 (단계 F), 상기 복수의 기준수송방향들 중 나머지 방향에 대하여 상기 단계 A 내지 F를 반복 수행하는 단계, 및 상기 기준수송방향 성능지수들의 통계적 평균을 이용하여 상기 성능지수를 결정하는 단계를 반복 수행하는 단계; 및
    상기 재료 및 상기 적어도 하나의 추가적인 재료에 대한 상기 성능지수 대 구조를 데이터베이스의 참조출력들로 저장하는 단계를 포함하되,
    상기 참조출력들은 전자적 기술자들을 포함하는 입력들을 갖는, 방법.
  7. 제6항에 있어서,
    상기 입력들을 상기 참조출력들에 비선형적으로 맵핑하기 위해 상기 데이터베이스를 이용하여 기계학습 알고리즘을 학습시키는 단계를 더 포함하는, 방법.
  8. 제7항에 있어서,
    상기 기계학습 알고리즘을 이용하여 신규 후보 재료의 상기 전자적 기술자들을 기초로 상기 신규 후보 재료에 대한 상기 성능지수를 계산하는 단계를 더 포함하는, 방법.
  9. 제4항에 있어서,
    상기 성능지수는 상기 재료에 대한 벌크 성능지수인, 방법.
  10. 제4항에 있어서,
    상기 성능지수는 상기 재료에 대한 나노와이어 성능지수인, 방법.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
KR1020180101351A 2017-11-17 2018-08-28 순방향 전도모드를 이용한 재료 선별 방법 KR102509985B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762587826P 2017-11-17 2017-11-17
US62/587,826 2017-11-17
US15/985,543 2018-05-21
US15/985,543 US11087055B2 (en) 2017-11-17 2018-05-21 Method of screening materials using forward conducting modes

Publications (2)

Publication Number Publication Date
KR20190056954A KR20190056954A (ko) 2019-05-27
KR102509985B1 true KR102509985B1 (ko) 2023-03-14

Family

ID=66534512

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180101351A KR102509985B1 (ko) 2017-11-17 2018-08-28 순방향 전도모드를 이용한 재료 선별 방법

Country Status (3)

Country Link
US (1) US11087055B2 (ko)
KR (1) KR102509985B1 (ko)
CN (1) CN110021385A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11586982B2 (en) 2019-09-18 2023-02-21 Samsung Electronics Co., Ltd. Electronic and atomic structure computation utilizing machine learning
US20210098084A1 (en) * 2019-09-30 2021-04-01 Nissan North America, Inc. Method and System for Material Screening
US11537898B2 (en) 2019-10-02 2022-12-27 Samsung Electronics Co., Ltd. Generative structure-property inverse computational co-design of materials

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020026856A1 (en) 2000-09-04 2002-03-07 Akiko Suzuki Thermoelectric material and method of manufacturing the same
US20020170590A1 (en) 2001-05-16 2002-11-21 Heremans Joseph Pierre Enhanced thermoelectric power in bismuth nanocomposites
US20060032526A1 (en) 2002-12-13 2006-02-16 Cannon Kabushiki Kaisha Thermoelectric conversion material, thermoelectric conversion device and manufacturing method thereof
US20060185710A1 (en) 2005-02-18 2006-08-24 Jihui Yang High performance thermoelectric nanocomposite device
US20080169016A1 (en) 2005-12-09 2008-07-17 Biprodas Dutta Nanowire electronic devices and method for producing the same
US20130240837A1 (en) 2012-03-15 2013-09-19 Virginia Commonwealth University Room temperature nanowire ir, visible and uv photodetectors
WO2016163262A1 (ja) 2015-04-08 2016-10-13 日立金属株式会社 熱電変換材料およびその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7910064B2 (en) 2003-06-03 2011-03-22 Nanosys, Inc. Nanowire-based sensor configurations
US8101449B2 (en) 2007-01-03 2012-01-24 Toyota Motor Engineering & Manufacturing North America, Inc. Process for altering thermoelectric properties of a material
EP2331727B1 (en) 2008-09-02 2013-11-27 Ramot at Tel-Aviv University Ltd Metal nanowire thin-films
SE1150386A1 (sv) * 2011-05-03 2012-11-04 Fairchild Semiconductor Bipolär transistor av kiselkarbid med förbättrad genombrottsspänning

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020026856A1 (en) 2000-09-04 2002-03-07 Akiko Suzuki Thermoelectric material and method of manufacturing the same
US20020170590A1 (en) 2001-05-16 2002-11-21 Heremans Joseph Pierre Enhanced thermoelectric power in bismuth nanocomposites
US20060032526A1 (en) 2002-12-13 2006-02-16 Cannon Kabushiki Kaisha Thermoelectric conversion material, thermoelectric conversion device and manufacturing method thereof
US20060185710A1 (en) 2005-02-18 2006-08-24 Jihui Yang High performance thermoelectric nanocomposite device
US20080169016A1 (en) 2005-12-09 2008-07-17 Biprodas Dutta Nanowire electronic devices and method for producing the same
US20130240837A1 (en) 2012-03-15 2013-09-19 Virginia Commonwealth University Room temperature nanowire ir, visible and uv photodetectors
WO2016163262A1 (ja) 2015-04-08 2016-10-13 日立金属株式会社 熱電変換材料およびその製造方法

Also Published As

Publication number Publication date
KR20190056954A (ko) 2019-05-27
US20190155977A1 (en) 2019-05-23
CN110021385A (zh) 2019-07-16
US11087055B2 (en) 2021-08-10

Similar Documents

Publication Publication Date Title
KR102509985B1 (ko) 순방향 전도모드를 이용한 재료 선별 방법
Gurney The quantum mechanics of electrolysis
JP2008506203A (ja) 非平衡条件下での分子の量子化学モデリングのための方法およびコンピュータシステム
Han et al. On the exact truncation tier of fermionic hierarchical equations of motion
Rowlands et al. Effects of short-range order on the electronic structure of disordered metallic systems
Abu El-Seoud et al. On modelling and characterization of single electron transistor
Chen et al. Shot noise in nanoscale conductors from first principles
Khan et al. Streamflow forecasting for the Hunza river basin using ANN, RNN, and ANFIS models
Forbes Simple derivation of the formula for Sommerfeld supply density used in electron-emission physics and limitations on its use
Savaikar et al. Simulation of charge transport in multi-island tunneling devices: Application to disordered one-dimensional systems at low and high biases
Patmiou et al. Numerical modeling of nonohmic percolation conduction and Poole–Frenkel laws
JP7466478B2 (ja) Ａｎｄゲートデバイスおよび量子コンピュータ
CN106158876B (zh) 用以测定椭圆环绕式栅极闪存的电性质的装置及方法
López-Suárez et al. Modeling charge transport in gold nanogranular films
Özkan et al. The effect of the heating rate on the phase transition
Moglestue Self-consistent Monte Carlo particle modelling of small semiconductor elements
Lu et al. Dispersive spectrum and orbital order of spinless p-band fermions in an optical lattice
Palm Analysis of Memristor Hysteretic Systems: A Hybrid Coupled Model with emphasis on Pinching/Degrading Behavior
CN113868879B (zh) 纳米材料器件的仿真方法及设备
CN112802563B (zh) 一种基于机器学习的二维过渡金属硫化物带隙和能带结构预测方法及装置
Pupysheva et al. Transition between N-and Z-shaped current-voltage characteristics in semiconductor multiple-quantum-well structures
Ferraris Electric field control of topological Weyl semimetals
Davydov Superconductivity in the twisted bilayer graphene: emergent mystery in the magic angle, the topological bosons and the Bardeen Cooper Schrieffer–Bose Einstein unconventional crossover
Gibson et al. Accelerating superconductor discovery through tempered deep learning of the electron-phonon spectral function
WO2024007054A1 (en) Quantum machine learning devices and methods

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant