KR102505064B1 - 디스플레이 구동 장치 및 디스플레이 장치 - Google Patents

디스플레이 구동 장치 및 디스플레이 장치 Download PDF

Info

Publication number
KR102505064B1
KR102505064B1 KR1020160078475A KR20160078475A KR102505064B1 KR 102505064 B1 KR102505064 B1 KR 102505064B1 KR 1020160078475 A KR1020160078475 A KR 1020160078475A KR 20160078475 A KR20160078475 A KR 20160078475A KR 102505064 B1 KR102505064 B1 KR 102505064B1
Authority
KR
South Korea
Prior art keywords
data
buffers
data voltage
output
switch
Prior art date
Application number
KR1020160078475A
Other languages
English (en)
Other versions
KR20170109200A (ko
Inventor
서동욱
신창희
윤홍근
천성민
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to US15/362,946 priority Critical patent/US10467975B2/en
Publication of KR20170109200A publication Critical patent/KR20170109200A/ko
Application granted granted Critical
Publication of KR102505064B1 publication Critical patent/KR102505064B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0828—Several active elements per pixel in active matrix panels forming a digital to analog [D/A] conversion circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명의 실시예에 따른 디스플레이 구동 장치는, 아날로그 영상 데이터를 생성하는 디지털-아날로그 컨버터, 디스플레이 패널에 포함되는 복수의 데이터 라인에 연결되는 복수의 패드, 상기 아날로그 영상 데이터를 입력받아 데이터 전압을 생성하는 복수의 버퍼, 상기 복수의 버퍼의 출력단과 상기 복수의 패드 사이에 연결되는 제1 스위치, 및 상기 복수의 버퍼의 입력단과 상기 디지털-아날로그 컨버터 사이에 연결되는 제2 스위치를 갖는 버퍼 회로, 및 상기 데이터 전압이 상기 복수의 패드를 통해 상기 복수의 데이터 라인으로 출력되면, 상기 제1 스위치를 턴-오프하고 상기 제2 스위치를 턴-온하여 상기 복수의 버퍼 중 적어도 일부의 출력을 새로운 데이터 전압으로 설정한다.

Description

디스플레이 구동 장치 및 디스플레이 장치{DISPLAY DRIVING DEVICE AND DISPLAY DEVICE}
본 발명은 디스플레이 구동 장치 및 디스플레이 장치에 관한 것이다.
액정 디스플레이(LCD), 유기전계발광표시장치(OLED) 등의 디스플레이 장치는 텔레비전, 모니터 등과 같은 가정, 산업용 표시 장치는 물론, 태블릿 PC, 스마트폰, 랩톱 컴퓨터 등과 같은 모바일 기기에 다양하게 적용되고 있다. 특히 최근에는 높은 해상도를 구현함과 동시에, 낮은 소모 전력으로 동작할 수 있는 디스플레이 장치에 대한 연구가 활발히 진행되는 추세이다. 디스플레이 장치의 해상도가 증가함에 따라, 복수의 픽셀에 연결된 구동 라인을 동작시키는 시간과, 복수의 픽셀에 데이터 신호를 반영하는 시간이 점점 짧아질 수 있으며, 각 픽셀에 데이터 신호가 충분히 반영되지 못하는 경우 디스플레이 장치가 표시하는 이미지에 왜곡이 발생할 수 있다. 따라서, 짧은 시간 내에 복수의 픽셀에 데이터 신호를 충분히 반영하기 위한 다양한 방법이 제안되고 있다.
본 발명의 기술적 사상이 이루고자 하는 과제 중 하나는, 화질 왜곡 및 열화를 방지하고 저전력으로 동작할 수 있는 디스플레이 구동 장치 및 디스플레이 장치를 제공하는 데에 있다.
본 발명의 실시예에 따른 디스플레이 구동 장치는, 아날로그 영상 데이터를 생성하는 디지털-아날로그 컨버터, 디스플레이 패널에 포함되는 복수의 데이터 라인에 연결되는 복수의 패드, 상기 아날로그 영상 데이터를 입력받아 데이터 전압을 생성하는 복수의 버퍼, 상기 복수의 버퍼의 출력단과 상기 복수의 패드 사이에 연결되는 제1 스위치, 및 상기 복수의 버퍼의 입력단과 상기 디지털-아날로그 컨버터 사이에 연결되는 제2 스위치를 갖는 버퍼 회로, 및 상기 데이터 전압이 상기 복수의 패드를 통해 상기 복수의 데이터 라인으로 출력되면, 상기 제1 스위치를 턴-오프하고 상기 제2 스위치를 턴-온하여 상기 복수의 버퍼 중 적어도 일부의 출력을 새로운 데이터 전압으로 설정한다.
본 발명의 실시예에 따른 디스플레이 구동 장치는, 디지털 영상 데이터를 샘플링 및 저장하는 래치 회로, 상기 래치 회로의 샘플링 타이밍을 제어하는 시프트 레지스터, 상기 래치 회로가 저장한 디지털 영상 데이터에 기초하여 아날로그 영상 데이터를 생성하는 디지털-아날로그 컨버터, 상기 아날로그 영상 데이터를 입력받아 데이터 전압을 생성하는 복수의 버퍼, 및 상기 복수의 버퍼 각각의 출력단을 복수의 데이터 라인과 연결하는 복수의 패드를 포함하며, 상기 복수의 버퍼 중 적어도 일부가 출력하는 상기 데이터 전압은, 소정의 지연 시간이 경과한 후 상기 복수의 패드를 통해 상기 복수의 데이터 라인으로 출력된다.
본 발명의 실시예에 따른 디스플레이 장치는, 제1 게이트 라인을 따라 배치되는 복수의 제1 픽셀과, 제2 게이트 라인을 따라 배치되는 복수의 제2 픽셀을 갖는 디스플레이 패널, 제1 주기 동안 상기 복수의 제1 픽셀에 제1 데이터 전압을 출력하고, 상기 제1 주기 다음에 도래하는 제2 주기 동안 상기 복수의 제2 픽셀에 제2 데이터 전압을 출력하는 복수의 버퍼를 포함하는 데이터 드라이버, 및 상기 제1 주기 동안, 상기 복수의 버퍼 중 적어도 일부의 출력을 상기 제2 데이터 전압을 갱신하는 컨트롤러를 포함한다.
본 발명의 실시예에 따른 디스플레이 구동 장치는, 복수의 데이터 라인에 연결되는 복수의 버퍼 중 적어도 일부의 출력을, 다음 주기 동안 복수의 데이터 라인에 입력되어야 할 영상 데이터로 미리 갱신할 수 있다. 따라서, 다음 주기가 도래하였을 때 복수의 연산 증폭기의 슬루 시간(slew time)이 픽셀의 충전 시간에 미치는 영향을 최소화할 수 있으며, 그로부터 디스플레이 장치가 표시하는 이미지의 왜곡, 열화 등을 방지하고, 디스플레이 장치의 소모 전력을 절감할 수 있다.
본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시 형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
도 1은 본 발명의 실시예에 따른 디스플레이 구동 장치를 포함하는 디스플레이 장치를 설명하기 위해 제공되는 도이다.
도 2는 본 발명의 실시예에 따른 디스플레이 구동 장치에 포함되는 데이터 드라이버를 간단하게 나타낸 블록도이다.
도 3 및 도 4는 본 발명의 실시예에 따른 디스플레이 구동 장치의 동작을 설명하기 위해 제공되는 도이다.
도 5는 본 발명의 실시예에 따른 디스플레이 구동 장치의 동작 방법을 설명하기 위해 제공되는 타이밍 다이어그램이다.
도 6은 본 발명의 실시예에 따른 디스플레이 구동 장치의 동작을 설명하기 위해 제공되는 파형도이다.
도 7은 본 발명의 실시예에 따른 디스플레이 구동 장치에 포함되는 버퍼 회로의 동작을 설명하기 위한 도이다.
도 8은 본 발명의 실시예에 따른 디스플레이 구동 장치의 동작 방법을 설명하기 위해 제공되는 타이밍 다이어그램이다.
도 9는 본 발명의 실시예에 따른 디스플레이 구동 장치의 동작 방법을 설명하기 위해 제공되는 흐름도이다.
도 10은 본 발명의 실시예에 따른 디스플레이 장치가 적용될 수 있는 전자 기기를 나타낸 블록도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태들을 다음과 같이 설명한다.
도 1은 본 발명의 실시예에 따른 디스플레이 구동 장치를 포함하는 디스플레이 장치를 설명하기 위해 제공되는 도이다.
도 1을 참조하면, 본 발명의 실시예에 따른 디스플레이 장치(10)는 디스플레이 구동 장치(20) 및 패널(30)을 포함할 수 있다. 디스플레이 구동 장치(20)는 데이터 드라이버(21), 게이트 드라이버(22), 컨트롤러(23) 및 전원 회로(24) 등을 포함할 수 있다.
패널(30)은 적어도 하나의 기판을 포함할 수 있으며, 기판 상에는 복수의 게이트 라인(GL1-GLm: GL)과 데이터 라인(DL1-DLn: DL)이 서로 교차하도록 배치될 수 있다. 복수의 게이트 라인(GL)과 데이터 라인(DL)의 교차 지점에는 복수의 픽셀(PX)이 정의될 수 있다. 일 실시예로, 제1 게이트 라인(GL1)과 교차하는 복수의 데이터 라인(DL)에 의해 복수의 제1 픽셀(P11-P1n)이 정의될 수 있으며, 제2 게이트 라인(GL2)과 교차하는 복수의 데이터 라인(DL)에 의해 복수의 제2 픽셀(P21-P2n)이 정의될 수 있다.
픽셀(PX)은 복수의 게이트 라인(GL)과 데이터 라인(DL)에 게이트 전극 및 소스 전극이 연결되는 트랜지스터와, 트랜지스터의 드레인 전극에 연결되는 커패시터 등을 포함할 수 있다. 상기 커패시터는 스토리지 커패시터를 포함할 수 있으며, 디스플레이 장치(10)가 액정 표시 장치(LCD)인 경우, 액정 커패시터가 더 연결될 수도 있다. 디스플레이 장치(10)가 유기전계발광표시장치(OLED)인 경우, 상기 커패시터는 각 픽셀(PX)에 포함되는 유기전계발광소자에 정전류를 공급하기 위한 커패시터로 이용될 수 있다.
컨트롤러(23)는 타이밍 컨트롤러, 및 메모리 회로 등을 포함할 수 있다. 타이밍 컨트롤러는 게이트 드라이버(22)와 데이터 드라이버(21)가 복수의 게이트 라인(GL) 및 데이터 라인(DL)에 제공하는 신호의 구동 타이밍을 제어하기 위한 신호를 생성할 수 있다.
게이트 드라이버(22)는 컨트롤러(23)에서 전달되는 제어 신호에 기초하여 복수의 게이트 라인(GL)을 스캔할 수 있다. 일 실시예에서, 게이트 드라이버(22)는 복수의 게이트 라인(GL) 중 적어도 하나를 선택하여 게이트 전원 전압을 인가할 수 있다. 게이트 전원 전압에 의해 선택된 게이트 라인(GL)이 활성화될 수 있다. 데이터 드라이버(21)는 게이트 전원 전압을 인가받아 활성화된 게이트 라인(GL)에 연결된 픽셀(PX)에, 영상을 표시하기 위한 데이터 전압을 입력할 수 있다. 상기 데이터 전압은, 픽셀(PX)과 연결된 복수의 데이터 라인(DL)을 통해 입력될 수 있다.
데이터 드라이버(21)는 컨트롤러(23)가 전달하는 제어 신호에 기초하여 복수의 데이터 라인(DL)에 데이터 전압을 입력할 수 있다. 복수의 데이터 라인(DL)에 입력되는 데이터 전압은, 데이터 드라이버(21)에 입력되는 영상 데이터에 기초하여 생성될 수 있다. 상기 영상 데이터는 디지털 영상 데이터일 수 있다. 데이터 전압은, 게이트 드라이버(22)로부터 게이트 전원 전압을 공급받아 활성화된 게이트 라인(GL)과 교차하는 데이터 라인(DL)에 입력될 수 있다. 따라서, 게이트 드라이버(22)가 게이트 라인(GL)을 스캔하는 순서대로, 즉 패널(30)의 수평 라인 단위로 이미지가 표시될 수 있다.
전원 회로(24)는 외부로부터 공급되는 외부 전원 전압에 기초하여 디스플레이 장치(10)의 동작에 필요한 다양한 내부 전원 전압을 생성할 수 있다. 상기 내부 전원 전압은 서로 다른 값을 갖는 복수 개의 전압일 수 있다. 전원 회로(24)는 상기 내부 전원 전압을 생성하기 위한 차지 펌프(Charge Pump) 회로 등을 포함할 수 있다. 일 실시예로, 전원 회로(24)는 외부 전원 전압에 기초하여 게이트 라인(GL)을 구동하는 데에 필요한 게이트 전원 전압을 생성할 수 있다. 상기 게이트 전원 전압은, 외부 전원 전압과 다른 값을 가질 수 있다.
도 2는 본 발명의 실시예에 따른 디스플레이 구동 장치에 포함되는 데이터 드라이버를 간단하게 나타낸 블록도이다.
도 2를 참조하면, 본 발명의 실시예에 따른 데이터 드라이버(100)는, 시프트 레지스터(110), 래치(120), 디지털-아날로그 컨버터(130), 및 버퍼 회로(140) 등을 포함할 수 있다. 래치(120)는 데이터를 샘플링하는 샘플링 래치(121) 및 샘플링 래치(121)가 샘플링한 데이터를 저장하는 홀딩 래치(122)를 포함할 수 있다. 데이터 드라이버(100)에 포함되는 각 구성 요소(110-140)는 도 2에 도시한 실시예로 한정되지 않으며, 다른 형태로 다양하게 변형될 수 있다.
시프트 레지스터(110)는 수평 동기 신호(Hysnc)에 응답하여 샘플링 래치(121)에 포함되는 복수의 래치 회로 각각의 동작 타이밍을 제어할 수 있다. 수평 동기 신호(Hsync)는 소정의 주기를 갖는 신호일 수 있다. 샘플링 래치(121)는 시프트 레지스터(110)의 시프트 순서에 따라 디지털 영상 데이터(DATA)를 샘플링할 수 있다. 샘플링 래치(121)가 샘플링한 디지털 영상 데이터(DATA)는 홀딩 래치(122)에 저장될 수 있다. 홀딩 래치(122)는 세컨 래치 신호(S-latch)에 응답하여 저장한 디지털 영상 데이터(DATA)를 디지털-아날로그 컨버터(130)로 출력할 수 있다.
디지털-아날로그 컨버터(130)는 디지털 영상 데이터(DATA)를 아날로그 영상 데이터(VIN1-VINn: VIN)로 변환할 수 있다. 일 실시예에서, 디지털-아날로그 컨버터(130)가 생성하는 아날로그 영상 데이터(VIN)는, 버퍼 회로(140)에 의해 데이터 전압(VD1-VDn: VD)으로 변환될 수 있다. 데이터 전압(VD)은 각 픽셀(PX)과 연결된 복수의 데이터 라인(DL1-DLn: DL)으로 출력될 수 있다.
데이터 드라이버(100)는, 시프트 레지스터(110)에 수평 동기 신호(Hsync)가 입력되면서 그 동작이 시작될 수 있다. 수평 동기 신호(Hsync)를 수신한 시프트 레지스터(110)는, 샘플링 래치(121)에 포함된 복수의 샘플링 회로를 순차적으로 동작시킬 수 있다. 샘플링 래치(121)는 디지털 영상 데이터(DATA)를 샘플링하여 홀딩 래치(122)에 저장할 수 있다.
홀딩 래치(122)는 세컨 래치 신호(S-latch)에 응답하여 저장된 디지털 영상 데이터(DATA)를 디지털-아날로그 컨버터(130)에 전달할 수 있다. 디지털-아날로그 컨버터(130)는 디지털 영상 데이터(DATA)를 아날로그 영상 데이터(VIN)로 변환할 수 있다. 아날로그 영상 데이터(VIN)는 복수의 데이터 라인(DL) 각각에 입력되어야 하는 전압에 대응하는 데이터를 포함할 수 있다. 버퍼 회로(140)는 아날로그 영상 데이터(VIN)를 이용하여 데이터 전압(VD)을 생성할 수 있다.
버퍼 회로(140)는 연산 증폭기로 구현되는 복수의 버퍼를 포함할 수 있으며, 상기 복수의 버퍼 각각은 복수의 데이터 라인(DL)과 복수의 패드를 통해 연결될 수 있다. 즉, 복수의 버퍼 각각의 출력단에는 복수의 데이터 라인(DL) 및 각 픽셀(PX)에 포함되는 스위치 소자와 커패시터 등이 연결될 수 있다. 따라서, 디스플레이 장치(10)의 해상도가 증가하는 경우 버퍼 출력단의 부하가 증가할 수 있다. 버퍼 출력단의 부하가 증가함으로써, 버퍼의 출력을 데이터 전압(VD)으로 설정하는 데에 필요한 슬루 시간(slew time)이 길어질 수 있다.
버퍼의 슬루 시간이 길어지는 경우, 수평 동기 신호(Hsync)의 한 주기 내에서 픽셀(PX)에 포함되는 커패시터 등이 데이터 전압(VD)에 의해 충전되는 시간이 줄어들 수 있으며, 이는 디스플레이 장치(10)가 표시하는 화질 열화를 가져올 수 있다. 이러한 문제를 해결하기 위해, 높은 전류로 버퍼를 구동하여 슬루 시간을 단축시킬 수 있으나, 이 경우 디스플레이 장치(10)의 소모 전력이 높아지는 문제가 발생할 수 있다.
본 발명의 실시예에서는, 버퍼 회로(140)의 동작 방법을 제어함으로써 상기와 같은 문제를 해결할 수 있다. 예를 들어, 버퍼 회로(140)에 포함된 복수의 버퍼 중 적어도 일부의 출력을 미리 갱신함으로써 상기와 같은 문제를 해결할 수 있다.
도 3은 본 발명의 실시예에 따른 디스플레이 구동 장치의 동작을 설명하기 위해 제공되는 도이다. 도 3은 도 2에 도시한 버퍼 회로(140)를 좀 더 자세히 나타낸 것일 수 있다.
도 3을 참조하면, 본 발명의 일 실시예에 따른 버퍼 회로(140)는 복수의 제1 스위치(OSW1-OSWn: OSW), 복수의 제2 스위치(ISW1-ISWn: ISW), 복수의 버퍼(BF1-BFn: BF), 복수의 패드(PAD1-PADn: PAD) 등을 포함할 수 있다. 복수의 버퍼(BF)는 연산 증폭기 등으로 구현될 수 있으며, 제1 스위치(OSW)는 복수의 버퍼(BF)의 출력단에, 제2 스위치(ISW)는 복수의 버퍼(BF)의 입력단에 연결될 수 있다.
복수의 패드(PAD)는 디스플레이 패널(PN)에 포함된 복수의 데이터 라인(DL1-DLn: DL)과 연결될 수 있다. 즉, 제1 스위치(OSW)가 턴-온되는 경우, 복수의 버퍼(BF)에 저장된 데이터 전압(VD1-VDn: VD)이 복수의 패드(PAD)를 거쳐 데이터 라인(DL)에 입력될 수 있다. 일 실시예에서, 복수의 패드(PAD)는 복수의 버퍼(BF)의 출력단보다 우수한 응답 속도를 가질 수 있다. 즉, 복수의 패드(PAD)의 슬루 시간(slew time)은, 복수의 버퍼(BF)보다 짧을 수 있다.
복수의 버퍼(BF)가 복수의 패드(PAD)를 통해 출력하는 데이터 전압(VD)은, 게이트 드라이버에 의해 활성화된 게이트 라인(GL1-GLm: GL)을 따라 배치된 픽셀(PX)에 입력될 수 있다. 예를 들어, 게이트 드라이버에 의해 제1 게이트 라인(GL1)이 스캔되면, 복수의 버퍼(BF)가 출력하는 데이터 전압(VD)은 복수의 패드(PAD)를 통해 제1 게이트 라인(GL1)을 따라 배치된 복수의 제1 픽셀(P11-P1n)에 입력될 수 있다.
제1 게이트 라인(GL1)의 스캔 주기가 종료되면, 게이트 드라이버는 제2 게이트 라인(GL2)을 스캔할 수 있다. 일반적인 디스플레이 구동 장치의 경우, 제2 게이트 라인(GL2)의 스캔 주기가 시작된 후, 제1 및 제2 스위치(OSW, ISW)가 함께 턴-온되어 복수의 버퍼(BF)에 새로운 데이터 전압(VD)이 저장되고, 버퍼(BF)에 저장된 새로운 데이터 전압(VD)이 복수의 제2 픽셀(P21-P2n)에 입력되어야 하는 전압으로 갱신될 수 있다.
즉, 일반적인 디스플레이 구동 장치에서는, 복수의 게이트 라인(GL) 각각의 스캔 주기가 시작된 이후, 스캔된 게이트 라인(GL)을 따라 배치되는 복수의 픽셀(PX)에 입력되어야 하는 데이터 전압(VD)이 복수의 버퍼(BF)에 저장될 수 있다. 따라서 복수의 버퍼(BF)에 포함되는 연산 증폭기의 슬루 시간으로 인해, 복수의 픽셀(PX) 각각에 대한 충전 시간을 충분히 확보하지 못할 수 있으며, 이는 디스플레이 장치의 화질 저하로 이어질 수 있다. 이러한 문제를 해결하기 위해, 전류량을 높여 연산 증폭기의 슬루 시간을 단축할 수 있으나, 이는 디스플레이 장치의 소모 전력 상승으로 이어질 수 있다.
본 발명의 실시예에서는 복수의 버퍼(BF) 중 적어도 일부에 새로운 데이터 전압(VD)을 미리 저장함으로써 상기와 같은 문제를 해결할 수 있다. 일 실시예로, 제1 게이트 라인(GL1)의 스캔 주기에서 복수의 제1 픽셀(P11-P1n)에 대한 데이터 전압(VD)의 출력이 완료되면, 제1 스위치(OSW)가 턴-오프될 수 있다. 따라서, 복수의 버퍼(BF) 각각의 출력단이 복수의 패드(PAD)와 전기적으로 분리될 수 있다.
한편, 제1 스위치(OSW)가 턴-오프되어 있는 동안, 제2 스위치(ISW)는 턴-온될 수 있다. 제2 스위치(ISW)가 턴-온되면, 버퍼 회로(140)와 연결된 디지털-아날로그 컨버터(130)는, 제2 게이트 라인(GL2)의 스캔 주기에서 복수의 데이터 라인(DL)으로 출력되어야 할 데이터 전압(VD)에 대응하는 아날로그 전압 데이터(VIN)를 복수의 버퍼(143)에 입력할 수 있다. 따라서, 제1 게이트 라인(GL1)의 스캔 주기가 종료되기 전에, 복수의 버퍼(BF) 중 적어도 일부의 출력이 미리 갱신될 수 있다. 이때, 미리 갱신된 버퍼(BF)의 출력은, 제1 스위치(OSW)가 턴-오프되어 있으므로 복수의 제1 픽셀(P11-P1n)에는 영향을 주지 않을 수 있다.
제1 게이트 라인(GL1)의 스캔 주기가 종료되고 제2 게이트 라인(GL2)의 스캔 주기가 시작되면, 제1 스위치(OSW)가 턴-온되어 복수의 버퍼(BF)의 출력단이 복수의 패드(PAD)와 연결될 수 있다. 따라서, 제1 게이트 라인(GL1)의 스캔 주기 동안 미리 갱신되었던 버퍼(BF)의 출력이, 패드(PAD)를 통해 복수의 제2 픽셀(P21-P2n)에 입력될 수 있다. 이때, 제1 게이트 라인(GL1)의 스캔 주기 동안 미처 갱신되지 못한 버퍼(BF)의 출력을 갱신하기 위해, 제2 게이트 라인(GL2)의 스캔 주기에서 제2 스위치(ISW)가 적어도 한 번 이상 턴-온될 수 있다.
즉, 본 발명의 실시예에 따른 디스플레이 구동 장치는, 게이트 드라이버의 각 스캔 주기에서 복수의 패드(PAD)를 통한 데이터 전압(VD) 출력이 완료된 후, 복수의 버퍼(BF) 중 적어도 일부의 출력을 새로운 데이터 전압(VD)으로 갱신할 수 있다. 상기 새로운 데이터 전압(VD)은, 게이트 드라이버의 다음 스캔 주기에서 복수의 패드(PAD)를 통해 복수의 데이터 라인(DL)에 입력되어야 할 전압일 수 있다.
앞서 설명한 바와 같이, 복수의 버퍼(BF)는 복수의 패드(PAD)에 비해 상대적으로 긴 슬루 시간을 가질 수 있다. 본 발명의 실시예에서는, 상대적으로 긴 슬루 시간을 갖는 복수의 버퍼(143)의 출력을 미리 갱신함으로써, 각 스캔 주기에서 픽셀(PX)에 데이터 전압(VD)을 입력하는 데에 필요한 시간을 충분히 확보할 수 있다. 따라서, 각 픽셀(PX)에 포함되는 스토리지 커패시터 등의 충전 시간을 충분히 확보할 수 있으므로, 디스플레이 장치의 화질 왜곡, 열화 등을 방지하고, 적은 전류로 디스플레이 장치를 동작할 수 있어 소모 전력을 절감할 수 있다.
도 4는 본 발명의 실시예에 따른 디스플레이 구동 장치의 동작을 설명하기 위해 제공되는 도이다. 도 5는 본 발명의 실시예에 따른 디스플레이 구동 장치의 동작 방법을 설명하기 위해 제공되는 타이밍 다이어그램이다.
도 4를 참조하면, 본 발명의 실시예에 따른 디스플레이 구동 장치(500)는 시프트 레지스터(210), 래치(220), 디지털-아날로그 컨버터(230), 버퍼 회로(240), 게이트 드라이버(300), 및 컨트롤러(400) 등을 포함할 수 있다. 시프트 레지스터(210), 래치(220), 디지털-아날로그 컨버터(230), 버퍼 회로(240)는 데이터 드라이버(200)에 포함될 수 있다.
버퍼 회로(240)는 디지털-아날로그 컨버터(230)와 연결되는 버퍼(243), 및 버퍼(243)의 출력단과 입력단에 각각 연결되는 제1 및 제2 스위치(241, 242) 등을 포함할 수 있다. 버퍼(243)는 연산 증폭기로 구현될 수 있으며, 버퍼(243)의 출력단은 제1 스위치(241)를 통해 패드(244)와 연결되고, 입력단은 제2 스위치(242)를 통해 디지털-아날로그 컨버터(230)와 연결될 수 있다. 패드(244)는 디스플레이 패널에 포함되는 데이터 라인(DL)에 연결될 수 있다. 일 실시예로, 버퍼 회로(240)는 도 3에 도시한 바와 같이 데이터 라인(DL)의 개수만큼의 버퍼(243)를 포함할 수 있다.
버퍼 출력(BOUT)은 디지털-아날로그 컨버터(230)가 출력하는 아날로그 영상 데이터(VIN)에 의해 결정될 수 있으며, 버퍼 출력(BOUT)은 제1 스위치(241)가 턴-온된 동안 복수의 패드(244)를 통해 데이터 라인(DL)으로 전달될 수 있다. 즉, 제1 제어 신호(SOUT_EN)에 의해 제1 스위치(241)가 턴-온되면, 버퍼 출력(BOUT)이 패드 출력(POUT)에 반영될 수 있다.
한편, 제2 제어 신호(S-latch)에 의해 제2 스위치(242)가 턴-온되면, 디지털-아날로그 컨버터(230)가 생성하는 아날로그 영상 데이터(VIN)가 버퍼(243)에 입력될 수 있다. 일 실시예에서, 제2 제어 신호(S-latch)는 래치(220)의 출력을 제어하는 세컨 래치 신호(S-latch)와 같은 신호일 수 있다. 즉, 제2 제어 신호(S-latch)에 의해 제2 스위치(242)가 턴-온되면, 디지털-아날로그 컨버터(230)는 래치(220)가 출력하는 디지털 영상 데이터(DATA)를 수신하여 아날로그 영상 데이터(VIN)를 생성할 수 있다. 디지털 영상 데이터(DATA)로부터 생성되는 아날로그 영상 데이터(VIN)는, 데이터 라인(DL)에 입력되어야 하는 데이터 전압(VD)을 생성하기 위한 데이터를 포함할 수 있다.
수평 동기 신호(Hsync)는 컨트롤러(400)로부터 시프트 레지스터(210)에 전달되며, 소정의 주기를 갖는 신호일 수 있다. 수평 동기 신호(Hsync)의 한 주기 동안, 게이트 드라이버(300)에 의해 게이트 라인(GL)이 스캔될 수 있다. 디스플레이 구동 장치(500)는 수평 동기 신호(Hsync)의 한 주기 동안, 스캔된 게이트 라인(GL)과 과 교차하는 데이터 라인(DL)에 데이터 전압(VD)을 입력할 수 있다.
도 5에 도시한 타이밍 다이어그램을 참조하면 버퍼 회로(240)는, 주기 TN 동안 게이트 드라이버(300)가 스캔하는 N번째 게이트 라인(GL)과 교차하는 데이터 라인(DL)에 데이터 전압 VD[N]을 공급할 수 있다. 한편, 래치(220)는 주기 TN 동안 디지털 영상 데이터 DATA[N+1]을 샘플링 및 저장할 수 있다. 디지털 영상 데이터 DATA[N+1]는, 데이터 전압 VD[N+1]을 생성하기 위한 데이터를 포함할 수 있다. 데이터 전압 VD[N+1]은, 주기 TN+1에서 게이트 드라이버(300)가 N+1번째 게이트 라인(GL)을 스캔하는 동안 데이터 라인(DL)에 입력되어야 할 전압일 수 있다.
한편, 제1 및 제2 스위치(241, 242) 각각은, 제1 및 제2 제어 신호(SOUT_EN, S-latch)에 의해 제어될 수 있다. 도 5에 도시한 타이밍 다이어그램의 주기 TN에서, 제1 제어 신호(SOUT_EN)가 하이(high) 값을 갖는 동안, 버퍼 출력(BOUT)이 패드 출력(POUT)에 반영될 수 있다. 패드(244)는 버퍼(243)가 출력하는 데이터 전압 VD[N]을 데이터 라인(DL)에 입력할 수 있다.
본 발명의 실시예에 따른 디스플레이 구동 장치(500)는, 패드(244)를 통해 데이터 전압 VD[N]이 데이터 라인(DL)에 입력된 후, 제1 스위치(241)를 턴-오프할 수 있다. 제1 스위치(241)는, 컨트롤러(400)가 제1 제어 신호(SOUT_EN)를 로우(low)로 전환함으로써 턴-오프될 수 있다. 컨트롤러(400)는 제1 스위치(241)를 턴-오프한 후, 시간 △t1 동안 제2 제어 신호(S-latch)를 1회 이상 토글(toggle)하여 제2 스위치(242)를 턴-온시킴과 동시에, 래치(220)에 저장된 디지털 영상 데이터 DATA[N+1]을 디지털-아날로그 컨버터(230)로 출력시킬 수 있다.
따라서, 주기 TN에 포함되는 시간 △t1 동안, 버퍼 출력(BOUT)이, 주기 TN+1 동안 데이터 라인(DL)에 입력되어야 하는 데이터 전압 VD[N+1]로 미리 변경될 수 있다. 즉, 시간 △t1 동안 데이터 전압 VD[N+1]이 버퍼(243)에 저장될 수 있다. 일 실시예에서 데이터 드라이버(200)는 복수의 버퍼(243)를 포함할 수 있으며, 시간 △t1 동안 복수의 버퍼(243) 중 적어도 일부의 출력이 데이터 전압 VD[N+1]로 변경될 수 있다. 시간 △t1 동안 제1 스위치(241)가 턴-오프 상태를 유지하므로, 변경된 버퍼 출력(BOUT)은 패드 출력(POUT)에는 반영되지 않을 수 있다. 즉, 시간 △t1 동안 복수의 버퍼(243) 중 적어도 일부는 데이터 전압 VD[N+1]을 출력하고, 복수의 패드(244)는 데이터 전압 VD[N]을 출력할 수 있다.
수평 동기 신호(Hsync)에 의해 주기 TN+1가 시작되면, 컨트롤러(400)는 제1 스위치(241)를 턴-온시켜 버퍼(243)에 저장된 데이터 전압 VD[N+1]을 패드 출력(POUT)에 반영할 수 있다. 패드(244)는 버퍼(243)보다 상대적으로 짧은 슬루 시간을 갖기 때문에, 주기 TN+1가 시작되고 빠른 시간 내에 데이터 라인(DL)의 전압이 데이터 전압 VD[N+1]로 변경될 수 있다. 따라서, 데이터 라인(DL)을 통한 각 픽셀(PX)의 충전 시간을 충분히 확보할 수 있으며, 디스플레이 장치의 화질 열화를 방지하고, 적은 전력으로 디스플레이 구동 장치(500)를 동작할 수 있다.
주기 TN+1가 시작되면, 컨트롤러(400)는 제2 스위치(242)를 1회 이상 턴-온시킬 수 있다. 상기 동작에 의해, 시간 △t1 동안 데이터 전압 VD[N+1]로 변경되지 못한 버퍼 출력(BOUT)이, 데이터 전압 VD[N+1]로 설정될 수 있다.
주기 TN+1에서 디스플레이 구동 장치(500)의 동작은, 주기 TN에서의 동작과 유사할 수 있다. 주기 TN+1 동안 게이트 드라이버(300)는 N+1 번째 게이트 라인(GL)을 스캔할 수 있다. 주기 TN+1가 시작되면, 컨트롤러(400)는 제1 제어 신호(SOUT_EN)를 통해 제1 스위치(241)를 턴-온할 수 있다. 제1 스위치(241)가 턴-온됨으로써, 시간 △t1 동안 데이터 전압 VD[N+1]으로 갱신된 버퍼 출력(BOUT)이 패드 출력(POUT)에 반영될 수 있다.
한편, 주기 TN+1에서 제1 스위치(241)가 턴-온되어 있는 동안, 컨트롤러(400)는 제2 제어 신호(S-latch)를 통해 제2 스위치(242)를 1회 이상 턴-온할 수 있다. 따라서, 주기 TN의 시간 △t1 동안 데이터 전압 VD[N+1]으로 갱신되지 못한 버퍼(243)의 출력(BOUT)을, 주기 TN+1 에서 변경할 수 있다.
도 5의 타이밍 다이어그램을 참조하면, 래치(220)는 주기 TN+1 동안 디지털 영상 데이터 DATA[N+2] 를 샘플링 및 저장할 수 있다. 디지털 영상 데이터(DATA[N+2])는, 데이터 전압 VD[N+2]을 생성하기 위한 데이터일 수 있다. 데이터 전압 VD[N+2]은, 주기 TN+2 에서 게이트 드라이버(300)가 N+2 번째 게이트 라인(GL)을 스캔하는 동안 데이터 라인(DL)에 입력되어야 하는 전압일 수 있다.
주기 TN+1 에서 데이터 전압 VD[N+1]의 출력이 완료되면, 컨트롤러(400)는 제1 스위치(241)를 턴-오프하고, 시간 △t2 동안 제2 스위치(242)를 1회 이상 턴-온시켜 버퍼 출력(BOUT)을 데이터 전압 VD[N+2]로 미리 갱신할 수 있다. 따라서, 데이터 라인(DL)을 통한 각 픽셀(PX)의 충전 시간을 충분히 확보할 수 있으며, 디스플레이 장치의 화질 열화를 방지하고, 적은 전력으로 디스플레이 구동 장치(500)를 동작할 수 있다.
도 6은 본 발명의 실시예에 따른 디스플레이 구동 장치의 동작을 설명하기 위해 제공되는 파형도이다. 도 7은 도 6에 도시한 파형도를 설명하기 위해 제공되는 회로도이다.
도 6에 도시한 파형도는 도 7에 도시한 회로도에서 버퍼 출력(BOUT)과 패드 출력(POUT) 및 픽셀 전압(VPX)을 나타낸 것일 수 있다. 도 7을 참조하면, 버퍼 회로(610)는 제1 및 제2 스위치(611, 612), 버퍼(613), 패드(614) 등을 포함할 수 있다. 제1 스위치(611)는 버퍼(613)의 출력단과 패드(614) 사이에, 제2 스위치(612)는 버퍼(613)의 입력단에 연결될 수 있으며, 컨트롤러(600)는 제1 및 제2 스위치(611, 612)를 제어할 수 있다.
픽셀(PX)은 패드(614)와 데이터 라인을 통해 연결되며, 저항 Rp 및 커패시터 Cp의 등가 회로로 표시될 수 있다. 일 실시예에서 커패시터 Cp는 각 픽셀(PX)에 존재하는 스토리지 커패시터일 수 있으며, 저항 Rp는 데이터 라인 및 턴-온된 트랜지스터 등에 존재하는 저항 성분일 수 있다.
도 6을 참조하면, 버퍼 출력(BOUT)은 주기 T1의 시간 △t 동안 미리 갱신될 수 있다. 시간 △t 동안 미리 갱신되는 버퍼 출력(BOUT)이 픽셀(PX)에 입력되지 않도록, 시간 △t 동안 제1 스위치(611)는 턴-오프될 수 있다. 한편, 시간 △t 동안버퍼 출력(BOUT)을 미리 갱신하기 위해, 제2 스위치(612)는 턴-온될 수 있다. 미리 갱신되는 버퍼 출력(BOUT)은, 주기 T2 동안 픽셀(PX)에 입력되어야 하는 데이터 전압일 수 있다.
도 6을 참조하면, 주기 T2 가 시작된 후, 패드 출력(POUT)에 버퍼 출력(BOUT)이 반영될 수 있다. 본 발명의 실시예에서는, 주기 T2 동안 버퍼 출력(BOUT)을 변경하는 데 필요한 슬루 시간을 주기 T1의 시간 △t에 포함시킬 수 있다. 또한, 도 6에 도시한 바와 같이, 패드(614)가 버퍼(613)보다 빠른 응답 속도, 즉 빠른 슬루율(slew rate)을 가질 수 있으므로, 주기 T2에서 픽셀(PX)에 포함되는 커패시터 CP의 충전 시간을 충분히 확보할 수 있다. 결과적으로, 픽셀(PX)의 충전 시간을 충분히 확보함으로써 디스플레이 장치가 표시하는 이미지의 열화를 방지할 수 있으며, 낮은 소모 전력으로 디스플레이 장치를 구동할 수 있다.
도 8은 본 발명의 실시예에 따른 디스플레이 구동 장치의 동작 방법을 설명하기 위해 제공되는 타이밍 다이어그램이다. 이하, 도 4에 도시한 디스플레이 구동 장치(500)를 함께 참조하여 도 7에 도시한 타이밍 다이어그램을 설명하기로 한다.
본 발명의 실시예에서, 데이터 드라이버(200)에 포함되는 복수의 버퍼(243) 중 적어도 일부은, 수평 동기 신호(Hsync)의 다음 주기 동안 데이터 라인(DL)에 공급되어야 하는 데이터 전압(VD)을 미리 저장할 수 있다. 도 8에 도시한 실시예에서, 복수의 버퍼(243) 중 적어도 일부의 출력을 미리 갱신하는 시간 △t1, △t2 등은, 데이터 인에이블 신호(DE)에 의해 결정될 수 있다. 데이터 인에이블 신호(DE)는 래치(220)가 디지털 영상 데이터(DATA)의 샘플링 및 저장을 완료하였는지 여부를 감지하기 위한 신호일 수 있다.
도 8에 도시한 타이밍 다이어그램에서, 주기 TN 동안 버퍼 회로(240)는 데이터 전압 VD[N]을 출력하며, 래치(220)는 디지털 영상 데이터 DATA[N+1]을 샘플링 및 저장할 수 있다. 주기 TN 동안 래치(220)가 저장하는 디지털 영상 데이터DATA[N+1]은, 주기 TN+1 에서 버퍼 회로(240)가 출력해야 할 데이터 전압 VD[N+1]에 대응하는 데이터일 수 있다.
데이터 인에이블 신호(DE)는, 래치(220)가 디지털 영상 데이터 DATA[N+1]을 샘플링 또는 저장하는 동안 하이(high) 값을 가질 수 있으며, 래치(220)가 디지털 영상 데이터 DATA[N+1] 저장을 완료하면 로우(low)로 변경될 수 있다. 데이터 인에이블 신호(DE)가 로우(low)로 변경되면, 컨트롤러(400)는 시간 △t1 동안 제1 스위치(241)를 턴-오프하고, 제2 스위치(242)를 턴-온시킬 수 있다. 시간 △t1 동안, 복수의 버퍼(243) 중 적어도 일부의 출력은, 래치(220)에 저장된 디지털 영상 데이터 DATA[N+1]에 대응하는 데이터 전압 VD[N+1]로 갱신될 수 있다.
주기 TN+1가 도래하면, 컨트롤러(400)는 제1 제어 신호(SOUT_EN)를 통해 제1 스위치(241)를 턴-온시킴으로써, 시간 △t1 동안 디지털 영상 데이터 DATA[N+1]에 대응하는 데이터 전압 VD[N+1]로 미리 갱신된 버퍼 출력(BOUT)을 패드 출력(POUT)에 반영할 수 있다. 패드(244)는 버퍼(243)보다 상대적으로 빠른 슬루율을 가질 수 있다. 따라서 주기 TN+1 동안 데이터 전압 VD[N+1]에 의해 픽셀(PX)이 충전되는 시간을 상대적으로 길게 확보할 수 있다.
도 9는 본 발명의 실시예에 따른 디스플레이 구동 장치의 동작 방법을 설명하기 위해 제공되는 흐름도이다. 이하, 설명의 편의를 위해 도 5 및 도 6을 함께 참조하여 도 9에 도시한 흐름도에 따른 디스플레이 구동 장치(500)의 동작을 설명하기로 한다.
도 9를 참조하면, 본 발명의 실시예에 따른 디스플레이 구동 장치(500)의 동작은, N번째 주기가 시작되는 것으로 시작될 수 있다(S10). N번째 주기는 도 6에 도시한 타이밍 다이어그램에서 수평 동기 신호(Hsync)의 주기 TN에 해당할 수 있다. N번째 주기 TN이 시작되면, 컨트롤러(400)는 제1 스위치(241)를 턴-온하여 버퍼(243)에 저장된 데이터 전압 VD[N]을 데이터 라인(DL)으로 출력할 수 있다(S11).
데이터 전압 VD[N]이 출력되는 동안, 래치(220)는 새로운 디지털 영상 데이터 DATA[N+1]을 수신할 수 있다(S12). S12 단계에서 수신한 디지털 영상 데이터DATA[N+1]은 래치(220)에 저장되고, 디지털-아날로그 컨버터(230)에 의해 새로운 데이터 전압 VD[N+1]로 변환될 수 있다. 컨트롤러(400)는 제2 스위치(242)를 턴-오프시켜 디지털-아날로그 컨버터(230)가 생성한 새로운 데이터 전압 VD[N+1]이 버퍼(243)의 출력에 반영되는 것을 방지할 수 있다.
컨트롤러(400)는 버퍼(243)에 저장된 데이터 전압 VD[N]의 출력이 종료되는지 여부를 판단할 수 있다(S13). S12 단계의 판단 결과 데이터 전압 VD[N]의 출력이 종료되지 않은 것으로 판단되면, 컨트롤러(400)는 제1 스위치(241)를 계속 턴-온시켜 버퍼(243)에 저장된 데이터 전압 VD[N]을 데이터 라인(DL)으로 출력할 수 있다
한편, S13 단계의 판단 결과 데이터 전압 VD[N]의 출력이 종료된 것으로 판단되면, 컨트롤러(400)는 제1 스위치(241)를 턴-오프시켜 버퍼(243)와 데이터 라인(DL)을 전기적으로 분리할 수 있다(S14). 다음으로, 컨트롤러(400)는 제2 스위치(242)를 턴-온시켜 디지털-아날로그 컨버터(230)가 출력하는 데이터 전압 VD[N+1]을 버퍼(243)에 저장할 수 있다(S15). S14 단계에서 버퍼(243)에 저장되는 데이터 전압 VD[N+1]은, N번째 주기 TN 다음에 도래하는 N+1번째 주기 TN+1 동안 데이터 라인(DL)에 입력되어야 하는 전압일 수 있다.
컨트롤러(400)는 버퍼(243)에 데이터 전압 VD[N+1]을 저장하는 한편, N번째 주기 TN이 종료되는지 여부를 체크할 수 있다(S16). S16 단계의 판단 결과 N번째 주기 TN이 종료되지 않은 경우, 컨트롤러(400)는 지속적으로 버퍼(243)에 데이터 전압VD[N+1]을 저장할 수 있다. 버퍼(243)의 개수는 데이터 라인(DL)의 개수에 대응할 수 있으며, 데이터 드라이버(200)는 복수의 버퍼(243)를 포함할 수 있다. 따라서, 컨트롤러(400)는 N번째 주기 TN이 종료될 때까지 복수의 버퍼(243) 각각에 디지털-아날로그 컨버터(230)가 출력하는 데이터 전압 VD[N+1]을 저장할 수 있다.
S16 단계의 판단 결과 N번째 주기 TN이 종료되고, N+1번째 주기 TN+1이 시작된 것으로 판단되면, 컨트롤러(400)는 제1 스위치(241)를 턴-온시켜 버퍼(243)에 저장된 데이터 전압 VD[N+1]을 데이터 라인(DL)으로 출력할 수 있다(S11). 상대적으로 느린 슬루율을 갖는 버퍼(243)의 출력을 이전 주기인 N번째 주기 TN 동안 미리 갱신함으로써, N+1번째 주기 TN+1에서 데이터 라인(DL)을 통한 픽셀(PX)의 충전 시간을 충분히 확보할 수 있다.
한편, 도 9에 도시한 실시예에서 S13 단계는, 컨트롤러(400)가 새로운 디지털 영상 데이터 DATA[N+1]의 수신이 완료되었는지 여부를 판단하는 단계로 대체될 수 있다. 이 경우, 컨트롤러(400)는 도 8에 도시한 바와 같은 데이터 인에이블 신호(DE)를 이용하여 새로운 디지털 영상 데이터 DATA[N+1]의 수신이 완료되었는지 여부를 판단할 수 있다.
도 10은 본 발명의 실시예에 따른 디스플레이 장치가 적용될 수 있는 전자 기기를 나타낸 블록도이다.
도 10을 참조하면, 본 발명의 실시예에 따른 전자 장치(1000)는, 디스플레이 장치(1010), 메모리(1020), 통신 모듈(1030), 센서 모듈(1040), 및 프로세서(1050) 등을 포함할 수 있다. 전자 장치(1000)는 스마트폰, 태블릿 PC, 랩톱 컴퓨터 등의 모바일 기기 외에, 텔레비전, 데스크톱 컴퓨터 등을 포함할 수 있다. 디스플레이 장치(1010), 메모리(1020), 통신 모듈(1030), 센서 모듈(1040) 및 프로세서(1050) 등의 구성 요소는 버스(1060)를 통해 서로 통신할 수 있다.
디스플레이 장치(1010)는 본 발명의 다양한 실시예에 따른 디스플레이 구동 장치를 포함할 수 있다. 본 발명의 실시예에 따른 디스플레이 장치(1010)는, 게이트 라인의 각 스캔 주기에서 데이터 라인으로 출력해야 하는 데이터 전압을, 이전 스캔 주기에서 데이터 드라이버의 버퍼에 미리 저장할 수 있다. 따라서, 게이트 라인의 각 스캔 주기에서 버퍼의 출력을 데이터 전압으로 변경하는 데에 필요한 슬루 시간을 최소화할 수 있으며, 그로부터 디스플레이 장치(1010)의 화질을 개선하고 낮은 소모 전력으로 디스플레이 장치(1010)를 구동할 수 있다.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
10: 디스플레이 장치
20: 디스플레이 구동 장치
30: 디스플레이 패널
100, 200: 데이터 드라이버
110, 210: 시프트 레지스터
120, 320: 래치
130, 330: 디지털-아날로그 변환 회로
140, 340: 버퍼 회로
300: 게이트 드라이버
400: 컨트롤러

Claims (20)

  1. 아날로그 영상 데이터를 생성하는 디지털-아날로그 컨버터;
    디스플레이 패널에 포함되는 복수의 데이터 라인에 연결되는 복수의 패드;
    상기 아날로그 영상 데이터를 입력받아 제1 데이터 전압을 생성하는 복수의 버퍼, 상기 복수의 버퍼의 출력단과 상기 복수의 패드 사이에 연결되는 제1 스위치, 및 상기 복수의 버퍼의 입력단과 상기 디지털-아날로그 컨버터 사이에 연결되는 제2 스위치를 갖고, 상기 복수의 버퍼는 제1 스캐닝 주기 동안 상기 복수의 패드를 통해 상기 제1 데이터 전압을 출력하는 버퍼 회로; 및
    상기 제1 스캐닝 주기에서 상기 복수의 버퍼 중 적어도 일부의 버퍼가 상기 복수의 데이터 라인 중 적어도 일부에 상기 제1 데이터 전압을 출력하는 동안, 상기 복수의 버퍼 중 상기 적어도 일부의 버퍼와 다른 적어도 하나의 버퍼에 대해 상기 제1 스위치를 턴-오프하고 상기 제2 스위치를 턴-온하여 상기 적어도 하나의 버퍼의 출력을 상기 제1 데이터 전압과 다른 제2 데이터 전압으로 설정하는 컨트롤러; 를 포함하며,
    상기 적어도 하나의 버퍼는 상기 제1 스캐닝 주기 다음의 제2 스캐닝 주기 동안 상기 제2 데이터 전압을 출력하는 디스플레이 구동 장치.
  2. 제1항에 있어서,
    상기 복수의 버퍼는, 상기 제1 스캐닝 주기 및 상기 제2 스캐닝 주기를 포함하는 소정의 주기마다 상기 디지털-아날로그 컨버터가 생성하는 상기 아날로그 영상 데이터를 입력받아 상기 제1 데이터 전압 및 상기 제2 데이터 전압을 포함하는 데이터 전압을 생성하는 디스플레이 구동 장치.
  3. 제2항에 있어서,
    상기 컨트롤러는, 상기 주기마다 상기 데이터 전압의 출력이 완료된 후, 상기 제1 스위치를 턴-오프하고 상기 제2 스위치를 턴-온하여 상기 복수의 버퍼 중 적어도 일부의 출력을 다음 주기 동안 상기 복수의 데이터 라인으로 출력되어야 하는 새로운 데이터 전압으로 설정하는 디스플레이 구동 장치.
  4. 제3항에 있어서,
    상기 컨트롤러는, 상기 다음 주기가 도래하면 상기 제1 스위치를 턴-온시켜 상기 새로운 데이터 전압을 상기 복수의 데이터 라인으로 출력하는 디스플레이 구동 장치.
  5. 제3항에 있어서,
    상기 컨트롤러는, 상기 다음 주기가 도래하면 상기 제2 스위치를 턴-온시켜 상기 복수의 버퍼의 출력을 상기 새로운 데이터 전압으로 설정하는 디스플레이 구동 장치.
  6. 제1항에 있어서,
    상기 컨트롤러는, 상기 제1 스위치를 턴-오프한 동안 상기 제2 스위치를 반복해서 턴-온 및 턴-오프시키는 디스플레이 구동 장치.
  7. 제1항에 있어서,
    상기 아날로그 영상 데이터에 대응하는 디지털 영상 데이터를 샘플링 및 저장하는 래치 회로; 및
    상기 디지털 영상 데이터가 상기 래치 회로에 순차적으로 저장되도록 상기 래치 회로의 샘플링 타이밍을 제어하는 시프트 레지스터; 를 포함하는 디스플레이 구동 장치.
  8. 제7항에 있어서,
    상기 컨트롤러는, 상기 제1 및 제2 스위치 각각을 제어하기 위한 제1 및 제2 제어 신호를 생성하며,
    상기 래치 회로는 상기 제2 제어 신호에 따라 상기 디지털 영상 데이터를 상기 디지털-아날로그 컨버터로 전송하는 디스플레이 구동 장치.
  9. 제7항에 있어서,
    상기 컨트롤러는, 상기 시프트 레지스터에 제3 제어 신호를 전송하여 상기 복수의 버퍼가 상기 데이터 전압을 출력하는 주기를 결정하는 디스플레이 구동 장치.
  10. 제1항에 있어서,
    상기 디스플레이 패널은, 제1 게이트 라인과 상기 복수의 데이터 라인이 교차하는 영역에 배치되는 복수의 제1 픽셀, 및 제2 게이트 라인과 상기 복수의 데이터 라인이 교차하는 영역에 배치되는 복수의 제2 픽셀을 포함하며,
    상기 복수의 버퍼는 상기 제1 게이트 라인이 활성화되는 상기 제1 스캐닝 주기 동안 상기 복수의 제1 픽셀에 상기 제1 데이터 전압을 입력하고,
    상기 복수의 버퍼는 중 상기 적어도 하나의 버퍼는 상기 제2 게이트 라인이 활성화되는 상기 제2 스캐닝 주기 동안 상기 복수의 제2 픽셀 중 적어도 하나에 상기 제2 데이터 전압을 입력하는 디스플레이 구동 장치.
  11. 삭제
  12. 디지털 영상 데이터를 샘플링 및 저장하는 래치 회로;
    상기 래치 회로의 샘플링 타이밍을 제어하는 시프트 레지스터;
    상기 래치 회로가 저장한 디지털 영상 데이터에 기초하여 아날로그 영상 데이터를 생성하는 디지털-아날로그 컨버터;
    상기 아날로그 영상 데이터를 입력받아 제1 데이터 전압을 생성하는 복수의 버퍼; 및
    상기 복수의 버퍼 각각의 출력단을 복수의 데이터 라인과 연결하는 복수의 패드; 를 포함하며,
    상기 복수의 버퍼는 상기 복수의 패드를 통해 상기 복수의 데이터 라인에 상기 제1 데이터 전압을 출력하며,
    상기 복수의 버퍼는 상기 복수의 패드를 통해 상기 제1 데이터 전압을 제1 스캐닝 주기 동안 상기 복수의 데이터 라인에 출력하고, 상기 복수의 버퍼 중 적어도 하나의 버퍼는 상기 제1 스캐닝 주기 다음의 제2 스캐닝 주기 동안 출력할 제2 데이터 전압을 상기 제1 스캐닝 주기가 끝나기 전에 미리 수신하는, 디스플레이 구동 장치.
  13. 제12항에 있어서,
    상기 래치 회로는 복수의 래치를 포함하며, 상기 복수의 래치는 상기 시프트 레지스터가 제어하는 상기 샘플링 타이밍에 기초하여 순차적으로 상기 디지털 영상 데이터를 샘플링 및 저장하는 디스플레이 구동 장치.
  14. 제12항에 있어서,
    상기 제1 스캐닝 주기 중 적어도 일부의 시간 동안, 상기 복수의 버퍼 중 적어도 일부는 상기 복수의 패드와 서로 다른 상기 데이터 전압을 출력하는 디스플레이 구동 장치.
  15. 제12항에 있어서,
    상기 복수의 버퍼를 상기 복수의 패드와 연결하는 복수의 제1 스위치;
    상기 복수의 버퍼를 상기 디지털-아날로그 컨버터와 연결하는 복수의 제2 스위치; 및
    상기 복수의 제1 및 제2 스위치를 제어하는 컨트롤러; 를 포함하는 디스플레이 구동 장치.
  16. 제15항에 있어서,
    상기 컨트롤러는, 상기 제1 스캐닝 주기 중 적어도 일부의 시간 동안, 상기 복수의 제1 스위치를 턴-오프시키고, 상기 복수의 제2 스위치 중 적어도 일부는 턴-온시키는 디스플레이 구동 장치.
  17. 제16항에 있어서,
    상기 적어도 하나의 버퍼는 상기 제1 스캐닝 주기 중 상기 적어도 일부의 시간 동안 상기 제2 데이터 전압을 저장하는 디스플레이 구동 장치.
  18. 제1 게이트 라인을 따라 배치되는 복수의 제1 픽셀과, 제2 게이트 라인을 따라 배치되는 복수의 제2 픽셀을 갖는 디스플레이 패널;
    제1 주기 동안 상기 복수의 제1 픽셀에 제1 데이터 전압을 출력하고, 상기 제1 주기 다음에 도래하는 제2 주기 동안 상기 복수의 제2 픽셀에 제2 데이터 전압을 출력하는 복수의 버퍼를 포함하는 데이터 드라이버; 및
    상기 제1 주기 동안, 상기 복수의 버퍼 중 적어도 하나의 버퍼의 출력을 상기 제2 데이터 전압으로 갱신하고, 상기 복수의 버퍼 중 나머지 버퍼의 출력을 상기 제1 데이터 전압으로 유지하는 컨트롤러; 를 포함하며,
    상기 적어도 하나의 버퍼는 상기 제2 주기 동안 상기 제2 데이터 전압을 출력하는 디스플레이 장치.
  19. 제18항에 있어서,
    상기 데이터 드라이버는,
    상기 제1 및 제2 데이터 전압 각각을 생성하는 데에 필요한 제1 및 제2 아날로그 영상 데이터를 생성하는 디지털-아날로그 컨버터;
    상기 제1 및 제2 아날로그 영상 데이터 각각을 생성하는 데에 필요한 제1 및 제2 디지털 영상 데이터를 샘플링 및 저장하는 래치 회로; 및
    상기 래치 회로의 샘플링 타이밍을 제어하는 시프트 레지스터; 를 포함하며,
    상기 복수의 버퍼 각각은 제1 스위치를 통해 상기 복수의 제1 픽셀 및 제2 픽셀과 연결되는 출력단과, 제2 스위치를 통해 상기 디지털-아날로그 컨버터와 연결되는 입력단을 갖는 디스플레이 장치.
  20. 제19항에 있어서,
    상기 컨트롤러는, 상기 래치 회로가 상기 제1 주기 동안 상기 제2 디지털 영상 데이터의 샘플링 및 저장을 완료하면, 상기 제1 스위치를 턴-오프시키고 상기 제2 스위치를 턴-온시켜 상기 복수의 버퍼 중 상기 적어도 하나의 버퍼의 출력을 상기 제2 데이터 전압으로 갱신하는 디스플레이 장치.
KR1020160078475A 2016-03-17 2016-06-23 디스플레이 구동 장치 및 디스플레이 장치 KR102505064B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US15/362,946 US10467975B2 (en) 2016-03-17 2016-11-29 Display driving device and display device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020160032226 2016-03-17
KR20160032226 2016-03-17

Publications (2)

Publication Number Publication Date
KR20170109200A KR20170109200A (ko) 2017-09-28
KR102505064B1 true KR102505064B1 (ko) 2023-03-06

Family

ID=60035844

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160078475A KR102505064B1 (ko) 2016-03-17 2016-06-23 디스플레이 구동 장치 및 디스플레이 장치

Country Status (1)

Country Link
KR (1) KR102505064B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102509591B1 (ko) * 2018-07-27 2023-03-14 매그나칩 반도체 유한회사 플랫 패널의 구동장치 및 그 구동방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101493226B1 (ko) * 2011-12-26 2015-02-17 엘지디스플레이 주식회사 유기 발광 다이오드 표시 장치의 화소 구동 회로의 특성 파라미터 측정 방법 및 장치

Also Published As

Publication number Publication date
KR20170109200A (ko) 2017-09-28

Similar Documents

Publication Publication Date Title
US10467975B2 (en) Display driving device and display device
US8188961B2 (en) Liquid crystal display device and method for decaying residual image thereof
US11227524B2 (en) Shift register unit and driving method thereof, gate driving circuit and driving method thereof, and display device
US7561656B2 (en) Shift register with low stress
US20170178581A1 (en) Shift register, gate driving circuit, method for driving display panel and display device
EP0298255A1 (en) Circuit for driving a liquid crystal display panel
US10885854B2 (en) Gate drive circuit, control method thereof, and display device
JP3501939B2 (ja) アクティブマトリクス型画像表示装置
JP4172472B2 (ja) 駆動回路、電気光学装置、電子機器及び駆動方法
US10482805B2 (en) Display controller and display driving apparatus including the same
US9368083B2 (en) Liquid crystal display device adapted to partial display
US11087707B2 (en) Driving method and device for GOA circuit, and display device
US20180122290A1 (en) Source driving circuit, source driving chip and display apparatus
US8134525B2 (en) Drive circuit for generating a delay drive signal
CN112216239A (zh) 源极驱动器和显示装置
US7589705B2 (en) Circuit and method for driving display panel
US10692456B2 (en) Display driver and output buffer
US9087493B2 (en) Liquid crystal display device and driving method thereof
US9875715B2 (en) Display apparatus and method of driving display panel using the same
CN109389926B (zh) 移位寄存器、栅极驱动电路、阵列基板
KR102505064B1 (ko) 디스플레이 구동 장치 및 디스플레이 장치
KR20150135615A (ko) 표시장치 및 그 구동방법
CN110379389B (zh) 源极驱动器、显示装置及驱动方法
US11557242B2 (en) Display apparatus

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right