KR102497991B1 - Method and system for organizing semiconductor quantum dots and controlling the size thereof - Google Patents

Method and system for organizing semiconductor quantum dots and controlling the size thereof Download PDF

Info

Publication number
KR102497991B1
KR102497991B1 KR1020200159851A KR20200159851A KR102497991B1 KR 102497991 B1 KR102497991 B1 KR 102497991B1 KR 1020200159851 A KR1020200159851 A KR 1020200159851A KR 20200159851 A KR20200159851 A KR 20200159851A KR 102497991 B1 KR102497991 B1 KR 102497991B1
Authority
KR
South Korea
Prior art keywords
thin film
quantum dots
semiconductor thin
amorphous semiconductor
ion energy
Prior art date
Application number
KR1020200159851A
Other languages
Korean (ko)
Other versions
KR20220072351A (en
Inventor
이효창
김정형
성대진
최대한
Original Assignee
한국표준과학연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국표준과학연구원 filed Critical 한국표준과학연구원
Priority to KR1020200159851A priority Critical patent/KR102497991B1/en
Priority to PCT/KR2021/012384 priority patent/WO2022114473A1/en
Publication of KR20220072351A publication Critical patent/KR20220072351A/en
Application granted granted Critical
Publication of KR102497991B1 publication Critical patent/KR102497991B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02601—Nanoparticles
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82B—NANOSTRUCTURES FORMED BY MANIPULATION OF INDIVIDUAL ATOMS, MOLECULES, OR LIMITED COLLECTIONS OF ATOMS OR MOLECULES AS DISCRETE UNITS; MANUFACTURE OR TREATMENT THEREOF
    • B82B3/00—Manufacture or treatment of nanostructures by manipulation of individual atoms or molecules, or limited collections of atoms or molecules as discrete units
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82B—NANOSTRUCTURES FORMED BY MANIPULATION OF INDIVIDUAL ATOMS, MOLECULES, OR LIMITED COLLECTIONS OF ATOMS OR MOLECULES AS DISCRETE UNITS; MANUFACTURE OR TREATMENT THEREOF
    • B82B3/00—Manufacture or treatment of nanostructures by manipulation of individual atoms or molecules, or limited collections of atoms or molecules as discrete units
    • B82B3/0061—Methods for manipulating nanostructures
    • B82B3/0076—Methods for manipulating nanostructures not provided for in groups B82B3/0066 - B82B3/0071
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biophysics (AREA)
  • Optics & Photonics (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

본 발명의 반도체 양자점의 생성 방법에 관한 것으로서, 기판 상부에 비정질 반도체 박막을 증착하는 단계; 상기 비정질 반도체 박막 상부에 플라즈마를 형성하고 이로부터 상기 비정질 반도체 박막에 이온 에너지를 전달하여 결정질 나노입자를 생성하는 단계; 상기 비정질 반도체 박막과 상기 결정질 나노입자에 이온 에너지를 더 전달하여 상기 결정질 나노입자를 성장시키는 단계; 상기 결정질 나노입자가 성장하여 양자점이 생성되는 단계;를 포함하는 것을 특징으로 한다.The present invention relates to a method for producing semiconductor quantum dots, comprising: depositing an amorphous semiconductor thin film on a substrate; generating crystalline nanoparticles by forming plasma on top of the amorphous semiconductor thin film and transferring ion energy therefrom to the amorphous semiconductor thin film; growing the crystalline nanoparticles by further transferring ion energy to the amorphous semiconductor thin film and the crystalline nanoparticles; characterized in that it comprises; growing the crystalline nanoparticles to generate quantum dots.

Description

반도체 양자점의 생성과 크기 제어 방법 및 시스템{Method and system for organizing semiconductor quantum dots and controlling the size thereof}Method and system for generating and controlling the size of semiconductor quantum dots {Method and system for organizing semiconductor quantum dots and controlling the size thereof}

본 발명은 반도체 양자점의 생성과 크기 제어 방법 및 시스템에 관한 것으로서, 플라즈마 공정을 적용하여 비정질 반도체 박막으로부터 균일한 결정성을 갖는 반도체 양자점을 생성하고 그 크기를 제어할 수 있는 반도체 양자점의 생성과 크기 제어 방법 및 시스템에 관한 것이다.The present invention relates to a method and system for generating and controlling the size of semiconductor quantum dots, and relates to the generation and size of semiconductor quantum dots capable of generating uniform crystallinity from an amorphous semiconductor thin film by applying a plasma process and controlling the size thereof. It relates to control methods and systems.

양자점은 벌크 형태의 물질이 나타내는 고유한 특성과 달리 전기적 및 광학적특성을 나타내는 15 나노미터 이하 크기의 결정질 나노입자로서, 양자점의 전기적 및 광학적 성질은 원자, 분자, 벌크 물질과는 차이를 가지며, 이러한 특성은 모든 고체 물질에서 나타날 수 있지만 반도체 물질에서 더욱 더 잘 나타난다.Quantum dots are crystalline nanoparticles with a size of 15 nanometers or less that exhibit electrical and optical properties unlike the inherent properties of bulk materials. The electrical and optical properties of quantum dots are different from atoms, molecules, and bulk materials, The properties can appear in all solid materials, but are more pronounced in semiconductor materials.

양자점의 제조를 위한 2가지 공정으로서 탑다운 방식의 리소그래피 공정과 바텀업 방식의 자기 조직화(self-organization) 공정이 있을 수 있는데, 리소그래피 공정에 비하여 자기 조직화 공정은 한 번에 대면적에서 규칙적인 배열의 양자점을 형성할 수 있는 가능성을 제시하고 있다.As two processes for manufacturing quantum dots, there may be a top-down lithography process and a bottom-up self-organization process. Compared to the lithography process, the self-organization process is arranged regularly in a large area at once. It suggests the possibility of forming quantum dots of

기판 표면에 대한 고에너지 이온빔 스퍼터링은 자기 조직화 나노 구조의 생성을 위한 아주 효과적인 방법으로서 특정 조건하에서 스퍼터링은 표면을 거칠게 만들어 리플(ripple)이나 도트 형태의 패턴을 형성한다.High-energy ion beam sputtering on the surface of a substrate is a very effective method for generating self-organized nanostructures. Under certain conditions, sputtering roughens the surface to form a ripple or dot pattern.

과거의 연구에 따르면, 반도체인 실리콘 결정질 기판에 대하여 20 keV 이상의 이온 에너지를 갖는 이온빔 스퍼터링을 수행하는 경우 리플을 형성할 수 있고, 750 eV의 이온 에너지를 갖는 이온빔 스퍼터링을 수행하는 경우에도 리플이 형성되는 것으로 보고되고 있으나, 실리콘 결정질 기판으로부터 형성된 리플이 비정질화되는 경우도 있어 리플로부터 양자점을 형성하는 경우 결정성이 유지되기 어렵고, 결정질 기판에 대해서 이온빔 스퍼터링이 수행되어야 하는바 비정질 기판에 대해서는 적용되기 어렵다는 문제점이 있다.According to past studies, ripples can be formed when ion beam sputtering with an ion energy of 20 keV or more is performed on a silicon crystalline substrate, which is a semiconductor, and ripples are formed even when ion beam sputtering with an ion energy of 750 eV is performed. However, since the ripple formed from the silicon crystalline substrate is sometimes amorphous, it is difficult to maintain crystallinity when forming quantum dots from the ripple, and ion beam sputtering must be performed on the crystalline substrate, which is difficult to apply to the amorphous substrate. There is a difficult problem.

종래기술로서 420 eV의 이온 에너지를 갖는 Ar+ 이온빔을 사용하여 갈륨 안티모나이드 표면에 반도체 양자점이 형성되는 기술도 제시되고 있으나, 결정질 기판에 리플 형태의 나노구조체를 만들게 되어서 나노구조체와 기판이 결정형으로 연결되어 있어서 나노구조체의 양자점 특성을 얻기 어렵다. 또한, 비정질 기판에 대해서는 적용되기 어렵고 형성되는 양자점의 크기를 조절하면서 결정성을 유지하기 어렵다는 문제점이 있다.As a prior art, a technology in which semiconductor quantum dots are formed on the surface of gallium antimonide using an Ar + ion beam having an ion energy of 420 eV has also been proposed, but a ripple-type nanostructure is made on a crystalline substrate, so that the nanostructure and the substrate are crystalline. , so it is difficult to obtain the quantum dot characteristics of nanostructures. In addition, there is a problem that it is difficult to apply to an amorphous substrate and it is difficult to maintain crystallinity while adjusting the size of the quantum dots to be formed.

또한 금속 재료인 구리(Cu) 또는 금(Au)으로 형성된 박막의 경우, 플라즈마의 이온 충돌에 의하여 나노입자를 형성할 수 있는데, 금속 재료는 높은 전도성을 가짐에 따라 플라즈마의 이온 충돌이 적용되는 경우 금속 재료로 형성된 박막의 두께 전체에 대해서 디웨팅(dewetting) 현상이 발생됨에 따라 나노입자가 형성될 수 있으나, 이러한 디웨팅(dewetting) 현상에 의한 나노입자는 양자점으로 작용하기 위한 15 나노미터 이하의 크기로는 형성되기 어렵고 균일한 크기로 형성하기도 어려워 디웨팅(dewetting) 현상에 의한 나노입자의 생성은 반도체 재료로부터의 양자점 생성에는 적용되기 어렵다는 문제점이 있다.In addition, in the case of a thin film made of copper (Cu) or gold (Au), which is a metal material, nanoparticles can be formed by ion bombardment of plasma. As metal materials have high conductivity, when ion bombardment of plasma is applied Nanoparticles can be formed as a dewetting phenomenon occurs over the entire thickness of a thin film formed of a metal material, but nanoparticles due to this dewetting phenomenon have a size of 15 nanometers or less to act as quantum dots. It is difficult to form in size and difficult to form in uniform size, so the generation of nanoparticles by dewetting is difficult to apply to the generation of quantum dots from semiconductor materials.

등록특허공보 제10-0249813호는 실리콘 양자점 형성 방법에 관한 것으로서, 실리콘 기판 상에 실리콘 산화막을 형성하고, 실리콘 산화막 상에 Al-Si 합금층을 증착하고, Al-Si 합금층을 섭씨 150~550도의 온도로 열처리하여 Al-Si 합금층 내에 미세한 실리콘 결정립을 형성한다. 실리콘 결정립은 Al-Si 합금층 내에 분포되어 있는 Si 원자들의 재배열로 인한 핵생성 및 성장에 의해 형성된다. 이어서, Al-Si 합금층을 식각법으로 Al 금속만을 제거하여 10 nm 이하의 실리콘 결정립을 잔존시켜 실리콘 양자점을 형성하고 있으나, 이러한 열처리에 의한 양자점 형성은 결정화가 균일하지 못하고 공정이 복잡하며 고온 공정으로 인한 소자 손상이 야기될 수 있다는 문제점이 있다.Patent Registration No. 10-0249813 relates to a method for forming silicon quantum dots, forming a silicon oxide film on a silicon substrate, depositing an Al-Si alloy layer on the silicon oxide film, and depositing the Al-Si alloy layer at 150 to 550 degrees Celsius Heat treatment at a temperature of degrees to form fine silicon crystal grains in the Al-Si alloy layer. Silicon grains are formed by nucleation and growth due to rearrangement of Si atoms distributed in the Al—Si alloy layer. Subsequently, only Al metal is removed from the Al-Si alloy layer by an etching method, and silicon crystal grains of 10 nm or less remain to form silicon quantum dots. There is a problem that device damage may be caused due to this.

등록특허공보 제10-1670286호는 양자점 광활성층 및 이의 제조방법에 관한 것으로서, 광활성층 내에 실리콘 양자점의 밀도가 향상되도록 하기 위하여 실리콘 기판 상부에 복합적층층을 형성한 후 이를 열처리함으로써 실리콘 양자점이 실리콘화합물인 매질에 함입된 양자점 광활성층을 제조하고 있으나, 이러한 열처리에 의한 양자점 형성은 결정화가 균일하지 못하고 공정이 복잡하며 고온 공정으로 인한 소자 손상이 야기될 수 있다는 문제점이 있다.Registered Patent Publication No. 10-1670286 relates to a quantum dot photoactive layer and a method for manufacturing the same. In order to improve the density of silicon quantum dots in the photoactive layer, a composite stacked layer is formed on a silicon substrate and heat-treated to form a silicon compound with silicon quantum dots. Although a quantum dot photoactive layer impregnated with a phosphorus medium has been manufactured, the formation of quantum dots by such heat treatment has problems in that crystallization is not uniform, the process is complicated, and device damage may be caused due to the high temperature process.

등록특허공보 제10-0787000호는 나노입자의 제조방법 및 제조장치에 관한 것으로서, 챔버의 내부는 플라즈마 방전을 위하여 내부 공간이 마련되고, 전압 발생장치는 캐소드와 애노드 사이에 전압을 인가하여 전기장을 발생시키며 발생된 전기장은 챔버 내부에 채워진 기체를 방전시켜 기체 양이온을 포함하는 플라즈마를 발생시킨다. 이 때 플라즈마에 포함되어 있는 기체 양이온은 캐소드 방향으로 가속되어 금속 타겟의 표면에 충돌하고 금속 타겟의 물질은 원자, 분자 또는 클러스터 형태로 표면에서 밖으로 튀어나온다. 애노드는 이와 같이 발생된 나노입자를 끌어당겨 나노입자 수집부에서 나노입자를 수집한다. 나노입자 수집부는 발생된 나노입자를 접착시키기 위한 접착성 필름으로 구성될 수 있고 이와 같이 수집된 나노입자는 상기 접착성 필름을 가용성 용매에 용해시킴으로써 수거될 수 있다. 그러나 이러한 방법은 금속 타겟에 대해서만 적용되고 있어 반도체 양자점의 형성에는 적용하기 어렵다는 문제점이 있다.Patent Registration No. 10-0787000 relates to a method and apparatus for manufacturing nanoparticles, in which an internal space is provided for plasma discharge inside a chamber, and a voltage generator generates an electric field by applying a voltage between a cathode and an anode. The generated electric field discharges the gas filled in the chamber to generate plasma containing gas cations. At this time, gas cations included in the plasma are accelerated toward the cathode and collide with the surface of the metal target, and the material of the metal target is ejected from the surface in the form of atoms, molecules, or clusters. The anode attracts the nanoparticles thus generated and collects the nanoparticles in the nanoparticle collector. The nanoparticle collecting unit may be composed of an adhesive film for adhering generated nanoparticles, and the collected nanoparticles may be collected by dissolving the adhesive film in a soluble solvent. However, since this method is applied only to a metal target, it is difficult to apply it to the formation of semiconductor quantum dots.

공개특허공보 제10-2011-0050704호는 양자점의 제조 방법에 관한 것으로서 화학적 합성에 의하여 양자점을 생성하고 있으나, 화학적인 방법은 양산성이 떨어질 수 있고 화학물질의 독성에 의하여 환경에 유해한 영향을 줄 수 있다는 문제점이 있다.Publication No. 10-2011-0050704 relates to a method for producing quantum dots and generates quantum dots by chemical synthesis, but the chemical method may have poor mass productivity and may have a harmful effect on the environment due to the toxicity of chemicals. There is a problem with being able to.

등록특허공보 제10-0249813호Registered Patent Publication No. 10-0249813 등록특허공보 제10-1670286호Registered Patent Publication No. 10-1670286 등록특허공보 제10-0787000호Registered Patent Publication No. 10-0787000 공개특허공보 제10-2011-0050704호Publication No. 10-2011-0050704

본 발명은 플라즈마 공정에 의하여 반도체 비정질 박막으로부터 반도체 양자점을 생성하고 그 크기를 쉽게 제어하는 것을 목적으로 한다.An object of the present invention is to generate semiconductor quantum dots from a semiconductor amorphous thin film by a plasma process and to easily control their size.

본 발명의 다른 목적은, 결정화가 균일한 양자점을 생성될 수 있도록 하는 것이다.Another object of the present invention is to allow crystallization to produce uniform quantum dots.

본 발명의 또 다른 목적은, 양자점의 생성을 위한 양산성을 높이고 환경에 대한 유해한 영향을 저감하는 것이다.Another object of the present invention is to increase mass productivity for the production of quantum dots and reduce harmful effects on the environment.

본 발명이 해결하고자 하는 과제는 상기 목적으로만 제한하지 아니하고, 위에서 명시적으로 나타내지 아니한 다른 기술적 과제는 이하 본 발명의 구성 및 작용을 통하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 쉽게 이해할 수 있을 것이다.The problem to be solved by the present invention is not limited only to the above purpose, and other technical problems not explicitly indicated above are easily understood by those of ordinary skill in the art to which the present invention belongs through the configuration and operation of the present invention below. You will be able to.

본 발명에서는, 상기 과제를 해결하기 위하여 이하의 구성을 포함한다.In the present invention, the following configuration is included in order to solve the above problems.

본 발명의 반도체 양자점의 생성 방법에 관한 것으로서, 기판 상부에 비정질 반도체 박막을 증착하는 단계; 상기 비정질 반도체 박막 상부에 플라즈마를 형성하고 이로부터 상기 비정질 반도체 박막에 이온 에너지를 전달하여 결정질 나노입자를 생성하는 단계; 상기 비정질 반도체 박막과 상기 결정질 나노입자에 이온 에너지를 더 전달하여 상기 결정질 나노입자를 성장시키는 단계; 상기 결정질 나노입자가 성장하여 양자점이 생성되는 단계;를 포함하는 것을 특징으로 한다.The present invention relates to a method for producing semiconductor quantum dots, comprising: depositing an amorphous semiconductor thin film on a substrate; generating crystalline nanoparticles by forming plasma on top of the amorphous semiconductor thin film and transferring ion energy therefrom to the amorphous semiconductor thin film; growing the crystalline nanoparticles by further transferring ion energy to the amorphous semiconductor thin film and the crystalline nanoparticles; characterized in that it comprises; growing the crystalline nanoparticles to generate quantum dots.

본 발명의 상기 이온 에너지는 상기 비정질 반도체 박막의 스퍼터링 문턱 에너지(Eth)를 기준으로 0.5 Eth 내지 10 Eth 의 범위에서 전달되도록 하는 것을 특징으로 한다.The ion energy of the present invention is characterized in that it is transferred in the range of 0.5 E th to 10 E th based on the sputtering threshold energy (E th ) of the amorphous semiconductor thin film.

본 발명의 상기 이온 에너지는 상기 비정질 반도체 박막의 스퍼터링 문턱 에너지(Eth)를 기준으로 0.5 Eth 내지 5 Eth 의 범위에서 전달되도록 하는 것을 특징으로 한다.The ion energy of the present invention is characterized in that it is transferred in the range of 0.5 E th to 5 E th based on the sputtering threshold energy (E th ) of the amorphous semiconductor thin film.

본 발명의 상기 양자점의 크기는 0.1 nm 이상 100 nm 이하인 것을 특징으로 한다.The size of the quantum dots of the present invention is characterized in that 0.1 nm or more and 100 nm or less.

본 발명의 상기 기판 상부에 비정질 반도체 박막을 증착하는 단계에서 상기 기판은 실리콘 웨이퍼로 형성되고 상기 실리콘 웨이퍼에 산화막, 질화막, 금속층 중 어느 하나가 형성된 후 그 상부에 비정질 실리콘 박막이 증착되는 것을 특징으로 한다.In the step of depositing an amorphous semiconductor thin film on the substrate of the present invention, the substrate is formed of a silicon wafer, and after any one of an oxide film, a nitride film, and a metal layer is formed on the silicon wafer, an amorphous silicon thin film is deposited thereon. do.

또한 본 발명은 반도체 양자점의 크기 제어 방법에 관한 것으로서, 복수의 양자점이 생성된 기판의 상부에 적어도 하나의 양자점이 노출되도록 마스크를 형성하는 단계; 상기 기판 상부에 플라즈마를 형성하고 노출된 상기 양자점에 이온 에너지를 전달하여 크기를 제어하는 단계;를 포함하는 것을 특징으로 한다.In addition, the present invention relates to a method for controlling the size of semiconductor quantum dots, comprising the steps of forming a mask so that at least one quantum dot is exposed on top of a substrate on which a plurality of quantum dots are generated; It characterized in that it comprises; forming a plasma on the substrate and controlling the size by transferring ion energy to the exposed quantum dots.

또한 본 발명은 반도체 양자점의 생성 방법에 관한 것으로서, 기판 상부에 비정질 반도체 박막을 증착하는 단계; 상기 비정질 반도체 박막의 일부가 노출하도록 마스크를 형성하는 단계; 상기 마스크 상부에 플라즈마를 형성하고 이로부터 노출된 상기 비정질 반도체 박막에 이온 에너지를 전달하여 결정질 나노입자를 생성하는 단계; 상기 비정질 반도체 박막과 상기 결정질 나노입자에 이온 에너지를 더 전달하여 상기 결정질 나노입자를 성장시키는 단계; 상기 결정질 나노입자가 성장하여 양자점이 생성되는 단계;를 포함하는 것을 특징으로 한다.In addition, the present invention relates to a method for producing semiconductor quantum dots, comprising: depositing an amorphous semiconductor thin film on a substrate; forming a mask to expose a portion of the amorphous semiconductor thin film; generating crystalline nanoparticles by forming plasma on the mask and transferring ion energy to the amorphous semiconductor thin film exposed therefrom; growing the crystalline nanoparticles by further transferring ion energy to the amorphous semiconductor thin film and the crystalline nanoparticles; characterized in that it comprises; growing the crystalline nanoparticles to generate quantum dots.

또한 본 발명은 반도체 양자점의 생성 방법에 관한 것으로서, 기판 상부에 비정질 반도체 박막을 증착하는 단계; 상기 비정질 반도체 박막을 패터닝하는 단계; 패터닝된 상기 비정질 반도체 박막이 노출하도록 마스크를 형성하는 단계; 상기 마스크 상부에 플라즈마를 형성하고 이로부터 노출된 상기 비정질 반도체 박막에 이온 에너지를 전달하여 결정질 나노입자를 생성하는 단계; 상기 비정질 반도체 박막과 상기 결정질 나노입자에 이온 에너지를 더 전달하여 상기 결정질 나노입자를 성장시키는 단계; 상기 결정질 나노입자가 성장하여 양자점이 생성되는 단계;를 포함하는 것을 특징으로 한다.In addition, the present invention relates to a method for producing semiconductor quantum dots, comprising: depositing an amorphous semiconductor thin film on a substrate; patterning the amorphous semiconductor thin film; forming a mask to expose the patterned amorphous semiconductor thin film; generating crystalline nanoparticles by forming plasma on the mask and transferring ion energy to the amorphous semiconductor thin film exposed therefrom; growing the crystalline nanoparticles by further transferring ion energy to the amorphous semiconductor thin film and the crystalline nanoparticles; characterized in that it comprises; growing the crystalline nanoparticles to generate quantum dots.

또한 본 발명은 반도체 양자점의 생성 시스템에 관한 것으로서, 비정질 반도체 박막이 증착된 기판이 내부에 위치하도록 하는 챔버, 상기 챔버 내에 플라즈마를 발생시키는 전원공급부를 포함하고, 상기 전원공급부는 상기 비정질 반도체 박막에 전달되는 이온 에너지를 제어하여 상기 비정질 반도체 박막에 결정질 나노입자가 생성되도록 하고, 상기 비정질 반도체 박막과 상기 결정질 나노입자에 이온 에너지를 더 전달하여 상기 결정질 나노입자가 성장되어 양자점이 생성되도록 하는 것을 특징으로 한다.The present invention also relates to a system for generating semiconductor quantum dots, comprising a chamber in which a substrate on which an amorphous semiconductor thin film is deposited is located, and a power supply unit generating plasma in the chamber, wherein the power supply unit is applied to the amorphous semiconductor thin film. Controlling the delivered ion energy so that crystalline nanoparticles are generated in the amorphous semiconductor thin film, and further transferring ion energy to the amorphous semiconductor thin film and the crystalline nanoparticles so that the crystalline nanoparticles grow and generate quantum dots. to be

본 발명의 상기 전원공급부는 플라즈마 밀도를 제어하기 위한 플라즈마 발생부와 이온 에너지를 제어하기 위한 바이어스 전원 인가부를 포함하는 것을 특징으로 한다.The power supply unit of the present invention is characterized in that it includes a plasma generator for controlling plasma density and a bias power supply unit for controlling ion energy.

본 발명의 상기 플라즈마 발생부는 유도결합 플라즈마(ICP: Inductively Coupled Plasma) 발생부, 자화된 유도결합 플라즈마(Magnetized ICP) 발생부, 용량성 결합 플라즈마(CCP: Capacitive Coupled Plasma) 발생부, 자화된 용량성 결합 플라즈마(Magnetized CCP) 발생부, 마이크로웨이브 플라즈마(Microwave Plasma) 발생부, 자화된 마이크로웨이브 플라즈마(Magnetized Microwave Plasma) 발생부 중 적어도 어느 하나인 것을 특징으로 한다.The plasma generating unit of the present invention includes an inductively coupled plasma (ICP) generating unit, a magnetized inductively coupled plasma (Magnetized ICP) generating unit, a capacitive coupled plasma (CCP) generating unit, and a magnetized capacitive It is characterized in that at least one of a magnetized CCP generator, a microwave plasma generator, and a magnetized microwave plasma generator.

본 발명의 효과는 플라즈마 공정에 의하여 반도체 비정질 박막으로부터 반도체 양자점을 생성하고 그 크기를 쉽게 제어하는 것을 가능하게 하는 것이다.An effect of the present invention is to make it possible to generate semiconductor quantum dots from a semiconductor amorphous thin film by a plasma process and easily control their size.

본 발명의 다른 효과는, 결정화가 균일한 양자점을 생성될 수 있도록 하는 것이다.Another effect of the present invention is to allow crystallization to produce uniform quantum dots.

본 발명의 또 다른 효과는, 양자점의 생성을 위한 양산성을 높이고 환경에 대한 유해한 영향을 저감하는 것이다.Another effect of the present invention is to increase mass productivity for the production of quantum dots and reduce harmful effects on the environment.

본 발명에 의한 효과는 상기 효과로만 제한하지 아니하고, 위에서 명시적으로 나타내지 아니한 다른 효과는 이하 본 발명의 구성 및 작용을 통하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 쉽게 이해할 수 있을 것이다.The effects of the present invention are not limited to the above effects, and other effects not explicitly shown above will be easily understood by those skilled in the art through the configuration and operation of the present invention below.

도 1은 본 발명의 반도체 양자점의 생성을 위한 전체적인 공정을 도시한다.
도 2는 본 발명의 반도체 양자점의 크기 제어를 위한 공정의 일실시예를 도시한다.
도 3은 본 발명의 반도체 양자점의 크기 제어를 위한 공정의 다른 일실시예를 도시한다.
도 4는 본 발명의 반도체 양자점의 생성과 크기 제어를 위한 공정의 다른 일실시예를 도시한다.
도 5는 본 발명의 반도체 양자점의 크기 생성을 위한 공정의 다른 일실시예를 도시한다.
도 6은 본 발명의 반도체 양자점의 패시베이션을 위한 일실시예를 도시한다.
도 7은 본 발명의 반도체 양자점의 생성을 위한 일실시예의 흐름도를 도시한다.
도 8은 본 발명의 반도체 양자점의 생성 및 크기 제어를 위한 일실시예의 흐름도를 도시한다.
도 9는 본 발명의 반도체 양자점의 생성을 위한 다른 일실시예의 흐름도를 도시한다.
도 10은 본 발명의 반도체 양자점의 생성을 위한 또 다른 일실시예의 흐름도를 도시한다.Figure 1 shows the overall process for the production of semiconductor quantum dots of the present invention.
Figure 2 shows an embodiment of a process for controlling the size of semiconductor quantum dots of the present invention.
3 shows another embodiment of a process for controlling the size of semiconductor quantum dots of the present invention.
4 shows another embodiment of a process for generating and controlling the size of semiconductor quantum dots of the present invention.
5 shows another embodiment of a process for generating the size of semiconductor quantum dots of the present invention.
6 shows one embodiment for the passivation of semiconductor quantum dots of the present invention.
7 shows a flow diagram of one embodiment for the production of semiconductor quantum dots of the present invention.
8 shows a flow chart of one embodiment for the generation and size control of semiconductor quantum dots of the present invention.
9 shows a flow diagram of another embodiment for the production of semiconductor quantum dots of the present invention.
10 shows a flow diagram of another embodiment for the production of semiconductor quantum dots of the present invention.

이하 본 발명의 바람직한 실시예에 따른 전체적인 구성 및 작용에 대해 설명하기로 한다. 이러한 실시예는 예시적인 것으로서 본 발명의 구성 및 작용을 제한하지는 아니하고, 실시예에서 명시적으로 나타내지 아니한 다른 구성 및 작용도 이하 본 발명의 실시예를 통하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 쉽게 이해할 수 있는 경우는 본 발명의 기술적 사상으로 볼 수 있을 것이다.Hereinafter, the overall configuration and operation according to a preferred embodiment of the present invention will be described. These embodiments are illustrative and do not limit the configuration and operation of the present invention, and other configurations and operations not explicitly shown in the embodiments are also provided to the general knowledge in the technical field to which the present invention belongs through the following examples of the present invention. A case in which a possessor can easily understand will be seen as a technical concept of the present invention.

도 1은 본 발명의 반도체 양자점의 생성을 위한 전체적인 공정을 도시한다.Figure 1 shows the overall process for the production of semiconductor quantum dots of the present invention.

도 1(a)를 참조하면, 실리콘 웨이퍼와 같은 기판(10) 위에 실리콘 산화막(SiO2)과 같은 절연층(20)이 형성되고 이러한 실리콘 산화막(SiO2) 위에 비정질 실리콘 박막(30)이 증착된다. 비정질 실리콘 박막(30)의 증착은 챔버 내에서 이루어진다. 또한 상기 절연층(20)은 실리콘 산화막(SiO2) 외에도 공지의 산화막 또는 질화막으로 형성될 수 있고, 상기 절연층(20) 대신에 또는 그 상부에 상기 비정질 실리콘 박막(30)보다 녹는 점이 높은 금속 재료로 형성되는 금속층이 형성되고 상기 금속층 상부에 상기 비정질 실리콘 박막(30)이 증착될 수도 있다.Referring to FIG. 1(a), an insulating layer 20 such as a silicon oxide film (SiO 2 ) is formed on a substrate 10 such as a silicon wafer, and an amorphous silicon thin film 30 is deposited on the silicon oxide film (SiO 2 ). do. Deposition of the amorphous silicon thin film 30 takes place in a chamber. In addition, the insulating layer 20 may be formed of a known oxide or nitride film in addition to a silicon oxide film (SiO 2 ), and instead of or on top of the insulating layer 20, a metal having a higher melting point than the amorphous silicon thin film 30 A metal layer made of a material may be formed and the amorphous silicon thin film 30 may be deposited on the metal layer.

도 1(b)를 참조하면, 비정질 실리콘 박막(30)이 증착된 후, 챔버 내에 아르곤(Ar) 가스가 주입되어 플라즈마가 발생되고 플라즈마 내의 이온은 가속되어 상기 비정질 실리콘 박막(30)에 충돌하여 소정의 이온 에너지를 전달하게 되며, 상기 비정질 실리콘 박막(30)에는 결정질 나노입자(31)가 생성될 수 있다. 상기 결정질 나노입자(31)는 미세한 실리콘 결정립으로서 양자점 생성을 위한 시드로서 작용한다.Referring to FIG. 1(b), after the amorphous silicon thin film 30 is deposited, argon (Ar) gas is injected into the chamber to generate plasma, and ions in the plasma are accelerated to collide with the amorphous silicon thin film 30. A predetermined ion energy is transmitted, and crystalline nanoparticles 31 may be generated in the amorphous silicon thin film 30 . The crystalline nanoparticles 31 are fine silicon crystal grains and serve as seeds for generating quantum dots.

상기 챔버 내에 주입되는 가스는 아르곤(Ar) 가스 외에도 불활성기체 중에서 선택하여 사용할 수 있고, 상기 챔버 내에 플라즈마를 발생시킬 수 있도록 전원공급부가 연결되고, 상기 전원공급부는 상기 비정질 실리콘 박막(30)에 전달되는 이온 에너지를 제어하여 상기 비정질 실리콘 박막(30)에 결정질 나노입자(31)가 생성되도록 할 수 있다.The gas injected into the chamber may be selected and used from inert gas in addition to argon (Ar) gas, and a power supply unit is connected to generate plasma in the chamber, and the power supply unit is transmitted to the amorphous silicon thin film 30. It is possible to control ion energy to generate crystalline nanoparticles 31 in the amorphous silicon thin film 30 .

도 1(c)를 참조하면, 상기 비정질 실리콘 박막(30)과 상기 결정질 나노입자(31)에 이온 에너지를 더 전달하게 되면 상기 결정질 나노입자(31)가 그 크기가 더 성장하게 되는데, 이러한 결정질 나노입자(31)의 성장은 상기 결정질 나노입자(31) 주변의 실리콘 원자의 확산에 의한 자기 구조화(self-structuration) 현상에 따라 이루어진다.Referring to FIG. 1(c), when ion energy is further transferred to the amorphous silicon thin film 30 and the crystalline nanoparticles 31, the crystalline nanoparticles 31 grow in size. The nanoparticles 31 are grown according to a self-structuration phenomenon by diffusion of silicon atoms around the crystalline nanoparticles 31 .

도 1(d)를 참조하면, 상기 결정질 나노입자(31)에 이온 에너지를 더 전달하게 되면 즉, 이온 에너지를 전달하는 시간이 증가됨에 따라 상기 결정질 나노입자(31)는 그 크기가 더 성장하게 되고 결정질 양자점(32)이 생성되게 된다. 시간이 더 증가하면 상기 비정질 실리콘 박막(30)이 모두 소진될 수 있다.Referring to FIG. 1(d), when more ion energy is transferred to the crystalline nanoparticles 31, that is, as the ion energy transfer time increases, the crystalline nanoparticles 31 grow in size. And the crystalline quantum dots 32 are generated. If time further increases, the amorphous silicon thin film 30 may be exhausted.

상기 비정질 실리콘 박막(30)에 상기 결정질 나노입자(31)가 생성되면 플라즈마로부터 전달되는 이온 에너지가 상기 결정질 나노입자(31)에 집중되는 것으로 보이는데, 이는 결정질 나노입자(31) 표면에 음(-) 전하가 축적됨에 따라 상기 비정질 실리콘 박막(30)의 표면에 비하여 상기 결정질 나노입자(31)에 이온 플럭스가 더 많이 도달하기 때문이라고 볼 수 있다.When the crystalline nanoparticles 31 are generated in the amorphous silicon thin film 30, ion energy transferred from plasma appears to be concentrated on the crystalline nanoparticles 31, which is negative (-) on the surface of the crystalline nanoparticles 31. ), it can be seen that more ion flux reaches the crystalline nanoparticles 31 than the surface of the amorphous silicon thin film 30 as charges accumulate.

종래의 금속층에 대해서 플라즈마 디웨팅(dewetting) 현상을 유발하여 나노입자를 생성하는 경우에는 금속층 두께 전체에 대해서 나노입자가 생성될 수 밖에 없으나, 금속층에 비하여 전도성이 떨어지는 상기 비정질 실리콘 박막(30)에 대해서는 플라즈마 디웨팅(dewetting) 현상이 적용될 수는 없고 소정의 스퍼터링 문턱 에너지(Eth) 부근에서 이온 에너지를 전달함에 따라 상기 비정질 실리콘 박막(30) 두께 전체에 대해서 뿐만 아니라 상기 비정질 실리콘 박막(30)의 일부 두께에 대해서 그 크기가 15 나노미터 이하의 결정질 나노입자인 양자점이 생성될 수 있다.In the case of generating nanoparticles by inducing plasma dewetting on a conventional metal layer, nanoparticles are inevitably generated for the entire thickness of the metal layer, but the amorphous silicon thin film 30 has lower conductivity than the metal layer. The plasma dewetting phenomenon cannot be applied to the amorphous silicon thin film 30 as well as the entire thickness of the amorphous silicon thin film 30 as the ion energy is transferred near a predetermined sputtering threshold energy (E th ) Quantum dots, which are crystalline nanoparticles with a size of 15 nanometers or less, can be generated for a partial thickness of .

상기 이온 에너지는 상기 비정질 실리콘 박막의 스퍼터링 문턱 에너지(Eth)를 기준으로 0.5 Eth 내지 10 Eth 의 범위에서 전달되도록 하여 상기 이온 에너지에 의하여 상기 비정질 실리콘 박막(30)에서 스퍼터링이 일어나지 않도록 하는 것이 바람직하다. 더욱 바람직하게는, 상기 이온 에너지는 문턱 에너지(Eth) 부근에 더 가깝도록 0.5 Eth 내지 5 Eth 의 범위에서 전달되도록 하여 상기 비정질 실리콘 박막(30)에서 스퍼터링이 더욱 더 일어나지 않도록 한다.The ion energy is transferred in the range of 0.5 E th to 10 E th based on the sputtering threshold energy (E th ) of the amorphous silicon thin film, so that sputtering does not occur in the amorphous silicon thin film 30 by the ion energy it is desirable More preferably, the ion energy is transferred in the range of 0.5 E th to 5 E th to be closer to the vicinity of the threshold energy (E th ) so that sputtering does not occur in the amorphous silicon thin film 30 further.

도 2는 본 발명의 반도체 양자점의 크기 제어를 위한 공정의 일실시예를 도시한다.Figure 2 shows an embodiment of a process for controlling the size of semiconductor quantum dots of the present invention.

도 2(a)를 참조하면, 기판 상에 복수의 양자점이 형성되어 있고 그 중에서 양자점(321)은 포토레지스트(40)로 보호하고 나머지 양자점(322, 323)에 대해서는 아르곤(Ar) 플라즈마로부터 이온 에너지를 전달하게 되며 이온 에너지의 증가에 따라 스퍼터링 효과로 상기 양자점(322, 323)의 크기가 줄어들게 된다.Referring to FIG. 2 (a), a plurality of quantum dots are formed on a substrate, and among them, quantum dots 321 are protected with a photoresist 40, and the remaining quantum dots 322 and 323 are ionized from argon (Ar) plasma. Energy is transmitted, and as the ion energy increases, the size of the quantum dots 322 and 323 is reduced due to a sputtering effect.

도 2(b)를 참조하면, 앞에서 포토레지스트(40)로 보호된 양자점(321)과 크기가 줄어든 양자점들 중에 양자점(322)을 포토레지스트(40)로 보호하고 나머지 양자점(323)에 대해서는 아르곤(Ar) 플라즈마로부터 이온 에너지를 전달하게 되며 이온 에너지의 증가에 따라 스퍼터링 효과로 상기 양자점(323)의 크기가 더욱 더 줄어들게 된다.Referring to FIG. 2(b), among the quantum dots 321 protected with the photoresist 40 and the quantum dots 322 of which are reduced in size, the photoresist 40 protects the quantum dots 322, and the remaining quantum dots 323 are protected with argon. (Ar) Ion energy is transferred from the plasma, and as the ion energy increases, the size of the quantum dots 323 is further reduced due to a sputtering effect.

결국 플라즈마 공정에 의하여 양자점의 크기를 쉽게 조절할 수 있고 기판에 형성된 양자점의 크기를 그 위치에 따라 다르게 조절할 수 있게 된다.As a result, the size of the quantum dots can be easily controlled by the plasma process, and the size of the quantum dots formed on the substrate can be adjusted differently depending on their positions.

이온 에너지로부터 양자점을 보호하기 위하여 포토레지스트(40) 외에도 쉐도우 마스크를 사용할 수 있으며, 상기 쉐도우 마스크의 재질은 금속 또는 PMMA(Poly methyl methacrylate) 등이 사용될 수 있다.In order to protect the quantum dots from ion energy, a shadow mask may be used in addition to the photoresist 40, and the material of the shadow mask may be metal or PMMA (Poly methyl methacrylate).

상기 생성되는 양자점의 크기는 0.1 nm 이상 100 nm 이하일 수 있어서 각각의 양자점을 개별적으로 그 크기의 제어가 어려울 수도 있으나, 최근에 개발된 극자외선(EUV: Extreme ultraviolet) 공정을 적용하면 수 nm의 미세 공정에 따라 각각의 양자점을 개별적으로 그 크기를 제어할 수 있게 된다. 즉 양자점들의 사이 간격을 수 nm로 두고 양자점들의 크기를 제어할 수 있다.The size of the generated quantum dots may be 0.1 nm or more and 100 nm or less, so it may be difficult to individually control the size of each quantum dot. Depending on the process, the size of each quantum dot can be individually controlled. That is, the size of the quantum dots can be controlled by setting the distance between the quantum dots to several nm.

도 3은 본 발명의 반도체 양자점의 크기 제어를 위한 공정의 다른 일실시예를 도시한다.3 shows another embodiment of a process for controlling the size of semiconductor quantum dots of the present invention.

도 3(a)를 참조하면, 기판 상에 복수의 양자점이 형성되어 있고 그 중에서 복수의 양자점(321)은 포토레지스트(40)로 보호하고 나머지 복수의 양자점(322, 323)에 대해서는 아르곤(Ar) 플라즈마로부터 이온 에너지를 전달하게 되며 이온 에너지의 증가에 따라 스퍼터링 효과로 상기 양자점(322, 323)의 크기가 줄어들게 된다.Referring to FIG. 3(a), a plurality of quantum dots are formed on a substrate, among which a plurality of quantum dots 321 are protected with a photoresist 40, and the remaining plurality of quantum dots 322 and 323 are protected with argon (Ar) ) ion energy is transferred from the plasma, and as the ion energy increases, the size of the quantum dots 322 and 323 is reduced due to a sputtering effect.

도 3(b)를 참조하면, 앞에서 포토레지스트(40)로 보호된 복수의 양자점(321)과 크기가 줄어든 양자점들 중에 복수의 양자점(322)을 포토레지스트(40)로 보호하고 나머지 복수의 양자점(323)에 대해서는 아르곤(Ar) 플라즈마로부터 이온 에너지를 전달하게 되며 이온 에너지의 증가에 따라 스퍼터링 효과로 상기 양자점(323)의 크기가 더욱 더 줄어들게 된다.Referring to FIG. 3(b), among the plurality of quantum dots 321 previously protected with the photoresist 40 and the plurality of quantum dots 322 among the quantum dots whose size has been reduced, the plurality of quantum dots 322 are protected with the photoresist 40, and the remaining plurality of quantum dots For 323, ion energy is transferred from argon (Ar) plasma, and as the ion energy increases, the size of the quantum dots 323 is further reduced due to a sputtering effect.

도 3(c)를 참조하면, 포토레지스트(40)를 모두 제거하여 기판의 각 구역별로 각 구역의 양자점들의 크기가 서로 다르게 조절되어 크기가 큰 양자점(321)으로부터 그 크기가 중간인 양자점(322), 그 크기가 가장 작은 양자점(323)까지 쉽게 형성될 수 있다.Referring to FIG. 3(c), by removing all of the photoresist 40, the size of quantum dots in each zone is adjusted differently from each other in each zone of the substrate, so that the quantum dots 321 with a large size and the quantum dots with an intermediate size 322 ), it can be easily formed up to the quantum dot 323 having the smallest size.

결국 플라즈마 공정에 의하여 양자점의 크기를 쉽게 조절할 수 있고 기판에 형성된 양자점의 크기를 그 구역을 구분하여 구분된 구역에 속하는 복수의 양자점에 대해서 그 크기를 다르게 조절할 수 있게 된다.As a result, the size of the quantum dots can be easily controlled by the plasma process, and the size of the quantum dots formed on the substrate can be divided into zones and the sizes of the plurality of quantum dots belonging to the zones can be adjusted differently.

이온 에너지로부터 양자점을 보호하기 위하여 포토레지스트(40) 외에도 쉐도우 마스크를 사용할 수 있으며, 상기 쉐도우 마스크의 재질은 금속 또는 PMMA(Poly methyl methacrylate) 등이 사용될 수 있다.In order to protect the quantum dots from ion energy, a shadow mask may be used in addition to the photoresist 40, and the material of the shadow mask may be metal or PMMA (Poly methyl methacrylate).

도 4는 본 발명의 반도체 양자점의 생성과 크기 제어를 위한 공정의 다른 일실시예를 도시한다.4 shows another embodiment of a process for generating and controlling the size of semiconductor quantum dots of the present invention.

도 4(a)를 참조하면, 기판 상부에 비정질 반도체 박막을 증착한 후, 상기 비정질 반도체 박막의 일부가 노출되도록 포토레지스트(40)를 형성하고, 상기 포토레지스트(40) 상부에 플라즈마를 형성하고 이로부터 노출된 상기 비정질 반도체 박막에 이온 에너지를 전달하여 결정질 나노입자를 생성한다.Referring to FIG. 4(a), after depositing an amorphous semiconductor thin film on a substrate, forming a photoresist 40 to expose a portion of the amorphous semiconductor thin film, forming a plasma on the photoresist 40, Ion energy is transferred to the amorphous semiconductor thin film exposed therefrom to generate crystalline nanoparticles.

상기 비정질 반도체 박막과 상기 결정질 나노입자에 이온 에너지를 더 전달하여 상기 결정질 나노입자를 성장시킬 수 있고, 상기 결정질 나노입자가 성장하여 양자점(321)이 생성될 수 있다.Ion energy may be further transmitted to the amorphous semiconductor thin film and the crystalline nanoparticles to grow the crystalline nanoparticles, and the crystalline nanoparticles may grow to generate quantum dots 321 .

도 4(b)를 참조하면, 상기 생성된 양자점(321)과 기판의 다른 일부를 보호하고 기판의 다른 일부가 노출되도록 포토레지스트(40)를 형성하고, 상기 포토레지스트(40) 상부에 플라즈마를 형성하고 이로부터 노출된 상기 비정질 반도체 박막에 이온 에너지를 전달하여 결정질 나노입자를 생성한다.Referring to FIG. 4(b), a photoresist 40 is formed to protect the generated quantum dots 321 and other parts of the substrate and expose other parts of the substrate, and plasma is applied on the photoresist 40. ion energy is transferred to the amorphous semiconductor thin film exposed therefrom to generate crystalline nanoparticles.

상기 비정질 반도체 박막과 상기 결정질 나노입자에 이온 에너지를 더 전달하여 상기 결정질 나노입자를 성장시킬 수 있고, 상기 결정질 나노입자가 성장하여 양자점(322)이 생성될 수 있으며, 이번에 생성된 양자점(322)은 도 4(a)에서 생성된 양자점(321)과 비교하여 크기가 작게 생성될 수 있다.Ion energy may be further transferred to the amorphous semiconductor thin film and the crystalline nanoparticles to grow the crystalline nanoparticles, and the crystalline nanoparticles may grow to generate quantum dots 322, and the quantum dots 322 generated this time may be generated smaller in size compared to the quantum dot 321 generated in FIG. 4(a).

도 4(c)를 참조하면, 도 4(a)와 도 4(b)에서의 과정을 반복적으로 기판 상부의 다른 구역에 증착된 비정질 반도체 박막에 대하여 양자점(323)을 생성할 수 있으며 그 크기도 더 작게 생성하여 기판이 각 구역별로 생성되는 양자점의 크기를 다르게 형성할 수 있다.Referring to FIG. 4(c), by repeating the processes in FIGS. 4(a) and 4(b), quantum dots 323 may be generated on an amorphous semiconductor thin film deposited on another area on the substrate, and the size of the quantum dots 323 may be generated. It is also possible to form a different size of quantum dots generated for each zone of the substrate by generating smaller ones.

상기 포토레지스트(40) 대신에 쉐도우 마스크를 사용할 수 있으며, 상기 쉐도우 마스크의 재질은 금속 또는 PMMA(Poly methyl methacrylate) 등이 사용될 수 있다.A shadow mask may be used instead of the photoresist 40, and the material of the shadow mask may be metal or PMMA (Poly methyl methacrylate).

또한 양자점(321, 322, 323)의 크기를 제어하기 위하여 결정질 나노입자의 성장 정도를 조절하는 방법과 결정질 나노입자를 크게 성장시킨 후 플라즈마의 이온 에너지를 조절하여 스퍼터링에 의하여 상기 결정질 나노입자의 크기를 작게 제어할 수도 있다.In addition, in order to control the size of the quantum dots 321, 322, and 323, a method of controlling the growth rate of crystalline nanoparticles and a size of the crystalline nanoparticles by sputtering by adjusting the ion energy of plasma after growing crystalline nanoparticles to a large size can be controlled small.

도 5는 본 발명의 반도체 양자점의 크기 생성을 위한 공정의 다른 일실시예를 도시한다.5 shows another embodiment of a process for generating the size of semiconductor quantum dots of the present invention.

도 5(a)를 참조하면, 기판 상부에 비정질 반도체 박막(30)을 증착한 후 상기 비정질 반도체 박막(30)을 패터닝하고 상기 패터닝된 상기 비정질 반도체 박막(30)이 노출되도록 포토레지스트(40)를 형성할 수 있다.Referring to FIG. 5 (a), after depositing an amorphous semiconductor thin film 30 on a substrate, the amorphous semiconductor thin film 30 is patterned, and a photoresist 40 is applied so that the patterned amorphous semiconductor thin film 30 is exposed. can form

도 5(b)를 참조하면, 상기 포토레지스트(40) 상부에 플라즈마를 형성하고 이로부터 노출된 상기 비정질 반도체 박막(30)에 이온 에너지를 전달하여 각각의 노출된 상기 비정질 반도체 박막(30)에 하나의 결정질 나노입자를 생성할 수 있다.Referring to FIG. 5(b), plasma is formed on the photoresist 40, and ion energy is transferred to the amorphous semiconductor thin film 30 exposed therefrom to form plasma on each exposed amorphous semiconductor thin film 30. A single crystalline nanoparticle can be produced.

상기 비정질 반도체 박막(30)과 상기 결정질 나노입자에 이온 에너지를 더 전달하여 상기 결정질 나노입자를 성장시키고 상기 결정질 나노입자가 성장하여 양자점(32)이 생성된다.Ion energy is further transferred to the amorphous semiconductor thin film 30 and the crystalline nanoparticles to grow the crystalline nanoparticles, and the crystalline nanoparticles grow to generate quantum dots 32 .

도 5(c)를 참조하면, 양자점(32)이 생성된 후 상기 포토레지스트(40)를 제거하면 균일하게 배열된 양자점(32)을 갖는 기판이 형성된다.Referring to FIG. 5(c) , when the photoresist 40 is removed after the quantum dots 32 are formed, a substrate having the quantum dots 32 uniformly arranged is formed.

상기 생성되는 양자점의 크기는 0.1 nm 이상 100 nm 이하일 수 있어서 각각의 양자점을 개별적으로 그 크기의 제어가 어려울 수도 있으나, 최근에 개발된 극자외선(EUV: Extreme ultraviolet) 공정을 적용하면 수 nm의 미세 공정에 따라 각각의 양자점을 개별적으로 그 크기를 제어할 수 있게 된다. 즉 양자점들의 사이 간격을 수 nm로 두고 양자점들의 크기를 제어할 수 있다.The size of the generated quantum dots may be 0.1 nm or more and 100 nm or less, so it may be difficult to individually control the size of each quantum dot. Depending on the process, the size of each quantum dot can be individually controlled. That is, the size of the quantum dots can be controlled by setting the distance between the quantum dots to several nm.

도 6은 본 발명의 반도체 양자점의 패시베이션을 위한 일실시예를 도시한다.6 shows one embodiment for the passivation of semiconductor quantum dots of the present invention.

도 6을 참조하면, 양자점은 플라즈마 증착 공정에 의하여 실리콘 질화막(50, SiNx)으로 패시베이션될 수 있는데, 상기 플라즈마는 질소(N2) 또는 암모니아(NH3) 가스로부터 발생될 수 있다.Referring to FIG. 6 , quantum dots may be passivated into a silicon nitride film 50 (SiN x ) by a plasma deposition process, and the plasma may be generated from nitrogen (N 2 ) or ammonia (NH 3 ) gas.

양자점은 실리콘 질화막(50, SiNx)으로 패시베이션되어 안정성이 높아질 수 있고 양자 효율을 극대화하기 위해서는 두께의 최적화가 필요할 수 있다.Quantum dots may be passivated with a silicon nitride film (50, SiN x ) to increase stability, and optimization of the thickness may be required to maximize quantum efficiency.

도 7은 본 발명의 반도체 양자점의 생성을 위한 일실시예의 흐름도를 도시한다.7 shows a flow diagram of one embodiment for the production of semiconductor quantum dots of the present invention.

도 7을 참조하면, 본 발명은 반도체 양자점의 생성을 위하여 기판 상부에 비정질 반도체 박막을 증착하는 단계(S100)를 수행하는데, 실리콘 웨이퍼와 같은 기판(10) 위에 실리콘 산화막(SiO2)과 같은 절연층(20)이 형성되고 이러한 실리콘 산화막(SiO2) 위에 비정질 실리콘 박막(30)이 증착될 수 있다. 또한 상기 절연층(20)은 실리콘 산화막(SiO2) 외에도 공지의 산화막 또는 질화막으로 형성될 수 있고, 상기 절연층(20) 대신에 또는 그 상부에 상기 비정질 실리콘 박막(30)보다 녹는 점이 높은 금속 재료로 형성되는 금속층이 형성되고 상기 금속층 상부에 상기 비정질 실리콘 박막(30)이 증착될 수도 있다.Referring to FIG. 7, the present invention performs a step (S100) of depositing an amorphous semiconductor thin film on a substrate for the production of semiconductor quantum dots, on a substrate 10 such as a silicon wafer, an insulating film such as silicon oxide (SiO 2 ) A layer 20 is formed and an amorphous silicon thin film 30 may be deposited on the silicon oxide film (SiO 2 ). In addition, the insulating layer 20 may be formed of a known oxide or nitride film in addition to a silicon oxide film (SiO 2 ), and instead of or on top of the insulating layer 20, a metal having a higher melting point than the amorphous silicon thin film 30 A metal layer made of a material may be formed and the amorphous silicon thin film 30 may be deposited on the metal layer.

상기 단계(S100) 이후에, 상기 비정질 반도체 박막 상부에 플라즈마를 형성하고 이로부터 상기 비정질 반도체 박막에 이온 에너지를 전달하여 결정질 나노입자를 생성하는 단계(S200)를 수행하는데, 아르곤(Ar) 가스로부터 플라즈마가 발생되고 플라즈마 내의 이온은 가속되어 상기 비정질 실리콘 박막(30)에 충돌하여 소정의 이온 에너지를 전달하게 되며, 상기 비정질 실리콘 박막(30)에는 결정질 나노입자(31)가 생성될 수 있다.After the step (S100), a step (S200) of generating crystalline nanoparticles by forming plasma on top of the amorphous semiconductor thin film and transferring ion energy therefrom to the amorphous semiconductor thin film, from argon (Ar) gas Plasma is generated and ions in the plasma are accelerated to collide with the amorphous silicon thin film 30 to deliver predetermined ion energy, and crystalline nanoparticles 31 may be generated in the amorphous silicon thin film 30 .

아르곤(Ar) 가스 외에도 불활성기체 중에서 선택하여 사용할 수 있고, 플라즈마를 발생시킬 수 있도록 전원공급부가 연결되고, 상기 전원공급부는 상기 비정질 실리콘 박막(30)에 전달되는 이온 에너지를 제어하여 상기 비정질 실리콘 박막(30)에 결정질 나노입자(31)가 생성되도록 할 수 있다.In addition to argon (Ar) gas, inert gas can be selected and used, and a power supply unit is connected to generate plasma, and the power supply unit controls ion energy transmitted to the amorphous silicon thin film 30 to generate the amorphous silicon thin film. In (30), crystalline nanoparticles 31 may be generated.

상기 단계(S200) 이후에, 상기 비정질 반도체 박막과 상기 결정질 나노입자에 이온 에너지를 더 전달하여 상기 결정질 나노입자를 성장시키는 단계(S300)를 수행하고, 상기 비정질 실리콘 박막(30)과 상기 결정질 나노입자(31)에 이온 에너지를 더 전달하게 되면 상기 결정질 나노입자(31)가 그 크기가 더 성장하게 되는데, 이러한 결정질 나노입자(31)의 성장은 상기 결정질 나노입자(31) 주변의 실리콘 원자가 확산하여 이루어지는 것이다.After the step (S200), a step (S300) of growing the crystalline nanoparticles by further transferring ion energy to the amorphous semiconductor thin film and the crystalline nanoparticles is performed, and the amorphous silicon thin film 30 and the crystalline nanoparticles are formed. When ion energy is further transferred to the particles 31, the size of the crystalline nanoparticles 31 further grows. The growth of the crystalline nanoparticles 31 is caused by the diffusion of silicon atoms around the crystalline nanoparticles 31. It is done by

상기 단계(S300) 이후에, 상기 결정질 나노입자가 성장하여 양자점이 생성되는 단계(S400)가 수행되며, 상기 결정질 나노입자(31)에 이온 에너지를 더 전달하게 되면 즉, 이온 에너지를 전달하는 시간이 증가됨에 따라 상기 결정질 나노입자(31)는 그 크기가 더 성장하게 되고 상기 비정질 실리콘 박막(30)은 모두 소진되어 결정질 양자점(32)이 생성되게 된다.After the step (S300), a step (S400) of generating quantum dots by growing the crystalline nanoparticles is performed, and when ion energy is further transferred to the crystalline nanoparticles 31, that is, the time for transferring the ion energy As this increases, the size of the crystalline nanoparticles 31 further grows, and the amorphous silicon thin film 30 is exhausted to produce crystalline quantum dots 32 .

상기 비정질 실리콘 박막(30)에 상기 결정질 나노입자(31)가 생성되면 플라즈마로부터 전달되는 이온 에너지가 상기 결정질 나노입자(31)에 집중되는 것으로 보이는데, 이는 결정질 나노입자(31) 표면에 음(-) 전하가 축적됨에 따라 상기 비정질 실리콘 박막(30)의 표면에 비하여 상기 결정질 나노입자(31)에 이온 플럭스가 더 많이 도달하기 때문이라고 볼 수 있다.When the crystalline nanoparticles 31 are generated in the amorphous silicon thin film 30, ion energy transferred from plasma appears to be concentrated on the crystalline nanoparticles 31, which is negative (-) on the surface of the crystalline nanoparticles 31. ), it can be seen that more ion flux reaches the crystalline nanoparticles 31 than the surface of the amorphous silicon thin film 30 as charges accumulate.

상기 이온 에너지는 상기 비정질 실리콘 박막의 스퍼터링 문턱 에너지(Eth)를 기준으로 0.5 Eth 내지 10 Eth 의 범위에서 전달되도록 하여 상기 이온 에너지에 의하여 상기 비정질 실리콘 박막(30)에서 스퍼터링이 일어나지 않도록 하는 것이 바람직하다. 더욱 바람직하게는, 상기 이온 에너지는 문턱 에너지(Eth) 부근에 더 가깝도록 0.5 Eth 내지 5 Eth 의 범위에서 전달되도록 하여 상기 비정질 실리콘 박막(30)에서 스퍼터링이 더욱 더 일어나지 않도록 한다.The ion energy is transferred in the range of 0.5 E th to 10 E th based on the sputtering threshold energy (E th ) of the amorphous silicon thin film, so that sputtering does not occur in the amorphous silicon thin film 30 by the ion energy it is desirable More preferably, the ion energy is transferred in the range of 0.5 E th to 5 E th to be closer to the vicinity of the threshold energy (E th ) so that sputtering does not occur in the amorphous silicon thin film 30 further.

도 8은 본 발명의 반도체 양자점의 생성 및 크기 제어를 위한 일실시예의 흐름도를 도시한다.8 shows a flow chart of one embodiment for the generation and size control of semiconductor quantum dots of the present invention.

도 8을 참조하면, 본 발명은 기판 상부에 비정질 반도체 박막을 증착하는 단계(S510)를 수행하는데, 실리콘 웨이퍼와 같은 기판(10) 위에 실리콘 산화막(SiO2)과 같은 절연층(20)이 형성되고 이러한 실리콘 산화막(SiO2) 위에 비정질 실리콘 박막(30)이 증착된다. 비정질 실리콘 박막(30)의 증착은 챔버 내에서 이루어진다.Referring to FIG. 8, the present invention performs a step (S510) of depositing an amorphous semiconductor thin film on a substrate, wherein an insulating layer 20 such as a silicon oxide film (SiO 2 ) is formed on a substrate 10 such as a silicon wafer. And an amorphous silicon thin film 30 is deposited on this silicon oxide film (SiO 2 ). Deposition of the amorphous silicon thin film 30 takes place in a chamber.

상기 비정질 반도체 박막 상부에 포토 레지스트를 증착한 후, 상기 비정질 반도체 박막의 일부가 노출되도록 포토레지스트를 제거하는 단계(S520)가 수행되고, 노출된 상기 비정질 반도체 박막에 이온 에너지를 전달하여 결정질 나노입자를 생성하여 성장시키는 단계(S530)가 수행된다.After depositing a photoresist on the amorphous semiconductor thin film, removing the photoresist to expose a portion of the amorphous semiconductor thin film (S520) is performed, and ion energy is transferred to the exposed amorphous semiconductor thin film to obtain crystalline nanoparticles A step of generating and growing (S530) is performed.

상기 결정질 나노입자가 성장하여 결정질 양자점이 생성된 후 비정질 반도체 박막의 다른 일부가 노출되도록하는 단계(S540)가 수행된 후, 노출된 비정질 반도체 박막에 결정질 나노입자를 생성하여 성장시켜 다른 크기의 양자점이 생성되도록 하는 단계(S550)가 수행된다.After the crystalline nanoparticles are grown to generate crystalline quantum dots, another part of the amorphous semiconductor thin film is exposed (S540), and then crystalline nanoparticles are generated and grown in the exposed amorphous semiconductor thin film to produce quantum dots of different sizes. A step (S550) of generating this is performed.

이러한 흐름도에 따른 단계(S520) 내지 단계(S550)는 기판 상부의 비정질 반도체 박막 전체에 양자점이 생성되도록 반복될 수 있으며 이러한 반복에 의하여 기판의 위치별로 생성되는 양자점의 크기를 다르게 제어할 수 있다.Steps S520 to S550 according to this flowchart may be repeated so that quantum dots are generated on the entire amorphous semiconductor thin film on the substrate, and the size of the quantum dots generated for each position of the substrate can be differently controlled by such repetition.

도 9는 본 발명의 반도체 양자점의 생성을 위한 다른 일실시예의 흐름도를 도시한다.9 shows a flow diagram of another embodiment for the production of semiconductor quantum dots of the present invention.

도 9를 참조하면, 본 발명은 기판 상부에 비정질 반도체 박막을 증착하는 단계(S610)를 수행한 후, 상기 비정질 반도체 박막의 일부가 노출하도록 마스크를 형성하는 단계(S620)를 수행하는데, 상기 마스크는 포토레지스트 대신에 쉐도우 마스크를 사용할 수 있으며, 상기 쉐도우 마스크의 재질은 금속 또는 PMMA(Poly methyl methacrylate) 등이 사용될 수 있다.Referring to FIG. 9 , the present invention performs a step of depositing an amorphous semiconductor thin film on a substrate (S610) and then forming a mask to expose a portion of the amorphous semiconductor thin film (S620). may use a shadow mask instead of a photoresist, and the material of the shadow mask may be metal or PMMA (Poly methyl methacrylate).

상기 마스크 상부에 플라즈마를 형성하고 이로부터 노출된 상기 비정질 반도체 박막에 이온 에너지를 전달하여 결정질 나노입자를 생성하는 단계(S630)를 수행한 후, 상기 비정질 반도체 박막과 상기 결정질 나노입자에 이온 에너지를 더 전달하여 상기 결정질 나노입자를 성장시키는 단계(S640)를 수행하고, 상기 결정질 나노입자가 성장하여 양자점이 생성되는 단계(S650)를 수행한다.After forming plasma on the mask and transferring ion energy to the amorphous semiconductor thin film exposed therefrom to generate crystalline nanoparticles (S630), ion energy is applied to the amorphous semiconductor thin film and the crystalline nanoparticles. A step of growing the crystalline nanoparticles by further transferring (S640) is performed, and a step of growing the crystalline nanoparticles to generate quantum dots (S650) is performed.

도 10은 본 발명의 반도체 양자점의 생성을 위한 또 다른 일실시예의 흐름도를 도시한다.10 shows a flow diagram of another embodiment for the production of semiconductor quantum dots of the present invention.

도 10을 참조하면, 본 발명은 기판 상부에 비정질 반도체 박막을 증착하는 단계(S710)를 수행한 후, 상기 비정질 반도체 박막을 패터닝하는 단계(S720)를 수행하고, 패터닝된 상기 비정질 반도체 박막이 노출하도록 마스크를 형성하는 단계(S730)를 수행한다.Referring to FIG. 10, the present invention performs a step of depositing an amorphous semiconductor thin film on a substrate (S710), then patterning the amorphous semiconductor thin film (S720), and the patterned amorphous semiconductor thin film is exposed. A step (S730) of forming a mask is performed.

다음은, 상기 마스크 상부에 플라즈마를 형성하고 이로부터 노출된 상기 비정질 반도체 박막에 이온 에너지를 전달하여 결정질 나노입자를 생성하는 단계(S740)를 수행한 후, 상기 비정질 반도체 박막과 상기 결정질 나노입자에 이온 에너지를 더 전달하여 상기 결정질 나노입자를 성장시키는 단계(S750)를 수행하고, 상기 결정질 나노입자가 성장하여 양자점이 생성되는 단계(S760)를 수행한다.Next, after forming plasma on the mask and transferring ion energy to the amorphous semiconductor thin film exposed therefrom to generate crystalline nanoparticles (S740), the amorphous semiconductor thin film and the crystalline nanoparticles are A step of growing the crystalline nanoparticles by further transmitting ion energy (S750) is performed, and a step of growing the crystalline nanoparticles to generate quantum dots (S760) is performed.

이러한 흐름도에 따른 단계(S520) 내지 단계(S550)는 노출된 비정질 반도체 박막에 하나의 양자점이 생성되도록 할 수 있다.Steps (S520) to (S550) according to this flowchart may generate one quantum dot in the exposed amorphous semiconductor thin film.

한편, 도면에 도시된 바는 없으나 본 발명의 전원공급부는 챔버 내에 고밀도의 플라즈마를 발생시키기 위하여 유도결합 플라즈마(ICP: Inductively Coupled Plasma) 발생부, 자화된 유도결합 플라즈마(Magnetized ICP) 발생부, 용량성 결합 플라즈마(CCP: Capacitive Coupled Plasma) 발생부, 자화된 용량성 결합 플라즈마(Magnetized CCP) 발생부, 마이크로웨이브 플라즈마(Microwave Plasma) 발생부, 자화된 마이크로웨이브 플라즈마(Magnetized Microwave Plasma) 발생부 중 어느 하나를 사용하는 것이 바람직하며, 비정질 반도체 박막에 전달되는 이온 에너지를 제어하기 위하여 바이어스 인가부를 더 포함하는 것이 바람직하다. 즉 플라즈마 발생부만으로는 비정질 반도체 박막에 양자점이 생성되기 어려운 경우 바이어스 인가부에 의하여 이온 에너지를 증가시킴으로써 양자점이 생성될 수 있다.On the other hand, although not shown in the drawings, the power supply unit of the present invention includes an inductively coupled plasma (ICP) generating unit, a magnetized inductively coupled plasma (ICP) generating unit, and a capacitance to generate high-density plasma in the chamber. Any one of a Capacitive Coupled Plasma (CCP) generator, a Magnetized CCP generator, a Microwave Plasma generator, and a Magnetized Microwave Plasma generator. It is preferable to use one, and it is preferable to further include a bias applying unit in order to control ion energy transmitted to the amorphous semiconductor thin film. That is, when it is difficult to generate quantum dots in the amorphous semiconductor thin film using only the plasma generating unit, quantum dots may be generated by increasing ion energy by the bias applying unit.

상기 이온 에너지는 상기 비정질 반도체 박막의 스퍼터링 문턱 에너지(Eth)를 기준으로 0.5 Eth 내지 10 Eth 의 범위에서 전달되도록 하여 상기 이온 에너지에 의하여 상기 비정질 반도체 박막에서 스퍼터링이 일어나지 않도록 하는 것이 바람직하다. 더욱 바람직하게는, 상기 이온 에너지는 문턱 에너지(Eth) 부근에 더 가깝도록 0.5 Eth 내지 5 Eth 의 범위에서 전달되도록 하여 상기 비정질 실리콘 박막(30)에서 스퍼터링이 더욱 더 일어나지 않도록 한다.The ion energy is preferably transferred in the range of 0.5 E th to 10 E th based on the sputtering threshold energy (E th ) of the amorphous semiconductor thin film so that sputtering does not occur in the amorphous semiconductor thin film by the ion energy. . More preferably, the ion energy is transferred in the range of 0.5 E th to 5 E th to be closer to the vicinity of the threshold energy (E th ) so that sputtering does not occur in the amorphous silicon thin film 30 further.

또한 양자점의 크기를 제어하기 위해서는 이온 에너지의 증가를 위하여 바이어스 인가부에서 전력 공급을 높임에 따라 스퍼터링 효과를 활용할 수 있다. 결국 양자점의 생성시의 이온 에너지보다 양자점의 크기를 제어하기 위한 이온 에너지를 더 크게 적용되도록 한다. 물론 결정질 나노입자의 성장을 조절함에 따라 양자점의 크기를 제어할 수도 있다.In addition, in order to control the size of the quantum dots, the sputtering effect can be utilized by increasing the power supply in the bias applying unit to increase the ion energy. As a result, the ion energy for controlling the size of the quantum dots is applied to be larger than the ion energy for generating the quantum dots. Of course, the size of quantum dots can be controlled by controlling the growth of crystalline nanoparticles.

본 발명의 실험예는 실리콘 웨이퍼 기판상에 100 nm 두께의 실리콘 산화막(SiO2)을 형성하고 그 위에 13 nm 두께의 비정질 실리콘 박막을 증착하고, 전원공급부로는 13.56 MHz의 유도결합 플라즈마 발생부와 12.56 MHz의 바이어스 인가부를 구비하여 이루어졌다.In the experimental example of the present invention, a 100 nm thick silicon oxide film (SiO 2 ) is formed on a silicon wafer substrate and a 13 nm thick amorphous silicon thin film is deposited thereon, and a 13.56 MHz inductively coupled plasma generator and a power supply unit are used. It was made with a 12.56 MHz bias application unit.

압력은 20 mT, 아르곤(Ar) 흐름비는 10 sccm로 설정하여 유도결합 플라즈마 발생부는 300W의 전력을 공급하고, 바이어스 인가부는 6W의 전력을 공급하는 경우, 90분경에 반구형의 양자점이 생성되었고, 시간이 증가함에 따라 110분경에 양자점의 크기가 더욱 증가하였으며, 기판 상의 비정질 실리콘 박막은 소진되었다.When the pressure is set to 20 mT and the argon (Ar) flow rate is set to 10 sccm, the inductively coupled plasma generator supplies 300 W of power and the bias supply unit supplies 6 W of power, hemispherical quantum dots were generated around 90 minutes, As the time increased, the size of the quantum dots further increased around 110 min, and the amorphous silicon thin film on the substrate was exhausted.

이후, 바이어스 인가부의 전력을 증가시킴에 따라 스퍼터링 효과에 의하여 양자점의 크기는 감소하였고 양자점에서 결정성도 관찰되었다.Thereafter, as the power of the bias applying unit was increased, the size of the quantum dots decreased due to the sputtering effect, and crystallinity was also observed in the quantum dots.

10: 기판
20: 절연층
30: 비정질 실리콘 박막
31: 결정질 나노입자
32: 결정질 양자점
40: 포토 레지스트
321, 322, 323: 결정질 양자점
50: 실리콘 질화막10: substrate
20: insulating layer
30: amorphous silicon thin film
31: crystalline nanoparticles
32: crystalline quantum dots
40: photoresist
321, 322, 323: crystalline quantum dots
50: silicon nitride film

Claims (11)

반도체 양자점의 생성 방법에 있어서,
기판 상부에 비정질 반도체 박막을 증착하는 단계;
상기 비정질 반도체 박막 상부에 플라즈마를 형성하고 이로부터 상기 비정질 반도체 박막에 이온 에너지를 전달하여 결정질 나노입자를 생성하는 단계;
상기 비정질 반도체 박막과 상기 결정질 나노입자에 이온 에너지를 더 전달하여 상기 결정질 나노입자를 성장시키는 단계;
상기 결정질 나노입자가 성장하여 양자점이 생성되는 단계;를 포함하는 것을 특징으로 하는 반도체 양자점의 생성 방법.
In the method of producing semiconductor quantum dots,
depositing an amorphous semiconductor thin film on a substrate;
generating crystalline nanoparticles by forming plasma on top of the amorphous semiconductor thin film and transferring ion energy therefrom to the amorphous semiconductor thin film;
growing the crystalline nanoparticles by further transferring ion energy to the amorphous semiconductor thin film and the crystalline nanoparticles;
A method for producing a semiconductor quantum dot, comprising: growing the crystalline nanoparticle to generate a quantum dot.
 제 1 항에 있어서,
상기 이온 에너지는 상기 비정질 반도체 박막의 스퍼터링 문턱 에너지(Eth)를 기준으로 0.5 Eth 내지 10 Eth 의 범위에서 전달되도록 하는 것을 특징으로 하는 반도체 양자점의 생성 방법.
According to claim 1,
Wherein the ion energy is transferred in the range of 0.5 E th to 10 E th based on the sputtering threshold energy (E th ) of the amorphous semiconductor thin film.
 제 1 항에 있어서,
상기 이온 에너지는 상기 비정질 반도체 박막의 스퍼터링 문턱 에너지(Eth)를 기준으로 0.5 Eth 내지 5 Eth 의 범위에서 전달되도록 하는 것을 특징으로 하는 반도체 양자점의 생성 방법.
According to claim 1,
The ion energy is a method for producing semiconductor quantum dots, characterized in that to be transferred in the range of 0.5 E th to 5 E th based on the sputtering threshold energy (E th ) of the amorphous semiconductor thin film.
 제 1 항에 있어서,
상기 양자점의 크기는 0.1 nm 이상 100 nm 이하인 것을 특징으로 하는 반도체 양자점의 생성 방법.
According to claim 1,
The method of producing a semiconductor quantum dot, characterized in that the size of the quantum dot is 0.1 nm or more and 100 nm or less.
 제 1 항에 있어서,
상기 기판 상부에 비정질 반도체 박막을 증착하는 단계에서
상기 기판은 실리콘 웨이퍼로 형성되고 상기 실리콘 웨이퍼에 산화막, 질화막, 금속층 중 어느 하나가 형성된 후 그 상부에 비정질 실리콘 박막이 증착되는 것을 특징으로 하는 반도체 양자점의 생성 방법.
According to claim 1,
In the step of depositing an amorphous semiconductor thin film on the substrate
The substrate is formed of a silicon wafer, and after any one of an oxide film, a nitride film, and a metal layer is formed on the silicon wafer, an amorphous silicon thin film is deposited thereon.
 반도체 양자점의 크기 제어 방법에 있어서,
복수의 양자점이 형성된 기판을 준비하는 단계;
복수의 양자점이 생성된 기판의 상부에 적어도 하나의 양자점이 노출되도록 마스크를 형성하는 단계;
상기 기판 상부에 플라즈마를 형성하고 노출된 상기 양자점에 이온 에너지를 전달하는 단계;
상기 이온 에너지의 증가에 따라 상기 양자점의 크기를 감소시키는 단계;를 포함하는 것을 특징으로 하는 반도체 양자점의 크기 제어 방법.
In the method for controlling the size of semiconductor quantum dots,
preparing a substrate on which a plurality of quantum dots are formed;
Forming a mask to expose at least one quantum dot on an upper portion of a substrate on which a plurality of quantum dots are generated;
forming plasma on the substrate and transferring ion energy to the exposed quantum dots;
Reducing the size of the quantum dots according to the increase in the ion energy; method for controlling the size of semiconductor quantum dots comprising the.
 반도체 양자점의 생성 방법에 있어서,
기판 상부에 비정질 반도체 박막을 증착하는 단계;
상기 비정질 반도체 박막의 일부가 노출하도록 마스크를 형성하는 단계;
상기 마스크 상부에 플라즈마를 형성하고 이로부터 노출된 상기 비정질 반도체 박막에 이온 에너지를 전달하여 결정질 나노입자를 생성하는 단계;
상기 비정질 반도체 박막과 상기 결정질 나노입자에 이온 에너지를 더 전달하여 상기 결정질 나노입자를 성장시키는 단계;
상기 결정질 나노입자가 성장하여 양자점이 생성되는 단계;를 포함하는 것을 특징으로 하는 반도체 양자점의 생성 방법.
In the method of producing semiconductor quantum dots,
depositing an amorphous semiconductor thin film on a substrate;
forming a mask to expose a portion of the amorphous semiconductor thin film;
generating crystalline nanoparticles by forming plasma on the mask and transferring ion energy to the amorphous semiconductor thin film exposed therefrom;
growing the crystalline nanoparticles by further transferring ion energy to the amorphous semiconductor thin film and the crystalline nanoparticles;
A method for producing a semiconductor quantum dot, comprising: growing the crystalline nanoparticle to generate a quantum dot.
 반도체 양자점의 생성 방법에 있어서,
기판 상부에 비정질 반도체 박막을 증착하는 단계;
상기 비정질 반도체 박막을 패터닝하는 단계;
패터닝된 상기 비정질 반도체 박막이 노출하도록 마스크를 형성하는 단계;
상기 마스크 상부에 플라즈마를 형성하고 이로부터 노출된 상기 비정질 반도체 박막에 이온 에너지를 전달하여 결정질 나노입자를 생성하는 단계;
상기 비정질 반도체 박막과 상기 결정질 나노입자에 이온 에너지를 더 전달하여 상기 결정질 나노입자를 성장시키는 단계;
상기 결정질 나노입자가 성장하여 양자점이 생성되는 단계;를 포함하는 것을 특징으로 하는 반도체 양자점의 생성 방법.
In the method of producing semiconductor quantum dots,
depositing an amorphous semiconductor thin film on a substrate;
patterning the amorphous semiconductor thin film;
forming a mask to expose the patterned amorphous semiconductor thin film;
generating crystalline nanoparticles by forming plasma on the mask and transferring ion energy to the amorphous semiconductor thin film exposed therefrom;
growing the crystalline nanoparticles by further transferring ion energy to the amorphous semiconductor thin film and the crystalline nanoparticles;
A method for producing a semiconductor quantum dot, comprising: growing the crystalline nanoparticle to generate a quantum dot.
 반도체 양자점의 생성 시스템에 있어서,
비정질 반도체 박막이 증착된 기판이 내부에 위치하도록 하는 챔버,
상기 챔버 내에 플라즈마를 발생시키는 전원공급부를 포함하고,
상기 전원공급부는 상기 비정질 반도체 박막에 전달되는 이온 에너지를 제어하여 상기 비정질 반도체 박막에 결정질 나노입자가 생성되도록 하고, 상기 비정질 반도체 박막과 상기 결정질 나노입자에 이온 에너지를 더 전달하여 상기 결정질 나노입자가 성장되어 양자점이 생성되도록 하는 것을 특징으로 하는 반도체 양자점의 생성 시스템.
In the system for generating semiconductor quantum dots,
A chamber in which a substrate on which an amorphous semiconductor thin film is deposited is positioned;
A power supply for generating plasma in the chamber;
The power supply unit controls ion energy delivered to the amorphous semiconductor thin film so that crystalline nanoparticles are generated in the amorphous semiconductor thin film, and further transfers ion energy to the amorphous semiconductor thin film and the crystalline nanoparticles so that the crystalline nanoparticles are formed. A system for producing semiconductor quantum dots, characterized in that grown to produce quantum dots.
 제 9 항에 있어서,
상기 전원공급부는 플라즈마 밀도를 제어하기 위한 플라즈마 발생부와 이온 에너지를 제어하기 위한 바이어스 전원 인가부를 포함하는 것을 특징으로 하는 반도체 양자점의 생성 시스템.
According to claim 9,
The power supply unit comprises a plasma generator for controlling plasma density and a bias power supply unit for controlling ion energy.
 제 10 항에 있어서,
상기 플라즈마 발생부는 유도결합 플라즈마(ICP: Inductively Coupled Plasma) 발생부, 자화된 유도결합 플라즈마(Magnetized ICP) 발생부, 용량성 결합 플라즈마(CCP: Capacitive Coupled Plasma) 발생부, 자화된 용량성 결합 플라즈마(Magnetized CCP) 발생부, 마이크로웨이브 플라즈마(Microwave Plasma) 발생부, 자화된 마이크로웨이브 플라즈마(Magnetized Microwave Plasma) 발생부 중 적어도 어느 하나인 것을 특징으로 하는 반도체 양자점의 생성 시스템.According to claim 10,
The plasma generator includes an inductively coupled plasma (ICP) generator, a magnetized ICP generator, a capacitive coupled plasma (CCP) generator, and a magnetized capacitive coupled plasma ( Magnetized CCP) generation unit, microwave plasma (Microwave Plasma) generation unit, magnetized microwave plasma (Magnetized Microwave Plasma) generation unit, characterized in that at least one of the semiconductor quantum dot generation system.
KR1020200159851A 2020-11-25 2020-11-25 Method and system for organizing semiconductor quantum dots and controlling the size thereof KR102497991B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020200159851A KR102497991B1 (en) 2020-11-25 2020-11-25 Method and system for organizing semiconductor quantum dots and controlling the size thereof
PCT/KR2021/012384 WO2022114473A1 (en) 2020-11-25 2021-09-11 Method and system for generation and size control of semiconductor quantum dots

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200159851A KR102497991B1 (en) 2020-11-25 2020-11-25 Method and system for organizing semiconductor quantum dots and controlling the size thereof

Publications (2)

Publication Number Publication Date
KR20220072351A KR20220072351A (en) 2022-06-02
KR102497991B1 true KR102497991B1 (en) 2023-02-10

Family

ID=81754676

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200159851A KR102497991B1 (en) 2020-11-25 2020-11-25 Method and system for organizing semiconductor quantum dots and controlling the size thereof

Country Status (2)

Country Link
KR (1) KR102497991B1 (en)
WO (1) WO2022114473A1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100262720B1 (en) 1993-11-19 2000-11-01 신도 마사히로 Semiconductor device and method of fabricating the same.
KR100787000B1 (en) 2006-06-02 2007-12-18 삼성전기주식회사 Method for producing nanoparticles and its producing apparatus
KR101090399B1 (en) 2010-12-03 2011-12-06 한국기계연구원 Solar cell manufacturing process using nano-structure texturing

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3727449B2 (en) * 1997-09-30 2005-12-14 シャープ株式会社 Method for producing semiconductor nanocrystal
KR100249813B1 (en) 1997-12-17 2000-03-15 정선종 Method for forming silicon quantum dot
KR100462055B1 (en) * 2001-04-03 2004-12-17 재단법인서울대학교산학협력재단 Method and appatatus for generating a pattern using a crystal structure of material
KR20030059936A (en) * 2002-01-03 2003-07-12 강윤묵 New fabricaton process for Si nano crystals
KR20110050704A (en) 2008-09-03 2011-05-16 에모리 유니버시티 Quantum dots, methods of making quantum dots, and methods of using quantum dots
KR20090012198A (en) * 2008-12-29 2009-02-02 한양대학교 산학협력단 Method for making metal nano particle
KR101310145B1 (en) * 2012-02-29 2013-09-23 전북대학교산학협력단 Fabrication method of semiconductor nanowire and thermoelectric device comprising thereof
KR101724032B1 (en) * 2015-05-27 2017-04-07 한국과학기술연구원 Method of manufacturing multicolor quantum dots pattern and multicolor quantum dots formed by the method, quantum dot light-emitting device
KR101670286B1 (en) 2015-08-25 2016-10-28 한국표준과학연구원 Quantum-dot photoactive-layer and method for manufacture thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100262720B1 (en) 1993-11-19 2000-11-01 신도 마사히로 Semiconductor device and method of fabricating the same.
KR100787000B1 (en) 2006-06-02 2007-12-18 삼성전기주식회사 Method for producing nanoparticles and its producing apparatus
KR101090399B1 (en) 2010-12-03 2011-12-06 한국기계연구원 Solar cell manufacturing process using nano-structure texturing

Also Published As

Publication number Publication date
WO2022114473A1 (en) 2022-06-02
KR20220072351A (en) 2022-06-02

Similar Documents

Publication Publication Date Title
US20060049034A1 (en) Laser ablation apparatus and method of preparing nanoparticles using the same
US20080008844A1 (en) Method for growing arrays of aligned nanostructures on surfaces
US20170365473A1 (en) Methods for forming structures by generation of isolated graphene layers having a reduced dimension
CN102976264B (en) Method for preparing self-supporting multilayer micro nano structure
WO2008057629A9 (en) Photovoltaic and photosensing devices based on arrays of aligned nanostructures
US7560394B2 (en) Nanodots formed on silicon oxide and method of manufacturing the same
US8735290B2 (en) Amorphous group III-V semiconductor material and preparation thereof
US6652762B2 (en) Method for fabricating nano-sized diamond whisker, and nano-sized diamond whisker fabricated thereby
JPH06105779B2 (en) Semiconductor device and manufacturing method thereof
CN106384770A (en) Nanometer/micrometer composite graphical sapphire substrate and preparation method thereof
JP4116790B2 (en) Method for forming silicon-germanium film
EP0567748B1 (en) Fabrication of rough silicon surfaces
JP2004153273A (en) Quantum dot formation method utilizing thin-metal film or metal powder
CN104992905B (en) A kind of boron nitride substrate surface step lithographic method
Taghavi et al. Synthesizing tubular and trapezoidal shaped ZnO nanowires by an aqueous solution method
KR102497991B1 (en) Method and system for organizing semiconductor quantum dots and controlling the size thereof
Holman et al. Plasma production of nanodevice-grade semiconductor nanocrystals
KR101027315B1 (en) Method for manufacturing nano wire
CN103030097A (en) Method for preparing wafer level low-dimensional nanostructures based on electrostatic field self-focusing
US8084127B2 (en) Molybdenum or tungsten particles, thin film formed from said particles, and process for producing the same
CN102754194B (en) The wiring method of substrate and semiconductor-fabricating device
TW200821404A (en) Method for preparing nano metallic particles and method for preparing carbon nanotubes and method for preparing light-emitting device using the same
CN110904389B (en) Multifunctional integrated Fe-Al-Ta eutectic composite material and preparation method thereof
CN108502840A (en) A kind of method that high efficiency prepares cyclic annular nano gap oldered array
JP3007579B2 (en) Manufacturing method of silicon thin film

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant