KR20090012198A - Method for making metal nano particle - Google Patents
Method for making metal nano particle Download PDFInfo
- Publication number
- KR20090012198A KR20090012198A KR1020080135652A KR20080135652A KR20090012198A KR 20090012198 A KR20090012198 A KR 20090012198A KR 1020080135652 A KR1020080135652 A KR 1020080135652A KR 20080135652 A KR20080135652 A KR 20080135652A KR 20090012198 A KR20090012198 A KR 20090012198A
- Authority
- KR
- South Korea
- Prior art keywords
- metal
- thin film
- silicon oxide
- oxide thin
- nanoparticles
- Prior art date
Links
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y40/00—Manufacture or treatment of nanostructures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
- H01L21/0259—Microstructure
- H01L21/02601—Nanoparticles
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
Abstract
Description
본 발명은 금속 나노 입자 형성 방법에 관한 것으로서, 좀 더 상세하게는 전자빔을 조사함으로써 비정질 금속 실리콘 산화물 박막 내에 금속 나노 입자를 형성하는 기술에 관한 것이다. The present invention relates to a method for forming metal nanoparticles, and more particularly, to a technique for forming metal nanoparticles in an amorphous metal silicon oxide thin film by irradiation with an electron beam.
종래, 절연체 안에 금속 또는 금속 화합물 나노 입자를 형성하는 방법, 특히 단전자 소자 및 나노 입자 플래시 기억 소자와 같은 반도체 소자를 위해 나노 입자를 형성하는 방법이 연구되었다. Conventionally, a method of forming metal or metal compound nanoparticles in an insulator, particularly a method of forming nanoparticles for semiconductor devices such as single-electron devices and nanoparticle flash memory devices, has been studied.
보다 향상된 방법으로 나노 입자의 크기와 밀도를 보다 정확하게 제어하기 위해 레이저를 금속 박막 위에 직접 조사하여 열처리를 하는 방법이 있다. 또한 레이저를 사용하여 금속이 도핑되어 있는 실리콘(Si) 기판으로부터 금속이 도핑된 실리콘(Si) 나노 입자를 형성하고 이를 박막 위에 증착하는 간접적인 방법이 사용되기도 한다.As a more advanced method, there is a method in which a laser is directly irradiated on a metal thin film and heat treated to more precisely control the size and density of nanoparticles. In addition, an indirect method of forming a metal-doped silicon (Si) nanoparticles from a metal-doped silicon (Si) substrate using a laser and depositing the same on a thin film is also used.
그 중의 한 가지로서, 절연층, 금속 박막, 절연층을 순차적으로 성장시킨 후에 열처리를 가해 박막 형태의 금속이 서로 응집하여 나노 입자를 형성하거나, 금 속과 절연층이 서로 반응하여 금속 화합물 나노 입자를 형성하는 방법이 연구되었다. 그러나, 이 방법은 간단하고 빠르게 나노 입자를 형성할 수 있다는 장점에도 불구하고, 나노 입자를 정확한 위치에 원하는 밀도와 크기로 형성하는 것은 매우 어렵다는 것이 단점으로 지적되었다. As one of them, the insulating layer, the metal thin film, and the insulating layer are sequentially grown, and then subjected to heat treatment so that the metals in the thin film form agglomerate to form nanoparticles, or the metal and the insulating layer react with each other to form the metal compound nanoparticles. The method of forming was studied. However, the method has been pointed out that despite the advantages of being able to form nanoparticles simply and quickly, it is very difficult to form nanoparticles at the desired location and density.
이러한 단점을 보완하는 보다 향상된 방법으로서, 레이저를 금속 박막 위에 직접 조사하여 열처리를 하는 방법이 제안되었다. 또한, 금속이 도핑되어 있는 실리콘(Si) 기판에 레이저를 사용하여 금속이 도핑된 실리콘(Si) 나노 입자를 형성하고, 이를 박막 위에 증착하는 간접적인 방법이 연구되었었다. 이렇게 레이저를 이용하는 방법은 레이저의 출력, 초점의 크기 및 조사 시간을 조절하여 형성되는 나노 입자의 크기와 밀도를 어느 정도 균일하게 할 수 있고, 비교적 다양한 금속에 적용할 수 있다는 점에서 유용하다. As a further improved method to compensate for this disadvantage, a method of heat treatment by directly irradiating a laser on a metal thin film has been proposed. In addition, an indirect method of forming metal-doped silicon (Si) nanoparticles using a laser on a metal-doped silicon (Si) substrate and depositing the same on a thin film has been studied. This method using a laser is useful in that the size and density of the nanoparticles formed by adjusting the output of the laser, the size of the focal point, and the irradiation time can be uniform to some extent, and can be applied to relatively various metals.
그러나, 아연(Zn)과 같이 쉽게 산화되는 일부 금속을 사용할 경우에는 금속 박막 내에 결정화된 금속 나노 입자를 형성할 수 없다는 것과, 빛의 회절 특성으로 인해 하나의 나노 입자를 정확한 크기로 제작하는 것이 어렵다는 문제점이 있다. However, when some metals easily oxidized such as zinc (Zn), crystallized metal nanoparticles cannot be formed in the metal thin film, and due to the diffraction property of light, it is difficult to fabricate one nanoparticle to the correct size. There is a problem.
절연체 안에 금속 또는 금속 화합물 나노 입자를 형성하는 그 밖의 방법으로서, 금속과 절연 물질을 동시에 증착하여 절연층 안에 금속 나노 입자를 형성하는 방법이 제안되었다. 그러나, 이러한 방법은 절연층 안에 금속 나노 입자가 분산되어 분포하기 때문에 단층 또는 다층 구조의 나노 입자층을 형성하는 것이 불가능하며, 나노 입자의 크기와 밀도를 조절하는 것이 어렵다. As another method of forming metal or metal compound nanoparticles in an insulator, a method of forming metal nanoparticles in an insulating layer by simultaneously depositing a metal and an insulating material has been proposed. However, in this method, since the metal nanoparticles are dispersed and distributed in the insulating layer, it is impossible to form a single layer or multi-layered nanoparticle layer, and it is difficult to control the size and density of the nanoparticles.
다른 방법으로, 금속 화합물을 졸-겔 상태의 SiO2에 혼합하고 이 혼합물을 기판위에 도포한 후에 양단에 전류를 공급하여, 혼합물로부터 SiO2 절연층과 금속 나노 입자를 얻는 방법이 있다. 그러나, 전류량에 따라 매우 민감하게 형성되는 금속 나노 입자의 양이 결정되며, 금속 나노 입자의 결정 방향에 따라 각기 다른 방향으로 금속 나노 입자가 형성된다는 문제를 가지고 있다.Alternatively, there is a method of mixing a metal compound into SiO 2 in a sol-gel state and applying the mixture onto a substrate, and then supplying current at both ends to obtain a SiO 2 insulating layer and metal nanoparticles from the mixture. However, the amount of metal nanoparticles to be formed very sensitively according to the amount of current is determined, and there is a problem that metal nanoparticles are formed in different directions depending on the crystal direction of the metal nanoparticles.
따라서, 나노 입자의 크기를 정교하게 조정할 수 있고, 우수한 전하 포획 능력을 가짐으로써 보다 우수한 전기적 특성 및 정보 저장 능력을 갖는 금속 나노 입자를 형성하기 위한 금속 나노 입자 형성 방법이 요구된다.Therefore, there is a need for a method of forming metal nanoparticles for forming metal nanoparticles capable of precisely adjusting the size of nanoparticles and having excellent charge trapping ability to form metal nanoparticles having better electrical properties and information storage capability.
본 발명은 상술한 문제점을 해결하기 위해 안출된 것으로서, 비정질금속 실리콘 산화물 박막 내에 전자빔을 조사하여 금속 나노 입자를 형성하는 방법을 제공하기 위한 것이다.The present invention has been made to solve the above-described problems, and to provide a method for forming metal nanoparticles by irradiating an electron beam in an amorphous metal silicon oxide thin film.
또한, 본 발명은 전자빔의 크기, 조사 시간, 조사 위치 등을 조절함으로써 금속 나노 입자의 크기, 밀도, 위치 등을 제어할 수 있는 방법을 제공하기 위한 것이다.In addition, the present invention is to provide a method that can control the size, density, position and the like of the metal nanoparticles by adjusting the size, irradiation time, irradiation position and the like of the electron beam.
또한, 본 발명은 금속 나노 입자의 표면에 절연층이 둘러 쌓여 있어 우수한 전하 포획 능력을 가진 금속 나노 입자를 형성하는 방법을 제공하기 위한 것이다.In addition, the present invention is to provide a method for forming a metal nanoparticle having an excellent charge trapping ability is surrounded by an insulating layer on the surface of the metal nanoparticles.
본 발명의 다른 목적들은 이하에 서술되는 바람직한 실시예를 통하여 보다 명확해질 것이다.Other objects of the present invention will become more apparent through the preferred embodiments described below.
본 발명의 일측면에 따르면, 반도체 기판 상에 금속 산화물 박막을 증착하는 단계; 상기 금속 산화물 박막이 형성된 반도체 기판을 열처리하여 비정질 금속 실리콘 산화물 박막을 형성하는 단계; 및 상기 비정질 금속 실리콘 산화물 박막에 전자빔을 조사하여 상기 비정질 금속 실리콘 산화물 박막 내부에 금속 나노 입자를 형성하는 단계를 포함하는 금속 나노 입자 형성 방법을 제공할 수 있다. According to one aspect of the invention, the step of depositing a metal oxide thin film on a semiconductor substrate; Heat treating the semiconductor substrate on which the metal oxide thin film is formed to form an amorphous metal silicon oxide thin film; And irradiating an electron beam to the amorphous metal silicon oxide thin film to form metal nanoparticles in the amorphous metal silicon oxide thin film.
또한, 상기 금속 산화물 박막 증착 시, 상기 반도체 기판과 상기 금속 산화물 박막 사이에 실리콘 산화물 박막이 더 형성되는 것일 수 있다. In addition, when the metal oxide thin film is deposited, a silicon oxide thin film may be further formed between the semiconductor substrate and the metal oxide thin film.
또한, 상기 비정질 금속 실리콘 산화물 박막은 상기 반도체 기판과 상기 금속 산화물 박막의 사이에 형성되는 것일 수 있다. In addition, the amorphous metal silicon oxide thin film may be formed between the semiconductor substrate and the metal oxide thin film.
또한, 상기 금속 산화물 박막을 식각하는 단계를 더 포함할 수 있다. The method may further include etching the metal oxide thin film.
또한, 상기 금속 나노 입자는 상기 비정질 금속 실리콘 산화물 박막 내의 금속 입자와 실리콘 산화물이 분리됨으로써 실리콘 산화물에 둘러 쌓인 형태인 것일 수 있다.In addition, the metal nanoparticle may be in a form surrounded by silicon oxide by separating the metal particles and silicon oxide in the amorphous metal silicon oxide thin film.
또한, 상기 금속 나노 입자의 크기, 밀도 및 위치는 상기 전자빔의 초점 크기, 조사 시간 및 조사 위치를 각각 조절함으로써 제어되는 것일 수 있다.In addition, the size, density and position of the metal nanoparticles may be controlled by adjusting the focal size, irradiation time and irradiation position of the electron beam, respectively.
또한, 상기 금속 나노 입자의 금속은 아연(Zn), 구리(Cu), 인듐(In), 은(Ag), 주석(Sn), 안티몬(Sb), 니켈(Ni) 및 철(Fe) 중 하나 이상인 것일 수 있다.In addition, the metal of the metal nanoparticle is one of zinc (Zn), copper (Cu), indium (In), silver (Ag), tin (Sn), antimony (Sb), nickel (Ni) and iron (Fe). It may be abnormal.
*또한, 상기 비정질 금속 실리콘 산화물 박막의 두께는 상기 열처리 시간을 조절함으로써 제어될 수 있는 것일 수 있다.In addition, the thickness of the amorphous metal silicon oxide thin film may be one that can be controlled by adjusting the heat treatment time.
또한, 상기 비정질 금속 실리콘 산화물 박막은 Zn2XSi1 - YO2, Cu2XSi1 - YO2, In2XSi1-YO2, Ag2XSi1 - YO2, Sn2XSi1 - YO2, Sb2XSi1 - YO2, Ni2XSi1 - YO2 및 Fe2XSi1 - YO2 박막 중 하나 이상인 것일 수 있다.In addition, the amorphous metal silicon oxide thin film is Zn 2X Si 1 - Y O 2 , Cu 2X Si 1 - Y O 2, In 2X Si 1-Y O 2, Ag 2X Si 1 - Y O 2, Sn 2X Si 1 - It may be one or more of the Y O 2 , Sb 2X Si 1 - Y O 2 , Ni 2X Si 1 - Y O 2 and Fe 2X Si 1 - Y O 2 thin film.
본 발명의 다른 측면에 따르면, 금속 나노 입자를 포함하는 비정질 금속 실리콘 산화물 박막으로서, 상기 금속 나노 입자는 상기 비정질 금속 실리콘 산화물 박막에 전자빔을 조사하여 상기 비정질 금속 실리콘 산화물 박막 내의 금속 입자와 실리콘 산화물이 분리됨으로써 실리콘 산화물에 둘러 쌓인 형태로 형성된 것을 특징으로 하는 비정질 금속 실리콘 산화물 박막을 제공할 수 있다. According to another aspect of the present invention, an amorphous metal silicon oxide thin film comprising metal nanoparticles, wherein the metal nanoparticles are irradiated with an electron beam to the amorphous metal silicon oxide thin film and the metal particles and silicon oxide in the amorphous metal silicon oxide thin film Separation can provide an amorphous metal silicon oxide thin film, characterized in that formed in a form surrounded by silicon oxide.
또한, 상기 금속 나노 입자의 금속은 아연(Zn), 구리(Cu), 인듐(In), 은(Ag), 주석(Sn), 안티몬(Sb), 니켈(Ni) 및 철(Fe) 중 하나 이상인 것일 수 있다.In addition, the metal of the metal nanoparticle is one of zinc (Zn), copper (Cu), indium (In), silver (Ag), tin (Sn), antimony (Sb), nickel (Ni) and iron (Fe). It may be abnormal.
본 발명에 따르면, 본 발명은 상술한 문제점을 해결하기 위해 안출된 것으로서, 비정질 금속 실리콘 산화물 박막 내에 전자빔을 조사하여 금속 나노 입자를 형성하는 방법을 제공할 수 있는 효과가 있다. According to the present invention, the present invention has been made to solve the above problems, there is an effect that can provide a method for forming a metal nanoparticle by irradiating an electron beam in an amorphous metal silicon oxide thin film.
또한, 본 발명은 전자빔의 크기, 조사 시간, 조사 위치 등을 조절함으로써 금속 나노 입자의 크기, 밀도, 위치 등을 제어할 수 있는 방법을 제공할 수 있다.In addition, the present invention can provide a method that can control the size, density, position, etc. of the metal nanoparticles by adjusting the size, irradiation time, irradiation position and the like of the electron beam.
또한, 본 발명은 금속 나노 입자의 표면에 절연층이 둘러 쌓여 있어 우수한 전하 포획 능력을 가진 금속 나노 입자를 형성하는 방법을 제공하기 위한 것이다통신선을 이용하여 보다 설치작업이 간편한 광원 제어 시스템을 제공할 수 있다.In addition, the present invention is to provide a method for forming a metal nanoparticle having an excellent charge trapping ability is surrounded by an insulating layer on the surface of the metal nanoparticles to provide a light source control system that is easier to install using a communication line. Can be.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.As the invention allows for various changes and numerous embodiments, particular embodiments will be illustrated in the drawings and described in detail in the written description. However, this is not intended to limit the present invention to specific embodiments, it should be understood to include all modifications, equivalents, and substitutes included in the spirit and scope of the present invention.
제1, 제2 등과 같이 서수를 포함하는 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되지는 않는다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 및/또는 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함한다. Terms including ordinal numbers such as first and second may be used to describe various components, but the components are not limited by the terms. The terms are used only for the purpose of distinguishing one component from another. For example, without departing from the scope of the present invention, the first component may be referred to as the second component, and similarly, the second component may also be referred to as the first component. The term and / or includes a combination of a plurality of related items or any item of a plurality of related items.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. When a component is referred to as being "connected" or "connected" to another component, it may be directly connected to or connected to that other component, but it may be understood that other components may be present in between. Should be. On the other hand, when a component is said to be "directly connected" or "directly connected" to another component, it should be understood that there is no other component in between.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terminology used herein is for the purpose of describing particular example embodiments only and is not intended to be limiting of the present invention. Singular expressions include plural expressions unless the context clearly indicates otherwise. In this application, the terms "comprise" or "have" are intended to indicate that there is a feature, number, step, operation, component, part, or combination thereof described in the specification, and one or more other features. It is to be understood that the present invention does not exclude the possibility of the presence or the addition of numbers, steps, operations, components, components, or a combination thereof.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.Unless defined otherwise, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art. Terms such as those defined in the commonly used dictionaries should be construed as having meanings consistent with the meanings in the context of the related art and shall not be construed in ideal or excessively formal meanings unless expressly defined in this application. Do not.
이하, 첨부한 도면들을 참조하여 본 발명에 따른 바람직한 실시예를 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어 도면 부호에 상관없이 동일 하거나 대응하는 구성 요소는 동일한 참조번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings, and in describing the present invention with reference to the accompanying drawings, the same or corresponding components are designated by the same reference numerals regardless of the reference numerals. Duplicate explanations will be omitted.
도 1은 본 발명의 일 실시예에 따른 금속 나노 입자(130)를 포함하는 비정질 금속 실리콘 산화물 박막(120)을 포함하는 반도체 기판(110)을 개략적으로 나타낸 도면이다. 1 is a schematic view of a
도 1을 참조하면, 반도체 기판(110) 상에 비정질 금속 실리콘 산화물 박막(120)이 위치한다. 비정질 금속 실리콘 산화물 박막(120) 내부에는 금속 나노 입자(130)가 실리콘 산화물(140)에 둘러싸여 있다. 반도체 기판(110)은 일반적인 반도체 소자용 기판이 이용될 수 있는데, 예를 들어 실리콘(Si) 기판일 수 있다. Referring to FIG. 1, an amorphous metal silicon oxide
금속 나노 입자(130)는 비정질 금속 실리콘 산화물 박막(120)의 내부에 분포되어 반도체 기판(110)의 소정 영역에 형성될 수 있는 채널을 통해 이동하는 전자들 중의 일부를 포획하는 전자 포획의 중심점으로서의 역할을 수행할 수 있다.The
여기서, 금속은 아연(Zn), 구리(Cu), 인듐(In), 은(Ag), 주석(Sn), 안티몬(Sb), 니켈(Ni) 및 철(Fe) 중 하나 이상일 수 있다. Here, the metal may be one or more of zinc (Zn), copper (Cu), indium (In), silver (Ag), tin (Sn), antimony (Sb), nickel (Ni), and iron (Fe).
또한, 금속 나노 입자(130)의 크기는 최소 1 nm에서 최대 20 nm의 크기를 가질 수 있으며, 5 nm에서 10 nm 사이가 바람직하다. 그 중에서 7 nm가 제작 과정에서 가장 최적화된 크기일 수 있는데, 이는 전자빔의 초점 크기, 조사 시간 등을 적절히 조절함으로써 금속 나노 입자(130)의 크기, 밀도 등이 정밀하게 제어될 수 있다. In addition, the
*비정질 금속 실리콘 산화물 박막(120)은 예를 들어 아연(Zn), 구리(Cu), 인듐(In), 은(Ag), 주석(Sn), 안티몬(Sb), 니켈(Ni) 및 철(Fe) 등과 같은 금속, 실리콘(Si) 및 산소(O)를 구성 원소로 하여 이루어진 금속 실리콘 산화물의 비정질 박막(Zn2XSi1 - YO2 박막 등; 여기서 X, Y는 0과 1 사이의 소수)이 이용될 수 있다.The amorphous metal silicon oxide
또한, 비정질 금속 실리콘 산화물 박막(120)은 열처리 공정에 의하여 반도체 기판(110) 또는 후술할 금속 산화물 박막의 증착시 반도체 기판(110) 위에 형성된 실리콘 산화물 박막과 금속 산화물 간 상호 확산에 의해 형성될 수 있다. In addition, the amorphous metal silicon oxide
예를 들어, 반도체 기판(110) 상에 금속 산화물 박막 (예를 들어, ZnO 박막 등)을 형성시킨 이후 소정의 열처리 공정을 거침으로써, 물질간 상호 확산에 의하여 반도체 기판(110)과 아연 산화물 박막 간의 계면에는 그 내부에 Zn2SiO4 나노 입자가 분포된 비정질의 Zn2XSi1 - YO2 박막 (여기서 X, Y는 0과 1 사이의 소수, 이하 동일하게 적용된다) 이 형성될 수 있다. 이는 후술할 도 2의 제조 공정도를 통해 보다 명확히 이해할 수 있을 것이다.For example, a metal oxide thin film (for example, a ZnO thin film, etc.) is formed on the
또한, 비정질 금속 실리콘 산화물 박막(120)의 기판 상의 위치는 인가 전압에 따라 채널이 형성될 수 있는 소정의 위치에 상응하도록 달라질 수 있다. 예를 들어, 반도체 기판(110) 중 소스 영역과 드레인 영역이 형성되어 있는 영역을 제외한 그 사이의 중간 영역의 상부에 형성될 수 있는데, 이는 기억 소자에 인가하는 인가 전압에 따라 중간 영역을 통하여 전자의 흐름에 의한 채널을 형성시킬 수 있 기 때문이다. In addition, the position on the substrate of the amorphous metal silicon oxide
또한, 본 실시예에 따른 비정질 금속 실리콘 산화물 박막(120) 상에 실리콘 산화물 박막(150)을 위치할 수 있다. 실리콘 산화물 박막(150)를 적층함으로써 비정질 금속 실리콘 산화물 박막(120)에 포획된 전자의 유출을 방지할 수 있게 된다. In addition, the silicon oxide
도 2 내지 5는 본 발명의 일 실시예에 따른 금속 나노 입자(130)의 제조 공정을 나타낸 도면이다. 2 to 5 is a view showing a manufacturing process of the
도시하지는 않았지만, 먼저 반도체 기판(110)을 이온으로 도핑하고, 반도체 기판(110)의 표면의 먼지, 기름기 등의 불순물을 제거한 후 기판을 세척하는 과정이 선행될 수 있다. 예를 들어, 붕소(B)가 1 x 1015cm-3의 농도로 도핑된 p형 실리콘(Si) 기판의 표면에서 트리클로로에틸렌(trichloroethylene; TCM) 용액으로 불순물을 제거한 후, 탈이온수(de-ionized water) 등을 사용하여 기판을 세척할 수 있다.Although not shown, the process of first doping the
여기서, 이온 도핑 공정은 예를 들어 이온화된 원자를 가속해서 실리콘 내에 강제적으로 주입하는 이온 주입법(implant)과 고상이나 기상의 원자를 열 확산 방식으로 주입하는 방법 등이 이용될 수 있다. 또한, 이온 주입법은 고에너지 이온 주입법, 저에너지 이온 주입법, 무거운 원자를 이용하여 불순물주입 깊이를 제어하는 이온 주입법, 그리고 소규모 실험실에서 비교적 쉽게 사용할 수 있는 플라즈마 이온 주입법 등일 수 있다. The ion doping process may be, for example, an ion implantation method for accelerating ionized atoms and forcibly implanted into silicon, and a method of implanting solid or gaseous atoms by thermal diffusion. In addition, the ion implantation method may be a high energy ion implantation method, a low energy ion implantation method, an ion implantation method for controlling the impurity implantation depth using heavy atoms, and a plasma ion implantation method that can be used relatively easily in a small laboratory.
이후, 도 2에 도시된 바와 같이 반도체 기판(110) 위에 금속 산화물 박막(210)을 증착시킬 수 있다. 예를 들어, 1 x 10-7 torr의 진공도와 99.9999% 순도의 아르곤(Ar) 가스가 채워진 진공 챔버 안에 실리콘(Si) 기판을 장착한 후, 실리콘(Si) 기판 상부에 ZnO 박막을 증착시킬 수 있다. Thereafter, as illustrated in FIG. 2, the metal oxide
여기서, 증착은 물리적인 증착 방법, 즉 스퍼터링(sputtering), 증기 증착법(evaporation method), MBE(molecular beam epitaxy), ICP(ionized cluster beam deposition), 또는 레이저를 활용한 물리 증착법 등으로 증착할 수 있다. 예를 들어, 고주파 스퍼터링 (RF sputtering) 방법을 이용하여 ZnO 박막을 성장시키는 경우, 스퍼터 장비의 주파수는 13.26 Mhz, 출력은 100 W로 설정될 수 있다. Here, the deposition may be deposited by a physical vapor deposition method, that is, by sputtering, vapor deposition method, molecular beam epitaxy (MBE), ionized cluster beam deposition (ICP), or physical vapor deposition using a laser. . For example, when the ZnO thin film is grown by using a high frequency sputtering method, the frequency of the sputtering equipment may be set to 13.26 Mhz and the output may be 100 W.
성장되는 금속 산화물 박막(210)의 두께는 특별한 제한은 없으나, 추후 단계(도 3)를 거쳐 형성될 비정질 금속 실리콘 산화물 박막(도 3의 120)(예를 들어, a- Zn2XSi1 - YO2 박막)의 두께를 확보하기 위해 최소 30 nm 이상이 되야 하며 최대 두께의 제한은 없다. 다만 공정 기간의 단축과 공정의 안정성 확보를 위해 두께가 약 50 nm인 것이 바람직하다. 이 경우 형성되는 비정질 금속 실리콘 산화물 박막의 두께는 최소 15 nm에서 최대 20 nm까지 형성될 수 있으며, 두께가 약 15 nm인 것이 바람직하다. 예를 들면, 실리콘(Si) 기판에 대하여 온도 250℃ 및 1.2 x 10-2 torr의 압력을 가한 경우 ZnO 박막은 분당 13 nm로 성장될 수 있다. The thickness of the grown
한편, 반도체 기판(110) 위에 금속 산화물 박막(210)을 증착하는 중에 도 3 에 예시된 바와 같이 실리콘 산화물 박막(310)이 자연적으로 생성될 수 있다. 예컨대, 스퍼터링 공정을 사용하여 실리콘(Si) 기판 위에 ZnO 박막을 형성할 때, 2 nm 두께의 SiOX 박막이 형성될 수 있다. 이는 스퍼터링 공정 중에 기판의 Si와 산소 이온이 서로 상호 결합해서 형성되는 것으로 설명될 수 있다. Meanwhile, while depositing the metal oxide
다음으로, 도 4에 예시된 바와 같이 증착된 금속 산화물 박막(210)이 형성된 반도체 기판(110)을 열처리하여 비정질 금속 실리콘 산화물 박막(120)을 형성한다. 이때, 금속 산화물(210) 박막의 일부는 비정질 금속 실리콘 산화물 박막(120) 상에 잔존할 수 있다. Next, as illustrated in FIG. 4, the
비정질 금속 실리콘 산화물 박막(120)을 형성하기 위한 열처리 공정은 예를 들어, ZnO 박막이 성장된 실리콘(Si) 기판을 O2 환경에서 텅스텐-할로겐 램프 등의 열원을 사용하여 900℃에서 20분 동안 수행될 수 있으며, 이러한 열처리 공정이 진행됨에 따라 실리콘 산화물 박막(도 3의 310)과 ZnO 박막(210)의 계면에서는 물질간의 상호 확산이 일어날 수 있다. 열처리 공정을 위해 제시된 설정 조건(예를 들어, 온도 조건 및 시간 조건 등)은 상술한 예시 조건으로 제한되지 않음은 자명하다. 또한, 본 명세서에서 발명의 설명을 위해 제시되는 각각의 예시들은 설명 및 이해의 편의를 위해 제시되는 것에 불과하며, 본 발명의 권리범위를 제한하기 위한 것은 아니다.The heat treatment process for forming the amorphous metal silicon oxide
즉, 열처리를 거치면서 금속 산화물 박막(210)의 금속과 산소 원자(O2 -)가 서로 확산되어 실리콘 산화물(SiOX) 박막(310)에 침투하게 되므로, 실리콘 산화 물(SiOX) 박막(310)은 점점 더 두꺼워지면서 금속 이온(예컨대, Zn2 +), 산소 원자(O2 -) 및 실리콘(Si4 +) 이온을 함유하게 된다. 따라서, 실리콘 산화물(SiOX) 박막(310)은 이와 같은 원리로 서서히 비정질 금속 실리콘 산화물(예컨대, Zn2XSi1 - YO2) 박막(120)으로 전환될 수 있다. That is, while passing through the heat treatment of metal of the metal oxide
이때 열처리 시간을 조절함으로써 형성되는 비정질 금속 실리콘 산화물 박막(120)의 두께를 달리 할 수 있는데, 예를 들어 공정 초기의 2 nm 두께의 실리콘 산화물(SiOX) 박막(310)은 열처리를 마친 후에는 약 15 ~ 20 nm의 두께의 비정질 금속 실리콘 산화물 (예컨대, Zn2XSi1 - YO2) 박막(120)일 수 있다.In this case, the thickness of the amorphous metal silicon oxide
목적하는 두께의 비정질 금속 실리콘 산화물 박막(120)이 형성되면, 그 위에 금속 산화물 박막(210)이 잔존하는 경우 잔존하는 금속 산화물 박막(210)은 식각 공정을 통해 제거될 수 있다. When the amorphous metal silicon oxide
이후, 도 5에 예시된 바와 같이 비정질 금속 실리콘 산화물 박막(120)에 전자빔을 일정 시간 조사하여 금속 나노 입자(130)를 형성할 수 있다. 예를 들어, 전자빔의 초점을 7 nm로 조절하여 300 KeV의 에너지로 Zn2XSi1 - YO2 박막 위에 5초 동안 조사하면, 전자빔이 조사된 지점 바로 아래의 크기가 7 nm의 아연(Zn) 나노 입자가 최종적으로 형성될 수 있다.Thereafter, as illustrated in FIG. 5, the
여기서, 전자빔이란 전자총에서 나오는 속도가 거의 균일한 전자의 연속적 흐름을 말하며 전자선을 의미할 수 있다. Here, the electron beam may refer to a continuous flow of electrons having a substantially uniform velocity coming from the electron gun and may mean an electron beam.
한편, 전자빔의 초점의 크기를 적절히 조절하면 형성되는 금속 나노 입자(130)의 크기를 정밀하게 제어할 수 있다. 이렇게 금속 나노 입자(130)를 형성하는 원리를 이후 도 6 및 7을 참조하여 설명하기로 한다. On the other hand, by properly adjusting the size of the focal point of the electron beam it is possible to precisely control the size of the
도 6은 본 발명의 일 실시예에 따른 비정질 금속 실리콘 산화물 박막(120)으로부터 산소 원자가 분리되어 금속 원자와 실리콘 산화물이 형성되는 것을 나타낸 모식도이고, 도 7은 본 발명의 일 실시예에 따른 금속 나노 입자(130) 주위에 실리콘 산화물이 형성되는 것을 나타낸 모식도이다. FIG. 6 is a schematic view showing that oxygen atoms are separated from an amorphous metal silicon oxide
도 6을 참조하면, 비정질 금속 실리콘 산화물 박막(120) 위에 전자빔을 조사하면, 전자빔을 통해 높은 에너지를 받은 비정질 금속 실리콘 산화물(예컨대, Zn2XSi1-YO2) 박막은 실리콘 산화물(예컨대, SiO2)과 금속 산화물(예컨대, ZnO)로 서로 분리되려고 한다. Referring to FIG. 6, when the electron beam is irradiated onto the amorphous metal silicon oxide
이때, 열역학적으로 실리콘 산화물(SiO2)이 금속 산화물(예컨대, ZnO) 보다 안정적인 특성을 나타내므로, 실리콘 산화물은 그대로 형성되나 금속 산화물은 외부로 산소 원자(O2 -)를 방출하면서 환원되어 금속 원자(예컨대, Zn2 +) 상태로 존재하게 된다. At this time, since the silicon oxide (SiO 2 ) is thermodynamically more stable than the metal oxide (eg, ZnO), the silicon oxide is formed as it is, but the metal oxide is reduced while releasing oxygen atoms (O 2 − ) to the outside to be a metal atom. It is present (e.g., Zn + 2) state.
도 7을 참조하면, 금속 원자(예컨대, Zn2 +)는 전자빔이 조사된 지역에 국부 적으로 형성되는데, 서로 모여 결정 형태의 금속 나노 입자(130)가 생성된다. 또한, 금속 나노 입자(130) 주위에는 도 6에 예시된 바와 같이 형성된 실리콘 산화물 박막(140;SiO2 ;)이 존재할 수 있다. 즉, 전자빔에 의하여 형성된 금속 나노 입자(130)는 최종적으로 실리콘 산화물 박막(140) 등의 절연층에 둘러 쌓인 구조로 형성될 수 있다. 절연층으로 둘러 쌓인 금속 나노 입자(130)는 비정질 금속 실리콘 산화물 박막(120)에 전압이 인가되지 않은 경우에, 금속 나노 입자(130) 내에 포획된 전자가 덜 방출되므로 우수한 전자 포획 능력을 가지게 된다. 이러한 금속 나노 입자(130)를 사용하여 단전자 소자 및 기억 소자 등의 제작 시 보다 우수한 전기적 특성 및 정보 저장 능력이 확보될 수 있다. 7, the metal atom (e.g., Zn + 2) is there is locally formed in the electron beam is irradiated area, the packed crystal form of metal nano-
도 8은 본 발명의 일 실시예에 따른 비정질 금속 실리콘 산화물 박막 안에 형성된 금속 나노 입자의 투과 전자 현미경 상을 나타낸 도면이고, 도 9는 본 발명의 일 실시예에 따른 도 8의 사각형 부분에 포함된 금속 나노 입자를 확대한 고해상도 투과 전자 현미경 상을 나타낸 도면이다. FIG. 8 is a view showing a transmission electron microscope image of metal nanoparticles formed in an amorphous metal silicon oxide thin film according to an embodiment of the present invention, and FIG. 9 is included in the rectangular portion of FIG. 8 according to an embodiment of the present invention. It is a figure which shows the high resolution transmission electron microscope image which expanded the metal nanoparticle.
도 8에 도시된 바와 같이, 본 발명의 금속 나노 입자(130)는 비정질 금속 실리콘 산화물 박막(120) 안에서 일정한 결정을 이루고 있음을 확인할 수 있다. 도 9는 도 8에서 금속 나노 입자(130) 주변을 구획한 사각형 부분을 확대한 것으로서, 약 0.2307 nm의 아연 입자가 모여서 약 7 nm의 결정성 금속 나노 입자(130)를 이루고 있다는 것을 명확하게 보여주고 있다.As shown in FIG. 8, it can be seen that the
이는 종래 아연(Zn)과 같이 쉽게 산화되어 버리는 일부 금속을 사용할 경우에는 금속 박막 내에 결정화된 금속 나노 입자(130)를 형성할 수 없었던 문제점을 해결하였다는 점에서 그 의의가 있다. This is meaningful in that it solves the problem of not being able to form the crystallized
또한, 도 5에서 전자빔의 초점 크기를 7nm로 조절하였음을 가정하였으므로, 이에 상응하게 금속 나노 입자(130) 결정의 크기가 형성되었다는 점은, 목적하는 크기의 금속 나노 입자(130)를 얻을 수 있다는 것을 의미한다. 이는 종래 레이저를 조사하는 경우에 빛의 회절 특성으로 인하여 하나의 나노 입자를 정확한 크기로 제작하는 것은 어려웠던 문제점을 개선한 것이라 할 수 있다. In addition, since it is assumed that the focal size of the electron beam is adjusted to 7 nm in FIG. 5, the size of the crystals of the
다시 도 8을 참조하면, 비정질 금속 실리콘 산화물 박막(120) 내에 규칙적인 분포를 가지는 금속 나노 입자(130)가 다수 존재할 수 있음을 알 수 있다. 한편, 도면에 도시되어 있지는 않지만, 전자빔의 초점을 조절하여 동일한 박막에 서로 다른 크기의 금속 나노 입자(130)를 형성하는 것 또한 가능하다. 즉, 전자빔을 조사하는 회수 및 위치에 따라 금속 나노 입자(130)가 생성되는 회수 및 위치를 정밀하게 제어할 수 있다는 것을 나타낸다. Referring back to FIG. 8, it can be seen that a plurality of
복수의 금속 나노 입자(130)의 크기를 균일하게 조절하게 되면 금속 나노 입자(130)에 포획되는 전자의 수 또한 균일하게 조절할 수 있게 된다는 것이다. 본 발명을 이용하여 소자를 설계하는 경우 설계자가 목적하는 전기적 특성 또는 동일한 기억 특성을 갖는 소자를 제작할 수 있어서 소자의 재현성 및 신뢰성을 향상시킬 수 있다. By uniformly adjusting the sizes of the plurality of
도 10은 본 발명의 일 실시예에 따른 금속 나노 입자(130)의 물질 성분 분포도이다. 10 is a material component distribution diagram of the
도 10을 참조하면, 각각의 금속 나노 입자(130)에 대해 에너지 분산형 X선 측정기 등을 이용하여 X선 측정을 수행한 결과, 각각의 금속(도 10에서는 Zn) 나노 입자가 각 물질에 대해 거의 동일한 성분 비율을 나타내고 있음을 알 수 있다. 이는 형성된 금속 나노 입자가 위치와는 관계없이 금속 나노 입자가 주변 물질과 화학적으로 결합하지 않고 순수 금속 형태의 나노 입자로 형성되었음 보이고 있다. Referring to FIG. 10, as a result of performing an X-ray measurement on each
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although the above has been described with reference to a preferred embodiment of the present invention, those skilled in the art to which the present invention pertains without departing from the spirit and scope of the present invention as set forth in the claims below It will be appreciated that modifications and variations can be made.
도 1은 본 발명의 일 실시예에 따른 금속 나노 입자를 포함하는 비정질 금속 실리콘 산화물 박막을 포함하는 반도체 기판을 개략적으로 나타낸 도면.1 is a schematic view of a semiconductor substrate including an amorphous metal silicon oxide thin film including metal nanoparticles according to an embodiment of the present invention.
도 2 내지 5는 본 발명의 일 실시예에 따른 금속 나노 입자의 제조 공정을 나타낸 도면.2 to 5 are views showing the manufacturing process of the metal nanoparticles according to an embodiment of the present invention.
도 6은 본 발명의 일 실시예에 따른 비정질 금속 실리콘 산화물 박막으로부터 산소 원자가 분리되어 금속 원자와 실리콘 산화물이 형성되는 것을 나타낸 모식도.Figure 6 is a schematic diagram showing that the oxygen atom is separated from the amorphous metal silicon oxide thin film according to an embodiment of the present invention to form a metal atom and silicon oxide.
도 7은 본 발명의 일 실시예에 따른 금속 나노 입자 주위에 실리콘 산화물이 형성되는 것을 나타낸 모식도.Figure 7 is a schematic diagram showing that the silicon oxide is formed around the metal nanoparticles according to an embodiment of the present invention.
도 8은 본 발명의 일 실시예에 따른 비정질 금속 실리콘 산화물 박막 안에 형성된 금속 나노 입자의 투과 전자 현미경 상을 나타낸 도면. 8 is a transmission electron microscope image of metal nanoparticles formed in an amorphous metal silicon oxide thin film according to an embodiment of the present invention.
도 9는 본 발명의 일 실시예에 따른 도 8의 사각형 부분에 포함된 금속 나노 입자를 확대한 고해상도 투과 전자 현미경 상을 나타낸 도면.FIG. 9 is an enlarged view of a high-resolution transmission electron microscope image of metal nanoparticles included in the rectangular portion of FIG. 8, according to an embodiment of the present disclosure; FIG.
도 10은 본 발명의 일 실시예에 따른 금속 나노 입자의 물질 성분 분포도.10 is a material component distribution diagram of the metal nanoparticles according to an embodiment of the present invention.
<도면의 주요 부분에 대한 부호 설명><Description of the symbols for the main parts of the drawings>
110 : 반도체 기판 120 : 비정질 금속 실리콘 산화물 박막 130 : 금속 나노 입자 140 : 실리콘 산화물
150 : 절연막 210 : 금속 산화물 박막150: insulating film 210: metal oxide thin film
310: 비정질 실리콘 산화물 박막310: amorphous silicon oxide thin film
Claims (11)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080135652A KR20090012198A (en) | 2008-12-29 | 2008-12-29 | Method for making metal nano particle |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080135652A KR20090012198A (en) | 2008-12-29 | 2008-12-29 | Method for making metal nano particle |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070074785A Division KR20090011331A (en) | 2007-07-25 | 2007-07-25 | Method for making metal nano particle |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20090012198A true KR20090012198A (en) | 2009-02-02 |
Family
ID=40683110
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020080135652A KR20090012198A (en) | 2008-12-29 | 2008-12-29 | Method for making metal nano particle |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20090012198A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20130060089A (en) * | 2011-11-29 | 2013-06-07 | 에스케이하이닉스 주식회사 | Variable resistor, non-volatile memory device using the same, and method of fabricating thereof |
US9450199B2 (en) | 2013-02-08 | 2016-09-20 | Samsung Display Co., Ltd. | Method of forming nano crystals and method of manufacturing organic light-emitting display apparatus including thin film having the same |
KR20220072351A (en) * | 2020-11-25 | 2022-06-02 | 한국표준과학연구원 | Method and system for organizing semiconductor quantum dots and controlling the size thereof |
-
2008
- 2008-12-29 KR KR1020080135652A patent/KR20090012198A/en not_active Application Discontinuation
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20130060089A (en) * | 2011-11-29 | 2013-06-07 | 에스케이하이닉스 주식회사 | Variable resistor, non-volatile memory device using the same, and method of fabricating thereof |
US9450199B2 (en) | 2013-02-08 | 2016-09-20 | Samsung Display Co., Ltd. | Method of forming nano crystals and method of manufacturing organic light-emitting display apparatus including thin film having the same |
KR20220072351A (en) * | 2020-11-25 | 2022-06-02 | 한국표준과학연구원 | Method and system for organizing semiconductor quantum dots and controlling the size thereof |
WO2022114473A1 (en) * | 2020-11-25 | 2022-06-02 | 한국표준과학연구원 | Method and system for generation and size control of semiconductor quantum dots |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI539044B (en) | Manufacturing method for semiconductor epitaxial wafer, semiconductor epitaxial wafer and manufacturing method for solid-state imaging device | |
DE112013005407B4 (en) | Method for producing semiconductor epitaxial wafers, semiconductor epitaxial wafers, and method for producing solid-state image sensor devices | |
TWI648769B (en) | Manufacturing method of semiconductor epitaxial wafer and manufacturing method of solid-state imaging element | |
KR20140009565A (en) | Method for manufacturing semiconductor epitaxial wafer, semiconductor epitaxial wafer, and method for manufacturing solid-state image pickup element | |
TW201742155A (en) | Method for manufacturing semiconductor epitaxial wafer, semiconductor epitaxial wafer, and method for manufacturing solid state image sensor which has excellent gettering capability and can suppress the generation of epitaxial defects | |
KR20090012198A (en) | Method for making metal nano particle | |
KR102393269B1 (en) | Method for manufacturing an epitaxial silicon wafer, an epitaxial silicon wafer, and a method for manufacturing a solid-state image sensor | |
KR20090011331A (en) | Method for making metal nano particle | |
KR20090012281A (en) | Flash memory device comprising metal nano particle and fabrication method thereof | |
Prucnal et al. | III-V/Si on silicon-on-insulator platform for hybrid nanoelectronics | |
EP2304802B1 (en) | Semiconductor material | |
WO2019167430A1 (en) | Method of manufacturing semiconductor epitaxial wafer, and semiconductor device manufacturing method | |
KR20090011334A (en) | Flash memory device comprising metal nano particle and fabrication method thereof | |
TWI627301B (en) | Method for fabricating a vertical heterojunction of metal chalcogenides | |
US8461565B2 (en) | Electrically actuated devices | |
JP2004292873A (en) | Zinc oxide film manufacturing method | |
KR102148440B1 (en) | Method of producing semiconductor epitaxial wafer | |
KR20040076882A (en) | Method for gettering transition metal impurities in silicon crystal | |
Söderholm et al. | A photoelectron spectroscopy and x-ray absorption study of single crystal with adsorbed Cs: on the origin of the states affected by electron doping and evidence for spatially resolved electron doping | |
TWI726628B (en) | Semiconductor epitaxial wafer and manufacturing method thereof | |
JP4619675B2 (en) | Non-monotonic current-voltage characteristic functional body and manufacturing method thereof | |
Bischoff et al. | Nanostructures by mass-separated FIB | |
JPH11297624A (en) | Thin-film element and its manufacture | |
US20230104966A1 (en) | Method for atomically manipulating an artificial two-dimensional material and apparatus therefor | |
JP2006108346A (en) | Chip type semiconductor element and its manufacturing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A107 | Divisional application of patent | ||
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |