KR102494337B1 - Printed circuit board and method for manufacturing the same - Google Patents

Printed circuit board and method for manufacturing the same Download PDF

Info

Publication number
KR102494337B1
KR102494337B1 KR1020150149492A KR20150149492A KR102494337B1 KR 102494337 B1 KR102494337 B1 KR 102494337B1 KR 1020150149492 A KR1020150149492 A KR 1020150149492A KR 20150149492 A KR20150149492 A KR 20150149492A KR 102494337 B1 KR102494337 B1 KR 102494337B1
Authority
KR
South Korea
Prior art keywords
layer
dlc
insulating layer
circuit pattern
circuit board
Prior art date
Application number
KR1020150149492A
Other languages
Korean (ko)
Other versions
KR20170048865A (en
Inventor
이영관
정율교
이승은
성기정
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020150149492A priority Critical patent/KR102494337B1/en
Publication of KR20170048865A publication Critical patent/KR20170048865A/en
Application granted granted Critical
Publication of KR102494337B1 publication Critical patent/KR102494337B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H05K1/0256—Electrical insulation details, e.g. around high voltage areas
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/285—Permanent coating compositions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/381—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the substrate

Abstract

본 발명의 일 실시예에 따른 인쇄회로기판은, 제1 절연층, 상기 제1 절연층 상에 형성된 회로패턴, 상기 회로패턴을 커버하는 DLC(Diamond-like carbon)층, 상기 DLC층 상에 적층된 제1 접착층 및 상기 제1 접착층 상에 적층된 제2 절연층을 포함한다.A printed circuit board according to an embodiment of the present invention includes a first insulating layer, a circuit pattern formed on the first insulating layer, a diamond-like carbon (DLC) layer covering the circuit pattern, and stacked on the DLC layer. It includes a first adhesive layer and a second insulating layer laminated on the first adhesive layer.

Description

인쇄회로기판 및 그 제조방법{PRINTED CIRCUIT BOARD AND METHOD FOR MANUFACTURING THE SAME}Printed circuit board and its manufacturing method {PRINTED CIRCUIT BOARD AND METHOD FOR MANUFACTURING THE SAME}

본 발명은 인쇄회로기판 및 그 제조방법에 관한 것이다.The present invention relates to a printed circuit board and a manufacturing method thereof.

기술의 발전에 따라 전자 기기는 소형화 및 경량화를 추구하고 있으며, 이에 따라 정해진 인쇄회로기판 면적에 탑재되는 전자 부품들의 수는 증가하고 있으며 배선의 폭, 배선간 거리 또한 줄어들고 있다. With the development of technology, electronic devices are pursuing miniaturization and light weight, and accordingly, the number of electronic components mounted on a predetermined printed circuit board area is increasing, and the width of wiring and the distance between wiring are also decreasing.

이러한 배선의 미세화에 따라 미세회로 간 전류 누설 문제 및 회로와 절연체의 접합문제가 발생하고 있다. 또한, 전자 부품들의 수가 증가함에 따라 발열 문제도 발생하고 있다.Due to the miniaturization of the wiring, current leakage problems between microcircuits and bonding problems between circuits and insulators have occurred. In addition, as the number of electronic components increases, a heat generation problem also occurs.

본 발명은 미세회로 간의 누설전류를 방지하는 인쇄회로기판 및 그 제조방법을 제공하는 것이다.The present invention is to provide a printed circuit board that prevents leakage current between microcircuits and a manufacturing method thereof.

또한, 본 발명은 접합특성 및 방열특성이 향상된 인쇄회로기판 및 그 제조방법을 제공하는 것이다.In addition, the present invention is to provide a printed circuit board with improved bonding characteristics and heat dissipation characteristics and a manufacturing method thereof.

본 발명의 실시예에 따른 인쇄회로기판은, 제1 절연층, 상기 제1 절연층 상에 형성된 회로패턴, 상기 회로패턴을 커버하는 DLC(Diamond-like carbon)층, 상기 DLC층 상에 적층된 제1 접착층 및 상기 제1 접착층 상에 적층된 제2 절연층을 포함한다.A printed circuit board according to an embodiment of the present invention includes a first insulating layer, a circuit pattern formed on the first insulating layer, a diamond-like carbon (DLC) layer covering the circuit pattern, and a laminated layer on the DLC layer. It includes a first adhesive layer and a second insulating layer laminated on the first adhesive layer.

본 발명의 실시예에 따른 인쇄회로기판 제조방법은, 제1 절연층을 형성하는 단계, 상기 제1 절연층 상에 회로패턴을 형성하는 단계, 상기 회로패턴을 커버하는 DLC층을 형성하는 단계, 상기 DLC층 상에 제1 접착층을 적층하는 단계 및 상기 접착층에 제2 절연층을 적층하는 단계를 포함한다.A method of manufacturing a printed circuit board according to an embodiment of the present invention includes forming a first insulating layer, forming a circuit pattern on the first insulating layer, forming a DLC layer covering the circuit pattern, and laminating a first adhesive layer on the DLC layer and laminating a second insulating layer on the adhesive layer.

도 1은 본 발명의 제1 실시예에 따른 인쇄회로기판을 나타낸 도면.
도 2는 본 발명의 제2 실시예에 따른 인쇄회로기판을 나타낸 도면.
도 3 내지 도 8은 본 발명의 제1 실시예에 따른 인쇄회로기판 제조방법을 나타낸 도면.1 is a view showing a printed circuit board according to a first embodiment of the present invention.
2 is a view showing a printed circuit board according to a second embodiment of the present invention.
3 to 8 are diagrams illustrating a method of manufacturing a printed circuit board according to a first embodiment of the present invention.

본 발명에 따른 인쇄회로기판 및 그 제조방법의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.Embodiments of a printed circuit board and a manufacturing method thereof according to the present invention will be described in detail with reference to the accompanying drawings, and in the description with reference to the accompanying drawings, the same or corresponding components are given the same reference numerals and Redundant descriptions will be omitted.

또한, 이하 사용되는 제1, 제2 등과 같은 용어는 동일 또는 상응하는 구성 요소들을 구별하기 위한 식별 기호에 불과하며, 동일 또는 상응하는 구성 요소들이 제1, 제2 등의 용어에 의하여 한정되는 것은 아니다.In addition, terms such as first and second used below are only identification symbols for distinguishing the same or corresponding components, and the same or corresponding components are not limited by terms such as first and second. no.

또한, 결합이라 함은, 각 구성 요소 간의 접촉 관계에 있어, 각 구성 요소 간에 물리적으로 직접 접촉되는 경우만을 뜻하는 것이 아니라, 다른 구성이 각 구성 요소 사이에 개재되어, 그 다른 구성에 구성 요소가 각각 접촉되어 있는 경우까지 포괄하는 개념으로 사용하도록 한다.In addition, coupling does not mean only the case of direct physical contact between each component in the contact relationship between each component, but another configuration intervenes between each component so that the component is in the other configuration. It should be used as a concept that encompasses even the case of contact with each other.

인쇄회로기판printed circuit board

도 1은 본 발명의 제1 실시예에 따른 인쇄회로기판을 나타낸 도면이다. 도 1을 참조하면, 본 발명의 제1 실시예에 따른 인쇄회로기판(100)은 제1 절연층(110), 회로패턴(120), DLC(Diamond-like carbon)층(130), 제1 접착층(140) 및 제2 절연층(150)을 포함한다. 1 is a diagram showing a printed circuit board according to a first embodiment of the present invention. Referring to FIG. 1 , a printed circuit board 100 according to a first embodiment of the present invention includes a first insulating layer 110, a circuit pattern 120, a diamond-like carbon (DLC) layer 130, a first It includes an adhesive layer 140 and a second insulating layer 150 .

제1 절연층(110)은 후술할 회로패턴(120)을 전기적으로 절연시킨다. 제1 절연층(110)은 수지재일 수 있다. 제1 절연층(110)은 에폭시 수지와 같은 열경화성 수지, 폴리이미드(PI)와 같은 열가소성 수지를 포함할 수 있으며 프리프레그(PPG)나 빌드업 필름(build-up film)으로 형성될 수 있다.The first insulating layer 110 electrically insulates the circuit pattern 120 to be described later. The first insulating layer 110 may be a resin material. The first insulating layer 110 may include a thermosetting resin such as epoxy resin or a thermoplastic resin such as polyimide (PI), and may be formed of a prepreg (PPG) or a build-up film.

제1 절연층(110)은 상기와 같은 수지에 보강재가 포함될 것일 수 있다. 보강재는 예를 들어, 패브릭(fabric) 보강재, 무기 필러 등 일 수 있다. 패브릭(fabric) 보강재는 유리 섬유일 수 있으며, 유리 섬유가 에폭시 수지에 함침되어 프리프레그(PPG)로 형성될 수 있다.The first insulating layer 110 may include a reinforcing material in the resin as described above. The reinforcing material may be, for example, a fabric reinforcing material or an inorganic filler. The fabric reinforcing material may be glass fiber, and the glass fiber may be impregnated with an epoxy resin to form a prepreg (PPG).

회로패턴(120)은 제1 절연층(110) 상에 형성된다. 회로패턴(120)은 제1 절연층(110)의 일면뿐만 아니라 타면 또는 내부에도 형성될 수 있으며, 회로패턴(120)은 구리 등의 금속으로 형성될 수 있다.The circuit pattern 120 is formed on the first insulating layer 110 . The circuit pattern 120 may be formed not only on one side of the first insulating layer 110 but also on the other side or inside, and the circuit pattern 120 may be formed of a metal such as copper.

DLC(Diamond-like carbon)층(130)은 회로패턴(120)을 절연시키기 위해 회로패턴(120)을 커버(cover)한다. DLC는 다이아몬드상 카본으로서 낮은 비유전율과 높은 열전도 특성을 가진다. DLC는 낮은 비유전율 특성을 가지므로 얇은 박막의 형태로도 높은 절연성을 확보할 수 있다. 이에 따라, DLC층(130)은 미세한 회로패턴(120)을 커버하게 형성되어서 신뢰성이 높은 절연막의 역할을 할 수 있다. DLC는 절연수지 등에 비하여 매우 높은 열전도도 특성을 가진다. 이에 따라, DLC층(130)을 따라 기판의 횡방향으로 열이 빠르게 발산될 수 있다. DLC층(130)은 ta-C(tetrahedral amorphous carbon)을 포함할 수 있다. ta-C는 600(W/mk)이르는 높은 열전도 특성을 가지므로 ta-C를 이용하여 방열 특성이 뛰어난 절연막을 회로패턴(120) 상에 형성할 수 있다. 그러나, DLC층(130)이 ta-C로 이루어진 것으로 제한되는 것은 아니며, 다양한 다이아몬드상 카본이 DLC층(130) 형성에 이용될 수 있다.A diamond-like carbon (DLC) layer 130 covers the circuit pattern 120 to insulate the circuit pattern 120 . DLC is diamond-like carbon and has a low dielectric constant and high thermal conductivity. Since DLC has a low relative permittivity characteristic, it is possible to secure high insulation even in the form of a thin film. Accordingly, the DLC layer 130 is formed to cover the fine circuit pattern 120 and can serve as a highly reliable insulating film. DLC has a very high thermal conductivity compared to insulating resins and the like. Accordingly, heat may be quickly dissipated along the DLC layer 130 in the transverse direction of the substrate. The DLC layer 130 may include tetrahedral amorphous carbon (ta-C). Since ta-C has high thermal conductivity of up to 600 (W/mk), an insulating film having excellent heat dissipation characteristics can be formed on the circuit pattern 120 by using ta-C. However, the DLC layer 130 is not limited to being made of ta-C, and various diamond-like carbons may be used to form the DLC layer 130 .

DLC층(130)은 회로패턴(120)을 코팅하는 박막의 형태로 형성될 수 있다. DLC로 이루어진 코팅층은 높은 증착력을 가지므로, 회로패턴(120)의 접착력 향상을 위해 수행하는 회로패턴(120)의 조도를 높이는 공정을 생략할 수 있다. 이에 따라, 미세한 회로패턴(120)에 조도 높임으로써 발생하는 표피효과(skin effect)에 의한 저항증가 및 언더컷(undercut) 등의 문제를 방지할 수 있다. The DLC layer 130 may be formed in the form of a thin film coating the circuit pattern 120 . Since the coating layer made of DLC has high deposition strength, a process of increasing the roughness of the circuit pattern 120 to improve the adhesion of the circuit pattern 120 can be omitted. Accordingly, it is possible to prevent problems such as resistance increase and undercut caused by a skin effect caused by increasing the illuminance of the fine circuit pattern 120 .

DLC층(130)은 회로패턴(120)만을 커버하도록 선택적으로 형성되거나, 회로패턴(120) 및 제1 절연층(110)을 모두 커버할 수도 있다. 본 실시예에서는 DLC층(130)이 회로패턴(120) 및 제1 절연층(110)을 모두 커버하도록 형성된다. The DLC layer 130 may be selectively formed to cover only the circuit pattern 120 or may cover both the circuit pattern 120 and the first insulating layer 110 . In this embodiment, the DLC layer 130 is formed to cover both the circuit pattern 120 and the first insulating layer 110 .

제1 접착층(140)은 DLC층(130) 상에 적층되어 후술할 제2 절연층(150)과의 접착력을 향상시킨다. 제1 접착층(140)은 다양한 형태의 수지재일 수 있으며, 후술할 제2 절연층(150)보다 높은 접착 특성을 가진다. The first adhesive layer 140 is stacked on the DLC layer 130 to improve adhesion with the second insulating layer 150 to be described later. The first adhesive layer 140 may be of various types of resin materials, and has higher adhesive properties than the second insulating layer 150 to be described later.

제2 절연층(150)은 접착층 상에 적층되어 DLC층(130)과 더불어 회로패턴(120)을 전기적으로 절연시킨다. 제2 절연층(150)은 상술한 제1 절연층(110)과 같이 다양한 재료로 이루어진 다양한 형태의 수지재일 수 있다. The second insulating layer 150 is laminated on the adhesive layer to electrically insulate the circuit pattern 120 together with the DLC layer 130 . Like the above-described first insulating layer 110, the second insulating layer 150 may be made of various types of resin materials made of various materials.

제1 접착층(140) 및 제2 절연층(150)은 무기필러를 포함할 수 있다. 무기필러를 포함하는 절연층은 높은 방열특성과 낮은 열팽창계수를 가질 수 있다.The first adhesive layer 140 and the second insulating layer 150 may include an inorganic filler. The insulating layer including the inorganic filler may have high heat dissipation characteristics and a low coefficient of thermal expansion.

무기필러는 실리카(SiO2), 알루미나(Al2O3), 탄화규소(SiC), 황산바륨(BaSO4), 탈크, 진흙, 운모가루, 수산화알루미늄(AlOH3), 수산화마그네슘(Mg(OH)2), 탄산칼슘(CaCO3), 탄산마그네슘(MgCO3), 산화마그네슘(MgO), 질화붕소(BN), 붕산알루미늄(AlBO3), 티탄산바륨(BaTiO3) 및 지르콘산칼슘(CaZrO3)으로 구성된 군에서 선택된 적어도 하나 이상을 사용할 수 있다.Inorganic fillers are silica (SiO 2 ), alumina (Al 2 O 3 ), silicon carbide (SiC), barium sulfate (BaSO 4 ), talc, mud, mica powder, aluminum hydroxide (AlOH 3 ), magnesium hydroxide (Mg(OH) ) 2 ), calcium carbonate (CaCO 3 ), magnesium carbonate (MgCO 3 ), magnesium oxide (MgO), boron nitride (BN), aluminum borate (AlBO 3 ), barium titanate (BaTiO 3 ) and calcium zirconate (CaZrO 3 ) At least one selected from the group consisting of may be used.

여기서, 제1 접착층(140)은 제2 절연층(150)보다 무기필러의 함량이 낮게 형성될 수 있다. 낮은 무기필러 함량을 가지는 제1 접착층(140)은 제2 절연층(150)보다 높은 접착성을 가질 수 있으므로, DLC층(130) 상에 제2 절연층(150)을 견고하게 부착시킬 수 있다.Here, the content of the inorganic filler in the first adhesive layer 140 may be lower than that of the second insulating layer 150 . Since the first adhesive layer 140 having a low inorganic filler content may have higher adhesiveness than the second insulating layer 150, the second insulating layer 150 may be firmly attached to the DLC layer 130. .

제1 접착층(140)은 DLC층(130)만을 커버하도록 선택적으로 형성되거나, DLC층(130) 및 나머지 영역을 모두 커버하도록 형성될 수도 있다. 본 실시예에서는 제1 접착층(140)이 DLC층(130) 및 다른 영역도 커버하도록 형성된다.The first adhesive layer 140 may be selectively formed to cover only the DLC layer 130 or may be formed to cover both the DLC layer 130 and the remaining area. In this embodiment, the first adhesive layer 140 is formed to cover the DLC layer 130 and other areas as well.

도 2는 본 발명의 제2 실시예에 따른 인쇄회로기판을 나타낸 도면이다. 도 2를 참조하면, 본 발명의 제2 실시예에 따른 인쇄회로기판(200)은 제1 절연층(110), 회로패턴(120), DLC층(130), 제1 접착층(140) 및 제2 절연층(150)을 포함한다. DLC층(130)은 회로패턴(120) 및 제1 절연층(110)도 커버하도록 형성되고, 제1 절연층(110)과 DLC층(130) 사이에는 제2 접착층(145)이 개재된다.2 is a view showing a printed circuit board according to a second embodiment of the present invention. Referring to FIG. 2, the printed circuit board 200 according to the second embodiment of the present invention includes a first insulating layer 110, a circuit pattern 120, a DLC layer 130, a first adhesive layer 140, and a first adhesive layer 140. 2 insulating layer 150 is included. The DLC layer 130 is formed to cover the circuit pattern 120 and the first insulating layer 110 as well, and the second adhesive layer 145 is interposed between the first insulating layer 110 and the DLC layer 130 .

제2 접착층(145)은 DLC층(130)과 제1 절연층(110) 사이에 개재되어, DLC층(130)과 제1 절연층(110) 사이에 접착력을 향상시킨다. 또한 DLC층(130)과 회로패턴(120)의 접착력도 높일 수 있다. 제2 접착층(145)은 다양한 형태의 수지재일 수 있으며, 제1 절연층(110)보다 높은 접착 특성을 가진다.The second adhesive layer 145 is interposed between the DLC layer 130 and the first insulating layer 110 to improve adhesion between the DLC layer 130 and the first insulating layer 110 . Also, the adhesion between the DLC layer 130 and the circuit pattern 120 may be increased. The second adhesive layer 145 may be made of various types of resin materials and has higher adhesive properties than the first insulating layer 110 .

인쇄회로기판 제조방법Printed circuit board manufacturing method

도 3 내지 도 8은 본 발명의 제1 실시예에 따른 인쇄회로기판 제조방법을 나타낸 도면이다. 3 to 8 are diagrams illustrating a method of manufacturing a printed circuit board according to a first embodiment of the present invention.

도 3을 참조하면, 절연수지로 이루어진 제1 절연층(110)이 준비된다. 제1 절연층(110)은 상술한 바와 같이, 프리프레그(PPG)나 빌드업 필름(build-up film)로 형성될 수 있다.Referring to FIG. 3 , a first insulating layer 110 made of an insulating resin is prepared. As described above, the first insulating layer 110 may be formed of prepreg (PPG) or a build-up film.

도 4를 참조하면, 제1 절연층(110) 상에 회로패턴(120)이 형성된다. 회로패턴(120)은 제1 절연층(110)의 일면뿐만 아니라 타면 또는 내부에도 형성될 수 있으며, 회로패턴(120)은 구리 등의 금속으로 형성될 수 있다. 회로패턴(120)은 애디티브(Additive), 서브트랙티브(Subtractive), 세미 애디티브(Semi-Additive) 등의 방법으로 형성될 수 있으나, 이러한 방법으로 제한되는 것은 아니다. Referring to FIG. 4 , a circuit pattern 120 is formed on the first insulating layer 110 . The circuit pattern 120 may be formed not only on one side of the first insulating layer 110 but also on the other side or inside, and the circuit pattern 120 may be formed of a metal such as copper. The circuit pattern 120 may be formed using an additive method, a subtractive method, a semi-additive method, or the like, but is not limited thereto.

도 5를 참조하면, 제1 절연층(110) 상에 형성된 DLC층(130)을 커버하는 DLC층(130)을 형성한다. DLC층(130)은 회로패턴(120)만을 커버하도록 선택적으로 형성되거나, 회로패턴(120) 및 제1 절연층(110)을 모두 커버하도록 형성될 수도 있다. 본 실시예에서는 DLC층(130)이 회로패턴(120) 및 제1 절연층(110)을 모두 커버하도록 형성된다.Referring to FIG. 5 , a DLC layer 130 covering the DLC layer 130 formed on the first insulating layer 110 is formed. The DLC layer 130 may be selectively formed to cover only the circuit pattern 120 or may be formed to cover both the circuit pattern 120 and the first insulating layer 110 . In this embodiment, the DLC layer 130 is formed to cover both the circuit pattern 120 and the first insulating layer 110 .

DLC층(130)은 CVD(chemical vapor deposition)공정 또는 스퍼터링(Sputtering)공정으로 DLC를 회로패턴(120) 상에 증착하여 형성할 수 있다. CVD공정 또는 스퍼터링에 의해 증착된 DLC층(130)은 매우 얇은 박막 형태를 가질 수 있다.The DLC layer 130 may be formed by depositing DLC on the circuit pattern 120 through a chemical vapor deposition (CVD) process or a sputtering process. The DLC layer 130 deposited by a CVD process or sputtering may have a very thin film shape.

CVD는 주로 IC(집적회로) 등의 제조공정에서 기판 위에 박막(薄膜)을 만드는 공업적 수법이다. 제작과정에서 화학반응을 이용하므로 화학기상성장법이라고 불린다. 화학물질을 포함하는 가스에 열이나 빛으로 에너지를 가하거나, 고주파로 플라스마화시킨다. 원료물질은 라디칼화되어 반응성이 크게 높아지게 되므로 기판 위에 흡착되어 퇴적된다. 스퍼터링(Sputtering)이란 타켓에 아르곤 (Ar) 등의 불활성 원소를 충돌시켜서 분자를 쫓아낸 후 표면에 막을 부착하는 기술이다. 그러나 DLC층(130) 형성방법이 CVD공정 또는 스퍼터링에 한정되는 것은 아니며, 다양한 공정 등에 의해 DLC층(130)은 회로패턴(120) 상에 코팅층의 형태로 형성될 수 있다. CVD is an industrial method for forming a thin film on a substrate mainly in the manufacturing process of IC (Integrated Circuit) and the like. Since chemical reactions are used in the manufacturing process, it is called chemical vapor deposition. Energy is applied with heat or light to a gas containing chemical substances, or plasma is generated with high frequency. Since the raw material is radicalized and the reactivity is greatly increased, it is adsorbed and deposited on the substrate. Sputtering is a technique in which an inert element such as argon (Ar) collides with a target to drive out molecules and attach a film to the surface. However, the method of forming the DLC layer 130 is not limited to a CVD process or sputtering, and the DLC layer 130 may be formed in the form of a coating layer on the circuit pattern 120 by various processes.

DLC층(130)은 ta-C(tetrahedral amorphous carbon)를 적층하여 형성할 수 있다. ta-C는 600(W/mk)이르는 높은 열전도 특성을 가지므로 ta-C를 이용하여 방열 특성이 뛰어난 절연막을 회로패턴(120) 상에 형성할 수 있다. 그러나, DLC층(130)이 ta-C로 이루어진 것으로 제한되는 것은 아니며, 다양한 다이아몬드상 카본이 DLC층(130) 형성에 이용될 수 있다.The DLC layer 130 may be formed by stacking tetrahedral amorphous carbon (ta-C). Since ta-C has high thermal conductivity of up to 600 (W/mk), an insulating film having excellent heat dissipation characteristics can be formed on the circuit pattern 120 by using ta-C. However, the DLC layer 130 is not limited to being made of ta-C, and various diamond-like carbons may be used to form the DLC layer 130 .

도 6을 참조하면, DLC층(130) 상에 제1 접착층(140)을 형성하여, 후에 적층될 제2 절연층(150)과의 접착력을 향상시킨다. 제1 접착층(140)은 다양한 형태의 수지재일 수 있으며, 제2 절연층(150)보다 높은 접착 특성을 가진다. 제1 접착층(140)은 DLC층(130)만을 커버하도록 선택적으로 DLC층(130) 상에 적층되거나, DLC층(130) 및 나머지 영역을 모두 커버하도록 형성될 수도 있다. 본 실시예에서는 제1 접착층(140)이 DLC층(130) 및 다른 영역도 커버하도록 형성된다.Referring to FIG. 6 , a first adhesive layer 140 is formed on the DLC layer 130 to improve adhesion with the second insulating layer 150 to be laminated later. The first adhesive layer 140 may be made of various types of resin materials, and has higher adhesive properties than the second insulating layer 150 . The first adhesive layer 140 may be selectively laminated on the DLC layer 130 to cover only the DLC layer 130 or may be formed to cover both the DLC layer 130 and the remaining area. In this embodiment, the first adhesive layer 140 is formed to cover the DLC layer 130 and other areas as well.

도 7을 참고하면, 제1 접착층(140)에 절연수지로 이루어진 제2 절연층(150)을 적층한다. Referring to FIG. 7 , a second insulating layer 150 made of an insulating resin is laminated on the first adhesive layer 140 .

제1 접착층(140) 및 제2 절연층(150)은 무기필러를 포함할 수 있으며, 제1 접착층(140)은 제2 절연층(150)보다 무기필러의 함량이 낮게 형성될 수 있다. 낮은 무기필러 함량을 가지는 제1 접착층(140)은 제2 절연층(150)보다 높은 접착성을 가질 수 있으므로, DLC층(130) 상에 제2 절연층(150)을 견고하게 부착시킬 수 있다.The first adhesive layer 140 and the second insulating layer 150 may include an inorganic filler, and the first adhesive layer 140 may have a lower inorganic filler content than the second insulating layer 150 . Since the first adhesive layer 140 having a low inorganic filler content may have higher adhesiveness than the second insulating layer 150, the second insulating layer 150 may be firmly attached to the DLC layer 130. .

한편, 본 실시예의 도면에는 도시되지 않았으나, DLC층(130)을 형성하는 단계 이전에, 제1 절연층(110) 상에 제2 접착층(145)을 적층할 수 있다. 제2 접착층(145)은 DLC층(130)을 제1 절연층(110)에 부착시키는 역할을 할 수 있다.Meanwhile, although not shown in the drawing of the present embodiment, the second adhesive layer 145 may be stacked on the first insulating layer 110 before forming the DLC layer 130 . The second adhesive layer 145 may serve to attach the DLC layer 130 to the first insulating layer 110 .

도 8을 참조하면, 레이저 드릴링(laser drilling)을 통하여 제2 절연층(150), 접착층 및 DLC층(130)을 관통하는 관통홀(160)을 형성할 수 있다. 회로패턴(120)은 레이저가 관통하지 못하므로 스토퍼(stopper) 역할을 할 수 있다. 관통홀(160)을 통하여 노출된 회로패턴(120)은 솔더볼 또는 와이어가 결합되는 패드가 될 수 있다. 관통홀(160)에는 도전성 물질이 충진되어 비아가 형성될 수도 있다.Referring to FIG. 8 , a through hole 160 penetrating the second insulating layer 150 , the adhesive layer, and the DLC layer 130 may be formed through laser drilling. Since the circuit pattern 120 does not penetrate the laser, it may serve as a stopper. The circuit pattern 120 exposed through the through hole 160 may be a pad to which a solder ball or wire is coupled. A conductive material may be filled in the through hole 160 to form a via.

이상, 본 발명의 일 실시예에 대하여 설명하였으나, 해당 기술 분야에서 통상의 지식을 가진 자라면 특허청구범위에 기재된 본 발명의 사상으로부터 벗어나지 않는 범위 내에서, 구성 요소의 부가, 변경, 삭제 또는 추가 등에 의해 본 발명을 다양하게 수정 및 변경시킬 수 있을 것이며, 이 또한 본 발명의 권리범위 내에 포함된다고 할 것이다.Although one embodiment of the present invention has been described above, those skilled in the art can add, change, delete, or add components within the scope not departing from the spirit of the present invention described in the claims. The present invention can be variously modified and changed by the like, and this will also be said to be included within the scope of the present invention.

110: 제1 절연층
120: 회로패턴
130: DLC층
140: 제1 접착층
145: 제2 접착층
150: 제2 절연층110: first insulating layer
120: circuit pattern
130: DLC layer
140: first adhesive layer
145: second adhesive layer
150: second insulating layer

Claims (13)

제1 절연층;
상기 제1 절연층 상에 형성된 회로패턴;
상기 회로패턴을 커버하는 DLC(Diamond-like carbon)층;
상기 DLC층 상에 적층된 제1 접착층; 및
상기 제1 접착층 상에 적층된 제2 절연층을 포함하며,
상기 제1 접착층은 상기 DLC층 및 상기 제2 절연층 사이에 개재되며,
상기 제1 접착층 및 상기 제2 절연층은 무기필러를 포함하고,
상기 제1 접착층은 상기 제2 절연층보다 무기필러의 함량이 낮은 인쇄회로기판.
a first insulating layer;
a circuit pattern formed on the first insulating layer;
a diamond-like carbon (DLC) layer covering the circuit pattern;
a first adhesive layer laminated on the DLC layer; and
And a second insulating layer laminated on the first adhesive layer,
The first adhesive layer is interposed between the DLC layer and the second insulating layer,
The first adhesive layer and the second insulating layer include an inorganic filler,
The first adhesive layer has a lower content of inorganic filler than the second insulating layer printed circuit board.
 제1항에 있어서,
상기 DLC층은 상기 회로패턴 및 상기 제1 절연층을 커버하는 인쇄회로기판.
According to claim 1,
The DLC layer covers the circuit pattern and the first insulating layer printed circuit board.
 제2항에 있어서,
상기 제1 절연층과 상기 DLC층 사이 및 상기 회로패턴과 상기 DLC층 사이에 개재된 제2 접착층을 더 포함하는 인쇄회로기판.
According to claim 2,
The printed circuit board further comprises a second adhesive layer interposed between the first insulating layer and the DLC layer and between the circuit pattern and the DLC layer.
 삭제delete 제1항에 있어서,
상기 DLC층은 ta-C(tetrahedral amorphous carbon)을 포함하는 인쇄회로기판.
According to claim 1,
The DLC layer is a printed circuit board containing ta-C (tetrahedral amorphous carbon).
 제1항에 있어서,
상기 DLC층은 상기 회로패턴을 코팅하는 박막 형태인 인쇄회로기판.
According to claim 1,
The DLC layer is a printed circuit board in the form of a thin film coating the circuit pattern.
 제1 절연층을 형성하는 단계;
상기 제1 절연층 상에 회로패턴을 형성하는 단계;
상기 회로패턴을 커버하는 DLC(Diamond-like carbon)층을 형성하는 단계;
상기 DLC층 상에 제1 접착층을 적층하는 단계; 및
상기 접착층에 제2 절연층을 적층하는 단계를 포함하며,
상기 제1 접착층은 상기 DLC층 및 상기 제2 절연층 사이에 개재되며,
상기 제1 접착층 및 상기 제2 절연층은 무기필러를 포함하고,
상기 제1 접착층을 적층하는 단계는,
상기 제2 절연층보다 무기필러의 함량이 낮은 절연수지를 적층하는 인쇄회로기판 제조방법.
forming a first insulating layer;
forming a circuit pattern on the first insulating layer;
forming a diamond-like carbon (DLC) layer covering the circuit pattern;
laminating a first adhesive layer on the DLC layer; and
Laminating a second insulating layer on the adhesive layer,
The first adhesive layer is interposed between the DLC layer and the second insulating layer,
The first adhesive layer and the second insulating layer include an inorganic filler,
Laminating the first adhesive layer,
A method for manufacturing a printed circuit board in which an insulating resin having a lower inorganic filler content than the second insulating layer is laminated.
 제7항에 있어서,
상기 DLC층을 형성하는 단계는,
상기 제1 절연층 및 상기 회로패턴을 커버하도록 상기 DLC층을 형성하는 인쇄회로기판 제조방법.
According to claim 7,
Forming the DLC layer,
A method of manufacturing a printed circuit board comprising forming the DLC layer to cover the first insulating layer and the circuit pattern.
 제8항에 있어서,
상기 DLC층을 형성하는 단계 이전에,
상기 제1 절연층 및 상기 회로패턴 상에 적층되는 제2 접착층을 형성하는 단계를 더 포함하는 인쇄회로기판 제조방법.
According to claim 8,
Before forming the DLC layer,
The method of manufacturing a printed circuit board further comprising forming a second adhesive layer laminated on the first insulating layer and the circuit pattern.
 제7항에 있어서,
상기 DLC층을 형성하는 단계는,
상기 CVD(chemical vapor deposition)공정 또는 스퍼터링(Sputtering)공정으로 상기 DLC층을 형성하는 인쇄회로기판 제조방법.
According to claim 7,
Forming the DLC layer,
The printed circuit board manufacturing method of forming the DLC layer by the CVD (chemical vapor deposition) process or the sputtering process.
 삭제delete 제7항에 있어서,
상기 DLC층을 형성하는 단계는,
ta-C(tetrahedral amorphous carbon)을 포함하는 DLC를 적층하는 인쇄회로기판 제조방법.
According to claim 7,
Forming the DLC layer,
A method for manufacturing a printed circuit board in which DLC containing tetrahedral amorphous carbon (ta-C) is laminated.
 제7항에 있어서,
상기 제2 절연층, 상기 제1 접착층 및 상기 DLC층을 레이저 드릴링(laser drilling)하여 상기 회로패턴의 일부를 노출시키는 단계를 더 포함하는 인쇄회로기판 제조방법.

According to claim 7,
Exposing a part of the circuit pattern by laser drilling the second insulating layer, the first adhesive layer, and the DLC layer.
KR1020150149492A 2015-10-27 2015-10-27 Printed circuit board and method for manufacturing the same KR102494337B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150149492A KR102494337B1 (en) 2015-10-27 2015-10-27 Printed circuit board and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150149492A KR102494337B1 (en) 2015-10-27 2015-10-27 Printed circuit board and method for manufacturing the same

Publications (2)

Publication Number Publication Date
KR20170048865A KR20170048865A (en) 2017-05-10
KR102494337B1 true KR102494337B1 (en) 2023-02-01

Family

ID=58743775

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150149492A KR102494337B1 (en) 2015-10-27 2015-10-27 Printed circuit board and method for manufacturing the same

Country Status (1)

Country Link
KR (1) KR102494337B1 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6316734B1 (en) 2000-03-07 2001-11-13 3M Innovative Properties Company Flexible circuits with static discharge protection and process for manufacture
JP2010007127A (en) * 2008-06-26 2010-01-14 Hitachi Chem Co Ltd Electroconductive base material for plating, method for manufacturing the same, and method for manufacturing conductor layer pattern using the base material or base material with the conductor layer pattern
JP2010050166A (en) * 2008-08-19 2010-03-04 Shin Etsu Polymer Co Ltd Printed circuit board
JP2013080804A (en) * 2011-10-03 2013-05-02 Sumitomo Bakelite Co Ltd Manufacturing method of reinforcing member
US20150090477A1 (en) 2013-09-27 2015-04-02 Innolux Corporation Multilayer structure, fingerprint identification device and manufacturing method thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6316734B1 (en) 2000-03-07 2001-11-13 3M Innovative Properties Company Flexible circuits with static discharge protection and process for manufacture
JP2010007127A (en) * 2008-06-26 2010-01-14 Hitachi Chem Co Ltd Electroconductive base material for plating, method for manufacturing the same, and method for manufacturing conductor layer pattern using the base material or base material with the conductor layer pattern
JP2010050166A (en) * 2008-08-19 2010-03-04 Shin Etsu Polymer Co Ltd Printed circuit board
JP2013080804A (en) * 2011-10-03 2013-05-02 Sumitomo Bakelite Co Ltd Manufacturing method of reinforcing member
US20150090477A1 (en) 2013-09-27 2015-04-02 Innolux Corporation Multilayer structure, fingerprint identification device and manufacturing method thereof

Also Published As

Publication number Publication date
KR20170048865A (en) 2017-05-10

Similar Documents

Publication Publication Date Title
EP3520579B1 (en) Method of manufacturing a highly thermally conductive dielectric structure for heat spreading in a component carrier
US10964472B2 (en) Coil component
JP2019009297A (en) Wiring board and manufacturing method thereof
US10939563B2 (en) Flame retardant structure for component carrier
US6703564B2 (en) Printing wiring board
KR102216506B1 (en) Heat radiation member and printed circuit board having the same
KR20150047879A (en) Printed curcuit board and manufacturing method of the same
JP4878862B2 (en) Circuit equipment
JP2017073531A (en) Printed circuit board and manufacturing method thereof
KR102494337B1 (en) Printed circuit board and method for manufacturing the same
KR102512228B1 (en) Insulating material and printed circuit board having the same
KR20200009783A (en) Coil component
JP2004111945A (en) Wiring board and manufacturing method of the same
JP2020092138A (en) High frequency circuit printed wiring board and manufacturing method thereof
KR20150057066A (en) Printed circuit board
JP4511245B2 (en) Circuit equipment
JP2010258320A (en) Wiring board and method of manufacturing the same
JP2007201197A (en) Rugged multilayer circuit module and its manufacturing method
JP4126753B2 (en) Multilayer board
KR20230086485A (en) Glass cloth, and prepreg, metal laminates and printed circuit board including the same
KR20230082226A (en) Glass yarn, and glass cloth, prepreg, metal laminates and printed circuit board including the same
KR20150014731A (en) Printed circuit board and method for manufacturing the same
JPH04252091A (en) Metal board with insulting layer and manufacture thereof
CN105828514A (en) Wiring board
KR20170037337A (en) Printed circuit board and method for manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)