KR102484350B1 - Communication method of processors - Google Patents

Communication method of processors Download PDF

Info

Publication number
KR102484350B1
KR102484350B1 KR1020150180214A KR20150180214A KR102484350B1 KR 102484350 B1 KR102484350 B1 KR 102484350B1 KR 1020150180214 A KR1020150180214 A KR 1020150180214A KR 20150180214 A KR20150180214 A KR 20150180214A KR 102484350 B1 KR102484350 B1 KR 102484350B1
Authority
KR
South Korea
Prior art keywords
processor
data
communication
mode
slave
Prior art date
Application number
KR1020150180214A
Other languages
Korean (ko)
Other versions
KR20170071952A (en
Inventor
김지민
Original Assignee
한화테크윈 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한화테크윈 주식회사 filed Critical 한화테크윈 주식회사
Priority to KR1020150180214A priority Critical patent/KR102484350B1/en
Publication of KR20170071952A publication Critical patent/KR20170071952A/en
Application granted granted Critical
Publication of KR102484350B1 publication Critical patent/KR102484350B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
    • G06F15/17306—Intercommunication techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Mathematical Physics (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

본 실시예의 통신 방법은, 제1 프로세서와 제2 프로세서가 서로 통신하는 방법에 있어서, 단계들 (a) 및 (b)를 포함한다. 단계 (a)에서, 제1 프로세서 및 제2 프로세서 중에서 상대 프로세서에게 전송될 데이터를 가지고 있는 프로세서는, 제1 프로세서와 제2 프로세서의 통신 채널이 현재 사용되고 있는지의 여부를 판단한다. 단계 (b)에서, 상기 전송될 데이터를 가지고 있는 프로세서는, 통신 채널이 현재 사용되고 있지 않다고 판단되면, 통신 모드를 마스터(master) 모드로 설정한 후, 데이터를 상대 프로세서에게 전송한다.The communication method of this embodiment includes steps (a) and (b) in a method in which the first processor and the second processor communicate with each other. In step (a), a processor having data to be transmitted to the counterpart processor among the first processor and the second processor determines whether a communication channel between the first processor and the second processor is currently being used. In step (b), if the processor having the data to be transmitted determines that the communication channel is not currently being used, sets the communication mode to a master mode and transmits the data to the counterpart processor.

Description

프로세서들의 통신 방법{Communication method of processors}Communication method of processors

본 발명은, 프로세서들의 통신 방법에 관한 것으로서, 보다 상세하게는, 제1 프로세서와 제2 프로세서가 서로 통신하는 방법에 관한 것이다.The present invention relates to a communication method between processors, and more particularly, to a method for a first processor and a second processor to communicate with each other.

응용 장치들 중에서 복수의 프로세서들이 구비된 응용 장치들이 있다.Among the application devices, there are application devices equipped with a plurality of processors.

예를 들어, 와이파이(WiFi) 모듈이 구비된 응용 장치의 경우, 응용 장치의 주 제어부로서의 MCU(Micro Controller Unit)가 있고, 와이파이(WiFi) 모듈 내에 네트워크 프로세서(201)가 있다.For example, in the case of an application device equipped with a WiFi module, there is a Micro Controller Unit (MCU) as a main control unit of the application device, and a network processor 201 is included in the WiFi module.

이와 같은 복수의 프로세서들은 I2C(Inter-Integrated Circuit) 또는 SPI(Serial Peripheral Interface)와 같은 직렬 통신 인터페이스를 사용한다. 이와 같은 직렬 통신 인터페이스가 채용된 경우, 마스터-슬레이브(Master-Slave)의 통신 방식이 적용된다.Such a plurality of processors use a serial communication interface such as I 2 C (Inter-Integrated Circuit) or SPI (Serial Peripheral Interface). When such a serial communication interface is employed, a master-slave communication method is applied.

마스터-슬레이브(Master-Slave)의 통신 방식에 있어서, 제1 프로세서가 마스터로 설정되고, 제2 프로세서가 슬레이브로 설정되어 있는 경우, 제1 프로세서는 아무 때나 데이터를 제2 프로세서에게 전송할 수 있다. 하지만, 제2 프로세서는 제1 프로세서로부터의 주기적 질의 신호가 수신될 때에만 데이터를 제1 프로세서에게 전송할 수 있다.In the master-slave communication method, when a first processor is set as a master and a second processor is set as a slave, the first processor can transmit data to the second processor at any time. However, the second processor may transmit data to the first processor only when the periodic query signal from the first processor is received.

이와 같은 마스터-슬레이브(Master-Slave)의 통신 방식은 다음과 같은 문제점들을 가진다.Such a master-slave communication method has the following problems.

첫째, 슬레이브 프로세서로부터 마스터 프로세서에게 전송될 데이터가 있음에도 불구하고, 슬레이브 프로세서는 주기적 질의 신호가 수신될 때까지 대기하여야 한다. 따라서 통신 속도가 낮아진다.First, although there is data to be transmitted from the slave processor to the master processor, the slave processor must wait until a periodic query signal is received. Therefore, the communication speed is lowered.

둘째, 슬레이브 프로세서로부터 마스터 프로세서에게 전송될 데이터가 없음에도 불구하고, 마스터 프로세서는 주기적으로 질의 신호를 슬레이브 프로세서에게 전송하여야 한다. 따라서 소비 전력이 높아진다.Second, although there is no data to be transmitted from the slave processor to the master processor, the master processor must periodically transmit an inquiry signal to the slave processor. Therefore, power consumption increases.

이와 같은 문제점을 개선하기 위하여 별도의 GPIO(General Purpose Input/Output) 단자들이 추가된다.In order to improve this problem, additional general purpose input/output (GPIO) terminals are added.

도 1은 프로세서들(11, 101)을 구비한 종래의 응용 장치를 보여준다.1 shows a conventional application device having processors 11 and 101 .

도 1에서 참조 부호 102는 마스터 단자를, 103은 GPIO 입력 단자를, 105는 안테나를, 112는 슬레이브 단자를, 그리고 113은 GPIO 출력 단자를 각각 가리킨다.In FIG. 1, reference numeral 102 denotes a master terminal, 103 a GPIO input terminal, 105 an antenna, 112 a slave terminal, and 113 a GPIO output terminal, respectively.

도 1을 참조하면, 와이파이(WiFi) 모듈(10)이 구비된 응용 장치에 있어서, 응용 장치의 주 제어부로서의 MCU(Micro Controller Unit, 11)가 있고, 와이파이(WiFi) 모듈(10) 내에 네트워크 프로세서(101)가 있다.Referring to FIG. 1, in an application device equipped with a WiFi module 10, there is a Micro Controller Unit (MCU) 11 as a main control unit of the application device, and a network processor in the WiFi module 10 There is (101).

이와 같은 복수의 프로세서들(10, 201)은 I2C(Inter-Integrated Circuit) 또는 SPI(Serial Peripheral Interface)와 같은 직렬 통신 인터페이스를 사용한다. 이와 같은 직렬 통신 인터페이스가 채용된 경우, 마스터-슬레이브(Master-Slave)의 통신 방식이 적용된다.Such a plurality of processors 10 and 201 use a serial communication interface such as I 2 C (Inter-Integrated Circuit) or SPI (Serial Peripheral Interface). When such a serial communication interface is employed, a master-slave communication method is applied.

예를 들어, 네트워크 프로세서(101)는 마스터 프로세서로 설정되어 있고, MCU(11)는 슬레이브 프로세서로 설정되어 있다. 슬레이브 프로세서로서의 MCU(11)로부터 마스터 프로세서로서의 네트워크 프로세서(101)에게 전송될 데이터가 있는 경우, MCU(11)는, GPIO 출력 단자(113)를 통하여 RTS(Request To Send) 신호를 네트워크 프로세서(101)에게 전송한 후, 슬레이브 단자(112)를 통하여 데이터를 전송할 수 있다.For example, the network processor 101 is set as a master processor, and the MCU 11 is set as a slave processor. When there is data to be transmitted from the MCU 11 as a slave processor to the network processor 101 as a master processor, the MCU 11 transmits a Request To Send (RTS) signal to the network processor 101 through the GPIO output terminal 113. ), data can be transmitted through the slave terminal 112.

하지만, 도 1의 통신 방법에 의하면, 별도의 GPIO 단자들 및 그 구동 알고리즘이 추가적으로 필요하다는 문제점이 있다. 예를 들어, n 개의 슬레이브 프로세서들과 1 개의 마스터 프로세서가 통신하는 응용 장치인 경우, 마스터 프로세서에는 n 개의 GPIO 입력 단자들이 구비되어야 한다.However, according to the communication method of FIG. 1, there is a problem that separate GPIO terminals and their driving algorithm are additionally required. For example, in the case of an application device in which n slave processors and one master processor communicate, the master processor must be provided with n GPIO input terminals.

상기 배경 기술의 문제점은, 발명자가 본 발명의 도출을 위해 보유하고 있었거나, 본 발명의 도출 과정에서 습득한 내용으로서, 반드시 본 발명의 출원 전에 일반 공중에게 공지된 내용이라 할 수는 없다.The problem of the background art is that the inventor possessed for derivation of the present invention, or was acquired in the process of deriving the present invention, and cannot necessarily be known to the general public prior to filing the present invention.

대한민국 등록특허 공보 제0488981호 (발명의 명칭 : GPIO 포트를 이용한 IC 회로 구조, 출원인 : 주식회사 대우일렉트로닉스)Republic of Korea Patent Publication No. 0488981 (Title of invention: IC circuit structure using GPIO port, Applicant: Daewoo Electronics Co., Ltd.)

본 발명의 실시예는, 프로세서들의 통신 방법에 있어서, GPIO를 사용하지 않음에도 불구하고 통신 속도를 향상시킬 수 있고, 소비 전력을 줄일 수 있는 통신 방법을 제공하고자 한다.Embodiments of the present invention are intended to provide a communication method capable of improving communication speed and reducing power consumption in spite of not using GPIO in a communication method of processors.

본 발명의 실시예의 통신 방법은, 제1 프로세서와 제2 프로세서가 서로 통신하는 방법에 있어서, 단계들 (a) 및 (b)를 포함한다.A communication method according to an embodiment of the present invention includes steps (a) and (b) in a method in which a first processor and a second processor communicate with each other.

상기 단계 (a)에서, 상기 제1 프로세서 및 상기 제2 프로세서 중에서 상대 프로세서에게 전송될 데이터를 가지고 있는 프로세서는, 상기 제1 프로세서와 상기 제2 프로세서의 통신 채널이 현재 사용되고 있는지의 여부를 판단한다.In step (a), a processor having data to be transmitted to the counterpart processor among the first processor and the second processor determines whether a communication channel between the first processor and the second processor is currently being used. .

상기 단계 (b)에서, 상기 전송될 데이터를 가지고 있는 프로세서는, 상기 통신 채널이 현재 사용되고 있지 않다고 판단되면, 통신 모드를 마스터(master) 모드로 설정한 후, 데이터를 상대 프로세서에게 전송한다.In step (b), if the processor having the data to be transmitted determines that the communication channel is not currently being used, sets the communication mode to a master mode and transmits the data to the counterpart processor.

본 발명의 실시예의 상기 통신 방법에 의하면, 상대 프로세서에게 전송될 데이터를 가지고 있는 프로세서는, 상기 통신 채널이 사용되고 있지 않는 동안에 곧바로 데이터를 전송할 수 있다. 이에 따라 다음과 같은 효과들이 얻어질 수 있다.According to the communication method of the embodiment of the present invention, a processor having data to be transmitted to a counterpart processor can directly transmit data while the communication channel is not in use. Accordingly, the following effects can be obtained.

첫째, GPIO를 사용하지 않고서도 슬레이브 프로세서의 전송 대기 시간을 줄일 수 있다. 즉, GPIO를 사용하지 않고서도 통신 속도가 향상될 수 있다.First, the transmission latency of the slave processor can be reduced without using GPIO. That is, the communication speed can be improved without using GPIO.

둘째, 마스터 프로세서는 주기적으로 질의 신호를 슬레이브 프로세서에게 전송할 필요가 없다. 따라서 소비 전력이 줄어들 수 있다.Second, the master processor does not need to periodically transmit an inquiry signal to the slave processor. Therefore, power consumption may be reduced.

도 1은 프로세서들을 구비한 종래의 응용 장치를 보여주는 도면이다.
도 2는 프로세서들을 구비한 본 발명의 실시예의 응용 장치를 보여주는 도면이다.
도 3은 도 2의 프로세서들의 통신 방법을 보여주는 도면이다.
도 4는 도 3의 각각의 프로세서가 수행하는 통신 방법을 보여주는 흐름도이다.
도 5는 도 4의 단계 S411을 설명하기 위한 도면이다.1 is a diagram showing a conventional application device having processors.
2 is a diagram showing an application device of an embodiment of the present invention having processors.
FIG. 3 is a diagram illustrating a communication method of the processors of FIG. 2 .
4 is a flowchart illustrating a communication method performed by each processor of FIG. 3 .
FIG. 5 is a diagram for explaining step S411 of FIG. 4 .

하기의 설명 및 첨부된 도면은 본 발명에 따른 동작을 이해하기 위한 것이며, 본 기술 분야의 통상의 기술자가 용이하게 구현할 수 있는 부분은 생략될 수 있다. The following description and accompanying drawings are for understanding the operation according to the present invention, and parts that can be easily implemented by those skilled in the art may be omitted.

또한 본 명세서 및 도면은 본 발명을 제한하기 위한 목적으로 제공된 것은 아니고, 본 발명의 범위는 청구의 범위에 의하여 정해져야 한다. 본 명세서에서 사용된 용어들은 본 발명을 가장 적절하게 표현할 수 있도록 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야 한다.In addition, this specification and drawings are not provided for the purpose of limiting the present invention, and the scope of the present invention should be defined by the claims. The terms used in this specification should be interpreted as meanings and concepts corresponding to the technical idea of the present invention so as to most appropriately express the present invention.

이하 첨부된 도면들을 참조하여 본 발명의 실시예가 상세히 설명된다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2는 프로세서들(21, 201)을 구비한 본 발명의 실시예의 응용 장치를 보여준다. 도 2에서 참조 부호 202 및 212는 마스터/슬레이브 단자들을, 그리고 205는 안테나를 각각 가리킨다.2 shows an application device of an embodiment of the present invention having processors 21 and 201 . In FIG. 2, reference numerals 202 and 212 denote master/slave terminals, and 205 denotes an antenna, respectively.

도 2를 참조하면, 와이파이(WiFi) 모듈(20)이 구비된 응용 장치에 있어서, 응용 장치의 주 제어부로서의 MCU(Micro Controller Unit, 21)가 있고, 와이파이(WiFi) 모듈(20) 내에 네트워크 프로세서(201)가 있다.Referring to FIG. 2, in an application device equipped with a WiFi module 20, there is a Micro Controller Unit (MCU) 21 as a main control unit of the application device, and a network processor in the WiFi module 20 (201).

이와 같은 복수의 프로세서들(21, 201)은 I2C(Inter-Integrated Circuit) 또는 SPI(Serial Peripheral Interface)와 같은 직렬 통신 인터페이스를 사용한다. 여기에서, 본 실시예의 새로운 마스터-슬레이브(Master-Slave)의 통신 방법이 적용된다.Such a plurality of processors 21 and 201 use a serial communication interface such as I 2 C (Inter-Integrated Circuit) or SPI (Serial Peripheral Interface). Here, the new master-slave communication method of this embodiment is applied.

본 실시예의 통신 방법은, 제1 프로세서(201)로서의 네트워크 프로세서와 제2 프로세서(21)로서의 MCU가 서로 통신하는 방법에 있어서, 단계들 (a) 및 (b)를 포함한다. The communication method of this embodiment includes steps (a) and (b) in a method in which a network processor as the first processor 201 and an MCU as the second processor 21 communicate with each other.

단계 (a)에서, 제1 프로세서(201) 및 제2 프로세서(21) 중에서 상대 프로세서에게 전송될 데이터를 가지고 있는 프로세서는, 제1 프로세서(201)와 제2 프로세서(21)의 통신 채널이 현재 사용되고 있는지의 여부를 판단한다. In step (a), among the first processor 201 and the second processor 21, the processor having the data to be transmitted to the counterpart processor has a communication channel between the first processor 201 and the second processor 21. Determine if it is being used or not.

단계 (b)에서, 상기 전송될 데이터를 가지고 있는 프로세서(201 또는 21)는, 통신 채널이 현재 사용되고 있지 않다고 판단되면, 통신 모드를 마스터(master) 모드로 설정한 후, 데이터를 상대 프로세서(21 또는 201)에게 전송한다.In step (b), if the processor 201 or 21 having the data to be transmitted determines that the communication channel is not currently being used, sets the communication mode to the master mode, and then transmits the data to the counterpart processor 21 or 201).

이하, 도 3 내지 5를 참조하여 본 실시예의 통신 방법이 보다 상세하게 설명될 것이다.Hereinafter, the communication method of the present embodiment will be described in detail with reference to FIGS. 3 to 5 .

도 3은 도 2의 프로세서들(201)의 통신 방법을 보여준다. 도 3을 참조하여 이를 설명하면 다음과 같다.FIG. 3 shows a communication method of the processors 201 of FIG. 2 . This will be explained with reference to FIG. 3 as follows.

초기화 후, 제1 프로세서(201)로서의 네트워크 프로세서와 제2 프로세서(21)로서의 MCU는 통신 모드를 슬레이브(slave) 모드로 설정한다(단계들 S301 및 S302). After initialization, the network processor as the first processor 201 and the MCU as the second processor 21 set the communication mode to a slave mode (steps S301 and S302).

전송될 데이터를 제1 프로세서(201)가 가지고 있고, 통신 채널이 현재 사용되고 있지 않으면, 제1 프로세서(201)는 통신 모드를 마스터(master) 모드로 설정한 후(단계 S303), 데이터를 제2 프로세서(21)에게 전송한다(단계 S304).If the first processor 201 has data to be transmitted and the communication channel is not currently being used, the first processor 201 sets the communication mode to the master mode (step S303) and transmits the data to the second processor 201. It is transmitted to the processor 21 (step S304).

이에 따라 제2 프로세서(21)는 수신 확인 신호를 제1 프로세서(201)에게 전송한다(단계 S305).Accordingly, the second processor 21 transmits an acknowledgment signal to the first processor 201 (step S305).

제1 프로세서(201)는, 데이터를 상대 프로세서에게 전송한 후에 수신 확인 신호를 수신하면, 통신 모드를 슬레이브(slave) 모드로 전환한다(단계 S307).When receiving an acknowledgment signal after transmitting data to the counterpart processor, the first processor 201 switches the communication mode to a slave mode (step S307).

이와 마찬가지로, 전송될 데이터를 제2 프로세서(21)가 가지고 있고, 통신 채널이 현재 사용되고 있지 않으면, 제2 프로세서(21)는 통신 모드를 마스터(master) 모드로 설정한 후(단계 S306), 데이터를 제1 프로세서(201)에게 전송한다(단계 S308).Similarly, if the second processor 21 has data to be transmitted and the communication channel is not currently being used, the second processor 21 sets the communication mode to the master mode (step S306), is transmitted to the first processor 201 (step S308).

이에 따라 제1 프로세서(201)는 수신 확인 신호를 제2 프로세서(21)에게 전송한다(단계 S309).Accordingly, the first processor 201 transmits an acknowledgment signal to the second processor 21 (step S309).

제2 프로세서(21)는, 데이터를 상대 프로세서에게 전송한 후에 수신 확인 신호를 수신하면, 통신 모드를 슬레이브(slave) 모드로 전환한다(단계 S310).When receiving the acknowledgment signal after transmitting data to the counterpart processor, the second processor 21 switches the communication mode to a slave mode (step S310).

상기와 같은 절차들은 반복적으로 수행된다.The above procedures are repeatedly performed.

도 4는 도 3의 각각의 프로세서(201 또는 21)가 수행하는 통신 방법을 보여준다. 도 3 및 4를 참조하여 이를 설명하면 다음과 같다.FIG. 4 shows a communication method performed by each processor 201 or 21 of FIG. 3 . Referring to Figures 3 and 4 will be described as follows.

초기화 후, 각각의 프로세서(201 또는 21)는 통신 모드를 슬레이브(slave) 모드로 설정한다(단계들 S401, S301, S302). After initialization, each processor 201 or 21 sets the communication mode to a slave mode (steps S401, S301, S302).

다음에, 각각의 프로세서(201 또는 21)는 전송될 데이터가 있는지의 여부를 판단한다(단계 S402). 전송될 데이터가 있는 경우, 아래의 단계들이 수행된다.Next, each processor 201 or 21 determines whether or not there is data to be transmitted (step S402). When there is data to be transmitted, the steps below are performed.

전송될 데이터를 가지고 있는 프로세서(201 또는 21)는 통신 채널이 현재 사용되고 있는지의 여부를 판단한다(단계 S403).The processor 201 or 21 having the data to be transmitted determines whether or not the communication channel is currently being used (step S403).

전송될 데이터를 가지고 있는 프로세서(201 또는 21)는, 통신 채널이 현재 사용되고 있지 않다고 판단되면, 통신 모드를 마스터(master) 모드로 설정한 후(단계들 S404, S303, S306), 데이터를 상대 프로세서(21 또는 201)에게 전송한다(단계들 S405, S304, S308).When the processor 201 or 21 having the data to be transmitted determines that the communication channel is not currently being used, it sets the communication mode to the master mode (steps S404, S303, and S306), and then transmits the data to the counterpart processor. (21 or 201) (steps S405, S304, S308).

데이터 전송을 완료한 프로세서(201 또는 21)는 상대 프로세서(21 또는 201)로부터의 수신 확인 신호가 수신되었는지의 여부를 판단한다(단계 S406).The processor 201 or 21 that has completed data transmission determines whether or not an acknowledgment signal from the counterpart processor 21 or 201 has been received (step S406).

수신 확인 신호를 수신한 프로세서(201 또는 21)는 통신 모드를 슬레이브(slave) 모드로 전환한다(단계들 S407, S307, S310). Upon receiving the acknowledgment signal, the processor 201 or 21 switches the communication mode to a slave mode (steps S407, S307 and S310).

슬레이브(slave) 모드인 상태에서 상대 프로세서(21 또는 201)로부터의 데이터가 수신되었으면(단계 S408), 데이터를 수신한 프로세서(201 또는 21)는 수신 확인 신호를 상대 프로세서(21 또는 201)에게 전송한다(단계들 S409, S305, S309). If data is received from the counterpart processor 21 or 201 in the slave mode (step S408), the processor 201 or 21 that has received the data transmits a acknowledgment signal to the counterpart processor 21 or 201 (Steps S409, S305, S309).

상기 단계 S406에서 수신 확인 신호를 수신하지 못한 프로세서(201 또는 21)는 통신 모드를 슬레이브(slave) 모드로 전환한 후에(단계 S410) 설정 기간 동안 대기한다(단계 S411).The processor 201 or 21 that has not received the acknowledgment signal in step S406 switches the communication mode to the slave mode (step S410) and waits for a set period (step S411).

설정 기간이 경과하면 상기 단계 S403 및 그 다음 단계들을 수행한다.When the set period elapses, the above step S403 and subsequent steps are performed.

상기 단계 S411에서의 설정 기간은 가장 적절하게 선택되어야 할 필요가 있다.The setting period in step S411 needs to be selected most appropriately.

본 실시예의 경우, 상기 설정 기간은 기본적 기간(A)에 무작위의(random) 상수(K)를 곱한 결과의 기간이다. 즉, 설정 기간 Tw는 아래의 수학식 1에 의하여 구해진다.In the case of this embodiment, the set period is the period resulting from multiplying the basic period (A) by a random constant (K). That is, the setting period Tw is obtained by Equation 1 below.

Figure 112015123429371-pat00001
Figure 112015123429371-pat00001

상기 수학식 1에서, 무작위의(random) 상수 K는, 상기 단계 S410의 시점에서 상기 단계들 S403 내지 S406을 반복하여 수행하였던 횟수로서의 반복 실패 횟수를 m(m은 0과 같거나 0보다 큰 정수)이라 하면, 최소 원소가 0이고 최대 원소가 2m-1인 정수들의 집합에서 무작위로 선택된다.In Equation 1, the random constant K is the number of repeat failures as the number of repetitions of steps S403 to S406 at the time of step S410, m (m is an integer equal to or greater than 0). ), it is randomly selected from the set of integers with a minimum element of 0 and a maximum element of 2 m -1.

본 실시예의 경우, 기본적 기간 A는 512 마이크로-초(μs)이다.For this embodiment, the default period A is 512 micro-seconds (μs).

도 5는 도 4의 단계 S411을 설명하기 위한 도면이다.FIG. 5 is a diagram for explaining step S411 of FIG. 4 .

도 5를 참조하면, 최초로 실패한 경우, 반복 실패 횟수 m은 0이고, 2m-1은 0이므로, 선택 대상 집합은 {0}이다.Referring to FIG. 5 , in case of failure for the first time, since the repetition failure count m is 0 and 2 m −1 is 0, the selection target set is {0}.

두번째로 실패한 경우, 반복 실패 횟수 m은 1이고 2m-1은 1이므로, 선택 대상 집합은 {0, 1}이다.In the case of the second failure, the number of repeated failures m is 1 and 2 m -1 is 1, so the selection target set is {0, 1}.

세번째로 실패한 경우, 반복 실패 횟수 m은 2이고 2m-1은 3이므로, 선택 대상 집합은 {0, 1, 2, 3}이다.In the case of the third failure, since the number of repeated failures m is 2 and 2 m -1 is 3, the selection target set is {0, 1, 2, 3}.

네번째로 실패한 경우, 반복 실패 횟수 m은 3이고 2m-1은 7이므로, 선택 대상 집합은 {0, 1, 2, 3, 4, 5, 6, 7}이다.In the case of the fourth failure, since the repetition failure count m is 3 and 2 m -1 is 7, the selection target set is {0, 1, 2, 3, 4, 5, 6, 7}.

즉, 무작위의(random) 상수 K는, 상기 단계 S410의 시점에서 상기 단계들 S403 내지 S406을 반복하여 수행하였던 횟수로서의 반복 실패 횟수를 m(m은 0과 같거나 0보다 큰 정수)이라 하면, 최소 원소가 0이고 최대 원소가 2m-1인 정수들의 집합에서 무작위로 선택된다.That is, the random constant K is the number of repeat failures as the number of repetitions of steps S403 to S406 at the time of step S410, m (m is an integer equal to or greater than 0). It is randomly selected from the set of integers with a minimum element of 0 and a maximum element of 2 m -1 .

이에 따라 설정 기간 Tw는 가장 적절하게 선택될 수 있다.Accordingly, the setting period Tw can be selected most appropriately.

이상 설명된 바와 같이, 본 발명의 실시예의 통신 방법에 의하면, 상대 프로세서에게 전송될 데이터를 가지고 있는 프로세서는, 상기 통신 채널이 사용되고 있지 않는 동안에 곧바로 데이터를 전송할 수 있다. 이에 따라 다음과 같은 효과들이 얻어질 수 있다.As described above, according to the communication method according to the embodiment of the present invention, a processor having data to be transmitted to a counterpart processor can immediately transmit data while the communication channel is not in use. Accordingly, the following effects can be obtained.

첫째, GPIO를 사용하지 않고서도 슬레이브 프로세서의 전송 대기 시간을 줄일 수 있다. 즉, GPIO를 사용하지 않고서도 통신 속도가 향상될 수 있다.First, the transmission latency of the slave processor can be reduced without using GPIO. That is, the communication speed can be improved without using GPIO.

둘째, 마스터 프로세서는 주기적으로 질의 신호를 슬레이브 프로세서에게 전송할 필요가 없다. 따라서 소비 전력이 줄어들 수 있다.Second, the master processor does not need to periodically transmit an inquiry signal to the slave processor. Therefore, power consumption may be reduced.

이제까지 본 발명에 대하여 바람직한 실시예를 중심으로 살펴보았다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 본 발명을 구현할 수 있음을 이해할 것이다. So far, the present invention has been mainly looked at with respect to preferred embodiments. Those skilled in the art to which the present invention belongs will understand that the present invention can be implemented in a modified form without departing from the essential characteristics of the present invention.

그러므로 상기 개시된 실시예는 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 특허청구범위에 의해 청구된 발명 및 청구된 발명과 균등한 발명들은 본 발명에 포함된 것으로 해석되어야 한다.Therefore, the disclosed embodiments should be considered from a descriptive point of view rather than a limiting point of view. The scope of the present invention is shown in the claims rather than the foregoing description, and the inventions claimed by the claims and inventions equivalent to the claimed inventions should be construed as being included in the present invention.

본 발명은 직렬 통신 방식뿐만 아니라 병렬 통신 방식에도 이용될 가능성이 있다.The present invention has the possibility of being used not only for a serial communication method but also for a parallel communication method.

1 : 응용 장치, 10 : 와이파이(WiFi) 모듈
11 : MCU(Micro Controller Unit), 101 : 네트워크 프로세서,
102 : 마스터 단자, 103 : GPIO 입력 단자,
105 : 안테나, 112 : 슬레이브 단자,
113 : GPIO 출력 단자, 2 : 응용 장치,
20 : 와이파이(WiFi) 모듈, 21 : MCU(Micro Controller Unit),
201 : 네트워크 프로세서, 202,212 : 마스터/슬레이브 단자,
205 : 안테나.1: application device, 10: WiFi module
11: MCU (Micro Controller Unit), 101: network processor,
102: master terminal, 103: GPIO input terminal,
105: antenna, 112: slave terminal,
113: GPIO output terminal, 2: application device,
20: WiFi module, 21: MCU (Micro Controller Unit),
201: network processor, 202,212: master / slave terminal,
205: antenna.

Claims (5)

응용 장치 내의 제1 프로세서와 제2 프로세서가 서로 통신하는 방법에 있어서,
(a) 상기 제1 프로세서 및 상기 제2 프로세서 중에서 상대 프로세서에게 전송될 데이터를 가지고 있는 상기 제1 프로세서는, 상기 제1 프로세서와 상기 제2 프로세서 간의 통신 채널이 현재 사용되고 있는지의 여부를 판단함; 및
(b) 상기 전송될 데이터를 가지고 있는 상기 제1 프로세서는, 상기 통신 채널이 현재 사용되고 있지 않다고 판단되면, 통신 모드를 마스터(master) 모드로 설정한 후, 데이터를 상대 프로세서인 상기 제2 프로세서에게 전송함;
(c) 상기 제2 프로세서는, 상기 제1 프로세서로부터 데이터가 수신되면, 수신 확인 신호를 상기 제1 프로세서에게 전송함;
(d) 상기 제1 프로세서는, 상기 데이터를 상기 제2 프로세서에게 전송한 후에 상기 제2 프로세서로부터 상기 데이터의 수신 확인 신호를 수신하면, 통신 모드를 상기 마스터 모드에서 슬레이브(slave) 모드로 전환함; 및
(e) 상기 제1 프로세서는, 상기 데이터를 상기 제2 프로세서에게 전송한 후에 상기 제2 프로세서로부터 상기 데이터의 수신 확인 신호를 수신하지 못하면, 통신 모드를 슬레이브(slave) 모드로 전환한 후에 설정 기간 동안 대기하고, 설정 기간이 경과하면 상기 단계들 (a)와 (b)를 다시 수행함;을 포함하고,
상기 설정 기간은 기본적 기간(A)에 무작위의(random) 상수(K)를 곱한 결과의 기간이고,
상기 무작위의(random) 상수(K)는,
상기 단계 (e)에서 상기 단계들 (a)와 (b)를 반복하여 수행하였던 횟수로서의 반복 실패 횟수를 m(m은 0과 같거나 0보다 큰 정수)이라 하면, 최소 원소가 0이고 최대 원소가 2m-1인 정수들의 집합에서 무작위로 선택되는 어느 한 원소인, 통신 방법.A method in which a first processor and a second processor in an application device communicate with each other,
(a) determining whether a communication channel between the first processor and the second processor is currently being used by the first processor having data to be transmitted to the counterpart processor, among the first processor and the second processor; and
(b) When the first processor having the data to be transmitted determines that the communication channel is not currently being used, the first processor sets the communication mode to a master mode, and then sends the data to the second processor, which is a counterpart processor. sent;
(c) the second processor, when data is received from the first processor, transmits a reception confirmation signal to the first processor;
(d) the first processor, when receiving an acknowledgment signal of the data from the second processor after transmitting the data to the second processor, switches the communication mode from the master mode to a slave mode ; and
(e) If the first processor does not receive an acknowledgment signal of the data from the second processor after transmitting the data to the second processor, after switching the communication mode to a slave mode, a set period of time wait for a while, and when the set period elapses, perform the above steps (a) and (b) again;
The set period is the period resulting from multiplying the basic period (A) by a random constant (K),
The random constant (K) is,
If the number of repeat failures as the number of repetitions of steps (a) and (b) in step (e) is m (m is an integer equal to or greater than 0), the minimum element is 0 and the maximum element A communication method in which is an element randomly selected from a set of integers of 2 m -1. 삭제delete 삭제delete 삭제delete 삭제delete
KR1020150180214A 2015-12-16 2015-12-16 Communication method of processors KR102484350B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150180214A KR102484350B1 (en) 2015-12-16 2015-12-16 Communication method of processors

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150180214A KR102484350B1 (en) 2015-12-16 2015-12-16 Communication method of processors

Publications (2)

Publication Number Publication Date
KR20170071952A KR20170071952A (en) 2017-06-26
KR102484350B1 true KR102484350B1 (en) 2023-01-04

Family

ID=59282499

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150180214A KR102484350B1 (en) 2015-12-16 2015-12-16 Communication method of processors

Country Status (1)

Country Link
KR (1) KR102484350B1 (en)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970008918B1 (en) * 1994-08-24 1997-05-30 조백제 Loading method of packet processing apparatus in the packet exchange system
KR100488981B1 (en) 2003-08-05 2005-05-10 주식회사 대우일렉트로닉스 Ic circuit structure using of a gpio port
KR101276837B1 (en) * 2006-11-15 2013-06-18 엘지전자 주식회사 Apparatus for communicating between processor systems operating with different operating frequencies
US8666331B2 (en) * 2012-02-09 2014-03-04 Broadcom Corporation Cascading baseband processors

Also Published As

Publication number Publication date
KR20170071952A (en) 2017-06-26

Similar Documents

Publication Publication Date Title
JP7386319B2 (en) Sidelink resource mapping method, transmission method, network equipment and terminal equipment
EP3955604A1 (en) Method, device, equipment, and system for feedback information transmission for direct communication
EP2934058A1 (en) Preamble sequence transmission method, device and system
US10201020B2 (en) Multi-user random access procedures for massive MIMO wireless communication systems
EP3941137A1 (en) User equipment assistance for resource selection in new radio vehicle to everything
JP2023159389A (en) Wireless communication device and wireless communication method
EP3454496A1 (en) Method and device for information transmission
US10789180B2 (en) SPI-based data transmission method and device
EP3297379A1 (en) Resource coordination method and device
CN106982469B (en) resource scheduling and collision indication method and equipment
CN115118406B (en) Uplink transmission method, device and user equipment
KR102484350B1 (en) Communication method of processors
WO2015062477A1 (en) Data transmission method and device
JP6461362B2 (en) Channel transmission method and apparatus, and channel reception method and apparatus
JP2022533632A (en) Device and its wireless communication method
EP2587589A2 (en) System for antenna extension and method thereof
KR20230036132A (en) Feedback information transmission method, device, terminal and network-side device
JP6395334B2 (en) Resource selection method and apparatus
US10790893B2 (en) Signal transmission method and apparatus
CN114451034A (en) Information processing method and communication equipment
RU2794135C1 (en) Methods for direct connection resource binding, transmission of the resource, network and terminal devices
US20230148141A1 (en) Systems and methods for performing harq feedback for unlicensed sidelink communications
WO2022022593A1 (en) Sidelink feedback resource configuration, device, and equipment
WO2022193285A1 (en) Communication method and communication device
US20240155525A1 (en) Timing advance techniques to manage cross link interference in 5g communication systems

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)