KR102483890B1 - 적응형 인터페이스 고 가용성 스토리지 장치 - Google Patents
적응형 인터페이스 고 가용성 스토리지 장치 Download PDFInfo
- Publication number
- KR102483890B1 KR102483890B1 KR1020220115131A KR20220115131A KR102483890B1 KR 102483890 B1 KR102483890 B1 KR 102483890B1 KR 1020220115131 A KR1020220115131 A KR 1020220115131A KR 20220115131 A KR20220115131 A KR 20220115131A KR 102483890 B1 KR102483890 B1 KR 102483890B1
- Authority
- KR
- South Korea
- Prior art keywords
- port
- selectable
- logic
- channel
- storage interface
- Prior art date
Links
- 230000003044 adaptive effect Effects 0.000 title abstract description 69
- 239000004744 fabric Substances 0.000 claims description 11
- 230000002093 peripheral effect Effects 0.000 claims description 4
- 230000009977 dual effect Effects 0.000 claims 1
- 230000002085 persistent effect Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 230000004044 response Effects 0.000 description 3
- 230000003750 conditioning effect Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000001816 cooling Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
- G06F13/1652—Handling requests for interconnection or transfer for access to memory bus based on arbitration in a multiprocessor architecture
- G06F13/1663—Access to shared memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0658—Controller construction arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0661—Format or protocol conversion arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0683—Plurality of storage devices
- G06F3/0685—Hybrid storage combining heterogeneous device types, e.g. hierarchical storage, hybrid arrays
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0026—PCI express
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Mathematical Physics (AREA)
- Computer Hardware Design (AREA)
- Information Transfer Systems (AREA)
- Bus Control (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
몇몇의 실시 예들에서, 적응형 인터페이스 고 가용성 스토리지 장치는: 리어 스토리지 인터페이스 커넥터; 리어 스토리지 인터페이스 커넥터와 연결되는 리어 멀티플렉서; 리어 멀티플렉서와 연결되는 어댑터블 회로; 어댑터블 회로와 연결되는 프론트 멀티플렉서; 및 프론트 멀티플렉서와 연결되는 프론트 스토리지 인터페이스 커넥터를 포함한다. 적응형 인터페이스 고 가용성 스토리지 장치는, 싱글-포트 모드 또는 듀얼-포트 모드에서 동작하고, 싱글-포트 모드에서, 리어 스토리지 인터페이스 커넥터에서 제 1 스토리지 프로토콜에 따라 싱글-포트 호스트 측 스토리지 인터페이스를 제공하고, 듀얼-포트 모드에서, 리어 스토리지 인터페이스 커넥터에서 제 1 스토리지 프로토콜에 따라 듀얼-포트 호스트 측 스토리지 인터페이스를 제공한다.
Description
본 개시에 따른 실시 예들의 하나 이상의 형태들은 지속형 스토리지와 관련되고, 좀 더 상세하게는 구성 가능한 스토리지 인터페이스를 갖고 고 가용성 동작을 지원할 수 있는 스토리지 장치와 관련된다.
지속형 스토리지 장치들은 다양한 어플리케이션들에서 사용될 수 있고, 다양한 인터페이스들과 함께 동작될 수 있다. 몇몇의 어플리케이션들에서, 지속형 스토리지 장치들은, 다수의 상이한 인터페이스들이 사용되는 시스템에서, 상이한 스토리지 인터페이스들을 지원하는 스토리지 장치들의 저장 공간을 유지하는데 불편할 수 있다. 또한, 몇몇의 어플리케이션들은 고 가용성 모드에서 동작하기 위한 성능을 요구할 수 있다.
그러므로, 상이한 스토리지 장치들과 함께 동작할 수 있는 고 가용성 스토리지 장치가 필요하다.
상이한 스토리지 장치들과 함께 동작할 수 있는 고 가용성 스토리지 장치가 필요하다.
본 개시의 실시 예에 따르면 리어 스토리지 인터페이스 커넥터; 리어 스토리지 인터페이스 커넥터와 연결되는 리어 멀티플렉서; 리어 멀티플렉서와 연결되는 어댑터블 회로; 어댑터블 회로와 연결되는 프론트 멀티플렉서; 및 프론트 멀티플렉서와 연결되는 프론트 스토리지 인터페이스 커넥터를 포함하되, 적응형 인터페이스 고 가용성 스토리지 장치는, 싱글-포트 모드 또는 듀얼-포트 모드에서 동작하고, 싱글-포트 모드에서, 리어 스토리지 인터페이스 커넥터에서 제 1 스토리지 프로토콜에 따라 싱글-포트 호스트 측 스토리지 인터페이스를 제공하고, 듀얼-포트 모드에서, 리어 스토리지 인터페이스 커넥터에서 제 1 스토리지 프로토콜에 따라 듀얼-포트 호스트 측 스토리지 인터페이스를 제공하도록 구성되는 적응형 인터페이스 고 가용성 스토리지 장치가 제공된다.
일 실시 예에 따르면, 어댑터블 회로는 제 1 PCIe(Peripheral Component Interconnect express) 루트 포인트 및 제 2 PCIe 루트 포인트를 포함하고, 리어 멀티플렉서는: 리어 스토리지 인터페이스 커넥터와 연결되는 제 1 공통 포트를 갖는 제 1 멀티플렉서 채널, 및 리어 스토리지 인터페이스 커넥터와 연결되는 제 2 공통 포트, 제 1 PCIe 루트 포인트와 연결되는 제 1 셀렉터블 포트, 및 제 2 PCIe 루트 포인트와 연결되는 제 2 셀렉터블 포트를 포함하는 제 2 멀티플렉서 채널을 포함한다.
일 실시 예에서, 제 1 멀티플렉서 채널은 제 1 PCIe 루트 포인트와 연결되는 제 3 셀렉터블 포트를 갖는다.
일 실시 예에서, 제 1 멀티플렉서 채널은 어댑터블 회로와 연결되지 않는 제 4 셀렉터블 포트를 갖고, 싱글-포트 상태에서, 제 3 셀렉터블 포트가 선택되고, 듀얼-포트 상태에서, 제 3 셀렉터블 포트가 선택된다.
일 실시 예에서, 제 1 스토리지 프로토콜은 NMVe(Nonvoaltile Memory express)이다.
일 실시 예에서, 싱글-포트 상태에서, 제 1 셀렉터블 포트가 선택되고, 듀얼-포트 상태에서, 제 2 셀렉터블 포트가 선택된다.
일 실시 예에서, 리어 스토리지 인터페이스 커넥터와 연결되는 고정 인터페이스 스토리지 장치를 더 포함한다.
일 실시 예에서, 리어 스토리지 인터페이스 커넥터는 U.2 커넥터이다.
일 실시 예에서, 싱글-포트 상태 및 듀얼-포트 상태 사이에서 선택하기 위한 신호를 수신하도록 구성되는 상태 제어 입력을 더 포함한다.
일 실시 예에서, 리어 스토리지 인터페이스 커넥터는 E25 핀을 갖는 U.2. 커넥터이고, 상태 제어 입력은 E25 핀이다.
일 실시 예에서, 싱글-포트 상태는 제 1 싱글-포트 상태이고, 듀얼-포트 상태는 제 1 듀얼-포트 상태이고, 적응형 인터페이스 고 가용성 스토리지 장치는, 제 2 싱글-포트 상태 또는 제 2 듀얼-포트 상태에서 동작하도록 더 구성되고, 적응형 인터페이스 고 가용성 스토리지 장치는: 제 1 싱글-포트 상태에서, 프론트 스토리지 인터페이스 커넥터에서 장치 측 NVMe 스토리지 인터페이스를 제공하고, 제 1 듀얼-포트 상태에서, 프론트 스토리지 인터페이스 커넥터에서 장치 측 NVMe 스토리지 인터페이스를 제공하고, 제 2 싱글-포트 상태에서, 리어 스토리지 인터페이스 커넥터에서 제 1 스토리지 프로토콜에 따라 싱글-포트 호스트 측 스토리지 인터페이스를 제공하고, 프론트 스토리지 인터페이스 커넥터에서 장치 측 NVMe-oF(NVMe over Fabrics) 스토리지 인터페이스를 제공하고, 제 2 듀얼-포트 상태에서, 리어 스토리지 인터페이스 커넥터에서 제 1 스토리지 프로토콜에 따라 듀얼-포트 호스트 측 스토리지 인터페이스를 제공하고, 프론트 스토리지 인터페이스 커넥터에서 장치 측 NVMe-oF 스토리지 인터페이스를 제공한다.
일 실시 예에서, 어댑터블 회로는 제 1 PCIe 엔드 포인트 및 제 2 PCIe 엔드 포인트를 포함하고, 프론트 멀티플렉서는: 프론트 스토리지 인터페이스 커넥터와 연결되는 제 4 공통 포트를 포함하고, 제 4 멀티플렉서 채널은: 프론트 스토리지 인터페이스 커넥터와 연결되는 제 4 공통 포트, 제 1 PCIe 엔드 포인트와 연결되는 제 5 셀렉터블 포트, 및 제 2 PCIe 엔드 포인트와 연결되는 제 6 셀렉터블 포트를 포함한다.
일 실시 예에서, 제 3 멀티플렉서 채널은 제 1 PCIe 엔드 포인트와 연결되는 제 7 셀렉터블 포트, 및 어댑터블 회로와 연결되지 않는 제 8 셀렉터블 포트를 포함하고, 제 1 싱글-포트 상태, 제 1 듀얼-포트 상태, 제 2 싱글-포트 상태, 및 제 2 듀얼-포트 상태에서, 제 7 셀렉터블 포트가 선택되고, 리어 멀티플렉서에 포함된 제 1 멀티플렉서 채널의 제 3 셀렉터블 포트가 선택된다.
일 실시 예에서, 제 1 싱글-포트 상태에서, 제 5 셀렉터블 포트가 선택되고, 리어 멀티플렉서에 포함되는 제 2 멀티플렉서 채널의 제 1 셀렉터블 포트가 선택되고, 제 1 듀얼-포트 상태에서, 제 6 셀렉터블 포트가 선택되고, 리어 멀티플렉서에 포함되는 제 2 멀티플렉서 채널의 제 2 셀렉터블 포트가 선택되고, 제 2 싱글-포트 상태에서, 제 6 셀렉터블 포트가 선택되고, 리어 멀티플렉서에 포함되는 제 2 멀티플렉서의 제 2 셀렉터블 포트가 선택된다.
일 실시 예에서, 적응형 인터페이스 고 가용성 스토리지 장치는, 제 2 싱글-포트 상태 및 제 2 듀얼-포트 상태에서, 프론트 스토리지 인터페이스 커넥터에서 PCIe 제어 플레인 인터페이스를 제공한다.
일 실시 예에서, 제 1 비트파일 메모리; 제 2 비트파일 메모리; 및 어댑터블 회로의 구성 포트와 연결되는 비트파일 멀티플렉서 공통 포트, 제 1 비트파일 메모리와 연결되는 제 1 비트파일 멀티플렉서 셀렉터블 포트, 및 제 2 비트파일 메모리와 연결되는 제 2 비트파일 멀티플렉서 셀렉터블 포트를 포함하는 비트파일 멀티플렉서를 포함하되, 제 1 싱글-포트 상태 및 제 1 듀얼-포트 상태에서, 제 1 비트파일 멀티플렉서 셀렉터블 포트가 선택되고, 제 2 싱글-포트 상태 및 제 2 듀얼-포트 상태에서, 제 2 비트파일 멀티플렉서 셀렉터블 포트가 선택된다.
일 실시 예에서, 제 1 싱글-포트 상태 및 제 2 싱글-포트 상태로 구성되는 상태들의 제 1 세트, 및 제 1 듀얼-포트 상태 및 제 2 듀얼-포트 상태로 구성되는 상태들의 제 2 세트 사이에서 선택하기 위한 신호를 수신하도록 구성되는 제 1 상태 제어 입력; 제 1 상태 제어 입력이 상태들의 제 1 세트를 선택하면 제 1 싱글-포트 상태 및 제 2 듀얼-포트 상태 사이에서 선택하고, 제 1 상태 제어 입력이 상태들의 제 2 세트를 선택하면 제 1 듀얼-포트 상태 및 제 2 듀얼-포트 상태 사이에서 선택하기 위한 신호를 수신하도록 구성되는 제 2 상태 제어 입력을 포함하되, 프론트 스토리지 인터페이스 커넥터는 E6 핀을 포함하는 U.2. 커넥터이고, 리어 스토리지 인터페이스 커넥터는 E25 핀을 포함하는 U.2. 커넥터이고, 제 1 상태 제어 입력은 리어 스토리지 인터페이스 커넥터의 E25 핀이고, 제 2 상태 제어 입력은 프론트 스토리지 인터페이스 커넥터의 E6 핀이다.
본 개시의 실시 예에 따르면, 적응형 인터페이스 고 가용성 스토리지 장치에 있어서, 리어 스토리지 인터페이스 커넥터; 및 지속형 스토리지를 포함하되, 적응형 인터페이스 고 가용성 스토리지 장치는 싱글-포트 상태 또는 듀얼-포트 상태에서 동작하고, 싱글-포트 상태에서, 리어 스토리지 인터페이스 커넥터에서 제 1 스토리지 프로토콜에 따라 싱글-포트 호스트 측 스토리지 인터페이스를 제공하고, 듀얼-포트 상태에서, 리어 스토리지 인터페이스 커넥터에서 제 1 스토리지 프로토콜에 따라 듀얼-포트 호스트 측 스토리지 인터페이스를 제공하도록 구성되는 적응형 인터페이스 고 가용성 스토리지 장치가 제공된다.
본 개시의 실시 예에 따르면, 섀시; 및 리어 스토리지 인터페이스 커넥터, 리어 스토리지 인터페이스 커넥터와 연결되는 리어 멀티플렉서, 리어 멀티플렉서와 연결되는 어댑터블 회로, 어댑터블 회로와 연결되는 프론트 멀티플렉서, 및 프론트 멀티플렉서와 연결되는 프론트 스토리지 인터페이스 커넥터를 포함하는 적응형 인터페이스 고 가용성 스토리지 장치를 포함하되, 적응형 인터페이스 고 가용성 스토리지 장치는 싱글-포트 상태 또는 듀얼-포트 상태에서 동작하고, 싱글-포트 상태에서, 리어 스토리지 인터페이스 커넥터에서 제 1 스토리지 프로토콜에 따라 싱글-포트 호스트 측 스토리지 인터페이스를 제공하고, 듀얼-포트 상태에서, 리어 스토리지 인터페이스 커넥터에서 제 1 스토리지 프로토콜에 따라 듀얼-포트 호스트 측 스토리지 인터페이스를 제공하도록 구성되는 스토리지 시스템이 제공된다.
일 실시 예에서, 적응형 인터페이스 고 가용성 스토리지 장치는, 싱글-포트 상태 및 듀얼-포트 상태 사이에서 선택하기 위한 신호를 수신하도록 구성되는 상태 제어 입력, 및 싱글-포트 상태 및 듀얼-포트 상태 사이에서 선택하기 위한 신호를 제공하도록 구성되는 고정 인터페이스 스토리지 장치를 더 포함한다.
PCIe 링크들의 훈련을 위해 PCIe 표준에 의해 할당된 시간 보다 긴 시간을 소모하는 경우에 발생할 수 있는 문제들을 회피할 수 있다.
도 1은, 본 개시의 실시 예에 따른, 적응형 인터페이스 스토리지 장치의 블록도 이다.
도 2a은, 본 개시의 실시 예에 따른, 적응형 인터페이스 스토리지 장치의 블록도 이다.
도 2b은, 본 개시의 실시 예에 따른, 적응형 인터페이스 스토리지 장치의 블록도 이다.
도 3a는, 본 개시의 실시 예에 따른, 적응형 인터페이스 스토리지 장치를 포함하는 섀시의 블록도 이다.
도 3b는, 본 개시의 실시 예에 따른, 적응형 인터페이스 스토리지 장치를 포함하는 섀시의 블록도 이다.
도 4는, 본 개시의 실시 예에 따른, 적응형 인터페이스 스토리지 장치의 블록도 이다.
도 5는, 본 개시의 실시 예에 따른, 적응형 인터페이스 고 가용성 스토리지 장치의 블록도 이다.
도 6a는, 본 개시의 실시 예에 따른, 적응형 인터페이스 고 가용성 스토리지 장치의 블록도 이다.
도 6b는, 본 개시의 실시 예에 따른, 적응형 인터페이스 고 가용성 스토리지 장치의 블록도 이다.
도 2a은, 본 개시의 실시 예에 따른, 적응형 인터페이스 스토리지 장치의 블록도 이다.
도 2b은, 본 개시의 실시 예에 따른, 적응형 인터페이스 스토리지 장치의 블록도 이다.
도 3a는, 본 개시의 실시 예에 따른, 적응형 인터페이스 스토리지 장치를 포함하는 섀시의 블록도 이다.
도 3b는, 본 개시의 실시 예에 따른, 적응형 인터페이스 스토리지 장치를 포함하는 섀시의 블록도 이다.
도 4는, 본 개시의 실시 예에 따른, 적응형 인터페이스 스토리지 장치의 블록도 이다.
도 5는, 본 개시의 실시 예에 따른, 적응형 인터페이스 고 가용성 스토리지 장치의 블록도 이다.
도 6a는, 본 개시의 실시 예에 따른, 적응형 인터페이스 고 가용성 스토리지 장치의 블록도 이다.
도 6b는, 본 개시의 실시 예에 따른, 적응형 인터페이스 고 가용성 스토리지 장치의 블록도 이다.
첨부된 도면들과 관련하여 이하 설명되는 상세한 설명은 본 개시에 따라 제공되는 적응형 인터페이스 고 가용성 스토리지 장치의 예시적인 실시 예들의 설명으로서 의도되며, 본 개시가 구성되고 활용되는 유일한 형태들을 나타내는 것으로 의도되지 않는다. 설명은 도시되는 실시 예들과 관련하여 본 개시의 특징들을 설명한다. 그러나, 동일한 또는 동등한 기능들 및 구조들은 개시의 범위 내에 포함되도록 의도되는 상이한 실시 예들에 의해 달성될 수 있는 것으로 이해될 것이다. 본 명세서에서 언급될 것과 같이, 동일한 구성 번호들은 동일한 구성들 또는 특징들을 지시하는 것으로 의도된다.
도 1을 참조하면, 몇몇의 실시 예들에서 적응형 인터페이스 스토리지 장치는 리어 스토리지 인터페이스 커넥터(105), 어댑터블 회로(110), 프론트 스토리지 인터페이스 커넥터(115), 및 프론트 스토리지 인터페이스 커넥터(115)와 어댑터블 회로(110) 사이에 연결되는 프론트 멀티플렉서(120)를 포함한다. 이 구성요소들은, 리어 스토리지 인터페이스 커넥터(105)를 통해 고정 인터페이스 스토리지 장치(107))(예컨대, NVMe(Nonvoaltile Memory express) SSD(Solid State Drive))와 연결될 수 있는 어댑터 모듈로서 동작하고, 호스트 섀시에 대해 하나 이상의 스토리지 인터페이스를 지원할 수 있는 스토리지 장치로서 동작할 수 있다. 프론트 멀티플렉서(115)는 몇몇의 이용 가능한 경로들 중 하나로 신호들을 라우팅하기 위한 임의의 적절한 회로일 수 있는 라우팅 또는 스위칭 회로의 예시일 수 있다. 둘 이상의 경로들이 이용 가능한 경우, 이후 PCIe(Peripheral Component Interconnect express) 스위치와 같은 라우팅 구성이 사용될 수 있다. 일 예에서, 라우팅은 오직 두 구성요소 사이에 있을 수 있다.
몇몇의 실시 예들에서, 적응형 인터페이스 스토리지 장치는, (i) 3.5 인치 하드 드라이브 폼 팩터(또는 LFF(Large Form Factor)) 표준, 또는 (ii) 2.5 인치 하드 드라이브 폼 팩터(또는 SFF(Small Form Factor)), 또는 (iii) 표준 PCIe 카드 폼 팩터, 예컨대, FH-FL(Full-Height, Full Length) 카드 아웃라인, 또는 FH-HL(Full-Height, Half Length) 아웃라인을 따를 수 있다.
본 명세서에서 사용될 것과 같이, "스토리지 인터페이스"는 (i) 스토리지 장치(예컨대, 하드 드라이브 또는 SSD와 같은 지속형 스토리지 장치), 및 (ii) 스토리지 장치에 연결되는 마더 보드 또는 프로세서와 같은 호스트 사이의 인터페이스 이다. 몇몇의 실시 예들에서, 호스트는 스토리지 장치에 전력 및 기계적인 지원(마운팅 및 냉각)을 제공하고, 스토리지 장치에 연결되고 다른 호스트(예컨대, 서버)와 스토리지 장치 사이의 연결들을 제공하는 섀시이다. 이와 관련하여, 지속형 저장 장치와 호스트 사이의 스토리지 인터페이스에서, 호스트는 스토리지 장치에 "호스트 측 스토리지 인터페이스", 예컨대, 호스트 측 NVMe 스토리지 인터페이스를 제공 할 수 있고(예컨대, 호스트는 명령(예컨대, 읽기 또는 쓰기 명령)을 NVMe 인터페이스를 통해 스토리지 장치로 전송할 수 있고), 스토리지 장치는 "장치 측 스토리지 인터페이스", 예컨대 장치 측 NVMe 스토리지 인터페이스를 호스트에 제공할 수 있다. 다른 예시로서, 스토리지 인터페이스는 "NVMeoF(NVMe over Fabrics)"일 수 있다.
어댑터블 회로(110)는 FPGA(Field Programmable Gate Array)와 같은 프로그래머블(programmable) 논리 회로 일 수 있다. 도 1의 실시 예는 어댑터블 회로(110)와 프론트 스토리지 인터페이스 커넥터(115) 사이의 하나 이상의 연결들("이더넷 연결들"로 지칭될 수 있는)(125)을 형성하는 하나 이상의 컨덕터들의 세트들을 더 포함할 수 있고, 어댑터블 회로(110)는, 동작의 몇몇 모드들(또는 "상태들")에서, 하나 이상의 이더텟 인터페이스들(예컨대, 도시된 바와 같이 두 개의 이더넷 인터페이스들)을 이더넷 연결들(125)에서 제공하도록 구성될 수 있다. 프론트 스토리지 인터페이스 커넥터(115)는 U.2 커넥터일 수 있고, U.2 커넥터의 SAS 포트0 및 SAS 포트1 핀들은 이더넷 연결들을 위해 사용될 수 있다.
도 1의 적응형 인터페이스 스토리지 장치는 두 개의 상태들, 제 1 상태 및 제 2 상태에서 동작하도록 구성될 수 있다; 제 1 상태에서, 적응형 인터페이스 스토리지 장치는 프론트 스토리지 인터페이스 커넥터(115)에서 제 1 스토리지 프로토콜(예컨대, "NVMe")에 따라 장치 측 스토리지 인터페이스를 제공하도록 구성되고, 제 2 상태에서, 적응형 인터페이스 스토리지 장치는 프론트 스토리지 인터페이스 커넥터(115)에서 제 2 스토리지 프로토콜(예컨대, "NVMe over Fabrics")에 따라 장치 측 스토리지 인터페이스를 제공하도록 구성될 수 있다.
프론트 멀티플렉서(120)는 두 개의 상이한 장치 측 스토리지 인터페이스들을 지원하기 위해, 제 1 상태 및 제 2 상태에서 상이하게 구성 될 수 있다. 프론트 멀티플렉서(120)는 도 1에 도시된 바와 같이 제 1 멀티플렉서 채널(121)과 제 2 멀티플렉서 채널(122)을 포함 할 수 있다. 제 1 멀티플렉서 채널(121) 및 제 2 멀티플렉서 채널(122) 각각은 이하 더 상세히 논의될 것과 같이 제어 될 수 있다. 몇몇의 실시 예들에서, 프론트 멀티플렉서(120), 예컨대 쿼드 1:2-2:1 멀티플렉서, "Texas Instruments"로부터 입수 가능한 모델 “SN65LVCP114”집적 회로와 같은 신호 컨디셔닝을 포함하는 선형 리 드라이버(redriver)와 같은 단일 집적회로로 구현된다.
본 명세서에서 사용된 바와 같이, 멀티플렉서는 하나의 공통 포트, 둘 이상의 셀렉터블(selectable) 포트들, 및 선택 입력을 갖는 장치이다. 동작 시, 선택 입력에서 수신된 선택 신호에 따라, 멀티플렉서는 셀렉터블 포트들 중 하나의 포트("선택된 포트"로 지칭 될 수 있다)와 공통 포트를 연결한다(즉, 그 사이에서 내부 접속을 만든다). 각 포트는 하나의 레인 폭 또는 여러 레인들의 폭일 수 있다. 포트의 모든 레인들은 입력 레인들 또는 출력 레인들 일 수 있으며, 포트는 입력 레인들 및 출력 레인들의 조합을 포함할 수 있다. (출력 레인을 갖지 않는)공통 입력 포트 및 복수의 셀렉터블 출력 레인들을 포함하는 멀티플렉서는 디멀티플렉서(de-multiplexer)로 지칭 될 수도 있다. 여러 레인 폭을 갖는 공통 포트를 갖는 멀티플렉서는 ("멀티플렉서 채널"로 지칭되는) 복수의 멀티플렉서와 동등할 수 있으며, 각 멀티플렉서 채널은 더 적은 레인들을 갖고(이에 따라 멀티플렉서 채널들의 총 레인 수가 그들과 동등한 멀티플렉서의 레인 수와 같다), 공유된 선택 입력 연결을 갖는다(즉, 각각이 동일한 선택 신호 소스에 연결된 선택 입력을 갖는다). 몇몇의 실시 예들에서, 복수의 멀티플렉서 채널이 단일 집적 회로("Texas Instruments"로부터 입수 가능한 모델 "SN65LVCP114" 집적 회로와 같은)에 포함될 수 있다. 이러한 집적 회로는, 예로서 네 개의 독립적인 채널들(각각이 하나의 레인 폭)을 포함 할 수 있고 각각은 별도의 독립적인 선택 입력을 가지기 때문에 집적 회로는 네 개의 선택 입력들을 가질 수 있다.
이와 같이, 쿼드 1:2-2:1 멀티플렉서, "Texas Instruments"에서 입수할 수 있는 모델 "SN65LVCP114"와 같은 신호 컨디셔닝을 갖는 선형 리드라이버가 채용되는 경우, 단일 멀티플렉서(예컨대, 프론트 멀티플렉서(120)), 또는 두 개의 멀티플렉서 채널들(제 1 멀티플렉서 채널(121) 및 제 2 멀티플렉서 채널(122)) 또는 8개의 멀티플렉서 채널들로서 지칭될 수 있고, 각각은 하나의 레인 폭을 갖는다(함께 네 개의 입력 레인들 및 네 개의 출력 레인들 제공한다).
어댑터블 회로(110)는, 이하 더 구체적으로 설명될 것과 같이, 프론트 스토리지 인터페이스 커넥터(115)에서 장치 측 스토리지 인터페이스 또는 제어 플레인 인터페이스의 구현의 일부를 형성 할 수 있는 제 1 PCIe 엔드포인트(141) 및 제 2 PCIe 엔드포인트(142)를 포함한다. 어댑터블 회로(110)는, 리어 스토리지 인터페이스 커넥터(105)에서 후방 스토리지 인터페이스 커넥터(105)와 연결될 수 있는 고정 인터페이스 스토리지 장치(107)로 호스트 측 스토리지 인터페이스를 구현하기 위한 하나 이상의 PCIe 루트 포인트들(또는, 루트 컴플렉스들)(150)도 포함할 수 있다.
도 2a를 참조하면, 몇몇의 실시 예들에서, 적응형 인터페이스 스토리지 장치가 제 1 상태에서 동작할 때, 제 1 멀티플렉서 채널의 제 1 셀렉터블 포트가 선택되고 제 2 멀티플렉서 채널의 제 1 셀렉터블 포트가 선택된다. 도 2a에서, 다른 환경들(예컨대, 적응형 인터페이스 스토리지 장치가 제 2 상태에서 동작할 때)에서 이들 연결들을 만드는 컨덕터들이 존재함에도 불구하고, 이러한 구성은, 쉬운 이해를 위해, 제 1 멀티플렉서 채널의 제 2 셀렉터블 포트 및 제 2 멀티플렉서 채널의 제 2 셀렉터블 포트에서 끝나는 라인들을 도면으로부터 생략함으로써 도시된다. 제 2 PCIe 엔드포인트(142)는 ((이하에서 더 구체적으로 설명될 것과 같이) 어댑터블 회로(110)의 프로그래밍의 결과로서)존재하지 않거나 (선택되지 않은 제 2 컬티플렉서 채널의 제 2 선택가능한 포트의 결과로서)존재 하지만 사용되지 않을 수 있다. 유사하게, 어댑터블 인터페이스 스토리지 장치가 (어댑터블 회로(110)의 프로그래밍의 결과로서) 제 1 상태에서 동작할 때, 이더넷 연결들(125)은 동작하지 않을 수 있다; 쉬운 이해를 위해, 이더넷 연결들에 의해 채용되는 컨덕터들이 (예컨대, 적응형 인터페이스 스토리지 장치가 제 2 상태에서 동작할 때) 존재할 수 있음에도 불구하고, 이더넷 연결들(125)을 나타내는 (예컨대, 도 1에서) 라인들을 도 2a로부터 생략함으로써 도시된다.
제 1 상태에서, 프론트 스토리지 인터페이스 커넥터(115)에 존재하는 장치 측 스토리지 인터페이스는 NVMe일 수 있다. 적응형 인터페이스 스토리지 장치는 호스트(예컨대, 이하에서 더 구체적으로 설명될 것과 같이, 적응형 인터페이스 스토리지 장치를 수용하는 섀시에 연결된 호스트)로부터 NVMe 명령들을 수신 할 수 있고, 그 명령들은 프론트 멀티플렉서(120), 어댑터블 회로(110), 및 리어 스토리지 인터페이스 커넥터(105)를 통해 고정 인터페이스 스토리지 장치(107)로 전송될 수 있다. 고정 인터페이스 스토리지 장치(107)는 각 명령을 처리하고, 적응형 인터페이스 스토리지 장치가 어댑터블 회로(110), 프론트 멀티플랙서(120), 및 프론트 스토리지 인터페이스 커넥터(115)를 통해 호스트로 전달할 수 있는 명령 응답을 수신된 각 명령에 응답하여 리어 스토리지 인터페이스 커넥터(105)를 통해 전송할 수 있다. 적응형 인터페이스 스토리지 장치는 1x4 NVMe 장치 측 스토리지 인터페이스를 호스트로 제공할 수 있다. 제 1 PCIe 엔드포인트(141)는 1x4 PCIe 엔드포인트일 수 있다; 1x4 NVMe 장치 측 스토리지 인터페이스의 네 개 레인들 중 둘(예를 들어, 첫 번째 두 레인들, 레인 "0" 및 "1")은 제 1 멀티플렉서 채널(121)을 통해 제 1 PCIe 엔드포인트(141)에 연결될 수 있고, 1x4 NVMe 장치 측 스토리지 인터페이스의 네 개의 레인들 중 다른 둘(예컨대, 제 3 및 제 4 레인, 레인들 "2" 및 "3")은 제 2 멀티플렉서 채널(122)을 통해 제 1 PCIe 엔드포인트(141)와 연결될 수 있다.
도 2b를 참조하면, 몇몇의 실시 예들에서, 적응형 인터페이스 스토리지 장치가 제 2 상태에서 동작할 때, 제 1 멀티플렉서 채널의 제 1 셀렉터블 포트가 선택되고 제 2 멀티플렉서 채널의 제 2 셀렉터블 포트가 선택된다. 도 2b에서, (예컨대, 적응형 인터페이스 스토리지 장치가 제 1 상태에서 동작할 때) 다른 환경들에서 이러한 연결들을 만드는 컨덕터들이 존재할 수 있음에도 불구하고, 쉬운 이해를 위해, 이 구성은 제 1 멀티플렉서 채널의 제 2 셀렉터블 포트 및 제 2 멀티플렉서 채널의 제 1 셀렉터블 포트에서 끝나는 라인들을 도면으로부터 생략함으로써 도시된다.
제 2 상태에서, 프론트 스토리지 인터페이스 커넥터(115)에서 제공된 장치 측 스토리지 인터페이스는 하나 이상의 이더넷 연결(125) 상의 "NVMe over Fabrics"일 수 있다. 적응형 인터페이스 스토리지 장치는 이더넷 연결들(125)을 통해 "NVMe over Fabrics" 명령들을 수신하고, 그 명령들은 어댑터블 회로(110) 및 리어 스토리지 인터페이스 커넥터(105)를 통해 고정 인터페이스 저장 장치 (107)로 전달 될 수 있다. 어댑터블 회로(110)는 프론트 스토리지 인터페이스 커넥터(115)에서 채용 된 "NVMe over Fabrics" 스토리지 프로토콜과 리어 스토리지 인터페이스 커넥터(105)에서 채용되는 NVMe 스토리지 프로토콜 사이의 변환을 위한 이더넷-NVMe 브리지(210)를 포함할 수 있다.
적응형 인터페이스 스토리지 장치가 제 1 상태에서 동작 할 때와 같이, 적응형 인터페이스 스토리지 장치가 제 2 상태에서 동작 할 때, 고정 인터페이스 스토리지 장치(107)는 스토리지 장치(107)가 수신한 각 명령을 처리하여 각각의 수신된 명령에 대해 리어 스토리지 인터페이스 커넥터(105)를 통해 적응형 인터페이스 스토리지 장치가 어댑터블 회로(110) 및 프론트 스토리지 인터페이스 커넥터(115)를 통해 호스트로 되돌려 전송할 수 있는 명령 응답을 전송할 수 있다. 적응형 인터페이스 스토리지 장치는 "NVMe over Fabrics" 장치 측 스토리지 인터페이스를 호스트로 제공할 수 있다.
적응형 인터페이스 스토리지 장치가 제 2 상태에서 동작 할 때, 제 1 PCIe 엔드포인트(141)는 1x4 PCIe 엔드포인트 일 수 있고 제 2 PCIe 엔드포인트(142)도 1x4 PCIe 엔드포인트 일 수 있다; 제 1 PCIe 엔드포인트(141) 및 제 2 PCIe 엔드포인트(142)가 함께 제 1 프론트 스토리지 인터페이스 커넥터(115)에서 제 1 멀티플랙서 채널(121) 및 제 2 멀티플랙서 채널(122)을 통해 제어 플레인 동작들을 위한 2x2(투 바이 투) PCIe 링크들을 제공할 수 있다. 이러한 제어 플레인 동작들은, 예로서, 고정 인터페이스 저장 장치(107)의 소거 코드들을 업데이트하거나 적응형 인터페이스 스토리지 장치에서 펌웨어를 업그레이드하는 것을 포함 할 수 있다.
도 2a 및 도 2b로부터 보이듯이, 제 1 멀티플렉서 채널(121)의 상태는 적응형 인터페이스 스토리지 장치의 제 1 상태 및 적응형 인터페이스 저장 장치의 제 2 상태에서 동일 할 수 있다(그리고, 제 1 멀티플렉서 채널(121)의 제 2 셀렉터블 포트는 "연결되지 않을 수 있다”, 즉, 다른 어떤 구성요소와 연결되지 않을 수 있다). 제 2 멀티플렉서 채널(122)을 통해 연결된 PCIe 레인들에 지연 균등화를 제공하기 위한 시스템에 포함될 수 있다. 적응형 인터페이스 스토리지 장치가 제 1 상태서 동작할 때 및 적응형 스토리지 장치가 제 2 상태에서 동작할 때 모두, 적응형 인터페이스 스토리지 장치는 호스트 측 "1x4 NVMe" 스토리지 인터페이스를 고정 인터페이스 스토리지 장치(107)로 제공하고, 이후 장치 측 "1x4 NVMe" 스토리지 인터페이스를 적응형 인터페이스 스토리지 장치에 제공할 수 있다.
도 3a 및 3b를 참조하면, 몇몇의 실시 예들에서, 이상 언급된 바와 같이, 적응형 인터페이스 스토리지 장치가 섀시에 설치된다. 적응형 인터페이스 스토리지 장치는 적응형 인터페이스 스토리지 장치가 제 1 상태 및 제 2 상태 사이에서 선택하기 위한 신호를 수신하는 핀(예컨대, 프론트 스토리지 인터페이스 커넥터(115)가 U.2 커넥터인 경우, U.2 커넥터의 "E6"핀)을 가질 수 있다. 섀시는, 제 1 상태에서 동작할 적응형 인터페이스 스토리지 장치로 신호하기 위한 접지 전압(도 3a에서와 같이), 또는 제 2 상태에서 동작할 적응형 인터페이스 스토리지 장치로 신호하기 위한 "Vdd"(도 3b에서와 같이)에 핀을 연결하는 배선(wiring)을 가질 수 있다. 이하 더 구체적으로 설명될 것과 같이, 적응형 인터페이스 스토리지 장치의 회로는 프론트 멀티플랙서(120)를 세팅하고 어댑터블 회로(110)를 프로그래밍함으로써 적응형 인터페이스 스토리지 장치가 신호(예컨대, "E6"핀에서 수신된 신호)에 의해 식별된 상태에서 동작하게 할 수 있다.
도 4를 참조하면, 몇몇의 실시 예들에서, (어댑터블 회로(110)의 구성 포트(예컨대, 어댑터블 회로(110)의 SPI(Serial Peripheral Interface) 구성포트)를 통해) 시작될 때 어댑터블 회로(110)에 의해 로드된 비트파일들은 적응형 인터페이스 스토리지 장치가 동작중인 때의 상태에 기초하여 선택된다. 예로서, 적응형 인터페이스 스토리지 장치가 제 1 상태에서 동작할 때, 비트파일 멀티플렉서(410)는 어댑터블 회로(110)의 구성 포트를 제 1 상태에서 동작하기 위한 어댑터블 회로(110)를 구성하기 위한 비트파일을 저장하는 제 1 메모리(421)(예컨대, SPI 플래시 메모리)와 연결시키고, 제 2 상태에서, 비트파일 멀티플렉서(410)는 어댑터블 회로(110)의 구성 포트를 제 2 상태에서 동작하기 위한 어댑터블 회로(110)를 구성하기 위한 비트파일들을 저장하는 제 2 메모리(422)(예컨대, SPI 플래시 메모리)와 연결시킬 수 있다. 이와 같이, 메모리(421)는 제 1 상태를 위한 비트파일들만을 저장할 수 있고, 메모리(422)는 제 2 상태를 위한 비트파일들만을 저장할 수 있다. 제 1 메모리(421) 및 제 2 메모리(422) 각각의 비트파일들중 하나는 PCIe 부분을 포함할 수 있으며, PCIe 부분은 어댑터블 회로(110)로 읽히고 먼저 구현 될 수 있으며, PCIe 엔드포인트들(141 및 142) 및 루트 포인트(150)가 PCIe 링크 트레이닝에 참여하도록 제 시간에 구성되게 한다. 어댑터블 회로(110)의 나머지는, PCIe 링크 트레이닝이 발생하는 동안 또는 PCIe 링크 트레이닝이 성공적으로 완료된 후에, 또는 PCIe 트레이닝 동안 및 PCIe 트레이닝 이후 모두에 구성될 수 있다.
(프론트 멀티플랙서(120)에 의해 생성되는 연결들을 어댑터블 회로(110)에 프로그래밍하는 대신) 외부 하드웨어 프론트 멀티플랙서(120)를 사용하는 것은, 어댑터블 회로(110)를 구성하는 것이 PCIe 링크들의 훈련을 위해 PCIe 표준에 의해 할당된 시간 보다 긴 시간을 소모하는 경우에 발생할 수 있는 문제들을 회피할 수 있다.
도 5를 참조하면, 적응형 인터페이스 고 가용성 스토리지 장치의 몇몇 실시 예들에서, 어댑터블 회로(110)는, 리어 멀티플렉서(520)를 통해 고정 인터페이스 스토리지 장치(107)와 연결되는 두 개의 PCIe 루트 포인트들(150)을 포함한다. 리어 멀티플렉서(520)는 제 1 멀티플렉서 채널(521) 및 제 2 멀티플렉서 채널(522)을 포함한다. 몇몇의 실시 예들에서, 고정 인터페이스 스토리지 장치(107)는 고 가용성 지속형 스토리지 장치, 즉 두 개의 분리된 장치 측 스토리지 인터페이스들을 제공하는 지속형 스토리지 장치이고, 따라서 고정 인터페이스 스토리지 장치(107)가 두 개의 호스트들과 연결되면(두 개의 호스트들 각각은 장치 측 스토리지 인터페이스들 각각과 연결되기 시작한다), 지속형 스토리지 장치에 저장된 데이터는 다른 호스트를 통해 계속 접근 가능할 것이기 때문에, 한 호스트의 실패는 지속형 스토리지 장치(107)에 저장된 데이터의 접근하는 것의 불능을 낳지는 않을 것이다.
이하 더 구체적으로 설명될 것과 같이, 도 5의 실시 예는 적응형 인터페이스 고 가용성 스토리지 장치가, 듀얼-포트 동작을 지원하고, 그러한 고정 인터페이스 스토리지 장치(107)가 리어 스토리지 인터페이스 커넥터(105)에 연결될 때 듀얼-포트 프론트 스토리지 인터페이스 커넥터(115)에서의 동작을 지원하는 고정 인터페이스 스토리지 장치(107)를 사용할 수 있도록 할 수 있다.
도 6a는 싱글-포트 모드에서 동작하도록 구성되는 도 5의 실시 예를 보여준다. 싱글-포트 모드에서, 제 1 멀티플렉서 채널(521)의 제 1 셀렉터블 포트가 선택되고, 재 2 멀티플렉서 채널(522)의 제 1 셀렉터블 포트가 선택되고, 적응형 인터페이스 고 가용성 스토리지 장치는, 리어 멀티플렉서(520)를 통해 만들어지는 고정 인터페이스 스토리지 장치(107)로의 연결과 함께, 도 1의 적응형 인터페이스 스토리지 장치와 동일한 방식으로 동작할 수 있다. (고정 인터페이스 스토리지 장치(107)에 대한) 리어 스토리지 인터페이스가 1x4 NVMe이면, NVMe 연결의(즉, PCIe 연결의) 두 개의 레인들은 제 1 멀티플렉서 채널(521)에 의해 전달될 수 있고, PCIe 연결의 다른 두 개의 레인들은 제 2 멀티플렉서 채널(522)에 의해 전달될 수 있다. 그러므로, 도 1의 실시 예의 제 1 상태 및 제 2 상태는, 적응형 인터페이스 고 가용성 스토리지 장치에 대한(즉, 고 가용성 동작을 지원하는 성능을 갖는 적응형 인터페이스 스토리지 장치에 대한), "제 1 싱글-포트 상태", 및 "제 2 싱글-포트 상태)"로 각각 지칭될 수 있다.
도 6b는 듀얼-포트 모드에서 동작하도록 구성되는 도 5의 실시 예를 보여준다. 듀얼-포트 모드에서, 제 1 멀티플렉서 태널(521)의 제 1 셀렉터블 포트가 선택되고, 제 2 멀티플렉서 채널(522)의 제 2 셀렉터블 포트가 선택된다. 듀얼-포트 모드에서, 장치 측 스토리지 인터페이스가 NVMe-oF이면(즉, "제 2 듀얼-포트 상태"에서), 듀얼-포트 모드에서, 프론트 스토리지 인터페이스 커넥터(115)에서 적응형 인터페이스 고 가용성 스토리지 장치는 두 개의 이더넷 연결들(125)을 제공한다(예컨대, 도 6b에 보이듯이). 두 개의 이더넷 연결들(125) 중 하나를 통해 수신되는 각 명령은 어댑터블 회로(110)를 통해, 멀티플렉서 채널들(521 및 522), 듀얼-포트 고정 인터페이스 스토리지 장치(107)의 각 포트로 전송되고, 듀얼-포트 고정 인터페이스 스토리지 장치(107)의 포트에 의해 전송되는 각 명령 완료는 멀티플렉서 채널들(521 및 522), 어댑터블 회로(110), 및 두 개의 이더넷 연결들(125) 각각을 통해 각각의 호스트(두 개의 이더넷 연결들(125)에 연결된(예컨대, 섀시를 통해))로 전송된다.
듀얼-포트 모드에서, 장치 측 스토리지 인터페이스가 NVMe이면(즉, 제 1 듀얼-포트 상태에서), 제 1 프론트 멀티플렉서(120)의 제 1 멀티플렉서 채널(121)의 제 1 셀렉터블 포트가 선택되고, 프론트 멀티플렉서(120)의 제 2 멀티플렉서 채널(122)의 제 2 셀렉터블 포트가 선택된다(제 2 싱글-포트 상태, 및 제 2 듀얼-포트 상태에서와 같이). 이후, 적응형 인터페이스 고 가용성 스토리지 장치는, 듀얼-포트 NVMe-oF인 프론트 스토리지 인터페이스 커넥터(115)에서 스토리지 인터페이스에 대해 이상에서 설명된 것과 유사한 방식으로, PCIe 엔드 포인트들(141) 각각에 의해 제공되는 두 개의 NVMe 포트들 각각을 통해, 프론트 스토리지 인터페이스 커넥터(115)에서 듀얼-포트 NVMe를 제공한다.
리어 스토리지 인터페이스 커넥터(105)가 U.2 커넥터인 경우, 이후 리어 멀티플렉서(520)의 선택 입력은 리어 스토리지 인터페이스 커넥터(105)의 E25핀에 의해 제어될 수 있다. 고정 인터페이스 스토리지 장치(107)가 듀얼-포트 동작을 지원하는 경우 고정 인터페이스 스토리지 장치(107)는 E25 핀을 로우로 풀(pull)하도록 구성될 수 있고, 따라서, E25 핀이 로우일 때, 적응형 인터페이스 고 가용성 스토리지 장치는 리어 멀티플렉서(520)를 구성할 수 있다. 프론트 멀티플렉서(120)에 대한 경우에서와 같이, 제 1 리어 멀티플렉서 (520)의 제 1 멀티플렉서 채널(521)은 연결되지 않은 제 2 셀렉터블 포트를 가질 수 있고, 리어 멀티플렉서(520)의 제 1 멀티플렉서 채널(521)은 제 2 멀티플렉서 채널(522)을 통해 연결되는 PCIe 레인들과 지연 균등화를 제공할 수 있다. 듀얼-포트 고정 인터페이스 스토리지 장치(107)의 각 포트는 1x2 PCIe 포트일 수 있고, 리어 멀티플렉서(520)는 "Texas Instruments"로부터 입수 가능한 모델 "SN65LVCP114" 집적 회로일 수 있다. 몇몇의 실시 예들에서, 리어 멀티플렉서(520)는 두 개의 모델 "SN65LVCP114" 집적 회로들 대신 구현되고, 멀티플렉서 채널들(521 및 522) 각각은 4 개의 PCIe 레인들을 전달하도록 구성되고, 적응형 인터페이스 고 가용성 스토리지 장치는 각 포드가 1x4 PCIe 포트인 듀얼-포트 고정 인터페이스 스토리지 장치(107)를 수용할 수 있다. 이러한 실시 예에서, 루프 포인트들(150) 중 하나(도 5의 위쪽 루트 포인트)는 1x8 싱글-포트 고정 인터페이스 스토리지 장치(107)가 리어 스토리지 인터페이스 커넥터(105)와 연결될 때 충분한 레인의 수를 제공하기 위한 1x8 루트 포트일 수 있다. 몇몇의 실시 예들에서, 8 개의 레인들을 전달하기 위해 적절한 프론트 스토리지 인터페이스 커넥터(115)(예컨대, X8 PCIe 커넥터 또는 SFF-TA 커넥터)가 사용된다; 이 경우, 프론트 멀티플렉서(120)가 두 개의 모델 "SN65LVCP114" 집적 회로들로서 구현될 수도 있다.
비록 여기에서 “제 1”“제 2”“제 3”등의 용어들은 다양한 요소들, 성분들, 영역들, 층들 및/또는 섹션들을 설명하기 위해 사용되지만, 이러한 요소들, 성분들, 영역들, 층들 및/또는 섹션들은 이러한 용어들로 인해 제한되지 않는 것으로 이해될 것이다. 이러한 용어들은 다른 요소, 성분, 영역, 층, 또는 섹션으로부터 하나의 요소, 구성, 영역, 층 또는 섹션을 구별하기 위해 사용된다. 따라서, 후술하는 제 1 구성 요소, 성분, 영역, 층, 또는 섹션은 발명 개념의 사상 및 범위를 벗어나지 않고, 제 2 구성 요소, 성분, 영역, 층, 또는 섹션을 지칭 할 수 있다.
하나의 요소 또는 도면에서 도시된 다른 구성 요소(들) 또는 특징(들)과의 특징적인 관계를 설명하기 위한 설명을 용이하게 하기 위해 “아래의”, “아래”, “낮은”, “특정 부분 아래”, “위에”, “상부”와 같은 공간적이고 상대적인 용어들이 여기에서 사용될 수 있다. 공간적이고 상대적인 용어들은 도면에서 묘사된 방향에 더해 사용 또는 동작에서 장치의 다른 방향들을 포함하도록 의도된 것이 이해될 것이다. 예를 들면, 만약 도면의 장치가 뒤집어지면, 다른 구성 요소들 또는 특징들의 “아래” 또는 “아래의” 또는 “특정 부분 아래”로 설명된 구성요소들은 다른 구성 요소들 또는 특징들의 “위로” 맞춰지게 된다. 따라서, “아래의” 또는 “특정 부분 아래”의 예시적인 용어들은 위 또는 아래 방향 모두를 포함할 수 있다. 장치는 다르게 맞춰질 수 있으며(예를 들면, 90도 도는 다른 방향으로 회전됨) 이에 따라 공간적으로 상대적인 기술어들은 그에 따라 해석되어야 한다. 또한, 두 층들 “사이에”로 지칭될 때, 두 층들 사이에 하나의 층만이 있거나 하나 이상의 사이의 층들도 존재할 수 있다는 것 또한 이해될 것이다.
본 명세서에서 사용된 용어들은 단지 특정한 실시 예들을 설명하기 위한 것이고, 발명의 개념을 제한하려는 것으로 의도되지 않는다. 본 명세서에서 사용된 바와 같이, “대체로”, “약” 용어 그리고 이와 유사한 용어들은 근사치의 용어들로서 사용되고, 정도의 용어들로서 사용되지 않고. 본 발명의 당업자에 의해 식별되는 측정된 또는 계산된 값들의 고유한 변동들을 고려하도록 의도된다.
본 명세서에서 사용되는 바와 같이, 문맥상 명백히 다르게 지시하지 않는 한 단수 형태는 본 발명의 개념의 설명 및 부가된 청구항에 사용될 때, 복수의 형태를 포함하는 것으로 의도된다. 그리고 “포함하는” 또는 “포함하며, 한정되지 않는”의 용어가 본 명세서에 사용되는 경우, 기술된 특징, 영역, 숫자, 단계, 동작, 구성, 및/또는 부품들의 존재를 명기하는 것이며, 이들의 하나 또는 그 이상의 다른 특징, 숫자, 단계, 동작, 구성, 부품, 및/또는 그룹의 존재 또는 부가를 배제하지 않는 것으로 더 이해되어야 한다. 본 명세서에서 사용되는 것과 같이, “및/또는” 용어는 하나 이상의 관련되어 나열된 아이템들의 임의의 및 모든 조합들을 포함한다. “적어도 하나”와 같은 표현들은 요소들 전체 리스트를 수정하고 그리고 리스트의 개별 요소들을 수정하지 않는다. 또한, "할 수 있다"의 사용은 본 발명의 실시 예들을 설명할 때 "본 발명의 하나 이상의 실시 예들"을 지칭한다. 또한, "예시적인" 용어는 예시 또는 실시 예를 지칭하도록 의도된다.본 명세서에서 사용된 바와 같이, “사용하다”, “사용하는”, 및 “사용된” 용어들은 “이용하다”, “이용하는”, 그리고 “이용된” 용어들의 동의어로 각각 간주 될 수 있다.
구성요소 또는 레이어가 다른 구성요소 또는 레이어와 "위에 있다", "연결된다", "결합된다", 또는 "인접하다"라고 언급될 때는, 다른 구성요소 또는 레이어 상에 직접적으로 있거나, 연결되거나, 결합되거나 인접할 수 있고, 또는 하나 이상의 사이에 위치하는 구성요소들 또는 레이어들이 존재할 수 있다. 반면, 구성요소가 다른 구성요소 또는 레이어에 “직접적으로 위에 있다”, “직접적으로 연결된다”, “직접적으로 결합된다”, 또는 “바로 인접한다”라고 언급될 때는, 사이에 위치하는 구성요소들 또는 레이어들이 존재하지 않는다.
본 명세서에서 나열된 임의의 수의 범위는 나열된 범위 내에 포함된 동일한 수의 정확성의 모든 하위 범위들을 포함하도록 의도된다. 예로서, “에서 10.0”의 범위는 나열된 최소 값 1.0과 나열된 최대 값 10.0 사이의(그리고 포함된) 모든 하위 범위들을 포함하도록, 즉, 예로서, 2.4 에서 7.6과 같이, 1.0와 같거나 큰 최소 값 및 10.0과 같거나 작은 최소 값을 갖는 하위 그룹들을 포함하도록 의도된다. 본 명세서에서 나열된 임의의 최대 수의 제한은 여기에 포함되는 모든 더 낮은 수의 제한들을 포함하도록 의도되고, 본 명세서에서 나열된 임의의 최소 수의 제한은 여기에 포함된 모든 더 높은 수의 제한들을 포함하도록 의도된다.
본 명세서에서 적응형 인터페이스 고 가용성 스토리지 장치의 예시적인 실시 예들이 구체적으로 설명되고 도시되었으나, 많은 수정들과 변형들이 당업자에게 명확할 것이다. 따라서, 본 개시의 원리들에 따라 설명되는 적응형 인터페이스 고 가용성 스토리지 장치가 본 명세서에서 구체적으로 설명되는 것 외의 실시 예가 구현될 수 있다는 것이 이해될 것이다. 본 발명은 이하의 청구항들 및 그것과 동등한 것들에 의해서도 정의된다.
Claims (10)
- 장치는:
제1 스토리지 인터페이스;
상기 제1 스토리지 인터페이스와 연결되는 제1 로직;
상기 제1 로직과 연결되는 어댑터블 회로; 및
상기 어댑터블 회로와 연결되는 제2 로직을 포함하고,
상기 제1 로직은:
상기 제1 스토리지 인터페이스와 연결된 공통 포트를 포함하는 제1-제1 채널; 및
제1-제2 채널,
상기 제1-제2 채널은:
상기 제1 스토리지 인터페이스와 연결된 공통 포트;
상기 어댑터블 회로의 제1 루트 포트와 연결된 제1-제1 셀렉터블 포트; 및
상기 어댑터블 회로의 제2 루트 포트와 연결된 제1-제2 셀렉터블 포트를 포함하고,
상기 제1 루트 포트 및 상기 제2 루트 포트는 프로토콜에 기초하며,
상기 제2 로직은:
제2-제1 채널; 및
제2-제2 채널을 포함하고,
상기 제2-제2 채널은:
상기 제1 루트 포트와 연결된 제2-제1 셀렉터블 포트; 및
상기 제2 루트 포트와 연결된 제2-제2 셀렉터블 포트를 포함하고,
상기 제1 로직의 상기 제1-제2 채널의 상기 제1-제1 셀렉터블 포트 또는 상기 제1-제2 셀렉터블 포트 및 상기 제2 로직의 상기 제2-제2 채널의 상기 제2-제1 셀렉터블 포트 또는 상기 제2-제1 셀렉터블 포트의 선택에 기초하여 싱글-포트 상태 또는 듀얼-포트 상태에서 동작하도록 구성된 장치. - 제 1 항에 있어서,
상기 장치는:
상기 싱글-포트 상태에서, 상기 제1 스토리지 인터페이스에서 스토리지 프로토콜에 따라 싱글-포트 호스트 측 스토리지 인터페이스를 제공하고,
상기 듀얼-포트 상태에서 상기 제1 스토리지 인터페이스에서 상기 스토리지 프로토콜에 따라 듀얼-포트 호스트 측 스토리지 인터페이스를 제공하도록 구성되고,
상기 스토리지 프로토콜은 NVMe(Nonvoaltile Memory express)인 장치. - 제 2 항에 있어서,
상기 제1 로직의 상기 제1-제1 채널은 상기 제1 루트 포트와 연결된 제1 셀럭터블 포트를 더 포함하고,
상기 제1 로직의 상기 제1-제1 채널은 제2 셀렉터블 포트를 더 포함하고, 상기 제2 셀렉터블 포트는 연결되어 있지 않으며,
상기 싱글-포트 상태에서, 상기 제1 로직의 상기 제1-제1 채널의 상기 제1 셀렉터블 포트가 선택되고,
상기 듀얼-포트 상태에서, 상기 제1 로직의 상기 제1-제1 채널의 상기 제2 셀렉터블 포트가 선택되는 장치. - 제 3 항에 있어서,
상기 싱글-포트 상태에서, 상기 제1 로직의 상기 제1-제2 채널의 상기 제1-제1 셀렉터블 포트가 선택되고,
상기 듀얼-포트 상태에서, 상기 제1 로직의 상기 제1-제2 채널의 상기 제1-제2 셀렉터블 포트가 선택되는 장치. - 제 1 항에 있어서,
상기 제1 스토리지 인터페이스에 연결되는 고정 인터페이스 스토리지 장치를 더 포함하고, 상기 제1 스토리지 인터페이스는 표준 커넥터 및 상기 싱글-포트 상태와 상기 듀얼 포트 상태 사이에서 선택하기 위한 신호를 수신하도록 구성된 상태 제어 입력을 포함하고,
상기 제1 스토리지 인터페이스는 듀얼 포트 인에이블 핀을 포함하는 커넥터를 포함하는 장치. - 제 1 항에 있어서,
상기 싱글-포트 상태는 제1 싱글-포트 상태이고,
상기 듀얼-포트 상태는 제1 듀얼-포트 상태이며,
상기 장치는:
제2 싱글-포트 상태 또는 제2 듀얼-포트 상태에서도 동작하도록 구성되고,
상기 제1 싱글-포트 상태에서, 상기 제2 로직 및 스토리지 장치와 연결된 제2 스토리지 인터페이스에서 장치 측 NVMe 스토리지 인터페이스를 제공하고,
상기 제1 듀얼-포트 상태에서, 상기 제2 스토리지 인터페이스에서 장치 측 NVMe 스토리지 인터페이스를 제공하고,
상기 제2 싱글-포트 상태에서, 상기 제1 스토리지 인터페이스에서 상기 스토리지 프로토콜에 따라 싱글-포트 호스트 측 스토리지 인터페이스를 제공하고, 상기 제2 스토리지 인터페이스에서 장치 측 NVMeoF(NVMe over Fabrics) 스토리지 인터페이스를 제공하며,
상기 제2 듀얼-포트 상태에서, 상기 제1 스토리지 인터페이스에서 상기 스토리지 프로토콜에 따라 듀얼-포트 호스트 측 스토리지 인터페이스를 제공하고, 상기 제2 스토리지 인터페이스에서 장치 측 NVMeoF(NVMe over Fabrics) 스토리지 인터페이스를 제공하는 장치. - 제 6 항에 있어서,
상기 어댑터블 회로는 제 1 PCIe(Peripheral Component Interconnect express) 엔드 포인트 및 제 2 PCIe 엔드 포인트를 포함하고,
상기 제2 로직의 상기 제2-제1 채널은 상기 제2 스토리지 인터페이스와 연결된 공통 포트를 더 포함하고,
상기 제2 로직의 상기 제2-제2 채널은 상기 제2 스토리지 인터페이스와 연결된 공통 포트를 더 포함하며,
상기 제2 로직의 상기 제2-제2 채널의 상기 제2-제1 셀렉터블 포트는 상기 제1 PCIe 엔드 포인트와 더 연결되고,
상기 제2 로직의 상기 제2-제2 채널의 상기 제2-제2 셀렉터블 포트는 상기 제2 PCIe 엔드 포인트와 더 연결되는 장치. - 제 7 항에 있어서,
상기 제2 로직의 상기 제2-제1 채널은 상기 제1 PCIe 엔드 포인트와 연결된 제1 셀렉터블 포트를 더 포함하고,
상기 제2 로직의 상기 제2-제1 채널은 제2 셀렉터블 포트를 더 포함하며, 상기 제2 셀렉터블 포트는 연결되어 있지 않고,
상기 제1 싱글-포트 상태, 상기 제1 듀얼-포트 상태, 상기 제2 싱글-포트 상태, 및 상기 제2 듀얼-포트 상태에서:
상기 제2 로직의 상기 제2-제1 채널의 상기 제1 셀렉터블 포트가 선택되고,
상기 제1 로직의 상기 제1-제1 채널의 제1 셀렉터블 포트가 선택되는 장치. - 제 7 항에 있어서,
상기 제1 싱글-포트 상태에서:
상기 제2 로직의 상기 제2-제2 채널의 상기 제2-제1 셀렉터블 포트가 선택되고, 상기 제1 로직의 상기 제1-제2 채널의 상기 제1-제1 셀렉터블 포트가 선택되며
상기 제1 듀얼-포트 상태에서:
상기 제2 로직의 상기 제2-제2 채널의 상기 제2-제2 셀렉터블 포트가 선택되고, 상기 제1 로직의 상기 제1-제2 채널의 상기 제1-제2 셀렉터블 포트가 선택되며,
상기 제2 싱글-포트 상태에서:
상기 제2 로직의 상기 제2-제2 채널의 상기 제2-제2 셀렉터블 포트가 선택되고, 상기 제1 로직의 상기 제1-제2 채널의 상기 제1-제1 셀렉터블 포트가 선택되며
상기 제2 듀얼-포트 상태에서:
상기 제2 로직의 상기 제2-제2 채널의 상기 제2-제2 셀렉터블 포트가 선택되고, 상기 제1 로직의 상기 제1-제2 채널의 상기 제1-제2 셀렉터블 포트가 선택되며,
상기 제2 싱글-포트 상태 및 상기 제2 듀얼-포트 상태에서, 상기 제2 스토리지 인터페이스에서 PCIe 제어 플레인 인터페이스를 제공하도록 구성된 장치. - 장치는:
제1 스토리지 인터페이스;
상기 제1 스토리지 인터페이스와 연결되는 제1 로직;
상기 제1 로직과 연결되는 어댑터블 회로;
상기 어댑터블 회로와 연결되는 제2 로직; 및
상기 제2 로직과 연결되는 제2 스토리지 인터페이스를 포함하고,
상기 제1 로직은:
제1-제1 채널; 및
제1-제2 채널,
상기 제1-제2 채널은:
상기 어댑터블 회로의 제1 포트와 연결된 제1-제1 셀렉터블 포트; 및
상기 어댑터블 회로의 제2 포트와 연결된 제1-제2 셀렉터블 포트를 포함하고,
상기 제2 로직은:
제2-제1 채널; 및
제2-제2 채널을 포함하고,
상기 제2-제2 채널은:
상기 어댑터블 회로의 제1 루트 포트와 연결된 제2-제1 셀렉터블 포트; 및
상기 어댑터블 회로의 제2 루트 포트와 연결된 제2-제2 셀렉터블 포트를 포함하고,
상기 장치는 제1 싱글-포트 상태, 제2 싱글-포트 상태, 제1 듀얼-포트 상태, 또는 제2 듀얼-포트 상태에서 동작하도록 구성되며,
상기 제 1 싱글-포트 상태에서, 상기 제2 로직의 상기 제2-제2 채널의 상기 제2-제1 셀렉터블 포트 및 상기 제1 로직의 상기 제1-제2 채널의 상기 제1-제1 셀렉터블 포트를 선택하여 상기 제2 스토리지 인터페이스에서 장치 측 NVMe 스토리지 인터페이스를 제공하고,
상기 제 1 듀얼-포트 상태에서, 상기 제2 로직의 상기 제2-제2 채널의 상기 제2-제2 셀렉터블 포트 및 상기 제1 로직의 상기 제1-제2 채널의 상기 제1-제2 셀렉터블 포트를 선택하여 상기 제2 스토리지 인터페이스에서 상기 장치 측 NVMe 스토리지 인터페이스를 제공하도록 구성된 장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020220186195A KR20230002257A (ko) | 2018-03-09 | 2022-12-27 | 적응형 인터페이스 고 가용성 스토리지 장치 |
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201862641248P | 2018-03-09 | 2018-03-09 | |
| US62/641,248 | 2018-03-09 | ||
| US16/020,938 | 2018-06-27 | ||
| US16/020,938 US10409760B1 (en) | 2018-03-09 | 2018-06-27 | Adaptive interface high availability storage device |
| KR1020190025988A KR102444327B1 (ko) | 2018-03-09 | 2019-03-06 | 적응형 인터페이스 고 가용성 스토리지 장치 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020190025988A Division KR102444327B1 (ko) | 2018-03-09 | 2019-03-06 | 적응형 인터페이스 고 가용성 스토리지 장치 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020220186195A Division KR20230002257A (ko) | 2018-03-09 | 2022-12-27 | 적응형 인터페이스 고 가용성 스토리지 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20220127798A KR20220127798A (ko) | 2022-09-20 |
| KR102483890B1 true KR102483890B1 (ko) | 2023-01-02 |
Family
ID=67844523
Family Applications (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020190025988A KR102444327B1 (ko) | 2018-03-09 | 2019-03-06 | 적응형 인터페이스 고 가용성 스토리지 장치 |
| KR1020220115131A KR102483890B1 (ko) | 2018-03-09 | 2022-09-13 | 적응형 인터페이스 고 가용성 스토리지 장치 |
| KR1020220186195A KR20230002257A (ko) | 2018-03-09 | 2022-12-27 | 적응형 인터페이스 고 가용성 스토리지 장치 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020190025988A KR102444327B1 (ko) | 2018-03-09 | 2019-03-06 | 적응형 인터페이스 고 가용성 스토리지 장치 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020220186195A KR20230002257A (ko) | 2018-03-09 | 2022-12-27 | 적응형 인터페이스 고 가용성 스토리지 장치 |
Country Status (3)
| Country | Link |
|---|---|
| US (4) | US10409760B1 (ko) |
| KR (3) | KR102444327B1 (ko) |
| CN (1) | CN110245098B (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US12001376B2 (en) | 2018-03-09 | 2024-06-04 | Samsung Electronics Co., Ltd. | Adaptive interface high availability storage device |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111104360B (zh) * | 2019-11-30 | 2021-08-10 | 北京浪潮数据技术有限公司 | 一种基于NVMe协议的固态硬盘 |
| US11182312B2 (en) | 2020-04-02 | 2021-11-23 | Micron Technology, Inc. | Memory sub-system manufacturing mode |
| US11656770B2 (en) | 2020-04-14 | 2023-05-23 | Samsung Electronics Co., Ltd. | Systems, methods, and apparatus for supporting multiple connectors on storage devices |
| CN113485768B (zh) * | 2021-07-13 | 2022-08-19 | 湖南国科微电子股份有限公司 | 一种phy参数配置装置及ssd |
| US11853555B2 (en) * | 2021-10-11 | 2023-12-26 | Western Digital Technologies, Inc. | NVMe dual port enterprise SSD optimization |
| CN115061958A (zh) * | 2022-07-05 | 2022-09-16 | 中国长城科技集团股份有限公司 | 一种硬盘识别方法、识别系统、存储介质和计算机设备 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20170212858A1 (en) | 2016-01-27 | 2017-07-27 | Quanta Computer Inc. | System for switching between a single node pcie mode and a multi-node pcie mode |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102098541B (zh) * | 2010-12-11 | 2012-12-05 | 福州大学 | 码流复用器构成装置 |
| US8589723B2 (en) * | 2010-12-22 | 2013-11-19 | Intel Corporation | Method and apparatus to provide a high availability solid state drive |
| US8514613B1 (en) * | 2011-06-23 | 2013-08-20 | Altera Corporation | Memory elements with a configurable number of ports |
| US9142272B2 (en) * | 2013-03-15 | 2015-09-22 | International Business Machines Corporation | Dual asynchronous and synchronous memory system |
| CN103399827B (zh) * | 2013-07-25 | 2015-11-25 | 华为技术有限公司 | 存储装置、执行访问操作的系统和方法 |
| US9165639B2 (en) | 2013-11-11 | 2015-10-20 | Rambus Inc. | High capacity memory system using standard controller component |
| JP6287321B2 (ja) * | 2014-02-24 | 2018-03-07 | 富士通株式会社 | 情報処理装置、情報処理方法、および情報処理プログラム |
| US9852034B2 (en) * | 2014-03-24 | 2017-12-26 | International Business Machines Corporation | Efficient high availability for a SCSI target over a fibre channel |
| US9311990B1 (en) * | 2014-12-17 | 2016-04-12 | Stmicroelectronics International N.V. | Pseudo dual port memory using a dual port cell and a single port cell with associated valid data bits and related methods |
| US10102092B2 (en) * | 2015-03-02 | 2018-10-16 | Rohde & Schwarz Gmbh & Co. Kg | Testing front end module, testing methods and modular testing systems for testing electronic equipment |
| TWI536179B (zh) * | 2015-07-02 | 2016-06-01 | 緯創資通股份有限公司 | 連接電路及具有該連接電路之計算機系統 |
| US9858161B2 (en) | 2015-10-27 | 2018-01-02 | International Business Machines Corporation | Implementing cable failover in multiple cable PCI express IO interconnections |
| US10289588B2 (en) * | 2016-06-30 | 2019-05-14 | Quanta Computer Inc. | Riser card |
| CN109844725B (zh) | 2016-07-01 | 2023-07-25 | 英特尔公司 | 点对点互连中的非对称通道 |
| CN107689252B (zh) * | 2016-08-03 | 2021-07-30 | 西门子(深圳)磁共振有限公司 | 核磁共振扫描控制装置、方法和核磁共振扫描仪 |
| KR20180016680A (ko) | 2016-08-04 | 2018-02-19 | 삼성전자주식회사 | 저장 장치, 그것을 테스트 하는 테스트 시스템 및 방법 |
| US9947070B2 (en) | 2016-09-08 | 2018-04-17 | Dell Products L.P. | GPU that passes PCIe via displayport for routing to a USB type-C connector |
| US10409760B1 (en) * | 2018-03-09 | 2019-09-10 | Samsung Electronics Co., Ltd. | Adaptive interface high availability storage device |
-
2018
- 2018-06-27 US US16/020,938 patent/US10409760B1/en active Active
-
2019
- 2019-03-06 KR KR1020190025988A patent/KR102444327B1/ko active IP Right Grant
- 2019-03-08 CN CN201910174032.6A patent/CN110245098B/zh active Active
- 2019-09-09 US US16/565,358 patent/US10762032B2/en active Active
-
2020
- 2020-08-07 US US16/988,382 patent/US11256653B2/en active Active
-
2022
- 2022-01-14 US US17/576,872 patent/US12001376B2/en active Active
- 2022-09-13 KR KR1020220115131A patent/KR102483890B1/ko active IP Right Grant
- 2022-12-27 KR KR1020220186195A patent/KR20230002257A/ko not_active Application Discontinuation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20170212858A1 (en) | 2016-01-27 | 2017-07-27 | Quanta Computer Inc. | System for switching between a single node pcie mode and a multi-node pcie mode |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US12001376B2 (en) | 2018-03-09 | 2024-06-04 | Samsung Electronics Co., Ltd. | Adaptive interface high availability storage device |
Also Published As
| Publication number | Publication date |
|---|---|
| US10762032B2 (en) | 2020-09-01 |
| US20220138143A1 (en) | 2022-05-05 |
| US20190278735A1 (en) | 2019-09-12 |
| CN110245098A (zh) | 2019-09-17 |
| KR20190106771A (ko) | 2019-09-18 |
| CN110245098B (zh) | 2022-01-11 |
| US20200004719A1 (en) | 2020-01-02 |
| US20200371986A1 (en) | 2020-11-26 |
| US12001376B2 (en) | 2024-06-04 |
| US11256653B2 (en) | 2022-02-22 |
| KR20220127798A (ko) | 2022-09-20 |
| KR102444327B1 (ko) | 2022-09-16 |
| KR20230002257A (ko) | 2023-01-05 |
| US10409760B1 (en) | 2019-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102483890B1 (ko) | 적응형 인터페이스 고 가용성 스토리지 장치 | |
| KR102457658B1 (ko) | 적응형 인터페이스 스토리지 장치 | |
| US20210279198A1 (en) | SYSTEM AND METHOD FOR SUPPORTING MULTI-MODE AND/OR MULTI-SPEED NON-VOLATILE MEMORY (NVM) EXPRESS (NVMe) OVER FABRICS (NVMe-oF) DEVICES | |
| US8503211B2 (en) | Configurable module and memory subsystem | |
| US20080272804A1 (en) | Non-volatile memory configuration scheme for volatile-memory-based programmable circuits in an fpga | |
| US7484027B1 (en) | Apparatus and method for configurable device pins | |
| US8140724B1 (en) | SATA pass through port | |
| US9378074B2 (en) | Server system | |
| US7738398B2 (en) | System and method for configuring communication systems | |
| US9244867B1 (en) | Memory controller interface with adjustable port widths | |
| US7738399B2 (en) | System and method for identifying target systems |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A107 | Divisional application of patent | ||
| A302 | Request for accelerated examination | ||
| E701 | Decision to grant or registration of patent right | ||
| A107 | Divisional application of patent | ||
| GRNT | Written decision to grant |