KR102482371B1 - Mtj structure and magnetoresistive random access device including the same - Google Patents

Mtj structure and magnetoresistive random access device including the same Download PDF

Info

Publication number
KR102482371B1
KR102482371B1 KR1020160106010A KR20160106010A KR102482371B1 KR 102482371 B1 KR102482371 B1 KR 102482371B1 KR 1020160106010 A KR1020160106010 A KR 1020160106010A KR 20160106010 A KR20160106010 A KR 20160106010A KR 102482371 B1 KR102482371 B1 KR 102482371B1
Authority
KR
South Korea
Prior art keywords
pattern
magnetic induction
mtj structure
ferromagnetic
surface magnetic
Prior art date
Application number
KR1020160106010A
Other languages
Korean (ko)
Other versions
KR20170044578A (en
Inventor
박정훈
김우진
이민아
고관협
송윤종
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to US15/293,771 priority Critical patent/US10109676B2/en
Publication of KR20170044578A publication Critical patent/KR20170044578A/en
Application granted granted Critical
Publication of KR102482371B1 publication Critical patent/KR102482371B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H01L43/02—
    • H01L43/08—
    • H01L43/10—
    • H01L43/12—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Abstract

MTJ 구조물은 수직 자화 방향을 갖는 고정막 패턴 구조물, 상기 고정막 패턴 구조물 상의 터널 배리어 패턴, 상기 터널 배리어 패턴 상에 형성되며, 수직 자화 방향을 갖는 자유막 패턴, 상기 자유막 패턴 상에 형성되어, 상기 자유막 패턴 표면에 수직 방향의 자기를 유도하는 제1 표면 자기 유도 패턴, 상기 제1 표면 자기 유도 패턴 상의 도전 패턴, 및 상기 도전 패턴 상의 강자성 패턴을 포함할 수 있다. The MTJ structure is formed on a fixed film pattern structure having a perpendicular magnetization direction, a tunnel barrier pattern on the fixed film pattern structure, a free film pattern formed on the tunnel barrier pattern and having a perpendicular magnetization direction, and the free film pattern, It may include a first surface magnetic induction pattern for inducing magnetism in a direction perpendicular to a surface of the free layer pattern, a conductive pattern on the first surface magnetic induction pattern, and a ferromagnetic pattern on the conductive pattern.

Description

MTJ 구조물 및 이를 포함하는 자기 저항 메모리 장치{MTJ STRUCTURE AND MAGNETORESISTIVE RANDOM ACCESS DEVICE INCLUDING THE SAME}MTJ structure and magnetoresistive memory device including the same

본 발명은 MTJ 구조물 및 이를 포함하는 자기 저항 메모리 장치에 관한 것이다.The present invention relates to an MTJ structure and a magnetoresistive memory device including the same.

자기 저항 메모리(Magnetic Random Access Memory: MRAM) 장치에서 자기터널접합(Magnetic Tunnel Junction: MTJ)의 스위칭 전류를 감소시키는 것이 중요하다. 이를 위해 터널 배리어 패턴을 자유막 패턴 상하에 두 개씩 형성할 수 있으나, 이 경우 전체 저항이 증가하는 문제점이 있다.It is important to reduce the switching current of a magnetic tunnel junction (MTJ) in a magnetic random access memory (MRAM) device. To this end, two tunnel barrier patterns may be formed above and below the free layer pattern, but in this case, there is a problem in that the total resistance increases.

본 발명의 일 과제는 우수한 특성을 갖는 MTJ 구조물을 제공하는 것이다.One object of the present invention is to provide an MTJ structure having excellent characteristics.

본 발명의 다른 과제는 우수한 특성을 갖는 MTJ 구조물을 포함하는 자기 저항 메모리 장치를 제공하는 것이다.Another object of the present invention is to provide a magnetoresistive memory device including an MTJ structure having excellent characteristics.

상기한 일 과제를 달성하기 위한 예시적인 실시예들에 따른 MTJ 구조물은 수직 자화 방향을 갖는 고정막 패턴 구조물, 상기 고정막 패턴 구조물 상의 터널 배리어 패턴, 상기 터널 배리어 패턴 상에 형성되며, 수직 자화 방향을 갖는 자유막 패턴, 상기 자유막 패턴 상에 형성되어, 상기 자유막 패턴 표면에 수직 방향의 자기를 유도하는 제1 표면 자기 유도 패턴, 상기 제1 표면 자기 유도 패턴 상의 도전 패턴, 및 상기 도전 패턴 상의 강자성 패턴을 포함할 수 있다.An MTJ structure according to exemplary embodiments for achieving the above object is formed on a fixed film pattern structure having a perpendicular magnetization direction, a tunnel barrier pattern on the fixed film pattern structure, and the tunnel barrier pattern, and a perpendicular magnetization direction. A free layer pattern having a first surface magnetic induction pattern formed on the free layer pattern and inducing magnetism in a direction perpendicular to the surface of the free layer pattern, a conductive pattern on the first surface magnetic induction pattern, and the conductive pattern It may include a ferromagnetic pattern of the phase.

상기한 일 과제를 달성하기 위한 다른 예시적인 실시예들에 따른 MTJ 구조물은 수직 자화 방향을 갖는 고정막 패턴 구조물, 상기 고정막 패턴 구조물 상의 터널 배리어 패턴, 상기 터널 배리어 패턴 상에 형성되며, 수직 자화 방향을 갖는 자유막 패턴, 상기 자유막 패턴 상의 도전 패턴, 상기 도전 패턴 상에 형성된 표면 자기 유도 패턴, 및 상기 표면 자기 유도 패턴 상의 강자성 패턴을 포함할 수 있으며, 상기 표면 자기 유도 패턴은 상기 강자성 패턴 표면에 수직 방향의 자기를 유도할 수 있다.An MTJ structure according to other exemplary embodiments for achieving the above object is formed on a fixed film pattern structure having a vertical magnetization direction, a tunnel barrier pattern on the fixed film pattern structure, and the tunnel barrier pattern, It may include a free layer pattern having a direction, a conductive pattern on the free layer pattern, a surface magnetic induction pattern formed on the conductive pattern, and a ferromagnetic pattern on the surface magnetic induction pattern, wherein the surface magnetic induction pattern is the ferromagnetic pattern. It can induce magnetism in the direction perpendicular to the surface.

상기한 다른 과제를 달성하기 위한 예시적인 실시예들에 따른 MTJ 구조물은 기판 상에 형성된 하부 전극, 상기 하부 전극 상에 형성된 자기터널접합(MTJ) 구조물, 및 상기 MTJ 구조물 상에 형성된 상부 전극을 구비할 수 있다. 상기 MTJ 구조물은 수직 자화 방향을 갖는 고정막 패턴 구조물, 상기 고정막 패턴 구조물 상의 터널 배리어 패턴, 상기 터널 배리어 패턴 상에 형성되며, 수직 자화 방향을 갖는 자유막 패턴, 상기 자유막 패턴 상에 형성되어, 상기 자유막 패턴 표면에 수직 방향의 자기를 유도하는 제1 표면 자기 유도 패턴, 상기 제1 표면 자기 유도 패턴 상의 도전 패턴, 및 상기 도전 패턴 상의 강자성 패턴을 포함할 수 있다. An MTJ structure according to exemplary embodiments for achieving the above object includes a lower electrode formed on a substrate, a magnetic tunnel junction (MTJ) structure formed on the lower electrode, and an upper electrode formed on the MTJ structure. can do. The MTJ structure includes a fixed film pattern structure having a perpendicular magnetization direction, a tunnel barrier pattern on the fixed film pattern structure, a free film pattern formed on the tunnel barrier pattern and having a perpendicular magnetization direction, and formed on the free film pattern. , a first surface magnetic induction pattern for inducing magnetism in a direction perpendicular to a surface of the free layer pattern, a conductive pattern on the first surface magnetic induction pattern, and a ferromagnetic pattern on the conductive pattern.

상기한 다른 과제를 달성하기 위한 다른 예시적인 실시예들에 따른 MTJ 구조물은 기판 상에 형성된 하부 전극, 상기 하부 전극 상에 형성된 자기터널접합(MTJ) 구조물, 및 상기 MTJ 구조물 상에 형성된 상부 전극을 구비할 수 있다. 상기 MTJ 구조물은 수직 자화 방향을 갖는 고정막 패턴 구조물, 상기 고정막 패턴 구조물 상의 터널 배리어 패턴, 상기 터널 배리어 패턴 상에 형성되며, 수직 자화 방향을 갖는 자유막 패턴, 상기 자유막 패턴 상의 도전 패턴, 상기 도전 패턴 상에 형성된 표면 자기 유도 패턴, 및 상기 표면 자기 유도 패턴 상의 강자성 패턴을 포함할 수 있으며, 상기 표면 자기 유도 패턴은 상기 강자성 패턴 표면에 수직 방향의 자기를 유도할 수 있다.An MTJ structure according to other exemplary embodiments for achieving the above object includes a lower electrode formed on a substrate, a magnetic tunnel junction (MTJ) structure formed on the lower electrode, and an upper electrode formed on the MTJ structure. can be provided The MTJ structure includes a fixed film pattern structure having a perpendicular magnetization direction, a tunnel barrier pattern on the fixed film pattern structure, a free film pattern formed on the tunnel barrier pattern and having a perpendicular magnetization direction, a conductive pattern on the free film pattern, It may include a surface magnetic induction pattern formed on the conductive pattern, and a ferromagnetic pattern on the surface magnetic induction pattern, wherein the surface magnetic induction pattern may induce magnetism in a direction perpendicular to a surface of the ferromagnetic pattern.

예시적인 실시예들에 따른 MTJ 구조물은 자유막 패턴 상면에 접촉하여 이에 수직 방향의 자기를 유도하는 제1 표면 자기 유도 패턴을 포함할 수 있으며, 이에 따라 상기 MTJ 구조물의 TMR이 증가될 수 있다. 한편, 상기 제1 표면 자기 유도 패턴은 터널 배리어 패턴보다 작은 두께로 형성되므로, 상기 MTJ 구조물이 상기 제1 표면 자기 유도 패턴을 포함하더라도, 이에 의한 전체 저항 증가가 크지 않을 수 있다.An MTJ structure according to example embodiments may include a first surface magnetic induction pattern contacting an upper surface of the free layer pattern and inducing magnetism in a direction perpendicular thereto, and thus, the TMR of the MTJ structure may be increased. Meanwhile, since the first surface magnetic induction pattern is formed to have a smaller thickness than the tunnel barrier pattern, even if the MTJ structure includes the first surface magnetic induction pattern, the increase in overall resistance may not be large.

한편, 상기 MTJ 구조물은 각각 강자성 물질을 포함하는 상기 자유막 패턴 및 강자성 패턴 사이에 형성되어 금속을 포함하는 도전 패턴을 포함하므로, 상기 금속에 포함된 자유 전자에 의해 상기 자유막 패턴 및 상기 강자성 패턴 사이에서 스핀 전달에 의한 스핀 토크를 발생시킬 수 있으며, 이에 따라 상기 MTJ 구조물의 스위칭 전류가 감소할 수 있다. 이때, 상기 도전 패턴은 금속을 포함하므로 이를 포함하는 상기 MTJ 구조물 전체의 저항을 감소시킬 수 있다.Meanwhile, since the MTJ structure includes a conductive pattern formed between the free layer pattern including a ferromagnetic material and the ferromagnetic pattern and including a metal, the free layer pattern and the ferromagnetic pattern are generated by free electrons included in the metal. Spin torque may be generated by spin transfer between the MTJ structures, and accordingly, the switching current of the MTJ structure may be reduced. In this case, since the conductive pattern includes metal, resistance of the entire MTJ structure including the conductive pattern may be reduced.

도 1은 예시적인 실시예들에 따른 MRAM 장치의 MTJ 구조물을 설명하기 위한 단면도이다.
도 2는 예시적인 실시예들에 따른 MRAM 장치의 MTJ 구조물을 설명하기 위한 단면도이다.
도 3은 예시적인 실시예들에 따른 MRAM 장치의 MTJ 구조물을 설명하기 위한 단면도이다.
도 4는 예시적인 실시예들에 따른 MRAM 장치의 MTJ 구조물을 설명하기 위한 단면도이다.
도 5는 예시적인 실시예들에 따른 자기 저항 메모리 장치를 설명하기 위한 단면도이다.
도 6 내지 도 10은 예시적인 실시예들에 따른 자기 저항 메모리 장치 제조 방법의 단계들을 설명하기 위한 단면도들이다.1 is a cross-sectional view illustrating an MTJ structure of an MRAM device according to example embodiments.
2 is a cross-sectional view illustrating an MTJ structure of an MRAM device according to example embodiments.
3 is a cross-sectional view illustrating an MTJ structure of an MRAM device according to example embodiments.
4 is a cross-sectional view illustrating an MTJ structure of an MRAM device according to example embodiments.
5 is a cross-sectional view illustrating a magnetoresistive memory device according to example embodiments.
6 to 10 are cross-sectional views illustrating steps of a method of manufacturing a magnetoresistive memory device according to example embodiments.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하고자 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

[실시예][Example]

도 1은 예시적인 실시예들에 따른 MRAM 장치의 MTJ 구조물을 설명하기 위한 단면도이다.1 is a cross-sectional view illustrating an MTJ structure of an MRAM device according to example embodiments.

도 1을 참조하면, 상기 MTJ 구조물은 순차적으로 적층된 고정막 패턴 구조물(110), 터널 배리어 패턴(120), 자유막 패턴(130), 제1 표면 자기 유도 패턴(140), 도전 패턴(150), 및 강자성 패턴(160)을 포함할 수 있다.Referring to FIG. 1, the MTJ structure includes a sequentially stacked fixed film pattern structure 110, tunnel barrier pattern 120, free film pattern 130, first surface magnetic induction pattern 140, and conductive pattern 150. ), and a ferromagnetic pattern 160.

예시적인 실시예들에 있어서, 고정막 패턴 구조물(110)은 전체적으로 수직 자화 방향(perpendicular magnetization direction)을 가질 수 있다.In example embodiments, the pinned film pattern structure 110 may have a perpendicular magnetization direction as a whole.

예시적인 실시예들에 있어서, 고정막 패턴 구조물(110)은 순차적으로 적층된 고정막 패턴(pinning layer) 패턴, 하부 강자성 패턴, 반강자성 커플링 스페이서, 및 상부 강자성 패턴을 포함할 수 있다. 이때, 상기 각 하부 강자성 패턴 및 상부 강자성 패턴은 상기 고정막 패턴에 의해 수직 자화 방향을 가질 수 있다.In example embodiments, the pinned layer pattern structure 110 may include a pinning layer pattern, a lower ferromagnetic pattern, an antiferromagnetic coupling spacer, and an upper ferromagnetic pattern that are sequentially stacked. In this case, each of the lower ferromagnetic pattern and the upper ferromagnetic pattern may have a perpendicular magnetization direction by the fixed layer pattern.

상기 고정막 패턴은 예를 들어, 망간철(FeMn), 망간이리듐(IrMn), 망간백금(PtMn), 산화망간(MnO), 황화망간(MnS), 텔루르망간(MnTe), 불화망간(MnF2), 불화철(FeF2), 염화철(FeCl2), 산화철(FeO), 염화코발트(CoCl2), 산화코발트(CoO), 염화니켈(NiCl2), 산화니켈(NiO), 크롬(Cr) 등을 포함할 수 있다. 상기 상부 및 하부 강자성 패턴들은 각각 예를 들어, 철(Fe), 니켈(Ni) 및 코발트(Co) 중 적어도 하나를 포함할 수 있다. 상기 반강자성 커플링 스페이서는 예를 들어, 루테늄(Ru), 이리듐(Ir) 또는 로듐(Rh) 중 적어도 하나를 포함할 수 있다.The fixed film pattern may include, for example, manganese iron (FeMn), manganese iridium (IrMn), manganese platinum (PtMn), manganese oxide (MnO), manganese sulfide (MnS), tellurium manganese (MnTe), manganese fluoride (MnF2) , iron fluoride (FeF 2 ), iron chloride (FeCl 2 ), iron oxide (FeO), cobalt chloride (CoCl 2 ), cobalt oxide (CoO), nickel chloride (NiCl 2 ), nickel oxide (NiO), chromium (Cr), etc. can include Each of the upper and lower ferromagnetic patterns may include, for example, at least one of iron (Fe), nickel (Ni), and cobalt (Co). The antiferromagnetic coupling spacer may include, for example, at least one of ruthenium (Ru), iridium (Ir), and rhodium (Rh).

터널 배리어 패턴(120)은 예를 들어, 마그네슘 산화물(MgO) 또는 알루미늄 산화물(AlOx)을 포함할 수 있다. The tunnel barrier pattern 120 may include, for example, magnesium oxide (MgO) or aluminum oxide (AlOx).

예시적인 실시예들에 있어서, 자유막 패턴(130)은 수직 자화 방향을 가질 수 있다. 자유막 패턴(130)은 강자성 물질을 포함할 수 있다. 예를 들어, 자유막 패턴(130)은 철(Fe), 니켈(Ni) 및 코발트(Co) 중 적어도 하나를 포함할 수 있다. In example embodiments, the free layer pattern 130 may have a perpendicular magnetization direction. The free layer pattern 130 may include a ferromagnetic material. For example, the free layer pattern 130 may include at least one of iron (Fe), nickel (Ni), and cobalt (Co).

제1 표면 자기 유도 패턴(140)은 자유막 패턴(130) 상면에 접촉할 수 있으며, 상기 자유막 패턴(130) 상면에 수직 방향의 자기를 유도할 수 있다. 제1 표면 자기 유도 패턴(140)은 예를 들어, 마그네슘 산화물(MgO)을 포함할 수 있다. The first surface magnetic induction pattern 140 may contact the upper surface of the free layer pattern 130 and may induce magnetism in a direction perpendicular to the upper surface of the free layer pattern 130 . The first surface magnetic induction pattern 140 may include, for example, magnesium oxide (MgO).

예시적인 실시예들에 있어서, 제1 표면 자기 유도 패턴(140)은 터널 배리어 패턴(120)보다 작은 두께를 가질 수 있다. 예를 들어, 제1 표면 자기 유도 패턴(140)의 두께는 터널 배리어 패턴(120) 두께의 1/2 이하일 수 있다.In example embodiments, the first surface magnetic induction pattern 140 may have a thickness smaller than that of the tunnel barrier pattern 120 . For example, the thickness of the first surface magnetic induction pattern 140 may be less than 1/2 of the thickness of the tunnel barrier pattern 120 .

예시적인 실시예들에 있어서, 도전 패턴(150)은 금속을 포함할 수 있다. 도전 패턴(150)은 예를 들어, 구리, 알루미늄, 텅스텐 중 적어도 하나를 포함할 수 있다. 도전 패턴(150)은 도전성 스페이서로 지칭될 수도 있다.In example embodiments, the conductive pattern 150 may include metal. The conductive pattern 150 may include, for example, at least one of copper, aluminum, and tungsten. The conductive pattern 150 may also be referred to as a conductive spacer.

예시적인 실시예들에 있어서, 강자성 패턴(160)은 수직 자화 방향을 갖는 막(perpendicular layer), 수평 자화 방향을 갖는 막(in-plane layer), 혹은 공진막(resonance layer)을 포함할 수 있다. 강자성 패턴(160)은 강자성 물질을 포함할 수 있다. 강자성 패턴(160)은 예를 들어, 철, 니켈, 코발트 중 적어도 하나를 포함할 수 있다.In example embodiments, the ferromagnetic pattern 160 may include a perpendicular magnetization direction film (perpendicular layer), a horizontal magnetization direction film (in-plane layer), or a resonance layer. . The ferromagnetic pattern 160 may include a ferromagnetic material. The ferromagnetic pattern 160 may include, for example, at least one of iron, nickel, and cobalt.

상기 MTJ 구조물은 자유막 패턴(130) 상면에 접촉하여 이에 수직 방향의 자기를 유도하는 제1 표면 자기 유도 패턴(140)을 포함할 수 있으며, 이에 따라 상기 MTJ 구조물의 터널자기저항(Tunnel Magnetic Resistance: TMR)이 증가될 수 있다. 한편, 제1 표면 자기 유도 패턴(140)은 터널 배리어 패턴(120)보다 작은 두께로 형성되므로, 상기 MTJ 구조물이 제1 표면 자기 유도 패턴(140)을 포함하더라도, 이에 의한 전체 저항 증가가 크지 않을 수 있다.The MTJ structure may include a first surface magnetic induction pattern 140 that contacts the top surface of the free layer pattern 130 and induces magnetism in a direction perpendicular thereto. Accordingly, the tunnel magnetic resistance of the MTJ structure : TMR) can be increased. On the other hand, since the first surface magnetic induction pattern 140 is formed to a smaller thickness than the tunnel barrier pattern 120, even if the MTJ structure includes the first surface magnetic induction pattern 140, the overall resistance increase due to this is not large. can

한편, 상기 MTJ 구조물은 각각 강자성 물질을 포함하는 자유막 패턴(130) 및 강자성 패턴(160) 사이에 형성되어 금속을 포함하는 도전 패턴(150)을 포함하므로, 상기 금속에 포함된 자유 전자에 의해 자유막 패턴(130) 및 강자성 패턴(160) 사이에서 스핀 전달에 의한 스핀 토크를 발생시킬 수 있으며, 이에 따라 상기 MTJ 구조물의 스위칭 전류가 감소할 수 있다. 이때, 도전 패턴(150)은 금속을 포함하므로 이를 포함하는 상기 MTJ 구조물 전체의 저항을 감소시킬 수 있다.Meanwhile, since the MTJ structure includes a conductive pattern 150 formed between the free layer pattern 130 and the ferromagnetic pattern 160 including a ferromagnetic material and including a metal, free electrons included in the metal Spin torque may be generated by spin transfer between the free layer pattern 130 and the ferromagnetic pattern 160, and thus, the switching current of the MTJ structure may be reduced. In this case, since the conductive pattern 150 includes metal, the resistance of the entire MTJ structure including the conductive pattern 150 can be reduced.

도 2는 예시적인 실시예들에 따른 MRAM 장치의 MTJ 구조물을 설명하기 위한 단면도이다. 상기 MTJ 구조물은, 제2 표면 자기 유도 패턴 및 강자성 패턴을 제외하고는 도 1에 도시된 MTJ 구조물과 실질적으로 동일하거나 유사하다. 이에 따라, 동일한 구성 요소에는 동일한 참조 부호를 부여하고, 이에 대한 자세한 설명은 생략한다.2 is a cross-sectional view illustrating an MTJ structure of an MRAM device according to example embodiments. The MTJ structure is substantially the same as or similar to the MTJ structure shown in FIG. 1 except for the second surface magnetic induction pattern and the ferromagnetic pattern. Accordingly, the same reference numerals are given to the same components, and detailed description thereof will be omitted.

도 2를 참조하면, 상기 MTJ 구조물은 순차적으로 적층된 고정막 패턴 구조물(110), 터널 배리어 패턴(120), 자유막 패턴(130), 제1 표면 자기 유도 패턴(140), 도전 패턴(150), 제2 표면 자기 유도 패턴(170), 및 강자성 패턴(160)을 포함할 수 있다.Referring to FIG. 2 , the MTJ structure includes a sequentially stacked fixed film pattern structure 110, tunnel barrier pattern 120, free film pattern 130, first surface magnetic induction pattern 140, and conductive pattern 150. ), the second surface magnetic induction pattern 170, and the ferromagnetic pattern 160.

제2 표면 자기 유도 패턴(170)은 도전 패턴(150) 및 강자성 패턴(160) 사이에 형성될 수 있다. 예시적인 실시예들에 있어서, 제2 표면 자기 유도 패턴(170)은 강자성 패턴(160)의 하면에 접촉하여, 상기 강자성 패턴(160) 하면에 수직 방향의 자기를 유도할 수 있다. 제2 표면 자기 유도 패턴(170)은 예를 들어, 마그네슘 산화물(MgO)을 포함할 수 있다. The second surface magnetic induction pattern 170 may be formed between the conductive pattern 150 and the ferromagnetic pattern 160 . In example embodiments, the second surface magnetic induction pattern 170 may contact the lower surface of the ferromagnetic pattern 160 to induce magnetism in a vertical direction to the lower surface of the ferromagnetic pattern 160 . The second surface magnetic induction pattern 170 may include, for example, magnesium oxide (MgO).

예시적인 실시예들에 있어서, 제2 표면 자기 유도 패턴(170)은 터널 배리어 패턴(120)보다 작은 두께를 가질 수 있다. 예를 들어, 제2 표면 자기 유도 패턴(170)의 두께는 제1 표면 자기 유도 패턴(140)과 유사하게, 터널 배리어 패턴(120) 두께의 1/2 이하일 수 있다.In example embodiments, the second surface magnetic induction pattern 170 may have a thickness smaller than that of the tunnel barrier pattern 120 . For example, similar to the first surface magnetic induction pattern 140, the thickness of the second surface magnetic induction pattern 170 may be less than 1/2 of the thickness of the tunnel barrier pattern 120.

예시적인 실시예들에 있어서, 강자성 패턴(160)은 수직 자화 방향을 갖는 막(perpendicular layer) 혹은 공진막(resonance layer)을 포함할 수 있다. 강자성 패턴(160)은 예를 들어, 철, 니켈, 코발트 중 적어도 하나를 포함할 수 있다.In example embodiments, the ferromagnetic pattern 160 may include a perpendicular layer or a resonance layer. The ferromagnetic pattern 160 may include, for example, at least one of iron, nickel, and cobalt.

상기 MTJ 구조물은 제1 표면 자기 유도 패턴(140)에 더하여, 강자성 패턴(160) 하면에 형성되어 이에 수직 방향의 자기를 유도하는 제2 표면 자기 유도 패턴(170)을 더 포함할 수 있으며, 이에 따라 상기 MTJ 구조물의 TMR이 더욱 더 증가될 수 있다. 이때, 제2 표면 자기 유도 패턴(170) 역시 터널 배리어 패턴(120)보다 작은 두께로 형성되므로, 상기 MTJ 구조물이 제1 및 제2 표면 자기 유도 패턴들(140, 170)을 함께 포함하더라도, 이에 의해 전체 저항이 크게 증가하지는 않을 수 있다.In addition to the first surface magnetic induction pattern 140, the MTJ structure may further include a second surface magnetic induction pattern 170 formed on a lower surface of the ferromagnetic pattern 160 to induce magnetism in a vertical direction thereto. Accordingly, the TMR of the MTJ structure may be further increased. At this time, since the second surface magnetic induction pattern 170 is also formed to a smaller thickness than the tunnel barrier pattern 120, even if the MTJ structure includes the first and second surface magnetic induction patterns 140 and 170 together, may not significantly increase the total resistance.

도 3은 예시적인 실시예들에 따른 MRAM 장치의 MTJ 구조물을 설명하기 위한 단면도이다. 상기 MTJ 구조물은, 제2 표면 자기 유도 패턴 및 강자성 패턴을 제외하고는 도 2에 도시된 MTJ 구조물과 실질적으로 동일하거나 유사하다. 이에 따라, 동일한 구성 요소에는 동일한 참조 부호를 부여하고, 이에 대한 자세한 설명은 생략한다.3 is a cross-sectional view illustrating an MTJ structure of an MRAM device according to example embodiments. The MTJ structure is substantially the same as or similar to the MTJ structure shown in FIG. 2 except for the second surface magnetic induction pattern and the ferromagnetic pattern. Accordingly, the same reference numerals are given to the same components, and detailed description thereof will be omitted.

도 3을 참조하면, 제2 표면 자기 유도 패턴(170)은 강자성 패턴(160)의 하면에 접촉하여, 상기 강자성 패턴(160) 하면에 수평 방향의 자기를 유도할 수 있다. 제2 표면 자기 유도 패턴(170)은 예를 들어, 알루미늄 산화물(AlOx)을 포함할 수 있다. Referring to FIG. 3 , the second surface magnetic induction pattern 170 may contact the lower surface of the ferromagnetic pattern 160 to induce magnetism in a horizontal direction to the lower surface of the ferromagnetic pattern 160 . The second surface magnetic induction pattern 170 may include, for example, aluminum oxide (AlOx).

예시적인 실시예들에 있어서, 강자성 패턴(160)은 수평 자화 방향을 갖는 막(in-plane layer) 혹은 공진막(resonance layer)을 포함할 수 있다. 강자성 패턴(160)은 예를 들어, 철, 니켈, 코발트 중 적어도 하나를 포함할 수 있다.In example embodiments, the ferromagnetic pattern 160 may include an in-plane layer or a resonance layer having a horizontal magnetization direction. The ferromagnetic pattern 160 may include, for example, at least one of iron, nickel, and cobalt.

상기 MTJ 구조물은 자유막 패턴(130) 상면에 형성되어 이에 수직 방향의 자기를 유도하는 제1 표면 자기 유도 패턴(140)에 더하여, 강자성 패턴(160) 하면에 형성되어 이에 수평 방향의 자기를 유도하는 제2 표면 자기 유도 패턴(170)을 더 포함할 수 있으며, 이에 따라 상기 MTJ 구조물의 TMR이 더욱 더 증가될 수 있다. The MTJ structure is formed on the lower surface of the ferromagnetic pattern 160 in addition to the first surface magnetic induction pattern 140 formed on the upper surface of the free layer pattern 130 to induce vertical magnetism thereto, and induces horizontal magnetism thereto. may further include a second surface magnetic induction pattern 170 to further increase the TMR of the MTJ structure.

도 4는 예시적인 실시예들에 따른 MRAM 장치의 MTJ 구조물을 설명하기 위한 단면도이다. 상기 MTJ 구조물은, 제1 표면 자기 유도 패턴을 포함하지 않는 것을 제외하고는 도 2에 도시된 MTJ 구조물과 실질적으로 동일하거나 유사하다. 이에 따라, 동일한 구성 요소에는 동일한 참조 부호를 부여하고, 이에 대한 자세한 설명은 생략한다.4 is a cross-sectional view illustrating an MTJ structure of an MRAM device according to example embodiments. The MTJ structure is substantially the same as or similar to the MTJ structure shown in FIG. 2 except that the first surface magnetic induction pattern is not included. Accordingly, the same reference numerals are given to the same components, and detailed description thereof will be omitted.

도 4를 참조하면, 상기 MTJ 구조물은 순차적으로 적층된 고정막 패턴 구조물(110), 터널 배리어 패턴(120), 자유막 패턴(130), 도전 패턴(150), 제2 표면 자기 유도 패턴(170), 및 강자성 패턴(160)을 포함할 수 있다.Referring to FIG. 4, the MTJ structure includes a sequentially stacked fixed film pattern structure 110, tunnel barrier pattern 120, free film pattern 130, conductive pattern 150, and second surface magnetic induction pattern 170. ), and a ferromagnetic pattern 160.

상기 MTJ 구조물은 제1 표면 자기 유도 패턴(140)을 포함하지 않으며, 대신에 강자성 패턴(160) 하면에 형성되어 이에 수직 방향의 자기를 유도하는 제2 표면 자기 유도 패턴(170)을 포함할 수 있다. 이에 따라, 상기 MTJ 구조물의 TMR은 증가하면서도, 제1 표면 자기 유도 패턴(140)에 의한 저항 증가는 방지될 수 있다. The MTJ structure may not include the first surface magnetic induction pattern 140, but may instead include a second surface magnetic induction pattern 170 formed on the lower surface of the ferromagnetic pattern 160 to induce magnetism in a perpendicular direction thereto. there is. Accordingly, while increasing the TMR of the MTJ structure, an increase in resistance due to the first surface magnetic induction pattern 140 can be prevented.

도 5는 예시적인 실시예들에 따른 자기 저항 메모리 장치를 설명하기 위한 단면도이다. 상기 자기 저항 메모리 장치는 도 1을 참조로 설명한 MTJ 구조물과 실질적으로 동일하거나 MTJ 구조물을 포함하므로, 이에 대한 자세한 설명은 생략한다.5 is a cross-sectional view illustrating a magnetoresistive memory device according to example embodiments. Since the magnetoresistive memory device is substantially the same as or includes the MTJ structure described with reference to FIG. 1 , a detailed description thereof will be omitted.

한편, 상기 자기 메모리 장치는 도 1을 참조로 설명한 MTJ 구조물 이외에, 도 2 내지 도 4를 참조로 설명한 MTJ 구조물도 포함할 수 있음은 자명하다.Meanwhile, it is apparent that the magnetic memory device may include the MTJ structure described with reference to FIGS. 2 to 4 in addition to the MTJ structure described with reference to FIG. 1 .

도 5를 참조하면, 상기 자기 저항 메모리 장치는 기판(200) 상에 형성된 트랜지스터, 소스 라인(280), 콘택 플러그(300), 도전성 패드(310), 메모리 유닛, 및 배선(530)을 포함할 수 있다. 상기 자기 저항 메모리 장치는 또한, 제1 내지 제3 층간 절연막들(270, 290, 500) 및 절연막(320)을 더 포함할 수 있다.Referring to FIG. 5 , the magnetoresistive memory device may include a transistor formed on a substrate 200, a source line 280, a contact plug 300, a conductive pad 310, a memory unit, and a wire 530. can The magnetoresistive memory device may further include first to third interlayer insulating layers 270 , 290 , and 500 and an insulating layer 320 .

기판(200)은 실리콘, 게르마늄, 실리콘-게르마늄 등과 같은 반도체 물질, 혹은 GaP, GaAs, GaSb 등과 같은 Ⅲ-Ⅴ족 화합물 반도체를 포함할 수 있다. 일부 실시예들에 따르면, 기판(200)은 실리콘-온-인슐레이터(Silicon-On-Insulator: SOI) 기판 또는 게르마늄-온-인슐레이터(Germanium-On-Insulator: GOI) 기판일 수 있다.The substrate 200 may include a semiconductor material such as silicon, germanium, silicon-germanium, or a III-V compound semiconductor such as GaP, GaAs, or GaSb. According to some embodiments, the substrate 200 may be a Silicon-On-Insulator (SOI) substrate or a Germanium-On-Insulator (GOI) substrate.

기판(200) 상에는 소자 분리막(210)이 형성될 수 있으며, 이에 따라 액티브 영역 및 필드 영역으로 구분될 수 있다. 소자 분리막(210)은 기판(200) 상에 형성된 제1 트렌치(도시되지 않음)를 채울 수 있으며, 예를 들어, 실리콘 산화물과 같은 산화물을 포함할 수 있다.An element isolation layer 210 may be formed on the substrate 200, and thus it may be divided into an active region and a field region. The device isolation layer 210 may fill a first trench (not shown) formed on the substrate 200 and may include, for example, an oxide such as silicon oxide.

상기 트랜지스터는 게이트 구조물(260) 및 불순물 영역들(203, 205)을 포함할 수 있다.The transistor may include a gate structure 260 and impurity regions 203 and 205 .

게이트 구조물(260)은 기판(200)의 상기 액티브 영역에 형성된 제2 트렌치(도시되지 않음)를 매립할 수 있으며, 기판(200) 상면에 평행한 제1 방향으로 연장되고, 기판(200) 상면에 평행하면서 상기 제1 방향에 실질적으로 수직한 제2 방향을 따라 복수 개로 형성될 수 있다. 예시적인 실시예들에 있어서, 상기 하나의 액티브 영역 내에는 상기 제2 방향으로 서로 이격되는 2개의 게이트 구조물들(260)이 형성될 수 있다.The gate structure 260 may bury a second trench (not shown) formed in the active region of the substrate 200, extend in a first direction parallel to the upper surface of the substrate 200, and It may be formed in plurality along a second direction parallel to and substantially perpendicular to the first direction. In example embodiments, two gate structures 260 spaced apart from each other in the second direction may be formed in the one active region.

게이트 구조물(260)은 상기 제2 트렌치의 내벽 상에 형성된 게이트 절연막(230), 상기 제2 트렌치의 하부를 채우며 게이트 절연막(230) 상에 형성된 게이트 전극(240), 및 상기 제2 트렌치의 상부를 채우며 게이트 절연막(230) 및 게이트 전극(240) 상에 형성된 캐핑 패턴(250)을 포함할 수 있다.The gate structure 260 includes a gate insulating layer 230 formed on the inner wall of the second trench, a gate electrode 240 formed on the gate insulating layer 230 filling the lower portion of the second trench, and an upper portion of the second trench. A capping pattern 250 formed on the gate insulating layer 230 and the gate electrode 240 may be included.

게이트 절연막(230)은 실리콘 산화물 혹은 금속 산화물을 포함할 수 있으며, 상기 금속 산화물은 예를 들어, 하프늄 산화물(HfO2), 탄탈륨 산화물(Ta2O5), 지르코늄 산화물(ZrO2) 등을 포함할 수 있다. 게이트 전극(240)은 예를 들어, 텅스텐(W), 티타늄 질화물(TiN), 탄탈륨 질화막(TaN) 등과 같은 금속, 금속 질화물 및/또는 금속 실리사이드를 포함할 수 있다. 캐핑 패턴(250)은 실리콘 산화물 혹은 실리콘 질화물을 포함할 수 있다.The gate insulating layer 230 may include silicon oxide or metal oxide, and the metal oxide may include, for example, hafnium oxide (HfO2), tantalum oxide (Ta2O5), zirconium oxide (ZrO2), and the like. The gate electrode 240 may include, for example, a metal such as tungsten (W), titanium nitride (TiN), or tantalum nitride (TaN), a metal nitride, and/or a metal silicide. The capping pattern 250 may include silicon oxide or silicon nitride.

제1 및 제2 불순물 영역들(203, 205)은 게이트 구조물(260)에 인접하는 상기 액티브 영역 상부에 형성될 수 있다. 예시적인 실시예들에 있어서, 상기 하나의 액티브 영역 내에는 2개의 제1 불순물 영역들(203) 및 1개의 제2 불순물 영역(205)이 형성될 수 있다. 각 제1 및 제2 불순물 영역들(203, 205)은 예를 들어, 인, 비소와 같은 n형 불순물들 혹은 붕소, 갈륨과 같은 p형 불순물들을 포함할 수 있다. First and second impurity regions 203 and 205 may be formed over the active region adjacent to the gate structure 260 . In example embodiments, two first impurity regions 203 and one second impurity region 205 may be formed in the one active region. Each of the first and second impurity regions 203 and 205 may include, for example, n-type impurities such as phosphorus and arsenic or p-type impurities such as boron and gallium.

제1 층간 절연막(270)은 게이트 구조물(260), 기판(200) 및 소자 분리막(210) 상에 형성될 수 있으며, 소스 라인(280)은 이를 관통하여 제2 불순물 영역(205) 상면에 접촉할 수 있다.The first interlayer insulating film 270 may be formed on the gate structure 260, the substrate 200, and the device isolation film 210, and the source line 280 penetrates the first interlayer insulating film 270 and contacts the upper surface of the second impurity region 205. can do.

소스 라인(280)은 상기 제1 방향으로 연장될 수 있으며, 상기 제2 방향을 따라 복수 개로 형성될 수 있다. 예시적인 실시예들에 있어서, 각 소스 라인들(280)은 서로 인접하는 게이트 구조물들(260) 사이의 기판(200) 및 소자 분리막(210) 상에 형성될 수 있다.The source line 280 may extend in the first direction and may be formed in plurality along the second direction. In example embodiments, each of the source lines 280 may be formed on the substrate 200 and the device isolation layer 210 between adjacent gate structures 260 .

제1 층간 절연막(270)은 예를 들어, 실리콘 산화물과 같은 산화물을 포함할 수 있으며, 소스 라인(280)은 예를 들어, 텅스텐, 티타늄, 탄탈륨 등의 금속, 텅스텐 질화물, 티타늄 질화물, 탄탈륨 질화물 등의 금속 질화물, 혹은 도핑된 폴리실리콘을 포함할 수 있다.The first interlayer insulating layer 270 may include, for example, an oxide such as silicon oxide, and the source line 280 may include, for example, a metal such as tungsten, titanium, or tantalum, tungsten nitride, titanium nitride, or tantalum nitride. metal nitrides, such as, or doped polysilicon.

제2 층간 절연막(290)은 제1 층간 절연막(270) 및 소스 라인(280) 상에 형성될 수 있으며, 콘택 플러그(300)는 제1 및 제2 층간 절연막들(270, 290)을 관통하면서 제1 불순물 영역(203) 상면에 접촉할 수 있다.The second interlayer insulating film 290 may be formed on the first interlayer insulating film 270 and the source line 280, and the contact plug 300 passes through the first and second interlayer insulating films 270 and 290. It may contact the upper surface of the first impurity region 203 .

콘택 플러그(300)는 상기 각 제1 및 제2 방향들을 따라 복수 개로 형성될 수 있다. 예시적인 실시예들에 있어서, 상기 각 액티브 영역들에 형성되는 2개의 제1 불순물 영역(203)에 각각 접촉하는 2개의 콘택 플러그들(300)이 형성될 수 있다. A plurality of contact plugs 300 may be formed along the first and second directions. In example embodiments, two contact plugs 300 respectively contacting the two first impurity regions 203 formed in each of the active regions may be formed.

제2 층간 절연막(290)은 예를 들어, 실리콘 산화물과 같은 산화물을 포함할 수 있으며, 콘택 플러그(300)는 예를 들어, 텅스텐, 티타늄, 탄탈륨 등의 금속, 텅스텐 질화물, 티타늄 질화물, 탄탈륨 질화물 등의 금속 질화물, 혹은 도핑된 폴리실리콘을 포함할 수 있다.The second interlayer insulating layer 290 may include, for example, an oxide such as silicon oxide, and the contact plug 300 may include, for example, a metal such as tungsten, titanium, or tantalum, tungsten nitride, titanium nitride, or tantalum nitride. metal nitrides, such as, or doped polysilicon.

도전성 패드들(310)은 각 콘택 플러그들(300) 상면에 접촉할 수 있으며, 절연막(320)은 도전성 패드들(310) 사이를 매립할 수 있다.The conductive pads 310 may contact upper surfaces of the respective contact plugs 300 , and the insulating layer 320 may fill the space between the conductive pads 310 .

도전성 패드들(310)은 예를 들어, 텅스텐, 티타늄, 탄탈륨 등의 금속, 혹은 텅스텐 질화물, 티타늄 질화물, 탄탈륨 질화물 등의 금속 질화물을 포함할 수 있으며, 절연막(320)은 예를 들어, 실리콘 질화물과 같은 질화물을 포함할 수 있다.The conductive pads 310 may include, for example, a metal such as tungsten, titanium, or tantalum, or a metal nitride such as tungsten nitride, titanium nitride, or tantalum nitride, and the insulating layer 320 may include, for example, silicon nitride. It may contain nitrides such as.

상기 메모리 유닛은 각 도전성 패드들(310) 상면에 접촉하며 순차적으로 적층된 하부 전극(400), MTJ 구조물(480), 및 상부 전극(490)을 포함할 수 있다. The memory unit may include a lower electrode 400 , an MTJ structure 480 , and an upper electrode 490 sequentially stacked in contact with upper surfaces of the conductive pads 310 .

상부 전극(490)은 상기 메모리 유닛 형성 공정에서 하부의 MTJ 구조물(480) 상부를 커버하여 보호하는 역할을 할 수도 있으며, 이에 따라 캐핑 패턴으로 지칭될 수도 있다.The upper electrode 490 may serve to cover and protect the upper portion of the lower MTJ structure 480 in the process of forming the memory unit, and thus may be referred to as a capping pattern.

하부 전극(400) 및 상부 전극(490)은 각각, 예를 들어, 텅스텐, 구리, 알루미늄, 탄탈륨, 티타늄 등과 같은 금속 및/또는 예를 들어, 탄탈륨 질화물, 티타늄 질화물 등과 같은 금속 질화물을 포함할 수 있다.The lower electrode 400 and the upper electrode 490 may each include, for example, a metal such as tungsten, copper, aluminum, tantalum, titanium, and/or a metal nitride such as tantalum nitride and titanium nitride. there is.

예시적인 실시예들에 있어서, MTJ 구조물(480)은 순차적으로 적층된 고정막 패턴 구조물(410), 터널 배리어 패턴(420), 자유막 패턴(430), 제1 표면 자기 유도 패턴(440), 도전 패턴(450), 및 강자성 패턴(460)을 포함할 수 있다.In example embodiments, the MTJ structure 480 may include a sequentially stacked fixed film pattern structure 410, a tunnel barrier pattern 420, a free film pattern 430, a first surface magnetic induction pattern 440, A conductive pattern 450 and a ferromagnetic pattern 460 may be included.

제3 층간 절연막(500)은 상기 메모리 유닛을 커버할 수 있으며, 도전성 패드들(310) 및 절연막(320) 상에 형성될 수 있다.The third interlayer insulating layer 500 may cover the memory unit and may be formed on the conductive pads 310 and the insulating layer 320 .

배선(530)은 제3 층간 절연막(500)을 부분적으로 관통하여 상기 메모리 유닛의 상면에 접촉할 수 있다. 이때, 배선(530)은 상기 제1 방향을 따라 복수 개로 형성될 수 있으며, 각 배선들(530)은 상기 자기 저항 메모리 장치의 비트 라인 역할을 수행할 수 있다. 예시적인 실시예들에 있어서, 배선(530)은 금속 패턴(520), 및 금속 패턴(520)의 저면 및 측벽을 커버하는 배리어 패턴(510)을 포함할 수 있다. The wiring 530 may partially penetrate the third interlayer insulating layer 500 and contact the upper surface of the memory unit. In this case, a plurality of wires 530 may be formed along the first direction, and each wire 530 may serve as a bit line of the magnetoresistive memory device. In example embodiments, the wiring 530 may include a metal pattern 520 and a barrier pattern 510 covering a bottom surface and sidewalls of the metal pattern 520 .

상기 자기 저항 메모리 장치에서 MTJ 구조물(480)은 제1 표면 자기 유도 패턴(440) 및 도전 패턴(450)을 포함하므로 향상된 TMR 및 감소된 스위칭 전류를 가질 수 있다. 이에 따라, MTJ 구조물(480)을 포함하는 상기 자기 저항 메모리 장치는 우수한 특성을 가질 수 있다.In the magnetoresistive memory device, since the MTJ structure 480 includes the first surface magnetic induction pattern 440 and the conductive pattern 450, it may have improved TMR and reduced switching current. Accordingly, the magnetoresistive memory device including the MTJ structure 480 may have excellent characteristics.

도 6 내지 도 10은 예시적인 실시예들에 따른 자기 저항 메모리 장치 제조 방법의 단계들을 설명하기 위한 단면도들이다. 6 to 10 are cross-sectional views illustrating steps of a method of manufacturing a magnetoresistive memory device according to example embodiments.

도 6을 참조하면, 기판(200) 상부에 불순물들을 주입하여 불순물 영역을 형성한 후, 기판(200) 상에 소자 분리막(210)을 형성하여, 기판(200)을 액티브 영역과 필드 영역으로 구분한다.Referring to FIG. 6 , an impurity region is formed by implanting impurities into an upper portion of the substrate 200, and then an isolation layer 210 is formed on the substrate 200 to divide the substrate 200 into an active region and a field region. do.

상기 불순물들은 예를 들어, 인, 비소와 같은 n형 불순물들 혹은 붕소, 갈륨과 같은 p형 불순물들을 포함할 수 있다. The impurities may include, for example, n-type impurities such as phosphorus and arsenic or p-type impurities such as boron and gallium.

소자 분리막(210)은 에스티아이(Shallow Trench Isolation: STI) 공정을 통해 형성될 수 있다. 구체적으로, 기판(200) 상부에 제1 트렌치(도시되지 않음)를 형성하고, 상기 제1 트렌치를 충분히 채우는 절연막을 기판(200) 상에 형성한 후, 기판(200) 상면이 노출될 때까지 상기 절연막 상부를 평탄화함으로써 소자 분리막(210)을 형성할 수 있다. 상기 절연막은 화학기상증착(Chemical Vapor Deposition: CVD) 공정 혹은 고밀도 플라스마 화학기상증착(High Density Plasma Chemical Vapor Deposition: HDP-CVD) 공정 등을 통하여 형성될 수 있다. 일 실시예에 따르면, 소자 분리막(210) 형성 이전에, 상기 제1 트렌치 내벽 상에 질화물을 포함하는 라이너(도시되지 않음)를 더 형성할 수도 있다.The device isolation layer 210 may be formed through a Shallow Trench Isolation (STI) process. Specifically, after forming a first trench (not shown) on the upper surface of the substrate 200 and forming an insulating film sufficiently filling the first trench on the substrate 200, until the upper surface of the substrate 200 is exposed. An isolation layer 210 may be formed by planarizing an upper portion of the insulating layer. The insulating film may be formed through a chemical vapor deposition (CVD) process or a high density plasma chemical vapor deposition (HDP-CVD) process. According to an embodiment, a liner (not shown) including nitride may be further formed on the inner wall of the first trench before forming the device isolation layer 210 .

한편, 소자 분리막(210) 형성 이전에 상기 불순물 영역을 형성하는 대신에, 소자 분리막(210) 형성 이후에 상기 불순물 영역을 형성할 수도 있다.Meanwhile, instead of forming the impurity region before forming the device isolation layer 210 , the impurity region may be formed after forming the device isolation layer 210 .

이후, 기판(200) 상부를 부분적으로 제거하여 제2 트렌치(207)를 형성한다.Thereafter, the upper portion of the substrate 200 is partially removed to form the second trench 207 .

예시적인 실시예들에 따르면, 기판(200) 상에 마스크 막을 형성한 후 사진 식각 공정을 통해 상기 마스크 막을 패터닝함으로써 마스크(220)를 형성한다. 이후, 마스크(220)를 식각 마스크로 사용하여 기판(200) 상부를 식각함으로써 제2 트렌치(207)를 형성할 수 있다. 예시적인 실시예들에 있어서, 제2 트렌치(207)는 기판(200) 상면에 평행한 제1 방향으로 연장되도록 형성될 수 있으며, 상기 제1 방향에 실질적으로 수직한 제2 방향을 따라 복수 개로 형성될 수 있다. 일 실시예에 있어서, 소자 분리막(210)에 의해 구분되는 상기 각 액티브 영역 내에 2개의 제2 트렌치들(207)이 형성될 수 있다. 제2 트렌치들(207)이 형성됨에 따라서, 상기 불순물 영역은 제1 및 제2 불순물 영역들(203, 205)로 구분될 수 있다. According to example embodiments, the mask 220 is formed by forming a mask film on the substrate 200 and then patterning the mask film through a photolithography process. Thereafter, the second trench 207 may be formed by etching the upper portion of the substrate 200 using the mask 220 as an etching mask. In example embodiments, the second trenches 207 may be formed to extend in a first direction parallel to the upper surface of the substrate 200, and may be formed in plurality along a second direction substantially perpendicular to the first direction. can be formed In one embodiment, two second trenches 207 may be formed in each of the active regions separated by the device isolation layer 210 . As the second trenches 207 are formed, the impurity region may be divided into first and second impurity regions 203 and 205 .

상기 마스크 막은 예를 들어, 실리콘 산화물을 포함하도록 형성될 수 있다.The mask layer may be formed of, for example, silicon oxide.

도 7을 참조하면, 기판(200)의 제2 트렌치(207)의 내벽 상에 게이트 절연막(230)을 형성하고, 제2 트렌치(207)를 충분히 매립하는 게이트 전극막을 게이트 절연막(230) 및 마스크(220) 상에 형성한다.Referring to FIG. 7 , a gate insulating film 230 is formed on the inner wall of the second trench 207 of the substrate 200, and a gate electrode film sufficiently filling the second trench 207 is used as a gate insulating film 230 and a mask. Form on (220).

예시적인 실시예들에 따르면, 게이트 절연막(230)은 제2 트렌치(207)에 의해 노출된 기판(200) 상부에 대해 열산화(thermal oxidation) 공정 또는 라디칼 산화(radical oxidation) 공정을 수행하여 형성될 수 있다. 다른 실시예들에 따르면, 게이트 절연막(230)은 화학기상증착(CVD) 공정 등을 통해 실리콘 산화막 혹은 금속 산화막을 제2 트렌치(207)의 내벽 및 마스크(220) 상에 증착하고, 마스크(220) 상의 상기 실리콘 산화막 혹은 상기 금속 산화막 부분을 제거함으로써 형성될 수 있다. 이때, 상기 금속 산화막은 예를 들어, 하프늄 산화물(HfO2), 탄탈륨 산화물(Ta2O5), 지르코늄 산화물(ZrO2) 등을 포함하도록 형성될 수 있다.According to example embodiments, the gate insulating layer 230 is formed by performing a thermal oxidation process or a radical oxidation process on the upper portion of the substrate 200 exposed by the second trench 207 . It can be. According to other embodiments, the gate insulating film 230 is formed by depositing a silicon oxide film or a metal oxide film on the inner wall of the second trench 207 and the mask 220 through a chemical vapor deposition (CVD) process or the like. ) may be formed by removing a portion of the silicon oxide film or the metal oxide film on the surface. In this case, the metal oxide layer may be formed to include, for example, hafnium oxide (HfO2), tantalum oxide (Ta2O5), zirconium oxide (ZrO2), and the like.

상기 게이트 전극막은 예를 들어, 텅스텐(W), 티타늄 질화물(TiN), 탄탈륨 질화막(TaN) 등과 같은 금속, 금속 질화물 및/또는 금속 실리사이드를 포함하도록 원자층 증착(Atomic Layer Deposition: ALD) 공정, 물리기상증착(Physical Vapor Deposition: PVD) 공정 등을 통해 형성될 수 있다.The gate electrode film includes, for example, a metal such as tungsten (W), titanium nitride (TiN), tantalum nitride (TaN), metal nitride, and/or metal silicide by an atomic layer deposition (ALD) process, It may be formed through a physical vapor deposition (PVD) process or the like.

이후 상기 게이트 전극막의 상부를 제거하여, 제2 트렌치(207) 내부를 부분적으로 매립하는 게이트 전극(240)을 형성하고, 제2 트렌치(207)의 나머지 부분을 채우는 캐핑막을 게이트 전극(240), 게이트 절연막(230) 및 마스크(220) 상에 형성한다.Thereafter, the upper portion of the gate electrode film is removed to form a gate electrode 240 partially filling the inside of the second trench 207, and a capping film filling the remaining portion of the second trench 207 is used as the gate electrode 240, It is formed on the gate insulating film 230 and the mask 220 .

예시적인 실시예들에 따르면, 마스크(220)의 상면이 노출될 때까지 상기 게이트 전극막의 상부를 화학 기계적 연마(CMP) 공정을 통해 평탄화하고, 제2 트렌치(207) 상부에 형성된 상기 게이트 전극막 부분을 이방성 식각 공정을 통해 더 제거함으로써 게이트 전극(240)을 형성할 수 있다. 이에 따라, 게이트 전극(240)은 제2 트렌치(207)의 하부를 채울 수 있다. 예시적인 실시예들에 있어서, 게이트 전극(240)은 상기 제1 방향을 따라 각각 연장될 수 있으며, 상기 제2 방향을 따라 복수 개로 형성될 수 있다.According to example embodiments, an upper portion of the gate electrode film is planarized through a chemical mechanical polishing (CMP) process until the upper surface of the mask 220 is exposed, and the gate electrode film formed on the second trench 207 is formed. The gate electrode 240 may be formed by further removing portions through an anisotropic etching process. Accordingly, the gate electrode 240 may fill the lower portion of the second trench 207 . In example embodiments, gate electrodes 240 may each extend along the first direction and may be formed in plurality along the second direction.

상기 캐핑막은 예를 들어, 실리콘 산화물 혹은 실리콘 질화물을 포함하도록 형성될 수 있다.The capping layer may be formed of, for example, silicon oxide or silicon nitride.

이후, 기판(200)의 상면이 노출될 때까지 상기 캐핑막의 상부 및 마스크(220)를 화학 기계적 연마(CMP) 공정을 통해 제거하여 캐핑 패턴(250)을 형성한다. Thereafter, the top of the capping layer and the mask 220 are removed through a chemical mechanical polishing (CMP) process until the top surface of the substrate 200 is exposed to form the capping pattern 250 .

이에 따라, 캐핑 패턴(250)은 제2 트렌치(207)의 상부를 채울 수 있다. 예시적인 실시예들에 있어서, 캐핑 패턴(250)은 상기 제1 방향을 따라 각각 연장될 수 있으며, 상기 제2 방향을 따라 복수 개로 형성될 수 있다.Accordingly, the capping pattern 250 may fill the upper portion of the second trench 207 . In example embodiments, each capping pattern 250 may extend along the first direction and may be formed in plurality along the second direction.

게이트 절연막(230), 게이트 전극(240) 및 캐핑 패턴(250)은 게이트 구조물(260)을 형성할 수 있으며, 이는 기판(200)의 제2 트렌치(207)를 채우는 매립 게이트 구조물로 형성될 수 있다. 이때, 게이트 구조물(260)은 상기 제1 방향으로 연장되고 상기 제2 방향을 따라 복수 개로 형성될 수 있으며, 상기 자기 메모리 장치의 워드 라인(word line) 역할을 수행할 수 있다. 한편, 게이트 구조물(260) 및 불순물 영역들(203, 205)은 트랜지스터를 형성할 수 있다.The gate insulating layer 230, the gate electrode 240, and the capping pattern 250 may form a gate structure 260, which may be formed as a buried gate structure filling the second trench 207 of the substrate 200. there is. In this case, the gate structure 260 may extend in the first direction and be formed in plurality along the second direction, and may serve as a word line of the magnetic memory device. Meanwhile, the gate structure 260 and the impurity regions 203 and 205 may form a transistor.

도 8을 참조하면, 게이트 구조물(260), 기판(200) 및 소자 분리막(210) 상에 제1 층간 절연막(270)을 형성하고, 제1 층간 절연막(270)을 관통하면서 제2 불순물 영역(205)에 접촉하는 소스 라인(280)을 형성한다.Referring to FIG. 8 , a first interlayer insulating film 270 is formed on the gate structure 260, the substrate 200, and the device isolation film 210, and a second impurity region ( source line 280 contacting 205.

제1 층간 절연막(270)은 예를 들어, 실리콘 산화물과 같은 산화물을 포함하도록 형성될 수 있다.The first interlayer insulating layer 270 may be formed to include, for example, an oxide such as silicon oxide.

소스 라인(280)은 예를 들어, 텅스텐, 티타늄, 탄탈륨 등의 금속, 텅스텐 질화물, 티타늄 질화물, 탄탈륨 질화물 등의 금속 질화물, 혹은 도핑된 폴리실리콘을 포함하도록 형성될 수 있다.The source line 280 may be formed to include, for example, a metal such as tungsten, titanium, or tantalum, a metal nitride such as tungsten nitride, titanium nitride, or tantalum nitride, or doped polysilicon.

소스 라인(280)은 상기 제1 방향으로 연장될 수 있으며, 상기 제2 방향을 따라 복수 개로 형성될 수 있다. 예시적인 실시예들에 있어서, 각 소스 라인들(280)은 서로 인접하는 게이트 구조물들(260) 사이의 기판(200) 및 소자 분리막(210) 상에 형성될 수 있다.The source line 280 may extend in the first direction and may be formed in plurality along the second direction. In example embodiments, each of the source lines 280 may be formed on the substrate 200 and the device isolation layer 210 between adjacent gate structures 260 .

이후, 제1 층간 절연막(270) 및 소스 라인(280) 상에 제2 층간 절연막(290)을 형성하고, 제1 및 제2 층간 절연막들(270, 290)을 관통하면서 제1 불순물 영역(203)에 접촉하는 콘택 플러그(300)를 형성할 수 있다.Thereafter, a second interlayer insulating film 290 is formed on the first interlayer insulating film 270 and the source line 280, and the first impurity region 203 passes through the first and second interlayer insulating films 270 and 290. ) can be formed.

제2 층간 절연막(290)은 예를 들어, 실리콘 산화물과 같은 산화물을 포함하도록 형성될 수 있다.The second interlayer insulating layer 290 may be formed to include, for example, an oxide such as silicon oxide.

콘택 플러그(300)는 예를 들어, 텅스텐, 티타늄, 탄탈륨 등의 금속, 텅스텐 질화물, 티타늄 질화물, 탄탈륨 질화물 등의 금속 질화물, 혹은 도핑된 폴리실리콘을 포함하도록 형성될 수 있다.For example, the contact plug 300 may be formed to include a metal such as tungsten, titanium, or tantalum, a metal nitride such as tungsten nitride, titanium nitride, or tantalum nitride, or doped polysilicon.

콘택 플러그(300)는 상기 각 제1 및 제2 방향들을 따라 복수 개로 형성될 수 있다. 예시적인 실시예들에 있어서, 상기 각 액티브 영역들에 형성되는 2개의 제1 불순물 영역(203)에 각각 접촉하는 2개의 콘택 플러그들(300)이 형성될 수 있다. A plurality of contact plugs 300 may be formed along the first and second directions. In example embodiments, two contact plugs 300 respectively contacting the two first impurity regions 203 formed in each of the active regions may be formed.

도 9를 참조하면, 제2 층간 절연막(290) 및 콘택 플러그(300) 상에 도전성 패드막을 형성하고, 이를 패터닝하여 도전성 패드들(310)을 형성한다. 이후, 도전성 패드들(310) 사이를 매립하는 절연막(320)을 형성한다.Referring to FIG. 9 , a conductive pad film is formed on the second interlayer insulating film 290 and the contact plug 300 and patterned to form conductive pads 310 . Thereafter, an insulating film 320 filling the gap between the conductive pads 310 is formed.

상기 도전성 패드막은 예를 들어, 텅스텐, 티타늄, 탄탈륨 등의 금속, 혹은 텅스텐 질화물, 티타늄 질화물, 탄탈륨 질화물 등의 금속 질화물을 포함하도록 형성될 수 있으며, 절연막(320)은 예를 들어, 실리콘 질화물과 같은 질화물을 포함하도록 형성할 수 있다.The conductive pad layer may be formed to include, for example, a metal such as tungsten, titanium, or tantalum, or a metal nitride such as tungsten nitride, titanium nitride, or tantalum nitride, and the insulating layer 320 may include, for example, silicon nitride and It can be formed to include the same nitride.

예시적인 실시예들에 있어서, 도전성 패드들(310)은 콘택 플러그들(300) 상면에 각각 접촉하도록 형성될 수 있다.In example embodiments, the conductive pads 310 may be formed to contact upper surfaces of the contact plugs 300 , respectively.

도 10을 참조하면, 절연막(320) 및 도전성 패드들(310) 상에 하부 전극막, MTJ 구조물 막, 및 상부 전극막을 순차적으로 형성하고, 이들을 패터닝하여 각각 하부 전극(400), MTJ 구조물(480) 및 상부 전극(490)을 형성할 수 있다. Referring to FIG. 10 , a lower electrode film, an MTJ structure film, and an upper electrode film are sequentially formed on the insulating film 320 and the conductive pads 310 and patterned to form a lower electrode 400 and an MTJ structure 480, respectively. ) and an upper electrode 490 may be formed.

이에 따라, 각 도전성 패드들(310) 상면에 접촉하며 순차적으로 적층된 하부 전극(400), MTJ 구조물(480), 및 상부 전극(490)을 포함하는 메모리 유닛이 도전성 패드들(310) 및 절연막(320) 상에 형성될 수 있다.Accordingly, the memory unit including the lower electrode 400, the MTJ structure 480, and the upper electrode 490 contacting the upper surface of each of the conductive pads 310 and sequentially stacked includes the conductive pads 310 and the insulating film. (320).

예시적인 실시예에 있어서, MTJ 구조물(480)은 순차적으로 적층된 고정막 패턴 구조물(410), 터널 배리어 패턴(420), 자유막 패턴(430), 제1 표면 자기 유도 패턴(440), 도전 패턴(450), 및 강자성 패턴(460)을 포함할 수 있다.In an exemplary embodiment, the MTJ structure 480 includes a sequentially stacked fixed film pattern structure 410, a tunnel barrier pattern 420, a free film pattern 430, a first surface magnetic induction pattern 440, and a conductive layer. A pattern 450 and a ferromagnetic pattern 460 may be included.

다시 도 5를 참조하면, 상기 메모리 유닛을 커버하는 제3 층간 절연막(500)을 도전성 패드들(310) 및 절연막(320) 상에 형성하고, 상부 전극(490)을 노출시키는 개구를 형성한 후, 상기 노출된 상부 전극(490) 상에 상기 개구를 채우는 배선(530)을 형성할 수 있다.Referring back to FIG. 5 , a third interlayer insulating film 500 covering the memory unit is formed on the conductive pads 310 and the insulating film 320 and an opening exposing the upper electrode 490 is formed. , a wire 530 filling the opening may be formed on the exposed upper electrode 490 .

배선(530)은 금속 패턴(520), 및 금속 패턴(520)의 저면 및 측벽을 커버하는 배리어 패턴(510)을 포함하도록 형성될 수 있다. 이때, 배선(530)은 상기 제1 방향을 따라 복수 개로 형성될 수 있으며, 각 배선들(530)은 상기 자기 저항 메모리 장치의 비트 라인 역할을 수행할 수 있다. The wiring 530 may be formed to include the metal pattern 520 and the barrier pattern 510 covering the bottom and sidewalls of the metal pattern 520 . In this case, a plurality of wires 530 may be formed along the first direction, and each wire 530 may serve as a bit line of the magnetoresistive memory device.

110, 410: 고정막 패턴 구조물 120, 420: 터널 배리어 패턴
130, 430: 고정막 구조물 140, 440: 제1 표면 자기 유도 패턴
150, 450: 도전 패턴 160, 460: 강자성 패턴
170: 제2 표면 자기 유도 패턴 200: 기판
203, 205: 제1, 제2 불순물 영역 210: 소자 분리막
220: 마스크 230: 게이트 절연막
240: 게이트 전극 250: 캐핑 패턴
260: 게이트 구조물
270, 290, 500: 제1, 제2, 제3 층간 절연막
280: 소스 라인 300: 콘택 플러그
310: 도전성 패드 320: 절연막
480: MTJ 구조물 510: 배리어 패턴
520: 금속 패턴 530: 배선110, 410: fixed membrane pattern structure 120, 420: tunnel barrier pattern
130, 430: fixed membrane structure 140, 440: first surface magnetic induction pattern
150, 450: conductive pattern 160, 460: ferromagnetic pattern
170: second surface magnetic induction pattern 200: substrate
203, 205: first and second impurity regions 210: device isolation layer
220: mask 230: gate insulating film
240: gate electrode 250: capping pattern
260: gate structure
270, 290, 500: first, second, third interlayer insulating film
280: source line 300: contact plug
310: conductive pad 320: insulating film
480: MTJ structure 510: barrier pattern
520: metal pattern 530: wiring

Claims (20)

수직 자화 방향을 갖는 고정막 패턴 구조물;
상기 고정막 패턴 구조물 상의 터널 배리어 패턴;
상기 터널 배리어 패턴 상에 형성되며, 수직 자화 방향을 갖는 자유막 패턴;
상기 자유막 패턴 상에 형성되어, 상기 자유막 패턴 표면에 수직 방향의 자기를 유도하는 제1 표면 자기 유도 패턴;
상기 제1 표면 자기 유도 패턴 상의 도전 패턴;
상기 도전 패턴 상의 강자성 패턴; 및
상기 도전 패턴과 상기 강자성 패턴 사이에 형성되며, 마그네슘 산화물(MgO)을 포함하는 제2 표면 자기 유도 패턴을 포함하는 자기터널접합(MTJ) 구조물.a fixed film pattern structure having a perpendicular magnetization direction;
a tunnel barrier pattern on the fixed film pattern structure;
a free layer pattern formed on the tunnel barrier pattern and having a vertical magnetization direction;
a first surface magnetic induction pattern formed on the free layer pattern to induce magnetism in a direction perpendicular to a surface of the free layer pattern;
a conductive pattern on the first surface magnetic induction pattern;
a ferromagnetic pattern on the conductive pattern; and
A magnetic tunnel junction (MTJ) structure comprising a second surface magnetic induction pattern formed between the conductive pattern and the ferromagnetic pattern and containing magnesium oxide (MgO). 제1항에 있어서, 상기 강자성 패턴은 수직 자화 방향을 갖는 MTJ 구조물.The MTJ structure of claim 1 , wherein the ferromagnetic pattern has a perpendicular magnetization direction. 제2항에 있어서, 상기 제2 자기 유도 패턴은 상기 강자성 패턴의 표면에 수직 방향의 자기를 유도하는 MTJ 구조물.The MTJ structure of claim 2 , wherein the second magnetic induction pattern induces magnetism in a direction perpendicular to the surface of the ferromagnetic pattern. 삭제delete 제3항에 있어서, 상기 제2 표면 자기 유도 패턴은 상기 터널 배리어 패턴보다 작은 두께를 갖는 MTJ 구조물.The MTJ structure of claim 3 , wherein the second surface magnetic induction pattern has a thickness smaller than that of the tunnel barrier pattern. 제1항에 있어서, 상기 강자성 패턴은 수평 자화 방향을 갖는 MTJ 구조물.The MTJ structure of claim 1 , wherein the ferromagnetic pattern has a horizontal magnetization direction. 제1항에 있어서, 상기 강자성 패턴은 공진막(resonance layer)을 포함하는 MTJ 구조물.The MTJ structure of claim 1 , wherein the ferromagnetic pattern includes a resonance layer. 제1항에 있어서, 상기 제1 표면 자기 유도 패턴은 상기 터널 배리어 패턴보다 작은 두께를 갖는 MTJ 구조물.The MTJ structure of claim 1 , wherein the first surface magnetic induction pattern has a thickness smaller than that of the tunnel barrier pattern. 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete
KR1020160106010A 2015-10-15 2016-08-22 Mtj structure and magnetoresistive random access device including the same KR102482371B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US15/293,771 US10109676B2 (en) 2015-10-15 2016-10-14 MTJ structures including magnetism induction pattern and magnetoresistive random access memory devices including the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20150143991 2015-10-15
KR1020150143991 2015-10-15

Publications (2)

Publication Number Publication Date
KR20170044578A KR20170044578A (en) 2017-04-25
KR102482371B1 true KR102482371B1 (en) 2022-12-29

Family

ID=58703665

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160106010A KR102482371B1 (en) 2015-10-15 2016-08-22 Mtj structure and magnetoresistive random access device including the same

Country Status (1)

Country Link
KR (1) KR102482371B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102502165B1 (en) * 2018-10-19 2023-02-21 삼성전자주식회사 Semiconductor devices
KR102518015B1 (en) * 2019-01-31 2023-04-05 삼성전자주식회사 A magnetoresistive random access device memory and method of manufacturing the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090079018A1 (en) * 2007-09-26 2009-03-26 Toshihiko Nagase Magnetoresistive element and magnetic memory

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008252018A (en) * 2007-03-30 2008-10-16 Toshiba Corp Magnetoresistance effect element, and magnetic random access memory using the same
KR101849677B1 (en) * 2011-05-19 2018-04-19 삼성전자주식회사 Magnetic Tunnel Junction Element
KR101375871B1 (en) * 2012-04-09 2014-03-17 삼성전자주식회사 Spin-transfer-torque magnetic random access memory using resonant and dual-spin-filter effects
KR102017623B1 (en) * 2012-08-30 2019-09-03 삼성전자주식회사 Magnetic Memory Device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090079018A1 (en) * 2007-09-26 2009-03-26 Toshihiko Nagase Magnetoresistive element and magnetic memory

Also Published As

Publication number Publication date
KR20170044578A (en) 2017-04-25

Similar Documents

Publication Publication Date Title
US11462679B2 (en) Magnetoresistive random access memory device and method of manufacturing the same
US10193060B2 (en) Magnetoresistive random access memory device and method of manufacturing the same
KR102368033B1 (en) Method of manufacturing a magnetoresistive random access device
KR102369523B1 (en) Magnetoresistive random access device and method of manufacturing the same
KR102482373B1 (en) Magnetoresistive random access device and method of manufacturing the same
US9997566B1 (en) Magnetoresistive random access memory devices and methods of manufacturing the same
KR102101407B1 (en) Magnetoresistive random access device and method of manufacturing the same
US10164173B2 (en) Magnetic random access memory devices and methods of manufacturing the same
KR102482372B1 (en) Magnetoresistive random access device and method of manufacturing the same
KR102451098B1 (en) Magnetic memory devices and methods of manufacturing the same
KR20150015920A (en) Magnetic random access memory device and method of manufacturing the same
US20160276575A1 (en) Magnetoresistive random access memory devices and methods of manufacturing the same
US11765982B2 (en) Semiconductor device and method for fabricating the same
KR102654937B1 (en) Magnetoresistive random access device and method of manufacturing the same
KR102482371B1 (en) Mtj structure and magnetoresistive random access device including the same
KR102237706B1 (en) Magnetic memory devices
US10109676B2 (en) MTJ structures including magnetism induction pattern and magnetoresistive random access memory devices including the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right