KR102480378B1 - Package module, method for manufacturing the same, and method for operating the same - Google Patents

Package module, method for manufacturing the same, and method for operating the same Download PDF

Info

Publication number
KR102480378B1
KR102480378B1 KR1020210029502A KR20210029502A KR102480378B1 KR 102480378 B1 KR102480378 B1 KR 102480378B1 KR 1020210029502 A KR1020210029502 A KR 1020210029502A KR 20210029502 A KR20210029502 A KR 20210029502A KR 102480378 B1 KR102480378 B1 KR 102480378B1
Authority
KR
South Korea
Prior art keywords
substrate
light emitting
emitting element
package module
bonded
Prior art date
Application number
KR1020210029502A
Other languages
Korean (ko)
Other versions
KR20220125543A (en
Inventor
이상원
조영상
Original Assignee
주식회사 아이에이네트웍스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 아이에이네트웍스 filed Critical 주식회사 아이에이네트웍스
Priority to KR1020210029502A priority Critical patent/KR102480378B1/en
Publication of KR20220125543A publication Critical patent/KR20220125543A/en
Application granted granted Critical
Publication of KR102480378B1 publication Critical patent/KR102480378B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/58—Random or pseudo-random number generators
    • G06F7/588—Random number generators, i.e. based on natural stochastic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0816—Key establishment, i.e. cryptographic processes or cryptographic protocols whereby a shared secret becomes available to two or more parties, for subsequent use
    • H04L9/0852—Quantum cryptography

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Pure & Applied Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Analysis (AREA)
  • Computational Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Auxiliary Devices For And Details Of Packaging Control (AREA)

Abstract

본 발명은, 기재, 기재의 일면에 형성되는 픽셀부, 픽셀부와 상호 마주보도록 배치되는 발광 소자, 픽셀부의 주위를 커버하도록 기재의 일면에 접합되며, 외부로부터의 광 신호를 차단하는 기판부를 포함하는 패키지 모듈과 그 제조 방법 및 그 동작 방법으로서, 발광 소자로부터 픽셀부로의 광 신호의 진행 경로를 단순화시키도록 구조가 개선된 패키지 모듈, 그 제조 방법 및 그 동작 방법이 제시된다.The present invention includes a substrate, a pixel portion formed on one surface of the substrate, a light emitting element disposed to face each other with the pixel portion, and a substrate portion bonded to one surface of the substrate to cover the periphery of the pixel portion and blocking light signals from the outside. A package module having an improved structure to simplify a path of an optical signal from a light emitting element to a pixel unit, a manufacturing method thereof, and an operation method thereof are proposed.

Description

패키지 모듈, 그 제조 방법 및 그 동작 방법{PACKAGE MODULE, METHOD FOR MANUFACTURING THE SAME, AND METHOD FOR OPERATING THE SAME}Package module, its manufacturing method, and its operation method

본 발명은 패키지 모듈, 그 제조 방법 및 그 동작 방법에 관한 것으로서, 더욱 상세하게는 발광 소자로부터 픽셀부로의 광 신호의 진행 경로를 단순화시키도록 구조가 개선된 패키지 모듈, 그 제조 방법 및 그 동작 방법에 관한 것이다.The present invention relates to a package module, a manufacturing method thereof, and an operation method thereof, and more particularly, a package module having an improved structure to simplify a path of an optical signal from a light emitting element to a pixel unit, a manufacturing method therefor, and an operation method therefor. It is about.

포토센서 칩은 대상의 이미지를 촬영하는 기능을 가진 반도체 소자이고, 패키지 모듈의 형태로 제작되며 디지털 카메라 및 스마트 폰을 포함하는 각종 모바일 기기에 탑재된다. 이러한 포토센서 칩은 센서 기술이 현저하게 향상됨에 따라 전자 판독 시의 노이즈가 거의 없는 이미지 데이터를 생성할 수 있다. 따라서, 포토센서 칩의 사용이 보안 분야로까지 확대되는 추세이다.The photosensor chip is a semiconductor device having a function of capturing an image of an object, is manufactured in the form of a package module, and is mounted in various mobile devices including digital cameras and smart phones. Such photosensor chips can produce image data with little noise in electronic readout as sensor technology has significantly improved. Therefore, the use of the photosensor chip tends to expand to the security field.

즉, 통신 내용의 암호화 및 암호키의 생성 등에 쓰이는 양자난수를 생성하는 것에도 포토센서 칩이 사용된다. 이 외에도, 포토센서 칩은 광 신호를 입력받는 것이 요구되는 각종 기술 분야에서 다양하게 사용되고 있다.That is, the photosensor chip is also used to generate quantum random numbers used for encryption of communication contents and generation of encryption keys. In addition to this, photosensor chips are variously used in various technical fields that require receiving optical signals.

한편, 포토센서 칩은 양자난수를 생성하기 위해서 양자난수 생성용 광 신호를 입력받아야 한다. 이에, 모바일 기기가 양자난수를 생성하기 위해서는 포토센서 칩 뿐만 아니라 광원 및 광학 장치 등 추가적인 하드웨어를 더 포함해야 한다. 이때, 포토센서 칩과 광원 및 광학 장치를 모바일 기기에 각각 탑재하기 위해서는 많은 공간이 필요하고, 복잡한 구조가 요구된다.Meanwhile, the photosensor chip needs to receive an optical signal for generating quantum random numbers in order to generate quantum random numbers. Therefore, in order for a mobile device to generate quantum random numbers, it must further include additional hardware such as a light source and an optical device as well as a photosensor chip. At this time, in order to mount the photosensor chip, the light source, and the optical device on the mobile device, a lot of space and a complicated structure are required.

본 발명의 배경이 되는 기술은 하기의 특허문헌에 게재되어 있다.The background technology of the present invention is published in the following patent documents.

KRKR 10-2014-004523510-2014-0045235 AA KRKR 10-2018-003424210-2018-0034242 AA

본 발명은 발광 소자로부터 픽셀부까지의 광 신호의 진행 경로를 단순화시킬 수 있는 패키지 모듈, 그 제조 방법 및 그 동작 방법을 제공한다.The present invention provides a package module capable of simplifying a path of an optical signal from a light emitting element to a pixel unit, a manufacturing method thereof, and an operation method thereof.

본 발명은 크기를 줄일 수 있는 패키지 모듈, 그 제조 방법 및 그 동작 방법을 제공한다.The present invention provides a package module capable of reducing the size, a manufacturing method thereof, and an operating method thereof.

본 발명은 웨이퍼 레벨에서 제조할 수 있는 패키지 모듈 및 그 제조 방법을 제공한다.The present invention provides a package module that can be manufactured at a wafer level and a manufacturing method thereof.

본 발명의 실시 형태에 따른 패키지 모듈은, 기재; 상기 기재의 일면에 형성되는 픽셀부; 상기 픽셀부와 상호 마주보도록 배치되는 발광 소자; 상기 발광 소자가 접합되어 있고, 상기 픽셀부의 주위를 커버하도록 상기 기재의 일면에 접합되며, 외부로부터의 광 신호를 차단하는 기판부;를 포함한다.A package module according to an embodiment of the present invention includes a substrate; a pixel unit formed on one surface of the substrate; light emitting elements disposed to face each other with the pixel unit; and a substrate portion to which the light emitting element is bonded, bonded to one surface of the substrate so as to cover a periphery of the pixel unit, and to block an external light signal.

상기 기재는 웨이퍼를 포함하고, 상기 픽셀부와 상기 발광 소자는 상하방향의 동일선상에 수직 배치될 수 있다.The substrate may include a wafer, and the pixel unit and the light emitting element may be vertically disposed on the same line in a vertical direction.

상기 기재의 일면과 마주보는 상기 기판부의 타면에 오목부가 형성되고, 상기 오목부에 상기 발광 소자가 접합되어 있고, 상기 오목부를 제외한 나머지 부위가 상기 기재의 일면에 접합될 수 있다.A concave portion may be formed on the other surface of the substrate facing the one surface of the substrate, the light emitting element may be bonded to the concave portion, and portions other than the concave portion may be bonded to one surface of the substrate.

상기 기판부는 인쇄회로기판을 포함하고, 상기 기판부의 면적은 상기 픽셀부의 면적보다 크고, 상기 기재의 면적보다 작을 수 있다.The substrate portion may include a printed circuit board, and an area of the substrate portion may be larger than an area of the pixel portion and smaller than an area of the substrate.

상기 기판부는, 상기 픽셀부와 대향하도록 상기 기재의 일면상에 이격배치되는 제1기판; 상기 기재와 상기 제1기판 사이에 배치되고, 상기 제1기판의 가장자리에 접합되는 제2기판;을 포함할 수 있다.The substrate unit may include a first substrate disposed spaced apart on one surface of the substrate so as to face the pixel unit; A second substrate disposed between the substrate and the first substrate and bonded to an edge of the first substrate.

상기 발광 소자는 상기 제2기판에 의하여 둘러싸이며, 상기 제1기판에 접합될 수 있다.The light emitting element may be surrounded by the second substrate and bonded to the first substrate.

상기 제2기판의 두께가 상기 발광 소자의 두께보다 클 수 있다.A thickness of the second substrate may be greater than a thickness of the light emitting device.

상기 기판부의 둘레를 따라 연장형성되고, 상기 기재의 일면에 접합되는 실링 범프; 상기 실링 범프의 내측 또는 외측에서 상기 기판부와 상기 기재에 접합되는 입출력 범프; 상기 발광 소자와 상기 기판부의 외측에서, 상기 기재의 일면에 접합되는 솔더볼;을 포함할 수 있다.a sealing bump extending along the circumference of the substrate and bonded to one surface of the substrate; input/output bumps bonded to the substrate and the substrate inside or outside the sealing bump; A solder ball bonded to one surface of the substrate from the outside of the light emitting element and the substrate unit; may include.

상기 실링 범프와 상기 솔더볼 사이에서 상기 기판부에 접합되는 커패시터;를 더 포함할 수 있다.A capacitor bonded to the board portion between the sealing bump and the solder ball may be further included.

상기 기재의 일면과 상기 기판부 및 상기 커패시터를 커버하도록, 상기 기재의 일면에 형성되는 몰딩부;를 더 포함할 수 있다.A molding part formed on one surface of the substrate to cover one surface of the substrate, the substrate, and the capacitor may be further included.

본 발명의 실시 형태에 따른 패키지 모듈 제조 방법은, 일면에 픽셀부가 형성된 기재를 마련하고, 발광 소자가 접합된 기판부를 마련하는 과정; 및 상기 발광 소자가 상기 픽셀부를 마주보도록 상기 기판부를 상기 기재의 일면에 접합하는 과정;을 포함한다.A package module manufacturing method according to an embodiment of the present invention includes the steps of preparing a substrate having a pixel portion formed on one surface thereof and preparing a substrate portion to which a light emitting element is bonded; and bonding the substrate part to one surface of the substrate so that the light emitting element faces the pixel part.

상기 기재를 마련하는 과정은, 웨이퍼를 마련하는 과정; 상기 웨이퍼의 일면의 픽셀 영역에 픽셀부를 형성하는 과정; 상기 웨이퍼의 일면의 단자 영역에 단자부를 형성하는 과정; 상기 단자 영역에서 상기 단자부의 일부와 상기 픽셀부를 감싸도록, 상기 웨이퍼의 일면에 실링 범프를 형성하는 과정; 상기 실링 범프의 내측 또는 외측에서, 상기 단자부에 입출력 범프를 형성하는 과정;을 포함할 수 있다.The process of preparing the substrate may include preparing a wafer; forming a pixel part in a pixel area on one surface of the wafer; forming a terminal part in a terminal area on one surface of the wafer; forming a sealing bump on one surface of the wafer to surround a portion of the terminal portion and the pixel portion in the terminal area; The method may include forming input/output bumps on the terminal part inside or outside the sealing bump.

상기 기판부를 마련하는 과정은, 제1기판을 마련하는 과정; 상기 발광 소자보다 두께가 크고, 개구가 구비된 제2기판을 마련하는 과정; 상기 제1기판에 상기 제2기판을 접합하는 과정; 상기 제2기판의 개구의 내측에서, 상기 제1기판에 상기 발광 소자를 접합하는 과정;을 포함할 수 있다.The process of preparing the substrate unit may include preparing a first substrate; preparing a second substrate having a thickness greater than that of the light emitting device and having an opening; bonding the second substrate to the first substrate; A process of bonding the light emitting element to the first substrate inside the opening of the second substrate; may include.

상기 기판부를 상기 기재의 일면에 접합하는 과정은, 동일선상에서 상기 발광 소자와 상기 픽셀부가 수직하게 마주보도록, 상기 기판부를 상기 기재의 일면상에 이격배치하는 과정; 천이액상확산접합(TLP) 방식으로, 상기 기판부의 제2기판을 상기 실링 범프와 상기 입출력 범프에 접합하여 상기 발광 소자와 상기 픽셀부를 외부로부터 고립시키는 과정;을 포함할 수 있다.The process of bonding the substrate part to one surface of the base material may include disposing the substrate part spaced apart from one surface of the base material so that the light emitting element and the pixel part vertically face each other on the same line; A process of isolating the light emitting element and the pixel unit from the outside by bonding the second substrate of the substrate unit to the sealing bump and the input/output bump using a transitional liquid phase diffusion bonding (TLP) method.

상기 기판부로부터 이격되도록 상기 기재의 일면에 솔더볼을 접합하는 과정;을 포함할 수 있다.A process of bonding a solder ball to one surface of the base material so as to be spaced apart from the substrate part; may include.

상기 기판부에 커패시터를 접합하는 과정;을 더 포함할 수 있다.A step of bonding a capacitor to the substrate part may be further included.

상기 기재의 일면과 상기 기판부 및 상기 커패시터를 커버하도록, 상기 기재의 일면에 에폭시 수지를 도포하여 몰딩부를 형성하는 과정;을 더 포함할 수 있다.The method may further include forming a molding part by applying an epoxy resin to one surface of the substrate so as to cover one surface of the substrate, the substrate, and the capacitor.

본 발명의 실시 형태에 따른 패키지 모듈 동작 방법은, 포토센서를 포함하는 패키지 모듈의 동작 방법으로서, 포토센서의 발광 소자로부터 광 신호를 방출하는 과정; 포토센서의 픽셀부로 광 신호를 수광하는 과정;을 포함하고, 상기 발광 소자 및 상기 픽셀부는 동일한 기재 상부에서 상하로 배치되어 있다.A method of operating a package module according to an embodiment of the present invention is a method of operating a package module including a photosensor, comprising: emitting an optical signal from a light emitting device of the photosensor; and receiving light signals with the pixel unit of the photosensor, wherein the light emitting element and the pixel unit are vertically disposed on the same substrate.

상기 광 신호를 방출하는 과정과 광 신호를 수광하는 과정 사이에, 상기 발광 소자와 상기 픽셀부의 사이에 형성되며 외부로부터 고립된 내부 공간 내에서 광 신호를 직진시키는 과정;을 포함할 수 있다.Between the process of emitting the light signal and the process of receiving the light signal, a process of straight forwarding the light signal in an internal space formed between the light emitting element and the pixel unit and isolated from the outside may be included.

상기 광 신호를 방출하는 과정은, 상기 발광 소자를 상기 기재의 일면에 접합시키는 실링 범프 및 기판부를 이용하여 외부로부터의 광 신호가 상기 픽셀부로 진행하는 것을 차단하는 과정;을 포함할 수 있다.The process of emitting the light signal may include a process of blocking an external light signal from propagating to the pixel part by using a sealing bump and a substrate part for bonding the light emitting element to one surface of the substrate.

본 발명의 실시 형태에 따르면, 기재의 일면에 형성되어 있는 픽셀부를 감싸도록 발광 소자를 접합하여, 픽셀부와 발광 소자를 수직하게 배치시킴으로써, 발광 소자와 픽셀부 및 기재를 웨이퍼 레벨에서 모듈화할 수 있고, 기재 상에서 발광 소자로부터 픽셀부까지의 광 신호의 진행 경로를 단순화시킬 수 있고, 이로부터 제조되는 패키지 모듈의 크기를 줄일 수 있다.According to an embodiment of the present invention, the light emitting element, the pixel part, and the substrate can be modularized at the wafer level by bonding the light emitting element so as to surround the pixel part formed on one surface of the substrate and arranging the pixel part and the light emitting element vertically. In addition, it is possible to simplify the path of the light signal from the light emitting element to the pixel unit on the substrate, and reduce the size of the package module manufactured therefrom.

또한, 본 발명의 실시 형태에 따르면 광 신호가 굴절 및 반사됨이 없이 직선으로 이동하여 픽셀부에 수광되기 때문에, 광 손실 및 왜곡이 방지될 수 있다. 또한, 발광 소자가 픽셀부를 마주보도록 배치되어 발광 소자에 의해 픽셀부가 커버되기 때문에, 발광 소자가 외부로부터의 광 신호를 차단할 수 있고, 외부로부터의 광 신호가 픽셀부로 수광되는 것을 방지할 수 있다.In addition, according to an embodiment of the present invention, light loss and distortion can be prevented because an optical signal travels in a straight line without being refracted or reflected and is received by the pixel unit. In addition, since the light emitting element is arranged to face the pixel unit and the pixel unit is covered by the light emitting element, the light emitting element can block the light signal from the outside and prevent the light signal from the outside from being received by the pixel unit.

도 1은 본 발명의 제1실시 예에 따른 패키지 모듈의 개략도이다.
도 2는 본 발명의 제2실시 예에 따른 패키지 모듈의 개략도이다.
도 3은 본 발명의 제3실시 예에 따른 패키지 모듈의 개략도이다.
도 4 내지 도 13은 본 발명의 실시 예들에 따른 패키지 모듈 제조 방법을 설명하기 위한 모식도이다.1 is a schematic diagram of a package module according to a first embodiment of the present invention.
2 is a schematic diagram of a package module according to a second embodiment of the present invention.
3 is a schematic diagram of a package module according to a third embodiment of the present invention.
4 to 13 are schematic diagrams for explaining a method of manufacturing a package module according to embodiments of the present invention.

이하, 첨부된 도면을 참조하여, 본 발명의 실시 예를 상세히 설명한다. 그러나 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니고, 서로 다른 다양한 형태로 구현될 것이다. 단지 본 발명의 실시 예는 본 발명의 개시가 완전하도록 하고, 해당 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 본 발명의 실시 예를 설명하기 위하여 도면은 과장될 수 있고, 도면상의 동일한 부호는 동일한 요소를 지칭한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below, and will be implemented in a variety of different forms. Only the embodiments of the present invention are provided to complete the disclosure of the present invention and to fully inform those skilled in the art of the scope of the invention. In order to explain an embodiment of the present invention, the drawings may be exaggerated, and the same reference numerals in the drawings refer to the same elements.

본 발명의 실시 예에 따른 패키지 모듈은 예컨대 웨이퍼 레벨 포토센서 쉬링키지 패키지 모듈 혹은 웨이퍼 레벨 QRNG 포토센서 쉬링키지 패키지 모듈이라고 지칭할 수 있다. 이러한 본 발명의 실시 예에 따른 패키지 모듈은 보안 및 양자암호통신 등의 각종 기술분야에서 양자난수를 생성하는 것에 사용될 수 있다.A package module according to an embodiment of the present invention may be referred to as, for example, a wafer level photosensor shrinkage package module or a wafer level QRNG photosensor shrinkage package module. The package module according to this embodiment of the present invention can be used to generate quantum random numbers in various technical fields such as security and quantum cryptography communication.

웨이퍼 레벨은 웨이퍼 상에 웨이퍼보다 작은 크기로 소자 및 인쇄회로기판을 접합함으로써, 웨이퍼 상태에서 패키지 모듈을 제조하는 것을 의미한다.The wafer level refers to manufacturing a package module in a wafer state by bonding devices and a printed circuit board on a wafer to a smaller size than the wafer.

양자난수('순수난수'라고도 한다)는 예컨대 양자암호통신, 수치 시뮬레이션, 통계분석 등 난수성(randomness)을 필요로 하는 다양한 분야에서 사용된다.Quantum random numbers (also referred to as 'pure random numbers') are used in various fields requiring randomness, such as quantum cryptographic communication, numerical simulation, and statistical analysis, for example.

양자난수를 생성하는 반도체 소자로 QRNG(Quantum Random Number Generator) 포토센서 칩이 있다. QRNG 포토센서 칩은 양자광학에 기초하여 양자난수를 생성한다. QRNG 포토센서 칩은 광원으로부터 안정적으로 광 신호를 받아야 고품질의 양자난수를 생성할 수 있다. 그렇지 않으면, 광 신호를 입력받은 이후의 후처리 단계의 알고리즘이 복잡해질 수 있고, 생성되는 양자난수의 난수성의 품질이 저하될 수 있다. 본 발명의 실시 예에서는 예컨대 QRNG 포토센서 칩을 웨이퍼 레벨에서 패키지 모듈로 제조할 수 있다. 이에, 패키지 모듈의 전체 높이를 줄일 수 있고, 패키지 모듈의 제조 과정을 간소화할 수 있다. 또한, QRNG 포토센서 칩의 발광 소자 및 픽셀부가 패키지 모듈의 내부에서 광 신호를 주고 받을 수 있으므로, 발광 소자의 광 신호를 픽셀부에 안정적으로 송신할수 있다.As a semiconductor device that generates quantum random numbers, there is a QRNG (Quantum Random Number Generator) photosensor chip. The QRNG photosensor chip generates quantum random numbers based on quantum optics. The QRNG photosensor chip can generate high-quality quantum random numbers by receiving a stable optical signal from a light source. Otherwise, an algorithm in a post-processing step after receiving an optical signal may be complicated, and the quality of randomness of generated quantum random numbers may be degraded. In an embodiment of the present invention, for example, a QRNG photosensor chip may be manufactured as a package module at a wafer level. Accordingly, the overall height of the package module may be reduced, and the manufacturing process of the package module may be simplified. In addition, since the light emitting element and the pixel unit of the QRNG photosensor chip can transmit and receive optical signals inside the package module, the light signal of the light emitting element can be stably transmitted to the pixel unit.

본 발명의 실시 예에 따른 패키지 모듈은 광 신호를 전기 신호로 변환할 수 있는 다양한 패키지 모듈로서 사용될 수도 있다.A package module according to an embodiment of the present invention may be used as various package modules capable of converting an optical signal into an electrical signal.

본 발명의 실시 예에 따른 패키지 모듈은 발광 소자로부터 픽셀부까지의 광 신호의 진행 경로를 단순화시킬 수 있고, 외부의 광 신호를 차단할 수 있고, 전체 크기를 줄일 수 있고, 웨이퍼 레벨에서 제조할 수 있는 기술적인 특징을 제시한다.The package module according to an embodiment of the present invention can simplify the path of an optical signal from a light emitting element to a pixel unit, block external optical signals, reduce overall size, and can be manufactured at a wafer level. presents technical features.

도 1은 본 발명의 제1실시 예에 따른 패키지 모듈의 개략도이다. 또한, 도 2는 본 발명의 제2실시 예에 따른 패키지 모듈의 개략도이고, 도 3은 본 발명의 제3 실시 예에 따른 패키지 모듈의 개략도이다.1 is a schematic diagram of a package module according to a first embodiment of the present invention. 2 is a schematic diagram of a package module according to a second embodiment of the present invention, and FIG. 3 is a schematic diagram of a package module according to a third embodiment of the present invention.

도 1 내지 도 3을 참조하면, 본 발명의 실시 예들에 따른 패키지 모듈은, 기재(100)와, 기재(100)의 일면에 형성되는 픽셀부(210)와, 픽셀부(210)와 상호 마주보도록 배치되는 발광 소자(220)와, 발광 소자(220)가 접합되어 있고, 픽셀부(210)의 주위를 커버하도록 기재(100)의 일면에 접합되며, 외부로부터의 광 신호를 차단하는 기판부(230)를 포함한다.Referring to FIGS. 1 to 3 , the package module according to the exemplary embodiments of the present invention includes a substrate 100, a pixel unit 210 formed on one surface of the substrate 100, and the pixel unit 210 facing each other. A light emitting element 220 disposed to be seen and a substrate part to which the light emitting element 220 is bonded and bonded to one surface of the substrate 100 to cover the periphery of the pixel unit 210 and to block light signals from the outside. (230).

또한, 본 발명의 실시 예들에 따른 패키지 모듈은, 기재(100)의 일면에 형성되고, 기재(100)의 일면상에서 픽셀부(210)의 둘레를 감싸며, 기판부(230)가 접합되는 단자부(240), 기재(100)의 일면의 가장자리측에서 단자부(240)에 접합되는 솔더볼(500)을 포함할 수 있다.In addition, the package module according to the embodiments of the present invention is formed on one surface of the substrate 100, surrounds the circumference of the pixel unit 210 on the one surface of the substrate 100, and the terminal unit to which the substrate unit 230 is bonded ( 240), and a solder ball 500 bonded to the terminal unit 240 at an edge side of one surface of the substrate 100.

여기서, 픽셀부(210), 발광 소자(220), 기판부(230) 및 단자부(240)가 포토센서(200)를 형성할 수 있다. 이러한 포토센서(200)를 포토센서 칩 또는 QRNG 포토센서 칩이라고 지칭할 수도 있다.Here, the pixel unit 210, the light emitting element 220, the substrate unit 230, and the terminal unit 240 may form the photosensor 200. Such a photosensor 200 may be referred to as a photosensor chip or a QRNG photosensor chip.

이하, 도 1을 참조하여, 본 발명의 제1실시 예에 따른 패키지 모듈을 상세하게 설명한다.Hereinafter, referring to FIG. 1, a package module according to a first embodiment of the present invention will be described in detail.

기재(100)는 웨이퍼를 포함할 수 있다. 기재(100)는 상하 방향으로 대향하는 일면 및 타면과, 일면 및 타면을 연결하는 측면을 포함할 수 있다. 기재(100)는 수평방향 및 상하방향으로 연장형성되어 소정 면적 및 소정 두께를 가질 수 있다. 기재(100)는 예컨대 사각 플레이트 형상일 수 있다. 물론, 기재(100)의 형상은 다양할 수 있다.The substrate 100 may include a wafer. The substrate 100 may include one surface and the other surface facing in the vertical direction, and a side surface connecting the one surface and the other surface. The substrate 100 may extend in the horizontal and vertical directions to have a predetermined area and a predetermined thickness. The substrate 100 may have, for example, a square plate shape. Of course, the shape of the substrate 100 may vary.

기재(100)는 일면의 소정 위치에 소정 면적으로 픽셀 영역(S1)이 형성될 수 있다. 또한, 기재(100)는 일면의 소정 위치에 소정 면적으로 단자 영역(S2)이 형성될 수 있다. 이때, 픽셀 영역(S1)의 중심은 기재(100)의 일면의 중심으로부터 소정 거리만큼 이격될 수 있다. 물론, 픽셀 영역(S1)의 중심과 기재(100)의 일면의 중심이 일치할 수도 있다. 단자 영역(S2)은 픽셀 영역(S1)의 주위를 감쌀 수 있다. 즉, 픽셀 영역(S1)을 제외한 기재(100)의 일면의 나머지 면적이 단자 영역(S2)으로 형성될 수 있다. 여기서, 픽셀 영역(S1)에는 픽셀부(210)가 형성될 수 있고, 단자 영역(S2)에는 단자부(240)가 형성될 수 있다.A pixel region S1 may be formed with a predetermined area at a predetermined location on one surface of the substrate 100 . In addition, a terminal region S2 may be formed with a predetermined area at a predetermined location on one surface of the substrate 100 . In this case, the center of the pixel region S1 may be spaced apart from the center of one surface of the substrate 100 by a predetermined distance. Of course, the center of the pixel area S1 and the center of one surface of the substrate 100 may coincide. The terminal area S2 may surround the pixel area S1. That is, the remaining area of one surface of the substrate 100 excluding the pixel area S1 may be formed as the terminal area S2. Here, the pixel portion 210 may be formed in the pixel region S1 , and the terminal portion 240 may be formed in the terminal region S2 .

픽셀부(210)는 포토센서(200)의 수광부의 역할을 하는 소자로서, 기재(100)의 일면의 픽셀 영역(S1) 내에 형성된 복수개의 포토 다이오드, 포토 다이오드상에 형성된 컬러 필터, 및 컬러 필터상에 형성된 마이크로 렌즈를 포함할 수 있다.The pixel unit 210 is an element serving as a light receiving unit of the photosensor 200, a plurality of photodiodes formed in the pixel area S1 on one surface of the substrate 100, a color filter formed on the photodiodes, and a color filter. A micro lens formed thereon may be included.

픽셀부(210)는 발광 소자(220)로부터 진행되는 광 신호를 입력받을 수 있고, 양자난수 생성을 위한 전기 신호를 생성할 수 있다. 픽셀부(210)는 기재(100)의 일면상에 형성된 소정의 박막 패턴(미도시)를 통하여 단자부(240)와 전기적으로 연결될 수 있다. 픽셀부(210)는 단자부(240)에 접합된 솔더볼(500)을 통하여 외부로 전기 신호를 송신할 수 있다.The pixel unit 210 may receive an optical signal proceeding from the light emitting element 220 and may generate an electrical signal for generating a quantum random number. The pixel unit 210 may be electrically connected to the terminal unit 240 through a predetermined thin film pattern (not shown) formed on one surface of the substrate 100 . The pixel unit 210 may transmit an electrical signal to the outside through the solder ball 500 bonded to the terminal unit 240 .

한편, 기재(100)의 일면과 기판부(230) 사이에는 내부 공간(V)이 형성될 수 있다. 또한, 내부 공간(V)은 기재(100)의 일면과 기판부(230)와 실링 범프(300)에 둘러싸임으로써 외부로부터 고립될 수 있다. 픽셀부(210)는 내부 공간(V)에 수용되어 외부로부터 고립될 수 있다.Meanwhile, an internal space V may be formed between one surface of the substrate 100 and the substrate 230 . In addition, the inner space V may be isolated from the outside by being surrounded by one surface of the substrate 100 , the substrate portion 230 , and the sealing bump 300 . The pixel unit 210 may be accommodated in the inner space V and isolated from the outside.

발광 소자(220)는 1㎛ 초과 200㎛ 이하의 크기로 형성된 마이크로 LED(Micro Light Emitting Diode)를 포함할 수 있다. 발광 소자(220)는 픽셀부(210)의 상측으로 이격배치될 수 있고, 기판부(230)에 접합되어 지지될 수 있다. 상세하게는 발광 소자(220)는 픽셀부(210)와 상하방향으로 마주보도록 기판부(230)에 접합될 수 있다. 발광 소자(220)는 기판부(230)와 단자부(240)를 통하여 광 신호를 생성하기 위한 소정의 전력 및 제어 신호를 입력받을 수 있다. 발광 소자(220)는 기재(100)의 일면과 기판부(230) 사이의 내부 공간(V)에 수용될 수 있다. 발광 소자(220)로부터 생성되는 광 신호는 내부 공간(V) 내에서 진행되어 픽셀부(210)로 입사될 수 있다.The light emitting device 220 may include a micro light emitting diode (LED) having a size greater than 1 μm and less than or equal to 200 μm. The light emitting element 220 may be spaced apart from the upper side of the pixel unit 210 and may be bonded to and supported by the substrate unit 230 . In detail, the light emitting element 220 may be bonded to the substrate 230 so as to face the pixel unit 210 in the vertical direction. The light emitting element 220 may receive predetermined power and a control signal for generating an optical signal through the substrate part 230 and the terminal part 240 . The light emitting device 220 may be accommodated in the inner space V between one surface of the substrate 100 and the substrate 230 . An optical signal generated from the light emitting device 220 may be incident to the pixel unit 210 while progressing in the inner space V.

발광 소자(220)의 크기가 1㎛ 미만이면 제작이 어려울 수 있다. 또한, 발광 소자(220)의 크기가 200㎛ 이 되면 픽셀부(210)의 모든 면적에 광 신호를 충분하게 수직 입사시킬 수 있으므로, 발광 소자(220)의 크기를 200㎛보다 크게 하지 않아도 된다.If the size of the light emitting element 220 is less than 1 μm, manufacturing may be difficult. In addition, when the size of the light emitting element 220 is 200 μm, the light signal can be sufficiently vertically incident on all areas of the pixel unit 210, so the size of the light emitting element 220 does not need to be larger than 200 μm.

발광 소자(220)는 플립 칩 본딩(flip chip bonding)에 의해 기판부(230)에 접합될 수 있다. 즉, 발광 소자(220)의 상부에는 금속패턴(221)이 구비될 수 있다. 또한, 금속패턴(221)이 기판부(230)에 필립 칩 본딩 방식으로 접합될 수 있다.The light emitting element 220 may be bonded to the substrate 230 by flip chip bonding. That is, a metal pattern 221 may be provided above the light emitting device 220 . In addition, the metal pattern 221 may be bonded to the substrate 230 using a Philips chip bonding method.

한편, 발광 소자(220)는 양자난수를 생성하는 것에 사용되는 광의 종류에 따라 마이크로 LED 외에도 다양한 종류가 적용될 수 있다.Meanwhile, various types of light emitting devices 220 other than micro LEDs may be applied depending on the type of light used to generate quantum random numbers.

픽셀부(210)와 발광 소자(220)는 상하방향의 동일선상에 수직 배치될 수 있다. 즉, 픽셀부(210)와 발광 소자(220)는 기재(100)의 동일면상에서 수직하게 배치될 수 있다. 이때, 픽셀부(210)가 기재(100)상에 위치하고, 발광 소자(220)가 기재(100)로부터 이격배치될 수 있다. 이에, 기재(100)의 동일면상에서 하나의 포토센서(200)의 구조가 완성될 수 있다. 이로부터 패키지 모듈의 크기 예컨대 패키지 모듈의 폭을 줄여줄 수 있다. 또한, 발광 소자(220)로부터 픽셀부(210)로 광 신호가 진행하는 거리를 줄여줄 수 있고, 광 신호가 진행하는 경로를 직선화시킬 수 있다. 이에 광 신호의 손실을 억제 혹은 방지할 수 있다.The pixel unit 210 and the light emitting element 220 may be vertically disposed on the same line in the vertical direction. That is, the pixel unit 210 and the light emitting element 220 may be vertically disposed on the same surface of the substrate 100 . In this case, the pixel unit 210 may be positioned on the substrate 100 and the light emitting device 220 may be spaced apart from the substrate 100 . Thus, the structure of one photosensor 200 can be completed on the same surface of the substrate 100 . From this, it is possible to reduce the size of the package module, for example, the width of the package module. In addition, the distance that the light signal travels from the light emitting element 220 to the pixel unit 210 can be reduced, and the path along which the light signal travels can be straightened. Accordingly, loss of an optical signal can be suppressed or prevented.

기판부(230)는 픽셀부(210)를 커버하도록 단자부(240)에 접합될 수 있다. 이때, 기재(100)의 일면과 마주보는 기판부(230)의 타면에 오목부가 형성될 수 있다. 상세하게는 기판부(230)는 타면의 소정 면적이 상방으로 오목하게 형성되어 오목부가 형성될 수 있다. 이때, 오목부는 기판부(230)의 타면의 가장자리로부터 이격될 수 있다.The substrate portion 230 may be bonded to the terminal portion 240 to cover the pixel portion 210 . At this time, a concave portion may be formed on the other surface of the substrate unit 230 facing the one surface of the substrate 100 . In detail, a concave portion may be formed by forming a predetermined area of the other surface of the substrate portion 230 concave upward. At this time, the concave portion may be spaced apart from the edge of the other surface of the substrate portion 230 .

기판부(230)의 타면의 오목부에 발광 소자(220)가 접합될 수 있다. 또한, 기판부(230)의 타면의 오목부를 제외한 나머지 부위가 기재(100)의 일면에 접합될 수 있다.The light emitting element 220 may be bonded to the concave portion of the other surface of the substrate unit 230 . In addition, portions other than the concave portion of the other surface of the substrate portion 230 may be bonded to one surface of the substrate 100 .

이러한 기판부(230)은 인쇄회로기판을 포함할 수 있다. 인쇄회로기판은 예컨대 기재(100)의 열팽창계수(CTE：Coefficient of Thermal Expansion)와 유사한 열팽창계수를 가질 수 있다. 예컨대 인쇄회로기판은 0ppm 초과 5ppm 이하의 열팽창계수를 가질 수 있다.The board unit 230 may include a printed circuit board. The printed circuit board may have, for example, a coefficient of thermal expansion similar to that of the substrate 100 (CTE: Coefficient of Thermal Expansion). For example, the printed circuit board may have a thermal expansion coefficient greater than 0 ppm and less than or equal to 5 ppm.

기판부(230)의 면적은 픽셀부(210)의 면적보다 크고, 기재(100)의 면적보다 작을 수 있다. 기판부(230)의 면적은 픽셀부(210)의 면적보다 작거나 같으면, 실링 범프(300)와 입출력 범프(400)를 접합시킬 공간을 확보하기 어렵다. 기판부(230)의 면적이 기재(100)의 면적보다 크거나 같으면, 솔더볼(500)을 접합시킬 공간을 확보하기 어렵다.An area of the substrate portion 230 may be larger than that of the pixel portion 210 and smaller than that of the substrate 100 . If the area of the substrate part 230 is smaller than or equal to the area of the pixel part 210 , it is difficult to secure a space for bonding the sealing bump 300 and the input/output bump 400 . If the area of the substrate 230 is greater than or equal to the area of the substrate 100, it is difficult to secure a space for bonding the solder balls 500.

또한, 기판부(230)의 두께는 50㎛ 내지 200㎛의 범위일 수 있다. 이때, 기판부(230)의 두께가 50㎛ 미만이면, 발광 소자(220)를 지지하기 위한 소정의 강성을 확보하기 어렵다. 기판부(230)의 두께가 증가할수록 기판부(230)가 발광 소자(220)를 안정적으로 지지할 수 있다. 기판부(230)의 두께가 200㎛를 초과하면 패키지 모듈의 전체 두께가 원하는 두께보다 커지게 됨으로써, 패키지 모듈을 모바일 기기에 탑재하는 것에 어려움이 있다.In addition, the thickness of the substrate portion 230 may be in the range of 50 μm to 200 μm. At this time, when the thickness of the substrate portion 230 is less than 50 μm, it is difficult to secure a predetermined rigidity for supporting the light emitting element 220 . As the thickness of the substrate portion 230 increases, the substrate portion 230 can stably support the light emitting device 220 . When the thickness of the substrate portion 230 exceeds 200 μm, the overall thickness of the package module becomes larger than a desired thickness, and thus it is difficult to mount the package module on a mobile device.

기판부(230)는, 픽셀부(210)와 대향하도록 기재(100)의 일면상에 이격배치되는 제1기판(231), 기재(100)의 일면을 향하는 제1기판(231)의 타면의 가장자리에 접합되는 제2기판(232), 제1기판(231)과 제2기판(232) 사이에서 제1기판(231)의 타면을 따라 연장형성되며 일부가 제2기판(232)의 외부로 노출되는 배선층(233), 제2기판(232)을 관통하도록 형성되고, 배선층(233)과 연결되는 도전성 부재(234), 기재(100)의 일면을 향하는 제2기판(232)의 타면의 소정 위치에 형성되고, 도전성 부재(234)와 연결되는 제1접속 패드(235) 및 제2기판(232)의 타면의 가장자리를 따라 연장형성되는 폐루프 형상의 제2접속 패드(236)를 포함할 수 있다.The substrate unit 230 includes a first substrate 231 spaced apart on one surface of the substrate 100 to face the pixel unit 210 and the other surface of the first substrate 231 facing one surface of the substrate 100. The second substrate 232 bonded to the edge extends along the other surface of the first substrate 231 between the first substrate 231 and the second substrate 232, and a portion extends to the outside of the second substrate 232. The exposed wiring layer 233, the conductive member 234 formed to penetrate the second substrate 232 and connected to the wiring layer 233, and the other surface of the second substrate 232 facing one surface of the substrate 100 The first connection pad 235 formed at the location and connected to the conductive member 234 and the second connection pad 236 having a closed loop shape extending along the edge of the other surface of the second substrate 232 may be included. can

제1기판(231)은 기판부(230)의 본체로서, 소정의 두께와 소정의 면적으로 형성될 수 있다. 제1기판(231)은 사각 플레이트 형상일 수 있다. 물론, 제1기판(231)의 형상은 다양할 수 있다. 제1기판(231)의 타면에는 배선층(233)이 연장형성될 수 있다. 배선층(233)은 구리 재질을 포함할 수 있다. 배선층(233)의 최소 두께는 5㎛일 수 있다. 또한, 배선층(233)의 최대 두께는 5㎛보다 큰 소정의 두께일 수 있다.The first substrate 231 is the main body of the substrate unit 230 and may be formed with a predetermined thickness and a predetermined area. The first substrate 231 may have a square plate shape. Of course, the shape of the first substrate 231 may vary. A wiring layer 233 may extend from the other surface of the first substrate 231 . The wiring layer 233 may include a copper material. The minimum thickness of the wiring layer 233 may be 5 μm. Also, the maximum thickness of the wiring layer 233 may be a predetermined thickness greater than 5 μm.

배선층(233)의 일부는 제2기판(232)에 의해 커버될 수 있고, 나머지는 제2기판(232)의 외부에 노출될 수 있다. 배선층(233)은 노출된 부분이 발광 소자(220)와 접합될 수 있고, 커버된 부분이 도전성 부재(234)와 연결될 수 있다. 제2기판(232)은 제1기판(231)의 타면의 가장자리를 따라 폐루프 형상으로 연장형성될 수 있다. 이에, 발광 소자(220)는 제2기판(232)에 의하여 둘러싸이며, 제1기판(231)의 타면에 접합될 수 있다. 이때, 제2기판(232)의 두께는 100㎛ 내지 200㎛의 범위일 수 있고, 발광 소자(220)의 두께보다 클 수 있다.Part of the wiring layer 233 may be covered by the second substrate 232 , and the rest may be exposed to the outside of the second substrate 232 . An exposed portion of the wiring layer 233 may be bonded to the light emitting element 220 and a covered portion may be connected to the conductive member 234 . The second substrate 232 may extend along the edge of the other surface of the first substrate 231 in a closed loop shape. Accordingly, the light emitting element 220 may be surrounded by the second substrate 232 and bonded to the other surface of the first substrate 231 . At this time, the thickness of the second substrate 232 may be in the range of 100 μm to 200 μm, and may be greater than the thickness of the light emitting device 220 .

제1접속 패드(235)는 발광 소자(220)와 가까운 제2기판(232)의 타면의 소정 위치에 형성될 수 있다. 또한, 제2접속 패드(236)는 제2기판(232)의 타면의 가장자리에 가까운 소정 위치에 형성될 수 있다. 제1 및 제2접속 패드(235, 236)는 배선층(233)과 동일한 재질을 포함할 있다. 제1접속 패드(235)에는 입출력 범프(400)가 접합될 수 있다. 또한, 제2접속 패드(236)에는 실링 범프(300)가 접합될 수 있다.The first connection pad 235 may be formed at a predetermined position on the other surface of the second substrate 232 close to the light emitting element 220 . Also, the second connection pad 236 may be formed at a predetermined position close to an edge of the other surface of the second substrate 232 . The first and second connection pads 235 and 236 may include the same material as the wiring layer 233 . Input/output bumps 400 may be bonded to the first connection pads 235 . In addition, the sealing bump 300 may be bonded to the second connection pad 236 .

단자부(240)는 픽셀부(210)에서 생성된 전기 신호를 외부로 송신할 수 있고, 외부의 제어 신호를 발광 소자(220)로 송신할 수 있고, 외부로부터 공급되는 전력을 픽셀부(210)로 전달해줄 수 있다.The terminal unit 240 can transmit an electrical signal generated in the pixel unit 210 to the outside, transmit an external control signal to the light emitting element 220, and transmit power supplied from the outside to the pixel unit 210. can be forwarded to

단자부(240)는 표면실장패턴(241), 입출력패턴(242), 제1패시베이션막(243), 제1접합패턴(244), 제2접합패턴(245), 제3접합패턴(246), 및 제2패시베이션막(247)을 포함할 수 있다. 표면실장패턴(241), 입출력패턴(242), 제1접합패턴(244), 제2접합패턴(245), 제3접합패턴(246)은 금속 예컨대 구리 재질을 포함할 수 있다. 제1패시베이션막(243), 제2패시베이션막(247)은 폴리머(polymer) 재질을 포함할 수 있다.The terminal unit 240 includes a surface mount pattern 241, an input/output pattern 242, a first passivation film 243, a first bonding pattern 244, a second bonding pattern 245, a third bonding pattern 246, and a second passivation layer 247 . The surface mount pattern 241 , the input/output pattern 242 , the first junction pattern 244 , the second junction pattern 245 , and the third junction pattern 246 may include metal, for example, copper. The first passivation layer 243 and the second passivation layer 247 may include a polymer material.

표면실장패턴(241)은 픽셀 영역(S1)과 가까운 단자 영역(S2)의 소정 위치에 형성될 수 있다. 또한, 입출력 패턴(242)은 기재(100)의 일면의 가장자리에 가까운 단자 영역(S2)의 소정 위치에 형성될 수 있다. 이때, 표면실장패턴(241) 및 입출력 패턴(242)은 일면이 기재(100)의 일면과 동일 높이일 수 있고, 타면이 기재(100)의 일면보다 낮은 높이일 수 있다. 높이는 기재(100)의 일면으로부터의 높이일 수 있다.The surface mount pattern 241 may be formed at a predetermined position in the terminal area S2 close to the pixel area S1. In addition, the input/output pattern 242 may be formed at a predetermined position of the terminal region S2 close to an edge of one surface of the substrate 100 . In this case, one surface of the surface mount pattern 241 and the input/output pattern 242 may have the same height as one surface of the substrate 100, and the other surface may have a height lower than one surface of the substrate 100. The height may be the height from one side of the substrate 100.

물론, 표면실장패턴(241) 및 입출력 패턴(242)은 기재(100)의 일면으로부터 상방으로 볼록하게 형성되거나, 하방으로 오목하게 형성될 수도 있다.Of course, the surface mount pattern 241 and the input/output pattern 242 may be convex upward from one surface of the substrate 100 or concave downward.

제1패시베이션막(243)은 단자 영역(S2)에서, 기재(100)의 일면과 표면실장패턴(241) 및 입출력 패턴(242)을 덮도록 형성될 수 있다. 이때, 기재(100)의 일면의 픽셀 영역(S1)은 제1패시베이션막(243)의 상방으로 노출될 수 있다. 또한, 제1패시베이션막(243)에는 복수개의 홀이 형성될 수 있고, 홀을 통하여 표면실장패턴(241) 및 입출력 패턴(242)의 각각의 일면이 제1패시베이션막(243)의 상방으로 노출될 수 있다.The first passivation layer 243 may be formed to cover one surface of the substrate 100 and the surface mount pattern 241 and the input/output pattern 242 in the terminal region S2 . In this case, the pixel region S1 on one surface of the substrate 100 may be exposed upward through the first passivation layer 243 . In addition, a plurality of holes may be formed in the first passivation layer 243 , and through the holes, one surface of each of the surface mount pattern 241 and the input/output pattern 242 is exposed upward of the first passivation layer 243 . It can be.

제1접합패턴(244)은 표면실장패턴(241)의 일면의 노출된 부위에 형성될 수 있다. 제2접합패턴(245)은 하부가 입출력 패턴(242)의 일면의 노출된 부위에 형성될 수 있고, 상부가 제1패시베이션막(243)의 일면을 따라 소정 면적으로 연장될 수 있다. 제3접합패턴(246)은 제1접합패턴(244)과 제2접합패턴(245) 사이에서 패루프 형상으로 연장형성될 수 있다.The first bonding pattern 244 may be formed on an exposed portion of one surface of the surface mount pattern 241 . The second junction pattern 245 may have a lower portion formed on an exposed portion of one surface of the input/output pattern 242 and an upper portion extending to a predetermined area along one surface of the first passivation layer 243 . The third bonding pattern 246 may extend in a closed loop shape between the first bonding pattern 244 and the second bonding pattern 245 .

제2패시베이션막(246)은 단자 영역(S2)에서, 제1패시베이션막(243)의 일면과 제2접합패턴(245)을 덮도록 형성될 수 있다. 이때, 제1접합패턴(244)의 일면과 제3접합패턴(246)의 일면은 제2패시베이션막(246)의 상부로 노출될 수 있다.The second passivation layer 246 may be formed to cover one surface of the first passivation layer 243 and the second junction pattern 245 in the terminal region S2 . In this case, one surface of the first bonding pattern 244 and one surface of the third bonding pattern 246 may be exposed through the upper portion of the second passivation layer 246 .

또한, 제1접합패턴(244)과 제3접합패턴(246) 주위의 제1패시베이션막(223)의 소정 면적은 제2패시베이션막(227)의 상부로 노출될 수 있다. 또한, 제2패시베이션막(246)에는 복수개의 홀이 형성될 수 있다. 제2패시베이션막(247)의 홀을 통하여 제2접합패턴(245)의 일면이 제2패시베이션막(247)의 상방으로 노출될 수 있다.In addition, a predetermined area of the first passivation layer 223 around the first junction pattern 244 and the third junction pattern 246 may be exposed above the second passivation layer 227 . In addition, a plurality of holes may be formed in the second passivation layer 246 . One side of the second junction pattern 245 may be exposed upward of the second passivation layer 247 through the hole of the second passivation layer 247 .

실링 범프(300)는 제2기판(232)의 둘레를 따라 폐루프 형상으로 연장형될 수 있고, 일면이 제2접속 패드(236)에 접합될 수 있고, 타면이 제3접합패턴(246)에 접합될 수 있다. 이에, 실링 범프(300)는 기재(100)의 일면과 기판부(230) 사이의 내부 공간(V)을 외부로부터 고립시킬 수 있다. 실링 범프(300)는 외부로부터 내부 공간(V)으로 광 신호 및 이물이 침입하는 것을 방지할 수 있다.The sealing bump 300 may extend in a closed loop shape along the circumference of the second substrate 232, one surface may be bonded to the second connection pad 236, and the other surface may be bonded to the third bonding pattern 246. can be joined to Accordingly, the sealing bump 300 may isolate the inner space V between one surface of the substrate 100 and the substrate 230 from the outside. The sealing bump 300 may prevent light signals and foreign matter from entering into the inner space V from the outside.

실링 범프(300)는 구리층 및 주석-은 합금층을 포함할 수 있다. 이때, 구리층은 예컨대 10㎛ 내지 30㎛의 두께일 수 있고, 주석-은 합금층은 5㎛ 내지 12㎛의 두께일 수 있다. 구리 층이 제3접합패턴(246)에 접합될 수 있고, 주석-은 합금층이 제2접속 패드(236)에 접합될 수 있다.The sealing bump 300 may include a copper layer and a tin-silver alloy layer. In this case, the copper layer may have a thickness of, for example, 10 μm to 30 μm, and the tin-silver alloy layer may have a thickness of 5 μm to 12 μm. A copper layer may be bonded to the third bonding pattern 246 , and a tin-silver alloy layer may be bonded to the second connection pad 236 .

입출력 범프(400)는 실링 범프(300)의 내측 또는 외측에서 기판부(230)와 기재(100)에 접합될 수 있다. 입출력 범프(400)는 실링 범프(300)와 픽셀부(210)의 사이에서 제2기판(232)과 기재(100)에 접합될 수 있다. 상세하게는, 입출력 범프(400)는 일면이 제1접속 패드(235)에 접합될 수 있고, 타면이 제1접합패턴(244)에 접합될 수 있다. 입출력 범프(400)를 통하여 발광 소자(220)로 제어 신호 및 전력이 공급될 수 있다.The input/output bump 400 may be bonded to the substrate 230 and the substrate 100 inside or outside the sealing bump 300 . The input/output bump 400 may be bonded to the second substrate 232 and the substrate 100 between the sealing bump 300 and the pixel unit 210 . In detail, one surface of the input/output bump 400 may be bonded to the first connection pad 235 and the other surface may be bonded to the first bonding pattern 244 . A control signal and power may be supplied to the light emitting device 220 through the input/output bump 400 .

또한, 입출력 범프(400)는 실링 범프(300)의 외측에 배치될 수 있다. 예컨대 패키지 모듈에서 픽셀 영역(S1)과 단자 영역(S2)이 차지하는 면적의 비율, 실링 범프(300)와 발광 소자(220) 간의 거리 등의 이유로, 실링 범프(300)의 내측에 입출력 범프(400)를 배치하는 대신에, 실링 범프(300)의 외측에 입출력 범프(400)를 배치할 수 있다. 이 경우, 도전성 부재(234) 및 표면실장패턴(241)의 위치도 입출력 범프(400)를 배치할 위치를 따라 변경될 수 있다. 물론, 상술한 구조상의 이유 외에도 다양한 이유로 입출력 범프(400)를 실링 범프(300)의 외측에 배치할 수 있다.Also, the input/output bumps 400 may be disposed outside the sealing bumps 300 . For example, the input/output bump 400 is inside the sealing bump 300 due to the ratio of the areas occupied by the pixel area S1 and the terminal area S2 in the package module, the distance between the sealing bump 300 and the light emitting element 220, and the like. ), the input/output bumps 400 may be disposed outside the sealing bumps 300. In this case, the positions of the conductive member 234 and the surface mount pattern 241 may also be changed according to the positions where the input/output bumps 400 are to be disposed. Of course, the input/output bumps 400 may be disposed outside the sealing bumps 300 for various reasons other than the aforementioned structural reasons.

솔더볼(500)은 발광 소자(220)와 기판부(230)의 외측에서, 기재(100)의 일면에 접합될 수 있다. 솔더볼(500)은 패키지 모듈을 모바일 기기에 접합시키는 역할을 한다. 솔더볼(500)은 소정 직경으로 형성되는 구 형상의 부재일 수 있다. 솔더볼(500)은 단자부(240)의 제2접속패턴(225)에 접합될 수 있다.The solder ball 500 may be bonded to one surface of the substrate 100 outside the light emitting device 220 and the substrate 230 . The solder ball 500 serves to bond the package module to the mobile device. The solder ball 500 may be a spherical member formed with a predetermined diameter. The solder ball 500 may be bonded to the second connection pattern 225 of the terminal unit 240 .

솔더볼(500)은 주석-은-구리 합금(Sn-Ag-Cu)을 포함할 수 있다. 이러한 솔더볼(500)은 최적의 피치(fine pitch)와 높은 프로파일(high profile)을 위한 코어 볼(core ball) 구조일 수 있다. 여기서, 코어 볼은 상대적으로 높은 융점의 금속을 중심부에 코어로 가지는 구조를 의미한다. 이때, 코어는 주석-은-구리 합금보다 높은 융점을 가진 금속을 포함할 수 있고, 예컨대 구리(copper)를 포함할 수 있다.The solder ball 500 may include a tin-silver-copper alloy (Sn-Ag-Cu). The solder ball 500 may have a core ball structure for optimal pitch and high profile. Here, the core ball means a structure having a relatively high melting point metal as a core in the center. In this case, the core may include a metal having a higher melting point than the tin-silver-copper alloy, for example, copper.

도 2를 참조하며, 본 발명의 제2실시 예에 따른 패키지 모듈을 설명한다. 본 발명의 제2실시 예에 따른 패키지 모듈은, 본 발명의 제1실시 예에 따른 패키지 모듈의 구성에 더하여, 기판부(230)에 접합되는 커패시터(600)를 더 포함할 수 있다.Referring to FIG. 2, a package module according to a second embodiment of the present invention will be described. The package module according to the second embodiment of the present invention may further include a capacitor 600 bonded to the substrate 230 in addition to the configuration of the package module according to the first embodiment of the present invention.

커패시터(600)는 실링 범프(300)와 솔더볼(500) 사이에 배치될 수 있고, 기판부(230)에 접합될 수 있다. 즉, 커패시터(600)는 기판부(230)와 기재(100) 사이에서 실링 범프(300)의 외측에 배치되고, 제1기판(231)의 타면에 접합될 수 있다. 이때, 제1기판(231)은 가장자리 부분의 일부가 제2기판(232)의 외측으로 소정면적 돌출될 수 있고, 제1기판(231)의 돌출된 부위에는 커패시터(600)의 접합을 위한 배선층(233)이 더 형성될 수 있다. 커패시터(600)는 제2기판(232)의 외측, 구체적으로, 제2기판(232)과 솔더볼(500)의 사이에 배치되며, 제1기판(231)의 돌출된 부위에 형성된 배선층(233)에 접합되고, 발광 소자(220)로 전력을 공급해줄 수 있다. 이때, 커패시터(600)로부터 공급되는 전력은 배선층(233)을 통하여 발광 소자(220)로 공급될 수 있다. 한편, 입출력 범프(400)가 실링 범프(300)의 외측에 배치된 구조에서, 커패시터(600)가 입출력 범프(400)와 솔더볼(500) 사이에 배치되거나, 입출력 범프(400)와 실링 범프(300) 사이에 배치될 수 있다.The capacitor 600 may be disposed between the sealing bump 300 and the solder ball 500 and bonded to the substrate 230 . That is, the capacitor 600 may be disposed outside the sealing bump 300 between the substrate 230 and the substrate 100 and bonded to the other surface of the first substrate 231 . At this time, a portion of the edge of the first substrate 231 may protrude outside the second substrate 232 by a predetermined area, and the protruding portion of the first substrate 231 may have a wiring layer for bonding the capacitor 600. (233) may be further formed. The capacitor 600 is disposed on the outside of the second substrate 232, specifically, between the second substrate 232 and the solder balls 500, and the wiring layer 233 formed on the protruding portion of the first substrate 231 It can be bonded to and supply power to the light emitting element 220 . At this time, power supplied from the capacitor 600 may be supplied to the light emitting element 220 through the wiring layer 233 . Meanwhile, in a structure in which the input/output bump 400 is disposed outside the sealing bump 300, the capacitor 600 is disposed between the input/output bump 400 and the solder ball 500, or the input/output bump 400 and the sealing bump ( 300) can be placed between them.

도 3을 참조하여, 본 발명의 제3실시 예에 따른 패키지 모듈을 설명한다. 본 발명의 제3실시 예에 따른 패키지 모듈은, 본 발명의 제1실시 예에 따른 패키지 모듈 또는 본 발명의 제2실시 예에 따른 패키지 모듈의 구성에 더하여, 기판부(230)와 단자부(240)를 감싸는 몰딩부(700)를 더 포함할 수 있다.Referring to FIG. 3, a package module according to a third embodiment of the present invention will be described. The package module according to the third embodiment of the present invention, in addition to the configuration of the package module according to the first embodiment or the package module according to the second embodiment of the present invention, the substrate part 230 and the terminal part 240 ) May further include a molding unit 700 surrounding the.

몰딩부(700)는 기재(100)의 일면 및 기판부(230)를 커버하도록 기재(100)의 일면에 형성될 수 있다. 또는, 몰딩부(700)는 기재(100)의 일면과 기판부(230) 및 커패시터(600)를 커버하도록 기재(100)의 일면에 형성될 수 있다.The molding part 700 may be formed on one surface of the substrate 100 to cover one surface of the substrate 100 and the substrate 230 . Alternatively, the molding part 700 may be formed on one surface of the substrate 100 to cover one surface of the substrate 100 and the substrate 230 and the capacitor 600 .

몰딩부(700)는 에폭시 수지 상세하게는 언더필 에폭시 수지를 포함할 수 있다. 몰딩부(700)는 진공 적층(vacuum lamination) 방식으로 기재(100)의 일면상에 형성될 수 있다. 한편, 기재(100)의 일면을 기준으로 하였을 때, 몰딩부(700)의 일면의 높이는 솔더볼(500)의 일면의 높이보다 작을 수 있다. 따라서, 솔더볼(500)의 일면 예컨대 상면이 몰딩부(700)로부터 상방으로 돌출될 수 있다.The molding unit 700 may include an epoxy resin, in detail, an underfill epoxy resin. The molding unit 700 may be formed on one surface of the substrate 100 by vacuum lamination. Meanwhile, with respect to one surface of the base material 100 , a height of one surface of the molding unit 700 may be smaller than a height of one surface of the solder ball 500 . Accordingly, one surface, for example, the upper surface of the solder ball 500 may protrude upward from the molding part 700 .

한편, 몰딩부(700)의 상하방향의 두께의 최소 두께는 20㎛일 수 있고, 최대 두께는 20㎛보다 큰 소정의 두께일 수 있다.Meanwhile, the minimum thickness of the molding portion 700 in the vertical direction may be 20 μm, and the maximum thickness may be a predetermined thickness greater than 20 μm.

도 4 내지 도 13은 본 발명의 실시 예들에 따른 패키지 모듈 제조 방법을 설명하기 위한 모식도이다.4 to 13 are schematic diagrams for explaining a method of manufacturing a package module according to embodiments of the present invention.

이하, 도 4 내지 도 13을 참조하여, 본 발명의 실시 예들에 따른 패키지 모듈의 제조 방법을 상세하게 설명한다.Hereinafter, with reference to FIGS. 4 to 13 , a manufacturing method of a package module according to embodiments of the present invention will be described in detail.

본 발명의 실시 예들에 따른 패키지 모듈의 제조 방법은 일면에 픽셀부(210)가 형성된 기재(100)를 마련하고, 발광 소자(220)가 접합된 기판부(230)를 마련하는 과정과, 발광 소자(220)가 픽셀부(210)를 마주보도록 기판부(230)를 기재(100)의 일면에 접합하는 과정을 포함한다. 또한, 본 발명의 실시 예들에 따른 패키지 모듈의 제조 방법은 기재(100)의 일면에 솔더볼(500)을 접합하는 과정을 포함할 수 있다. 여기서, 기재(100)는 웨이퍼를 포함할 수 있다.A method of manufacturing a package module according to embodiments of the present invention includes a process of preparing a substrate 100 having a pixel unit 210 formed on one surface and preparing a substrate unit 230 to which a light emitting element 220 is bonded, and light emitting A process of bonding the substrate part 230 to one surface of the substrate 100 so that the device 220 faces the pixel part 210 is included. In addition, the manufacturing method of the package module according to the embodiments of the present invention may include a process of bonding the solder ball 500 to one surface of the substrate 100. Here, the substrate 100 may include a wafer.

기재(100)를 마련하는 과정은, 웨이퍼를 마련하는 과정과, 웨이퍼의 일면의 픽셀 영역(S1)에 픽셀부(210)를 형성하는 과정과, 웨이퍼의 일면의 단자 영역(S2)에 단자부(240)를 형성하는 과정과, 단자 영역(S2)에서 단자부(240)의 일부와 픽셀부(210)를 감싸도록, 웨이퍼의 일면에 실링 범프(300)를 형성하는 과정, 및 실링 범프(300)의 내측에서, 단자부(240)에 입출력 범프(400)를 형성하는 과정을 포함할 수 있다. 이때, 단자부(240)를 형성하는 과정 중의 소정 시점에, 실링 범프(300)를 형성하는 과정과 입출력 범프(400)를 형성하는 과정을 수행하고, 단자부(240)를 형성하는 나머지 과정을 이어서 수행할 수 있다.The process of preparing the substrate 100 includes the process of preparing a wafer, the process of forming the pixel unit 210 in the pixel area S1 on one surface of the wafer, and the terminal unit in the terminal area S2 on one surface of the wafer ( 240), a process of forming sealing bumps 300 on one surface of the wafer to surround a part of the terminal unit 240 and the pixel unit 210 in the terminal area S2, and sealing bumps 300 A process of forming the input/output bump 400 on the terminal unit 240 may be included inside the . At this time, at a predetermined point in time during the process of forming the terminal unit 240, the process of forming the sealing bump 300 and the process of forming the input/output bump 400 are performed, and the remaining processes of forming the terminal unit 240 are subsequently performed. can do.

즉, 도 4를 참조하면, 소정 면적과 소정 두께의 웨이퍼를 마련한 후, 웨이퍼의 일면에 픽셀부(210)를 형성한다. 이때, 기재(100)의 일면의 소정 위치에 소정 면적으로 복수개의 포토 다이오드의 층을 형성하고, 포토 다이오드의 층상에 컬러 필터의 층을 형성한다. 그리고 컬러 필터의 층 상에 복수개의 마이크로 렌즈의 층을 형성한다. 여기서, 픽셀부(210)가 형성되는 기재(100)의 일면의 소정 영역을 픽셀 영역(S1)이라고 지칭할 수 있다.That is, referring to FIG. 4 , after preparing a wafer having a predetermined area and a predetermined thickness, a pixel unit 210 is formed on one surface of the wafer. At this time, a plurality of photodiode layers are formed in a predetermined area on a predetermined position on one surface of the substrate 100, and a color filter layer is formed on the photodiode layer. Then, a plurality of microlens layers are formed on the color filter layer. Here, a predetermined area of one surface of the substrate 100 on which the pixel unit 210 is formed may be referred to as a pixel area S1.

이후, 웨이퍼의 일면에 단자부(240)를 형성한다. 이때, 단자부(240)는 픽셀 영역(S1)을 제외한 기재(100)의 일면의 나머지에 형성될 수 있다. 단자부(240)가 형성되는 기재(100)의 일면의 소정 영역을 단자 영역(S2)이라고 한다.Then, the terminal unit 240 is formed on one surface of the wafer. In this case, the terminal unit 240 may be formed on the rest of one side of the substrate 100 except for the pixel area S1. A predetermined area of one surface of the substrate 100 where the terminal unit 240 is formed is referred to as a terminal area S2.

즉, 도 4 및 도 5를 참조하면, 기재(100)의 일면의 단자 영역(S2)의 소정 위치에 표면실장패턴(241)을 형성한다. 이때, 표면실장패턴(241)은 픽셀부(210)와 가까운 소정 위치에 형성할 수 있다. 또한, 표면실장패턴(241)으로부터 이격된 기재(100)의 일면의 단자 영역(S2)의 소정 위치에 입출력 패턴(242)을 형성한다. 여기서, 입출력 패턴(242)은 픽셀부(210)로부터 멀리 이격되고, 기재(100)의 가장자리와 가까운 소정의 위치에 형성될 수 있다. That is, referring to FIGS. 4 and 5 , a surface mount pattern 241 is formed at a predetermined position in the terminal area S2 on one surface of the substrate 100 . At this time, the surface mount pattern 241 may be formed at a predetermined position close to the pixel unit 210 . In addition, the input/output pattern 242 is formed at a predetermined position in the terminal area S2 on one surface of the substrate 100 spaced apart from the surface mount pattern 241 . Here, the input/output pattern 242 may be formed at a predetermined location away from the pixel unit 210 and close to the edge of the substrate 100 .

또한, 도 6을 참조하면, 기재(100)의 일면의 단자 영역(S2)에서, 기재(100)의 일면과 표면실장패턴(241) 및 입출력 패턴(242)을 덮도록 제1패시베이션막(243)을 형성하고, 제1패시베이션막(243)에 복수의 홀을 형성하여 표면실장패턴(241) 및 입출력 패턴(242)의 각각의 일면을 상방으로 노출시킨다.Also, referring to FIG. 6 , in the terminal region S2 on one surface of the substrate 100, a first passivation film 243 covers one surface of the substrate 100, the surface mount pattern 241, and the input/output pattern 242. ) is formed, and a plurality of holes are formed in the first passivation film 243 to expose one surface of each of the surface mount pattern 241 and the input/output pattern 242 upward.

이후, 도 7을 참조하면, 표면실장패턴(241)의 일면의 노출된 부위에 제1접합패턴(244)을 형성한다. 또한, 입출력 패턴(242)의 일면의 노출된 부위에 제2접합패턴(245)을 형성한다. 이때, 제2접합패턴(245)의 일부를 제1패시베이션막(243)의 일면을 따라 소정 면적으로 연장시킬 수 있다. 또한, 제1접합패턴(244)과 제2접합패턴(245) 사이에서 제1페시베이션막(243)의 일면에 예컨대 폐루프 형상으로 제3접합패턴(246)을 형성한다. 이때, 제3접합패턴(246)은 제1접합패턴(244)과 가깝도록 형성할 수 있다.Then, referring to FIG. 7 , a first bonding pattern 244 is formed on an exposed portion of one surface of the surface mount pattern 241 . In addition, a second bonding pattern 245 is formed on an exposed portion of one surface of the input/output pattern 242 . In this case, a portion of the second junction pattern 245 may extend along one surface of the first passivation layer 243 to a predetermined area. In addition, a third bonding pattern 246 is formed in a closed loop shape on one surface of the first passivation film 243 between the first bonding pattern 244 and the second bonding pattern 245 . In this case, the third bonding pattern 246 may be formed close to the first bonding pattern 244 .

이후, 단자 영역(S2)에서 단자부(240)의 일부와 픽셀부(210)를 감싸도록, 웨이퍼의 일면에 실링 범프(300)를 형성한다. 구체적으로 제3접합패턴(246)상에 실링 범프(300)를 형성한다. 또한, 실링 범프(300)의 내측에서 단자부(240)에 입출력 범프(400)를 형성한다. 즉, 제1접합패턴(244)상에 입출력 범프(400)를 형성한다.Thereafter, sealing bumps 300 are formed on one surface of the wafer to surround a portion of the terminal unit 240 and the pixel unit 210 in the terminal area S2 . Specifically, the sealing bump 300 is formed on the third bonding pattern 246 . In addition, input/output bumps 400 are formed on the terminal unit 240 inside the sealing bump 300 . That is, the input/output bumps 400 are formed on the first bonding pattern 244 .

이후, 도 8을 참조하면, 기재(100)의 일면의 단자 영역(S2)에서 제1패시베이션막(243)과 제2접합패턴(225)을 덮도록 제2패시베이션막(247)을 형성하고, 제2패시베이션막(247)에 복수의 홀을 형성하여 제2접합패턴(245)의 일면을 상방으로 노출시킨다. 이때, 실링 범프(300) 및 입출력 범프(400)의 부근에는 제2패시베이션막(247)을 형성하지 않을 수 있다.Then, referring to FIG. 8 , a second passivation film 247 is formed to cover the first passivation film 243 and the second junction pattern 225 in the terminal region S2 of one surface of the substrate 100, A plurality of holes are formed in the second passivation layer 247 to expose one surface of the second junction pattern 245 upward. In this case, the second passivation film 247 may not be formed around the sealing bump 300 and the input/output bump 400 .

이러한 과정을 통하여 기재(100)의 일면상에 단자부(240)를 형성할 수 있다.Through this process, the terminal unit 240 may be formed on one surface of the substrate 100 .

기판부(230)를 마련하는 과정은, 제1기판(231)을 마련하는 과정과, 발광 소자(220)보다 두께가 크고, 개구가 구비된 제2기판(232)을 마련하는 과정과, 제1기판(231)에 제2기판(232)을 접합하는 과정, 및 제2기판(232)의 개구의 내측에서, 제1기판(321)에 발광 소자(220)를 접합하는 과정을 포함한다.The process of preparing the substrate unit 230 includes a process of preparing a first substrate 231, a process of preparing a second substrate 232 having a thickness greater than that of the light emitting element 220 and having an opening, The process of bonding the second substrate 232 to the first substrate 231 and the process of bonding the light emitting element 220 to the first substrate 321 inside the opening of the second substrate 232 are included.

도 9를 참조하면, 소정 면적 및 소정 두께의 인쇄회로기판을 제1기판(231)으로 마련한다. 이후, 인쇄회로기판의 표면에 배선층(233)을 형성한다.Referring to FIG. 9 , a printed circuit board having a predetermined area and a predetermined thickness is provided as the first substrate 231 . Then, a wiring layer 233 is formed on the surface of the printed circuit board.

이후, 도 10을 참조하면, 발광 소자(220)보다 두께가 크고, 개구(H)가 구비된 인쇄회로기판을 제2기판(232)으로 마련한다. 이때, 제2기판(232)의 수평방향의 폭은 제1기판(231)의 수평방향의 폭와 같을 수 있다. 개구(H)의 수평방향의 폭은 발광 소자(220)의 수평방향의 폭보다 클 수 있다. 한편, 제1기판(231)의 수평방향의 폭이 제2기판(232)의 수평방향의 폭보다 클 수도 있다.Then, referring to FIG. 10 , a printed circuit board having a thickness greater than that of the light emitting element 220 and having an opening H is provided as the second substrate 232 . In this case, the horizontal width of the second substrate 232 may be the same as the horizontal width of the first substrate 231 . A width of the opening H in a horizontal direction may be greater than a width of the light emitting device 220 in a horizontal direction. Meanwhile, the horizontal width of the first substrate 231 may be greater than the horizontal width of the second substrate 232 .

이후, 제2기판(232)을 제1기판(231)에 접합한다. 이때, 배선층(233)의 일부는 제2기판(232)에 의해 커버되고, 나머지는 제2기판(232)의 외부로 노출될 수 있다. 또한, 배선층(233)의 커버된 부분의 일부를 노출시키도록 제2기판(232)에 홀을 형성하고, 홀에 도전성 부재(234)를 삽입한다.After that, the second substrate 232 is bonded to the first substrate 231 . In this case, a part of the wiring layer 233 may be covered by the second substrate 232 and the rest may be exposed to the outside of the second substrate 232 . In addition, a hole is formed in the second substrate 232 to expose a part of the covered portion of the wiring layer 233, and a conductive member 234 is inserted into the hole.

또한, 홀을 커버하도록 제2기판(232)의 표면에 제1접속 패드(235)를 형성하고, 도전성 부재(234)와 연결시키다. 또한, 제2기판(232)의 표면의 가장자리를 따라 폐루프 형상 예컨대 사각 링 형상으로 제2접속 패드(236)를 형성한다.In addition, first connection pads 235 are formed on the surface of the second substrate 232 to cover the holes and connected to the conductive member 234 . In addition, the second connection pad 236 is formed along the edge of the surface of the second substrate 232 in a closed loop shape, for example, in a square ring shape.

이후, 도 11을 참조하면, 제2기판(232)의 개구(H)의 내측에서, 제1기판(321)에 발광 소자(220)를 접합하는 과정을 포함한다. 즉, 소정 크기의 마이크로 LED를 발광 소자(220)로 준비하고, 발광 소자(220)의 표면에 금속패턴(221)을 형성한다. 그리고 플립 칩 본딩 방식으로 금속패턴(221)을 배선층(233)에 접합시킨다.Then, referring to FIG. 11 , a process of bonding the light emitting element 220 to the first substrate 321 inside the opening H of the second substrate 232 is included. That is, a micro LED having a predetermined size is prepared as the light emitting element 220 and a metal pattern 221 is formed on the surface of the light emitting element 220 . Then, the metal pattern 221 is bonded to the wiring layer 233 using a flip chip bonding method.

기판부(230)를 기재(100)의 일면에 접합하는 과정은, 동일선상에서 발광 소자(220)와 픽셀부(210)가 수직하게 마주보도록, 기판부(230)를 기재(100)의 일면상에 이격배치하는 과정, 천이액상확산접합(TLP, Transients Liquid Phase bonding) 방식으로, 기판부(230)의 제2기판(232)을 실링 범프(300)와 입출력 범프(400)에 접합하여 상기 발광 소자(220)와 픽셀부(210)를 외부로부터 고립시키는 과정을 포함한다.In the process of bonding the substrate 230 to one surface of the substrate 100, the substrate 230 is bonded to one surface of the substrate 100 so that the light emitting element 220 and the pixel unit 210 face each other vertically on the same line. In the process of arranging spaced apart from each other, the second substrate 232 of the substrate unit 230 is bonded to the sealing bump 300 and the input/output bump 400 using a transient liquid phase bonding (TLP) method to generate the light. A process of isolating the element 220 and the pixel unit 210 from the outside is included.

즉, 도 12를 참조하면, 기판부(230)의 타면이 기재(100)의 일면을 향하도록 대향배치시키고, 플립 칩 본딩 방식으로, 기판부(230)의 제1접속 패드(235)와 제2접속 패드(236)를 기재(100)의 일면상의 실링 범프(300)와 입출력 범프(400)에 접합시킨다.That is, referring to FIG. 12, the other surface of the substrate 230 is disposed to face one surface of the substrate 100, and the first connection pad 235 and the first connection pad 235 of the substrate 230 are bonded using a flip chip bonding method. 2 connection pads 236 are bonded to the sealing bumps 300 and the input/output bumps 400 on one surface of the substrate 100 .

이후, 도 13을 참조하면, 기판부(100)로부터 이격되도록 기재(100)의 일면에 솔더볼(500)을 접합한다. 즉, 구 형상의 솔더볼(500)을 플립 칩 본딩 방식으로 단자부(240)의 제2접합패턴(245)에 접합시킬 수 있다.Then, referring to FIG. 13 , a solder ball 500 is bonded to one surface of the substrate 100 so as to be spaced apart from the substrate 100 . That is, the spherical solder ball 500 may be bonded to the second bonding pattern 245 of the terminal unit 240 by a flip chip bonding method.

한편, 본 발명의 실시 예들에 따른 패키지 모듈의 제조 방법은, 기판부(230)에 커패시터(600)를 접합하는 과정을 더 포함할 수 있다. 커패시터(600)를 접합하는 과정은, 제2기판(232)을 제1기판(231)에 접합하는 과정 이후에 수행될 수 있다. 즉, 제2기판(232)을 제1기판(231)에 접합하고 나서, 제2기판(232)의 외측에서 제1기판(231)에 형성된 배선층(233)에 커패시터(600)를 접합할 수 있다. 물론, 제2기판(232)의 외측에 위치하도록 제1기판(231)상의 배선층(233)에 커패시터(600)를 접합한 후 제2기판(232)을 제1기판(231)에 접합하는 등, 커패시터(600)를 접합하는 과정의 순서는 다양할 수 있다.Meanwhile, the manufacturing method of the package module according to embodiments of the present invention may further include a process of bonding the capacitor 600 to the substrate 230 . The process of bonding the capacitor 600 may be performed after the process of bonding the second substrate 232 to the first substrate 231 . That is, after bonding the second substrate 232 to the first substrate 231, the capacitor 600 may be bonded to the wiring layer 233 formed on the first substrate 231 outside the second substrate 232. there is. Of course, after bonding the capacitor 600 to the wiring layer 233 on the first substrate 231 to be located outside the second substrate 232, bonding the second substrate 232 to the first substrate 231, etc. , the order of bonding the capacitor 600 may vary.

또한, 본 발명의 실시 예들에 따른 패키지 모듈의 제조 방법은, 기재(100)의 일면과 기판부(230)를 커버하도록 기재(100)의 일면에 에폭시 수지를 도포하여 몰딩부(700)를 형성하는 과정을 더 포함할 수 있다. 이때, 에폭시 수지는 액상으로 마련되어 기재(100) 상에 도포된 후 경화됨으로써 몰딩부(700)로 형성될 수 있다.In addition, in the method of manufacturing a package module according to embodiments of the present invention, the molding part 700 is formed by applying an epoxy resin to one surface of the substrate 100 to cover the one surface of the substrate 100 and the substrate portion 230. It may further include the process of doing. In this case, the epoxy resin may be formed as the molding part 700 by being provided in a liquid form, applied on the substrate 100 and then cured.

또는, 본 발명의 실시 예들에 따른 패키지 모듈의 제조 방법은, 기재(100)의 일면과 기판부(230) 및 커패시터(600)를 커버하도록 기재(100)의 일면에 에폭시 수지를 도포하여 몰딩부(700)를 형성하는 과정을 더 포함할 수 있다.Alternatively, in the method of manufacturing a package module according to embodiments of the present invention, an epoxy resin is applied to one surface of the substrate 100 to cover one surface of the substrate 100, the substrate 230, and the capacitor 600, thereby forming a molding unit. A process of forming 700 may be further included.

이때, 에폭시 수지를 진공 적층(vacuum lamination) 방식으로 기재(100)의 일면상에 도포하여 몰딩부(700)를 형성한 이후에, 에폭시 수지의 경화를 위한 베이킹 과정을 더 수행할 수 있다.In this case, after forming the molding part 700 by applying an epoxy resin on one surface of the substrate 100 in a vacuum lamination method, a baking process for curing the epoxy resin may be further performed.

한편, 본 발명의 실시 예들에 따른 패키지 모듈 제조 방법은 기재(100)의 타면을 그라인딩하여 기재(100)의 두께를 조절하는 과정을 더 포함할 수 있다. 이에, 패키지 모듈의 전체 높이를 원하는 높이로 조절할 수 있다. 이때, 상술한 패키지 모듈의 제조 과정들은 웨이퍼 레벨에서 수행될 수 있다.Meanwhile, the method of manufacturing a package module according to embodiments of the present invention may further include a process of adjusting the thickness of the substrate 100 by grinding the other surface of the substrate 100 . Thus, the overall height of the package module can be adjusted to a desired height. In this case, the above-described manufacturing processes of the package module may be performed at a wafer level.

이하, 본 발명의 실시 예들에 따른 포토센서를 포함하는 패키지 모듈의 동작 방법을 설명한다. 본 발명의 실시 예들에 따른 포토센서를 포함하는 패키지 모듈의 동작 방법은, 포토센서(200)의 발광 소자(220)로부터 광 신호를 방출하는 과정, 포토센서(200)의 픽셀부(210)로 광 신호를 수광하는 과정을 포함한다.Hereinafter, an operating method of a package module including a photosensor according to embodiments of the present invention will be described. A method of operating a package module including a photosensor according to embodiments of the present invention includes a process of emitting an optical signal from a light emitting element 220 of a photosensor 200 to a pixel unit 210 of the photosensor 200. A process of receiving an optical signal is included.

이때, 발광 소자(220) 및 픽셀부(210)는 동일한 기재(100) 상부에서 상하로 배치되어 있다. 상세하게는 픽셀부(210)는 기재(100)와 직접 접촉되는 상부에 위치하고, 발광 소자(220)는 기재(100)에서 이격된 상부에 위치하며, 픽셀부(210)와 발광 소자(220)가 상하로 배치될 수 있다. 이에, 픽셀부(210)와 발광 소자(220)가 상하로 신속하게 광 신호를 송수신할 수 있다.At this time, the light emitting element 220 and the pixel unit 210 are arranged vertically on the same substrate 100 . In detail, the pixel unit 210 is located on an upper part in direct contact with the substrate 100, and the light emitting element 220 is located on an upper part spaced apart from the substrate 100, and the pixel unit 210 and the light emitting element 220 can be placed up and down. Accordingly, the pixel unit 210 and the light emitting element 220 can quickly transmit and receive optical signals in an up and down direction.

또한, 픽셀부(210)가 형성된 기재(100)의 일면과, 발광 소자(220)가 지지되어 있는 기판부(230) 사이에 내부 공간(V)이 형성되며, 형성된 내부 공간(V)은 실링 범프(300)에 의해 외부로부터 고립될 수 있다. 이에, 발광 소자(220) 및 픽셀부(210)는 동일한 내부 공간(V) 내에서 광 신호를 안전하게 송수신할 수 있다.In addition, an internal space V is formed between one surface of the substrate 100 on which the pixel unit 210 is formed and the substrate unit 230 on which the light emitting element 220 is supported, and the formed internal space V is sealed. It may be isolated from the outside by the bump 300 . Accordingly, the light emitting element 220 and the pixel unit 210 can safely transmit and receive optical signals within the same inner space (V).

우선, 발광 소자(220)로부터 광 신호를 방출한다. 즉, 외부로부터 제어 신호를 생성하고, 솔더볼(500)과 단자부(240)를 통하여 발광 소자(220)에 제어 신호를 입력한다. 이에, 발광 소자(220)를 작동시켜 광 신호를 생성한다. 이때, 광 신호 생성에 필요한 전력은 외부 혹은 커패시터(600)로부터 공급받을 수 있다. 이에, 발광 소자(230)에서 광 신호가 생성되고, 생성된 광 신호(230)는 내부 공간(V) 내에 방출될 수 있다.First, a light signal is emitted from the light emitting element 220 . That is, a control signal is generated from the outside and the control signal is input to the light emitting element 220 through the solder ball 500 and the terminal unit 240 . Accordingly, the light emitting element 220 is operated to generate an optical signal. In this case, power required for generating the optical signal may be supplied from the outside or from the capacitor 600 . Accordingly, an optical signal is generated in the light emitting device 230, and the generated optical signal 230 may be emitted into the inner space V.

이후, 발광 소자(220)에서 생성된 광 신호를 내부 공간(V)의 내부에서 상하방향으로 직진시킨다. 즉, 발광 소자(220)와 픽셀부(210)의 사이에 형성되며 외부로부터 고립된 내부 공간(V) 내에서 광 신호를 직진시킬 수 있다. 이에, 광 신호가 반사 혹은 굴절 등에 의하여 손실되는 것을 억제 혹은 방지할 수 있다.Thereafter, the light signal generated by the light emitting element 220 travels straight up and down in the interior space V. That is, an optical signal may travel straight through an internal space V formed between the light emitting element 220 and the pixel unit 210 and isolated from the outside. Accordingly, loss of an optical signal due to reflection or refraction can be suppressed or prevented.

한편, 광 신호를 방출하는 과정은, 발광 소자(220)를 기재(100)의 일면에 접합시키는 실링 범프(300)를 포함하는 기판부(230)를 이용하여 외부로부터의 광 신호가 픽셀부(210)로 진행하는 것을 차단하는 과정을 포함할 수 있다. 즉, 기판부(230)가 실링 범프(300)에 의해 기재(100)에 접합되는 구조와, 기판부(230)와 실링 범프(300)와 기재(100)의 사이에 발광 소자(220)가 배치되는 구조를 이용하여, 발광 소자(300)를 외부의 광 신호로부터 보호할 수 있다. 이때, 실링 범프(300)와 기판부(230)를 커버하는 몰딩부(700)를 이용하여, 외부로부터의 광 신호를 더욱 효과적으로 차단할 수 있다.Meanwhile, in the process of emitting an optical signal, an optical signal from the outside is transmitted to the pixel unit ( 210) may include a process of blocking progress. That is, a structure in which the substrate portion 230 is bonded to the substrate 100 by the sealing bump 300 and the light emitting element 220 is provided between the substrate portion 230, the sealing bump 300, and the substrate 100. The light emitting device 300 may be protected from an external light signal by using the disposed structure. In this case, the sealing bump 300 and the molding portion 700 covering the substrate portion 230 may be used to more effectively block an optical signal from the outside.

여기서, "실링 범프(300)를 포함하는 기판부(230)" 의 의미는 "실링 범프(300)가 기판부(230)에 있는 상태에서 기판부(230)가 기재(100)에 접합되는 일련의 구조" 의 의미이다. 즉, 실링 범프(300)가 단독으로는 외부의 광 신호를 차단하기 어려우나, 기판부(230)에 실링 범프(300)가 있는 상태에서 기판부(300)가 기재(100)와 접합됨에 의해 이러한 구조를 가진 패키지 모듈은 외부로부터의 광 신호를 원천적으로 차단할 수 있다.Here, "substrate portion 230 including the sealing bump 300" means "a series of bonding of the substrate portion 230 to the base material 100 while the sealing bump 300 is present on the substrate portion 230". structure of" means. That is, although it is difficult for the sealing bump 300 alone to block an external light signal, this is achieved by bonding the substrate 300 to the substrate 100 in a state where the sealing bump 300 exists on the substrate 230. A package module having a structure can fundamentally block an optical signal from the outside.

이후, 픽셀부(210)로 광 신호를 수광한다. 즉, 발광 소자(220)로부터 직진하여 진행하는 광 신호를 발광 소자(220)의 하측에 위치하는 픽셀부(210)에서 수광한다. 픽셀부(210)는 광 신호를 입력받아서 전기 신호를 생성하고, 생성된 전기 신호를 단자부(240)와 솔더볼(500)을 통하여 외부로 송신할 수 있다. 외부로 송신된 전기 신호는 양자난수 생성에 사용될 수 있다.Thereafter, the light signal is received by the pixel unit 210 . That is, the light signal traveling straight from the light emitting element 220 is received by the pixel unit 210 positioned below the light emitting element 220 . The pixel unit 210 may receive an optical signal, generate an electrical signal, and transmit the generated electrical signal to the outside through the terminal unit 240 and the solder ball 500 . Electrical signals transmitted to the outside may be used to generate quantum random numbers.

상술한 바와 같이, 본 발명의 실시 예에 따른 패키지 모듈은 웨이퍼 레벨에서 패키지 모듈을 제조함으로써, 패키지 모듈의 전체 구조와 크기를 컴팩트하게 줄일 수 있다.As described above, the package module according to an embodiment of the present invention can compactly reduce the overall structure and size of the package module by manufacturing the package module at the wafer level.

또한, 패키지 모듈은 기판부와 기재 사이의 고립된 내부 공간에서 광 신호를 송신함으로써, 포토센서의 픽셀부가 외부의 광 신호에 의해 오염되는 것을 방지할 수 있고, 광 신호를 내부 공간 내에서 직진시킴으로써, 광 신호의 손실을 억제 혹은 방지할 수 있다. 이에, 패키지 모듈을 구비하는 모바일 기기에서 고품질의 양자난수를 생성할 수 있다.In addition, the package module can prevent the pixel part of the photosensor from being contaminated by an external light signal by transmitting an optical signal in an isolated internal space between the substrate and the substrate, and by directing the optical signal in the internal space. , the loss of the optical signal can be suppressed or prevented. Accordingly, a high-quality quantum random number can be generated in a mobile device having a package module.

본 발명의 상기 실시 예는 본 발명의 설명을 위한 것이고, 본 발명의 제한을 위한 것이 아니다. 본 발명의 상기 실시 예에 개시된 구성과 방식은 서로 결합하거나 교차하여 다양한 형태로 조합 및 변형될 것이고, 이에 의한 변형 예들도 본 발명의 범주로 볼 수 있음을 주지해야 한다. 즉, 본 발명은 청구범위 및 이와 균등한 기술적 사상의 범위 내에서 서로 다른 다양한 형태로 구현될 것이며, 본 발명이 해당하는 기술 분야에서의 업자는 본 발명의 기술적 사상의 범위 내에서 다양한 실시 예가 가능함을 이해할 수 있을 것이다.The above embodiments of the present invention are for explanation of the present invention and are not intended to limit the present invention. It should be noted that the configurations and methods disclosed in the above embodiments of the present invention may be combined and modified in various forms by combining or crossing each other, and variations thereof may also be considered within the scope of the present invention. That is, the present invention will be implemented in a variety of different forms within the scope of the claims and equivalent technical ideas, and various embodiments are possible within the scope of the technical idea of the present invention by those skilled in the art to which the present invention pertains. will be able to understand

100: 기재
200: 포토센서
210: 픽셀부
220: 발광 소자
230: 기판부
240: 단자부
300: 실링 범프
400: 입출력 범프
500: 솔더볼
600: 커패시터
700: 몰딩부100: substrate
200: photosensor
210: pixel unit
220: light emitting element
230: board part
240: terminal part
300: sealing bump
400: I/O bump
500: solder ball
600: capacitor
700: molding part

Claims (20)

기재;
상기 기재의 일면에 형성되는 픽셀부;
상기 픽셀부와 상호 마주보도록 배치되는 발광 소자;
상기 발광 소자가 접합되어 있고, 상기 픽셀부의 주위를 커버하도록 상기 기재의 일면에 접합되며, 외부로부터의 광 신호를 차단하는 기판부;를 포함하고,
상기 기재의 일면과 마주보는 상기 기판부의 타면에 오목부가 형성되고,
상기 오목부에 상기 발광 소자가 접합되어 있고, 상기 오목부를 제외한 나머지 부위가 상기 기재의 일면에 접합되는 패키지 모듈.write;
a pixel unit formed on one surface of the substrate;
light emitting elements disposed to face each other with the pixel unit;
A substrate portion to which the light emitting element is bonded, bonded to one surface of the substrate so as to cover a periphery of the pixel portion, and to block an external light signal;
A concave portion is formed on the other surface of the substrate portion facing the one surface of the substrate,
The package module wherein the light emitting element is bonded to the concave portion, and a remaining portion except for the concave portion is bonded to one surface of the substrate. 청구항 1에 있어서,
상기 기재는 웨이퍼를 포함하고,
상기 픽셀부와 상기 발광 소자는 상하방향의 동일선상에 수직 배치되는 패키지 모듈.The method of claim 1,
The substrate includes a wafer,
The pixel unit and the light emitting element are vertically disposed on the same line in a vertical direction. 삭제delete 청구항 1에 있어서,
상기 기판부는 인쇄회로기판을 포함하고,
상기 기판부의 면적은 상기 픽셀부의 면적보다 크고, 상기 기재의 면적보다 작은 패키지 모듈.The method of claim 1,
The substrate portion includes a printed circuit board,
The package module according to claim 1 , wherein an area of the substrate portion is larger than an area of the pixel portion and smaller than an area of the substrate. 청구항 1에 있어서,
상기 기판부는,
상기 픽셀부와 대향하도록 상기 기재의 일면상에 이격배치되는 제1기판;
상기 기재와 상기 제1기판 사이에 배치되고, 상기 제1기판의 가장자리에 접합되는 제2기판;을 포함하는 패키지 모듈.The method of claim 1,
The board part,
a first substrate disposed spaced apart on one surface of the substrate to face the pixel unit;
A package module including a second substrate disposed between the substrate and the first substrate and bonded to an edge of the first substrate. 청구항 5에 있어서,
상기 발광 소자는 상기 제2기판에 의하여 둘러싸이며, 상기 제1기판에 접합되는 패키지 모듈.The method of claim 5,
The light emitting element is surrounded by the second substrate and bonded to the first substrate. 청구항 6에 있어서,
상기 제2기판의 두께가 상기 발광 소자의 두께보다 큰 패키지 모듈.The method of claim 6,
A package module wherein a thickness of the second substrate is greater than a thickness of the light emitting device. 청구항 1, 청구항 2, 청구항 4 내지 청구항 7 중 어느 하나의 항에 있어서,
상기 기판부의 둘레를 따라 연장형성되고, 상기 기재의 일면에 접합되는 실링 범프;
상기 실링 범프의 내측 또는 외측에서 상기 기판부와 상기 기재에 접합되는 입출력 범프;
상기 발광 소자와 상기 기판부의 외측에서, 상기 기재의 일면에 접합되는 솔더볼;을 포함하는 패키지 모듈.According to any one of claims 1, 2, 4 to 7,
a sealing bump extending along the circumference of the substrate and bonded to one surface of the substrate;
input/output bumps bonded to the substrate and the substrate inside or outside the sealing bump;
A package module comprising: a solder ball bonded to one surface of the base material outside the light emitting element and the substrate part. 청구항 8에 있어서,
상기 실링 범프와 상기 솔더볼 사이에서 상기 기판부에 접합되는 커패시터;를 더 포함하는 패키지 모듈.The method of claim 8,
The package module further includes a capacitor bonded to the substrate between the sealing bump and the solder ball. 청구항 9에 있어서,
상기 기재의 일면과 상기 기판부 및 상기 커패시터를 커버하도록, 상기 기재의 일면에 형성되는 몰딩부;를 더 포함하는 패키지 모듈.The method of claim 9,
The package module further comprising: a molding part formed on one surface of the substrate to cover one surface of the substrate, the substrate, and the capacitor. 일면에 픽셀부가 형성된 기재를 마련하고, 발광 소자가 접합된 기판부를 마련하는 과정; 및
상기 발광 소자가 상기 픽셀부를 마주보도록 상기 기판부를 상기 기재의 일면에 접합하는 과정;을 포함하고,
상기 기재를 마련하는 과정은,
웨이퍼를 마련하는 과정;
상기 웨이퍼의 일면의 픽셀 영역에 픽셀부를 형성하는 과정;
상기 웨이퍼의 일면의 단자 영역에 단자부를 형성하는 과정;
상기 단자 영역에서 상기 단자부의 일부와 상기 픽셀부를 감싸도록, 상기 웨이퍼의 일면에 실링 범프를 형성하는 과정;
상기 실링 범프의 내측 또는 외측에서, 상기 단자부에 입출력 범프를 형성하는 과정;을 포함하는 패키지 모듈 제조 방법.preparing a substrate having a pixel portion formed on one surface thereof, and preparing a substrate portion to which a light emitting element is bonded; and
A process of bonding the substrate part to one surface of the base material so that the light emitting element faces the pixel part;
The process of preparing the base material,
the process of preparing a wafer;
forming a pixel part in a pixel area on one surface of the wafer;
forming a terminal part in a terminal area on one side of the wafer;
forming a sealing bump on one surface of the wafer to surround a portion of the terminal portion and the pixel portion in the terminal area;
and forming input/output bumps on the terminal part inside or outside the sealing bump. 삭제delete 청구항 11에 있어서,
상기 기판부를 마련하는 과정은,
제1기판을 마련하는 과정;
상기 발광 소자보다 두께가 크고, 개구가 구비된 제2기판을 마련하는 과정;
상기 제1기판에 상기 제2기판을 접합하는 과정;
상기 제2기판의 개구의 내측에서, 상기 제1기판에 상기 발광 소자를 접합하는 과정;을 포함하는 패키지 모듈 제조 방법.The method of claim 11,
The process of preparing the substrate portion,
Preparing a first substrate;
preparing a second substrate having a thickness greater than that of the light emitting device and having an opening;
bonding the second substrate to the first substrate;
and bonding the light emitting element to the first substrate inside the opening of the second substrate. 청구항 13에 있어서,
상기 기판부를 상기 기재의 일면에 접합하는 과정은,
동일선상에서 상기 발광 소자와 상기 픽셀부가 수직하게 마주보도록, 상기 기판부를 상기 기재의 일면상에 이격배치하는 과정;
천이액상확산접합(TLP) 방식으로, 상기 기판부의 제2기판을 상기 실링 범프와 상기 입출력 범프에 접합하여 상기 발광 소자와 상기 픽셀부를 외부로부터 고립시키는 과정;을 포함하는 패키지 모듈 제조 방법.The method of claim 13,
The process of bonding the substrate to one surface of the substrate,
disposing the substrate part spaced apart on one surface of the substrate so that the light emitting element and the pixel part vertically face each other on the same line;
and isolating the light emitting element and the pixel unit from the outside by bonding the second substrate of the substrate unit to the sealing bump and the input/output bump using a transitional liquid phase diffusion bonding (TLP) method. 청구항 11에 있어서,
상기 기판부로부터 이격되도록 상기 기재의 일면에 솔더볼을 접합하는 과정;을 포함하는 패키지 모듈 제조 방법.The method of claim 11,
A method of manufacturing a package module comprising: bonding a solder ball to one surface of the substrate to be spaced apart from the substrate. 청구항 11, 청구항 13 내지 청구항 15 중 어느 하나의 항에 있어서,
상기 기판부에 커패시터를 접합하는 과정;을 더 포함하는 패키지 모듈 제조 방법.The method of any one of claims 11 and 13 to 15,
The method of manufacturing a package module further comprising bonding a capacitor to the substrate. 청구항 16에 있어서,
상기 기재의 일면과 상기 기판부 및 상기 커패시터를 커버하도록, 상기 기재의 일면에 에폭시 수지를 도포하여 몰딩부를 형성하는 과정;을 더 포함하는 패키지 모듈 제조 방법.The method of claim 16
The method of manufacturing a package module further comprising forming a molding part by applying an epoxy resin to one surface of the substrate so as to cover one surface of the substrate and the substrate and the capacitor. 포토센서를 포함하는 패키지 모듈의 동작 방법으로서,
포토센서의 발광 소자로부터 광 신호를 방출하는 과정;
포토센서의 픽셀부로 광 신호를 수광하는 과정;을 포함하고,
상기 발광 소자 및 상기 픽셀부는 동일한 기재 상부에서 상하로 배치되어 있고,
상기 광 신호를 방출하는 과정은,
상기 발광 소자를 상기 기재의 일면에 접합시키는 실링 범프를 포함하는 기판부를 이용하여 외부로부터의 광 신호가 상기 픽셀부로 진행하는 것을 차단하는 과정;을 포함하는 패키지 모듈 동작 방법.As a method of operating a package module including a photosensor,
emitting an optical signal from a light emitting element of a photosensor;
Including; receiving a light signal to the pixel unit of the photosensor,
The light emitting element and the pixel unit are arranged vertically on the same substrate,
The process of emitting the optical signal,
and blocking an optical signal from the outside from propagating to the pixel unit by using a substrate portion including a sealing bump for bonding the light emitting element to one surface of the base material. 청구항 18에 있어서,
상기 광 신호를 방출하는 과정과 광 신호를 수광하는 과정 사이에,
상기 발광 소자와 상기 픽셀부의 사이에 형성되며 외부로부터 고립된 내부 공간 내에서 광 신호를 직진시키는 과정;을 포함하는 패키지 모듈 동작 방법.The method of claim 18
Between the process of emitting the optical signal and the process of receiving the optical signal,
and directing an optical signal in an internal space formed between the light emitting element and the pixel unit and isolated from the outside. 삭제delete
KR1020210029502A 2021-03-05 2021-03-05 Package module, method for manufacturing the same, and method for operating the same KR102480378B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210029502A KR102480378B1 (en) 2021-03-05 2021-03-05 Package module, method for manufacturing the same, and method for operating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210029502A KR102480378B1 (en) 2021-03-05 2021-03-05 Package module, method for manufacturing the same, and method for operating the same

Publications (2)

Publication Number Publication Date
KR20220125543A KR20220125543A (en) 2022-09-14
KR102480378B1 true KR102480378B1 (en) 2022-12-26

Family

ID=83278711

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210029502A KR102480378B1 (en) 2021-03-05 2021-03-05 Package module, method for manufacturing the same, and method for operating the same

Country Status (1)

Country Link
KR (1) KR102480378B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070086695A1 (en) * 2005-10-13 2007-04-19 Phoenix Precision Technology Corporation Circuit Board Structure of Integrated Optoelectronic Component

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101564954B1 (en) 2012-10-08 2015-11-02 에스케이 텔레콤주식회사 Method and Apparatus for Generating Random Number Using Light Source and Single Photon Detector
KR101963393B1 (en) 2016-09-27 2019-03-28 한국과학기술연구원 System and method for generating random number using image sensor, method for forming database, and computer readable recording medium thereof

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070086695A1 (en) * 2005-10-13 2007-04-19 Phoenix Precision Technology Corporation Circuit Board Structure of Integrated Optoelectronic Component

Also Published As

Publication number Publication date
KR20220125543A (en) 2022-09-14

Similar Documents

Publication Publication Date Title
KR102019353B1 (en) Fan-out sensor package and optical-type fingerprint sensor module
JP5078725B2 (en) Semiconductor device
US7443028B2 (en) Imaging module and method for forming the same
US8552547B2 (en) Electronic device package and method for forming the same
KR101115181B1 (en) Method and apparatus for lens alignment for optically sensitive devices and systems implementing same
US8890191B2 (en) Chip package and method for forming the same
US9716193B2 (en) Integrated optical sensor module
KR20080069549A (en) Image sensor module and the method of the same
KR20080084759A (en) Image sensor module having build-in package cavity and the method of the same
JP2012094882A (en) Manufacturing method for wafer-level image sensor module
JP2004031508A (en) Optoelectric composite module and light inputting/outputting device with its module as configuring element
CN110890349A (en) Photoelectric chip three-dimensional packaging structure with optical interconnection interface and manufacturing method thereof
US11800249B2 (en) Imaging device for connection with a circuit element
US20060138579A1 (en) Image sensor package, solid state imaging device, and fabrication methods thereof
CN112753215B (en) Solid-state image pickup device and electronic apparatus
JP2002329850A (en) Chip size package and its manufacturing method
US8785956B2 (en) Chip package having optical-electronic device with plurality of light shielding layers and substrate through-hole with void, and method for forming the same
KR101712364B1 (en) Camera module and method of manufacturing the image sensor module
JP3614840B2 (en) Semiconductor device
US20220085086A1 (en) Semiconductor package and method for fabricating same
TWI501359B (en) Package structure for electronic device and method of forming the same
KR102480378B1 (en) Package module, method for manufacturing the same, and method for operating the same
KR20220070766A (en) Image sensor package including glass substrate
KR102613808B1 (en) Package module, method for manufacturing the same, and method for operating the same
CN211320100U (en) Ultrathin imaging chip and imaging module

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant