KR102475843B1 - Method of forming thin film - Google Patents
Method of forming thin film Download PDFInfo
- Publication number
- KR102475843B1 KR102475843B1 KR1020180062143A KR20180062143A KR102475843B1 KR 102475843 B1 KR102475843 B1 KR 102475843B1 KR 1020180062143 A KR1020180062143 A KR 1020180062143A KR 20180062143 A KR20180062143 A KR 20180062143A KR 102475843 B1 KR102475843 B1 KR 102475843B1
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- gas
- atomic layer
- substrate
- etching
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 144
- 238000000034 method Methods 0.000 title claims abstract description 120
- 238000005530 etching Methods 0.000 claims abstract description 108
- 239000000758 substrate Substances 0.000 claims abstract description 92
- 238000000231 atomic layer deposition Methods 0.000 claims abstract description 48
- 239000007789 gas Substances 0.000 claims description 279
- 238000010926 purge Methods 0.000 claims description 56
- 238000004381 surface treatment Methods 0.000 claims description 38
- GETQZCLCWQTVFV-UHFFFAOYSA-N trimethylamine Chemical compound CN(C)C GETQZCLCWQTVFV-UHFFFAOYSA-N 0.000 claims description 30
- 239000012495 reaction gas Substances 0.000 claims description 29
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 claims description 17
- 229910001928 zirconium oxide Inorganic materials 0.000 claims description 17
- 230000015572 biosynthetic process Effects 0.000 claims description 16
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 15
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 11
- 229910052782 aluminium Inorganic materials 0.000 claims description 11
- 229910052731 fluorine Inorganic materials 0.000 claims description 11
- 239000011737 fluorine Substances 0.000 claims description 11
- VXEGSRKPIUDPQT-UHFFFAOYSA-N 4-[4-(4-methoxyphenyl)piperazin-1-yl]aniline Chemical compound C1=CC(OC)=CC=C1N1CCN(C=2C=CC(N)=CC=2)CC1 VXEGSRKPIUDPQT-UHFFFAOYSA-N 0.000 claims description 10
- FXHOOIRPVKKKFG-UHFFFAOYSA-N N,N-Dimethylacetamide Chemical compound CN(C)C(C)=O FXHOOIRPVKKKFG-UHFFFAOYSA-N 0.000 claims description 10
- 239000005049 silicon tetrachloride Substances 0.000 claims description 10
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 8
- 238000006053 organic reaction Methods 0.000 claims description 8
- 239000001301 oxygen Substances 0.000 claims description 8
- 229910052760 oxygen Inorganic materials 0.000 claims description 8
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 claims description 7
- CUJRVFIICFDLGR-UHFFFAOYSA-N acetylacetonate Chemical compound CC(=O)[CH-]C(C)=O CUJRVFIICFDLGR-UHFFFAOYSA-N 0.000 claims description 7
- 229910052726 zirconium Inorganic materials 0.000 claims description 7
- IRPGOXJVTQTAAN-UHFFFAOYSA-N 2,2,3,3,3-pentafluoropropanal Chemical compound FC(F)(F)C(F)(F)C=O IRPGOXJVTQTAAN-UHFFFAOYSA-N 0.000 claims description 6
- KLZUFWVZNOTSEM-UHFFFAOYSA-K Aluminum fluoride Inorganic materials F[Al](F)F KLZUFWVZNOTSEM-UHFFFAOYSA-K 0.000 claims description 6
- OMQSJNWFFJOIMO-UHFFFAOYSA-J zirconium tetrafluoride Chemical compound F[Zr](F)(F)F OMQSJNWFFJOIMO-UHFFFAOYSA-J 0.000 claims description 6
- 238000011065 in-situ storage Methods 0.000 claims description 5
- 239000000376 reactant Substances 0.000 claims description 4
- -1 aluminum compound Chemical class 0.000 claims description 3
- 150000003755 zirconium compounds Chemical class 0.000 claims description 3
- 238000002425 crystallisation Methods 0.000 claims 1
- 230000008025 crystallization Effects 0.000 claims 1
- 238000000151 deposition Methods 0.000 description 42
- 230000008021 deposition Effects 0.000 description 42
- 239000010408 film Substances 0.000 description 15
- 230000000903 blocking effect Effects 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000003446 ligand Substances 0.000 description 4
- 125000006850 spacer group Chemical group 0.000 description 3
- VEXZGXHMUGYJMC-UHFFFAOYSA-M Chloride anion Chemical compound [Cl-] VEXZGXHMUGYJMC-UHFFFAOYSA-M 0.000 description 2
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 2
- 238000002441 X-ray diffraction Methods 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 125000002496 methyl group Chemical group [H]C([H])([H])* 0.000 description 2
- 230000000704 physical effect Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000005086 pumping Methods 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
- H01L21/02046—Dry cleaning only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
- H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
- H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
본 발명의 일 관점에 의한 박막 형성방법은, 원자층 증착 공정을 통해서 기판 상에 제 1 결정성을 갖는 제 1 두께의 제 1 박막을 형성하는 단계와, 상기 제 1 박막에 대해서 원자층 에칭 공정을 통해서 상기 제 1 박막을 소정 두께 식각하여 상기 제 1 두께보다 낮은 제 2 두께의 제 2 박막을 형성하는 단계를 포함한다.A method of forming a thin film according to one aspect of the present invention includes forming a first thin film having a first thickness and having a first crystallinity on a substrate through an atomic layer deposition process, and an atomic layer etching process for the first thin film. and forming a second thin film having a second thickness lower than the first thickness by etching the first thin film through a predetermined thickness.
Description
본 발명은 반도체 공정에 관한 것으로, 보다 구체적으로는 원자층 증착(atomic layer deposition; ALD) 공정 및 원자층 에칭(atomic layer etching; ALE) 공정을 이용한 박막 형성 방법에 관한 것이다.The present invention relates to a semiconductor process, and more particularly, to a method of forming a thin film using an atomic layer deposition (ALD) process and an atomic layer etching (ALE) process.
최근 반도체 소자의 고집적화로 인해서, 반도체 소자에서 사용되는 박막의 두께가 얇아지고 있다. 특히, 원자층 증착(ALD) 공정이 적용되면, 박막의 두께 제어가 원자 또는 분자층 단위로 제어가 가능해지고 있다. 하지만, 박막이 얇아지면 요구되는 물성을 맞추기가 어려워진다. 예를 들어, 박막이 일정 두께 이하로 얇아지면 결정성이 나빠져 누설전류 특성이 나빠진다. 하지만, 누설전류 특성을 개선하기 위해서 박막의 두께를 높이면 요구되는 유전율이나 커패시턴스를 확보하기 어려워진다.Due to the recent high integration of semiconductor devices, the thickness of thin films used in semiconductor devices is becoming thinner. In particular, when an atomic layer deposition (ALD) process is applied, it becomes possible to control the thickness of a thin film in units of atoms or molecular layers. However, when the thin film becomes thinner, it becomes difficult to match the required physical properties. For example, if the thin film is thinner than a certain thickness, crystallinity deteriorates and leakage current characteristics deteriorate. However, if the thickness of the thin film is increased in order to improve leakage current characteristics, it becomes difficult to secure a required permittivity or capacitance.
본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 얇은 두께의 박막으로 요구되는 박막 특성을 확보하기 위한 박막 형성 방법을 제공하는 것을 목적으로 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.The present invention is to solve various problems including the above problems, and an object of the present invention is to provide a thin film forming method for securing thin film properties required as a thin film. However, these tasks are illustrative, and the scope of the present invention is not limited thereby.
본 발명의 일 관점에 의한 박막 형성방법은, 원자층 증착 공정을 통해서 기판 상에 제 1 결정성을 갖는 제 1 두께의 제 1 박막을 형성하는 단계와, 상기 제 1 박막에 대해서 원자층 에칭 공정을 통해서 상기 제 1 박막을 소정 두께 식각하여 상기 제 1 두께보다 낮은 제 2 두께의 제 2 박막을 형성하는 단계를 포함한다. 상기 제 2 박막의 결정성은 상기 원자층 증착 공정과 동일한 조건에서 상기 기판 상에 상기 제 2 두께로 형성된 제 3 박막이 갖는 결정성보다 높은 결정도를 가질 수 있다.A method of forming a thin film according to one aspect of the present invention includes forming a first thin film having a first thickness and having a first crystallinity on a substrate through an atomic layer deposition process, and an atomic layer etching process for the first thin film. and forming a second thin film having a second thickness lower than the first thickness by etching the first thin film through a predetermined thickness. Crystallinity of the second thin film may have a higher crystallinity than crystallinity of a third thin film formed to the second thickness on the substrate under the same conditions as the atomic layer deposition process.
상기 박막 형성방법에 있어서, 상기 제 2 박막을 형성하는 단계에서 상기 원자층 에칭 공정은 상기 제 1 박막을 형성하는 단계에서 상기 원자층 증착 공정과 동일한 챔버에서 상기 원자층 증착 공정에 이어서 인-시츄로 수행할 수 있다.In the thin film forming method, in the forming of the second thin film, the atomic layer etching process is performed in-situ following the atomic layer deposition process in the same chamber as the atomic layer deposition process in the forming of the first thin film. can be done with
상기 박막 형성방법에 있어서, 상기 제 1 박막을 형성하는 단계에서 상기 원자층 증착 공정과 상기 제 2 박막을 형성하는 단계에서 상기 원자층 에칭 공정은 하나의 챔버 내에서 기판을 회전시키면서 가스 공급부 내 분리된 가스 공급홀들을 통해서 증착용 가스와 에칭용 가스를 교차 공급하여 수행할 수 있다.In the thin film forming method, the atomic layer deposition process in the forming of the first thin film and the atomic layer etching process in the forming of the second thin film are separated in the gas supply unit while rotating the substrate in one chamber. The deposition gas and the etching gas may be alternately supplied through the formed gas supply holes.
상기 박막 형성방법에 있어서, 상기 제 1 박막을 형성하는 단계에서 상기 원자층 증착 공정은, 상기 기판 상에 소스 가스를 공급하는 단계와, 상기 기판 상에 제 1 퍼지 가스를 공급하는 단계와, 상기 기판 상에 반응 가스를 공급하는 단계와, 상기 기판 상에 제 2 퍼지 가스를 공급하는 단계를 포함하는 단위 사이클을 반복하여 수행할 수 있다. In the thin film forming method, in the forming of the first thin film, the atomic layer deposition process comprises: supplying a source gas to the substrate; supplying a first purge gas to the substrate; A unit cycle including supplying a reaction gas to the substrate and supplying a second purge gas to the substrate may be repeatedly performed.
상기 박막 형성방법에 있어서, 상기 제 1 박막 및 상기 제 2 박막은 지르코늄 산화물을 포함하고, 상기 소스 가스는 지르코늄 소스 가스를 포함하고, 상기 반응 가스는 상기 지르코늄 소스 가스와 반응하여 지르코늄 산화물을 형성하는 산소계 반응 가스를 포함할 수 있다.In the thin film forming method, the first thin film and the second thin film include zirconium oxide, the source gas includes a zirconium source gas, and the reaction gas reacts with the zirconium source gas to form zirconium oxide. An oxygen-based reactive gas may be included.
상기 박막 형성방법에 있어서, 상기 제 1 박막 및 상기 제 2 박막은 알루미늄 산화물을 포함하고, 상기 소스 가스는 알루미늄 소스 가스를 포함하고, 상기 반응 가스는 상기 알루미늄 소스 가스와 반응하여 알루미늄 산화물을 형성하는 산소계 반응 가스를 포함할 수 있다.In the thin film forming method, the first thin film and the second thin film include aluminum oxide, the source gas includes an aluminum source gas, and the reaction gas reacts with the aluminum source gas to form aluminum oxide. An oxygen-based reactive gas may be included.
상기 박막 형성방법에 있어서, 상기 제 2 박막을 형성하는 단계에서 상기 원자층 에칭 공정은, 상기 기판 상에 표면처리 가스를 공급하는 단계와, 상기 기판 상에 제 1 퍼지 가스를 공급하는 단계와, 상기 기판 상에 에칭 가스를 공급하는 단계와, 상기 기판 상에 제 2 퍼지 가스를 공급하는 단계를 포함하는 단위 사이클을 반복하여 수행할 수 있다.In the thin film forming method, in the step of forming the second thin film, the atomic layer etching process includes: supplying a surface treatment gas to the substrate; supplying a first purge gas to the substrate; A unit cycle including supplying an etching gas to the substrate and supplying a second purge gas to the substrate may be repeatedly performed.
상기 박막 형성방법에 있어서, 상기 제 1 박막 및 상기 제 2 박막은 지르코늄 산화물을 포함하고, 상기 표면처리 가스는 상기 지르코늄 산화물을 지르코늄 불화물로 표면처리하기 위한 불소계 표면처리 가스를 포함하고, 상기 에칭 가스는 상기 지르코늄 불화물을 휘발성 지르코늄 화합물로 반응시키기 위한 유기 반응 가스를 포함할 수 있다.In the thin film forming method, the first thin film and the second thin film include zirconium oxide, the surface treatment gas includes a fluorine-based surface treatment gas for surface treatment of the zirconium oxide with zirconium fluoride, and the etching gas may include an organic reaction gas for reacting the zirconium fluoride into a volatile zirconium compound.
상기 박막 형성방법에 있어서, 상기 제 1 박막 및 상기 제 2 박막은 알루미늄 산화물을 포함하고, 상기 표면처리 가스는 상기 알루미늄 산화물을 알루미늄 불화물로 표면처리하기 위한 불소계 표면처리 가스를 포함하고, 상기 에칭 가스는 상기 알루미늄 불화물을 휘발성 알루미늄 화합물로 반응시키기 위한 유기 반응 가스를 포함할 수 있다.In the thin film forming method, the first thin film and the second thin film include aluminum oxide, the surface treatment gas includes a fluorine-based surface treatment gas for surface treatment of the aluminum oxide with aluminum fluoride, and the etching gas may include an organic reaction gas for reacting the aluminum fluoride into a volatile aluminum compound.
상기 박막 형성 방법에 있어서, 상기 불소계 표면처리 가스는 HF, NF3 및 F2 가스의 군에서 선택된 하나 또는 그 조합을 포함하고, 상기 유기 반응 가스는 트리메틸아민(TMA), 다이메틸아세트아마이드(DMAC), 사염화실리콘(SiCl4) 및 Sn(acac)2 가스의 군에서 선택된 하나 또는 그 조합을 포함할 수 있다.In the thin film forming method, the fluorine-based surface treatment gas includes one or a combination selected from the group of HF, NF3 and F2 gases, and the organic reaction gas is trimethylamine (TMA), dimethylacetamide (DMAC), It may include one or a combination thereof selected from the group of silicon tetrachloride (SiCl4) and Sn(acac)2 gases.
상기한 바와 같이 이루어진 본 발명의 실시예들에 따르면, 원자층 증착 공정과 원자층 에칭 공정 이용하면 기판 상에 얇은 박막 두께에 대해서도 상충되는 물성을 확보할 수 있게 된다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.According to embodiments of the present invention made as described above, by using an atomic layer deposition process and an atomic layer etching process, it is possible to secure conflicting physical properties even for a thin film thickness on a substrate. Of course, the scope of the present invention is not limited by these effects.
도 1은 본 발명의 일 실시예에 따른 원자층 증착 공정을 이용한 제 1 박막 형성을 보여주는 개략적인 단면도이다.
도 2는 본 발명의 일 실시예에 따른 원자층 에칭 공정을 이용한 제 2 박막 형성을 보여주는 개략적인 단면도이다.
도 3은 본 발명의 일 실시예에 따른 박막 형성방법을 구현하기 위한 기판 처리 장치를 보여주는 개략적인 단면도이다.
도 4는 도 3의 기판 처리 장치의 가스 공급부의 일예를 보여주는 개략적인 평면도이다.
도 5는 본 발명의 실시예들에 따른 원자층 증착 공정의 개략적인 기판으로의 가스 공급을 보여주는 개략도이다.
도 6은 본 발명의 실시예들에 따른 원자층 에칭 공정의 개략적인 기판으로의 가스 공급을 보여주는 개략도이다.
도 7은 도 3의 기판 처리 장치의 가스 공급부의 다른 예를 보여주는 개략적인 평면도이다.
도 8은 본 발명의 실험예와 비교예에 따라 형성한 박막의 결정성을 보여주는 엑스선회절(XRD) 분석 그래프이다.1 is a schematic cross-sectional view showing the formation of a first thin film using an atomic layer deposition process according to an embodiment of the present invention.
2 is a schematic cross-sectional view showing the formation of a second thin film using an atomic layer etching process according to an embodiment of the present invention.
3 is a schematic cross-sectional view showing a substrate processing apparatus for implementing a thin film forming method according to an embodiment of the present invention.
FIG. 4 is a schematic plan view showing an example of a gas supply unit of the substrate processing apparatus of FIG. 3 .
5 is a schematic diagram showing gas supply to a schematic substrate of an atomic layer deposition process according to embodiments of the present invention.
6 is a schematic diagram showing gas supply to a schematic substrate of an atomic layer etching process according to embodiments of the present invention.
FIG. 7 is a schematic plan view showing another example of a gas supply unit of the substrate processing apparatus of FIG. 3 .
8 is an X-ray diffraction (XRD) analysis graph showing crystallinity of thin films formed according to Experimental Examples and Comparative Examples of the present invention.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 여러 실시예들을 상세히 설명하기로 한다.Hereinafter, several preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다. 오히려 이들 실시예들은 본 개시를 더욱 충실하고 완전하게 하고, 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다. 또한, 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장된 것이다.The embodiments of the present invention are provided to more completely explain the present invention to those skilled in the art, and the following examples may be modified in many different forms, and the scope of the present invention is as follows It is not limited to the examples. Rather, these embodiments are provided so that this disclosure will be thorough and complete, and will fully convey the spirit of the invention to those skilled in the art. In addition, the thickness or size of each layer in the drawings is exaggerated for convenience and clarity of explanation.
도 1은 본 발명의 일 실시예에 따른 원자층 증착 공정을 이용한 제 1 박막 형성을 보여주는 개략적인 단면도이고, 도 2는 본 발명의 일 실시예에 따른 원자층 에칭 공정을 이용한 제 2 박막 형성을 보여주는 개략적인 단면도이다.1 is a schematic cross-sectional view showing formation of a first thin film using an atomic layer deposition process according to an embodiment of the present invention, and FIG. 2 illustrates formation of a second thin film using an atomic layer etching process according to an embodiment of the present invention. This is a schematic cross section.
도 1을 참조하면, 원자층 증착 공정을 통해서 기판(50) 상에 제 1 결정성을 갖는 제 1 두께(H1)의 제 1 박막(60)을 형성할 수 있다. Referring to FIG. 1 , a first
원자층 증착(atomic layer deposition, ALD) 공정이란 기판(50) 상에 소스 가스를 흡착시키고 잔류한 소스 가스를 퍼지한 후, 기판(50) 상에 반응 가스를 공급하여 흡착된 소스 가스와 반응 가스를 반응시킨 후 잔류 반응 가스를 퍼지하여 기판 상에 단위 박막을 형성하는 사이클 반응을 반복하여 박막을 형성하는 방법을 지칭할 수 있다. The atomic layer deposition (ALD) process is to adsorb the source gas on the
이러한 원자층 증착 공정은 소스 가스, 반응 가스 및 퍼지 가스의 공급을 시간 단위로 조절하는 시분할 방식 또는 가스 공급부와 기판의 상대적인 이동을 통해서 소스 가스, 반응 가스 및 퍼지 가스의 기판으로 공급을 조절하는 공간분할 방식을 모두 포함할 수 있다.Such an atomic layer deposition process is a time-division method in which the supply of a source gas, a reaction gas, and a purge gas is controlled on a time basis, or a space in which the supply of a source gas, a reaction gas, and a purge gas to a substrate is controlled through a relative movement between a gas supply unit and the substrate. All division methods may be included.
도 2를 참조하면, 제 1 박막(도 1의 60)에 대해서 원자층 에칭 공정을 통해서 제 1 박막(60)을 소정 두께 식각하여 제 1 두께(H1)보다 낮은 제 2 두께(H2)의 제 2 박막(60a)을 형성할 수 있다.Referring to FIG. 2, the first
원자층 에칭(atomic layer etching) 공정이란, 기판(50) 상에 표면처리 가스를 공급하여 기판(50) 상의 박막의 표면을 처리하고 잔류한 표면처리 가스를 퍼지한 후, 기판(50) 상에 에칭 가스를 공급하여 박막의 표면처리된 부분을 에칭 가스와 반응시켜 제거하고 잔류한 에칭 가스를 퍼지하여 단위 박막을 제거하는 사이클 반응을 반복하여 박막을 식각하는 방법을 지칭할 수 있다. The atomic layer etching process refers to treating the surface of the thin film on the
이러한 원자층 에칭 공정은 표면처리 가스, 에칭 가스 및 퍼지 가스의 공급을 시간 단위로 조절하는 시분할 방식 또는 가스 공급부와 기판의 상대적인 이동을 통해서 표면처리 가스, 에칭 가스 및 퍼지 가스의 기판으로 공급을 조절하는 공간분할 방식을 모두 포함할 수 있다.Such an atomic layer etching process controls the supply of surface treatment gas, etching gas, and purge gas to the substrate through a time-division method in which the supply of surface treatment gas, etching gas, and purge gas is controlled on a time-by-time basis, or through relative movement of the gas supply unit and the substrate. It can include all spatial division methods that do.
본 발명의 실시예들에서, 원자층 증착 공정 및 원자층 에칭 공정은 동일한 기판 처리 장치 내 동일한 챔버에서 수행되거나 또는 동일한 기판 처리 장치 내 서로 다른 챔버에서 수행될 수도 있다. 예를 들어, 제 2 박막(60a)을 형성하는 단계에서 원자층 에칭 공정은 제 1 박막(60)을 형성하는 단계에서 원자층 증착 공정과 동일한 챔버에서 원자층 증착 공정에 이어서 인-시츄(in-situ)로 수행될 수 있다. In embodiments of the present invention, the atomic layer deposition process and the atomic layer etching process may be performed in the same chamber in the same substrate processing apparatus or in different chambers in the same substrate processing apparatus. For example, in the step of forming the second
이하에서는 예시적으로 하나의 기판 처리 장치를 이용한 본 발명에 따른 박막 형성 방법을 보다 구체적으로 설명한다.Hereinafter, a method of forming a thin film according to the present invention using one substrate processing apparatus as an example will be described in more detail.
도 3은 본 발명의 일 실시예에 따른 박막 형성방법을 구현하기 위한 기판 처리 장치(100)를 보여주는 개략적인 단면도이다. 도 3의 기판 처리 장치(100)는 공간분할 방식의 원자층 증착 공정 및 원자층 에칭 공정을 하나의 챔버에서 인-시츄로 구현하기 위한 장치를 예시적으로 도시하고 있다.3 is a schematic cross-sectional view showing a
도 3을 참조하면, 기판 처리 장치(100)는 챔버(110), 기판 지지부(105), 가스 공급부(120) 및 제어부(150)를 포함할 수 있다.Referring to FIG. 3 , the
챔버(110)는 내부에 기판 처리 공간(112)을 제공할 수 있다. 예를 들어, 챔버(110)의 기판 처리 공간(112)은 진공 환경을 제공하기 위하여 펌핑부(미도시)에 연결될 수 있다.The
기판 지지부(105)는 챔버(110)에 회전 가능하도록 설치되며, 상부에 복수의 기판들(50)이 회전 방향을 따라서 방사상으로 안착될 수 있다. 예를 들어, 기판 지지부(105)는 챔버(110)의 외부로부터 내부로 밀봉 가능하게 결합되며 회전 동력을 받아서 회전되는 샤프트부와 이러한 샤프트부에 결합되는 상부의 상판부를 포함할 수 있다. 이러한 상판부에는 기판들(50)이 안착될 수 있는 안착홈들이 방사상으로 배치될 수 있다. 기판들(50)이 웨이퍼들인 경우, 안착홈은 원형일 수 있다.The substrate support 105 is rotatably installed in the
가스 공급부(120)는 기판 지지부(105) 상으로 복수의 가스들을 공급하도록 기판 지지부(105)에 대향되게 챔버(110)에 설치될 수 있다. 예를 들어, 가스 공급부(120)는 샤워 헤드 형태의 몸체(122)를 포함할 수 있으며, 이러한 몸체(122)는 챔버(110)의 상부에 결합될 수 있다.The
제어부(150)는 기판 처리 장치(100)의 전체적인 제어를 담당할 수 있다. 예를 들어, 제어부(150)는 기판 지지부(105)의 동작 및 가스 공급부(120)의 가스 공급을 제어할 수 있다.The
전술한 기판 처리 장치(100)를 이용하면, 제 1 박막(60)을 형성하는 단계에서 원자층 증착 공정과 제 1 박막(60)을 소정 두께 식각하여 제 2 박막(60a)을 형성하는 단계에서 원자층 에칭 공정이 하나의 챔버 내에서 기판(50)을 회전시키면서 가스 공급부(120) 내 분리된 가스 공급홀들을 통해서 증착용 가스와 에칭용 가스를 교차 공급하여 수행할 수 있다.Using the
도 4는 도 3의 기판 처리 장치의 가스 공급부의 일예를 보여주는 개략적인 평면도이다.FIG. 4 is a schematic plan view showing an example of a gas supply unit of the substrate processing apparatus of FIG. 3 .
도 3과 도 4를 같이 참조하면, 가스 공급부(120)는 방사상으로 분리된 제 1 증착 가스 공급부(132), 제 1 에칭 가스 공급부(134), 제 1 퍼지부(137), 제 2 증착 가스 공급부(133), 제 2 에칭 가스 공급부(135) 및 제 2 퍼지부(136)를 포함할 수 있다. 선택적으로, 가스 공급부(120)는 중심부에 커튼 가스 공급부(131)를 더 포함할 수 있다.Referring to FIGS. 3 and 4 , the
제 1 증착 가스 공급부(132)에는 다수의 제 1 증착 가스 공급홀들(132a)이 형성되고, 제 2 증착 가스 공급부(133)에는 다수의 제 2 증착 가스 공급홀들(133a)이 형성되고, 제 1 에칭 가스 공급부(134)에는 다수의 제 1 에칭 가스 공급홀들(134a)이 형성되고, 제 2 에칭 가스 공급부(135)에는 다수의 제 2 에칭 가스 공급홀들(135a)이 형성되고, 제 1 퍼지부(137)에는 다수의 제 1 퍼지홀들(137a)이 형성되고, 제 2 퍼지부(136)에는 다수의 제 2 퍼지홀들(136a)이 형성될 수 있다.A plurality of first deposition
예를 들어, 가스 공급부(120)는 대략적으로 원형이고, 제 1 증착 가스 공급부(132), 제 1 에칭 가스 공급부(134), 제 1 퍼지부(137), 제 2 증착 가스 공급부(133), 제 2 에칭 가스 공급부(135) 및 제 2 퍼지부(136)는 원형의 가스 공급부(120)를 원호 형태로 분할한 형상을 가질 수 있다. 즉, 이러한 가스 공급부(120)는 회전하는 기판 지지부(105) 상의 기판들(50)에 공간적으로 분할하여 대응될 수 있게 된다. 이러한 의미에서, 기판 처리 장치(100)는 공간 분할식 설비로 불릴 수 있다.For example, the
이러한 기판 처리 장치(100)는 원자층 증착 공정과 원자층 에칭 공정을 선택적으로 수행하기 위해서 제공될 수 있다.The
이에 따라, 원자층 증착 공정 시에는 제 1 증착 가스 공급부(132) 및 제 2 증착 가스 공급부(133)가 선택적으로 동작하고, 원자층 에칭 공정 시에는 제 1 에칭 가스 공급부(134) 및 제 2 에칭 가스 공급부(135)가 선택적으로 동작할 수 있다. 따라서, 원자층 증착 공정 시에 제 1 에칭 가스 공급부(134) 및 제 2 에칭 가스 공급부(135)는 동작되지 않도록 가스 공급이 차단되고, 원자층 에칭 공정 시에 제 1 증착 가스 공급부(132) 및 제 2 증착 가스 공급부(133)는 동작되지 않도록 가스 공급이 차단될 수 있다.Accordingly, during the atomic layer deposition process, the first deposition
예를 들어, 제어부(150)는 기판들(50) 상에 박막을 형성하기 위한 원자층 증착 시에는 상기 기판 지지부(105)를 회전시키면서 제 1 증착 가스 공급부(132), 제 1 퍼지부(137), 제 2 증착 가스 공급부(133) 및 제 2 퍼지부(136)를 선택적으로 동작시켜 기판들(50) 상에 증착용 가스들이 교번해서 노출되도록 가스 공급부(120)를 제어할 수 있다. 나아가, 제어부(150)는 원자층 에칭 공정 시에는 기판 지지부(105)를 회전시키면서 제 1 에칭 가스 공급부(134), 제 1 퍼지부(137), 제 2 에칭 가스 공급부(135) 및 제 2 퍼지부(136)를 선택적으로 동작시켜 기판들(50) 상에 에칭용 가스들이 교번해서 노출되도록 가스 공급부(120)를 제어할 수 있다.For example, during atomic layer deposition to form a thin film on
보다 구체적으로 보면, 원자층 증착 공정을 위하여, 제 1 증착 가스 공급부(132)는 제 1 증착 가스 공급홀들(132a)을 통해서 소스 가스(S1)를 공급하고, 제 2 증착 가스 공급부(133)는 제 2 증착 가스 공급홀들(133a)을 통해서 소스 가스(S1)와 반응하여 박막을 형성할 수 있는 반응 가스(S2)를 공급할 수 있다. 원자층 증착 공정에 의해 형성되는 박막이 플라즈마 손상을 피하고자 하는 경우, 소스 가스(S1)와 반응 가스(S2)는 비-플라즈마 상태로 공급될 수 있다.More specifically, for the atomic layer deposition process, the first deposition
제 1 퍼지부(137) 및 제 2 퍼지부(136)는 소스 가스(S1) 또는 반응 가스(S2)를 퍼지 또는 펌핑하여 제거하기 위하여 이들 사이에 배치될 수 있다. 예를 들어, 제 1 퍼지부(137) 및 제 2 퍼지부(136) 중 하나는 방사상 순서를 따라서 제 1 증착 가스 공급부(132)와 제 2 증착 가스 공급부(133) 사이에 배치되고, 다른 하나는 제 2 증착 가스 공급부(133)과 제 1 증착 가스 공급부(132) 사이에 배치될 수 있다.The
도 4에는, 예시적으로 제 1 퍼지부(137)가 제 1 증착 가스 공급부(132)와 제 2 증착 가스 공급부(133) 사이에 배치되고, 제 2 퍼지부(136)가 제 2 증착 가스 공급부(133)와 제 1 증착 가스 공급부(132) 사이에 배치되도록 되었으나, 그 반대의 경우도 가능하다.4, for example, the
예를 들어, 원자층 에칭 공정을 위하여, 제 2 에칭 가스 공급부(135)는 제 2 에칭 가스 공급홀들(135a)을 통해서 박막을 표면처리하기 위한 표면처리 가스(E2)를 공급하고, 제 1 에칭 가스 공급부(134)는 제 1 에칭 가스 공급홀들(134a)을 통해서 박막의 표면처리된 부분과 반응하여 휘발성 화합물 생성하기 위한 에칭 가스(E1)를 공급할 수 있다. 원자층 에칭 공정에 의해 식각되는 박막이 플라즈마 손상을 피하고자 하는 경우, 표면처리 가스(E2)와 에칭 가스(E1)은 비-플라즈마 상태로 공급될 수 있다. 일부 실시예에서, 제 2 에칭 가스 공급부(135)는 표면처리 효율 향상을 위하여 표면처리 가스(E2)를 라디칼화 하기 위한 전자빔(E-Beam) 공급부를 더 포함할 수도 있다.For example, for an atomic layer etching process, the second etching
제 1 퍼지부(137) 및 제 2 퍼지부(136)는 표면처리 가스(E2) 또는 에칭 가스(E1)를 퍼지하여 제거하기 위하여 이들 사이에 배치될 수 있다. 예를 들어, 제 1 퍼지부(137) 및 제 2 퍼지부(136) 중 하나는 방사상 순서를 따라서 제 1 에칭 가스 공급부(134)와 제 2 에칭 가스 공급부(135) 사이에 배치되고, 다른 하나는 제 2 에칭 가스 공급부(135)와 제 1 에칭 가스 공급부(134) 사이에 배치될 수 있다.The
도 3에는, 예시적으로 제 1 퍼지부(137)가 제 1 에칭 가스 공급부(134)와 제 2 에칭 가스 공급부(135) 사이에 배치되고, 제 2 퍼지부(136)가 제 2 에칭 가스 공급부(135)와 제 1 에칭 가스 공급부(134) 사이에 배치되도록 되었으나, 그 반대의 경우도 가능하다. 또한, 도 3에는 제 1 증착 가스 공급부(132)와 제 1 에칭 가스 공급부(134)가 서로 인접하고, 제 2 증착 가스 공급부(133)와 제 2 에칭 가스 공급부(135)가 서로 인접하게 배치되었으나, 전술한 규정에 따르는 한 그 위치는 변경될 수 있다.3, the
선택적으로, 커트 가스 공급부(131)에는 다수의 커튼 가스 공급홀들(131)이 형성되어, 중심부에서 인접한 가스들이 섞이는 것을 방지하기 위하여 커튼 가스(C1)를 공급할 수 있다. 이러한 커튼 가스는 불활성 가스를 포함할 수 있다.Optionally, a plurality of curtain gas supply holes 131 may be formed in the cut
한편, 전술한 가스 공급부(120)에는 이격부들(미도시)이 제 1 및 제 2 증착 가스 공급부들(132, 134) 사이에 더 부가될 수도 있다. 예를 들어, 제 1 이격부는 제 1 증착 가스 공급부(132)와 제 1 에칭 가스 공급부(134) 사이에 부가되어 이 둘 사이를 이격시키고, 제 2 이격부는 제 2 증착 가스 공급부(133)와 제 2 에칭 가스 공급부(135) 사이에 부가되어 이 둘 사이를 이격시킬 수도 있다. Meanwhile, in the aforementioned
도 5는 본 발명의 실시예들에 따른 원자층 증착 공정의 개략적인 기판으로의 가스 공급을 보여주는 개략도이다.5 is a schematic diagram showing gas supply to a schematic substrate of an atomic layer deposition process according to embodiments of the present invention.
도 5를 참조하면, 원자층 증착 공정은 기판(50) 상에 소스 가스(S1)를 공급하는 단계, 이어서 기판(50) 상에 제 1 퍼지 가스(P1)를 공급하는 단계, 이어서 기판(50) 상에 반응 가스(S2)를 공급하는 단계, 이어서 기판(50) 상에 제 2 퍼지 가스(P2)를 공급하는 단계를 포함하는 단위 사이클을 반복할 수 있다. 즉, 단위 사이클 동안 소스 가스(S1) 기판(50) 상에 공급되어 흡착되고, 제 1 퍼지 가스(P1)에 의해서 흡착되지 않은 소스 가스(S1)가 퍼지되어 제거되고, 반응 가스(S2)가 공급되어 흡착된 소스 가스(S1)와 반응하고 잔류된 반응 가스(S2)가 제 2 퍼지 가스(P2)에 퍼지되어 단위 박막을 형성하게 된다. 이러한 단위 사이클이 반복됨에 따라서 소정 두께의 박막을 형성할 수 있다.Referring to FIG. 5 , the atomic layer deposition process includes supplying a source gas (S1) to the
예를 들어, 원자층 증착 공정이 시분할 방식으로 진행되는 경우, 전술한 소스 가스(S1), 제 1 퍼지 가스(P1), 반응 가스(S2), 제 2 퍼지 가스(P2)는 펄스 타입으로 시간에 따라서 기판(50) 상에 제공될 수 있다.For example, when the atomic layer deposition process is performed in a time-division manner, the aforementioned source gas S1, first purge gas P1, reaction gas S2, and second purge gas P2 are time-divisionally pulsed. It can be provided on the
다른 예로, 원자층 증착 공정이 공간분할 방식으로 진행되는 경우, 도 3 내지 도 5를 참조하면, 원자층 증착 공정 시 가스 공급부(120)에서 제 1 증착 가스 공급부(132)는 소스 가스(S1)를 지속적으로 분사하고, 제 2 증착 가스 공급부(133)는 반응 가스(S2)를 지속적으로 분사하고, 제 1 퍼지부(137)는 제 1 퍼지 가스(P1)를 지속적으로 분사하고, 제 2 퍼지부(136)는 제 2 퍼지 가스(P2)를 지속적으로 공급할 수 있다. 하지만, 공간분할 방식의 특성상, 기판 지지부(105)가 회전하고 있기 때문에, 하나의 기판(50)은 이러한 가스들을 지속적으로 받는 것이 아니라 순차적으로 공급받게 된다. As another example, when the atomic layer deposition process is performed in a space division manner, referring to FIGS. 3 to 5 , during the atomic layer deposition process, the first deposition
예를 들어, 제 1 박막(60) 및 제 2 박막(60a)으로, 반도체 메모리 소자에서 고유전율 유전막으로 사용되거나 또는 낸드 플래시 메모리에서 블로킹 절연막으로 사용되는 지르코늄 산화막을 형성하고자 하는 경우, 제 1 증착 가스 공급부(132)는 소스 가스로 지르코늄 소스 가스를 포함하여 공급하고, 제 2 증착 가스 공급부(133)는 반응 가스로 지르코늄 소스 가스와 반응하여 지르코늄 산화물을 형성하는 산소계 반응 가스를 포함하여 공급할 수 있다. 일 예로, 지르코늄 소스 가스는 Cp Zr을 포함하고, 산소계 반응 가스는 오존(ozone) 가스를 포함할 수 있다.For example, in the case of forming a zirconium oxide film used as a high dielectric constant dielectric film in a semiconductor memory device or a blocking insulating film in a NAND flash memory as the first
다른 예로, 제 1 박막(60) 및 제 2 박막(60a)으로, 반도체 메모리 소자에서 고유전율 유전막으로 사용되거나 또는 낸드 플래시 메모리에서 블로킹 절연막으로 사용되는 알루미늄 산화막을 형성하고자 하는 경우, 제 1 증착 가스 공급부(132)는 소스 가스로 알루미늄 소스 가스를 포함하여 공급하고, 제 2 증착 가스 공급부(133)는 반응 가스로 알루미늄 소스 가스와 반응하여 알루미늄 산화물을 형성하는 산소계 반응 가스를 포함하여 공급할 수 있다. 일 예로, 알루미늄 소스 가스는 트리메틸아민(TMA) 가스를 포함하고, 산소계 반응 가스는 오존(ozone) 가스를 포함할 수 있다.As another example, in the case of forming an aluminum oxide film used as a high dielectric constant dielectric film in a semiconductor memory device or a blocking insulating film in a NAND flash memory with the first
도 6은 본 발명의 실시예들에 따른 원자층 에칭 공정의 개략적인 기판으로의 가스 공급을 보여주는 개략도이다.6 is a schematic diagram showing gas supply to a schematic substrate of an atomic layer etching process according to embodiments of the present invention.
도 6을 참조하면, 원자층 에칭 공정은 기판(50) 상에 표면처리 가스(E2)를 공급하는 단계, 이어서 기판(50) 상에 제 1 퍼지 가스(P1)를 공급하는 단계, 이어서 기판(50) 상에 에칭 가스(E1)를 공급하는 단계, 이어서 기판(50) 상에 제 2 퍼지 가스(P2)를 공급하는 단계를 포함하는 단위 사이클을 반복하여 수행할 수 있다. 즉, 단위 사이클 동안 표면처리 가스(E2)가 기판(50) 상에 공급되어 박막 상에 흡착되어 박막의 표면을 표면처리시키고, 제 1 퍼지 가스(P1)에 의해서 흡착되지 않은 표면처리 가스(E2)가 퍼지되어 제거되고, 에칭 가스(E1)가 공급되어 박막의 표면처리된 부분과 반응하고, 제 2 퍼지 가스(P2)에 의해서 잔류된 에칭 가스(E1)가 제거되어 단위 박막을 식각하게 된다. 이러한 단위 사이클이 반복됨에 따라서 소정 두께의 박막을 식각할 수 있다.Referring to FIG. 6 , the atomic layer etching process includes supplying a surface treatment gas (E2) to the
예를 들어, 원자층 에칭 공정이 시분할 방식으로 진행되는 경우, 전술한 표면처리 가스(E2), 제 1 퍼지 가스(P1), 에칭 가스(E1), 제 2 퍼지 가스(P2)는 펄스 타입으로 시간에 따라서 기판(50) 상에 제공될 수 있다.For example, when the atomic layer etching process is performed in a time division manner, the surface treatment gas E2, the first purge gas P1, the etching gas E1, and the second purge gas P2 are pulsed. Depending on time, it may be provided on the
다른 예로, 원자층 에칭 공정이 공간분할 방식으로 진행되는 경우, 도 3, 도 4 및 도 6을 참조하면, 원자층 에칭 공정 시, 가스 공급부(120)에서 제 2 에칭 가스 공급부(135)는 표면처리 가스(E2)를 지속적으로 분사하고, 제 1 에칭 가스 공급부(134)는 에칭 가스(E1)을 지속적으로 분사할 수 있다. 하지만, 공간분할 방식의 특성상, 기판 지지부(105)가 회전하고 있기 때문에, 하나의 기판(50)은 이러한 가스들을 지속적으로 받는 것이 아니라 순차적으로 공급받게 된다. As another example, when the atomic layer etching process is performed in a spatial division manner, referring to FIGS. 3, 4, and 6 , during the atomic layer etching process, the second etching
예를 들어, 제 1 박막(60) 및 제 2 박막(60a)이 지르코늄 산화물을 포함하는 경우, 제 2 에칭 가스 공급부(135)는 표면처리 가스로 지르코늄 산화물을 지르코늄 불화물로 표면처리하기 위한 불소를 포함하는 불소계 표면처리 가스를 포함하여 공급하고, 제 1 에칭 가스 공급부(134)는 에칭 가스로 지르코늄 불화물을 휘발성 지르코늄 화합물로 반응시키기 위한 유기 반응 가스를 포함하여 공급할 수 있다. 일 예로, 불소계 표면처리 가스는 HF, NF3 및 F2 가스의 군에서 선택된 하나 또는 그 조합을 포함할 수 있다. 유기 반응 가스는 메틸(methyl), 클로라이드(chloride) 또는 acac 리간드(ligand)를 포함하며 안정한 상태에서 휘발되면서 리간드(ligand)간 교환 반응이 가능한 가스, 예컨대 트리메틸아민(TMA), 디메틸아세테이드아미드(Dimetylacetamide, DMAC), 사염화실리콘(SiCl4) 및 Sn(acac)2 가스의 군에서 선택된 하나 또는 그 조합을 포함할 수 있다.For example, when the first
다른 예로, 제 1 박막(60) 및 제 2 박막(60a)이 알루미늄 산화물을 포함하는 경우, 제 2 에칭 가스 공급부(135)는 표면처리 가스로 알루미늄 산화물을 알루미늄 불화물로 표면처리하기 위한 불소계 표면처리 가스를 포함하여 공급하고, 제 1 에칭 가스 공급부(134)는 에칭 가스로 알루미늄 불화물을 휘발성 알루미늄 화합물로 반응시키기 위한 유기 반응 가스를 포함하여 공급할 수 있다. 일 예로, 불소계 표면처리 가스는 HF, NF3 및 F2 가스의 군에서 선택된 하나 또는 그 조합을 포함할 수 있다. 유기 반응 가스는 메틸(methyl), 클로라이드(chloride) 또는 acac 리간드(ligand)를 포함하며 안정한 상태에서 휘발되면서 리간드(ligand)간 교환 반응이 가능한 가스, 예컨대 트리메틸아민(TMA), 디메틸아세테이드아미드(Dimetylacetamide, DMAC), 사염화실리콘(SiCl4) 및 Sn(acac)2 가스의 군에서 선택된 하나 또는 그 조합을 포함할 수 있다.As another example, when the first
일부 실시예에서, 불소계 표면처리 가스는 HF/NF3 가스를 포함하고, 유기 반응 가스는 트리메틸아민(TMA) 가스를 포함할 수 있다. 이 경우, 제 1 증착 가스 공급부(132)에서 공급되는 알루미늄 소스 가스와 제 1 에칭 가스 공급부(134)에서 공급되는 유기 반응 가스가 트리메틸아민으로 동일하기 때문에, 제 1 증착 가스 공급부(132)와 제 1 에칭 가스 공급부(134)가 도 7에 도시된 바와 같이 하나의 가스 공급부(132)로 통합되는 것도 가능하다.In some embodiments, the fluorine-based surface treatment gas may include HF/NF3 gas, and the organic reactant gas may include trimethylamine (TMA) gas. In this case, since the aluminum source gas supplied from the first deposition
전술한 실시예에 따르면, 하나의 챔버 내에서 원자층 증착 공정과 원자층 에칭 공정이 수행될 수 있어서 경제적이다. 나아가, 원자층 증착 공정과 원자층 에칭 공정의 공정 온도가 거의 동일하거나 유사한 경우, 온도 변화 없이 바로 공정이 이어질 수 있어서 효율적인 공정 진행이 가능해진다.According to the above-described embodiment, it is economical because the atomic layer deposition process and the atomic layer etching process can be performed in one chamber. Furthermore, when the process temperatures of the atomic layer deposition process and the atomic layer etching process are substantially the same or similar, the process can be immediately followed without a temperature change, enabling efficient process progress.
도 8은 본 발명의 실험예와 비교예에 따라 형성한 박막의 결정성을 보여주는 엑스선회절(XRD) 분석 그래프이다. 도 8에서, 그래프(G1)는 원자층 증착 공정으로 제 2 두께(H2)로 지르코늄 산화막을 형성하는 경우를 나타내고, 그래프(G2)는 원자층 증착 공정으로 제 1 두께(H1)로 지르코늄 산화막을 형성하는 경우를 나타내고, 그래프(G3)는 원자층 증착 공정으로 제 1 두께(H1) 형성 후 원자층 에칭 공정으로 식각하여 제 2 두께(H2)로 낮춘 경우를 나타낸다.8 is an X-ray diffraction (XRD) analysis graph showing crystallinity of thin films formed according to Experimental Examples and Comparative Examples of the present invention. In FIG. 8 , graph G1 shows a case of forming a zirconium oxide film to a second thickness H2 by an atomic layer deposition process, and graph G2 shows a case of forming a zirconium oxide film to a first thickness H1 by an atomic layer deposition process. The graph G3 shows a case in which the first thickness H1 is formed through an atomic layer deposition process and then etched through an atomic layer etching process to form a second thickness H2.
도 8을 같이 참조하면, 원자층 증착 공정으로 제 1 두께(H1)로 박막을 형성하는 경우(G2)가 그 보다 낮은 제 2 두께(H2)로 박막을 형성하는 경우(G1)보다 결정성이 더 높은 것을 알 수 있다. 나아가, 원자층 증착 공정으로 제 1 두께(H1) 형성 후 원자층 에칭 공정으로 식각하여 제 2 두께(H2)로 낮춘 경우(G3)가 원래 결정성을 유지하여 처음부터 제 2 두께(H1)로 형성한 경우보다 더 결정성이 높은 것을 알 수 있다.Referring to FIG. 8 as well, when the thin film is formed with a first thickness H1 through an atomic layer deposition process (G2), the crystallinity is higher than that of the case (G1) when the thin film is formed with a lower second thickness H2. higher can be found. Furthermore, when the first thickness H1 is formed by an atomic layer deposition process and then etched by an atomic layer etching process to lower it to a second thickness H2 (G3), the original crystallinity is maintained and the second thickness H1 is formed from the beginning. It can be seen that the crystallinity is higher than in the case of formation.
이러한 결과는 고유전막에서 두께를 낮춰 커패시턴스를 유지하면서도 결정성을 높여서 누설전류를 낮추고자 하는 경우 유용하다. 즉, 처음부터 낮은 두께로 고유전막을 형성하면 박막의 결정성이 나빠서 누설전류 특성을 맞추기가 어렵기 때문에, 소정 두께로 형성하여 결정성을 높인 상태에서 식각하여 두께를 맞추면 결정성을 유지하면서 커패시턴스를 유지할 수 있다. These results are useful when it is desired to reduce leakage current by increasing crystallinity while maintaining capacitance by reducing the thickness of a high-k film. That is, if a high dielectric film is formed with a low thickness from the beginning, it is difficult to match the leakage current characteristics due to poor crystallinity of the film. can keep
예를 들어, 제 1 박막(60)은 누설전류 특성을 확보하도록 제 1 결정성을 가지며, 제 2 박막(60a)은 정전용량 특성을 확보하도록 제 2 두께를 가짐으로써, 제 2 박막(60a)은 누설전류 특성과 정전용량 특성을 동시에 확보할 수 있다. 예컨대, 지르코늄 산화물 등의 제 2 박막(60a)은 메모리 소자의 고유전율 박막으로 이용될 수 있다. 따라서, 전술한 실시예에 따른 기판 처리 장치(100)를 이용하면 고집적 소자에서 요구되는 낮은 두께의 박막에서도 상충되는 특성을 만족시킬 수 있는 박막을 형성할 수 있게 된다.For example, the first
다른 예로, 제 2 박막(60a)은 메모리 소자의 블로킹 산화막으로 사용될 수 있다. 전하 트랩 메모리 소자의 경우, 소거 동작 시 제어 게이트 전극으로부터 전하 트랩층으로 역터널링이 발생하는 것을 억제할 필요가 있고 이를 위해서 전하 트랩층와 제어 게이트 전극 사이에 블로킹 절연층으로 고유전율막이 사용되고 있다. 이러한 고유전율막의 경우 두께가 얇으면서도 역터널링을 억제할 수 있는 막품질을 요구하고 있기 때문에, 알루미늄 산화물 등의 제 2 박막(60a)이 이러한 블로킹 절연막으로 사용될 수 있다.As another example, the second
나아가, 제 2 박막(60a)은 임계 두께 이상에서 입계(grain)가 성장하여 결정성이 높아지는 박막, 예컨대 지르코늄 산화물, 알루미늄 산화물 등의 박막에 적용될 수 있다. 나아가, 제 2 박막(60a)는 두께가 증가하면서 입계가 커지는 막, 예컨대 폴리실리콘, 지르코늄 산화물, 알루미늄 산화물의 박막을 포함할 수 있다. 더 나아가, 제 2 박막(60a)은 임계 두께 이상에서 저항율이 낮아지는 박막, 예컨대 폴리실리콘, 텅스텐, 티타늄 질화물(TiN)의 박막 등에도 적용될 수 있다. Furthermore, the second
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.Although the present invention has been described with reference to the embodiments shown in the drawings, this is merely exemplary, and those skilled in the art will understand that various modifications and equivalent other embodiments are possible therefrom. Therefore, the true technical protection scope of the present invention should be determined by the technical spirit of the appended claims.
50: 기판
60: 제 1 박막
60a: 제 2 박막
100: 기판 처리 장치
105: 기판 지지부
110: 챔버
120 : 가스 공급부50: substrate
60: first thin film
60a: second thin film
100: substrate processing device
105: substrate support
110: chamber
120: gas supply unit
Claims (11)
상기 제 1 박막에 대해서 원자층 에칭 공정을 통해서 상기 제 1 박막을 소정 두께 식각하여 상기 제 1 두께보다 낮은 제 2 두께의 제 2 박막을 형성하는 단계를 포함하고,
상기 제 2 박막의 결정성은 상기 원자층 증착 공정과 동일한 조건에서 상기 기판 상에 상기 제 2 두께로 형성된 제 3 박막이 갖는 결정성보다 높은 결정화 정도(결정도)를 갖는,
박막 형성방법.Forming a first thin film having a first thickness and having a first crystallinity on a substrate through an atomic layer deposition process; and
Forming a second thin film having a second thickness lower than the first thickness by etching the first thin film to a predetermined thickness through an atomic layer etching process on the first thin film,
The crystallinity of the second thin film has a higher degree of crystallization (crystallinity) than the crystallinity of the third thin film formed to the second thickness on the substrate under the same conditions as the atomic layer deposition process,
Thin film formation method.
상기 제 2 박막을 형성하는 단계에서 상기 원자층 에칭 공정은 상기 제 1 박막을 형성하는 단계에서 상기 원자층 증착 공정과 동일한 챔버에서 상기 원자층 증착 공정에 이어서 인-시츄로 수행하는,
박막 형성방법.According to claim 1,
The atomic layer etching process in the forming of the second thin film is performed in-situ following the atomic layer deposition process in the same chamber as the atomic layer deposition process in the forming of the first thin film,
Thin film formation method.
상기 제 1 박막을 형성하는 단계에서 상기 원자층 증착 공정과 상기 제 2 박막을 형성하는 단계에서 상기 원자층 에칭 공정은 하나의 챔버 내에서 기판을 회전시키면서 가스 공급부 내 분리된 가스 공급홀들을 통해서 증착용 가스와 에칭용 가스를 교차 공급하여 수행하는,
박막 형성방법.According to claim 2,
The atomic layer deposition process in the forming of the first thin film and the atomic layer etching process in the forming of the second thin film are performed through separate gas supply holes in the gas supply unit while rotating the substrate in one chamber. Performed by cross-supplying wear gas and etching gas,
Thin film formation method.
상기 제 1 박막을 형성하는 단계에서 상기 원자층 증착 공정은,
상기 기판 상에 소스 가스를 공급하는 단계;
상기 기판 상에 제 1 퍼지 가스를 공급하는 단계;
상기 기판 상에 반응 가스를 공급하는 단계; 및
상기 기판 상에 제 2 퍼지 가스를 공급하는 단계를 포함하는 단위 사이클을 반복하여 수행하는,
박막 형성방법.According to any one of claims 1 to 3,
In the step of forming the first thin film, the atomic layer deposition process,
supplying a source gas onto the substrate;
supplying a first purge gas onto the substrate;
supplying a reactive gas onto the substrate; and
Repeatedly performing a unit cycle comprising supplying a second purge gas to the substrate,
Thin film formation method.
상기 제 1 박막 및 상기 제 2 박막은 지르코늄 산화물을 포함하고,
상기 소스 가스는 지르코늄 소스 가스를 포함하고, 상기 반응 가스는 상기 지르코늄 소스 가스와 반응하여 지르코늄 산화물을 형성하는 산소계 반응 가스를 포함하는,
박막 형성방법.According to claim 4,
The first thin film and the second thin film include zirconium oxide,
The source gas includes a zirconium source gas, and the reaction gas includes an oxygen-based reaction gas that reacts with the zirconium source gas to form zirconium oxide.
Thin film formation method.
상기 제 1 박막 및 상기 제 2 박막은 알루미늄 산화물을 포함하고,
상기 소스 가스는 알루미늄 소스 가스를 포함하고, 상기 반응 가스는 상기 알루미늄 소스 가스와 반응하여 알루미늄 산화물을 형성하는 산소계 반응 가스를 포함하는,
박막 형성방법.According to claim 5,
The first thin film and the second thin film include aluminum oxide,
The source gas includes an aluminum source gas, and the reaction gas includes an oxygen-based reaction gas that reacts with the aluminum source gas to form aluminum oxide.
Thin film formation method.
상기 제 2 박막을 형성하는 단계에서 상기 원자층 에칭 공정은,
상기 기판 상에 표면처리 가스를 공급하는 단계;
상기 기판 상에 제 1 퍼지 가스를 공급하는 단계;
상기 기판 상에 에칭 가스를 공급하는 단계; 및
상기 기판 상에 제 2 퍼지 가스를 공급하는 단계를 포함하는 단위 사이클을 반복하여 수행하는,
박막 형성방법.According to any one of claims 1 to 3,
In the step of forming the second thin film, the atomic layer etching process,
supplying a surface treatment gas onto the substrate;
supplying a first purge gas onto the substrate;
supplying an etching gas onto the substrate; and
Repeatedly performing a unit cycle comprising supplying a second purge gas to the substrate,
Thin film formation method.
상기 제 1 박막 및 상기 제 2 박막은 지르코늄 산화물을 포함하고,
상기 표면처리 가스는 상기 지르코늄 산화물을 지르코늄 불화물로 표면처리하기 위한 불소계 표면처리 가스를 포함하고,
상기 에칭 가스는 상기 지르코늄 불화물을 휘발성 지르코늄 화합물로 반응시키기 위한 유기 반응 가스를 포함하는,
박막 형성방법.According to claim 7,
The first thin film and the second thin film include zirconium oxide,
The surface treatment gas includes a fluorine-based surface treatment gas for surface treatment of the zirconium oxide with zirconium fluoride,
The etching gas includes an organic reaction gas for reacting the zirconium fluoride into a volatile zirconium compound.
Thin film formation method.
상기 불소계 표면처리 가스는 HF, NF3 및 F2 가스의 군에서 선택된 하나 또는 그 조합을 포함하고,
상기 유기 반응 가스는 트리메틸아민(TMA), 디메틸아세테이드아미드(DMAC), 사염화실리콘(SiCl4) 및 Sn(acac)2 가스의 군에서 선택된 하나 또는 그 조합을 포함하는,
박막 형성방법.According to claim 8,
The fluorine-based surface treatment gas includes one or a combination thereof selected from the group of HF, NF3 and F2 gases,
The organic reactant gas includes one or a combination thereof selected from the group of trimethylamine (TMA), dimethylacetamide (DMAC), silicon tetrachloride (SiCl4) and Sn (acac) 2 gas,
Thin film formation method.
상기 제 1 박막 및 상기 제 2 박막은 알루미늄 산화물을 포함하고,
상기 표면처리 가스는 상기 알루미늄 산화물을 알루미늄 불화물로 표면처리하기 위한 불소계 표면처리 가스를 포함하고,
상기 에칭 가스는 상기 알루미늄 불화물을 휘발성 알루미늄 화합물로 반응시키기 위한 유기 반응 가스를 포함하는,
박막 형성방법.According to claim 7,
The first thin film and the second thin film include aluminum oxide,
The surface treatment gas includes a fluorine-based surface treatment gas for surface treatment of the aluminum oxide with aluminum fluoride,
The etching gas includes an organic reaction gas for reacting the aluminum fluoride with a volatile aluminum compound.
Thin film formation method.
상기 불소계 표면처리 가스는 HF, NF3 및 F2 가스의 군에서 선택된 하나 또는 그 조합을 포함하고,
상기 유기 반응 가스는 트리메틸아민(TMA), 다이메틸아세트아마이드(DMAC), 사염화실리콘(SiCl4) 및 Sn(acac)2 가스의 군에서 선택된 하나 또는 그 조합을 포함하는,
박막 형성방법.According to claim 10,
The fluorine-based surface treatment gas includes one or a combination thereof selected from the group of HF, NF3 and F2 gases,
The organic reactant gas includes one or a combination thereof selected from the group of trimethylamine (TMA), dimethylacetamide (DMAC), silicon tetrachloride (SiCl4) and Sn (acac) 2 gas,
Thin film formation method.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020180062143A KR102475843B1 (en) | 2018-05-30 | 2018-05-30 | Method of forming thin film |
CN201910376104.5A CN110473769A (en) | 2018-05-11 | 2019-05-07 | Film forming method |
JP2019088091A JP7210864B2 (en) | 2018-05-11 | 2019-05-08 | Thin film forming method |
US16/409,542 US10699900B2 (en) | 2018-05-11 | 2019-05-10 | Method for forming thin film |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020180062143A KR102475843B1 (en) | 2018-05-30 | 2018-05-30 | Method of forming thin film |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20190136438A KR20190136438A (en) | 2019-12-10 |
KR102475843B1 true KR102475843B1 (en) | 2022-12-09 |
Family
ID=69002717
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020180062143A KR102475843B1 (en) | 2018-05-11 | 2018-05-30 | Method of forming thin film |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR102475843B1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20240006268A (en) | 2022-07-06 | 2024-01-15 | 에스케이스페셜티 주식회사 | Atomic layer etching method of metal oxide layer |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101132262B1 (en) | 2007-08-29 | 2012-04-02 | 주식회사 원익아이피에스 | Gas injecting assembly and Apparatus for depositing thin film on wafer using the same |
JP2018500767A (en) | 2014-12-18 | 2018-01-11 | ザ リージェンツ オブ ザ ユニバーシティ オブ コロラド,ア ボディー コーポレイトTHE REGENTS OF THE UNIVERSITY OF COLORADO,a body corporate | Novel method of atomic layer etching (ALE) using sequential self-controlled thermal reaction |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9576811B2 (en) * | 2015-01-12 | 2017-02-21 | Lam Research Corporation | Integrating atomic scale processes: ALD (atomic layer deposition) and ALE (atomic layer etch) |
US9502238B2 (en) * | 2015-04-03 | 2016-11-22 | Lam Research Corporation | Deposition of conformal films by atomic layer deposition and atomic layer etch |
-
2018
- 2018-05-30 KR KR1020180062143A patent/KR102475843B1/en active IP Right Grant
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101132262B1 (en) | 2007-08-29 | 2012-04-02 | 주식회사 원익아이피에스 | Gas injecting assembly and Apparatus for depositing thin film on wafer using the same |
JP2018500767A (en) | 2014-12-18 | 2018-01-11 | ザ リージェンツ オブ ザ ユニバーシティ オブ コロラド,ア ボディー コーポレイトTHE REGENTS OF THE UNIVERSITY OF COLORADO,a body corporate | Novel method of atomic layer etching (ALE) using sequential self-controlled thermal reaction |
Also Published As
Publication number | Publication date |
---|---|
KR20190136438A (en) | 2019-12-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102510612B1 (en) | Atomic layer etching of tungsten for enhanced tungsten deposition fill | |
US10559461B2 (en) | Selective deposition with atomic layer etch reset | |
US10096487B2 (en) | Atomic layer etching of tungsten and other metals | |
KR102609125B1 (en) | Chamber conditioning for remote plasma process | |
US11742212B2 (en) | Directional deposition in etch chamber | |
KR101764166B1 (en) | Silicon-selective dry etch for carbon-containing films | |
JP7210864B2 (en) | Thin film forming method | |
JP2018142698A (en) | Formation method of air gap | |
US20150184294A1 (en) | Film deposition apparatus, film deposition method, and computer-readable storage medium | |
US20210242032A1 (en) | Metal-containing passivation for high aspect ratio etch | |
TW201712804A (en) | Feature fill with multi-stage nucleation inhibition | |
KR20200006628A (en) | Removal of metal doped carbon-based hard masks in semiconductor manufacturing | |
JP2023113892A (en) | Molybdenum filling for 3d nand or other purposes | |
US11450513B2 (en) | Atomic layer etching and smoothing of refractory metals and other high surface binding energy materials | |
KR101775203B1 (en) | Film forming method | |
US20220165554A1 (en) | Semiconductor manufacturing apparatus and method of manufacturing semiconductor device | |
US20240038539A1 (en) | Selective processing with etch residue-based inhibitors | |
KR20230006004A (en) | Inert gas injection to improve hard mask selectivity | |
KR102475843B1 (en) | Method of forming thin film | |
KR102466724B1 (en) | Method of forming thin film | |
KR102475844B1 (en) | Apparatus for processing substrate | |
KR102413572B1 (en) | Apparatus for processing substrate | |
TWI758464B (en) | Selective formation of silicon-containing spacer | |
TWI778048B (en) | Methods of forming semiconductor structures | |
US20230083577A1 (en) | Recessed metal etching methods |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |