KR102473521B1 - 횡전계형 액정표시장치용 어레이기판 - Google Patents

횡전계형 액정표시장치용 어레이기판 Download PDF

Info

Publication number
KR102473521B1
KR102473521B1 KR1020150185991A KR20150185991A KR102473521B1 KR 102473521 B1 KR102473521 B1 KR 102473521B1 KR 1020150185991 A KR1020150185991 A KR 1020150185991A KR 20150185991 A KR20150185991 A KR 20150185991A KR 102473521 B1 KR102473521 B1 KR 102473521B1
Authority
KR
South Korea
Prior art keywords
gate
electrode
common
jumping
wires
Prior art date
Application number
KR1020150185991A
Other languages
English (en)
Other versions
KR20170076124A (ko
Inventor
백상윤
이보람
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020150185991A priority Critical patent/KR102473521B1/ko
Publication of KR20170076124A publication Critical patent/KR20170076124A/ko
Application granted granted Critical
Publication of KR102473521B1 publication Critical patent/KR102473521B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line

Abstract

본 발명은 횡전계형 액정표시장치용 어레이기판에 관한 것으로, 특히 소비전력을 저감할 수 있는 횡전계형 액정표시장치용 어레이기판에 관한 것이다.
본 발명의 특징은 제 1 방향을 따라 연장된 게이트배선과 공통배선이 제 2 방향을 따라 연장된 데이터배선과 교차되는 부분에서 절단되어, 각각 제 1 및 제 2 점핑전극으로 연결되는 것을 특징으로 한다.
이를 통해, 게이트배선과 데이터배선 사이 또는 공통배선과 데이터배선 사이로 기생 캐패시터가 형성되는 것을 최소화할 수 있어, 기생 캐패시터에 의해 횡전계형 액정표시장치의 소비전력이 상승되는 문제점이 발생하는 것을 방지할 수 있다.

Description

횡전계형 액정표시장치용 어레이기판{Array substrate For in-plane switching mode liquid crystal display device}
본 발명은 횡전계형 액정표시장치용 어레이기판에 관한 것으로, 특히 소비전력을 저감할 수 있는 횡전계형 액정표시장치용 어레이기판에 관한 것이다.
최근에 액정표시장치는 소비전력이 낮고, 휴대성이 양호한 기술 집약적이며, 부가가치가 높은 차세대 첨단 디스플레이(display)소자로 각광받고 있다.
일반적으로, 액정표시장치는 액정의 광학적 이방성과 분극성질을 이용하여 구동된다. 상기 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 가지고 있으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다.
따라서, 상기 액정의 분자배열 방향을 임의로 조절하면, 액정의 분자배열이 변하게 되고, 광학적 이방성에 의해 상기 액정의 분자배열 방향으로 빛이 굴절하여 화상정보를 표현할 수 있다.
현재에는 박막트랜지스터와 상기 박막트랜지스터에 연결된 화소전극이 행렬방식으로 배열된 능동행렬 액정표시장치(Active Matrix LCD 이하, 액정표시장치로 약칭함)가 해상도 및 동영상 구현능력이 우수하여 가장 주목받고 있다.
이러한 액정표시장치는 일반적으로 공통전극이 형성된 컬러필터기판과 화소전극이 형성된 어레이기판과, 상기 두 기판 사이에 개재된 액정으로 이루어지는데, 이러한 액정표시장치에서는 공통전극과 화소전극이 상하로 걸리는 전기장에 의해 액정을 구동하는 방식으로 투과율과 개구율 등의 특성이 우수하다.
그러나, 상하로 걸리는 전기장에 의한 액정구동은 시야각 특성이 우수하지 못한 단점을 가지고 있다.
따라서, 이러한 단점을 극복하기 위해 공통전극과 화소전극이 모두 어레이기판 상에 구비되어 횡전계에 의해 구동됨으로서, 시야각 특성이 우수한 횡전계형 액정표시장치가 제안되었다.
한편, 횡전계형 액정표시장치는 스위칭 소자로서 박막트랜지스터를 포함하는데, 박막트랜지스터는 기판 상에 게이트전극과 게이트전극을 커버하며, 기판 전면에 걸쳐 형성되는 게이트절연막과, 게이트전극(520)에 대응되는 위치에 형성된 반도체층과, 반도체층 상에 형성되어 소정간격 이격된 소스 및 드레인전극을 포함한다.
여기서, 이와 같이 형성되는 박막트랜지스터(505)는 적층구조를 갖고 있기 때문에 전극들 간에 서로 기생 캐패시터가 발생할 수 있다.
특히, 게이트배선과 데이터배선이 교차하여 화소영역을 정의하는 과정에서, 게이트배선물질과 데이터배선물질의 일부는 사이로 게이트절연막이 개재되어 서로 중첩되어 형성된다.
따라서, 서로 중첩하는 게이트배선물질과 데이터배선물질 사이로 기생 캐패시터가 형성되는데, 기생 캐패시터는 게이트배선, 공통배선, 데이터배선의 부하 증가를 초래하게 되어, 최종적으로 소비전력을 상승시키게 된다.
본 발명은 상기한 문제점을 해결하기 위한 것으로, 게이트배선물질과 데이터배선물질 사이의 기생 캐패시터를 최소화하여, 소비전력을 저감하는 것을 목적으로 한다.
전술한 바와 같이 목적을 달성하기 위해, 본 발명은 기판과, 상기 기판 상에 제 1 방향을 따라 연장되는 제 1 및 제 2 게이트배선과, 상기 기판 상에 상기 제 1 방향에 수직한 제 2 방향을 따라 연장되며, 상기 제 1 및 제 2 게이트배선 사이로 위치하며, 상기 제 1 및 제 2 게이트배선과 함께 화소영역을 정의하는 데이터배선과, 상기 데이터배선 상부로 상기 제 1 게이트배선과 일단이 연결되며, 상기 제 2 게이트배선과 타단이 연결되는 제 1 점핑전극과, 상기 화소영역에 위치하는 박막트랜지스터와, 상기 박막 트랜지스터와 일단이 연결되는 화소전극과, 상기 화소영역 내에서 상기 화소전극과 이격되는 공통전극을 포함하는 횡전계형 액정표시장치용 어레이기판을 제공한다.
이를 통해, 게이트배선과 데이터배선 사이 또는 공통배선과 데이터배선 사이로 기생 캐패시터가 형성되는 것을 최소화할 수 있어, 기생 캐패시터에 의해 횡전계형 액정표시장치의 소비전력이 상승되는 문제점이 발생하는 것을 방지할 수 있다.
위에 상술한 바와 같이, 본 발명에 따라 제 1 방향을 따라 연장된 게이트배선과 공통배선이 제 2 방향을 따라 연장된 데이터배선과 교차되는 부분에서 절단되어, 각각 제 1 및 제 2 점핑전극으로 연결되도록 함으로써, 게이트배선과 데이터배선 사이 또는 공통배선과 데이터배선 사이로 기생 캐패시터가 형성되는 것을 최소화할 수 있어, 기생 캐패시터에 의해 횡전계형 액정표시장치의 소비전력이 상승되는 문제점이 발생하는 것을 방지할 수 있는 효과가 있다.
그리고, 소비전력을 낮춤으로써, 드라이버 집적회로(driver IC)에서 발생하는 열을 크게 감소 시키게 되어, 드라이버 직접회로의 신뢰성을 향상시킬 수 있는 효과가 있으며, 또한, 기생 캐패시터에 의해 데이터배선으로 부하가 증가하여, 데이터배선의 신호가 지연되는 문제점이 발생하는 것을 방지할 수 있는 효과가 있다.
도 1은 본 발명의 실시예에 따른 횡전계형 액정표시장치용 어레이기판을 개략적으로 도시한 평면도.
도 2는 도 1의 절단선 Ⅱ-Ⅱ선을 따라 자른 횡전계형 액정표시장치용 어레이기판을 개략적으로 도시한 단면도.
도 3은 도 1의 A영역을 확대 도시한 평면도.
도 4는 도 3의 절단선 Ⅳ'- Ⅳ'선과 Ⅳ"- Ⅳ"선을 따라 자른 단면도.
본원발명은 기판과 상기 기판 상에 제 1 방향을 따라 연장되는 제 1 및 제 2 게이트배선과 상기 기판 상에 상기 제 1 방향에 수직한 제 2 방향을 따라 연장되며, 상기 제 1 및 제 2 게이트배선 사이로 위치하며, 상기 제 1 및 제 2 게이트배선과 함께 화소영역을 정의하는 데이터배선과 상기 데이터배선 상부로 상기 제 1 게이트배선과 일단이 연결되며, 상기 제 2 게이트배선과 타단이 연결되는 제 1 점핑전극과 상기 화소영역에 위치하는 박막트랜지스터와 상기 박막 트랜지스터와 일단이 연결되는 화소전극과 상기 화소영역 내에서 상기 화소전극과 이격되는 공통전극을 포함하는 횡전계형 액정표시장치용 어레이기판을 제공한다.
이때, 상기 제 1 방향을 따라 연장되며, 상기 제 1 및 제 2 게이트배선과 이격되어 위치하는 제 1 및 제 2 공통배선을 포함하며, 상기 제 1 및 제 2 공통배선 사이로 상기 데이터배선이 위치하며, 상기 제 1 및 제 2 게이트배선 상부로 게이트절연막과 보호층이 위치하며, 상기 게이트절연막과 상기 보호층에는 상기 제 1 게이트배선을 노출하는 제 1 점핑콘택홀과, 상기 제 2 게이트배선을 노출하는 제 2 점핑콘택홀을 포함한다.
그리고, 상기 제 1 점핑전극은 상기 보호층 상부로 위치하며, 상기 제 1 및 제 2 점핑콘택홀을 통해 상기 제 1 및 제 2 게이트배선과 연결되며, 상기 보호층은 벤조사이클로부텐(BCB) 또는 포토아크릴(photo acryl)을 포함하는 유기절연물질로 이루어진다.
이때, 상기 제 1 및 제 2 공통배선 상부로 게이트절연막과 보호층이 위치하며, 상기 게이트절연막과 상기 보호층은 상기 제 1 공통배선을 노출하는 제 3 점핑콘택홀과, 상기 제 2 공통배선을 노출하는 제 4 점핑콘택홀을 포함하며, 상기 보호층 상부로는 상기 제 3 및 제 4 점핑콘택홀을 통해 상기 제 1 및 제 2 공통배선을 연결하는 제 2 점핑전극이 위치하며, 상기 제 1 점핑전극 및 상기 제 2 점핑전극은 상기 화소전극 및 상기 공통전극과 동일한 인듐-틴-옥사이드(indium tin oxide)나 인듐-징크-옥사이드(indium zinc oxide)와 같은 투명도전물질로 이루어진다.
이하, 도면을 참조하여 본 발명에 따른 실시예를 상세히 설명한다.
도 1은 본 발명의 실시예에 따른 횡전계형 액정표시장치용 어레이기판을 개략적으로 도시한 평면도이며, 도 2는 도 1의 절단선 Ⅱ-Ⅱ선을 따라 자른 횡전계형 액정표시장치용 어레이기판을 개략적으로 도시한 단면도이다.
도시한 바와 같이, 본 발명의 실시예에 따른 횡전계형 액정표시장치용 어레이기판(101)은 베이스를 이루는 유리 또는 플라스틱 재질의 투명한 절연기판(미도시) 상에 게이트절연막(미도시)을 사이에 두고 그 하부 및 그 상부로 서로 종횡으로 연장되어 교차함으로서 다수의 화소영역(P)을 정의하는 다수의 게이트배선(103)과 데이터배선(105)이 형성되어 있다.
또한, 절연기판(미도시) 상에는 게이트배선(103)과 동일한 물질로 이루어지며 게이트배선(103)과 이격하며 각 화소영역(P)을 관통하며 공통배선(107)이 형성되어 있다.
또한, 각 화소영역(P)에 있어 게이트배선(103)과 데이터배선(105)의 교차하는 부근에는 이들 게이트배선(103) 및 데이터배선(105)과 연결되며 스위칭 소자인 박막트랜지스터(Tr)가 형성되어 있다.
박막트랜지스터(Tr)는 순차 적층된 형태의 게이트전극(111), 게이트절연막(112), 반도체층(113)과 서로 이격하는 소스 및 드레인전극(115, 117)으로 구성되고 있다.
이때, 반도체층(113)은 순수 비정질실리콘의 액티브층(113a)과 불순물 비정질실리콘의 오믹콘택층(113b)으로 이루어지는데, 이때, 반도체층(113)은 산화물반도체로 이루어질 수도 있다. 산화물반도체로 반도체층이 형성될 경우, 오믹콘택층(113b)은 생략되고, 반도체층(113)의 상부에는 게이트전극(111)에 대응하여 식각방지막이 형성될 수 있다.
여기서, 소스전극(115) 및 드레인전극(117) 사이에 노출된 액티브층(113a)은 박막트랜지스터(Tr)의 채널(channel)을 이루게 된다.
이때, 도면에 있어서 박막트랜지스터(Tr)는 채널을 이루는 영역이 ‘U'형태를 이루는 것을 일예로 보이고 있지만, 다양한 형태로 변형될 수 있다.
게이트전극(111)은 게이트배선(103)에 연결되는데, 게이트전극(111)은 게이트배선(103)으로부터 연장되어 이루어질 수 있으며, 또는 게이트배선(103)의 일부로 이루어지며, 게이트배선(103)의 다른 부분보다 넓은 폭을 가질 수 있다.
게이트배선(103)과 게이트전극(111), 공통배선(107)은 알루미늄(aluminum)이나 몰리브덴(molybdenum), 니켈(nickel), 크롬(chromium), 구리(copper) 또는 이들의 합금으로 이루어질 수 있으며, 단일층 또는 다중층 구조일 수 있다.
그리고, 게이트절연막(112)은 질화실리콘(SiNx)이나 산화실리콘(SiO2)으로 이루어질 수 있다.
그리고, 소스전극(115) 및 드레인전극(117)과 데이터배선(105)은 알루미늄(aluminum)이나 몰리브덴(molybdenum), 니켈(nickel), 크롬(chromium), 구리(copper) 또는 이들의 합금으로 이루어질 수 있으며, 단일층 또는 다중층 구조일 수 있다.
이때, 반도체층(113)과 소스전극(115) 및 드레인전극(117)은 하나의 마스크를 이용한 공정을 통해 형성되며, 이에 따라, 데이터배선(105) 하부에도 반도체층(113)과 동일 물질로 반도체패턴이 형성된다.
한편, 반도체층(113)과 소스전극(115) 및 드레인전극(117)은 서로 다른 마스크를 이용한 각각의 사진식각공정을 통해 형성될 수도 있는데, 이 경우, 반도체층(113)의 측면은 소스전극(115) 및 드레인전극(117)으로 덮이며, 데이터배선(105) 하부의 반도체패턴은 생략될 수 있다.
다음으로, 소스전극(115) 및 드레인전극(117)과 데이터배선(105) 상부에는 보호층(119)이 형성된다. 보호층(119)은 무기절연물질 대비 낮은 유전율값을 갖는 유기절연물질 예를들면 벤조사이클로부텐(BCB) 또는 포토아크릴(photo acryl)로 형성된다.
한편, 각 화소영역(P) 내부에는 공통배선(107)이 형성된 동일한 층에 동일한 물질로 이루어지며 공통배선(107)에서 분기한 형태로서 데이터배선(105)과 나란하게 최외각 공통전극(118)이 형성되고 있다.
또한, 각 화소영역(P) 내부에는 공통콘택홀(121a)을 통해 최외각 공통전극(118)과 접촉하는 제 1 보조패턴(121)이 형성되어 있으며, 제 1 보조패턴(121)에서 분기하여 최외각 공통전극(118)과 나란하게 바(bar) 형태를 갖는 다수의 중앙부 공통전극(123)이 일정간격 이격하며 형성되어 있다.
이때, 제 1 보조패턴(121)은 각 화소영역(P)의 경계부에 데이터배선(105)과 이와 이웃하는 최외각 공통전극(118)에 대응하여 이들 구성요소와 중첩하도록 형성됨으로써 빛샘을 방지하는 블랙매트릭스의 역할을 하도록 형성될 수도 있다.
또한, 각 화소영역(P) 내부에는 드레인콘택홀(119a)을 통해 박막트랜지스터(Tr)의 드레인전극(117)과 연결되는 제 2 보조패턴(125)이 공통배선(107)과 중첩하며 형성되어 있으며, 제 2 보조패턴(125)에서 분기하여 바(bar) 형태를 갖는 다수의 화소전극(127)이 최외각 공통전극(118)의 내측으로 다수의 중앙부 공통전극(123)과 교대하며 형성되어 있다.
이때, 화소전극(127)과 공통전극(123)은 보호층(119) 상부로 위치하며, 화소전극(127) 및 공통전극(123)은 인듐-틴-옥사이드(indium tin oxide)나 인듐-징크-옥사이드(indium zinc oxide)와 같은 투명도전물질로 형성될 수 있다.
또한, 제 1 및 제 2 보조패턴(121, 125)이 화소전극(127) 및 공통전극(123)과 동일층 상에 동일 물질로 형성된다.
이때, 바(bar) 형태를 갖는 최외각 및 중앙부 공통전극(118, 123)과 화소전극(127)은 각 화소영역(P)의 중앙부에 위치하는 게이트배선(103)과 나란한 가상의 기준선을 기준으로 대칭적으로 소정의 각도를 가지며 꺾여진 구성을 이룸으로써 각 화소영역(P)의 중앙부를 기준으로 이의 상부와 하부는 공통전극(118, 123)과 화소전극(127)의 방향을 달리하여 형성됨으로써 서로 다른 도메인 영역을 이루는 것이 특징이다.
이렇게 하나의 화소영역(P) 내에서 공통전극(118, 123)과 화소전극(127)이 방향을 달리하여 형성함으로써 이중 도메인을 구현한 것은 사용자의 시야각에 변화에 따른 색차를 억제하여 표시품질을 향상시키기 위함이다.
한편, 이들 다수의 화소전극(127) 및 공통전극(118, 123)이 각 화소영역(P) 내에서 꺾인 구성을 가짐으로써, 데이터배선(105) 또한 각 화소영역(P)의 중앙부를 기준으로 대칭적으로 꺾인 구성을 갖는 것이 특징이다.
이때, 데이터배선(105)은 각 화소영역(P)별로 분리 형성된 것이 아니라 표시영역 전체에 대해 연결된 구성을 가지므로 데이터배선(105)은 표시영역에 있어서는 각 화소영역(P)의 중앙부를 기준으로 꺾인 지그재그 형태를 이루는 것이 특징이다.
한편, 본 발명의 실시예에 따른 횡전계형 액정표시장치용 어레이기판(101)의 경우, 공통전극(118, 123)과 화소전극(127) 및 데이터배선(105)이 각 화소영역(P)의 중앙부를 기준으로 꺾인 구성을 이룸으로써 이중 도메인 구조를 이루는 것을 일예로 보이고 있지만, 공통전극(118, 123)과 화소전극(127) 및 데이터배선(105)은 반드시 각 화소영역(P)의 중앙부를 기준으로 꺾인 구조를 이룰 필요는 없으며, 직선 형태를 이룰 수도 있다.
각 화소영역(P) 내부에는 공통배선(107)과 중첩하며 드레인전극(117)이 연장 형성됨으로써 게이트절연막(112)을 사이에 두고 서로 중첩하는 공통배선(107)과 드레인전극(117)이 각각 제 1 및 제 2 스토리지 전극(129a, 129b)을 이루고 있으며, 이들 제 1 및 제 2 스토리지 전극(129a, 129b)과 이들과 중첩하는 게이트절연막(112)은 스토리지 커패시터(StgC)를 이루고 있다.
여기서, 본 발명의 실시예에 따른 횡전계형 액정표시장치용 어레이기판(101)은 제 1 방향을 따라 연장된 게이트배선(103)과 공통배선(107)이 제 2 방향을 따라 연장된 데이터배선(105)을 중심으로 점핑전극(133, 135)을 통해 연결되는 것을 특징으로 한다.
즉, 데이터배선(105)은 게이트배선(103) 및 공통배선(107)에서 수직한 방향으로 형성되며, 게이트배선(103) 및 공통배선(107)은 데이터배선(105)과 교차되는 부분에서 절단되어, 점핑전극(133, 135)으로 연결된다.
이를 통해, 게이트배선(103)과 데이터배선(105) 사이 또는 공통배선(107)과 데이터배선(105) 사이로 기생 캐패시터가 형성되는 것을 최소화할 수 있어, 기생 캐패시터에 의해 횡전계형 액정표시장치의 소비전력이 상승되는 문제점이 발생하는 것을 방지할 수 있다.
이에 대해 도 3을 참조하여, 좀더 자세히 살펴보도록 하겠다.
도 3은 도 1의 A영역을 확대 도시한 평면도이며, 도 4는 도 3의 절단선 Ⅳ'- Ⅳ'선과 Ⅳ"- Ⅳ"선을 따라 자른 단면도이다.
도시한 바와 같이, 기판(101) 상의 제 1 방향을 따라 게이트배선(103a, 103b)이 연장되어 형성되고, 게이트배선(103a, 103b)에 이격하여 공통배선(107a, 107b)이 제 1 방향을 따라 연장되어 형성된다.
그리고, 게이트배선(103a, 103b)과 공통배선(107a, 107b)에 수직하게 제 2 방향을 따라 데이터배선(105)이 형성되어, 게이트배선(103a, 103b)과 데이터배선(105)은 교차하여 화소영역(도 1의 P)을 정의한다.
각 화소영역(도 1의 P)에는 게이트배선(103a, 103b) 및 데이터배선(105)과 연결되며, 게이트전극(111)과, 게이트절연막(도 2의 112)과, 순수 비정질실리콘의 액티브층(도 2의 115a)과 불순물 비정질실리콘의 오믹콘택층(도 2의 115b)으로 이루어진 반도체층(도 2의 115)과, 서로 이격하는 소스 및 드레인전극(115, 117)으로 구성된 박막트랜지스터(Tr)가 형성되어 있다. 소스전극(115)은 데이터 배선(105)의 일부분으로부터 연장된 부분(제 1 소스전극)과 데이터 배선(105)의 다른 부분으로부터 연장된 부분(제 2 소스전극)을 포함하고, 제 1 점핑전극(133)은 소스전극의 두 부분(제 1, 2 소스전극) 사이에 위치한다.
게이트배선(103a, 103b)은 그 자체로써 그 일부 영역이 게이트전극(111)을 이루고 있다.
그리고, 공통배선(107a, 107b)의 일부는 제 1 스토리지 전극(129a)을 이루고, 제 1 스토리지 전극(129a)의 상부로 게이트절연막(도 2의 112)을 개재하여 드레인전극(117)이 연장된 제 2 스토리지 전극(129b)이 형성되고 있다. 이때, 게이트절연막(도 2의 112)을 사이에 두고 서로 중첩하는 제 1 및 제 2 스토리지 전극(129a, 129a)은 스토리지 커패시터(StgC)를 이루고 있다.
이때, 게이트배선(103a, 103b)은 데이터배선(105)과 교차되는 부분에서 절단되어, 제 1 점핑전극(133)을 통해 서로 연결되며, 공통배선(107a, 107b) 또한 데이터배선(105)과 교차되는 부분에서 절단되어, 제 2 점핑전극(135)을 통해 서로 연결된다.
즉, 데이터배선(105)을 중심으로 데이터배선(105)의 양측으로 제 1 및 제 2 게이트배선(103a, 103b)으로 나뉘어 위치하며, 데이터배선(105)의 일측에 위치하는 제 1 게이트배선(103a)의 상부에는 게이트절연막(112)과 보호층(119)에 제 1 게이트배선(103a)을 노출하는 제 1 점핑콘택홀(131a)이 구비되어 있으며, 데이터배선(105)의 타측에 위치하는 제 2 게이트배선(103b) 상부의 게이트절연막(112)과 보호층(119)에는 제 2 게이트배선(103b)을 노출하는 제 2 점핑콘택홀(131b)이 구비되어 있다.
그리고, 제 1 및 제 2 점핑콘택홀(131a, 131b)을 통해 각 양단이 제 1 및 제 2 게이트배선(103a, 103b)과 연결되는 제 1 점핑전극(133)이 형성되어 있다.
제 1 및 제 2 게이트배선(103a, 103b)은 제 1 점핑전극(133)을 통해 서로 전기적으로 연결된다.
또한, 제 1 및 제 2 게이트배선(103a, 103b)에 이격하여 위치하는 공통배선(107) 또한 데이터배선(105)을 중심으로 데이터배선(105)의 양측으로 제 1 및 제 2 공통배선(107a, 107b)으로 나뉘어 위치하며, 데이터배선(105)의 일측에 위치하는 제 1 공통배선(107a)의 상부의 게이트절연막(112)과 보호층(119)에는 제 1 공통배선(107a)을 노출하는 제 3 점핑콘택홀(131c)이 구비되어 있으며, 데이터배선(105)의 타측에 위치하는 제 2 공통배선(107b) 상부의 게이트절연막(112)과 보호층(119)에는 제 2 공통배선(107b)을 노출하는 제 4 점핑콘택홀(131d)이 구비되어 있다.
그리고, 제 3 및 제 4 점핑콘택홀(131c, 131d)을 통해 각 양단이 제 1 및 제 2 공통배선(107a, 107b)과 연결되는 제 2 점핑전극(135)이 형성되어 있다. 제 1 및 제 2 공통배선(107a, 107b)은 제 2 점핑전극(135)을 통해 서로 전기적으로 연결된다.
따라서, 본 발명의 실시예에 따른 횡전계형 액정표시장치용 어레이기판(101)은 게이트배선(103a, 103b) 및 공통배선(107a, 107b)과 데이터배선(105)이 서로 중첩되어 형성되지 않는다.
이를 통해, 데이터배선(105) 상부로 게이트배선(103a, 103b)과 공통배선(107a, 107b)이 중첩함으로써 발생되는 기생 캐패시터가 형성되는 것을 최소화할 수 있어, 기생 캐패시터에 의해 횡전계형 액정표시장치의 소비전력이 상승되는 문제점이 발생하는 것을 방지할 수 있다.
그리고, 소비전력을 낮춤으로써, 드라이버 집적회로(driver IC : 미도시)에서 발생하는 열을 크게 감소 시키게 되어, 드라이버 직접회로(미도시)의 신뢰성을 향상시킬 수 있다.
또한, 기생 캐패시터에 의해 데이터배선(105)으로 부하가 증가하여, 데이터배선(105)으로 인가되는 데이터신호가 지연되는 문제점이 발생하는 것을 방지할 수 있다.
여기서, 제 1 및 제 2 점핑전극(133, 135)은 화소전극(도 2의 127) 및 공통전극(도 2의 118, 123)과 동일한 인듐-틴-옥사이드(indium tin oxide)나 인듐-징크-옥사이드(indium zinc oxide)와 같은 투명도전물질로 형성될 수 있다.
따라서, 제 1 및 제 2 점핑전극(133, 135)을 형성하기 위한 별도의 마스크 공정을 필요로 하지 않는다.
이때, 제 1 및 제 2 점핑전극(133, 135)과 데이터배선(105) 사이로 개재되는 보호층(119)은 무기절연물질 대비 낮은 유전율값을 갖는 유기절연물질 예를들면 벤조사이클로부텐(BCB) 또는 포토아크릴(photo acryl)로 형성된다.
따라서, 데이터배선(105)과 제 1 점핑전극(133)과, 데이터배선(105)과 제 2 점핑배선(135) 사이로 유기절연물질로 이루어지는 보호층(119)이 개재되도록 함으로써, 데이터배선(105)과 제 1 점핑전극(133) 그리고 데이터배선(105)과 제 2 점핑전극(135) 사이로 기생 캐패시터가 발생하는 것을 최소화할 수 있다.
유기절연물질의 경우 상대적으로 유전율 값이 무기절연물질에 대비 낮은 값을 가지며, 기생 캐패시터는 유전체층을 이루는 물질의 유전율 값에 비례하므로, 종래와 동일한 두께를 갖도록 보호층(119)을 형성하는 경우 상대적으로 기생 캐패시터는 저감될 수 있다.
따라서 데이터배선(105) 상부로 제 1 및 제 2 점핑전극(133, 135)이 중첩되어 위치하더라도, 데이터배선(105)과 제 1 점핑전극(133) 사이와, 데이터배선(105)과 제 2 점핑전극(135) 사이로 발생되는 기생 캐패시터는 낮아, 기생 캐패시터에 의한 소비전력이 증가하는 것을 방지할 수 있다.
특히, 유기절연물질은 무기절연물질에 비해 두껍게 형성할 수 있는데, 본 발명의 실시예에 따른 보호층(119)은 100000 ~ 200000Å의 두께를 갖도록 형성된다.
따라서, 데이터배선(105)과 제 1 및 제 2 점핑전극(133, 135)이 중첩되더라도, 데이터배선(105)과 제 1 및 제 2 점핑전극(133, 135) 사이로 100000 ~ 200000Å의 두께를 갖는 보호층(119)이 개재됨에 따라, 이를 통해서도 데이터배선(105)과 제 1 및 제 2 점핑전극(133, 135) 사이로 생성되는 기생 캐패시터를 최소화할 수 있다.
데이터배선 신호지연 시뮬레이션
(Data load simulation)		 Sample 1 Sample 2
시료 1 시료 2 시료 3 시료 4
데이터배선의 저항
(Data line restance(Ω))		 2547 2547 4637 4637
데이터배선의 중첩에 따른 기생캐패시터 (Data overlap Cap) 게이트배선과 데이터배선 사이의 중첩에 따른 기생 캐패시터
(Gate line - data line Cap)		 2.95E-14 2.22E-14 1.78E-14 1.08E-14
데이터신호 지연값
(Data signal delay)		 4.46E-07 4.05E-07 8.67E-07 7.88E-07
[표 1]의 설명에 앞서, Sample 1의 시료 1은 시인면의 대각선의 길이가 43인치인 UHD(ultra high-definition) 모델의 일반적인 횡전계형 액정표시장치용 어레이기판의 기생 캐패시터 값을 시뮬레이션 측정한 결과이며, 시료 2는 시인면의 대각선 길이가 43인치인 UHD모델의 본 발명의 실시예에 따른 횡전계형 액정표시장치용 어레이기판(101)의 기생 캐패시터 값을 시뮬레이션 측정한 결과이다.
그리고, Sample 2의 시료 1은 시인면의 대각선 길이가 65인치인 UHD모델의 횡전계형 액정표시장치용 어레이기판의 기생 캐패시터 값을 시뮬레이션 측정한 결과이며, Sample 2의 시료 2는 시인면의 대각선 길이가 65인치인 UHD모델의 본 발명의 실시예에 따른 횡전계형 액정표시장치용 어레이기판(101)의 기생 캐패시터 값을 시뮬레이션 측정한 결과이다.
위의 [표 1]을 참조하면, 먼저 Sample 1의 시료 1의 게이트배선과 데이터배선 사이의 중첩에 의해 발생되는 기생 캐패시터의 값은 2.95E-14이나, 시료 2의 게이트배선과 데이터배선 사이의 중첩에 의해 발생되는 기생 캐패시터의 값은 2.22E-14로, 시료 2의 게이트배선과 데이터배선 사이의 중첩에 의해 발생되는 기생 캐패시터의 값이 Sample 1에 비해 약 25% 낮은 것을 확인할 수 있다.
이는 본 발명의 실시예에 따른 횡전계형 액정표시장치용 어레이기판(101)이 게이트배선(103a, 103b)을 데이터배선(105)과 교차되는 부분에서 절단하여, 제 1 점핑전극(133)을 통해 연결되도록 함으로써, 게이트배선(103a, 103b)과 데이터배선(105) 사이로 기생 캐패시터가 형성되는 것을 최소화할 수 있음을 확인할 수 있다.
따라서, 기생 캐패시터에 의해 횡전계형 액정표시장치의 소비전력이 상승되는 문제점이 발생하는 것을 방지할 수 있는 것이다.
그리고, 데이터배선(105)의 저항이 동일함에도, 본 발명의 실시예에 따른 시료 2의 데이터배선(105)의 신호지연 값인 4.05E-07로, 시료 1의 데이터배선의 신호지연 값은 4.46E-07에 비해 낮은 것을 확인할 수 있는데, 이는 본 발명의 실시예에 따른 횡전계형 액정표시장치용 어레이기판(101)이 기생 캐패시터가 감소함에 따라, 기생 캐패시터에 의한 데이터배선(105)으로 부하가 증가하는 것을 방지하여, 데이터배선(105)으로 인가되는 데이터신호가 지연되는 문제점 또한 방지할 수 있음을 확인할 수 있다.
여기서, 데이터배선(105)과 게이트배선(103a, 103b) 사이의 중첩에 의해 발생되는 기생 캐패시터 값 만을 측정하였으나, 데이터배선(105)과 공통배선(107a, 107b) 사이의 중첩에 의해 발생되는 기생 캐패시터 값 또한 일반적인 횡전계형 액정표시장치용 어레이기판에 비해 본원발명의 횡전계형 액정표시장치용 어레이기판(101)이 낮음은 당연하다.
특히, 본 발명의 실시예에 따른 횡전계형 액정표시장치용 어레이기판(101)은 데이터배선(105)과 게이트배선(103a, 103b) 사이의 중첩에 의한 기생 캐패시터 값을 줄임으로써, 이는 고해상도로 갈수록 그 효과가 더욱 극대화되게 된다.
즉, 기생 캐패시터는 비교적 화소영역(도 1의 P)이 큰 경우는 무시할 수 있을 정도로 작아서 표시품질에 별 영향을 가하지 않지만, 고해상도를 구현하기 위해 화소영역(도 1의 P) 수는 늘어나고 화소영역(도 1의 P)의 크기는 줄어들게 되면, 기생 캐패시터는 무시할 수 없을 정도가 되어 표시품질에 악영향을 미치게 된다.
따라서, 위의 [표 1]에서 65인치 모델에서 Sample 2의 시료 3의 게이트배선과 데이터배선 사이의 중첩에 의해 발생되는 기생 캐패시터의 값은 1.78E-14이나, 시료 4의 본 발명의 실시예에 따른 횡전계형 액정표시장치용 어레이기판(101)의 게이트배선(103a, 103b)과 데이터배선(105) 사이의 중첩에 의해 발생되는 기생 캐패시터의 값은 1.08E-14로, 시료 4의 게이트배선(103a, 103b)과 데이터배선(105) 사이의 중첩에 의해 발생되는 기생 캐패시터의 값이 시료 3에 비해 약 40% 낮아지는 것을 확인할 수 있다.
이러한 기생 캐패시터의 감소는 데이터배선(105)의 신호지연 값에도 크게 영향을 미치게 되므로, 본 발명의 실시예에 따른 시료 4의 데이터배선(105)의 신호지연 값인 7.88E-07로, 시료 3의 데이터배선의 신호지연 값은 8.67E-07에 비해 더욱 낮아지는 것을 확인할 수 있다.
전술한 바와 같이, 본 발명의 실시예에 따른 횡전계형 액정표시장치용 어레이기판(101)은 제 1 방향을 따라 연장된 게이트배선(103a, 103b)과 공통배선(107a, 107b)이 제 2 방향을 따라 연장된 데이터배선(105)과 교차되는 부분에서 절단되어, 각각 제 1 및 제 2 점핑전극(133, 135)으로 연결되는 것을 특징으로 한다.
이를 통해, 게이트배선(103a, 103b)과 데이터배선(105) 사이 또는 공통배선(107a, 107b)과 데이터배선(105) 사이로 기생 캐패시터가 형성되는 것을 최소화할 수 있어, 기생 캐패시터에 의해 횡전계형 액정표시장치의 소비전력이 상승되는 문제점이 발생하는 것을 방지할 수 있다.
그리고, 소비전력을 낮춤으로써, 드라이버 집적회로(driver IC : 미도시)에서 발생하는 열을 크게 감소 시키게 되어, 드라이버 직접회로(미도시)의 신뢰성을 향상시킬 수 있으며, 또한, 기생 캐패시터에 의해 데이터배선(105)으로 부하가 증가하여, 데이터배선(105)으로 인가되는 데이터신호가 지연되는 문제점이 발생하는 것을 방지할 수 있다.
본 발명은 상기 실시예로 한정되지 않고, 본 발명의 취지를 벗어나지 않는 한도 내에서 다양하게 변경하여 실시할 수 있다.
101 : 기판
103a, 103b : 제 1 및 제 2 게이트배선
105 : 데이터배선
107a, 107b : 제 1 및 제 2 공통배선
112 : 게이트절연막
119 : 보호층
131a, 131b, 131c, 131d : 제 1 내지 제 4 점핑콘택홀
133 : 제 1 점핑전극
135 : 제 2 점핑전극

Claims (10)

  1. 기판과;
    상기 기판 상에 제 1 방향을 따라 연장되는 제 1 및 제 2 게이트배선과;
    상기 기판 상에 상기 제 1 방향에 수직한 제 2 방향을 따라 연장되며, 상기 제 1 및 제 2 게이트배선 사이로 위치하며, 상기 제 1 및 제 2 게이트배선과 함께 화소영역을 정의하는 데이터배선과;
    상기 데이터배선 상부로 상기 제 1 게이트배선과 일단이 연결되며, 상기 제 2 게이트배선과 타단이 연결되는 제 1 점핑전극과;
    상기 화소영역에 위치하는 박막트랜지스터와;
    상기 박막 트랜지스터와 일단이 연결되는 화소전극과;
    상기 화소영역 내에서 상기 화소전극과 이격되는 공통전극을 포함하고,
    상기 제 1 및 제 2 게이트 배선은 동일층에 위치하며, 상기 데이터 배선은 상기 제 1 및 제 2 게이트 배선과 다른 층에 위치하는 것을 특징으로 하는 횡전계형 액정표시장치용 어레이기판.
  2. 제 1 항에 있어서,
    상기 제 1 방향을 따라 연장되며, 상기 제 1 및 제 2 게이트배선과 이격되어 위치하는 제 1 및 제 2 공통배선을 포함하며, 상기 제 1 및 제 2 공통배선 사이로 상기 데이터배선이 위치하는 횡전계형 액정표시장치용 어레이기판.
  3. 제 1 항에 있어서,
    상기 제 1 및 제 2 게이트배선 상부로 게이트절연막과 보호층이 위치하며, 상기 게이트절연막과 상기 보호층에는 상기 제 1 게이트배선을 노출하는 제 1 점핑콘택홀과, 상기 제 2 게이트배선을 노출하는 제 2 점핑콘택홀을 포함하는 횡전계형 액정표시장치용 어레이기판.
  4. 제 3 항에 있어서,
    상기 제 1 점핑전극은 상기 보호층 상부로 위치하며, 상기 제 1 및 제 2 점핑콘택홀을 통해 상기 제 1 및 제 2 게이트배선과 연결되는 횡전계형 액정표시장치용 어레이기판.
  5. 제 3 항에 있어서,
    상기 보호층은 벤조사이클로부텐(BCB) 또는 포토아크릴(photo acryl)을 포함하는 유기절연물질로 이루어지는 횡전계형 액정표시장치용 어레이기판.
  6. 제 2 항에 있어서,
    상기 제 1 및 제 2 공통배선 상부로 게이트절연막과 보호층이 위치하며, 상기 게이트절연막과 상기 보호층은 상기 제 1 공통배선을 노출하는 제 3 점핑콘택홀과, 상기 제 2 공통배선을 노출하는 제 4 점핑콘택홀을 포함하며, 상기 보호층 상부로는 상기 제 3 및 제 4 점핑콘택홀을 통해 상기 제 1 및 제 2 공통배선을 연결하는 제 2 점핑전극이 위치하는 횡전계형 액정표시장치용 어레이기판.
  7. 제 6 항에 있어서,
    상기 제 1 점핑전극 및 상기 제 2 점핑전극은 상기 화소전극 및 상기 공통전극과 동일한 인듐-틴-옥사이드(indium tin oxide)나 인듐-징크-옥사이드(indium zinc oxide)와 같은 투명도전물질로 이루어지는 횡전계형 액정표시장치용 어레이기판.
  8. 제 1 항에 있어서,
    상기 기판 상에 상기 제 1 방향을 따라 연장되고 상기 제 1 및 제 2 게이트 배선과 이격하는 공통배선과;
    상기 제 1 및 제 2 게이트 배선, 상기 공통배선 상의 게이트 절연막을 더 포함하고,
    상기 박막트랜지스터는 상기 제 1 및 제 2 게이트 배선 중 하나에 연결된 게이트 전극, 상기 게이트 전극에 대응하여 상기 게이트 절연막 상에 위치하는 반도체층, 상기 데이터 배선으로부터 연장되고 상기 반도체층 상에 위치하는 소스 전극, 상기 소스 전극과 이격되며 상기 반도체층 상에 위치하는 드레인 전극을 포함하며,
    상기 드레인 전극은 상기 공통배선과 중첩하여 상기 게이트 절연막을 유전체층으로 하는 스토리지 캐패시터를 구성하는 것을 특징으로 하는 횡전계형 액정표시장치용 어레이기판.
  9. 제 8 항에 있어서,
    상기 소스 전극은 상기 데이터 배선의 제 1 부분으로부터 연장되는 제 1 소스전극과 상기 데이터 배선의 제 2 부분으로부터 연장되는 제 2 소스전극을 포함하는 것을 특징으로 하는 횡전계형 액정표시장치용 어레이기판.
  10. 제 9 항에 있어서,
    상기 제 1 점핑전극은 상기 제 1 소스전극과 상기 제 2 소스전극 사이에 위치하는 것을 특징으로 하는 횡전계형 액정표시장치용 어레이기판.
KR1020150185991A 2015-12-24 2015-12-24 횡전계형 액정표시장치용 어레이기판 KR102473521B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150185991A KR102473521B1 (ko) 2015-12-24 2015-12-24 횡전계형 액정표시장치용 어레이기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150185991A KR102473521B1 (ko) 2015-12-24 2015-12-24 횡전계형 액정표시장치용 어레이기판

Publications (2)

Publication Number Publication Date
KR20170076124A KR20170076124A (ko) 2017-07-04
KR102473521B1 true KR102473521B1 (ko) 2022-12-01

Family

ID=59356780

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150185991A KR102473521B1 (ko) 2015-12-24 2015-12-24 횡전계형 액정표시장치용 어레이기판

Country Status (1)

Country Link
KR (1) KR102473521B1 (ko)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101107685B1 (ko) * 2004-12-28 2012-01-25 엘지디스플레이 주식회사 횡전계방식 액정표시소자 및 그 제조방법
KR20120115001A (ko) * 2011-04-08 2012-10-17 엘지디스플레이 주식회사 횡전계형 액정표시장치용 어레이 기판

Also Published As

Publication number Publication date
KR20170076124A (ko) 2017-07-04

Similar Documents

Publication Publication Date Title
KR101325068B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판
US8653521B2 (en) Liquid crystal display array substrate and method for manufacturing the same
KR102007833B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판
KR102105285B1 (ko) 액정 표시 장치
TWI390317B (zh) 液晶顯示器及其薄膜電晶體陣列面板
KR101993283B1 (ko) 네로우 베젤 타입 액정표시장치용 어레이 기판
US8314914B2 (en) Liquid crystal display and exposure mask for manufacturing liquid crystal display
US8247816B2 (en) Thin film transistor array panel
KR20110042668A (ko) 표시 장치
KR100569718B1 (ko) 다중 도메인 액정 표시 장치
KR20110048333A (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판
KR20110139829A (ko) 광시야각 액정표시장치용 어레이 기판 및 이의 제조 방법
KR20160110671A (ko) 액정 표시장치
KR20130075528A (ko) 박막 트랜지스터 액정표시장치 및 이의 제조방법
KR101535810B1 (ko) 액정 표시 장치
KR20170115139A (ko) 표시 장치
KR101900814B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이기판
KR101951302B1 (ko) 박막트랜지스터 및 이를 구비한 액정표시장치용 어레이 기판
JP2005182048A (ja) 多重ドメイン薄膜トランジスタ表示板及びこれを含む液晶表示装置
KR101609826B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판
KR102473521B1 (ko) 횡전계형 액정표시장치용 어레이기판
KR102315207B1 (ko) 표시 장치 및 그 제조 방법
KR101971144B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판
KR101903604B1 (ko) 횡전계형 액정표시장치용 어레이 기판
KR20090091250A (ko) 액정표시장치용 어레이 기판

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant