KR102465723B1 - Light emitting device - Google Patents

Light emitting device Download PDF

Info

Publication number
KR102465723B1
KR102465723B1 KR1020210087641A KR20210087641A KR102465723B1 KR 102465723 B1 KR102465723 B1 KR 102465723B1 KR 1020210087641 A KR1020210087641 A KR 1020210087641A KR 20210087641 A KR20210087641 A KR 20210087641A KR 102465723 B1 KR102465723 B1 KR 102465723B1
Authority
KR
South Korea
Prior art keywords
light emitting
semiconductor light
electrode
emitting device
holes
Prior art date
Application number
KR1020210087641A
Other languages
Korean (ko)
Other versions
KR20210087425A (en
Inventor
안상정
Original Assignee
웨이브로드 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 웨이브로드 주식회사 filed Critical 웨이브로드 주식회사
Priority to KR1020210087641A priority Critical patent/KR102465723B1/en
Publication of KR20210087425A publication Critical patent/KR20210087425A/en
Application granted granted Critical
Publication of KR102465723B1 publication Critical patent/KR102465723B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape

Abstract

본 개시는 전극을 구비하는 플립 구조의 반도체 발광 칩; 전극과 면하도록 플립 구조의 반도체 발광 칩의 아래에 놓이는 바닥부를 가지고, 바닥부에 전극에 대응하는 복수의 홀이 형성되어 있는 몰드; 몰드와 일체로 함께 형성되어, 복수의 홀을 통해 노출되는 리드 프레임; 그리고, 전극과 리드 프레임의 전기적 연통을 위해 복수의 홀 각각에 구비되며, 적어도 일부가 솔더로 이루어진 도전부;를 포함하는 플립 칩을 적용한 반도체 발광소자에 관한 것이다.The present disclosure discloses a semiconductor light emitting chip having a flip structure having an electrode; a mold having a bottom portion placed under the semiconductor light emitting chip having a flip structure so as to face the electrode, and having a plurality of holes corresponding to the electrode formed in the bottom portion; a lead frame integrally formed with the mold and exposed through a plurality of holes; And, it relates to a semiconductor light emitting device to which a flip chip is applied including; provided in each of a plurality of holes for electrical communication between an electrode and a lead frame, and at least a portion thereof being formed of solder.

Description

반도체 발광소자{LIGHT EMITTING DEVICE}Semiconductor light emitting device {LIGHT EMITTING DEVICE}

본 개시(Disclosure)는 전체적으로 플립 칩을 적용한 반도체 발광소자에 관한 것으로, 특히 전기적 연결의 안정성을 향상시킨 반도체 발광소자에 관한 것이다.The present disclosure generally relates to a semiconductor light emitting device to which a flip chip is applied, and in particular, to a semiconductor light emitting device with improved electrical connection stability.

여기서는, 본 개시에 관한 배경기술이 제공되며, 이들이 반드시 공지기술을 의미하는 것은 아니다(This section provides background information related to the present disclosure which is not necessarily prior art).Here, background art related to the present disclosure is provided, and they do not necessarily mean prior art (This section provides background information related to the present disclosure which is not necessarily prior art).

도 1은 미국 등록특허공보 제9,773,950호에 제시된 플립 칩을 적용한 반도체 발광소자의 일 예를 나타내는 도면으로서, CSP(Chip-Scaled Package) 형태의 반도체 발광소자가 제시되어 있다. 반도체 발광소자는 플립 구조의 반도체 발광 칩(2), 봉지제(4) 및 반사체(6; 예: 백색 PSR)를 포함한다. 플립 구조의 반도체 발광 칩(2)은 전극(80)과 전극(90)을 구비하며, 봉지제(4)는 경사면(4b)을 구비하여 플립 구조의 반도체 발광 칩(2)으로부터 나온 빛의 출사각을 조절할 수 있다. 반사체(6)는 백색의 PSR을 스크린 프린팅 또는 스핀 코팅한 다음, 일반적인 포토리소그라피 공정을 통해 패터닝함으로써 형성될 수 있다. 필요에 따라, 외부와의 전기적 연결을 위해, 외부 전극(81)과 외부 전극(91)이 증착 공정을 통해 형성된다.1 is a view showing an example of a semiconductor light emitting device using a flip chip disclosed in US Patent Registration No. 9,773,950, in which a chip-scaled package (CSP) type semiconductor light emitting device is presented. The semiconductor light emitting device includes a semiconductor light emitting chip 2 of a flip structure, an encapsulant 4, and a reflector 6 (eg, white PSR). The semiconductor light emitting chip 2 of the flip structure includes an electrode 80 and an electrode 90, and the encapsulant 4 has an inclined surface 4b to emit light from the semiconductor light emitting chip 2 of the flip structure. angle can be adjusted. The reflector 6 may be formed by screen-printing or spin-coating white PSR and then patterning it through a general photolithography process. As needed, external electrodes 81 and 91 are formed through a deposition process for electrical connection with the outside.

도 2는 미국 등록특허공보 제10,008,648호에 제시된 플립 칩을 적용한 반도체 발광소자의 일 예를 나타내는 도면으로서, 도 1에 제시된 반사체(6)를 이용하는 경우의 문제점, 즉 반사체(6)가 백색 PSR과 같이 플렉서블(flexible)한 재질로 이루어져, 여러 공정을 거치는 과정에서 플립 구조의 반도체 발광 칩(2)의 위치 정확도가 떨어지는 문제점을 해소하기 위해, 미리 성형되고(preformed), 딱딱한(rigid) 재질의 프레임 내지 몰드(210; 예: 사출성형된 몰드)를 이용하는 플립 칩을 적용한 반도체 발광소자(200)가 제시되어 있다. 반도체 발광소자(200)는 몰드(210), 플립 구조의 반도체 발광 칩(220) 및 봉지제(230)를 포함한다. 부호 211은 측벽, 부호 212는 바닥부, 부호 213은 홀, 부호 214는 캐비티, 215는 바닥부(212)의 상면, 부호 216은 바닥부(212)의 하면, 부호 217은 측벽(211)의 외면, 부호 218은 측벽(211)의 내면, 부호 219는 바닥부(212)의 높이, 부호 H는 측벽(211)의 높이, 부호 221은 전극, 부호 222는 플립 구조의 반도체 발광 칩(220)의 높이, 부호 231은 광 변환제(예: 형광체), 부호 240은 홀(213)의 측벽이다. 이러한 반도체 발광소자는 몰드(210)를 구비한다는 점에서 종래의 SMD(Surface-Mounted Device) 타입의 반도체 발광소자(예: 미국 등록특허공보 US6,066,861호)와 동일하지만, 리드 프레임 내지 리드 전극을 구비하지 않는다는 점에서 차이를 가지며, 전술한 바와 같이 도 1에 제시된 플립 칩을 적용한 반도체 발광소자의 문제점을 해소하는 한편, 리드 프레임이 외부 기판과의 접합에 관여함으로써 발생하는 문제점(접합 불량 등)을 해소할 수 있게 된다.FIG. 2 is a view showing an example of a semiconductor light emitting device to which a flip chip disclosed in US Patent Registration No. 10,008,648 is applied, and a problem in the case of using the reflector 6 shown in FIG. In order to solve the problem of poor positioning accuracy of the semiconductor light emitting chip 2 of the flip structure in the course of various processes made of a flexible material, a frame made of a preformed and rigid material A semiconductor light emitting device 200 using a flip chip using a mold 210 (eg, an injection molded mold) is presented. The semiconductor light emitting device 200 includes a mold 210 , a semiconductor light emitting chip 220 having a flip structure, and an encapsulant 230 . Reference numeral 211 is a side wall, 212 is a bottom, 213 is a hole, 214 is a cavity, 215 is an upper surface of the bottom 212, 216 is a lower surface of the bottom 212, and 217 is a side wall 211. 218 is the inner surface of the side wall 211, 219 is the height of the bottom portion 212, H is the height of the side wall 211, 221 is an electrode, and 222 is a flip structure semiconductor light emitting chip 220 The height of , 231 is the light converting agent (eg phosphor), and 240 is the sidewall of the hole 213 . Such a semiconductor light emitting device is the same as a conventional SMD (Surface-Mounted Device) type semiconductor light emitting device (eg, US Patent Publication No. 6,066,861) in that it includes a mold 210, but a lead frame or lead electrode is provided. It has a difference in that it is not provided, and solves the problems of the semiconductor light emitting device to which the flip chip shown in FIG. 1 is applied, as described above, while problems caused by the lead frame being involved in bonding with an external substrate (poor bonding, etc.) can be resolved.

도 3은 한국 공개특허공보 제10-2018-0131303호에 제시된 플립 칩을 적용한 반도체 발광소자의 일 예를 나타내는 도면으로서, 도 1에 제시된 반사체(6)를 이용하는 경우의 문제점을 해소하는 다른 형태의 반도체 발광소자가 제시되어 있다. 반도체 발광소자는 몰드(113) 및 플립 구조의 반도체 발광 칩(123)을 구비한다. 몰드(113)에는 도전부(TH1)와 도전부(TH2)가 구비되어 있으며, 도전부(TH1)와 도전부(TH2)는 도전성 페이스트나 솔더 물질로 형성될 수 있다. 부호 C는 캐비티이고, 부호 121, 122는 각각 전극이며, 부호 131은 외부 기판(예: PCB), 서브 마운트 등일 수 있다. 리드 프레임 내지 리드 전극을 구비하지 않는다는 점에서 도 2에 제시된 플립 칩을 적용한 반도체 발광소자와 동일하지만, 외부 기판(131)과 플립 구조의 반도체 발광 칩(123)의 물리적 및 전기적 접합에 도전부(TH1)와 도전부(TH2)가 개입하며, 따라서 도 2에서 지적한 바와 같이, SMT 공정 등에서 물리적 결합력이 약해 접합이 떨어지거나 도전부(TH1)와 도전부(TH2)가 몰드(113)로부터 이탈하는 등의 문제를 야기할 수 있다. 다만, 도 2에 제시된 플립 칩을 적용한 반도체 발광소자의 경우에 리드 프레임 내지 리드 전극을 제거하여 리드 프레임 내지 리드 전극에 의해 흡수되는 빛을 없앴다는 점에서는 이점을 가지지만, 도 3에 제시된 플립 칩을 적용한 반도체 발광소자의 경우에 몰드(113)의 아래로 누출되는 빛을 원천적으로 봉쇄하여 플립 구조의 반도체 발광 칩(123)에서 생성된 모든 빛이 상측으로 방출된다는 점에서 이점을 가진다.FIG. 3 is a diagram showing an example of a semiconductor light emitting device to which a flip chip disclosed in Korean Patent Publication No. 10-2018-0131303 is applied. A semiconductor light emitting device is presented. The semiconductor light emitting device includes a mold 113 and a semiconductor light emitting chip 123 having a flip structure. The mold 113 includes a conductive part TH1 and a conductive part TH2, and the conductive part TH1 and the conductive part TH2 may be formed of a conductive paste or a solder material. Reference numeral C denotes a cavity, reference numerals 121 and 122 denote electrodes, and reference numeral 131 denotes an external substrate (eg, PCB), a submount, and the like. It is the same as the flip chip-applied semiconductor light emitting device shown in FIG. 2 in that it does not include a lead frame or lead electrode, but a conductive portion ( TH1) and the conductive part TH2 intervene, and therefore, as pointed out in FIG. 2, the physical bonding force is weak in the SMT process, etc. etc. can cause problems. However, in the case of the semiconductor light emitting device to which the flip chip shown in FIG. 2 is applied, it has an advantage in that light absorbed by the lead frame or lead electrode is removed by removing the lead frame or lead electrode, but the flip chip shown in FIG. 3 In the case of a semiconductor light emitting device to which is applied, it has an advantage in that all light generated from the semiconductor light emitting chip 123 having a flip structure is emitted upward by fundamentally blocking light leaking down the mold 113 .

엘이디 패키지의 발전 과정을 정리하면, 래터럴 칩(lateral chip)이 SMD 타입 패키지에 와이어 본딩되어 사용되다가, 고휘도(high-power) 및 고전압(high-voltage) 소자의 요구에 수반하여 플립 칩(flip chip)의 사용이 검토되었으나, SMD 타입 패키지에 적합하지 않는 문제점들이 제기되었으며, 도 1에 제시된 CSP 타입의 패키지가 일부 이용되고 있지만, 앞서 지적한 바와 같이, 지향각의 조절 및 제조 공정에 문제점이 제기되었으며, 도 2 및 도 3에 제시된 바와 같이, 리드 프레임 내지 리드 전극을 구비하지 않은 형태의 리드리스 프레임 또는 몰드 타입의 엘이디 패키지가 검토되고 있는 실정이다. 그러나 도 3에 제시된 플립 칩을 적용한 반도체 발광소자의 경우에, 도전부(TH1)와 도전부(TH2)의 형성을 위해, 몰드(113)가 만들어질 때(예: 사출성형), 도전부(TH1)와 도전부(TH2)에 대응하는 홀이 함께 만들어지며, 사출성형되는 홀은 금형의 표면거칠기에 대응하는 미끈한 표면을 가지게 되므로, 이후, 증착 또는 도금 등을 통해 형성되는 도전부(TH1)와 도전부(TH2)와의 물리적 결합력이 높지 않은 문제점을 가진다.To summarize the development process of the LED package, a lateral chip was wire-bonded to an SMD type package and used, and then a flip chip was used along with the demand for high-power and high-voltage devices. ) has been reviewed, but problems that are not suitable for SMD type packages have been raised, and although the CSP type package shown in FIG. , As shown in FIGS. 2 and 3, a leadless frame or mold-type LED package without a lead frame or lead electrode is being reviewed. However, in the case of the semiconductor light emitting device to which the flip chip shown in FIG. 3 is applied, when the mold 113 is made (e.g., injection molding) to form the conductive portion TH1 and the conductive portion TH2, the conductive portion ( TH1) and the hole corresponding to the conductive part TH2 are made together, and since the injection-molded hole has a smooth surface corresponding to the surface roughness of the mold, the conductive part TH1 formed through deposition or plating It has a problem that the physical bonding force between the and the conductive part TH2 is not high.

도 4는 미국 등록특허공보 US10,008,648호에 제시된 플립 칩을 적용한 반도체 발광소자의 또 다른 예를 나타내는 도면으로서, 몰드(210)에 반도체 발광소자의 형태 유지를 견고하게 하도록 보강부재(720)가 구비된다. 반도체 발광소자의 제조 공정에 수반하는 발열, 그리고 이 발열에 수반하는 몰드 및/또는 리드 프레임의 열팽창의 관점에서, 도 2에 제시된 플립 칩을 적용한 반도체 발광소자는 리드 프레임을 제거하고, 전극(221)을 직접 외부전극에 접합하는 형태를 취하며, 도 4에 제시된 플립 칩을 적용한 반도체 발광소자는 이에 더해서 보강부재(720)를 구비하되 전극(221)과 보강부재(720)의 직접 연결을 피하는 형태를 취한다. 이는 리드 프레임을 구비하는 경우에, 플립 칩을 적용한 반도체 발광소자를 외부 기판(예 : PCB 기판, 서브마운트 등)과 접합하는 SMT 공정 등의 공정에서, 전극(221)이 리드 프레임으로부터 떨어질 수 있기 때문이다.FIG. 4 is a view showing another example of a semiconductor light emitting device using a flip chip disclosed in US Patent Registration No. US 10,008,648, in which a reinforcing member 720 is provided in a mold 210 to firmly maintain the shape of the semiconductor light emitting device. are provided From the viewpoint of heat generation accompanying the manufacturing process of the semiconductor light emitting device and thermal expansion of the mold and/or lead frame accompanying this heat generation, the semiconductor light emitting device to which the flip chip shown in FIG. 2 is applied has the lead frame removed and the electrode 221 ) is directly bonded to an external electrode, and the semiconductor light emitting device to which the flip chip shown in FIG. take shape This is because, when a lead frame is provided, the electrode 221 may be separated from the lead frame in a process such as an SMT process in which a semiconductor light emitting device to which a flip chip is applied is bonded to an external substrate (eg, a PCB substrate, a submount, etc.) Because.

도 5 및 도 6은 한국 공개특허공보 제10-2018-0041489호에 제시된 플립 칩을 적용한 반도체 발광소자의 일 예를 나타내는 도면으로서, 반도체 발광소자(300)는 몰드(310), 반도체 발광 칩(320), 봉지제(330), 그리고 리드 프레임 내지 리드 전극(351,352)을 포함한다. 몰드(310)에는 홀(361,362)이 구비되어 있으며, 플립 구조의 반도체 발광 칩(320)은 전극(321,322)을 구비한다. 각각의 전극(321,322)은 각각의 홀(361,362)을 통해 각각의 리드 프레임 내지 리드 전극(351,352)에 전기적으로 직접 연결되며, 전기적 연결에는 솔더(371,372)가 사용된다. 미설명 부호 311은 몰드(310)의 바닥면, 312는 몰드(310)의 경사면이다. 여기서, 리드 전극(351,352)이 리드 프레임과 혼용되는 이유는 리드 전극(351,352)이 프레임의 형태로 연결되어 있다가, 최종적으로 단위 패키지(단위 반도체 발광소자)로 분리되기 때문이다. 도 5 및 도 6에 제시된 플립 칩을 적용한 반도체 발광소자는 SAC(Sn-Ag-Cu)를 솔더로 사용할 때의 문제점을 지적하면서, Au, Ag, Sn, Pb, Sb, In, AuSn, AgSn, SnSb, SnAgSb, PbIn, PbSn, PbSnAg, PbInAg, PbAg 및 이들의 합금 중 적어도 하나를 솔더(371,372)로 이용하고, 솔더(371,372)를 홀(361,362)에 위치시킴으로써, 솔더의 퍼짐 현상을 막고, 나아가 이후의 공정에서 플립 구조의 반도체 발광 칩(320)이 틀어지는 것을 방지하려는 시도를 하고 있으나, 전극(321,322)의 크기 내지 이보다 큰 크기(예: 1.1~2.0배)의 홀(361,362)이 사용되고, 여기에 솔더(371,372)가 충진되므로, 열가소성 수지(예: PPA, PCT) 내지 열경화성 수지(예: EMC, SMC)로 된 몰드(310), 특히 열팽창계수가 큰 PPA, PCT로 된 몰드(310)가 팽창되고, 이에 따라 솔더(371,372)가 변형될 때, 전극(321,322)과 솔더(371,372)가 분리되어 전기적 단락이 발생하는 것을 방지하기에는 미흡하다 할 것이다. 또한 플립 칩을 적용한 반도체 발광소자를 PCB(printed circuit board) 상에 솔더(soder)를 사용하여 실장(mounting)할 때 전극(321,322)과 리드 프레임 내지 리드 전극(351,352)을 접합하고 있는 솔더(371,372)의 재용융(re-melting) 현상이 발생하지 않도록 각별한 주의가 필요하다. 솔더(371,372)의 재용융 현상은 복수의 패키지(복수의 반도체 발광소자)가 PCB에 어레이된 모듈 단에서 심각한 품질 문제를 야기한다. 이는 솔더(371,372)에 적용되는 공정 파라미터(예: 공정온도, 250℃)가 PCB 상에 단위 패키지를 실장할 때 사용되는 솔더에 적용되는 공정 파라미터와 동등 또는 거의 유사하기 때문이다. 도 5 및 도 6에 제시된 플립 칩을 적용한 반도체 발광소자로는 상기 재용융 관련 품질 문제를 해결하기가 쉽지 않다 하겠다.5 and 6 are views showing an example of a semiconductor light emitting device to which a flip chip disclosed in Korean Patent Publication No. 10-2018-0041489 is applied, and the semiconductor light emitting device 300 includes a mold 310, a semiconductor light emitting chip ( 320), an encapsulant 330, and a lead frame or lead electrodes 351 and 352. The mold 310 includes holes 361 and 362 , and the semiconductor light emitting chip 320 having a flip structure includes electrodes 321 and 322 . Each of the electrodes 321 and 322 is electrically directly connected to each of the lead frames or lead electrodes 351 and 352 through respective holes 361 and 362, and solders 371 and 372 are used for the electrical connection. Reference numeral 311 denotes a bottom surface of the mold 310 and 312 denotes an inclined surface of the mold 310 . Here, the reason why the lead electrodes 351 and 352 are mixed with the lead frame is that the lead electrodes 351 and 352 are connected in the form of a frame and finally separated into unit packages (unit semiconductor light emitting devices). The semiconductor light emitting device to which the flip chip shown in FIGS. 5 and 6 is applied points out problems when SAC (Sn-Ag-Cu) is used as a solder, and Au, Ag, Sn, Pb, Sb, In, AuSn, AgSn, By using at least one of SnSb, SnAgSb, PbIn, PbSn, PbSnAg, PbInAg, PbAg, and alloys thereof as the solders 371 and 372 and placing the solders 371 and 372 in the holes 361 and 362, spreading of the solder is prevented and further Attempts are being made to prevent the semiconductor light emitting chip 320 of a flip structure from being twisted in a subsequent process, but holes 361 and 362 having a size of the electrodes 321 and 322 or larger (eg, 1.1 to 2.0 times) are used. Since the solders 371 and 372 are filled in, the mold 310 made of thermoplastic resin (eg PPA, PCT) or thermosetting resin (eg EMC, SMC), especially the mold 310 made of PPA or PCT having a large thermal expansion coefficient When the solders 371 and 372 are deformed as a result of expansion, the electrodes 321 and 322 and the solders 371 and 372 are separated, which is insufficient to prevent an electrical short circuit from occurring. In addition, when a semiconductor light emitting device to which a flip chip is applied is mounted on a printed circuit board (PCB) using solder, solder 371,372 connecting the electrodes 321 and 322 and the lead frame or lead electrodes 351 and 352. ), special care must be taken to avoid re-melting. The re-melting of the solders 371 and 372 causes a serious quality problem in a module stage in which a plurality of packages (a plurality of semiconductor light emitting devices) are arrayed on a PCB. This is because process parameters (eg, process temperature, 250° C.) applied to the solders 371 and 372 are equal to or substantially similar to process parameters applied to solder used when unit packages are mounted on a PCB. It is not easy to solve the quality problem related to remelting with the semiconductor light emitting device to which the flip chip shown in FIGS. 5 and 6 is applied.

이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.This will be described at the end of 'Specific Contents for Implementation of the Invention'.

여기서는, 본 개시의 전체적인 요약(Summary)이 제공되며, 이것이 본 개시의 외연을 제한하는 것으로 이해되어서는 아니된다(This section provides a general summary of the disclosure and is not a comprehensive disclosure of its full scope or all of its features). This section provides a general summary of the disclosure and is not a comprehensive disclosure of its full scope or all of its features).

본 개시에 따른 일 측면에 의하면(According to one aspect of the present disclosure), 플립 칩을 적용한 반도체 발광소자에 있어서, 전극을 구비하는 플립 구조의 반도체 발광 칩; 전극과 면하도록 플립 구조의 반도체 발광 칩의 아래에 놓이는 바닥부를 가지고, 바닥부에 전극에 대응하는 복수의 홀이 형성되어 있는 몰드; 몰드와 일체로 함께 형성되어, 복수의 홀을 통해 노출되는 리드 프레임; 그리고, 전극과 리드 프레임의 전기적 연통을 위해 복수의 홀 각각에 구비되며, 적어도 일부가 솔더로 이루어진 도전부;를 포함하는 플립 칩을 적용한 반도체 발광소자가 제시된다.According to one aspect according to the present disclosure (According to one aspect of the present disclosure), in a semiconductor light emitting device to which a flip chip is applied, a semiconductor light emitting chip having a flip structure having an electrode; a mold having a bottom portion placed under the semiconductor light emitting chip having a flip structure so as to face the electrode, and having a plurality of holes corresponding to the electrode formed in the bottom portion; a lead frame integrally formed with the mold and exposed through a plurality of holes; Also, a semiconductor light emitting device using a flip chip including a conductive portion provided in each of a plurality of holes for electrical communication between an electrode and a lead frame, at least a portion of which is formed of solder, is presented.

이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.This will be described at the end of 'Specific Contents for Implementation of the Invention'.

도 1은 미국 등록특허공보 US9,773,950호에 제시된 반도체 발광소자의 일 예를 나타내는 도면,
도 2는 미국 등록특허공보 US10,008,648호에 제시된 반도체 발광소자의 일 예를 나타내는 도면,
도 3은 한국 공개특허공보 제10-2018-0131303호에 제시된 반도체 발광소자의 일 예를 나타내는 도면,
도 4는 미국 등록특허공보 US10,008,648호에 제시된 반도체 발광소자의 또 다른 예를 나타내는 도면,
도 5 및 도 6은 한국 공개특허공보 제10-2018-0041489호에 제시된 반도체 발광소자의 일 예를 나타내는 도면,
도 7 및 도 8은 본 개시에 따른 플립 칩을 적용한 반도체 발광소자의 일 예를 나타내는 도면,
도 9는 본 개시에 따라 도전부를 형성하는 공정의 일 예를 나타내는 도면.1 is a view showing an example of a semiconductor light emitting device presented in US Patent Registration No. US9,773,950;
2 is a view showing an example of a semiconductor light emitting device presented in US Patent Registration No. US 10,008,648;
3 is a view showing an example of a semiconductor light emitting device presented in Korean Patent Publication No. 10-2018-0131303;
4 is a view showing another example of a semiconductor light emitting device presented in US Patent Registration No. US 10,008,648;
5 and 6 are diagrams showing an example of a semiconductor light emitting device presented in Korean Patent Publication No. 10-2018-0041489;
7 and 8 are diagrams showing an example of a semiconductor light emitting device to which a flip chip according to the present disclosure is applied;
9 is a diagram illustrating an example of a process of forming a conductive part according to the present disclosure;

도 7(a) 및 도 7(b)는 본 개시에 따른 플립 칩을 적용한 반도체 발광소자의 일 예를 나타내는 도면으로서, 반도체 발광소자는 몰드(710), 플립 구조의 반도체 발광 칩(720), 봉지제(730), 그리고 리드 프레임 내지 리드 전극(751,752)을 포함한다. 플립 구조의 반도체 발광 칩(720)은 전극(721,722)을 구비하며, 몰드(710)의 바닥부(711)에는 전극(721)에 대응하는 복수 개의 홀(761)과 전극(722)에 대응하는 복수 개의 홀(762)이 형성되어 있다. 각 홀(761)과 각 홀(762)에는 도전부(771,772)가 구비되어, 전극(721,722)과 리드 프레임 내지 리드 전극(751,752)을 전기적으로 연결한다. 전극(721,722) 각각에 복수의 도전부(771)와 복수의 도전부(772)를 구비함으로써, 도 5 및 도 6에 제시된 플립 칩을 적용한 반도체 발광소자와 달리, 몰드(710) 및 리드 프레임 내지 리드 전극(751,752)의 열팽창 차이로 발생된 기계적 스트레스(mechanical stress)에 대해 유연하게 대처하는 것이 가능해진다. 즉, 하나의 덩어리로 된(bulky) 솔더(371,372)가 아니라 작은 질량으로 나누어진 복수의 도전부를 이용하여 몰드(710) 및 리드 프레임 내지 리드 전극(751,752)의 열팽창 차이로 발생된 기계적 스트레스(mechanical stress)에 대해 유연하게 대응하는 것이 가능해진다. 나아가 일부의 도전부가 대응하는 전극과 떨어지는 경우에도 나머지 도전부에 의해 전기적 연결을 유지하는 것이 가능해지는 것이다. 도 7(a)에 도 7(b)의 x-x' 방향을 따르는 단면도를 나타내었고, 도 8에 도 7(b)의 y-y' 방향을 따르는 단면도를 나타내었으며, 하나의 전극(721)에 대해 4개의 도전부(771)가 형성되어 있다. 도 8(a)에서 도 8(d)로 가면서 도전부와 전극이 안정적으로 접합된 상태로부터 전기적 접합이 떨어진 상태까지를 보여준다. 일부(도 8(c) 및 도 8(d))가 떨어진 경우에도 일부(도 8(a) 및 도 8(b))가 접합되어 도전부로부터 전극으로 전기가 공급될 수 있다. 복수의 도전부(771,772)는 2이상인 것으로 족하지만, 그 갯수가 많을수록 전술한 기능을 충실히 할 수 있으며, 몰드(710)를 형성하는 금형기술과 전극(721,722)의 크기에 의해 제약을 받는다. 현재로서, 금형을 이용하는 경우에 200㎛ 이하로 홀(761,762)을 형성하는 것이 쉽지 않다. 한편 레이저 드릴링(Laser Drilling)을 이용하는 경우에, 200㎛ 이하로 홀(761,762)을 형성하는 것이 가능하다. 또한, 현재로서 디스플레이 등에 이용되는 플립 구조의 반도체 발광 칩(720)이 통상 1mm 이하의 크기를 가지므로, 전극(721,722) 각각은 500㎛ 이하의 크기를 가진다 하겠다. 또한 도전부(771,772)를 홀(761,762)에 투입하는 기술에 의해서도 제약을 받는다. 여러 사정을 고려할 때, 홀(761,762)은 30~300㎛의 최대폭을 가진다 하겠다. 홀(761,762)이 원형인 경우에, 전극(721,722)이 500㎛ 이하의 크기를 가지므로, 도전부(771,772)는 250㎛ 이하 직경을 가지겠지만, 도전부(771,772)가 직사각형의 형상을 가질 수 있음을 염두에 두어야 한다. 기본적으로 홀(761,762)의 폭은 홀(761,762)이 복수 개로 놓이는 방향의 전극(721,722)의 폭에 대해 1/2 이하로 설계된다 할 것이다. 미설명 부호 723은 성장 기판(예: 사파이어 기판)이며, 전극(721,722)의 반대 측에 구비되고, 레이저 리프트-오프 등의 공정으로 제거될 수 있다. 712는 경사면 내지 반사벽이며 생략될 수 있다. 731은 언더필(underfill)이며 필요에 따라 구비될 수 있다. 언더필(731)을 형성하는 경우에, 복수의 도전부(771,772)로 나뉘어 있으므로 언더필(731) 물질이 플립 구조의 반도체 발광 칩(720)과 바닥부(711) 사이에 침투하는 것이 용이한 이점도 가진다. 바닥부(711)에서 리드 프레임 내지 리드 전극(751,752)까지의 두께, 즉 홀(761,762)의 깊이는 30~150㎛ 정도일 수 있으며, 얇게 형성되는 경우에 바닥부(711)가 반도체 발광 칩(720)으로부터 생성되는 빛을 충분히 반사하지 못하고, 이를 투과한 빛이 리드 프레임 내지 리드 전극(751,752)에 의해 흡수될 수 있으므로, 리드 프레임 내지 리드 전극(751,752)은 반사성 금속(예: Ag, Al)으로 도금되는 것이 바람직하다.7(a) and 7(b) are diagrams illustrating an example of a semiconductor light emitting device to which a flip chip according to the present disclosure is applied, the semiconductor light emitting device includes a mold 710, a flip structure semiconductor light emitting chip 720, It includes an encapsulant 730, and a lead frame or lead electrodes 751 and 752. The semiconductor light emitting chip 720 having a flip structure includes electrodes 721 and 722 , and a plurality of holes 761 corresponding to the electrode 721 and a plurality of holes 761 corresponding to the electrode 722 are provided in the bottom portion 711 of the mold 710 . A plurality of holes 762 are formed. Conductive parts 771 and 772 are provided in each hole 761 and each hole 762 to electrically connect the electrodes 721 and 722 and the lead frame or lead electrodes 751 and 752 . By providing a plurality of conductive parts 771 and a plurality of conductive parts 772 on each of the electrodes 721 and 722, unlike the semiconductor light emitting device to which the flip chip shown in FIGS. 5 and 6 is applied, the mold 710 and the lead frame to It becomes possible to flexibly cope with mechanical stress generated by the difference in thermal expansion of the lead electrodes 751 and 752 . That is, mechanical stress generated by a difference in thermal expansion between the mold 710 and the lead frame or lead electrodes 751 and 752 using a plurality of conductive parts divided into small masses instead of one bulky solder 371 and 372. It becomes possible to respond flexibly to stress. Furthermore, even when some of the conductive parts are separated from the corresponding electrode, it is possible to maintain electrical connection with the remaining conductive parts. FIG. 7(a) shows a cross-sectional view along the x-x' direction of FIG. 7(b), and FIG. 8 shows a cross-sectional view along the y-y' direction of FIG. Two conductive parts 771 are formed. From FIG. 8(a) to FIG. 8(d), it shows a state in which the conductive part and the electrode are stably bonded to a state in which the electrical connection is separated. Even when parts (Figs. 8(c) and 8(d)) are separated, the parts (Figs. 8(a) and 8(b)) are bonded so that electricity can be supplied from the conductive part to the electrode. The number of the plurality of conductive parts 771 and 772 is sufficient to be 2 or more, but the larger the number, the more faithfully the above-described function can be performed, and is limited by the mold technology for forming the mold 710 and the size of the electrodes 721 and 722. Currently, it is not easy to form the holes 761 and 762 with a thickness of 200 μm or less when using a mold. Meanwhile, in the case of using laser drilling, it is possible to form the holes 761 and 762 with a thickness of 200 μm or less. In addition, since the semiconductor light emitting chip 720 of a flip structure currently used for a display or the like generally has a size of 1 mm or less, each of the electrodes 721 and 722 may have a size of 500 μm or less. In addition, it is also limited by the technique of inserting the conductive parts 771 and 772 into the holes 761 and 762. Considering various circumstances, it is assumed that the holes 761 and 762 have a maximum width of 30 to 300 μm. When the holes 761 and 762 are circular, since the electrodes 721 and 722 have a size of 500 μm or less, the conductive parts 771 and 772 may have a diameter of 250 μm or less, but the conductive parts 771 and 772 may have a rectangular shape. It should be borne in mind that there are Basically, the width of the holes 761 and 762 is designed to be 1/2 or less of the width of the electrodes 721 and 722 in the direction in which the plurality of holes 761 and 762 are placed. Reference numeral 723 denotes a growth substrate (eg, a sapphire substrate), is provided on the opposite side of the electrodes 721 and 722, and can be removed by a process such as laser lift-off. 712 is an inclined surface or a reflective wall and may be omitted. 731 is an underfill and may be provided as needed. In the case of forming the underfill 731, since it is divided into a plurality of conductive parts 771 and 772, the material of the underfill 731 can easily penetrate between the semiconductor light emitting chip 720 of the flip structure and the bottom part 711. . The thickness from the bottom portion 711 to the lead frame to the lead electrodes 751 and 752, that is, the depth of the holes 761 and 762 may be about 30 to 150 μm. ), and since light transmitted through it may be absorbed by the lead frame or lead electrodes 751 and 752, the lead frame or lead electrodes 751 and 752 are made of a reflective metal (eg, Ag, Al). Plated is preferred.

도전부(771,772)는 도전성 페이스트, 도금층 등 제약없이 형성될 수 있지만, 바람직하게는 도전부(771,772)의 적어도 일부가 주석(Sn)계 혼합물인 SAC(Sn-Ag-Cu; 예: SAC305, SAC405), 인듐(In)계 혼합물인 In-Pd 같은 솔더로 이루어질 수 있다.The conductive parts 771 and 772 may be formed without restrictions such as a conductive paste or a plating layer, but preferably, at least a part of the conductive parts 771 and 772 is a tin (Sn)-based mixture of SAC (Sn-Ag-Cu; examples: SAC305 and SAC405). ), and a solder such as In-Pd, which is an indium (In)-based mixture.

솔더의 형성은 도팅(dotting), 스크린 프린팅(screen printing) 같은 방식을 이용할 수 있다.Formation of the solder may use a method such as dotting (dotting), screen printing (screen printing).

또한 바람직하게는 도전부(771,772)의 형성에 Pilling-Bedworth ratio(P-B ratio; in corrosion of metals, is the ratio of the volume of the elementary cell of a metal oxide to the volume of the elementary cell of the corresponding metal from which the oxide is created)가 고려된다. P-B ratio가 1보다 작으면, 산화물 코팅이 얇아서 보호막 역할을 하지 못하며, P-B ratio가 2보다 크면, 산화물 코팅이 칩-오프(chip-off)되어 보호막 역할을 하지 못한다. P-B ratio가 1보다 크고 2보다 작은 경우에는 산화물 코팅이 패시베이션 및 추가적인 산화에 대한 강력한 보호막 기능을 한다. 이러한 물질로, Ce, Al, Pb, Ni, Be, Pd, Cu, Fe, Mn, Co, Cr, Cd, Ag, Ti를 예로 들 수 있으며, P-B ratio가 1의 근방 내지 2의 근방에 있는 물질이 사용될 수 있음을 염두에 두어야 한다. 이러한 물질을 주석(Sn)계 또는 인듐(In)계 혼합물과 함께 도전부(771,772)에 추가함으로써, 도전부(771,772)에 산화물 표면 피막이 형성되어 그 물성이 붕괴되는 것을 방지할 수 있게 된다. 예를 들어, 주석(Sn)계 혼합물 SAC305에 소량의 Cr을 추가(Cr0 .1-Cu0 .5-Ag3 .0-Sn)함으로써, Cr2O3를 형성하여 재용융 온도를 250℃에서 270℃로 상승시켜 이러한 역할을 할 수 있다. 한편 SAC의 융점은 주석(Sn)을 제외한 은(Ag), 구리(Cu)의 함량과 별도의 첨가 설계된 물질 종류에 의존하는데, 특히 P-B ratio가 1보다 크고 2보다 작은 별도의 첨가 설계된 물질과 그 함량에 의존하게 되며, 따라서 반도체 발광소자의 설계 조건 내지 사용 환경이 다소 높은 융점을 요구하는 경우에, 이를 감안하여 솔더의 물질을 선정하는 것이 가능하다.In addition, preferably, in the formation of the conductive parts 771 and 772, the Pilling-Bedworth ratio (PB ratio; in corrosion of metals, is the ratio of the volume of the elementary cell of a metal oxide to the volume of the elementary cell of the corresponding metal from which the oxide is created) is considered. If the PB ratio is less than 1, the oxide coating is thin and does not serve as a protective film, and if the PB ratio is greater than 2, the oxide coating is chipped off and does not serve as a protective film. When the PB ratio is greater than 1 and less than 2, the oxide coating acts as a strong protective layer against passivation and further oxidation. Examples of such materials include Ce, Al, Pb, Ni, Be, Pd, Cu, Fe, Mn, Co, Cr, Cd, Ag, Ti, and materials having a PB ratio of 1 to 2. It should be borne in mind that this can be used By adding such a material to the conductive parts 771 and 772 together with a tin (Sn)-based or indium (In)-based mixture, an oxide surface film is formed on the conductive parts 771 and 772 to prevent their physical properties from being deteriorated. For example, by adding a small amount of Cr (Cr 0.1 -Cu 0.5 -Ag 3.0 -Sn ) to the tin (Sn)-based mixture SAC305, Cr 2 O 3 is formed and the remelting temperature is increased to 250°C. to 270 °C to serve this role. On the other hand, the melting point of SAC depends on the content of silver (Ag) and copper (Cu) except for tin (Sn) and the type of materials designed for separate addition. content, and therefore, when the design conditions or use environment of the semiconductor light emitting device require a slightly higher melting point, it is possible to select the material of the solder in consideration of this.

필요에 따라, 먼저 Cu 또는 Sn 등으로 도전부(771,772)를 일부 형성(예: 도금)한 다음, SAC로 도전부(771,772)를 형성하는 것도 가능하다. Cu 또는 Sn과 같이, 솔더에 비해 상대적으로 취성(brittelness)이 덜하고, 인성(toughness; 질긴 성질)이 좋은 물질을 마이크로 스케일로 복수 개로 형성된 홀(761,762)에 투입함으로써, 도전부(771,772)의 유연성을 더 향상시킬 수 있게 된다.If necessary, it is also possible to first partially form the conductive parts 771 and 772 with Cu or Sn (for example, plating) and then form the conductive parts 771 and 772 with SAC. By injecting a material with relatively less brittleness and good toughness (toughness) compared to solder, such as Cu or Sn, into the plurality of holes 761 and 762 formed on a micro scale, the conductive parts 771 and 772 are formed. flexibility can be further improved.

레이저 드릴링을 이용하는 경우에, 홀(761,762)의 표면을 거칠게 할 수 있으며, 형성된 도전부(771,772)의 열팽창에도 불구하고 안정적으로 홀(761,762) 내에 유지될 수 있게 된다. 레이저 드릴링을 이용하는 경우에, 몰드(710)에 LDS 첨가제(additive(s))가 첨가될 수 있으며, 예를 들어, 팔라듐(Pd)함유 중금속 착물과 금속산화물(metal oxide), 금속산화물-코팅된 충전제, 구리 크롬 산화물 스피넬(CuO·Cr2O3 spinel), 구리(Cu) 함유 염, 구리 아이드록시 포스페이트, 구리 포스페이트, 제일구리 티오시아네이트, 스피넬계 금속산화물, 구리 크롬 산화물(CuO·Cr2O3), 유기 금속 착물, 안티몬(Sb) 도핑된 주석(Sn) 산화물, 구리 함유 금속산화물, 아연(Zn) 함유 금속산화물, 주석(Sn) 함유 금속산화물, 마그네슘(Mg) 함유 금속산화물, 알루미늄(Al) 함유 금속산화물, 금(Au) 함유 금속산화물, 은(Ag) 함유 금속산화물, 니켈(Ni) 함유 금속산화물, 크롬(Cr) 함유 금속산화물, 철(Fe) 함유 금속산화물, 바나듐(V) 함유 금속산화물, 코발트(Co) 함유 금속산화물, 망간(Mn) 함유 금속산화물 등이 첨가될 수 있으며, 방열 특성이 좋은 첨가제로 알루미늄 질화물(AlN), 알루미늄 탄화물(AlC), 알루미늄 산화물(Al2O3), 알루미늄 산화질화물(AlON), 붕소 질화물(BN), 마그네슘실리콘 질화물(MgSiN2), 실리콘 질화물(Si3N4), 실리콘 탄화물(SiC), 그라파이트(graphite), 그래핀(graphene), 및 탄소 섬유(carbon fiber), 아연(Zn) 산화물, 칼슘(Ca) 산화물, 마그네슘(Mg) 산화물 등이 첨가될 수 있고, 광반사 기능이 우수한 첨가제로 TiO2 , ZnO, BaS, CaCO3 중의 적어도 하나가 첨가될 수 있다.In the case of using laser drilling, surfaces of the holes 761 and 762 may be roughened, and the formed conductive parts 771 and 772 may be stably maintained in the holes 761 and 762 despite thermal expansion. In the case of using laser drilling, an LDS additive (additive(s)) may be added to the mold 710, for example, a heavy metal complex containing palladium (Pd) and a metal oxide, a metal oxide-coated Filler, copper chromium oxide spinel (CuO Cr 2 O 3 spinel), copper (Cu) containing salt, copper hydroxy phosphate, copper phosphate, cuprous thiocyanate, spinel-based metal oxide, copper chromium oxide (CuO Cr 2 O 3 ), organometallic complex, antimony (Sb) doped tin (Sn) oxide, copper-containing metal oxide, zinc (Zn)-containing metal oxide, tin (Sn)-containing metal oxide, magnesium (Mg)-containing metal oxide, aluminum (Al)-containing metal oxide, gold (Au)-containing metal oxide, silver (Ag)-containing metal oxide, nickel (Ni)-containing metal oxide, chromium (Cr)-containing metal oxide, iron (Fe)-containing metal oxide, vanadium (V )-containing metal oxides, cobalt (Co)-containing metal oxides, manganese (Mn)-containing metal oxides, etc. may be added, and aluminum nitride (AlN), aluminum carbide (AlC), aluminum oxide (Al 2 O 3 ), aluminum oxynitride (AlON), boron nitride (BN), magnesium silicon nitride (MgSiN 2 ), silicon nitride (Si 3 N 4 ), silicon carbide (SiC), graphite, graphene , and carbon fiber, zinc (Zn) oxide, calcium (Ca) oxide, magnesium (Mg) oxide, etc. may be added, and as an additive having excellent light reflection function, TiO 2 , ZnO, BaS, CaCO 3 At least one may be added.

도 9는 본 개시에 따라 도전부를 형성하는 공정의 일 예를 나타내는 도면으로서, 도 9(a)에 도시된 바와 같이, 먼저 페이스트 형태의 솔더(773: 예: Cr0 .1-Cu0 .5-Ag3 .0-Sn)를 홀(761 또는 762)에 투입한다. 그리고 열처리(reflow)를 행하여, 도 9(b)에 도시된 것과 같이, 산화물(Cr2O3) 표면 피막(774)을 형성해서 더 고온에서 안정적인 조인팅 역할을 가능케 하는 한편, 형성된 도전부가 붕괴되지 않고 유지될 수 있게 한다. 이 열처리는 전극(721 또는 722)을 위치시킨 이후에 이루어질 수도 있다. 바람직하게는 1차로 열처리를 행한 후, 2차로 솔더(775; 예: SAC)를 도팅, 스크린 프린팅 등과 같은 방식으로 투입하고, 전극(721 또는 722)을 위치시킨 다음, 2차로 열처리(reflow) 행하여, 전극(721 또는 722)과 도전부의 접합을 완료한다. 필요에 따라, 솔더(773)의 투입에 앞서, 도금과 같은 방식으로 솔더(773)보다 취성이 덜한 물질(776; 예: Cu, Sn과 같은 금속)을 홀(761 또는 762)에 형성한다. 2차 솔더(775)는 1차 솔더(773)와 동일한 물질로 이루어질 수 있지만, 1차 솔더(773)에 의해 산화물 표면 피막(774)이 형성되어, 도전부가 보호되고 있으며, 전극(721 또는 722)과 접합에 맞춘 형태의 솔더 물질을 이용할 수 있다.FIG. 9 is a diagram showing an example of a process of forming a conductive part according to the present disclosure. As shown in FIG. 9(a), first, a paste-type solder ( 773 : eg: Cr 0.1 -Cu 0.5 -Ag 3.0 -Sn) is put into the hole 761 or 762. Then, heat treatment (reflow) is performed to form an oxide (Cr 2 O 3 ) surface film 774 as shown in FIG. 9(b) to enable a stable jointing role at a higher temperature, while the formed conductive part collapses. so that it can be maintained without becoming This heat treatment may be performed after positioning the electrodes 721 or 722. Preferably, after first heat treatment, secondly, solder 775 (e.g., SAC) is injected in a method such as dotting or screen printing, and after positioning the electrode 721 or 722, second heat treatment (reflow) is performed to , completing the bonding of the electrode 721 or 722 and the conductive part. If necessary, a material 776 less brittle than the solder 773 (for example, a metal such as Cu or Sn) is formed in the hole 761 or 762 in the same manner as plating, prior to inputting the solder 773 . The secondary solder 775 may be made of the same material as the primary solder 773, but an oxide surface film 774 is formed by the primary solder 773 to protect the conductive portion, and the electrode 721 or 722 ) and a type of solder material tailored to the joint can be used.

이하 본 개시의 다양한 실시 형태에 대하여 설명한다.Hereinafter, various embodiments of the present disclosure will be described.

(1) 플립 칩을 적용한 반도체 발광소자에 있어서, 전극을 구비하는 플립 구조의 반도체 발광 칩; 전극과 면하도록 플립 구조의 반도체 발광 칩의 아래에 놓이는 바닥부를 가지고, 바닥부에 전극에 대응하는 복수의 홀이 형성되어 있는 몰드; 몰드와 일체로 함께 형성되며, 복수의 홀을 통해 노출되는 리드 프레임; 그리고, 전극과 리드 프레임의 전기적 연통을 위해 복수의 홀 각각에 구비되며, 적어도 일부가 솔더로 이루어진 도전부;를 포함하는 것을 특징으로 하는 플립 칩을 적용한 반도체 발광소자.(1) A semiconductor light emitting device using a flip chip, comprising: a semiconductor light emitting chip having a flip structure including electrodes; a mold having a bottom portion placed under the semiconductor light emitting chip having a flip structure so as to face the electrode, and having a plurality of holes corresponding to the electrode formed in the bottom portion; a lead frame integrally formed with the mold and exposed through a plurality of holes; And, a conductive part provided in each of a plurality of holes for electrical communication between the electrode and the lead frame, at least a portion of which is made of solder.

(2) 바닥부는 제1 거칠기를 가지며, 홀은 제1 거칠기와 다른 제2 거칠기를 가지는 플립 칩을 적용한 반도체 발광소자.(2) A semiconductor light emitting device using a flip chip in which a bottom portion has a first roughness and a hole has a second roughness different from the first roughness.

(3) 솔더에 P-B ratio가 1보다 크고 2보다 작은 금속이 추가되는 플립 칩을 적용한 반도체 발광소자.(3) A semiconductor light emitting device using a flip chip in which a metal having a P-B ratio of greater than 1 and less than 2 is added to the solder.

(4) 솔더는 Ce, Al, Pb, Ni, Be, Pd, Cu, Fe, Mn, Co, Cr, Cd, Ag, Ti 중의 적어도 하나가 추가되는 플립 칩을 적용한 반도체 발광소자.(4) A semiconductor light emitting device using a flip chip in which at least one of Ce, Al, Pb, Ni, Be, Pd, Cu, Fe, Mn, Co, Cr, Cd, Ag, and Ti is added to the solder.

(5) 솔더는 주석(Sn)계 혼합물인 SAC(Sn-Ag-Cu)를 함유하는 플립 칩을 적용한 반도체 발광소자.(5) A semiconductor light emitting device using a flip chip containing SAC (Sn-Ag-Cu), a tin (Sn)-based mixture, as the solder.

(6) 솔더는 인듐(In)계 혼합물인 In-Pd를 함유하는 플립 칩을 적용한 반도체 발광소자.(6) A semiconductor light emitting device using a flip chip containing In-Pd, which is an indium (In)-based mixture, as the solder.

(7) 솔더는 Cr을 추가적으로 포함하는 플립 칩을 적용한 반도체 발광소자.(7) Semiconductor light emitting device to which a flip chip is applied, wherein the solder additionally contains Cr.

(8) 도전부는 솔더와 리드 프레임 사이에 도금층을 구비하는 플립 칩을 적용한 반도체 발광소자.(8) A semiconductor light emitting device using a flip chip having a plating layer between the conductive part and the lead frame.

(9) 도전부는 P-B ratio가 1보다 크고 2보다 작은 금속이 추가된 제1 솔더와, 제1 솔더의 상부에서 전극과 접합하는 제2 솔더를 포함하는 것을 특징으로 하는 플립 칩을 적용한 반도체 발광소자.(9) A semiconductor light emitting device using a flip chip, characterized in that the conductive part includes a first solder to which a metal having a P-B ratio of greater than 1 and less than 2 is added, and a second solder bonded to an electrode on top of the first solder. .

(10) 몰드는 LDS 첨가제를 포함하는 것을 특징으로 하는 플립 칩을 적용한 반도체 발광소자.(10) A flip chip-applied semiconductor light emitting device characterized in that the mold includes an LDS additive.

(11) 솔더는 산화물 표면 피막을 구비하는 플립 칩을 적용한 반도체 발광소자.(11) A semiconductor light emitting device using a flip chip having an oxide surface film as the solder.

(12) 도전부는 홀 내에서 솔더의 아래에 솔더보다 취성이 덜한 도전성 물질을 구비하는 플립 칩을 적용한 반도체 발광소자.(12) A semiconductor light emitting device to which a flip chip is applied in which the conductive part has a conductive material less brittle than solder under the solder in the hole.

(13) 도전부는 1차 솔더와 1차 솔더의 위에 위치하는 2차 솔더를 구비하는 플립 칩을 적용한 반도체 발광소자.(13) A semiconductor light emitting device using a flip chip including a primary solder and a secondary solder positioned on top of the primary solder for the conductive part.

(14) 1차 솔더는 1차 솔더와 2차 솔더 사이에 산화물 표면 피막을 구비하는 플립 칩을 적용한 반도체 발광소자.(14) A semiconductor light emitting device using a flip chip having an oxide surface film between the primary solder and the secondary solder as the primary solder.

본 개시에 따른 하나의 플립 칩을 적용한 반도체 발광소자에 의하면, 리드 프레임과 플립 구조의 반도체 발광 칩의 전기적 연결을 안정적으로 확보할 수 있게 된다. 특히, 열팽창계수가 큰 PCT가 백색 몰드로 이용되고, 플립 구조의 반도체 발광 칩이 이용됨에도 불구하고, 리드 프레임과 전극 간의 전기적 연결을 안정적으로 확보할 수 있게 된다.According to the semiconductor light emitting device to which one flip chip according to the present disclosure is applied, it is possible to stably secure electrical connection between a lead frame and a semiconductor light emitting chip having a flip structure. In particular, although PCT having a large thermal expansion coefficient is used as a white mold and a semiconductor light emitting chip having a flip structure is used, it is possible to stably secure an electrical connection between the lead frame and the electrode.

몰드(710), 반도체 발광 칩(720), 봉지제(730), 리드 전극(751,752), 전극(721,722), 홀(761,762), 도전부(771,772)Mold 710, semiconductor light emitting chip 720, encapsulant 730, lead electrodes 751 and 752, electrodes 721 and 722, holes 761 and 762, conductive parts 771 and 772

Claims (15)

플립 칩을 적용한 반도체 발광소자에 있어서,
제1 전극 및 제2 전극을 구비하는 플립 구조의 반도체 발광 칩;
제1 전극 및 제2 전극과 면하도록 플립 구조의 반도체 발광 칩의 아래에 놓이는 바닥부를 가지는 몰드;
몰드와 일체로 함께 형성되는 제1 리드 프레임 및 제2 리프 프레임; 그리고,
제1 전극에 대응하여 몰드를 통해 제1 리드 프레임이 노출되도록 몰드에 형성되는 제1 복수의 홀과, 제2 전극에 대응하여 몰드를 통해 제2 리드 프레임이 노출되도록 몰드에 형성되는 제2 복수의 홀;을 포함하며,
제1 전극과 제1 리드 프레임의 전기적 연통 및 제2 전극과 제2 리드 프레임의 전기적 연통을 위해 제1 복수의 홀 및 제2 복수의 홀 각각(each of the first plurality of holes and the second plurality of holes)에 적어도 일부가 솔더로 이루어진 도전부가 구비되어 있고,
바닥부는 제1 거칠기를 가지며, 제1 복수의 홀 및 제2 복수의 홀은 제1 거칠기보다 더 거친 제2 거칠기를 가지며,
제1 복수의 홀 각각의 최대폭은 제1 복수의 홀이 제1 전극을 따라 놓이는 방향으로의 제1 전극의 폭에 대하여 1/2 이하로 설계되고,
제2 복수의 홀 각각의 최대폭은 제2 복수의 홀이 제2 전극을 따라 놓이는 방향으로의 제2 전극의 폭에 대하여 1/2 이하로 설계되는, 플립 칩을 적용한 반도체 발광소자.In the semiconductor light emitting device to which the flip chip is applied,
a semiconductor light emitting chip having a flip structure including a first electrode and a second electrode;
a mold having a bottom portion placed under the semiconductor light emitting chip having a flip structure so as to face the first electrode and the second electrode;
a first lead frame and a second leaf frame integrally formed together with the mold; and,
A plurality of first holes formed in the mold to expose the first lead frame through the mold corresponding to the first electrode, and a plurality of holes formed in the mold to expose the second lead frame through the mold corresponding to the second electrode Hall of; including,
For electrical communication between the first electrode and the first lead frame and between the second electrode and the second lead frame, each of the first plurality of holes and the second plurality of holes holes) are provided with conductive parts at least partially made of solder;
The bottom portion has a first roughness, and the first plurality of holes and the second plurality of holes have a second roughness rougher than the first roughness;
The maximum width of each of the first plurality of holes is designed to be 1/2 or less of the width of the first electrode in the direction in which the first plurality of holes are laid along the first electrode,
A semiconductor light emitting device using a flip chip, wherein a maximum width of each of the second plurality of holes is designed to be 1/2 or less of a width of the second electrode in a direction in which the second plurality of holes are laid along the second electrode. 삭제delete 청구항 1에 있어서,
도전부는 솔더이 아래에 도금층을 구비하는 플립 칩을 적용한 반도체 발광소자.The method of claim 1,
A semiconductor light emitting device using a flip chip having a plating layer under the conductive part. 청구항 1에 있어서,
도전부는 P-B ratio가 1보다 크고 2보다 작은 금속이 추가된 제1 솔더와, 제1 솔더의 상부에서 전극과 접합하는 제2 솔더를 포함하는 플립 칩을 적용한 반도체 발광소자.The method of claim 1,
A semiconductor light emitting device to which a flip chip is applied, wherein the conductive part includes a first solder to which a metal having a PB ratio of greater than 1 and less than 2 is added, and a second solder that is bonded to an electrode on top of the first solder. 청구항 1에 있어서,
도전부는 솔더의 아래에 솔더보다 취성이 덜한 도전성 물질을 구비하는 플립 칩을 적용한 반도체 발광소자.The method of claim 1,
A semiconductor light emitting device using a flip chip having a conductive material less brittle than the solder under the conductive portion of the solder. 청구항 1에 있어서,
도전부는 1차 솔더와 1차 솔더의 위에 위치하는 2차 솔더를 구비하는 플립 칩을 적용한 반도체 발광소자.The method of claim 1,
A semiconductor light emitting device to which a flip chip is applied, wherein the conductive part has a primary solder and a secondary solder positioned on top of the primary solder. 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete
KR1020210087641A 2019-01-22 2021-07-05 Light emitting device KR102465723B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210087641A KR102465723B1 (en) 2019-01-22 2021-07-05 Light emitting device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190008109A KR102275360B1 (en) 2019-01-22 2019-01-22 Light emitting device
KR1020210087641A KR102465723B1 (en) 2019-01-22 2021-07-05 Light emitting device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020190008109A Division KR102275360B1 (en) 2019-01-22 2019-01-22 Light emitting device

Publications (2)

Publication Number Publication Date
KR20210087425A KR20210087425A (en) 2021-07-12
KR102465723B1 true KR102465723B1 (en) 2022-11-14

Family

ID=71839190

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020190008109A KR102275360B1 (en) 2019-01-22 2019-01-22 Light emitting device
KR1020210087641A KR102465723B1 (en) 2019-01-22 2021-07-05 Light emitting device

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020190008109A KR102275360B1 (en) 2019-01-22 2019-01-22 Light emitting device

Country Status (1)

Country Link
KR (2) KR102275360B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006066868A (en) 2004-03-23 2006-03-09 Toyoda Gosei Co Ltd Solid-state component and solid-state component device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101314713B1 (en) * 2006-06-16 2013-10-07 신꼬오덴기 고교 가부시키가이샤 Semiconductor device and method of manufacturing semiconductor device, and substrate
TW201036504A (en) * 2009-03-18 2010-10-01 Everlight Electronics Co Ltd Photoelectric transmitting or receiving device and manufacturing method thereof
KR20140023512A (en) * 2012-08-16 2014-02-27 엘지이노텍 주식회사 Nitride light emitting device
KR20150078295A (en) * 2013-12-30 2015-07-08 일진엘이디(주) Side emitting type nitride semiconductor light emitting device
KR102246076B1 (en) * 2015-11-17 2021-05-03 한국전자통신연구원 Method of fabricating a semiconductor package
KR101799667B1 (en) * 2016-03-18 2017-12-20 앰코 테크놀로지 코리아 주식회사 Semiconductor Device Module And Method For Fabricating The Same
KR20180041489A (en) * 2016-10-14 2018-04-24 엘지이노텍 주식회사 Light emitting device package

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006066868A (en) 2004-03-23 2006-03-09 Toyoda Gosei Co Ltd Solid-state component and solid-state component device

Also Published As

Publication number Publication date
KR20210087425A (en) 2021-07-12
KR102275360B1 (en) 2021-07-09
KR20200091179A (en) 2020-07-30

Similar Documents

Publication Publication Date Title
US7170151B2 (en) Accurate alignment of an LED assembly
US20200365790A1 (en) Light emitting device
JP4134251B2 (en) Semiconductor light emitting device and camera-equipped mobile phone
KR100724030B1 (en) Semiconductor module
US9887338B2 (en) Light emitting diode device
JP2004274027A (en) Semiconductor light emitting device, its manufacturing method, and electronic imaging apparatus
JP3866503B2 (en) Semiconductor device
US11127890B2 (en) Method for assembling a carrier with components, pigment for assembling a carrier with a component and method for producing a pigment
CN108183155B (en) Semiconductor light emitting device
US20110115089A1 (en) Semiconductor device, production method for the same, and substrate
US20140183575A1 (en) Light emitting device and manufacturing method thereof
KR20080038028A (en) Method for mounting electronic component on substrate and method for forming solder surface
KR102465723B1 (en) Light emitting device
CN103003965A (en) Carrier device for a semiconductor chip with a solder barrier against solder creep, electronic component and optoelectronic component provided therewith
JP2012165016A (en) Light-emitting device
JP2006279080A (en) Fixing method for light emitting element wafer
US11677054B2 (en) Light-emitting device
WO2020153770A1 (en) Semiconductor light-emitting device
KR20200121488A (en) Light emitting device
KR20200122803A (en) Light emitting device
JP6423147B2 (en) Power semiconductor device and manufacturing method thereof
JP5652175B2 (en) Light emitting device and manufacturing method thereof
US10181452B2 (en) Method for manufacturing light-emitting device
TWM611067U (en) A terminal used in electronic product
JP2006005111A (en) Semiconductor device

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant