KR102465418B1 - Automatic video fault recognition and switching device - Google Patents

Automatic video fault recognition and switching device Download PDF

Info

Publication number
KR102465418B1
KR102465418B1 KR1020200152100A KR20200152100A KR102465418B1 KR 102465418 B1 KR102465418 B1 KR 102465418B1 KR 1020200152100 A KR1020200152100 A KR 1020200152100A KR 20200152100 A KR20200152100 A KR 20200152100A KR 102465418 B1 KR102465418 B1 KR 102465418B1
Authority
KR
South Korea
Prior art keywords
video
image
failure
signal
video signal
Prior art date
Application number
KR1020200152100A
Other languages
Korean (ko)
Other versions
KR20220065507A (en
Inventor
이주한
황병창
Original Assignee
코츠테크놀로지주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코츠테크놀로지주식회사 filed Critical 코츠테크놀로지주식회사
Priority to KR1020200152100A priority Critical patent/KR102465418B1/en
Publication of KR20220065507A publication Critical patent/KR20220065507A/en
Application granted granted Critical
Publication of KR102465418B1 publication Critical patent/KR102465418B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N17/00—Diagnosis, testing or measuring for television systems or their details
    • H04N17/004—Diagnosis, testing or measuring for television systems or their details for digital television systems
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Biomedical Technology (AREA)
  • General Health & Medical Sciences (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Studio Devices (AREA)
  • Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)

Abstract

본 발명의 실시예는 자동 영상 고장 인식 및 전환 장치에 관한 것으로, 해결하고자 하는 기술적 과제는 제1영상 신호를 출력하는 제1영상 장비에서 고장이 발생하였을 경우 이를 신속히 인식하여 제2영상 신호를 출력하는 제2영상 장비로부터 영상 신호를 전환하여 입력받는 자동 영상 고장 인식 및 전환 장치를 제공하는데 있다. 이를 위해 본 발명은 제1영상 신호를 출력하는 제1영상 장비; 제2영상 신호를 출력하는 제2영상 장비; 제3영상 신호를 출력하는 제3영상 장비; 제1영상 장비로부터 제1영상 신호를 입력받고 처리하여 제3영상 장비로 제3영상 신호를 출력하는 FPGA(Field-programmable gate array)를 포함하고, FPGA는 제1영상 장비의 고장을 인식하였을 경우 제1영상 장비로부터 제2영상 장비로 전환하여 제2영상 신호를 입력받고 처리하여 제3영상 장비로 제3영상 신호를 출력하는, 자동 영상 고장 인식 및 전환 장치를 제공한다.Embodiments of the present invention relate to an automatic video failure recognition and switching device, and a technical problem to be solved is to quickly recognize a failure in the first video equipment outputting the first video signal and output the second video signal. It is to provide an automatic video failure recognition and conversion device that converts and receives an image signal from a second video equipment that performs video processing. To this end, the present invention provides a first video equipment for outputting a first video signal; a second video device outputting a second video signal; a third video device outputting a third video signal; A field-programmable gate array (FPGA) that receives and processes a first video signal from the first video equipment and outputs a third video signal to the third video equipment, and the FPGA recognizes a failure of the first video equipment Provided is an automatic video failure recognition and switching device that switches from a first video device to a second video device, receives and processes a second video signal, and outputs a third video signal to a third video device.

Description

자동 영상 고장 인식 및 전환 장치{Automatic video fault recognition and switching device}Automatic video fault recognition and switching device

본 발명의 실시예는 자동 영상 고장 인식 및 전환 장치에 관한 것이다.An embodiment of the present invention relates to an automatic video failure recognition and switching device.

항공기의 성능이 발전하면서 기존에 복수 개로 구성된 계기판 등의 디스플레이 장치가 하나의 대화면 디스플레이 장치로 통합되고 있다. 항공기와 같이 신뢰성을 요구하는 분야에는 일반적으로 이중화 시스템으로 장치를 구성한다. 이러한 이중화 시스템을 통해 동작중인 시스템에 고장이 발생하면 대기중인 시스템에서 이를 감지하고 대치해서 시스템 기능을 지속적으로 유지할 수 있다. 특히, 전투기와 같은 군용 항공기의 경우, 조종사의 전투 능력 향상을 위해 안정적으로 동작하는 대화면 디스플레이 장치가 필수적이며, F-35에는 이미 적용이 되었고, 개발중인 차세대 전투기에도 필요하다. 본 발명의 기술과 관련하여 공개특허공보 제10-2007-0023557(공개일자: 2007년02월28일)에는 항공기 계기판의 듀얼 패널 시스템에 대한 기술이 공개되어 있다.As aircraft performance develops, a plurality of display devices, such as an instrument panel, are being integrated into a single large screen display device. In areas requiring reliability, such as aircraft, devices are generally configured as a redundant system. Through this redundant system, when a failure occurs in an operating system, the standby system detects and replaces the failure to continuously maintain system functions. In particular, in the case of military aircraft such as fighter jets, a large screen display device that operates reliably is essential to improve pilot combat capability, and is already applied to the F-35 and is also required for next-generation fighter jets under development. Regarding the technology of the present invention, Patent Publication No. 10-2007-0023557 (published on February 28, 2007) discloses a technology for a dual panel system of an aircraft instrument panel.

이러한 발명의 배경이 되는 기술에 개시된 상술한 정보는 본 발명의 배경에 대한 이해도를 향상시키기 위한 것뿐이며, 따라서 종래 기술을 구성하지 않는 정보를 포함할 수도 있다.The above-described information disclosed in the background art of the present invention is only for improving the understanding of the background of the present invention, and thus may include information that does not constitute prior art.

본 발명의 실시예에 따른 해결하고자 하는 과제는 제1영상 신호를 출력하는 제1영상 장비에서 고장이 발생하였을 경우 이를 신속히 인식하여 제2영상 신호를 출력하는 제2영상 장비로부터 영상 신호를 전환하여 입력받는 자동 영상 고장 인식 및 전환 장치를 제공하는데 있다.A problem to be solved according to an embodiment of the present invention is to quickly recognize when a failure occurs in the first video equipment outputting the first video signal and convert the video signal from the second video equipment outputting the second video signal. It is to provide an automatic video failure recognition and conversion device that receives an input.

본 발명의 실시예에 따른 자동 영상 고장 인식 및 전환 장치는 제1영상 신호를 출력하는 제1영상 장비; 제2영상 신호를 출력하는 제2영상 장비; 제3영상 신호를 출력하는 제3영상 장비; 제1영상 장비로부터 제1영상 신호를 입력받고 처리하여 제3영상 장비로 제3영상 신호를 출력하는 FPGA(Field-programmable gate array)를 포함하고, FPGA는 제1영상 장비의 고장을 인식하였을 경우 제1영상 장비로부터 제2영상 장비로 전환하여 제2영상 신호를 입력받고 처리하여 제3영상 장비로 제3영상 신호를 출력하고, FPGA는 제1영상 장비로부터 제1영상을 수신하고 24bit RGB 신호를 출력하는 제1영상 수신부; 제2영상 장비로부터 제2영상을 수신하고 24bit RGB 신호를 출력하는 제2영상 수신부; 제1,2영상 수신부로부터 24bit RGB 신호를 갖는 영상의 고장을 인식하고 영상을 전환하는 영상 고장 인식 및 전환부; 영상 고장 인식 및 전환부로부터 영상을 입력받아 처리하는 영상 프로세서; 및 영상 프로세서로부터 제3영상을 입력받아 제3영상 장비로 출력하는 제1영상 출력부를 포함하며, 영상 고장 인식 및 전환부는 제1영상 수신부에서 출력되는 Vsync 신호를 모니터링하여 미리 정해진 시간동안 Vsync 신호가 입력되지 않으면 제1영상 신호의 고장으로 인식하여 제2영상 수신부로부터 출력되는 제2영상 신호로 전환하여 입력받아 영상 프로세서로 출력한다.An apparatus for recognizing and converting an automatic video failure according to an embodiment of the present invention includes: a first video device outputting a first video signal; a second video device outputting a second video signal; a third video device outputting a third video signal; A field-programmable gate array (FPGA) that receives and processes a first video signal from the first video equipment and outputs a third video signal to the third video equipment, and the FPGA recognizes a failure of the first video equipment Switches from the 1st video device to the 2nd video device, receives and processes the 2nd video signal, and outputs the 3rd video signal to the 3rd video device. a first image receiving unit that outputs; a second image receiver for receiving a second image from a second image device and outputting a 24-bit RGB signal; an image failure recognition and conversion unit for recognizing a failure of an image having a 24-bit RGB signal from the first and second image receivers and converting the image; An image processor receiving and processing an image from the image failure recognizing and converting unit; and a first video output unit for receiving a third video from the video processor and outputting the third video to a third video device. If there is no input, it is recognized as a failure of the first video signal, converted to a second video signal output from the second video receiver, receives the input, and outputs it to the video processor.

삭제delete

삭제delete

영상 고장 인식 및 전환부는 16.6 ms 마다 Vsync 신호가 입력되지 않으면 제1영상 신호의 고장으로 인식할 수 있다.The video failure recognizing and converting unit may recognize failure of the first video signal if the Vsync signal is not input every 16.6 ms.

영상 고장 인식 및 전환부는 제1영상의 1프레임동안 Vsyc의 갯수(Vcount)와 Hsync의 갯수(Hcount)를 카운트하여, 제1영상의 제1프레임의 끝에서 미리 정의된 해상도인 Vsyc의 갯수(Vcount)와 Hsync의 갯수(Hcount)가 입력되지 않으면 제1영상 신호의 고장으로 인식할 수 있다.The video failure recognition and conversion unit counts the number of Vsyc (Vcount) and the number of Hsync (Hcount) during the first frame of the first image, and at the end of the first frame of the first image, the number of Vsyc (Vcount), which is a predefined resolution ) and the number of Hsyncs (Hcount) are not input, it can be recognized as a failure of the first video signal.

영상 고장 인식 및 전환부는 Vsyc의 갯수(Vcount)를 Vsync의 폴링 에지(falling edge)에서 리셋하여 카운트하고, Hsync의 갯수(Hcount)를 Hsync의 폴링 에지(falling edge)에서 리셋하여 카운트할 수 있다.The video failure recognizing and switching unit may reset and count the number of Vsyc (Vcount) at a falling edge of Vsync, and reset and count the number of Hsync (Hcount) at a falling edge of Hsync.

본 발명의 실시예는 제1영상 신호를 출력하는 제1영상 장비에서 고장이 발생하였을 경우 이를 신속히 인식하여 제2영상 신호를 출력하는 제2영상 장비로부터 영상 신호를 전환하여 입력받는 자동 영상 고장 인식 및 전환 장치를 제공한다.In an embodiment of the present invention, when a failure occurs in the first video equipment outputting the first video signal, it quickly recognizes the failure and converts the video signal from the second video equipment outputting the second video signal to receive automatic video failure recognition. and a conversion device.

도 1은 본 발명의 실시예에 따른 자동 영상 고장 인식 및 전환 장치의 구성을 도시한 블럭도이다.
도 2는 본 발명의 실시예에 따른 자동 영상 고장 인식 및 전환 장치의 동작을 도시한 타이밍 챠트이다.
도 3은 본 발명의 실시예에 따른 자동 영상 고장 인식 및 전환 장치의 동작을 도시한 타이밍 챠트이다.
도 4는 본 발명의 실시예에 따른 자동 영상 고장 인식 및 전환 장치의 동작을 도시한 순서도이다.1 is a block diagram showing the configuration of an automatic video failure recognizing and switching device according to an embodiment of the present invention.
2 is a timing chart illustrating the operation of an automatic video failure recognizing and switching device according to an embodiment of the present invention.
3 is a timing chart illustrating the operation of an automatic video failure recognizing and switching device according to an embodiment of the present invention.
4 is a flowchart illustrating the operation of an automatic video failure recognizing and switching device according to an embodiment of the present invention.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다. 오히려, 이들 실시예는 본 개시를 더욱 충실하고 완전하게 하고, 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다.The embodiments of the present invention are provided to more completely explain the present invention to those skilled in the art, and the following examples may be modified in many different forms, and the scope of the present invention is as follows It is not limited to the examples. Rather, these embodiments are provided so that this disclosure will be thorough and complete, and will fully convey the spirit of the invention to those skilled in the art.

또한, 이하의 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장된 것이며, 도면상에서 동일 부호는 동일한 요소를 지칭한다. 본 명세서에서 사용된 바와 같이, 용어 "및/또는"은 해당 열거된 항목 중 어느 하나 및 하나 이상의 모든 조합을 포함한다. 또한, 본 명세서에서 "연결된다"라는 의미는 A 부재와 B 부재가 직접 연결되는 경우뿐만 아니라, A 부재와 B 부재의 사이에 C 부재가 개재되어 A 부재와 B 부재가 간접 연결되는 경우도 의미한다.In addition, in the following drawings, the thickness or size of each layer is exaggerated for convenience and clarity of explanation, and the same reference numerals refer to the same elements in the drawings. As used herein, the term "and/or" includes any one and all combinations of one or more of the listed items. In addition, the meaning of "connected" in the present specification means not only when member A and member B are directly connected, but also when member A and member B are indirectly connected by interposing member C between member A and member B. do.

본 명세서에서 사용된 용어는 특정 실시예를 설명하기 위하여 사용되며, 본 발명을 제한하기 위한 것이 아니다. 본 명세서에서 사용된 바와 같이, 단수 형태는 문맥상 다른 경우를 분명히 지적하는 것이 아니라면, 복수의 형태를 포함할 수 있다. 또한, 본 명세서에서 사용되는 경우 "포함한다(comprise, include)" 및/또는 "포함하는(comprising, including)"은 언급한 형상들, 숫자, 단계, 동작, 부재, 요소 및/또는 이들 그룹의 존재를 특정하는 것이며, 하나 이상의 다른 형상, 숫자, 동작, 부재, 요소 및 /또는 그룹들의 존재 또는 부가를 배제하는 것이 아니다.Terms used in this specification are used to describe specific embodiments and are not intended to limit the present invention. As used herein, the singular form may include the plural form unless the context clearly indicates otherwise. Also, when used herein, “comprise, include” and/or “comprising, including” refers to a referenced form, number, step, operation, member, element, and/or group thereof. presence, but does not preclude the presence or addition of one or more other shapes, numbers, operations, elements, elements and/or groups.

본 명세서에서 제1, 제2 등의 용어가 다양한 부재, 부품, 영역, 층들 및/또는 부분들을 설명하기 위하여 사용되지만, 이들 부재, 부품, 영역, 층들 및/또는 부분들은 이들 용어에 의해 한정되어서는 안 됨은 자명하다. 이들 용어는 하나의 부재, 부품, 영역, 층 또는 부분을 다른 영역, 층 또는 부분과 구별하기 위하여만 사용된다. 따라서, 이하 상술할 제1부재, 부품, 영역, 층 또는 부분은 본 발명의 가르침으로부터 벗어나지 않고서도 제2부재, 부품, 영역, 층 또는 부분을 지칭할 수 있다.In this specification, terms such as first and second are used to describe various members, components, regions, layers and/or portions, but these members, components, regions, layers and/or portions are limited by these terms. It is self-evident that These terms are only used to distinguish one element, component, region, layer or section from another region, layer or section. Thus, a first member, component, region, layer or section described in detail below may refer to a second member, component, region, layer or section without departing from the teachings of the present invention.

또한, 본 발명에 따른 FPGA(Field-programmable gate array) 및/또는 다른 관련 기기 또는 부품은 임의의 적절한 하드웨어, 펌웨어(예를 들어, 주문형 반도체), 소프트웨어, 또는 소프트웨어, 펌웨어 및 하드웨어의 적절한 조합을 이용하여 구현될 수 있다. 예를 들어, 본 발명에 따른 FPGA 및/또는 다른 관련 기기 또는 부품의 다양한 구성 요소들은 하나의 집적회로 칩 상에, 또는 별개의 집적회로 칩 상에 형성될 수 있다. 또한, FPGA의 다양한 구성 요소는 가요성 인쇄 회로 필름 상에 구현 될 수 있고, 테이프 캐리어 패키지, 인쇄 회로 기판, 또는 FPGA와 동일한 서브스트레이트 상에 형성될 수 있다. 또한, FPGA의 다양한 구성 요소는, 하나 이상의 컴퓨팅 장치에서, 하나 이상의 프로세서에서 실행되는 프로세스 또는 쓰레드(thread)일 수 있고, 이는 이하에서 언급되는 다양한 기능들을 수행하기 위해 컴퓨터 프로그램 명령들을 실행하고 다른 구성 요소들과 상호 작용할 수 있다. 컴퓨터 프로그램 명령은, 예를 들어, 랜덤 액세스 메모리와 같은 표준 메모리 디바이스를 이용한 컴퓨팅 장치에서 실행될 수 있는 메모리에 저장된다. 컴퓨터 프로그램 명령은 또한 예를 들어, CD-ROM, 플래시 드라이브 등과 같은 다른 비-일시적 컴퓨터 판독 가능 매체(non-transitory computer readable media)에 저장될 수 있다. 또한, 본 발명에 관련된 당업자는 다양한 컴퓨팅 장치의 기능이 상호간 결합되거나, 하나의 컴퓨팅 장치로 통합되거나, 또는 특정 컴퓨팅 장치의 기능이, 본 발명의 예시적인 실시예를 벗어나지 않고, 하나 이상의 다른 컴퓨팅 장치들에 분산될 수 될 수 있다는 것을 인식해야 한다.In addition, a field-programmable gate array (FPGA) and/or other related device or component according to the present invention may include any suitable hardware, firmware (eg, application specific semiconductor), software, or a suitable combination of software, firmware, and hardware. can be implemented using For example, various components of an FPGA and/or other related device or component according to the present invention may be formed on one integrated circuit chip or on separate integrated circuit chips. In addition, various components of the FPGA can be implemented on a flexible printed circuit film, and can be formed on a tape carrier package, a printed circuit board, or the same substrate as the FPGA. In addition, various components of the FPGA may be processes or threads running on one or more processors in one or more computing devices, which execute computer program instructions to perform various functions mentioned below and other components. You can interact with elements. Computer program instructions are stored in memory that can be executed in a computing device using standard memory devices, such as, for example, random access memory. Computer program instructions may also be stored on other non-transitory computer readable media, such as, for example, a CD-ROM, flash drive, or the like. In addition, those skilled in the art related to the present invention will understand that the functions of various computing devices can be combined with each other, integrated into one computing device, or the functions of a particular computing device can be incorporated into one or more other computing devices without departing from the exemplary embodiments of the present invention. It should be recognized that it can be dispersed in the field.

일례로, 본 발명에 따른 FPGA는 중앙처리장치, 하드디스크 또는 고체상태디스크와 같은 대용량 저장 장치, 휘발성 메모리 장치, 키보드 또는 마우스와 같은 입력 장치, 모니터 또는 프린터와 같은 출력 장치로 이루어진 통상의 상용 컴퓨터에서 운영될 수 있다. As an example, the FPGA according to the present invention is a common commercial computer consisting of a central processing unit, a mass storage device such as a hard disk or a solid state disk, a volatile memory device, an input device such as a keyboard or mouse, and an output device such as a monitor or printer. can operate in

도 1을 참조하면, 본 발명의 실시예에 따른 자동 영상 고장 인식 및 전환 장치(100)의 구성이 블럭도로서 도시되어 있다. Referring to FIG. 1 , a configuration of an automatic video failure recognition and switching device 100 according to an embodiment of the present invention is shown as a block diagram.

도 1에 도시된 바와 같이, 자동 영상 고장 인식 및 전환 장치(100)는 제1영상 장비(110), 제2영상 장비(120), 제3영상 장비(130), 제4영상 장비(140) 및 FPGA(150)를 포함할 수 있다.As shown in FIG. 1, the automatic video failure recognition and conversion device 100 includes a first imaging device 110, a second imaging device 120, a third imaging device 130, and a fourth imaging device 140. and an FPGA 150.

제1영상 장비(110)는 제1영상 신호를 FPGA(150)에 입력할 수 있다. 일부 예들에서, 제1영상 신호는, 예를 들면, 한정하는 것은 아니지만, ARINC-818(1024*768)를 포함할 수 있으며, 이는 채널 1을 포함하거나 이로 지칭될 수 있다.The first video equipment 110 may input the first video signal to the FPGA 150 . In some examples, the first video signal may include, but is not limited to, ARINC-818 (1024*768), which may include or be referred to as channel 1, for example.

제2영상 장비(120)는 제2영상 신호를 FPGA(150)에 입력할 수 있다. 일부 예들에서, 제2영상 신호는, 예를 들면, 한정하는 것은 아니지만, ARINC-818(1024*768)를 포함할 수 있으며, 이는 채널 2를 포함하거나 이로 지칭될 수 있다.The second video equipment 120 may input the second video signal to the FPGA 150 . In some examples, the second video signal may include, but is not limited to, ARINC-818 (1024*768), which may include or be referred to as channel 2, for example.

제3영상 장비(130)는 FPGA(150)로부터 제3영상 신호를 입력받을 수 있다. 일부 예들에서, 제3영상 신호는, 예를 들면, 한정하는 것은 아니지만, ARINC-818를 포함할 수 있으며, 이는 채널 1을 포함하거나 이로 지칭될 수 있다.The third video device 130 may receive a third video signal from the FPGA 150 . In some examples, the third video signal may include, for example but not limited to ARINC-818, which may include or be referred to as channel 1.

제4영상 장비(140)는 FPGA(150)로부터 제4영상 신호를 입력받을 수 있다. 일부 예들에서, 제4영상 신호는 DVI를 포함할 수 있으며, 이는 채널 1을 포함하거나 이로 지칭될 있다. 또한, 제4영상 장비(140)는 모니터를 포함하거나 이로 지칭될 수 있다.The fourth video device 140 may receive a fourth video signal from the FPGA 150 . In some examples, the fourth video signal may include DVI, which may include or be referred to as channel 1. In addition, the fourth video equipment 140 may include or be referred to as a monitor.

FPGA(150)는 제1영상 장비(110)로부터 제1영상 신호를 입력받고 처리하여 제3영상 장비(130)로 제3영상 신호를 출력할 수 있다. 일부 예들에서, FPGA(150)는 제1영상 장비(110)의 고장을 인식하였을 경우 영상 소스를 제1영상 장비(110)로부터 제2영상 장비(120)로 신속하게 전환하여 제2영상 신호를 입력받고 처리하여 제3영상 장비(130)로 제3영상 신호를 출력할 수 있다. The FPGA 150 may receive and process the first video signal from the first video equipment 110 and output a third video signal to the third video equipment 130 . In some examples, when the FPGA 150 recognizes a failure of the first imaging device 110, it quickly switches the image source from the first imaging device 110 to the second imaging device 120 to generate a second video signal. A third image signal may be output to the third image device 130 after receiving and processing the input.

일부 예들에서, FPGA(150)는 제2영상 장비(120)의 고장을 인식하였을 경우 영상 소스를 제2영상 장비(120)로부터 제1영상 장비(110)로 신속하게 전환하여 제1영상 신호를 입력받고 처리하여 제3영상 장비(130)로 제3영상 신호를 출력할 수 있다. In some examples, when the FPGA 150 recognizes a failure of the second imaging device 120, it quickly switches the image source from the second imaging device 120 to the first imaging device 110 to generate the first image signal. A third image signal may be output to the third image device 130 after receiving and processing the input.

일부 예들에서, FPGA(150)는 외부의 PCIe와 영상 데이터를 송수신할 수 있다.In some examples, the FPGA 150 may transmit and receive image data with an external PCIe.

일부 예들에서, FPGA(150)는 제1영상 수신부(151), 제2영상 수신부(152), 영상 고장 인식 및 전환부(153), 영상 프로세서(154), 제1영상 출력부(155) 및 제2영상 출력부(156)를 포함할 수 있다.In some examples, the FPGA 150 includes a first image receiving unit 151, a second image receiving unit 152, an image failure recognition and conversion unit 153, an image processor 154, a first image output unit 155, and A second image output unit 156 may be included.

제1영상 수신부(151)는 제1영상 장비(110)로부터 제1영상을 입력받아 영상 고장 인식 및 전환부(153)로 전송할 수 있다. 이때, 제1영상 수신부(151)는 제1영상 신호와 함께 Hsync 신호와 Vsync 신호를 함께 영상 고장 인식 및 전환부(153)에 입력할 수 있다.The first image receiving unit 151 may receive a first image from the first video equipment 110 and transmit the first image to the image failure recognizing and converting unit 153 . At this time, the first image receiving unit 151 may input the Hsync signal and the Vsync signal together with the first image signal to the video failure recognizing and converting unit 153 .

제2영상 수신부(152)는 제2영상 장비(120)로부터 제2영상을 입력받아 영상 고장 인식 및 전환부(153)로 전송할 수 있다. 이때, 제2영상 수신부(152)는 제2영상 신호와 함께 Hsync 신호와 Vsync 신호를 함께 영상 고장 인식 및 전환부(153)에 입력할 수 있다.The second image receiving unit 152 may receive a second image from the second video equipment 120 and transmit it to the image failure recognizing and converting unit 153 . At this time, the second image receiving unit 152 may input the Hsync signal and the Vsync signal together with the second image signal to the video failure recognizing and converting unit 153 .

영상 고장 인식 및 전환부(153)는 제1,2영상 수신부(151,152)로부터 영상의 고장을 인식하고 영상을 신속하게 전환하여 영상 프로세서(154)로 전송할 수 있다.The image failure recognizing and converting unit 153 may recognize failure of an image from the first and second image receivers 151 and 152 , convert the image quickly, and transmit the image to the image processor 154 .

영상 고장 인식 및 전환부(153)는 제1영상 수신부(151)로부터 입력된 제1영상에 고장이 없을 경우, 제1영상을 영상 프로세서(154)로 그대로 전송할 수 있다. 영상 고장 인식 및 전환부(153)는 제1영상 수신부(151)로부터 제1영상의 고장을 인식하였을 경우 제2영상을 영상 프로세서(154)로 전송할 수 있다.The image failure recognition and conversion unit 153 may transmit the first image to the image processor 154 as it is when there is no failure in the first image input from the first image receiving unit 151 . The image failure recognition and conversion unit 153 may transmit the second image to the image processor 154 when the failure of the first image is recognized from the first image receiving unit 151 .

영상 프로세서(154)는 영상 고장 인식 및 전환부(153)로부터 영상을 입력받아 처리한 후 이를 제1영상 출력부(155) 및/또는 제2영상 출력부(156)로 출력한다. 일부 예들에서, 영상 프로세서(154)는 외부의 PCIe와 영상 신호를 송수신할 수 있다.The image processor 154 receives and processes an image from the image failure recognizing and converting unit 153 and outputs it to the first image output unit 155 and/or the second image output unit 156 . In some examples, the image processor 154 may transmit and receive image signals with an external PCIe.

제1영상 출력부(155)는 영상 프로세서(154)로부터 제3영상을 입력받아 제3영상 장비(130)로 출력할 수 있다. 일부 예들에서, 제3영상 신호는, 예를 들면, 한정하는 것은 아니지만, ARINC-818를 포함할 수 있으며, 이는 채널 1을 포함하거나 이로 지칭될 수 있다.The first image output unit 155 may receive a third image from the image processor 154 and output it to the third image device 130 . In some examples, the third video signal may include, for example but not limited to ARINC-818, which may include or be referred to as channel 1.

제2영상 출력부(156)는 영상 프로세서(154)로부터 제4영상을 입력받아 제4영상 장비(140)로 출력할 수 있다. 일부 예들에서, 제4영상 신호는 DVI를 포함할 수 있으며, 이는 채널 1을 포함하거나 이로 지칭될 수 있다.The second image output unit 156 may receive a fourth image from the image processor 154 and output it to the fourth image device 140 . In some examples, the fourth video signal may include DVI, which may include or be referred to as channel 1.

이와 같이하여, FPGA(150)는, 예를 들면, 한정하는 것은 아니지만, ARINC-818 영상 신호를 각각 다른 2개의 장비 즉, 제1영상 장비(110) 및 제2영상 장비(120)로부터 입력받을 수 있다. 이때, 제1영상 장비(110)에서 고장이 발생하였을 경우, 예를 들면, 한정하는 것은 아니지만, ARINC-818 신호가 입력되지 않는데 영상 신호 수신부, 즉, 제1영상 수신부(151)에서 출력되는 Hsync 와 Vsync 신호를 모니터링 하여 특정 시간 동안 미리 정의된 해상도가 입력되지 않으면 채널 2의 입력 즉, 제2영상 장비(120)의 입력을 출력으로 변환한다.In this way, the FPGA 150 receives, for example, but is not limited to, ARINC-818 video signals from two different equipment, that is, the first video equipment 110 and the second video equipment 120. can At this time, when a failure occurs in the first video equipment 110, for example, but not limited to, the ARINC-818 signal is not input, but the video signal receiver, that is, the Hsync output from the first video receiver 151 and Vsync signals are monitored, and if a predefined resolution is not input for a specific time, the input of channel 2, that is, the input of the second video equipment 120 is converted into an output.

따라서, 본 발명의 실시예는 제1영상 신호를 출력하는 제1영상 장비(110)에서 고장이 발생하였을 경우 이를 신속히 인식하여 제2영상 신호를 출력하는 제2영상 장비(120)로부터 영상 신호를 전환하여 입력받는 자동 영상 고장 인식 및 전환 장치(100)를 제공할 수 있다.Therefore, in the embodiment of the present invention, when a failure occurs in the first video equipment 110 that outputs the first video signal, it quickly recognizes it and transmits the video signal from the second video equipment 120 that outputs the second video signal. It is possible to provide an automatic video failure recognizing and switching device 100 that converts and receives an input.

도 2를 참조하면, 본 발명의 실시예에 따른 자동 영상 고장 인식 및 전환 장치(100)의 동작에 대한 타이밍 챠트가 도시되어 있다. Referring to FIG. 2 , a timing chart for the operation of the automatic video failure recognizing and switching device 100 according to an embodiment of the present invention is shown.

도 2에 도시된 바와같이, 영상 고장 인식 및 전환부(153)는 제1영상 수신부(151)에서 출력되는 Vsync 신호를 모니터링하여 미리 정해진 시간동안 Vsync가 입력되지 않으면 제1영상 신호의 고장으로 인식하여 영상 소스를 제2영상 수신부(152)로부터 출력되는 제2영상 신호로 전환하여 입력받아 영상 프로세서(154)로 전송할 수 있다.As shown in FIG. 2, the video failure recognition and conversion unit 153 monitors the Vsync signal output from the first video receiver 151 and recognizes it as a failure of the first video signal if Vsync is not input for a predetermined time. Thus, the image source may be converted into a second image signal output from the second image receiving unit 152 , and may be received and transmitted to the image processor 154 .

일부 예들에서, 60 Hz 의 영상 신호는 16.6 ms 마다 도 2와 같이 Vsync 신호를 출력하는데 이러한 신호가 일정 시간동안(예를 들면, 20ms 동안) 영상 고장 인식 및 전환부(153)에 입력되지 않으면, 에러가 발생한 것으로 설계할 수 있다. 즉, 영상 고장 인식 및 전환부(153)는 내장된 타이머를 이용하여 대략 20 ms 내에제1영상 수신부(151)로부터 Vsync가 입력되지 않으면, 에러를 출력하여 영상 고장 인식 및 전환부(153)가 제1영상 장비(110)의 고장을 인식하도록 하고, 이어서 영상 소스를 제2영상 장비(120)에 의한 제2영상으로 전환하여 입력받도록 한다.In some examples, a 60 Hz video signal outputs a Vsync signal as shown in FIG. 2 every 16.6 ms. If this signal is not input to the video failure recognition and switching unit 153 for a certain period of time (eg, 20 ms), It can be designed that an error has occurred. That is, if Vsync is not input from the first image receiver 151 within approximately 20 ms using a built-in timer, the video failure recognition and conversion unit 153 outputs an error so that the video failure recognition and conversion unit 153 The failure of the first video equipment 110 is recognized, and then the video source is switched to the second video by the second video equipment 120 to be input.

이와 같이 하여, 본 발명의 실시예는 제1영상 신호를 출력하는 제1영상 장비(110)에서 고장이 발생하였을 경우 이를 신속히 인식하여 제2영상 신호를 출력하는 제2영상 장비(120)로부터 영상 신호를 전환하여 입력받는 자동 영상 고장 인식 및 전환 장치(100)를 제공할 수 있다.In this way, in the embodiment of the present invention, when a failure occurs in the first video equipment 110 that outputs the first video signal, it quickly recognizes it and outputs an image from the second video equipment 120 that outputs the second video signal. It is possible to provide an automatic video failure recognition and switching device 100 that converts and receives an input signal.

도 3을 참조하면, 본 발명의 실시예에 따른 자동 영상 고장 인식 및 전환 장치(100)의 동작에 대한 타이밍 챠트가 도시되어 있다. Referring to FIG. 3 , a timing chart for the operation of the automatic video failure recognition and switching device 100 according to an embodiment of the present invention is shown.

도 3에 도시된 바와같이, 영상 고장 인식 및 전환부(153)는 제1영상 수신부(151)로부터 제1영상의 1프레임의 기간(예를 들면, 60Hz, 16.7ms)동안 Vsyc의 갯수(Vcount)와 Hsync의 갯수(Hcount)를 카운트하여, 제1영상의 제1프레임의 끝에서 미리 정의된 해상도인 Vsyc의 갯수(Vcount)와 Hsync의 갯수(Hcount)가 입력되지 않으면 제1영상 신호의 고장으로 인식하고, 제2영상 수신부(152)로부터 출력되는 제2영상 신호로 전환하여 입력받아 영상 프로세서(154)로 출력할 수 있다.As shown in FIG. 3 , the video failure recognizing and converting unit 153 determines the number of Vsyc (Vcount) from the first video receiving unit 151 during one frame period (eg, 60 Hz, 16.7 ms) of the first video. ) and the number of Hsyncs (Hcount), and at the end of the first frame of the first image, if the number of Vsyc (Vcount) and the number of Hsync (Hcount), which are predefined resolutions, are not input, the first video signal is broken , and converted into a second image signal output from the second image receiving unit 152 to be received and output to the image processor 154.

일부 예들에서, Vsync 신호가 입력되어도 정상적인 해상도가 아니면 모니터에 깨진 영상이 출력되는데 이러한 것을 막고자 원하는 해상도로 영상이 입력되는지에 대한 판단이 필요하다. 따라서, 도 3에 도시된 바와 같이, Hcount 와 Vcount 을 이용하여 영상의 끝 부분에서 원하는 해상도로 타이밍 신호들이 입력되는지 판단한다. 즉, 영상 고장 인식 및 전환부(153)는 Vsync 신호와 Hsync 신호에 의한 Vcount의 갯수 및 Hcount의 갯수에 연동하는 데이터 인에이블 신호를 이용하여 해상도를 체크할 수 있다. In some examples, even if the Vsync signal is input, if the resolution is not normal, a broken image is output to the monitor. In order to prevent this, it is necessary to determine whether the image is input at a desired resolution. Therefore, as shown in FIG. 3, it is determined whether timing signals are input at a desired resolution at the end of the video using Hcount and Vcount. That is, the video failure recognizing and switching unit 153 may check the resolution using a data enable signal linked to the number of Vcounts and Hcounts according to the Vsync and Hsync signals.

일부 예들에서, 영상 고장 인식 및 전환부(153)는 Vsyc의 갯수(Vcount)를 Vsync의 폴링 에지(falling edge)에서 리셋하여 카운트하고, Hsync의 갯수(Hcount)를 Hsync의 폴링 에지(falling edge)에서 리셋하여 카운트할 수 있다.In some examples, the video failure recognition and conversion unit 153 resets and counts the number of Vsyc (Vcount) at the falling edge of Vsync, and sets the number of Hsync (Hcount) to the falling edge of Hsync. It can be counted by resetting in .

이와 같이 하여, 본 발명의 실시예는 제1영상 신호를 출력하는 제1영상 장비(110)에서 고장이 발생하였을 경우 이를 신속히 인식하여 제2영상 신호를 출력하는 제2영상 장비(120)로부터 영상 신호를 전환하여 입력받는 자동 영상 고장 인식 및 전환 장치(100)를 제공할 수 있다.In this way, in the embodiment of the present invention, when a failure occurs in the first video equipment 110 that outputs the first video signal, it quickly recognizes it and outputs an image from the second video equipment 120 that outputs the second video signal. It is possible to provide an automatic video failure recognition and switching device 100 that converts and receives an input signal.

도 4를 참조하면, 본 발명의 실시예에 따른 자동 영상 고장 인식 및 전환 장치(100)의 동작에 대한 순서도가 도시되어 있다. Referring to FIG. 4 , a flow chart for the operation of the automatic video failure recognizing and switching device 100 according to an embodiment of the present invention is shown.

자동 영상 고장 인식 및 전환 장치(100)는 전원이 온되면(S1) 채널 1의 입력이 정상인지 판단한다(S2). 즉, 제1영상 장비(110)의 제1영상 입력이 정상인지 판단한다. 이후, 제1영상 장비(110)의 제1영상 입력이 정상이면 채널 1로 출력한다(S3).When the power is turned on (S1), the automatic video failure recognition and conversion device 100 determines whether the channel 1 input is normal (S2). That is, it is determined whether the first video input of the first video equipment 110 is normal. Thereafter, if the first video input of the first video equipment 110 is normal, channel 1 is output (S3).

한편, 제1영상 장비(110)의 제1영상 입력이 정상이 아니면, 채널 2의 입력이 정상인지 판단한다(S4). 즉, 제2영상 장비(120)의 제2영상 입력이 정상인지 판단한다. 이후, 제2영상 장비(120)의 제2영상 입력이 정상이면 채널 2로 출력한다(S5).Meanwhile, if the first video input of the first video equipment 110 is not normal, it is determined whether the input of channel 2 is normal (S4). That is, it is determined whether the second video input of the second video equipment 120 is normal. Thereafter, if the second video input of the second video equipment 120 is normal, channel 2 is output (S5).

더불어, 제2영상 장비(120)의 제2영상 입력이 정상이 아니면, 채널 1의 입력이 정상인지 다시 판단한다(S6). 즉 제1영상 장비(110)의 입력이 정상인지 판단한다. 이후 제1영상 장비(110)의 제1영상 입력이 정상이면 채널 1로 출력한다(S3).In addition, if the second video input of the second video equipment 120 is not normal, it is determined again whether the channel 1 input is normal (S6). That is, it is determined whether the input of the first video equipment 110 is normal. Thereafter, if the first video input of the first video equipment 110 is normal, channel 1 is output (S3).

마지막으로, 채널 1 즉, 제1영상 장비(110)의 제1영상 입력이 비정상이면, 고장 알림을 출력한다(S7). 즉, FPGA(150)는 제1영상 장비(110)의 고장이면 이의 고장 상태를 출력하는 동시에, 제2영상 장비(120)의 제2영상을 입력받아 출력한다.Finally, if channel 1, that is, the first video input of the first video equipment 110 is abnormal, a failure notification is output (S7). That is, the FPGA 150 outputs a failure state of the first video equipment 110 when it is out of order, and simultaneously receives and outputs the second video of the second video equipment 120 .

이와 같이 하여, 본 발명의 실시예는 제1영상 신호를 출력하는 제1영상 장비(110)에서 고장이 발생하였을 경우 이를 신속히 인식하여 제2영상 신호를 출력하는 제2영상 장비(120)로부터 영상 신호를 전환하여 입력받는 자동 영상 고장 인식 및 전환 장치(100)를 제공할 수 있다.In this way, in the embodiment of the present invention, when a failure occurs in the first video equipment 110 that outputs the first video signal, it quickly recognizes it and outputs an image from the second video equipment 120 that outputs the second video signal. It is possible to provide an automatic video failure recognition and switching device 100 that converts and receives an input signal.

이상에서 설명한 것은 본 발명에 따른 자동 영상 고장 인식 및 전환 장치을 실시하기 위한 하나의 실시예에 불과한 것으로서, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.What has been described above is only one embodiment for implementing the automatic image failure recognition and conversion device according to the present invention, and the present invention is not limited to the above-described embodiment, and the present invention as claimed in the following claims Anyone with ordinary knowledge in the field to which the present invention pertains without departing from the gist of the present invention will be said to have the technical spirit of the present invention to the extent that various changes can be made.

100; 자동 영상 고장 인식 및 전환 장치
110; 제1영상 장비 120; 제2영상 장비
130; 제3영상 장비 140; 제4영상 장비
150; FPGA(Field-programmable gate array)
151; 제1영상 수신부 152; 제2영상 수신부
153; 영상 고장 인식 및 전환부 154; 영상 프로세서
155; 제1영상 출력부 156; 제2영상 출력부100; Automatic video failure recognition and conversion device
110; a first imaging device 120; 2nd video equipment
130; Third imaging equipment 140; 4th video equipment
150; Field-programmable gate array (FPGA)
151; a first image receiver 152; 2nd image receiver
153; Image failure recognition and conversion unit 154; video processor
155; a first image output unit 156; 2nd video output unit

Claims (6)

제1영상 신호를 출력하는 제1영상 장비;
제2영상 신호를 출력하는 제2영상 장비;
제3영상 신호를 출력하는 제3영상 장비;
제1영상 장비로부터 제1영상 신호를 입력받고 처리하여 제3영상 장비로 제3영상 신호를 출력하는 FPGA(Field-programmable gate array)를 포함하고,
FPGA는 제1영상 장비의 고장을 인식하였을 경우 제1영상 장비로부터 제2영상 장비로 전환하여 제2영상 신호를 입력받고 처리하여 제3영상 장비로 제3영상 신호를 출력하고,
FPGA는 제1영상 장비로부터 제1영상을 수신하고 24bit RGB 신호를 출력하는 제1영상 수신부; 제2영상 장비로부터 제2영상을 수신하고 24bit RGB 신호를 출력하는 제2영상 수신부; 제1,2영상 수신부로부터 24bit RGB 신호를 갖는 영상의 고장을 인식하고 영상을 전환하는 영상 고장 인식 및 전환부; 영상 고장 인식 및 전환부로부터 영상을 입력받아 처리하는 영상 프로세서; 및 영상 프로세서로부터 제3영상을 입력받아 제3영상 장비로 출력하는 제1영상 출력부를 포함하며, 영상 고장 인식 및 전환부는 제1영상 수신부에서 출력되는 Vsync 신호를 모니터링하여 미리 정해진 시간동안 Vsync 신호가 입력되지 않으면 제1영상 신호의 고장으로 인식하여 제2영상 수신부로부터 출력되는 제2영상 신호로 전환하여 입력받아 영상 프로세서로 출력하는, 자동 영상 고장 인식 및 전환 장치.a first video device outputting a first video signal;
a second video device outputting a second video signal;
a third video device outputting a third video signal;
A field-programmable gate array (FPGA) receiving and processing a first video signal from the first video equipment and outputting a third video signal to the third video equipment;
When the FPGA recognizes the failure of the first video equipment, it switches from the first video equipment to the second video equipment, receives and processes the second video signal, and outputs a third video signal to the third video equipment,
The FPGA includes a first image receiver for receiving a first image from a first image device and outputting a 24-bit RGB signal; a second image receiver for receiving a second image from a second image device and outputting a 24-bit RGB signal; an image failure recognition and conversion unit for recognizing a failure of an image having a 24-bit RGB signal from the first and second image receivers and converting the image; An image processor receiving and processing an image from the image failure recognizing and converting unit; and a first video output unit for receiving a third video from the video processor and outputting the third video to a third video device. An automatic video failure recognition and conversion device that recognizes a failure of a first video signal when it is not input, converts the first video signal into a second video signal output from a second video receiver, receives the input, and outputs the video signal to an image processor. 삭제delete 삭제delete 제 1 항에 있어서,
영상 고장 인식 및 전환부는 16.6 ms 마다 Vsync 신호가 입력되지 않으면 제1영상 신호의 고장으로 인식하는, 자동 영상 고장 인식 및 전환 장치.According to claim 1,
An automatic video failure recognition and conversion device that recognizes as a failure of the first video signal if the video failure recognition and conversion unit does not input the Vsync signal every 16.6 ms. 제 1 항에 있어서,
영상 고장 인식 및 전환부는 제1영상의 1프레임동안 Vsyc의 갯수(Vcount)와 Hsync의 갯수(Hcount)를 카운트하여, 제1영상의 제1프레임의 끝에서 미리 정의된 해상도인 Vsyc의 갯수(Vcount)와 Hsync의 갯수(Hcount)가 입력되지 않으면 제1영상 신호의 고장으로 인식하는, 자동 영상 고장 인식 및 전환 장치.According to claim 1,
The video failure recognition and conversion unit counts the number of Vsyc (Vcount) and the number of Hsync (Hcount) during the first frame of the first image, and at the end of the first frame of the first image, the number of Vsyc (Vcount), which is a predefined resolution ) and the number of Hsyncs (Hcount) are not input, it is recognized as a failure of the first video signal, and an automatic video failure recognition and conversion device. 제 5 항에 있어서,
영상 고장 인식 및 전환부는 Vsyc의 갯수(Vcount)를 Vsync의 폴링 에지(falling edge)에서 리셋하여 카운트하고, Hsync의 갯수(Hcount)를 Hsync의 폴링 에지(falling edge)에서 리셋하여 카운트하는, 자동 영상 고장 인식 및 전환 장치.



According to claim 5,
Video failure recognition and conversion unit resets and counts the number of Vsyc (Vcount) at the falling edge of Vsync, resets and counts the number of Hsync (Hcount) at the falling edge of Hsync, automatic video Fault recognition and switching devices.
KR1020200152100A 2020-11-13 2020-11-13 Automatic video fault recognition and switching device KR102465418B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200152100A KR102465418B1 (en) 2020-11-13 2020-11-13 Automatic video fault recognition and switching device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200152100A KR102465418B1 (en) 2020-11-13 2020-11-13 Automatic video fault recognition and switching device

Publications (2)

Publication Number Publication Date
KR20220065507A KR20220065507A (en) 2022-05-20
KR102465418B1 true KR102465418B1 (en) 2022-11-11

Family

ID=81801277

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200152100A KR102465418B1 (en) 2020-11-13 2020-11-13 Automatic video fault recognition and switching device

Country Status (1)

Country Link
KR (1) KR102465418B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101807177B1 (en) * 2016-07-27 2017-12-11 코츠테크놀로지주식회사 Method and apparatus for controlling display of aircraft
KR101950946B1 (en) * 2017-11-07 2019-02-25 코츠테크놀로지주식회사 Large area display vision system for aircraft with redundancy

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7724259B2 (en) * 2005-08-24 2010-05-25 Innovative Solutions And Support, Inc. Aircraft flat panel display system with improved information availability
JP4466621B2 (en) * 2006-07-13 2010-05-26 カシオ計算機株式会社 Display driving device, display device, and display driving method

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101807177B1 (en) * 2016-07-27 2017-12-11 코츠테크놀로지주식회사 Method and apparatus for controlling display of aircraft
KR101950946B1 (en) * 2017-11-07 2019-02-25 코츠테크놀로지주식회사 Large area display vision system for aircraft with redundancy

Also Published As

Publication number Publication date
KR20220065507A (en) 2022-05-20

Similar Documents

Publication Publication Date Title
US20140375344A1 (en) Liquid crystal panel, and testing circuit and testing method thereof
US11055052B2 (en) Display apparatus forming wall display and controlling method thereof
US10395541B2 (en) Integrated fault-tolerant augmented area viewing system
US20140160042A1 (en) Tablet computer and method for controlling the same
US10028006B2 (en) Transponder loss and join-in-progress channel monitoring
US20170053622A1 (en) Method and apparatus for setting transparency of screen menu, and audio and video playing device
WO2016008403A1 (en) Control device and control method for mobile terminal, and mobile terminal
US20120075213A1 (en) Multi-host touch control display device
US20150067195A1 (en) Hdmi source and sink device over single hdmi connector
KR102465418B1 (en) Automatic video fault recognition and switching device
CN103716562A (en) Image quality parameter storage method and system
US10068514B2 (en) Electronic paper display apparatus and a detection method thereof
WO2020065755A1 (en) Display device, multi-monitor system, video signal transmission method, and display method
JP2019219221A (en) Semiconductor integrated circuit, bridge chip, display system, and automobile
US9865190B2 (en) Display unit with a safety function
US20170060797A1 (en) Information Processing Method And Electronic Device
US20190278724A1 (en) Keyboard-video-mouse switch, signal processing method, and non-transitory computer-readable storage medium
US11463683B2 (en) Power and video redundancy system in a display system of a smart board
US10672313B2 (en) Array substrate, method for determining abnormal display thereof, display panel and display device
US7668837B2 (en) Multiplex apparatus and method for multiplexing legacy device
CN102495516A (en) Display system and method
US11537348B2 (en) Multi-display apparatus with sensors
KR200490075Y1 (en) Inspecting Device For Aircraft Data Processing Equipment
KR101752877B1 (en) Method and apparatus for reducing switching delay time of display unit including multiple image processor
US20120069144A1 (en) Method for performing display management regarding a three-dimensional video stream, and associated video display system

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right