KR102456368B1 - Data processing, precoding method and communication device - Google Patents

Data processing, precoding method and communication device Download PDF

Info

Publication number
KR102456368B1
KR102456368B1 KR1020227021984A KR20227021984A KR102456368B1 KR 102456368 B1 KR102456368 B1 KR 102456368B1 KR 1020227021984 A KR1020227021984 A KR 1020227021984A KR 20227021984 A KR20227021984 A KR 20227021984A KR 102456368 B1 KR102456368 B1 KR 102456368B1
Authority
KR
South Korea
Prior art keywords
signal
signal points
plane
phase
orthogonal
Prior art date
Application number
KR1020227021984A
Other languages
Korean (ko)
Other versions
KR20220098269A (en
Inventor
유타카 무라카미
토모히로 키무라
미키히로 오우치
Original Assignee
선 페이턴트 트러스트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 선 페이턴트 트러스트 filed Critical 선 페이턴트 트러스트
Publication of KR20220098269A publication Critical patent/KR20220098269A/en
Application granted granted Critical
Publication of KR102456368B1 publication Critical patent/KR102456368B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/0001Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • H04L1/0002Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the transmission rate
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/25Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
    • H03M13/255Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with Low Density Parity Check [LDPC] codes
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/0001Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • H04L1/0002Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the transmission rate
    • H04L1/0003Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the transmission rate by switching between different modulation schemes
    • H04L1/0004Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the transmission rate by switching between different modulation schemes applied to control information
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B7/00Radio transmission systems, i.e. using radiation field
    • H04B7/02Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas
    • H04B7/04Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas
    • H04B7/0413MIMO systems
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/0001Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • H04L1/0002Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the transmission rate
    • H04L1/0003Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the transmission rate by switching between different modulation schemes
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/0001Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • H04L1/0023Systems modifying transmission characteristics according to link quality, e.g. power backoff characterised by the signalling
    • H04L1/0028Formatting
    • H04L1/003Adaptive formatting arrangements particular to signalling, e.g. variable amount of bits
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056Systems characterized by the type of code used
    • H04L1/0057Block codes
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056Systems characterized by the type of code used
    • H04L1/0067Rate matching
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056Systems characterized by the type of code used
    • H04L1/0071Use of interleaving
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/08Arrangements for detecting or preventing errors in the information received by repeating transmission, e.g. Verdan system
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/26Systems using multi-frequency codes
    • H04L27/2601Multicarrier modulation systems
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/32Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/36Modulator circuits; Transmitter circuits
    • H04L27/362Modulation using more than one carrier, e.g. with quadrature carriers, separately amplitude modulated
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00Arrangements affording multiple use of the transmission path
    • H04L5/003Arrangements for allocating sub-channels of the transmission path
    • H04L5/0048Allocation of pilot signals, i.e. of signals known to the receiver
    • H04L5/005Allocation of pilot signals, i.e. of signals known to the receiver of common pilots, i.e. pilots destined for multiple users or terminals

Abstract

부호화부는 N비트의 제 1 비트 열을 출력한다. 매핑부는 입력된 제 2 비트 열 중 제 1 복소신호 s1을 생성하기 위한 제 1 비트 수 X와 제 2 복소신호 s2를 생성하기 위한 제 2 비트 수 Y로부터 얻어지는 비트 수 (X+Y)비트 열을 이용하여 제 1 복소신호 S1과 제 2 복소신호 S2를 생성한다. 상기 부호화부의 후단에 제 2 비트 열의 길이가 X+Y의 값의 배수가 되도록 제 1 비트 열을 조정해서 출력하는 비트길이 조정부를 포함함으로써 블록부호의 부호어 길이와 새로운 변조방식의 세트에 의한 매핑에 필요한 비트 수를 조정한다.The encoder outputs an N-bit first bit string. The mapping unit uses the number of bits (X + Y) bit string obtained from the first number of bits X for generating the first complex signal s1 and the second number of bits Y for generating the second complex signal s2 among the input second bit strings. A first complex signal S1 and a second complex signal S2 are generated. By including a bit length adjusting unit that adjusts and outputs the first bit string so that the length of the second bit string becomes a multiple of the value of X+Y at the rear end of the encoding unit, the codeword length of the block code and the new modulation method set are necessary for mapping Adjust the number of bits.

Description

데이터 처리방법, 프리코딩 방법, 통신장치{DATA PROCESSING, PRECODING METHOD AND COMMUNICATION DEVICE}Data processing method, precoding method, communication device {DATA PROCESSING, PRECODING METHOD AND COMMUNICATION DEVICE}

(관련 출원에 관한 언급) 2013년 1월 11일에 출원된 일본국 특허출원 2013-003905호, 2013년 2월 22일에 출원된 일본국 특허출원 2013-033353호 및 2013년 9월 20일에 출원된 일본국 특허출원 2013-195166호에 포함되는 특허청구범위, 명세서, 도면 및 요약서의 개시 내용은 모두 본원에 원용된다.(Reference to related applications) Japanese Patent Application No. 2013-003905 filed on January 11, 2013, Japanese Patent Application No. 2013-033353 filed on February 22, 2013 and September 20, 2013 All the disclosure contents of the claims, specifications, drawings, and abstracts included in the filed Japanese Patent Application No. 2013-195166 are incorporated herein by reference.

본 발명은 데이터 처리방법, 프리코딩 방법 및 통신장치에 관한 것이다.The present invention relates to a data processing method, a precoding method and a communication device.

종래, 멀티 안테나를 이용한 통신방법으로 예를 들어 MIMO(Multiple-Input Multiple-Output)라고 불리는 통신방법이 있다.Conventionally, as a communication method using a multi-antenna, for example, there is a communication method called MIMO (Multiple-Input Multiple-Output).

MIMO로 대표되는 멀티 안테나 통신에서는 1 이상의 계열의 송신데이터를 변조해, 각 변조신호를 다른 안테나로부터 동일주파수(공통의 주파수)를 이용해 동시에 송신함으로써 데이터의 수신 품질을 높이거나 및/또는 (단위 시간당의)데이터의 통신속도를 높이거나 할 수 있다.In multi-antenna communication typified by MIMO, one or more series of transmission data is modulated and each modulated signal is simultaneously transmitted from different antennas using the same frequency (common frequency) to improve data reception quality and/or (per unit time). )) You can increase the data communication speed.

도 72는 공간 다중 MIMO 방식의 개요를 설명하는 도면이다. 도면의 MIMO 방식은 송신안테나 수 2(TX1, TX2), 수신안테나 수 2(RX1, RX2), 송신변조신호(송신 스트림) 수 2일 때의 송수신장치의 구성의 일례를 나타내고 있다.72 is a diagram for explaining an outline of a spatial multiplexing MIMO scheme. The MIMO method in the figure shows an example of the configuration of a transceiver device when the number of transmit antennas is 2 (TX1, TX2), the number of receive antennas is 2 (RX1, RX2), and the number of transmit modulated signals (transmission streams) is 2.

송신장치는 신호생성부 및 무선처리부를 갖는다.The transmitting apparatus has a signal generating unit and a radio processing unit.

신호생성부는 데이터를 통신로 부호화하고, MIMO 프리코딩 처리를 실행하여, 동일주파수(공통의 주파수)를 이용하여 동시에 송신할 수 있는 2개의 송신신호 z1(t) 및 z2(t)를 생성한다. 무선처리부는 필요에 따라서 개개의 송신신호를 주파수 방향으로 다중화하며, 즉, 멀티 캐리어화(예를 들어 OFDM 방식))하며, 또, 수신장치가 전송로 왜곡이나, 주파수 오프셋, 위상 왜곡 등의 추정을 하기 위한 파일럿신호를 삽입한다(단, 파일럿신호는 다른 왜곡 등을 추정해도 좋고, 또, 파일럿신호를 수신장치가 신호 검출을 위해 이용해도 좋다. 또, 파일럿신호의 수신장치에서의 사용형태는 이것에 한정된 것은 아니다). 송신안테나는 2개의 안테나(TX1 및 TX2)를 이용하여 z1(t) 및 z2(t)를 송신한다.The signal generator encodes data into a communication path, executes MIMO precoding processing, and generates two transmission signals z1(t) and z2(t) that can be simultaneously transmitted using the same frequency (common frequency). The radio processing unit multiplexes individual transmission signals in the frequency direction as needed, that is, multi-carrier (for example, OFDM method), and the receiving device estimates transmission path distortion, frequency offset, phase distortion, etc. (However, the pilot signal may estimate other distortion, etc., and the pilot signal may be used by the receiving device for signal detection. Also, the usage form of the pilot signal in the receiving device is as follows: but not limited to this). The transmit antenna transmits z1(t) and z2(t) using two antennas TX1 and TX2.

수신장치는 수신안테나(RX1 및 RX2), 무선처리부, 채널변동 추정부 및 신호처리부를 포함한다. 수신안테나(RX1)는 송신장치의 2개의 송신안테나(TX1 및 TX2)로부터 송신된 신호를 수신한다. 채널변동 추정부는 파일럿신호를 이용하여 채널변동치를 추정하고, 채널변동의 추정치를 신호처리부에 공급한다. 신호처리부는 2개의 수신안테나에서 수신한 신호와 추정된 채널치에 의거하여 z1(t) 및 z2(t)에 포함되는 데이터를 복원하고 이것을 1개의 수신데이터로서 얻는다. 단, 수신데이터는 「0」 「1」의 경판정치라도 좋고, 대수 우도 또는 대수 우도 비 등의 연판정치라도 좋다.The reception apparatus includes reception antennas RX1 and RX2, a radio processing unit, a channel change estimation unit, and a signal processing unit. The receiving antenna RX1 receives signals transmitted from the two transmitting antennas TX1 and TX2 of the transmitting device. The channel variation estimator estimates the channel variation using the pilot signal, and supplies the estimated channel variation to the signal processing unit. The signal processing unit recovers data included in z1(t) and z2(t) based on the signals received from the two reception antennas and the estimated channel values, and obtains this as one reception data. However, the received data may be a hard decision value of "0" or "1", or a soft decision value such as log likelihood or log likelihood ratio.

또, 부호화방법으로 터보 부호나 LDPC(Low-Density Parity-Check) 부호 등의 여러 가지의 부호화방법이 이용되고 있다(비 특허문헌 1, 비 특허문헌 2).In addition, various coding methods such as turbo coding and LDPC (Low-Density Parity-Check) coding are used as coding methods (Non-Patent Document 1 and Non-Patent Document 2).

R. G. Gallager, “Low-densityparity-check codes,” IRE Trans. Inform. Theory, IT-8, pp-21-28, 1962.R. G. Gallager, “Low-densityparity-check codes,” IRE Trans. Inform. Theory, IT-8, pp-21-28, 1962. “Performance analysis and design optimization of LDPC-coded MIMO OFDM systems” IEEE Trans. Signal Processing. , vol. 52, no. 2, pp. 348-361, Feb. 2004.“Performance analysis and design optimization of LDPC-coded MIMO OFDM systems” IEEE Trans. Signal Processing. , vol. 52, no. 2, pp. 348-361, Feb. 2004. C. Douillard, and C. Berrou, “Turbo codes with rate-m/(m+1) constituent convolutional codes, ” IEEE Trans. Commun., vol. 53, no. 10, pp. 1630-1638, Oct. 2005.C. Douillard, and C. Berrou, “Turbo codes with rate-m/(m+1) constituent convolutional codes,” IEEE Trans. Commun., vol. 53, no. 10, pp. 1630-1638, Oct. 2005. C. Berrou, “The ten-year-old turbo codes are entering into service, ”IEEE Communication Magazine, vol. 41, no. 8, pp. 110-116, Aug. 2003.C. Berrou, “The ten-year-old turbo codes are entering into service,” IEEE Communication Magazine, vol. 41, no. 8, pp. 110-116, Aug. 2003. DVB Document A122, Framing structure, channel coding and modulation for a second generation digital terrestrial television broadcasting syste, m (DVB-T2), June 2008.DVB Document A122, Framing structure, channel coding and modulation for a second generation digital terrestrial television broadcasting system, m (DVB-T2), June 2008. D. J. C. Mackay, “Good error-correcting codes based on very sparse matrices, ” IEEE Trans. Inform. Theory, vol. 45, no. 2, pp399-431, March 1999.D. J. C. Mackay, “Good error-correcting codes based on very sparse matrices,” IEEE Trans. Inform. Theory, vol. 45, no. 2, pp399-431, March 1999. S.M.Alamouti, “A simple transmit diversity technique for wireless communications, ”IEEE J. Select. Areas Commun., vol. 16, no. 8, pp. 1451-1458, Oct 1998.S.M.Alamouti, “A simple transmit diversity technique for wireless communications,” IEEE J. Select. Areas Commun., vol. 16, no. 8, pp. 1451-1458, Oct 1998. V. Tarokh, H. Jafrkhani, and A.R.Calderbank, “Space-time block coding for wireless communications: Performance results, ”IEEE J. Select. Areas Commun., vol. 17, no. 3, no. 3, pp. 451-460, March 1999.V. Tarokh, H. Jafrkhani, and A.R. Calderbank, “Space-time block coding for wireless communications: Performance results,” IEEE J. Select. Areas Commun., vol. 17, no. 3, no. 3, pp. 451-460, March 1999.

본 발명의 목적은 MIMO 방식을 이용한 때에 LDPC 부호 등의 부호화 방법을 적용한 상태에서의 실장 상의 과제를 해결하는 데 있으며, 더 구체적으로는 데이터 통신을 위한 송수신 방법 및 장치를 제공하는 데 있다.SUMMARY OF THE INVENTION An object of the present invention is to solve a problem in implementation in a state in which an encoding method such as an LDPC code is applied when a MIMO method is used, and more specifically, to provide a transmission/reception method and apparatus for data communication.

본 발명에 관한 데이터 처리방법은 K비트의 정보 비트 열로부터 N비트의 부호어인 제 1 비트 열(503)을 출력하는 부호화스텝과, 입력된 제 2 비트 열 중 제 1 복소신호 s1을 생성하기 위한 제 1 비트 수 X와 제 2 복소신호 s2를 생성하기 위한 제 2 비트 수 Y로부터 얻어지는 비트 수 (X+Y)비트 열을 이용하여 제 1 복소신호 s1과 제 2 복소신호 s2를 생성하는 매핑스텝과, 상기 부호화스텝 후, 상기 매핑스텝의 전에 상기 제 2 비트 열의 길이가 상기 비트 수 (X+Y)의 배수가 되도록 제 1 비트 열을 조정하여 출력하는 비트길이 조정스텝을 포함한다.The data processing method according to the present invention comprises an encoding step of outputting a first bit string 503 that is an N-bit codeword from a K-bit information bit string, and generating a first complex signal s1 from an input second bit string. A mapping step of generating a first complex signal s1 and a second complex signal s2 using a bit number (X+Y) bit string obtained from the first number of bits X and a second number of bits Y for generating a second complex signal s2; and a bit length adjustment step of adjusting and outputting the first bit string so that the length of the second bit string is a multiple of the number of bits (X+Y) after the encoding step and before the mapping step.

데이터를 처리함에 있어 본 발명의 바람직한 데이터 통신을 위한 송신방법은, 제 1 부호화율 및 제 1 부호길이를 이용해서 제 1 정보를 부호화하여 제 1 부호화 데이터 계열을 생성하고, 상기 제 1 부호화율 및 상기 제 1 부호길이와는 다른 제 2 부호길이를 이용해서 제 2 정보를 부호화하여 제 2 부호화 데이터 계열을 생성하며, 제 1 16QAM(Quadrature Amplitude Modulation) 방식으로 정해지는 16개의 신호점에 상기 제 1 부호화 데이터 계열을 매핑하여 제 1 변조 심벌 계열을 생성하고, 제 2 16QAM 방식으로 정해지는 16개의 신호점에 상기 제 2 부호화 데이터 계열을 매핑하여 제 2 변조 심벌 계열을 생성하며, 송신장치와 수신장치와의 사이에서 기지(旣知)의 심벌 군(group)인 파일럿심벌 군을 생성하고, 상기 제 1 변조 심벌 계열 및 상기 파일럿심벌 군에 의거하여 제 1 OFDM(Orthogonal Frequency Division Multiplexing) 심벌을 생성하며, 상기 제 2 변조 심벌 계열 및 상기 파일럿심벌 군에 의거하여 제 2 OFDM 심벌을 생성하고, 상기 제 1 OFDM 심벌 및 상기 제 2 OFDM 심벌에 의거하여 생성된 신호를 송신하며, 상기 제 1 16QAM 방식으로 정해지는 16개의 신호점 및 상기 제 2 16QAM 방식으로 정해지는 16개의 신호점은 실축(實軸) 및 허축(虛軸)을 가지는 I/Q 평면에 있어서 인접하는 신호점 사이의 거리가 비균일하고, 상기 제 1 16QAM 방식으로 정해지는 16개의 신호점은 상기 I/Q 평면에 있어서 제 1 배치 패턴을 가지며, 상기 제 2 16QAM 방식으로 정해지는 16개의 신호점은 상기 I/Q 평면에 있어서 상기 제 1 배치 패턴과는 다른 제 2 배치 패턴을 가진다.In processing data, the preferred transmission method for data communication of the present invention encodes first information using a first encoding rate and a first code length to generate a first encoded data sequence, and includes the first encoding rate and The second information is encoded using a second code length different from the first code length to generate a second encoded data sequence, and the first information is generated at 16 signal points determined by the first 16 QAM (Quadrature Amplitude Modulation) method. A first modulated symbol sequence is generated by mapping the coded data sequence, the second coded data sequence is mapped to 16 signal points determined by a second 16QAM scheme to generate a second modulated symbol sequence, and a transmitter and a receiver A pilot symbol group, which is a known symbol group, is generated between and, and a first OFDM (Orthogonal Frequency Division Multiplexing) symbol is generated based on the first modulation symbol sequence and the pilot symbol group. , generates a second OFDM symbol based on the second modulation symbol sequence and the pilot symbol group, and transmits a signal generated based on the first OFDM symbol and the second OFDM symbol, in the first 16QAM scheme The 16 signal points determined by the second 16QAM method and the 16 signal points determined by the second 16QAM method have non-uniform distances between adjacent signal points in the I/Q plane having real and imaginary axes. , The 16 signal points determined by the first 16QAM scheme have a first arrangement pattern in the I/Q plane, and the 16 signal points determined by the second 16QAM scheme have the first arrangement pattern in the I/Q plane. It has a 2nd arrangement|positioning pattern different from the 1st arrangement|positioning pattern.

데이터를 처리함에 있어 본 발명의 바람직한 데이터 통신을 위한 수신방법은, 제 1 OFDM(Orthogonal Frequency Division Multiplexing) 심벌 및 제 2 OFDM 심벌을 포함하는 신호를 수신하고, 상기 제 1 OFDM 심벌 및 상기 제 2 OFDM 심벌로부터 파일럿심벌 군을, 상기 제 1 OFDM 심벌로부터 제 1 변조 심벌 계열을, 상기 제 2 OFDM 심벌로부터 제 2 변조 심벌 계열을 각각 추출하며, 상기 파일럿심벌 군은 송신장치와 수신장치와의 사이에서 기지(旣知)의 심벌 군이고, 상기 파일럿심벌 군에 의거하여 제 1 16QAM(Quadrature Amplitude Modulation) 방식으로 정해지는 16개의 신호점에 매핑된 상기 제 1 변조 심벌 계열을 복조하여 제 1 부호화 데이터 계열을 생성하며, 상기 파일럿심벌 군에 의거하여 제 2 16QAM 방식으로 정해지는 16개의 신호점에 매핑된 상기 제 2 변조 심벌 계열을 복조하여 제 2 부호화 데이터 계열을 생성하고, 제 1 부호화율 및 제 1 부호길이를 이용해서 상기 제 1 부호화 데이터 계열을 복호하여 제 1 정보를 생성하고, 상기 제 1 부호화율 및 상기 제 1 부호길이와는 다른 제 2 부호길이를 이용해서 상기 제 2 부호화 데이터 계열을 복호하여 제 2 정보를 생성하며, 상기 제 1 16QAM 방식으로 정해지는 16개의 신호점 및 상기 제 2 16QAM 방식으로 정해지는 16개의 신호점은 실축 및 허축을 가지는 I/Q 평면에 있어서 인접하는 신호점 사이의 거리가 비균일하고, 상기 제 1 16QAM 방식으로 정해지는 16개의 신호점은 상기 I/Q 평면에 있어서 제 1 배치 패턴을 가지며, 상기 제 2 16QAM 방식으로 정해지는 16개의 신호점은 상기 I/Q 평면에 있어서 상기 제 1 배치 패턴과는 다른 제 2 배치 패턴을 가진다.In processing data, the preferred reception method for data communication of the present invention receives a signal including a first OFDM symbol and a second OFDM symbol, and the first OFDM symbol and the second OFDM symbol. A pilot symbol group is extracted from the symbol, a first modulated symbol sequence is extracted from the first OFDM symbol, and a second modulated symbol sequence is extracted from the second OFDM symbol, and the pilot symbol group is transmitted between a transmitter and a receiver. It is a known symbol group, and demodulates the first modulation symbol sequence mapped to 16 signal points determined by the first 16 QAM (Quadrature Amplitude Modulation) method based on the pilot symbol group to demodulate the first encoded data sequence. generates a second coded data sequence by demodulating the second modulation symbol sequence mapped to 16 signal points determined by a second 16QAM scheme based on the pilot symbol group to generate a second coded data sequence, a first coding rate and a first The first encoded data series is decoded using the code length to generate first information, and the second encoded data series is decoded using the first encoding rate and a second code length different from the first code length. to generate second information, and the 16 signal points determined by the first 16QAM method and the 16 signal points determined by the second 16QAM method are between adjacent signal points in an I/Q plane having a real axis and an imaginary axis. is non-uniform, the 16 signal points determined by the first 16QAM method have a first arrangement pattern in the I/Q plane, and the 16 signal points determined by the second 16QAM method are the I/Q points. It has a 2nd arrangement|positioning pattern different from the said 1st arrangement|positioning pattern in a Q plane.

데이터를 처리함에 있어 본 발명의 바람직한 데이터 통신을 위한 수신장치는, 제 1 OFDM(Orthogonal Frequency Division Multiplexing) 심벌 및 제 2 OFDM 심벌을 포함하는 신호를 수신하는 수신 회로와, 상기 제 1 OFDM 심벌 및 상기 제 2 OFDM 심벌로부터 파일럿심벌 군을, 상기 제 1 OFDM 심벌로부터 제 1 변조 심벌 계열을, 상기 제 2 OFDM 심벌로부터 제 2 변조 심벌 계열을 각각 추출하며, 상기 파일럿심벌 군은 송신장치와 수신장치와의 사이에서 기지(旣知)의 심벌 군인 OFDM 심벌 처리 회로와, 상기 파일럿심벌 군에 의거하여 제 1 16QAM(Quadrature Amplitude Modulation)방식으로 정해지는 16개의 신호점에 매핑된 상기 제 1 변조 심벌 계열을 복조해서 제 1 부호화 데이터 계열을, 제 2 16QAM 방식으로 정해지는 16개의 신호점에 매핑된 상기 제 2 변조 심벌 계열을 복조해서 제 2 부호화 데이터 계열을 각각 생성하는 디매핑 회로와, 제 1 부호화율 및 제 1 부호길이를 이용해서 상기 제 1 부호화 데이터 계열을 복호하여 제 1 정보를 생성하고, 상기 제 1 부호화율 및 상기 제 1 부호길이와는 다른 제 2 부호길이를 이용해서 상기 제 2 부호화 데이터 계열을 복호하여 제 2 정보를 생성하는 복호 회로를 구비하며, 상기 제 1 16QAM 방식으로 정해지는 16개의 신호점 및 상기 제 2 16QAM 방식으로 정해지는 16개의 신호점은 실축 및 허축을 가지는 I/Q 평면에 있어서 인접하는 신호점 사이의 거리가 비균일하고, 상기 제 1 16QAM 방식으로 정해지는 16개의 신호점은 상기 I/Q 평면에 있어서 제 1 배치 패턴을 가지며, 상기 제 2 16QAM 방식으로 정해지는 16개의 신호점은 상기 I/Q 평면에 있어서 상기 제 1 배치 패턴과는 다른 제 2 배치 패턴을 가진다.In processing data, a preferred data communication receiving apparatus of the present invention includes a receiving circuit for receiving a signal including a first OFDM symbol and a second OFDM symbol, the first OFDM symbol and the A pilot symbol group is extracted from a second OFDM symbol, a first modulated symbol sequence is extracted from the first OFDM symbol, and a second modulated symbol sequence is extracted from the second OFDM symbol, and the pilot symbol group includes a transmitter and a receiver. The first modulation symbol sequence mapped to 16 signal points determined by the first 16QAM (Quadrature Amplitude Modulation) method based on the OFDM symbol processing circuit and the pilot symbol group a demapping circuit that demodulates a first coded data sequence and demodulates the second modulated symbol sequence mapped to 16 signal points determined by a second 16QAM scheme to generate a second coded data sequence; and decoding the first encoded data sequence using a first code length to generate first information, and using a second code length different from the first encoding rate and the first code length to generate the second encoded data and a decoding circuit for decoding a sequence to generate second information, wherein 16 signal points determined by the first 16QAM method and 16 signal points determined by the second 16QAM method are I/Q having real and imaginary axes The distance between adjacent signal points in a plane is non-uniform, and the 16 signal points determined by the first 16QAM scheme have a first arrangement pattern in the I/Q plane, and are determined by the second 16QAM scheme. The 16 signal points have a second arrangement pattern different from the first arrangement pattern in the I/Q plane.

본 발명에 관한 데이터 처리방법에 의하면 MIMO 방식을 이용한 때에 LDPC부호 등의 부호화방법을 적용한 상태에서의 실장 상의 과제에 공헌할 수 있다.According to the data processing method according to the present invention, when the MIMO method is used, it is possible to contribute to the problem of implementation in a state in which an encoding method such as an LDPC code is applied.

도 1은 I-Q 평면에서의 QPSK의 신호점 배치의 예,
도 2는 I-Q 평면에서의 16QAM의 신호점 배치의 예,
도 3은 I-Q 평면에서의 64QAM의 신호점 배치의 예,
도 4는 I-Q 평면에서의 256QAM의 신호점 배치의 예,
도 5는 송신장치의 구성의 예,
도 6은 송신장치의 구성의 예,
도 7은 송신장치의 구성의 예,
도 8은 신호처리부의 구성의 예,
도 9는 프레임 구성의 예,
도 10은 I-Q 평면에서의 16QAM의 신호점 배치의 예,
도 11은 I-Q 평면에서의 64QAM의 신호점 배치의 예,
도 12는 I-Q 평면에서의 신호점 배치의 예,
도 13은 I-Q 평면에서의 신호점 배치의 예,
도 14는 I-Q 평면에서의 신호점 배치의 예,
도 15는 I-Q 평면에서의 신호점 배치의 예,
도 16은 I-Q 평면에서의 신호점 배치의 예,
도 17은 I-Q 평면에서의 신호점 배치의 예,
도 18은 I-Q 평면에서의 신호점 배치의 예,
도 19는 I-Q 평면에서의 신호점 배치의 예,
도 20은 I-Q 평면에서의 신호점 배치의 예,
도 21은 I-Q평면의 제 1 상한에서의 신호점 배치의 예,
도 22는 I-Q평면의 제 2 상한에서의 신호점 배치의 예,
도 23은 I-Q평면의 제 3 상한에서의 신호점 배치의 예,
도 24는 I-Q평면의 제 4 상한에서의 신호점 배치의 예,
도 25는 I-Q평면의 제 1 상한에서의 신호점 배치의 예,
도 26은 I-Q평면의 제 2 상한에서의 신호점 배치의 예,
도 27은 I-Q평면의 제 3 상한에서의 신호점 배치의 예,
도 28은 I-Q평면의 제 4 상한에서의 신호점 배치의 예,
도 29는 I-Q평면의 제 1 상한에서의 신호점 배치의 예,
도 30은 I-Q평면의 제 2 상한에서의 신호점 배치의 예,
도 31은 I-Q평면의 제 3 상한에서의 신호점 배치의 예,
도 32는 I-Q평면의 제 4 상한에서의 신호점 배치의 예,
도 33은 I-Q평면의 제 1 상한에서의 신호점 배치의 예,
도 34는 I-Q평면의 제 2 상한에서의 신호점 배치의 예,
도 35는 I-Q평면의 제 3 상한에서의 신호점 배치의 예,
도 36은 I-Q평면의 제 4 상한에서의 신호점 배치의 예,
도 37은 I-Q평면의 제 1 상한에서의 신호점 배치의 예,
도 38은 I-Q평면의 제 2 상한에서의 신호점 배치의 예,
도 39는 I-Q평면의 제 3 상한에서의 신호점 배치의 예,
도 40은 I-Q평면의 제 4 상한에서의 신호점 배치의 예,
도 41은 I-Q평면의 제 1 상한에서의 신호점 배치의 예,
도 42는 I-Q평면의 제 2 상한에서의 신호점 배치의 예,
도 43은 I-Q평면의 제 3 상한에서의 신호점 배치의 예,
도 44는 I-Q평면의 제 4 상한에서의 신호점 배치의 예,
도 45는 I-Q평면의 제 1 상한에서의 신호점 배치의 예,
도 46은 I-Q평면의 제 2 상한에서의 신호점 배치의 예,
도 47은 I-Q평면의 제 3 상한에서의 신호점 배치의 예,
도 48은 I-Q평면의 제 4 상한에서의 신호점 배치의 예,
도 49는 I-Q평면의 제 1 상한에서의 신호점 배치의 예,
도 50은 I-Q평면의 제 2 상한에서의 신호점 배치의 예,
도 51은 I-Q평면의 제 3 상한에서의 신호점 배치의 예,
도 52는 I-Q평면의 제 4 상한에서의 신호점 배치의 예,
도 53은 송신안테나와 수신안테나의 관계를 나타내는 도면,
도 54는 수신장치의 구성의 예,
도 55는 I-Q 평면에서의 신호점 배치의 예,
도 56은 I-Q 평면에서의 신호점 배치의 예,
도 57은 실시형태 1의 송신장치의 변조신호를 생성하는 부분의 구성도,
도 58은 변조신호를 생성하는 방법의 플로차트,
도 59는 실시형태 1의 비트길이 조정처리의 플로차트,
도 60은 실시형태 2의 변조부의 구성,
도 61은 패리티 검사행렬의 예,
도 62는 부분행렬의 구성 예,
도 63은 부호화부(502LA)에서 실행되는 LDPC부호화처리의 플로차트,
도 64는 상기 아큐므레이트 처리를 실현하는 구성의 예의 도면,
도 65는 실시형태 2의 비트길이 조정처리의 플로차트,
도 66은 조정용 비트 열의 생성방법의 예,
도 67은 조정용 비트 열의 생성방법의 예,
도 68은 조정용 비트 열의 생성방법의 예,
도 69는 비트길이 조정부가 생성하는 조정비트 열의 변형 예,
도 70은 비트길이 조정부가 생성하는 조정비트 열의 변형 예,
도 71은 실시형태 2에 관한 발명의 착안의 하나를 설명하는 도면,
도 72는 MIMO 시스템의 개요도,
도 73은 실시형태 3의 변조부의 구성도,
도 74는 비트 인터리버(502BI)의 동작을 출력되는 비트 열에서 설명하는 도면,
도 75는 비트 인터리버(502)의 실장 예,
도 76은 비트길이 조정처리의 예,
도 77은 부가하는 비트 열의 예를 나타내는 도면,
도 78은 비트 열 조정부의 삽입의 예,
도 79는 변조부 구성의 변형 예,
도 80은 실시형태 4의 변조부의 구성도,
도 81은 처리를 나타내는 플로차트,
도 82는 BBFRAME의 길이 K비트와 확보되는 TmpPadNum의 길이의 관계를 나타내는 도면,
도 83은 도 80과는 다른 변조부의 구성도,
도 84는 비트 열(501~8003)의 비트길이를 설명하는 도면,
도 85는 수신장치의 비트 열 복호부의 예,
도 86은 비트 열 조정부의 입출력을 설명하는 도
도 87은 수신장치의 비트 열 복호부의 예,
도 88은 수신장치의 비트 열 복호부의 예,
도 89는 실시형태 6의 처리를 개념적에서 설명하는 도면,
도 90은 송신장치 및 수신장치의 관계를 나타내는 도면,
도 91은 송신 측의 변조부의 구성의 예,
도 92는 각 비트 열의 비트길이를 나타내는 도면,
도 93은 도 91과는 다른 송신 측의 변조부의 구성도,
도 94는 각 비트 열의 비트길이를 나타내는 도면,
도 95는 각 비트 열의 비트길이를 나타내는 도면,
도 96은 수신장치의 비트 열 복호부의 예,
도 97은 프리코딩 관련의 처리를 실행하는 부분의 도면,
도 98은 프리코딩 관련의 처리를 실행하는 부분의 도면,
도 99는 신호처리부의 구성의 일례,
도 100은 2개의 스트림을 송신하는 경우의 시간-주파수에서의 프레임 구성의 일례,
도 101 (A)는 출력되는 제 1 비트 열(503)의 모습을 나타내는 도면, (B) 출력되는 제 2 비트 열(5703)의 모습을 나타내는 도면,
도 102는 (A) 출력되는 제 1 비트 열(503)의 모습을 나타내는 도면, (B) 출력되는 제 2 비트 열(5703)의 모습을 나타내는 도면,
도 103은 (A) 출력되는 제 1 비트 열(503Λ)의 모습을 나타내는 도면, (B)는 출력되는 비트길이 조정 후의 비트 열(7303)의 모습을 나타내는 도면,
도 104 (A)는 출력되는 제 1 비트 열(503')(또는 503Λ)의 모습을 나타내는 도면, (B)는 출력되는 비트길이 조정 후의 비트 열(8003)의 모습을 나타내는 도면,
도 105 (A)는 출력되는 N비트의 부호어(503)의 모습을 나타내는 도면, (B)는 출력되는 N-PunNum비트의 데이터 열(9102)의 모습을 나타내는 도면,
도 106은 프레임 구성의 개요,
도 107은 동일 시각에 2 종류 이상의 신호가 존재하는 예,
도 108은 송신장치의 구성의 일례,
도 109는 프레임 구성의 예,
도 110은 수신장치의 구성의 예,
도 111은 I-Q 평면에서의 16QAM의 신호점 배치의 예,
도 112는 I-Q 평면에서의 64QAM의 신호점 배치의 예,
도 113은 I-Q 평면에서의 256QAM의 신호점 배치의 예,
도 114는 I-Q 평면에서의 16QAM의 신호점 배치의 예,
도 115는 I-Q 평면에서의 64QAM의 신호점 배치의 예,
도 116은 I-Q 평면에서의 256QAM의 신호점 배치의 예,
도 117은 송신장치의 구성의 일례,
도 118은 수신장치의 구성의 일례,
도 119는 I-Q 평면에서의 16QAM의 신호점 배치의 예,
도 120은 I-Q 평면에서의 64QAM의 신호점 배치의 예,
도 121은 I-Q 평면에서의 256QAM의 신호점 배치의 예,
도 122는 송신장치의 구성의 일례,
도 123은 프레임 구성의 일례,
도 124는 수신장치의 구성의 일례,
도 125는 송신장치의 구성의 일례,
도 126은 프레임 구성의 일례,
도 127은 수신장치의 구성의 일례,
도 128은 시공간블록부호(Space-Time Block Codes)를 이용한 전송방법을 설명하는 도면,
도 129는 송신장치의 구성의 일례,
도 130은 송신장치의 구성의 일례,
도 131은 송신장치의 구성의 일례,
도 132는 송신장치의 구성의 일례,
도 133은 시공간블록부호(Space-Time Block Codes)를 이용한 전송방법을 설명하는 도면이다.
1 is an example of the arrangement of the signal points of QPSK in the IQ plane;
2 is an example of a signal point arrangement of 16QAM in the IQ plane;
3 is an example of a signal point arrangement of 64QAM in the IQ plane;
4 is an example of 256QAM signal point arrangement in the IQ plane;
5 is an example of the configuration of the transmitter;
6 is an example of the configuration of the transmitter;
7 is an example of the configuration of the transmitter;
8 is an example of the configuration of a signal processing unit;
9 is an example of a frame configuration;
10 is an example of a signal point arrangement of 16QAM in the IQ plane;
11 is an example of a signal point arrangement of 64QAM in the IQ plane;
12 is an example of signal point arrangement in the IQ plane;
13 is an example of signal point arrangement in the IQ plane;
14 is an example of signal point arrangement in the IQ plane;
15 is an example of signal point arrangement in the IQ plane;
16 is an example of signal point arrangement in the IQ plane;
17 is an example of signal point arrangement in the IQ plane;
18 is an example of signal point arrangement in the IQ plane;
19 is an example of signal point arrangement in the IQ plane;
20 is an example of signal point arrangement in the IQ plane;
21 is an example of the arrangement of signal points in the first upper limit of the IQ plane;
22 is an example of the arrangement of signal points in the second upper limit of the IQ plane;
23 is an example of the arrangement of signal points in the third upper limit of the IQ plane;
24 is an example of the arrangement of signal points in the fourth upper limit of the IQ plane;
25 is an example of the arrangement of signal points in the first upper limit of the IQ plane;
26 is an example of the arrangement of signal points in the second upper limit of the IQ plane;
27 is an example of the arrangement of signal points in the third upper limit of the IQ plane;
28 is an example of the arrangement of signal points in the fourth upper limit of the IQ plane;
29 is an example of the arrangement of signal points in the first upper limit of the IQ plane;
30 is an example of the arrangement of signal points in the second upper limit of the IQ plane;
31 is an example of the arrangement of signal points in the third upper limit of the IQ plane;
32 is an example of the arrangement of signal points in the fourth upper limit of the IQ plane;
33 is an example of the arrangement of signal points in the first upper limit of the IQ plane;
34 is an example of the arrangement of signal points in the second upper limit of the IQ plane;
35 is an example of the arrangement of signal points in the third upper limit of the IQ plane;
36 is an example of the arrangement of signal points in the fourth upper limit of the IQ plane;
37 is an example of the arrangement of signal points in the first upper limit of the IQ plane;
38 is an example of the arrangement of signal points in the second upper limit of the IQ plane;
39 is an example of the arrangement of signal points in the third upper limit of the IQ plane;
40 is an example of the arrangement of signal points in the fourth upper limit of the IQ plane;
41 is an example of the arrangement of signal points in the first upper limit of the IQ plane;
42 is an example of the arrangement of signal points in the second upper limit of the IQ plane;
43 is an example of the arrangement of signal points in the third upper limit of the IQ plane;
44 is an example of the arrangement of signal points in the fourth upper limit of the IQ plane;
45 is an example of the arrangement of signal points in the first upper limit of the IQ plane;
46 is an example of the arrangement of signal points in the second upper limit of the IQ plane;
47 is an example of the arrangement of signal points in the third upper limit of the IQ plane;
48 is an example of the arrangement of signal points in the fourth upper limit of the IQ plane;
49 is an example of the arrangement of signal points in the first upper limit of the IQ plane;
50 is an example of the arrangement of signal points in the second upper limit of the IQ plane;
51 is an example of the arrangement of signal points in the third upper limit of the IQ plane;
52 is an example of the arrangement of signal points in the fourth upper limit of the IQ plane;
53 is a diagram showing a relationship between a transmitting antenna and a receiving antenna;
54 is an example of the configuration of the receiving device;
55 is an example of signal point arrangement in the IQ plane;
56 is an example of signal point arrangement in the IQ plane;
Fig. 57 is a block diagram of a part for generating a modulated signal of the transmitting apparatus according to the first embodiment;
58 is a flowchart of a method for generating a modulated signal;
59 is a flowchart of bit length adjustment processing according to the first embodiment;
60 is a configuration of a modulation unit according to the second embodiment;
61 is an example of a parity check matrix;
62 is a configuration example of a sub-matrix;
63 is a flowchart of the LDPC encoding process executed by the encoding unit 502LA;
Fig. 64 is a diagram of an example of a configuration for realizing the accumulate processing;
Fig. 65 is a flowchart of bit length adjustment processing according to the second embodiment;
66 is an example of a method of generating a bit string for adjustment;
67 is an example of a method of generating a bit string for adjustment;
68 is an example of a method of generating a bit string for adjustment;
69 is a modified example of the adjustment bit string generated by the bit length adjustment unit;
70 is a modified example of the adjustment bit string generated by the bit length adjustment unit;
71 is a view for explaining one of the ideas of the invention according to the second embodiment;
72 is a schematic diagram of a MIMO system;
73 is a block diagram of a modulation unit according to the third embodiment;
74 is a diagram for explaining the operation of the bit interleaver 502BI in the output bit string;
75 is an example of mounting the bit interleaver 502;
76 is an example of bit length adjustment processing;
77 is a diagram showing an example of a bit string to be added;
78 is an example of insertion of a bit string adjustment unit;
79 is a modified example of the configuration of the modulator;
80 is a block diagram of a modulation unit according to the fourth embodiment;
81 is a flowchart showing processing;
82 is a diagram showing the relationship between the length of K bits of BBFRAME and the length of the secured TmpPadNum;
83 is a configuration diagram of a modulation unit different from that of FIG. 80;
84 is a view for explaining the bit length of bit strings 501 to 8003;
85 is an example of a bit string decoding unit of the receiving device;
86 is a diagram for explaining input and output of the bit string adjustment unit;
87 is an example of a bit string decoding unit of the receiving device;
88 is an example of a bit string decoding unit of the receiving device;
89 is a diagram conceptually explaining the processing of the sixth embodiment;
90 is a diagram showing a relationship between a transmitter and a receiver;
91 is an example of the configuration of a modulator on the transmission side;
92 is a diagram showing the bit length of each bit string;
93 is a block diagram of a modulator on the transmitting side different from that of FIG. 91;
94 is a diagram showing the bit length of each bit string;
95 is a diagram showing the bit length of each bit string;
96 is an example of a bit string decoding unit of the receiving device;
97 is a diagram of a part for executing precoding-related processing;
Fig. 98 is a diagram of a part for executing precoding-related processing;
99 is an example of the configuration of the signal processing unit;
100 is an example of a frame configuration in time-frequency in the case of transmitting two streams;
101 (A) is a diagram showing a state of an output first bit string 503, (B) a diagram showing a state of an outputting second bit string 5703;
102 is (A) a diagram showing a state of an outputted first bit string 503, (B) a diagram showing a state of an outputting second bit string 5703;
Fig. 103 is (A) a diagram showing the state of the outputted first bit string 503Λ, (B) is a diagram showing the state of the output bit string 7303 after adjusting the bit length;
104 (A) is a view showing the state of the output first bit stream 503' (or 503Λ), (B) is a view showing the state of the output bit stream 8003 after adjusting the bit length;
105 (A) is a diagram showing the state of the output N-bit codeword 503, (B) is a diagram showing the state of the output N-PunNum-bit data string 9102;
106 is an overview of the frame configuration;
107 is an example in which two or more types of signals exist at the same time;
108 is an example of the configuration of the transmitter;
109 is an example of a frame configuration;
110 is an example of the configuration of the receiving device;
111 is an example of signal point arrangement of 16QAM in the IQ plane;
112 is an example of the signal point arrangement of 64QAM in the IQ plane;
113 is an example of 256QAM signal point arrangement in the IQ plane;
114 is an example of signal point arrangement of 16QAM in the IQ plane;
115 is an example of a signal point arrangement of 64QAM in the IQ plane;
116 is an example of 256QAM signal point arrangement in the IQ plane;
117 is an example of the configuration of the transmitter;
118 is an example of the configuration of the receiving device;
119 is an example of signal point arrangement of 16QAM in the IQ plane;
120 is an example of a signal point arrangement of 64QAM in the IQ plane;
121 is an example of 256QAM signal point arrangement in the IQ plane;
122 is an example of the configuration of the transmitter;
123 is an example of a frame configuration;
124 is an example of the configuration of the receiving device;
125 is an example of the configuration of the transmitter;
126 is an example of a frame configuration;
127 is an example of the configuration of a receiving device;
128 is a view for explaining a transmission method using space-time block codes (Space-Time Block Codes);
129 is an example of the configuration of the transmitter;
130 is an example of the configuration of the transmitter;
131 is an example of the configuration of the transmitter;
132 is an example of the configuration of the transmitter;
133 is a view for explaining a transmission method using space-time block codes.

이하에서는 본원 발명의 각 실시형태의 설명에 앞서, 이후의 각 실시형태에서 설명하는 발명이 적용 가능한 송신방법 및 수신방법과 이들을 이용하는 송신장치 및 수신장치의 구성의 일례에 대해 설명한다.Hereinafter, prior to the description of each embodiment of the present invention, an example of a configuration of a transmission method and a reception method to which the invention described in each of the following embodiments can be applied and a transmission apparatus and a reception apparatus using the same will be described.

(구성 예 R1)(Configuration Example R1)

도 5는 기지국(방송국, 액세스포인트 등)의 송신장치에 있어서 전송방식의 전환이 가능한 때의 변조신호를 생성하는 부분의 구성의 일례를 나타내고 있다.Fig. 5 shows an example of the configuration of a portion for generating a modulated signal when a transmission method can be switched in a transmitting apparatus of a base station (broadcasting station, access point, etc.).

본 구성 예에서는 전환 가능한 전송방식의 하나로 2개의 스트림을 송신하는(MIMO(Multiple Input Multiple Output) 방식) 전송방법이 있는 것으로 한다.In this configuration example, it is assumed that there is a transmission method in which two streams are transmitted (Multiple Input Multiple Output (MIMO) method) as one of the switchable transmission methods.

기지국(방송국, 액세스포인트 등)의 송신장치가 2개의 스트림을 송신하는 경우의 전송방법에 대해서 도 5를 이용하여 설명한다.A transmission method in the case where a transmission apparatus of a base station (broadcasting station, access point, etc.) transmits two streams will be described with reference to FIG. 5 .

도 5의 부호화부(502)는 정보(501) 및 제어신호(512)를 입력으로 하여, 제어신호(512)에 포함되는 부호화율, 부호길이(블록길이)의 정보에 의거하여 부호화를 실시해서 부호화 후의 데이터(503)를 출력한다.The encoding unit 502 of FIG. 5 receives the information 501 and the control signal 512 as inputs, and performs encoding based on the information on the encoding rate and the code length (block length) included in the control signal 512. The encoded data 503 is output.

매핑부(504)는 부호화 후의 데이터(503), 제어신호(512)를 입력으로 한다. 그리고 제어신호(512)가 전송방식으로 2개의 스트림을 송신하는 것을 지정한 것으로 한다. 이에 더하여, 제어신호(512)가 2개의 스트림의 각 변조방식으로 변조방식 α와 변조방식 β를 지정한 것으로 한다. 또, 변조방식 α는 x비트의 데이터를 변조하는 변조방식, 변조방식 β는 y비트의 데이터를 변조하는 변조방식으로 한다(예를 들어 16QAM(16 Quadrature Amplitude Modulation)인 경우 4비트의 데이터를 변조하는 변조방식이며, 64QAM(64 Quadrature mplitude Modulation)인 경우 6비트의 데이터를 변조하는 변조방식이다).The mapping unit 504 receives the encoded data 503 and the control signal 512 as inputs. And, it is assumed that the control signal 512 specifies that two streams are transmitted as a transmission method. In addition, it is assumed that the control signal 512 designates the modulation method α and the modulation method β as the respective modulation methods of the two streams. In addition, modulation method α is a modulation method that modulates x-bit data, and modulation method β is a modulation method that modulates y-bit data (for example, in the case of 16 QAM (16 Quadrature Amplitude Modulation), 4-bit data is modulated. This is a modulation method that modulates 6-bit data in the case of 64QAM (64 Quadrature amplitude modulation).

그러면 매핑부(504)는 x+y비트의 데이터 중의 x비트의 데이터에 대해 변조방식 α로 변조해서 베이스밴드신호 s1(t)(505A)를 생성하여 출력하고, 또, 나머지의 y비트의 데이터의 데이터에 대해서 변조방식 β로 변조해서 베이스밴드신호 s2(t)(505B)를 출력한다(또, 도 5에서는 매핑부를 하나로 하고 있으나, 이와는 다른 구성으로 s1(t)를 생성하기 위한 매핑부와 s2(t)를 생성하기 위한 매핑부가 별도로 존재하고 있어도 좋다. 이때, 부호화 후의 데이터(503)는 s1(t)를 생성하기 위한 매핑부와 s2(t)를 생성하기 위한 매핑부로 구분되게 된다).Then, the mapping unit 504 modulates the x-bit data of the x+y-bit data by the modulation method α to generate and output the baseband signal s 1 (t) 505A, and also converts the remaining y-bit data The data is modulated by the modulation method β and a baseband signal s 2 (t) 505B is output. A mapping unit for generating s 2 (t) and s 2 (t) may exist separately, in this case, the encoded data 503 is a mapping unit for generating s 1 (t) and a mapping unit for generating s 2 (t). to be distinguished).

또, s1(t) 및 s2(t)는 복소수로 표현되며(단, 복소수, 실수 어느 것이라도 좋다). 또, t는 시간이다. 또, OFDM(Orthogonal Frequency Division Multiplexing) 등의 멀티 캐리어를 이용한 전송방식을 이용하고 있는 경우, s1 및 s2는 s1(f) 및 s2(f)와 같이 주파수 f의 함수, 또는, s1(t, f) 및 s2(t, f)와 같이 시간 t, 주파수 f의 함수로 생각할 수도 있다.Further, s 1 (t) and s 2 (t) are expressed by complex numbers (however, either a complex number or a real number may be used). Also, t is time. In addition, when a transmission method using a multi-carrier such as OFDM (Orthogonal Frequency Division Multiplexing) is used, s 1 and s 2 are functions of frequency f as in s 1 (f) and s 2 (f), or s It can also be thought of as a function of time t, frequency f, such as 1 (t, f) and s 2 (t, f).

이하에서는 베이스밴드신호, 프리코딩 행렬, 위상변경 등을 시간 t의 함수로서 설명하고 있으나, 주파수 f의 함수, 시간 t 및 주파수 f의 함수로 생각해도 좋다.Hereinafter, the baseband signal, the precoding matrix, the phase change, etc. are described as a function of time t, but it may be considered as a function of frequency f, time t and frequency f.

따라서, 베이스밴드신호, 프리코딩 행렬, 위상변경 등을 심벌번호 i의 함수로서 설명을 진행하는 경우도 있으나, 이 경우, 시간 t의 함수, 주파수 f의 함수, 시간 t 및 주파수 f의 함수로 생각하면 좋다.Therefore, there are cases where the baseband signal, the precoding matrix, and the phase change are explained as a function of the symbol number i, but in this case, it is considered as a function of time t, a function of frequency f, and a function of time t and frequency f good to do

즉, 심벌과 베이스밴드신호를 시간 축 방향으로 생성해서 배치해도 좋고, 주파수 축 방향으로 생성해서 배치해도 좋다. 또, 심벌과 베이스밴드신호를 시간 축 방향 및 주파수축 방향으로 생성해서 배치해도 좋다.That is, the symbol and the baseband signal may be generated and disposed in the time axis direction or may be generated and disposed in the frequency axis direction. Further, the symbol and the baseband signal may be generated and arranged in the direction of the time axis and the direction of the frequency axis.

파워 변경부(506A)(파워 조정부 506A)는 베이스밴드신호 s1(t)(505A) 및 제어신호(512)를 입력으로 하여, 제어신호(512)에 의거하여 실수 P1을 설정하고, P1×s1(t)를 파워변경 후의 신호(507A)로서 출력한다(또, P1을 실수로 하고 있으나 복소수라도 좋다).The power change unit 506A (power adjuster 506A) receives the baseband signal s 1 (t) 505A and the control signal 512 as inputs, and sets a real number P 1 based on the control signal 512, P 1 x s 1 (t) is output as the signal 507A after power change (note that P 1 is a real number, but may be a complex number).

마찬가지로, 파워 변경부(506B)(파워 조정부 506B)는 베이스밴드신호 s2(t)(505B) 및 제어신호(512)를 입력으로 하여 실수 P2를 설정하고, P2×s2(t)를 파워변경 후의 신호(507B)로서 출력한다(또, P2를 실수로 하고 있으나 복소수라도 좋다).Similarly, the power change unit 506B (power adjuster 506B) receives the baseband signal s 2 (t) 505B and the control signal 512 as inputs to set a real number P 2 , and P 2 ×s 2 (t) is output as the signal 507B after power change (note that P 2 is a real number, but may be a complex number).

가중 합성부(508)는 파워변경 후의 신호(507A), 파워변경 후의 신호(507B) 및 제어신호(512)를 입력으로 하여, 제어신호(512)에 의거하여 프리코딩 행렬 F(또는 F(i))를 설정한다. 슬롯번호(심벌번호)를 i로 하면 가중 합성부(508)는 이하의 연산을 실행한다.The weighted synthesis unit 508 receives the signal after power change 507A, the signal after power change 507B, and the control signal 512 as inputs, and based on the control signal 512, the precoding matrix F (or F(i) )) is set. When the slot number (symbol number) is i, the weighted synthesis unit 508 performs the following operation.

Figure 112022067201756-pat00001
Figure 112022067201756-pat00001

여기서, a(i), b(i), c(i), d(i)는 복소수로 표현할 수 있고(실수라도 좋다), a(i), b(i), c(i), d(i) 중 3개 이상이 0(제로)이어서는 안 된다. 또, 프리코딩 행렬은 i의 함수라도 좋고 i의 함수가 아니라도 좋다. 그리고 프리코딩 행렬이 i의 함수일 때 프리코딩 행렬이 슬롯번호(심벌번호)에 의해 바뀌게 된다.Here, a(i), b(i), c(i), and d(i) can be expressed as complex numbers (which may be real numbers), and a(i), b(i), c(i), d( 3 or more of i) must not be 0 (zero). Further, the precoding matrix may be a function of i or may not be a function of i. And when the precoding matrix is a function of i, the precoding matrix is changed by the slot number (symbol number).

그리고 가중 합성부(508)는 식 (R1)에서의 u1(i)를 가중합성 후의 신호(509A)로서 출력하고, 식 (R1)에서의 u2(i)를 가중합성 후의 신호(509B)로서 출력한다.Then, the weighted synthesis unit 508 outputs u1(i) in the formula (R1) as the signal 509A after weight synthesis, and outputs u2(i) in the equation (R1) as the signal 509B after weight synthesis. do.

파워 변경부(510A)는 가중합성 후의 신호(509A)(u1(i)) 및 제어신호(512)를 입력으로 하여, 제어신호(512)에 의거하여 실수 Q1을 설정해, Q1×u1(t)를 파워변경 후의 신호(511A)(z1(i))로서 출력한다(또, Q1을 실수로 하고 있으나, 복소수라도 좋다).The power change unit 510A receives the weighted synthesis signal 509A (u 1 (i)) and the control signal 512 as inputs, and sets a real number Q 1 based on the control signal 512, Q 1 × u 1 (t) is output as the signal 511A (z 1 (i)) after power change (although Q 1 is a real number, it may be a complex number).

같이 파워 변경부(510B)는 가중합성 후의 신호(509B)(u2(i)) 및 제어신호(512)를 입력으로 하여, 제어신호(512)에 의거하여 실수 Q2를 설정하고, Q2×u2(t)를 파워변경 후의 신호(511A)(z2(i))로서 출력한다(또, Q2를 실수로 하고 있으나 복소수라도 좋다).Similarly, the power change unit 510B receives the weighted synthesis signal 509B (u 2 (i)) and the control signal 512 as inputs, and sets a real number Q 2 based on the control signal 512, Q 2 xu 2 (t) is output as the signal 511A (z 2 (i)) after power change (note that Q 2 is a real number, but may be a complex number).

따라서 이하의 식이 성립한다.Therefore, the following expression holds.

Figure 112022067201756-pat00002
Figure 112022067201756-pat00002

다음에, 도 5와는 다른 2개의 스트림을 송신하는 경우의 전송방법에 대해 도 6을 이용하여 설명한다. 또, 도 6에 있어서 도 5와 동일하게 동작하는 것에 대해서는 동일 부호를 부여하고 있다.Next, a transmission method in the case of transmitting two streams different from that of FIG. 5 will be described with reference to FIG. Incidentally, in Fig. 6, the same reference numerals are assigned to those operating in the same manner as in Fig. 5 .

위상변경부(501)는 식 (R1)에서의 u2(i)를 가중합성 후의 신호(509B) 및 제어신호(512)를 입력으로 하여, 제어신호(512)에 의거하여 식 (R1)에서의 u2(i)를 가중합성 후의 신호(509B)의 위상을 변경한다. 따라서, 식 (R1)에서의 u2(i)를 가중합성 후의 신호(509B)의 위상을 변경한 후의 신호는 ejθ(i)×u2(i)로 나타내지고, ejθ(i)×u2(i)가 위상변경 후의 신호(602)로서 위상변경부(601)는 출력한다(j는 허수 단위). 또, 변경하는 위상의 값은 θ(i)와 같이 i의 함수인 것이 특징적인 부분이 된다.The phase change unit 501 receives the signal 509B and the control signal 512 after weight synthesis of u 2 (i) in the equation (R1), and based on the control signal 512, Change the phase of the signal 509B after weighting u 2 (i). Therefore, the signal after changing the phase of the signal 509B after weighting u 2 (i) in the formula (R1) is expressed as ejθ(i)×u 2 (i), and ejθ(i)×u 2 (i) is a signal 602 after the phase change, which is output by the phase change unit 601 (j is an imaginary number unit). In addition, a characteristic part is that the value of the phase to be changed is a function of i as in θ(i).

그리고 도 6의 파워 변경부(510A 및 510B)는 입력신호의 파워 변경을 각각 실시한다. 따라서, 도 6에서의 파워 변경부(510A 및 510B)의 각각의 출력 z1(i), z2(i)는 다음 식과 같이 표시된다.In addition, the power changing units 510A and 510B of FIG. 6 change the power of the input signal, respectively. Accordingly, the respective outputs z 1 (i) and z 2 (i) of the power changing units 510A and 510B in FIG. 6 are expressed as follows.

Figure 112022067201756-pat00003
Figure 112022067201756-pat00003

또, 식 (R3)을 실현하는 방법으로, 도 6과 다른 구성으로 도 7이 있다. 도 6과 도 7이 다른 점은 파워 변경부와 위상변경부의 순번이 바뀌어 있다는 점이다(파워 변경을 실행한다, 위상변경을 실행한다고 하는 기능 자신은 변하지 않는다). 이때, z1(i), z2(i)는 다음 식과 같이 표시된다.In addition, as a method of realizing the formula (R3), there is a configuration in FIG. 7 different from that in FIG. 6 . The difference between FIG. 6 and FIG. 7 is that the order of the power change unit and the phase change unit is reversed (the function itself of executing power change and phase change does not change). In this case, z 1 (i) and z 2 (i) are expressed as follows.

Figure 112022067201756-pat00004
Figure 112022067201756-pat00004

또, 식 (R3)의 z1(i)와 식 (R4)의 z1(i)는 동일하고, 또, 식 (R3)의 z2(i)와 식 (R4)의 z2(i)도 동일하다.In addition, z 1 (i) of formula (R3) and z 1 (i) of formula (R4) are the same, and z 2 (i) of formula (R3) and z 2 (i) of formula (R4) is also the same

식 (R3) 및 식 (R4)에서의 변경하는 위상의 값 θ(i)는 예를 들어 θ(i+1)-θ(i)가 고정치가 되도록 설정하면 직접파가 지배적인 전파의 전파환경에 있어서 수신장치는 양호한 데이터의 수신 품질을 얻을 수 있을 가능성이 크다. 단, 변경하는 위상의 값 θ(i)의 인가방법은 이 예에 한정되는 것은 아니다.The changing phase value θ(i) in equations (R3) and (R4) is, for example, set so that θ(i+1)-θ(i) is a fixed value, in the propagation environment of radio waves dominated by direct waves. Therefore, there is a high possibility that the receiving device can obtain good data reception quality. However, the method of applying the value θ(i) of the phase to be changed is not limited to this example.

도 8은 도 5 내지 도 7에서 얻은 신호 z1(i), z2(i)에 대해서 실행하는 신호처리부의 구성의 일례를 나타내고 있다.FIG. 8 shows an example of the configuration of a signal processing unit that is executed for the signals z 1 (i) and z 2 (i) obtained in FIGS. 5 to 7 .

삽입부(804A)는 신호 z1(i)(801A), 파일럿심벌(802A), 제어정보심벌(803A) 및 제어신호(512)를 입력으로 하여, 제어신호(512)에 포함되는 프레임 구성에 따라서, 신호(심벌) z1(i)(801A)에 파일럿심벌(802A) 및 제어정보심벌(803A)을 삽입하여 프레임 구성에 따른 변조신호(805A)를 출력한다.The inserting unit 804A receives the signal z 1 (i) 801A, the pilot symbol 802A, the control information symbol 803A, and the control signal 512 as inputs, so as to construct a frame included in the control signal 512. Accordingly, the pilot symbol 802A and the control information symbol 803A are inserted into the signal (symbol) z 1 (i) 801A to output the modulated signal 805A according to the frame configuration.

또, 파일럿심벌(802A) 및 제어정보심벌(803A)는 BPSK(Binary Phase Shift Keying)나 QPSK(Quadrature Phase Shift Keying) 등으로 변조된 심벌이다(다른 변조방식을 이용해도 좋다).In addition, the pilot symbol 802A and the control information symbol 803A are symbols modulated by BPSK (Binary Phase Shift Keying), QPSK (Quadrature Phase Shift Keying), or the like (other modulation schemes may be used).

무선부(806A)는 변조신호(805A) 및 제어신호(512)를 입력으로 하여, 제어신호(512)에 의거하여, 변조신호(805A)에 대해 주파수변환, 증폭 등의 처리를 실행하여(OFDM 방식을 이용하고 있을 때는 역 푸리에변환 등의 처리를 실행한다) 송신신호(807A)를 출력하며, 송신신호(807A)는 안테나(808A)로부터 전파로서 출력된다.The radio unit 806A receives the modulated signal 805A and the control signal 512 as inputs, and based on the control signal 512, performs frequency conversion, amplification, etc. processing on the modulated signal 805A (OFDM). When the method is used, processing such as an inverse Fourier transform is performed) and a transmission signal 807A is output, and the transmission signal 807A is output as a radio wave from the antenna 808A.

삽입부(804B)는 신호 z2(i)(801B), 파일럿심벌(802B), 제어정보심벌(803B) 및 제어신호(512)를 입력으로 하여, 제어신호(512)에 포함되는 프레임 구성에 따라서, 신호(심벌) z2(i)(801B)에 파일럿심벌(802B), 제어정보심벌(803B)을 삽입하여 프레임 구성에 따른 변조신호(805B)를 출력한다.The inserting unit 804B receives the signal z 2 (i) 801B, the pilot symbol 802B, the control information symbol 803B, and the control signal 512 as inputs, so as to construct a frame included in the control signal 512. Accordingly, a pilot symbol 802B and a control information symbol 803B are inserted into the signal (symbol) z 2 (i) 801B to output a modulated signal 805B according to the frame configuration.

또, 파일럿심벌(802B) 및 제어정보심벌(803B)는 BPSK(Binary Phase Shift Keying)나 QPSK(Quadrature Phase Shift Keying) 등으로 변조된 심벌이다(다른 변조방식을 이용해도 좋다).In addition, the pilot symbol 802B and the control information symbol 803B are symbols modulated by BPSK (Binary Phase Shift Keying) or QPSK (Quadrature Phase Shift Keying) or the like (other modulation schemes may be used).

무선부(806B)는 변조신호(805B) 및 제어신호(512)를 입력으로 하여, 제어신호(512)에 의거하여 변조신호(805B)에 대해서 주파수변환, 증폭 등의 처리를 실행해서(OFDM 방식을 이용하고 있을 때는 역 푸리에변환 등의 처리를 실행한다) 송신신호(807B)를 출력하며, 송신신호(807B)는 안테나(808B)로부터 전파로서 출력된다.The radio unit 806B receives the modulated signal 805B and the control signal 512 as inputs, and based on the control signal 512, performs processing such as frequency conversion and amplification on the modulated signal 805B (OFDM method). is used, processing such as an inverse Fourier transform is performed) A transmission signal 807B is output, and the transmission signal 807B is output as a radio wave from the antenna 808B.

여기서, 신호 z1(i)(801A)와 신호 z2(i)(801B)에 있어서 i가 동일 번호의 신호 z1(i)(801A)와 신호 z2(i)(801B)는 동일(공통)의 주파수를 동일시간에 각각 다른 안테나로부터 송신되게 된다(즉, MIMO 방식을 이용한 전송방법이 된다).Here, in the signal z 1 (i) (801A) and the signal z 2 (i) (801B), the signal z 1 (i) (801A) and the signal z 2 (i) (801B) of which i is the same number are the same ( A common) frequency is transmitted from different antennas at the same time (that is, a transmission method using the MIMO method).

또, 파일럿심벌(802A) 및 파일럿심벌(802B)는 수신장치에 있어서 신호 검출, 주파수 오프셋의 추정, 게인 컨트롤, 채널추정 등을 실행하기 위한 심벌이며, 여기에서는 파일럿심벌이라고 이름 붙이고 있으나, 레퍼런스 심벌 등의 다른 호칭으로 해도 좋다.In addition, the pilot symbol 802A and the pilot symbol 802B are symbols for performing signal detection, frequency offset estimation, gain control, channel estimation, etc. in the receiving apparatus, and are called pilot symbols here, but reference symbols It is also possible to use other names such as

그리고 제어정보심벌(803A) 및 제어정보심벌(803B)는 송신장치가 이용한 변조방식의 정보, 전송방식의 정보, 프리코딩 방식의 정보, 오류정정 부호방식의 정보, 오류정정부호의 부호화율 정보, 오류정정부호의 블록길이(부호길이)의 정보 등을 수신장치에 전송하기 위한 심벌이다. 또, 제어정보심벌(803A) 및 제어정보심벌(803B)의 일방만으로 제어정보심벌을 송신해도 좋다.In addition, the control information symbol 803A and the control information symbol 803B include information on the modulation method used by the transmitter, information on the transmission method, information on the precoding method, information on the error correction coding method, information on the coding rate of the error correction code, It is a symbol for transmitting information on the block length (code length) of the error correction code to the receiving device. Alternatively, the control information symbol may be transmitted using only one of the control information symbol 803A and the control information symbol 803B.

도 9는 2개의 스트림을 송신하는 경우의 시간-주파수에서의 프레임 구성의 일례를 나타내고 있다. 도 9에 있어서 횡축은 주파수이고 종축은 시간이며, 일례로 캐리어 1에서 캐리어 38, 시간 $1에서 시간 $11의 심벌의 구성을 나타내고 있다.9 shows an example of a frame configuration in time-frequency in the case of transmitting two streams. In FIG. 9 , the horizontal axis represents frequency and the vertical axis represents time. For example, the configuration of a symbol from carrier 1 to carrier 38 and from time $1 to time $11 is shown.

도 9는 도 8의 안테나(806A)로부터 송신하는 송신신호의 프레임 구성과 안테나(808B)로부터 송신하는 송신신호의 프레임을 동시에 나타내고 있다.9 shows the frame structure of the transmission signal transmitted from the antenna 806A in FIG. 8 and the frame of the transmission signal transmitted from the antenna 808B at the same time.

도 9에 있어서, 도 8의 안테나(806A)로부터 송신하는 송신신호의 프레임인 경우 데이터심벌은 신호(심벌) z1(i)에 상당한다. 그리고 파일럿심벌은 파일럿심벌(802A)에 상당한다.In Fig. 9, in the case of a frame of a transmission signal transmitted from the antenna 806A in Fig. 8, a data symbol corresponds to a signal (symbol) z 1 (i). And the pilot symbol corresponds to the pilot symbol 802A.

도 9에 있어서 도 8의 안테나(806B)로부터 송신하는 송신신호의 프레임인 경우 데이터심벌은 신호(심벌) z2(i)에 상당한다. 그리고 파일럿심벌은 파일럿심벌(802B)에 상당한다.In Fig. 9, in the case of a frame of a transmission signal transmitted from the antenna 806B in Fig. 8, the data symbol corresponds to the signal (symbol) z 2 (i). And the pilot symbol corresponds to the pilot symbol 802B.

(따라서, 앞에서도 설명한 것과 같이, 신호 z1(i)(801A)와 신호 z2(i)(801B)에 있어서 i가 동일한 번호의 신호 z1(i)(801A)와 신호 z2(i)(801B)는 동일(공통)한 주파수를 동일시간에 각각 다른 안테나로부터 송신되게 된다. 또, 파일럿심벌의 구성은 도 9에 한정되는 것은 아니며, 예를 들어 파일럿심벌의 시간 간격, 주파수 간격은 도 9에 한정되는 것은 아니다. 그리고, 도 9에서는 도 8의 안테나(806A) 및 도 8의 안테나(806B)로부터 동일 시각, 동일주파수(동일(서브) 캐리어)에 파일럿심벌이 송신되는 프레임 구성으로 하고 있으나, 이에 한정되는 것은 아니며, 예를 들어 시간 A, 주파수 a((서브) 캐리어 a)에 있어서 도 8의 안테나(806A)에 파일럿심벌을 배치하고, 시간 A, 주파수 a((서브) 캐리어 a)에 있어서 도 8의 안테나(806B)에는 심벌을 배치하지 않는 것으로 하며, 시간 B, 주파수 b((서브) 캐리어 b)에 있어서 도 8의 안테나(806A)에 심벌을 배치하지 않는 것으로 하고, 시간 B, 주파수 b((서브) 캐리어 b)에 있어서 도 8의 안테나(806B)에 파일럿심벌을 배치하는 것으로 하는 구성으로 해도 좋다.(Therefore, as described above, in the signal z 1 (i) (801A) and the signal z 2 (i) (801B), i is the same number of the signal z 1 (i) (801A) and the signal z 2 (i) ) 801B transmits the same (common) frequency from different antennas at the same time, the configuration of the pilot symbol is not limited to Fig. 9. For example, the time interval and frequency interval of pilot symbols are It is not limited to Fig. 9. And, in Fig. 9, the pilot symbol is transmitted from the antenna 806A of Fig. 8 and the antenna 806B of Fig. 8 at the same time and on the same frequency (same (sub-carrier)). However, the present invention is not limited thereto, and for example, a pilot symbol is disposed in the antenna 806A of FIG. 8 at time A and frequency a ((sub) carrier a), and at time A, frequency a ((sub) carrier a) In a), it is assumed that no symbols are arranged on the antenna 806B of Fig. 8, and that no symbols are arranged on the antenna 806A of Fig. 8 at time B and frequency b ((sub)carrier b), It is also possible to have a configuration in which pilot symbols are arranged on the antenna 806B of FIG. 8 at time B and frequency b ((sub)carrier b).

또, 도 9에서는 데이터심벌과 파일럿심벌 밖에 기술하고 있지 않으나, 다른 심벌, 예를 들어 제어정보심벌 등의 심벌이 프레임에 포함되어 있어도 좋다.In addition, although only data symbols and pilot symbols are described in FIG. 9, other symbols, for example, symbols such as control information symbols, may be included in the frame.

도 5에서 도 7에 있어서, 파워 변경부의 일부(또는 전부)가 존재하는 경우를 예에서 설명하였으나, 파워 변경부의 일부가 없는 경우도 생각한다.In FIGS. 5 to 7 , a case in which a part (or all) of the power change unit is present has been described as an example, but a case in which a part of the power change unit is absent is also considered.

예를 들어 도 5에 있어서 파워 변경부(506A)(파워 조정부 506A), 파워 변경부(506B)(파워 조정부 506B)가 존재하지 않는 경우 z1(i) 및 z2(i)는 이하와 같이 표시된다.For example, in Fig. 5, when the power change unit 506A (power adjuster 506A) and the power change unit 506B (power adjuster 506B) do not exist, z 1 (i) and z 2 (i) are as follows. is displayed

Figure 112022067201756-pat00005
Figure 112022067201756-pat00005

또, 도 5에 있어서 파워 변경부(510A)(파워 조정부 510A), 파워 변경부(510B)(파워 조정부 510B)가 존재하지 않는 경우 z1(i) 및 z2(i)는 이하와 같이 표시된다.In Fig. 5, when the power changing unit 510A (the power adjusting unit 510A) and the power changing unit 510B (the power adjusting unit 510B) do not exist, z 1 (i) and z 2 (i) are displayed as follows do.

Figure 112022067201756-pat00006
Figure 112022067201756-pat00006

또, 도 5에 있어서 파워 변경부(506A)(파워 조정부 506A), 파워 변경부(506B)(파워 조정부 506B), 파워 변경부(510A)(파워 조정부 510A), 파워 변경부(510B)(파워 조정부 510B)가 존재하지 않는 경우 z1(i) 및 z2(i)는 이하와 같이 표시된다.5, a power change unit 506A (power adjustment unit 506A), a power change unit 506B (power adjustment unit 506B), a power change unit 510A (power adjustment unit 510A), a power change unit 510B (power When the adjustment unit 510B does not exist, z 1 (i) and z 2 (i) are expressed as follows.

Figure 112022067201756-pat00007
Figure 112022067201756-pat00007

또, 도 6 또는 도 7에 있어서 파워 변경부(506A)(파워 조정부 506A), 파워 변경부(506B)(파워 조정부 506B)가 존재하지 않는 경우 z1(i) 및 z2(i)는 이하와 같이 표시된다.In addition, in FIG. 6 or FIG. 7, when the power changing part 506A (power adjusting part 506A) and the power changing part 506B (power adjusting part 506B) do not exist, z 1 (i) and z 2 (i) are the following is displayed as

Figure 112022067201756-pat00008
Figure 112022067201756-pat00008

또, 도 6 또는 도 7에 있어서 파워 변경부(510A)(파워 조정부 510A), 파워 변경부(510B)(파워 조정부 510B)가 존재하지 않는 경우 z1(i) 및 z2(i)는 이하와 같이 표시된다.In addition, in Fig. 6 or Fig. 7, when the power change unit 510A (power adjuster 510A) and the power change unit 510B (power adjuster 510B) do not exist, z 1 (i) and z 2 (i) are as follows is displayed as

Figure 112022067201756-pat00009
Figure 112022067201756-pat00009

또, 도 6 또는 도 7에 있어서 파워 변경부(506A)(파워 조정부 506A), 파워 변경부(506B)(파워 조정부 506B), 파워 변경부(510A)(파워 조정부 510A), 파워 변경부(510B)(파워 조정부 510B)가 존재하지 않는 경우 z1(i) 및 z2(i)는 이하와 같이 표시된다.6 or 7, a power change unit 506A (power adjustment unit 506A), a power change unit 506B (power adjustment unit 506B), a power change unit 510A (power adjustment unit 510A), and a power change unit 510B ) (the power adjusting unit 510B) does not exist, z 1 (i) and z 2 (i) are expressed as follows.

Figure 112022067201756-pat00010
Figure 112022067201756-pat00010

다음에, 베이스밴드신호 s1(t)(505A)와 베이스밴드신호 s1(t)(505B)를 생성하기 위한 변조방식의 매핑 방법의 예로 QPSK, 16QAM, 64QAM, 256QAM의 매핑 방법에 대해 설명한다.Next, a mapping method of QPSK, 16QAM, 64QAM, and 256QAM will be described as an example of a mapping method of a modulation scheme for generating the baseband signal s1(t) 505A and the baseband signal s 1 (t) 505B. .

QPSK의 매핑 방법에 대해 설명한다. 도 1은 동상 I-직교 Q 평면에서의 QPSK의 신호점 배치의 예를 나타내고 있다. 또, 도 1에 있어서 4개의 ○이 QPSK의 신호점이며, 횡축은 I, 종축은 Q가 된다.A mapping method of QPSK will be described. 1 shows an example of the arrangement of the signal points of QPSK in the in-phase I-orthogonal Q plane. Moreover, in Fig. 1, four ? denote QPSK signal points, the horizontal axis is I, and the vertical axis is Q.

QPSK의 4개의 신호 점(도 1의 「○」이 신호점이다)의 동상 I-직교 Q 평면에서의 각각의 좌표는 (wq, wq), (-wq, wqq), (wq,-wq), (-wq,-wq)가 된다(wq는 0보다 큰 실수가 된다).Each of the coordinates in the in-phase I-orthogonal Q plane of the four signal points of QPSK (“○” in Fig. 1 is the signal point) is (w q , w q ), (-w q , w qq ), (w q ,-w q ), (-w q ,-w q ) (w q is a real number greater than zero).

여기서, 송신하는 비트(입력 비트)를 b0, b1로 한다. 예를 들어 송신하는 비트가 (b0, b1)=(0, 0)인 경우 도 1에서의 신호점(501)에 매핑 되며, 매핑 후의 베이스밴드신호의 동상성분을 I, 직교성분을 Q로 하면 (I, Q)=(wq, wq)가 된다.Here, the bits to be transmitted (input bits) are referred to as b0 and b1. For example, if the transmitted bit is (b0, b1) = (0, 0), it is mapped to the signal point 501 in FIG. 1, and if the in-phase component of the baseband signal after mapping is I and the quadrature component is Q (I, Q)=(w q , w q ).

즉, 송신하는 비트(b0, b1)에 의거하여 (QPSK 변조시의) 매핑 후의 베이스밴드신호의 동상성분 I, 직교성분 Q가 결정된다. 또, b0B1세트 (0 0~1 1)와 신호점의 좌표의 관계의 일례는 도 1과 같다. QPSK의 4개의 신호점(도 1의 「○」)(wq, wq), (-wq, wq), (wq,-wq), (-wq,-wq)의 바로 아래에 b0b1의 세트 0 0~1 1의 값을 나타내고 있다. b0B1세트 0 0~1 1의 바로 위의 신호점(「○」)의 동상 I-직교 Q 평면에서의 각각의 좌표가 매핑 후의 베이스밴드신호의 동상성분 I 및 직교성분 Q가 된다. 또, QPSK 시의 b0B1세트 (0 0~1 1)와 신호점의 좌표의 관계는 도 1에 한정되는 것은 아니다. 그리고 (QPSK 변조 시의) 매핑 후의 베이스밴드신호의 동상성분 I, 직교성분 Q를 복소 표현한 값이 베이스밴드신호(s1(t) 또는 s2(t))가 된다.That is, the in-phase component I and the quadrature component Q of the mapped baseband signal (during QPSK modulation) are determined based on the transmitted bits b0 and b1. An example of the relationship between the b0B1 set (0 0 to 1 1) and the coordinates of the signal point is as shown in FIG. 1 . Four signal points of QPSK (“○” in Fig. 1) (w q , w q ), (-w q , w q ), (w q ,-w q ), (-w q ,-w q ) The values of set 0 0 to 1 1 of b0b1 are shown immediately below. Each coordinate in the in-phase I- orthogonal Q plane of the signal point ("○") immediately above the b0B1 set 0 0 to 1 1 becomes the in-phase component I and the quadrature component Q of the baseband signal after mapping. In addition, the relationship between the b0B1 set (0 0 - 1 1) and the coordinates of a signal point at the time of QPSK is not limited to FIG. Then, a value obtained by complex expression of the in-phase component I and the quadrature component Q of the baseband signal after mapping (in the case of QPSK modulation) becomes the baseband signal s 1 (t) or s 2 (t).

16QAM의 매핑 방법에 대해 설명한다. 도 2는 동상 I-직교 Q 평면에서의 16QAM의 신호점 배치의 예를 나타내고 있다. 또, 도 2에 있어서 16개의 ○이 16QAM의 신호점이며, 횡축은 I, 종축은 Q가 된다.A mapping method of 16QAM will be described. Fig. 2 shows an example of arrangement of signal points of 16QAM in the in-phase I-orthogonal Q plane. In addition, in Fig. 2, 16 circles denote 16QAM signal points, the horizontal axis denotes I, and the vertical axis denotes Q.

16QAM의 16개의 신호점(도 2의 「○」이 신호점이다)의 동상 I-직교 Q 평면에서의 각각의 좌표는 (3w16, 3w16), (3w16, w16), (3w16,-w16), (3w16,-3w16), (w16, 3w16), (w16, w16), (w16,-w16), (w16,-3w16), (-w16, 3w16), (-w16, w16), (-w16,-w16), (-w16,-3w16), (-3w16, 3w16), (-3w16, w16), (-3w16,-w16), (-3w16,-3w16)이 된다(w16은 0보다 큰 실수가 된다).The coordinates of the 16 signal points of 16QAM (“○” in FIG. 2 is the signal point) in the in-phase I-orthogonal Q plane are (3w 16 , 3w 16 ), (3w 16 , w 16 ), (3w 16 ) ,-w 16 ), (3w 16 ,-3w 16 ), (w 16 , 3w 16 ), (w 16 , w 16 ), (w 16 ,-w 16 ), (w 16 ,-3w 16 ), ( -w 16 , 3w 16 ), (-w 16 , w 16 ), (-w 16 ,-w 16 ), (-w 16 ,-3w 16 ), (-3w 16 , 3w 16 ), (-3w 16 , w 16 ), (-3w 16 ,-w 16 ), (-3w 16 , -3w 16 ) (w 16 is a real number greater than 0).

여기서, 송신하는 비트(입력 비트)를 b0, b1, b2, b3으로 한다. 예를 들어 송신하는 비트가 (b0, b1, b2, b3)=(0, 0, 0, 0)인 경우, 도 2에서의 신호점(201)에 매핑 되고, 매핑 후의 베이스밴드신호의 동상성분을 I, 직교성분을 Q로 하면 (I, Q)=(3w16, 3w16)이 된다.Here, the bits to be transmitted (input bits) are referred to as b0, b1, b2, and b3. For example, when the transmitted bit is (b0, b1, b2, b3) = (0, 0, 0, 0), it is mapped to the signal point 201 in FIG. 2, and the in-phase component of the baseband signal after mapping If I is I and the orthogonal component is Q, then (I, Q)=(3w 16 , 3w 16 ).

즉, 송신하는 비트(b0, b1, b2, b3)에 의거하여 (16QAM일 때의) 매핑 후의 베이스밴드신호의 동상성분 I, 직교성분 Q가 결정된다. 또, b0, b1, b2, b3의 세트 (0000~1111)와 신호점의 좌표의 관계의 일례는 도 2와 같다. 16QAM의 16개의 신호점(도 2의 「○」)(3w16, 3w16), (3w16, w16), (3w16,-w16), (3w16,-3w16), (w16, 3w16), (w16, w16), (w16,-w16), (w16,-3w16), (-w16, 3w16), (-w16, w16), (-w16,-w16), (-w16,-3w16), (-3w16, 3w16), (-3w16, w16), (-3w16,-w16), (-3w16,-3w16)의 바로 아래에 b0, b1, b2, b3의 세트 0000~1111의 값을 나타내고 있다. b0, b1, b2, b3의 세트 0000~1111의 바로 위의 신호점(「○」)의 동상 I-직교 Q 평면에서의 각각의 좌표가 매핑 후의 베이스밴드신호의 동상성분 I 및 직교성분 Q가 된다. 또, 16QAM일 때의 b0, b1, b2, b3의 세트 (0000~1111)와 신호점의 좌표의 관계는 도 2에 한정되는 것은 아니다. 그리고 (16QAM일 때의) 매핑 후의 베이스밴드신호의 동상성분 I, 직교성분 Q를 복소 표현한 값이 베이스밴드신호(s1(t) 또는 s2(t))가 된다.That is, the in-phase component I and the quadrature component Q of the mapped baseband signal (in the case of 16QAM) are determined based on the transmitted bits (b0, b1, b2, b3). In addition, an example of the relationship between the set (0000-1111) of b0, b1, b2, b3, and the coordinate of a signal point is as shown in FIG. 16 signal points of 16QAM (“○” in FIG. 2) (3w 16 , 3w 16 ), (3w 16 , w 16 ), (3w 16 ,-w 16 ), (3w 16 , -3w 16 ), (w 16 , 3w 16 ), (w 16 , w 16 ), (w 16 ,-w 16 ), (w 16 ,-3w 16 ), (-w 16 , 3w 16 ), (-w 16 , w 16 ), (-w 16 ,-w 16 ), (-w 16 ,-3w 16 ), (-3w 16 , 3w 16 ), (-3w 16 , w 16 ), (-3w 16 ,-w 16 ), (- 3w 16 , -3w 16 ), the values of sets 0000 to 1111 of b0, b1, b2, and b3 are shown. The in-phase component I and the quadrature component Q of the baseband signal after mapping each coordinate in the in-phase I- orthogonal Q plane of the signal point (“○”) immediately above the sets 0000 to 1111 of b0, b1, b2, and b3 are do. In addition, the relationship between the set (0000-1111) of b0, b1, b2, b3 and the coordinates of a signal point at the time of 16QAM is not limited to FIG. And the value obtained by complex expression of the in-phase component I and the quadrature component Q of the baseband signal after mapping (in case of 16QAM) becomes the baseband signal s 1 (t) or s 2 (t).

64QAM의 매핑 방법에 대해 설명한다. 도 3은 동상 I-직교 Q 평면에서의 64QAM의 신호점 배치의 예를 나타내고 있다. 또, 도 3에 있어서 64개의 ○이 64QAM의 신호점이며, 횡축은 I, 종축은 Q가 된다.The 64QAM mapping method will be described. 3 shows an example of the signal point arrangement of 64QAM in the in-phase I-orthogonal Q plane. Moreover, in Fig. 3, 64 ? denotes a 64QAM signal point, and the horizontal axis denotes I and the vertical axis denotes Q.

64QAM의 64개의 신호점(도 3의 「○」이 신호점이다)의 동상 I-직교 Q 평면에서의 각각의 좌표는,Each coordinate of 64 signal points of 64QAM (“○” in FIG. 3 is a signal point) in the in-phase I-orthogonal Q plane is,

(7w64, 7w64), (7w64, 5w64), (7w64, 3w64), (7w64, w64), (7w64,-w64), (7w64,-3w64), (7w64,-5w64), (7w64, -7w64)(7w 64 , 7w 64 ), (7w 64 , 5w 64 ), (7w 64 , 3w 64 ), (7w 64 , w 64 ), (7w 64 ,-w 64 ), (7w 64 ,-3w 64 ), (7w 64 , -5w 64 ), (7w 64 , -7w 64 )

(5w64, 7w64), (5w64, 5w64), (5w64, 3w64), (5w64, w64), (5w64,-w64), (5w64,-3w64), (5w64,-5w64), (5w64, -7w64)(5w 64 , 7w 64 ), (5w 64 , 5w 64 ), (5w 64 , 3w 64 ), (5w 64 , w 64 ), (5w 64 ,-w 64 ), (5w 64 ,-3w 64 ), (5w 64 , -5w 64 ), (5w 64 , -7w 64 )

(3w64, 7w64), (3w64, 5w64), (3w64, 3w64), (3w64, w64), (3w64,-w64), (3w64,-3w64), (3w64,-5w64), (3w64, -7w64)(3w 64 , 7w 64 ), (3w 64 , 5w 64 ), (3w 64 , 3w 64 ), (3w 64 , w 64 ), (3w 64 ,-w 64 ), (3w 64 ,-3w 64 ), (3w 64 , -5w 64 ), (3w 64 , -7w 64 )

(w64, 7w64), (w64, 5w64), (w64, 3w64), (w64, w64), (w64,-w64), (w64,-3w64), (w64,-5w64), (w64, -7w64)(w 64 , 7w 64 ), (w 64 , 5w 64 ), (w 64 , 3w 64 ), (w 64 , w 64 ), (w 64 ,-w 64 ), (w 64 ,-3w 64 ), (w 64 ,-5w 64 ), (w 64 , -7w 64 )

(-w64, 7w64), (-w64, 5w64), (-w64, 3w64), (-w64, w64), (-w64,-w64), (-w64,-3w64), (-w64,-5w64), (-w64,-7w64)(-w 64 , 7w 64 ), (-w 64 , 5w 64 ), (-w 64 , 3w 64 ), (-w 64 , w 64 ), (-w 64 ,-w 64 ), (-w 64 ) ,-3w 64 ), (-w 64 ,-5w 64 ), (-w 64 ,-7w 64 )

(-3w64, 7w64), (-3w64, 5w64), (-3w64, 3w64), (-3w64, w64), (-3w64,-w64), (-3w64,-3w64),(-3w64,-5w64), (-3w64,-7w64)(-3w 64 , 7w 64 ), (-3w 64 , 5w 64 ), (-3w 64 , 3w 64 ), (-3w 64 , w 64 ), (-3w 64 ,-w 64 ), (-3w 64 ) ,-3w 64 ),(-3w 64 ,-5w 64 ), (-3w 64 ,-7w 64 )

(-5w64, 7w64), (-5w64, 5w64), (-5w64, 3w64), (-5w64, w64), (-5w64,-w64), (-5w64,-3w64), (-5w64,-5w64), (-5w64,-7w64)(-5w 64 , 7w 64 ), (-5w 64 , 5w 64 ), (-5w 64 , 3w 64 ), (-5w 64 , w 64 ), (-5w 64 ,-w 64 ), (-5w 64 ) ,-3w 64 ), (-5w 64 ,-5w 64 ), (-5w 64 ,-7w 64 )

(-7w64, 7w64), (-7w64, 5w64), (-7w64, 3w64), (-7w64, w64), (-7w64,-w64), (-7w64,-3w64), (-7w64,-5w64), (-7w64,-7w64)(-7w 64 , 7w 64 ), (-7w 64 , 5w 64 ), (-7w 64 , 3w 64 ), (-7w 64 , w 64 ), (-7w 64 ,-w 64 ), (-7w 64 ) ,-3w 64 ), (-7w 64 ,-5w 64 ), (-7w 64 ,-7w 64 )

가 된다(w64는 0보다 큰 실수가 된다).(w 64 is a real number greater than 0).

여기서, 송신하는 비트(입력 비트)를 b0, b1, b2, b3, b4, b5로 한다. 예를 들어 송신하는 비트가 (b0, b1, b2, b3, b4, b5)=(0, 0, 0, 0, 0, 0)인 경우에, 도 3에서의 신호점(301)에 매핑 되며, 매핑 후의 베이스밴드신호의 동상성분을 I, 직교성분을 Q로 하면 (I, Q)=(7w64, 7w64)가 된다.Here, the bits to be transmitted (input bits) are referred to as b0, b1, b2, b3, b4, and b5. For example, when the transmitted bit is (b0, b1, b2, b3, b4, b5) = (0, 0, 0, 0, 0, 0), it is mapped to the signal point 301 in FIG. , if the in-phase component of the baseband signal after mapping is I and the quadrature component is Q, (I, Q) = (7w 64 , 7w 64 ).

즉, 송신하는 비트 (b0, b1, b2, b3, b4, b5)에 의거하여 (64QAM일 때의) 매핑 후의 베이스밴드신호의 동상성분 I, 직교성분 Q가 결정된다. 또, b0, b1, b2, b3, b4, b5의 세트 (000000~111111)와 신호점의 좌표의 관계의 일례는 도 3과 같다. 64QAM의 64개의 신호점(도 3의 「○」)(7w64, 7w64), (7w64, 5w64), (7w64, 3w64), (7w64, w64), (7w64,-w64), (7w64,-3w64), (7w64,-5w64), (7w64,-7w64)That is, the in-phase component I and the quadrature component Q of the mapped baseband signal (in the case of 64QAM) are determined based on the transmitted bits (b0, b1, b2, b3, b4, b5). In addition, an example of the relationship between the set (000000-111111) of b0, b1, b2, b3, b4, b5, and the coordinate of a signal point is as shown in FIG. 64 signal points of 64QAM (“○” in Fig. 3) (7w 64 , 7w 64 ), (7w 64 , 5w 64 ), (7w 64 , 3w 64 ), (7w 64 , w 64 ), (7w 64 , -w 64 ), (7w 64 ,-3w 64 ), (7w 64 ,-5w 64 ), (7w 64 ,-7w 64 )

(5w64, 7w64), (5w64, 5w64), (5w64, 3w64), (5w64, w64), (5w64,-w64), (5w64,-3w64), (5w64,-5w64), (5w64,-7w64)(5w 64 , 7w 64 ), (5w 64 , 5w 64 ), (5w 64 , 3w 64 ), (5w 64 , w 64 ), (5w 64 ,-w 64 ), (5w 64 ,-3w 64 ), (5w 64 ,-5w 64 ), (5w 64 ,-7w 64 )

(3w64, 7w64), (3w64, 5w64), (3w64, 3w64), (3w64, w64), (3w64,-w64), (3w64,-3w64), (3w64,-5w64), (3w64,-7w64)(3w 64 , 7w 64 ), (3w 64 , 5w 64 ), (3w 64 , 3w 64 ), (3w 64 , w 64 ), (3w 64 ,-w 64 ), (3w 64 ,-3w 64 ), (3w 64 ,-5w 64 ), (3w 64 ,-7w 64 )

(w64, 7w64), (w64, 5w64), (w64, 3w64), (w64, w64), (w64,-w64), (w64,-3w64), (w64,-5w64), (w64,-7w64)(w 64 , 7w 64 ), (w 64 , 5w 64 ), (w 64 , 3w 64 ), (w 64 , w 64 ), (w 64 ,-w 64 ), (w 64 ,-3w 64 ), (w 64 ,-5w 64 ), (w 64 ,-7w 64 )

(-w64, 7w64), (-w64, 5w64), (-w64, 3w64), (-w64, w64), (-w64,-w64), (-w64,-3w64), (-w64,-5w64), (-w64,-7w64)(-w 64 , 7w 64 ), (-w 64 , 5w 64 ), (-w 64 , 3w 64 ), (-w 64 , w 64 ), (-w 64 ,-w 64 ), (-w 64 ) ,-3w 64 ), (-w 64 ,-5w 64 ), (-w 64 ,-7w 64 )

(-3w64, 7w64), (-3w64, 5w64), (-3w64, 3w64), (-3w64, w64), (-3w64,-w64), (-3w64,-3w64), (-3w64,-5w64), (-3w64,-7w64)(-3w 64 , 7w 64 ), (-3w 64 , 5w 64 ), (-3w 64 , 3w 64 ), (-3w 64 , w 64 ), (-3w 64 ,-w 64 ), (-3w 64 ) ,-3w 64 ), (-3w 64 ,-5w 64 ), (-3w 64 ,-7w 64 )

(-5w64, 7w64), (-5w64, 5w64), (-5w64, 3w64), (-5w64, w64), (-5w64,-w64), (-5w64,-3w64), (-5w64,-5w64), (-5w64,-7w64)(-5w 64 , 7w 64 ), (-5w 64 , 5w 64 ), (-5w 64 , 3w 64 ), (-5w 64 , w 64 ), (-5w 64 ,-w 64 ), (-5w 64 ) ,-3w 64 ), (-5w 64 ,-5w 64 ), (-5w 64 ,-7w 64 )

(-7w64, 7w64), (-7w64, 5w64), (-7w64, 3w64), (-7w64, w64), (-7w64,-w64), (-7w64,-3w64), (-7w64,-5w64), (-7w64,-7w64)의 바로 아래에 b0, b1, b2, b3, b4, b5의 세트 000000~111111의 값을 나타내고 있다. b0, b1, b2, b3, b4, b5의 세트 000000~111111의 바로 위의 신호점(「○」)의 동상 I-직교 Q 평면에서의 각각의 좌표가 매핑 후의 베이스밴드신호의 동상성분 I 및 직교성분 Q가 된다. 또, 64QAM일 때의 b0, b1, b2, b3, b4, b5의 세트 (000000~111111)와 신호점의 좌표의 관계는 도 3에 한정되는 것은 아니다. 그리고 (64QAM일 때의) 매핑 후의 베이스밴드신호의 동상성분 I, 직교성분 Q를 복소 표현한 값이 베이스밴드신호(s1(t) 또는 s2(t))가 된다.(-7w 64 , 7w 64 ), (-7w 64 , 5w 64 ), (-7w 64 , 3w 64 ), (-7w 64 , w 64 ), (-7w 64 ,-w 64 ), (-7w 64 ) ,-3w 64 ), (-7w 64 , -5w 64 ), (-7w 64 , -7w 64 ), the sets b0, b1, b2, b3, b4, b5 set values from 000000 to 111111 are shown. . Each coordinate in the in-phase I- orthogonal Q plane of the signal point (“○”) immediately above the sets 000000 to 111111 of b0, b1, b2, b3, b4, b5 is the in-phase component I and It becomes the orthogonal component Q. Note that the relationship between the sets of b0, b1, b2, b3, b4, and b5 (000000 to 111111) and the coordinates of the signal points in 64QAM is not limited to FIG. 3 . Then, a value obtained by complex expression of the in-phase component I and the quadrature component Q of the baseband signal after mapping (in the case of 64QAM) becomes the baseband signal s 1 (t) or s 2 (t).

256QAM의 매핑 방법에 대해 설명한다. 도 4는 동상 I-직교 Q 평면에서의 256QAM의 신호점 배치의 예를 나타내고 있다. 또, 도 4에 있어서 256개의 ○이 256QAM의 신호점이다.A mapping method of 256QAM will be described. 4 shows an example of 256QAM signal point arrangement in the in-phase I-orthogonal Q plane. In addition, in Fig. 4, 256 ? are signal points of 256QAM.

256QAM의 256개의 신호점(도 4의 「○」이 신호점이다)의 동상 I-직교 Q 평면에서의 각각의 좌표는,The respective coordinates of the 256 signal points of 256QAM (“○” in FIG. 4 is the signal point) in the in-phase I-orthogonal Q plane are,

(15w256, 15w256), (15w256, 13w256), (15w256, 11w256), (15w256, 9w256), (15w256, 7w256), (15w256, 5w256), (15w256, 3w256), (15w256, w256), (15w256, -15w256), (15w256, -13w256), (15w256, -11w256), (15w256, -9w256), (15w256, -7w256), (15w256, -5w256), (15w256, -3w256), (15w256, -w256),(15w 256 , 15w 256 ), (15w 256 , 13w 256 ), (15w 256 , 11w 256 ), (15w 256 , 9w 256 ), (15w 256 , 7w 256 ), (15w 256 , 5w 256 ), (15w 256 , 3w 256 ), (15w 256 , w 256 ), (15w 256 , -15w 256 ), (15w 256 , -13w 256 ), (15w 256 , -11w 256 ), (15w 256 , -9w 256 ), (15w 256 , -7w 256 ), (15w 256 , -5w 256 ), (15w 256 , -3w 256 ), (15w 256 , -w 256 ),

(13w256, 15w256), (13w256, 13w256), (13w256, 11w256), (13w256, 9w256), (13w256, 7w256), (13w256, 5w256), (13w256, 3w256), (13w256, w256 ), (13w256, -15w256), (13w256, -13w256), (13w256, -11w256), (13w256, -9w256), (13w256, -7w256), (13w256, -5w256), (13w256, -3w256), (13w256, -w256),(13w 256 , 15w 256 ), (13w 256 , 13w 256 ), (13w 256 , 11w 256 ), (13w 256 , 9w 256 ), (13w 256 , 7w 256 ), (13w 256 , 5w 256 ), (13w 256 , 3w 256 ), (13w 256 , w 256 ), (13w 256 , -15w 256 ), (13w 256 , -13w 256 ), (13w 256 , -11w 256 ), (13w 256 , -9w 256 ), (13w 256 , -7w 256 ), (13w 256 , -5w 256 ), (13w 256 , -3w 256 ), (13w 256 , -w 256 ),

(11w256, 15w256), (11w256, 13w256), (11w256, 11w256), (11w256, 9w256), (11w256, 7w256), (11w256, 5w256), (11w256, 3w256), (11w256, w256), (11w256, -15w256), (11w256, -13w256), (11w256, -11w256), (11w256, -9w256), (11w256, -7w256), (11w256, -5w256), (11w256, -3w256), (11w256, -w256),(11w 256 , 15w 256 ), (11w 256 , 13w 256 ), (11w 256 , 11w 256 ), (11w 256 , 9w 256 ), (11w 256 , 7w 256 ), (11w 256 , 5w 256 ), (11w 256 , 3w 256 ), (11w 256 , w 256 ), (11w 256 , -15w 256 ), (11w 256 , -13w 256 ), (11w 256 , -11w 256 ), (11w 256 , -9w 256 ), (11w 256 , -7w 256 ), (11w 256 , -5w 256 ), (11w 256 , -3w 256 ), (11w 256 , -w 256 ),

(9w256, 15w256), (9w256, 13w256), (9w256, 11w256), (9w256, 9w256), (9w256, 7w256), (9w256, 5w256), (9w256, 3w256), (9w256, w256), (9w256, -15w256), (9w256, -13w256), (9w256, -11w256), (9w256, -9w256), (9w256, -7w256), (9w256, -5w256), (9w256, -3w256), (9w256, -w256),(9w 256 , 15w 256 ), (9w 256 , 13w 256 ), (9w 256 , 11w 256 ), (9w 256 , 9w 256 ), (9w 256 , 7w 256 ), (9w 256 , 5w 256 ), (9w 256 , 3w 256 ), (9w 256 , w 256 ), (9w 256 , -15w 256 ), (9w 256 , -13w 256 ), (9w 256 , -11w 256 ), (9w 256 , -9w 256 ), (9w 256 , -7w 256 ), (9w 256 , -5w 256 ), (9w 256 , -3w 256 ), (9w 256 , -w 256 ),

(7w256, 15w256), (7w256, 13w256), (7w256, 11w256), (7w256, 9w256), (w256, 7w256), (7w256, 5w256), (7w256, 3w256), (7w256, w256), (7w256, -15w256), (7w256, -13w256), (7w256, -11w256), (7w256, -9w256), (7w256, -7w256), (7w256, -5w256), (7w256, -3w256), (7w256, -w256),(7w 256 , 15w 256 ), (7w 256 , 13w 256 ), (7w 256 , 11w 256 ), (7w 256 , 9w 256 ), (w 256 , 7w 256 ), (7w 256 , 5w 256 ), (7w 256 , 3w 256 ), (7w 256 , w 256 ), (7w 256 , -15w 256 ), (7w 256 , -13w 256 ), (7w 256 , -11w 256 ), (7w 256 , -9w 256 ), (7w 256 , -7w 256 ), (7w 256 , -5w 256 ), (7w 256 , -3w 256 ), (7w 256 , -w 256 ),

(5w256, 15w256), (5w256, 13w256), (5w256, 11w256), (5w256, 9w256), (5w256, 7w256), (5w256, 5w256), (5w256, 3w256), (5w256, w256), (5w256, -15w256), (5w256, -13w256), (5w256, -11w256), (5w256, -9w256), (5w256, -7w256), (5w256, -5w256), (5w256, -3w256), (5w256, -w256),(5w 256 , 15w 256 ), (5w 256 , 13w 256 ), (5w 256 , 11w 256 ), (5w 256 , 9w 256 ), (5w 256 , 7w 256 ), (5w 256 , 5w 256 ), (5w 256 , 3w 256 ), (5w 256 , w 256 ), (5w 256 , -15w 256 ), (5w 256 , -13w 256 ), (5w 256 , -11w 256 ), (5w 256 , -9w 256 ), (5w 256 , -7w 256 ), (5w 256 , -5w 256 ), (5w 256 , -3w 256 ), (5w 256 , -w 256 ),

(3w256, 15w256), (3w256, 13w256), (3w256, 11w256), (3w256, 9w256), (3w256, 7w256), (3w256, 5w256), (3w256, 3w256), (3w256, w256), (3w256, -15w256), (3w256, -13w256), (3w256, -11w256), (3w256, -9w256), (3w256, -7w256), (3w256, -5w256), (3w256, -3w256), (3w256, -w256),(3w 256 , 15w 256 ), (3w 256 , 13w 256 ), (3w 256 , 11w 256 ), (3w 256 , 9w 256 ), (3w 256 , 7w 256 ), (3w 256 , 5w 256 ), (3w 256 , 3w 256 ), (3w 256 , w 256 ), (3w 256 , -15w 256 ), (3w 256 , -13w 256 ), (3w 256 , -11w 256 ), (3w 256 , -9w 256 ), (3w 256 , -7w 256 ), (3w 256 , -5w 256 ), (3w 256 , -3w 256 ), (3w 256 , -w 256 ),

(w256, 15w256), (w256, 13w256), (w256, 11w256), (w256, 9w256), (w256, 7w256), (w256 5w256), (w256, 3w256), (w256, w256), (w256, -15w256), (w256, -13w256), (w256, -11w256), (w256, -9w256), (w256, -7w256), (w256, -5w256), (w256, -3w256), (w256, -w256),(w 256 , 15w 256 ), (w 256 , 13w 256 ), (w 256 , 11w 256 ), (w 256 , 9w 256 ), (w 256 , 7w 256 ), (w 256 5w 256 ), (w 256 , 3w 256 ), (w 256 , w 256 ), (w 256 , -15w 256 ), (w 256 , -13w 256 ), (w 256 , -11w 256 ), (w 256 , -9w 256 ), ( w 256 , -7w 256 ), (w 256 , -5w 256 ), (w 256 , -3w 256 ), (w 256 , -w 256 ),

(-15w256, 15w256), (-15w256, 13w256), (-15w256, 11w256), (-15w256, 9w256), (-15w256, 7w256), (-15w256, 5w256), (-15w256, 3w256), (-15w256, w256), (-15w256,-15w256), (-15w256,-13w256), (-15w256,-11w256), (-15w256,-9w256), (-15w256,-7w256), (-15w256,-5w256), (-15w256,-3w256), (-15w256,-w256),(-15w 256 , 15w 256 ), (-15w 256 , 13w 256 ), (-15w 256 , 11w 256 ), (-15w 256 , 9w 256 ), (-15w 256 , 7w 256 ), (-15w 256 , 5w 256 ), (-15w 256 , 3w 256 ), (-15w 256 , w 256 ), (-15w 256 ,-15w 256 ), (-15w 256 ,-13w 256 ), (-15w 256 ,-11w 256 ), (-15w 256 ,-9w 256 ), (-15w 256 ,-7w 256 ), (-15w 256 ,-5w 256 ), (-15w 256 ,-3w 256 ), (-15w 256 ,-w 256 ) ),

(-13w256, 15w256), (-13w256, 13w256), (-13w256, 11w256), (-13w256, 9w256), (-13w256, 7w256), (-13w256, 5w256), (-13w256, 3w256), (-13w256, w256), (-13w256,-15w256), (-13w256,-13w256), (-13w256,-11w256), (-13w256,-9w256), (-13w256,-7w256), (-13w256,-5w256), (-13w256,-3w256), (-13w256,-w256),(-13w 256 , 15w 256 ), (-13w 256 , 13w 256 ), (-13w 256 , 11w 256 ), (-13w 256 , 9w 256 ), (-13w 256 , 7w 256 ), (-13w 256 , 5w 256 ), (-13w 256 , 3w 256 ), (-13w 256 , w 256 ), (-13w 256 ,-15w 256 ), (-13w 256 ,-13w 256 ), (-13w 256 ,-11w 256 ), (-13w 256 ,-9w 256 ), (-13w 256 ,-7w 256 ), (-13w 256 ,-5w 256 ), (-13w 256 ,-3w 256 ), (-13w 256 ,-w 256 ),

(-11w256, 15w256), (-11w256, 13w256), (-11w256, 11w256), (-11w256, 9w256), (-11w256, 7w256), (-11w256, 5w256), (-11w256, 3w256), (-11w256, w256), (-11w256,-15w256), (-11w256,-13w256), (-11w256,-11w256), (-11w256,-9w256), (-11w256,-7w256), (-11w256,-5w256), (-11w256,-3w256), (-11w256,-w256),(-11w 256 , 15w 256 ), (-11w 256 , 13w 256 ), (-11w 256 , 11w 256 ), (-11w 256 , 9w 256 ), (-11w 256 , 7w 256 ), (-11w 256 , 5w 256 ), (-11w 256 , 3w 256 ), (-11w 256 , w 256 ), (-11w 256 ,-15w 256 ), (-11w 256 ,-13w 256 ), (-11w 256 ,-11w 256 ), (-11w 256 ,-9w 256 ), (-11w 256 ,-7w 256 ), (-11w 256 ,-5w 256 ), (-11w 256 ,-3w 256 ), (-11w 256 ,-w 256 ) ),

(-9w256, 15w256), (-9w256, 13w256), (-9w256, 11w256), (-9w256, 9w256), (-9w256, 7w256), (-9w256, 5w256), (-9w256, 3w256), (-9w256, w256), (-9w256,-15w256), (-9w256,-13w256), (-9w256,-11w256), (-9w256,-9w256), (-9w256,-7w256), (-9w256,-5w256), (-9w256,-3w256), (-9w256,-w256),(-9w 256 , 15w 256 ), (-9w 256 , 13w 256 ), (-9w 256 , 11w 256 ), (-9w 256 , 9w 256 ), (-9w 256 , 7w 256 ), (-9w 256 , 5w 256 ), (-9w 256 , 3w 256 ), (-9w 256 , w 256 ), (-9w 256 ,-15w 256 ), (-9w 256 ,-13w 256 ), (-9w 256 ,-11w 256 ), (-9w 256 ,-9w 256 ), (-9w 256 ,-7w 256 ), (-9w 256 ,-5w 256 ), (-9w 256 ,-3w 256 ), (-9w 256 ,-w 256 ),

(-7w256, 15w256), (-7w256, 13w256), (-7w256, 11w256), (-7w256, 9w256), (-7w256, 7w256), (-7w256, 5w256), (-7w256, 3w256), (-7w256, w256), (-7w256,-15w256), (-7w256,-13w256), (-7w256,-11w256), (-7w256,-9w256), (-7w256,-7w256), (-7w256,-5w256), (-7w256,-3w256), (-7w256,-w256),(-7w 256 , 15w 256 ), (-7w 256 , 13w 256 ), (-7w 256 , 11w 256 ), (-7w 256 , 9w 256 ), (-7w 256 , 7w 256 ), (-7w 256 , 5w 256 ), (-7w 256 , 3w 256 ), (-7w 256 , w 256 ), (-7w 256 ,-15w 256 ), (-7w 256 ,-13w 256 ), (-7w 256 ,-11w 256 ), (-7w 256 ,-9w 256 ), (-7w 256 ,-7w 256 ), (-7w 256 ,-5w 256 ), (-7w 256 ,-3w 256 ), (-7w 256 ,-w 256 ),

(-5w256, 15w256), (-5w256, 13w256), (-5w256, 11w256), (-5w256, 9w256), (-5w256, 7w256), (-5w256, 5w256), (-5w256, 3w256), (-5w256, w2566), (-5w256,-15w256), (-5w256,-13w256), (-5w256,-11w2566), (-5w256,-9w256), (-5w256,-7w256), (-5w256,-5w256), (-5w256,-3w256), (-5w256,-w256),(-5w 256 , 15w 256 ), (-5w 256 , 13w 256 ), (-5w 256 , 11w 256 ), (-5w 256 , 9w 256 ), (-5w 256 , 7w 256 ), (-5w 256 , 5w 256 ), (-5w 256 , 3w 256 ), (-5w 256 , w 256 6), (-5w 256 ,-15w 256 ), (-5w 256 ,-13w 256 ), (-5w 256 ,-11w 256 6), (-5w 256 ,-9w 256 ), (-5w 256 ,-7w 256 ), (-5w 256 ,-5w 256 ), (-5w 256 ,-3w 256 ), (-5w 256 ,- w 256 ),

(-3w256, 15w256), (-3w256, 13w256), (-3w256, 11w256), (-3w256, 9w256), (-3w256, 7w256), (-3w256, 5w256), (-3w256, 3w256), (-3w256, w256), (-3w256,-15w256), (-3w256,-13w256), (-3w256,-11w256), (-3w256,-9w256), (-3w256,-7w256), (-3w256,-5w256), (-3w256,-3w256), (-3w256,-w256),(-3w 256 , 15w 256 ), (-3w 256 , 13w 256 ), (-3w 256 , 11w 256 ), (-3w 256 , 9w 256 ), (-3w 256 , 7w 256 ), (-3w 256 , 5w 256 ), (-3w 256 , 3w 256 ), (-3w 256 , w 256 ), (-3w 256 ,-15w 256 ), (-3w 256 ,-13w 256 ), (-3w 256 ,-11w 256 ), (-3w 256 ,-9w 256 ), (-3w 256 ,-7w 256 ), (-3w 256 ,-5w 256 ), (-3w 256 ,-3w 256 ), (-3w 256 ,-w 256 ) ),

(-w256, 15w256), (-w256, 13w256), (-w256, 11w256), (-w256, 9w256), (-w256, 7w256), (-w256, 5w256), (-w256, 3w256), (-w256, w256), (-w256,-15w256), (-w256,-13w256), (-w256,-11w256), (-w256,-9w256), (-w256,-7w256), (-w256,-5w256), (-w256,-3w256), (-w256,-w256)(-w 256 , 15w 256 ), (-w 256 , 13w 256 ), (-w 256 , 11w 256 ), (-w 256 , 9w 256 ), (-w 256 , 7w 256 ), (-w 256 , 5w 256 ), (-w 256 , 3w 256 ), (-w 256 , w 256 ), (-w 256 ,-15w 256 ), (-w 256 ,-13w 256 ), (-w 256 ,-11w 256 ), (-w 256 ,-9w 256 ), (-w 256 ,-7w 256 ), (-w 256 ,-5w 256 ), (-w 256 ,-3w 256 ), (-w 256 ,-w 256 )

이 된다(w256은 0보다 큰 실수가 된다).(w 256 is a real number greater than 0).

여기서, 송신하는 비트(입력 비트)를 b0, b1, b2, b3, b4, b5, b6, b7로 한다. 예를 들어 송신하는 비트가 (b0, b1, b2, b3, b4, b5, b6, b7)=(0, 0, 0, 0, 0, 0, 0, 0)인 경우, 도 4에서의 신호점(401)에 매핑 되며, 매핑 후의 베이스밴드신호의 동상성분을 I, 직교성분을 Q로 하면 (I, Q)=(15w256, 15w256)이 된다.Here, the bits to be transmitted (input bits) are b0, b1, b2, b3, b4, b5, b6, and b7. For example, when the transmitted bit is (b0, b1, b2, b3, b4, b5, b6, b7) = (0, 0, 0, 0, 0, 0, 0, 0), the signal in FIG. 4 It is mapped to the point 401, and when the in-phase component of the baseband signal after mapping is I and the quadrature component is Q, (I, Q) = (15w 256 , 15w 256 ).

즉, 송신하는 비트(b0, b1, b2, b3, b4, b5, b6, b7)에 의거하여 (256QAM일 때의) 매핑 후의 베이스밴드신호의 동상성분 I, 직교성분 Q가 결정된다. 또, b0, b1, b2, b3, b4, b5, b6, b7의 세트 (00000000~11111111)와 신호점의 좌표의 관계의 일례는 도 4와 같다. 256QAM의 256개의 신호점(도 4의 「○」)That is, the in-phase component I and the quadrature component Q of the baseband signal after mapping (in the case of 256QAM) are determined based on the transmitted bits (b0, b1, b2, b3, b4, b5, b6, b7). In addition, an example of the relationship between the set (00000000-11111111) of b0, b1, b2, b3, b4, b5, b6, b7, and the coordinate of a signal point is as shown in FIG. 256 signal points of 256QAM (“○” in Fig. 4)

(15w256, 15w256), (15w256, 13w256), (15w256, 11w256), (15w256, 9w256), (15w256, 7w256), (15w256, 5w256), (15w256, 3w256), (15w256, w256), (15w256, -15w256), (15w256, -13w256), (15w256, -11w256), (15w256, -9w256), (15w256, -7w256), (15w256, -5w256), (15w256, -3w256), (15w256, -w256),(15w 256 , 15w 256 ), (15w 256 , 13w 256 ), (15w 256 , 11w 256 ), (15w 256 , 9w 256 ), (15w 256 , 7w 256 ), (15w 256 , 5w 256 ), (15w 256 , 3w 256 ), (15w 256 , w 256 ), (15w 256 , -15w 256 ), (15w 256 , -13w 256 ), (15w 256 , -11w 256 ), (15w 256 , -9w 256 ), (15w 256 , -7w 256 ), (15w 256 , -5w 256 ), (15w 256 , -3w 256 ), (15w 256 , -w 256 ),

(13w256, 15w256), (13w256, 13w256), (13w256, 11w256), (13w256, 9w256), (13w256, 7w256), (13w256, 5w256), (13w256, 3w256), (13w256, w256), (13w256, -15w256), (13w256,-13w256), (13w256,-11w256), (13w256,-9w256), (13w256,-7w256), (13w256,-5w256), (13w256,-3w256), (13w256,-w256),(13w 256 , 15w 256 ), (13w 256 , 13w 256 ), (13w 256 , 11w 256 ), (13w 256 , 9w 256 ), (13w 256 , 7w 256 ), (13w 256 , 5w 256 ), (13w 256 , 3w 256 ), (13w 256 , w 256 ), (13w 256 , -15w 256 ), (13w 256 ,-13w 256 ), (13w 256 ,-11w 256 ), (13w 256 ,-9w 256 ), (13w 256 ,-7w 256 ), (13w 256 ,-5w 256 ), (13w 256 ,-3w 256 ), (13w 256 ,-w 256 ),

(11w256, 15w256), (11w256, 13w256), (11w256, 11w256), (11w256, 9w256), (11w256, 7w256), (11w256, 5w256), (11w256, 3w256), (11w256, w256), (11w256,-15w256), (11w256,-13w256), (11w256,-11w256), (11w256,-9w256), (11w256,-7w256), (11w256,-5w256), (11w256,-3w256), (11w256,-w256),(11w 256 , 15w 256 ), (11w 256 , 13w 256 ), (11w 256 , 11w 256 ), (11w 256 , 9w 256 ), (11w 256 , 7w 256 ), (11w 256 , 5w 256 ), (11w 256 , 3w 256 ), (11w 256 , w 256 ), (11w 256 ,-15w 256 ), (11w 256 ,-13w 256 ), (11w 256 ,-11w 256 ), (11w 256 ,-9w 256 ), (11w 256 ,-7w 256 ), (11w 256 ,-5w 256 ), (11w 256 ,-3w 256 ), (11w 256 ,-w 256 ),

(9w256, 15w256), (9w256, 13w256), (9w256, 11w256), (9w256, 9w256), (9w256, 7w256), (9w256, 5w256), (9w256, 3w256), (9w256, w256), (9w256,-15w256), (9w256,-13w256), (9w256,-11w256), (9w256,-9w256), (9w256,-7w256), (9w256,-5w256), (9w256,-3w256), (9w256,-w256),(9w 256 , 15w 256 ), (9w 256 , 13w 256 ), (9w 256 , 11w 256 ), (9w 256 , 9w 256 ), (9w 256 , 7w 256 ), (9w 256 , 5w 256 ), (9w 256 , 3w 256 ), (9w 256 , w 256 ), (9w 256 ,-15w 256 ), (9w 256 ,-13w 256 ), (9w 256 ,-11w 256 ), (9w 256 ,-9w 256 ), (9w 256 ,-7w 256 ), (9w 256 ,-5w 256 ), (9w 256 ,-3w 256 ), (9w 256 ,-w 256 ),

(7w256, 15w256), (7w256, 13w256), (7w256, 11w256), (7w256, 9w256), (7w256, 7w256), (7w256, 5w256), (7w256, 3w256), (7w256, w256), (7w256,-15w256), (7w256,-13w256), (7w256,-11w256), (7w256,-9w256), (7w256,-7w256), (7w256,-5w256), (7w256,-3w256), (7w256,-w256),(7w 256 , 15w 256 ), (7w 256 , 13w 256 ), (7w 256 , 11w 256 ), (7w 256 , 9w 256 ), (7w 256 , 7w 256 ), (7w 256 , 5w 256 ), (7w 256 , 3w 256 ), (7w 256 , w 256 ), (7w 256 ,-15w 256 ), (7w 256 ,-13w 256 ), (7w 256 ,-11w 256 ), (7w 256 ,-9w 256 ), (7w 256 ,-7w 256 ), (7w 256 ,-5w 256 ), (7w 256 ,-3w 256 ), (7w 256 ,-w 256 ),

(5w256, 15w256), (5w256, 13w256), (5w256, 11w256), (5w256, 9w256), (5w256, 7w256), (5w256, 5w256), (5w256, 3w256), (5w256, w256), (5w256,-15w256), (5w256,-13w256), (5w256,-11w256), (5w256,-9w256), (5w256,-7w256), (5w256,-5w256), (5w256,-3w256), (5w256,-w256),(5w 256 , 15w 256 ), (5w 256 , 13w 256 ), (5w 256 , 11w 256 ), (5w 256 , 9w 256 ), (5w 256 , 7w 256 ), (5w 256 , 5w 256 ), (5w 256 , 3w 256 ), (5w 256 , w 256 ), (5w 256 ,-15w 256 ), (5w 256 ,-13w 256 ), (5w 256 ,-11w 256 ), (5w 256 ,-9w 256 ), (5w 256 ,-7w 256 ), (5w 256 ,-5w 256 ), (5w 256 ,-3w 256 ), (5w 256 ,-w 256 ),

(3w256, 15w256), (3w256, 13w256), (3w256, 11w256), (3w256, 9w256), (3w256, 7w256), (3w256, 5w256), (3w256, 3w256), (3w256, w256), (3w256,-15w256), (3w256,-13w256), (3w256,-11w256), (3w256,-9w256), (3w256,-7w256), (3w256,-5w256), (3w256,-3w256), (3w256,-w256),(3w 256 , 15w 256 ), (3w 256 , 13w 256 ), (3w 256 , 11w 256 ), (3w 256 , 9w 256 ), (3w 256 , 7w 256 ), (3w 256 , 5w 256 ), (3w 256 , 3w 256 ), (3w 256 , w 256 ), (3w 256 ,-15w 256 ), (3w 256 ,-13w 256 ), (3w 256 ,-11w 256 ), (3w 256 ,-9w 256 ), (3w 256 ,-7w 256 ), (3w 256 ,-5w 256 ), (3w 256 ,-3w 256 ), (3w 256 ,-w 256 ),

(w256, 15w256), (w256, 13w256), (w256, 11w256), (w256, 9w256), (w256, 7w256), (w256, 5w256), (w256, 3w256), (w256, w256), (w256,-15w256), (w256,-13w256), (w256,-11w256), (w256,-9w256), (w256,-7w256), (w256,-5w256), (w256,-3w256), (w256,-w256),(w 256 , 15w 256 ), (w 256 , 13w 256 ), (w 256 , 11w 256 ), (w 256 , 9w 256 ), (w 256 , 7w 256 ), (w 256 , 5w 256 ), (w 256 , 3w 256 ), (w 256 , w 256 ), (w 256 ,-15w 256 ), (w 256 ,-13w 256 ), (w 256 ,-11w 256 ), (w 256 ,-9w 256 ), (w 256 ,-7w 256 ), (w 256 ,-5w 256 ), (w 256 ,-3w 256 ), (w 256 ,-w 256 ),

(-15w256, 15w256), (-15w256, 13w256), (-15w256, 11w256), (-15w256, 9w256), (-15w256, 7w256), (-15w256, 5w256), (-15w256, 3w256), (-15w256, w256), (-15w256,-15w256), (-15w256,-13w2566), (-15w256,-11w256), (-15w256,-9w256), (-15w256,-7w256), (-15w256,-5w256), (-15w256,-3w256), (-15w256,-w256),(-15w 256 , 15w 256 ), (-15w 256 , 13w 256 ), (-15w 256 , 11w 256 ), (-15w 256 , 9w 256 ), (-15w 256 , 7w 256 ), (-15w 256 , 5w 256 ), (-15w 256 , 3w 256 ), (-15w 256 , w 256 ), (-15w 256 ,-15w 256 ), (-15w 256 ,-13w 256 6), (-15w 256 ,-11w 256 ), (-15w 256 ,-9w 256 ), (-15w 256 ,-7w 256 ), (-15w 256 ,-5w 256 ), (-15w 256 ,-3w 256 ), (-15w 256 ,-w 256 ),

(-13w256, 15w256), (-13w256, 13w256), (-13w256, 11w256), (-13w256, 9w256), (-13w256, 7w256), (-13w256, 5w256), (-13w256, 3w256), (-13w256, w256), (-13w256,-15w256), (-13w256,-13w256), (-13w256,-11w256), (-13w256,-9w256), (-13w256,-7w256), (-13w256,-5w256), (-13w256,-3w256), (-13w256,-w256),(-13w 256 , 15w 256 ), (-13w 256 , 13w 256 ), (-13w 256 , 11w 256 ), (-13w 256 , 9w 256 ), (-13w 256 , 7w 256 ), (-13w 256 , 5w 256 ), (-13w 256 , 3w 256 ), (-13w 256 , w 256 ), (-13w 256 ,-15w 256 ), (-13w 256 ,-13w 256 ), (-13w 256 ,-11w 256 ), (-13w 256 ,-9w 256 ), (-13w 256 ,-7w 256 ), (-13w 256 ,-5w 256 ), (-13w 256 ,-3w 256 ), (-13w 256 ,-w 256 ),

(-11w256, 15w256), (-11w256, 13w256), (-11w256, 11w256), (-11w256, 9w256), (-11w256, 7w256), (-11w256, 5w256), (-11w256, 3w256), (-11w256, w256), (-11w256,-15w256), (-11w256,-13w256), (-11w256,-11w256), (-11w256,-9w256), (-11w256,-7w256), (-11w256,-5w256), (-11w256,-3w256), (-11w256,-w256),(-11w 256 , 15w 256 ), (-11w 256 , 13w 256 ), (-11w 256 , 11w 256 ), (-11w 256 , 9w 256 ), (-11w 256 , 7w 256 ), (-11w 256 , 5w 256 ), (-11w 256 , 3w 256 ), (-11w 256 , w 256 ), (-11w 256 ,-15w 256 ), (-11w 256 ,-13w 256 ), (-11w 256 ,-11w 256 ), (-11w 256 ,-9w 256 ), (-11w 256 ,-7w 256 ), (-11w 256 ,-5w 256 ), (-11w 256 ,-3w 256 ), (-11w 256 ,-w 256 ) ),

(-9w256, 15w256), (-9w256, 13w256), (-9w256, 11w256), (-9w256, 9w256), (-9w256, 7w256), (-9w256, 5w256), (-9w256, 3w256), (-9w256, w256), (-9w256,-15w256), (-9w256,-13w256), (-9w256,-11w256), (-9w256,-9w256), (-9w256,-7w256), (-9w256,-5w256), (-9w256,-3w256), (-9w256,-w256),(-9w 256 , 15w 256 ), (-9w 256 , 13w 256 ), (-9w 256 , 11w 256 ), (-9w 256 , 9w 256 ), (-9w 256 , 7w 256 ), (-9w 256 , 5w 256 ), (-9w 256 , 3w 256 ), (-9w 256 , w 256 ), (-9w 256 ,-15w 256 ), (-9w 256 ,-13w 256 ), (-9w 256 ,-11w 256 ), (-9w 256 ,-9w 256 ), (-9w 256 ,-7w 256 ), (-9w 256 ,-5w 256 ), (-9w 256 ,-3w 256 ), (-9w 256 ,-w 256 ),

(-7w256, 15w256), (-7w256, 13w256), (-7w256, 11w256), (-7w256, 9w256), (-7w256, 7w256), (-7w256, 5w256), (-7w256, 3w256), (-7w256, w256), (-7w256,-15w256), (-7w256,-13w256), (-7w256,-11w256), (-7w256,-9w256), (-7w256,-7w256), (-7w256,-5w256), (-7w256,-3w256), (-7w256,-w256),(-7w 256 , 15w 256 ), (-7w 256 , 13w 256 ), (-7w 256 , 11w 256 ), (-7w 256 , 9w 256 ), (-7w 256 , 7w 256 ), (-7w 256 , 5w 256 ), (-7w 256 , 3w 256 ), (-7w 256 , w 256 ), (-7w 256 ,-15w 256 ), (-7w 256 ,-13w 256 ), (-7w 256 ,-11w 256 ), (-7w 256 ,-9w 256 ), (-7w 256 ,-7w 256 ), (-7w 256 ,-5w 256 ), (-7w 256 ,-3w 256 ), (-7w 256 ,-w 256 ),

(-5w256, 15w256), (-5w256, 13w256), (-5w256, 11w256), (-5w256, 9w256), (-5w256, 7w256), (-5w256, 5w256), (-5w256, 3w256), (-5w256, w256), (-5w256,-15w256), (-5w256,-13w256), (-5w256,-11w256), (-5w256,-9w256), (-5w256,-7w256), (-5w256,-5w256), (-5w256,-3w256), (-5w256,-w256),(-5w 256 , 15w 256 ), (-5w 256 , 13w 256 ), (-5w 256 , 11w 256 ), (-5w 256 , 9w 256 ), (-5w 256 , 7w 256 ), (-5w 256 , 5w 256 ), (-5w 256 , 3w 256 ), (-5w 256 , w 256 ), (-5w 256 ,-15w 256 ), (-5w 256 ,-13w 256 ), (-5w 256 ,-11w 256 ), (-5w 256 ,-9w 256 ), (-5w 256 ,-7w 256 ), (-5w 256 ,-5w 256 ), (-5w 256 ,-3w 256 ), (-5w 256 ,-w 256 ) ),

(-3w256, 15w256), (-3w256, 13w256), (-3w256, 11w256), (-3w256, 9w256), (-3w256, 7w256), (-3w256, 5w256), (-3w256, 3w256), (-3w256, w256), (-3w256,-15w256), (-3w256,-13w256), (-3w256,-11w256), (-3w256,-9w256), (-3w256,-7w256), (-3w256,-5w256), (-3w256,-3w256), (-3w256,-w256),(-3w 256 , 15w 256 ), (-3w 256 , 13w 256 ), (-3w 256 , 11w 256 ), (-3w 256 , 9w 256 ), (-3w 256 , 7w 256 ), (-3w 256 , 5w 256 ), (-3w 256 , 3w 256 ), (-3w 256 , w 256 ), (-3w 256 ,-15w 256 ), (-3w 256 ,-13w 256 ), (-3w 256 ,-11w 256 ), (-3w 256 ,-9w 256 ), (-3w 256 ,-7w 256 ), (-3w 256 ,-5w 256 ), (-3w 256 ,-3w 256 ), (-3w 256 ,-w 256 ) ),

(-w256, 15w256), (-w256, 13w256), (-w256, 11w256), (-w256, 9w256), (-w256, 7w256), (-w256, 5w256), (-w256, 3w256), (-w256, w256), (-w256,-15w256), (-w256,-13w256), (-w256,-11w256), (-w256,-9w256), (-w256,-7w256), (-w256,-5w256), (-w256,-3w256), (-w256,-w256)(-w 256 , 15w 256 ), (-w 256 , 13w 256 ), (-w 256 , 11w 256 ), (-w 256 , 9w 256 ), (-w 256 , 7w 256 ), (-w 256 , 5w 256 ), (-w 256 , 3w 256 ), (-w 256 , w 256 ), (-w 256 ,-15w 256 ), (-w 256 ,-13w 256 ), (-w 256 ,-11w 256 ), (-w 256 ,-9w 256 ), (-w 256 ,-7w 256 ), (-w 256 ,-5w 256 ), (-w 256 ,-3w 256 ), (-w 256 ,-w 256 )

의 바로 아래에 b0, b1, b2, b3, b4, b5, b6, b7의 세트 00000000~11111111의 값을 나타내고 있다. b0, b1, b2, b3, b4, b5, b6, b7의 세트 00000000~11111111의 바로 위의 신호점(「○」)의 동상 I-직교 Q 평면에서의 각각의 좌표가 매핑 후의 베이스밴드신호의 동상성분 I 및 직교성분 Q가 된다.The values of 00000000 to 11111111 in sets of b0, b1, b2, b3, b4, b5, b6, and b7 are shown immediately below. Each coordinate in the in-phase I-orthogonal Q plane of the signal point (“○”) immediately above the sets 00000000 to 11111111 of b0, b1, b2, b3, b4, b5, b6, b7 corresponds to the baseband signal after mapping. It becomes an in-phase component I and an orthogonal component Q.

또, 256QAM일 때의 b0, b1, b2, b3, b4, b5, b6, b7의 세트 (00000000~11111111)와 신호점의 좌표의 관계는 도 4에 한정되는 것은 아니다. 그리고 (256QAM일 때의) 매핑 후의 베이스밴드신호의 동상성분 I, 직교성분 Q를 복소 표현한 값이 베이스밴드신호 (s1(t) 또는 s2(t))가 된다.The relationship between the sets of b0, b1, b2, b3, b4, b5, b6, and b7 (00000000 to 11111111) and the coordinates of the signal points at 256QAM is not limited to FIG. 4 . Then, a value obtained by complex expression of the in-phase component I and the quadrature component Q of the baseband signal after mapping (in the case of 256QAM) becomes the baseband signal (s 1 (t) or s 2 (t)).

이때, 도 5~도 7의 매핑부(504)의 출력인 베이스밴드신호(505A)(s1(t)(s2(i)))의 평균전력과 베이스밴드신호(505B)(s2(t)(s2(i)))의 평균전력을 동일하게 하는 것이 일반적이 된다. 따라서, 앞에서 설명한 QPSK의 매핑 방법에서 기재한 계수 wq, 앞에서 설명한 16QAM의 매핑 방법에서 기재한 계수 w16, 앞에서 설명한 64QAM의 매핑 방법에서 기재한 계수 w64 및 앞에서 설명한 256QAM의 매핑 방법에서 기재한 계수 w256에 관해 이하의 관계식이 성립한다.At this time, the average power of the baseband signal 505A (s 1 (t) (s 2 (i))) that is the output of the mapping unit 504 of FIGS. 5 to 7 and the base band signal 505B (s 2 ( It is common to make the average power of t)(s 2 (i))) the same. Therefore, the coefficient w q described in the mapping method of QPSK described above, the coefficient w 16 described in the mapping method of 16QAM described above, the coefficient w 64 described in the mapping method of 64QAM described above, and the coefficient w 64 described in the mapping method of 256QAM described above The following relation holds for the coefficient w 256 .

Figure 112022067201756-pat00011
Figure 112022067201756-pat00011

Figure 112022067201756-pat00012
Figure 112022067201756-pat00012

Figure 112022067201756-pat00013
Figure 112022067201756-pat00013

Figure 112022067201756-pat00014
Figure 112022067201756-pat00014

DVB 규격에서는 MIMO 전송방법에 있어서 2개의 안테나로부터 변조신호 #1, 변조신호 #2를 송신할 때, 변조신호 #1의 송신 평균전력과 변조신호 #2의 송신 평균전력을 다르게 설정하는 경우가 존재한다. 일례로 앞의 설명에 있어서 식 (R2), 식 (R3), 식 (R4), 식 (R5), 식 (R8)인 경우에 있어서 Q1≠Q2인 경우가 된다.In the DVB standard, when the modulated signal #1 and modulated signal #1 are transmitted from two antennas in the MIMO transmission method, there is a case where the transmit average power of the modulated signal #1 and the transmit average power of the modulated signal #1 are set differently. do. For example, in the case of formulas (R2), (R3), (R4), (R5), and (R8) in the preceding description, Q1≠Q2 is the case.

더 구체적인 예로 이하를 생각한다.As a more specific example, consider the following.

<1>식 (R2)에 있어서 프리코딩 행렬 F(또는 F(i))가 이하의 어느 식으로 표시되는 경우.<1> When the precoding matrix F (or F(i)) in the formula (R2) is expressed by any of the following formulas.

Figure 112022067201756-pat00015
Figure 112022067201756-pat00015

또는,or,

Figure 112022067201756-pat00016
Figure 112022067201756-pat00016

또는,or,

Figure 112022067201756-pat00017
Figure 112022067201756-pat00017

또는,or,

Figure 112022067201756-pat00018
Figure 112022067201756-pat00018

또는,or,

Figure 112022067201756-pat00019
Figure 112022067201756-pat00019

또는,or,

Figure 112022067201756-pat00020
Figure 112022067201756-pat00020

또는,or,

Figure 112022067201756-pat00021
Figure 112022067201756-pat00021

또는,or,

Figure 112022067201756-pat00022
Figure 112022067201756-pat00022

또, 식 (R15), 식 (R16), 식 (R17), 식 (R18), 식 (R19), 식 (R20), 식 (R21), 식 (R22)에 있어서 α는 실수라도 좋고 허수라도 좋으며, β는 실수라도 좋고 허수라도 좋다. 단, α는 0(제로)은 아니다. 그리고, β도 0(제로)은 아니다.In addition, in formulas (R15), (R16), (R17), (R18), (R19), (R20), (R21), and (R22), α may be a real number or an imaginary number. good, and β may be a real number or an imaginary number. However, α is not 0 (zero). Also, β is not 0 (zero).

또는,or,

Figure 112022067201756-pat00023
Figure 112022067201756-pat00023

또는,or,

Figure 112022067201756-pat00024
Figure 112022067201756-pat00024

또는,or,

Figure 112022067201756-pat00025
Figure 112022067201756-pat00025

또는,or,

Figure 112022067201756-pat00026
Figure 112022067201756-pat00026

또는,or,

Figure 112022067201756-pat00027
Figure 112022067201756-pat00027

또는,or,

Figure 112022067201756-pat00028
Figure 112022067201756-pat00028

또는,or,

Figure 112022067201756-pat00029
Figure 112022067201756-pat00029

또는,or,

Figure 112022067201756-pat00030
Figure 112022067201756-pat00030

또, 식 (R23), 식 (R25), 식 (R27), 식 (R29)에 있어서 β는 실수라도 좋고 허수라도 좋다. 단, β는 0(제로)은 아니다.In the formulas (R23), (R25), (R27), and (R29), β may be a real number or an imaginary number. However, β is not 0 (zero).

또는,or,

Figure 112022067201756-pat00031
Figure 112022067201756-pat00031

또는,or,

Figure 112022067201756-pat00032
Figure 112022067201756-pat00032

또는,or,

Figure 112022067201756-pat00033
Figure 112022067201756-pat00033

또는,or,

Figure 112022067201756-pat00034
Figure 112022067201756-pat00034

단, θ11(i), θ21(i)는 i의(시간, 또는 주파수의) 함수이고, λ는 고정 값이며, α는 실수라도 좋고 허수라도 좋으며, β는 실수라도 좋고 허수라도 좋다. 단, α는 0(제로)은 아니다. 그리고, β도 0(제로)은 아니다.However, θ 11 (i) and θ 21 (i) are functions of i (time or frequency), λ is a fixed value, α may be a real number or an imaginary number, and β may be a real number or an imaginary number. However, α is not 0 (zero). Also, β is not 0 (zero).

<2>식 (R3)에 있어서 프리코딩 행렬 F(또는 F(i))가 식 (15) 내지 식 (30)의 어느 식으로 표시되는 경우.<2> When the precoding matrix F (or F(i)) in the formula (R3) is expressed by any of the formulas (15) to (30).

<3>식 (R4)에 있어서 프리코딩 행렬 F(또는 F(i))가 식 (15)으로부터 식 (30)의 어느 식으로 표시되는 경우.<3> When the precoding matrix F (or F(i)) in the formula (R4) is expressed by any of the formulas (15) to (30).

<4>식 (R5)에 있어서 프리코딩 행렬 F(또는 F(i))가 식 (15)으로부터 식 (34)의 어느 식으로 표시되는 경우.<4> When the precoding matrix F (or F(i)) in the formula (R5) is expressed by any of the formulas (15) to (34).

<5>식 (R8)에 있어서 프리코딩 행렬 F(또는 F(i))가 식 (15)으로부터 식 (30)의 어느 식으로 표시되는 경우.<5> When the precoding matrix F (or F(i)) in the formula (R8) is expressed by any of the formulas (15) to (30).

또, <1>내지 <5>에 있어서 s1(t)의 변조방식과 s2(t)의 변조방식 (s1(i)의 변조방식과 s2(i)의 변조방식)은 다른 것으로 한다.In <1> to <5>, it is assumed that the modulation method of s1(t) and the modulation method of s2(t) (the modulation method of s1(i) and the modulation method of s2(i)) are different.

이상에 있어서 본 구성 예의 중요한 점에 대해 설명한다. 또, 이하에서 설명하는 점은 <1>내지 <5>에서의 프리코딩 방법일 때, 특히, 중요한, <1>내지 <5>에서의 프리코딩 방법에 있어서 식 (15) 내지 식 (34) 이외의 프리코딩 행렬을 이용한 때에도 실시가 가능하다.In the above, the important point of this structural example is demonstrated. In addition, the points described below are particularly important when the precoding method in <1> to <5> is, in particular, in the precoding method in <1> to <5>, Equations (15) to (34) It can also be implemented when using other precoding matrices.

<1>내지 <5>에서의 s1(t)(s1(i))(즉, 베이스밴드신호(505A))의 변조방식의 변조 다치 수(modulation level)(동상 I-직교 Q 평면에서의 신호점의 수, 예를 들어 16QAM인 때 변조 다치 수는 16이 된다)를 2g(g는 1 이상의 정수), <1>내지 <5>에서의 s2(t)(s2(i))(즉, 베이스밴드신호(505B))의 변조방식의 변조 다치 수(동상 I-직교 Q 평면에서의 신호점의 수, 예를 들어 64QAM 때 변조 다치 수는 64가 된다).를 2h(h는 1 이상의 정수)로 한다(또, g≠h로 한다).The modulation level of the modulation scheme of s 1 (t) (s 1 (i)) (ie, the baseband signal 505A) in <1> to <5> (in the in-phase I-orthogonal Q plane) 2g (g is an integer greater than or equal to 1), s 2 (t) in <1> to <5> (s 2 (i) 2h (h) is an integer greater than or equal to 1) (also set as g≠h).

그러면, s1(t)(s1(i))의 1 심벌에 의해 g비트의 데이터, s2(t)(s2(i))의 1 심벌에 의해 h비트의 데이터가 전송되게 된다. 따라서, s1(t)(s1(i)) 1 심벌과 s2(t)(s2(i)) 1 심벌로 형성되는 1 슬롯에서는 g+h비트가 전송되게 된다. 이때, 높은 공간 다이버시티 게인을 얻기 위해서는 이하의 조건이 중요해진다.Then, g-bit data is transmitted by 1 symbol of s 1 (t)(s 1 (i)), and h-bit data is transmitted by 1 symbol of s 2 (t)(s 2 (i)). Accordingly, g+h bits are transmitted in one slot formed of s 1 (t)(s 1 (i)) 1 symbol and s 2 (t)(s 2 (i)) 1 symbol. At this time, in order to obtain a high spatial diversity gain, the following conditions become important.

<조건 R-1><Condition R-1>

식 (R2), 또는 식 (R3), 또는 식 (R4), 또는 식 (R5), 또는 식 (R8)의 어느 프리코딩(단, 프리코딩 이외의 처리도 포함한다)을 실행한 경우에는 프리코딩 등의 처리를 실행한 후의 신호 z1(t)(z1(i))의 1 심벌에 있어서 동상 I-직교 Q평면에서 후보가 되는 신호점의 수는 2g+h개가 된다(1 심벌에 있어서 g+h비트의 데이터가 취할 수 있는 값 모두에 있어서 동상 I-직교 Q평면에 신호점을 작성하면 2g+h개의 신호점을 작성할 수 있다. 이 수가 후보가 되는 신호점의 수가 된다).When any precoding of Formula (R2), or Formula (R3), or Formula (R4), or Formula (R5), or Formula (R8) (however, processing other than precoding is included) is performed In one symbol of the signal z 1 (t) (z 1 (i)) after processing such as coding, the number of candidate signal points in the in-phase I-orthogonal Q plane becomes 2 g + h (g + h in 1 symbol) For all possible values of bit data, if signal points are created on the in-phase I-orthogonal Q plane, 2g+h signal points can be created (this number becomes the number of candidate signal points).

또, 프리코딩 등의 처리를 실행한 후의 신호 z2(t)(z2(i))의 1 심벌에 있어서 동상 I-직교 Q평면에서 후보가 되는 신호점의 수는 2g+h개가 된다(1 심벌에 있어서 g+h비트의 데이터가 취할 수 있는 값 모두에 있어서 동상 I-직교 Q평면에 신호점을 작성하면 2g+h개의 신호점을 작성할 수 있다. 이 수가 후보가 되는 신호점의 수가 된다).In addition, in one symbol of the signal z 2 (t) (z 2 (i)) after processing such as precoding, the number of candidate signal points in the in-phase I-orthogonal Q plane becomes 2 g + h (1 symbol). For all values that g+h bit of data can take, if signal points are created on the in-phase I-orthogonal Q plane, 2g+h signal points can be created (this number becomes the number of candidate signal points).

다음에, <조건 R-1>을 다른 표현을 실행하는 동시에, 새로운 추가 조건에 있어서 식 (R2), 식 (R3), 식 (R4), 식 (R5), 식 (R8) 각각으로 나누어 설명을 한다.Next, while implementing a different expression for <condition R-1>, a new additional condition is divided into Formula (R2), Formula (R3), Formula (R4), Formula (R5), and Formula (R8). do

(Case 1)(Case 1)

고정의 프리코딩 행렬을 이용하여 식 (R2)의 처리를 실행한 경우:When the processing of formula (R2) is performed using a fixed precoding matrix:

식 (R2)의 연산의 도중 단계의 식으로 이하의 식을 생각한다.The following formula is considered as an expression of a step in the middle of the calculation of formula (R2).

Figure 112022067201756-pat00035
Figure 112022067201756-pat00035

(또, Case 1의 경우에는 프리코딩 행렬 F는 고정의 프리코딩 행렬로 한다(단, s1(t)(s1(i))에서의 변조방식 및/또는 s2(t)(s2(i))에서의 변조방식이 바뀐 경우에는 프리코딩 행렬이 바뀌어도 좋다).(In addition, in Case 1, the precoding matrix F is a fixed precoding matrix (provided, however, that the modulation method in s 1 (t) (s 1 (i)) and/or s 2 (t)(s 2 ) If the modulation method in (i)) is changed, the precoding matrix may be changed).

s1(t)(s1(i))(즉, 베이스밴드신호(505A))의 변조방식의 변조 다치 수를 2g(g는 1 이상의 정수), s2(t)(s2(i))(즉, 베이스밴드신호(505B))의 변조방식의 변조 다치 수를 2h(h는 1 이상의 정수)로 하고, g≠h로 한다. 2 g (g is an integer greater than or equal to 1), s 2 ( t) (s 2 (i)) )) (i.e., the baseband signal 505B), the modulation multi-valued number of the modulation method is 2 h (h is an integer greater than or equal to 1), and g≠h.

이때, 이하의 조건이 성립하면 높은 공간 다이버시티 게인을 얻을 수 있다.At this time, if the following conditions are satisfied, a high spatial diversity gain can be obtained.

<조건 R-2><Condition R-2>

식 (R35)의 신호 u1(t)(u1(i))의 1 심벌에 있어서 동상 I-직교 Q평면에서 후보가 되는 신호점의 수는 2g+h개가 된다. (1 심벌에 있어서 g+h비트의 데이터가 취할 수 있는 값 모두에 있어서 동상 I-직교 Q평면에 신호점을 작성하면 2g+h개의 신호점을 작성할 수 있다. 이 수가 후보가 되는 신호점의 수가 된다).In one symbol of the signal u 1 (t) (u 1 (i)) of the formula (R35), the number of candidate signal points in the in-phase I-orthogonal Q plane is 2 g+h . (For all possible values of g+h bits of data in one symbol, if signal points are created on the in-phase I-orthogonal Q plane, 2g+h signal points can be created. This number becomes the number of candidate signal points).

또, 식 (R35)의 신호 u2(t)(u2(i))의 1 심벌에 있어서 동상 I-직교 Q평면에서 후보가 되는 신호점의 수는 2g+h개가 된다(1 심벌에 있어서 g+h비트의 데이터가 취할 수 있는 값 모두에 있어서 동상 I-직교 Q평면에 신호점을 작성하면 2g+h개의 신호점을 작성할 수 있다. 이 수가 후보가 되는 신호점의 수가 된다).In addition, in one symbol of the signal u 2 (t) (u 2 (i)) of the formula (R35), the number of candidate signal points in the in-phase I-orthogonal Q plane is 2 g + h (g + h in 1 symbol) For all possible values of bit data, if signal points are created on the in-phase I-orthogonal Q plane, 2g+h signal points can be created (this number becomes the number of candidate signal points).

그리고 식 (R2)에 있어서 |Q1|>|Q2|(Q1의 절대치가 Q2의 절대치보다 크다)로 한 때 이하의 조건을 생각한다.And when |Q 1 |> | Q 2 | (the absolute value of Q 1 is larger than the absolute value of Q 2 ) in Formula (R2), the following conditions are considered.

<조건 R-3><Condition R-3>

식 (R35)의 신호 u1(t)(u1(i))의 1 심벌에 있어서 동상 I-직교 Q평면에 있어 후보가 되는 신호점의 수는 2g+h개가 된다. (1 심벌에 있어서 g+h비트의 데이터가 취할 수 있는 값 모두에 있어서 동상 I-직교 Q평면에 신호점을 작성하면 2g+h개의 신호점을 작성할 수 있다. 이 수가 후보가 되는 신호점의 수가 된다). 그리고 동상 I-직교 Q평면에서 u1(t)(u1(i))의 2g+h개의 후보가 되는 신호점의 최소 유클리드(Euclid) 거리를 D1으로 한다(또, D1은 0(제로) 이상의 실수가 된다(D1≥0). D1이 0(제로)일 때 2g+h개의 신호점 중 동상 I-직교 Q평면에 있어서 동일한 위치에 존재하는 신호점이 존재하게 된다).In one symbol of the signal u 1 (t) (u 1 (i)) of the formula (R35), the number of candidate signal points in the in-phase I-orthogonal Q plane is 2 g+h . (For all possible values of g+h bits of data in one symbol, if signal points are created on the in-phase I-orthogonal Q plane, 2 g+h signal points can be created. This number becomes the number of candidate signal points) . Then, the minimum Euclidean distance of 2 g+h candidate signal points of u 1 (t) (u 1 (i)) in the in-phase I-orthogonal Q plane is D 1 (and D 1 is 0 (zero) ) or more (D 1 ≥ 0) When D 1 is 0 (zero), among 2 g+h signal points, there are signal points at the same position in the in-phase I-orthogonal Q plane).

또, 식 (R35)의 신호 u2(t)(u2(i))의 1 심벌에 있어서 동상 I-직교 Q평면에서 후보가 되는 신호점의 수는 2g+h개가 된다. (1 심벌에 있어서 g+h비트의 데이터가 취할 수 있는 값 모두에 있어서 동상 I-직교 Q평면에 신호점을 작성하면 2g+h개의 신호점을 작성할 수 있다. 이 수가 후보가 되는 신호점의 수가 된다). 그리고 동상 I-직교 Q평면에 있어서 u2(t)(u2(i))의 2g+h개의 후보가 되는 신호점의 최소 유클리드 거리를 D2로 하는(또, D2는 0(제로) 이상의 실수가 된다(D2≥0). D2가 0(제로)일 때 2g+h개의 신호점 중 동상 I-직교 Q평면에 있어서 동일한 위치에 존재하는 신호점이 존재하게 된다).In addition, in one symbol of the signal u 2 (t) (u 2 (i)) of the formula (R35), the number of candidate signal points in the in-phase I-orthogonal Q plane is 2 g+h . (For all possible values of g+h bits of data in one symbol, if signal points are created on the in-phase I-orthogonal Q plane, 2 g+h signal points can be created. This number becomes the number of candidate signal points) . And in the in-phase I-orthogonal Q plane, the minimum Euclidean distance of 2 g+h candidate signal points of u 2 (t) (u 2 (i)) is D 2 (and D 2 is 0 (zero) or more It becomes a real number (D 2 ≥ 0.) When D 2 is 0 (zero), among 2 g+h signal points, there are signal points at the same position in the in-phase I-orthogonal Q plane).

이때, D1>D2(D1은 D2보다 크다)가 성립한다.At this time, D 1 >D 2 (D 1 is greater than D 2 ) holds.

그런데, 도 53에 송신안테나와 수신안테나의 관계를 나타내고 있다. 송신장치의 송신안테나 #1(5302A)로부터 변조신호 #1(5301A)이 송신되고, 송신안테나 #2(5302B)로부터 변조신호 #2(5301B)가 송신되는 것으로 한다. 이때, 송신안테나 #1(5302A)로부터 z1(t)(z1(i))(즉, u1(t)(u1(i)))를 송신하고, 송신안테나 #2(5302B)로부터 z2(t)(z2(i))(즉, u2(t)(u2(i)))를 송신하는 것으로 한다.By the way, FIG. 53 shows the relationship between the transmitting antenna and the receiving antenna. It is assumed that the modulated signal #1 (5301A) is transmitted from the transmission antenna #1 (5302A) of the transmitter, and the modulated signal #1 (5301B) is transmitted from the transmission antenna #1 (5302B). At this time, z 1 (t) (z 1 (i)) (that is, u 1 (t) (u 1 (i))) is transmitted from the transmission antenna #1 (5302A), and the transmission antenna #1 (5302B) is It is assumed that z 2 (t)(z 2 (i)) (that is, u 2 (t)(u 2 (i))) is transmitted.

그리고 수신장치의 수신안테나 #1(5303X) 및 수신안테나 #2(5303Y)에서는 송신장치가 송신한 변조신호를 수신(수신신호(530X) 및 수신신호(5304Y)를 얻는다)하게 되지만, 이때 송신안테나 #1(5302A)로부터 수신안테나 #1(5303X)의 전파계수를 h11(t)로 하고, 송신안테나 #1(5302A)로부터 수신안테나 #2(5303Y)의 전파계수를 h21(t)로 하며, 송신안테나 #2(5302B)로부터 수신안테나 #1(5303X)의 전파계수를 h12(t)로 하고, 송신안테나 #2(5302B)로부터 수신안테나 #2(5303Y)의 전파계수를 h22(t)로 한다(t는 시간).And, the reception antenna #1 (5303X) and the reception antenna #1 (5303Y) of the reception device receive the modulated signal transmitted by the transmission device (the reception signal 530X and the reception signal 5304Y are obtained), but at this time, the transmission antenna Let the propagation coefficient of the receiving antenna #1 (5303X) from #1 (5302A) be h11(t), the propagation coefficient of the receiving antenna #1 (5302A) from the transmitting antenna #1 (5302A) to h21(t), Let the propagation coefficient of the receiving antenna #1 (5303X) from the transmitting antenna #1 (5302B) be h12(t), and the propagation coefficient of the receiving antenna #2 (5303Y) from the transmitting antenna #2 (5302B) to h22(t) do (t is time).

이때, |Q1|>|Q2|가 성립하는 점에서 z1(t)(z1(i))(즉, u1(t)(u1(i)))의 변조신호의 수신상태가 수신데이터의 수신 품질의 지배적인 요인이 될 가능성이 있다. 따라서, <조건 R-3>을 만족함으로써 수신장치는 높은 데이터의 수신 품질을 얻을 수 있을 가능성이 커진다.At this time, since |Q1|>|Q2| holds true, the reception state of the modulated signal of z1(t)(z1(i)) (that is, u1(t)(u1(i))) determines the reception quality of the received data. likely to be the dominant factor in Accordingly, by satisfying the <condition R-3>, the possibility that the receiving apparatus can obtain high data reception quality increases.

또, 동일한 이유에서 |Q1|<|Q2|일때 <조건 R-3'>이 성립하면 좋다.Also, for the same reason, <condition R-3'> may be satisfied when |Q 1 |<|Q 2 |.

<조건 R-3'><Condition R-3'>

식 (R35)의 신호 u1(t)(u1(i))의 1 심벌에 있어서 동상 I-직교 Q평면에서 후보가 되는 신호점의 수는 2g+h개가 된다. (1 심벌에 있어서 g+h비트의 데이터가 취할 수 있는 값 모두에 있어서 동상 I-직교 Q평면에 신호점을 작성하면 2g+h개의 신호점을 작성할 수 있다. 이 수가 후보가 되는 신호점의 수가 된다). 그리고 동상 I-직교 Q평면에 있어서 u1(t)(u1(i))의 2g+h개의 후보가 되는 신호점의 최소 유클리드 거리를 D1로 하는(또, D1은 0(제로) 이상의 실수가 된다(D1≥0). D1이 0(제로)일 때 2g+h개의 신호점 중 동상 I-직교 Q평면에 있어서 동일한 위치에 존재하는 신호점이 존재하게 된다).In one symbol of the signal u 1 (t) (u 1 (i)) of the formula (R35), the number of candidate signal points in the in-phase I-orthogonal Q plane is 2 g+h . (For all possible values of g+h bits of data in one symbol, if signal points are created on the in-phase I-orthogonal Q plane, 2g+h signal points can be created. This number becomes the number of candidate signal points). And the minimum Euclidean distance of 2 g+h candidate signal points of u 1 (t) (u 1 (i)) in the in-phase I-orthogonal Q plane is D 1 (and D 1 is 0 (zero) or more becomes a real number (D 1 ≥ 0.) When D 1 is 0 (zero), among 2 g+h signal points, there are signal points located at the same position in the in-phase I-orthogonal Q plane).

또, 식 (R35)의 신호 u2(t)(u2(i))의 1 심벌에 있어서 동상 I-직교 Q평면에서 후보가 되는 신호점의 수는 2g+h개가 된다. (1 심벌에 있어서 g+h비트의 데이터가 취할 수 있는 값 모두에 있어서 동상 I-직교 Q평면에 신호점을 작성하면 2g+h개의 신호점을 작성할 수 있다. 이 수가 후보가 되는 신호점의 수가 된다). 그리고 동상 I-직교 Q평면에 있어서 u2(t)(u2(i))의 2g+h개의 후보가 되는 신호점의 최소 유클리드 거리를 D2로 하는(또, D2는 0(제로) 이상의 실수가 된다(D2≥0). D2가 0(제로)일 때 2g+h개의 신호점 중 동상 I-직교 Q평면에 있어서 동일한 위치에 존재하는 신호점이 존재하게 된다).In addition, in one symbol of the signal u 2 (t) (u 2 (i)) of the formula (R35), the number of candidate signal points in the in-phase I-orthogonal Q plane is 2 g+h . (For all possible values of g+h bits of data in one symbol, if signal points are created on the in-phase I-orthogonal Q plane, 2 g+h signal points can be created. This number becomes the number of candidate signal points) . And in the in-phase I-orthogonal Q plane, the minimum Euclidean distance of 2 g+h candidate signal points of u 2 (t) (u 2 (i)) is D 2 (and D 2 is 0 (zero) or more It becomes a real number (D 2 ≥ 0.) When D 2 is 0 (zero), among 2 g+h signal points, there are signal points at the same position in the in-phase I-orthogonal Q plane).

이때, D11<D2(D1은 D2보다 작다)가 성립한다.At this time, D 1 1 < D 2 (D 1 is smaller than D 2 ) holds.

Case 1에 있어서, 예를 들어 s1(t)(s1(i))에서의 변조방식 및 s2(t)(s2(i))에서의 변조방식으로 앞에서 설명한 것과 같이 QPSK, 16QAM, 64QAM, 256QAM을 적용하게 된다. 이때, 구체적인 매핑 방법에 대해서는 본 구성 예의 앞에서 설명한 것과 같이 된다. 단, QPSK, 16QAM, 64QAM, 256QAM 이외의 변조방식을 이용해도 좋다.In Case 1, for example, as a modulation method in s 1 (t) (s 1 (i)) and a modulation method in s 2 (t) (s 2 (i)), QPSK, 16QAM, 64QAM and 256QAM will be applied. At this time, the specific mapping method is as described above in this configuration example. However, a modulation method other than QPSK, 16QAM, 64QAM, and 256QAM may be used.

(Case 2)(Case 2)

식 (R15) 내지 식 (R30)의 프리코딩 행렬의 어느 프리코딩 행렬을 이용해 식 (R2)의 처리를 실행한 경우:When the processing of formula (R2) is executed using any precoding matrix of the precoding matrices of formulas (R15) to (R30):

식 (R2)의 연산의 도중 단계의 식으로 식 (R35)을 생각한다. 또, Case 2인 경우에는 프리코딩 행렬 F는 고정의 프리코딩 행렬로 하고, 프리코딩 행렬 F는 식 (R15) 내지 식 (R30)의 어느 하나로 표시되는 것으로 한다(단, s1(t)(s1(i))에서의 변조방식 및/또는 s2(t)(s2(i))에서의 변조방식이 바뀐 경우에는 프리코딩 행렬이 바뀌어도 좋다.Consider the formula (R35) as an expression of a step in the middle of the operation of the formula (R2). In the case of Case 2, it is assumed that the precoding matrix F is a fixed precoding matrix, and the precoding matrix F is expressed by any one of formulas (R15) to (R30) (provided that s 1 (t) ( When the modulation method in s 1 (i)) and/or the modulation method in s 2 (t)(s 2 (i)) are changed, the precoding matrix may be changed.

s1(t)(s1(i))(즉, 베이스밴드신호(505A))의 변조방식의 변조 다치 수를 2g(g는 1 이상의 정수), s2(t)(s2(i))(즉, 베이스밴드신호(505B))의 변조방식의 변조 다치 수를 2h(h는 1 이상의 정수)로 하고, g≠h로 한다. 2 g (g is an integer greater than or equal to 1), s 2 ( t) (s 2 (i)) )) (i.e., the baseband signal 505B), the modulation multi-valued number of the modulation method is 2 h (h is an integer greater than or equal to 1), and g≠h.

이때, <조건 R-2>가 성립하면 높은 공간 다이버시티 게인을 얻을 수 있다.At this time, if <condition R-2> is satisfied, a high spatial diversity gain can be obtained.

그리고 식 (R2)에 있어서 |Q1|>|Q2|(Q1의 절대치가 Q2의 절대치보다 크다)로 한 때, Case 1일 때와 마찬가지로 <조건 R-3>이 성립하는 것을 생각한다.And it is considered that <condition R-3> holds true as in Case 1 when |Q 1 |> | Q 2 | (the absolute value of Q 1 is greater than the absolute value of Q 2 ) in the formula (R2) do.

이때, |Q1|>|Q2|가 성립한다는 점에서 z1(t)(z1(i))(즉, u1(t)(u1(i)))의 변조신호의 수신상태가 수신데이터의 수신 품질의 지배적인 요인이 될 가능성이 있다. 따라서, <조건 R-3>을 만족함으로써 수신장치는 높은 데이터의 수신 품질을 얻을 수 있을 가능성이 커진다.At this time, in that |Q 1 |> | Q 2 | holds, the reception state of the modulated signal of z 1 (t)(z 1 (i)) (that is, u 1 (t)(u 1 (i))) is likely to be the dominant factor in the reception quality of received data. Accordingly, by satisfying the <condition R-3>, the possibility that the receiving apparatus can obtain high data reception quality increases.

또, 이하의 조건이 성립해도 수신장치는 높은 데이터의 수신 품질을 얻을 수 있을 가능성이 커진다.Moreover, even if the following conditions are satisfied, the possibility that the reception apparatus can obtain high data reception quality increases.

<조건 R-3''><Condition R-3''>

<조건 R-3>이 성립하는 동시에 식 (R2)에 있어서 P1=P2가 성립한다.<Condition R-3> holds, and at the same time, P 1 =P 2 in the formula (R2) holds.

이때, |Q1|>|Q2|가 성립한다는 점에서 z1(t)(z1(i))(즉, u1(t)(u1(i)))의 변조신호의 수신상태가 수신데이터의 수신 품질의 지배적인 요인이 될 가능성이 있다. 따라서, <조건 R-3''>을 만족함으로써 수신장치는 높은 데이터의 수신 품질을 얻을 수 있을 가능성이 커진다.At this time, in that |Q 1 |> | Q 2 | holds, the reception state of the modulated signal of z 1 (t)(z 1 (i)) (that is, u 1 (t)(u 1 (i))) is likely to be the dominant factor in the reception quality of received data. Accordingly, by satisfying the <condition R-3''>, the possibility that the receiving apparatus can obtain high data reception quality increases.

또, 동일한 이유에서 |Q1|<|Q2|일 때 <조건 R-3'>이 성립하면 좋다.Also, for the same reason, <condition R-3'> may be satisfied when |Q 1 |<|Q 2 |.

또, 동일한 이유에서 |Q1|<|Q2|일 때 이하의 조건이 성립해도 수신장치는 높은 데이터의 수신 품질을 얻을 수 있을 가능성이 커진다.Further, for the same reason, when |Q 1 |< | Q 2 |, the possibility that the receiving apparatus can obtain high data reception quality is increased even if the following conditions are satisfied.

<조건 R-3'''><Condition R-3'''>

<조건 R-3'>이 성립하는 동시에 식 (R2)에 있어서 P1=P2가 성립한다.<Condition R-3'> is satisfied, and P 1 =P 2 in the formula (R2) holds.

Case 2에 있어서 예를 들어 s1(t)(s1(i))에서의 변조방식 및 s2(t)(s2(i))에서의 변조방식으로 앞에서 설명한 것과 같이 QPSK, 16QAM, 64QAM, 256QAM을 적용하게 된다. 이때, 구체적인 매핑 방법에 대해서는 본 구성 예의 앞에서 설명한 것과 같이 된다. 단, QPSK, 16QAM, 64QAM, 256QAM 이외의 변조방식을 이용해도 좋다.In Case 2, for example, the modulation method in s 1 (t) (s 1 (i)) and the modulation method in s 2 (t) (s 2 (i)) are QPSK, 16QAM, and 64QAM as described above. , 256QAM is applied. At this time, the specific mapping method is as described above in this configuration example. However, a modulation method other than QPSK, 16QAM, 64QAM, and 256QAM may be used.

(Case 3)(Case 3)

식 (R31) 내지 식 (R34)의 프리코딩 행렬의 어느 프리코딩 행렬을 이용해 식 (R2)의 처리를 실행한 경우:When the processing of formula (R2) is performed using any precoding matrix of the precoding matrices of formulas (R31) to (R34):

식 (R2)의 연산의 도중 단계의 식으로 식 (R35)을 생각한다. 또, Case 3인 경우에는 프리코딩 행렬 F는 시간(또는 주파수)에 의해 프리코딩 행렬이 바뀌는 것으로 한다. 그리고 프리코딩 행렬 F(F(i))는 식 (R31) 내지 식 (R34)의 어느 하나로 표시되는 것으로 한다.Consider the formula (R35) as an expression of a step in the middle of the operation of the formula (R2). In the case of Case 3, it is assumed that the precoding matrix F changes with time (or frequency). And it is assumed that the precoding matrix F(F(i)) is expressed by any one of formulas (R31) to (R34).

s1(t)(s1(i))(즉, 베이스밴드신호(505A))의 변조방식의 변조 다치 수를 2g(g는 1 이상의 정수), s2(t)(s2(i))(즉, 베이스밴드신호(505B))의 변조방식의 변조 다치 수를 2h(h는 1 이상의 정수)로 하고, g≠h로 한다. 2 g (g is an integer greater than or equal to 1), s 2 ( t) (s 2 (i)) )) (i.e., the baseband signal 505B), the modulation multi-valued number of the modulation method is 2 h (h is an integer greater than or equal to 1), and g≠h.

이때, 이하의 <조건 R-4>가 성립하면 높은 공간 다이버시티 게인을 얻을 수 있다.At this time, if the following <condition R-4> is satisfied, a high spatial diversity gain can be obtained.

<조건 R-4><Condition R-4>

심벌번호 i를 N 이상 M 이하(N은 정수, M은 정수로 하며, N<M(M은 N보다 작다)로 한다).에 있어서 s1(t)(s1(i))(즉, 베이스밴드신호(505A))의 변조방식이 고정(바뀌지 않는다) 및 s2(t)(s2(i))(즉, 베이스밴드신호(505B))의 변조방식이 고정(바뀌지 않는다)인 것으로 한다.Symbol number i is N or more and M or less (N is an integer, M is an integer, and N<M (M is smaller than N)) in s 1 (t)(s 1 (i)) (that is, It is assumed that the modulation method of the baseband signal 505A) is fixed (does not change) and that the modulation method of s 2 (t) (s 2 (i)) (that is, the baseband signal 505B) is fixed (does not change). do.

그리고 심벌번호 i를 N 이상 M 이하로 한 때, 이것을 만족하는 모든 i에서 식 (R35)의 신호 u1(t)(u1(i))의 1 심벌에 있어서 동상 I-직교 Q평면에서 후보가 되는 신호점의 수는 2g+h개가 된다. (1 심벌에 있어서 g+h비트의 데이터가 취할 수 있는 값 모두에 있어서 동상 I-직교 Q평면에 신호점을 작성하면 2g+h개의 신호점을 작성할 수 있다. 이 수가 후보가 되는 신호점의 수가 된다).And when the symbol number i is N or more and M or less, in all i that satisfy this, in one symbol of the signal u 1 (t) (u 1 (i)) of the formula (R35), candidates in the in-phase I-orthogonal Q plane The number of signal points becomes 2 g+h . (For all possible values of g+h bits of data in one symbol, if signal points are created on the in-phase I-orthogonal Q plane, 2 g+h signal points can be created. This number becomes the number of candidate signal points) .

또, 심벌번호 i를 N 이상 M 이하로 한 때, 이것을 만족하는 모든 i에서 식 (R35)의 신호 u2(t)(u2(i))의 1 심벌에 있어서 동상 I-직교 Q평면에서 후보가 되는 신호점의 수는 2g+h개가 된다. (1 심벌에 있어서 g+h비트의 데이터가 취할 수 있는 값 모두에 있어서 동상 I-직교 Q평면에 신호점을 작성하면 2g+h개의 신호점을 작성할 수 있다. 이 수가 후보가 되는 신호점의 수가 된다).In addition, when the symbol number i is N or more and M or less, in all i that satisfy this, in one symbol of the signal u 2 (t) (u 2 (i)) of the formula (R35), in the in-phase I-orthogonal Q plane The number of candidate signal points is 2 g+h . (For all possible values of g+h bits of data in one symbol, if signal points are created on the in-phase I-orthogonal Q plane, 2 g+h signal points can be created. This number becomes the number of candidate signal points) .

그리고 식 (R2)에 있어서 |Q1|>|Q2|(Q1의 절대치가 Q2의 절대치보다 크다)로 한 때 <조건 R-5>가 성립하는 것을 생각한다.And it is considered that <condition R-5> is satisfied when |Q 1 |> | Q 2 | (the absolute value of Q 1 is greater than the absolute value of Q 2 ) in the formula (R2).

<조건 R-5><Condition R-5>

심벌번호 i를 N 이상 M 이하(N은 정수, M은 정수로 하고, N<M(M은 N보다 작다)로 한다).에 있어서 s1(t)(s1(i))(즉, 베이스밴드신호(505A))의 변조방식이 고정(바뀌지 않는다) 및 s2(t)(s2(i))(즉, 베이스밴드신호(505B))의 변조방식이 고정(바뀌지 않는다) 것으로 한다.s 1 (t)(s 1 (i)) (i.e., the symbol number i is N or more and M or less (N is an integer, M is an integer, and N < M (M is smaller than N)). It is assumed that the modulation method of the baseband signal 505A) is fixed (does not change) and the modulation method of s2( t )(s2(i)) (that is, the baseband signal 505B) is fixed (doesn't change). .

심벌번호 i를 N 이상 M 이하로 한 때, 이것을 만족하는 모든 i에서 식 (R35)의 신호 u1(t)(u1(i))의 1 심벌에 있어서 동상 I-직교 Q평면에서 후보가 되는 신호점의 수는 2g+h개가 된다. (1 심벌에 있어서 g+h비트의 데이터가 취할 수 있는 값 모두에 있어서 동상 I-직교 Q평면에 신호점을 작성하면 2g+h개의 신호점을 작성할 수 있다. 이 수가 후보가 되는 신호점의 수가 된다).When the symbol number i is N or more and M or less, in all i that satisfy this, in one symbol of the signal u 1 (t) (u 1 (i)) of the formula (R35), a candidate is found in the in-phase I-orthogonal Q plane. The number of signal points to be formed becomes 2 g+h . (For all possible values of g+h bits of data in one symbol, if signal points are created on the in-phase I-orthogonal Q plane, 2 g+h signal points can be created. This number becomes the number of candidate signal points) .

그리고 심벌번호 i에 있어서 동상 I-직교 Q평면에 있어서 u1(t)(u1(i))의 2g+h개의 후보가 되는 신호점의 최소 유클리드 거리를 D1(i)로 한다(또, D1(i)는 0(제로) 이상의 실수가 되는(D1(i)≥0). D1(i)가 0(제로)일 때 2g+h개의 신호점 중 동상 I-직교 Q평면에 있어서 동일한 위치에 존재하는 신호점이 존재하게 된다).And in symbol number i, the minimum Euclidean distance of 2 g+h candidate signal points of u 1 (t) (u 1 (i)) in the in-phase I-orthogonal Q plane is D 1 (i) (also, D 1 (i) is a real number greater than or equal to 0 (zero) (D 1 (i) ≥ 0) When D 1 (i) is 0 (zero), among 2 g + h signal points, in the in-phase I-orthogonal Q plane A signal point that exists in the same position exists).

또, 심벌번호 i를 N 이상 M 이하로 한 때, 이것을 만족하는 모든 i에서 식 (R35)의 신호 u2(t)(u2(i))의 1 심벌에 있어서 동상 I-직교 Q평면에서 후보가 되는 신호점의 수는 2g+h개가 된다. (1 심벌에 있어서 g+h비트의 데이터가 취할 수 있는 값 모두에 있어서 동상 I-직교 Q평면에 신호점을 작성하면 2g+h개의 신호점을 작성할 수 있다. 이 수가 후보가 되는 신호점의 수가 된다). 그리고 심벌번호 i에 있어서 동상 I-직교 Q평면에 있어서 u2(t)(u2(i))의 2g+h개의 후보가 되는 신호점의 최소 유클리드 거리를 D2(i)로 하는(또, D2(i)는 0(제로) 이상의 실수가 되는(D2(i)≥0). D2(i)가 0(제로)일 때 2g+h개의 신호점 중 동상 I-직교 Q평면에 있어서 동일한 위치에 존재하는 신호점이 존재하게 된다).In addition, when the symbol number i is N or more and M or less, in all i that satisfy this, in one symbol of the signal u 2 (t) (u 2 (i)) of the formula (R35), in the in-phase I-orthogonal Q plane The number of candidate signal points is 2 g+h . (For all possible values of g+h bits of data in one symbol, if signal points are created on the in-phase I-orthogonal Q plane, 2 g+h signal points can be created. This number becomes the number of candidate signal points) . And in symbol number i, the minimum Euclidean distance of 2 g+h candidate signal points of u 2 (t) (u 2 (i)) in the in-phase I-orthogonal Q plane is D 2 (i) ( D 2 (i) becomes a real number greater than or equal to 0 (zero) (D 2 (i) ≥ 0) When D 2 (i) is 0 (zero), among 2 g + h signal points, in the in-phase I-orthogonal Q plane A signal point that exists in the same position exists).

이때, 심벌번호 i를 N 이상 M 이하로 한 때, 이것을 만족하는 모든 i에서 D1(i)>D2(i)(D1(i)는 D2(i)보다 크다)가 성립한다.At this time, when the symbol number i is N or more and M or less, D 1 (i) > D 2 (i) (D 1 (i) is greater than D 2 (i)) holds for all i that satisfy this.

이때, |Q1|>|Q2|가 성립한다는 점에서 z1(t)(z1(i))(즉, u1(t)(u1(i)))의 변조신호의 수신상태가 수신데이터의 수신 품질의 지배적인 요인이 될 가능성이 있다. 따라서, <조건 R-5>를 만족함으로써 수신장치는 높은 데이터의 수신 품질을 얻을 수 있을 가능성이 커진다.At this time, in that |Q 1 |> | Q 2 | holds, the reception state of the modulated signal of z 1 (t)(z 1 (i)) (that is, u 1 (t)(u 1 (i))) is likely to be the dominant factor in the reception quality of received data. Accordingly, by satisfying the <condition R-5>, the possibility that the receiving apparatus can obtain high data reception quality increases.

또, 이하의 조건이 성립해도 수신장치는 높은 데이터의 수신 품질을 얻을 수 있을 가능성이 커진다.Moreover, even if the following conditions are satisfied, the possibility that the reception apparatus can obtain high data reception quality increases.

<조건 R-5'><Condition R-5'>

<조건 R-5>가 성립하는 동시에 식 (R2)에 있어서 P1=P2가 성립한다.<Condition R-5> holds, and at the same time, P 1 =P 2 in the formula (R2) holds.

이때, |Q1|>|Q2|가 성립한다는 점에서 z1(t)(z1(i))(즉, u1(t)(u1(i)))의 변조신호의 수신상태가 수신데이터의 수신 품질의 지배적인 요인이 될 가능성이 있다. 따라서, <조건 R-5'>를 만족함으로써 수신장치는 높은 데이터의 수신 품질을 얻을 수 있을 가능성이 커진다.At this time, in that |Q 1 |> | Q 2 | holds, the reception state of the modulated signal of z 1 (t)(z 1 (i)) (that is, u 1 (t)(u 1 (i))) is likely to be the dominant factor in the reception quality of received data. Accordingly, by satisfying the <condition R-5'>, the possibility that the receiving apparatus can obtain high data reception quality increases.

또, 동일한 이유에서 |Q1|<|Q2|일 때 <조건 R-5''>가 성립하면 좋다.Also, for the same reason, <condition R-5''> may be satisfied when |Q 1 |<|Q 2 |.

<조건 R-5''><Condition R-5''>

심벌번호 i를 N 이상 M 이하(N은 정수, M은 정수로 하며, N<M(M은 N보다 작다)로 한다).에 있어서 s1(t)(s1(i))(즉, 베이스밴드신호(505A))의 변조방식이 고정(바뀌지 않는다) 및 s2(t)(s2(i))(즉, 베이스밴드신호(505B))의 변조방식이 고정(바뀌지 않는다) 것으로 한다.Symbol number i is N or more and M or less (N is an integer, M is an integer, and N<M (M is smaller than N)) in s 1 (t)(s 1 (i)) (that is, It is assumed that the modulation method of the baseband signal 505A) is fixed (does not change) and the modulation method of s2( t )(s2(i)) (that is, the baseband signal 505B) is fixed (doesn't change). .

심벌번호 i를 N 이상 M 이하로 한 때, 이것을 만족하는 모든 i에서 식 (R35)의 신호 u1(t)(u1(i))의 1 심벌에 있어서 동상 I-직교 Q평면에서 후보가 되는 신호점의 수는 2g+h개가 된다. (1 심벌에 있어서 g+h비트의 데이터가 취할 수 있는 값 모두에 있어서 동상 I-직교 Q평면에 신호점을 작성하면 2g+h개의 신호점을 작성할 수 있다. 이 수가 후보가 되는 신호점의 수가 된다).When the symbol number i is N or more and M or less, in all i that satisfy this, in one symbol of the signal u 1 (t) (u 1 (i)) of the formula (R35), a candidate is found in the in-phase I-orthogonal Q plane. The number of signal points to be formed becomes 2 g+h . (For all possible values of g+h bits of data in one symbol, if signal points are created on the in-phase I-orthogonal Q plane, 2 g+h signal points can be created. This number becomes the number of candidate signal points) .

그리고 심벌번호 i에 있어서 동상 I-직교 Q평면에 있어서 u1(t)(u1(i))의 2g+h개의 후보가 되는 신호점의 최소 유클리드 거리를 D1(i)로 하는(또, D1(i)는 0(제로) 이상의 실수가 되는(D1(i)≥0). D1(i)가 0(제로)일 때 2g+h개의 신호점 중 동상 I-직교 Q평면에 있어서 동일한 위치에 존재하는 신호점이 존재하게 된다).And in symbol number i, in the in-phase I-orthogonal Q plane, the minimum Euclidean distance of 2 g+h candidate signal points of u 1 (t) (u 1 (i)) is D 1 (i) ( D 1 (i) is a real number greater than or equal to 0 (zero) (D 1 (i) ≥ 0) When D 1 (i) is 0 (zero), among 2 g + h signal points, in the in-phase I-orthogonal Q plane A signal point that exists in the same position exists).

또, 심벌번호 i를 N 이상 M 이하로 한 때, 이것을 만족하는 모든 i에서 식 (R35)의 신호 u2(t)(u2(i))의 1 심벌에 있어서 동상 I-직교 Q평면에서 후보가 되는 신호점의 수는 2g+h개가 된다. (1 심벌에 있어서 g+h비트의 데이터가 취할 수 있는 값 모두에 있어서 동상 I-직교 Q평면에 신호점을 작성하면 2g+h개의 신호점을 작성할 수 있다. 이 수가 후보가 되는 신호점의 수가 된다). 그리고 심벌번호 i에 있어서 동상 I-직교 Q평면에 있어서 u2(t)(u2(i))의 2g+h개의 후보가 되는 신호점의 최소 유클리드 거리를 D2(i)로 하는(또, D2(i)는 0(제로) 이상의 실수가 되는(D2(i)≥0). D2(i)가 0(제로)일 때 2g+h개의 신호점 중 동상 I-직교 Q평면에 있어서 동일한 위치에 존재하는 신호점이 존재하게 된다).In addition, when the symbol number i is N or more and M or less, in all i that satisfy this, in one symbol of the signal u 2 (t) (u 2 (i)) of the formula (R35), in the in-phase I-orthogonal Q plane The number of candidate signal points is 2 g+h . (For all possible values of g+h bits of data in one symbol, if signal points are created on the in-phase I-orthogonal Q plane, 2 g+h signal points can be created. This number becomes the number of candidate signal points) . And in symbol number i, the minimum Euclidean distance of 2 g+h candidate signal points of u 2 (t) (u 2 (i)) in the in-phase I-orthogonal Q plane is D 2 (i) ( D 2 (i) becomes a real number greater than or equal to 0 (zero) (D 2 (i) ≥ 0) When D 2 (i) is 0 (zero), among 2 g + h signal points, in the in-phase I-orthogonal Q plane A signal point that exists in the same position exists).

이때, 심벌번호 i를 N 이상 M 이하로 한 때, 이것을 만족하는 모든 i에서 D1(i)<D2(i)(D1(i)는 D2(i)보다 작다)가 성립한다.At this time, when the symbol number i is N or more and M or less, D 1 (i) < D 2 (i) (D 1 (i) is smaller than D 2 (i)) holds for all i that satisfy this.

또, 동일한 이유에서 |Q1|<|Q2|일 때 이하의 조건이 성립해도 수신장치는 높은 데이터의 수신 품질을 얻을 수 있을 가능성이 커진다.Further, for the same reason, when |Q 1 |< | Q 2 |, the possibility that the receiving apparatus can obtain high data reception quality is increased even if the following conditions are satisfied.

<조건 R-5'''><Condition R-5'''>

<조건 R-5''>가 성립하는 동시에 식 (R2)에 있어서 P1=P2가 성립한다.<Condition R-5''> is satisfied, and P 1 =P 2 in the formula (R2) holds.

Case 3에 있어서 예를 들어 s1(t)(s1(i))에서의 변조방식 및 s2(t)(s2(i))에서의 변조방식으로 앞에서 설명한 것과 같이 QPSK, 16QAM, 64QAM, 256QAM을 적용하게 된다. 이때, 구체적인 매핑 방법에 대해서는 본 구성 예의 앞에서 설명한 것과 같이 된다. 단, PSK, 16QAM, 64QAM, 256QAM 이외의 변조방식을 이용해도 좋다.In Case 3, for example, the modulation method in s 1 (t) (s 1 (i)) and the modulation method in s 2 (t) (s 2 (i)) are QPSK, 16QAM, and 64QAM as described above. , 256QAM is applied. At this time, the specific mapping method is as described above in this configuration example. However, modulation schemes other than PSK, 16QAM, 64QAM, and 256QAM may be used.

(Case 4)(Case 4)

고정의 프리코딩 행렬을 이용해 식 (R3)의 처리를 실행한 경우:When the processing of formula (R3) is performed using a fixed precoding matrix:

식 (R3)의 연산의 도중 단계의 식으로 이하의 식을 생각한다.The following expression is considered as an expression of a step in the middle of the calculation of Expression (R3).

Figure 112022067201756-pat00036
Figure 112022067201756-pat00036

(또, Case 4의 경우에는 프리코딩 행렬 F는 고정의 프리코딩 행렬로 한다(단, s1(t)(s1(i))에서의 변조방식 및/또는 s2(t)(s2(i))에서의 변조방식이 바뀌었을 경우에는 프리코딩 행렬이 바뀌어도 좋다).(In addition, in the case of Case 4, the precoding matrix F is a fixed precoding matrix (however, the modulation method in s 1 (t) (s 1 (i)) and/or s 2 (t) (s 2 ) If the modulation method in (i)) is changed, the precoding matrix may be changed).

s1(t)(s1(i))(즉, 베이스밴드신호(505A))의 변조방식의 변조 다치 수를 2g(g는 1 이상의 정수), s2(t)(s2(i))(즉, 베이스밴드신호(505B))의 변조방식의 변조 다치 수를 2h(h는 1 이상의 정수)로 하고, g≠h로 한다. 2 g (g is an integer greater than or equal to 1), s 2 ( t) (s 2 (i)) )) (i.e., the baseband signal 505B), the modulation multi-valued number of the modulation method is 2 h (h is an integer greater than or equal to 1), and g≠h.

이때, 이하의 조건이 성립하면 높은 공간 다이버시티 게인을 얻을 수 있다.At this time, if the following conditions are satisfied, a high spatial diversity gain can be obtained.

<조건 R-6><Condition R-6>

식 (R36)의 신호 u1(t)(u1(i))의 1 심벌에 있어서 동상 I-직교 Q평면에서 후보가 되는 신호점의 수는 2g+h개가 된다. (1 심벌에 있어서 g+h비트의 데이터가 취할 수 있는 값 모두에 있어서 동상 I-직교 Q평면에 신호점을 작성하면 2g+h개의 신호점을 작성할 수 있다. 이 수가 후보가 되는 신호점의 수가 된다).In one symbol of the signal u 1 (t) (u 1 (i)) of the formula (R36), the number of candidate signal points in the in-phase I-orthogonal Q plane is 2 g+h . (For all possible values of g+h bits of data in one symbol, if signal points are created on the in-phase I-orthogonal Q plane, 2 g+h signal points can be created. This number becomes the number of candidate signal points) .

또, 식 (R36)의 신호 u2(t)(u2(i))의 1 심벌에 있어서 동상 I-직교 Q평면에서 후보가 되는 신호점의 수는 2g+h개가 된다. (1 심벌에 있어서 g+h비트의 데이터가 취할 수 있는 값 모두에 있어서 동상 I-직교 Q평면에 신호점을 작성하면 2g+h개의 신호점을 작성할 수 있다. 이 수가 후보가 되는 신호점의 수가 된다).In addition, in one symbol of the signal u 2 (t) (u 2 (i)) of the formula (R36), the number of candidate signal points in the in-phase I-orthogonal Q plane is 2 g+h . (For all possible values of g+h bits of data in one symbol, if signal points are created on the in-phase I-orthogonal Q plane, 2 g+h signal points can be created. This number becomes the number of candidate signal points) .

그리고 식 (R3)에 있어서 |Q1|>|Q2|(Q1의 절대치가 Q2의 절대치보다 크다)로 한 때 이하의 조건을 생각한다.And when |Q 1 |> | Q 2 | (the absolute value of Q 1 is larger than the absolute value of Q 2 ) in Formula (R3), the following conditions are considered.

<조건 R-7><Condition R-7>

식 (R36)의 신호 u1(t)(u1(i))의 1 심벌에 있어서 동상 I-직교 Q평면에서 후보가 되는 신호점의 수는 2g+h개가 된다. (1 심벌에 있어서 g+h비트의 데이터가 취할 수 있는 값 모두에 있어서 동상 I-직교 Q평면에 신호점을 작성하면 2g+h개의 신호점을 작성할 수 있다. 이 수가 후보가 되는 신호점의 수가 된다). 그리고 동상 I-직교 Q평면에 있어서 u1(t)(u1(i))의 2g+h개의 후보가 되는 신호점의 최소 유클리드 거리를 D1로 하는(또, D1은 0(제로) 이상의 실수가 된다(D1≥0). D1이 0(제로)일 때 2g+h개의 신호점 중 동상 I-직교 Q평면에 있어서 동일한 위치에 존재하는 신호점이 존재하게 된다).In one symbol of the signal u 1 (t) (u 1 (i)) of the formula (R36), the number of candidate signal points in the in-phase I-orthogonal Q plane is 2 g+h . (For all possible values of g+h bits of data in one symbol, if signal points are created on the in-phase I-orthogonal Q plane, 2 g+h signal points can be created. This number becomes the number of candidate signal points) . And the minimum Euclidean distance of 2 g+h candidate signal points of u 1 (t) (u 1 (i)) in the in-phase I-orthogonal Q plane is D 1 (and D 1 is 0 (zero) or more becomes a real number (D 1 ≥ 0.) When D 1 is 0 (zero), among 2 g+h signal points, there are signal points located at the same position in the in-phase I-orthogonal Q plane).

또, 식 (R36)의 신호 u2(t)(u2(i))의 1 심벌에 있어서 동상 I-직교 Q평면에서 후보가 되는 신호점의 수는 2g+h개가 된다. (1 심벌에 있어서 g+h비트의 데이터가 취할 수 있는 값 모두에 있어서 동상 I-직교 Q평면에 신호점을 작성하면 2g+h개의 신호점을 작성할 수 있다. 이 수가 후보가 되는 신호점의 수가 된다). 그리고 동상 I-직교 Q평면에 있어서 u2(t)(u2(i))의 2g+h개의 후보가 되는 신호점의 최소 유클리드 거리를 D2로 하는(또, D2는 0(제로) 이상의 실수가 된다(D2≥0). D2가 0(제로)일 때 2g+h개의 신호점 중 동상 I-직교 Q평면에 있어서 동일한 위치에 존재하는 신호점이 존재하게 된다).In addition, in one symbol of the signal u 2 (t) (u 2 (i)) of the formula (R36), the number of candidate signal points in the in-phase I-orthogonal Q plane is 2 g+h . (For all possible values of g+h bits of data in one symbol, if signal points are created on the in-phase I-orthogonal Q plane, 2 g+h signal points can be created. This number becomes the number of candidate signal points) . And in the in-phase I-orthogonal Q plane, the minimum Euclidean distance of 2 g+h candidate signal points of u 2 (t) (u 2 (i)) is D 2 (and D 2 is 0 (zero) or more It becomes a real number (D 2 ≥ 0.) When D 2 is 0 (zero), among 2 g+h signal points, there are signal points at the same position in the in-phase I-orthogonal Q plane).

이때, D1>D2(D1은 D2보다 크다)가 성립한다.At this time, D 1 >D 2 (D 1 is greater than D 2 ) holds.

그런데, 도 53에 송신안테나와 수신안테나의 관계를 나타내고 있다. 송신장치의 송신안테나 #1(5302A)로부터 변조신호 #1(5301A)이 송신되고, 송신안테나 #2(5302B)로부터 변조신호 #2(5301B)가 송신되는 것으로 한다. 이때, 송신안테나 #1(5302A)로부터 z1(t)(z1(i))(즉, u1(t)(u1(i)))를 송신하고, 송신안테나 #2(5302B)로부터 z2(t)(z2(i))(즉, u2(t)(u2(i)))를 송신하는 것으로 한다.By the way, FIG. 53 shows the relationship between the transmitting antenna and the receiving antenna. It is assumed that the modulated signal #1 (5301A) is transmitted from the transmission antenna #1 (5302A) of the transmitter, and the modulated signal #1 (5301B) is transmitted from the transmission antenna #1 (5302B). At this time, z 1 (t) (z 1 (i)) (that is, u 1 (t) (u 1 (i))) is transmitted from the transmission antenna #1 (5302A), and the transmission antenna #1 (5302B) is It is assumed that z 2 (t)(z 2 (i)) (that is, u 2 (t)(u 2 (i))) is transmitted.

그리고 수신장치의 수신안테나 #1(5303X) 및 수신안테나 #2(5303Y)에서는 송신장치가 송신한 변조신호를 수신(수신신호(530X) 및 수신신호(5304Y)를 얻는다)하게 되지만, 이때, 송신안테나 #1(5302A)로부터 수신안테나 #1(5303X)의 전파계수를 h11(t)로 하고, 송신안테나 #1(5302A)로부터 수신안테나 #2(5303Y)의 전파계수를 h21(t)로 하며, 송신안테나 #2(5302B)로부터 수신안테나 #1(5303X)의 전파계수를 h12(t)로 하고, 송신안테나 #2(5302B)로부터 수신안테나 #2(5303Y)의 전파계수를 h22(t)로 한다(t는 시간).Then, the reception antenna #1 (5303X) and the reception antenna #2 (5303Y) of the reception device receive the modulated signal transmitted by the transmission device (the reception signal 530X and the reception signal 5304Y are obtained), but at this time, the transmission Let the propagation coefficient of the reception antenna #1 (5303X) from the antenna #1 (5302A) be h 11 (t), and the propagation coefficient of the reception antenna #1 (5302A) from the transmission antenna #1 (5302A) to h 21 (t) Let h 12 (t) be the propagation coefficient of the receiving antenna #1 (5303X) from the transmitting antenna #1 (5302B), and the propagation coefficient of the receiving antenna #1 (5303Y) from the transmitting antenna #1 (5302B) to h 22 Let (t) be (t is time).

이때, |Q1|>|Q2|가 성립한다는 점에서 z1(t)(z1(i))(즉, u1(t)(u1(i)))의 변조신호의 수신상태가 수신데이터의 수신 품질의 지배적인 요인이 될 가능성이 있다. 따라서, <조건 R-7>을 만족함으로써 수신장치는 높은 데이터의 수신 품질을 얻을 수 있을 가능성이 커진다.At this time, in that |Q 1 |> | Q 2 | holds, the reception state of the modulated signal of z 1 (t)(z 1 (i)) (that is, u 1 (t)(u 1 (i))) is likely to be the dominant factor in the reception quality of received data. Accordingly, by satisfying the <condition R-7>, the possibility that the receiving apparatus can obtain high data reception quality increases.

또, 동일한 이유에서 |Q1|<|Q2|일 때 <조건 R-7'>이 성립하면 좋다.Further, for the same reason, <condition R-7'> may be satisfied when |Q 1 |<|Q 2 |.

<조건 R-7'><Condition R-7'>

식 (R36)의 신호 u1(t)(u1(i))의 1 심벌에 있어서 동상 I-직교 Q평면에서 후보가 되는 신호점의 수는 2g+h개가 된다. (1 심벌에 있어서 g+h비트의 데이터가 취할 수 있는 값 모두에 있어서 동상 I-직교 Q평면에 신호점을 작성하면 2g+h개의 신호점을 작성할 수 있다. 이 수가 후보가 되는 신호점의 수가 된다). 그리고 동상 I-직교 Q평면에 있어서 u1(t)(u1(i))의 2g+h개의 후보가 되는 신호점의 최소 유클리드 거리를 D1로 하는(또, Dv은 0(제로) 이상의 실수가 된다(D1≥0). D1이 0(제로)일 때 2g+h개의 신호점 중 동상 I-직교 Q평면에 있어서 동일한 위치에 존재하는 신호점이 존재하게 된다).In one symbol of the signal u 1 (t) (u 1 (i)) of the formula (R36), the number of candidate signal points in the in-phase I-orthogonal Q plane is 2 g+h . (For all possible values of g+h bits of data in one symbol, if signal points are created on the in-phase I-orthogonal Q plane, 2 g+h signal points can be created. This number becomes the number of candidate signal points) . And in the in-phase I-orthogonal Q plane, the minimum Euclidean distance of 2 g+h candidate signal points of u 1 (t) (u 1 (i)) is D 1 (and Dv is a real number of 0 (zero) or more (D 1 ≥ 0) When D 1 is 0 (zero), among 2 g+h signal points, there are signal points located at the same position in the in-phase I-orthogonal Q plane).

또, 식 (R36)의 신호 u2(t)(u2(i))의 1 심벌에 있어서 동상 I-직교 Q평면에서 후보가 되는 신호점의 수는 2g+h개가 된다. (1 심벌에 있어서 g+h비트의 데이터가 취할 수 있는 값 모두에 있어서 동상 I-직교 Q평면에 신호점을 작성하면 2g+h개의 신호점을 작성할 수 있다. 이 수가 후보가 되는 신호점의 수가 된다). 그리고 동상 I-직교 Q평면에 있어서 u2(t)(u2(i))의 2g+h개의 후보가 되는 신호점의 최소 유클리드 거리를 D2로 하는(또, D2는 0(제로) 이상의 실수가 된다(D2≥0). D2가 0(제로)일 때 2g+h개의 신호점 중 동상 I-직교 Q평면에 있어서 동일한 위치에 존재하는 신호점이 존재하게 된다).In addition, in one symbol of the signal u 2 (t) (u 2 (i)) of the formula (R36), the number of candidate signal points in the in-phase I-orthogonal Q plane is 2 g+h . (For all possible values of g+h bits of data in one symbol, if signal points are created on the in-phase I-orthogonal Q plane, 2 g+h signal points can be created. This number becomes the number of candidate signal points) . And in the in-phase I-orthogonal Q plane, the minimum Euclidean distance of 2 g+h candidate signal points of u 2 (t) (u 2 (i)) is D 2 (and D 2 is 0 (zero) or more It becomes a real number (D 2 ≥ 0.) When D 2 is 0 (zero), among 2 g+h signal points, there are signal points at the same position in the in-phase I-orthogonal Q plane).

이때, D1<D2(D1은 D2보다 작다)가 성립한다.At this time, D 1 < D 2 (D 1 is smaller than D 2 ) holds.

Case 4에 있어서 예를 들어 s1(t)(s1(i))에서의 변조방식 및 s2(t)(s2(i))에서의 변조방식으로 앞에서 설명한 것과 같이 QPSK, 16QAM, 64QAM, 256QAM을 적용하게 된다. 이때, 구체적인 매핑 방법에 대해서는 본 구성 예의 앞에서 설명한 것과 같이 된다. 단, QPSK, 16QAM, 64QAM, 256QAM 이외의 변조방식을 이용해도 좋다.In Case 4, for example, the modulation method in s 1 (t) (s 1 (i)) and the modulation method in s 2 (t) (s 2 (i)) are QPSK, 16QAM, and 64QAM as described above. , 256QAM is applied. At this time, the specific mapping method is as described above in this configuration example. However, a modulation method other than QPSK, 16QAM, 64QAM, and 256QAM may be used.

(Case 5)(Case 5)

식 (R15) 내지 식 (R30)의 프리코딩 행렬의 어느 프리코딩 행렬을 이용해 식 (R3)의 처리를 실행한 경우:When the processing of formula (R3) is executed using any precoding matrix of the precoding matrices of formulas (R15) to (R30):

식 (R3)의 연산의 도중 단계의 식으로 식 (R36)을 생각한다. 또, Case 5인 경우에는 프리코딩 행렬 F는 고정의 프리코딩 행렬로 하고, 프리코딩 행렬 F는 식 (R15) 내지 식 (R30)의 어느 하나로 표시되는 것으로 한다(단, s1(t)(s1(i))에서의 변조방식 및/또는 s2(t)(s2(i))에서의 변조방식이 바뀌었을 경우에는 프리코딩 행렬이 바뀌어도 좋다.Consider the formula (R36) as an expression of a step in the middle of the operation of the formula (R3). In the case of Case 5, it is assumed that the precoding matrix F is a fixed precoding matrix, and the precoding matrix F is expressed by any one of formulas (R15) to (R30) (provided that s 1 (t) ( When the modulation method in s 1 (i)) and/or the modulation method in s 2 (t)(s 2 (i)) are changed, the precoding matrix may be changed.

s1(t)(s1i))(즉, 베이스밴드신호(505A))의 변조방식의 변조 다치 수를 2g(g는 1 이상의 정수), s2(t)(s2(i))(즉, 베이스밴드신호(505B))의 변조방식의 변조 다치 수를 2h(h는 1 이상의 정수)로 하고, g≠h로 한다. 2 g (g is an integer greater than or equal to 1), s 2 ( t) (s 2 (i)) ) (i.e., the baseband signal 505B), the modulation multi-valued number of the modulation method is 2 h (h is an integer greater than or equal to 1), and g≠h.

이때, <조건 R-6>이 성립하면 높은 공간 다이버시티 게인을 얻을 수 있다.At this time, if <condition R-6> is satisfied, a high spatial diversity gain can be obtained.

그리고 식 (R3)에 있어서 |Q1|>|Q2|(Q1의 절대치가 Q2의 절대치보다 크다)로 한 때, Case 4일 때와 마찬가지로 <조건 R-7>이 성립하는 것을 생각한다.And it is considered that <condition R-7> holds true as in Case 4 when |Q 1 |> | Q 2 | (the absolute value of Q 1 is greater than the absolute value of Q 2 ) in the formula (R3) do.

이때, |Q1|>|Q2|가 성립한다는 점에서 z1(t)(z1(i))(즉, u1(t)(u1(i)))의 변조신호의 수신상태가 수신데이터의 수신 품질의 지배적인 요인이 될 가능성이 있다. 따라서, <조건 R-7>을 만족함으로써 수신장치는 높은 데이터의 수신 품질을 얻을 수 있을 가능성이 커진다.At this time, in that |Q 1 |> | Q 2 | holds, the reception state of the modulated signal of z 1 (t)(z 1 (i)) (that is, u 1 (t)(u 1 (i))) is likely to be the dominant factor in the reception quality of received data. Accordingly, by satisfying the <condition R-7>, the possibility that the receiving apparatus can obtain high data reception quality increases.

또, 이하의 조건이 성립해도 수신장치는 높은 데이터의 수신 품질을 얻을 수 있을 가능성이 커진다.Moreover, even if the following conditions are satisfied, the possibility that the reception apparatus can obtain high data reception quality increases.

<조건 R-7''><Condition R-7''>

<조건 R-7>이 성립하는 동시에 식 (R3)에 있어서 P1=P2가 성립한다.<Condition R-7> holds, and at the same time, P 1 =P 2 in the formula (R3) holds.

이때, |Q1|>|Q2|가 성립한다는 점에서 z1(t)(z1(i))(즉, u1(t)(u1(i)))의 변조신호의 수신상태가 수신데이터의 수신 품질의 지배적인 요인이 될 가능성이 있다. 따라서, <조건 R-7''>을 만족함으로써 수신장치는 높은 데이터의 수신 품질을 얻을 수 있을 가능성이 커진다.At this time, in that |Q 1 |> | Q 2 | holds, the reception state of the modulated signal of z 1 (t)(z 1 (i)) (that is, u 1 (t)(u 1 (i))) is likely to be the dominant factor in the reception quality of received data. Accordingly, by satisfying the <condition R-7''>, the possibility that the receiving apparatus can obtain high data reception quality increases.

또, 동일한 이유에서 |Q1|<|Q2|일 때 <조건 R-7'>이 성립하면 좋다.Further, for the same reason, <condition R-7'> may be satisfied when |Q 1 |<|Q 2 |.

또, 동일한 이유에서 |Q1|<|Q2|일 때 이하의 조건이 성립해도 수신장치는 높은 데이터의 수신 품질을 얻을 수 있을 가능성이 커진다.Further, for the same reason, when |Q 1 |< | Q 2 |, the possibility that the receiving apparatus can obtain high data reception quality is increased even if the following conditions are satisfied.

<조건 R-7'''><Condition R-7'''>

<조건 R-7'>이 성립하는 동시에 식 (R3)에 있어서 P1=P2가 성립한다.<Condition R-7'> holds, and at the same time, P 1 =P 2 in the formula (R3) holds.

Case 5에 있어서 예를 들어 s1(t)(s1(i))에서의 변조방식 및 s2(t)(s2(i))에서의 변조방식으로 앞에서 설명한 것과 같이 QPSK, 16QAM, 64QAM, 256QAM을 적용하게 된다. 이때, 구체적인 매핑 방법에 대해서는 본 구성 예의 앞에서 설명한 것과 같이 된다. 단, QPSK, 16QAM, 64QAM, 256QAM 이외의 변조방식을 이용해도 좋다.In Case 5, for example, the modulation method in s 1 (t) (s 1 (i)) and the modulation method in s 2 (t) (s 2 (i)) are QPSK, 16QAM, and 64QAM as described above. , 256QAM is applied. At this time, the specific mapping method is as described above in this configuration example. However, a modulation method other than QPSK, 16QAM, 64QAM, and 256QAM may be used.

(Case 6)(Case 6)

고정의 프리코딩 행렬을 이용해 식 (R4)의 처리를 실행한 경우:When the processing of formula (R4) is performed using a fixed precoding matrix:

식 (R4)의 연산의 도중 단계의 식으로 이하의 식을 생각한다.The following expression is considered as an expression of a step in the middle of the calculation of Expression (R4).

Figure 112022067201756-pat00037
Figure 112022067201756-pat00037

(또, Case 6의 경우에는 프리코딩 행렬 F는 고정의 프리코딩 행렬로 한다(단, s1(t)(s1(i))에서의 변조방식 및/또는 s2(t)(s2(i))에서의 변조방식이 바뀌었을 경우에는 프리코딩 행렬이 바뀌어도 좋다).(In addition, in Case 6, the precoding matrix F is a fixed precoding matrix (provided, however, that the modulation method in s 1 (t) (s 1 (i)) and/or s 2 (t)(s 2 )) If the modulation method in (i)) is changed, the precoding matrix may be changed).

s1(t)(s1(i))(즉, 베이스밴드신호(505A))의 변조방식의 변조 다치 수를 2g(g는 1 이상의 정수), s2(t)(s2(i))(즉, 베이스밴드신호(505B))의 변조방식의 변조 다치 수를 2h(h는 1 이상의 정수)로 하고, g≠h로 한다. 2 g (g is an integer greater than or equal to 1), s 2 ( t) (s 2 (i)) )) (i.e., the baseband signal 505B), the modulation multi-valued number of the modulation method is 2 h (h is an integer greater than or equal to 1), and g≠h.

이때, 이하의 조건이 성립하면 높은 공간 다이버시티 게인을 얻을 수 있다.At this time, if the following conditions are satisfied, a high spatial diversity gain can be obtained.

<조건 R-8><Condition R-8>

식 (R37)의 신호 u1(t)(u1(i))의 1 심벌에 있어서 동상 I-직교 Q평면에서 후보가 되는 신호점의 수는 2g+h개가 된다. (1 심벌에 있어서 g+h비트의 데이터가 취할 수 있는 값 모두에 있어서 동상 I-직교 Q평면에 신호점을 작성하면 2g+h개의 신호점을 작성할 수 있다. 이 수가 후보가 되는 신호점의 수가 된다).In one symbol of the signal u 1 (t) (u 1 (i)) of the formula (R37), the number of candidate signal points in the in-phase I-orthogonal Q plane is 2 g+h . (For all possible values of g+h bits of data in one symbol, if signal points are created on the in-phase I-orthogonal Q plane, 2 g+h signal points can be created. This number becomes the number of candidate signal points) .

또, 식 (R37)의 신호 u2(t)(u2(i))의 1 심벌에 있어서 동상 I-직교 Q평면에서 후보가 되는 신호점의 수는 2g+h개가 된다. (1 심벌에 있어서 g+h비트의 데이터가 취할 수 있는 값 모두에 있어서 동상 I-직교 Q평면에 신호점을 작성하면 2g+h개의 신호점을 작성할 수 있다. 이 수가 후보가 되는 신호점의 수가 된다).In addition, in one symbol of the signal u 2 (t) (u 2 (i)) of the formula (R37), the number of candidate signal points in the in-phase I-orthogonal Q plane is 2 g+h . (For all possible values of g+h bits of data in one symbol, if signal points are created on the in-phase I-orthogonal Q plane, 2 g+h signal points can be created. This number becomes the number of candidate signal points) .

그리고 식 (R4)에 있어서 |Q1|>|Q2|(Q1의 절대치가 Q2의 절대치보다 크다)로 한 때 이하의 조건을 생각한다.And when |Q 1 |> | Q 2 | (the absolute value of Q 1 is larger than the absolute value of Q 2 ) in Formula (R4), the following conditions are considered.

<조건 R-9><Condition R-9>

식 (R37)의 신호 u1(t)(u1(i))의 1 심벌에 있어서 동상 I-직교 Q평면에서 후보가 되는 신호점의 수는 2g+h개가 된다. (1 심벌에 있어서 g+h비트의 데이터가 취할 수 있는 값 모두에 있어서 동상 I-직교 Q평면에 신호점을 작성하면 2g+h개의 신호점을 작성할 수 있다. 이 수가 후보가 되는 신호점의 수가 된다). 그리고 동상 I-직교 Q평면에 있어서 u1(t)(u1(i))의 2g+h개의 후보가 되는 신호점의 최소 유클리드 거리를 D1로 하는(또, D1은 0(제로) 이상의 실수가 된다(D1≥0). D1이 0(제로)일 때 2g+h개의 신호점 중 동상 I-직교 Q평면에 있어서 동일한 위치에 존재하는 신호점이 존재하게 된다).In one symbol of the signal u 1 (t) (u 1 (i)) of the formula (R37), the number of candidate signal points in the in-phase I-orthogonal Q plane is 2 g+h . (For all possible values of g+h bits of data in one symbol, if signal points are created on the in-phase I-orthogonal Q plane, 2 g+h signal points can be created. This number becomes the number of candidate signal points) . And the minimum Euclidean distance of 2 g+h candidate signal points of u 1 (t) (u 1 (i)) in the in-phase I-orthogonal Q plane is D 1 (and D 1 is 0 (zero) or more becomes a real number (D 1 ≥ 0.) When D 1 is 0 (zero), among 2 g+h signal points, there are signal points located at the same position in the in-phase I-orthogonal Q plane).

또, 식 (R37)의 신호 u2(t)(u2(i))의 1 심벌에 있어서 동상 I-직교 Q평면에서 후보가 되는 신호점의 수는 2g+h개가 된다. (1 심벌에 있어서 g+h비트의 데이터가 취할 수 있는 값 모두에 있어서 동상 I-직교 Q평면에 신호점을 작성하면 2g+h개의 신호점을 작성할 수 있다. 이 수가 후보가 되는 신호점의 수가 된다). 그리고 동상 I-직교 Q평면에 있어서 u2(t)(u2(i))의 2g+h개의 후보가 되는 신호점의 최소 유클리드 거리를 D2로 하는(또, D2는 0(제로) 이상의 실수가 된다(D2≥0). D2가 0(제로)일 때 2g+h개의 신호점 중 동상 I-직교 Q평면에 있어서 동일한 위치에 존재하는 신호점이 존재하게 된다).In addition, in one symbol of the signal u 2 (t) (u 2 (i)) of the formula (R37), the number of candidate signal points in the in-phase I-orthogonal Q plane is 2 g+h . (For all possible values of g+h bits of data in one symbol, if signal points are created on the in-phase I-orthogonal Q plane, 2 g+h signal points can be created. This number becomes the number of candidate signal points) . And in the in-phase I-orthogonal Q plane, the minimum Euclidean distance of 2 g+h candidate signal points of u 2 (t) (u 2 (i)) is D 2 (and D 2 is 0 (zero) or more It becomes a real number (D 2 ≥ 0.) When D 2 is 0 (zero), among 2 g+h signal points, there are signal points at the same position in the in-phase I-orthogonal Q plane).

이때, D1>D2(D1 D2다 크다)가 성립한다.At this time, D 1 >D 2 (D 1 D 2 are all greater) holds.

그런데, 도 53에 송신안테나와 수신안테나의 관계를 나타내고 있다. 송신장치의 송신안테나 #1(5302A)로부터 변조신호 #1(5301A)이 송신되고, 송신안테나 #2(5302B)로부터 변조신호 #2(5301B)가 송신되는 것으로 한다. 이때, 송신안테나 #1(5302A)로부터 z1(t)(z1(i))(즉, u1(t)(u1(i)))를 송신하고, 송신안테나 #2(5302B)로부터 z2(t)(z2(i))(즉, u2(t)(u2(i)))를 송신하는 것으로 한다.By the way, FIG. 53 shows the relationship between the transmitting antenna and the receiving antenna. It is assumed that the modulated signal #1 (5301A) is transmitted from the transmission antenna #1 (5302A) of the transmitter, and the modulated signal #1 (5301B) is transmitted from the transmission antenna #1 (5302B). At this time, z 1 (t) (z 1 (i)) (that is, u 1 (t) (u 1 (i))) is transmitted from the transmission antenna #1 (5302A), and the transmission antenna #1 (5302B) is It is assumed that z 2 (t)(z 2 (i)) (that is, u 2 (t)(u 2 (i))) is transmitted.

그리고 수신장치의 수신안테나 #1(5303X) 및 수신안테나 #2(5303Y)에서는 송신장치가 송신한 변조신호를 수신(수신신호(530X) 및 수신신호(5304Y)를 얻는다)하게 되지만, 이때, 송신안테나 #1(5302A)로부터 수신안테나 #1(5303X)의 전파계수를 h11(t)로 하고, 송신안테나 #1(5302A)로부터 수신안테나 #2(5303Y)의 전파계수를 h21(t)로 하며, 송신안테나 #2(5302B)로부터 수신안테나 #1(5303X)의 전파계수를 h12(t)로 하고, 송신안테나 #2(5302B)로부터 수신안테나 #2(5303Y)의 전파계수를 h22(t)로 한다(t는 시간).Then, the reception antenna #1 (5303X) and the reception antenna #2 (5303Y) of the reception device receive the modulated signal transmitted by the transmission device (the reception signal 530X and the reception signal 5304Y are obtained), but at this time, the transmission Let the propagation coefficient of the reception antenna #1 (5303X) from the antenna #1 (5302A) be h 11 (t), and the propagation coefficient of the reception antenna #1 (5302A) from the transmission antenna #1 (5302A) to h 21 (t) Let h 12 (t) be the propagation coefficient of the receiving antenna #1 (5303X) from the transmitting antenna #1 (5302B), and the propagation coefficient of the receiving antenna #1 (5303Y) from the transmitting antenna #1 (5302B) to h 22 Let (t) be (t is time).

이때, |Q1|>|Q2|가 성립한다는 점에서 z1(t)(z1(i))(즉, u1(t)(u1(i)))의 변조신호의 수신상태가 수신데이터의 수신 품질의 지배적인 요인이 될 가능성이 있다. 따라서, <조건 R-9>를 만족함으로써 수신장치는 높은 데이터의 수신 품질을 얻을 수 있을 가능성이 커진다.At this time, in that |Q 1 |> | Q 2 | holds, the reception state of the modulated signal of z 1 (t)(z 1 (i)) (that is, u 1 (t)(u 1 (i))) is likely to be the dominant factor in the reception quality of received data. Accordingly, by satisfying the <condition R-9>, the possibility that the receiving apparatus can obtain high data reception quality increases.

또, 동일한 이유에서 |Q1|<|Q2일 때 <조건 R-9'>가 성립하면 좋다.Also, for the same reason, <condition R-9'> may be satisfied when |Q 1 |<|Q 2 .

<조건 R-9'><Condition R-9'>

식 (R37)의 신호 u1(t)(u1(i))의 1 심벌에 있어서 동상 I-직교 Q평면에서 후보가 되는 신호점의 수는 2g+h개가 된다. (1 심벌에 있어서 g+h비트의 데이터가 취할 수 있는 값 모두에 있어서 동상 I-직교 Q평면에 신호점을 작성하면 2g+h개의 신호점을 작성할 수 있다. 이 수가 후보가 되는 신호점의 수가 된다). 그리고 동상 I-직교 Q평면에 있어서 u1(t)(u1(i))의 2g+h개의 후보가 되는 신호점의 최소 유클리드 거리를 D1로 하는(또, D1은 0(제로) 이상의 실수가 된다(D1≥0). D1이 0(제로)일 때 2g+h개의 신호점 중 동상 I-직교 Q평면에 있어서 동일한 위치에 존재하는 신호점이 존재하게 된다).In one symbol of the signal u 1 (t) (u 1 (i)) of the formula (R37), the number of candidate signal points in the in-phase I-orthogonal Q plane is 2 g+h . (For all possible values of g+h bits of data in one symbol, if signal points are created on the in-phase I-orthogonal Q plane, 2 g+h signal points can be created. This number becomes the number of candidate signal points) . And the minimum Euclidean distance of 2 g+h candidate signal points of u 1 (t) (u 1 (i)) in the in-phase I-orthogonal Q plane is D 1 (and D 1 is 0 (zero) or more becomes a real number (D 1 ≥ 0.) When D 1 is 0 (zero), among 2 g+h signal points, there are signal points located at the same position in the in-phase I-orthogonal Q plane).

또, 식 (R37)의 신호 u2t)(u2(i))의 1 심벌에 있어서 동상 I-직교 Q평면에서 후보가 되는 신호점의 수는 2g+h개가 된다. (1 심벌에 있어서 g+h비트의 데이터가 취할 수 있는 값 모두에 있어서 동상 I-직교 Q평면에 신호점을 작성하면 2g+h개의 신호점을 작성할 수 있다. 이 수가 후보가 되는 신호점의 수가 된다). 그리고 동상 I-직교 Q평면에 있어서 u2(t)(u2(i))의 2g+h개의 후보가 되는 신호점의 최소 유클리드 거리를 D2로 하는(또, D2는 0(제로) 이상의 실수가 된다(D2≥0). D2가 0(제로)일 때 2g+h개의 신호점 중 동상 I-직교 Q평면에 있어서 동일한 위치에 존재하는 신호점이 존재하게 된다).In addition, in one symbol of the signal u 2 t) (u 2 (i)) of the formula (R37), the number of candidate signal points in the in-phase I-orthogonal Q plane is 2 g+h . (For all possible values of g+h bits of data in one symbol, if signal points are created on the in-phase I-orthogonal Q plane, 2 g+h signal points can be created. This number becomes the number of candidate signal points) . And in the in-phase I-orthogonal Q plane, the minimum Euclidean distance of 2 g+h candidate signal points of u 2 (t) (u 2 (i)) is D 2 (and D 2 is 0 (zero) or more It becomes a real number (D 2 ≥ 0.) When D 2 is 0 (zero), among 2 g+h signal points, there are signal points at the same position in the in-phase I-orthogonal Q plane).

이때, D1<D2(D1은 D2보다 작다)가 성립한다.At this time, D 1 < D 2 (D 1 is smaller than D 2 ) holds.

Case 6에 있어서 예를 들어 s1(t)(s1(i))에서의 변조방식 및 s2(t)(s2(i))에서의 변조방식으로 앞에서 설명한 것과 같이 QPSK, 16QAM, 64QAM, 256QAM을 적용하게 된다. 이때, 구체적인 매핑 방법에 대해서는 본 구성 예의 앞에서 설명한 것과 같이 된다. 단, QPSK, 16QAM, 64QAM, 256QAM 이외의 변조방식을 이용해도 좋다.In Case 6, for example, the modulation method in s 1 (t) (s 1 (i)) and the modulation method in s 2 (t) (s 2 (i)) are QPSK, 16QAM, and 64QAM as described above. , 256QAM is applied. At this time, the specific mapping method is as described above in this configuration example. However, a modulation method other than QPSK, 16QAM, 64QAM, and 256QAM may be used.

(Case 7)(Case 7)

식 (R15) 내지 식 (R30)의 프리코딩 행렬의 어느 프리코딩 행렬을 이용해 식 (R4)의 처리를 실행한 경우:When the processing of formula (R4) is performed using any precoding matrix of the precoding matrices of formulas (R15) to (R30):

식 (R4)의 연산의 도중 단계의 식으로 식 (R37)을 생각한다. 또, Case 7인 경우에는 프리코딩 행렬 F는 고정의 프리코딩 행렬로 하며, 프리코딩 행렬 F는 식 (R15) 내지 식 (R30)의 어느 하나로 표시되는 것으로 한다(단, s1(t)(s1(i))에서의 변조방식 및/또는 s2(t)(s2(i))에서의 변조방식이 바뀌었을 경우에는 프리코딩 행렬이 바뀌어도 좋다.Consider the formula (R37) as an expression of a step in the middle of the operation of the formula (R4). Incidentally, in Case 7, the precoding matrix F is a fixed precoding matrix, and the precoding matrix F is assumed to be expressed by any one of formulas (R15) to (R30) (provided that s 1 (t) ( When the modulation method in s 1 (i)) and/or the modulation method in s 2 (t)(s 2 (i)) are changed, the precoding matrix may be changed.

s1(t)(s1(i))(즉, 베이스밴드신호(505A))의 변조방식의 변조 다치 수를 2g(g는 1 이상의 정수), s2(t)(s2(i))(즉, 베이스밴드신호(505B))의 변조방식의 변조 다치 수를 2h(h는 1 이상의 정수)로 하고, g≠h로 한다. 2 g (g is an integer greater than or equal to 1), s 2 ( t) (s 2 (i)) )) (i.e., the baseband signal 505B), the modulation multi-valued number of the modulation method is 2 h (h is an integer greater than or equal to 1), and g≠h.

이때, <조건 R-8>이 성립하면 높은 공간 다이버시티 게인을 얻을 수 있다.At this time, if <condition R-8> is satisfied, a high spatial diversity gain can be obtained.

그리고 식 (R4)에 있어서 |Q1|>|Q2|(Q1의 절대치가 Q2의 절대치보다 크다)로 한 때, Case 6인 때와 마찬가지로 <조건 R-9>가 성립하는 것을 생각한다.And it is considered that <condition R-9> holds true as in Case 6 when |Q 1 |> | Q 2 | (the absolute value of Q 1 is greater than the absolute value of Q 2 ) in the formula (R4) do.

이때, |Q1|>|Q2|가 성립한다는 점에서 z1(t)(z1(i))(즉, u1(t)(u1(i)))의 변조신호의 수신상태가 수신데이터의 수신 품질의 지배적인 요인이 될 가능성이 있다. 따라서, <조건 R-9>를 만족함으로써 수신장치는 높은 데이터의 수신 품질을 얻을 수 있을 가능성이 커진다.At this time, in that |Q 1 |> | Q 2 | holds, the reception state of the modulated signal of z 1 (t)(z 1 (i)) (that is, u 1 (t)(u 1 (i))) is likely to be the dominant factor in the reception quality of received data. Accordingly, by satisfying the <condition R-9>, the possibility that the receiving apparatus can obtain high data reception quality increases.

또, 이하의 조건이 성립해도 수신장치는 높은 데이터의 수신 품질을 얻을 수 있을 가능성이 커진다.Moreover, even if the following conditions are satisfied, the possibility that the reception apparatus can obtain high data reception quality increases.

<조건 R-9''><Condition R-9''>

<조건 R-9>가 성립하는 동시에 식 (R4)에 있어서 P1=P2가 성립한다.<Condition R-9> holds, and at the same time, P1 = P2 in the formula (R4) holds.

이때, |Q1|>|Q2|가 성립한다는 점에서 z1(t)(z1(i))(즉, u1(t)(u1(i)))의 변조신호의 수신상태가 수신데이터의 수신 품질의 지배적인 요인이 될 가능성이 있다. 따라서, <조건 R-9''>를 만족함으로써 수신장치는 높은 데이터의 수신 품질을 얻을 수 있을 가능성이 커진다.At this time, in that |Q 1 |> | Q 2 | holds, the reception state of the modulated signal of z 1 (t)(z 1 (i)) (that is, u 1 (t)(u 1 (i))) is likely to be the dominant factor in the reception quality of received data. Accordingly, by satisfying the <condition R-9''>, the possibility that the receiving apparatus can obtain high data reception quality increases.

또, 동일한 이유에서 |Q1|<|Q2|일 때 <조건 R-9'>가 성립하면 좋다.Also, for the same reason, <condition R-9'> may be satisfied when |Q 1 |<|Q 2 |.

또, 동일한 이유에서 |Q1|<|Q2|일 때 이하의 조건이 성립해도 수신장치는 높은 데이터의 수신 품질을 얻을 수 있을 가능성이 커진다.Further, for the same reason, when |Q 1 |< | Q 2 |, the possibility that the receiving apparatus can obtain high data reception quality is increased even if the following conditions are satisfied.

<조건 R-9'''><Condition R-9'''>

<조건 R-9'>가 성립하는 동시에 식 (R4)에 있어서 P1=P2가 성립한다.<Condition R-9'> holds, and at the same time, P 1 =P 2 in the formula (R4) holds.

Case 7에 있어서 예를 들어 s1(t)(s1(i))에서의 변조방식 및 s2(t)(s2(i))에서의 변조방식으로 앞에서 설명한 것과 같이 QPSK, 16QAM, 64QAM, 256QAM을 적용하게 된다. 이때, 구체적인 매핑 방법에 대해서는 본 구성 예의 앞에서 설명한 것과 같이 된다. 단, QPSK, 16QAM, 64QAM, 256QAM 이외의 변조방식을 이용해도 좋다.In Case 7, for example, the modulation method in s 1 (t) (s 1 (i)) and the modulation method in s 2 (t) (s 2 (i)) are QPSK, 16QAM, and 64QAM as described above. , 256QAM is applied. At this time, the specific mapping method is as described above in this configuration example. However, a modulation method other than QPSK, 16QAM, 64QAM, and 256QAM may be used.

(Case 8)(Case 8)

고정의 프리코딩 행렬을 이용해 식 (R5)의 처리를 실행한 경우:When the processing of formula (R5) is performed using a fixed precoding matrix:

식 (R5)의 연산의 도중 단계의 식으로 이하의 식을 생각한다.The following expression is considered as an expression of a step in the middle of the calculation of Expression (R5).

Figure 112022067201756-pat00038
Figure 112022067201756-pat00038

(또, Case 8인 경우에는 프리코딩 행렬 F는 고정의 프리코딩 행렬로 한다(단, s1(t)(s1(i))에서의 변조방식 및/또는 s2(t)(s2(i))에서의 변조방식이 바뀌었을 경우에는 프리코딩 행렬이 바뀌어도 좋다).(In addition, in Case 8, the precoding matrix F is a fixed precoding matrix (provided, however, that the modulation method in s 1 (t) (s 1 (i)) and/or s 2 (t) (s 2 ) If the modulation method in (i)) is changed, the precoding matrix may be changed).

s1(t)(s1(i))(즉, 베이스밴드신호(505A))의 변조방식의 변조 다치 수를 2g(g는 1 이상의 정수), s2(t)(s2(i))(즉, 베이스밴드신호(505B))의 변조방식의 변조 다치 수를 2h(h는 1 이상의 정수)로 하고, g≠h로 한다. 2 g (g is an integer greater than or equal to 1), s 2 ( t) (s 2 (i)) )) (i.e., the baseband signal 505B), the modulation multi-valued number of the modulation method is 2 h (h is an integer greater than or equal to 1), and g≠h.

이때, 이하의 조건이 성립하면 높은 공간 다이버시티 게인을 얻을 수 있다.At this time, if the following conditions are satisfied, a high spatial diversity gain can be obtained.

<조건 R-10><Condition R-10>

식 (R38)의 신호 u1(t)(u1(i))의 1 심벌에 있어서 동상 I-직교 Q평면에서 후보가 되는 신호점의 수는 2g+h개가 된다. (1 심벌에 있어서 g+h비트의 데이터가 취할 수 있는 값 모두에 있어서 동상 I-직교 Q평면에 신호점을 작성하면 2g+h개의 신호점을 작성할 수 있다. 이 수가 후보가 되는 신호점의 수가 된다).In one symbol of the signal u 1 (t) (u 1 (i)) of the formula (R38), the number of candidate signal points in the in-phase I-orthogonal Q plane is 2 g+h . (For all possible values of g+h bits of data in one symbol, if signal points are created on the in-phase I-orthogonal Q plane, 2 g+h signal points can be created. This number becomes the number of candidate signal points) .

또, 식 (R38)의 신호 u2(t)(u2(i))의 1 심벌에 있어서 동상 I-직교 Q평면에서 후보가 되는 신호점의 수는 2g+h개가 된다. (1 심벌에 있어서 g+h비트의 데이터가 취할 수 있는 값 모두에 있어서 동상 I-직교 Q평면에 신호점을 작성하면 2g+h개의 신호점을 작성할 수 있다. 이 수가 후보가 되는 신호점의 수가 된다).In addition, in one symbol of the signal u 2 (t) (u 2 (i)) of the formula (R38), the number of candidate signal points in the in-phase I-orthogonal Q plane is 2 g+h . (For all possible values of g+h bits of data in one symbol, if signal points are created on the in-phase I-orthogonal Q plane, 2 g+h signal points can be created. This number becomes the number of candidate signal points) .

그리고 식 (R5)에 있어서 |Q1|>|Q2|(Q1의 절대치가 Q2의 절대치보다 크다)로 한 때, 이하의 조건을 생각한다.And when |Q 1 |> | Q 2 | (the absolute value of Q 1 is larger than the absolute value of Q 2 ) in Formula (R5), the following conditions are considered.

<조건 R-11><Condition R-11>

식 (R38)의 신호 u1(t)(u1(i))의 1 심벌에 있어서 동상 I-직교 Q평면에서 후보가 되는 신호점의 수는 2g+h개가 된다. (1 심벌에 있어서 g+h비트의 데이터가 취할 수 있는 값 모두에 있어서 동상 I-직교 Q평면에 신호점을 작성하면 2g+h개의 신호점을 작성할 수 있다. 이 수가 후보가 되는 신호점의 수가 된다). 그리고 동상 I-직교 Q평면에 있어서 u1(t)(u1(i))의 2g+h개의 후보가 되는 신호점의 최소 유클리드 거리를 D1로 하는(또, D1은 0(제로) 이상의 실수가 된다(D1≥0). D1이 0(제로)일 때 2g+h개의 신호점 중 동상 I-직교 Q평면에 있어서 동일한 위치에 존재하는 신호점이 존재하게 된다).In one symbol of the signal u 1 (t) (u 1 (i)) of the formula (R38), the number of candidate signal points in the in-phase I-orthogonal Q plane is 2 g+h . (For all possible values of g+h bits of data in one symbol, if signal points are created on the in-phase I-orthogonal Q plane, 2 g+h signal points can be created. This number becomes the number of candidate signal points) . And the minimum Euclidean distance of 2 g+h candidate signal points of u 1 (t) (u 1 (i)) in the in-phase I-orthogonal Q plane is D 1 (and D 1 is 0 (zero) or more becomes a real number (D 1 ≥ 0.) When D 1 is 0 (zero), among 2 g+h signal points, there are signal points located at the same position in the in-phase I-orthogonal Q plane).

또, 식 (R38)의 신호 u2(t)(u2(i))의 1 심벌에 있어서 동상 I-직교 Q평면에서 후보가 되는 신호점의 수는 2g+h개가 된다. (1 심벌에 있어서 g+h비트의 데이터가 취할 수 있는 값 모두에 있어서 동상 I-직교 Q평면에 신호점을 작성하면 2g+h개의 신호점을 작성할 수 있다. 이 수가 후보가 되는 신호점의 수가 된다). 그리고 동상 I-직교 Q평면에 있어서 u2(t)(u2(i))의 2g+h개의 후보가 되는 신호점의 최소 유클리드 거리를 D2로 하는(또, D2는 0(제로) 이상의 실수가 된다(D2≥0). D2가 0(제로)일 때 2g+h개의 신호점 중 동상 I-직교 Q평면에 있어서 동일한 위치에 존재하는 신호점이 존재하게 된다).In addition, in one symbol of the signal u 2 (t) (u 2 (i)) of the formula (R38), the number of candidate signal points in the in-phase I-orthogonal Q plane is 2 g+h . (For all possible values of g+h bits of data in one symbol, if signal points are created on the in-phase I-orthogonal Q plane, 2 g+h signal points can be created. This number becomes the number of candidate signal points) . And in the in-phase I-orthogonal Q plane, the minimum Euclidean distance of 2 g+h candidate signal points of u 2 (t) (u 2 (i)) is D 2 (and D 2 is 0 (zero) or more It becomes a real number (D 2 ≥ 0.) When D 2 is 0 (zero), among 2 g+h signal points, there are signal points at the same position in the in-phase I-orthogonal Q plane).

이때, D1>D2(D1은 D2보다 크다)가 성립한다.At this time, D 1 >D 2 (D 1 is greater than D 2 ) holds.

그런데, 도 53에 송신안테나와 수신안테나의 관계를 나타내고 있다. 송신장치의 송신안테나 #1(5302A)로부터 변조신호 #1(5301A)이 송신되고 송신안테나 #2(5302B)로부터 변조신호 #2(5301B)가 송신되는 것으로 한다. 이때, 송신안테나 #1(5302A)로부터 z1(t)(z1(i))(즉, u1(t)(u1(i)))를 송신하고 송신안테나 #2(5302B)로부터 z2(t)(z2(i))(즉, u2(t)(u2(i)))를 송신하는 것으로 한다.By the way, FIG. 53 shows the relationship between the transmitting antenna and the receiving antenna. It is assumed that the modulated signal #1 (5301A) is transmitted from the transmission antenna #1 (5302A) of the transmitter, and the modulated signal #1 (5301B) is transmitted from the transmission antenna #1 (5302B). At this time, z 1 (t)(z 1 (i)) (ie, u 1 (t)(u 1 (i))) is transmitted from the transmit antenna #1 (5302A), and z is transmitted from the transmit antenna #1 (5302B). It is assumed that 2 (t)(z 2 (i)) (that is, u 2 (t)(u 2 (i))) is transmitted.

그리고 수신장치의 수신안테나 #1(5303X) 및 수신안테나 #2(5303Y)에서는 송신장치가 송신한 변조신호를 수신(수신신호(530X) 및 수신신호(5304Y)를 얻는다)하게 되지만, 이때, 송신안테나 #1(5302A)로부터 수신안테나 #1(5303X)의 전파계수를 h11(t)로 하고, 송신안테나 #1(5302A)로부터 수신안테나 #2(5303Y)의 전파계수를 h21(t)로 하며, 송신안테나 #2(5302B)로부터 수신안테나 #1(5303X)의 전파계수를 h12(t)로 하고, 송신안테나 #2(5302B)로부터 수신안테나 #2(5303Y)의 전파계수를 h22(t)로 한다(t는 시간).Then, the reception antenna #1 (5303X) and the reception antenna #2 (5303Y) of the reception device receive the modulated signal transmitted by the transmission device (the reception signal 530X and the reception signal 5304Y are obtained), but at this time, the transmission Let the propagation coefficient of the reception antenna #1 (5303X) from the antenna #1 (5302A) be h 11 (t), and the propagation coefficient of the reception antenna #1 (5302A) from the transmission antenna #1 (5302A) to h 21 (t) Let h 12 (t) be the propagation coefficient of the receiving antenna #1 (5303X) from the transmitting antenna #1 (5302B), and the propagation coefficient of the receiving antenna #1 (5303Y) from the transmitting antenna #1 (5302B) to h 22 Let (t) be (t is time).

이때, |Q1|>|Q2|가 성립한다는 점에서 z1(t)(z1(i))(즉, u1(t)(u1(i)))의 변조신호의 수신상태가 수신데이터의 수신 품질의 지배적인 요인이 될 가능성이 있다. 따라서, <조건 R-11>을 만족함으로써 수신장치는 높은 데이터의 수신 품질을 얻을 수 있을 가능성이 커진다.At this time, in that |Q 1 |> | Q 2 | holds, the reception state of the modulated signal of z 1 (t)(z 1 (i)) (that is, u 1 (t)(u 1 (i))) is likely to be the dominant factor in the reception quality of received data. Accordingly, by satisfying the <condition R-11>, the possibility that the receiving apparatus can obtain high data reception quality increases.

또, 동일한 이유에서 |Q1|<|Q2|일 때 <조건 R-11'>이 성립하면 좋다.Further, for the same reason, <condition R-11'> may be satisfied when |Q 1 |<|Q 2 |.

<조건 R-11'><Condition R-11'>

식 (R38)의 신호 u1(t)(u1(i))의 1 심벌에 있어서 동상 I-직교 Q평면에서 후보가 되는 신호점의 수는 2g+h개가 된다. (1 심벌에 있어서 g+h비트의 데이터가 취할 수 있는 값 모두에 있어서 동상 I-직교 Q평면에 신호점을 작성하면 2g+h개의 신호점을 작성할 수 있다. 이 수가 후보가 되는 신호점의 수가 된다). 그리고 동상 I-직교 Q평면에 있어서 u1(t)(u1(i))의 2g+h개의 후보가 되는 신호점의 최소 유클리드 거리를 D1로 하는(또, D1은 0(제로) 이상의 실수가 된다(D1≥0). D1이 0(제로)일 때 2g+h개의 신호점 중 동상 I-직교 Q평면에 있어서 동일한 위치에 존재하는 신호점이 존재하게 된다).In one symbol of the signal u 1 (t) (u 1 (i)) of the formula (R38), the number of candidate signal points in the in-phase I-orthogonal Q plane is 2 g+h . (For all possible values of g+h bits of data in one symbol, if signal points are created on the in-phase I-orthogonal Q plane, 2 g+h signal points can be created. This number becomes the number of candidate signal points) . And the minimum Euclidean distance of 2 g+h candidate signal points of u 1 (t) (u 1 (i)) in the in-phase I-orthogonal Q plane is D 1 (and D 1 is 0 (zero) or more becomes a real number (D 1 ≥ 0.) When D 1 is 0 (zero), among 2 g+h signal points, there are signal points located at the same position in the in-phase I-orthogonal Q plane).

또, 식 (R38)의 신호 u2(t)(u2(i))의 1 심벌에 있어서 동상 I-직교 Q평면에서 후보가 되는 신호점의 수는 2g+h개가 된다. (1 심벌에 있어서 g+h비트의 데이터가 취할 수 있는 값 모두에 있어서 동상 I-직교 Q평면에 신호점을 작성하면 2g+h개의 신호점을 작성할 수 있다. 이 수가 후보가 되는 신호점의 수가 된다). 그리고 동상 I-직교 Q평면에 있어서 u2(t)(u2(i))의 2g+h개의 후보가 되는 신호점의 최소 유클리드 거리를 D2로 하는(또, D2는 0(제로) 이상의 실수가 된다(D2≥0). D2가 0(제로)일 때 2g+h개의 신호점 중 동상 I-직교 Q평면에 있어서 동일한 위치에 존재하는 신호점이 존재하게 된다).In addition, in one symbol of the signal u 2 (t) (u 2 (i)) of the formula (R38), the number of candidate signal points in the in-phase I-orthogonal Q plane is 2 g+h . (For all possible values of g+h bits of data in one symbol, if signal points are created on the in-phase I-orthogonal Q plane, 2g+h signal points can be created. This number becomes the number of candidate signal points). And in the in-phase I-orthogonal Q plane, the minimum Euclidean distance of 2 g+h candidate signal points of u 2 (t) (u 2 (i)) is D 2 (and D 2 is 0 (zero) or more It becomes a real number (D 2 ≥ 0.) When D 2 is 0 (zero), among 2 g+h signal points, there are signal points at the same position in the in-phase I-orthogonal Q plane).

이때, D1<D2(D1은 D2보다 작다)가 성립한다.At this time, D 1 < D 2 (D 1 is smaller than D 2 ) holds.

Case 8에 있어서 예를 들어 s1(t)(s1(i))에서의 변조방식 및 s2(t)(s2(i))에서의 변조방식으로 앞에서 설명한 것과 같이 QPSK, 16QAM, 64QAM, 256QAM을 적용하게 된다. 이때, 구체적인 매핑 방법에 대해서는 본 구성 예의 앞에서 설명한 것과 같이 된다. 단, QPSK, 16QAM, 64QAM, 256QAM 이외의 변조방식을 이용해도 좋다.In Case 8, for example, the modulation method in s 1 (t) (s 1 (i)) and the modulation method in s 2 (t) (s 2 (i)) are QPSK, 16QAM, and 64QAM as described above. , 256QAM is applied. At this time, the specific mapping method is as described above in this configuration example. However, a modulation method other than QPSK, 16QAM, 64QAM, and 256QAM may be used.

(Case 9)(Case 9)

식 (R15) 내지 식 (R30)의 프리코딩 행렬의 어느 프리코딩 행렬을 이용해 식 (R5)의 처리를 실행한 경우:When the processing of formula (R5) is performed using any precoding matrix of the precoding matrices of formulas (R15) to (R30):

식 (R5)의 연산의 도중 단계의 식으로 식 (R38)을 생각한다. 또, Case 9인 경우에는 프리코딩 행렬 F는 고정의 프리코딩 행렬로 하고, 프리코딩 행렬 F는 식 (R15) 내지 식 (R30)의 어느 하나로 표시되는 것으로 한다(단, s1(t)(s1(i))에서의 변조방식 및/또는 s2(t)(s2(i))에서의 변조방식이 바뀌었을 경우에는 프리코딩 행렬이 바뀌어도 좋다.Consider the formula (R38) as an expression of a step in the middle of the operation of the formula (R5). In the case of Case 9, the precoding matrix F is a fixed precoding matrix, and the precoding matrix F is assumed to be expressed by any one of formulas (R15) to (R30) (provided that s 1 (t) ( When the modulation method in s 1 (i)) and/or the modulation method in s 2 (t)(s 2 (i)) are changed, the precoding matrix may be changed.

s1(t)(s1(i))(즉, 베이스밴드신호(505A))의 변조방식의 변조 다치 수를 2g(g는 1 이상의 정수), s2(t)(s2(i))(즉, 베이스밴드신호(505B))의 변조방식의 변조 다치 수를 2h(h는 1 이상의 정수)로 하고, g≠h로 한다. 2 g (g is an integer greater than or equal to 1), s 2 ( t) (s 2 (i)) )) (i.e., the baseband signal 505B), the modulation multi-valued number of the modulation method is 2 h (h is an integer greater than or equal to 1), and g≠h.

이때, <조건 R-10>이 성립하면 높은 공간 다이버시티 게인을 얻을 수 있다.At this time, if <condition R-10> is satisfied, a high spatial diversity gain can be obtained.

그리고 식 (R5)에 있어서 |Q1|>|Q2|(Q1의 절대치가 Q2의 절대치보다 크다)로 한 때, Case 8인 때와 마찬가지로 <조건 R-11>이 성립하는 것을 생각한다.And it is considered that <condition R-11> holds true as in Case 8 when |Q 1 |> | Q 2 | (the absolute value of Q 1 is greater than the absolute value of Q 2 ) in the formula (R5) do.

이때, |Q1|>|Q2|가 성립한다는 점에서 z1(t)(z1(i))(즉, u1(t)(u1(i)))의 변조신호의 수신상태가 수신데이터의 수신 품질의 지배적인 요인이 될 가능성이 있다. 따라서, <조건 R-11>을 만족함으로써 수신장치는 높은 데이터의 수신 품질을 얻을 수 있을 가능성이 커진다.At this time, in that |Q 1 |> | Q 2 | holds, the reception state of the modulated signal of z 1 (t)(z 1 (i)) (that is, u 1 (t)(u 1 (i))) is likely to be the dominant factor in the reception quality of received data. Accordingly, by satisfying the <condition R-11>, the possibility that the receiving apparatus can obtain high data reception quality increases.

또, 동일한 이유에서 |Q1|<|Q2|일 때 <조건 R-11'>이 성립하면 좋다.Further, for the same reason, <condition R-11'> may be satisfied when |Q 1 |<|Q 2 |.

Case 9에 있어서 예를 들어 s1(t)(s1(i))에서의 변조방식 및 s2(t)(s2(i))에서의 변조방식으로 앞에서 설명한 것과 같이 QPSK, 16QAM, 64QAM, 256QAM을 적용하게 된다. 이때, 구체적인 매핑 방법에 대해서는 본 구성 예의 앞에서 설명한 것과 같이 된다. 단, QPSK, 16QAM, 64QAM, 256QAM 이외의 변조방식을 이용해도 좋다.In Case 9, for example, the modulation method in s 1 (t) (s 1 (i)) and the modulation method in s 2 (t) (s 2 (i)) are QPSK, 16QAM, and 64QAM as described above. , 256QAM is applied. At this time, the specific mapping method is as described above in this configuration example. However, a modulation method other than QPSK, 16QAM, 64QAM, and 256QAM may be used.

(Case 10)(Case 10)

식 (R31) 내지 식 (R34)의 프리코딩 행렬의 어느 프리코딩 행렬을 이용해 식 (R5)의 처리를 실행한 경우:When the processing of formula (R5) is performed using any precoding matrix of the precoding matrices of formulas (R31) to (R34):

식 (R5)의 연산의 도중 단계의 식으로 식 (R38)을 생각한다. 또, Case 10인 경우에는 프리코딩 행렬 F는 시간(또는 주파수)에 의해, 프리코딩 행렬이 바뀌는 것으로 한다. 그리고 프리코딩 행렬 F(F(i))는 식 (R31) 내지 식 (R34)의 어느 하나로 표시되는 것으로 한다.Consider the formula (R38) as an expression of a step in the middle of the operation of the formula (R5). In the case of Case 10, it is assumed that the precoding matrix F changes with time (or frequency). And it is assumed that the precoding matrix F(F(i)) is expressed by any one of formulas (R31) to (R34).

s1(t)(s1(i))(즉, 베이스밴드신호(505A))의 변조방식의 변조 다치 수를 2g(g는 1 이상의 정수), s2(t)(s2(i))(즉, 베이스밴드신호(505B))의 변조방식의 변조 다치 수를 2h(h는 1 이상의 정수)로 하고, g≠h로 한다. 2 g (g is an integer greater than or equal to 1), s 2 ( t) (s 2 (i)) )) (i.e., the baseband signal 505B), the modulation multi-valued number of the modulation method is 2 h (h is an integer greater than or equal to 1), and g≠h.

이때, 이하의 <조건 R-12>가 성립하면 높은 공간 다이버시티 게인을 얻을 수 있다.At this time, if the following <condition R-12> is satisfied, a high spatial diversity gain can be obtained.

<조건 R-12><Condition R-12>

심벌번호 i를 N 이상 M 이하(N은 정수, M은 정수로 하며, N<M(M은 N보다 작다)로 한다).에 있어서 s1(t)(s1(i))(즉, 베이스밴드신호(505A))의 변조방식이 고정(바뀌지 않는다) 및 s2(t)(s2(i))(즉, 베이스밴드신호(505B))의 변조방식이 고정(바뀌지 않는다) 것으로 한다.Symbol number i is N or more and M or less (N is an integer, M is an integer, and N<M (M is smaller than N)) in s 1 (t)(s 1 (i)) (that is, It is assumed that the modulation method of the baseband signal 505A) is fixed (does not change) and the modulation method of s2( t )(s2(i)) (that is, the baseband signal 505B) is fixed (doesn't change). .

그리고 심벌번호 i를 N 이상 M 이하로 한 때, 이것을 만족하는 모든 i에서 식 (R38)의 신호 u1(t)(u1(i))의 1 심벌에 있어서 동상 I-직교 Q평면에서 후보가 되는 신호점의 수는 2g+h개가 된다. (1 심벌에 있어서 g+h비트의 데이터가 취할 수 있는 값 모두에 있어서 동상 I-직교 Q평면에 신호점을 작성하면 2g+h개의 신호점을 작성할 수 있다. 이 수가 후보가 되는 신호점의 수가 된다).And when the symbol number i is N or more and M or less, in all i that satisfy this, in one symbol of the signal u 1 (t) (u 1 (i)) of the formula (R38), candidates in the in-phase I-orthogonal Q plane The number of signal points becomes 2 g+h . (For all possible values of g+h bits of data in one symbol, if signal points are created on the in-phase I-orthogonal Q plane, 2 g+h signal points can be created. This number becomes the number of candidate signal points) .

또, 심벌번호 i를 N 이상 M 이하로 한 때, 이것을 만족하는 모든 i에서 식 (R38)의 신호 u2(t)(u2(i))의 1 심벌에 있어서 동상 I-직교 Q평면에서 후보가 되는 신호점의 수는 2g+h개가 된다. (1 심벌에 있어서 g+h비트의 데이터가 취할 수 있는 값 모두에 있어서 동상 I-직교 Q평면에 신호점을 작성하면 2g+h개의 신호점을 작성할 수 있다. 이 수가 후보가 되는 신호점의 수가 된다).In addition, when the symbol number i is N or more and M or less, in all i that satisfy this, in one symbol of the signal u 2 (t) (u 2 (i)) of the formula (R38), in the in-phase I-orthogonal Q plane The number of candidate signal points is 2 g+h . (For all possible values of g+h bits of data in one symbol, if signal points are created on the in-phase I-orthogonal Q plane, 2 g+h signal points can be created. This number becomes the number of candidate signal points) .

그리고 식 (R5)에 있어서 |Q1|>|Q2|(Q1의 절대치가 Q2의 절대치보다 크다)로 한 때, <조건 R-13>이 성립하는 것을 생각한다.And it is considered that <condition R-13> is satisfied when |Q 1 |> | Q 2 | (the absolute value of Q 1 is greater than the absolute value of Q 2 ) in the formula (R5).

<조건 R-13><Condition R-13>

심벌번호 i를 N 이상 M 이하(N은 정수, M은 정수로 하며, N<M(M은 N보다 작다)로 한다).에 있어서 s1(t)(s1(i))(즉, 베이스밴드신호(505A))의 변조방식이 고정(바뀌지 않는다) 및 s2(t)(s2(i))(즉, 베이스밴드신호(505B))의 변조방식이 고정(바뀌지 않는다) 것으로 한다.Symbol number i is N or more and M or less (N is an integer, M is an integer, and N<M (M is smaller than N)) in s 1 (t)(s 1 (i)) (that is, It is assumed that the modulation method of the baseband signal 505A) is fixed (does not change) and the modulation method of s2( t )(s2(i)) (that is, the baseband signal 505B) is fixed (doesn't change). .

심벌번호 i를 N 이상 M 이하로 한 때, 이것을 만족하는 모든 i에서 식 (R38)의 신호 u1(t)(uv(i))의 1 심벌에 있어서 동상 I-직교 Q평면에서 후보가 되는 신호점의 수는 2g+h개가 된다. (1 심벌에 있어서 g+h비트의 데이터가 취할 수 있는 값 모두에 있어서 동상 I-직교 Q평면에 신호점을 작성하면 2g+h개의 신호점을 작성할 수 있다. 이 수가 후보가 되는 신호점의 수가 된다).When the symbol number i is N or more and M or less, in all i that satisfy this, in one symbol of the signal u 1 (t) (uv(i)) of the formula (R38), it is a candidate in the in-phase I-orthogonal Q plane. The number of signal points is 2 g+h . (For all possible values of g+h bits of data in one symbol, if signal points are created on the in-phase I-orthogonal Q plane, 2 g+h signal points can be created. This number becomes the number of candidate signal points) .

그리고 심벌번호 i에 있어서 동상 I-직교 Q평면에 있어서 u1(t)(u1(i))의 2g+h개의 후보가 되는 신호점의 최소 유클리드 거리를 D1(i)로 하는(또, D1(i)는 0(제로) 이상의 실수가 되는(D1(i)≥0). D1(i)가 0(제로)일 때 2g+h개의 신호점 중 동상 I-직교 Q평면에 있어서 동일한 위치에 존재하는 신호점이 존재하게 된다).And in symbol number i, in the in-phase I-orthogonal Q plane, the minimum Euclidean distance of 2 g+h candidate signal points of u 1 (t) (u 1 (i)) is D 1 (i) ( D 1 (i) is a real number greater than or equal to 0 (zero) (D 1 (i) ≥ 0) When D 1 (i) is 0 (zero), among 2 g + h signal points, in the in-phase I-orthogonal Q plane A signal point that exists in the same position exists).

또, 심벌번호 i를 N 이상 M 이하로 한 때, 이것을 만족하는 모든 i에서 식 (R38)의 신호 u2(t)(u2(i))의 1 심벌에 있어서 동상 I-직교 Q평면에서 후보가 되는 신호점의 수는 2g+h개가 된다. (1 심벌에 있어서 g+h비트의 데이터가 취할 수 있는 값 모두에 있어서 동상 I-직교 Q평면에 신호점을 작성하면 2g+h개의 신호점을 작성할 수 있다. 이 수가 후보가 되는 신호점의 수가 된다). 그리고 심벌번호 i에 있어서 동상 I-직교 Q평면에 있어서 u2(t)(u2(i))의 2g+h개의 후보가 되는 신호점의 최소 유클리드 거리를 D2(i)로 하는(또, D2(i)는 0(제로) 이상의 실수가 되는(D2(i)≥0). D2(i)가 0(제로)일 때 2g+h개의 신호점 중 동상 I-직교 Q평면에 있어서 동일한 위치에 존재하는 신호점이 존재하게 된다).Further, when the symbol number i is N or more and M or less, in all i that satisfy this, in one symbol of the signal u 2 (t) (u 2 (i)) of the formula (R38), in the in-phase I-orthogonal Q plane The number of candidate signal points is 2 g+h . (For all possible values of g+h bits of data in one symbol, if signal points are created on the in-phase I-orthogonal Q plane, 2 g+h signal points can be created. This number becomes the number of candidate signal points) . And in symbol number i, the minimum Euclidean distance of 2 g+h candidate signal points of u 2 (t) (u 2 (i)) in the in-phase I-orthogonal Q plane is D 2 (i) ( D 2 (i) is a real number greater than or equal to 0 (zero) (D 2 (i) ≥ 0) When D 2 (i) is 0 (zero), among 2 g + h signal points, in the in-phase I-orthogonal Q plane A signal point that exists in the same position exists).

이때, 심벌번호 i를 N 이상 M 이하로 한 때, 이것을 만족하는 모든 i에서 D1(i)>D2(i)(D1(i)는 D2(i)보다 크다)가 성립한다.At this time, when the symbol number i is N or more and M or less, D 1 (i) > D 2 (i) (D 1 (i) is greater than D 2 (i)) holds for all i that satisfy this.

이때, |Q1|>|Q2|가 성립한다는 점에서 z1(t)(z1(i))(즉, u1(t)(u1(i)))의 변조신호의 수신상태가 수신데이터의 수신 품질의 지배적인 요인이 될 가능성이 있다. 따라서, <조건 R-13>을 만족함으로써 수신장치는 높은 데이터의 수신 품질을 얻을 수 있을 가능성이 커진다.At this time, in that |Q 1 |> | Q 2 | holds, the reception state of the modulated signal of z 1 (t)(z 1 (i)) (that is, u 1 (t)(u 1 (i))) is likely to be the dominant factor in the reception quality of received data. Accordingly, by satisfying the <condition R-13>, the possibility that the receiving apparatus can obtain high data reception quality increases.

또, 이하의 조건이 성립해도 수신장치는 높은 데이터의 수신 품질을 얻을 수 있을 가능성이 커진다.Moreover, even if the following conditions are satisfied, the possibility that the reception apparatus can obtain high data reception quality increases.

또, 동일한 이유에서 |Q1|<|Q2|일 때 <조건 R-13''>이 성립하면 좋다.Also, for the same reason, <condition R-13''> may be satisfied when |Q 1 |<|Q 2 |.

<조건 R-13''><Condition R-13''>

심벌번호 i를 N 이상 M 이하(N은 정수, M은 정수로 하며, N<M(M은 N보다 작다)로 한다).에 있어서 s1(t)(s1(i))(즉, 베이스밴드신호(505A))의 변조방식이 고정(바뀌지 않는다) 및 s2(t)(s2(i))(즉, 베이스밴드신호(505B))의 변조방식이 고정(바뀌지 않는다) 것으로 한다.Symbol number i is N or more and M or less (N is an integer, M is an integer, and N<M (M is smaller than N)) in s 1 (t)(s 1 (i)) (that is, It is assumed that the modulation method of the baseband signal 505A) is fixed (does not change) and the modulation method of s2( t )(s2(i)) (that is, the baseband signal 505B) is fixed (doesn't change). .

심벌번호 i를 N 이상 M 이하로 한 때, 이것을 만족하는 모든 i에서 식 (R38)의 신호 u1(t)(u1(i))의 1 심벌에 있어서 동상 I-직교 Q평면에서 후보가 되는 신호점의 수는 2g+h개가 된다. (1 심벌에 있어서 g+h비트의 데이터가 취할 수 있는 값 모두에 있어서 동상 I-직교 Q평면에 신호점을 작성하면 2g+h개의 신호점을 작성할 수 있다. 이 수가 후보가 되는 신호점의 수가 된다).When the symbol number i is N or more and M or less, in all i that satisfy this, in one symbol of the signal u 1 (t) (u 1 (i)) of the formula (R38), a candidate is found in the in-phase I-orthogonal Q plane. The number of signal points to be formed becomes 2 g+h . (For all possible values of g+h bits of data in one symbol, if signal points are created on the in-phase I-orthogonal Q plane, 2 g+h signal points can be created. This number becomes the number of candidate signal points) .

그리고 심벌번호 i에 있어서 동상 I-직교 Q평면에 있어서 u1(t)(u1(i))의 2g+h개의 후보가 되는 신호점의 최소 유클리드 거리를 D1(i)로 하는(또, D1(i)는 0(제로) 이상의 실수가 되는(D1(i)≥0). D1(i)가 0(제로)일 때 2g+h개의 신호점 중 동상 I-직교 Q평면에 있어서 동일한 위치에 존재하는 신호점이 존재하게 된다).And in symbol number i, in the in-phase I-orthogonal Q plane, the minimum Euclidean distance of 2 g+h candidate signal points of u 1 (t) (u 1 (i)) is D 1 (i) ( D 1 (i) is a real number greater than or equal to 0 (zero) (D 1 (i) ≥ 0) When D 1 (i) is 0 (zero), among 2 g + h signal points, in the in-phase I-orthogonal Q plane A signal point that exists in the same position exists).

또, 심벌번호 i를 N 이상 M 이하로 한 때, 이것을 만족하는 모든 i에서 식 (R38)의 신호 u2(t)(u2(i))의 1 심벌에 있어서 동상 I-직교 Q평면에서 후보가 되는 신호점의 수는 2g+h개가 된다. (1 심벌에 있어서 g+h비트의 데이터가 취할 수 있는 값 모두에 있어서 동상 I-직교 Q평면에 신호점을 작성하면 2g+h개의 신호점을 작성할 수 있다. 이 수가 후보가 되는 신호점의 수가 된다). 그리고 심벌번호 i에 있어서 동상 I-직교 Q평면에 있어서 u2(t)(u2(i))의 2g+h개의 후보가 되는 신호점의 최소 유클리드 거리를 D2(i)로 하는(또, D2(i)는 0(제로) 이상의 실수가 되는(D2(i)≥0). D2(i)가 0(제로)일 때 2g+h개의 신호점 중 동상 I-직교 Q평면에 있어서 동일한 위치에 존재하는 신호점이 존재하게 된다).In addition, when the symbol number i is N or more and M or less, in all i that satisfy this, in one symbol of the signal u 2 (t) (u 2 (i)) of the formula (R38), in the in-phase I-orthogonal Q plane The number of candidate signal points is 2 g+h . (For all possible values of g+h bits of data in one symbol, if signal points are created on the in-phase I-orthogonal Q plane, 2 g+h signal points can be created. This number becomes the number of candidate signal points) . And in symbol number i, the minimum Euclidean distance of 2 g+h candidate signal points of u 2 (t) (u 2 (i)) in the in-phase I-orthogonal Q plane is D 2 (i) ( D 2 (i) becomes a real number greater than or equal to 0 (zero) (D 2 (i) ≥ 0) When D 2 (i) is 0 (zero), among 2 g + h signal points, in the in-phase I-orthogonal Q plane A signal point that exists in the same position exists).

이때, 심벌번호 i를 N 이상 M 이하로 한 때, 이것을 만족하는 모든 i에서 D1(i)<Dv(i)(D1(i)는 D2(i)보다 작다)가 성립한다.At this time, when the symbol number i is N or more and M or less, D 1 (i) < Dv(i) (D 1 (i) is smaller than D 2 (i)) holds for all i that satisfy this.

Case 10에 있어서 예를 들어 s1(t)(s1(i))에서의 변조방식 및 s2(t)(s2(i))에서의 변조방식으로 앞에서 설명한 것과 같이 QPSK, 16QAM, 64QAM, 256QAM을 적용하게 된다. 이때, 구체적인 매핑 방법에 대해서는 본 구성 예의 앞에서 설명한 것과 같이 된다. 단, QPSK, 16QAM, 64QAM, 256QAM 이외의 변조방식을 이용해도 좋다.In Case 10, for example, the modulation method in s 1 (t) (s 1 (i)) and the modulation method in s 2 (t) (s 2 (i)) are QPSK, 16QAM, and 64QAM as described above. , 256QAM is applied. At this time, the specific mapping method is as described above in this configuration example. However, a modulation method other than QPSK, 16QAM, 64QAM, and 256QAM may be used.

(Case 11)(Case 11)

고정의 프리코딩 행렬을 이용해 식 (R8)의 처리를 실행한 경우:When the processing of formula (R8) is performed using a fixed precoding matrix:

식 (R8)의 연산의 도중 단계의 식으로 이하의 식을 생각한다.The following expression is considered as an expression of a step in the middle of the calculation of Expression (R8).

Figure 112022067201756-pat00039
Figure 112022067201756-pat00039

(또, Case 11인 경우에는 프리코딩 행렬 F는 고정의 프리코딩 행렬로 한다(단, s1(t)(s1(i))에서의 변조방식 및/또는 s2(t)(s2(i))에서의 변조방식이 바뀌었을 경우에는 프리코딩 행렬이 바뀌어도 좋다).(In addition, in Case 11, the precoding matrix F is a fixed precoding matrix (provided, however, that the modulation method in s 1 (t) (s 1 (i)) and/or s 2 (t) (s 2 ) If the modulation method in (i)) is changed, the precoding matrix may be changed).

s1(t)(s1(i))(즉, 베이스밴드신호(505A))의 변조방식의 변조 다치 수를 2g(g는 1 이상의 정수), s2(t)(s2(i))(즉, 베이스밴드신호(505B))의 변조방식의 변조 다치 수를 2h(h는 1 이상의 정수)로 하고, g≠h로 한다. 2 g (g is an integer greater than or equal to 1), s 2 ( t) (s 2 (i)) )) (i.e., the baseband signal 505B), the modulation multi-valued number of the modulation method is 2 h (h is an integer greater than or equal to 1), and g≠h.

이때, 이하의 조건이 성립하면 높은 공간 다이버시티 게인을 얻을 수 있다.At this time, if the following conditions are satisfied, a high spatial diversity gain can be obtained.

<조건 R-14><Condition R-14>

식 (R39)의 신호 u1(t)(u1(i))의 1 심벌에 있어서 동상 I-직교 Q평면에서 후보가 되는 신호점의 수는 2g+h개가 된다. (1 심벌에 있어서 g+h비트의 데이터가 취할 수 있는 값 모두에 있어서 동상 I-직교 Q평면에 신호점을 작성하면 2g+h개의 신호점을 작성할 수 있다. 이 수가 후보가 되는 신호점의 수가 된다).In one symbol of the signal u 1 (t) (u 1 (i)) of the formula (R39), the number of candidate signal points in the in-phase I-orthogonal Q plane is 2 g+h . (For all possible values of g+h bits of data in one symbol, if signal points are created on the in-phase I-orthogonal Q plane, 2 g+h signal points can be created. This number becomes the number of candidate signal points) .

또, 식 (R39)의 신호 u2(t)(u2(i))의 1 심벌에 있어서 동상 I-직교 Q평면에서 후보가 되는 신호점의 수는 2g+h개가 된다. (1 심벌에 있어서 g+h비트의 데이터가 취할 수 있는 값 모두에 있어서 동상 I-직교 Q평면에 신호점을 작성하면 2g+h개의 신호점을 작성할 수 있다. 이 수가 후보가 되는 신호점의 수가 된다).In addition, in one symbol of the signal u 2 (t) (u 2 (i)) of the formula (R39), the number of candidate signal points in the in-phase I-orthogonal Q plane is 2 g+h . (For all possible values of g+h bits of data in one symbol, if signal points are created on the in-phase I-orthogonal Q plane, 2 g+h signal points can be created. This number becomes the number of candidate signal points) .

그리고 식 (R8)에 있어서 |Q1|>|Q2|(Q1의 절대치가 Q2의 절대치보다 크다)로 한 때, 이하의 조건을 생각한다.And when |Q 1 |> | Q 2 | (the absolute value of Q 1 is larger than the absolute value of Q 2 ) in Formula (R8), the following conditions are considered.

<조건 R-15><Condition R-15>

식 (R39)의 신호 u1(t)(u1(i))의 1 심벌에 있어서 동상 I-직교 Q평면에서 후보가 되는 신호점의 수는 2g+h개가 된다. (1 심벌에 있어서 g+h비트의 데이터가 취할 수 있는 값 모두에 있어서 동상 I-직교 Q평면에 신호점을 작성하면 2g+h개의 신호점을 작성할 수 있다. 이 수가 후보가 되는 신호점의 수가 된다). 그리고 동상 I-직교 Q평면에 있어서 u1(t)(u1(i))의 2g+h개의 후보가 되는 신호점의 최소 유클리드 거리를 D1로 하는(또, D1은 0(제로) 이상의 실수가 된다(D1≥0). D1이 0(제로)일 때 2g+h개의 신호점 중 동상 I-직교 Q평면에 있어서 동일한 위치에 존재하는 신호점이 존재하게 된다).In one symbol of the signal u 1 (t) (u 1 (i)) of the formula (R39), the number of candidate signal points in the in-phase I-orthogonal Q plane is 2 g+h . (For all possible values of g+h bits of data in one symbol, if signal points are created on the in-phase I-orthogonal Q plane, 2 g+h signal points can be created. This number becomes the number of candidate signal points) . And the minimum Euclidean distance of 2 g+h candidate signal points of u 1 (t) (u 1 (i)) in the in-phase I-orthogonal Q plane is D 1 (and D 1 is 0 (zero) or more becomes a real number (D 1 ≥ 0.) When D 1 is 0 (zero), among 2 g+h signal points, there are signal points located at the same position in the in-phase I-orthogonal Q plane).

또, 식 (R39)의 신호 u2(t)(u2(i))의 1 심벌에 있어서 동상 I-직교 Q평면에서 후보가 되는 신호점의 수는 2g+h개가 된다. (1 심벌에 있어서 g+h비트의 데이터가 취할 수 있는 값 모두에 있어서 동상 I-직교 Q평면에 신호점을 작성하면 2g+h개의 신호점을 작성할 수 있다. 이 수가 후보가 되는 신호점의 수가 된다). 그리고 동상 I-직교 Q평면에 있어서 u2(t)(u2(i))의 2g+h개의 후보가 되는 신호점의 최소 유클리드 거리를 D2로 하는(또, D2는 0(제로) 이상의 실수가 된다(D2≥0). D2가 0(제로)일 때 2g+h개의 신호점 중 동상 I-직교 Q평면에 있어서 동일한 위치에 존재하는 신호점이 존재하게 된다).In addition, in one symbol of the signal u 2 (t) (u 2 (i)) of the formula (R39), the number of candidate signal points in the in-phase I-orthogonal Q plane is 2 g+h . (For all possible values of g+h bits of data in one symbol, if signal points are created on the in-phase I-orthogonal Q plane, 2 g+h signal points can be created. This number becomes the number of candidate signal points) . And in the in-phase I-orthogonal Q plane, the minimum Euclidean distance of 2 g+h candidate signal points of u 2 (t) (u 2 (i)) is D 2 (and D 2 is 0 (zero) or more It becomes a real number (D 2 ≥ 0.) When D 2 is 0 (zero), among 2 g+h signal points, there are signal points at the same position in the in-phase I-orthogonal Q plane).

이때, D1>D2(D1은 D2보다 크다)가 성립한다.At this time, D 1 >D 2 (D 1 is greater than D 2 ) holds.

그런데, 도 53에 송신안테나와 수신안테나의 관계를 나타내고 있다. 송신장치의 송신안테나 #1(5302A)로부터 변조신호 #1(5301A)이 송신되고 송신안테나 #2(5302B)로부터 변조신호 #2(5301B)가 송신되는 것으로 한다. 이때, 송신안테나 #1(5302A)로부터 z1(t)(z1(i))(즉, u1(t)(u1(i)))를 송신하고 송신안테나 #2(5302B)로부터 z2(t)(z2(i))(즉, u2(t)(u2(i)))를 송신하는 것으로 한다.By the way, FIG. 53 shows the relationship between the transmitting antenna and the receiving antenna. It is assumed that the modulated signal #1 (5301A) is transmitted from the transmission antenna #1 (5302A) of the transmitter, and the modulated signal #1 (5301B) is transmitted from the transmission antenna #1 (5302B). At this time, z 1 (t)(z 1 (i)) (ie, u 1 (t)(u 1 (i))) is transmitted from the transmit antenna #1 (5302A), and z is transmitted from the transmit antenna #1 (5302B). It is assumed that 2 (t)(z 2 (i)) (that is, u 2 (t)(u 2 (i))) is transmitted.

그리고 수신장치의 수신안테나 #1(5303X) 및 수신안테나 #2(5303Y)에서는 송신장치가 송신한 변조신호를 수신(수신신호(530X) 및 수신신호(5304Y)를 얻는다) 하게 되지만, 이때, 송신안테나 #1(5302A)로부터 수신안테나 #1(5303X)의 전파계수를 h11(t)으로 하고, 송신안테나 #1(5302A)로부터 수신안테나 #2(5303Y)의 전파계수를 h21(t)으로 하고, 송신안테나 #2(5302B)로부터 수신안테나 #1(5303X)의 전파계수를 h12(t)으로 하고, 송신안테나 #2(5302B)로부터 수신안테나 #2(5303Y)의 전파계수를 h22(t)로 한다(t는 시간).Then, the reception antenna #1 (5303X) and the reception antenna #2 (5303Y) of the reception device receive the modulated signal transmitted by the transmission device (the reception signal 530X and the reception signal 5304Y are obtained), but at this time, the transmission Let the propagation coefficient of the reception antenna #1 (5303X) from the antenna #1 (5302A) be h 11 (t), and the propagation coefficient of the reception antenna #1 (5302A) from the transmission antenna #1 (5302A) to h 21 (t) , the propagation coefficient of the receiving antenna #1 (5303X) from the transmitting antenna #1 (5302B) is h 12 (t), and the propagation coefficient of the receiving antenna #1 (5303Y) from the transmitting antenna #1 (5302B) is h 22 Let (t) be (t is time).

이때, |Q1|>|Q2|가 성립한다는 점에서 z1(t)(z1(i))(즉, u1(t)(u1(i)))의 변조신호의 수신상태가 수신데이터의 수신 품질의 지배적인 요인이 될 가능성이 있다. 따라서, <조건 R-15>를 만족함으로써 수신장치는 높은 데이터의 수신 품질을 얻을 수 있을 가능성이 커진다.At this time, in that |Q 1 |> | Q 2 | holds, the reception state of the modulated signal of z 1 (t)(z 1 (i)) (that is, u 1 (t)(u 1 (i))) is likely to be the dominant factor in the reception quality of received data. Accordingly, by satisfying the <condition R-15>, the possibility that the receiving apparatus can obtain high data reception quality increases.

또, 동일한 이유에서 |Q1|<|Q2|일 때 <조건 R-15'>가 성립하면 좋다.Also, for the same reason, <condition R-15'> may be satisfied when |Q 1 |<|Q 2 |.

<조건 R-15'><Condition R-15'>

식 (R39)의 신호 u1(t)(u1(i))의 1 심벌에 있어서 동상 I-직교 Q평면에서 후보가 되는 신호점의 수는 2g+h개가 된다. (1 심벌에 있어서 g+h비트의 데이터가 취할 수 있는 값 모두에 있어서 동상 I-직교 Q평면에 신호점을 작성하면 2g+h개의 신호점을 작성할 수 있다. 이 수가 후보가 되는 신호점의 수가 된다). 그리고 동상 I-직교 Q평면에 있어서 u1(t)(u1(i))의 2g+h개의 후보가 되는 신호점의 최소 유클리드 거리를 D1로 하는(또, D1은 0(제로) 이상의 실수가 된다(D1≥0). D1이 0(제로)일 때 2g+h개의 신호점 중 동상 I-직교 Q평면에 있어서 동일한 위치에 존재하는 신호점이 존재하게 된다).In one symbol of the signal u 1 (t) (u 1 (i)) of the formula (R39), the number of candidate signal points in the in-phase I-orthogonal Q plane is 2 g+h . (For all possible values of g+h bits of data in one symbol, if signal points are created on the in-phase I-orthogonal Q plane, 2 g+h signal points can be created. This number becomes the number of candidate signal points) . And the minimum Euclidean distance of 2 g+h candidate signal points of u 1 (t) (u 1 (i)) in the in-phase I-orthogonal Q plane is D 1 (and D 1 is 0 (zero) or more It becomes a real number (D 1 ≥ 0.) When D 1 is 0 (zero), among 2g+h signal points, there are signal points located at the same position in the in-phase I-orthogonal Q plane).

또, 식 (R39)의 신호 u2(t)(u2(i))의 1 심벌에 있어서 동상 I-직교 Q평면에서 후보가 되는 신호점의 수는 2g+h개가 된다. (1 심벌에 있어서 g+h비트의 데이터가 취할 수 있는 값 모두에 있어서 동상 I-직교 Q평면에 신호점을 작성하면 2g+h개의 신호점을 작성할 수 있다. 이 수가 후보가 되는 신호점의 수가 된다). 그리고 동상 I-직교 Q평면에 있어서 u2(t)(u2(i))의 2g+h개의 후보가 되는 신호점의 최소 유클리드 거리를 D2로 하는(또, D2는 0(제로) 이상의 실수가 된다(D2≥0). D2가 0(제로)일 때 2g+h개의 신호점 중 동상 I-직교 Q평면에 있어서 동일한 위치에 존재하는 신호점이 존재하게 된다).In addition, in one symbol of the signal u 2 (t) (u 2 (i)) of the formula (R39), the number of candidate signal points in the in-phase I-orthogonal Q plane is 2 g+h . (For all possible values of g+h bits of data in one symbol, if signal points are created on the in-phase I-orthogonal Q plane, 2 g+h signal points can be created. This number becomes the number of candidate signal points) . And in the in-phase I-orthogonal Q plane, the minimum Euclidean distance of 2 g+h candidate signal points of u 2 (t) (u 2 (i)) is D 2 (and D 2 is 0 (zero) or more It becomes a real number (D 2 ≥ 0.) When D 2 is 0 (zero), among 2 g+h signal points, there are signal points at the same position in the in-phase I-orthogonal Q plane).

이때, D1<D2(D1은 D2보다 작다)가 성립한다.At this time, D 1 < D 2 (D 1 is smaller than D 2 ) holds.

Case 11에 있어서 예를 들어 s1(t)(s1(i))에서의 변조방식 및 s2(t)(s2(i))에서의 변조방식으로 앞에서 설명한 것과 같이 QPSK, 16QAM, 64QAM, 256QAM을 적용하게 된다. 이때, 구체적인 매핑 방법에 대해서는 본 구성 예의 앞에서 설명한 것과 같이 된다. 단, QPSK, 16QAM, 64QAM, 256QAM 이외의 변조방식을 이용해도 좋다.In Case 11, for example, the modulation method in s 1 (t) (s 1 (i)) and the modulation method in s 2 (t) (s 2 (i)) are QPSK, 16QAM, and 64QAM as described above. , 256QAM is applied. At this time, the specific mapping method is as described above in this configuration example. However, a modulation method other than QPSK, 16QAM, 64QAM, and 256QAM may be used.

(Case 12)(Case 12)

식 (R15) 내지 식 (R30)의 프리코딩 행렬의 어느 프리코딩 행렬을 이용해 식 (R8)의 처리를 실행한 경우:When the processing of formula (R8) is executed using any precoding matrix of the precoding matrices of formulas (R15) to (R30):

식 (R8)의 연산의 도중 단계의 식으로 식 (R39)을 생각한다. 또, Case 12인 경우에는 프리코딩 행렬 F는 고정의 프리코딩 행렬로 하며, 프리코딩 행렬 F는 식 (R15) 내지 식 (R30)의 어느 하나로 표시되는 것으로 한다(단, s1(t)(s1(i))에서의 변조방식 및/또는 s2(t)(s2(i))에서의 변조방식이 바뀌었을 경우에는 프리코딩 행렬이 바뀌어도 좋다.Consider the formula (R39) as an expression of a step in the middle of the operation of the formula (R8). Incidentally, in Case 12, the precoding matrix F is a fixed precoding matrix, and the precoding matrix F is assumed to be expressed by any one of formulas (R15) to (R30) (provided that s 1 (t) ( When the modulation method in s 1 (i)) and/or the modulation method in s 2 (t)(s 2 (i)) are changed, the precoding matrix may be changed.

s1(t)(s1(i))(즉, 베이스밴드신호(505A))의 변조방식의 변조 다치 수를 2g(g는 1 이상의 정수), s2(t)(s2(i))(즉, 베이스밴드신호(505B))의 변조방식의 변조 다치 수를 2h(h는 1 이상의 정수)로 하고, g≠h로 한다. 2 g (g is an integer greater than or equal to 1), s 2 ( t) (s 2 (i)) )) (i.e., the baseband signal 505B), the modulation multi-valued number of the modulation method is 2 h (h is an integer greater than or equal to 1), and g≠h.

이때, <조건 R-14>가 성립하면 높은 공간 다이버시티 게인을 얻을 수 있다.At this time, if <condition R-14> is satisfied, a high spatial diversity gain can be obtained.

그리고 식 (R8)에 있어서 |Q1|>|Q2|(Q1의 절대치가 Q2의 절대치보다 크다)로 한 때, Case 11인 때와 마찬가지로 <조건 R-15>가 성립하는 것을 생각한다.And it is considered that <condition R-15> holds true as in Case 11 when |Q 1 |> | Q 2 | (the absolute value of Q 1 is greater than the absolute value of Q 2 ) in the formula (R8) do.

이때, |Q1|>|Q2|가 성립한다는 점에서 z1(t)(z1(i))(즉, u1(t)(u1(i)))의 변조신호의 수신상태가 수신데이터의 수신 품질의 지배적인 요인이 될 가능성이 있다. 따라서, <조건 R-15>를 만족함으로써 수신장치는 높은 데이터의 수신 품질을 얻을 수 있을 가능성이 커진다.At this time, in that |Q 1 |> | Q 2 | holds, the reception state of the modulated signal of z 1 (t)(z 1 (i)) (that is, u 1 (t)(u 1 (i))) is likely to be the dominant factor in the reception quality of received data. Accordingly, by satisfying the <condition R-15>, the possibility that the receiving apparatus can obtain high data reception quality increases.

또, 동일한 이유에서 |Q1|<|Q2|일 때 <조건 R-15'>가 성립하면 좋다.Also, for the same reason, <condition R-15'> may be satisfied when |Q 1 |<|Q 2 |.

Case 12에 있어서 예를 들어 s1(t)(s1(i))에서의 변조방식 및 s2(t)(s2(i))에서의 변조방식으로 앞에서 설명한 것과 같이 QPSK, 16QAM, 64QAM, 256QAM을 적용하게 된다. 이때, 구체적인 매핑 방법에 대해서는 본 구성 예의 앞에서 설명한 것과 같이 된다. 단, QPSK, 16QAM, 64QAM, 256QAM 이외의 변조방식을 이용해도 좋다.In Case 12, for example, the modulation method in s 1 (t) (s 1 (i)) and the modulation method in s 2 (t) (s 2 (i)) are QPSK, 16QAM, and 64QAM as described above. , 256QAM is applied. At this time, the specific mapping method is as described above in this configuration example. However, a modulation method other than QPSK, 16QAM, 64QAM, and 256QAM may be used.

이상, 본 구성 예에서 설명한 것과 같이, 프리코딩을 실시한 후의 2개의 변조신호를 다른 안테나로부터 송신하는 송신방법에 있어서 평균 송신전력이 큰 쪽의 변조신호의 신호점의 동상 I-직교 Q 평면에서의 최소 유클리드 거리를 크게 함으로써 수신장치는 높은 데이터의 수신 품질을 얻을 수 있다고 하는 효과를 얻을 수 있을 가능성이 커진다.As described above in this configuration example, in the transmission method for transmitting two modulated signals after precoding from different antennas, the signal point of the modulated signal having the larger average transmit power is in the in-phase I-orthogonal Q plane. By increasing the minimum Euclidean distance, the possibility that the reception apparatus can obtain the effect that high data reception quality can be obtained increases.

또, 이상의 구성 예에서 설명한, 송신안테나, 수신안테나 각각은 복수의 안테나에 의해 구성되어 있어도 좋다. 또, 프리코딩을 실시한 후의 2개의 변조신호 각각을 송신하는 다른 안테나는 다른 시간에 있어서 하나의 변조신호를 동시에 송신하도록 이용되어도 좋다.In addition, each of the transmitting antenna and the receiving antenna described in the above configuration example may be constituted by a plurality of antennas. Further, another antenna for transmitting each of the two modulated signals after precoding may be used to simultaneously transmit one modulated signal at different times.

또, 상술한 프리코딩 방법은 싱글 캐리어 방식, OFDM 방식, 웨이브 렛 변환(wavelet transformation)을 이용한 OFDM 방식 등의 멀티 캐리어 방식, 스펙트럼 확산방식을 적용한 때도 마찬가지로 실시할 수 있다.In addition, the above-described precoding method can be similarly implemented when a single carrier method, an OFDM method, a multi-carrier method such as an OFDM method using wavelet transformation, and a spread spectrum method are applied.

그리고 본 실시형태에 관한 구체적인 예에 대해서는 이후의 실시형태에서 상세하게 설명하는 동시에, 수신장치에 동작에 대해서도 설명을 하는 것으로 한다.Further, specific examples of the present embodiment will be described in detail in the following embodiments, and operations of the receiver will also be described.

(구성 예 S1)(Configuration example S1)

본 구성 예에서는 구성 예 R1에서 설명한 2개의 송신신호의 송신 평균전력이 다를 때의 프리코딩 방법의 더 구체적인 예를 설명한다.In this configuration example, a more specific example of the precoding method when the transmission average powers of the two transmission signals described in configuration example R1 are different will be described.

도 5는 기지국(방송국, 액세스포인트 등)의 송신장치에 있어서 전송방식의 전환이 가능한 것으로 한 때의 변조신호를 생성하는 부분의 구성의 일례를 나타내고 있다.Fig. 5 shows an example of the configuration of a part that generates a modulated signal at one time in a transmission apparatus of a base station (broadcasting station, access point, etc.) that allows switching of a transmission method.

기지국(방송국, 액세스포인트 등)의 송신장치에 대해서 도 5를 이용하여 설명한다.A transmission apparatus of a base station (broadcasting station, access point, etc.) will be described with reference to FIG. 5 .

도 5의 부호화부(502)는 정보(501) 및 제어신호(512)를 입력으로 하여, 제어신호(512)에 포함되는 부호화율, 부호길이(블록길이)의 정보에 의거하여 부호화를 실행하고, 부호화 후의 데이터(503)를 출력한다.The encoding unit 502 of FIG. 5 receives the information 501 and the control signal 512 as inputs, and performs encoding based on the information on the encoding rate and the code length (block length) included in the control signal 512 , , the encoded data 503 is output.

매핑부(504)는 부호화 후의 데이터(503) 및 제어신호(512)를 입력으로 한다. 그리고 제어신호(512)는 전송방식으로서 2개의 스트림을 송신하는 것을 지정한 것으로 한다. 또, 제어신호(512)가 2개의 스트림의 각 변조방식으로 변조방식 α와 변조방식 β를 지정한 것으로 한다. 또, 변조방식 α는 x비트의 데이터를 변조하는 변조방식, 변조방식 β는 y비트의 데이터를 변조하는 변조방식으로 한다(예를 들어 16QAM(16 Quadrature Amplitude Modulation)인 경우 4비트의 데이터를 변조하는 변조방식이며, 64QAM(64 Quadrature Amplitude Modulation)인 경우 6비트의 데이터를 변조하는 변조방식이다).The mapping unit 504 receives the encoded data 503 and the control signal 512 as inputs. In addition, the control signal 512 specifies that two streams are transmitted as a transmission method. Also, it is assumed that the control signal 512 designates the modulation method α and the modulation method β as the respective modulation methods of the two streams. In addition, modulation method α is a modulation method that modulates x-bit data, and modulation method β is a modulation method that modulates y-bit data (for example, in the case of 16 QAM (16 Quadrature Amplitude Modulation), 4-bit data is modulated. It is a modulation method that modulates 6-bit data in the case of 64QAM (64 Quadrature Amplitude Modulation).

그러면, 매핑부(504)는 x+y비트의 데이터 중 x비트의 데이터에 대해 변조방식 α로 변조해서 베이스밴드신호 s1(t)(505A)를 생성 및 출력하고, 또, 나머지의 y비트의 데이터의 데이터에 대해 변조방식 β로 변조해서 베이스밴드신호 s2(t)(505B)를 출력한다(또, 도 5에서는 매핑부를 하나로 하고 있으나, 이와는 다른 구성으로, s1(t)를 생성하기 위한 매핑부와 s2(t)를 생성하기 위한 매핑부가 별도로 존재하고 있어도 좋다. 이때, 부호화 후의 데이터(503)는 s1(t)를 생성하기 위한 매핑부와 s2(t)를 생성하기 위한 매핑부로 구분되게 된다).Then, the mapping unit 504 modulates the x-bit data among the x+y-bit data by the modulation method α to generate and output the baseband signal s 1 (t) 505A, and also the remaining y-bit data. The data of ? is modulated with the modulation method β and a baseband signal s 2 (t) 505B is output. A mapping unit and a mapping unit for generating s 2 (t) may exist separately, in this case, the encoded data 503 includes a mapping unit for generating s 1 (t) and a mapping unit for generating s 2 (t) mapping unit).

또, s1(t) 및 s2(t)는 복소수로 표현되고(단, 복소수, 실수 어느 것이라도 좋다)., 또, t는 시간이다. 또, OFDM(Orthogonal Frequency Division Multiplexing) 등의 멀티 캐리어를 이용한 전송방식을 이용하고 있는 경우, s1 및 s2는 s1(f) 및 s2(f)와 같이 주파수 f의 함수, 또는 s1(t, f) 및 s2(t, f)와 같이 시간 t, 주파수 f의 함수로 생각할 수도 있다.Note that s 1 (t) and s 2 (t) are expressed by complex numbers (however, either a complex number or a real number may be used), and t is time. In addition, when a transmission method using a multi-carrier such as OFDM (Orthogonal Frequency Division Multiplexing) is used, s 1 and s 2 are functions of frequency f like s 1 (f) and s 2 (f), or s 1 It can also be thought of as a function of time t, frequency f, such as (t, f) and s 2 (t, f).

이하에서는 베이스밴드신호, 프리코딩 행렬, 위상변경 등을 시간 t의 함수로서 설명하고 있으나, 주파수 f의 함수, 시간 t 및 주파수 f의 함수로 생각해도 좋다.Hereinafter, the baseband signal, the precoding matrix, the phase change, etc. are described as a function of time t, but it may be considered as a function of frequency f, time t and frequency f.

따라서, 베이스밴드신호, 프리코딩 행렬, 위상변경 등을 심벌번호 i의 함수로서 설명을 진행하고 있는 경우도 있으나, 이 경우, 시간 t의 함수, 주파수 f의 함수, 시간 t 및 주파수 f의 함수로 생각하면 좋다. 즉, 심벌, 베이스밴드신호를 시간 축 방향으로 생성해서 배치해도 좋고, 주파수 축 방향으로 생성해서 배치해도 좋다. 또, 심벌, 베이스밴드신호를 시간 축 방향 및 주파수 축 방향으로 생성해서 배치해도 좋다.Therefore, there are cases where the baseband signal, the precoding matrix, and the phase change are described as a function of the symbol number i, but in this case, a function of time t, a function of frequency f, and a function of time t and frequency f good to think That is, the symbol and the baseband signal may be generated and disposed in the time axis direction or may be generated and disposed in the frequency axis direction. Further, the symbol and the baseband signal may be generated and arranged in the direction of the time axis and the direction of the frequency axis.

파워 변경부(506A)(파워 조정부 506A)는 베이스밴드신호 s1(t)(505A) 및 제어신호(512)를 입력으로 하여, 제어신호(512)에 의거하여 실수 P1을 설정하고, P1×s1(t)를 파워변경 후의 신호(507A)로서 출력한다(또, P1을 실수로 하고 있으나, 복소수라도 좋다).The power change unit 506A (power adjuster 506A) receives the baseband signal s 1 (t) 505A and the control signal 512 as inputs, and sets a real number P 1 based on the control signal 512, P 1 x s 1 (t) is output as the signal 507A after power change (note that P 1 is a real number, but may be a complex number).

마찬가지로, 파워 변경부(506B)(파워 조정부 506B)는 베이스밴드신호 s2(t)(505B) 및 제어신호(512)를 입력으로 하여, 실수 P2를 설정하고, P2×s2(t)를 파워변경 후의 신호(507B)로서 출력한다(또, P2를 실수로 하고 있으나, 복소수라도 좋다).Similarly, the power change unit 506B (power adjuster 506B) receives the baseband signal s 2 (t) 505B and the control signal 512 as inputs, sets a real number P 2 , and sets P 2 ×s 2 (t) ) is output as the signal 507B after power change (note that P 2 is a real number, but may be a complex number).

가중 합성부(508)는 파워변경 후의 신호(507A), 파워변경 후의 신호(507B) 및 제어신호(512)를 입력으로 하여, 제어신호(512)에 의거하여 프리코딩 행렬 F(또는 F(i))를 설정한다. 슬롯번호(심벌번호)를 i로 하면 가중 합성부(508)는 이하의 연산을 실행한다.The weighted synthesis unit 508 receives the signal after power change 507A, the signal after power change 507B, and the control signal 512 as inputs, and based on the control signal 512, the precoding matrix F (or F(i) )) is set. When the slot number (symbol number) is i, the weighted synthesis unit 508 performs the following operation.

Figure 112022067201756-pat00040
Figure 112022067201756-pat00040

여기서, a(i), b(i), c(i), d(i)는 복소수로 표현할 수 있고(실수라도 좋다)., a(i), b(i), c(i), d(i) 중 3개 이상이 0(제로)이어서는 안 된다. 또, 프리코딩 행렬은 i의 함수라도 좋고, i의 함수가 아니라도 좋다. 그리고 프리코딩 행렬이 i의 함수일 때 프리코딩 행렬이 슬롯번호(심벌번호)에 의해 바뀌게 된다.Here, a(i), b(i), c(i), and d(i) can be expressed as complex numbers (which may be real numbers)., a(i), b(i), c(i), d 3 or more of (i) must not be 0 (zero). Further, the precoding matrix may be a function of i or may not be a function of i. And when the precoding matrix is a function of i, the precoding matrix is changed by the slot number (symbol number).

그리고 가중 합성부(508)는 식 (S1)에서의 u1(i)를 가중합성 후의 신호(509A)로서 출력하고, 식 (S1)에서의 u2(i)를 가중합성 후의 신호(509B)로서 출력한다.Then, the weighted synthesis unit 508 outputs u 1 (i) in the equation (S1) as the signal 509A after weight synthesis, and converts u 2 (i) in the equation (S1) to the signal 509B after weight synthesis. output as

파워 변경부(510A)는 가중합성 후의 신호(509A)(u1(i)) 및 제어신호(512)를 입력으로 하여, 제어신호(512)에 의거하여 실수 Q1을 설정하고, Q1×u1(t)를 파워변경 후의 신호(511A)(z1(i))로서 출력한다(또, Q1을 실수로 하고 있으나, 복소수라도 좋다).The power change unit 510A receives the signal 509A (u 1 (i)) and the control signal 512 after weight synthesis as inputs, and sets a real number Q 1 based on the control signal 512, Q 1 × u 1 (t) is output as the signal 511A (z 1 (i)) after power change (although Q 1 is a real number, it may be a complex number).

마찬가지로, 파워 변경부(510B)는 가중합성 후의 신호(509B)(u2(i)) 및 제어신호(512)를 입력으로 하여, 제어신호(512)에 의거하여 실수 Q2를 설정하고, Q2×u2(t)를 파워변경 후의 신호(511A)(z2(i))로서 출력한다(또, Q2를 실수로 하고 있으나, 복소수라도 좋다).Similarly, the power change unit 510B receives the weighted synthesis signal 509B (u 2 (i)) and the control signal 512 as inputs, and sets a real number Q 2 based on the control signal 512, Q 2 x u 2 (t) is output as the signal 511A (z 2 (i)) after power change (although Q 2 is a real number, it may be a complex number).

따라서, 이하의 식이 성립한다.Therefore, the following expression holds.

Figure 112022067201756-pat00041
Figure 112022067201756-pat00041

다음에, 도 5와는 다른 2개의 스트림을 송신하는 경우의 전송방법에 대해 도 6을 이용하여 설명한다. 또, 도 6에 있어서 도 5와 동일하게 동작하는 것에 대해서는 동일 부호를 부여하고 있다.Next, a transmission method in the case of transmitting two streams different from that of FIG. 5 will be described with reference to FIG. Incidentally, in Fig. 6, the same reference numerals are assigned to those operating in the same manner as in Fig. 5 .

위상변경부(601)는 식 (S1)에서의 u2(i)를 가중합성 후의 신호(509B) 및 제어신호(512)를 입력으로 하여, 제어신호(512)에 의거하여 식 (S1)에서의 u2(i)를 가중합성 후의 신호(509B)의 위상을 변경한다. 따라서, 식 (S1)에서의 u2(i)를 가중합성 후의 신호(509B)의 위상을 변경한 후의 신호는 e(i)×u2(i)와 나타나 e(i)×u2(i)가 위상변경 후의 신호(602)로서 위상변경부(601)는 출력한다(j는 허수 단위). 또, 변경하는 위상의 값은, θ(i)와 같이 i의 함수인 것이 특징적인 부분이 된다.The phase change unit 601 receives the signal 509B and the control signal 512 after weight synthesis of u 2 (i) in the equation (S1), and, based on the control signal 512, in the equation (S1) Change the phase of the signal 509B after weighting u 2 (i). Therefore, the signal after changing the phase of the signal 509B after weighting u 2 (i) in Equation (S1) is e (i) × u 2 (i), and e (i) × u 2 (i) is a signal 602 after the phase change, which is output by the phase change unit 601 (j is an imaginary number unit). Moreover, it becomes a characteristic part that the value of the phase to change is a function of i like (theta)(i).

그리고 도 6의 파워 변경부(510A 및 510B)는 입력신호의 파워 변경을 각각 실시한다. 따라서, 도 6에서의 파워 변경부(510A 및 510B)의 각각의 출력 z1(i), z2(i)는 다음 식과 같이 표시된다.In addition, the power changing units 510A and 510B of FIG. 6 change the power of the input signal, respectively. Accordingly, the respective outputs z 1 (i) and z 2 (i) of the power changing units 510A and 510B in FIG. 6 are expressed as follows.

Figure 112022067201756-pat00042
Figure 112022067201756-pat00042

또, 식 (S3)을 실현하는 방법으로, 도 6과 다른 구성으로는 도 7이 있다. 도 6과 도 7이 다른 점은 파워 변경부와 위상변경부의 순번이 바뀌어 있다는 점이다. (파워 변경을 실행하고 위상변경을 실행한다고 하는 기능 자신은 변하지 않는다). 이때, z1(i), z2(i)는 다음 식과 같이 표시된다.In addition, as a method of realizing the formula (S3), there is a configuration different from FIG. 6 in FIG. 7 . The difference between FIG. 6 and FIG. 7 is that the order of the power change unit and the phase change unit is changed. (The function itself of executing a power change and a phase change does not change). In this case, z 1 (i) and z 2 (i) are expressed as follows.

Figure 112022067201756-pat00043
Figure 112022067201756-pat00043

또, 식 (S3)의 z1(i)와 식 (S4)의 z1(i)는 동일하고, 또, 식 (S3)의 z2(i)와 식 (S4)의 z2(i)도 동일하다.In addition, z 1 (i) of Formula (S3) and z 1 (i) of Formula (S4) are the same, and z 2 (i) of Formula (S3) and z 2 (i) of Formula (S4) is also the same

식 (S3) 및 식 (S4)에서의 변경하는 위상의 값 θ(i)는 예를 들어 θ(i+1)-θ(i)가 고정치가 되도록 설정하면 직접파가 지배적인 전파의 전파환경에 있어서 수신장치는 양호한 데이터의 수신 품질을 얻을 수 있을 가능성이 크다. 단, 변경하는 위상의 값 θ(i)의 부여방법은 이 예에 한정되는 것은 아니다.The changing phase value θ(i) in equations (S3) and (S4) is, for example, set so that θ(i+1)-θ(i) is a fixed value, in the propagation environment of radio waves dominated by direct waves. Therefore, there is a high possibility that the receiving device can obtain good data reception quality. However, the method of assigning the value θ(i) of the phase to be changed is not limited to this example.

도 8은 도 5 내지 도 7에 의해 얻어진 신호 z1(i), z2(i)에 대해 실시하는 신호처리부의 구성의 일례를 나타내고 있다.Fig. 8 shows an example of the configuration of the signal processing unit performed on the signals z 1 (i) and z 2 (i) obtained in Figs. 5 to 7 .

삽입부(804A)는 신호 z1(i)(801A), 파일럿심벌(802A), 제어정보심벌(803A), 제어신호(512)를 입력으로 하여, 제어신호(512)에 포함되는 프레임 구성에 따라서, 신호(심벌) z1(i)(801A)에 파일럿심벌(802A), 제어정보심벌(803A)을 삽입하여, 프레임 구성에 따른 변조신호(805A)를 출력한다.The inserting unit 804A receives the signal z 1 (i) 801A, the pilot symbol 802A, the control information symbol 803A, and the control signal 512 as inputs, so as to construct a frame included in the control signal 512. Accordingly, a pilot symbol 802A and a control information symbol 803A are inserted into the signal (symbol) z 1 (i) 801A, and a modulated signal 805A according to the frame configuration is output.

또, 파일럿심벌(802A), 제어정보심벌(803A)는 BPSK(Binary Phase Shift Keying)나 QPSK(Quadrature Phase Shift Keying) 등으로 변조된 심벌이다(다른 변조방식을 이용해도 좋다).In addition, the pilot symbol 802A and the control information symbol 803A are symbols modulated by BPSK (Binary Phase Shift Keying), QPSK (Quadrature Phase Shift Keying), or the like (other modulation schemes may be used).

무선부(806A)는 변조신호(805A) 및 제어신호(512)를 입력으로 하여, 제어신호(512)에 의거하여 변조신호(805A)에 대해 주파수변환, 증폭 등의 처리를 실행하여(OFDM 방식을 이용하고 있을 때는 역 푸리에변환 등의 처리를 실행한다) 송신신호(807A)를 출력하며, 송신신호(807A)는 안테나(808A)로부터 전파로서 출력된다.The radio unit 806A receives the modulated signal 805A and the control signal 512 as inputs, and performs frequency conversion, amplification, etc. processing on the modulated signal 805A based on the control signal 512 (OFDM method). is used, processing such as an inverse Fourier transform is performed) A transmission signal 807A is output, and the transmission signal 807A is output as a radio wave from the antenna 808A.

삽입부(804B)는 신호 z2(i)(801B), 파일럿심벌(802B), 제어정보심벌(803B), 제어신호(512)를 입력으로 하여, 제어신호(512)에 포함되는 프레임 구성에 따라서, 신호(심벌) z2(i)(801B)에 파일럿심벌(802B), 제어정보심벌(803B)을 삽입하여 프레임 구성에 따른 변조신호(805B)를 출력한다.The inserting unit 804B receives the signal z 2 (i) 801B, the pilot symbol 802B, the control information symbol 803B, and the control signal 512 as inputs, so as to construct a frame included in the control signal 512 . Accordingly, a pilot symbol 802B and a control information symbol 803B are inserted into the signal (symbol) z 2 (i) 801B to output a modulated signal 805B according to the frame configuration.

또, 파일럿심벌(802B), 제어정보심벌(803B)는 BPSK(Binary Phase Shift Keying)나 QPSK(Quadrature Phase Shift Keying) 등으로 변조된 심벌이다(다른 변조방식을 이용해도 좋다).The pilot symbol 802B and the control information symbol 803B are symbols modulated by BPSK (Binary Phase Shift Keying), QPSK (Quadrature Phase Shift Keying), or the like (other modulation schemes may be used).

무선부(806B)는 변조신호(805B) 및 제어신호(512)를 입력으로 하여, 제어신호(512)에 의거하여 변조신호(805B)에 대해 주파수변환, 증폭 등의 처리를 실행하여(OFDM 방식을 이용하고 있을 때는 역 푸리에변환 등의 처리를 실행한다) 송신신호(807B)를 출력하며, 송신신호(807B)는 안테나(808B)로부터 전파로서 출력된다.The radio unit 806B receives the modulated signal 805B and the control signal 512 as inputs, and performs frequency conversion and amplification on the modulated signal 805B based on the control signal 512 (OFDM method). is used, processing such as an inverse Fourier transform is performed) A transmission signal 807B is output, and the transmission signal 807B is output as a radio wave from the antenna 808B.

여기서, 신호 z1(i)(801A)와 신호 z2(i)(801B)에 있어서 i가 동일 번호의 신호 z1(i)(801A)와 신호 z2(i)(801B)는 동일(공통)의 주파수를 동일시간에 각각 다른 안테나로부터 송신하게 된다. (즉, MIMO 방식을 이용한 전송방법이 된다).Here, in the signal z 1 (i) (801A) and the signal z 2 (i) (801B), the signal z 1 (i) (801A) and the signal z 2 (i) (801B) of which i is the same number are the same ( common) frequency is transmitted from different antennas at the same time. (that is, it becomes a transmission method using the MIMO method).

또, 파일럿심벌(802A) 및 파일럿심벌(802B)는 수신장치에 있어서 신호 검출, 주파수 오프셋의 추정, 게인 컨트롤, 채널추정 등을 행하기 위한 심벌이며, 여기에서는 파일럿심벌이라고 이름 붙이고 있으나, 레퍼런스 심벌 등 다른 호칭으로 해도 좋다.The pilot symbol 802A and the pilot symbol 802B are symbols for signal detection, frequency offset estimation, gain control, channel estimation, and the like in the receiving apparatus, and are called pilot symbols here. You may use other names, etc.

그리고 제어정보심벌(803A) 및 제어정보심벌(803B)는 송신장치가 이용한 변조방식의 정보, 전송방식의 정보, 프리코딩 방식의 정보, 오류정정 부호방식의 정보, 오류정정부호의 부호화율 정보, 오류정정부호의 블록길이(부호길이)의 정보 등을 수신장치에 전송하기 위한 심벌이다. 또, 제어정보심벌(803A) 및 제어정보심벌(803B)의 일방만으로 제어정보심벌을 송신해도 좋다.In addition, the control information symbol 803A and the control information symbol 803B include information on the modulation method used by the transmitter, information on the transmission method, information on the precoding method, information on the error correction coding method, information on the coding rate of the error correction code, It is a symbol for transmitting information on the block length (code length) of the error correction code to the receiving device. Alternatively, the control information symbol may be transmitted using only one of the control information symbol 803A and the control information symbol 803B.

도 9는 2개의 스트림을 송신하는 경우의 시간-주파수에서의 프레임 구성의 일례를 나타내고 있다. 도 9에 있어서 횡축은 주파수, 종축은 시간이며, 일례로 캐리어 1에서부터 캐리어 38, 시간 $1에서부터 시간 $11의 심벌의 구성을 나타내고 있다.9 shows an example of a frame configuration in time-frequency in the case of transmitting two streams. In FIG. 9 , the horizontal axis represents frequency and the vertical axis represents time. For example, the configuration of symbols from carrier 1 to carrier 38 and time $1 to time $11 is shown.

도 9는 도 8의 안테나(806A)로부터 송신하는 송신신호의 프레임 구성과 안테나(808B)로부터 송신하는 송신신호의 프레임을 동시에 나타내고 있다.9 shows the frame structure of the transmission signal transmitted from the antenna 806A in FIG. 8 and the frame of the transmission signal transmitted from the antenna 808B at the same time.

도 9에 있어서 도 8의 안테나(806A)로부터 송신하는 송신신호의 프레임인 경우 데이터심벌은 신호(심벌) z1(i)에 상당한다. 그리고 파일럿심벌은 파일럿심벌(802A)에 상당한다.In Fig. 9, in the case of a frame of a transmission signal transmitted from the antenna 806A in Fig. 8, the data symbol corresponds to the signal (symbol) z 1 (i). And the pilot symbol corresponds to the pilot symbol 802A.

도 9에 있어서 도 8의 안테나(806B)로부터 송신하는 송신신호의 프레임인 경우 데이터심벌은 신호(심벌) z2(i)에 상당한다. 그리고 파일럿심벌은 파일럿심벌(802B)에 상당한다.In Fig. 9, in the case of a frame of a transmission signal transmitted from the antenna 806B in Fig. 8, the data symbol corresponds to the signal (symbol) z 2 (i). And the pilot symbol corresponds to the pilot symbol 802B.

(따라서, 앞에서도 설명한 것과 같이, 신호 z1(i)(801A)와 신호 z2(i)(801B)에 있어서 i가 동일 번호의 신호 z1(i)(801A)와 신호 z2(i)(801B)는 동일(공통)의 주파수를 동일시간에 각각 다른 안테나로부터 송신되게 된다. 또, 파일럿심벌의 구성은 도 9에 한정되는 것은 아니며, 예를 들어 파일럿심벌의 시간 간격, 주파수 간격은 도 9에 한정되는 것은 아니다. 그리고 도 9에서는 도 8의 안테나(806A) 및 도 8의 안테나(806B)로부터 동일 시각, 동일주파수(동일(서브) 캐리어)에 파일럿심벌이 송신되는 프레임 구성으로 하고 있으나, 이에 한정되는 것은 아니며, 예를 들어 시간 A, 주파수 a((서브) 캐리어 a)에 있어서 도 8의 안테나(806A)에 파일럿심벌을 배치하고, 시간 A, 주파수 a((서브) 캐리어 a)에 있어서 도 8의 안테나(806B)에는 심벌을 배치하지 않는 것으로 하며, 시간 B, 주파수 b((서브) 캐리어 b)에 있어서 도 8의 안테나(806A)에 심벌을 배치하지 않는 것으로 하고, 시간 B, 주파수 b((서브) 캐리어 b)에 있어서 도 8의 안테나(806B)에 파일럿심벌을 배치하는 구성으로 해도 좋다.(Therefore, as described above, in the signal z 1 (i) (801A) and the signal z 2 (i) (801B), i is the signal z 1 (i) (801A) and the signal z 2 (i) of the same number. ) 801B transmits the same (common) frequency from different antennas at the same time, and the configuration of the pilot symbol is not limited to Fig. 9. For example, the time interval of the pilot symbol and the frequency interval are It is not limited to Fig. 9. And, in Fig. 9, a frame structure in which pilot symbols are transmitted from the antenna 806A of Fig. 8 and the antenna 806B of Fig. 8 at the same time and on the same frequency (same (sub-carrier)) However, the present invention is not limited thereto, and for example, a pilot symbol is disposed in the antenna 806A of FIG. 8 at time A and frequency a ((sub) carrier a), and at time A, frequency a ((sub) carrier a) ), it is assumed that no symbols are arranged on the antenna 806B of Fig. 8, and that no symbols are arranged on the antenna 806A of Fig. 8 at time B and frequency b ((sub)carrier b); It is good also as a configuration in which pilot symbols are arranged in the antenna 806B of FIG. 8 at B and frequency b ((sub)carrier b).

또, 도 9에서는 데이터심벌과 파일럿심벌 밖에 기술하고 있지 않으나, 다른 심벌, 예를 들어 제어정보심벌 등의 심벌이 프레임에 포함되어 있어도 좋다.In addition, although only data symbols and pilot symbols are described in FIG. 9, other symbols, for example, symbols such as control information symbols, may be included in the frame.

도 5에서부터 도 7에 있어서 파워 변경부의 일부(또는 모두)가 존재하는 경우를 예에서 설명하였으나, 파워 변경부의 일부가 없는 경우도 생각한다.5 to 7 , a case in which some (or all) of the power changing unit is present has been described in the example, but a case in which a part of the power changing unit is absent is also considered.

예를 들어 도 5에 있어서 파워 변경부(506A)(파워 조정부 506A), 파워 변경부(506B)(파워 조정부 506B)가 존재하지 않는 경우 z1(i) 및 z2(i)는 이하와 같이 표시된다.For example, in Fig. 5, when the power change unit 506A (power adjuster 506A) and the power change unit 506B (power adjuster 506B) do not exist, z 1 (i) and z 2 (i) are as follows. is displayed

Figure 112022067201756-pat00044
Figure 112022067201756-pat00044

또, 도 5에 있어서 파워 변경부(510A)(파워 조정부 510A), 파워 변경부(510B)(파워 조정부 510B)가 존재하지 않는 경우 z1(i) 및 z2(i)는 이하와 같이 표시된다.In Fig. 5, when the power changing unit 510A (the power adjusting unit 510A) and the power changing unit 510B (the power adjusting unit 510B) do not exist, z 1 (i) and z 2 (i) are displayed as follows do.

Figure 112022067201756-pat00045
Figure 112022067201756-pat00045

또, 도 5에 있어서 파워 변경부(506A)(파워 조정부 506A), 파워 변경부(506B)(파워 조정부 506B), 파워 변경부(510A)(파워 조정부 510A), 파워 변경부(510B)(파워 조정부 510B)가 존재하지 않는 경우 z1(i) 및 z2(i)는 이하와 같이 표시된다.5, a power change unit 506A (power adjustment unit 506A), a power change unit 506B (power adjustment unit 506B), a power change unit 510A (power adjustment unit 510A), a power change unit 510B (power When the adjustment unit 510B does not exist, z 1 (i) and z 2 (i) are expressed as follows.

Figure 112022067201756-pat00046
Figure 112022067201756-pat00046

또, 도 6 또는 도 7에 있어서 파워 변경부(506A)(파워 조정부 506A), 파워 변경부(506B)(파워 조정부 506B)가 존재하지 않는 경우 z1(i) 및 z2(i)는 이하와 같이 표시된다.In addition, in FIG. 6 or FIG. 7, when the power changing part 506A (power adjusting part 506A) and the power changing part 506B (power adjusting part 506B) do not exist, z 1 (i) and z 2 (i) are the following is displayed as

Figure 112022067201756-pat00047
Figure 112022067201756-pat00047

또, 도 6 또는 도 7에 있어서 파워 변경부(510A)(파워 조정부 510A), 파워 변경부(510B)(파워 조정부 510B)가 존재하지 않는 경우 z1(i) 및 z2(i)는 이하와 같이 표시된다.In addition, in Fig. 6 or Fig. 7, when the power change unit 510A (power adjuster 510A) and the power change unit 510B (power adjuster 510B) do not exist, z 1 (i) and z 2 (i) are as follows is displayed as

Figure 112022067201756-pat00048
Figure 112022067201756-pat00048

또, 도 6 또는 도 7에 있어서 파워 변경부(506A)(파워 조정부 506A), 파워 변경부(506B)(파워 조정부 506B), 파워 변경부(510A)(파워 조정부 510A), 파워 변경부(510B)(파워 조정부 510B)가 존재하지 않는 경우 z1(i) 및 z2(i)는 이하와 같이 표시된다.6 or 7, a power change unit 506A (power adjustment unit 506A), a power change unit 506B (power adjustment unit 506B), a power change unit 510A (power adjustment unit 510A), and a power change unit 510B ) (the power adjusting unit 510B) does not exist, z 1 (i) and z 2 (i) are expressed as follows.

Figure 112022067201756-pat00049
Figure 112022067201756-pat00049

다음에, 앞에서 설명한 2개의 스트림을 송신하는(MIMO(Multiple Input Multiple Output) 방식) 전송방법을 이용한 때의, 구성 예 R1에서 설명한 2개의 송신신호의 송신 평균전력이 다를 때의 프리코딩 방법의 보다 구체적인 예를 설명한다.Next, when using the transmission method of transmitting the two streams (MIMO (Multiple Input Multiple Output) method) described above, the precoding method when the transmission average power of the two transmission signals described in Configuration Example R1 is different A specific example will be described.

(예 1)(Example 1)

이하에서는 도 5에서부터 도 7의 매핑부(504)에 있어서 s1(t)(s1(i))를 얻기 위한 변조방식을 16QAM으로 하고, s2(t)(s2(i))를 얻기 위한 변조방식을 64QAM으로 하며, 예를 들어 식 (S2), 식 (S3), 식 (S4), 식 (S5), 식 (S8)의 어느 프리코딩 및/또는 파워 변경을 실행한 때의 프리코딩 행렬(F)의 구성과 파워 변경에 관한 조건의 예에 대해 설명한다.Hereinafter, in the mapping unit 504 of FIGS. 5 to 7, the modulation method for obtaining s 1 (t) (s 1 (i)) is 16QAM, and s 2 (t) (s 2 (i)) is When the modulation method to obtain is 64QAM, for example, any precoding and/or power change of Equation (S2), Equation (S3), Equation (S4), Equation (S5), Equation (S8) is performed. An example of the configuration of the precoding matrix F and the conditions for power change will be described.

먼저, 16QAM의 매핑 방법에 대해 설명한다. 도 10은 동상 I-직교 Q 평면에서의 16QAM의 신호점 배치의 예를 나타내고 있다. 또, 도 10에 있어서 16개의 ○이 16QAM의 신호점이며, 횡축은 I, 종축은 Q가 된다.First, a mapping method of 16QAM will be described. 10 shows an example of arrangement of signal points of 16QAM in the in-phase I-orthogonal Q plane. In addition, in Fig. 10, 16 circles denote 16QAM signal points, the horizontal axis denotes I, and the vertical axis denotes Q.

16QAM의 16개의 신호점(도 10의 「○」이 신호점이다)의 동상 I-직교 Q 평면에서의 각각의 좌표는 (3w16, 3w16), (3w16, w16), (3w16,-w16), (3w16,-3w16), (w16, 3w16), (w16, w16), (w16,-w16), (w16,-3w16), (-w16, 3w16), (-w16, w16), (-w16,-w16), (-w16,-3w16), (-3w16, 3w16), (-3w16, w16), (-3w16,-w16), (-3w16,-3w16)이 된다(w16은 0보다 큰 실수가 된다).The coordinates of the 16 signal points of 16QAM (“○” in FIG. 10 is the signal point) in the in-phase I-orthogonal Q plane are (3w 16 , 3w 16 ), (3w 16 , w 16 ), (3w 16 ) ,-w 16 ), (3w 16 ,-3w 16 ), (w 16 , 3w 16 ), (w 16 , w 16 ), (w 16 ,-w 16 ), (w 16 ,-3w 16 ), ( -w 16 , 3w 16 ), (-w 16 , w 16 ), (-w 16 ,-w 16 ), (-w 16 ,-3w 16 ), (-3w 16 , 3w 16 ), (-3w 16 , w 16 ), (-3w 16 ,-w 16 ), (-3w 16 , -3w 16 ) (w 16 is a real number greater than 0).

여기서, 송신하는 비트(입력 비트)를 b0, b1, b2, b3으로 한다. 예를 들어 송신하는 비트가 (b0, b1, b2, b3)=(0, 0, 0, 0)인 경우 도 10에서의 신호점 1001에 매핑 되며, 매핑 후의 베이스밴드신호의 동상성분을 I, 직교성분을 Q로 하면 (I, Q)=(3w16, 3w16)이 된다.Here, the bits to be transmitted (input bits) are referred to as b0, b1, b2, and b3. For example, if the transmitted bit is (b0, b1, b2, b3) = (0, 0, 0, 0), it is mapped to the signal point 1001 in FIG. 10, and the in-phase component of the baseband signal after mapping is I, If the orthogonal component is Q, (I, Q)=(3w 16 , 3w 16 ).

즉, 송신하는 비트(b0, b1, b2, b3)에 의거하여 (16QAM일 때의) 매핑 후의 베이스밴드신호의 동상성분 I, 직교성분 Q가 결정된다. 또, b0, b1, b2, b3의 세트 (0000~1111)와 신호점의 좌표의 관계의 일례는 도 10과 같다. 16QAM의 16개의 신호점(도 10의 「○」)(3w16, 3w16), (3w16, w16), (3w16,-w16), (3w16,-3w16), (w16, 3w16), (w16, w16), (w16,-w16), (w16,-3w16), (-w16, 3w16), (-w16, w16), (-w16,-w16), (-w16,-3w16), (-3w16, 3w16), (-3w16, w16), (-3w16,-w16), (-3w16,-3w16)의 바로 아래에 b0, b1, b2, b3의 세트 0000~1111의 값을 나타내고 있다. b0, b1, b2, b3의 세트 0000~1111의 바로 위의 신호점(「○」)의 동상 I-직교 Q 평면에서의 각각의 좌표가 매핑 후의 베이스밴드신호의 동상성분 I 및 직교성분 Q가 된다. 또, 16QAM일 때의 b0, b1, b2, b3의 세트 (0000~1111)과 신호점의 좌표의 관계는 도 10에 한정되는 것은 아니다. 그리고 (16QAM일 때의) 매핑 후의 베이스밴드신호의 동상성분 I, 직교성분 Q를 복소 표현한 값이 도 5에서부터 도 7의 베이스밴드신호(s1(t) 또는 s2(t))가 된다.That is, the in-phase component I and the quadrature component Q of the mapped baseband signal (in the case of 16QAM) are determined based on the transmitted bits (b0, b1, b2, b3). In addition, an example of the relationship between the set (0000-1111) of b0, b1, b2, b3, and the coordinate of a signal point is as shown in FIG. 16 signal points of 16QAM (“○” in FIG. 10) (3w 16 , 3w 16 ), (3w 16 , w 16 ), (3w 16 ,-w 16 ), (3w 16 , -3w 16 ), (w 16 , 3w 16 ), (w 16 , w 16 ), (w 16 ,-w 16 ), (w 16 ,-3w 16 ), (-w 16 , 3w 16 ), (-w 16 , w 16 ), (-w 16 ,-w 16 ), (-w 16 ,-3w 16 ), (-3w 16 , 3w 16 ), (-3w 16 , w 16 ), (-3w 16 ,-w 16 ), (- 3w 16 , -3w 16 ), the values of sets 0000 to 1111 of b0, b1, b2, and b3 are shown. The in-phase component I and the quadrature component Q of the baseband signal after mapping each coordinate in the in-phase I- orthogonal Q plane of the signal point (“○”) immediately above the sets 0000 to 1111 of b0, b1, b2, and b3 are do. Note that the relationship between the sets of b0, b1, b2, and b3 (0000 to 1111) and the coordinates of the signal points in 16QAM is not limited to FIG. 10 . Then, values obtained by complex representations of the in-phase component I and the quadrature component Q of the baseband signal after mapping (in the case of 16QAM) become the baseband signals s 1 (t) or s 2 (t) of FIGS. 5 to 7 .

64QAM의 매핑 방법에 대해 설명한다. 도 11은 동상 I-직교 Q 평면에서의 64QAM의 신호점 배치의 예를 나타내고 있다. 또, 도 11에 있어서 64개의 ○이 64QAM의 신호점이며, 횡축은 I, 종축은 Q가 된다.The 64QAM mapping method will be described. 11 shows an example of the arrangement of the signal points of 64QAM in the in-phase I-orthogonal Q plane. Moreover, in Fig. 11, 64 ? denotes a 64QAM signal point, and the horizontal axis denotes I and the vertical axis denotes Q.

64QAM의 64개의 신호점(도 11의 「○」이 신호점이다)의 동상 I-직교 Q 평면에서의 각각의 좌표는,The respective coordinates of 64 signal points of 64QAM (“○” in FIG. 11 are signal points) in the in-phase I-orthogonal Q plane are,

(7w64, 7w64), (7w64, 5w64), (7w64, 3w64), (7w64, w64), (7w64,-w64), (7w64,-3w64), (7w64,-5w64), (7w64,-7w64)(7w 64 , 7w 64 ), (7w 64 , 5w 64 ), (7w 64 , 3w 64 ), (7w 64 , w 64 ), (7w 64 ,-w 64 ), (7w 64 ,-3w 64 ), (7w 64 ,-5w 64 ), (7w 64 ,-7w 64 )

(5w64, 7w64), (5w64, 5w64), (5w64, 3w64), (5w64, w64), (5w64,-wv), (5w64,-3wv), (5w64,-5w64), (5w64,-7w64)(5w 64 , 7w 64 ), (5w 64 , 5w 64 ), (5w 64 , 3w 64 ), (5w 64 , w 64 ), (5w 64 ,-wv), (5w 64 ,-3wv), (5w 64 ,-5w 64 ), (5w 64 ,-7w 64 )

(3w64, 7w64), (3w64, 5w64), (3w64, 3w64), (3w64, w64), (3w64,-w64), (3w64,-3wv), (3w64,-5w64), (3w64,-7w64)(3w 64 , 7w 64 ), (3w 64 , 5w 64 ), (3w 64 , 3w 64 ), (3w 64 , w 64 ), (3w 64 ,-w 64 ), (3w 64 ,-3wv), ( 3w 64 ,-5w 64 ), (3w 64 ,-7w 64 )

(w64, 7w64), (w64, 5w64), (w64, 3w64), (w64, w64), (w64,-w64), (w64,-3w64), (w64,-5w64), (w64,-7w64)(w 64 , 7w 64 ), (w 64 , 5w 64 ), (w 64 , 3w 64 ), (w 64 , w 64 ), (w 64 ,-w 64 ), (w 64 ,-3w 64 ), (w 64 ,-5w 64 ), (w 64 ,-7w 64 )

(-w64, 7w64), (-w64, 5w64), (-w64, 3w64), (-w64, w64), (-w64,-w64), (-w64,-3w64), (-w64,-5w64), (-w64,-7w64)(-w 64 , 7w 64 ), (-w 64 , 5w 64 ), (-w 64 , 3w 64 ), (-w 64 , w 64 ), (-w 64 ,-w 64 ), (-w 64 ) ,-3w 64 ), (-w 64 ,-5w 64 ), (-w 64 ,-7w 64 )

(-3w64, 7w64), (-3w64, 5w64), (-3w64, 3w64), (-3w64, w64), (-3w64,-w64), (-3w64,-3w64), (-3w64,-5w64), (-3w64,-7w64)(-3w 64 , 7w 64 ), (-3w 64 , 5w 64 ), (-3w 64 , 3w 64 ), (-3w 64 , w 64 ), (-3w 64 ,-w 64 ), (-3w 64 ) ,-3w 64 ), (-3w 64 ,-5w 64 ), (-3w 64 ,-7w 64 )

(-5w64, 7w64), (-5w64, 5w64), (-5w64, 3w64), (-5w64, w64), (-5w64,-w64), (-5w64,-3w64), (-5w64,-5w64), (-5w64,-7w64)(-5w 64 , 7w 64 ), (-5w 64 , 5w 64 ), (-5w 64 , 3w 64 ), (-5w 64 , w 64 ), (-5w 64 ,-w 64 ), (-5w 64 ) ,-3w 64 ), (-5w 64 ,-5w 64 ), (-5w 64 ,-7w 64 )

(-7w64, 7w64), (-7w64, 5w64), (-7w64, 3w64), (-7w64, w64), (-7w64,-w64), (-7w64,-3w64), (-7w64,-5w64), (-7w64,-7w64)(-7w 64 , 7w 64 ), (-7w 64 , 5w 64 ), (-7w 64 , 3w 64 ), (-7w 64 , w 64 ), (-7w 64 ,-w 64 ), (-7w 64 ) ,-3w 64 ), (-7w 64 ,-5w 64 ), (-7w 64 ,-7w 64 )

가 된다(w64는 0보다 큰 실수가 된다).(w 64 is a real number greater than 0).

여기서, 송신하는 비트(입력 비트)를 b0, b1, b2, b3, b4, b5로 한다. 예를 들어 송신하는 비트가 (b0, b1, b2, b3, b4, b5)=(0, 0, 0, 0, 0, 0)인 경우 도 11에서의 신호점 1101에 매핑 되며, 매핑 후의 베이스밴드신호의 동상성분을 I, 직교성분을 Q로 하면 (I, Q)=(7w64, 7w64)가 된다.Here, the bits to be transmitted (input bits) are referred to as b0, b1, b2, b3, b4, and b5. For example, if the transmitted bit is (b0, b1, b2, b3, b4, b5) = (0, 0, 0, 0, 0, 0), it is mapped to the signal point 1101 in FIG. 11, and the base after mapping If the in-phase component of the band signal is I and the quadrature component is Q, (I, Q) = (7w 64 , 7w 64 ).

즉, 송신하는 비트(b0, b1, b2, b3, b4, b5)에 의거하여 (64QAM일 때의) 매핑 후의 베이스밴드신호의 동상성분 I, 직교성분 Q가 결정된다. 또, b0, b1, b2, b3, b4, b5의 세트 (000000~111111)와 신호점의 좌표의 관계의 일례는 도 11과 같다. 64QAM의 64개의 신호점(도 11의 「○」)(7w64, 7w64), (7w64, 5w64), (7w64, 3w64), (7w64, w64), (7w64,-w64), (7w64,-3w64), (7w64,-5w64), (7w64,-7w64)That is, the in-phase component I and the quadrature component Q of the baseband signal after mapping (in the case of 64QAM) are determined based on the transmitted bits (b0, b1, b2, b3, b4, b5). In addition, an example of the relationship between the set (000000-111111) of b0, b1, b2, b3, b4, b5, and the coordinate of a signal point is as shown in FIG. 64 signal points of 64QAM (“○” in FIG. 11) (7w 64 , 7w 64 ), (7w 64 , 5w 64 ), (7w 64 , 3w 64 ), (7w 64 , w 64 ), (7w 64 , -w 64 ), (7w 64 ,-3w 64 ), (7w 64 ,-5w 64 ), (7w 64 ,-7w 64 )

(5w64, 7w64), (5w64, 5w64), (5w64, 3w64), (5w64, w64), (5w64,-wv), (5w64,-3wv), (5w64,-5w64), (5w64,-7w64)(5w 64 , 7w 64 ), (5w 64 , 5w 64 ), (5w 64 , 3w 64 ), (5w 64 , w 64 ), (5w 64 ,-wv), (5w 64 ,-3wv), (5w 64 ,-5w 64 ), (5w 64 ,-7w 64 )

(3w64, 7w64), (3w64, 5w64), (3w64, 3w64), (3w64, w64), (3w64,-w64), (3w64,-3wv), (3w64,-5w64), (3w64,-7w64)(3w 64 , 7w 64 ), (3w 64 , 5w 64 ), (3w 64 , 3w 64 ), (3w 64 , w 64 ), (3w 64 ,-w 64 ), (3w 64 ,-3wv), ( 3w 64 ,-5w 64 ), (3w 64 ,-7w 64 )

(w64, 7w64), (w64, 5w64), (w64, 3w64), (w64, w64), (w64,-w64), (w64,-3w64), (w64,-5w64), (w64,-7w64)(w 64 , 7w 64 ), (w 64 , 5w 64 ), (w 64 , 3w 64 ), (w 64 , w 64 ), (w 64 ,-w 64 ), (w 64 ,-3w 64 ), (w 64 ,-5w 64 ), (w 64 ,-7w 64 )

(-w64, 7w64), (-w64, 5w64), (-w64, 3w64), (-w64, w64), (-w64,-w64), (-w64,-3w64), (-w64,-5w64), (-w64,-7w64)(-w 64 , 7w 64 ), (-w 64 , 5w 64 ), (-w 64 , 3w 64 ), (-w 64 , w 64 ), (-w 64 ,-w 64 ), (-w 64 ) ,-3w 64 ), (-w 64 ,-5w 64 ), (-w 64 ,-7w 64 )

(-3w64, 7w64), (-3w64, 5w64), (-3w64, 3w64), (-3w64, w64), (-3w64,-w64), (-3w64,-3w64), (-3w64,-5w64), (-3w64,-7w64)(-3w 64 , 7w 64 ), (-3w 64 , 5w 64 ), (-3w 64 , 3w 64 ), (-3w 64 , w 64 ), (-3w 64 ,-w 64 ), (-3w 64 ) ,-3w 64 ), (-3w 64 ,-5w 64 ), (-3w 64 ,-7w 64 )

(-5w64, 7w64), (-5w64, 5w64), (-5w64, 3w64), (-5w64, w64), (-5w64,-w64), (-5w64,-3w64), (-5w64,-5w64), (-5w64,-7w64)(-5w 64 , 7w 64 ), (-5w 64 , 5w 64 ), (-5w 64 , 3w 64 ), (-5w 64 , w 64 ), (-5w 64 ,-w 64 ), (-5w 64 ) ,-3w 64 ), (-5w 64 ,-5w 64 ), (-5w 64 ,-7w 64 )

(-7w64, 7w64), (-7w64, 5w64), (-7w64, 3w64), (-7w64, w64), (-7w64,-w64), (-7w64,-3w64), (-7w64,-5w64), (-7w64,-7w64)(-7w 64 , 7w 64 ), (-7w 64 , 5w 64 ), (-7w 64 , 3w 64 ), (-7w 64 , w 64 ), (-7w 64 ,-w 64 ), (-7w 64 ) ,-3w 64 ), (-7w 64 ,-5w 64 ), (-7w 64 ,-7w 64 )

의 바로 아래에 b0, b1, b2, b3, b4, b5의 세트 000000~111111의 값을 나타내고 있다. b0, b1, b2, b3, b4, b5의 세트 000000~111111의 바로 위의 신호점(「○」)의 동상 I-직교 Q 평면에서의 각각의 좌표가 매핑 후의 베이스밴드신호의 동상성분 I 및 직교성분 Q가 된다. 또, 64QAM일 때의 b0, b1, b2, b3, b4, b5의 세트 (000000~111111)와 신호점의 좌표의 관계는 도 11에 한정되는 것은 아니다. 그리고 (64QAM일 때의) 매핑 후의 베이스밴드신호의 동상성분 I, 직교성분 Q를 복소 표현한 값이 도 5에서부터 도 7의 베이스밴드신호(s1(t) 또는 s2(t))가 된다.The values of sets 000000 to 111111 of b0, b1, b2, b3, b4, and b5 are shown immediately below. Each coordinate in the in-phase I- orthogonal Q plane of the signal point (“○”) immediately above the sets 000000 to 111111 of b0, b1, b2, b3, b4, b5 is the in-phase component I and It becomes the orthogonal component Q. Note that the relationship between the sets of b0, b1, b2, b3, b4, and b5 (000000 to 111111) and the coordinates of the signal points in 64QAM is not limited to FIG. 11 . In addition, values obtained by complex representations of the in-phase component I and the quadrature component Q of the baseband signal after mapping (in the case of 64QAM) become the baseband signals s 1 (t) or s 2 (t) of FIGS. 5 to 7 .

여기에서의 예에서는 도 5~도 7에 있어서 베이스밴드신호(505A)(s1(t)(s1(i)))의 변조방식을 16QAM, 베이스밴드신호(505B)(s2(t)(s2(i)))의 변조방식을 64QAM으로 하여 프리코딩 행렬의 구성에 대해 설명한다.In this example, in Figs. 5 to 7, the modulation method of the baseband signal 505A (s 1 (t) (s 1 (i))) is 16QAM, and the baseband signal 505B (s 2 (t)) The configuration of the precoding matrix will be described with the modulation scheme of (s 2 (i))) being 64QAM.

이때, 도 5~도 7의 매핑부(504)의 출력인 베이스밴드신호(505A)(s1(t)(s1(i)))의 평균전력과 베이스밴드신호(505B)(s2(t)(s2(i))) 평균전력을 동일하게 하는 것이 일반적이 된다. 따라서, 앞에서 설명한 16QAM의 매핑 방법에서 기재한 계수 w16 및 앞에서 설명한 64QAM의 매핑 방법에서 기재한 계수 w64에 관해서 이하의 관계식이 성립한다.At this time, the average power of the baseband signal 505A (s 1 (t) (s 1 (i))) which is the output of the mapping unit 504 of FIGS. 5 to 7 and the base band signal 505B (s 2 ( t)(s 2 (i))) It is common to make the average power equal. Accordingly, the following relational expression holds for the coefficient w 16 described in the 16QAM mapping method described above and the coefficient w 64 described in the 64QAM mapping method described above.

Figure 112022067201756-pat00050
Figure 112022067201756-pat00050

Figure 112022067201756-pat00051
Figure 112022067201756-pat00051

또, 식 (S11) 및 식 (S12)에 있어서 z는 0보다 큰 실수로 한다. 그리고,In the formulas (S11) and (S12), z is a real number larger than 0. and,

<1>식 (S2)에 있어서 P1 2=P2 2로 한 경우<1> When P 1 2 =P 2 2 in formula (S2)

<2>식 (S3)에 있어서 P1 2=P2 2로 한 경우<2> When P 1 2 =P 2 2 in formula (S3)

<3>식 (S4)에 있어서 P1 2=P2 2로 한 경우<3> When P 1 2 =P 2 2 in formula (S4)

<4>식 (S5)인 경우In case of <4> formula (S5)

<5>식 (S8)인 경우In case of <5> formula (S8)

의 연산을 실행할 때의 프리코딩 행렬 FThe precoding matrix F when performing the operation of

Figure 112022067201756-pat00052
Figure 112022067201756-pat00052

의 구성 및 Q1과 Q2의 관계에 있어서 이하에서((예 1-1)~(예 1-8)) 상세하게 설명한다.The structure of and the relationship between Q 1 and Q 2 will be described in detail below ((Example 1-1) to (Example 1-8)).

(예 1-1)(Example 1-1)

앞에서 설명한 <1>에서 <5>중 어느 하나인 경우에 있어서 프리코딩 행렬 F를 이하의 어느 하나로 설정하는 것으로 한다.In the case of any one of <1> to <5> described above, it is assumed that the precoding matrix F is set to any of the following.

Figure 112022067201756-pat00053
Figure 112022067201756-pat00053

또는,or,

Figure 112022067201756-pat00054
Figure 112022067201756-pat00054

또는,or,

Figure 112022067201756-pat00055
Figure 112022067201756-pat00055

또는,or,

Figure 112022067201756-pat00056
Figure 112022067201756-pat00056

또, 식 (S14), 식 (S15), 식 (S16), 식 (S17)에 있어서 α는 실수라도 좋고 허수라도 좋으며, β는 실수라도 좋고 허수라도 좋다. 단, α는 0(제로)은 아니다. 그리고 β도 0(제로)은 아니다.In the formulas (S14), (S15), (S16), and (S17), α may be a real number or an imaginary number, and β may be a real number or an imaginary number. However, α is not 0 (zero). And β is also not 0 (zero).

또, 본 구성 예(본 명세서 중에서 공통이다)에 있어서 복소평면에서의 예를 들어 편각과 같은 위상의 단위는 「라디안(radian)」으로 하고 있다. (예외적으로 degree(「도」)를 이용할 때는 단위를 나타내고 있다).In addition, in this structural example (common in this specification), the unit of the phase, for example, the declination in a complex plane, is set as "radian". (Exceptionally, when using degree(“degree”), it indicates the unit).

복소평면을 이용하면 복소수의 극좌표에 의한 표시로 극 형식으로 표시할 수 있다. 복소수 z = a + jb(a, b는 함께 실수이며, j는 허수 단위이다)에 복소평면 상의 점 (a, b)을 대응시켰을 때 이 점이 극좌표에서[r, θ은 라고 표시된다면,If the complex plane is used, the complex number can be displayed in polar form in terms of polar coordinates. When the complex number z = a + jb (a, b are both real and j is an imaginary unit) is mapped to a point (a, b) on the complex plane, if this point is expressed as [r, θ in polar coordinates,

a=r×cosθ,a=r×cosθ,

b=r×sinθb=r×sinθ

식 (49)가 성립하며, r은 z의 절대치(r = |z|)이며, θ가 편각(argument)이 된다. 그리고 z = a + jb는 rejθ로 표시된다. 따라서, 예를 들어 식 (S14)에서부터 식 (S17)에 있어서 ejπ로 기재하고 있으나, 편각 π의 단위는 「라디안(radian)」이 된다.Equation (49) holds, r is the absolute value of z (r = |z|), and θ is the argument. And z = a + jb is expressed as rejθ. Therefore, for example, although ejπ is described in Formulas (S14) to (S17), the unit of the declination angle π is "radian".

이때, 수신장치가 양호한 데이터의 수신 품질을 얻기 위한 α의 값에 대해 생각한다.At this time, the receiving apparatus thinks about the value of α for obtaining good data reception quality.

먼저, 식 (S2), 식 (S3), 식 (S4), 식 (S5), 식 (S8)에서의 신호 z1(t)(z1(i))에 주목하여, 수신장치가 양호한 데이터의 수신 품질을 얻기 위한 α의 값으로 이하가 있다.First, paying attention to the signals z 1 (t) (z 1 (i)) in the formulas (S2), (S3), (S4), (S5), and (S8), the receiving device can provide good data The values of α for obtaining the reception quality of α are as follows.

α가 실수일 때:When α is a real number:

Figure 112022067201756-pat00057
Figure 112022067201756-pat00057

또는,or,

Figure 112022067201756-pat00058
Figure 112022067201756-pat00058

α가 허수일 때:When α is an imaginary number:

Figure 112022067201756-pat00059
Figure 112022067201756-pat00059

또는,or,

Figure 112022067201756-pat00060
Figure 112022067201756-pat00060

그리고 베이스밴드신호(505A)(s1(t)(s1(i)))의 변조방식은 16QAM, 베이스밴드신호(505B)(s2(t)(s2(i)))의 변조방식은 64QAM이 된다. 따라서, 앞에서 설명한 바와 같이 프리코딩(및 위상변경, 파워 변경)을 실행하여 변조신호를 각 안테나로부터 송신하는 경우, 시간 u의(단위) 시간, 주파수(캐리어) v에 의해 도 8의 안테나(808A)로부터 송신하는 심벌과 안테나(808B)로부터 송신하는 심벌에 의해 송신되는 총 비트 수는 (16QAM을 이용함에 따른) 4비트와 (64QAM을 이용함에 따른) 6비트의 합인 10비트가 된다.And the modulation method of the baseband signal 505A (s 1 (t) (s 1 (i))) is 16QAM, and the modulation method of the base band signal 505B (s 2 (t) (s 2 (i))) becomes 64QAM. Therefore, when transmitting a modulated signal from each antenna by performing precoding (and phase change, power change) as described above, the antenna 808A of FIG. 8 by (unit) time and frequency (carrier) v of time u ) and the total number of bits transmitted by the symbol transmitted from the antenna 808B is 10 bits, which is the sum of 4 bits (by using 16QAM) and 6 bits (by using 64QAM).

16QAM의 매핑을 위한 입력 비트를 b0, 16, b1, 16, b2, 16, b3, 16, 64QAM의 매핑을 위한 입력 비트를 b0, 64, b1, 64, b2, 64, b3, 64, b4, 64, b5, 64로 한 때, 식 (S18), 식 (S19), 식 (S20), 식 (S21)의 어느 α로 설정해도 신호 z1(t)(z1(i))에 있어서,Input bits for mapping of 16QAM to b 0, 16 , b 1, 16 , b 2, 16 , b 3, 16 , and input bits for mapping of 64QAM to b 0, 64, b 1, 64 , b 2, 64 , b 3 , 64 , b 4 , 64 , b 5 , 64 , the signal z 1 (t) For (z 1 (i)),

(b0, 16, b1, 16, b2, 16, b3, 16, b0, 64, b1, 64, b2, 64, b3, 64, b4, 64, b5, 64)가 (0, 0, 0, 0, 0, 0, 0, 0, 0, 0)에 대응하는 신호점에서부터 (1, 1, 1, 1, 1, 1, 1, 1, 1, 1)에 대응하는 신호점이 동상 I-직교 Q평면에 존재하며,(b 0, 16 , b 1, 16 , b 2, 16 , b 3, 16 , b 0, 64, b 1, 64 , b 2, 64 , b 3, 64 , b 4, 64, b 5, 64 ) from the signal point corresponding to (0, 0, 0, 0, 0, 0, 0, 0, 0, 0) to (1, 1, 1, 1, 1, 1, 1, 1, 1, 1) A signal point corresponding to is in the in-phase I-orthogonal Q plane,

마찬가지로, 신호 z2(t)(z2(i))에 있어서도,Similarly, for the signal z 2 (t) (z 2 (i)),

(b0, 16, b1, 16, b2, 16, b3, 16, b0, 64, b1, 64, b2, 64, b3, 64, b4, 64, b5, 64)가 (0, 0, 0, 0, 0, 0, 0, 0, 0, 0)에 대응하는 신호점에서부터 (1, 1, 1, 1, 1, 1, 1, 1, 1, 1)에 대응하는 신호점이 동상 I-직교 Q평면에 존재한다.(b 0, 16 , b 1, 16 , b 2, 16 , b 3, 16 , b 0, 64, b 1, 64 , b 2, 64 , b 3, 64 , b 4, 64, b 5, 64 ) from the signal point corresponding to (0, 0, 0, 0, 0, 0, 0, 0, 0, 0) to (1, 1, 1, 1, 1, 1, 1, 1, 1, 1) A signal point corresponding to is in the in-phase I-orthogonal Q plane.

앞의 성명에서 「식 (S2), 식 (S3), 식 (S4), 식 (S5), 식 (S8)에서의 신호 z1(t)(z1(i))에 주목하여, 수신장치가 양호한 데이터의 수신 품질을 얻기 위한 α의 값」으로 식 (S18)~식 (S21)을 기재하였으나, 이 점에 대해 설명한다.In the preceding statement, “Paying attention to the signal z 1 (t)(z 1 (i)) in the formulas (S2), (S3), (S4), (S5), and (S8), the receiving device Equations (S18) to (S21) have been described as "values of α for obtaining good data reception quality", but this point will be described.

신호 z1(t)(z1(i))에 있어서,For signal z 1 (t)(z 1 (i)),

(b0, 16, b1, 16, b2, 16, b3, 16, b0, 64, b1, 64, b2, 64, b3, 64, b4, 64, b5, 64)가 (0, 0, 0, 0, 0, 0, 0, 0, 0, 0)에 대응하는 신호점에서부터 (1, 1, 1, 1, 1, 1, 1, 1, 1, 1)에 대응하는 신호점이 동상 I-직교 Q평면에 존재하게 되나, 이 210=1024개의 신호점이 동상 I-직교 Q평면에 있어서 겹치지 않고 1024개의 신호점으로서 존재하는 것이 바람직하다.(b 0, 16 , b 1, 16 , b 2, 16 , b 3, 16 , b 0, 64, b 1, 64 , b 2, 64 , b 3, 64 , b 4, 64, b 5, 64 ) from the signal point corresponding to (0, 0, 0, 0, 0, 0, 0, 0, 0, 0) to (1, 1, 1, 1, 1, 1, 1, 1, 1, 1) Signal points corresponding to ? exist in the in-phase I-orthogonal Q plane, but preferably, these 210=1024 signal points do not overlap in the in-phase I-orthogonal Q plane and exist as 1024 signal points.

왜냐하면, 신호 z2(t)(z2(i))를 송신하는 안테나로부터 송신된 변조신호가 수신장치에 이르지 않는 경우, 수신장치는 신호 z1(t)(z1(i))를 이용하여 검파 및 오류정정 복호를 실시하게 되나, 이때, 수신장치가 높은 데이터의 수신 품질을 얻기 위해서는 「겹치지 않고 1024개의 신호점」이 존재하면 좋기 때문이다.Because, when the modulated signal transmitted from the antenna transmitting the signal z 2 (t) (z 2 (i)) does not reach the receiving device, the receiving device uses the signal z 1 (t)(z 1 (i)) Thus, detection and error correction decoding are performed, but in this case, in order for the receiving device to obtain high data reception quality, it is good if there are "1024 signal points without overlapping".

프리코딩 행렬 F를 식 (S14), 식 (S15), 식 (S16), 식 (S17)의 어느 하나로 설정하고, 식 (S18), 식 (S19), 식 (S20), 식 (S21)과 같이 α를 설정한 경우, 동상 I-직교 Q 평면에서의 구성 예 R1에서 설명한 신호 u1(t)(u1(i))에 있어서 (b0, 16, b1, 16, b2, 16, b3, 16, b0, 64, b1, 64, b2, 64, b3, 64, b4, 64, b5, 64)가 (0, 0, 0, 0, 0, 0, 0, 0, 0, 0)에 대응하는 신호점에서부터 (1, 1, 1, 1, 1, 1, 1, 1, 1, 1)에 대응하는 신호점의 배치는 도 12와 같이 된다. 또, 도 12에 있어서 횡축은 I, 종축은 Q, 「●」이 신호점이 된다.Set the precoding matrix F to any one of formulas (S14), (S15), (S16), and (S17), and formulas (S18), (S19), (S20), and (S21) and Similarly, when α is set, (b 0 , 16 , b 1 , 16 , b 2, 16 , b 3, 16 , b 0, 64, b 1, 64 , b 2, 64 , b 3, 64 , b 4, 64, b 5, 64 ) is (0, 0, 0, 0, 0, 0, The arrangement of the signal points corresponding to (1, 1, 1, 1, 1, 1, 1, 1, 1, 1) from the signal points corresponding to 0, 0, 0, 0) is as shown in FIG. 12 . In Fig. 12, the horizontal axis is I, the vertical axis is Q, and "-" is the signal point.

도 12로부터 알 수 있는 것과 같이 신호점은 겹치지 않으며, 1024개 존재하고 있는 것을 알 수 있다. 또, 동상 I-직교 Q 평면에서의 1024개의 신호점 중 가장 오른쪽의 가장 위, 가장 오른쪽의 가장 아래, 가장 오른쪽의 가장 위, 가장 왼쪽의 가장 아래의 4개를 제외한 1020개의 신호점에서의 가장 근접하는 다른 신호점과의 사이의 유클리드 거리가 서로 동일하게 되어 있다. 그러므로 수신장치에 있어서 높은 수신 품질을 얻을 수 있을 가능성이 크다.As can be seen from Fig. 12, it can be seen that the signal points do not overlap and there are 1024 signal points. In addition, among 1024 signal points in the in-phase I-orthogonal Q plane, the most of the 1020 signal points except for the rightmost top, rightmost bottom, rightmost top, and leftmost bottom 4 Euclidean distances between adjacent signal points are equal to each other. Therefore, there is a high possibility that high reception quality can be obtained in the receiving apparatus.

그리고 프리코딩 행렬 F를 식 (S14), 식 (S15), 식 (S16), 식 (S17)의 어느 하나로 설정하고, 식 (S18), 식 (S19), 식 (S20), 식 (S21)과 같이 α를 설정한 경우, 동상 I-직교 Q 평면에서의 구성 예 R1에서 설명한 신호 u2(t)(u2(i))에 있어서 (b0, 16, b1, 16, b2, 16, b3, 16, b0, 64, b1, 64, b2, 64, b3, 64, b4, 64, b5, 64)가 (0, 0, 0, 0, 0, 0, 0, 0, 0, 0)에 대응하는 신호점에서부터 (1, 1, 1, 1, 1, 1, 1, 1, 1, 1)에 대응하는 신호점의 배치는 도 13과 같이 된다. 또, 도 13에 있어서 횡축은 I, 종축은 Q, 「●」이 신호점이 된다.And set the precoding matrix F to any one of Equation (S14), Equation (S15), Equation (S16), Equation (S17), Equation (S18), Equation (S19), Equation (S20), Equation (S21) When α is set as follows, (b 0, 16 , b 1 , 16 , b 2 , 16 , b 3, 16 , b 0, 64, b 1, 64 , b 2, 64 , b 3, 64 , b 4, 64, b 5, 64 ) is (0, 0, 0, 0, 0, 0) The arrangement of the signal points corresponding to (1, 1, 1, 1, 1, 1, 1, 1, 1, 1) from the signal points corresponding to , 0, 0, 0, 0) is as shown in FIG. 13 . Moreover, in FIG. 13, the horizontal axis|shaft is I, the vertical axis|shaft is Q, and "-" is a signal point.

도 13으로부터 알 수 있는 것과 같이 신호점은 겹치지 않으며, 1024개 존재하고 있는 것을 알 수 있다. 그러므로 수신장치에 있어서 높은 수신 품질을 얻을 수 있을 가능성이 크다.As can be seen from Fig. 13, it can be seen that the signal points do not overlap and there are 1024 signal points. Therefore, there is a high possibility that high reception quality can be obtained in the receiving apparatus.

그리고 도 12의 1024개의 신호점의 최소 유클리드 거리를 D1로 하고, 도 13의 1024개의 신호점의 최소 유클리드 거리를 D2로 한다. 그러면 D1>D2가 성립한다. 따라서, 구성 예 R1로부터 식 (S2), 식 (S3), 식 (S4), 식 (S5), 식 (S8)에 있어서 Q1≠Q2인 경우에 Q1>Q2가 성립하면 좋게 된다.In addition, the minimum Euclidean distance of 1024 signal points of FIG. 12 is D 1 , and the minimum Euclidean distance of 1024 signal points of FIG. 13 is D 2 . Then D 1 > D 2 holds. Therefore, from the structural example R1, in the formula (S2), the formula (S3), the formula (S4), the formula (S5), and the formula (S8), when Q 1 ≠ Q 2 , Q 1 >Q 2 may be satisfied. .

(예 1-2)(Example 1-2)

다음에, 앞에서 설명한 16QAM의 매핑 방법에서 기재한 계수 w16 및 앞에서 설명한 64QAM의 매핑 방법에서 기재한 계수 w64에 관해서 식 (S11) 및 식 (S12)이 성립하고,Next, with respect to the coefficient w 16 described in the 16QAM mapping method described above and the coefficient w 64 described in the 64QAM mapping method described above, equations (S11) and (S12) are established,

<1>식 (S2)에 있어서 P1 2=P2 2로 한 경우<1> When P 1 2 =P 2 2 in formula (S2)

<2>식 (S3)에 있어서 P1 2=P2 2로 한 경우<2> When P 1 2 =P 2 2 in formula (S3)

<3>식 (S4)에 있어서 P1 2=P2 2로 한 경우<3> When P 1 2 =P 2 2 in formula (S4)

<4>식 (S5)인 경우In case of <4> formula (S5)

<5>식 (S8)인 경우In case of <5> formula (S8)

의 연산을 실행할 때의 프리코딩 행렬 F를 이하의 어느 하나로 설정하는 경우를 생각한다.Consider a case where the precoding matrix F when performing the operation of is set to one of the following.

Figure 112022067201756-pat00061
Figure 112022067201756-pat00061

또는,or,

Figure 112022067201756-pat00062
Figure 112022067201756-pat00062

또는,or,

Figure 112022067201756-pat00063
Figure 112022067201756-pat00063

또는,or,

Figure 112022067201756-pat00064
Figure 112022067201756-pat00064

또, 식 (S22), 식 (S24)에 있어서 β는 실수라도 좋고 허수라도 좋다. 단, β는 0(제로)은 아니다.In the formulas (S22) and (S24), β may be either a real number or an imaginary number. However, β is not 0 (zero).

이때, 수신장치가 양호한 데이터의 수신 품질을 얻기 위한 θ의 값에 대해 생각한다.At this time, the receiving apparatus thinks about the value of ? for obtaining good data reception quality.

먼저, 식 (S2), 식 (S3), 식 (S4), 식 (S5), 식 (S8)에서의 신호 z1(t)(z1(i))에 주목하여, 수신장치가 양호한 데이터의 수신 품질을 얻기 위한 θ의 값으로 이하가 있다.First, paying attention to the signals z1(t)(z1(i)) in the equations (S2), (S3), (S4), (S5), and (S8), the receiving apparatus receives good data The values of θ for obtaining quality are as follows.

Figure 112022067201756-pat00065
Figure 112022067201756-pat00065

또는,or,

Figure 112022067201756-pat00066
Figure 112022067201756-pat00066

또는,or,

Figure 112022067201756-pat00067
Figure 112022067201756-pat00067

또는,or,

Figure 112022067201756-pat00068
Figure 112022067201756-pat00068

또, 식 (S26), 식 (S27), 식 (S28), 식 (S29)에 있어서 tan-1(x)는 역삼각함수(inverse trigonometric function)(삼각함수의 정의역을 적당하게 제한한 것의 역함수)이며,Also, in formulas (S26), (S27), (S28), and (S29), tan-1(x) is an inverse trigonometric function (the inverse function of a trigonometric function that has appropriately limited the domain of the trigonometric function). ) and

Figure 112022067201756-pat00069
Figure 112022067201756-pat00069

가 된다. 또, 「tan-1(x)」는 「Tan-1(x)」, 「arctan(x)」, 「Arctan(x)」로 기재해도 좋다. 그리고 N은 정수로 한다.becomes Moreover, you may describe "tan-1(x)" as "Tan-1(x)", "arctan(x)", and "Arctan(x)". And N is an integer.

프리코딩 행렬 F를 식 (S22), 식 (S23), 식 (S24), 식 (S25)의 어느 하나로 설정하고, 식 (S26), 식 (S27), 식 (S28), 식 (S29)과 같이 θ를 설정한 경우, 앞에서 설명한 것과 같이 생각하면 (b0, 16, b1, 16, b2, 16, b3, 16, b0, 64, b1, 64, b2, 64, b3, 64, b4, 64, b5, 64)가 (0, 0, 0, 0, 0, 0, 0, 0, 0, 0)에 대응하는 신호점에서부터 (1, 1, 1, 1, 1, 1, 1, 1, 1, 1)에 대응하는 신호점의 구성 예 R1에서 설명한 신호 u1t)(u1(i))에서의 동상 I-직교 Q평면의 신호점의 배치는 도 12와 같이 된다. 또, 도 12에 있어서 횡축은 I, 종축은 Q, 「●」이 신호점이 된다.Set the precoding matrix F to any one of formulas (S22), (S23), (S24), and (S25), and with formulas (S26), (S27), (S28), and (S29) If θ is set in the same way, (b 0, 16 , b 1, 16 , b 2, 16 , b 3, 16 , b 0, 64, b 1, 64 , b 2, 64 , b 3, 64 , b 4, 64, b 5, 64 ) from the signal point corresponding to (0, 0, 0, 0, 0, 0, 0, 0, 0, 0) to (1, 1, 1, 1) , 1, 1, 1, 1, 1, 1) The arrangement of the signal points in the in-phase I-orthogonal Q plane in the signal u1t) (u1(i)) described in the configuration example R1 is shown in FIG. become together In Fig. 12, the horizontal axis is I, the vertical axis is Q, and "-" is the signal point.

도 12로부터 알 수 있는 것과 같이 신호점은 겹치지 않으며, 1024개 존재하고 있는 것을 알 수 있다. 또, 동상 I-직교 Q 평면에서의 1024개의 신호점 중 가장 오른쪽의 가장 위, 가장 오른쪽의 가장 아래, 가장 오른쪽의 가장 위, 가장 왼쪽의 가장 아래의 4개를 제외한 1020개의 신호점에서의 가장 근접하는 다른 신호점과의 사이의 유클리드 거리가 서로 동일하게 되어 있다. 그러므로 수신장치에 있어서 높은 수신 품질을 얻을 수 있을 가능성이 크다.As can be seen from Fig. 12, it can be seen that the signal points do not overlap and there are 1024 signal points. In addition, among 1024 signal points in the in-phase I-orthogonal Q plane, the most of the 1020 signal points except for the rightmost top, rightmost bottom, rightmost top, and leftmost bottom 4 Euclidean distances between adjacent signal points are equal to each other. Therefore, there is a high possibility that high reception quality can be obtained in the receiving apparatus.

그리고 프리코딩 행렬 F를 식 (S22), 식 (S23), 식 (S24), 식 (S25)의 어느 하나로 설정하고, 식 (S26), 식 (S27), 식 (S28), 식 (S29)과 같이 θ를 설정한 경우, 앞에서 설명한 것과 같이 생각하면 (b0, 16, b1, 16, b2, 16, b3, 16, b0, 64, b1, 64, b2, 64, b3, 64, b4, 64, b5, 64)가 (0, 0, 0, 0, 0, 0, 0, 0, 0, 0)에 대응하는 신호점에서부터 (1, 1, 1, 1, 1, 1, 1, 1, 1, 1)에 대응하는 신호점의 구성 예 R1에서 설명한 신호 u2(t)(u2(i))에서의 동상 I-직교 Q평면의 신호점의 배치는 도 13과 같이 된다. 또, 도 13에 있어서 횡축은 I, 종축은 Q, 「●」이 신호점이 된다.And the precoding matrix F is set to any one of Equation (S22), Equation (S23), Equation (S24), Equation (S25), Equation (S26), Equation (S27), Equation (S28), Equation (S29) When θ is set as shown above, (b 0, 16 , b 1, 16 , b 2, 16 , b 3, 16 , b 0, 64, b 1, 64 , b 2, 64 , b 3, 64 , b 4, 64, b 5, 64 ) from the signal point corresponding to (0, 0, 0, 0, 0, 0, 0, 0, 0, 0) to (1, 1, 1, The arrangement of the signal points in the in-phase I-orthogonal Q plane in the signal u2(t)(u2(i)) described in the configuration example R1 of the signal points corresponding to 1, 1, 1, 1, 1, 1, 1) is As shown in FIG. 13 . Moreover, in FIG. 13, the horizontal axis|shaft is I, the vertical axis|shaft is Q, and "-" is a signal point.

도 13으로부터 알 수 있는 것과 같이 신호점은 겹치지 않으며, 1024개 존재하고 있는 것을 알 수 있다. 그러므로 수신장치에 있어서 높은 수신 품질을 얻을 수 있을 가능성이 크다.As can be seen from Fig. 13, it can be seen that the signal points do not overlap and there are 1024 signal points. Therefore, there is a high possibility that high reception quality can be obtained in the receiving apparatus.

그리고 도 12의 1024개의 신호점의 최소 유클리드 거리를 D1로 하고, 도 13의 1024개의 신호점의 최소 유클리드 거리를 D2로 한다. 그러면, D1>D2가 성립한다. 따라서, 구성 예 R1로부터 식 (S2), 식 (S3), 식 (S4), 식 (S5), 식 (S8)에 있어서 Q1≠Q2인 경우, Q1>Q2가 성립하면 좋게 된다.In addition, the minimum Euclidean distance of 1024 signal points of FIG. 12 is D 1 , and the minimum Euclidean distance of 1024 signal points of FIG. 13 is D 2 . Then, D 1 >D 2 holds. Therefore, in the case of Q 1 ≠ Q 2 in the formulas (S2), (S3), (S4), (S5), and (S8) from the structural example R1, it is sufficient if Q 1 >Q 2 holds. .

(예 1-3)(Example 1-3)

앞에서 설명한 16QAM의 매핑 방법에서 기재한 계수 w16 및 앞에서 설명한 64QAM의 매핑 방법에서 기재한 계수 w64에 관해서 식 (S11) 및 식 (S12)이 성립하고,Equations (S11) and (S12) are established with respect to the coefficient w 16 described in the 16QAM mapping method described above and the coefficient w 64 described in the 64QAM mapping method described above,

<1>식 (S2)에 있어서 P1 2=P2 2로 한 경우<1> When P 1 2 =P 2 2 in formula (S2)

<2>식 (S3)에 있어서 P1 2=P2 2로 한 경우<2> When P 1 2 =P 2 2 in formula (S3)

<3>식 (S4)에 있어서 P1 2=P2 2로 한 경우<3> When P 1 2 =P 2 2 in formula (S4)

<4>식 (S5)인 경우In case of <4> formula (S5)

<5>식 (S8)인 경우In case of <5> formula (S8)

의 연산을 실행할 때의 프리코딩 행렬 F를 이하의 어느 하나로 설정하는 경우를 생각한다.Consider a case where the precoding matrix F when performing the operation of is set to one of the following.

Figure 112022067201756-pat00070
Figure 112022067201756-pat00070

또는,or,

Figure 112022067201756-pat00071
Figure 112022067201756-pat00071

또는,or,

Figure 112022067201756-pat00072
Figure 112022067201756-pat00072

또는,or,

Figure 112022067201756-pat00073
Figure 112022067201756-pat00073

또, 식 (S31), 식 (S32), 식 (S33), 식 (S34)에 있어서 α는 실수라도 좋고 허수라도 좋으며, β는 실수라도 좋고 허수라도 좋다. 단, α는 0(제로)은 아니다. 그리고 β도 0(제로)은 아니다.In the formulas (S31), (S32), (S33), and (S34), α may be a real number or an imaginary number, and β may be a real number or an imaginary number. However, α is not 0 (zero). And β is also not 0 (zero).

이때, 수신장치가 양호한 데이터의 수신 품질을 얻기 위한 α의 값에 대해 생각한다.At this time, the receiving apparatus thinks about the value of α for obtaining good data reception quality.

식 (S2), 식 (S3), 식 (S4), 식 (S5), 식 (S8)에서의 신호 z1(t)(z1(i))에 주목하여, 수신장치가 양호한 데이터의 수신 품질을 얻기 위한 α의 값으로 이하가 있다.Paying attention to the signals z 1 (t) (z 1 (i)) in the formulas (S2), (S3), (S4), (S5), and (S8), the receiving apparatus receives good data The values of α for obtaining quality are as follows.

α가 실수일 때:When α is a real number:

Figure 112022067201756-pat00074
Figure 112022067201756-pat00074

또는,or,

Figure 112022067201756-pat00075
Figure 112022067201756-pat00075

α가 허수일 때:When α is an imaginary number:

Figure 112022067201756-pat00076
Figure 112022067201756-pat00076

또는,or,

Figure 112022067201756-pat00077
Figure 112022067201756-pat00077

프리코딩 행렬 F를 식 (S31), 식 (S32), 식 (S33), 식 (S34)의 어느 하나로 설정하고, 식 (S35), 식 (S36), 식 (S37), 식 (S38)과 같이 α를 설정한 경우, 앞에서 설명한 것과 같이 생각하면 (b0, 16, b1, 16, b2, 16, b3, 16, b0, 64, b1, 64, b2, 64, b3, 64, b4, 64, b5, 64)가 (0, 0, 0, 0, 0, 0, 0, 0, 0, 0)에 대응하는 신호점에서부터 (1, 1, 1, 1, 1, 1, 1, 1, 1, 1)에 대응하는 신호점의 구성 예 R1에서 설명한 신호 u1(t)(u1(i))에서의 동상 I-직교 Q평면의 신호점의 배치는 도 14와 같이 된다. 또, 도 14에 있어서 횡축은 I, 종축은 Q, 「●」이 신호점이 된다.The precoding matrix F is set to any one of formulas (S31), (S32), (S33), and (S34), and with formulas (S35), (S36), (S37), and (S38) If α is set in the same way as described above, (b 0, 16 , b 1, 16 , b 2, 16 , b 3, 16 , b 0, 64, b 1, 64 , b 2, 64 , b 3, 64 , b 4, 64, b 5, 64 ) from the signal point corresponding to (0, 0, 0, 0, 0, 0, 0, 0, 0, 0) to (1, 1, 1, 1) , 1, 1, 1, 1, 1, 1) Arrangement of signal points in the in-phase I-orthogonal Q plane in the signal u 1 (t) (u 1 (i)) described in the configuration example R1 is as shown in FIG. 14 . Moreover, in FIG. 14, the horizontal axis|shaft is I, the vertical axis|shaft is Q, and "-" is a signal point.

도 14로부터 알 수 있는 것과 같이 신호점은 겹치지 않으며, 1024개 존재하고 있는 것을 알 수 있다. 또, 동상 I-직교 Q 평면에서의 1024개의 신호점 중 가장 오른쪽의 가장 위, 가장 오른쪽의 가장 아래, 가장 오른쪽의 가장 위, 가장 왼쪽의 가장 아래의 4개를 제외한 1020개의 신호점에서의 가장 근접하는 다른 신호점과의 사이의 유클리드 거리가 서로 동일하게 되어 있다. 그러므로 수신장치에 있어서 높은 수신 품질을 얻을 수 있을 가능성이 크다.As can be seen from FIG. 14 , the signal points do not overlap, and it can be seen that there are 1024 signal points. In addition, among 1024 signal points in the in-phase I-orthogonal Q plane, the most of the 1020 signal points except for the rightmost top, rightmost bottom, rightmost top, and leftmost bottom 4 Euclidean distances between adjacent signal points are equal to each other. Therefore, there is a high possibility that high reception quality can be obtained in the receiving apparatus.

그리고 프리코딩 행렬 F를 식 (S31), 식 (S32), 식 (S33), 식 (S34)의 어느 하나로 설정하고, 식 (S35), 식 (S36), 식 (S37), 식 (S38)과 같이 α를 설정한 경우, 앞에서 설명한 것과 같이 생각하면 (b0, 16, b1, 16, b2, 16, b3, 16, b0, 64, b1, 64, b2, 64, b3, 64, b4, 64, b5, 64)가 (0, 0, 0, 0, 0, 0, 0, 0, 0, 0)에 대응하는 신호점에서부터 (1, 1, 1, 1, 1, 1, 1, 1, 1, 1)에 대응하는 신호점의 구성 예 R1에서 설명한 신호 u2(t)(u2(i))에서의 동상 I-직교 Q평면의 신호점의 배치는 도 15와 같이 된다. 또, 도 15에 있어서 횡축은 I, 종축은 Q, 「●」이 신호점이 된다.And the precoding matrix F is set to any one of Equation (S31), Equation (S32), Equation (S33), Equation (S34), Equation (S35), Equation (S36), Equation (S37), Equation (S38) If α is set as in (b 0, 16 , b 1, 16 , b 2, 16 , b 3, 16 , b 0, 64, b 1, 64 , b 2, 64 , b 3, 64 , b 4, 64, b 5, 64 ) from the signal point corresponding to (0, 0, 0, 0, 0, 0, 0, 0, 0, 0) to (1, 1, 1, 1, 1, 1, 1, 1, 1, 1) of the signal point of the in-phase I-orthogonal Q plane in the signal u 2 (t) (u 2 (i)) described in the configuration example R1 The arrangement is as shown in FIG. 15 . In Fig. 15, the horizontal axis is I, the vertical axis is Q, and "-" is the signal point.

도 15로부터 알 수 있는 것과 같이 신호점은 겹치지 않으며, 1024개 존재하고 있는 것을 알 수 있다. 그러므로 수신장치에 있어서 높은 수신 품질을 얻을 수 있을 가능성이 크다.As can be seen from Fig. 15, it can be seen that the signal points do not overlap and there are 1024 signal points. Therefore, there is a high possibility that high reception quality can be obtained in the receiving apparatus.

그리고 도 14의 1024개의 신호점의 최소 유클리드 거리를 D1로 하고, 도 15의 1024개의 신호점의 최소 유클리드 거리를 D2로 한다. 그러면, D1>D2가 성립한다. 따라서, 구성 예 R1로부터, 식 (S2), 식 (S3), 식 (S4), 식 (S5), 식 (S8)에 있어서 Q1≠Q2인 경우, Q1>Q2가 성립하면 좋게 된다.In addition, the minimum Euclidean distance of 1024 signal points of FIG. 14 is D 1 , and the minimum Euclidean distance of 1024 signal points of FIG. 15 is D 2 . Then, D 1 >D 2 holds. Therefore, from the structural example R1, in the case of Q 1 ≠ Q 2 in the formulas (S2), (S3), (S4), (S5), and (S8), it is good if Q 1 >Q 2 holds do.

(예 1-4)(Example 1-4)

다음에, 앞에서 설명한 16QAM의 매핑 방법에서 기재한 계수 w16 및 앞에서 설명한 64QAM의 매핑 방법에서 기재한 계수 w64에 관해서 식 (S11) 및 식 (S12)이 성립하고,Next, with respect to the coefficient w 16 described in the 16QAM mapping method described above and the coefficient w 64 described in the 64QAM mapping method described above, equations (S11) and (S12) are established,

<1>식 (S2)에 있어서 P1 2=P2 2로 한 경우<1> When P 1 2 =P 2 2 in formula (S2)

<2>식 (S3)에 있어서 P1 2=P2 2로 한 경우<2> When P 1 2 =P 2 2 in formula (S3)

<3>식 (S4)에 있어서 P1 2=P2 2로 한 경우<3> When P 1 2 =P 2 2 in formula (S4)

<4>식 (S5)인 경우In case of <4> formula (S5)

<5>식 (S8)인 경우In case of <5> formula (S8)

의 연산을 실행할 때의 프리코딩 행렬 F를 이하의 어느 하나로 설정하는 경우를 생각한다.Consider a case where the precoding matrix F when performing the operation of is set to one of the following.

Figure 112022067201756-pat00078
Figure 112022067201756-pat00078

또는,or,

Figure 112022067201756-pat00079
Figure 112022067201756-pat00079

또는,or,

Figure 112022067201756-pat00080
Figure 112022067201756-pat00080

또는,or,

Figure 112022067201756-pat00081
Figure 112022067201756-pat00081

또, 식 (S39), 식 (S41)에 있어서 β는 실수라도 좋고 허수라도 좋다. 단, β는 0(제로)은 아니다.In the formulas (S39) and (S41), β may be a real number or an imaginary number. However, β is not 0 (zero).

이때, 수신장치가 양호한 데이터의 수신 품질을 얻기 위한 θ의 값에 대해 생각한다.At this time, the receiving apparatus thinks about the value of ? for obtaining good data reception quality.

먼저, 식 (S2), 식 (S3), 식 (S4), 식 (S5), 식 (S8)에서의 신호 z1(t)(z1(i))에 주목하여, 수신장치가 양호한 데이터의 수신 품질을 얻기 위한 θ의 값으로 이하가 있다.First, paying attention to the signals z 1 (t) (z 1 (i)) in the formulas (S2), (S3), (S4), (S5), and (S8), the receiving device can provide good data The values of θ for obtaining the reception quality of are as follows.

Figure 112022067201756-pat00082
Figure 112022067201756-pat00082

또는,or,

Figure 112022067201756-pat00083
Figure 112022067201756-pat00083

또는,or,

Figure 112022067201756-pat00084
Figure 112022067201756-pat00084

또는,or,

Figure 112022067201756-pat00085
Figure 112022067201756-pat00085

또, 식 (S43), 식 (S44), 식 (S45), 식 (S46)에 있어서 tan-1(x)는 역삼각함수(inverse trigonometric function)(삼각함수의 정의역을 적당하게 제한한 것의 역함수)이며,Also, in formulas (S43), (S44), (S45), and (S46), tan-1(x) is an inverse trigonometric function (the inverse function of a trigonometric function having an appropriately limited domain) ) and

Figure 112022067201756-pat00086
Figure 112022067201756-pat00086

이 된다. 또, 「tan-1(x)」는 「Tan-1(x)」, 「arctan(x)」, 「Arctan(x)」로 기재해도 좋다. 그리고 N은 정수로 한다.becomes this Moreover, you may describe "tan-1(x)" as "Tan-1(x)", "arctan(x)", and "Arctan(x)". And N is an integer.

프리코딩 행렬 F를 식 (S39), 식 (S40), 식 (S41), 식 (S42)의 어느 하나로 설정하고, 식 (S43), 식 (S44), 식 (S45), 식 (S46)과 같이 θ를 설정한 경우, 앞에서 설명한 것과 같이 생각하면 (b0, 16, b1, 16, b2, 16, b3, 16, b0, 64, b1, 64, b2, 64, b3, 64, b4, 64, b5, 64)가 (0, 0, 0, 0, 0, 0, 0, 0, 0, 0)에 대응하는 신호점에서부터 (1, 1, 1, 1, 1, 1, 1, 1, 1, 1)에 대응하는 신호점의 구성 예 R1에서 설명한 신호 u1(t)(u1(i))에서의 동상 I-직교 Q평면의 신호점의 배치는 도 14와 같이 된다.The precoding matrix F is set to any one of formulas (S39), (S40), (S41), and (S42), and with formulas (S43), (S44), (S45), and (S46) If θ is set in the same way, (b 0, 16 , b 1, 16 , b 2, 16 , b 3, 16 , b 0, 64, b 1, 64 , b 2, 64 , b 3, 64 , b 4, 64, b 5, 64 ) from the signal point corresponding to (0, 0, 0, 0, 0, 0, 0, 0, 0, 0) to (1, 1, 1, 1) , 1, 1, 1, 1, 1, 1) Arrangement of signal points in the in-phase I-orthogonal Q plane in the signal u 1 (t) (u 1 (i)) described in the configuration example R1 is as shown in FIG. 14 .

또, 도 14에 있어서 횡축은 I, 종축은 Q, 「●」이 신호점이 된다.Moreover, in FIG. 14, the horizontal axis|shaft is I, the vertical axis|shaft is Q, and "-" is a signal point.

도 14로부터 알 수 있는 것과 같이 신호점은 겹치지 않으며, 1024개 존재하고 있는 것을 알 수 있다. 또, 동상 I-직교 Q 평면에서의 1024개의 신호점 중 가장 오른쪽의 가장 위, 가장 오른쪽의 가장 아래, 가장 오른쪽의 가장 위, 가장 왼쪽의 가장 아래의 4개를 제외한 1020개의 신호점에서의 가장 근접하는 다른 신호점과의 사이의 유클리드 거리가 서로 동일하게 되어 있다. 그러므로 수신장치에 있어서 높은 수신 품질을 얻을 수 있을 가능성이 크다.As can be seen from FIG. 14 , the signal points do not overlap, and it can be seen that there are 1024 signal points. In addition, among 1024 signal points in the in-phase I-orthogonal Q plane, the most of the 1020 signal points except for the rightmost top, rightmost bottom, rightmost top, and leftmost bottom 4 Euclidean distances between adjacent signal points are equal to each other. Therefore, there is a high possibility that high reception quality can be obtained in the receiving apparatus.

그리고 프리코딩 행렬 F를 식 (S39), 식 (S40), 식 (S41), 식 (S42)의 어느 하나로 설정하고, 식 (S43), 식 (S44), 식 (S45), 식 (S46)과 같이 θ를 설정한 경우, 앞에서 설명한 것과 같이 생각하면 (b0, 16, b1, 16, b2, 16, b3, 16, b0, 64, b1, 64, b2, 64, b3, 64, b4, 64, b5, 64)가 (0, 0, 0, 0, 0, 0, 0, 0, 0, 0)에 대응하는 신호점에서부터 (1, 1, 1, 1, 1, 1, 1, 1, 1, 1)에 대응하는 신호점의 구성 예 R1에서 설명한 신호 u2(t)(u2(i))에서의 동상 I-직교 Q평면의 신호점의 배치는 도 15와 같이 된다. 또, 도 15에 있어서 횡축은 I, 종축은 Q, 「●」이 신호점이 된다.And the precoding matrix F is set to any one of Equation (S39), Equation (S40), Equation (S41), Equation (S42), Equation (S43), Equation (S44), Equation (S45), Equation (S46) When θ is set as shown above, (b 0, 16 , b 1, 16 , b 2, 16 , b 3, 16 , b 0, 64, b 1, 64 , b 2, 64 , b 3, 64 , b 4, 64, b 5, 64 ) from the signal point corresponding to (0, 0, 0, 0, 0, 0, 0, 0, 0, 0) to (1, 1, 1, 1, 1, 1, 1, 1, 1, 1) of the signal point of the in-phase I-orthogonal Q plane in the signal u 2 (t) (u 2 (i)) described in the configuration example R1 The arrangement is as shown in FIG. 15 . In Fig. 15, the horizontal axis is I, the vertical axis is Q, and "-" is the signal point.

도 15로부터 알 수 있는 것과 같이 신호점은 겹치지 않으며, 1024개 존재하고 있다는 것을 알 수 있다. 그러므로 수신장치에 있어서 높은 수신 품질을 얻을 수 있을 가능성이 크다.As can be seen from FIG. 15 , it can be seen that the signal points do not overlap and there are 1024 signal points. Therefore, there is a high possibility that high reception quality can be obtained in the receiving apparatus.

그리고 도 14의 1024개의 신호점의 최소 유클리드 거리를 D1로 하고, 도 15의 1024개의 신호점의 최소 유클리드 거리를 D2로 한다. 그러면, D1>D2가 성립한다. 따라서, 구성 예 R1로부터 식 (S2), 식 (S3), 식 (S4), 식 (S5), 식 (S8)에 있어서 Q1≠Q2인 경우, Q1>Q2가 성립하면 좋게 된다.In addition, the minimum Euclidean distance of 1024 signal points of FIG. 14 is D 1 , and the minimum Euclidean distance of 1024 signal points of FIG. 15 is D 2 . Then, D 1 >D 2 holds. Therefore, in the case of Q 1 ≠ Q 2 in the formulas (S2), (S3), (S4), (S5), and (S8) from the structural example R1, it is sufficient if Q 1 >Q 2 holds. .

(예 1-5)(Example 1-5)

앞에서 설명한 16QAM의 매핑 방법에서 기재한 계수 w16 및 앞에서 설명한 64QAM의 매핑 방법에서 기재한 계수 w64에 관해서 식 (S11) 및 식 (S12)이 성립하며,Equations (S11) and (S12) are established with respect to the coefficient w 16 described in the 16QAM mapping method described above and the coefficient w 64 described in the 64QAM mapping method described above,

<1>식 (S2)에 있어서 P1 2=P2 2로 한 경우<1> When P 1 2 =P 2 2 in formula (S2)

<2>식 (S3)에 있어서 P1 2=P2 2로 한 경우<2> When P 1 2 =P 2 2 in formula (S3)

<3>식 (S4)에 있어서 P1 2=P2 2로 한 경우<3> When P 1 2 =P 2 2 in formula (S4)

<4>식 (S5)인 경우In case of <4> formula (S5)

<5>식 (S8)인 경우In case of <5> formula (S8)

의 연산을 실행할 때의 프리코딩 행렬 F를 이하의 어느 하나로 설정하는 경우를 생각한다.Consider a case where the precoding matrix F when performing the operation of is set to one of the following.

Figure 112022067201756-pat00087
Figure 112022067201756-pat00087

또는,or,

Figure 112022067201756-pat00088
Figure 112022067201756-pat00088

또는,or,

Figure 112022067201756-pat00089
Figure 112022067201756-pat00089

또는,or,

Figure 112022067201756-pat00090
Figure 112022067201756-pat00090

또, 식 (S48), 식 (S49), 식 (S50), 식 (S51)에 있어서 α는 실수라도 좋고 허수라도 좋으며, β는 실수라도 좋고 허수라도 좋다. 단, α는 0(제로)은 아니다. 그리고 β도 0(제로)은 아니다.In the formulas (S48), (S49), (S50), and (S51), α may be a real number or an imaginary number, and β may be a real number or an imaginary number. However, α is not 0 (zero). And β is also not 0 (zero).

이때, 수신장치가 양호한 데이터의 수신 품질을 얻기 위한 α의 값에 대해 생각한다.At this time, the receiving apparatus thinks about the value of α for obtaining good data reception quality.

식 (S2), 식 (S3), 식 (S4), 식 (S5), 식 (S8)에서의 신호 z2(t)(z2(i))에 주목하여, 수신장치가 양호한 데이터의 수신 품질을 얻기 위한 α의 값으로 이하가 있다.Paying attention to the signals z 2 (t) (z 2 (i)) in the formulas (S2), (S3), (S4), (S5), and (S8), the receiving apparatus receives good data The values of α for obtaining quality are as follows.

α가 실수일 때:When α is a real number:

Figure 112022067201756-pat00091
Figure 112022067201756-pat00091

또는,or,

Figure 112022067201756-pat00092
Figure 112022067201756-pat00092

α가 허수 때:When α is an imaginary number:

Figure 112022067201756-pat00093
Figure 112022067201756-pat00093

또는,or,

Figure 112022067201756-pat00094
Figure 112022067201756-pat00094

프리코딩 행렬 F를 식 (S48), 식 (S49), 식 (S50), 식 (S51)의 어느 하나로 설정하고, 식 (S52), 식 (S53), 식 (S54), 식 (S55)과 같이 α를 설정한 경우, 앞에서 설명한 것과 같이 생각하면 (b0, 16, b1, 16, b2, 16, b3, 16, b0, 64, b1, 64, b2, 64, b3, 64, b4, 64, b5, 64)가 (0, 0, 0, 0, 0, 0, 0, 0, 0, 0)에 대응하는 신호점에서부터 (1, 1, 1, 1, 1, 1, 1, 1, 1, 1)에 대응하는 신호점의 구성 예 R1에서 설명한 신호 u2(t)(u2(i))에서의 동상 I-직교 Q평면의 신호점의 배치는 도 16과 같이 된다. 또, 도 16에 있어서 횡축은 I, 종축은 Q, 「●」이 신호점이 된다.The precoding matrix F is set to any one of formulas (S48), (S49), (S50), and (S51), and with formulas (S52), (S53), (S54), and (S55) If α is set in the same way as described above, (b 0, 16 , b 1, 16 , b 2, 16 , b 3, 16 , b 0, 64, b 1, 64 , b 2, 64 , b 3, 64 , b 4, 64, b 5, 64 ) from the signal point corresponding to (0, 0, 0, 0, 0, 0, 0, 0, 0, 0) to (1, 1, 1, 1) , 1, 1, 1, 1, 1, 1) arrangement of signal points in the in-phase I-orthogonal Q plane in the signal u 2 (t) (u 2 (i)) described in the configuration example R1. is as shown in FIG. 16 . In Fig. 16, the horizontal axis is I, the vertical axis is Q, and "-" is the signal point.

도 16으로부터 알 수 있는 것과 같이 신호점은 겹치지 않으며, 1024개 존재하고 있는 것을 알 수 있다. 또, 동상 I-직교 Q 평면에서의 1024개의 신호점 중 가장 오른쪽의 가장 위, 가장 오른쪽의 가장 아래, 가장 오른쪽의 가장 위, 가장 왼쪽의 가장 아래의 4개를 제외한 1020개의 신호점에서의 가장 근접하는 다른 신호점과의 사이의 유클리드 거리가 서로 동일하게 되어 있다. 그러므로 수신장치에 있어서 높은 수신 품질을 얻을 수 있을 가능성이 크다.As can be seen from Fig. 16, it can be seen that there are 1024 signal points without overlapping. In addition, among 1024 signal points in the in-phase I-orthogonal Q plane, the most of the 1020 signal points except for the rightmost top, rightmost bottom, rightmost top, and leftmost bottom 4 Euclidean distances between adjacent signal points are equal to each other. Therefore, there is a high possibility that high reception quality can be obtained in the receiving apparatus.

그리고 프리코딩 행렬 F를 식 (S48), 식 (S49), 식 (S50), 식 (S51)의 어느 하나로 설정하고, 식 (S52), 식 (S53), 식 (S54), 식 (S55)과 같이 α를 설정한 경우, 앞에서 설명한 것과 같이 생각하면 (b0, 16, b1, 16, b2, 16, b3, 16, b0, 64, b1, 64, b2, 64, b3, 64, b4, 64, b5, 64)가 (0, 0, 0, 0, 0, 0, 0, 0, 0, 0)에 대응하는 신호점에서부터 (1, 1, 1, 1, 1, 1, 1, 1, 1, 1)에 대응하는 신호점의 구성 예 R1에서 설명한 신호 u1(t)(u1(i))에서의 동상 I-직교 Q평면의 신호점의 배치는 도 17과 같이 된다. 또, 도 17에 있어서 횡축은 I, 종축은 Q, 「●」이 신호점이 된다.And the precoding matrix F is set to any one of Equation (S48), Equation (S49), Equation (S50), Equation (S51), Equation (S52), Equation (S53), Equation (S54), Equation (S55) If α is set as in (b 0, 16 , b 1, 16 , b 2, 16 , b 3, 16 , b 0, 64, b 1, 64 , b 2, 64 , b 3, 64 , b 4, 64, b 5, 64 ) from the signal point corresponding to (0, 0, 0, 0, 0, 0, 0, 0, 0, 0) to (1, 1, 1, 1, 1, 1, 1, 1, 1, 1) of the signal point of the in-phase I-orthogonal Q plane in the signal u 1 (t) (u 1 (i)) described in the configuration example R1 The arrangement is as shown in FIG. 17 . In Fig. 17, the horizontal axis is I, the vertical axis is Q, and "-" is the signal point.

도 17로부터 알 수 있는 것과 같이 신호점은 겹치지 않으며, 1024개 존재하고 있는 것을 알 수 있다. 그러므로 수신장치에 있어서 높은 수신 품질을 얻을 수 있을 가능성이 크다.As can be seen from Fig. 17, it can be seen that the signal points do not overlap and there are 1024 signal points. Therefore, there is a high possibility that high reception quality can be obtained in the receiving apparatus.

그리고 도 16의 1024개의 신호점의 최소 유클리드 거리를 D2로 하고, 도 17의 1024개의 신호점의 최소 유클리드 거리를 D1으로 한다. 그러면, D1<D2가 성립한다. 따라서, 구성 예 R1로부터 식 (S2), 식 (S3), 식 (S4), 식 (S5), 식 (S8)에 있어서 Q1≠Q2인 경우, Q1<Q2가 성립하면 좋아지게 된다.In addition, the minimum Euclidean distance of 1024 signal points of FIG. 16 is D 2 , and the minimum Euclidean distance of 1024 signal points of FIG. 17 is D 1 . Then, D 1 < D 2 holds. Therefore, in the case of Q 1 ≠ Q 2 in the formulas (S2), (S3), (S4), (S5), and (S8) from the structural example R1, it is better if Q 1 < Q 2 holds. do.

(예 1-6)(Example 1-6)

다음에, 앞에서 설명한 16QAM의 매핑 방법에서 기재한 계수 w16 및 앞에서 설명한 64QAM의 매핑 방법에서 기재한 계수 w64에 관해서 식 (S11) 및 식 (S12)이 성립하고,Next, with respect to the coefficient w 16 described in the 16QAM mapping method described above and the coefficient w 64 described in the 64QAM mapping method described above, equations (S11) and (S12) are established,

<1>식 (S2)에 있어서 P1 2=P2 2로 한 경우<1> When P 1 2 =P 2 2 in formula (S2)

<2>식 (S3)에 있어서 P1 2=P2 2로 한 경우<2> When P 1 2 =P 2 2 in formula (S3)

<3>식 (S4)에 있어서 P1 2=P2 2로 한 경우<3> When P 1 2 =P 2 2 in formula (S4)

<4>식 (S5)인 경우In case of <4> formula (S5)

<5>식 (S8)인 경우In case of <5> formula (S8)

의 연산을 실행할 때의 프리코딩 행렬 F를 이하의 어느 하나로 설정하는 경우를 생각한다.Consider a case where the precoding matrix F when performing the operation of is set to one of the following.

Figure 112022067201756-pat00095
Figure 112022067201756-pat00095

또는,or,

Figure 112022067201756-pat00096
Figure 112022067201756-pat00096

또는,or,

Figure 112022067201756-pat00097
Figure 112022067201756-pat00097

또는,or,

Figure 112022067201756-pat00098
Figure 112022067201756-pat00098

또, 식 (S56), 식 (S58)에 있어서 β는 실수라도 좋고 허수라도 좋다. 단, β는 0(제로)은 아니다.In the formulas (S56) and (S58), β may be either a real number or an imaginary number. However, β is not 0 (zero).

이때, 수신장치가 양호한 데이터의 수신 품질을 얻기 위한 θ의 값에 대해 생각한다.At this time, the receiving apparatus thinks about the value of ? for obtaining good data reception quality.

먼저, 식 (S2), 식 (S3), 식 (S4), 식 (S5), 식 (S8)에서의 신호 z2(t)(z2(i))에 주목하여, 수신장치가 양호한 데이터의 수신 품질을 얻기 위한 θ의 값으로 이하가 있다.First, paying attention to the signal z 2 (t) (z 2 (i)) in the formulas (S2), (S3), (S4), (S5), and (S8), the receiving device can provide good data The values of θ for obtaining the reception quality of are as follows.

Figure 112022067201756-pat00099
Figure 112022067201756-pat00099

또는,or,

Figure 112022067201756-pat00100
Figure 112022067201756-pat00100

또는,or,

Figure 112022067201756-pat00101
Figure 112022067201756-pat00101

또는,or,

Figure 112022067201756-pat00102
Figure 112022067201756-pat00102

또, 식 (S60), 식 (S61), 식 (S62), 식 (S63)에 있어서 tan-1(x)는 역삼각함수(inverse trigonometric function)(삼각함수의 정의역을 적당하게 제한한 것의 역함수)이며,Also, in formulas (S60), (S61), (S62), and (S63), tan-1(x) is an inverse trigonometric function (the inverse function of a trigonometric function having an appropriately limited domain). ) and

Figure 112022067201756-pat00103
Figure 112022067201756-pat00103

이 된다. 또, 「tan-1(x)」는 「Tan-1(x)」, 「arctan(x)」, 「Arctan(x)」로 기재해도 좋다. 그리고 N은 정수로 한다.becomes this Moreover, you may describe "tan-1(x)" as "Tan-1(x)", "arctan(x)", and "Arctan(x)". And N is an integer.

프리코딩 행렬 F를 식 (S56), 식 (S57), 식 (S58), 식 (S59)의 어느 하나로 설정하고, 식 (S60), 식 (S61), 식 (S62), 식 (S63)과 같이 θ를 설정한 경우, 앞에서 설명한 것과 같이 생각하면 (b0, 16, b1, 16, b2, 16, b3, 16, b0, 64, b1, 64, b2, 64, b3, 64, b4, 64, b5, 64)가 (0, 0, 0, 0, 0, 0, 0, 0, 0, 0)에 대응하는 신호점에서부터 (1, 1, 1, 1, 1, 1, 1, 1, 1, 1)에 대응하는 신호점의 구성 예 R1에서 설명한 신호 u2(t)(u2(i))에서의 동상 I-직교 Q평면의 신호점의 배치는 도 16과 같이 된다.Set the precoding matrix F to any one of formulas (S56), (S57), (S58), and (S59), and formulas (S60), (S61), (S62), and (S63) If θ is set in the same way, (b 0, 16 , b 1, 16 , b 2, 16 , b 3, 16 , b 0, 64, b 1, 64 , b 2, 64 , b 3, 64 , b 4, 64, b 5, 64 ) from the signal point corresponding to (0, 0, 0, 0, 0, 0, 0, 0, 0, 0) to (1, 1, 1, 1) , 1, 1, 1, 1, 1, 1) arrangement of signal points in the in-phase I-orthogonal Q plane in the signal u 2 (t) (u 2 (i)) described in the configuration example R1. is as shown in FIG. 16 .

또, 도 16에 있어서 횡축은 I, 종축은 Q, 「●」이 신호점이 된다.In Fig. 16, the horizontal axis is I, the vertical axis is Q, and "-" is the signal point.

도 16으로부터 알 수 있는 것과 같이 신호점은 겹치지 않으며, 1024개 존재하고 있는 것을 알 수 있다. 또, 동상 I-직교 Q 평면에서의 1024개의 신호점 중 가장 오른쪽의 가장 위, 가장 오른쪽의 가장 아래, 가장 오른쪽의 가장 위, 가장 왼쪽의 가장 아래의 4개를 제외한 1020개의 신호점에서의 가장 근접하는 다른 신호점과의 사이의 유클리드 거리가 서로 동일하게 되어 있다. 그러므로 수신장치에 있어서 높은 수신 품질을 얻을 수 있을 가능성이 크다.As can be seen from Fig. 16, it can be seen that there are 1024 signal points without overlapping. In addition, among 1024 signal points in the in-phase I-orthogonal Q plane, the most of the 1020 signal points except for the rightmost top, rightmost bottom, rightmost top, and leftmost bottom 4 Euclidean distances between adjacent signal points are equal to each other. Therefore, there is a high possibility that high reception quality can be obtained in the receiving apparatus.

그리고 프리코딩 행렬 F를 식 (S56), 식 (S57), 식 (S58), 식 (S59)의 어느 하나로 설정하고, 식 (S60), 식 (S61), 식 (S62), 식 (S63)과 같이 θ를 설정한 경우, 앞에서 설명한 것과 같이 생각하면 (b0, 16, b1, 16, b2, 16, b3, 16, b0, 64, b1, 64, b2, 64, b3, 64, b4, 64, b5, 64)가 (0, 0, 0, 0, 0, 0, 0, 0, 0, 0)에 대응하는 신호점에서부터 (1, 1, 1, 1, 1, 1, 1, 1, 1, 1)에 대응하는 신호점의 구성 예 R1에서 설명한 신호 u1(t)(u1(i))에서의 동상 I-직교 Q평면의 신호점의 배치는 도 17과 같이 된다. 또, 도 17에 있어서 횡축은 I, 종축은 Q, 「●」이 신호점이 된다.And the precoding matrix F is set to any one of formulas (S56), (S57), (S58), and (S59), and formulas (S60), (S61), (S62), and (S63) When θ is set as shown above, (b 0, 16 , b 1, 16 , b 2, 16 , b 3, 16 , b 0, 64, b 1, 64 , b 2, 64 , b 3, 64 , b 4, 64, b 5, 64 ) from the signal point corresponding to (0, 0, 0, 0, 0, 0, 0, 0, 0, 0) to (1, 1, 1, 1, 1, 1, 1, 1, 1, 1) of the signal point of the in-phase I-orthogonal Q plane in the signal u 1 (t) (u 1 (i)) described in the configuration example R1 The arrangement is as shown in FIG. 17 . In Fig. 17, the horizontal axis is I, the vertical axis is Q, and "-" is the signal point.

도 17로부터 알 수 있는 것과 같이 신호점은 겹치지 않으며, 1024개 존재하고 있는 것을 알 수 있다. 그러므로 수신장치에 있어서 높은 수신 품질을 얻을 수 있을 가능성이 크다.As can be seen from Fig. 17, it can be seen that the signal points do not overlap and there are 1024 signal points. Therefore, there is a high possibility that high reception quality can be obtained in the receiving apparatus.

그리고 도 16의 1024개의 신호점의 최소 유클리드 거리를 D2로 하고, 도 17의 1024개의 신호점의 최소 유클리드 거리를 D1으로 한다. 그러면, D1<D2가 성립한다. 따라서, 구성 예 R1로부터 식 (S2), 식 (S3), 식 (S4), 식 (S5), 식 (S8)에 있어서 Q1≠Q2인 경우, Q1<Q2가 성립하면 좋게 된다.In addition, the minimum Euclidean distance of 1024 signal points of FIG. 16 is D 2 , and the minimum Euclidean distance of 1024 signal points of FIG. 17 is D 1 . Then, D 1 < D 2 holds. Therefore, in the case of Q 1 ≠ Q 2 in the formulas (S2), (S3), (S4), (S5), and (S8) from the structural example R1, it is sufficient if Q 1 < Q 2 holds. .

(예 1-7)(Example 1-7)

앞에서 설명한 16QAM의 매핑 방법에서 기재한 계수 w16 및 앞에서 설명한 64QAM의 매핑 방법에서 기재한 계수 w64에 관해서 식 (S11) 및 식 (S12)이 성립하고,Equations (S11) and (S12) are established with respect to the coefficient w 16 described in the 16QAM mapping method described above and the coefficient w 64 described in the 64QAM mapping method described above,

<1>식 (S2)에 있어서 P1 2=P2 2로 한 경우<1> When P 1 2 =P 2 2 in formula (S2)

<2>식 (S3)에 있어서 P1 2=P2 2로 한 경우<2> When P 1 2 =P 2 2 in formula (S3)

<3>식 (S4)에 있어서 P1 2=P2 2로 한 경우<3> When P 1 2 =P 2 2 in formula (S4)

<4>식 (S5)인 경우In case of <4> formula (S5)

<5>식 (S8)인 경우In case of <5> formula (S8)

의 연산을 실행할 때의 프리코딩 행렬 F를 이하의 어느 하나로 설정하는 경우를 생각한다.Consider a case where the precoding matrix F when performing the operation of is set to one of the following.

Figure 112022067201756-pat00104
Figure 112022067201756-pat00104

또는,or,

Figure 112022067201756-pat00105
Figure 112022067201756-pat00105

또는,or,

Figure 112022067201756-pat00106
Figure 112022067201756-pat00106

또는,or,

Figure 112022067201756-pat00107
Figure 112022067201756-pat00107

또, 식 (S65), 식 (S66), 식 (S67), 식 (S68)에 있어서 α는 실수라도 좋고 허수라도 좋으며, β는 실수라도 좋고 허수라도 좋다. 단, α는 0(제로)은 아니다. 그리고 β도 0(제로)은 아니다.In the formulas (S65), (S66), (S67), and (S68), α may be a real number or an imaginary number, and β may be a real number or an imaginary number. However, α is not 0 (zero). And β is also not 0 (zero).

이때, 수신장치가 양호한 데이터의 수신 품질을 얻기 위한 α의 값에 대해 생각한다.At this time, the receiving apparatus thinks about the value of α for obtaining good data reception quality.

식 (S2), 식 (S3), 식 (S4), 식 (S5), 식 (S8)에서의 신호 z2(t)(z2(i))에 주목하여, 수신장치가 양호한 데이터의 수신 품질을 얻기 위한 α의 값으로 이하가 있다.Paying attention to the signals z 2 (t) (z 2 (i)) in the formulas (S2), (S3), (S4), (S5), and (S8), the receiving apparatus receives good data The values of α for obtaining quality are as follows.

α가 실수일 때:When α is a real number:

Figure 112022067201756-pat00108
Figure 112022067201756-pat00108

또는,or,

Figure 112022067201756-pat00109
Figure 112022067201756-pat00109

α가 허수일 때:When α is an imaginary number:

Figure 112022067201756-pat00110
Figure 112022067201756-pat00110

또는,or,

Figure 112022067201756-pat00111
Figure 112022067201756-pat00111

프리코딩 행렬 F를 식 (S65), 식 (S66), 식 (S67), 식 (S68)의 어느 하나로 설정하고, 식 (S69), 식 (S70), 식 (S71), 식 (S72)와 같이 α를 설정한 경우, 앞에서 설명한 것과 같이 생각하면 (b0, 16, b1, 16, b2, 16, b3, 16, b0, 64, b1, 64, b2, 64, b3, 64, b4, 64, b5, 64)가 (0, 0, 0, 0, 0, 0, 0, 0, 0, 0)에 대응하는 신호점에서부터 (1, 1, 1, 1, 1, 1, 1, 1, 1, 1)에 대응하는 신호점의 구성 예 R1에서 설명한 신호 u2(t)(u2(i))에서의 동상 I-직교 Q평면의 신호점의 배치는 도 18과 같이 된다. 또, 도 18에 있어서 횡축은 I, 종축은 Q, 「●」이 신호점이 된다.The precoding matrix F is set to any one of formulas (S65), (S66), (S67), and (S68), and with formulas (S69), (S70), (S71), and (S72) If α is set in the same way as described above, (b 0, 16 , b 1, 16 , b 2, 16 , b 3, 16 , b 0, 64 , b 1, 64 , b 2, 64 , b 3, 64 , b 4, 64 , b 5, 64 ) from the signal point corresponding to (0, 0, 0, 0, 0, 0, 0, 0, 0, 0) to (1, 1, 1, 1) , 1, 1, 1, 1, 1, 1) arrangement of signal points in the in-phase I-orthogonal Q plane in the signal u 2 (t) (u 2 (i)) described in the configuration example R1. is as shown in FIG. 18 . In Fig. 18, the horizontal axis is I, the vertical axis is Q, and "-" is the signal point.

도 18로부터 알 수 있는 것과 같이 신호점은 겹치지 않으며, 1024개 존재하고 있는 것을 알 수 있다. 또, 동상 I-직교 Q 평면에서의 1024개의 신호점 중 가장 오른쪽의 가장 위, 가장 오른쪽의 가장 아래, 가장 오른쪽의 가장 위, 가장 왼쪽의 가장 아래의 4개를 제외한 1020개의 신호점에서의 가장 근접하는 다른 신호점과의 사이의 유클리드 거리가 서로 동일하게 되어 있다. 그러므로 수신장치에 있어서 높은 수신 품질을 얻을 수 있을 가능성이 크다.As can be seen from Fig. 18, it can be seen that there are 1024 signal points without overlapping. In addition, among 1024 signal points in the in-phase I-orthogonal Q plane, the most of the 1020 signal points except for the rightmost top, rightmost bottom, rightmost top, and leftmost bottom 4 Euclidean distances between adjacent signal points are equal to each other. Therefore, there is a high possibility that high reception quality can be obtained in the receiving apparatus.

그리고 프리코딩 행렬 F를 식 (S65), 식 (S66), 식 (S67), 식 (S68)의 어느 하나로 설정하고, 식 (S69), 식 (S70), 식 (S71), 식 (S72)와 같이 α를 설정한 경우, 앞에서 설명한 것과 같이 생각하면 (b0, 16, b1, 16, b2, 16, b3, 16, b0, 64, b1, 64, b2, 64, b3, 64, b4, 64, b5, 64)가 (0, 0, 0, 0, 0, 0, 0, 0, 0, 0)에 대응하는 신호점에서부터 (1, 1, 1, 1, 1, 1, 1, 1, 1, 1)에 대응하는 신호점의 구성 예 R1에서 설명한 신호 u1(t)(u1(i))에서의 동상 I-직교 Q평면의 신호점의 배치는 도 19와 같이 된다. 또, 도 19에 있어서 횡축은 I, 종축은 Q, 「●」이 신호점이 된다.And the precoding matrix F is set to any one of Equation (S65), Equation (S66), Equation (S67), Equation (S68), Equation (S69), Equation (S70), Equation (S71), Equation (S72) When α is set like _ _ b 3, 64 , b 4, 64 , b 5, 64 ) from the signal point corresponding to (0, 0, 0, 0, 0, 0, 0, 0, 0, 0) to (1, 1, 1, 1, 1, 1, 1, 1, 1, 1) of the signal point of the in-phase I-orthogonal Q plane in the signal u 1 (t) (u 1 (i)) described in the configuration example R1 The arrangement is as shown in FIG. 19 . In Fig. 19, the horizontal axis is I, the vertical axis is Q, and "-" is the signal point.

도 19로부터 알 수 있는 것과 같이 신호점은 겹치지 않으며, 1024개 존재하고 있는 것을 알 수 있다. 그러므로 수신장치에 있어서 높은 수신 품질을 얻을 수 있을 가능성이 크다.As can be seen from Fig. 19, it can be seen that there are 1024 signal points without overlapping. Therefore, there is a high possibility that high reception quality can be obtained in the receiving apparatus.

그리고 도 18의 1024개의 신호점의 최소 유클리드 거리를 D2로 하고, 도 19의 1024개의 신호점의 최소 유클리드 거리를 D1으로 한다. 그러면, D1<D2가 성립한다. 따라서, 구성 예 R1로부터 식 (S2), 식 (S3), 식 (S4), 식 (S5), 식 (S8)에 있어서 Q1≠Q2인 경우, Q1<Q2가 성립하면 좋게 된다.In addition, the minimum Euclidean distance of 1024 signal points of FIG. 18 is D 2 , and the minimum Euclidean distance of 1024 signal points of FIG. 19 is D 1 . Then, D 1 < D 2 holds. Therefore, in the case of Q 1 ≠ Q 2 in the formulas (S2), (S3), (S4), (S5), and (S8) from the structural example R1, it is sufficient if Q 1 < Q 2 holds. .

(예 1-8)(Example 1-8)

다음에, 앞에서 설명한 16QAM의 매핑 방법에서 기재한 계수 w16 및 앞에서 설명한 64QAM의 매핑 방법에서 기재한 계수 w64에 관해서 식 (S11) 및 식 (S12)이 성립하고,Next, with respect to the coefficient w 16 described in the 16QAM mapping method described above and the coefficient w 64 described in the 64QAM mapping method described above, equations (S11) and (S12) are established,

<1>식 (S2)에 있어서 P1 2=P2 2로 한 경우<1> When P 1 2 =P 2 2 in formula (S2)

<2>식 (S3)에 있어서 P1 2=P2 2로 한 경우<2> When P 1 2 =P 2 2 in formula (S3)

<3>식 (S4)에 있어서 P1 2=P2 2로 한 경우<3> When P 1 2 =P 2 2 in formula (S4)

<4>식 (S5)인 경우In case of <4> formula (S5)

<5>식 (S8)인 경우In case of <5> formula (S8)

의 연산을 실행할 때의 프리코딩 행렬 F를 이하의 어느 하나로 설정하는 경우를 생각한다.Consider a case where the precoding matrix F when performing the operation of is set to one of the following.

Figure 112022067201756-pat00112
Figure 112022067201756-pat00112

또는,or,

Figure 112022067201756-pat00113
Figure 112022067201756-pat00113

또는,or,

Figure 112022067201756-pat00114
Figure 112022067201756-pat00114

또는,or,

Figure 112022067201756-pat00115
Figure 112022067201756-pat00115

또, 식 (S73), 식 (S75)에 있어서 β는 실수라도 좋고 허수라도 좋다. 단, β는 0(제로)은 아니다.In the formulas (S73) and (S75), β may be either a real number or an imaginary number. However, β is not 0 (zero).

이때, 수신장치가 양호한 데이터의 수신 품질을 얻기 위한 θ의 값에 대해 생각한다.At this time, the receiving apparatus thinks about the value of ? for obtaining good data reception quality.

먼저, 식 (S2), 식 (S3), 식 (S4), 식 (S5), 식 (S8)에서의 신호 z2(t)(z2(i))에 주목하여, 수신장치가 양호한 데이터의 수신 품질을 얻기 위한 θ의 값으로 이하가 있다.First, paying attention to the signal z 2 (t) (z 2 (i)) in the formulas (S2), (S3), (S4), (S5), and (S8), the receiving device can provide good data The values of θ for obtaining the reception quality of are as follows.

Figure 112022067201756-pat00116
Figure 112022067201756-pat00116

또는,or,

Figure 112022067201756-pat00117
Figure 112022067201756-pat00117

또는,or,

Figure 112022067201756-pat00118
Figure 112022067201756-pat00118

또는,or,

Figure 112022067201756-pat00119
Figure 112022067201756-pat00119

또, 식 (S77), 식 (S78), 식 (S79), 식 (S80)에 있어서 tan-1(x)는 역삼각함수(inverse trigonometric function)(삼각함수의 정의역을 적당하게 제한한 것의 역함수)이며,Also, in formulas (S77), (S78), (S79), and (S80), tan-1(x) is an inverse trigonometric function (the inverse function of a trigonometric function with an appropriately limited domain) ) and

Figure 112022067201756-pat00120
Figure 112022067201756-pat00120

이 된다. 또, 「tan-1(x)」는 「Tan-1(x)」, 「arctan(x)」, 「Arctan(x)」로 기재해도 좋다. 그리고 N은 정수로 한다.becomes this Moreover, you may describe "tan-1(x)" as "Tan-1(x)", "arctan(x)", and "Arctan(x)". And N is an integer.

프리코딩 행렬 F를 식 (S73), 식 (S74), 식 (S75), 식 (S76)의 어느 하나로 설정하고, 식 (S77), 식 (S78), 식 (S79), 식 (S80)과 같이 θ를 설정한 경우, 앞에서 설명한 것과 같이 생각하면 (b0, 16, b1, 16, b2, 16, b3, 16, b0, 64, b1, 64, b2, 64, b3, 64, b4, 64, b5, 64)가 (0, 0, 0, 0, 0, 0, 0, 0, 0, 0)에 대응하는 신호점에서부터 (1, 1, 1, 1, 1, 1, 1, 1, 1, 1)에 대응하는 신호점의 구성 예 R1에서 설명한 신호 u2(t)(u2(i))에서의 동상 I-직교 Q평면의 신호점의 배치는 도 18과 같이 된다. 또, 도 18에 있어서 횡축은 I, 종축은 Q, 「●」이 신호점이 된다.Set the precoding matrix F to any one of formulas (S73), (S74), (S75), and (S76), and formulas (S77), (S78), (S79), (S80) and If θ is set in the same way as described above, (b 0, 16 , b 1, 16 , b 2, 16 , b 3, 16 , b 0, 64 , b 1, 64 , b 2, 64 , b 3, 64 , b 4, 64 , b 5, 64 ) from the signal point corresponding to (0, 0, 0, 0, 0, 0, 0, 0, 0, 0) to (1, 1, 1, 1) , 1, 1, 1, 1, 1, 1) arrangement of signal points in the in-phase I-orthogonal Q plane in the signal u 2 (t) (u 2 (i)) described in the configuration example R1. is as shown in FIG. 18 . In Fig. 18, the horizontal axis is I, the vertical axis is Q, and "-" is the signal point.

도 18로부터 알 수 있는 것과 같이 신호점은 겹치지 않으며, 1024개 존재하고 있는 것을 알 수 있다. 또, 동상 I-직교 Q 평면에서의 1024개의 신호점 중 가장 오른쪽의 가장 위, 가장 오른쪽의 가장 아래, 가장 오른쪽의 가장 위, 가장 왼쪽의 가장 아래의 4개를 제외한 1020개의 신호점에서의 가장 근접하는 다른 신호점과의 사이의 유클리드 거리가 서로 동일하게 되어 있다. 그러므로 수신장치에 있어서 높은 수신 품질을 얻을 수 있을 가능성이 크다.As can be seen from Fig. 18, it can be seen that there are 1024 signal points without overlapping. In addition, among 1024 signal points in the in-phase I-orthogonal Q plane, the most of the 1020 signal points except for the rightmost top, rightmost bottom, rightmost top, and leftmost bottom 4 Euclidean distances between adjacent signal points are equal to each other. Therefore, there is a high possibility that high reception quality can be obtained in the receiving apparatus.

그리고 프리코딩 행렬 F를 식 (S73), 식 (S74), 식 (S75), 식 (S76)의 어느 하나로 설정하고, 식 (S77), 식 (S78), 식 (S79), 식 (S80)과 같이 θ를 설정한 경우, 앞에서 설명한 것과 같이 생각하면 (b0, 16, b1, 16, b2, 16, b3, 16, b0, 64, b1, 64, b2, 64, b3, 64, b4, 64, b5, 64)가 (0, 0, 0, 0, 0, 0, 0, 0, 0, 0)에 대응하는 신호점에서부터 (1, 1, 1, 1, 1, 1, 1, 1, 1, 1)에 대응하는 신호점의 구성 예 R1에서 설명한 신호 u1(t)(u1(i))에서의 동상 I-직교 Q평면의 신호점의 배치는 도 19와 같이 된다. 또, 도 19에 있어서 횡축은 I, 종축은 Q, 「●」이 신호점이 된다.And the precoding matrix F is set to any one of Equation (S73), Equation (S74), Equation (S75), Equation (S76), Equation (S77), Equation (S78), Equation (S79), Equation (S80) When θ is set as shown above, (b 0, 16 , b 1, 16 , b 2, 16 , b 3, 16 , b 0, 64 , b 1, 64 , b 2, 64 , b 3, 64 , b 4, 64 , b 5, 64 ) from the signal point corresponding to (0, 0, 0, 0, 0, 0, 0, 0, 0, 0) to (1, 1, 1, 1, 1, 1, 1, 1, 1, 1) of the signal point of the in-phase I-orthogonal Q plane in the signal u 1 (t) (u 1 (i)) described in the configuration example R1 The arrangement is as shown in FIG. 19 . In Fig. 19, the horizontal axis is I, the vertical axis is Q, and "-" is the signal point.

도 19로부터 알 수 있는 것과 같이 신호점은 겹치지 않으며, 1024개 존재하고 있는 것을 알 수 있다. 그러므로 수신장치에 있어서 높은 수신 품질을 얻을 수 있을 가능성이 크다.As can be seen from Fig. 19, it can be seen that there are 1024 signal points without overlapping. Therefore, there is a high possibility that high reception quality can be obtained in the receiving apparatus.

그리고 도 18의 1024개의 신호점의 최소 유클리드 거리를 D2로 하고, 도 19의 1024개의 신호점의 최소 유클리드 거리를 D1으로 한다. 그러면, D1<D2가 성립한다. 따라서, 구성 예 R1로부터 식 (S2), 식 (S3), 식 (S4), 식 (S5), 식 (S8)에 있어서 Q1≠Q2인 경우, Q1<Q2가 성립하면 좋게 된다.In addition, the minimum Euclidean distance of 1024 signal points of FIG. 18 is D 2 , and the minimum Euclidean distance of 1024 signal points of FIG. 19 is D 1 . Then, D 1 < D 2 holds. Therefore, in the case of Q 1 ≠ Q 2 in the formulas (S2), (S3), (S4), (S5), and (S8) from the structural example R1, it is sufficient if Q 1 < Q 2 holds. .

(예 1-보충)(Example 1 - Supplement)

(예 1-1)~(예 1-8)에서는 높은 데이터의 수신 품질을 얻을 수 있을 가능성이 있는 α의 값의 예 및 θ의 값의 예를 나타내었으나, α의 값 및 θ의 값은 이들 값이 아니라도, 구성 예 R1에 나타낸 조건을 만족함으로써 높은 데이터의 수신 품질을 얻을 수 있다.In (Example 1-1) to (Example 1-8), examples of values of α and examples of values of θ that are likely to obtain high data reception quality are shown, but the values of α and θ are Even if it is not a value, high data reception quality can be obtained by satisfying the condition shown in the configuration example R1.

(예 2)(Example 2)

이하에서는 도 5에서부터 도 7의 매핑부(504)에 있어서 s1(t)(s1(i))를 얻기 위한 변조방식을 64QAM으로 하고, s2(t)(s2(i))를 얻기 위한 변조방식을 16QAM으로 하며, 예를 들어 식 (S2), 식 (S3), 식 (S4), 식 (S5), 식 (S8)의 어느 프리코딩 및/또는 파워 변경을 실행한 때의 프리코딩 행렬(F)의 구성과 파워 변경에 관한 조건의 예에 대해 설명한다.Hereinafter, in the mapping unit 504 of FIGS. 5 to 7, the modulation method for obtaining s 1 (t) (s 1 (i)) is 64QAM, and s 2 (t) (s 2 (i)) is When the modulation method to obtain is 16QAM, for example, any precoding and/or power change of Equation (S2), Equation (S3), Equation (S4), Equation (S5), Equation (S8) is performed. An example of the configuration of the precoding matrix F and the conditions for power change will be described.

먼저, 16QAM의 매핑 방법에 대해 설명한다. 도 10은 동상 I-직교 Q 평면에서의 16QAM의 신호점 배치의 예를 나타내고 있다. 또, 도 10에 있어서 16개의 ○이 16QAM의 신호점이며, 횡축은 I, 종축은 Q가 된다.First, a mapping method of 16QAM will be described. 10 shows an example of arrangement of signal points of 16QAM in the in-phase I-orthogonal Q plane. In addition, in Fig. 10, 16 circles denote 16QAM signal points, the horizontal axis denotes I, and the vertical axis denotes Q.

16QAM의 16개의 신호점(도 10의 「○」이 신호점이다)의 동상 I-직교 Q 평면에서의 각각의 좌표는 (3w16, 3w16), (3w16, w16), (3w16,-w16), (3w16,-3w16), (w16, 3w16), (w16, w16), (w16,-w16), (w16,-3w16), (-w16, 3w16), (-w16, w16), (-w16,-w16), (-w16,-3w16), (-3w16, 3w16), (-3w16, w16), (-3w16,-w16), (-3w16,-3w16)이 된다(w16은 0보다 큰 실수가 된다).The coordinates of the 16 signal points of 16QAM (“○” in FIG. 10 is the signal point) in the in-phase I-orthogonal Q plane are (3w 16 , 3w 16 ), (3w 16 , w 16 ), (3w 16 ) ,-w 16 ), (3w 16 ,-3w 16 ), (w 16 , 3w 16 ), (w 16 , w 16 ), (w 16 ,-w 16 ), (w 16 ,-3w 16 ), ( -w 16 , 3w 16 ), (-w 16 , w 16 ), (-w 16 ,-w 16 ), (-w 16 ,-3w 16 ), (-3w 16 , 3w 16 ), (-3w 16 , w 16 ), (-3w 16 ,-w 16 ), (-3w 16 , -3w 16 ) (w 16 is a real number greater than 0).

여기서, 송신하는 비트(입력 비트)를 b0, b1, b2, b3으로 한다. 예를 들어 송신하는 비트가 (b0, b1, b2, b3)=(0, 0, 0, 0)인 경우, 도 10에서의 신호점 1001에 매핑 되며, 매핑 후의 베이스밴드신호의 동상성분을 I, 직교성분을 Q로 하면 (I, Q)=(3w16, 3w16)이 된다.Here, the bits to be transmitted (input bits) are referred to as b0, b1, b2, and b3. For example, if the transmitted bit is (b0, b1, b2, b3) = (0, 0, 0, 0), it is mapped to the signal point 1001 in FIG. 10, and the in-phase component of the baseband signal after mapping is I , when the orthogonal component is Q, (I, Q) = (3w16, 3w16).

즉, 송신하는 비트(b0, b1, b2, b3)에 의거하여 (16QAM일 때의) 매핑 후의 베이스밴드신호의 동상성분 I, 직교성분 Q가 결정된다. 또, b0, b1, b2, b3의 세트 (0000~1111)와 신호점의 좌표의 관계의 일례는 도 10과 같다. 16QAM의 16개의 신호점(도 10의 「○」) (3w16, 3w16), (3w16, w16), (3w16,-w16), (3w16,-3w16), (w16, 3w16), (w16, w16), (w16,-w16), (w16,-3w16), (-w16, 3w16), (-w16, w16), (-w16,-w16), (-w16,-3w16), (-3w16, 3w16), (-3w16, w16), (-3w16,-w16), (-3w16,-3w16)의 바로 아래에 b0, b1, b2, b3의 세트 0000~1111의 값을 나타내고 있다. b0, b1, b2, b3의 세트 0000~1111의 바로 위의 신호점(「○」)의 동상 I-직교 Q 평면에서의 각각의 좌표가 매핑 후의 베이스밴드신호의 동상성분 I 및 직교성분 Q가 된다. 또, 16QAM일 때의 b0, b1, b2, b3의 세트 (0000~1111)와 신호점의 좌표의 관계는 도 10에 한정되는 것은 아니다. 그리고 (16QAM일 때의) 매핑 후의 베이스밴드신호의 동상성분 I, 직교성분 Q를 복소 표현한 값이 도 5에서부터 도 7의 베이스밴드신호(s1(t) 또는 s2(t))가 된다.That is, the in-phase component I and the quadrature component Q of the mapped baseband signal (in the case of 16QAM) are determined based on the transmitted bits (b0, b1, b2, b3). In addition, an example of the relationship between the set (0000-1111) of b0, b1, b2, b3, and the coordinate of a signal point is as shown in FIG. 16 signal points of 16QAM (“○” in FIG. 10) (3w 16 , 3w 16 ), (3w 16 , w 16 ), (3w 16 ,-w 16 ), (3w 16 , -3w 16 ), (w 16 , 3w 16 ), (w 16 , w 16 ), (w 16 ,-w 16 ), (w 16 ,-3w 16 ), (-w 16 , 3w 16 ), (-w 16 , w 16 ), (-w 16 ,-w 16 ), (-w 16 ,-3w 16 ), (-3w 16 , 3w 16 ), (-3w 16 , w 16 ), (-3w 16 ,-w 16 ), (- 3w 16 , -3w 16 ), the values of sets 0000 to 1111 of b0, b1, b2, and b3 are shown. The in-phase component I and the quadrature component Q of the baseband signal after mapping each coordinate in the in-phase I- orthogonal Q plane of the signal point (“○”) immediately above the sets 0000 to 1111 of b0, b1, b2, and b3 are do. Note that the relationship between the sets of b0, b1, b2, and b3 (0000-1111) and the coordinates of the signal points in 16QAM is not limited to FIG. 10 . Then, values obtained by complex representations of the in-phase component I and the quadrature component Q of the baseband signal after mapping (in the case of 16QAM) become the baseband signals s 1 (t) or s 2 (t) of FIGS. 5 to 7 .

64QAM의 매핑 방법에 대해 설명한다. 도 11은 동상 I-직교 Q 평면에서의 64QAM의 신호점 배치의 예를 나타내고 있다. 또, 도 11에 있어서 64개의 ○이 64QAM의 신호점이며, 횡축은 I, 종축은 Q가 된다.A mapping method of 64QAM will be described. 11 shows an example of the arrangement of the signal points of 64QAM in the in-phase I-orthogonal Q plane. Moreover, in Fig. 11, 64 ? denotes a 64QAM signal point, and the horizontal axis denotes I and the vertical axis denotes Q.

64QAM의 64개의 신호점(도 11의 「○」이 신호점이다)의 동상 I-직교 Q 평면에서의 각각의 좌표는,The respective coordinates of 64 signal points of 64QAM (“○” in FIG. 11 are signal points) in the in-phase I-orthogonal Q plane are,

(7w64, 7w64), (7w64, 5w64), (7w64, 3w64), (7w64, w64), (7w64,-w64), (7w64,-3w64), (7w64,-5w64), (7w64,-7w64)(7w 64 , 7w 64 ), (7w 64 , 5w 64 ), (7w 64 , 3w 64 ), (7w 64 , w 64 ), (7w 64 ,-w 64 ), (7w 64 ,-3w 64 ), (7w 64 ,-5w 64 ), (7w 64 ,-7w 64 )

(5w64, 7w64), (5w64, 5w64), (5w64, 3w64), (5w64, w64), (5w64,-w64), (5w64,-3w64), (5w64,-5w64), (5w64,-7w64)(5w 64 , 7w 64 ), (5w 64 , 5w 64 ), (5w 64 , 3w 64 ), (5w 64 , w 64 ), (5w 64 ,-w 64 ), (5w 64 ,-3w 64 ), (5w 64 ,-5w 64 ), (5w 64 ,-7w 64 )

(3w64, 7w64), (3w64, 5w64), (3w64, 3w64), (3w64, w64), (3w64,-w64), (3w64,-3w64), (3w64,-5w64), (3w64,-7w64)(3w 64 , 7w 64 ), (3w 64 , 5w 64 ), (3w 64 , 3w 64 ), (3w 64 , w 64 ), (3w 64 ,-w 64 ), (3w 64 ,-3w 64 ), (3w 64 ,-5w 64 ), (3w 64 ,-7w 64 )

(w64, 7w64), (w64, 5w64), (w64, 3w64), (w64, w64), (w64,-w64), (w64,-3w64), (w64,-5w64), (w64,-7w64)(w 64 , 7w 64 ), (w 64 , 5w 64 ), (w 64 , 3w 64 ), (w 64 , w 64 ), (w 64 ,-w 64 ), (w 64 ,-3w 64 ), (w 64 ,-5w 64 ), (w 64 ,-7w 64 )

(-w64, 7w64), (-w64, 5w64), (-w64, 3w64), (-w64, w64), (-w64,-w64), (-w64,-3w64), (-w64,-5w64), (-w64,-7w64)(-w 64 , 7w 64 ), (-w 64 , 5w 64 ), (-w 64 , 3w 64 ), (-w 64 , w 64 ), (-w 64 ,-w 64 ), (-w 64 ) ,-3w 64 ), (-w 64 ,-5w 64 ), (-w 64 ,-7w 64 )

(-3w64, 7w64), (-3w64, 5w64), (-3w64, 3w64), (-3w64, w64), (-3w64,-w64), (-3w64,-3w64), (-3w64,-5w64), (-3w64,-7w64)(-3w 64 , 7w 64 ), (-3w 64 , 5w 64 ), (-3w 64 , 3w 64 ), (-3w 64 , w 64 ), (-3w 64 ,-w 64 ), (-3w 64 ) ,-3w 64 ), (-3w 64 ,-5w 64 ), (-3w 64 ,-7w 64 )

(-5w64, 7w64), (-5w64, 5w64), (-5w64, 3w64), (-5w64, w64), (-5w64,-w64), (-5w64,-3w64), (-5w64,-5w64), (-5w64,-7w64)(-5w 64 , 7w 64 ), (-5w 64 , 5w 64 ), (-5w 64 , 3w 64 ), (-5w 64 , w 64 ), (-5w 64 ,-w 64 ), (-5w 64 ) ,-3w 64 ), (-5w 64 ,-5w 64 ), (-5w 64 ,-7w 64 )

(-7w64, 7w64), (-7w64, 5w64), (-7w64, 3w64), (-7w64, w64), (-7w64,-w64), (-7w64,-3w64), (-7w64,-5w64), (-7w64,-7w64)가 된다(w64는 0보다 큰 실수가 된다).(-7w 64 , 7w 64 ), (-7w 64 , 5w 64 ), (-7w 64 , 3w 64 ), (-7w 64 , w 64 ), (-7w 64 ,-w 64 ), (-7w 64 ) ,-3w 64 ), (-7w 64 ,-5w 64 ), (-7w 64 ,-7w 64 ) (w 64 is a real number greater than 0).

여기서, 송신하는 비트(입력 비트)를 b0, b1, b2, b3, b4, b5로 한다. 예를 들어 송신하는 비트가 (b0, b1, b2, b3, b4, b5)=(0, 0, 0, 0, 0, 0)인 경우, 도 11에서의 신호점 1101에 매핑 되며, 매핑 후의 베이스밴드신호의 동상성분을 I, 직교성분을 Q로 하면 (I, Q)=(7w64, 7w64)가 된다.Here, the bits to be transmitted (input bits) are referred to as b0, b1, b2, b3, b4, and b5. For example, when the transmitted bit is (b0, b1, b2, b3, b4, b5) = (0, 0, 0, 0, 0, 0), it is mapped to the signal point 1101 in FIG. If the in-phase component of the baseband signal is I and the quadrature component is Q, (I, Q) = (7w 64 , 7w 64 ).

즉, 송신하는 비트(b0, b1, b2, b3, b4, b5)에 의거하여 (64QAM일 때의) 매핑 후의 베이스밴드신호의 동상성분 I, 직교성분 Q가 결정된다. 또, b0, b1, b2, b3, b4, b5의 세트 (000000~111111)와 신호점의 좌표의 관계의 일례는 도 11과 같다. 64QAM의 64개의 신호점(도 11의 「○」)(7w64, 7w64), (7w64, 5w64), (7w64, 3w64), (7w64, w64), (7w64,-w64), (7w64,-3w64), (7w64,-5w64), (7w64,-7w64)That is, the in-phase component I and the quadrature component Q of the baseband signal after mapping (in the case of 64QAM) are determined based on the transmitted bits (b0, b1, b2, b3, b4, b5). In addition, an example of the relationship between the set (000000-111111) of b0, b1, b2, b3, b4, b5, and the coordinate of a signal point is as shown in FIG. 64 signal points of 64QAM (“○” in FIG. 11) (7w 64 , 7w 64 ), (7w 64 , 5w 64 ), (7w 64 , 3w 64 ), (7w 64 , w 64 ), (7w 64 , -w 64 ), (7w 64 ,-3w 64 ), (7w 64 ,-5w 64 ), (7w 64 ,-7w 64 )

(5w64, 7w64), (5w64, 5w64), (5w64, 3w64), (5w64, w64), (5w64,-w64), (5w64,-3w64), (5w64,-5w64), (5w64,-7w64)(5w 64 , 7w 64 ), (5w 64 , 5w 64 ), (5w 64 , 3w 64 ), (5w 64 , w 64 ), (5w 64 ,-w 64 ), (5w 64 ,-3w 64 ), (5w 64 ,-5w 64 ), (5w 64 ,-7w 64 )

(3w64, 7w64), (3w64, 5w64), (3w64, 3w64), (3w64, w64), (3w64,-w64), (3w64,-3w64), (3w64,-5w64), (3w64,-7w64)(3w 64 , 7w 64 ), (3w 64 , 5w 64 ), (3w 64 , 3w 64 ), (3w 64 , w 64 ), (3w 64 ,-w 64 ), (3w 64 ,-3w 64 ), (3w 64 ,-5w 64 ), (3w 64 ,-7w 64 )

(w64, 7w64), (w64, 5w64), (w64, 3w64), (w64, w64), (w64,-w64), (w64,-3w64), (w64,-5w64), (w64,-7w64)(w 64 , 7w 64 ), (w 64 , 5w 64 ), (w 64 , 3w 64 ), (w 64 , w 64 ), (w 64 ,-w 64 ), (w 64 ,-3w 64 ), (w 64 ,-5w 64 ), (w 64 ,-7w 64 )

(-w64, 7w64), (-w64, 5w64), (-w64, 3w64), (-w64, w64), (-w64,-w64), (-w64,-3w64), (-w64,-5w64), (-w64,-7w64)(-w 64 , 7w 64 ), (-w 64 , 5w 64 ), (-w 64 , 3w 64 ), (-w 64 , w 64 ), (-w 64 ,-w 64 ), (-w 64 ) ,-3w 64 ), (-w 64 ,-5w 64 ), (-w 64 ,-7w 64 )

(-3w64, 7w64), (-3w64, 5w64), (-3w64, 3w64), (-3w64, w64), (-3w64,-w64), (-3w64,-3w64), (-3w64,-5w64), (-3w64,-7w64)(-3w 64 , 7w 64 ), (-3w 64 , 5w 64 ), (-3w 64 , 3w 64 ), (-3w 64 , w 64 ), (-3w 64 ,-w 64 ), (-3w 64 ) ,-3w 64 ), (-3w 64 ,-5w 64 ), (-3w 64 ,-7w 64 )

(-5w64, 7w64), (-5w64, 5w64), (-5w64, 3w64), (-5w64, w64), (-5w64,-w64), (-5w64,-3w64), (-5w64,-5w64), (-5w64,-7w64)(-5w 64 , 7w 64 ), (-5w 64 , 5w 64 ), (-5w 64 , 3w 64 ), (-5w 64 , w 64 ), (-5w 64 ,-w 64 ), (-5w 64 ) ,-3w 64 ), (-5w 64 ,-5w 64 ), (-5w 64 ,-7w 64 )

(-7w64, 7w64), (-7w64, 5w64), (-7w64, 3w64), (-7w64, w64), (-7w64,-w64), (-7w64,-3w64), (-7w64,-5w64), (-7w64,-7w64)의 바로 아래에 b0, b1, b2, b3, b4, b5의 세트 000000~111111의 값을 나타내고 있다. b0, b1, b2, b3, b4, b5의 세트 000000~111111의 바로 위의 신호점(「○」)의 동상 I-직교 Q 평면에서의 각각의 좌표가 매핑 후의 베이스밴드신호의 동상성분 I 및 직교성분 Q가 된다. 또, 64QAM일 때의 b0, b1, b2, b3, b4, b5의 세트 (000000~111111)와 신호점의 좌표의 관계는 도 11에 한정되는 것은 아니다. 그리고 (64QAM일 때의) 매핑 후의 베이스밴드신호의 동상성분 I, 직교성분 Q를 복소 표현한 값이 도 5에서부터 도 7의 베이스밴드신호(s1(t) 또는 s2(t))가 된다.(-7w 64 , 7w 64 ), (-7w 64 , 5w 64 ), (-7w 64 , 3w 64 ), (-7w 64 , w 64 ), (-7w 64 ,-w 64 ), (-7w 64 ) ,-3w 64 ), (-7w 64 , -5w 64 ), (-7w 64 , -7w 64 ), the sets b0, b1, b2, b3, b4, b5 set values from 000000 to 111111 are shown. . Each coordinate in the in-phase I- orthogonal Q plane of the signal point (“○”) immediately above the sets 000000 to 111111 of b0, b1, b2, b3, b4, b5 is the in-phase component I and It becomes the orthogonal component Q. Note that the relationship between the sets of b0, b1, b2, b3, b4, and b5 (000000 to 111111) and the coordinates of the signal points in 64QAM is not limited to FIG. 11 . In addition, values obtained by complex representations of the in-phase component I and the quadrature component Q of the baseband signal after mapping (in the case of 64QAM) become the baseband signals s 1 (t) or s 2 (t) of FIGS. 5 to 7 .

여기에서의 예에서는 도 5~도 7에 있어서 베이스밴드신호(505A)(s1(t)(s1(i)))의 변조방식을 64QAM, 베이스밴드신호(505B)(s2(t)(s2(i)))의 변조방식을 16QAM으로 하여, 프리코딩 행렬의 구성에 대해 설명한다.In this example, in Figs. 5 to 7, the modulation method of the baseband signal 505A (s 1 (t) (s 1 (i))) is 64QAM, and the baseband signal 505B (s 2 (t)) Assuming that the modulation method of (s 2 (i))) is 16QAM, the configuration of the precoding matrix will be described.

이때, 도 5~도 7의 매핑부(504)의 출력인 베이스밴드신호(505A)(s1(t)(s1(i)))의 평균전력과 베이스밴드신호(505B)(s2(t)(s2(i))) 평균전력을 동일하게 하는 것이 일반적이 된다.At this time, the average power of the baseband signal 505A (s 1 (t) (s 1 (i))) which is the output of the mapping unit 504 of FIGS. 5 to 7 and the base band signal 505B (s 2 ( t)(s 2 (i))) It is common to make the average power equal.

따라서, 앞에서 설명한 16QAM의 매핑 방법에서 기재한 계수 w16 및 앞에서 설명한 64QAM의 매핑 방법에서 기재한 계수 w64에 관해서 이하의 관계식이 성립한다.Accordingly, the following relational expression holds for the coefficient w 16 described in the 16QAM mapping method described above and the coefficient w 64 described in the 64QAM mapping method described above.

Figure 112022067201756-pat00121
Figure 112022067201756-pat00121

Figure 112022067201756-pat00122
Figure 112022067201756-pat00122

또, 식 (S82) 및 식 (S83)에 있어서 z는 0보다 큰 실수로 한다. 그리고,In the formulas (S82) and (S83), z is a real number greater than zero. and,

<1>식 (S2)에 있어서 P1 2=P2 2로 한 경우<1> When P 1 2 =P 2 2 in formula (S2)

<2>식 (S3)에 있어서 P1 2=P2 2로 한 경우<2> When P 1 2 =P 2 2 in formula (S3)

<3>식 (S4)에 있어서 P1 2=P2 2로 한 경우<3> When P 1 2 =P 2 2 in formula (S4)

<4>식 (S5)인 경우In case of <4> formula (S5)

<5>식 (S8)인 경우In case of <5> formula (S8)

의 연산을 실행할 때의 프리코딩 행렬 FThe precoding matrix F when performing the operation of

Figure 112022067201756-pat00123
Figure 112022067201756-pat00123

의 구성 및 Q1과 Q2의 관계에 있어서 이하에서 ((예 2-1)~(예 28)) 상세하게 설명한다.(Example 2-1) to (Example 28)) will be described in detail below regarding the configuration of , and the relationship between Q1 and Q2.

(예 2-1)(Example 2-1)

앞에서 설명한 <1>에서 <5>중 어느 하나의 경우에 있어서 프리코딩 행렬 F를 이하의 어느 하나로 설정하는 것으로 한다.In any one of <1> to <5> described above, it is assumed that the precoding matrix F is set to one of the following.

Figure 112022067201756-pat00124
Figure 112022067201756-pat00124

또는,or,

Figure 112022067201756-pat00125
Figure 112022067201756-pat00125

또는,or,

Figure 112022067201756-pat00126
Figure 112022067201756-pat00126

또는,or,

Figure 112022067201756-pat00127
Figure 112022067201756-pat00127

또, 식 (S85), 식 (S86), 식 (S87), 식 (S88)에 있어서 α는 실수라도 좋고 허수라도 좋으며, β는 실수라도 좋고 허수라도 좋다. 단, α는 0(제로)은 아니다. 그리고 β도 0(제로)은 아니다.In the formulas (S85), (S86), (S87), and (S88), α may be a real number or an imaginary number, and β may be a real number or an imaginary number. However, α is not 0 (zero). And β is also not 0 (zero).

이때, 수신장치가 양호한 데이터의 수신 품질을 얻기 위한 α의 값에 대해 생각한다.At this time, the receiving apparatus thinks about the value of α for obtaining good data reception quality.

먼저, 식 (S2), 식 (S3), 식 (S4), 식 (S5), 식 (S8)에서의 신호 z2(t)(z2(i))에 주목하여, 수신장치가 양호한 데이터의 수신 품질을 얻기 위한 α의 값으로 이하가 있다.First, paying attention to the signal z 2 (t) (z 2 (i)) in the formulas (S2), (S3), (S4), (S5), and (S8), the receiving device can provide good data The values of α for obtaining the reception quality of α are as follows.

α가 실수일 때:When α is a real number:

Figure 112022067201756-pat00128
Figure 112022067201756-pat00128

또는,or,

Figure 112022067201756-pat00129
Figure 112022067201756-pat00129

α가 허수 때:When α is an imaginary number:

Figure 112022067201756-pat00130
Figure 112022067201756-pat00130

또는,or,

Figure 112022067201756-pat00131
Figure 112022067201756-pat00131

그런데, 베이스밴드신호(505A)(s1(t)(s1(i)))의 변조방식을 64QAM, 베이스밴드신호(505B)(s2(t)(s2(i)))의 변조방식을 16QAM이 된다. 따라서, 위에서 설명한 것과 같이 프리코딩(및 위상변경, 파워 변경)을 실시하여 변조신호를 각 안테나로부터 송신하는 경우, 시간 u의 (단위)시간, 주파수(캐리어) v에 의해 도 8의 안테나(808A)로부터 송신하는 심벌과 안테나(808B)로부터 송신하는 심벌에 의해 송신되는 총 비트 수는 (16QAM을 이용함에 따른) 4비트와 (64QAM을 이용함에 따른) 6비트의 합의 10비트가 된다.By the way, the modulation method of the baseband signal 505A (s 1 (t) (s 1 (i))) is 64QAM, and the modulation method of the base band signal 505B (s 2 (t) (s 2 (i))) The method becomes 16QAM. Therefore, when transmitting a modulated signal from each antenna by performing precoding (and phase change, power change) as described above, the antenna 808A of FIG. 8 by (unit) time and frequency (carrier) v of time u. ) and the total number of bits transmitted by the symbol transmitted from the antenna 808B is 10 bits of the sum of 4 bits (by using 16QAM) and 6 bits (by using 64QAM).

16QAM의 매핑을 위한 입력 비트를 b0, 16, b1, 16, b2, 16, b3, 16, 64QAM의 매핑을 위한 입력 비트를 b0, 64, b1, 64, b2, 64, b3, 64, b4, 64, b5, 64로 한 때, 식 (S89), 식 (S90), 식 (S91), 식 (S92)의 어느 α로 설정해도 신호 z1(t)(z1(i))에 있어서,Input bits for mapping of 16QAM are b 0, 16 , b 1, 16 , b 2, 16 , b 3, 16, 64 Input bits for mapping of QAM are set to b 0, 64, b 1, 64 , b 2, 64 , b 3 , 64 , b 4 , 64 , b 5 , 64 , the signal z 1 (t) For (z 1 (i)),

(b0, 16, b1, 16, b2, 16, b3, 16, b0, 64, b1, 64, b2, 64, b3, 64, b4, 64, b5, 64)가 (0, 0, 0, 0, 0, 0, 0, 0, 0, 0)에 대응하는 신호점에서부터 (1, 1, 1, 1, 1, 1, 1, 1, 1, 1)에 대응하는 신호점이 동상 I-직교 Q평면에 존재하고,(b 0, 16 , b 1, 16 , b 2, 16 , b 3, 16 , b 0, 64, b 1, 64 , b 2, 64 , b 3, 64 , b 4, 64, b 5, 64 ) from the signal point corresponding to (0, 0, 0, 0, 0, 0, 0, 0, 0, 0) to (1, 1, 1, 1, 1, 1, 1, 1, 1, 1) A signal point corresponding to is in the in-phase I-orthogonal Q plane,

마찬가지로, 신호 z2(t)(z2(i))에 있어서도,Similarly, for the signal z 2 (t) (z 2 (i)),

(b0, 16, b1, 16, b2, 16, b3, 16, b0, 64, b1, 64, b2, 64, b3, 64, b4, 64, b5, 64)가 (0, 0, 0, 0, 0, 0, 0, 0, 0, 0)에 대응하는 신호점에서부터 (1, 1, 1, 1, 1, 1, 1, 1, 1, 1)에 대응하는 신호점이 동상 I-직교 Q평면에 존재한다.(b 0, 16 , b 1, 16 , b 2, 16 , b 3, 16 , b 0, 64, b 1, 64 , b 2, 64 , b 3, 64 , b 4, 64, b 5, 64 ) from the signal point corresponding to (0, 0, 0, 0, 0, 0, 0, 0, 0, 0) to (1, 1, 1, 1, 1, 1, 1, 1, 1, 1) A signal point corresponding to is in the in-phase I-orthogonal Q plane.

앞의 설명에서,In the previous explanation,

「식 (S2), 식 (S3), 식 (S4), 식 (S5), 식 (S8)에서의 신호 z2(t)(z2(i))에 주목하여, 수신장치가 양호한 데이터의 수신 품질을 얻기 위한 α의 값」으로 식 (S89)~식 (S92)을 기재하였으나, 이 점에 대해 설명한다."Paying attention to the signal z 2 (t) (z 2 (i)) in the formulas (S2), (S3), (S4), (S5), and (S8), the receiving device Expressions (S89) to (S92) are described as "values of α for obtaining reception quality", but this point will be described.

신호 z2(t)(z2(i))에 있어서,For signal z 2 (t)(z 2 (i)),

(b0, 16, b1, 16, b2, 16, b3, 16, b0, 64, b1, 64, b2, 64, b3, 64, b4, 64, b5, 64)가 (0, 0, 0, 0, 0, 0, 0, 0, 0, 0)에 대응하는 신호점에서부터 (1, 1, 1, 1, 1, 1, 1, 1, 1, 1)에 대응하는 신호점이 동상 I-직교 Q평면에 존재하게 되나, 이 210=1024개의 신호점이 동상 I-직교 Q평면에 있어서 겹치지 않으며, 1024개의 신호점으로서 존재하는 것이 바람직하다.(b 0, 16 , b 1, 16 , b 2, 16 , b 3, 16 , b 0, 64, b 1, 64 , b 2, 64 , b 3, 64 , b 4, 64, b 5, 64 ) from the signal point corresponding to (0, 0, 0, 0, 0, 0, 0, 0, 0, 0) to (1, 1, 1, 1, 1, 1, 1, 1, 1, 1) Signal points corresponding to ? exist in the in-phase I-orthogonal Q plane, but these 210=1024 signal points do not overlap in the in-phase I-orthogonal Q plane, and preferably exist as 1024 signal points.

왜냐하면, 신호 z1(t)(z1(i))를 송신하는 안테나로부터 송신된 변조신호가 수신장치에 이르지 않는 경우에는 수신장치는 신호 z2(t)(z2(i))를 이용해서 검파 및 오류정정 복호를 실시하게 되지만, 이때, 수신장치가 높은 데이터의 수신 품질을 얻기 위해서는 「겹치지 않고, 1024개의 신호점」존재하면 좋기 때문이다.Because, when the modulated signal transmitted from the antenna transmitting the signal z 1 (t) (z 1 (i)) does not reach the receiving device, the receiving device uses the signal z 2 (t)(z 2 (i)) Therefore, detection and error correction decoding are performed, but in this case, in order for the receiving apparatus to obtain high data reception quality, it is sufficient that "1024 signal points without overlapping" exist.

프리코딩 행렬 F를 식 (S85), 식 (S86), 식 (S87), 식 (S88)의 어느 하나로 설정하고, 식 (S89), 식 (S90), 식 (S91), 식 (S92)와 같이 α를 설정한 경우, 동상 I-직교 Q 평면에서의 구성 예 R1에서 설명한 신호 u2(t)(u2(i))에 있어서 (b0, 16, b1, 16, b2, 16, b3, 16, b0, 64, b1, 64, b2, 64, b3, 64, b4, 64, b5, 64)가 (0, 0, 0, 0, 0, 0, 0, 0, 0, 0)에 대응하는 신호점에서부터 (1, 1, 1, 1, 1, 1, 1, 1, 1, 1)에 대응하는 신호점의 배치는 도 16과 같이 된다. 또, 도 16에 있어서 횡축은 I, 종축은 Q, 「●」이 신호점이 된다.The precoding matrix F is set to any one of formulas (S85), (S86), (S87), and (S88), and with formulas (S89), (S90), (S91), and (S92) Similarly, when α is set, (b 0, 16 , b 1 , 16 , b 2 , 16 , b 3, 16 , b 0, 64, b 1, 64 , b 2, 64 , b 3, 64 , b 4, 64, b 5, 64 ) is (0, 0, 0, 0, 0, 0, The arrangement of the signal points corresponding to (1, 1, 1, 1, 1, 1, 1, 1, 1, 1) from the signal points corresponding to 0, 0, 0, 0) is as shown in FIG. 16 . In Fig. 16, the horizontal axis is I, the vertical axis is Q, and "-" is the signal point.

도 16으로부터 알 수 있는 것과 같이 신호점은 겹치지 않으며, 1024개 존재하고 있는 것을 알 수 있다. 또, 동상 I-직교 Q 평면에서의 1024개의 신호점 중 가장 오른쪽의 가장 위, 가장 오른쪽의 가장 아래, 가장 오른쪽의 가장 위, 가장 왼쪽의 가장 아래의 4개를 제외한 1020개의 신호점에서의 가장 근접하는 다른 신호점과의 사이의 유클리드 거리가 서로 동일하게 되어 있다. 그러므로 수신장치에 있어서 높은 수신 품질을 얻을 수 있을 가능성이 크다.As can be seen from Fig. 16, it can be seen that there are 1024 signal points without overlapping. In addition, among 1024 signal points in the in-phase I-orthogonal Q plane, the most of the 1020 signal points except for the rightmost top, rightmost bottom, rightmost top, and leftmost bottom 4 Euclidean distances between adjacent signal points are equal to each other. Therefore, there is a high possibility that high reception quality can be obtained in the receiving apparatus.

그리고 프리코딩 행렬 F를 식 (S85), 식 (S86), 식 (S87), 식 (S88)의 어느 하나로 설정하고, 식 (S89), 식 (S90), 식 (S91), 식 (S92)와 같이 α를 설정한 경우, 동상 I-직교 Q 평면에서의 구성 예 R1에서 설명한 신호 u1(t)(u1(i))에 있어서 (b0, 16, b1, 16, b2, 16, b3, 16, b0, 64, b1, 64, b2, 64, b3, 64, b4, 64, b5, 64)가 (0, 0, 0, 0, 0, 0, 0, 0, 0, 0)에 대응하는 신호점에서부터 (1, 1, 1, 1, 1, 1, 1, 1, 1, 1)에 대응하는 신호점의 배치는 도 17과 같이 된다. 또, 도 17에 있어서 횡축은 I, 종축은 Q, 「●」이 신호점이 된다.And the precoding matrix F is set to any one of Equation (S85), Equation (S86), Equation (S87), Equation (S88), Equation (S89), Equation (S90), Equation (S91), Equation (S92) When α is set as , (b 0 , 16 , b 1 , 16 , b 2 , 16 , b 3, 16 , b 0, 64, b 1, 64 , b 2, 64 , b 3, 64 , b 4, 64, b 5, 64 ) is (0, 0, 0, 0, 0, 0) , 0, 0, 0, 0) to (1, 1, 1, 1, 1, 1, 1, 1, 1, 1) the arrangement of the signal points corresponding to (1, 1, 1) is as shown in FIG. In Fig. 17, the horizontal axis is I, the vertical axis is Q, and "-" is the signal point.

도 17로부터 알 수 있는 것과 같이 신호점은 겹치지 않으며, 1024개 존재하고 있는 것을 알 수 있다. 그러므로 수신장치에 있어서 높은 수신 품질을 얻을 수 있을 가능성이 크다.As can be seen from Fig. 17, it can be seen that the signal points do not overlap and there are 1024 signal points. Therefore, there is a high possibility that high reception quality can be obtained in the receiving apparatus.

그리고 도 16의 1024개의 신호점의 최소 유클리드 거리를 D2로 하고, 도 17의 1024개의 신호점의 최소 유클리드 거리를 D1으로 한다. 그러면, D1<D2가 성립한다. 따라서, 구성 예 R1로부터 식 (S2), 식 (S3), 식 (S4), 식 (S5), 식 (S8)에 있어서 Q1≠Q2인 경우, Q1<Q2가 성립하면 좋게 된다.In addition, the minimum Euclidean distance of 1024 signal points of FIG. 16 is D 2 , and the minimum Euclidean distance of 1024 signal points of FIG. 17 is D 1 . Then, D 1 < D 2 holds. Therefore, in the case of Q 1 ≠ Q 2 in the formulas (S2), (S3), (S4), (S5), and (S8) from the structural example R1, it is sufficient if Q 1 < Q 2 holds. .

(예 2-2)(Example 2-2)

다음에, 앞에서 설명한 16QAM의 매핑 방법에서 기재한 계수 w16 및 앞에서 설명한 64QAM의 매핑 방법에서 기재한 계수 w64에 관해서 식 (S11) 및 식 (S12)이 성립하고,Next, with respect to the coefficient w 16 described in the 16QAM mapping method described above and the coefficient w 64 described in the 64QAM mapping method described above, equations (S11) and (S12) are established,

<1>식 (S2)에 있어서 P1 2=P2 2로 한 경우<1> When P 1 2 =P 2 2 in formula (S2)

<2>식 (S3)에 있어서 P1 2=P2 2로 한 경우<2> When P 1 2 =P 2 2 in formula (S3)

<3>식 (S4)에 있어서 P1 2=P2 2로 한 경우<3> When P 1 2 =P 2 2 in formula (S4)

<4>식 (S5)인 경우In case of <4> formula (S5)

<5>식 (S8)인 경우In case of <5> formula (S8)

의 연산을 실행할 때의 프리코딩 행렬 F를 이하의 어느 하나로 설정하는 경우를 생각한다.Consider a case where the precoding matrix F when performing the operation of is set to one of the following.

Figure 112022067201756-pat00132
Figure 112022067201756-pat00132

또는,or,

Figure 112022067201756-pat00133
Figure 112022067201756-pat00133

또는,or,

Figure 112022067201756-pat00134
Figure 112022067201756-pat00134

또는,or,

Figure 112022067201756-pat00135
Figure 112022067201756-pat00135

또, 식 (S93), 식 (S95)에 있어서 β는 실수라도 좋고 허수라도 좋다. 단, β는 0(제로)은 아니다.In the formulas (S93) and (S95), β may be a real number or an imaginary number. However, β is not 0 (zero).

이때, 수신장치가 양호한 데이터의 수신 품질을 얻기 위한 θ의 값에 대해 생각한다.At this time, the receiving apparatus thinks about the value of ? for obtaining good data reception quality.

먼저, 식 (S2), 식 (S3), 식 (S4), 식 (S5), 식 (S8)에서의 신호 z2(t)(z2(i))에 주목하여, 수신장치가 양호한 데이터의 수신 품질을 얻기 위한 θ의 값으로 이하가 있다.First, paying attention to the signal z 2 (t) (z 2 (i)) in the formulas (S2), (S3), (S4), (S5), and (S8), the receiving device can provide good data The values of θ for obtaining the reception quality of are as follows.

Figure 112022067201756-pat00136
Figure 112022067201756-pat00136

또는,or,

Figure 112022067201756-pat00137
Figure 112022067201756-pat00137

또는,or,

Figure 112022067201756-pat00138
Figure 112022067201756-pat00138

또는,or,

Figure 112022067201756-pat00139
Figure 112022067201756-pat00139

또, 식 (S97), 식 (S98), 식 (S99), 식 (S100)에 있어서 tan-1(x)는 역삼각함수(inverse trigonometric function)(삼각함수의 정의역을 적당하게 제한한 것의 역함수)이며,In addition, in formulas (S97), (S98), (S99), and (S100), tan-1(x) is an inverse trigonometric function (the inverse function of a trigonometric function with an appropriately limited domain) ) and

Figure 112022067201756-pat00140
Figure 112022067201756-pat00140

이 된다. 또, 「tan-1(x)」는 -1an-1(x)」, 「arctan(x)」, 「Arctan(x)」로 기재해도 좋다. 그리고 N은 정수로 한다.becomes this In addition, "tan-1(x)" may be described as -1an-1(x)", "arctan(x)", or "Arctan(x)". And N is an integer.

프리코딩 행렬 F를 식 (S93), 식 (S94), 식 (S95), 식 (S96)의 어느 하나로 설정하고, 식 (S97), 식 (S98), 식 (S99), 식 (S100)과 같이 θ를 설정한 경우, 앞에서 설명한 것과 같이 생각하면 (b0, 16, b1, 16, b2, 16, b3, 16, b0, 64, b1, 64, b2, 64, b3, 64, b4, 64, b5, 64)가 (0, 0, 0, 0, 0, 0, 0, 0, 0, 0)에 대응하는 신호점에서부터 (1, 1, 1, 1, 1, 1, 1, 1, 1, 1)에 대응하는 신호점의 구성 예 R1에서 설명한 신호 u2(t)(u2(i))에서의 동상 I-직교 Q평면의 신호점의 배치는 도 16과 같이 된다. 또, 도 16에 있어서 횡축은 I, 종축은 Q, 「●」이 신호점이 된다.The precoding matrix F is set to any one of formulas (S93), (S94), (S95), and (S96), and with formulas (S97), (S98), (S99), and (S100) If θ is set in the same way, (b 0, 16 , b 1, 16 , b 2, 16 , b 3, 16 , b 0, 64, b 1, 64 , b 2, 64 , b 3, 64 , b 4, 64, b 5, 64 ) from the signal point corresponding to (0, 0, 0, 0, 0, 0, 0, 0, 0, 0) to (1, 1, 1, 1) , 1, 1, 1, 1, 1, 1) arrangement of signal points in the in-phase I-orthogonal Q plane in the signal u 2 (t) (u 2 (i)) described in the configuration example R1. is as shown in FIG. 16 . In Fig. 16, the horizontal axis is I, the vertical axis is Q, and "-" is the signal point.

도 16으로부터 알 수 있는 것과 같이 신호점은 겹치지 않으며, 1024개 존재하고 있는 것을 알 수 있다. 또, 동상 I-직교 Q 평면에서의 1024개의 신호점 중 가장 오른쪽의 가장 위, 가장 오른쪽의 가장 아래, 가장 오른쪽의 가장 위, 가장 왼쪽의 가장 아래의 4개를 제외한 1020개의 신호점에서의 가장 근접하는 다른 신호점과의 사이의 유클리드 거리가 서로 동일하게 되어 있다. 그러므로 수신장치에 있어서 높은 수신 품질을 얻을 수 있을 가능성이 크다.As can be seen from Fig. 16, it can be seen that there are 1024 signal points without overlapping. In addition, among 1024 signal points in the in-phase I-orthogonal Q plane, the most of the 1020 signal points except for the rightmost top, rightmost bottom, rightmost top, and leftmost bottom 4 Euclidean distances between adjacent signal points are equal to each other. Therefore, there is a high possibility that high reception quality can be obtained in the receiving apparatus.

그리고 프리코딩 행렬 F를 식 (S93), 식 (S94), 식 (S95), 식 (S96)의 어느 하나로 설정하고, 식 (S97), 식 (S98), 식 (S99), 식 (S100)과 같이 θ를 설정한 경우, 앞에서 설명한 것과 같이 생각하면 (b0, 16, b1, 16, b2, 16, b3, 16, b0, 64, b1, 64, b2, 64, b3, 64, b4, 64, b5, 64)가 (0, 0, 0, 0, 0, 0, 0, 0, 0, 0)에 대응하는 신호점에서부터 (1, 1, 1, 1, 1, 1, 1, 1, 1, 1)에 대응하는 신호점의 구성 예 R1에서 설명한 신호 u1(t)(u1(i))에서의 동상 I-직교 Q평면의 신호점의 배치는 도 17과 같이 된다. 또, 도 17에 있어서 횡축은 I, 종축은 Q, 「●」이 신호점이 된다.And the precoding matrix F is set to any one of Equation (S93), Equation (S94), Equation (S95), Equation (S96), Equation (S97), Equation (S98), Equation (S99), Equation (S100) When θ is set as shown above, (b 0, 16 , b 1, 16 , b 2, 16 , b 3, 16 , b 0, 64, b 1, 64 , b 2, 64 , b 3, 64 , b 4, 64, b 5, 64 ) from the signal point corresponding to (0, 0, 0, 0, 0, 0, 0, 0, 0, 0) to (1, 1, 1, 1, 1, 1, 1, 1, 1, 1) of the signal point of the in-phase I-orthogonal Q plane in the signal u 1 (t) (u 1 (i)) described in the configuration example R1 The arrangement is as shown in FIG. 17 . In Fig. 17, the horizontal axis is I, the vertical axis is Q, and "-" is the signal point.

도 17로부터 알 수 있는 것과 같이 신호점은 겹치지 않으며, 1024개 존재하고 있는 것을 알 수 있다. 그러므로 수신장치에 있어서 높은 수신 품질을 얻을 수 있을 가능성이 크다.As can be seen from Fig. 17, it can be seen that the signal points do not overlap and there are 1024 signal points. Therefore, there is a high possibility that high reception quality can be obtained in the receiving apparatus.

그리고 도 16의 1024개의 신호점의 최소 유클리드 거리를 D2 하고, 도 17의 1024개의 신호점의 최소 유클리드 거리를 D1으로 한다. 그러면, D1<D2 성립한다. 따라서, 구성 예 R1로부터 식 (S2), 식 (S3), 식 (S4), 식 (S5), 식 (S8)에 있어서 Q1≠Q2 경우, Q1<Q2 성립하면 좋게 된다.And the minimum Euclidean distance of 1024 signal points of FIG. 16 is D 2 , and the minimum Euclidean distance of 1024 signal points of FIG. 17 is D 1 . Then, D 1 < D 2 holds. Therefore, in the case of Q 1 ≠ Q 2 in the formulas (S2), (S3), (S4), (S5), and (S8) from the structural example R1, it is good if Q 1 < Q 2 holds.

(예 2-3)(Example 2-3)

앞에서 설명한 16QAM의 매핑 방법에서 기재한 계수 w16 및 앞에서 설명한 64QAM의 매핑 방법에서 기재한 계수 w64에 관해서 식 (S11) 및 식 (S12)이 성립하고,Equations (S11) and (S12) are established with respect to the coefficient w 16 described in the 16QAM mapping method described above and the coefficient w 64 described in the 64QAM mapping method described above,

<1>식 (S2)에 있어서 P1 2=P2 2로 한 경우<1> When P 1 2 =P 2 2 in formula (S2)

<2>식 (S3)에 있어서 P1 2=P2 2로 한 경우<2> When P 1 2 =P 2 2 in formula (S3)

<3>식 (S4)에 있어서 P1 2=P2 2로 한 경우<3> When P 1 2 =P 2 2 in formula (S4)

<4>식 (S5)인 경우In case of <4> formula (S5)

<5>식 (S8)인 경우In case of <5> formula (S8)

의 연산을 실행할 때의 프리코딩 행렬 F를 이하의 어느 하나로 설정하는 경우를 생각한다.Consider a case where the precoding matrix F when performing the operation of is set to one of the following.

Figure 112022067201756-pat00141
Figure 112022067201756-pat00141

또는,or,

Figure 112022067201756-pat00142
Figure 112022067201756-pat00142

또는,or,

Figure 112022067201756-pat00143
Figure 112022067201756-pat00143

또는,or,

Figure 112022067201756-pat00144
Figure 112022067201756-pat00144

또, 식 (S102), 식 (S103), 식 (S104), 식 (S105)에 있어서 α는 실수라도 좋고 허수라도 좋으며, β는 실수라도 좋고 허수라도 좋다. 단, α는 0(제로)은 아니다. 그리고 β도 0(제로)은 아니다.In the formulas (S102), (S103), (S104), and (S105), α may be a real number or an imaginary number, and β may be a real number or an imaginary number. However, α is not 0 (zero). And β is also not 0 (zero).

이때, 수신장치가 양호한 데이터의 수신 품질을 얻기 위한 α의 값에 대해 생각한다.At this time, the receiving apparatus thinks about the value of α for obtaining good data reception quality.

식 (S2), 식 (S3), 식 (S4), 식 (S5), 식 (S8)에서의 신호 z2(t)(z2(i))에 주목하여, 수신장치가 양호한 데이터의 수신 품질을 얻기 위한 α의 값으로 이하가 있다.Paying attention to the signals z 2 (t) (z 2 (i)) in the formulas (S2), (S3), (S4), (S5), and (S8), the receiving apparatus receives good data The values of α for obtaining quality are as follows.

α가 실수일 때:When α is a real number:

Figure 112022067201756-pat00145
Figure 112022067201756-pat00145

또는,or,

Figure 112022067201756-pat00146
Figure 112022067201756-pat00146

α가 허수일 때:When α is an imaginary number:

Figure 112022067201756-pat00147
Figure 112022067201756-pat00147

또는,or,

Figure 112022067201756-pat00148
Figure 112022067201756-pat00148

프리코딩 행렬 F를 식 (S102), 식 (S103), 식 (S104), 식 (S105)의 어느 하나로 설정하고, 식 (S106), 식 (S107), 식 (S108), 식 (S109)과 같이 α를 설정한 경우, 앞에서 설명한 것과 같이 생각하면 (b0, 16, b1, 16, b2, 16, b3, 16, b0, 64, b1, 64, b2, 64, b3, 64, b4, 64, b5, 64)가 (0, 0, 0, 0, 0, 0, 0, 0, 0, 0)에 대응하는 신호점에서부터 (1, 1, 1, 1, 1, 1, 1, 1, 1, 1)에 대응하는 신호점의 구성 예 R1에서 설명한 신호 u2(t)(u2(i))에서의 동상 I-직교 Q평면의 신호점의 배치는 도 18과 같이 된다. 또, 도 18에 있어서 횡축은 I, 종축은 Q, 「●」이 신호점이 된다.Set the precoding matrix F to any one of formulas (S102), (S103), (S104), and (S105), and formulas (S106), (S107), (S108), and (S109) If α is set in the same way as described above, (b 0, 16 , b 1, 16 , b 2, 16 , b 3, 16 , b 0, 64, b 1, 64 , b 2, 64 , b 3, 64 , b 4, 64, b 5, 64 ) from the signal point corresponding to (0, 0, 0, 0, 0, 0, 0, 0, 0, 0) to (1, 1, 1, 1) , 1, 1, 1, 1, 1, 1) arrangement of signal points in the in-phase I-orthogonal Q plane in the signal u 2 (t) (u 2 (i)) described in the configuration example R1. is as shown in FIG. 18 . In Fig. 18, the horizontal axis is I, the vertical axis is Q, and "-" is the signal point.

도 18로부터 알 수 있는 것과 같이 신호점은 겹치지 않으며, 1024개 존재하고 있는 것을 알 수 있다. 또, 동상 I-직교 Q 평면에서의 1024개의 신호점 중 가장 오른쪽의 가장 위, 가장 오른쪽의 가장 아래, 가장 오른쪽의 가장 위, 가장 왼쪽의 가장 아래의 4개를 제외한 1020개의 신호점에서의 가장 근접하는 다른 신호점과의 사이의 유클리드 거리가 서로 동일하게 되어 있다. 그러므로 수신장치에 있어서 높은 수신 품질을 얻을 수 있을 가능성이 크다.As can be seen from Fig. 18, it can be seen that there are 1024 signal points without overlapping. In addition, among 1024 signal points in the in-phase I-orthogonal Q plane, the most of the 1020 signal points except for the rightmost top, rightmost bottom, rightmost top, and leftmost bottom 4 Euclidean distances between adjacent signal points are equal to each other. Therefore, there is a high possibility that high reception quality can be obtained in the receiving apparatus.

그리고 프리코딩 행렬 F를 식 (S102), 식 (S103), 식 (S104), 식 (S105)의 어느 하나로 설정하고, 식 (S106), 식 (S107), 식 (S108), 식 (S109)과 같이 α를 설정한 경우, 앞에서 설명한 것과 같이 생각하면 (b0, 16, b1, 16, b2, 16, b3, 16, b0, 64, b1, 64, b2, 64, b3, 64, b4, 64, b5, 64)가 (0, 0, 0, 0, 0, 0, 0, 0, 0, 0)에 대응하는 신호점에서부터 (1, 1, 1, 1, 1, 1, 1, 1, 1, 1)에 대응하는 구성 예 R1에서 설명한 신호 u1(t)(u1(i))에서의 동상 I-직교 Q평면의 신호점의 배치는 도 19와 같이 된다. 또, 도 19에 있어서 횡축은 I, 종축은 Q, 「●」이 신호점이 된다.And set the precoding matrix F to any one of formulas (S102), (S103), (S104), and (S105), and formulas (S106), (S107), (S108), and (S109) If α is set as in (b 0, 16 , b 1, 16 , b 2, 16 , b 3, 16 , b 0, 64, b 1, 64 , b 2, 64 , b 3, 64 , b 4, 64, b 5, 64 ) from the signal point corresponding to (0, 0, 0, 0, 0, 0, 0, 0, 0, 0) to (1, 1, 1, The arrangement of the signal points in the in-phase I-orthogonal Q plane in the signal u 1 (t) (u 1 (i)) described in the configuration example R1 corresponding to 1, 1, 1, 1, 1, 1, 1) is shown in Fig. 19 and so on. In Fig. 19, the horizontal axis is I, the vertical axis is Q, and "-" is the signal point.

도 19로부터 알 수 있는 것과 같이 신호점은 겹치지 않으며, 1024개 존재하고 있는 것을 알 수 있다. 그러므로 수신장치에 있어서 높은 수신 품질을 얻을 수 있을 가능성이 크다.As can be seen from Fig. 19, it can be seen that there are 1024 signal points without overlapping. Therefore, there is a high possibility that high reception quality can be obtained in the receiving apparatus.

그리고 도 18의 1024개의 신호점의 최소 유클리드 거리를 D2 하고, 도 19의 1024개의 신호점의 최소 유클리드 거리를 D1으로 한다. 그러면, D1<D2 성립한다. 따라서, 구성 예 R1로부터 식 (S2), 식 (S3), 식 (S4), 식 (S5), 식 (S8)에 있어서 Q1≠Q2 경우, Q1<Q2 성립하면 좋게 된다.Then, the minimum Euclidean distance of 1024 signal points of FIG. 18 is D 2 , and the minimum Euclidean distance of 1024 signal points of FIG. 19 is D 1 . Then, D 1 < D 2 holds. Therefore, in the case of Q 1 ≠ Q 2 in the formulas (S2), (S3), (S4), (S5), and (S8) from the structural example R1, it is good if Q 1 < Q 2 holds.

(예 2-4)(Example 2-4)

다음에, 앞에서 설명한 16QAM의 매핑 방법에서 기재한 계수 w16 및 앞에서 설명한 64QAM의 매핑 방법에서 기재한 계수 w64에 관해서 식 (S11) 및 식 (S12)이 성립하고,Next, with respect to the coefficient w 16 described in the 16QAM mapping method described above and the coefficient w 64 described in the 64QAM mapping method described above, equations (S11) and (S12) are established,

<1>식 (S2)에 있어서 P1 2=P2 2로 한 경우<1> When P 1 2 =P 2 2 in formula (S2)

<2>식 (S3)에 있어서 P1 2=P2 2로 한 경우<2> When P 1 2 =P 2 2 in formula (S3)

<3>식 (S4)에 있어서 P1 2=P2 2로 한 경우<3> When P 1 2 =P 2 2 in formula (S4)

<4>식 (S5)인 경우In case of <4> formula (S5)

<5>식 (S8)인 경우In case of <5> formula (S8)

의 연산을 실행할 때의 프리코딩 행렬 F를 이하의 어느 하나로 설정하는 경우를 생각한다.Consider a case where the precoding matrix F when performing the operation of is set to one of the following.

Figure 112022067201756-pat00149
Figure 112022067201756-pat00149

또는,or,

Figure 112022067201756-pat00150
Figure 112022067201756-pat00150

또는,or,

Figure 112022067201756-pat00151
Figure 112022067201756-pat00151

또는,or,

Figure 112022067201756-pat00152
Figure 112022067201756-pat00152

또, 식 (S110), 식 (S112)에 있어서 β는 실수라도 좋고 허수라도 좋다. 단, β는 0(제로)은 아니다.In the formulas (S110) and (S112), β may be a real number or an imaginary number. However, β is not 0 (zero).

이때, 수신장치가 양호한 데이터의 수신 품질을 얻기 위한 θ의 값에 대해 생각한다.At this time, the receiving apparatus thinks about the value of ? for obtaining good data reception quality.

먼저, 식 (S2), 식 (S3), 식 (S4), 식 (S5), 식 (S8)에서의 신호 z2(t)(z2(i))에 주목하여, 수신장치가 양호한 데이터의 수신 품질을 얻기 위한 θ의 값으로 이하가 있다.First, paying attention to the signal z 2 (t) (z 2 (i)) in the formulas (S2), (S3), (S4), (S5), and (S8), the receiving device can provide good data The values of θ for obtaining the reception quality of are as follows.

Figure 112022067201756-pat00153
Figure 112022067201756-pat00153

또는,or,

Figure 112022067201756-pat00154
Figure 112022067201756-pat00154

또는,or,

Figure 112022067201756-pat00155
Figure 112022067201756-pat00155

또는,or,

Figure 112022067201756-pat00156
Figure 112022067201756-pat00156

또, 식 (S114), 식 (S115), 식 (S116), 식 (S117)에 있어서 tan-1(x)는 역삼각함수(inverse trigonometric function)(삼각함수의 정의역을 적당하게 제한한 것의 역함수)이며,In addition, in formulas (S114), (S115), (S116), and (S117), tan-1(x) is an inverse trigonometric function (the inverse function of a trigonometric function having an appropriately limited domain) ) and

Figure 112022067201756-pat00157
Figure 112022067201756-pat00157

가 된다. 또, 「tan-1(x)」는 「Tan-1(x)」, 「arctan(x)」, 「Arctan(x)」로 기재해도 좋다. 그리고 N은 정수로 한다.becomes Moreover, you may describe "tan-1(x)" as "Tan-1(x)", "arctan(x)", and "Arctan(x)". And N is an integer.

프리코딩 행렬 F를 식 (S110), 식 (S111), 식 (S112), 식 (S113)의 어느 하나로 설정하고, 식 (S114), 식 (S115), 식 (S116), 식 (S117)과 같이 θ를 설정한 경우, 앞에서 설명한 것과 같이 생각하면 (b0, 16, b1, 16, b2, 16, b3, 16, b0, 64, b1, 64, b2, 64, b3, 64, b4, 64, b5, 64)가 (0, 0, 0, 0, 0, 0, 0, 0, 0, 0)에 대응하는 신호점에서부터 (1, 1, 1, 1, 1, 1, 1, 1, 1, 1)에 대응하는 신호점의 구성 예 R1에서 설명한 신호 u2(t)(u2(i))에서의 동상 I-직교 Q평면의 신호점의 배치는 도 18과 같이 된다. 또, 도 18에 있어서 횡축은 I, 종축은 Q, 「●」이 신호점이 된다.Set the precoding matrix F to any one of formulas (S110), (S111), (S112), and (S113), and formulas (S114), (S115), (S116), and (S117) If θ is set in the same way, (b 0, 16 , b 1, 16 , b 2, 16 , b 3, 16 , b 0, 64, b 1, 64 , b 2, 64 , b 3, 64 , b 4, 64, b 5, 64 ) from the signal point corresponding to (0, 0, 0, 0, 0, 0, 0, 0, 0, 0) to (1, 1, 1, 1) , 1, 1, 1, 1, 1, 1) arrangement of signal points in the in-phase I-orthogonal Q plane in the signal u 2 (t) (u 2 (i)) described in the configuration example R1. is as shown in FIG. 18 . In Fig. 18, the horizontal axis is I, the vertical axis is Q, and "-" is the signal point.

도 18로부터 알 수 있는 것과 같이 신호점은 겹치지 않으며, 1024개 존재하고 있는 것을 알 수 있다. 또, 동상 I-직교 Q 평면에서의 1024개의 신호점 중 가장 오른쪽의 가장 위, 가장 오른쪽의 가장 아래, 가장 오른쪽의 가장 위, 가장 왼쪽의 가장 아래의 4개를 제외한 1020개의 신호점에서의 가장 근접하는 다른 신호점과의 사이의 유클리드 거리가 서로 동일하게 되어 있다. 그러므로 수신장치에 있어서 높은 수신 품질을 얻을 수 있을 가능성이 크다.As can be seen from Fig. 18, it can be seen that there are 1024 signal points without overlapping. In addition, among 1024 signal points in the in-phase I-orthogonal Q plane, the most of the 1020 signal points except for the rightmost top, rightmost bottom, rightmost top, and leftmost bottom 4 Euclidean distances between adjacent signal points are equal to each other. Therefore, there is a high possibility that high reception quality can be obtained in the receiving apparatus.

그리고 프리코딩 행렬 F를 식 (S110), 식 (S111), 식 (S112), 식 (S113)의 어느 하나로 설정하고, 식 (S114), 식 (S115), 식 (S116), 식 (S117)과 같이 θ를 설정한 경우, 앞에서 설명한 것과 같이 생각하면 (b0, 16, b1, 16, b2, 16, b3, 16, b0, 64, b1, 64, b2, 64, b3, 64, b4, 64, b5, 64)가 (0, 0, 0, 0, 0, 0, 0, 0, 0, 0)에 대응하는 신호점에서부터 (1, 1, 1, 1, 1, 1, 1, 1, 1, 1)에 대응하는 신호점의 구성 예 R1에서 설명한 신호 u1(t)(u1(i))에서의 동상 I-직교 Q평면의 신호점의 배치는 도 19와 같이 된다. 또, 도 19에 있어서 횡축은 I, 종축은 Q, 「●」이 신호점이 된다.And set the precoding matrix F to any one of Equation (S110), Equation (S111), Equation (S112), Equation (S113), Equation (S114), Equation (S115), Equation (S116), Equation (S117) When θ is set as shown above, (b 0, 16 , b 1, 16 , b 2, 16 , b 3, 16 , b 0, 64, b 1, 64 , b 2, 64 , b 3, 64 , b 4, 64, b 5, 64 ) from the signal point corresponding to (0, 0, 0, 0, 0, 0, 0, 0, 0, 0) to (1, 1, 1, 1, 1, 1, 1, 1, 1, 1) of the signal point of the in-phase I-orthogonal Q plane in the signal u 1 (t) (u 1 (i)) described in the configuration example R1 The arrangement is as shown in FIG. 19 . In Fig. 19, the horizontal axis is I, the vertical axis is Q, and "-" is the signal point.

도 19로부터 알 수 있는 것과 같이 신호점은 겹치지 않으며, 1024개 존재하고 있는 것을 알 수 있다. 그러므로 수신장치에 있어서 높은 수신 품질을 얻을 수 있을 가능성이 크다.As can be seen from Fig. 19, it can be seen that there are 1024 signal points without overlapping. Therefore, there is a high possibility that high reception quality can be obtained in the receiving apparatus.

그리고 도 18의 1024개의 신호점의 최소 유클리드 거리를 D2 하고, 도 19의 1024개의 신호점의 최소 유클리드 거리를 D1으로 한다. 그러면, D1<D2 성립한다. 따라서, 구성 예 R1로부터 식 (S2), 식 (S3), 식 (S4), 식 (S5), 식 (S8)에 있어서 Q1≠Q2 경우, Q1<Q2 성립하면 좋게 된다.Then, the minimum Euclidean distance of 1024 signal points of FIG. 18 is D 2 , and the minimum Euclidean distance of 1024 signal points of FIG. 19 is D 1 . Then, D 1 < D 2 holds. Therefore, in the case of Q 1 ≠ Q 2 in the formulas (S2), (S3), (S4), (S5), and (S8) from the structural example R1, it is good if Q 1 < Q 2 holds.

(예 2-5)(Example 2-5)

앞에서 설명한 16QAM의 매핑 방법에서 기재한 계수 w16 및 앞에서 설명한 64QAM의 매핑 방법에서 기재한 계수 w64에 관해서 식 (S11) 및 식 (S12)이 성립하고,Equations (S11) and (S12) are established with respect to the coefficient w 16 described in the 16QAM mapping method described above and the coefficient w 64 described in the 64QAM mapping method described above,

<1>식 (S2)에 있어서 P12=P22로 한 경우<1> When P12 = P22 in formula (S2)

<2>식 (S3)에 있어서 P12=P22로 한 경우<2> When P12 = P22 in formula (S3)

<3>식 (S4)에 있어서 P12=P22로 한 경우<3> When P12 = P22 in formula (S4)

<4>식 (S5)인 경우In case of <4> formula (S5)

<5>식 (S8)인 경우In case of <5> formula (S8)

의 연산을 실행할 때의 프리코딩 행렬 F를 이하의 어느 하나로 설정하는 경우를 생각한다.Consider a case where the precoding matrix F when performing the operation of is set to one of the following.

Figure 112022067201756-pat00158
Figure 112022067201756-pat00158

또는,or,

Figure 112022067201756-pat00159
Figure 112022067201756-pat00159

또는,or,

Figure 112022067201756-pat00160
Figure 112022067201756-pat00160

또는,or,

Figure 112022067201756-pat00161
Figure 112022067201756-pat00161

또, 식 (S119), 식 (S120), 식 (S121), 식 (S122)에 있어서 α는 실수라도 좋고 허수라도 좋으며, β는 실수라도 좋고 허수라도 좋다. 단, α는 0(제로)은 아니다. 그리고 β도 0(제로)은 아니다.In the formulas (S119), (S120), (S121), and (S122), α may be a real number or an imaginary number, and β may be a real number or an imaginary number. However, α is not 0 (zero). And β is also not 0 (zero).

이때, 수신장치가 양호한 데이터의 수신 품질을 얻기 위한 α의 값에 대해 생각한다.At this time, the receiving apparatus thinks about the value of α for obtaining good data reception quality.

식 (S2), 식 (S3), 식 (S4), 식 (S5), 식 (S8)에서의 신호 z1(t)(z1(i))에 주목하여, 수신장치가 양호한 데이터의 수신 품질을 얻기 위한 α의 값으로 이하가 있다.Paying attention to the signals z 1 (t) (z 1 (i)) in the formulas (S2), (S3), (S4), (S5), and (S8), the receiving apparatus receives good data The values of α for obtaining quality are as follows.

α가 실수일 때:When α is a real number:

Figure 112022067201756-pat00162
Figure 112022067201756-pat00162

또는,or,

Figure 112022067201756-pat00163
Figure 112022067201756-pat00163

α가 허수일 때:When α is an imaginary number:

Figure 112022067201756-pat00164
Figure 112022067201756-pat00164

또는,or,

Figure 112022067201756-pat00165
Figure 112022067201756-pat00165

프리코딩 행렬 F를 식 (S119), 식 (S120), 식 (S121), 식 (S122)의 어느 하나로 설정하고, 식 (S123), 식 (S124), 식 (S125), 식 (S126)과 같이 α를 설정한 경우, 앞에서 설명한 것과 같이 생각하면 (b0, 16, b1, 16, b2, 16, b3, 16, b0, 64, b1, 64, b2, 64, b3, 64, b4, 64, b5, 64)가 (0, 0, 0, 0, 0, 0, 0, 0, 0, 0)에 대응하는 신호점에서부터 (1, 1, 1, 1, 1, 1, 1, 1, 1, 1)에 대응하는 신호점의 구성 예 R1에서 설명한 신호 u1(t)(u1(i))에서의 동상 I-직교 Q평면의 신호점의 배치는 도 12와 같이 된다. 또, 도 12에 있어서 횡축은 I, 종축은 Q, 「●」이 신호점이 된다.The precoding matrix F is set to any one of formulas (S119), (S120), (S121), and (S122), and with formulas (S123), (S124), (S125), and (S126) If α is set in the same way as described above, (b 0, 16 , b 1, 16 , b 2, 16 , b 3, 16 , b 0, 64, b 1, 64 , b 2, 64 , b 3, 64 , b 4, 64, b 5, 64 ) from the signal point corresponding to (0, 0, 0, 0, 0, 0, 0, 0, 0, 0) to (1, 1, 1, 1) , 1, 1, 1, 1, 1, 1) Arrangement of signal points in the in-phase I-orthogonal Q plane in the signal u 1 (t) (u 1 (i)) described in the configuration example R1 is as shown in FIG. 12 . In Fig. 12, the horizontal axis is I, the vertical axis is Q, and "-" is the signal point.

도 12로부터 알 수 있는 것과 같이 신호점은 겹치지 않으며, 1024개 존재하고 있는 것을 알 수 있다. 또, 동상 I-직교 Q 평면에서의 1024개의 신호점 중 가장 오른쪽의 가장 위, 가장 오른쪽의 가장 아래, 가장 오른쪽의 가장 위, 가장 왼쪽의 가장 아래의 4개를 제외한 1020개의 신호점에서의 가장 근접하는 다른 신호점과의 사이의 유클리드 거리가 서로 동일하게 되어 있다. 그러므로 수신장치에 있어서 높은 수신 품질을 얻을 수 있을 가능성이 크다.As can be seen from Fig. 12, it can be seen that the signal points do not overlap and there are 1024 signal points. In addition, among 1024 signal points in the in-phase I-orthogonal Q plane, the most of the 1020 signal points except for the rightmost top, rightmost bottom, rightmost top, and leftmost bottom 4 Euclidean distances between adjacent signal points are equal to each other. Therefore, there is a high possibility that high reception quality can be obtained in the receiving apparatus.

그리고 프리코딩 행렬 F를 식 (S119), 식 (S120), 식 (S121), 식 (S122)의 어느 하나로 설정하고, 식 (S123), 식 (S124), 식 (S125), 식 (S126)과 같이 α를 설정한 경우, 앞에서 설명한 것과 같이 생각하면 (b0, 16, b1, 16, b2, 16, b3, 16, b0, 64, b1, 64, b2, 64, b3, 64, b4, 64, b5, 64)가 (0, 0, 0, 0, 0, 0, 0, 0, 0, 0)에 대응하는 신호점에서부터 (1, 1, 1, 1, 1, 1, 1, 1, 1, 1)에 대응하는 구성 예 R1에서 설명한 신호 u2(t)(u2(i))에서의 동상 I-직교 Q평면의 신호점의 배치는 도 13과 같이 된다. 또, 도 13에 있어서 횡축은 I, 종축은 Q, 「●」이 신호점이 된다.And set the precoding matrix F to any one of Equation (S119), Equation (S120), Equation (S121), Equation (S122), Equation (S123), Equation (S124), Equation (S125), Equation (S126) If α is set as in (b 0, 16 , b 1, 16 , b 2, 16 , b 3, 16 , b 0, 64, b 1, 64 , b 2, 64 , b 3, 64 , b 4, 64, b 5, 64 ) from the signal point corresponding to (0, 0, 0, 0, 0, 0, 0, 0, 0, 0) to (1, 1, 1, The arrangement of the signal points in the in-phase I-orthogonal Q plane in the signal u 2 (t) (u 2 (i)) described in the configuration example R1 corresponding to 1, 1, 1, 1, 1, 1, 1) is shown in Fig. 13 and so on. Moreover, in FIG. 13, the horizontal axis|shaft is I, the vertical axis|shaft is Q, and "-" is a signal point.

도 13으로부터 알 수 있는 것과 같이 신호점은 겹치지 않으며, 1024개 존재하고 있는 것을 알 수 있다. 그러므로 수신장치에 있어서 높은 수신 품질을 얻을 수 있을 가능성이 크다.As can be seen from Fig. 13, it can be seen that the signal points do not overlap and there are 1024 signal points. Therefore, there is a high possibility that high reception quality can be obtained in the receiving apparatus.

그리고 도 12의 1024개의 신호점의 최소 유클리드 거리를 D1로 하고, 도 13의 1024개의 신호점의 최소 유클리드 거리를 D2 한다. 그러면, D1>D2 성립한다. 따라서, 구성 예 R1로부터 식 (S2), 식 (S3), 식 (S4), 식 (S5), 식 (S8)에 있어서 Q1≠Q2 경우, Q1>Q2 성립하면 좋게 된다.In addition, the minimum Euclidean distance of 1024 signal points of FIG. 12 is D 1 , and the minimum Euclidean distance of 1024 signal points of FIG. 13 is D 2 . Then, D 1 > D 2 holds. Therefore, in the case of Q 1 ≠ Q 2 in the formulas (S2), (S3), (S4), (S5), and (S8) from the structural example R1, it is sufficient if Q 1 >Q 2 holds.

(예 2-6)(Example 2-6)

다음에, 앞에서 설명한 16QAM의 매핑 방법에서 기재한 계수 w16 및 앞에서 설명한 64QAM의 매핑 방법에서 기재한 계수 w64에 관해서 식 (S11) 및 식 (S12)이 성립하고,Next, with respect to the coefficient w 16 described in the 16QAM mapping method described above and the coefficient w 64 described in the 64QAM mapping method described above, equations (S11) and (S12) are established,

<1>식 (S2)에 있어서 P1 2=P2 2로 한 경우<1> When P 1 2 =P 2 2 in formula (S2)

<2>식 (S3)에 있어서 P1 2=P2 2로 한 경우<2> When P 1 2 =P 2 2 in formula (S3)

<3>식 (S4)에 있어서 P1 2=P2 2로 한 경우<3> When P 1 2 =P 2 2 in formula (S4)

<4>식 (S5)인 경우In case of <4> formula (S5)

<5>식 (S8)인 경우In case of <5> formula (S8)

의 연산을 실행할 때의 프리코딩 행렬 F를 이하의 어느 하나로 설정하는 경우를 생각한다.Consider a case where the precoding matrix F when performing the operation of is set to one of the following.

Figure 112022067201756-pat00166
Figure 112022067201756-pat00166

또는,or,

Figure 112022067201756-pat00167
Figure 112022067201756-pat00167

또는,or,

Figure 112022067201756-pat00168
Figure 112022067201756-pat00168

또는,or,

Figure 112022067201756-pat00169
Figure 112022067201756-pat00169

또, 식 (S127), 식 (S129)에 있어서 β는 실수라도 좋고 허수라도 좋다. 단, β는 0(제로)은 아니다.In the formulas (S127) and (S129), β may be either a real number or an imaginary number. However, β is not 0 (zero).

이때, 수신장치가 양호한 데이터의 수신 품질을 얻기 위한 θ의 값에 대해 생각한다.At this time, the receiving apparatus thinks about the value of ? for obtaining good data reception quality.

먼저, 식 (S2), 식 (S3), 식 (S4), 식 (S5), 식 (S8)에서의 신호 z1(t)(z1(i))에 주목하여, 수신장치가 양호한 데이터의 수신 품질을 얻기 위한 θ의 값으로 이하가 있다.First, paying attention to the signals z 1 (t) (z 1 (i)) in the formulas (S2), (S3), (S4), (S5), and (S8), the receiving device can provide good data The values of θ for obtaining the reception quality of are as follows.

Figure 112022067201756-pat00170
Figure 112022067201756-pat00170

또는,or,

Figure 112022067201756-pat00171
Figure 112022067201756-pat00171

또는,or,

Figure 112022067201756-pat00172
Figure 112022067201756-pat00172

또는,or,

Figure 112022067201756-pat00173
Figure 112022067201756-pat00173

또, 식 (S131), 식 (S132), 식 (S133), 식 (S134)에 있어서 tan-1(x)는 역삼각함수(inverse trigonometric function)(삼각함수의 정의역을 적당하게 제한한 것의 역함수)이며,Also, in formulas (S131), (S132), (S133), and (S134), tan-1(x) is an inverse trigonometric function (the inverse function of a trigonometric function having an appropriately limited domain). ) and

Figure 112022067201756-pat00174
Figure 112022067201756-pat00174

이 된다. 또, 「tan-1(x)」는 「Tan-1(x)」, 「arctan(x)」, 「Arctan(x)」로 기재해도 좋다. 그리고 N은 정수로 한다.becomes this Moreover, you may describe "tan-1(x)" as "Tan-1(x)", "arctan(x)", and "Arctan(x)". And N is an integer.

프리코딩 행렬 F를 식 (S127), 식 (S128), 식 (S129), 식 (S130)의 어느 하나로 설정하고, 식 (S131), 식 (S132), 식 (S133), 식 (S134)과 같이 θ를 설정한 경우, 앞에서 설명한 것과 같이 생각하면 (b0, 16, b1, 16, b2, 16, b3, 16, b0, 64, b1, 64, b2, 64, b3, 64, b4, 64, b5, 64)가 (0, 0, 0, 0, 0, 0, 0, 0, 0, 0)에 대응하는 신호점에서부터 (1, 1, 1, 1, 1, 1, 1, 1, 1, 1)에 대응하는 신호점의 구성 예 R1에서 설명한 신호 u1(t)(u1(i))에서의 동상 I-직교 Q평면의 신호점의 배치는 도 12와 같이 된다. 또, 도 12에 있어서 횡축은 I, 종축은 Q, 「●」이 신호점이 된다.Set the precoding matrix F to any one of formulas (S127), (S128), (S129), and (S130), and formulas (S131), (S132), (S133), and (S134) If θ is set in the same way, (b 0, 16 , b 1, 16 , b 2, 16 , b 3, 16 , b 0, 64, b 1, 64 , b 2, 64 , b 3, 64 , b 4, 64, b 5, 64 ) from the signal point corresponding to (0, 0, 0, 0, 0, 0, 0, 0, 0, 0) to (1, 1, 1, 1) , 1, 1, 1, 1, 1, 1) Arrangement of signal points in the in-phase I-orthogonal Q plane in the signal u 1 (t) (u 1 (i)) described in the configuration example R1 is as shown in FIG. 12 . In Fig. 12, the horizontal axis is I, the vertical axis is Q, and "-" is the signal point.

도 12로부터 알 수 있는 것과 같이 신호점은 겹치지 않으며, 1024개 존재하고 있는 것을 알 수 있다. 또, 동상 I-직교 Q 평면에서의 1024개의 신호점 중 가장 오른쪽의 가장 위, 가장 오른쪽의 가장 아래, 가장 오른쪽의 가장 위, 가장 왼쪽의 가장 아래의 4개를 제외한 1020개의 신호점에서의 가장 근접하는 다른 신호점과의 사이의 유클리드 거리가 서로 동일하게 되어 있다. 그러므로 수신장치에 있어서 높은 수신 품질을 얻을 수 있을 가능성이 크다.As can be seen from Fig. 12, it can be seen that the signal points do not overlap and there are 1024 signal points. In addition, among 1024 signal points in the in-phase I-orthogonal Q plane, the most of the 1020 signal points except for the rightmost top, rightmost bottom, rightmost top, and leftmost bottom 4 Euclidean distances between adjacent signal points are equal to each other. Therefore, there is a high possibility that high reception quality can be obtained in the receiving apparatus.

그리고 프리코딩 행렬 F를 식 (S127), 식 (S128), 식 (S129), 식 (S130)의 어느 하나로 설정하고, 식 (S131), 식 (S132), 식 (S133), 식 (S134)과 같이 θ를 설정한 경우, 앞에서 설명한 것과 같이 생각하면 (b0, 16, b1, 16, b2, 16, b3, 16, b0, 64, b1, 64, b2, 64, b3, 64, b4, 64, b5, 64)가 (0, 0, 0, 0, 0, 0, 0, 0, 0, 0)에 대응하는 신호점에서부터 (1, 1, 1, 1, 1, 1, 1, 1, 1, 1)에 대응하는 구성 예 R1에서 설명한 신호 u2(t)(u2(i))에서의 동상 I-직교 Q평면의 신호점의 배치는 도 13과 같이 된다. 또, 도 13에 있어서 횡축은 I, 종축은 Q, 「●」이 신호점이 된다.And set the precoding matrix F to any one of Equation (S127), Equation (S128), Equation (S129), Equation (S130), Equation (S131), Equation (S132), Equation (S133), Equation (S134) When θ is set as shown above, (b 0, 16 , b 1, 16 , b 2, 16 , b 3, 16 , b 0, 64, b 1, 64 , b 2, 64 , b 3, 64 , b 4, 64, b 5, 64 ) from the signal point corresponding to (0, 0, 0, 0, 0, 0, 0, 0, 0, 0) to (1, 1, 1, The arrangement of the signal points in the in-phase I-orthogonal Q plane in the signal u 2 (t) (u 2 (i)) described in the configuration example R1 corresponding to 1, 1, 1, 1, 1, 1, 1) is shown in Fig. 13 and so on. Moreover, in FIG. 13, the horizontal axis|shaft is I, the vertical axis|shaft is Q, and "-" is a signal point.

도 13으로부터 알 수 있는 것과 같이 신호점은 겹치지 않으며, 1024개 존재하고 있는 것을 알 수 있다. 그러므로 수신장치에 있어서 높은 수신 품질을 얻을 수 있을 가능성이 크다.As can be seen from Fig. 13, it can be seen that the signal points do not overlap and there are 1024 signal points. Therefore, there is a high possibility that high reception quality can be obtained in the receiving apparatus.

그리고 도 12의 1024개의 신호점의 최소 유클리드 거리를 D1로 하고, 도 13의 1024개의 신호점의 최소 유클리드 거리를 D2로 한다. 그러면, D1>D2가 성립한다. 따라서, 구성 예 R1로부터 식 (S2), 식 (S3), 식 (S4), 식 (S5), 식 (S8)에 있어서 Q1≠Q2인 경우, Q1>Q2가 성립하면 좋게 된다.In addition, the minimum Euclidean distance of 1024 signal points of FIG. 12 is D 1 , and the minimum Euclidean distance of 1024 signal points of FIG. 13 is D 2 . Then, D 1 >D 2 holds. Therefore, in the case of Q 1 ≠ Q 2 in the formulas (S2), (S3), (S4), (S5), and (S8) from the structural example R1, it is sufficient if Q 1 >Q 2 holds. .

(예 2-7)(Example 2-7)

앞에서 설명한 16QAM의 매핑 방법에서 기재한 계수 w16 및 앞에서 설명한 64QAM의 매핑 방법에서 기재한 계수 w64에 관해서 식 (S11) 및 식 (S12)이 성립하고,Equations (S11) and (S12) are established with respect to the coefficient w 16 described in the 16QAM mapping method described above and the coefficient w 64 described in the 64QAM mapping method described above,

<1>식 (S2)에 있어서 P1 2=P2 2로 한 경우<1> When P 1 2 =P 2 2 in formula (S2)

<2>식 (S3)에 있어서 P1 2=P2 2로 한 경우<2> When P 1 2 =P 2 2 in formula (S3)

<3>식 (S4)에 있어서 P1 2=P2 2로 한 경우<3> When P 1 2 =P 2 2 in formula (S4)

<4>식 (S5)인 경우In case of <4> formula (S5)

<5>식 (S8)인 경우In case of <5> formula (S8)

의 연산을 실행할 때의 프리코딩 행렬 F를 이하의 어느 하나로 설정하는 경우를 생각한다.Consider a case where the precoding matrix F when performing the operation of is set to one of the following.

Figure 112022067201756-pat00175
Figure 112022067201756-pat00175

또는,or,

Figure 112022067201756-pat00176
Figure 112022067201756-pat00176

또는,or,

Figure 112022067201756-pat00177
Figure 112022067201756-pat00177

또는,or,

Figure 112022067201756-pat00178
Figure 112022067201756-pat00178

또, 식 (S136), 식 (S137), 식 (S138), 식 (S139)에 있어서 α는 실수라도 좋고 허수라도 좋으며, β는 실수라도 좋고 허수라도 좋다. 단, α는 0(제로)은 아니다. 그리고 β도 0(제로)은 아니다.In the formulas (S136), (S137), (S138), and (S139), α may be a real number or an imaginary number, and β may be a real number or an imaginary number. However, α is not 0 (zero). And β is also not 0 (zero).

이때, 수신장치가 양호한 데이터의 수신 품질을 얻기 위한 α의 값에 대해 생각한다.At this time, the receiving apparatus thinks about the value of α for obtaining good data reception quality.

식 (S2), 식 (S3), 식 (S4), 식 (S5), 식 (S8)에서의 신호 z1(t)(z1(i))에 주목하여, 수신장치가 양호한 데이터의 수신 품질을 얻기 위한 α의 값으로 이하가 있다.Paying attention to the signals z 1 (t) (z 1 (i)) in the formulas (S2), (S3), (S4), (S5), and (S8), the receiving apparatus receives good data The values of α for obtaining quality are as follows.

α가 실수일 때:When α is a real number:

Figure 112022067201756-pat00179
Figure 112022067201756-pat00179

또는,or,

Figure 112022067201756-pat00180
Figure 112022067201756-pat00180

α가 허수 때:When α is an imaginary number:

Figure 112022067201756-pat00181
Figure 112022067201756-pat00181

또는,or,

Figure 112022067201756-pat00182
Figure 112022067201756-pat00182

프리코딩 행렬 F를 식 (S136), 식 (S137), 식 (S138), 식 (S139)의 어느 하나로 설정하고, 식 (S140), 식 (S141), 식 (S142), 식 (S143)과 같이 α를 설정한 경우, 앞에서 설명한 것과 같이 생각하면 (b0, 16, b1, 16, b2, 16, b3, 16, b0, 64, b1, 64, b2, 64, b3, 64, b4, 64, b5, 64)가 (0, 0, 0, 0, 0, 0, 0, 0, 0, 0)에 대응하는 신호점에서부터 (1, 1, 1, 1, 1, 1, 1, 1, 1, 1)에 대응하는 신호점의 구성 예 R1에서 설명한 신호 u1(t)(u1(i))에서의 동상 I-직교 Q평면의 신호점의 배치는 도 14와 같이 된다. 또, 도 14에 있어서 횡축은 I, 종축은 Q, 「●」이 신호점이 된다.Set the precoding matrix F to any one of formulas (S136), (S137), (S138), and (S139), and formulas (S140), (S141), (S142), and (S143) If α is set in the same way as described above, (b 0, 16 , b 1, 16 , b 2, 16 , b 3, 16 , b 0, 64, b 1, 64 , b 2, 64 , b 3, 64 , b 4, 64, b 5, 64 ) from the signal point corresponding to (0, 0, 0, 0, 0, 0, 0, 0, 0, 0) to (1, 1, 1, 1) , 1, 1, 1, 1, 1, 1) Arrangement of signal points in the in-phase I-orthogonal Q plane in the signal u 1 (t) (u 1 (i)) described in the configuration example R1 is as shown in FIG. 14 . Moreover, in FIG. 14, the horizontal axis|shaft is I, the vertical axis|shaft is Q, and "-" is a signal point.

도 14로부터 알 수 있는 것과 같이 신호점은 겹치지 않으며, 1024개 존재하고 있는 것을 알 수 있다. 또, 동상 I-직교 Q 평면에서의 1024개의 신호점 중 가장 오른쪽의 가장 위, 가장 오른쪽의 가장 아래, 가장 오른쪽의 가장 위, 가장 왼쪽의 가장 아래의 4개를 제외한 1020개의 신호점에서의 가장 근접하는 다른 신호점과의 사이의 유클리드 거리가 서로 동일하게 되어 있다. 그러므로 수신장치에 있어서 높은 수신 품질을 얻을 수 있을 가능성이 크다.As can be seen from FIG. 14 , the signal points do not overlap, and it can be seen that there are 1024 signal points. In addition, among 1024 signal points in the in-phase I-orthogonal Q plane, the most of the 1020 signal points except for the rightmost top, rightmost bottom, rightmost top, and leftmost bottom 4 Euclidean distances between adjacent signal points are equal to each other. Therefore, there is a high possibility that high reception quality can be obtained in the receiving apparatus.

그리고 프리코딩 행렬 F를 식 (S136), 식 (S137), 식 (S138), 식 (S139)의 어느 하나로 설정하고, 식 (S140), 식 (S141), 식 (S142), 식 (S143)과 같이 α를 설정한 경우, 앞에서 설명한 것과 같이 생각하면 (b0, 16, b1, 16, b2, 16, b3, 16, b0, 64, b1, 64, b2, 64, b3, 64, b4, 64, b5, 64)가 (0, 0, 0, 0, 0, 0, 0, 0, 0, 0)에 대응하는 신호점에서부터 (1, 1, 1, 1, 1, 1, 1, 1, 1, 1)에 대응하는 구성 예 R1에서 설명한 신호 u2(t)(u2(i))에서의 동상 I-직교 Q평면의 신호점의 배치는 도 15와 같이 된다. 또, 도 15에 있어서 횡축은 I, 종축은 Q, 「●」이 신호점이 된다.And set the precoding matrix F to any one of Equation (S136), Equation (S137), Equation (S138), Equation (S139), Equation (S140), Equation (S141), Equation (S142), Equation (S143) When α is set as shown above, (b 0, 16 , b 1, 16 , b 2, 16 , b 3, 16 , b 0, 64, b 1, 64 , b 2, 64 , b 3, 64 , b 4, 64, b 5, 64 ) from the signal point corresponding to (0, 0, 0, 0, 0, 0, 0, 0, 0, 0) to (1, 1, 1, The arrangement of the signal points in the in-phase I-orthogonal Q plane in the signal u 2 (t) (u 2 (i)) described in the configuration example R1 corresponding to 1, 1, 1, 1, 1, 1, 1) is shown in Fig. like 15. In Fig. 15, the horizontal axis is I, the vertical axis is Q, and "-" is the signal point.

도 15로부터 알 수 있는 것과 같이 신호점은 겹치지 않으며, 1024개 존재하고 있는 것을 알 수 있다. 그러므로 수신장치에 있어서 높은 수신 품질을 얻을 수 있을 가능성이 크다.As can be seen from Fig. 15, it can be seen that the signal points do not overlap and there are 1024 signal points. Therefore, there is a high possibility that high reception quality can be obtained in the receiving apparatus.

그리고 도 14의 1024개의 신호점의 최소 유클리드 거리를 D1로 하고, 도 15의 1024개의 신호점의 최소 유클리드 거리를 D2로 한다. 그러면, D1>D2가 성립한다. 따라서, 구성 예 R1로부터 식 (S2), 식 (S3), 식 (S4), 식 (S5), 식 (S8)에 있어서 Q1≠Q2인 경우, Q1>Q2가 성립하면 좋게 된다.In addition, the minimum Euclidean distance of 1024 signal points of FIG. 14 is D 1 , and the minimum Euclidean distance of 1024 signal points of FIG. 15 is D 2 . Then, D 1 >D 2 holds. Therefore, in the case of Q 1 ≠ Q 2 in the formulas (S2), (S3), (S4), (S5), and (S8) from the structural example R1, it is sufficient if Q 1 >Q 2 holds. .

(예 2-8)(Example 2-8)

다음에, 앞에서 설명한 16QAM의 매핑 방법에서 기재한 계수 w16 및 앞에서 설명한 64QAM의 매핑 방법에서 기재한 계수 w64에 관해서 식 (S11) 및 식 (S12)이 성립하고,Next, with respect to the coefficient w 16 described in the 16QAM mapping method described above and the coefficient w 64 described in the 64QAM mapping method described above, equations (S11) and (S12) are established,

<1>식 (S2)에 있어서 P1 2=P2 2로 한 경우<1> When P 1 2 =P 2 2 in formula (S2)

<2>식 (S3)에 있어서 P1 2=P2 2로 한 경우<2> When P 1 2 =P 2 2 in formula (S3)

<3>식 (S4)에 있어서 P1 2=P2 2로 한 경우<3> When P 1 2 =P 2 2 in formula (S4)

<4>식 (S5)인 경우In case of <4> formula (S5)

<5>식 (S8)인 경우In case of <5> formula (S8)

의 연산을 실행할 때의 프리코딩 행렬 F를 이하의 어느 하나로 설정하는 경우를 생각한다.Consider a case where the precoding matrix F when performing the operation of is set to one of the following.

Figure 112022067201756-pat00183
Figure 112022067201756-pat00183

또는,or,

Figure 112022067201756-pat00184
Figure 112022067201756-pat00184

또는,or,

Figure 112022067201756-pat00185
Figure 112022067201756-pat00185

또는,or,

Figure 112022067201756-pat00186
Figure 112022067201756-pat00186

또, 식 (S144), 식 (S146)에 있어서 β는 실수라도 좋고 허수라도 좋다. 단, β는 0(제로)은 아니다.In the formulas (S144) and (S146), β may be either a real number or an imaginary number. However, β is not 0 (zero).

이때, 수신장치가 양호한 데이터의 수신 품질을 얻기 위한 θ의 값에 대해 생각한다.At this time, the receiving apparatus thinks about the value of ? for obtaining good data reception quality.

먼저, 식 (S2), 식 (S3), 식 (S4), 식 (S5), 식 (S8)에서의 신호 z1(t)(z1(i))에 주목하여, 수신장치가 양호한 데이터의 수신 품질을 얻기 위한 θ의 값으로 이하가 있다.First, paying attention to the signals z 1 (t) (z 1 (i)) in the formulas (S2), (S3), (S4), (S5), and (S8), the receiving device can provide good data The values of θ for obtaining the reception quality of are as follows.

Figure 112022067201756-pat00187
Figure 112022067201756-pat00187

또는,or,

Figure 112022067201756-pat00188
Figure 112022067201756-pat00188

또는,or,

Figure 112022067201756-pat00189
Figure 112022067201756-pat00189

또는,or,

Figure 112022067201756-pat00190
Figure 112022067201756-pat00190

또, 식 (S148), 식 (S149), 식 (S150), 식 (S151)에 있어서 tan-1(x)는 역삼각함수(inverse trigonometric function)(삼각함수의 정의역을 적당하게 제한한 것의 역함수)이며,Also, in formulas (S148), (S149), (S150), and (S151), tan-1(x) is an inverse trigonometric function (the inverse function of an inverse trigonometric function that appropriately limits the domain of the trigonometric function) ) and

Figure 112022067201756-pat00191
Figure 112022067201756-pat00191

이 된다. 또, 「tan-1(x)」는 「Tan-1(x)」, 「arctan(x)」, 「Arctan(x)」로 기재해도 좋다. 그리고 N은 정수로 한다.becomes this Moreover, you may describe "tan-1(x)" as "Tan-1(x)", "arctan(x)", and "Arctan(x)". And N is an integer.

프리코딩 행렬 F를 식 (S144), 식 (S145), 식 (S146), 식 (S147)의 어느 하나로 설정하고, 식 (S148), 식 (S149), 식 (S150), 식 (S151)과 같이 θ를 설정한 경우, 앞에서 설명한 것과 같이 생각하면 (b0, 16, b1, 16, b2, 16, b3, 16, b0, 64, b1, 64, b2, 64, b3, 64, b4, 64, b5, 64)가 (0, 0, 0, 0, 0, 0, 0, 0, 0, 0)에 대응하는 신호점에서부터 (1, 1, 1, 1, 1, 1, 1, 1, 1, 1)에 대응하는 신호점의 구성 예 R1에서 설명한 신호 u1(t)(u1(i))에서의 동상 I-직교 Q평면의 신호점의 배치는 도 14와 같이 된다. 또, 도 14에 있어서 횡축은 I, 종축은 Q, 「●」이 신호점이 된다.Set the precoding matrix F to any one of formulas (S144), (S145), (S146), and (S147), and formulas (S148), (S149), (S150), and (S151) If θ is set in the same way, (b 0, 16 , b 1, 16 , b 2, 16 , b 3, 16 , b 0, 64, b 1, 64 , b 2, 64 , b 3, 64 , b 4, 64, b 5, 64 ) from the signal point corresponding to (0, 0, 0, 0, 0, 0, 0, 0, 0, 0) to (1, 1, 1, 1) , 1, 1, 1, 1, 1, 1) Arrangement of signal points in the in-phase I-orthogonal Q plane in the signal u 1 (t) (u 1 (i)) described in the configuration example R1 is as shown in FIG. 14 . Moreover, in FIG. 14, the horizontal axis|shaft is I, the vertical axis|shaft is Q, and "-" is a signal point.

도 14로부터 알 수 있는 것과 같이 신호점은 겹치지 않으며, 1024개 존재하고 있는 것을 알 수 있다. 또, 동상 I-직교 Q 평면에서의 1024개의 신호점 중 가장 오른쪽의 가장 위, 가장 오른쪽의 가장 아래, 가장 오른쪽의 가장 위, 가장 왼쪽의 가장 아래의 4개를 제외한 1020개의 신호점에서의 가장 근접하는 다른 신호점과의 사이의 유클리드 거리가 서로 동일하게 되어 있다. 그러므로 수신장치에 있어서 높은 수신 품질을 얻을 수 있을 가능성이 크다.As can be seen from FIG. 14 , the signal points do not overlap, and it can be seen that there are 1024 signal points. In addition, among 1024 signal points in the in-phase I-orthogonal Q plane, the most of the 1020 signal points except for the rightmost top, rightmost bottom, rightmost top, and leftmost bottom 4 Euclidean distances between adjacent signal points are equal to each other. Therefore, there is a high possibility that high reception quality can be obtained in the receiving apparatus.

그리고 프리코딩 행렬 F를 식 (S144), 식 (S145), 식 (S146), 식 (S147)의 어느 하나로 설정하고, 식 (S148), 식 (S149), 식 (S150), 식 (S151)과 같이 θ를 설정한 경우, 앞에서 설명한 것과 같이 생각하면 (b0, 16, b1, 16, b2, 16, b3, 16, b0, 64, b1, 64, b2, 64, b3, 64, b4, 64, b5, 64)가 (0, 0, 0, 0, 0, 0, 0, 0, 0, 0)에 대응하는 신호점에서부터 (1, 1, 1, 1, 1, 1, 1, 1, 1, 1)에 대응하는 신호점의 구성 예 R1에서 설명한 신호 u2(t)(u2(i))에서의 동상 I-직교 Q평면의 신호점의 배치는 도 15와 같이 된다.And set the precoding matrix F to any one of Equation (S144), Equation (S145), Equation (S146), Equation (S147), Equation (S148), Equation (S149), Equation (S150), Equation (S151) When θ is set as shown above, (b 0, 16 , b 1, 16 , b 2, 16 , b 3, 16 , b 0, 64, b 1, 64 , b 2, 64 , b 3, 64 , b 4, 64, b 5, 64 ) from the signal point corresponding to (0, 0, 0, 0, 0, 0, 0, 0, 0, 0) to (1, 1, 1, 1, 1, 1, 1, 1, 1, 1) of the signal point of the in-phase I-orthogonal Q plane in the signal u 2 (t) (u 2 (i)) described in the configuration example R1 The arrangement is as shown in FIG. 15 .

또, 도 15에 있어서 횡축은 I, 종축은 Q, 「●」이 신호점이 된다.In Fig. 15, the horizontal axis is I, the vertical axis is Q, and "-" is the signal point.

도 15로부터 알 수 있는 것과 같이 신호점은 겹치지 않으며, 1024개 존재하고 있는 것을 알 수 있다. 그러므로 수신장치에 있어서 높은 수신 품질을 얻을 수 있을 가능성이 크다.As can be seen from Fig. 15, it can be seen that the signal points do not overlap and there are 1024 signal points. Therefore, there is a high possibility that high reception quality can be obtained in the receiving apparatus.

그리고 도 14의 1024개의 신호점의 최소 유클리드 거리를 D1로 하고, 도 15의 1024개의 신호점의 최소 유클리드 거리를 D2로 한다. 그러면, D1>D2가 성립한다. 따라서, 구성 예 R1로부터 식 (S2), 식 (S3), 식 (S4), 식 (S5), 식 (S8)에 있어서 Q1≠Q2인 경우, Q1>Q2가 성립하면 좋게 된다.In addition, the minimum Euclidean distance of 1024 signal points of FIG. 14 is D 1 , and the minimum Euclidean distance of 1024 signal points of FIG. 15 is D 2 . Then, D 1 >D 2 holds. Therefore, in the case of Q 1 ≠ Q 2 in the formulas (S2), (S3), (S4), (S5), and (S8) from the structural example R1, it is sufficient if Q 1 >Q 2 holds. .

(예 2-보충)(Example 2 - Supplement)

(예 2-1)~(예 2-8)에서는 높은 데이터의 수신 품질을 얻을 수 있을 가능성이 있는 α의 값의 예 및 θ의 값의 예를 나타내었으나, α의 값 및 θ의 값은 이들 값이 아니라도, 구성 예 R1에 나타낸 조건을 만족함으로써 높은 데이터의 수신 품질을 얻을 수 있다.In (Example 2-1) to (Example 2-8), examples of values of α and examples of values of θ that are likely to obtain high data reception quality are shown, but the values of α and θ are Even if it is not a value, high data reception quality can be obtained by satisfying the condition shown in the configuration example R1.

(예 3)(Example 3)

이하에서는 도 5에서부터 도 7의 매핑부(504)에 있어서 s1(t)(s1(i))를 얻기 위한 변조방식을 64QAM으로 하고, s2(t)(s2(i))를 얻기 위한 변조방식을 256QAM으로 하며, 예를 들어 식 (S2), 식 (S3), 식 (S4), 식 (S5), 식 (S8)의 어느 프리코딩 및/또는 파워 변경을 실행한 때의 프리코딩 행렬(F)의 구성과 파워 변경에 관한 조건의 예에 대해 설명한다.Hereinafter, in the mapping unit 504 of FIGS. 5 to 7, the modulation method for obtaining s 1 (t) (s 1 (i)) is 64QAM, and s 2 (t) (s 2 (i)) is When the modulation method to obtain is 256QAM, for example, when any precoding and/or power change of Equation (S2), Equation (S3), Equation (S4), Equation (S5), Equation (S8) is executed, An example of the configuration of the precoding matrix F and the conditions for power change will be described.

먼저, 64QAM의 매핑 방법에 대해 설명한다. 도 11은 동상 I-직교 Q 평면에서의 64QAM의 신호점 배치의 예를 나타내고 있다. 또, 도 11에 있어서 64개의 ○이 64QAM의 신호점이며, 횡축은 I, 종축은 Q가 된다.First, a mapping method of 64QAM will be described. 11 shows an example of the arrangement of the signal points of 64QAM in the in-phase I-orthogonal Q plane. Moreover, in Fig. 11, 64 ? denotes a 64QAM signal point, and the horizontal axis denotes I and the vertical axis denotes Q.

64QAM의 64개의 신호점(도 11의 「○」이 신호점이다)의 동상 I-직교 Q 평면에서의 각각의 좌표는,The respective coordinates of 64 signal points of 64QAM (“○” in FIG. 11 are signal points) in the in-phase I-orthogonal Q plane are,

(7w64, 7w64), (7w64, 5w64), (7w64, 3w64), (7w64, w64), (7w64,-w64), (7w64,-3w64), (7w64,-5w64), (7w64,-7w64)(7w 64 , 7w 64 ), (7w 64 , 5w 64 ), (7w 64 , 3w 64 ), (7w 64 , w 64 ), (7w 64 ,-w 64 ), (7w 64 ,-3w 64 ), (7w 64 ,-5w 64 ), (7w 64 ,-7w 64 )

(5w64, 7w64), (5w64, 5w64), (5w64, 3w64), (5w64, w64), (5w64,-wv), (5w64,-3wv), (5w64,-5w64), (5w64,-7w64)(5w 64 , 7w 64 ), (5w 64 , 5w 64 ), (5w 64 , 3w 64 ), (5w 64 , w 64 ), (5w 64 ,-wv), (5w 64 ,-3wv), (5w 64 ,-5w 64 ), (5w 64 ,-7w 64 )

(3w64, 7w64), (3w64, 5w64), (3w64, 3w64), (3w64, w64), (3w64,-w64), (3w64,-3wv), (3w64,-5w64), (3w64,-7w64)(3w 64 , 7w 64 ), (3w 64 , 5w 64 ), (3w 64 , 3w 64 ), (3w 64 , w 64 ), (3w 64 ,-w 64 ), (3w 64 ,-3wv), ( 3w 64 ,-5w 64 ), (3w 64 ,-7w 64 )

(w64, 7w64), (w64, 5w64), (w64, 3w64), (w64, w64), (w64,-w64), (w64,-3w64), (w64,-5w64), (w64,-7w64)(w 64 , 7w 64 ), (w 64 , 5w 64 ), (w 64 , 3w 64 ), (w 64 , w 64 ), (w 64 ,-w 64 ), (w 64 ,-3w 64 ), (w 64 ,-5w 64 ), (w 64 ,-7w 64 )

(-w64, 7w64), (-w64, 5w64), (-w64, 3w64), (-w64, w64), (-w64,-w64), (-w64,-3w64), (-w64,-5w64), (-w64,-7w64)(-w 64 , 7w 64 ), (-w 64 , 5w 64 ), (-w 64 , 3w 64 ), (-w 64 , w 64 ), (-w 64 ,-w 64 ), (-w 64 ) ,-3w 64 ), (-w 64 ,-5w 64 ), (-w 64 ,-7w 64 )

(-3w64, 7w64), (-3w64, 5w64), (-3w64, 3w64), (-3w64, w64), (-3w64,-w64), (-3w64,-3w64), (-3w64,-5w64), (-3w64,-7w64)(-3w 64 , 7w 64 ), (-3w 64 , 5w 64 ), (-3w 64 , 3w 64 ), (-3w 64 , w 64 ), (-3w 64 ,-w 64 ), (-3w 64 ) ,-3w 64 ), (-3w 64 ,-5w 64 ), (-3w 64 ,-7w 64 )

(-5w64, 7w64), (-5w64, 5w64), (-5w64, 3w64), (-5w64, w64), (-5w64,-w64), (-5w64,-3w64), (-5w64,-5w64), (-5w64,-7w64)(-5w 64 , 7w 64 ), (-5w 64 , 5w 64 ), (-5w 64 , 3w 64 ), (-5w 64 , w 64 ), (-5w 64 ,-w 64 ), (-5w 64 ) ,-3w 64 ), (-5w 64 ,-5w 64 ), (-5w 64 ,-7w 64 )

(-7w64, 7w64), (-7w64, 5w64), (-7w64, 3w64), (-7w64, w64), (-7w64,-w64), (-7w64,-3w64), (-7w64,-5w64), (-7w64,-7w64)(-7w 64 , 7w 64 ), (-7w 64 , 5w 64 ), (-7w 64 , 3w 64 ), (-7w 64 , w 64 ), (-7w 64 ,-w 64 ), (-7w 64 ) ,-3w 64 ), (-7w 64 ,-5w 64 ), (-7w 64 ,-7w 64 )

가 된다(w64는 0보다 큰 실수가 된다).(w 64 is a real number greater than 0).

여기서, 송신하는 비트(입력 비트)를 b0, b1, b2, b3, b4, b5로 한다. 예를 들어 송신하는 비트가 (b0, b1, b2, b3, b4, b5)=(0, 0, 0, 0, 0, 0)인 경우, 도 11에서의 신호점 1101에 매핑 되며, 매핑 후의 베이스밴드신호의 동상성분을 I, 직교성분을 Q로 하면 (I, Q)=(7w64, 7w64)가 된다.Here, the bits to be transmitted (input bits) are referred to as b0, b1, b2, b3, b4, and b5. For example, when the transmitted bit is (b0, b1, b2, b3, b4, b5) = (0, 0, 0, 0, 0, 0), it is mapped to the signal point 1101 in FIG. If the in-phase component of the baseband signal is I and the quadrature component is Q, (I, Q) = (7w 64 , 7w 64 ).

즉, 송신하는 비트(b0, b1, b2, b3, b4, b5)에 의거하여 (64QAM일 때의) 매핑 후의 베이스밴드신호의 동상성분 I, 직교성분 Q가 결정된다. 또, b0, b1, b2, b3, b4, b5의 세트 (000000~111111)와 신호점의 좌표의 관계의 일례는 도 11과 같다. 64QAM의 64개의 신호점(도 11의 「○」)(7w64, 7w64), (7w64, 5w64), (7w64, 3w64), (7w64, w64), (7w64,-w64), (7w64,-3w64), (7w64,-5w64), (7w64,-7w64)That is, the in-phase component I and the quadrature component Q of the baseband signal after mapping (in the case of 64QAM) are determined based on the transmitted bits (b0, b1, b2, b3, b4, b5). In addition, an example of the relationship between the set (000000-111111) of b0, b1, b2, b3, b4, b5, and the coordinate of a signal point is as shown in FIG. 64 signal points of 64QAM (“○” in FIG. 11) (7w 64 , 7w 64 ), (7w 64 , 5w 64 ), (7w 64 , 3w 64 ), (7w 64 , w 64 ), (7w 64 , -w 64 ), (7w 64 ,-3w 64 ), (7w 64 ,-5w 64 ), (7w 64 ,-7w 64 )

(5w64, 7w64), (5w64, 5w64), (5w64, 3w64), (5w64, w64), (5w64,-wv), (5w64,-3wv), (5w64,-5w64), (5w64,-7w64)(5w 64 , 7w 64 ), (5w 64 , 5w 64 ), (5w 64 , 3w 64 ), (5w 64 , w 64 ), (5w 64 ,-wv), (5w 64 ,-3wv), (5w 64 ,-5w 64 ), (5w 64 ,-7w 64 )

(3w64, 7w64), (3w64, 5w64), (3w64, 3w64), (3w64, w64), (3w64,-w64), (3w64,-3wv), (3w64,-5w64), (3w64,-7w64)(3w 64 , 7w 64 ), (3w 64 , 5w 64 ), (3w 64 , 3w 64 ), (3w 64 , w 64 ), (3w 64 ,-w 64 ), (3w 64 ,-3wv), ( 3w 64 ,-5w 64 ), (3w 64 ,-7w 64 )

(w64, 7w64), (w64, 5w64), (w64, 3w64), (w64, w64), (w64,-w64), (w64,-3w64), (w64,-5w64), (w64,-7w64)(w 64 , 7w 64 ), (w 64 , 5w 64 ), (w 64 , 3w 64 ), (w 64 , w 64 ), (w 64 ,-w 64 ), (w 64 ,-3w 64 ), (w 64 ,-5w 64 ), (w 64 ,-7w 64 )

(-w64, 7w64), (-w64, 5w64), (-w64, 3w64), (-w64, w64), (-w64,-w64), (-w64,-3w64), (-w64,-5w64), (-w64,-7w64)(-w 64 , 7w 64 ), (-w 64 , 5w 64 ), (-w 64 , 3w 64 ), (-w 64 , w 64 ), (-w 64 ,-w 64 ), (-w 64 ) ,-3w 64 ), (-w 64 ,-5w 64 ), (-w 64 ,-7w 64 )

(-3w64, 7w64), (-3w64, 5w64), (-3w64, 3w64), (-3w64, w64), (-3w64,-w64), (-3w64,-3w64), (-3w64,-5w64), (-3w64,-7w64)(-3w 64 , 7w 64 ), (-3w 64 , 5w 64 ), (-3w 64 , 3w 64 ), (-3w 64 , w 64 ), (-3w 64 ,-w 64 ), (-3w 64 ) ,-3w 64 ), (-3w 64 ,-5w 64 ), (-3w 64 ,-7w 64 )

(-5w64, 7w64), (-5w64, 5w64), (-5w64, 3w64), (-5w64, w64), (-5w64,-w64), (-5w64,-3w64), (-5w64,-5w64), (-5w64,-7w64)(-5w 64 , 7w 64 ), (-5w 64 , 5w 64 ), (-5w 64 , 3w 64 ), (-5w 64 , w 64 ), (-5w 64 ,-w 64 ), (-5w 64 ) ,-3w 64 ), (-5w 64 ,-5w 64 ), (-5w 64 ,-7w 64 )

(-7w64, 7w64), (-7w64, 5w64), (-7w64, 3w64), (-7w64, w64), (-7w64,-w64), (-7w64,-3w64), (-7w64,-5w64), (-7w64,-7w64)의 바로 아래에 b0, b1, b2, b3, b4, b5의 세트 000000~111111의 값을 나타내고 있다. b0, b1, b2, b3, b4, b5의 세트 000000~111111의 바로 위의 신호점(「○」)의 동상 I-직교 Q 평면에서의 각각의 좌표가 매핑 후의 베이스밴드신호의 동상성분 I 및 직교성분 Q가 된다. 또, 64QAM일 때의 b0, b1, b2, b3, b4, b5의 세트 (000000~111111)와 신호점의 좌표의 관계는 도 11에 한정되는 것은 아니다. 그리고 (64QAM일 때의) 매핑 후의 베이스밴드신호의 동상성분 I, 직교성분 Q를 복소 표현한 값이 도 5에서부터 도 7의 베이스밴드신호(s1(t) 또는 s2(t))가 된다.(-7w 64 , 7w 64 ), (-7w 64 , 5w 64 ), (-7w 64 , 3w 64 ), (-7w 64 , w 64 ), (-7w 64 ,-w 64 ), (-7w 64 ) ,-3w 64 ), (-7w 64 , -5w 64 ), (-7w 64 , -7w 64 ), the sets b0, b1, b2, b3, b4, b5 set values from 000000 to 111111 are shown. . Each coordinate in the in-phase I- orthogonal Q plane of the signal point (“○”) immediately above the sets 000000 to 111111 of b0, b1, b2, b3, b4, b5 is the in-phase component I and It becomes the orthogonal component Q. Note that the relationship between the sets of b0, b1, b2, b3, b4, and b5 (000000 to 111111) and the coordinates of the signal points in 64QAM is not limited to FIG. 11 . In addition, values obtained by complex representations of the in-phase component I and the quadrature component Q of the baseband signal after mapping (in the case of 64QAM) become the baseband signals s 1 (t) or s 2 (t) of FIGS. 5 to 7 .

256QAM의 매핑 방법에 대해 설명한다. 도 20은 동상 I-직교 Q 평면에서의 256QAM의 신호점 배치의 예를 나타내고 있다. 또, 도 20에 있어서 256개의 ○이 256QAM의 신호점이다.A mapping method of 256QAM will be described. 20 shows an example of 256QAM signal point arrangement in the in-phase I-orthogonal Q plane. In addition, in Fig. 20, 256 ? denote 256QAM signal points.

256QAM의 256개의 신호점(도 20의 「○」이 신호점이다)의 동상 I-직교 Q 평면에서의 각각의 좌표는,The respective coordinates of the 256 signal points of 256QAM (“○” in FIG. 20 is the signal point) in the in-phase I-orthogonal Q plane are,

(15w256, 15w256), (15w256, 13w256), (15w256, 11w256), (15w256, 9w256), (15w256, 7w256), (15w256, 5w256), (15w256, 3w256), (15w256, w256), (15w256,-15w256), (15w256,-13w256), (15w256,-11w256), (15w256,-9w256), (15w256,-7w256), (15w256,-5w256), (15w256,-3w256), (15w256,-w256),(15w 256 , 15w 256 ), (15w 256 , 13w 256 ), (15w 256 , 11w 256 ), (15w 256 , 9w 256 ), (15w 256 , 7w 256 ), (15w 256 , 5w 256 ), (15w 256 , 3w 256 ), (15w 256 , w 256 ), (15w 256 ,-15w 256 ), (15w 256 ,-13w 256 ), (15w 256 ,-11w 256 ), (15w 256 ,-9w 256 ), (15w 256 ,-7w 256 ), (15w 256 ,-5w 256 ), (15w 256 ,-3w 256 ), (15w 256 ,-w 256 ),

(13w256, 15w256), (13w256, 13w256), (13w256, 11w256), (13w256, 9w256), (13w256, 7w256), (13w256, 5w256), (13wv, 3w256), (13w256, w256), (13w256,-15w256), (13w256,-13w256), (13w256,-11w256), (13w256,-9w256), (13w256,-7w256), (13w256,-5w256), (13w256,-3w256), (13w256,-w256),(13w 256 , 15w 256 ), (13w 256 , 13w 256 ), (13w 256 , 11w 256 ), (13w 256 , 9w 256 ), (13w 256 , 7w 256 ), (13w 256 , 5w 256 ), (13wv , 3w 256 ), (13w 256 , w 256 ), (13w 256 ,-15w 256 ), (13w 256 ,-13w 256 ), (13w 256 ,-11w 256 ), (13w 256 ,-9w 256 ), ( 13w 256 ,-7w 256 ), (13w 256 ,-5w 256 ), (13w 256 ,-3w 256 ), (13w 256 ,-w 256 ),

(11w256, 15w256), (11w256, 13w256), (11w256, 11w256), (11w256, 9w256), (11w256, 7w256), (11w256, 5w256), (11w256, 3w256), (11w256, w256), (11w256,-15w256), (11w256,-13w256), (11w256,-11w256), (11w256,-9w256), (11w256,-7w256), (11w256,-5w256), (11w256,-3w256), (11w256,-w256),(11w 256 , 15w 256 ), (11w 256 , 13w 256 ), (11w 256 , 11w 256 ), (11w 256 , 9w 256 ), (11w 256 , 7w 256 ), (11w 256 , 5w 256 ), (11w 256 , 3w 256 ), (11w 256 , w 256 ), (11w 256 ,-15w 256 ), (11w 256 ,-13w 256 ), (11w 256 ,-11w 256 ), (11w 256 ,-9w 256 ), (11w 256 ,-7w 256 ), (11w 256 ,-5w 256 ), (11w 256 ,-3w 256 ), (11w 256 ,-w 256 ),

(9w256, 15w256), (9w256, 13w256), (9w256, 11w256), (9w256, 9w256), (9w256, 7w256), (9w256, 5w256), (9w256, 3w256), (9w256, w256), (9w256,-15w256), (9w256,-13w256), (9w256,-11w256), (9w256,-9w256), (9w256,-7w256), (9w256,-5w256), (9w256,-3w256), (9w256,-w256),(9w 256 , 15w 256 ), (9w 256 , 13w 256 ), (9w 256 , 11w 256 ), (9w 256 , 9w 256 ), (9w 256 , 7w 256 ), (9w 256 , 5w 256 ), (9w 256 , 3w 256 ), (9w 256 , w 256 ), (9w 256 ,-15w 256 ), (9w 256 ,-13w 256 ), (9w 256 ,-11w 256 ), (9w 256 ,-9w 256 ), (9w 256 ,-7w 256 ), (9w 256 ,-5w 256 ), (9w 256 ,-3w 256 ), (9w 256 ,-w 256 ),

(7w256, 15w256), (7w256, 13w256), (7w256, 11w256), (7w256, 9w256), (7w256, 7w256), (7w256, 5w256), (7w256, 3w256), (7w256, w256), (7w256,-15w256), (7w256,-13w256), (7w256,-11w256), (7w256,-9w256), (7w256,-7w256), (7w256,-5w256), (7w256,-3w256), (7w256,-w256),(7w 256 , 15w 256 ), (7w 256 , 13w 256 ), (7w 256 , 11w 256 ), (7w 256 , 9w 256 ), (7w 256 , 7w 256 ), (7w 256 , 5w 256 ), (7w 256 , 3w 256 ), (7w 256 , w 256 ), (7w 256 ,-15w 256 ), (7w 256 ,-13w 256 ), (7w 256 ,-11w 256 ), (7w 256 ,-9w 256 ), (7w 256 ,-7w 256 ), (7w 256 ,-5w 256 ), (7w 256 ,-3w 256 ), (7w 256 ,-w 256 ),

(5w256, 15w256), (5w256, 13w256), (5w256, 11w256), (5w256, 9w256), (5w256, 7w256), (5w256, 5w256), (5w256, 3w256), (5w256, w256), (5w256,-15w256), (5w256,-13w256), (5w256,-11w256), (5w256,-9w256), (5w256,-7w256), (5w256,-5w256), (5w256,-3w256), (5w256,-w256),(5w 256 , 15w 256 ), (5w 256 , 13w 256 ), (5w 256 , 11w 256 ), (5w 256 , 9w 256 ), (5w 256 , 7w 256 ), (5w 256 , 5w 256 ), (5w 256 , 3w 256 ), (5w 256 , w 256 ), (5w 256 ,-15w 256 ), (5w 256 ,-13w 256 ), (5w 256 ,-11w 256 ), (5w 256 ,-9w 256 ), (5w 256 ,-7w 256 ), (5w 256 ,-5w 256 ), (5w 256 ,-3w 256 ), (5w 256 ,-w 256 ),

(3w256, 15w256), (3w256, 13w256), (3w256, 11w256), (3w256, 9w256), (3w256, 7w256), (3w256, 5w256), (3w256, 3w256), (3w256, w256), (3w256,-15w256), (3w256,-13w256), (3w256,-11w256), (3w256,-9w256), (3w256,-7w256), (3w256,-5w256), (3w256,-3w256), (3w256,-w256),(3w 256 , 15w 256 ), (3w 256 , 13w 256 ), (3w 256 , 11w 256 ), (3w 256 , 9w 256 ), (3w 256 , 7w 256 ), (3w 256 , 5w 256 ), (3w 256 , 3w 256 ), (3w 256 , w 256 ), (3w 256 ,-15w 256 ), (3w 256 ,-13w 256 ), (3w 256 ,-11w 256 ), (3w 256 ,-9w 256 ), (3w 256 ,-7w 256 ), (3w 256 ,-5w 256 ), (3w 256 ,-3w 256 ), (3w 256 ,-w 256 ),

(w256, 15w256), (w256, 13w256), (w256, 11w256), (w256, 9w256), (w256, 7w256), (w256, 5w256), (w256, 3w256), (w256, w256), (w256,-15w256), (w256,-13w256), (w256,-11w256), (w256,-9w256), (w256,-7w256), (w256,-5w256), (w256,-3w256), (w256,-w256),(w 256 , 15w 256 ), (w 256 , 13w 256 ), (w 256 , 11w 256 ), (w 256 , 9w 256 ), (w 256 , 7w 256 ), (w 256 , 5w 256 ), (w 256 , 3w 256 ), (w 256 , w 256 ), (w 256 ,-15w 256 ), (w 256 ,-13w 256 ), (w 256 ,-11w 256 ), (w 256 ,-9w 256 ), (w 256 ,-7w 256 ), (w 256 ,-5w 256 ), (w 256 ,-3w 256 ), (w 256 ,-w 256 ),

(-15w256, 15w256), (-15w256, 13w256), (-15w256, 11w256), (-15w256, 9w256), (-15w256, 7w256), (-15w256, 5w256), (-15w256, 3w256), (-15w256, w256), (-15w256,-15w256), (-15w256,-13w256), (-15w256,-11w256), (-15w256,-9w256), (-15w256,-7w256), (-15w256,-5w256), (-15w256,-3w256), (-15w256,-w256),(-15w 256 , 15w 256 ), (-15w 256 , 13w 256 ), (-15w 256 , 11w 256 ), (-15w 256 , 9w 256 ), (-15w 256 , 7w 256 ), (-15w 256 , 5w 256 ), (-15w 256 , 3w 256 ), (-15w 256 , w 256 ), (-15w 256 ,-15w 256 ), (-15w 256 ,-13w 256 ), (-15w 256 ,-11w 256 ), (-15w 256 ,-9w 256 ), (-15w 256 ,-7w 256 ), (-15w 256 ,-5w 256 ), (-15w 256 ,-3w 256 ), (-15w 256 ,-w 256 ) ),

(-13w256, 15w256), (-13w256, 13w256), (-13w256, 11w256), (-13w256, 9w256), (-13w256, 7w256), (-13w256, 5w256), (-13w256, 3w256), (-13w256, w256), (-13w256,-15w256), (-13w256,-13w256), (-13w256,-11w256), (-13w256,-9w256), (-13w256,-7w256), (-13w256,-5w256), (-13w256,-3w256), (-13w256,-w256),(-13w 256 , 15w 256 ), (-13w 256 , 13w 256 ), (-13w 256 , 11w 256 ), (-13w 256 , 9w 256 ), (-13w 256 , 7w 256 ), (-13w 256 , 5w 256 ), (-13w 256 , 3w 256 ), (-13w 256 , w 256 ), (-13w 256 ,-15w 256 ), (-13w 256 ,-13w 256 ), (-13w 256 ,-11w 256 ), (-13w 256 ,-9w 256 ), (-13w 256 ,-7w 256 ), (-13w 256 ,-5w 256 ), (-13w 256 ,-3w 256 ), (-13w 256 ,-w 256 ),

(-11w256, 15w256), (-11w256, 13w256), (-11w256, 11w256), (-11w256, 9w256), (-11w256, 7w256), (-11w256, 5w256), (-11w256, 3w256), (-11w256, w256), (-11w256,-15w256), (-11w256,-13w256), (-11w256,-11w256), (-11w256,-9w256), (-11w256,-7w256), (-11w256,-5w256), (-11w256,-3w256), (-11w256,-w256),(-11w 256 , 15w 256 ), (-11w 256 , 13w 256 ), (-11w 256 , 11w 256 ), (-11w 256 , 9w 256 ), (-11w 256 , 7w 256 ), (-11w 256 , 5w 256 ), (-11w 256 , 3w 256 ), (-11w 256 , w 256 ), (-11w 256 ,-15w 256 ), (-11w 256 ,-13w 256 ), (-11w 256 ,-11w 256 ), (-11w 256 ,-9w 256 ), (-11w 256 ,-7w 256 ), (-11w 256 ,-5w 256 ), (-11w 256 ,-3w 256 ), (-11w 256 ,-w 256 ) ),

(-9w256, 15w256), (-9w256, 13w256), (-9w256, 11w256), (-9w256, 9w256), (-9w256, 7w256), (-9w256, 5w256), (-9w256, 3w256), (-9w256, w256), (-9w256,-15w256), (-9w256,-13w256), (-9w256,-11w256), (-9w256,-9w256), (-9w256,-7w256), (-9w256,-5w256), (-9w256,-3w256), (-9w256,-w256),(-9w 256 , 15w 256 ), (-9w 256 , 13w 256 ), (-9w 256 , 11w 256 ), (-9w 256 , 9w 256 ), (-9w 256 , 7w 256 ), (-9w 256 , 5w 256 ), (-9w 256 , 3w 256 ), (-9w 256 , w 256 ), (-9w 256 ,-15w 256 ), (-9w 256 ,-13w 256 ), (-9w 256 ,-11w 256 ), (-9w 256 ,-9w 256 ), (-9w 256 ,-7w 256 ), (-9w 256 ,-5w 256 ), (-9w 256 ,-3w 256 ), (-9w 256 ,-w 256 ),

(-7w256, 15w256), (-7w256, 13w256), (-7w256, 11w256), (-7w256, 9w256), (-7w256, 7w256), (-7w256, 5w256), (-7w256, 3w256), (-7w256, w256), (-7w256,-15w256), (-7w256,-13w256), (-7w256,-11w256), (-7w256,-9w256), (-7w256,-7w256), (-7w256,-5w256), (-7w256,-3w256), (-7w256,-w256),(-7w 256 , 15w 256 ), (-7w 256 , 13w 256 ), (-7w 256 , 11w 256 ), (-7w 256 , 9w 256 ), (-7w 256 , 7w 256 ), (-7w 256 , 5w 256 ), (-7w 256 , 3w 256 ), (-7w 256 , w 256 ), (-7w 256 ,-15w 256 ), (-7w 256 ,-13w 256 ), (-7w 256 ,-11w 256 ), (-7w 256 ,-9w 256 ), (-7w 256 ,-7w 256 ), (-7w 256 ,-5w 256 ), (-7w 256 ,-3w 256 ), (-7w 256 ,-w 256 ),

(-5w256, 15w256), (-5w256, 13w256), (-5w256, 11w256), (-5w256, 9w256), (-5w256, 7w256), (-5w256, 5w256), (-5w256, 3w256), (-5w256, w256), (-5w256,-15w256), (-5w256,-13w256), (-5w256,-11w256), (-5w256,-9w256), (-5w256,-7w256), (-5w256,-5w256), (-5w256,-3w256), (-5w256,-w256),(-5w 256 , 15w 256 ), (-5w 256 , 13w 256 ), (-5w 256 , 11w 256 ), (-5w 256 , 9w 256 ), (-5w 256 , 7w 256 ), (-5w 256 , 5w 256 ), (-5w 256 , 3w 256 ), (-5w 256 , w 256 ), (-5w 256 ,-15w 256 ), (-5w 256 ,-13w 256 ), (-5w 256 ,-11w 256 ), (-5w 256 ,-9w 256 ), (-5w 256 ,-7w 256 ), (-5w 256 ,-5w 256 ), (-5w 256 ,-3w 256 ), (-5w 256 ,-w 256 ) ),

(-3w256, 15w256), (-3w256, 13w256), (-3w256, 11w256), (-3w256, 9w256), (-3w256, 7w256), (-3w256, 5w256), (-3w256, 3w256), (-3w256, w256), (-3w256,-15w256), (-3w256,-13w256), (-3w256,-11w256), (-3w256,-9w256), (-3w256,-7w256), (-3w256,-5w256), (-3w256,-3w256), (-3w256,-w256),(-3w 256 , 15w 256 ), (-3w 256 , 13w 256 ), (-3w 256 , 11w 256 ), (-3w 256 , 9w 256 ), (-3w 256 , 7w 256 ), (-3w 256 , 5w 256 ), (-3w 256 , 3w 256 ), (-3w 256 , w 256 ), (-3w 256 ,-15w 256 ), (-3w 256 ,-13w 256 ), (-3w 256 ,-11w 256 ), (-3w 256 ,-9w 256 ), (-3w 256 ,-7w 256 ), (-3w 256 ,-5w 256 ), (-3w 256 ,-3w 256 ), (-3w 256 ,-w 256 ) ),

(-w256, 15w256), (-w256, 13w256), (-w256, 11w256), (-w256, 9w256), (-w256, 7w256), (-w256, 5w256), (-w256, 3w256), (-w256, w256), (-w256,-15w256), (-w256,-13w256), (-w256,-11w256), (-w256,-9w256), (-w256,-7w256), (-w256,-5w256), (-w256,-3w256), (-w256,-w256)(-w 256 , 15w 256 ), (-w 256 , 13w 256 ), (-w 256 , 11w 256 ), (-w 256 , 9w 256 ), (-w 256 , 7w 256 ), (-w 256 , 5w 256 ), (-w 256 , 3w 256 ), (-w 256 , w 256 ), (-w 256 ,-15w 256 ), (-w 256 ,-13w 256 ), (-w 256 ,-11w 256 ), (-w 256 ,-9w 256 ), (-w 256 ,-7w 256 ), (-w 256 ,-5w 256 ), (-w 256 ,-3w 256 ), (-w 256 ,-w 256 )

이 된다(w256은 0보다 큰 실수가 된다).(w 256 is a real number greater than 0).

여기서, 송신하는 비트(입력 비트)를 b0, b1, b2, b3, b4, b5, b6, b7로 한다. 예를 들어 송신하는 비트가 (b0, b1, b2, b3, b4, b5, b6, b7)=(0, 0, 0, 0, 0, 0, 0, 0)인 경우, 도 20에서의 신호점 2001에 매핑 되며, 매핑 후의 베이스밴드신호의 동상성분을 I, 직교성분을 Q로 하면 (I, Q)=(15w256, 15w256)이 된다.Here, the bits to be transmitted (input bits) are b0, b1, b2, b3, b4, b5, b6, and b7. For example, when the transmitted bit is (b0, b1, b2, b3, b4, b5, b6, b7) = (0, 0, 0, 0, 0, 0, 0, 0), the signal in FIG. 20 It is mapped to the point 2001, and when the in-phase component of the baseband signal after mapping is I and the quadrature component is Q, (I, Q)=(15w 256 , 15w 256 ).

즉, 송신하는 비트(b0, b1, b2, b3, b4, b5, b6, b7)에 의거하여 (256QAM일 때의) 매핑 후의 베이스밴드신호의 동상성분 I, 직교성분 Q가 결정된다. 또, b0, b1, b2, b3, b4, b5, b6, b7의 세트 (00000000~11111111)와 신호점의 좌표의 관계의 일례는 도 20과 같다. 256QAM의 256개의 신호점(도 20의 「○」)That is, the in-phase component I and the quadrature component Q of the baseband signal after mapping (in the case of 256QAM) are determined based on the transmitted bits (b0, b1, b2, b3, b4, b5, b6, b7). An example of the relationship between the sets of b0, b1, b2, b3, b4, b5, b6, and b7 (00000000 to 11111111) and the coordinates of the signal point is shown in FIG. 20 . 256 signal points of 256QAM (“○” in Fig. 20)

(15w256, 15w256), (15w256, 13w256), (15w256, 11w256), (15w256, 9w256), (15w256, 7w256), (15w256, 5w256), (15w256, 3w256), (15w256, w256), (15w256,-15w256), (15w256,-13w256), (15w256,-11w256), (15w256,-9w256), (15w256,-7w256), (15w256,-5w256), (15w256,-3w256), (15w256,-w256),(15w 256 , 15w 256 ), (15w 256 , 13w 256 ), (15w 256 , 11w 256 ), (15w 256 , 9w 256 ), (15w 256 , 7w 256 ), (15w 256 , 5w 256 ), (15w 256 , 3w 256 ), (15w 256 , w 256 ), (15w 256 ,-15w 256 ), (15w 256 ,-13w 256 ), (15w 256 ,-11w 256 ), (15w 256 ,-9w 256 ), (15w 256 ,-7w 256 ), (15w 256 ,-5w 256 ), (15w 256 ,-3w 256 ), (15w 256 ,-w 256 ),

(13w256, 15w256), (13w256, 13w256), (13w256, 11w256), (13w256, 9w256), (13w256, 7w256), (13w256, 5w256), (13wv, 3w256), (13w256, w256), (13w256,-15w256), (13w256,-13w256), (13w256,-11w256), (13w256,-9w256), (13w256,-7w256), (13w256,-5w256), (13w256,-3w256), (13w256,-w256),(13w 256 , 15w 256 ), (13w 256 , 13w 256 ), (13w 256 , 11w 256 ), (13w 256 , 9w 256 ), (13w 256 , 7w 256 ), (13w 256 , 5w 256 ), (13wv , 3w 256 ), (13w 256 , w 256 ), (13w 256 ,-15w 256 ), (13w 256 ,-13w 256 ), (13w 256 ,-11w 256 ), (13w 256 ,-9w 256 ), ( 13w 256 ,-7w 256 ), (13w 256 ,-5w 256 ), (13w 256 ,-3w 256 ), (13w 256 ,-w 256 ),

(11w256, 15w256), (11w256, 13w256), (11w256, 11w256), (11w256, 9w256), (11w256, 7w256), (11w256, 5w256), (11w256, 3w256), (11w256, w256), (11w256,-15w256), (11w256,-13w256), (11w256,-11w256), (11w256,-9w256), (11w256,-7w256), (11w256,-5w256), (11w256,-3w256), (11w256,-w256),(11w 256 , 15w 256 ), (11w 256 , 13w 256 ), (11w 256 , 11w 256 ), (11w 256 , 9w 256 ), (11w 256 , 7w 256 ), (11w 256 , 5w 256 ), (11w 256 , 3w 256 ), (11w 256 , w 256 ), (11w 256 ,-15w 256 ), (11w 256 ,-13w 256 ), (11w 256 ,-11w 256 ), (11w 256 ,-9w 256 ), (11w 256 ,-7w 256 ), (11w 256 ,-5w 256 ), (11w 256 ,-3w 256 ), (11w 256 ,-w 256 ),

(9w256, 15w256), (9w256, 13w256), (9w256, 11w256), (9w256, 9w256), (9w256, 7w256), (9w256, 5w256), (9w256, 3w256), (9w256, w256), (9w256,-15w256), (9w256,-13w256), (9w256,-11w256), (9w256,-9w256), (9w256,-7w256), (9w256,-5w256), (9w256,-3w256), (9w256,-w256),(9w 256 , 15w 256 ), (9w 256 , 13w 256 ), (9w 256 , 11w 256 ), (9w 256 , 9w 256 ), (9w 256 , 7w 256 ), (9w 256 , 5w 256 ), (9w 256 , 3w 256 ), (9w 256 , w 256 ), (9w 256 ,-15w 256 ), (9w 256 ,-13w 256 ), (9w 256 ,-11w 256 ), (9w 256 ,-9w 256 ), (9w 256 ,-7w 256 ), (9w 256 ,-5w 256 ), (9w 256 ,-3w 256 ), (9w 256 ,-w 256 ),

(7w256, 15w256), (7w256, 13w256), (7w256, 11w256), (7w256, 9w256), (7w256, 7w256), (7w256, 5w256), (7w256, 3w256), (7w256, w256), (7w256,-15w256), (7w256,-13w256), (7w256,-11w256), (7w256,-9w256), (7w256,-7w256), (7w256,-5w256), (7w256,-3w256), (7w256,-w256),(7w 256 , 15w 256 ), (7w 256 , 13w 256 ), (7w 256 , 11w 256 ), (7w 256 , 9w 256 ), (7w 256 , 7w 256 ), (7w 256 , 5w 256 ), (7w 256 , 3w 256 ), (7w 256 , w 256 ), (7w 256 ,-15w 256 ), (7w 256 ,-13w 256 ), (7w 256 ,-11w 256 ), (7w 256 ,-9w 256 ), (7w 256 ,-7w 256 ), (7w 256 ,-5w 256 ), (7w 256 ,-3w 256 ), (7w 256 ,-w 256 ),

(5w256, 15w256), (5w256, 13w256), (5w256, 11w256), (5w256, 9w256), (5w256, 7w256), (5w256, 5w256), (5w256, 3w256), (5w256, w256), (5w256,-15w256), (5w256,-13w256), (5w256,-11w256), (5w256,-9w256), (5w256,-7w256), (5w256,-5w256), (5w256,-3w256), (5w256,-w256),(5w 256 , 15w 256 ), (5w 256 , 13w 256 ), (5w 256 , 11w 256 ), (5w 256 , 9w 256 ), (5w 256 , 7w 256 ), (5w 256 , 5w 256 ), (5w 256 , 3w 256 ), (5w 256 , w 256 ), (5w 256 ,-15w 256 ), (5w 256 ,-13w 256 ), (5w 256 ,-11w 256 ), (5w 256 ,-9w 256 ), (5w 256 ,-7w 256 ), (5w 256 ,-5w 256 ), (5w 256 ,-3w 256 ), (5w 256 ,-w 256 ),

(3w256, 15w256), (3w256, 13w256), (3w256, 11w256), (3w256, 9w256), (3w256, 7w256), (3w256, 5w256), (3w256, 3w256), (3w256, w256), (3w256,-15w256), (3w256,-13w256), (3w256,-11w256), (3w256,-9w256), (3w256,-7w256), (3w256,-5w256), (3w256,-3w256), (3w256,-w256),(3w 256 , 15w 256 ), (3w 256 , 13w 256 ), (3w 256 , 11w 256 ), (3w 256 , 9w 256 ), (3w 256 , 7w 256 ), (3w 256 , 5w 256 ), (3w 256 , 3w 256 ), (3w 256 , w 256 ), (3w 256 ,-15w 256 ), (3w 256 ,-13w 256 ), (3w 256 ,-11w 256 ), (3w 256 ,-9w 256 ), (3w 256 ,-7w 256 ), (3w 256 ,-5w 256 ), (3w 256 ,-3w 256 ), (3w 256 ,-w 256 ),

(w256, 15w256), (w256, 13w256), (w256, 11w256), (w256, 9w256), (w256, 7w256), (w256, 5w256), (w256, 3w256), (w256, w256), (w256,-15w256), (w256,-13w256), (w256,-11w256), (w256,-9w256), (w256,-7w256), (w256,-5w256), (w256,-3w256), (w256,-w256),(w 256 , 15w 256 ), (w 256 , 13w 256 ), (w 256 , 11w 256 ), (w 256 , 9w 256 ), (w 256 , 7w 256 ), (w 256 , 5w 256 ), (w 256 , 3w 256 ), (w 256 , w 256 ), (w 256 ,-15w 256 ), (w 256 ,-13w 256 ), (w 256 ,-11w 256 ), (w 256 ,-9w 256 ), (w 256 ,-7w 256 ), (w 256 ,-5w 256 ), (w 256 ,-3w 256 ), (w 256 ,-w 256 ),

(-15w256, 15w256), (-15w256, 13w256), (-15w256, 11w256), (-15w256, 9w256), (-15w256, 7w256), (-15w256, 5w256), (-15w256, 3w256), (-15w256, w256), (-15w256,-15w256), (-15w256,-13w256), (-15w256,-11w256), (-15w256,-9w256), (-15w256,-7w256), (-15w256,-5w256), (-15w256,-3w256), (-15w256,-w256),(-15w 256 , 15w 256 ), (-15w 256 , 13w 256 ), (-15w 256 , 11w 256 ), (-15w 256 , 9w 256 ), (-15w 256 , 7w 256 ), (-15w 256 , 5w 256 ), (-15w 256 , 3w 256 ), (-15w 256 , w 256 ), (-15w 256 ,-15w 256 ), (-15w 256 ,-13w 256 ), (-15w 256 ,-11w 256 ), (-15w 256 ,-9w 256 ), (-15w 256 ,-7w 256 ), (-15w 256 ,-5w 256 ), (-15w 256 ,-3w 256 ), (-15w 256 ,-w 256 ) ),

(-13w256, 15w256), (-13w256, 13w256), (-13w256, 11w256), (-13w256, 9w256), (-13w256, 7w256), (-13w256, 5w256), (-13w256, 3w256), (-13w256, w256), (-13w256,-15w256), (-13w256,-13w256), (-13w256,-11w256), (-13w256,-9w256), (-13w256,-7w256), (-13w256,-5w256), (-13w256,-3w256), (-13w256,-w256),(-13w 256 , 15w 256 ), (-13w 256 , 13w 256 ), (-13w 256 , 11w 256 ), (-13w 256 , 9w 256 ), (-13w 256 , 7w 256 ), (-13w 256 , 5w 256 ), (-13w 256 , 3w 256 ), (-13w 256 , w 256 ), (-13w 256 ,-15w 256 ), (-13w 256 ,-13w 256 ), (-13w 256 ,-11w 256 ), (-13w 256 ,-9w 256 ), (-13w 256 ,-7w 256 ), (-13w 256 ,-5w 256 ), (-13w 256 ,-3w 256 ), (-13w 256 ,-w 256 ),

(-11w256, 15w256), (-11w256, 13w256), (-11w256, 11w256), (-11w256, 9w256), (-11w256, 7w256), (-11w256, 5w256), (-11w256, 3w256), (-11w256, w256), (-11w256,-15w256), (-11w256,-13w256), (-11w256,-11w256), (-11w256,-9w256), (-11w256,-7w256), (-11w256,-5w256), (-11w256,-3w256), (-11w256,-w256),(-11w 256 , 15w 256 ), (-11w 256 , 13w 256 ), (-11w 256 , 11w 256 ), (-11w 256 , 9w 256 ), (-11w 256 , 7w 256 ), (-11w 256 , 5w 256 ), (-11w 256 , 3w 256 ), (-11w 256 , w 256 ), (-11w 256 ,-15w 256 ), (-11w 256 ,-13w 256 ), (-11w 256 ,-11w 256 ), (-11w 256 ,-9w 256 ), (-11w 256 ,-7w 256 ), (-11w 256 ,-5w 256 ), (-11w 256 ,-3w 256 ), (-11w 256 ,-w 256 ) ),

(-9w256, 15w256), (-9w256, 13w256), (-9w256, 11w256), (-9w256, 9w256), (-9w256, 7w256), (-9w256, 5w256), (-9w256, 3w256), (-9w256, w256), (-9w256,-15w256), (-9w256,-13w256), (-9w256,-11w256), (-9w256,-9w256), (-9w256,-7w256), (-9w256,-5w256), (-9w256,-3w256), (-9w256,-w256),(-9w 256 , 15w 256 ), (-9w 256 , 13w 256 ), (-9w 256 , 11w 256 ), (-9w 256 , 9w 256 ), (-9w 256 , 7w 256 ), (-9w 256 , 5w 256 ), (-9w 256 , 3w 256 ), (-9w 256 , w 256 ), (-9w 256 ,-15w 256 ), (-9w 256 ,-13w 256 ), (-9w 256 ,-11w 256 ), (-9w 256 ,-9w 256 ), (-9w 256 ,-7w 256 ), (-9w 256 ,-5w 256 ), (-9w 256 ,-3w 256 ), (-9w 256 ,-w 256 ),

(-7w256, 15w256), (-7w256, 13w256), (-7w256, 11w256), (-7w256, 9w256), (-7w256, 7w256), (-7w256, 5w256), (-7w256, 3w256), (-7w256, w256), (-7w256,-15w256), (-7w256,-13w256), (-7w256,-11w256), (-7w256,-9w256), (-7w256,-7w256), (-7w256,-5w256), (-7w256,-3w256), (-7w256,-w256),(-7w 256 , 15w 256 ), (-7w 256 , 13w 256 ), (-7w 256 , 11w 256 ), (-7w 256 , 9w 256 ), (-7w 256 , 7w 256 ), (-7w 256 , 5w 256 ), (-7w 256 , 3w 256 ), (-7w 256 , w 256 ), (-7w 256 ,-15w 256 ), (-7w 256 ,-13w 256 ), (-7w 256 ,-11w 256 ), (-7w 256 ,-9w 256 ), (-7w 256 ,-7w 256 ), (-7w 256 ,-5w 256 ), (-7w 256 ,-3w 256 ), (-7w 256 ,-w 256 ),

(-5w256, 15w256), (-5w256, 13w256), (-5w256, 11w256), (-5w256, 9w256), (-5w256, 7w256), (-5w256, 5w256), (-5w256, 3w256), (-5w256, w256), (-5w256,-15w256), (-5w256,-13w256), (-5w256,-11w256), (-5w256,-9w256), (-5w256,-7w256), (-5w256,-5w256), (-5w256,-3w256), (-5w256,-w256),(-5w 256 , 15w 256 ), (-5w 256 , 13w 256 ), (-5w 256 , 11w 256 ), (-5w 256 , 9w 256 ), (-5w 256 , 7w 256 ), (-5w 256 , 5w 256 ), (-5w 256 , 3w 256 ), (-5w 256 , w 256 ), (-5w 256 ,-15w 256 ), (-5w 256 ,-13w 256 ), (-5w 256 ,-11w 256 ), (-5w 256 ,-9w 256 ), (-5w 256 ,-7w 256 ), (-5w 256 ,-5w 256 ), (-5w 256 ,-3w 256 ), (-5w 256 ,-w 256 ) ),

(-3w256, 15w256), (-3w256, 13w256), (-3w256, 11w256), (-3w256, 9w256), (-3w256, 7w256), (-3w256, 5w256), (-3w256, 3w256), (-3w256, w256), (-3w256,-15w256), (-3w256,-13w256), (-3w256,-11w256), (-3w256,-9w256), (-3w256,-7w256), (-3w256,-5w256), (-3w256,-3w256), (-3w256,-w256),(-3w 256 , 15w 256 ), (-3w 256 , 13w 256 ), (-3w 256 , 11w 256 ), (-3w 256 , 9w 256 ), (-3w 256 , 7w 256 ), (-3w 256 , 5w 256 ), (-3w 256 , 3w 256 ), (-3w 256 , w 256 ), (-3w 256 ,-15w 256 ), (-3w 256 ,-13w 256 ), (-3w 256 ,-11w 256 ), (-3w 256 ,-9w 256 ), (-3w 256 ,-7w 256 ), (-3w 256 ,-5w 256 ), (-3w 256 ,-3w 256 ), (-3w 256 ,-w 256 ) ),

(-w256, 15w256), (-w256, 13w256), (-w256, 11w256), (-w256, 9w256), (-w256, 7w256), (-w256, 5w256), (-w256, 3w256), (-w256, w256), (-w256,-15w256), (-w256,-13w256), (-w256,-11w256), (-w256,-9w256), (-w256,-7w256), (-w256,-5w256), (-w256,-3w256), (-w256,-w256)(-w 256 , 15w 256 ), (-w 256 , 13w 256 ), (-w 256 , 11w 256 ), (-w 256 , 9w 256 ), (-w 256 , 7w 256 ), (-w 256 , 5w 256 ), (-w 256 , 3w 256 ), (-w 256 , w 256 ), (-w 256 ,-15w 256 ), (-w 256 ,-13w 256 ), (-w 256 ,-11w 256 ), (-w 256 ,-9w 256 ), (-w 256 ,-7w 256 ), (-w 256 ,-5w 256 ), (-w 256 ,-3w 256 ), (-w 256 ,-w 256 )

의 바로 아래에 b0, b1, b2, b3, b4, b5, b6, b7의 세트 00000000~11111111의 값을 나타내고 있다. b0, b1, b2, b3, b4, b5, b6, b7의 세트 00000000~11111111의 바로 위의 신호점(「○」)의 동상 I-직교 Q 평면에서의 각각의 좌표가 매핑 후의 베이스밴드신호의 동상성분 I 및 직교성분 Q가 된다. 또, 256QAM일 때의 b0, b1, b2, b3, b4, b5, b6, b7의 세트 (00000000~11111111)와 신호점의 좌표의 관계는 도 20에 한정되는 것은 아니다. 그리고 (256QAM일 때의) 매핑 후의 베이스밴드신호의 동상성분 I, 직교성분 Q를 복소 표현한 값이 도 5에서부터 도 7의 베이스밴드신호(s1(t) 또는 s2(t))가 된다.The values of 00000000 to 11111111 in sets of b0, b1, b2, b3, b4, b5, b6, and b7 are shown immediately below. Each coordinate in the in-phase I-orthogonal Q plane of the signal point (“○”) immediately above the sets 00000000 to 11111111 of b0, b1, b2, b3, b4, b5, b6, b7 corresponds to the baseband signal after mapping. It becomes an in-phase component I and an orthogonal component Q. Note that the relationship between the sets of b0, b1, b2, b3, b4, b5, b6, and b7 (00000000 to 11111111) and the coordinates of the signal points at 256QAM is not limited to FIG. 20 . Then, values obtained by complex representations of the in-phase component I and the quadrature component Q of the baseband signal after mapping (in the case of 256QAM) become the baseband signals s 1 (t) or s 2 (t) of FIGS. 5 to 7 .

여기에서의 예에서는 도 5~도 7에 있어서 베이스밴드신호(505A)(s1(t)(s1(i)))의 변조방식을 64QAM, 베이스밴드신호(505B)(s2(t)(s2(i)))의 변조방식을 256QAM으로 하여 프리코딩 행렬의 구성에 대해 설명한다.In this example, in Figs. 5 to 7, the modulation method of the baseband signal 505A (s 1 (t) (s 1 (i))) is 64QAM, and the baseband signal 505B (s 2 (t)) The configuration of the precoding matrix will be described with the modulation scheme of (s 2 (i))) being 256QAM.

이때, 도 5~도 7의 매핑부(504)의 출력인 베이스밴드신호(505A)(s1(t)(s1(i)))의 평균전력과 베이스밴드신호(505B)(s2(t)(s2(i))) 평균전력을 동일하게 하는 것이 일반적이 된다. 따라서, 앞에서 설명한 64QAM의 매핑 방법에서 기재한 계수 w64 및 앞에서 설명한 256QAM의 매핑 방법에서 기재한 계수 w256에 관해서 이하의 관계식이 성립한다.At this time, the average power of the baseband signal 505A (s 1 (t) (s 1 (i))) which is the output of the mapping unit 504 of FIGS. 5 to 7 and the base band signal 505B (s 2 ( t)(s 2 (i))) It is common to make the average power equal. Accordingly, the following relational expression holds for the coefficient w 64 described in the 64QAM mapping method described above and the coefficient w 256 described in the 256QAM mapping method described above.

Figure 112022067201756-pat00192
Figure 112022067201756-pat00192

Figure 112022067201756-pat00193
Figure 112022067201756-pat00193

또, 식 (S153) 및 식 (S154)에 있어서 z는 0보다 큰 실수로 한다. 그리고,In the formulas (S153) and (S154), z is a real number greater than zero. and,

<1>식 (S2)에 있어서 P1 2=P2 2로 한 경우<1> When P 1 2 =P 2 2 in formula (S2)

<2>식 (S3)에 있어서 P1 2=P2 2로 한 경우<2> When P 1 2 =P 2 2 in formula (S3)

<3>식 (S4)에 있어서 P1 2=P2 2로 한 경우<3> When P 1 2 =P 2 2 in formula (S4)

<4>식 (S5)인 경우In case of <4> formula (S5)

<5>식 (S8)인 경우In case of <5> formula (S8)

의 연산을 실행할 때의 프리코딩 행렬 FThe precoding matrix F when performing the operation of

Figure 112022067201756-pat00194
Figure 112022067201756-pat00194

의 구성에 대해 이하에서((예 3-1)~(예 3-8)) 상세하게 설명한다.The configuration of (Example 3-1) to (Example 3-8) will be described in detail below.

(예 3-1)(Example 3-1)

앞에서 설명한 <1>에서 <5>중 어느 하나인 경우에 있어서 프리코딩 행렬 F를 이하의 어느 하나로 설정하는 것으로 한다.In the case of any one of <1> to <5> described above, it is assumed that the precoding matrix F is set to one of the following.

Figure 112022067201756-pat00195
Figure 112022067201756-pat00195

또는,or,

Figure 112022067201756-pat00196
Figure 112022067201756-pat00196

또는,or,

Figure 112022067201756-pat00197
Figure 112022067201756-pat00197

또는,or,

Figure 112022067201756-pat00198
Figure 112022067201756-pat00198

또, 식 (S156), 식 (S157), 식 (S158), 식 (S159)에 있어서 α는 실수라도 좋고 허수라도 좋으며, β는 실수라도 좋고 허수라도 좋다. 단, α는 0(제로)은 아니다. 그리고 β도 0(제로)은 아니다.In the formulas (S156), (S157), (S158), and (S159), α may be a real number or an imaginary number, and β may be a real number or an imaginary number. However, α is not 0 (zero). And β is also not 0 (zero).

이때, 수신장치가 양호한 데이터의 수신 품질을 얻기 위한 α의 값에 대해 생각한다.At this time, the receiving apparatus thinks about the value of α for obtaining good data reception quality.

먼저, 식 (S2), 식 (S3), 식 (S4), 식 (S5), 식 (S8)에서의 신호 z1(t)(z1(i))에 주목하여, 수신장치가 양호한 데이터의 수신 품질을 얻기 위한 α의 값으로 이하가 있다.First, paying attention to the signals z 1 (t) (z 1 (i)) in the formulas (S2), (S3), (S4), (S5), and (S8), the receiving device can provide good data The values of α for obtaining the reception quality of α are as follows.

α가 실수일 때:When α is a real number:

Figure 112022067201756-pat00199
Figure 112022067201756-pat00199

또는,or,

Figure 112022067201756-pat00200
Figure 112022067201756-pat00200

α가 허수일 때:When α is an imaginary number:

Figure 112022067201756-pat00201
Figure 112022067201756-pat00201

또는,or,

Figure 112022067201756-pat00202
Figure 112022067201756-pat00202

그런데, 베이스밴드신호(505A)(s1(t)(s1(i)))의 변조방식을 64QAM, 베이스밴드신호(505B)(s2(t)(s2(i)))의 변조방식을 256QAM으로 하게 된다. 따라서, 위에서 설명한 바와 같이 프리코딩(및 위상변경, 파워 변경)을 실시하고, 변조신호를 각 안테나로부터 송신하는 경우, 시간 u의(단위) 시간, 주파수(캐리어) v에 의해 도 8의 안테나(808A)로부터 송신하는 심벌과 안테나(808B)로부터 송신하는 심벌에 의해 송신되는 총 비트 수는 (64QAM을 이용함에 따른) 6비트와 (256QAM을 이용함에 따른) 8 비트의 합의 14비트가 된다.By the way, the modulation method of the baseband signal 505A (s 1 (t) (s 1 (i))) is 64QAM, and the modulation method of the base band signal 505B (s 2 (t) (s 2 (i))) The method is set to 256QAM. Therefore, when precoding (and phase change, power change) is performed as described above and the modulated signal is transmitted from each antenna, the antenna ( The total number of bits transmitted by the symbols transmitted from 808A) and the symbols transmitted from the antenna 808B is 14 bits of the sum of 6 bits (by using 64QAM) and 8 bits (by using 256QAM).

64QAM의 매핑을 위한 입력 비트를 b0, 64, b1, 64, b2, 64, b3, 64, b4, 64, b5, 64, 256QAM의 매핑을 위한 입력 비트를 b0, 256, b1, 256, b2, 256, b3, 256, b4, 256, b5, 256, b6, 256, b7, 256으로 한 때, 식 (S160), 식 (S161), 식 (S162), 식 (S163)의 어느 α로 설정해도,Input bits for mapping of 64QAM to b 0, 64, b 1, 64 , b 2, 64 , b 3, 64 , b 4, 64, b 5, 64 , 256 Input bits for mapping of QAM to b 0, 256 When , b 1, 256 , b 2, 256 , b 3, 256 , b 4, 256 , b 5, 256 , b 6, 256 , b 7, 256 , Formula (S160), Formula (S161), Formula (S162), no matter which α of the formula (S163) is set,

신호 z1(t)(z1(i))에 있어서, (b0, 64, b1, 64, b2, 64, b3, 64, b4, 64, b5, 64, b0, 256, b1, 256, b2, 256, b3, 256, b4, 256, b5, 256, b6, 256, b7, 256)이 (0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0)에 대응하는 신호점에서부터 (1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1)에 대응하는 신호점이 동상 I-직교 Q평면에 존재하고,For the signal z 1 (t)(z 1 (i)), (b 0, 64, b 1, 64 , b 2, 64 , b 3, 64 , b 4, 64, b 5, 64 , b 0, 256 , b 1, 256 , b 2, 256 , b 3, 256 , b 4, 256 , b 5, 256 , b 6, 256 , b 7, 256 ) is (0, 0, 0, 0, 0, 0) , 0, 0, 0, 0, 0, 0, 0, 0) from the signal point corresponding to (1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, A signal point corresponding to 1) exists in the in-phase I-orthogonal Q plane,

마찬가지로, 신호 z2(t)(z2(i))에 있어서도,Similarly, for the signal z 2 (t) (z 2 (i)),

(b0, 64, b1, 64, b2, 64, b3, 64, b4, 64, b5, 64, b0, 256, b1, 256, b2, 256, b3, 256, b4, 256, b5, 256, b6, 256, b7, 256)이(0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0)에 대응하는 신호점에서부터 (1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1)에 대응하는 신호점이 동상 I-직교 Q평면에 존재한다.(b 0, 64, b 1, 64 , b 2, 64 , b 3, 64 , b 4, 64, b 5, 64 , b 0, 256 , b 1, 256 , b 2, 256 , b 3, 256 , b 4, 256 , b 5, 256 , b 6, 256 , b 7, 256 ) is (0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0) From the signal point corresponding to ) to the signal point corresponding to (1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1) exists in the in-phase I-orthogonal Q plane. .

앞의 설명에서,In the previous explanation,

「식 (S2), 식 (S3), 식 (S4), 식 (S5), 식 (S8)에서의 신호 z1(t)(z1(i))에 주목하여, 수신장치가 양호한 데이터의 수신 품질을 얻기 위한 α의 값」으로 해서, 식 (S160)~식 (S163)을 기재하였으나, 이 점에 대해 설명한다."Paying attention to the signals z1(t)(z1(i)) in the formulas (S2), (S3), (S4), (S5), and (S8), the receiving apparatus receives good data reception quality Expressions (S160) to (S163) have been described as "values of α for obtaining

신호 z1(t)(z1(i))에 있어서,For signal z1(t)(z1(i)),

(b0, 64, b1, 64, b2, 64, b3, 64, b4, 64, b5, 64, b0, 256, b1, 256, b2, 256, b3, 256, b4, 256, b5, 256, b6, 256, b7, 256)이 (0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0)에 대응하는 신호점에서부터 (1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1)에 대응하는 신호점이 동상 I-직교 Q평면에 존재하게 되지만, 이 214=16384개의 신호점이 동상 I-직교 Q평면에 있어서 겹치지 않으며, 16384개의 신호점으로서 존재하는 것이 바람직하다.(b 0, 64, b 1, 64 , b 2, 64 , b 3, 64 , b 4, 64, b 5, 64 , b 0, 256 , b 1, 256 , b 2, 256 , b 3, 256 , b 4, 256 , b 5, 256 , b 6, 256 , b 7, 256 ) is (0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0) ) from the signal point corresponding to (1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1) so that the signal point corresponding to (1, 1, 1, 1, 1, 1) exists in the in-phase I-orthogonal Q plane. However, these 214 = 16384 signal points do not overlap in the in-phase I-orthogonal Q plane, and preferably exist as 16384 signal points.

왜냐하면, 신호 z2(t)(z2(i))를 송신하는 안테나로부터 송신된 변조신호가 수신장치에 도달하지 않는 경우, 수신장치는 신호 z1(t)(z1(i))를 이용하여 검파 및 오류정정 복호를 실시하게 되지만, 이때, 수신장치가 높은 데이터의 수신 품질을 얻기 위해서는 「겹치지 않으며, 16384개의 신호점」이 존재하면 좋기 때문이다. 프리코딩 행렬 F를 식 (S156), 식 (S157), 식 (S158), 식 (S159)의 어느 하나로 설정하고, 식 (S160), 식 (S161), 식 (S162), 식 (S163)과 같이 α를 설정한 경우, 동상 I-직교 Q 평면에서의 구성 예 R1에서 설명한 신호 u1(t)(u1(i))에 있어서 (b0, 64, b1, 64, b2, 64, b3, 64, b4, 64, b5, 64, b0, 256, b1, 256, b2, 256, b3, 256, b4, 256, b5, 256, b6, 256, b7, 256)에 대응하는 신호점 중 제 1 상한에 존재하는 신호점의 배치는 도 21과 같으며, 제 2 상한에 존재하는 신호점 배치는 도 22와 같고, 제 3 상한에 존재하는 신호점 배치는 도 23과 같고, 제 4 상한에 존재하는 신호점 배치는 도 24와 같다. 또, 도 21, 도 22, 도 23, 도 24에 있어서 횡축은 I, 종축은 Q, 「●」이 신호점, 「△」이 원점(0)이 된다.Because, when the modulated signal transmitted from the antenna transmitting the signal z 2 (t) (z 2 (i)) does not reach the receiving device, the receiving device uses the signal z1(t)(z1(i)) to This is because detection and error correction decoding are performed, but in this case, in order for the receiving device to obtain high data reception quality, "no overlapping, 16384 signal points" is sufficient. The precoding matrix F is set to any one of formulas (S156), (S157), (S158), and (S159), and with formulas (S160), (S161), (S162), and (S163) Similarly, when α is set, (b 0, 64, b 1, 64 , b 2, 64 , b 3, 64 , b 4, 64, b 5, 64 , b 0, 256 , b 1, 256 , b 2, 256 , b 3, 256 , b 4, 256 , b 5, 256 , b 6, 256 , b 7, 256 ), the arrangement of the signal points present in the first upper limit is the same as in FIG. 21 , the arrangement of the signal points present in the second upper limit is the same as in FIG. 22 , and the signal points present in the third upper limit The arrangement is the same as in FIG. 23, and the arrangement of the signal points present in the fourth upper limit is the same as in FIG. 24 . In addition, in Figs. 21, 22, 23, and 24, the horizontal axis is I, the vertical axis is Q, "●" is the signal point, and "Δ" is the origin (0).

도 21, 도 22, 도 23, 도 24로부터 알 수 있는 것과 같이 동상 I-직교 Q평면에 신호점은 겹치지 않으며, 16384개 존재하고 있는 것을 알 수 있다. 또, 동상 I-직교 Q 평면에서의 16384개의 신호점 중 도 21의 가장 오른쪽의 가장 위, 도 24의 가장 오른쪽의 가장 아래, 도 22의 가장 오른쪽의 가장 위, 도 23의 가장 왼쪽의 가장 아래의 4개를 제외한 16380개의 신호점에서의 가장 근접하는 다른 신호점과의 사이의 유클리드 거리가 서로 동일하게 되어 있다. 그러므로 수신장치에 있어서 높은 수신 품질을 얻을 수 있을 가능성이 크다.As can be seen from Figs. 21, 22, 23, and 24, the signal points do not overlap on the in-phase I-orthogonal Q plane, and it can be seen that there are 16,384 signal points. In addition, among 16384 signal points in the in-phase I-orthogonal Q plane, the rightmost top of FIG. 21 , the rightmost bottom of FIG. 24 , the rightmost top of FIG. 22 , and the leftmost bottom of FIG. 23 . The Euclidean distances between the 16,380 signal points except for 4 of the nearest other signal points are equal to each other. Therefore, there is a high possibility that high reception quality can be obtained in the receiving apparatus.

그리고 프리코딩 행렬 F를 식 (S156), 식 (S157), 식 (S158), 식 (S159)의 어느 하나로 설정하고, 식 (S160), 식 (S161), 식 (S162), 식 (S163)과 같이 α를 설정한 경우, 동상 I-직교 Q 평면에서의 구성 예 R1에서 설명한 신호 u2(t)(u2(i))에 있어서 (b0, 64, b1, 64, b2, 64, b3, 64, b4, 64, b5, 64, b0, 256, b1, 256, b2, 256, b3, 256, b4, 256, b5, 256, b6, 256, b7, 256)에 대응하는 신호점 중 제 1 상한에 존재하는 신호점의 배치는 도 25와 같고, 제 2 상한에 존재하는 신호점 배치는 도 26과 같고, 제 3 상한에 존재하는 신호점 배치는 도 27과 같고, 제 4 상한에 존재하는 신호점 배치는 도 28과 같다. 또, 도 25, 도 26, 도 27, 도 28에 있어서 횡축은 I, 종축은 Q, 「●」이 신호점, 「△」이 원점(0)이 된다.And set the precoding matrix F to any one of Equation (S156), Equation (S157), Equation (S158), Equation (S159), Equation (S160), Equation (S161), Equation (S162), Equation (S163) When α is set as follows, (b 0, 64, b 1 , 64 , b 2 , 64 , b 3, 64 , b 4, 64, b 5, 64 , b 0, 256 , b 1, 256 , b 2, 256 , b 3, 256 , b 4, 256 , b 5, 256 , b 6, 256 , b 7 , 256 ), the arrangement of the signal points present in the first upper limit is the same as that of FIG. 25 , the arrangement of the signal points present in the second upper limit is the same as that of FIG. The arrangement of the signal points is as shown in FIG. 27, and the arrangement of the signal points existing in the fourth upper limit is as shown in FIG. 25, 26, 27, and 28, the horizontal axis is I, the vertical axis is Q, "●" is the signal point, and "Δ" is the origin (0).

도 25, 도 26, 도 27, 도 28로부터 알 수 있는 것과 같이 신호점은 겹치지 않으며, 16384개 존재하고 있는 것을 알 수 있다. 그러므로 수신장치에 있어서 높은 수신 품질을 얻을 수 있을 가능성이 크다.As can be seen from Figs. 25, 26, 27, and 28, the signal points do not overlap, and it can be seen that there are 16,384 signal points. Therefore, there is a high possibility that high reception quality can be obtained in the receiving apparatus.

그리고 도 21, 도 22, 도 23, 도 24의 16384개의 신호점의 최소 유클리드 거리를 D1로 하고, 도 25, 도 26, 도 27, 도 28의 16384개의 신호점의 최소 유클리드 거리를 D2로 한다. 그러면, D1>D2가 성립한다. 따라서, 구성 예 R1로부터 식 (S2), 식 (S3), 식 (S4), 식 (S5), 식 (S8)에 있어서 Q1≠Q2인 경우, Q1>Q2가 성립하면 좋게 된다.And the minimum Euclidean distance of 16384 signal points of FIGS. 21, 22, 23, and 24 is D 1 , and the minimum Euclidean distance of 16384 signal points of FIGS. 25, 26, 27, and 28 is D 2 do it with Then, D1>D2 holds. Therefore, in the case of Q 1 ≠ Q 2 in the formulas (S2), (S3), (S4), (S5), and (S8) from the structural example R1, it is sufficient if Q 1 >Q 2 holds. .

(예 3-2)(Example 3-2)

다음에, 앞에서 설명한 64QAM의 매핑 방법에서 기재한 계수 w64 및 앞에서 설명한 256QAM의 매핑 방법에서 기재한 계수 w256에 관해서 식 (S153) 및 식 (S154)가 성립하고,Next, with respect to the coefficient w 64 described in the 64QAM mapping method described above and the coefficient w 256 described in the 256QAM mapping method described above, equations (S153) and (S154) are established,

<1>식 (S2)에 있어서 P1 2=P2 2로 한 경우<1> When P 1 2 =P 2 2 in formula (S2)

<2>식 (S3)에 있어서 P1 2=P2 2로 한 경우<2> When P 1 2 =P 2 2 in formula (S3)

<3>식 (S4)에 있어서 P1 2=P2 2로 한 경우<3> When P 1 2 =P 2 2 in formula (S4)

<4>식 (S5)인 경우In case of <4> formula (S5)

<5>식 (S8)인 경우In case of <5> formula (S8)

의 연산을 실행할 때의 프리코딩 행렬 F를 이하의 어느 하나로 설정하는 경우를 생각한다.A case in which the precoding matrix F when performing the operation of is set to any of the following is considered.

Figure 112022067201756-pat00203
Figure 112022067201756-pat00203

또는,or,

Figure 112022067201756-pat00204
Figure 112022067201756-pat00204

또는,or,

Figure 112022067201756-pat00205
Figure 112022067201756-pat00205

또는,or,

Figure 112022067201756-pat00206
Figure 112022067201756-pat00206

또, 식 (S164), 식 (S166)에 있어서 β는 실수라도 좋고 허수라도 좋다. 단, β는 0(제로)은 아니다.In the formulas (S164) and (S166), β may be either a real number or an imaginary number. However, β is not 0 (zero).

이때, 수신장치가 양호한 데이터의 수신 품질을 얻기 위한 θ의 값에 대해 생각한다.At this time, the receiving apparatus thinks about the value of ? for obtaining good data reception quality.

먼저, 식 (S2), 식 (S3), 식 (S4), 식 (S5), 식 (S8)에서의 신호 z1(t)(z1(i))에 주목하여, 수신장치가 양호한 데이터의 수신 품질을 얻기 위한 θ의 값으로 이하가 있다.First, paying attention to the signals z 1 (t) (z 1 (i)) in the formulas (S2), (S3), (S4), (S5), and (S8), the receiving device can provide good data The values of θ for obtaining the reception quality of are as follows.

Figure 112022067201756-pat00207
Figure 112022067201756-pat00207

또는,or,

Figure 112022067201756-pat00208
Figure 112022067201756-pat00208

또는,or,

Figure 112022067201756-pat00209
Figure 112022067201756-pat00209

또는,or,

Figure 112022067201756-pat00210
Figure 112022067201756-pat00210

또, 식 (S168), 식 (S169), 식 (S170), 식 (S171)에 있어서 tan-1(x)는 역삼각함수(inverse trigonometric function)(삼각함수의 정의역을 적당하게 제한한 것의 역함수)이며,In addition, in formulas (S168), (S169), (S170), and (S171), tan-1(x) is an inverse trigonometric function (the inverse function of an inverse trigonometric function that appropriately limits the domain of the trigonometric function) ) and

Figure 112022067201756-pat00211
Figure 112022067201756-pat00211

가 된다. 또, 「tan-1(x)」는 「Tan-1(x)」, 「arctan(x)」, 「Arctan(x)」로 기재해도 좋다. 그리고 N은 정수로 한다.becomes Moreover, you may describe "tan-1(x)" as "Tan-1(x)", "arctan(x)", and "Arctan(x)". And N is an integer.

프리코딩 행렬 F를 식 (S164), 식 (S165), 식 (S166), 식 (S167)의 어느 하나로 설정하고, 식 (S168), 식 (S169), 식 (S170), 식 (S171)과 같이 θ를 설정한 경우, 앞에서 설명한 것과 같이 생각하면 동상 I-직교 Q 평면에서의 구성 예 R1에서 설명한 신호 u1(t)(u1(i))에 있어서 (b0, 64, b1, 64, b2, 64, b3, 64, b4, 64, b5, 64, b0, 256, b1, 256, b2, 256, b3, 256, b4, 256, b5, 256, b6, 256, b7, 256)에 대응하는 신호점 중 제 1 상한에 존재하는 신호점의 배치는 도 21과 같고, 제 2 상한에 존재하는 신호점 배치는 도 22와 같고, 제 3 상한에 존재하는 신호점 배치는 도 23과 같고, 제 4 상한에 존재하는 신호점 배치는 도 24와 같다. 또, 도 21, 도 22, 도 23, 도 24에 있어서 횡축은 I, 종축은 Q, 「●」이 신호점,△」가 원점(0)이 된다.Set the precoding matrix F to any one of formulas (S164), (S165), (S166), and (S167), and formulas (S168), (S169), (S170), and (S171) When θ is set in the same way, if it is considered as described above, in the signal u 1( t) (u 1 (i)) described in the configuration example R1 in the in-phase I-orthogonal Q plane, (b 0, 64, b 1, 64 , b 2, 64 , b 3, 64 , b 4, 64, b 5, 64 , b 0, 256 , b 1, 256 , b 2, 256 , b 3, 256 , b 4, 256 , b 5, 256 , b 6 , 256 , b 7 , 256 ) among the signal points corresponding to the first upper limit, the arrangement of the signal points present in the first upper limit is the same as in FIG. 21 , and the arrangement of the signal points present in the second upper limit is the same as in FIG. The arrangement of the signal points present in the upper limit 3 is as shown in FIG. 23, and the arrangement of the signal points present in the fourth upper limit is as shown in FIG. 24. In addition, in Figs. 21, 22, 23, and 24, the horizontal axis is I, the vertical axis is Q, "●" is the signal point, and "Δ" is the origin (0).

도 21, 도 22, 도 23, 도 24로부터 알 수 있는 것과 같이 동상 I-직교 Q평면에 신호점은 겹치지 않으며, 16384개 존재하고 있는 것을 알 수 있다. 또, 동상 I-직교 Q 평면에서의 16384개의 신호점 중 도 21의 가장 오른쪽의 가장 위, 도 24의 가장 오른쪽의 가장 아래, 도 22의 가장 오른쪽의 가장 위, 도 23의 가장 왼쪽의 가장 아래의 4개를 제외한 16380개의 신호점에서의 가장 근접하는 다른 신호점과의 사이의 유클리드 거리가 서로 동일하게 되어 있다. 그러므로 수신장치에 있어서 높은 수신 품질을 얻을 수 있을 가능성이 크다.As can be seen from Figs. 21, 22, 23 and 24, the signal points do not overlap on the in-phase I-orthogonal Q plane, and it can be seen that there are 16,384 signal points. In addition, among 16384 signal points in the in-phase I-orthogonal Q plane, the rightmost top of FIG. 21 , the rightmost bottom of FIG. 24 , the rightmost top of FIG. 22 , and the leftmost bottom of FIG. 23 . The Euclidean distances between 16380 signal points except for 4 of the signal points that are closest to each other are equal to each other. Therefore, there is a high possibility that high reception quality can be obtained in the receiving apparatus.

그리고 프리코딩 행렬 F를 식 (S164), 식 (S165), 식 (S166), 식 (S167)의 어느 하나로 설정하고, 식 (S168), 식 (S169), 식 (S170), 식 (S171)과 같이 θ를 설정한 경우, 앞에서 설명한 것과 같이 생각하면 동상 I-직교 Q 평면에서의 구성 예 R1에서 설명한 신호 u2(t)(u2(i))에 있어서 (b0, 64, b1, 64, b2, 64, b3, 64, b4, 64, b5, 64, b0, 256, b1, 256, b2, 256, b3, 256, b4, 256, b5, 256, b6, 256, b7, 256)에 대응하는 신호점 중 제 1 상한에 존재하는 신호점의 배치는 도 25와 같고, 제 2 상한에 존재하는 신호점 배치는 도 26과 같고, 제 3 상한에 존재하는 신호점 배치는 도 27과 같고, 제 4 상한에 존재하는 신호점 배치는 도 28과 같다. 또, 도 25, 도 26, 도 27, 도 28에 있어서 횡축은 I, 종축은 Q, 「●」이 신호점, 「△」이 원점(0)이 된다.And set the precoding matrix F to any one of Equation (S164), Equation (S165), Equation (S166), Equation (S167), Equation (S168), Equation (S169), Equation (S170), Equation (S171) When θ is set as shown above, when considered as described above, in the signal u 2 (t) (u 2 (i)) described in the configuration example R1 in the in-phase I-orthogonal Q plane, (b 0, 64, b 1 , 64 , b 2, 64 , b 3, 64 , b 4, 64, b 5, 64 , b 0, 256 , b 1, 256 , b 2, 256 , b 3, 256 , b 4, 256 , b 5 , 256 , b 6 , 256 , b 7 , 256 ) among the signal points corresponding to the first upper limit, the arrangement of the signal points present in the first upper limit is the same as in FIG. The arrangement of the signal points present in the third upper limit is as shown in FIG. 27, and the arrangement of the signal points present in the fourth upper limit is as shown in FIG. 28. 25, 26, 27, and 28, the horizontal axis is I, the vertical axis is Q, "●" is the signal point, and "Δ" is the origin (0).

도 25, 도 26, 도 27, 도 28로부터 알 수 있는 것과 같이 신호점은 겹치지 않으며, 16384개 존재하고 있는 것을 알 수 있다. 그러므로 수신장치에 있어서 높은 수신 품질을 얻을 수 있을 가능성이 크다.As can be seen from Figs. 25, 26, 27, and 28, the signal points do not overlap, and it can be seen that there are 16,384 signal points. Therefore, there is a high possibility that high reception quality can be obtained in the receiving apparatus.

그리고 도 21, 도 22, 도 23, 도 24의 16384개의 신호점의 최소 유클리드 거리를 D1로 하고, 도 25, 도 26, 도 27, 도 28의 16384개의 신호점의 최소 유클리드 거리를 D2로 한다. 그러면, D1>D2가 성립한다. 따라서, 구성 예 R1로부터 식 (S2), 식 (S3), 식 (S4), 식 (S5), 식 (S8)에 있어서 Q1≠Q2인 경우, Q1>Q2가 성립하면 좋게 된다.And the minimum Euclidean distance of 16384 signal points of FIGS. 21, 22, 23, and 24 is D 1 , and the minimum Euclidean distance of 16384 signal points of FIGS. 25, 26, 27, and 28 is D 2 do it with Then, D 1 >D 2 holds. Therefore, in the case of Q 1 ≠ Q 2 in the formulas (S2), (S3), (S4), (S5), and (S8) from the structural example R1, it is sufficient if Q 1 >Q 2 holds. .

(예 3-3)(Example 3-3)

앞에서 설명한 64QAM의 매핑 방법에서 기재한 계수 w64 및 앞에서 설명한 256QAM의 매핑 방법에서 기재한 계수 w256에 관해서 식 (S153) 및 식 (S154)가 성립하고,Equations (S153) and (S154) are established with respect to the coefficient w 64 described in the 64QAM mapping method described above and the coefficient w 256 described in the 256QAM mapping method described above,

<1>식 (S2)에 있어서 P1 2=P2 2로 한 경우<1> When P 1 2 =P 2 2 in formula (S2)

<2>식 (S3)에 있어서 P1 2=P2 2로 한 경우<2> When P 1 2 =P 2 2 in formula (S3)

<3>식 (S4)에 있어서 P1 2=P2 2로 한 경우<3> When P 1 2 =P 2 2 in formula (S4)

<4>식 (S5)인 경우In case of <4> formula (S5)

<5>식 (S8)인 경우In case of <5> formula (S8)

의 연산을 실행할 때의 프리코딩 행렬 F를 이하의 어느 하나로 설정하는 경우를 생각한다.Consider a case where the precoding matrix F when performing the operation of is set to one of the following.

Figure 112022067201756-pat00212
Figure 112022067201756-pat00212

또는,or,

Figure 112022067201756-pat00213
Figure 112022067201756-pat00213

또는,or,

Figure 112022067201756-pat00214
Figure 112022067201756-pat00214

또는,or,

Figure 112022067201756-pat00215
Figure 112022067201756-pat00215

또, 식 (S173), 식 (S174), 식 (S175), 식 (S176)에 있어서 α는 실수라도 좋고 허수라도 좋으며, β는 실수라도 좋고 허수라도 좋다. 단, α는 0(제로)은 아니다. 그리고 β도 0(제로)은 아니다.In the formulas (S173), (S174), (S175), and (S176), α may be a real number or an imaginary number, and β may be a real number or an imaginary number. However, α is not 0 (zero). And β is also not 0 (zero).

이때, 수신장치가 양호한 데이터의 수신 품질을 얻기 위한 α의 값에 대해 생각한다.At this time, the receiving apparatus thinks about the value of α for obtaining good data reception quality.

식 (S2), 식 (S3), 식 (S4), 식 (S5), 식 (S8)에서의 신호 z1(t)(z1(i))에 주목하여, 수신장치가 양호한 데이터의 수신 품질을 얻기 위한 α의 값으로 이하가 있다.Paying attention to the signals z 1 (t) (z 1 (i)) in the formulas (S2), (S3), (S4), (S5), and (S8), the receiving apparatus receives good data The values of α for obtaining quality are as follows.

α가 실수일 때:When α is a real number:

Figure 112022067201756-pat00216
Figure 112022067201756-pat00216

또는,or,

Figure 112022067201756-pat00217
Figure 112022067201756-pat00217

α가 허수일 때:When α is an imaginary number:

Figure 112022067201756-pat00218
Figure 112022067201756-pat00218

또는,or,

Figure 112022067201756-pat00219
Figure 112022067201756-pat00219

프리코딩 행렬 F를 식 (S173), 식 (S174), 식 (S175), 식 (S176)의 어느 하나로 설정하고, 식 (S177), 식 (S178), 식 (S179), 식 (S180)과 같이 α를 설정한 경우, 앞에서 설명한 것과 같이 생각하면 동상 I-직교 Q 평면에서의 구성 예 R1에서 설명한 신호 u1(t)(u1(i))에 있어서 (b0, 64, b1, 64, b2, 64, b3, 64, b4, 64, b5, 64, b0, 256, b1, 256, b2, 256, b3, 256, b4, 256, b5, 256, b6, 256, b7, 256)에 대응하는 신호점 중 제 1 상한에 존재하는 신호점의 배치는 도 29와 같고, 제 2 상한에 존재하는 신호점 배치는 도 30과 같고, 제 3 상한에 존재하는 신호점 배치는 도 31과 같고, 제 4 상한에 존재하는 신호점 배치는 도 32와 같다. 또, 도 29, 도 30, 도 31, 도 32에 있어서 횡축은 I, 종축은 Q, 「●」이 신호점, 「△」이 원점(0)이 된다.Set the precoding matrix F to any one of formulas (S173), (S174), (S175), and (S176), and formulas (S177), (S178), (S179), and (S180) When α is set in the same way, when considered as described above, in the signal u 1 (t) (u 1 (i)) described in the configuration example R1 in the in-phase I-orthogonal Q plane, (b 0, 64, b 1, 64 , b 2, 64 , b 3, 64 , b 4, 64, b 5, 64 , b 0, 256 , b 1, 256 , b 2, 256 , b 3, 256 , b 4, 256 , b 5, 256 , b 6 , 256 , b 7 , 256 ) among the signal points corresponding to the first upper limit, the arrangement of the signal points present in the first upper limit is the same as in FIG. 29 , and the arrangement of the signal points present in the second upper limit is the same as in FIG. The arrangement of the signal points present in the upper limit 3 is the same as in FIG. 31, and the arrangement of the signal points present in the fourth upper limit is the same as in FIG. 32 . Further, in Figs. 29, 30, 31, and 32, the horizontal axis is I, the vertical axis is Q, "●" is the signal point, and "Δ" is the origin (0).

도 29, 도 30, 도 31, 도 32로부터 알 수 있는 것과 같이 신호점은 겹치지 않으며, 16384개 존재하고 있는 것을 알 수 있다. 또, 동상 I-직교 Q 평면에서의 16384개의 신호점 중 도 29의 가장 오른쪽의 가장 위, 도 32의 가장 오른쪽의 가장 아래, 도 30의 가장 오른쪽의 가장 위, 도 31의 가장 왼쪽의 가장 아래의 4개를 제외한 16380개의 신호점에서의 가장 근접하는 다른 신호점과의 사이의 유클리드 거리가 서로 동일하게 되어 있다. 그러므로 수신장치에 있어서 높은 수신 품질을 얻을 수 있을 가능성이 크다.As can be seen from Figs. 29, 30, 31, and 32, the signal points do not overlap, and it can be seen that there are 16,384 signal points. In addition, among 16384 signal points in the in-phase I-orthogonal Q plane, the rightmost top of Fig. 29, the rightmost bottom of Fig. 32, the rightmost top of Fig. 30, and the leftmost bottom of Fig. 31 The Euclidean distances between 16380 signal points except for 4 of the signal points that are closest to each other are equal to each other. Therefore, there is a high possibility that high reception quality can be obtained in the receiving apparatus.

그리고 프리코딩 행렬 F를 식 (S173), 식 (S174), 식 (S175), 식 (S176)의 어느 하나로 설정하고, 식 (S177), 식 (S178), 식 (S179), 식 (S180)과 같이 α를 설정한 경우, 앞에서 설명한 것과 같이 생각하면 동상 I-직교 Q 평면에서의 구성 예 R1에서 설명한 신호 u2(t)(u2(i))에 있어서 (b0, 64, b1, 64, b2, 64, b3, 64, b4, 64, b5, 64, b0, 256, b1, 256, b2, 256, b3, 256, b4, 256, b5, 256, b6, 256, b7, 256)에 대응하는 신호점 중 제 1 상한에 존재하는 신호점의 배치는 도 33과 같고, 제 2 상한에 존재하는 신호점 배치는 도 34와 같고, 제 3 상한에 존재하는 신호점 배치는 도 35와 같고, 제 4 상한에 존재하는 신호점 배치는 도 36과 같다. 또, 도 33, 도 34, 도 35, 도 36에 있어서 횡축은 I, 종축은 Q, 「●」이 신호점, 「△」이 원점(0)이 된다.And set the precoding matrix F to any one of Equation (S173), Equation (S174), Equation (S175), Equation (S176), Equation (S177), Equation (S178), Equation (S179), Equation (S180) When α is set as shown above, when considered as described above, in the signal u 2 (t) (u 2 (i)) described in the configuration example R1 in the in-phase I-orthogonal Q plane, (b 0, 64, b 1 ) , 64 , b 2, 64 , b 3, 64 , b 4, 64, b 5, 64 , b 0, 256 , b 1, 256 , b 2, 256 , b 3, 256 , b 4, 256 , b 5 , 256 , b 6 , 256 , b 7 , 256 ) among the signal points corresponding to the first upper limit, the arrangement of the signal points present in the first upper limit is the same as in FIG. The arrangement of signal points present in the third upper limit is the same as in FIG. 35 , and the arrangement of signal points present in the fourth upper limit is as shown in FIG. 36 . 33, 34, 35, and 36, the horizontal axis is I, the vertical axis is Q, "●" is the signal point, and "Δ" is the origin (0).

도 33, 도 34, 도 35, 도 36으로부터 알 수 있는 것과 같이 신호점은 겹치지 않으며, 1024개 존재하고 있는 것을 알 수 있다. 그러므로 수신장치에 있어서 높은 수신 품질을 얻을 수 있을 가능성이 크다.As can be seen from Figs. 33, 34, 35, and 36, the signal points do not overlap, and it can be seen that there are 1024 signal points. Therefore, there is a high possibility that high reception quality can be obtained in the receiving apparatus.

그리고 도 29, 도 30, 도 31, 도 32의 16384개의 신호점의 최소 유클리드 거리를 D1로 하고, 도 33, 도 34, 도 35, 도 36의 16384개의 신호점의 최소 유클리드 거리를 D2로 한다. 그러면, D1>D2가 성립한다. 따라서, 구성 예 R1로부터 식 (S2), 식 (S3), 식 (S4), 식 (S5), 식 (S8)에 있어서 Q1≠Q2인 경우, Q1>Q2가 성립하면 좋게 된다.And the minimum Euclidean distance of 16384 signal points of FIGS. 29, 30, 31, and 32 is D 1 , and the minimum Euclidean distance of 16384 signal points of FIGS. 33, 34, 35 and 36 is D 2 do it with Then, D 1 >D 2 holds. Therefore, in the case of Q 1 ≠ Q 2 in the formulas (S2), (S3), (S4), (S5), and (S8) from the structural example R1, it is sufficient if Q 1 >Q 2 holds. .

(예 3-4)(Example 3-4)

다음에, 앞에서 설명한 64QAM의 매핑 방법에서 기재한 계수 w64 및 앞에서 설명한 256QAM의 매핑 방법에서 기재한 계수 w256에 관해서 식 (S153) 및 식 (S154)가 성립하고,Next, with respect to the coefficient w 64 described in the 64QAM mapping method described above and the coefficient w 256 described in the 256QAM mapping method described above, equations (S153) and (S154) are established,

<1>식 (S2)에 있어서 P1 2=P2 2로 한 경우<1> When P 1 2 =P 2 2 in formula (S2)

<2>식 (S3)에 있어서 P1 2=P2 2로 한 경우<2> When P 1 2 =P 2 2 in formula (S3)

<3>식 (S4)에 있어서 P1 2=P2 2로 한 경우<3> When P 1 2 =P 2 2 in formula (S4)

<4>식 (S5)인 경우In case of <4> formula (S5)

<5>식 (S8)인 경우In case of <5> formula (S8)

의 연산을 실행할 때의 프리코딩 행렬 F를 이하의 어느 하나로 설정하는 경우를 생각한다.Consider a case where the precoding matrix F when performing the operation of is set to one of the following.

Figure 112022067201756-pat00220
Figure 112022067201756-pat00220

또는,or,

Figure 112022067201756-pat00221
Figure 112022067201756-pat00221

또는,or,

Figure 112022067201756-pat00222
Figure 112022067201756-pat00222

또는,or,

Figure 112022067201756-pat00223
Figure 112022067201756-pat00223

또, 식 (S181), 식 (S183)에 있어서 β는 실수라도 좋고 허수라도 좋다. 단, β는 0(제로)은 아니다.In the formulas (S181) and (S183), β may be either a real number or an imaginary number. However, β is not 0 (zero).

이때, 수신장치가 양호한 데이터의 수신 품질을 얻기 위한 θ의 값에 대해 생각한다.At this time, the receiving apparatus thinks about the value of ? for obtaining good data reception quality.

먼저, 식 (S2), 식 (S3), 식 (S4), 식 (S5), 식 (S8)에서의 신호 z1(t)(z1(i))에 주목하여, 수신장치가 양호한 데이터의 수신 품질을 얻기 위한 θ의 값으로 이하가 있다.First, paying attention to the signals z 1 (t) (z 1 (i)) in the formulas (S2), (S3), (S4), (S5), and (S8), the receiving device can provide good data The values of θ for obtaining the reception quality of are as follows.

Figure 112022067201756-pat00224
Figure 112022067201756-pat00224

또는,or,

Figure 112022067201756-pat00225
Figure 112022067201756-pat00225

또는,or,

Figure 112022067201756-pat00226
Figure 112022067201756-pat00226

또는,or,

Figure 112022067201756-pat00227
Figure 112022067201756-pat00227

또, 식 (S185), 식 (S186), 식 (S187), 식 (S188)에 있어서 tan-1(x)는 역삼각함수(inverse trigonometric function)(삼각함수의 정의역을 적당하게 제한한 것의 역함수)이며,In addition, in formulas (S185), (S186), (S187), and (S188), tan-1(x) is an inverse trigonometric function (the inverse function of a trigonometric function with an appropriately limited domain) ) and

Figure 112022067201756-pat00228
Figure 112022067201756-pat00228

가 된다. 또, 「tan-1(x)」는 「Tan-1(x)」, 「arctan(x)」, 「Arctan(x)」로 기재해도 좋다. 그리고 N은 정수로 한다.becomes Moreover, you may describe "tan-1(x)" as "Tan-1(x)", "arctan(x)", and "Arctan(x)". And N is an integer.

프리코딩 행렬 F를 식 (S181), 식 (S182), 식 (S183), 식 (S184)의 어느 하나로 설정하고, 식 (S185), 식 (S186), 식 (S187), 식 (S188)과 같이 θ를 설정한 경우, 앞에서 설명한 것과 같이 생각하면 동상 I-직교 Q 평면에서의 구성 예 R1에서 설명한 신호 u1(t)(u1(i))에 있어서 (b0, 64, b1, 64, b2, 64, b3, 64, b4, 64, b5, 64, b0, 256, b1, 256, b2, 256, b3, 256, b4, 256, b5, 256, b6, 256, b7, 256)에 대응하는 신호점 중 제 1 상한에 존재하는 신호점의 배치는 도 29와 같고, 제 2 상한에 존재하는 신호점 배치는 도 30과 같고, 제 3 상한에 존재하는 신호점 배치는 도 31과 같고, 제 4 상한에 존재하는 신호점 배치는 도 32와 같다. 또, 도 29, 도 30, 도 31, 도 32에 있어서 횡축은 I, 종축은 Q, 「●」이 신호점, 「△」이 원점(0)이 된다.Set the precoding matrix F to any one of formulas (S181), (S182), (S183), and (S184), and formulas (S185), (S186), (S187), and (S188) When θ is set in the same way, if it is considered as described above, in the signal u 1 (t)(u 1 (i)) described in the configuration example R1 in the in-phase I-orthogonal Q plane, (b 0, 64, b 1, 64 , b 2, 64 , b 3, 64 , b 4, 64, b 5, 64 , b 0, 256 , b 1, 256 , b 2, 256 , b 3, 256 , b 4, 256 , b 5, 256 , b 6 , 256 , b 7 , 256 ) among the signal points corresponding to the first upper limit, the arrangement of the signal points present in the first upper limit is the same as in FIG. 29 , and the arrangement of the signal points present in the second upper limit is the same as in FIG. The arrangement of the signal points present in the upper limit 3 is the same as in FIG. 31, and the arrangement of the signal points present in the fourth upper limit is the same as in FIG. 32 . Further, in Figs. 29, 30, 31, and 32, the horizontal axis is I, the vertical axis is Q, "●" is the signal point, and "Δ" is the origin (0).

도 29, 도 30, 도 31, 도 32로부터 알 수 있는 것과 같이 동상 I-직교 Q평면에 신호점은 겹치지 않으며, 16384개 존재하고 있는 것을 알 수 있다. 또, 동상 I-직교 Q 평면에서의 16384개의 신호점 중 도 29의 가장 오른쪽의 가장 위, 도 32의 가장 오른쪽의 가장 아래, 도 30의 가장 오른쪽의 가장 위, 도 31의 가장 왼쪽의 가장 아래의 4개를 제외한 16380개의 신호점에서의 가장 근접하는 다른 신호점과의 사이의 유클리드 거리가 서로 동일하게 되어 있다. 그러므로 수신장치에 있어서 높은 수신 품질을 얻을 수 있을 가능성이 크다.As can be seen from Figs. 29, 30, 31 and 32, the signal points do not overlap on the in-phase I-orthogonal Q plane, and it can be seen that there are 16,384 signal points. In addition, among 16384 signal points in the in-phase I-orthogonal Q plane, the rightmost top of Fig. 29, the rightmost bottom of Fig. 32, the rightmost top of Fig. 30, and the leftmost bottom of Fig. 31 The Euclidean distances between 16380 signal points except for 4 of the signal points that are closest to each other are equal to each other. Therefore, there is a high possibility that high reception quality can be obtained in the receiving apparatus.

그리고 프리코딩 행렬 F를 식 (S181), 식 (S182), 식 (S183), 식 (S184)의 어느 하나로 설정하고, 식 (S185), 식 (S186), 식 (S187), 식 (S188)과 같이 θ를 설정한 경우, 앞에서 설명한 것과 같이 생각하면 동상 I-직교 Q 평면에서의 구성 예 R1에서 설명한 신호 u2(t)(u2(i))에 있어서 (b0, 64, b1, 64, b2, 64, b3, 64, b4, 64, b5, 64, b0, 256, b1, 256, b2, 256, b3, 256, b4, 256, b5, 256, b6, 256, b7, 256)에 대응하는 신호점 중 제 1 상한에 존재하는 신호점의 배치는 도 33과 같고, 제 2 상한에 존재하는 신호점 배치는 도 34와 같고, 제 3 상한에 존재하는 신호점 배치는 도 35와 같고, 제 4 상한에 존재하는 신호점 배치는 도 36과 같다. 또, 도 33, 도 34, 도 35, 도 36에 있어서 횡축은 I, 종축은 Q, 「●」이 신호점, 「△」이 원점(0)이 된다.And set the precoding matrix F to any one of Equation (S181), Equation (S182), Equation (S183), Equation (S184), Equation (S185), Equation (S186), Equation (S187), Equation (S188) When θ is set as shown above, when considered as described above, in the signal u 2 (t) (u 2 (i)) described in the configuration example R1 in the in-phase I-orthogonal Q plane, (b 0, 64, b 1 , 64 , b 2, 64 , b 3, 64 , b 4, 64, b 5, 64 , b 0, 256 , b 1, 256 , b 2, 256 , b 3, 256 , b 4, 256 , b 5 , 256 , b 6 , 256 , b 7 , 256 ) among the signal points corresponding to the first upper limit, the arrangement of the signal points present in the first upper limit is the same as in FIG. The arrangement of signal points present in the third upper limit is the same as in FIG. 35 , and the arrangement of signal points present in the fourth upper limit is as shown in FIG. 36 . 33, 34, 35, and 36, the horizontal axis is I, the vertical axis is Q, "●" is the signal point, and "Δ" is the origin (0).

도 33, 도 34, 도 35, 도 36으로부터 알 수 있는 것과 같이 신호점은 겹치지 않으며, 16384개 존재하고 있는 것을 알 수 있다. 그러므로 수신장치에 있어서 높은 수신 품질을 얻을 수 있을 가능성이 크다.As can be seen from Figs. 33, 34, 35, and 36, the signal points do not overlap and it can be seen that there are 16,384 signal points. Therefore, there is a high possibility that high reception quality can be obtained in the receiving apparatus.

그리고 도 29, 도 30, 도 31, 도 32의 16384개의 신호점의 최소 유클리드 거리를 D1로 하고, 도 33, 도 34, 도 35, 도 36의 16384개의 신호점의 최소 유클리드 거리를 D2로 한다. 그러면, D1>D2가 성립한다. 따라서, 구성 예 R1로부터 식 (S2), 식 (S3), 식 (S4), 식 (S5), 식 (S8)에 있어서 Q1≠Q2인 경우, Q1>Q2가 성립하면 좋게 된다.And the minimum Euclidean distance of 16384 signal points of FIGS. 29, 30, 31, and 32 is D 1 , and the minimum Euclidean distance of 16384 signal points of FIGS. 33, 34, 35 and 36 is D 2 do it with Then, D 1 >D 2 holds. Therefore, in the case of Q 1 ≠ Q 2 in the formulas (S2), (S3), (S4), (S5), and (S8) from the structural example R1, it is sufficient if Q 1 >Q 2 holds. .

(예 3-5)(Example 3-5)

앞에서 설명한 64QAM의 매핑 방법에서 기재한 계수 w64 및 앞에서 설명한 256QAM의 매핑 방법에서 기재한 계수 w256에 관해서 식 (S153) 및 식 (S154)가 성립하고,Equations (S153) and (S154) are established with respect to the coefficient w 64 described in the 64QAM mapping method described above and the coefficient w 256 described in the 256QAM mapping method described above,

<1>식 (S2)에 있어서 P1 2=P2 2로 한 경우<1> When P 1 2 =P 2 2 in formula (S2)

<2>식 (S3)에 있어서 P1 2=P2 2로 한 경우<2> When P 1 2 =P 2 2 in formula (S3)

<3>식 (S4)에 있어서 P1 2=P2 2로 한 경우<3> When P 1 2 =P 2 2 in formula (S4)

<4>식 (S5)인 경우In case of <4> formula (S5)

<5>식 (S8)인 경우In case of <5> formula (S8)

의 연산을 실행할 때의 프리코딩 행렬 F를 이하의 어느 하나로 설정하는 경우를 생각한다.Consider a case where the precoding matrix F when performing the operation of is set to one of the following.

Figure 112022067201756-pat00229
Figure 112022067201756-pat00229

또는,or,

Figure 112022067201756-pat00230
Figure 112022067201756-pat00230

또는,or,

Figure 112022067201756-pat00231
Figure 112022067201756-pat00231

또는,or,

Figure 112022067201756-pat00232
Figure 112022067201756-pat00232

또, 식 (S190), 식 (S191), 식 (S192), 식 (S193)에 있어서 α는 실수라도 좋고 허수라도 좋으며, β는 실수라도 좋고 허수라도 좋다. 단, α는 0(제로)은 아니다. 그리고 β도 0(제로)은 아니다.In the formulas (S190), (S191), (S192), and (S193), α may be a real number or an imaginary number, and β may be a real number or an imaginary number. However, α is not 0 (zero). And β is also not 0 (zero).

이때, 수신장치가 양호한 데이터의 수신 품질을 얻기 위한 α의 값에 대해 생각한다.At this time, the receiving apparatus thinks about the value of α for obtaining good data reception quality.

식 (S2), 식 (S3), 식 (S4), 식 (S5), 식 (S8)에서의 신호 z2(t)(z2(i))에 주목하여, 수신장치가 양호한 데이터의 수신 품질을 얻기 위한 α의 값으로 이하가 있다.Paying attention to the signals z 2 (t) (z 2 (i)) in the formulas (S2), (S3), (S4), (S5), and (S8), the receiving apparatus receives good data The values of α for obtaining quality are as follows.

α가 실수일 때:When α is a real number:

Figure 112022067201756-pat00233
Figure 112022067201756-pat00233

또는,or,

Figure 112022067201756-pat00234
Figure 112022067201756-pat00234

α가 허수 때:When α is an imaginary number:

Figure 112022067201756-pat00235
Figure 112022067201756-pat00235

또는,or,

Figure 112022067201756-pat00236
Figure 112022067201756-pat00236

프리코딩 행렬 F를 식 (S190), 식 (S191), 식 (S192), 식 (S193)의 어느 하나로 설정하고, 식 (S194), 식 (S195), 식 (S196), 식 (S197)과 같이 α를 설정한 경우, 앞에서 설명한 것과 같이 생각하면 동상 I-직교 Q 평면에서의 구성 예 R1에서 설명한 신호 u2(t)(u2(i))에 있어서 (b0, 64, b1, 64, b2, 64, b3, 64, b4, 64, b5, 64, b0, 256, b1, 256, b2, 256, b3, 256, b4, 256, b5, 256, b6, 256, b7, 256)에 대응하는 신호점 중 제 1 상한에 존재하는 신호점의 배치는 도 37과 같고, 제 2 상한에 존재하는 신호점 배치는 도 38과 같고, 제 3 상한에 존재하는 신호점 배치는 도 39와 같고, 제 4 상한에 존재하는 신호점 배치는 도 40과 같다. 또, 도 37, 도 38, 도 39, 도 40에 있어서 횡축은 I, 종축은 Q, 「●」이 신호점, 「△」이 원점(0)이 된다.Set the precoding matrix F to any one of formulas (S190), (S191), (S192), and (S193), and formulas (S194), (S195), (S196), and (S197) When α is set in the same way, if it is considered as described above, (b 0, 64, b 1 , 64 , b 2, 64 , b 3, 64 , b 4, 64, b 5, 64 , b 0, 256 , b 1, 256 , b 2, 256 , b 3, 256 , b 4, 256 , b 5, 256 , b 6, 256 , b 7, 256 ), the arrangement of the signal points existing in the first upper limit is the same as in FIG. 37 , the arrangement of the signal points existing in the second upper limit is the same as in FIG. 38 , and the third The arrangement of the signal points present in the upper limit is the same as in FIG. 39, and the arrangement of the signal points present in the fourth upper limit is the same as in FIG. 40 . 37, 38, 39, and 40, the horizontal axis is I, the vertical axis is Q, "●" is the signal point, and "Δ" is the origin (0).

도 37, 도 38, 도 39, 도 40으로부터 알 수 있는 것과 같이 신호점은 겹치지 않으며, 16384개 존재하고 있는 것을 알 수 있다. 또, 동상 I-직교 Q 평면에서의 16384개의 신호점 중 도 37의 가장 오른쪽의 가장 위, 도 40의 가장 오른쪽의 가장 아래, 도 38의 가장 오른쪽의 가장 위, 도 39의 가장 왼쪽의 가장 아래의 4개를 제외한 16380개의 신호점에서의 가장 근접하는 다른 신호점과의 사이의 유클리드 거리가 서로 동일하게 되어 있다. 그러므로 수신장치에 있어서 높은 수신 품질을 얻을 수 있을 가능성이 크다.As can be seen from Figs. 37, 38, 39, and 40, the signal points do not overlap, and it can be seen that there are 16,384 signal points. In addition, among 16384 signal points in the in-phase I-orthogonal Q plane, the rightmost top of FIG. 37 , the rightmost bottom of FIG. 40 , the rightmost top of FIG. 38 , and the leftmost bottom of FIG. 39 . The Euclidean distances between 16380 signal points except for 4 of the signal points that are closest to each other are equal to each other. Therefore, there is a high possibility that high reception quality can be obtained in the receiving apparatus.

그리고 프리코딩 행렬 F를 식 (S190), 식 (S191), 식 (S192), 식 (S193)의 어느 하나로 설정하고, 식 (S194), 식 (S195), 식 (S196), 식 (S197)과 같이 α를 설정한 경우, 앞에서 설명한 것과 같이 생각하면 동상 I-직교 Q 평면에서의 구성 예 R1에서 설명한 신호 u1(t)(u1(i))에 있어서 (b0, 64, b1, 64, b2, 64, b3, 64, b4, 64, b5, 64, b0, 256, b1, 256, b2, 256, b3, 256, b4, 256, b5, 256, b6, 256, b7, 256)에 대응하는 신호점 중 제 1 상한에 존재하는 신호점의 배치는 도 41과 같고, 제 2 상한에 존재하는 신호점 배치는 도 42와 같고, 제 3 상한에 존재하는 신호점 배치는 도 43과 같고, 제 4 상한에 존재하는 신호점 배치는 도 44와 같다. 또, 도 41, 도 42, 도 43, 도 44에 있어서 횡축은 I, 종축은 Q, 「●」이 신호점, 「△」이 원점(0)이 된다.And set the precoding matrix F to any one of Equation (S190), Equation (S191), Equation (S192), Equation (S193), Equation (S194), Equation (S195), Equation (S196), Equation (S197) When α is set as shown above, when considered as described above, in the signal u 1 (t) (u 1 (i)) described in the configuration example R1 in the in-phase I-orthogonal Q plane, (b 0, 64, b 1 , 64 , b 2, 64 , b 3, 64 , b 4, 64, b 5, 64 , b 0, 256 , b 1, 256 , b 2, 256 , b 3, 256 , b 4, 256 , b 5 , 256 , b 6 , 256 , b 7 , 256 ) among the signal points corresponding to the first upper limit, the arrangement of the signal points present in the first upper limit is the same as in FIG. The arrangement of the signal points present in the third upper limit is the same as in FIG. 43, and the arrangement of the signal points present in the fourth upper limit is the same as in FIG. 44 . In addition, in Figs. 41, 42, 43, and 44, the horizontal axis is I, the vertical axis is Q, "●" is the signal point, and "Δ" is the origin (0).

도 41, 도 42, 도 43, 도 44로부터 알 수 있는 것과 같이 신호점은 겹치지 않으며, 1024개 존재하고 있는 것을 알 수 있다. 그러므로 수신장치에 있어서 높은 수신 품질을 얻을 수 있을 가능성이 크다.As can be seen from Figs. 41, 42, 43, and 44, the signal points do not overlap and it can be seen that there are 1024 signal points. Therefore, there is a high possibility that high reception quality can be obtained in the receiving apparatus.

그리고 도 37, 도 38, 도 39, 도 40의 16384개의 신호점의 최소 유클리드 거리를 D2로 하고, 도 41, 도 42, 도 43, 도 44의 16384개의 신호점의 최소 유클리드 거리를 D1으로 한다. 그러면, D1<D2가 성립한다. 따라서, 구성 예 R1로부터 식 (S2), 식 (S3), 식 (S4), 식 (S5), 식 (S8)에 있어서 Q1≠Q2인 경우, Q1<Q2가 성립하면 좋게 된다.And the minimum Euclidean distance of 16384 signal points in FIGS. 37, 38, 39, and 40 is D 2 , and the minimum Euclidean distance of 16384 signal points in FIGS. 41, 42, 43 and 44 is D 1 do it with Then, D 1 < D 2 holds. Therefore, in the case of Q 1 ≠ Q 2 in the formulas (S2), (S3), (S4), (S5), and (S8) from the structural example R1, it is sufficient if Q 1 < Q 2 holds. .

(예 3-6)(Example 3-6)

다음에, 앞에서 설명한 64QAM의 매핑 방법에서 기재한 계수 w64 및 앞에서 설명한 256QAM의 매핑 방법에서 기재한 계수 w256에 관해서 식 (S153) 및 식 (S154)가 성립하고,Next, with respect to the coefficient w 64 described in the 64QAM mapping method described above and the coefficient w 256 described in the 256QAM mapping method described above, equations (S153) and (S154) are established,

<1>식 (S2)에 있어서 P1 2=P2 2으로 한 경우<1> When P 1 2 =P 2 2 in formula (S2)

<2>식 (S3)에 있어서 P1 2=P2 2로 한 경우<2> When P 1 2 =P 2 2 in formula (S3)

<3>식 (S4)에 있어서 P1 2=P2 2로 한 경우<3> When P 1 2 =P 2 2 in formula (S4)

<4>식 (S5)인 경우In case of <4> formula (S5)

<5>식 (S8)인 경우In case of <5> formula (S8)

의 연산을 실행할 때의 프리코딩 행렬 F를 이하의 어느 하나로 설정하는 경우를 생각한다.Consider a case where the precoding matrix F when performing the operation of is set to one of the following.

Figure 112022067201756-pat00237
Figure 112022067201756-pat00237

또는,or,

Figure 112022067201756-pat00238
Figure 112022067201756-pat00238

또는,or,

Figure 112022067201756-pat00239
Figure 112022067201756-pat00239

또는,or,

Figure 112022067201756-pat00240
Figure 112022067201756-pat00240

또, 식 (S198), 식 (S200)에 있어서 β는 실수라도 좋고 허수라도 좋다. 단, β는 0(제로)은 아니다.In the formulas (S198) and (S200), β may be either a real number or an imaginary number. However, β is not 0 (zero).

이때, 수신장치가 양호한 데이터의 수신 품질을 얻기 위한 θ의 값에 대해 생각한다.At this time, the receiving apparatus thinks about the value of ? for obtaining good data reception quality.

먼저, 식 (S2), 식 (S3), 식 (S4), 식 (S5), 식 (S8)에서의 신호 z2(t)(z2(i))에 주목하여, 수신장치가 양호한 데이터의 수신 품질을 얻기 위한 θ의 값으로 이하가 있다.First, paying attention to the signal z 2 (t) (z 2 (i)) in the formulas (S2), (S3), (S4), (S5), and (S8), the receiving device can provide good data The values of θ for obtaining the reception quality of are as follows.

Figure 112022067201756-pat00241
Figure 112022067201756-pat00241

또는,or,

Figure 112022067201756-pat00242
Figure 112022067201756-pat00242

또는,or,

Figure 112022067201756-pat00243
Figure 112022067201756-pat00243

또는,or,

Figure 112022067201756-pat00244
Figure 112022067201756-pat00244

또, 식 (S202), 식 (S203), 식 (S204), 식 (S205)에 있어서 tan-1(x)는 역삼각함수(inverse trigonometric function)(삼각함수의 정의역을 적당하게 제한한 것의 역함수)이며,Also, in formulas (S202), (S203), (S204), and (S205), tan-1(x) is an inverse trigonometric function (the inverse function of a trigonometric function having a domain appropriately limited). ) and

Figure 112022067201756-pat00245
Figure 112022067201756-pat00245

가 된다. 또, 「tan-1(x)」는 「Tan-1(x)」, 「arctan(x)」, 「Arctan(x)」로 기재해도 좋다. 그리고 N은 정수로 한다.becomes Moreover, you may describe "tan-1(x)" as "Tan-1(x)", "arctan(x)", and "Arctan(x)". And N is an integer.

프리코딩 행렬 F를 식 (S198), 식 (S199), 식 (S200), 식 (S201)의 어느 하나로 설정하고, 식 (S202), 식 (S203), 식 (S204), 식 (S205)과 같이 θ를 설정한 경우, 앞에서 설명한 것과 같이 생각하면 동상 I-직교 Q 평면에서의 구성 예 R1에서 설명한 신호 u2(t)(u2(i))에 있어서 (b0, 64, b1, 64, b2, 64, b3, 64, b4, 64, b5, 64, b0, 256, b1, 256, b2, 256, b3, 256, b4, 256, b5, 256, b6, 256, b7, 256)에 대응하는 신호점 중 제 1 상한에 존재하는 신호점의 배치는 도 37과 같고, 제 2 상한에 존재하는 신호점 배치는 도 38과 같고, 제 3 상한에 존재하는 신호점 배치는 도 39와 같고, 제 4 상한에 존재하는 신호점 배치는 도 40과 같다. 또, 도 37, 도 38, 도 39, 도 40에 있어서 횡축은 I, 종축은 Q, 「●」이 신호점, 「△」이 원점(0)이 된다.The precoding matrix F is set to any one of formulas (S198), (S199), (S200), and (S201), and with formulas (S202), (S203), (S204), and (S205) When θ is set in the same way, if it is considered as described above , (b0, 64, b1, 64, b2, 64, b3, 64, b4, 64, b5, 64, b0, 256, b1, 256, b2, 256, b3, 256, b4, 256, b5, 256, b6, 256, b7, 256) The arrangement of the signal points present in the first upper limit among the signal points to The arrangement of the signal points existing in the fourth upper limit is as shown in FIG. 40 . 37, 38, 39, and 40, the horizontal axis is I, the vertical axis is Q, "●" is the signal point, and "Δ" is the origin (0).

도 37, 도 38, 도 39, 도 40으로부터 알 수 있는 것과 같이 신호점은 겹치지 않으며, 16384개 존재하고 있는 것을 알 수 있다. 또, 동상 I-직교 Q 평면에서의 16384개의 신호점 중 도 37의 가장 오른쪽의 가장 위, 도 40의 가장 오른쪽의 가장 아래, 도 38의 가장 오른쪽의 가장 위, 도 39의 가장 왼쪽의 가장 아래의 4개를 제외한 16380개의 신호점에서의 가장 근접하는 다른 신호점과의 사이의 유클리드 거리가 서로 동일하게 되어 있다. 그러므로 수신장치에 있어서 높은 수신 품질을 얻을 수 있을 가능성이 크다.As can be seen from Figs. 37, 38, 39, and 40, the signal points do not overlap, and it can be seen that there are 16,384 signal points. In addition, among 16384 signal points in the in-phase I-orthogonal Q plane, the rightmost top of FIG. 37 , the rightmost bottom of FIG. 40 , the rightmost top of FIG. 38 , and the leftmost bottom of FIG. 39 . The Euclidean distances between 16380 signal points except for 4 of the signal points that are closest to each other are equal to each other. Therefore, there is a high possibility that high reception quality can be obtained in the receiving apparatus.

그리고 프리코딩 행렬 F를 식 (S198), 식 (S199), 식 (S200), 식 (S201)의 어느 하나로 설정하고, 식 (S202), 식 (S203), 식 (S204), 식 (S205)과 같이 θ를 설정한 경우, 앞에서 설명한 것과 같이 생각하면 동상 I-직교 Q 평면에서의 구성 예 R1에서 설명한 신호 u1(t)(u1(i))에 있어서 (b0, 64, b1, 64, b2, 64, b3, 64, b4, 64, b5, 64, b0, 256, b1, 256, b2, 256, b3, 256, b4, 256, b5, 256, b6, 256, b7, 256)에 대응하는 신호점 중 제 1 상한에 존재하는 신호점의 배치는 도 41과 같고, 제 2 상한에 존재하는 신호점 배치는 도 42와 같고, 제 3 상한에 존재하는 신호점 배치는 도 43과 같고, 제 4 상한에 존재하는 신호점 배치는 도 44와 같다. 또, 도 41, 도 42, 도 43, 도 44에 있어서 횡축은 I, 종축은 Q, 「●」이 신호점, 「△」이 원점(0)이 된다.And the precoding matrix F is set to any one of Equation (S198), Equation (S199), Equation (S200), Equation (S201), Equation (S202), Equation (S203), Equation (S204), Equation (S205) When θ is set as shown above, in the same way as described above, (b 0, 64, b 1, 64 , b 2, 64 , b 3, 64 , b 4, 64, b 5, 64 , b 0, 256 , b 1, 256 , b 2, 256 , b 3, 256 , b 4, 256 , b 5, 256 , b 6, 256 , b 7, 256 ), the arrangement of the signal points existing in the first upper limit is the same as in FIG. 41 , the arrangement of the signal points existing in the second upper limit is the same as in FIG. 42 , and the third The arrangement of the signal points existing in the upper limit is the same as in FIG. 43, and the arrangement of the signal points present in the fourth upper limit is the same as in FIG. 44 . In addition, in Figs. 41, 42, 43, and 44, the horizontal axis is I, the vertical axis is Q, "●" is the signal point, and "Δ" is the origin (0).

도 41, 도 42, 도 43, 도 44로부터 알 수 있는 것과 같이 신호점은 겹치지 않으며, 1024개 존재하고 있는 것을 알 수 있다. 그러므로 수신장치에 있어서 높은 수신 품질을 얻을 수 있을 가능성이 크다.As can be seen from Figs. 41, 42, 43, and 44, the signal points do not overlap and it can be seen that there are 1024 signal points. Therefore, there is a high possibility that high reception quality can be obtained in the receiving apparatus.

그리고 도 37, 도 38, 도 39, 도 40의 16384개의 신호점의 최소 유클리드 거리를 D2로 하고, 도 41, 도 42, 도 43, 도 44의 16384개의 신호점의 최소 유클리드 거리를 D1으로 한다. 그러면, D1<D2가 성립한다. 따라서, 구성 예 R1로부터 식 (S2), 식 (S3), 식 (S4), 식 (S5), 식 (S8)에 있어서 Q1≠Q2인 경우, Q1<Q2가 성립하면 좋게 된다.And the minimum Euclidean distance of 16384 signal points in FIGS. 37, 38, 39, and 40 is D 2 , and the minimum Euclidean distance of 16384 signal points in FIGS. 41, 42, 43 and 44 is D 1 do it with Then, D 1 < D 2 holds. Therefore, in the case of Q 1 ≠ Q 2 in the formulas (S2), (S3), (S4), (S5), and (S8) from the structural example R1, it is sufficient if Q 1 < Q 2 holds. .

(예 3-7)(Example 3-7)

앞에서 설명한 64QAM의 매핑 방법에서 기재한 계수 w64 및 앞에서 설명한 256QAM의 매핑 방법에서 기재한 계수 w256에 관해서 식 (S153) 및 식 (S154)가 성립하고,Equations (S153) and (S154) are established with respect to the coefficient w 64 described in the 64QAM mapping method described above and the coefficient w 256 described in the 256QAM mapping method described above,

<1>식 (S2)에 있어서 P1 2=P2 2로 한 경우<1> When P 1 2 =P 2 2 in formula (S2)

<2>식 (S3)에 있어서 P1 2=P2 2로 한 경우<2> When P 1 2 =P 2 2 in formula (S3)

<3>식 (S4)에 있어서 P1 2=P2 2로 한 경우<3> When P 1 2 =P 2 2 in formula (S4)

<4>식 (S5)인 경우In case of <4> formula (S5)

<5>식 (S8)인 경우In case of <5> formula (S8)

의 연산을 실행할 때의 프리코딩 행렬 F를 이하의 어느 하나로 설정하는 경우를 생각한다.Consider a case where the precoding matrix F when performing the operation of is set to one of the following.

Figure 112022067201756-pat00246
Figure 112022067201756-pat00246

또는,or,

Figure 112022067201756-pat00247
Figure 112022067201756-pat00247

또는,or,

Figure 112022067201756-pat00248
Figure 112022067201756-pat00248

또는,or,

Figure 112022067201756-pat00249
Figure 112022067201756-pat00249

또, 식 (S207), 식 (S208), 식 (S209), 식 (S210)에 있어서 α는 실수라도 좋고 허수라도 좋으며, β는 실수라도 좋고 허수라도 좋다. 단, α는 0(제로)은 아니다. 그리고 β도 0(제로)은 아니다.In the formulas (S207), (S208), (S209), and (S210), α may be a real number or an imaginary number, and β may be a real number or an imaginary number. However, α is not 0 (zero). And β is also not 0 (zero).

이때, 수신장치가 양호한 데이터의 수신 품질을 얻기 위한 α의 값에 대해 생각한다.At this time, the receiving apparatus thinks about the value of α for obtaining good data reception quality.

식 (S2), 식 (S3), 식 (S4), 식 (S5), 식 (S8)에서의 신호 z2(t)(z2(i))에 주목하여, 수신장치가 양호한 데이터의 수신 품질을 얻기 위한 α의 값으로 이하가 있다.Paying attention to the signals z 2 (t) (z 2 (i)) in the formulas (S2), (S3), (S4), (S5), and (S8), the receiving apparatus receives good data The values of α for obtaining quality are as follows.

α가 실수일 때:When α is a real number:

Figure 112022067201756-pat00250
Figure 112022067201756-pat00250

또는,or,

Figure 112022067201756-pat00251
Figure 112022067201756-pat00251

α가 허수 때:When α is an imaginary number:

Figure 112022067201756-pat00252
Figure 112022067201756-pat00252

또는,or,

Figure 112022067201756-pat00253
Figure 112022067201756-pat00253

프리코딩 행렬 F를 식 (S207), 식 (S208), 식 (S209), 식 (S210)의 어느 하나로 설정하고, 식 (S211), 식 (S212), 식 (S213), 식 (S214)과 같이 α를 설정한 경우, 앞에서 설명한 것과 같이 생각하면 동상 I-직교 Q 평면에서의 구성 예 R1에서 설명한 신호 u2(t)(u2(i))에 있어서 (b0, 64, b1, 64, b2, 64, b3, 64, b4, 64, b5, 64, b0, 256, b1, 256, b2, 256, b3, 256, b4, 256, b5, 256, b6, 256, b7, 256)에 대응하는 신호점 중 제 1 상한에 존재하는 신호점의 배치는 도 45와 같고, 제 2 상한에 존재하는 신호점 배치는 도 46과 같고, 제 3 상한에 존재하는 신호점 배치는 도 47과 같고, 제 4 상한에 존재하는 신호점 배치는 도 48과 같다. 또, 도 45, 도 46, 도 47, 도 48에 있어서 횡축은 I, 종축은 Q, 「●」이 신호점, 「△」이 원점(0)이 된다.The precoding matrix F is set to any one of formulas (S207), (S208), (S209), and (S210), and with formulas (S211), (S212), (S213), and (S214) When α is set in the same way, if it is considered as described above , (b 0, 64, b 1 , 64 , b 2, 64 , b 3, 64 , b 4, 64, b 5, 64 , b 0, 256 , b 1, 256 , b 2, 256 , b 3, 256 , b 4, 256 , b 5, 256 , b 6 , 256 , b 7 , 256 ) among the signal points corresponding to the first upper limit, the arrangement of the signal points present in the first upper limit is the same as in FIG. 45 , the arrangement of the signal points present in the second upper limit is the same as in FIG. The arrangement of the signal points present in the upper limit 3 is as shown in FIG. 47, and the arrangement of the signal points present in the fourth upper limit is as shown in FIG. 48. 45, 46, 47, and 48, the horizontal axis is I, the vertical axis is Q, "●" is the signal point, and "Δ" is the origin (0).

도 45, 도 46, 도 47, 도 48로부터 알 수 있는 것과 같이 신호점은 겹치지 않으며, 16384개 존재하고 있는 것을 알 수 있다. 또, 동상 I-직교 Q 평면에서의 16384개의 신호점 중 도 45의 가장 오른쪽의 가장 위, 도 48의 가장 오른쪽의 가장 아래, 도 46의 가장 오른쪽의 가장 위, 도 47의 가장 왼쪽의 가장 아래의 4개를 제외한 16380개의 신호점에서의 가장 근접하는 다른 신호점과의 사이의 유클리드 거리가 서로 동일하게 되어 있다. 그러므로 수신장치에 있어서 높은 수신 품질을 얻을 수 있을 가능성이 크다.As can be seen from Figs. 45, 46, 47, and 48, the signal points do not overlap, and it can be seen that there are 16,384 signal points. In addition, among 16384 signal points in the in-phase I-orthogonal Q plane, the rightmost top of FIG. 45 , the rightmost bottom of FIG. 48 , the rightmost top of FIG. 46 , and the leftmost bottom of FIG. 47 . The Euclidean distances between 16380 signal points except for 4 of the signal points that are closest to each other are equal to each other. Therefore, there is a high possibility that high reception quality can be obtained in the receiving apparatus.

그리고 프리코딩 행렬 F를 식 (S207), 식 (S208), 식 (S209), 식 (S210)의 어느 하나로 설정하고, 식 (S211), 식 (S212), 식 (S213), 식 (S214)과 같이 α를 설정한 경우, 앞에서 설명한 것과 같이 생각하면 동상 I-직교 Q 평면에서의 구성 예 R1에서 설명한 신호 u1(t)(u1(i))에 있어서 (b0, 64, b1, 64, b2, 64, b3, 64, b4, 64, b5, 64, b0, 256, b1, 256, b2, 256, b3, 256, b4, 256, b5, 256, b6, 256, b7, 256)에 대응하는 신호점 중 제 1 상한에 존재하는 신호점의 배치는 도 49와 같고, 제 2 상한에 존재하는 신호점 배치는 도 50과 같고, 제 3 상한에 존재하는 신호점 배치는 도 51과 같고, 제 4 상한에 존재하는 신호점 배치는 도 52와 같다. 또, 도 49, 도 50, 도 51, 도 52에 있어서 횡축은 I, 종축은 Q, 「●」이 신호점, 「△」이 원점(0)이 된다.And the precoding matrix F is set to any one of formulas (S207), (S208), (S209), and (S210), and formulas (S211), (S212), (S213), (S214) When α is set as shown above, when considered as described above, in the signal u 1 (t) (u 1 (i)) described in the configuration example R1 in the in-phase I-orthogonal Q plane, (b 0, 64, b 1 , 64 , b 2, 64 , b 3, 64 , b 4, 64, b 5, 64 , b 0, 256 , b 1, 256 , b 2, 256 , b 3, 256 , b 4, 256 , b 5 , 256 , b 6 , 256 , b 7 , 256 ) among the signal points corresponding to the first upper limit, the arrangement of the signal points present in the first upper limit is the same as in FIG. The arrangement of signal points existing in the third upper limit is the same as in FIG. 51 , and the arrangement of signal points existing in the fourth upper limit is as shown in FIG. 52 . Further, in Figs. 49, 50, 51 and 52, the horizontal axis is I, the vertical axis is Q, "●" is the signal point, and "Δ" is the origin (0).

도 49, 도 50, 도 51, 도 52로부터 알 수 있는 것과 같이 신호점은 겹치지 않으며, 1024개 존재하고 있는 것을 알 수 있다. 그러므로 수신장치에 있어서 높은 수신 품질을 얻을 수 있을 가능성이 크다.As can be seen from Figs. 49, 50, 51, and 52, the signal points do not overlap and it can be seen that there are 1024 signal points. Therefore, there is a high possibility that high reception quality can be obtained in the receiving apparatus.

그리고 도 45, 도 46, 도 47, 도 48의 16384개의 신호점의 최소 유클리드 거리를 D2로 하고, 도 49, 도 50, 도 51, 도 52의 16384개의 신호점의 최소 유클리드 거리를 D1으로 한다. 그러면, D1<D2가 성립한다. 따라서, 구성 예 R1로부터 식 (S2), 식 (S3), 식 (S4), 식 (S5), 식 (S8)에 있어서 Q1≠Q2인 경우, Q1<Q2가 성립하면 좋게 된다.And the minimum Euclidean distance of 16384 signal points of FIGS. 45, 46, 47, and 48 is D 2 , and the minimum Euclidean distance of 16384 signal points of FIGS. 49, 50, 51 and 52 is D 1 do it with Then, D 1 < D 2 holds. Therefore, in the case of Q1 ≠ Q2 in the formulas (S2), (S3), (S4), (S5), and (S8) from the structural example R1, it is good if Q1 < Q2 holds.

(예 3-8)(Example 3-8)

앞에서 설명한 64QAM의 매핑 방법에서 기재한 계수 w64 및 앞에서 설명한 256QAM의 매핑 방법에서 기재한 계수 w256에 관해서 식 (S153) 및 식 (S154)가 성립하고,Equations (S153) and (S154) are established with respect to the coefficient w 64 described in the 64QAM mapping method described above and the coefficient w 256 described in the 256QAM mapping method described above,

<1>식 (S2)에 있어서 P1 2=P2 2로 한 경우<1> When P 1 2 =P 2 2 in formula (S2)

<2>식 (S3)에 있어서 P1 2=P2 2로 한 경우<2> When P 1 2 =P 2 2 in formula (S3)

<3>식 (S4)에 있어서 P1 2=P2 2로 한 경우<3> When P 1 2 =P 2 2 in formula (S4)

<4>식 (S5)인 경우In case of <4> formula (S5)

<5>식 (S8)인 경우In case of <5> formula (S8)

의 연산을 실행할 때의 프리코딩 행렬 F를 이하의 어느 하나로 설정하는 경우를 생각한다.Consider a case where the precoding matrix F when performing the operation of is set to one of the following.

Figure 112022067201756-pat00254
Figure 112022067201756-pat00254

또는,or,

Figure 112022067201756-pat00255
Figure 112022067201756-pat00255

또는,or,

Figure 112022067201756-pat00256
Figure 112022067201756-pat00256

또는,or,

Figure 112022067201756-pat00257
Figure 112022067201756-pat00257

또, 식 (S215), 식 (S217)에 있어서 β는 실수라도 좋고 허수라도 좋다. 단, β는 0(제로)은 아니다.In the formulas (S215) and (S217), β may be either a real number or an imaginary number. However, β is not 0 (zero).

이때, 수신장치가 양호한 데이터의 수신 품질을 얻기 위한 θ의 값에 대해 생각한다.At this time, the receiving apparatus thinks about the value of ? for obtaining good data reception quality.

먼저, 식 (S2), 식 (S3), 식 (S4), 식 (S5), 식 (S8)에서의 신호 z2(t)(z2(i))에 주목하여, 수신장치가 양호한 데이터의 수신 품질을 얻기 위한 θ의 값으로 이하가 있다.First, paying attention to the signal z 2 (t) (z 2 (i)) in the formulas (S2), (S3), (S4), (S5), and (S8), the receiving device can provide good data The values of θ for obtaining the reception quality of are as follows.

Figure 112022067201756-pat00258
Figure 112022067201756-pat00258

또는,or,

Figure 112022067201756-pat00259
Figure 112022067201756-pat00259

또는,or,

Figure 112022067201756-pat00260
Figure 112022067201756-pat00260

또는,or,

Figure 112022067201756-pat00261
Figure 112022067201756-pat00261

또, 식 (S219), 식 (S220), 식 (S221), 식 (S222)에 있어서 tan-1(x)는 역삼각함수(inverse trigonometric function)(삼각함수의 정의역을 적당하게 제한한 것의 역함수)이며,Also, in the formulas (S219), (S220), (S221), and (S222), tan-1(x) is an inverse trigonometric function (the inverse function of a trigonometric function having an appropriately limited domain). ) and

Figure 112022067201756-pat00262
Figure 112022067201756-pat00262

이 된다. 또, 「tan-1(x)」는 「Tan-1(x)」, 「arctan(x)」, 「Arctan(x)」로 기재해도 좋다. 그리고 N은 정수로 한다.becomes this Moreover, you may describe "tan-1(x)" as "Tan-1(x)", "arctan(x)", and "Arctan(x)". And N is an integer.

프리코딩 행렬 F를 식 (S215), 식 (S216), 식 (S217), 식 (S218)의 어느 하나로 설정하고, 식 (S219), 식 (S220), 식 (S221), 식 (S222)와 같이 θ를 설정한 경우, 앞에서 설명한 것과 같이 생각하면 동상 I-직교 Q 평면에서의 구성 예 R1에서 설명한 신호 u2(t)(u2(i))에 있어서 (b0, 64, b1, 64, b2, 64, b3, 64, b4, 64, b5, 64, b0, 256, b1, 256, b2, 256, b3, 256, b4, 256, b5, 256, b6, 256, b7, 256)에 대응하는 신호점 중 제 1 상한에 존재하는 신호점의 배치는 도 45와 같고, 제 2 상한에 존재하는 신호점 배치는 도 46과 같고, 제 3 상한에 존재하는 신호점 배치는 도 47과 같고, 제 4 상한에 존재하는 신호점 배치는 도 48과 같다. 또, 도 45, 도 46, 도 47, 도 48에 있어서 횡축은 I, 종축은 Q, 「●」이 신호점, 「△」이 원점(0)이 된다.The precoding matrix F is set to any one of formulas (S215), (S216), (S217), and (S218), and with formulas (S219), (S220), (S221), and (S222) When θ is set in the same way, if it is considered as described above, (b 0, 64, b 1 , 64 , b 2, 64 , b 3, 64 , b 4, 64, b 5, 64 , b 0, 256 , b 1, 256 , b 2, 256 , b 3, 256 , b 4, 256 , b 5, 256 , b 6 , 256 , b 7 , 256 ) among the signal points corresponding to the first upper limit, the arrangement of the signal points present in the first upper limit is the same as in FIG. 45 , the arrangement of the signal points present in the second upper limit is the same as in FIG. The arrangement of the signal points present in the upper limit 3 is as shown in FIG. 47, and the arrangement of the signal points present in the fourth upper limit is as shown in FIG. 48. 45, 46, 47, and 48, the horizontal axis is I, the vertical axis is Q, "●" is the signal point, and "Δ" is the origin (0).

도 45, 도 46, 도 47, 도 48로부터 알 수 있는 것과 같이 신호점은 겹치지 않으며, 16384개 존재하고 있는 것을 알 수 있다. 또, 동상 I-직교 Q 평면에서의 16384개의 신호점 중 도 45의 가장 오른쪽의 가장 위, 도 48의 가장 오른쪽의 가장 아래, 도 46의 가장 오른쪽의 가장 위, 도 47의 가장 왼쪽의 가장 아래의 4개를 제외한 16380개의 신호점에서의 가장 근접하는 다른 신호점과의 사이의 유클리드 거리가 서로 동일하게 되어 있다. 그러므로 수신장치에 있어서 높은 수신 품질을 얻을 수 있을 가능성이 크다.As can be seen from Figs. 45, 46, 47, and 48, the signal points do not overlap, and it can be seen that there are 16,384 signal points. In addition, among 16384 signal points in the in-phase I-orthogonal Q plane, the rightmost top of FIG. 45 , the rightmost bottom of FIG. 48 , the rightmost top of FIG. 46 , and the leftmost bottom of FIG. 47 . The Euclidean distances between 16380 signal points except for 4 of the signal points that are closest to each other are equal to each other. Therefore, there is a high possibility that high reception quality can be obtained in the receiving apparatus.

그리고 프리코딩 행렬 F를 식 (S215), 식 (S216), 식 (S217), 식 (S218)의 어느 하나로 설정하고, 식 (S219), 식 (S220), 식 (S221), 식 (S222)와 같이 θ를 설정한 경우, 앞에서 설명한 것과 같이 생각하면 동상 I-직교 Q 평면에서의 구성 예 R1에서 설명한 신호 u1(t)(u1(i))에 있어서 (b0, 64, b1, 64, b2, 64, b3, 64, b4, 64, b5, 64, b0, 256, b1, 256, b2, 256, b3, 256, b4, 256, b5, 256, b6, 256, b7, 256)에 대응하는 신호점 중 제 1 상한에 존재하는 신호점의 배치는 도 49와 같고, 제 2 상한에 존재하는 신호점 배치는 도 50과 같고, 제 3 상한에 존재하는 신호점 배치는 도 51과 같고, 제 4 상한에 존재하는 신호점 배치는 도 52와 같다. 또, 도 49, 도 50, 도 51, 도 52에 있어서 횡축은 I, 종축은 Q, 「●」이 신호점, 「△」이 원점(0)이 된다.And set the precoding matrix F to any one of Equation (S215), Equation (S216), Equation (S217), Equation (S218), Equation (S219), Equation (S220), Equation (S221), Equation (S222) When θ is set as shown above, if it is considered as described above, in the signal u 1 (t)(u 1 (i)) described in the configuration example R1 in the in-phase I-orthogonal Q plane, (b 0, 64, b 1 , 64 , b 2, 64 , b 3, 64 , b 4, 64, b 5, 64 , b 0, 256 , b 1, 256 , b 2, 256 , b 3, 256 , b 4, 256 , b 5 , 256 , b 6 , 256 , b 7 , 256 ) among the signal points corresponding to the first upper limit, the arrangement of the signal points present in the first upper limit is the same as in FIG. The arrangement of signal points existing in the third upper limit is the same as in FIG. 51 , and the arrangement of signal points existing in the fourth upper limit is as shown in FIG. 52 . Further, in Figs. 49, 50, 51 and 52, the horizontal axis is I, the vertical axis is Q, "●" is the signal point, and "Δ" is the origin (0).

도 49, 도 50, 도 51, 도 52로부터 알 수 있는 것과 같이 신호점은 겹치지 않으며, 1024개 존재하고 있는 것을 알 수 있다. 그러므로 수신장치에 있어서 높은 수신 품질을 얻을 수 있을 가능성이 크다.As can be seen from Figs. 49, 50, 51, and 52, the signal points do not overlap and it can be seen that there are 1024 signal points. Therefore, there is a high possibility that high reception quality can be obtained in the receiving apparatus.

그리고 도 45, 도 46, 도 47, 도 48의 16384개의 신호점의 최소 유클리드 거리를 D2로 하고, 도 49, 도 50, 도 51, 도 52의 16384개의 신호점의 최소 유클리드 거리를 D1으로 한다. 그러면, D1<D2가 성립한다. 따라서, 구성 예 R1로부터 식 (S2), 식 (S3), 식 (S4), 식 (S5), 식 (S8)에 있어서 Q1≠Q2인 경우, Q1<Q2가 성립하면 좋게 된다.And the minimum Euclidean distance of 16384 signal points of FIGS. 45, 46, 47, and 48 is D 2 , and the minimum Euclidean distance of 16384 signal points of FIGS. 49, 50, 51 and 52 is D 1 do it with Then, D 1 < D 2 holds. Therefore, in the case of Q 1 ≠ Q 2 in the formulas (S2), (S3), (S4), (S5), and (S8) from the structural example R1, it is sufficient if Q 1 < Q 2 holds. .

(예 3-보충)(Example 3 - Supplement)

(예 3-1)~(예 3-8)에서는 높은 데이터의 수신 품질을 얻을 수 있을 가능성이 있는 α의 값의 예 및 θ의 값의 예를 나타내었으나, α의 값 및 θ의 값은 이들 값이 아니라도, 구성 예 R1에 나타낸 조건을 만족함으로써 높은 데이터의 수신 품질을 얻을 수 있다.In (Example 3-1) to (Example 3-8), examples of values of α and examples of values of θ that are likely to obtain high data reception quality are shown, but the values of α and θ are Even if it is not a value, high data reception quality can be obtained by satisfying the condition shown in the configuration example R1.

(예 4)(Example 4)

이하에서는 도 5에서부터 도 7의 매핑부(504)에 있어서 s1(t)(s1(i))를 얻기 위한 변조방식을 256QAM으로 하며, s2(t)(s2(i))를 얻기 위한 변조방식을 64QAM으로 하고, 예를 들어 식 (S2), 식 (S3), 식 (S4), 식 (S5), 식 (S8)의 어느 프리코딩 및/또는 파워 변경을 실행한 때의 프리코딩 행렬(F)의 구성과 파워 변경에 관한 조건의 예에 대해 설명한다.Hereinafter, in the mapping unit 504 of FIGS. 5 to 7, the modulation method for obtaining s 1 (t) (s 1 (i)) is 256QAM, and s 2 (t) (s 2 (i)) is When the modulation method to obtain is 64QAM, for example, any precoding and/or power change of equations (S2), (S3), (S4), (S5), and (S8) is performed. An example of the configuration of the precoding matrix F and the conditions for power change will be described.

먼저, 64QAM의 매핑 방법에 대해 설명한다. 도 11은 동상 I-직교 Q 평면에서의 64QAM의 신호점 배치의 예를 나타내고 있다. 또, 도 11에 있어서 64개의 ○이 64QAM의 신호점이며, 횡축은 I, 종축은 Q가 된다.First, a mapping method of 64QAM will be described. 11 shows an example of the arrangement of the signal points of 64QAM in the in-phase I-orthogonal Q plane. Moreover, in Fig. 11, 64 ? denotes a 64QAM signal point, and the horizontal axis denotes I and the vertical axis denotes Q.

64QAM의 64개의 신호점(도 11의 「○」이 신호점이다)의 동상 I-직교 Q 평면에서의 각각의 좌표는,The respective coordinates of 64 signal points of 64QAM (“○” in FIG. 11 are signal points) in the in-phase I-orthogonal Q plane are,

(7w64, 7w64), (7w64, 5w64), (7w64, 3w64), (7w64, w64), (7w64,-w64), (7w64,-3w64), (7w64,-5w64), (7w64,-7w64)(7w 64 , 7w 64 ), (7w 64 , 5w 64 ), (7w 64 , 3w 64 ), (7w 64 , w 64 ), (7w 64 ,-w 64 ), (7w 64 ,-3w 64 ), (7w 64 ,-5w 64 ), (7w 64 ,-7w 64 )

(5w64, 7w64), (5w64, 5w64), (5w64, 3w64), (5w64, w64), (5w64,-wv), (5w64,-3wv), (5w64,-5w64), (5w64,-7w64)(5w 64 , 7w 64 ), (5w 64 , 5w 64 ), (5w 64 , 3w 64 ), (5w 64 , w 64 ), (5w 64 ,-wv), (5w 64 ,-3wv), (5w 64 ,-5w 64 ), (5w 64 ,-7w 64 )

(3w64, 7w64), (3w64, 5w64), (3w64, 3w64), (3w64, w64), (3w64,-w64), (3w64,-3wv), (3w64,-5w64), (3w64,-7w64)(3w 64 , 7w 64 ), (3w 64 , 5w 64 ), (3w 64 , 3w 64 ), (3w 64 , w 64 ), (3w 64 ,-w 64 ), (3w 64 ,-3wv), ( 3w 64 ,-5w 64 ), (3w 64 ,-7w 64 )

(w64, 7w64), (w64, 5w64), (w64, 3w64), (w64, w64), (w64,-w64), (w64,-3w64), (w64,-5w64), (w64,-7w64)(w 64 , 7w 64 ), (w 64 , 5w 64 ), (w 64 , 3w 64 ), (w 64 , w 64 ), (w 64 ,-w 64 ), (w 64 ,-3w 64 ), (w 64 ,-5w 64 ), (w 64 ,-7w 64 )

(-w64, 7w64), (-w64, 5w64), (-w64, 3w64), (-w64, w64), (-w64,-w64), (-w64,-3w64), (-w64,-5w64), (-w64,-7w64)(-w 64 , 7w 64 ), (-w 64 , 5w 64 ), (-w 64 , 3w 64 ), (-w 64 , w 64 ), (-w 64 ,-w 64 ), (-w 64 ) ,-3w 64 ), (-w 64 ,-5w 64 ), (-w 64 ,-7w 64 )

(-3w64, 7w64), (-3w64, 5w64), (-3w64, 3w64), (-3w64, w64), (-3w64,-w64), (-3w64,-3w64), (-3w64,-5w64), (-3w64,-7w64)(-3w 64 , 7w 64 ), (-3w 64 , 5w 64 ), (-3w 64 , 3w 64 ), (-3w 64 , w 64 ), (-3w 64 ,-w 64 ), (-3w 64 ) ,-3w 64 ), (-3w 64 ,-5w 64 ), (-3w 64 ,-7w 64 )

(-5w64, 7w64), (-5w64, 5w64), (-5w64, 3w64), (-5w64, w64), (-5w64,-w64), (-5w64,-3w64), (-5w64,-5w64), (-5w64,-7w64)(-5w 64 , 7w 64 ), (-5w 64 , 5w 64 ), (-5w 64 , 3w 64 ), (-5w 64 , w 64 ), (-5w 64 ,-w 64 ), (-5w 64 ) ,-3w 64 ), (-5w 64 ,-5w 64 ), (-5w 64 ,-7w 64 )

(-7w64, 7w64), (-7w64, 5w64), (-7w64, 3w64), (-7w64, w64), (-7w64,-w64), (-7w64,-3w64), (-7w64,-5w64), (-7w64,-7w64)(-7w 64 , 7w 64 ), (-7w 64 , 5w 64 ), (-7w 64 , 3w 64 ), (-7w 64 , w 64 ), (-7w 64 ,-w 64 ), (-7w 64 ) ,-3w 64 ), (-7w 64 ,-5w 64 ), (-7w 64 ,-7w 64 )

가 된다(w64는 0보다 큰 실수가 된다).(w 64 is a real number greater than 0).

여기서, 송신하는 비트(입력 비트)를 b0, b1, b2, b3, b4, b5로 한다. 예를 들어 송신하는 비트가 (b0, b1, b2, b3, b4, b5)=(0, 0, 0, 0, 0, 0)인 경우, 도 11에서의 신호점 1101에 매핑 되며, 매핑 후의 베이스밴드신호의 동상성분을 I, 직교성분을 Q로 하면 (I, Q)=(7w64, 7w64)가 된다.Here, the bits to be transmitted (input bits) are referred to as b0, b1, b2, b3, b4, and b5. For example, when the transmitted bit is (b0, b1, b2, b3, b4, b5) = (0, 0, 0, 0, 0, 0), it is mapped to the signal point 1101 in FIG. If the in-phase component of the baseband signal is I and the quadrature component is Q, (I, Q) = (7w 64 , 7w 64 ).

즉, 송신하는 비트(b0, b1, b2, b3, b4, b5)에 의거하여 (64QAM일 때의) 매핑 후의 베이스밴드신호의 동상성분 I, 직교성분 Q가 결정된다. 또, b0, b1, b2, b3, b4, b5의 세트 (000000~111111)와 신호점의 좌표의 관계의 일례는 도 11과 같다. 64QAM의 64개의 신호점(도 11의 「○」) (7w64, 7w64), (7w64, 5w64), (7w64, 3w64), (7w64, w64), (7w64,-w64), (7w64,-3w64), (7w64,-5w64), (7w64,-7w64)That is, the in-phase component I and the quadrature component Q of the baseband signal after mapping (in the case of 64QAM) are determined based on the transmitted bits (b0, b1, b2, b3, b4, b5). In addition, an example of the relationship between the set (000000-111111) of b0, b1, b2, b3, b4, b5, and the coordinate of a signal point is as shown in FIG. 64 signal points of 64QAM (“○” in FIG. 11) (7w 64 , 7w 64 ), (7w 64 , 5w 64 ), (7w 64 , 3w 64 ), (7w 64 , w 64 ), (7w 64 , -w 64 ), (7w 64 ,-3w 64 ), (7w 64 ,-5w 64 ), (7w 64 ,-7w 64 )

(5w64, 7w64), (5w64, 5w64), (5w64, 3w64), (5w64, w64), (5w64,-wv), (5w64,-3wv), (5w64,-5w64), (5w64,-7w64)(5w 64 , 7w 64 ), (5w 64 , 5w 64 ), (5w 64 , 3w 64 ), (5w 64 , w 64 ), (5w 64 ,-wv), (5w 64 ,-3wv), (5w 64 ,-5w 64 ), (5w 64 ,-7w 64 )

(3w64, 7w64), (3w64, 5w64), (3w64, 3w64), (3w64, w64), (3w64,-w64), (3w64,-3wv), (3w64,-5w64), (3w64,-7w64)(3w 64 , 7w 64 ), (3w 64 , 5w 64 ), (3w 64 , 3w 64 ), (3w 64 , w 64 ), (3w 64 ,-w 64 ), (3w 64 ,-3wv), ( 3w 64 ,-5w 64 ), (3w 64 ,-7w 64 )

(w64, 7w64), (w64, 5w64), (w64, 3w64), (w64, w64), (w64,-w64), (w64,-3w64), (w64,-5w64), (w64,-7w64)(w 64 , 7w 64 ), (w 64 , 5w 64 ), (w 64 , 3w 64 ), (w 64 , w 64 ), (w 64 ,-w 64 ), (w 64 ,-3w 64 ), (w 64 ,-5w 64 ), (w 64 ,-7w 64 )

(-w64, 7w64), (-w64, 5w64), (-w64, 3w64), (-w64, w64), (-w64,-w64), (-w64,-3w64), (-w64,-5w64), (-w64,-7w64)(-w 64 , 7w 64 ), (-w 64 , 5w 64 ), (-w 64 , 3w 64 ), (-w 64 , w 64 ), (-w 64 ,-w 64 ), (-w 64 ) ,-3w 64 ), (-w 64 ,-5w 64 ), (-w 64 ,-7w 64 )

(-3w64, 7w64), (-3w64, 5w64), (-3w64, 3w64), (-3w64, w64), (-3w64,-w64), (-3w64,-3w64), (-3w64,-5w64), (-3w64,-7w64)(-3w 64 , 7w 64 ), (-3w 64 , 5w 64 ), (-3w 64 , 3w 64 ), (-3w 64 , w 64 ), (-3w 64 ,-w 64 ), (-3w 64 ) ,-3w 64 ), (-3w 64 ,-5w 64 ), (-3w 64 ,-7w 64 )

(-5w64, 7w64), (-5w64, 5w64), (-5w64, 3w64), (-5w64, w64), (-5w64,-w64), (-5w64,-3w64), (-5w64,-5w64), (-5w64,-7w64)(-5w 64 , 7w 64 ), (-5w 64 , 5w 64 ), (-5w 64 , 3w 64 ), (-5w 64 , w 64 ), (-5w 64 ,-w 64 ), (-5w 64 ) ,-3w 64 ), (-5w 64 ,-5w 64 ), (-5w 64 ,-7w 64 )

(-7w64, 7w64), (-7w64, 5w64), (-7w64, 3w64), (-7w64, w64), (-7w64,-w64), (-7w64,-3w64), (-7w64,-5w64), (-7w64,-7w64)의 바로 아래에 b0, b1, b2, b3, b4, b5의 세트 000000~111111의 값을 나타내고 있다. b0, b1, b2, b3, b4, b5의 세트 000000~111111의 바로 위의 신호점(「○」)의 동상 I-직교 Q 평면에서의 각각의 좌표가 매핑 후의 베이스밴드신호의 동상성분 I 및 직교성분 Q가 된다. 또, 64QAM일 때의 b0, b1, b2, b3, b4, b5의 세트 (000000~111111)와 신호점의 좌표의 관계는 도 11에 한정되는 것은 아니다. 그리고 (64QAM일 때의) 매핑 후의 베이스밴드신호의 동상성분 I, 직교성분 Q를 복소 표현한 값이 도 5에서부터 도 7의 베이스밴드신호(s1(t) 또는 s2(t))가 된다.(-7w 64 , 7w 64 ), (-7w 64 , 5w 64 ), (-7w 64 , 3w 64 ), (-7w 64 , w 64 ), (-7w 64 ,-w 64 ), (-7w 64 ) ,-3w 64 ), (-7w 64 , -5w 64 ), (-7w 64 , -7w 64 ), the sets b0, b1, b2, b3, b4, b5 set values from 000000 to 111111 are shown. . Each coordinate in the in-phase I- orthogonal Q plane of the signal point (“○”) immediately above the sets 000000 to 111111 of b0, b1, b2, b3, b4, b5 is the in-phase component I and It becomes the orthogonal component Q. Note that the relationship between the sets of b0, b1, b2, b3, b4, and b5 (000000 to 111111) and the coordinates of the signal points in 64QAM is not limited to FIG. 11 . In addition, values obtained by complex representations of the in-phase component I and the quadrature component Q of the baseband signal after mapping (in the case of 64QAM) become the baseband signals s 1 (t) or s 2 (t) of FIGS. 5 to 7 .

256QAM의 매핑 방법에 대해 설명한다. 도 20은 동상 I-직교 Q 평면에서의 256QAM의 신호점 배치의 예를 나타내고 있다. 또, 도 20에 있어서 256개의 ○이 256QAM의 신호점이다.A mapping method of 256QAM will be described. 20 shows an example of 256QAM signal point arrangement in the in-phase I-orthogonal Q plane. In addition, in Fig. 20, 256 ? denote 256QAM signal points.

256QAM의 256개의 신호점(도 20의 「○」이 신호점이다)의 동상 I-직교 Q 평면에서의 각각의 좌표는,The respective coordinates of the 256 signal points of 256QAM (“○” in FIG. 20 is the signal point) in the in-phase I-orthogonal Q plane are,

(15w256, 15w256), (15w256, 13w256), (15w256, 11w256), (15w256, 9w256), (15w256, 7w256), (15w256, 5w256), (15w256, 3w256), (15w256, w256), (15w256,-15w256), (15w256,-13w256), (15w256,-11w256), (15w256,-9w256), (15w256,-7w256), (15w256,-5w256), (15w256,-3w256), (15w256,-w256),(15w 256 , 15w 256 ), (15w 256 , 13w 256 ), (15w 256 , 11w 256 ), (15w 256 , 9w 256 ), (15w 256 , 7w 256 ), (15w 256 , 5w 256 ), (15w 256 , 3w 256 ), (15w 256 , w 256 ), (15w 256 ,-15w 256 ), (15w 256 ,-13w 256 ), (15w 256 ,-11w 256 ), (15w 256 ,-9w 256 ), (15w 256 ,-7w 256 ), (15w 256 ,-5w 256 ), (15w 256 ,-3w 256 ), (15w 256 ,-w 256 ),

(13w256, 15w256), (13w256, 13w256), (13w256, 11w256), (13w256, 9w256), (13w256, 7w256), (13w256, 5w256), (13wv, 3w256), (13w256, w256), (13w256,-15w256), (13w256,-13w256), (13w256,-11w256), (13w256,-9w256), (13w256,-7w256), (13w256,-5w256), (13w256,-3w256), (13w256,-w256),(13w 256 , 15w 256 ), (13w 256 , 13w 256 ), (13w 256 , 11w 256 ), (13w 256 , 9w 256 ), (13w 256 , 7w 256 ), (13w 256 , 5w 256 ), (13wv , 3w 256 ), (13w 256 , w 256 ), (13w 256 ,-15w 256 ), (13w 256 ,-13w 256 ), (13w 256 ,-11w 256 ), (13w 256 ,-9w 256 ), ( 13w 256 ,-7w 256 ), (13w 256 ,-5w 256 ), (13w 256 ,-3w 256 ), (13w 256 ,-w 256 ),

(11w256, 15w256), (11w256, 13w256), (11w256, 11w256), (11w256, 9w256), (11w256, 7w256), (11w256, 5w256), (11w256, 3w256), (11w256, w256), (11w256,-15w256), (11w256,-13w256), (11w256,-11w256), (11w256,-9w256), (11w256,-7w256), (11w256,-5w256), (11w256,-3w256), (11w256,-w256),(11w 256 , 15w 256 ), (11w 256 , 13w 256 ), (11w 256 , 11w 256 ), (11w 256 , 9w 256 ), (11w 256 , 7w 256 ), (11w 256 , 5w 256 ), (11w 256 , 3w 256 ), (11w 256 , w 256 ), (11w 256 ,-15w 256 ), (11w 256 ,-13w 256 ), (11w 256 ,-11w 256 ), (11w 256 ,-9w 256 ), (11w 256 ,-7w 256 ), (11w 256 ,-5w 256 ), (11w 256 ,-3w 256 ), (11w 256 ,-w 256 ),

(9w256, 15w256), (9w256, 13w256), (9w256, 11w256), (9w256, 9w256), (9w256, 7w256), (9w256, 5w256), (9w256, 3w256), (9w256, w256), (9w 256 , 15w 256 ), (9w 256 , 13w 256 ), (9w 256 , 11w 256 ), (9w 256 , 9w 256 ), (9w 256 , 7w 256 ), (9w 256 , 5w 256 ), (9w 256 , 3w 256 ), (9w 256 , w 256 ),

(9w256,-15w256), (9w256,-13w256), (9w256,-11w256), (9w256,-9w256), (9w256,-7w256), (9w256,-5w256), (9w256,-3w256), (9w256,-w256),(9w 256 ,-15w 256 ), (9w 256 ,-13w 256 ), (9w 256 ,-11w 256 ), (9w 256 ,-9w 256 ), (9w 256 ,-7w 256 ), (9w 256 ,- 5w 256 ), (9w 256 ,-3w 256 ), (9w 256 ,-w 256 ),

(7w256, 15w256), (7w256, 13w256), (7w256, 11w256), (7w256, 9w256), (7w256, 7w256), (7w256, 5w256), (7w256, 3w256), (7w256, w256), (7w 256 , 15w 256 ), (7w 256 , 13w 256 ), (7w 256 , 11w 256 ), (7w 256 , 9w 256 ), (7w 256 , 7w 256 ), (7w 256 , 5w 256 ), (7w 256 , 3w 256 ), (7w 256 , w 256 ),

(7w256,-15w256), (7w256,-13w256), (7w256,-11w256), (7w256,-9w256), (7w256,-7w256), (7w256,-5w256), (7w256,-3w256), (7w256,-w256),(7w 256 ,-15w 256 ), (7w 256 ,-13w 256 ), (7w 256 ,-11w 256 ), (7w 256 ,-9w 256 ), (7w 256 ,-7w 256 ), (7w 256 ,- 5w 256 ), (7w 256 ,-3w 256 ), (7w 256 ,-w 256 ),

(5w256, 15w256), (5w256, 13w256), (5w256, 11w256), (5w256, 9w256), (5w256, 7w256), (5w256, 5w256), (5w256, 3w256), (5w256, w256), (5w 256 , 15w 256 ), (5w 256 , 13w 256 ), (5w 256 , 11w 256 ), (5w 256 , 9w 256 ), (5w 256 , 7w 256 ), (5w 256 , 5w 256 ), (5w 256 , 3w 256 ), (5w 256 , w 256 ),

(5w256,-15w256), (5w256,-13w256), (5w256,-11w256), (5w256,-9w256), (5w256,-7w256), (5w256,-5w256), (5w256,-3w256), (5w256,-w256),(5w 256 ,-15w 256 ), (5w 256 ,-13w 256 ), (5w 256 ,-11w 256 ), (5w 256 ,-9w 256 ), (5w 256 ,-7w 256 ), (5w 256 ,- 5w 256 ), (5w 256 ,-3w 256 ), (5w 256 ,-w 256 ),

(3w256, 15w256), (3w256, 13w256), (3w256, 11w256), (3w256, 9w256), (3w256, 7w256), (3w256, 5w256), (3w256, 3w256), (3w256, w256), (3w256,-15w256), (3w256,-13w256), (3w256,-11w256), (3w256,-9w256), (3w256,-7w256), (3w256,-5w256), (3w256,-3w256), (3w256,-w256),(3w 256 , 15w 256 ), (3w 256 , 13w 256 ), (3w 256 , 11w 256 ), (3w 256 , 9w 256 ), (3w 256 , 7w 256 ), (3w 256 , 5w 256 ), (3w 256 , 3w 256 ), (3w 256 , w 256 ), (3w 256 ,-15w 256 ), (3w 256 ,-13w 256 ), (3w 256 ,-11w 256 ), (3w 256 ,-9w 256 ), (3w 256 ,-7w 256 ), (3w 256 ,-5w 256 ), (3w 256 ,-3w 256 ), (3w 256 ,-w 256 ),

(w256, 15w256), (w256, 13w256), (w256, 11w256), (w256, 9w256), (w256, 7w256), (w256, 5w256), (w256, 3w256), (w256, w256), (w256,-15w256), (w256,-13w256), (w256,-11w256), (w256,-9w256), (w256,-7w256), (w256,-5w256), (w256,-3w256), (w256,-w256),(w 256 , 15w 256 ), (w 256 , 13w 256 ), (w 256 , 11w 256 ), (w 256 , 9w 256 ), (w 256 , 7w 256 ), (w 256 , 5w 256 ), (w 256 , 3w 256 ), (w 256 , w 256 ), (w 256 ,-15w 256 ), (w 256 ,-13w 256 ), (w 256 ,-11w 256 ), (w 256 ,-9w 256 ), (w 256 ,-7w 256 ), (w 256 ,-5w 256 ), (w 256 ,-3w 256 ), (w 256 ,-w 256 ),

(-15w256, 15w256), (-15w256, 13w256), (-15w256, 11w256), (-15w256, 9w256), (-15w256, 7w256), (-15w256, 5w256), (-15w256, 3w256),(-15w 256 , 15w 256 ), (-15w 256 , 13w 256 ), (-15w 256 , 11w 256 ), (-15w 256 , 9w 256 ), (-15w 256 , 7w 256 ), (-15w 256 , 5w 256 ), (-15w 256 , 3w 256 ),

(-15w256, w256), (-15w256,-15w256), (-15w256,-13w256), (-15w256,-11w256), (-15w256,-9w256), (-15w256,-7w256), (-15w256,-5w256), (-15w256,-3w256), (-15w256,-w256),(-15w 256 , w 256 ), (-15w 256 ,-15w 256 ), (-15w 256 ,-13w 256 ), (-15w 256 ,-11w 256 ), (-15w 256 ,-9w 256 ), ( -15w 256 ,-7w 256 ), (-15w 256 ,-5w 256 ), (-15w 256 ,-3w 256 ), (-15w 256 ,-w 256 ),

(-13w256, 15w256), (-13w256, 13w256), (-13w256, 11w256), (-13w256, 9w256), (-13w256, 7w256), (-13w256, 5w256), (-13w256, 3w256), (-13w256, w256), (-13w 256 , 15w 256 ), (-13w 256 , 13w 256 ), (-13w 256 , 11w 256 ), (-13w 256 , 9w 256 ), (-13w 256 , 7w 256 ), (-13w 256 , 5w 256 ), (-13w 256 , 3w 256 ), (-13w 256 , w 256 ),

(-13w256,-15w256), (-13w256,-13w256), (-13w256,-11w256), (-13w256,-9w256), (-13w256,-7w256), (-13w256,-5w256), (-13w256,-3w256), (-13w256,-w256),(-13w 256 ,-15w 256 ), (-13w 256 ,-13w 256 ), (-13w 256 ,-11w 256 ), (-13w 256 ,-9w 256 ), (-13w 256 ,-7w 256 ), (-13w 256 ,-5w 256 ), (-13w 256 ,-3w 256 ), (-13w 256 ,-w 256 ),

(-11w256, 15w256), (-11w256, 13w256), (-11w256, 11w256), (-11w256, 9w256), (-11w256, 7w256), (-11w256, 5w256), (-11w256, 3w256), (-11w256, w256), (-11w 256 , 15w 256 ), (-11w 256 , 13w 256 ), (-11w 256 , 11w 256 ), (-11w 256 , 9w 256 ), (-11w 256 , 7w 256 ), (-11w 256 , 5w 256 ), (-11w 256 , 3w 256 ), (-11w 256 , w 256 ),

(-11w256,-15w256), (-11w256,-13w256), (-11w256,-11w256), (-11w256,-9w256), (-11w256,-7w256), (-11w256,-5w256), (-11w256,-3w256), (-11w256,-w256),(-11w 256 ,-15w 256 ), (-11w 256 ,-13w 256 ), (-11w 256 ,-11w 256 ), (-11w 256 ,-9w 256 ), (-11w 256 ,-7w 256 ), (-11w 256 ,-5w 256 ), (-11w 256 ,-3w 256 ), (-11w 256 ,-w 256 ),

(-9w256, 15w256), (-9w256, 13w256), (-9w256, 11w256), (-9w256, 9w256), (-9w256, 7w256), (-9w256, 5w256), (-9w256, 3w256), (-9w256, w256), (-9w 256 , 15w 256 ), (-9w 256 , 13w 256 ), (-9w 256 , 11w 256 ), (-9w 256 , 9w 256 ), (-9w 256 , 7w 256 ), (-9w 256 , 5w 256 ), (-9w 256 , 3w 256 ), (-9w 256 , w 256 ),

(-9w256,-15w256), (-9w256,-13w256), (-9w256,-11w256), (-9w256,-9w256), (-9w256,-7w256), (-9w256,-5w256), (-9w256,-3w256), (-9w256,-w256),(-9w 256 ,-15w 256 ), (-9w 256 ,-13w 256 ), (-9w 256 ,-11w 256 ), (-9w 256 ,-9w 256 ), (-9w 256 ,-7w 256 ), (-9w 256 ,-5w 256 ), (-9w 256 ,-3w 256 ), (-9w 256 ,-w 256 ),

(-7w256, 15w256), (-7w256, 13w256), (-7w256, 11w256), (-7w256, 9w256), (-7w256, 7w256), (-7w256, 5w256), (-7w256, 3w256), (-7w256, w256), (-7w 256 , 15w 256 ), (-7w 256 , 13w 256 ), (-7w 256 , 11w 256 ), (-7w 256 , 9w 256 ), (-7w 256 , 7w 256 ), (-7w 256 , 5w 256 ), (-7w 256 , 3w 256 ), (-7w 256 , w 256 ),

(-7w256,-15w256), (-7w256,-13w256), (-7w256,-11w256), (-7w256,-9w256), (-7w256,-7w256), (-7w256,-5w256), (-7w256,-3w256), (-7w256,-w256),(-7w 256 ,-15w 256 ), (-7w 256 ,-13w 256 ), (-7w 256 ,-11w 256 ), (-7w 256 ,-9w 256 ), (-7w 256 ,-7w 256 ), (-7w 256 ,-5w 256 ), (-7w 256 ,-3w 256 ), (-7w 256 ,-w 256 ),

(-5w256, 15w256), (-5w256, 13w256), (-5w256, 11w256), (-5w256, 9w256), (-5w256, 7w256), (-5w256, 5w256), (-5w256, 3w256), (-5w256, w256), (-5w 256 , 15w 256 ), (-5w 256 , 13w 256 ), (-5w 256 , 11w 256 ), (-5w 256 , 9w 256 ), (-5w 256 , 7w 256 ), (-5w 256 , 5w 256 ), (-5w 256 , 3w 256 ), (-5w 256 , w 256 ),

(-5w256,-15w256), (-5w256,-13w256), (-5w256,-11w256), (-5w256,-9w256), (-5w256,-7w256), (-5w256,-5w256), (-5w256,-3w256), (-5w256,-w256),(-5w 256 ,-15w 256 ), (-5w 256 ,-13w 256 ), (-5w 256 ,-11w 256 ), (-5w 256 ,-9w 256 ), (-5w 256 ,-7w 256 ), (-5w 256 ,-5w 256 ), (-5w 256 ,-3w 256 ), (-5w 256 ,-w 256 ),

(-3w256, 15w256), (-3w256, 13w256), (-3w256, 11w256), (-3w256, 9w256), (-3w256, 7w256), (-3w256, 5w256), (-3w256, 3w256), (-3w256, w256), (-3w 256 , 15w 256 ), (-3w 256 , 13w 256 ), (-3w 256 , 11w 256 ), (-3w 256 , 9w 256 ), (-3w 256 , 7w 256 ), (-3w 256 , 5w 256 ), (-3w 256 , 3w 256 ), (-3w 256 , w 256 ),

(-3w256,-15w256), (-3w256,-13w256), (-3w256,-11w256), (-3w256,-9w256), (-3w256,-7w256), (-3w256,-5w256), (-3w256,-3w256), (-3w256,-w256),(-3w 256 ,-15w 256 ), (-3w 256 ,-13w 256 ), (-3w 256 ,-11w 256 ), (-3w 256 ,-9w 256 ), (-3w 256 ,-7w 256 ), (-3w 256 ,-5w 256 ), (-3w 256 ,-3w 256 ), (-3w 256 ,-w 256 ),

(-w256, 15w256), (-w256, 13w256), (-w256, 11w256), (-w256, 9w256), (-w256, 7w256), (-w256, 5w256), (-w256, 3w256), (-w256, w256), (-w 256 , 15w 256 ), (-w 256 , 13w 256 ), (-w 256 , 11w 256 ), (-w 256 , 9w 256 ), (-w 256 , 7w 256 ), (-w 256 , 5w 256 ), (-w 256 , 3w 256 ), (-w 256 , w 256 ),

(-w256,-15w256), (-w256,-13w256), (-w256,-11w256), (-w256,-9w256), (-w256,-7w256), (-w256,-5w256), (-w256,-3w256), (-w256,-w256)(-w 256 ,-15w 256 ), (-w 256 ,-13w 256 ), (-w 256 ,-11w 256 ), (-w 256 ,-9w 256 ), (-w 256 ,-7w 256 ), (-w 256 ,-5w 256 ), (-w 256 ,-3w 256 ), (-w 256 ,-w 256 )

이 된다(w256은 0보다 큰 실수가 된다).(w 256 is a real number greater than 0).

여기서, 송신하는 비트(입력 비트)를 b0, b1, b2, b3, b4, b5, b6, b7로 한다. 예를 들어 송신하는 비트가 (b0, b1, b2, b3, b4, b5, b6, b7)=(0, 0, 0, 0, 0, 0, 0, 0)인 경우, 도 20에서의 신호점 2001에 매핑 되며, 매핑 후의 베이스밴드신호의 동상성분을 I, 직교성분을 Q로 하면 (I, Q)=(15w256, 15w256)이 된다.Here, the bits to be transmitted (input bits) are b0, b1, b2, b3, b4, b5, b6, and b7. For example, when the transmitted bit is (b0, b1, b2, b3, b4, b5, b6, b7) = (0, 0, 0, 0, 0, 0, 0, 0), the signal in FIG. 20 It is mapped to the point 2001, and if the in-phase component of the baseband signal after mapping is I and the quadrature component is Q, (I, Q) = (15w 256 , 15w256).

즉, 송신하는 비트(b0, b1, b2, b3, b4, b5, b6, b7)에 의거하여 (256QAM일 때의) 매핑 후의 베이스밴드신호의 동상성분 I, 직교성분 Q가 결정된다. 또, b0, b1, b2, b3, b4, b5, b6, b7의 세트 (00000000~11111111)와 신호점의 좌표의 관계의 일례는 도 20과 같다. 256QAM의 256개의 신호점(도 20의 「○」)That is, the in-phase component I and the quadrature component Q of the baseband signal after mapping (in the case of 256QAM) are determined based on the transmitted bits (b0, b1, b2, b3, b4, b5, b6, b7). An example of the relationship between the sets of b0, b1, b2, b3, b4, b5, b6, and b7 (00000000 to 11111111) and the coordinates of the signal point is shown in FIG. 20 . 256 signal points of 256QAM (“○” in Fig. 20)

(15w256, 15w256), (15w256, 13w256), (15w256, 11w256), (15w256, 9w256), (15w256, 7w256), (15w256, 5w256), (15w256, 3w256), (15w256, w256), (15w256,-15w256), (15w256,-13w256), (15w256,-11w256), (15w256,-9w256), (15w256,-7w256), (15w256,-5w256), (15w256,-3w256), (15w256,-w256),(15w 256 , 15w 256 ), (15w 256 , 13w 256 ), (15w 256 , 11w 256 ), (15w 256 , 9w 256 ), (15w 256 , 7w 256 ), (15w 256 , 5w 256 ), (15w 256 , 3w 256 ), (15w 256 , w 256 ), (15w 256 ,-15w 256 ), (15w 256 ,-13w 256 ), (15w 256 ,-11w 256 ), (15w 256 ,-9w 256 ), (15w 256 ,-7w 256 ), (15w 256 ,-5w 256 ), (15w 256 ,-3w 256 ), (15w 256 ,-w 256 ),

(13w256, 15w256), (13w256, 13w256), (13w256, 11w256), (13w256, 9w256), (13w256, 7w256), (13w256, 5w256), (13wv, 3w256), (13w256, w256), (13w256,-15w256), (13w256,-13w256), (13w256,-11w256), (13w256,-9w256), (13w256,-7w256), (13w256,-5w256), (13w256,-3w256), (13w256,-w256),(13w 256 , 15w 256 ), (13w 256 , 13w 256 ), (13w 256 , 11w 256 ), (13w 256 , 9w 256 ), (13w 256 , 7w 256 ), (13w 256 , 5w 256 ), (13wv , 3w 256 ), (13w 256 , w 256 ), (13w 256 ,-15w 256 ), (13w 256 ,-13w 256 ), (13w 256 ,-11w 256 ), (13w 256 ,-9w 256 ), ( 13w 256 ,-7w 256 ), (13w 256 ,-5w 256 ), (13w 256 ,-3w 256 ), (13w 256 ,-w 256 ),

(11w256, 15w256), (11w256, 13w256), (11w256, 11w256), (11w256, 9w256), (11w256, 7w256), (11w256, 5w256), (11w256, 3w256), (11w256, w256), (11w256,-15w256), (11w256,-13w256), (11w256,-11w256), (11w256,-9w256), (11w256,-7w256), (11w256,-5w256), (11w256,-3w256), (11w256,-w256),(11w 256 , 15w 256 ), (11w 256 , 13w 256 ), (11w 256 , 11w 256 ), (11w 256 , 9w 256 ), (11w 256 , 7w 256 ), (11w 256 , 5w 256 ), (11w 256 , 3w 256 ), (11w 256 , w 256 ), (11w 256 ,-15w 256 ), (11w 256 ,-13w 256 ), (11w 256 ,-11w 256 ), (11w 256 ,-9w 256 ), (11w 256 ,-7w 256 ), (11w 256 ,-5w 256 ), (11w 256 ,-3w 256 ), (11w 256 ,-w 256 ),

(9w256, 15w256), (9w256, 13w256), (9w256, 11w256), (9w256, 9w256), (9w256, 7w256), (9w256, 5w256), (9w256, 3w256), (9w256, w256), (9w 256 , 15w 256 ), (9w 256 , 13w 256 ), (9w 256 , 11w 256 ), (9w 256 , 9w 256 ), (9w 256 , 7w 256 ), (9w 256 , 5w 256 ), (9w 256 , 3w 256 ), (9w 256 , w 256 ),

(9w256,-15w256), (9w256,-13w256), (9w256,-11w256), (9w256,-9w256), (9w256,-7w256), (9w256,-5w256), (9w256,-3w256), (9w256,-w256),(9w 256 ,-15w 256 ), (9w 256 ,-13w 256 ), (9w 256 ,-11w 256 ), (9w 256 ,-9w 256 ), (9w 256 ,-7w 256 ), (9w 256 ,- 5w 256 ), (9w 256 ,-3w 256 ), (9w 256 ,-w 256 ),

(7w256, 15w256), (7w256, 13w256), (7w256, 11w256), (7w256, 9w256), (7w256, 7w256), (7w256, 5w256), (7w256, 3w256), (7w256, w256), (7w 256 , 15w 256 ), (7w 256 , 13w 256 ), (7w 256 , 11w 256 ), (7w 256 , 9w 256 ), (7w 256 , 7w 256 ), (7w 256 , 5w 256 ), (7w 256 , 3w 256 ), (7w 256 , w 256 ),

(7w256,-15w256), (7w256,-13w256), (7w256,-11w256), (7w256,-9w256), (7w256,-7w256), (7w256,-5w256), (7w256,-3w256), (7w256,-w256),(7w 256 ,-15w 256 ), (7w 256 ,-13w 256 ), (7w 256 ,-11w 256 ), (7w 256 ,-9w 256 ), (7w 256 ,-7w 256 ), (7w 256 ,- 5w 256 ), (7w 256 ,-3w 256 ), (7w 256 ,-w 256 ),

(5w256, 15w256), (5w256, 13w256), (5w256, 11w256), (5w256, 9w256), (5w256, 7w256), (5w256, 5w256), (5w256, 3w256), (5w256, w256), (5w 256 , 15w 256 ), (5w 256 , 13w 256 ), (5w 256 , 11w 256 ), (5w 256 , 9w 256 ), (5w 256 , 7w 256 ), (5w 256 , 5w 256 ), (5w 256 , 3w 256 ), (5w 256 , w 256 ),

(5w256,-15w256), (5w256,-13w256), (5w256,-11w256), (5w256,-9w256), (5w256,-7w256), (5w256,-5w256), (5w256,-3w256), (5w256,-w256),(5w 256 ,-15w 256 ), (5w 256 ,-13w 256 ), (5w 256 ,-11w 256 ), (5w 256 ,-9w 256 ), (5w 256 ,-7w 256 ), (5w 256 ,- 5w 256 ), (5w 256 ,-3w 256 ), (5w 256 ,-w 256 ),

(3w256, 15w256), (3w256, 13w256), (3w256, 11w256), (3w256, 9w256), (3w256, 7w256), (3w256, 5w256), (3w256, 3w256), (3w256, w256), (3w256,-15w256), (3w256,-13w256), (3w256,-11w256), (3w256,-9w256), (3w256,-7w256), (3w256,-5w256), (3w256,-3w256), (3w256,-w256),(3w 256 , 15w 256 ), (3w 256 , 13w 256 ), (3w 256 , 11w 256 ), (3w 256 , 9w 256 ), (3w 256 , 7w 256 ), (3w 256 , 5w 256 ), (3w 256 , 3w 256 ), (3w 256 , w 256 ), (3w 256 ,-15w 256 ), (3w 256 ,-13w 256 ), (3w 256 ,-11w 256 ), (3w 256 ,-9w 256 ), (3w 256 ,-7w 256 ), (3w 256 ,-5w 256 ), (3w 256 ,-3w 256 ), (3w 256 ,-w 256 ),

(w256, 15w256), (w256, 13w256), (w256, 11w256), (w256, 9w256), (w256, 7w256), (w256, 5w256), (w256, 3w256), (w256, w256), (w256,-15w256), (w256,-13w256), (w256,-11w256), (w256,-9w256), (w256,-7w256), (w256,-5w256), (w256,-3w256), (w256,-w256),(w 256 , 15w 256 ), (w 256 , 13w 256 ), (w 256 , 11w 256 ), (w 256 , 9w 256 ), (w 256 , 7w 256 ), (w 256 , 5w 256 ), (w 256 , 3w 256 ), (w 256 , w 256 ), (w 256 ,-15w 256 ), (w 256 ,-13w 256 ), (w 256 ,-11w 256 ), (w 256 ,-9w 256 ), (w 256 ,-7w 256 ), (w 256 ,-5w 256 ), (w 256 ,-3w 256 ), (w 256 ,-w 256 ),

(-15w256, 15w256), (-15w256, 13w256), (-15w256, 11w256), (-15w256, 9w256), (-15w256, 7w256), (-15w256, 5w256), (-15w256, 3w256),(-15w 256 , 15w 256 ), (-15w 256 , 13w 256 ), (-15w 256 , 11w 256 ), (-15w 256 , 9w 256 ), (-15w 256 , 7w 256 ), (-15w 256 , 5w 256 ), (-15w 256 , 3w 256 ),

(-15w256, w256), (-15w256,-15w256), (-15w256,-13w256), (-15w256,-11w256), (-15w256,-9w256), (-15w256,-7w256), (-15w256,-5w256), (-15w256,-3w256), (-15w256,-w256),(-15w 256 , w 256 ), (-15w 256 ,-15w 256 ), (-15w 256 ,-13w 256 ), (-15w 256 ,-11w 256 ), (-15w 256 ,-9w 256 ), ( -15w 256 ,-7w 256 ), (-15w 256 ,-5w 256 ), (-15w 256 ,-3w 256 ), (-15w 256 ,-w 256 ),

(-13w256, 15w256), (-13w256, 13w256), (-13w256, 11w256), (-13w256, 9w256), (-13w256, 7w256), (-13w256, 5w256), (-13w256, 3w256), (-13w256, w256), (-13w 256 , 15w 256 ), (-13w 256 , 13w 256 ), (-13w 256 , 11w 256 ), (-13w 256 , 9w 256 ), (-13w 256 , 7w 256 ), (-13w 256 , 5w 256 ), (-13w 256 , 3w 256 ), (-13w 256 , w 256 ),

(-13w256,-15w256), (-13w256,-13w256), (-13w256,-11w256), (-13w256,-9w256), (-13w256,-7w256), (-13w256,-5w256), (-13w256,-3w256), (-13w256,-w256),(-13w 256 ,-15w 256 ), (-13w 256 ,-13w 256 ), (-13w 256 ,-11w 256 ), (-13w 256 ,-9w 256 ), (-13w 256 ,-7w 256 ), (-13w 256 ,-5w 256 ), (-13w 256 ,-3w 256 ), (-13w 256 ,-w 256 ),

(-11w256, 15w256), (-11w256, 13w256), (-11w256, 11w256), (-11w256, 9w256), (-11w256, 7w256), (-11w256, 5w256), (-11w256, 3w256), (-11w256, w256), (-11w 256 , 15w 256 ), (-11w 256 , 13w 256 ), (-11w 256 , 11w 256 ), (-11w 256 , 9w 256 ), (-11w 256 , 7w 256 ), (-11w 256 , 5w 256 ), (-11w 256 , 3w 256 ), (-11w 256 , w 256 ),

(-11w256,-15w256), (-11w256,-13w256), (-11w256,-11w256), (-11w256,-9w256), (-11w256,-7w256), (-11w256,-5w256), (-11w256,-3w256), (-11w256,-w256),(-11w 256 ,-15w 256 ), (-11w 256 ,-13w 256 ), (-11w 256 ,-11w 256 ), (-11w 256 ,-9w 256 ), (-11w 256 ,-7w 256 ), (-11w 256 ,-5w 256 ), (-11w 256 ,-3w 256 ), (-11w 256 ,-w 256 ),

(-9w256, 15w256), (-9w256, 13w256), (-9w256, 11w256), (-9w256, 9w256), (-9w256, 7w256), (-9w256, 5w256), (-9w256, 3w256), (-9w256, w256), (-9w 256 , 15w 256 ), (-9w 256 , 13w 256 ), (-9w 256 , 11w 256 ), (-9w 256 , 9w 256 ), (-9w 256 , 7w 256 ), (-9w 256 , 5w 256 ), (-9w 256 , 3w 256 ), (-9w 256 , w 256 ),

(-9w256,-15w256), (-9w256,-13w256), (-9w256,-11w256), (-9w256,-9w256), (-9w256,-7w256), (-9w256,-5w256), (-9w256,-3w256), (-9w256,-w256),(-9w 256 ,-15w 256 ), (-9w 256 ,-13w 256 ), (-9w 256 ,-11w 256 ), (-9w 256 ,-9w 256 ), (-9w 256 ,-7w 256 ), (-9w 256 ,-5w 256 ), (-9w 256 ,-3w 256 ), (-9w 256 ,-w 256 ),

(-7w256, 15w256), (-7w256, 13w256), (-7w256, 11w256), (-7w256, 9w256), (-7w256, 7w256), (-7w256, 5w256), (-7w256, 3w256), (-7w256, w256), (-7w 256 , 15w 256 ), (-7w 256 , 13w 256 ), (-7w 256 , 11w 256 ), (-7w 256 , 9w 256 ), (-7w 256 , 7w 256 ), (-7w 256 , 5w 256 ), (-7w 256 , 3w 256 ), (-7w 256 , w 256 ),

(-7w256,-15w256), (-7w256,-13w256), (-7w256,-11w256), (-7w256,-9w256), (-7w256,-7w256), (-7w256,-5w256), (-7w256,-3w256), (-7w256,-w256),(-7w 256 ,-15w 256 ), (-7w 256 ,-13w 256 ), (-7w 256 ,-11w 256 ), (-7w 256 ,-9w 256 ), (-7w 256 ,-7w 256 ), (-7w 256 ,-5w 256 ), (-7w 256 ,-3w 256 ), (-7w 256 ,-w 256 ),

(-5w256, 15w256), (-5w256, 13w256), (-5w256, 11w256), (-5w256, 9w256), (-5w256, 7w256), (-5w256, 5w256), (-5w256, 3w256), (-5w256, w256), (-5w 256 , 15w 256 ), (-5w 256 , 13w 256 ), (-5w 256 , 11w 256 ), (-5w 256 , 9w 256 ), (-5w 256 , 7w 256 ), (-5w 256 , 5w 256 ), (-5w 256 , 3w 256 ), (-5w 256 , w 256 ),

(-5w256,-15w256), (-5w256,-13w256), (-5w256,-11w256), (-5w256,-9w256), (-5w256,-7w256), (-5w256,-5w256), (-5w256,-3w256), (-5w256,-w256),(-5w 256 ,-15w 256 ), (-5w 256 ,-13w 256 ), (-5w 256 ,-11w 256 ), (-5w 256 ,-9w 256 ), (-5w 256 ,-7w 256 ), (-5w 256 ,-5w 256 ), (-5w 256 ,-3w 256 ), (-5w 256 ,-w 256 ),

(-3w256, 15w256), (-3w256, 13w256), (-3w256, 11w256), (-3w256, 9w256), (-3w256, 7w256), (-3w256, 5w256), (-3w256, 3w256), (-3w256, w256), (-3w 256 , 15w 256 ), (-3w 256 , 13w 256 ), (-3w 256 , 11w 256 ), (-3w 256 , 9w 256 ), (-3w 256 , 7w 256 ), (-3w 256 , 5w 256 ), (-3w 256 , 3w 256 ), (-3w 256 , w 256 ),

(-3w256,-15w256), (-3w256,-13w256), (-3w256,-11w256), (-3w256,-9w256), (-3w256,-7w256), (-3w256,-5w256), (-3w256,-3w256), (-3w256,-w256),(-3w 256 ,-15w 256 ), (-3w 256 ,-13w 256 ), (-3w 256 ,-11w 256 ), (-3w 256 ,-9w 256 ), (-3w 256 ,-7w 256 ), (-3w 256 ,-5w 256 ), (-3w 256 ,-3w 256 ), (-3w 256 ,-w 256 ),

(-w256, 15w256), (-w256, 13w256), (-w256, 11w256), (-w256, 9w256), (-w256, 7w256), (-w256, 5w256), (-w256, 3w256), (-w256, w256), (-w 256 , 15w 256 ), (-w 256 , 13w 256 ), (-w 256 , 11w 256 ), (-w 256 , 9w 256 ), (-w 256 , 7w 256 ), (-w 256 , 5w 256 ), (-w 256 , 3w 256 ), (-w 256 , w 256 ),

(-w256,-15w256), (-w256,-13w256), (-w256,-11w256), (-w256,-9w256), (-w256,-7w256), (-w256,-5w256), (-w256,-3w256), (-w256,-w256)(-w 256 ,-15w 256 ), (-w 256 ,-13w 256 ), (-w 256 ,-11w 256 ), (-w 256 ,-9w 256 ), (-w 256 ,-7w 256 ), (-w 256 ,-5w 256 ), (-w 256 ,-3w 256 ), (-w 256 ,-w 256 )

의 바로 아래에 b0, b1, b2, b3, b4, b5, b6, b7의 세트 00000000~11111111의 값을 나타내고 있다. b0, b1, b2, b3, b4, b5, b6, b7의 세트 00000000~11111111의 바로 위의 신호점(「○」)의 동상 I-직교 Q 평면에서의 각각의 좌표가 매핑 후의 베이스밴드신호의 동상성분 I 및 직교성분 Q가 된다. 또, 256QAM일 때의 b0, 1, b2, b3, b4, b5, b6, b7의 세트 (00000000~11111111)와 신호점의 좌표의 관계는 도 20에 한정되는 것은 아니다. 그리고 (256QAM일 때의) 매핑 후의 베이스밴드신호의 동상성분 I, 직교성분 Q를 복소 표현한 값이 도 5에서부터 도 7의 베이스밴드신호(s1(t) 또는 s2(t))가 된다.The values of 00000000 to 11111111 in sets of b0, b1, b2, b3, b4, b5, b6, and b7 are shown immediately below. Each coordinate in the in-phase I-orthogonal Q plane of the signal point (“○”) immediately above the sets 00000000 to 11111111 of b0, b1, b2, b3, b4, b5, b6, b7 corresponds to the baseband signal after mapping. It becomes an in-phase component I and an orthogonal component Q. Note that the relationship between the sets of b0, 1, b2, b3, b4, b5, b6, and b7 (00000000 to 11111111) and the coordinates of the signal points at 256QAM is not limited to FIG. 20 . Then, values obtained by complex representations of the in-phase component I and the quadrature component Q of the baseband signal after mapping (in the case of 256QAM) become the baseband signals s 1 (t) or s 2 (t) of FIGS. 5 to 7 .

여기에서의 예에서는 도 5~도 7에 있어서 베이스밴드신호(505A)(s1(t) (s1(i)))의 변조방식을 256QAM, 베이스밴드신호(505B)(s2(t) (s2(i)))의 변조방식을 64QAM으로 하고, 프리코딩 행렬의 구성에 대해 설명한다.In this example, in Figs. 5 to 7, the modulation method of the baseband signal 505A (s1(t) (s1(i))) is 256QAM, and the baseband signal 505B (s2(t) (s2()) Assuming that the modulation method of i))) is 64QAM, the configuration of the precoding matrix will be described.

이때, 도 5~도 7의 매핑부(504)의 출력인 베이스밴드신호(505A)(s1(t)(s1(i)))의 평균전력과 베이스밴드신호(505B)(s2(t)(s2(i))) 평균전력을 동일하게 하는 것이 일반적이 된다.At this time, the average power of the baseband signal 505A (s1(t)(s1(i))) output from the mapping unit 504 of FIGS. 5 to 7 and the baseband signal 505B (s2(t)( s2(i))) It is common to make the average power equal.

따라서, 앞에서 설명한 64QAM의 매핑 방법에서 기재한 계수 w64 및 앞에서 설명한 256QAM의 매핑 방법에서 기재한 계수 w256에 관해서 이하의 관계식이 성립한다.Accordingly, the following relational expression holds for the coefficient w 64 described in the 64QAM mapping method described above and the coefficient w 256 described in the 256QAM mapping method described above.

Figure 112022067201756-pat00263
Figure 112022067201756-pat00263

Figure 112022067201756-pat00264
Figure 112022067201756-pat00264

또, 식 (S224) 및 식 (S225)에 있어서 z는 0보다 큰 실수로 한다. 그리고,In the formulas (S224) and (S225), z is a real number larger than 0. and,

<1>식 (S2)에 있어서 P1 2=P2 2로 한 경우<1> When P 1 2 =P 2 2 in formula (S2)

<2>식 (S3)에 있어서 P1 2=P2 2로 한 경우<2> When P 1 2 =P 2 2 in formula (S3)

<3>식 (S4)에 있어서 P1 2=P2 2로 한 경우<3> When P 1 2 =P 2 2 in formula (S4)

<4>식 (S5)인 경우In case of <4> formula (S5)

<5>식 (S8)인 경우In case of <5> formula (S8)

의 연산을 실행할 때의 프리코딩 행렬 FThe precoding matrix F when performing the operation of

Figure 112022067201756-pat00265
Figure 112022067201756-pat00265

의 구성에 대해 이하에서((예 4-1)~(예 4-8)) 상세하게 설명한다.The configuration of (Example 4-1) to (Example 4-8) will be described in detail below.

(예 4-1)(Example 4-1)

앞에서 설명한 <1>에서 <5>중 어느 하나인 경우에 있어서 프리코딩 행렬 F를 이하의 어느 하나로 설정하는 것으로 한다.In the case of any one of <1> to <5> described above, it is assumed that the precoding matrix F is set to any of the following.

Figure 112022067201756-pat00266
Figure 112022067201756-pat00266

또는,or,

Figure 112022067201756-pat00267
Figure 112022067201756-pat00267

또는,or,

Figure 112022067201756-pat00268
Figure 112022067201756-pat00268

또는,or,

Figure 112022067201756-pat00269
Figure 112022067201756-pat00269

또, 식 (S227), 식 (S228), 식 (S229), 식 (S230)에 있어서 α는 실수라도 좋고 허수라도 좋으며, β는 실수라도 좋고 허수라도 좋다. 단, α는 0(제로)은 아니다.In the formulas (S227), (S228), (S229), and (S230), α may be a real number or an imaginary number, and β may be a real number or an imaginary number. However, α is not 0 (zero).

그리고 β도 0(제로)은 아니다.And β is also not 0 (zero).

이때, 수신장치가 양호한 데이터의 수신 품질을 얻기 위한 α의 값에 대해 생각한다.At this time, the receiving apparatus thinks about the value of α for obtaining good data reception quality.

먼저, 식 (S2), 식 (S3), 식 (S4), 식 (S5), 식 (S8)에서의 신호 z2(t)(z2(i))에 주목하여, 수신장치가 양호한 데이터의 수신 품질을 얻기 위한 α의 값으로 이하가 있다.First, paying attention to the signal z 2 (t) (z 2 (i)) in the formulas (S2), (S3), (S4), (S5), and (S8), the receiving device can provide good data The values of α for obtaining the reception quality of α are as follows.

α가 실수일 때:When α is a real number:

Figure 112022067201756-pat00270
Figure 112022067201756-pat00270

또는,or,

Figure 112022067201756-pat00271
Figure 112022067201756-pat00271

α가 허수일 때:When α is an imaginary number:

Figure 112022067201756-pat00272
Figure 112022067201756-pat00272

또는,or,

Figure 112022067201756-pat00273
Figure 112022067201756-pat00273

그런데, 베이스밴드신호(505A)(s1(t)(s1(i)))의 변조방식은 256QAM, 베이스밴드신호(505B)(s2(t)(s2(i)))의 변조방식은 64QAM이 된다. 따라서, 위에서 설명한 바와 같이 프리코딩(및 위상변경, 파워 변경)을 실시하고, 변조신호를 각 안테나로부터 송신하는 경우, 시간 u의(단위) 시간, 주파수(캐리어) v에 의해 도 8의 안테나(808A)로부터 송신하는 심벌과 안테나(808B)로부터 송신하는 심벌에 의해 송신되는 총 비트 수는 (64QAM을 이용함에 따른) 6비트와 (256QAM을 이용함에 따른) 8 비트의 합의 14비트가 된다.However, the modulation method of the baseband signal 505A (s1(t)(s1(i))) is 256QAM, and the modulation method of the baseband signal 505B (s2(t)(s2(i))) is 64QAM. do. Therefore, when precoding (and phase change, power change) is performed as described above and the modulated signal is transmitted from each antenna, the antenna ( The total number of bits transmitted by the symbols transmitted from 808A) and the symbols transmitted from the antenna 808B is 14 bits of the sum of 6 bits (by using 64QAM) and 8 bits (by using 256QAM).

64QAM의 매핑을 위한 입력 비트를 b0, 64, b1, 64, b2, 64, b3, 64, b4, 64, b5, 644, 256QAM의 매핑을 위한 입력 비트를 b0, 256, b1, 256, b2, 256, b3, 256, b4, 256, b5, 256, b6, 256, b7, 256으로 한 때, 식 (S231), 식 (S232), 식 (S233), 식 (S234)의 어느 α로 설정해도,Input bits for mapping of 64QAM to b 0, 64, b 1, 64 , b 2, 64 , b 3, 64 , b 4, 64, b 5, 64 4, and input bits for mapping of 256QAM to b 0, When 256 , b 1, 256 , b 2, 256 , b 3, 256 , b 4, 256 , b 5, 256 , b 6, 256 , b 7, 256 , Formula (S231), Formula (S232), Even if it is set to either α of the formulas (S233) and (S234),

신호 z1(t)(z1(i))에 있어서,For signal z 1 (t)(z 1 (i)),

(b0, 64, b1, 64, b2, 64, b3, 64, b4, 64, b5, 64, b0, 256, b1, 256, b2, 256, b3, 256, b4, 256, b5, 256, b6, 256, b7, 256)이 (0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0)에 대응하는 신호점에서부터 (1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1)에 대응하는 신호점이 동상 I-직교 Q평면에 존재하며,(b 0, 64, b 1, 64 , b 2, 64 , b 3, 64 , b 4, 64, b 5, 64 , b 0, 256 , b 1, 256 , b 2, 256 , b 3, 256 , b 4, 256 , b 5, 256 , b 6, 256 , b 7, 256 ) is (0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0) ) from the signal point corresponding to (1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1) exists in the in-phase I-orthogonal Q plane. ,

같이 신호 z2(t)(z2(i))에 있어서도,Similarly, for the signal z 2 (t) (z 2 (i)),

(b0, 64, b1, 64, b2, 64, b3, 64, b4, 64, b5, 64, b0, 256, b1, 256, b2, 256, b3, 256, b4, 256, b5, 256, b6, 256, b7, 256)이 (0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0)에 대응하는 신호점에서부터 (1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1)에 대응하는 신호점이 동상 I-직교 Q평면에 존재한다.(b 0, 64, b 1, 64 , b 2, 64 , b 3, 64 , b 4, 64, b 5, 64 , b 0, 256 , b 1, 256 , b 2, 256 , b 3, 256 , b 4, 256 , b 5, 256 , b 6, 256 , b 7, 256 ) is (0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0) From the signal point corresponding to ) to the signal point corresponding to (1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1) exists in the in-phase I-orthogonal Q plane. .

앞의 설명에서,In the previous explanation,

「식 (S2), 식 (S3), 식 (S4), 식 (S5), 식 (S8)에서의 신호 z2(t)(z2(i))에 주목하여, 수신장치가 양호한 데이터의 수신 품질을 얻기 위한 α의 값」으로 해서, 식 (S231)~식 (S234)을 기재하였으나, 이 점에 대해 설명한다."Paying attention to the signal z 2 (t) (z 2 (i)) in the formulas (S2), (S3), (S4), (S5), and (S8), the receiving device Expressions (S231) to (S234) have been described as "values of α for obtaining reception quality", but this point will be described.

신호 z2(t)(z2(i))에 있어서,For signal z 2 (t)(z 2 (i)),

(b0, 64, b1, 64, b2, 64, b3, 64, b4, 64, b5, 64, b0, 256, b1, 256, b2, 256, b3, 256, b4, 256, b5, 256, b6, 256, b7, 256)이 (0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0)에 대응하는 신호점에서부터 (1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1)에 대응하는 신호점이 동상 I-직교 Q평면에 존재하게 되지만, 이 214=16384개의 신호점이 동상 I-직교 Q평면에 있어서 겹치지 않으며, 16384개의 신호점으로서 존재하는 것이 바람직하다.(b 0, 64, b 1, 64 , b 2, 64 , b 3, 64 , b 4, 64, b 5, 64 , b 0, 256 , b 1, 256 , b 2, 256 , b 3, 256 , b 4, 256 , b 5, 256 , b 6, 256 , b 7, 256 ) is (0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0) ) from the signal point corresponding to (1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1) so that the signal point corresponding to (1, 1, 1, 1, 1, 1) exists in the in-phase I-orthogonal Q plane. However, these 214 = 16384 signal points do not overlap in the in-phase I-orthogonal Q plane, and preferably exist as 16384 signal points.

왜냐하면, 신호 z1(t)(z1(i))를 송신하는 안테나로부터 송신된 변조신호가 수신장치에 도달하지 않는 경우, 수신장치는 신호 z2(t)(z2(i))를 이용하여 검파 및 오류정정 복호를 실시하게 되지만, 이때, 수신장치가 높은 데이터의 수신 품질을 얻기 위해서는 「겹치지 않으며, 16384개의 신호점」이 존재하면 좋기 때문이다. 프리코딩 행렬 F를 식 (S227), 식 (S228), 식 (S229), 식 (S230)의 어느 하나로 설정하고, 식 (S231), 식 (S232), 식 (S233), 식 (S234)과 같이 α를 설정한 경우, 동상 I-직교 Q 평면에서의 구성 예 R1에서 설명한 신호 u2(t)(u2(i))에 있어서 (b0, 64, b1, 64, b2, 64, b3, 64, b4, 64, b5, 64, b0, 256, b1, 256, b2, 256, b3, 256, b4, 256, b5, 256, b6, 256, b7, 256)에 대응하는 신호점 중 제 1 상한에 존재하는 신호점의 배치는 도 37과 같고, 제 2 상한에 존재하는 신호점 배치는 도 38과 같고, 제 3 상한에 존재하는 신호점 배치는 도 39와 같고, 제 4 상한에 존재하는 신호점 배치는 도 40과 같다. 또, 도 37, 도 38, 도 39, 도 40에 있어서 횡축은 I, 종축은 Q, 「●」이 신호점, 「△」이 원점(0)이 된다.Because, when the modulated signal transmitted from the antenna transmitting the signal z 1 (t) (z 1 (i)) does not reach the receiving device, the receiving device uses the signal z 2 (t)(z2(i)) In this case, detection and error correction decoding are performed, but in this case, in order for the receiving device to obtain high data reception quality, "no overlapping, 16384 signal points" is sufficient. Set the precoding matrix F to any one of formulas (S227), (S228), (S229), and (S230), and formulas (S231), (S232), (S233), (S234) and Similarly, when α is set, (b 0, 64, b 1 , 64 , b 2 , 64 , b 3, 64 , b 4, 64, b 5, 64 , b 0, 256 , b 1, 256 , b 2, 256 , b 3, 256 , b 4, 256 , b 5, 256 , b 6, 256 , b 7, 256 ), the arrangement of the signal points existing in the first upper limit is the same as in FIG. 37 , the arrangement of the signal points existing in the second upper limit is the same as in FIG. 38 , and the signal present in the third upper limit The arrangement of dots is the same as in FIG. 39, and the arrangement of signal points existing in the fourth upper limit is the same as in FIG. 40. 37, 38, 39, and 40, the horizontal axis is I, the vertical axis is Q, "●" is the signal point, and "Δ" is the origin (0).

도 37, 도 38, 도 39, 도 40으로부터 알 수 있는 것과 같이 동상 I-직교 Q평면에 신호점은 겹치지 않으며, 16384개 존재하고 있는 것을 알 수 있다. 또, 동상 I-직교 Q 평면에서의 16384개의 신호점 중 도 37의 가장 오른쪽의 가장 위, 도 40의 가장 오른쪽의 가장 아래, 도 38의 가장 오른쪽의 가장 위, 도 39의 가장 왼쪽의 가장 아래의 4개를 제외한 16380개의 신호점에서의 가장 근접하는 다른 신호점과의 사이의 유클리드 거리가 서로 동일하게 되어 있다. 그러므로 수신장치에 있어서 높은 수신 품질을 얻을 수 있을 가능성이 크다.As can be seen from Figs. 37, 38, 39, and 40, the signal points do not overlap on the in-phase I-orthogonal Q plane, and it can be seen that there are 16,384 signal points. In addition, among 16384 signal points in the in-phase I-orthogonal Q plane, the rightmost top of FIG. 37 , the rightmost bottom of FIG. 40 , the rightmost top of FIG. 38 , and the leftmost bottom of FIG. 39 . The Euclidean distances between 16380 signal points except for 4 of the signal points that are closest to each other are equal to each other. Therefore, there is a high possibility that high reception quality can be obtained in the receiving apparatus.

그리고 프리코딩 행렬 F를 식 (S227), 식 (S228), 식 (S229), 식 (S230)의 어느 하나로 설정하고, 식 (S231), 식 (S232), 식 (S233), 식 (S234)과 같이 α를 설정한 경우, 동상 I-직교 Q 평면에서의 구성 예 R1에서 설명한 신호 u1(t)(u1(i))에 있어서 (b0, 64, b1, 64, b2, 64, b3, 64, b4, 64, b5, 64, b0, 256, b1, 256, b2, 256, b3, 256, b4, 256, b5, 256, b6, 256, b7, 256)에 대응하는 신호점 중 제 1 상한에 존재하는 신호점의 배치는 도 41과 같고, 제 2 상한에 존재하는 신호점 배치는 도 42와 같고, 제 3 상한에 존재하는 신호점 배치는 도 43과 같고, 제 4 상한에 존재하는 신호점 배치는 도 44와 같다. 또, 도 41, 도 42, 도 43, 도 44에 있어서 횡축은 I, 종축은 Q, 「●」이 신호점, 「△」이 원점(0)이 된다.And the precoding matrix F is set to any one of Equation (S227), Equation (S228), Equation (S229), Equation (S230), Equation (S231), Equation (S232), Equation (S233), Equation (S234) When α is set as follows, (b 0 , 64, b 1 , 64 , b 2, 64 , b 3, 64 , b 4, 64, b 5, 64 , b 0, 256 , b 1, 256 , b 2, 256 , b 3, 256 , b 4, 256 , b 5, 256 , b 6, 256 , b 7 , 256 ), the arrangement of the signal points existing in the first upper limit is the same as in FIG. 41 , and the arrangement of the signal points present in the second upper limit is the same as in FIG. The arrangement of the signal points is the same as that of FIG. 43, and the arrangement of the signal points existing in the fourth upper limit is the same as that of FIG. In addition, in Figs. 41, 42, 43, and 44, the horizontal axis is I, the vertical axis is Q, "●" is the signal point, and "Δ" is the origin (0).

도 41, 도 42, 도 43, 도 44로부터 알 수 있는 것과 같이 신호점은 겹치지 않으며, 16384개 존재하고 있는 것을 알 수 있다. 그러므로 수신장치에 있어서 높은 수신 품질을 얻을 수 있을 가능성이 크다.As can be seen from Figs. 41, 42, 43, and 44, the signal points do not overlap, and it can be seen that there are 16,384 signal points. Therefore, there is a high possibility that high reception quality can be obtained in the receiving apparatus.

그리고 도 37, 도 38, 도 39, 도 40의 16384개의 신호점의 최소 유클리드 거리를 D2로 하고, 도 41, 도 42, 도 43, 도 44의 16384개의 신호점의 최소 유클리드 거리를 D1으로 한다. 그러면, D1<D2가 성립한다. 따라서, 구성 예 R1로부터 식 (S2), 식 (S3), 식 (S4), 식 (S5), 식 (S8)에 있어서 Q1≠Q2인 경우, Q1<Q2가 성립하면 좋게 된다.And the minimum Euclidean distance of 16384 signal points in FIGS. 37, 38, 39, and 40 is D 2 , and the minimum Euclidean distance of 16384 signal points in FIGS. 41, 42, 43 and 44 is D 1 do it with Then, D 1 < D 2 holds. Therefore, in the case of Q 1 ≠ Q 2 in the formulas (S2), (S3), (S4), (S5), and (S8) from the structural example R1, it is sufficient if Q 1 < Q 2 holds. .

(예 4-2)(Example 4-2)

다음에, 앞에서 설명한 64QAM의 매핑 방법에서 기재한 계수 w64 및 앞에서 설명한 256QAM의 매핑 방법에서 기재한 계수 w256에 관해서 식 (S224) 및 식 (S225)이 성립하고,Next, with respect to the coefficient w 64 described in the 64QAM mapping method described above and the coefficient w 256 described in the 256QAM mapping method described above, equations (S224) and (S225) are established,

<1>식 (S2)에 있어서 P1 2=P2 2로 한 경우<1> When P 1 2 =P 2 2 in formula (S2)

<2>식 (S3)에 있어서 P1 2=P2 2로 한 경우<2> When P 1 2 =P 2 2 in formula (S3)

<3>식 (S4)에 있어서 P1 2=P2 2로 한 경우<3> When P 1 2 =P 2 2 in formula (S4)

<4>식 (S5)인 경우In case of <4> formula (S5)

<5>식 (S8)인 경우In case of <5> formula (S8)

의 연산을 실행할 때의 프리코딩 행렬 F를 이하의 어느 하나로 설정하는 경우를 생각한다.Consider a case where the precoding matrix F when performing the operation of is set to one of the following.

Figure 112022067201756-pat00274
Figure 112022067201756-pat00274

또는,or,

Figure 112022067201756-pat00275
Figure 112022067201756-pat00275

또는,or,

Figure 112022067201756-pat00276
Figure 112022067201756-pat00276

또는,or,

Figure 112022067201756-pat00277
Figure 112022067201756-pat00277

또, 식 (S235), 식 (S237)에 있어서 β는 실수라도 좋고 허수라도 좋다. 단, β는 0(제로)은 아니다.In addition, in the formulas (S235) and (S237), β may be a real number or an imaginary number. However, β is not 0 (zero).

이때, 수신장치가 양호한 데이터의 수신 품질을 얻기 위한 θ의 값에 대해 생각한다.At this time, the receiving apparatus thinks about the value of ? for obtaining good data reception quality.

먼저, 식 (S2), 식 (S3), 식 (S4), 식 (S5), 식 (S8)에서의 신호 z2(t)(z2(i))에 주목하여, 수신장치가 양호한 데이터의 수신 품질을 얻기 위한 θ의 값으로 이하가 있다.First, paying attention to the signal z 2 (t) (z 2 (i)) in the formulas (S2), (S3), (S4), (S5), and (S8), the receiving device can provide good data The values of θ for obtaining the reception quality of are as follows.

Figure 112022067201756-pat00278
Figure 112022067201756-pat00278

또는,or,

Figure 112022067201756-pat00279
Figure 112022067201756-pat00279

또는,or,

Figure 112022067201756-pat00280
Figure 112022067201756-pat00280

또는,or,

Figure 112022067201756-pat00281
Figure 112022067201756-pat00281

또, 식 (S239), 식 (S240), 식 (S241), 식 (S242)에 있어서 tan-1(x)는 역삼각함수(inverse trigonometric function)(삼각함수의 정의역을 적당하게 제한한 것의 역함수)이며,Also, in the formulas (S239), (S240), (S241), and (S242), tan-1(x) is an inverse trigonometric function (the inverse function of that which appropriately limits the domain of the trigonometric function) ) and

Figure 112022067201756-pat00282
Figure 112022067201756-pat00282

이 된다. 또, 「tan-1(x)」는 「Tan-1(x)」, 「arctan(x)」, 「Arctan(x)」로 기재해도 좋다. 그리고 N은 정수로 한다.becomes this Moreover, you may describe "tan-1(x)" as "Tan-1(x)", "arctan(x)", and "Arctan(x)". And N is an integer.

프리코딩 행렬 F를 식 (S235), 식 (S236), 식 (S237), 식 (S238)의 어느 하나로 설정하고, 식 (S239), 식 (S240), 식 (S241), 식 (S242)와 같이 θ를 설정한 경우, 앞에서 설명한 것과 같이 생각하면 동상 I-직교 Q 평면에서의 구성 예 R1에서 설명한 신호 u2(t)(u2(i))에 있어서 (b0, 64, b1, 64, b2, 64, b3, 64, b4, 64, b5, 64, b0, 256, b1, 256, b2, 256, b3, 256, b4, 256, b5, 256, b6, 256, b7, 256)에 대응하는 신호점 중 제 1 상한에 존재하는 신호점의 배치는 도 37과 같고, 제 2 상한에 존재하는 신호점 배치는 도 38과 같고, 제 3 상한에 존재하는 신호점 배치는 도 39와 같고, 제 4 상한에 존재하는 신호점 배치는 도 40과 같다. 또, 도 37, 도 38, 도 39, 도 40에 있어서 횡축은 I, 종축은 Q, 「●」이 신호점, 「△」이 원점(0)이 된다.Set the precoding matrix F to any one of Equation (S235), Equation (S236), Equation (S237), Equation (S238), Equation (S239), Equation (S240), Equation (S241), Equation (S242) and When θ is set in the same way, if it is considered as described above, (b 0, 64, b 1 , 64 , b 2, 64 , b 3, 64 , b 4, 64, b 5, 64 , b 0, 256 , b 1, 256 , b 2, 256 , b 3, 256 , b 4, 256 , b 5, 256 , b 6 , 256 , b 7 , 256 ) among the signal points corresponding to the first upper limit, the arrangement of the signal points present in the first upper limit is the same as in FIG. 37 , and the arrangement of the signal points present in the second upper limit is the same as in FIG. The arrangement of the signal points present in the upper limit 3 is as shown in FIG. 39, and the arrangement of the signal points present in the fourth upper limit is as shown in FIG. 40 . 37, 38, 39, and 40, the horizontal axis is I, the vertical axis is Q, "●" is the signal point, and "Δ" is the origin (0).

도 37, 도 38, 도 39, 도 40으로부터 알 수 있는 것과 같이 동상 I-직교 Q평면에 신호점은 겹치지 않으며, 16384개 존재하고 있는 것을 알 수 있다. 또, 동상 I-직교 Q 평면에서의 16384개의 신호점 중 도 37의 가장 오른쪽의 가장 위, 도 40의 가장 오른쪽의 가장 아래, 도 38의 가장 오른쪽의 가장 위, 도 39의 가장 왼쪽의 가장 아래의 4개를 제외한 16380개의 신호점에서의 가장 근접하는 다른 신호점과의 사이의 유클리드 거리가 서로 동일하게 되어 있다. 그러므로 수신장치에 있어서 높은 수신 품질을 얻을 수 있을 가능성이 크다.As can be seen from Figs. 37, 38, 39, and 40, the signal points do not overlap on the in-phase I-orthogonal Q plane, and it can be seen that there are 16,384 signal points. In addition, among 16384 signal points in the in-phase I-orthogonal Q plane, the rightmost top of FIG. 37 , the rightmost bottom of FIG. 40 , the rightmost top of FIG. 38 , and the leftmost bottom of FIG. 39 . The Euclidean distances between 16380 signal points except for 4 of the signal points that are closest to each other are equal to each other. Therefore, there is a high possibility that high reception quality can be obtained in the receiving apparatus.

그리고 프리코딩 행렬 F를 식 (S235), 식 (S236), 식 (S237), 식 (S238)의 어느 하나로 설정하고, 식 (S239), 식 (S240), 식 (S241), 식 (S242)와 같이 θ를 설정한 경우, 앞에서 설명한 것과 같이 생각하면 동상 I-직교 Q 평면에서의 구성 예 R1에서 설명한 신호 u1(t)(u1(i))에 있어서 (b0, 64, b1, 64, b2, 64, b3, 64, b4, 64, b5, 64, b0, 256, b1, 256, b2, 256, b3, 256, b4, 256, b5, 256, b6, 256, b7, 256)에 대응하는 신호점 중 제 1 상한에 존재하는 신호점의 배치는 도 41과 같고, 제 2 상한에 존재하는 신호점 배치는 도 42와 같고, 제 3 상한에 존재하는 신호점 배치는 도 43과 같고, 제 4 상한에 존재하는 신호점 배치는 도 44와 같다. 또, 도 41, 도 42, 도 43, 도 44에 있어서 횡축은 I, 종축은 Q, 「●」이 신호점, 「△」이 원점(0)이 된다.And set the precoding matrix F to any one of Equation (S235), Equation (S236), Equation (S237), Equation (S238), Equation (S239), Equation (S240), Equation (S241), Equation (S242) When θ is set as shown above, if it is considered as described above, in the signal u 1 (t)(u 1 (i)) described in the configuration example R1 in the in-phase I-orthogonal Q plane, (b 0, 64, b 1 , 64 , b 2, 64 , b 3, 64 , b 4, 64, b 5, 64 , b 0, 256 , b 1, 256 , b 2, 256 , b 3, 256 , b 4, 256 , b 5 , 256 , b 6 , 256 , b 7 , 256 ) among the signal points corresponding to the first upper limit, the arrangement of the signal points present in the first upper limit is the same as in FIG. The arrangement of the signal points present in the third upper limit is the same as in FIG. 43, and the arrangement of the signal points present in the fourth upper limit is the same as in FIG. 44 . In addition, in Figs. 41, 42, 43, and 44, the horizontal axis is I, the vertical axis is Q, "●" is the signal point, and "Δ" is the origin (0).

도 41, 도 42, 도 43, 도 44로부터 알 수 있는 것과 같이 신호점은 겹치지 않으며, 16384개 존재하고 있는 것을 알 수 있다. 그러므로 수신장치에 있어서 높은 수신 품질을 얻을 수 있을 가능성이 크다.As can be seen from Figs. 41, 42, 43, and 44, the signal points do not overlap, and it can be seen that there are 16,384 signal points. Therefore, there is a high possibility that high reception quality can be obtained in the receiving apparatus.

그리고 도 37, 도 38, 도 39, 도 40의 16384개의 신호점의 최소 유클리드 거리를 D2로 하고, 도 41, 도 42, 도 43, 도 44의 16384개의 신호점의 최소 유클리드 거리를 D1으로 한다. 그러면, D1<D2가 성립한다. 따라서, 구성 예 R1로부터 식 (S2), 식 (S3), 식 (S4), 식 (S5), 식 (S8)에 있어서 Q1≠Q2인 경우, Q1<Q2가 성립하면 좋게 된다.And the minimum Euclidean distance of 16384 signal points in FIGS. 37, 38, 39, and 40 is D 2 , and the minimum Euclidean distance of 16384 signal points in FIGS. 41, 42, 43 and 44 is D 1 do it with Then, D1<D2 holds. Therefore, in the case of Q 1 ≠ Q 2 in the formulas (S2), (S3), (S4), (S5), and (S8) from the structural example R1, it is sufficient if Q 1 < Q 2 holds. .

(예 4-3)(Example 4-3)

앞에서 설명한 64QAM의 매핑 방법에서 기재한 계수 w64 및 앞에서 설명한 256QAM의 매핑 방법에서 기재한 계수 w256에 관해서 식 (S224) 및 식 (S225)이 성립하고,Equations (S224) and (S225) are established with respect to the coefficient w 64 described in the mapping method of 64QAM described above and the coefficient w 256 described in the mapping method of 256QAM described above,

<1>식 (S2)에 있어서 P1 2=P2 2로 한 경우<1> When P 1 2 =P 2 2 in formula (S2)

<2>식 (S3)에 있어서 P1 2=P2 2로 한 경우<2> When P 1 2 =P 2 2 in formula (S3)

<3>식 (S4)에 있어서 P1 2=P2 2로 한 경우<3> When P 1 2 =P 2 2 in formula (S4)

<4>식 (S5)인 경우In case of <4> formula (S5)

<5>식 (S8)인 경우In case of <5> formula (S8)

의 연산을 실행할 때의 프리코딩 행렬 F를 이하의 어느 하나로 설정하는 경우를 생각한다.Consider a case where the precoding matrix F when performing the operation of is set to one of the following.

Figure 112022067201756-pat00283
Figure 112022067201756-pat00283

또는,or,

Figure 112022067201756-pat00284
Figure 112022067201756-pat00284

또는,or,

Figure 112022067201756-pat00285
Figure 112022067201756-pat00285

또는,or,

Figure 112022067201756-pat00286
Figure 112022067201756-pat00286

또, 식 (S244), 식 (S245), 식 (S246), 식 (S247)에 있어서 α는 실수라도 좋고 허수라도 좋으며, β는 실수라도 좋고 허수라도 좋다. 단, α는 0(제로)은 아니다. 그리고 β도 0(제로)은 아니다.In the formulas (S244), (S245), (S246), and (S247), α may be a real number or an imaginary number, and β may be a real number or an imaginary number. However, α is not 0 (zero). And β is also not 0 (zero).

이때, 수신장치가 양호한 데이터의 수신 품질을 얻기 위한 α의 값에 대해 생각한다.At this time, the receiving apparatus thinks about the value of α for obtaining good data reception quality.

식 (S2), 식 (S3), 식 (S4), 식 (S5), 식 (S8)에서의 신호 z2(t)(z2(i))에 주목하여, 수신장치가 양호한 데이터의 수신 품질을 얻기 위한 α의 값으로 이하가 있다.Paying attention to the signals z 2 (t) (z 2 (i)) in the formulas (S2), (S3), (S4), (S5), and (S8), the receiving apparatus receives good data The values of α for obtaining quality are as follows.

α가 실수일 때:When α is a real number:

Figure 112022067201756-pat00287
Figure 112022067201756-pat00287

또는,or,

Figure 112022067201756-pat00288
Figure 112022067201756-pat00288

α가 허수 때:When α is an imaginary number:

Figure 112022067201756-pat00289
Figure 112022067201756-pat00289

또는,or,

Figure 112022067201756-pat00290
Figure 112022067201756-pat00290

프리코딩 행렬 F를 식 (S244), 식 (S245), 식 (S246), 식 (S247)의 어느 하나로 설정하고, 식 (S248), 식 (S249), 식 (S250), 식 (S251)과 같이 α를 설정한 경우, 앞에서 설명한 것과 같이 생각하면 동상 I-직교 Q 평면에서의 구성 예 R1에서 설명한 신호 u2(t)(u2(i))에 있어서 (b0, 64, b1, 64, b2, 64, b3, 64, b4, 64, b5, 64, b0, 256, b1, 256, b2, 256, b3, 256, b4, 256, b5, 256, b6, 256, b7, 256)에 대응하는 신호점 중 제 1 상한에 존재하는 신호점의 배치는 도 45와 같고, 제 2 상한에 존재하는 신호점 배치는 도 46과 같고, 제 3 상한에 존재하는 신호점 배치는 도 47과 같고, 제 4 상한에 존재하는 신호점 배치는 도 48과 같다. 또, 도 45, 도 46, 도 47, 도 48에 있어서 횡축은 I, 종축은 Q, 「●」이 신호점, 「△」이 원점(0)이 된다.Set the precoding matrix F to any one of formulas (S244), (S245), (S246), and (S247), and formulas (S248), (S249), (S250), and (S251) When α is set in the same way, if it is considered as described above , (b 0, 64, b 1 , 64 , b 2, 64 , b 3, 64 , b 4, 64, b 5, 64 , b 0, 256 , b 1, 256 , b 2, 256 , b 3, 256 , b 4, 256 , b 5, 256 , b 6 , 256 , b 7 , 256 ) among the signal points corresponding to the first upper limit, the arrangement of the signal points present in the first upper limit is the same as in FIG. 45 , the arrangement of the signal points present in the second upper limit is the same as in FIG. The arrangement of the signal points present in the upper limit 3 is as shown in FIG. 47, and the arrangement of the signal points present in the fourth upper limit is as shown in FIG. 48. 45, 46, 47, and 48, the horizontal axis is I, the vertical axis is Q, "●" is the signal point, and "Δ" is the origin (0).

도 45, 도 46, 도 47, 도 48로부터 알 수 있는 것과 같이 동상 I-직교 Q평면에 신호점은 겹치지 않으며, 16384개 존재하고 있는 것을 알 수 있다. 또, 동상 I-직교 Q 평면에서의 16384개의 신호점 중 도 45의 가장 오른쪽의 가장 위, 도 48의 가장 오른쪽의 가장 아래, 도 46의 가장 오른쪽의 가장 위, 도 47의 가장 왼쪽의 가장 아래의 4개를 제외한 16380개의 신호점에서의 가장 근접하는 다른 신호점과의 사이의 유클리드 거리가 서로 동일하게 되어 있다. 그러므로 수신장치에 있어서 높은 수신 품질을 얻을 수 있을 가능성이 크다.As can be seen from FIGS. 45, 46, 47, and 48, the signal points do not overlap on the in-phase I-orthogonal Q plane, and it can be seen that there are 16,384 signal points. In addition, among 16384 signal points in the in-phase I-orthogonal Q plane, the rightmost top of FIG. 45 , the rightmost bottom of FIG. 48 , the rightmost top of FIG. 46 , and the leftmost bottom of FIG. 47 . The Euclidean distances between 16380 signal points except for 4 of the signal points that are closest to each other are equal to each other. Therefore, there is a high possibility that high reception quality can be obtained in the receiving apparatus.

그리고 프리코딩 행렬 F를 식 (S244), 식 (S245), 식 (S246), 식 (S247)의 어느 하나로 설정하고, 식 (S248), 식 (S249), 식 (S250), 식 (S251)과 같이 α를 설정한 경우, 앞에서 설명한 것과 같이 생각하면 동상 I-직교 Q 평면에서의 구성 예 R1에서 설명한 신호 u1(t)(u1(i))에 있어서 (b0, 64, b1, 64, b2, 64, b3, 64, b4, 64, b5, 64, b0, 256, b1, 256, b2, 256, b3, 256, b4, 256, b5, 256, b6, 256, b7, 256)에 대응하는 신호점 중 제 1 상한에 존재하는 신호점의 배치는 도 49와 같고, 제 2 상한에 존재하는 신호점 배치는 도 50과 같고, 제 3 상한에 존재하는 신호점 배치는 도 51과 같고, 제 4 상한에 존재하는 신호점 배치는 도 52와 같다. 또, 도 49, 도 50, 도 51, 도 52에 있어서 횡축은 I, 종축은 Q, 「●」이 신호점, 「△」이 원점(0)이 된다.And the precoding matrix F is set to any one of Equation (S244), Equation (S245), Equation (S246), Equation (S247), Equation (S248), Equation (S249), Equation (S250), Equation (S251) When α is set as shown above, when considered as described above, in the signal u 1 (t) (u 1 (i)) described in the configuration example R1 in the in-phase I-orthogonal Q plane, (b 0, 64, b 1 , 64 , b 2, 64 , b 3, 64 , b 4, 64, b 5, 64 , b 0, 256 , b 1, 256 , b 2, 256 , b 3, 256 , b 4, 256 , b 5 , 256 , b 6 , 256 , b 7 , 256 ) among the signal points corresponding to the first upper limit, the arrangement of the signal points present in the first upper limit is the same as in FIG. The arrangement of signal points existing in the third upper limit is the same as in FIG. 51 , and the arrangement of signal points existing in the fourth upper limit is as shown in FIG. 52 . Further, in Figs. 49, 50, 51 and 52, the horizontal axis is I, the vertical axis is Q, "●" is the signal point, and "Δ" is the origin (0).

도 49, 도 50, 도 51, 도 52로부터 알 수 있는 것과 같이 신호점은 겹치지 않으며, 1024개 존재하고 있는 것을 알 수 있다. 그러므로 수신장치에 있어서 높은 수신 품질을 얻을 수 있을 가능성이 크다.As can be seen from Figs. 49, 50, 51, and 52, the signal points do not overlap and it can be seen that there are 1024 signal points. Therefore, there is a high possibility that high reception quality can be obtained in the receiving apparatus.

그리고 도 45, 도 46, 도 47, 도 48의 16384개의 신호점의 최소 유클리드 거리를 D2로 하고, 도 49, 도 50, 도 51, 도 52의 16384개의 신호점의 최소 유클리드 거리를 D1으로 한다. 그러면, D1<D2가 성립한다. 따라서, 구성 예 R1로부터 식 (S2), 식 (S3), 식 (S4), 식 (S5), 식 (S8)에 있어서 Q1≠Q2인 경우, Q1<Q2가 성립하면 좋게 된다.And the minimum Euclidean distance of 16384 signal points of FIGS. 45, 46, 47, and 48 is D 2 , and the minimum Euclidean distance of 16384 signal points of FIGS. 49, 50, 51 and 52 is D 1 do it with Then, D 1 < D 2 holds. Therefore, in the case of Q 1 ≠ Q 2 in the formulas (S2), (S3), (S4), (S5), and (S8) from the structural example R1, it is sufficient if Q 1 < Q 2 holds. .

(예 4-4)(Example 4-4)

다음에, 앞에서 설명한 64QAM의 매핑 방법에서 기재한 계수 w64 및 앞에서 설명한 256QAM의 매핑 방법에서 기재한 계수 w256에 관해서 식 (S224) 및 식 (S225)이 성립하고,Next, with respect to the coefficient w 64 described in the 64QAM mapping method described above and the coefficient w 256 described in the 256QAM mapping method described above, equations (S224) and (S225) are established,

<1>식 (S2)에 있어서 P1 2=P2 2로 한 경우<1> When P 1 2 =P 2 2 in formula (S2)

<2>식 (S3)에 있어서 P1 2=P2 2로 한 경우<2> When P 1 2 =P 2 2 in formula (S3)

<3>식 (S4)에 있어서 P1 2=P2 2로 한 경우<3> When P 1 2 =P 2 2 in formula (S4)

<4>식 (S5)인 경우In case of <4> formula (S5)

<5>식 (S8)인 경우In case of <5> formula (S8)

의 연산을 실행할 때의 프리코딩 행렬 F를 이하의 어느 하나로 설정하는 경우를 생각한다.Consider a case where the precoding matrix F when performing the operation of is set to one of the following.

Figure 112022067201756-pat00291
Figure 112022067201756-pat00291

또는,or,

Figure 112022067201756-pat00292
Figure 112022067201756-pat00292

또는,or,

Figure 112022067201756-pat00293
Figure 112022067201756-pat00293

또는,or,

Figure 112022067201756-pat00294
Figure 112022067201756-pat00294

또, 식 (S252), 식 (S254)에 있어서 β는 실수라도 좋고 허수라도 좋다. 단, β는 0(제로)은 아니다.In the formulas (S252) and (S254), β may be either a real number or an imaginary number. However, β is not 0 (zero).

이때, 수신장치가 양호한 데이터의 수신 품질을 얻기 위한 θ의 값에 대해 생각한다.At this time, the receiving apparatus thinks about the value of ? for obtaining good data reception quality.

먼저, 식 (S2), 식 (S3), 식 (S4), 식 (S5), 식 (S8)에서의 신호 z2(t)(z2(i))에 주목하여, 수신장치가 양호한 데이터의 수신 품질을 얻기 위한 θ의 값으로 이하가 있다.First, paying attention to the signal z 2 (t) (z 2 (i)) in the formulas (S2), (S3), (S4), (S5), and (S8), the receiving device can provide good data The values of θ for obtaining the reception quality of are as follows.

Figure 112022067201756-pat00295
Figure 112022067201756-pat00295

또는,or,

Figure 112022067201756-pat00296
Figure 112022067201756-pat00296

또는,or,

Figure 112022067201756-pat00297
Figure 112022067201756-pat00297

또는,or,

Figure 112022067201756-pat00298
Figure 112022067201756-pat00298

또, 식 (S256), 식 (S257), 식 (S258), 식 (S259)에 있어서 tan-1(x)는 역삼각함수(inverse trigonometric function)(삼각함수의 정의역을 적당하게 제한한 것의 역함수)이며,Also, in the formulas (S256), (S257), (S258), and (S259), tan-1(x) is an inverse trigonometric function (the inverse function of a trigonometric function having an appropriately limited domain). ) and

Figure 112022067201756-pat00299
Figure 112022067201756-pat00299

이 된다. 또, 「tan-1(x)」는 「Tan-1(x)」, 「arctan(x)」, 「Arctan(x)」로 기재해도 좋다. 그리고 N은 정수로 한다.becomes this Moreover, you may describe "tan-1(x)" as "Tan-1(x)", "arctan(x)", and "Arctan(x)". And N is an integer.

프리코딩 행렬 F를 식 (S252), 식 (S253), 식 (S254), 식 (S255)의 어느 하나로 설정하고, 식 (S256), 식 (S257), 식 (S258), 식 (S259)과 같이 θ를 설정한 경우, 앞에서 설명한 것과 같이 생각하면 동상 I-직교 Q 평면에서의 구성 예 R1에서 설명한 신호 u2(t)(u2(i))에 있어서 (b0, 64, b1, 64, b2, 64, b3, 64, b4, 64, b5, 64, b0, 256, b1, 256, b2, 256, b3, 256, b4, 256, b5, 256, b6, 256, b7, 256)에 대응하는 신호점 중 제 1 상한에 존재하는 신호점의 배치는 도 45와 같고, 제 2 상한에 존재하는 신호점 배치는 도 46과 같고, 제 3 상한에 존재하는 신호점 배치는 도 47과 같고, 제 4 상한에 존재하는 신호점 배치는 도 48과 같다. 또, 도 45, 도 46, 도 47, 도 48에 있어서 횡축은 I, 종축은 Q, 「●」이 신호점, 「△」이 원점(0)이 된다.The precoding matrix F is set to any one of formulas (S252), (S253), (S254), and (S255), and with formulas (S256), (S257), (S258), and (S259) When θ is set in the same way, if it is considered as described above, (b 0, 64, b 1 , 64 , b 2, 64 , b 3, 64 , b 4, 64, b 5, 64 , b 0, 256 , b 1, 256 , b 2, 256 , b 3, 256 , b 4, 256 , b 5, 256 , b 6 , 256 , b 7 , 256 ) among the signal points corresponding to the first upper limit, the arrangement of the signal points present in the first upper limit is the same as in FIG. 45 , the arrangement of the signal points present in the second upper limit is the same as in FIG. The arrangement of the signal points present in the upper limit 3 is as shown in FIG. 47, and the arrangement of the signal points present in the fourth upper limit is as shown in FIG. 48. 45, 46, 47, and 48, the horizontal axis is I, the vertical axis is Q, "●" is the signal point, and "Δ" is the origin (0).

도 45, 도 46, 도 47, 도 48로부터 알 수 있는 것과 같이 동상 I-직교 Q평면에 신호점은 겹치지 않으며, 16384개 존재하고 있는 것을 알 수 있다. 또, 동상 I-직교 Q 평면에서의 16384개의 신호점 중 도 45의 가장 오른쪽의 가장 위, 도 48의 가장 오른쪽의 가장 아래, 도 46의 가장 오른쪽의 가장 위, 도 47의 가장 왼쪽의 가장 아래의 4개를 제외한 16380개의 신호점에서의 가장 근접하는 다른 신호점과의 사이의 유클리드 거리가 서로 동일하게 되어 있다. 그러므로 수신장치에 있어서 높은 수신 품질을 얻을 수 있을 가능성이 크다.As can be seen from FIGS. 45, 46, 47, and 48, the signal points do not overlap on the in-phase I-orthogonal Q plane, and it can be seen that there are 16,384 signal points. In addition, among 16384 signal points in the in-phase I-orthogonal Q plane, the rightmost top of FIG. 45 , the rightmost bottom of FIG. 48 , the rightmost top of FIG. 46 , and the leftmost bottom of FIG. 47 . The Euclidean distances between 16380 signal points except for 4 of the signal points that are closest to each other are equal to each other. Therefore, there is a high possibility that high reception quality can be obtained in the receiving apparatus.

그리고 프리코딩 행렬 F를 식 (S252), 식 (S253), 식 (S254), 식 (S255)의 어느 하나로 설정하고, 식 (S256), 식 (S257), 식 (S258), 식 (S259)과 같이 θ를 설정한 경우, 앞에서 설명한 것과 같이 생각하면 동상 I-직교 Q 평면에서의 구성 예 R1에서 설명한 신호 u1(t)(u1(i))에 있어서 (b0, 64, b1, 64, b2, 64, b3, 64, b4, 64, b5, 64, b0, 256, b1, 256, b2, 256, b3, 256, b4, 256, b5, 256, b6, 256, b7, 256)에 대응하는 신호점 중 제 1 상한에 존재하는 신호점의 배치는 도 49와 같고, 제 2 상한에 존재하는 신호점 배치는 도 50과 같고, 제 3 상한에 존재하는 신호점 배치는 도 51과 같고, 제 4 상한에 존재하는 신호점 배치는 도 52와 같다. 또, 도 49, 도 50, 도 51, 도 52에 있어서 횡축은 I, 종축은 Q, 「●」이 신호점, 「△」이 원점(0)이 된다.And the precoding matrix F is set to any one of Equation (S252), Equation (S253), Equation (S254), Equation (S255), Equation (S256), Equation (S257), Equation (S258), Equation (S259) When θ is set as shown above, if it is considered as described above, (b 0, 64, b 1 , 64 , b 2, 64 , b 3, 64 , b 4, 64, b 5, 64 , b 0, 256 , b 1, 256 , b 2, 256 , b 3, 256 , b 4, 256 , b 5, 256 , b 6 , 256 , b 7 , 256 ) among the signal points corresponding to the first upper limit, the arrangement of the signal points present in the first upper limit is the same as in FIG. The arrangement of signal points present in the upper limit 3 is the same as that of FIG. 51, and the arrangement of the signal points present in the fourth upper limit is as shown in FIG. 52. Further, in Figs. 49, 50, 51 and 52, the horizontal axis is I, the vertical axis is Q, "●" is the signal point, and "Δ" is the origin (0).

도 49, 도 50, 도 51, 도 52로부터 알 수 있는 것과 같이 신호점은 겹치지 않으며, 1024개 존재하고 있는 것을 알 수 있다. 그러므로 수신장치에 있어서 높은 수신 품질을 얻을 수 있을 가능성이 크다.As can be seen from Figs. 49, 50, 51, and 52, the signal points do not overlap and it can be seen that there are 1024 signal points. Therefore, there is a high possibility that high reception quality can be obtained in the receiving apparatus.

그리고 도 45, 도 46, 도 47, 도 48의 16384개의 신호점의 최소 유클리드 거리를 D2로 하고, 도 49, 도 50, 도 51, 도 52의 16384개의 신호점의 최소 유클리드 거리를 D1으로 한다. 그러면, D1<D2가 성립한다. 따라서, 구성 예 R1로부터 식 (S2), 식 (S3), 식 (S4), 식 (S5), 식 (S8)에 있어서 Q1≠Q2인 경우, Q1<Q2가 성립하면 좋게 된다.And the minimum Euclidean distance of 16384 signal points of FIGS. 45, 46, 47, and 48 is D 2 , and the minimum Euclidean distance of 16384 signal points of FIGS. 49, 50, 51 and 52 is D 1 do it with Then, D 1 < D 2 holds. Therefore, in the case of Q 1 ≠ Q 2 in the formulas (S2), (S3), (S4), (S5), and (S8) from the structural example R1, it is sufficient if Q 1 < Q 2 holds. .

(예 4-5)(Example 4-5)

앞에서 설명한 64QAM의 매핑 방법에서 기재한 계수 w64 및 앞에서 설명한 256QAM의 매핑 방법에서 기재한 계수 w256에 관해서 식 (S224) 및 식 (S225)이 성립하고,Equations (S224) and (S225) are established with respect to the coefficient w 64 described in the mapping method of 64QAM described above and the coefficient w 256 described in the mapping method of 256QAM described above,

<1>식 (S2)에 있어서 P1 2=P2 2로 한 경우<1> When P 1 2 =P 2 2 in formula (S2)

<2>식 (S3)에 있어서 P1 2=P2 2로 한 경우<2> When P 1 2 =P 2 2 in formula (S3)

<3>식 (S4)에 있어서 P1 2=P2 2로 한 경우<3> When P 1 2 =P 2 2 in formula (S4)

<4>식 (S5)인 경우In case of <4> formula (S5)

<5>식 (S8)인 경우In case of <5> formula (S8)

의 연산을 실행할 때의 프리코딩 행렬 F를 이하의 어느 하나로 설정하는 경우를 생각한다.Consider a case where the precoding matrix F when performing the operation of is set to one of the following.

Figure 112022067201756-pat00300
Figure 112022067201756-pat00300

또는,or,

Figure 112022067201756-pat00301
Figure 112022067201756-pat00301

또는,or,

Figure 112022067201756-pat00302
Figure 112022067201756-pat00302

또는,or,

Figure 112022067201756-pat00303
Figure 112022067201756-pat00303

또, 식 (S261), 식 (S262), 식 (S263), 식 (S264)에 있어서 α는 실수라도 좋고 허수라도 좋으며, β는 실수라도 좋고 허수라도 좋다. 단, α는 0(제로)은 아니다. 그리고 β도 0(제로)은 아니다.In the formulas (S261), (S262), (S263), and (S264), α may be a real number or an imaginary number, and β may be a real number or an imaginary number. However, α is not 0 (zero). And β is also not 0 (zero).

이때, 수신장치가 양호한 데이터의 수신 품질을 얻기 위한 α의 값에 대해 생각한다.At this time, the receiving apparatus thinks about the value of α for obtaining good data reception quality.

식 (S2), 식 (S3), 식 (S4), 식 (S5), 식 (S8)에서의 신호 z1(t)(z1(i))에 주목하여, 수신장치가 양호한 데이터의 수신 품질을 얻기 위한 α의 값으로 이하가 있다.Paying attention to the signals z 1 (t) (z 1 (i)) in the formulas (S2), (S3), (S4), (S5), and (S8), the receiving apparatus receives good data The values of α for obtaining quality are as follows.

α가 실수일 때:When α is a real number:

Figure 112022067201756-pat00304
Figure 112022067201756-pat00304

또는,or,

Figure 112022067201756-pat00305
Figure 112022067201756-pat00305

α가 허수일 때:When α is an imaginary number:

Figure 112022067201756-pat00306
Figure 112022067201756-pat00306

또는,or,

Figure 112022067201756-pat00307
Figure 112022067201756-pat00307

프리코딩 행렬 F를 식 (S261), 식 (S262), 식 (S263), 식 (S264)의 어느 하나로 설정하고, 식 (S265), 식 (S266), 식 (S267), 식 (S268)과 같이 α를 설정한 경우, 앞에서 설명한 것과 같이 생각하면 동상 I-직교 Q 평면에서의 구성 예 R1에서 설명한 신호 u1(t)(u1(i))에 있어서 (b0, 64, b1, 64, b2, 64, b3, 64, b4, 64, b5, 64, b0, 256, b1, 256, b2, 256, b3, 256, b4, 256, b5, 256, b6, 256, b7, 256)에 대응하는 신호점 중 제 1 상한에 존재하는 신호점의 배치는 도 21과 같고, 제 2 상한에 존재하는 신호점 배치는 도 22와 같고, 제 3 상한에 존재하는 신호점 배치는 도 23과 같고, 제 4 상한에 존재하는 신호점 배치는 도 24와 같다. 또, 도 21, 도 22, 도 23, 도 24에 있어서 횡축은 I, 종축은 Q, 「●」이 신호점, 「△」이 원점(0)이 된다.Set the precoding matrix F to any one of formulas (S261), (S262), (S263), and (S264), and formulas (S265), (S266), (S267), and (S268) When α is set in the same way, when considered as described above, in the signal u 1 (t) (u 1 (i)) described in the configuration example R1 in the in-phase I-orthogonal Q plane, (b 0, 64, b 1, 64 , b 2, 64 , b 3, 64 , b 4, 64, b 5, 64 , b 0, 256 , b 1, 256 , b 2, 256 , b 3, 256 , b 4, 256 , b 5, 256 , b 6 , 256 , b 7 , 256 ) among the signal points corresponding to the first upper limit, the arrangement of the signal points present in the first upper limit is the same as in FIG. 21 , and the arrangement of the signal points present in the second upper limit is the same as in FIG. The arrangement of the signal points present in the upper limit 3 is as shown in FIG. 23, and the arrangement of the signal points present in the fourth upper limit is as shown in FIG. 24. In addition, in Figs. 21, 22, 23, and 24, the horizontal axis is I, the vertical axis is Q, "●" is the signal point, and "Δ" is the origin (0).

도 21, 도 22, 도 23, 도 24로부터 알 수 있는 것과 같이 신호점은 겹치지 않으며, 16384개 존재하고 있는 것을 알 수 있다. 또, 동상 I-직교 Q 평면에서의 16384개의 신호점 중 도 21의 가장 오른쪽의 가장 위, 도 24의 가장 오른쪽의 가장 아래, 도 22의 가장 오른쪽의 가장 위, 도 23의 가장 왼쪽의 가장 아래의 4개를 제외한 16380개의 신호점에서의 가장 근접하는 다른 신호점과의 사이의 유클리드 거리가 서로 동일하게 되어 있다. 그러므로 수신장치에 있어서 높은 수신 품질을 얻을 수 있을 가능성이 크다.As can be seen from Figs. 21, 22, 23, and 24, the signal points do not overlap and it can be seen that there are 16,384 signal points. In addition, among 16384 signal points in the in-phase I-orthogonal Q plane, the rightmost top of FIG. 21 , the rightmost bottom of FIG. 24 , the rightmost top of FIG. 22 , and the leftmost bottom of FIG. 23 . The Euclidean distances between 16380 signal points except for 4 of the signal points that are closest to each other are equal to each other. Therefore, there is a high possibility that high reception quality can be obtained in the receiving apparatus.

그리고 프리코딩 행렬 F를 식 (S261), 식 (S262), 식 (S263), 식 (S264)의 어느 하나로 설정하고, 식 (S265), 식 (S266), 식 (S267), 식 (S268)과 같이 α를 설정한 경우, 앞에서 설명한 것과 같이 생각하면 동상 I-직교 Q 평면에서의 구성 예 R1에서 설명한 신호 u2(t)(u2(i))에 있어서 (b0, 64, b1, 64, b2, 64, b3, 64, b4, 64, b5, 64, b0, 256, b1, 256, b2, 256, b3, 256, b4, 256, b5, 256, b6, 256, b7, 256)에 대응하는 신호점 중 제 1 상한에 존재하는 신호점의 배치는 도 25와 같고, 제 2 상한에 존재하는 신호점 배치는 도 26과 같고, 제 3 상한에 존재하는 신호점 배치는 도 27과 같고, 제 4 상한에 존재하는 신호점 배치는 도 28과 같다. 또, 도 25, 도 26, 도 27, 도 28에 있어서 횡축은 I, 종축은 Q, 「●」이 신호점, 「△」이 원점(0)이 된다.And the precoding matrix F is set to any one of formulas (S261), (S262), (S263), and (S264), and formulas (S265), (S266), (S267), (S268) When α is set as shown above, when considered as described above, in the signal u 2 (t) (u 2 (i)) described in the configuration example R1 in the in-phase I-orthogonal Q plane, (b 0, 64, b 1 ) , 64 , b 2, 64 , b 3, 64 , b 4, 64, b 5, 64 , b 0, 256 , b 1, 256 , b 2, 256 , b 3, 256 , b 4, 256 , b 5 , 256 , b 6 , 256 , b 7 , 256 ) among the signal points corresponding to the first upper limit, the arrangement of the signal points present in the first upper limit is the same as in FIG. The arrangement of the signal points present in the third upper limit is as shown in FIG. 27, and the arrangement of the signal points present in the fourth upper limit is as shown in FIG. 28. 25, 26, 27, and 28, the horizontal axis is I, the vertical axis is Q, "●" is the signal point, and "Δ" is the origin (0).

도 25, 도 26, 도 27, 도 28로부터 알 수 있는 것과 같이 신호점은 겹치지 않으며, 1024개 존재하고 있는 것을 알 수 있다. 그러므로 수신장치에 있어서 높은 수신 품질을 얻을 수 있을 가능성이 크다.As can be seen from Figs. 25, 26, 27, and 28, the signal points do not overlap and it can be seen that there are 1024 signal points. Therefore, there is a high possibility that high reception quality can be obtained in the receiving apparatus.

그리고 도 21, 도 22, 도 23, 도 24의 16384개의 신호점의 최소 유클리드 거리를 D1로 하고, 도 25, 도 26, 도 27, 도 28의 16384개의 신호점의 최소 유클리드 거리를 D2로 한다. 그러면, D1>D2가 성립한다. 따라서, 구성 예 R1로부터 식 (S2), 식 (S3), 식 (S4), 식 (S5), 식 (S8)에 있어서 Q1≠Q2인 경우, Q1>Q2가 성립하면 좋게 된다.And the minimum Euclidean distance of 16384 signal points of FIGS. 21, 22, 23, and 24 is D 1 , and the minimum Euclidean distance of 16384 signal points of FIGS. 25, 26, 27, and 28 is D 2 do it with Then, D 1 >D 2 holds. Therefore, in the case of Q 1 ≠ Q 2 in the formulas (S2), (S3), (S4), (S5), and (S8) from the structural example R1, it is sufficient if Q 1 >Q 2 holds. .

(예 4-6)(Example 4-6)

다음에, 앞에서 설명한 64QAM의 매핑 방법에서 기재한 계수 w64 및 앞에서 설명한 256QAM의 매핑 방법에서 기재한 계수 w256에 관해서 식 (S224) 및 식 (S225)이 성립하고,Next, with respect to the coefficient w 64 described in the 64QAM mapping method described above and the coefficient w 256 described in the 256QAM mapping method described above, equations (S224) and (S225) are established,

<1>식 (S2)에 있어서 P1 2=P2 2로 한 경우<1> When P 1 2 =P 2 2 in formula (S2)

<2>식 (S3)에 있어서 P1 2=P2 2로 한 경우<2> When P 1 2 =P 2 2 in formula (S3)

<3>식 (S4)에 있어서 P1 2=P2 2로 한 경우<3> When P 1 2 =P 2 2 in formula (S4)

<4>식 (S5)인 경우In case of <4> formula (S5)

<5>식 (S8)인 경우In case of <5> formula (S8)

의 연산을 실행할 때의 프리코딩 행렬 F를 이하의 어느 하나로 설정하는 경우를 생각한다.Consider a case where the precoding matrix F when performing the operation of is set to one of the following.

Figure 112022067201756-pat00308
Figure 112022067201756-pat00308

또는,or,

Figure 112022067201756-pat00309
Figure 112022067201756-pat00309

또는,or,

Figure 112022067201756-pat00310
Figure 112022067201756-pat00310

또는,or,

Figure 112022067201756-pat00311
Figure 112022067201756-pat00311

또, 식 (S269), 식 (S271)에 있어서 β는 실수라도 좋고 허수라도 좋다. 단, β는 0(제로)은 아니다.In addition, in the formulas (S269) and (S271), β may be a real number or an imaginary number. However, β is not 0 (zero).

이때, 수신장치가 양호한 데이터의 수신 품질을 얻기 위한 θ의 값에 대해 생각한다.At this time, the receiving apparatus thinks about the value of ? for obtaining good data reception quality.

먼저, 식 (S2), 식 (S3), 식 (S4), 식 (S5), 식 (S8)에서의 신호 z1(t)(z1(i))에 주목하여, 수신장치가 양호한 데이터의 수신 품질을 얻기 위한 θ의 값으로 이하가 있다.First, paying attention to the signals z 1 (t) (z 1 (i)) in the formulas (S2), (S3), (S4), (S5), and (S8), the receiving device can provide good data The values of θ for obtaining the reception quality of are as follows.

Figure 112022067201756-pat00312
Figure 112022067201756-pat00312

또는,or,

Figure 112022067201756-pat00313
Figure 112022067201756-pat00313

또는,or,

Figure 112022067201756-pat00314
Figure 112022067201756-pat00314

또는,or,

Figure 112022067201756-pat00315
Figure 112022067201756-pat00315

또, 식 (S273), 식 (S274), 식 (S275), 식 (S276)에 있어서 tan-1(x)는 역삼각함수(inverse trigonometric function)(삼각함수의 정의역을 적당하게 제한한 것의 역함수)이며,Also, in formulas (S273), (S274), (S275), and (S276), tan-1(x) is an inverse trigonometric function (the inverse function of a trigonometric function having an appropriately limited domain). ) and

Figure 112022067201756-pat00316
Figure 112022067201756-pat00316

이 된다. 또, 「tan-1(x)」는 「Tan-1(x)」, 「arctan(x)」, 「Arctan(x)」로 기재해도 좋다. 그리고 N은 정수로 한다.becomes this Moreover, you may describe "tan-1(x)" as "Tan-1(x)", "arctan(x)", and "Arctan(x)". And N is an integer.

프리코딩 행렬 F를 식 (S269), 식 (S270), 식 (S271), 식 (S272)의 어느 하나로 설정하고, 식 (S273), 식 (S274), 식 (S275), 식 (S276)과 같이 θ를 설정한 경우, 앞에서 설명한 것과 같이 생각하면 동상 I-직교 Q 평면에서의 구성 예 R1에서 설명한 신호 u1(t)(u1(i))에 있어서 (b0, 64, b1, 64, b2, 64, b3, 64, b4, 64, b5, 64, b0, 256, b1, 256, b2, 256, b3, 256, b4, 256, b5, 256, b6, 256, b7, 256)에 대응하는 신호점 중 제 1 상한에 존재하는 신호점의 배치는 도 21과 같고, 제 2 상한에 존재하는 신호점 배치는 도 22와 같고, 제 3 상한에 존재하는 신호점 배치는 도 23과 같고, 제 4 상한에 존재하는 신호점 배치는 도 24와 같다. 또, 도 21, 도 22, 도 23, 도 24에 있어서 횡축은 I, 종축은 Q, 「●」이 신호점, 「△」이 원점(0)이 된다.Set the precoding matrix F to any one of formulas (S269), (S270), (S271), and (S272), and formulas (S273), (S274), (S275), and (S276) When θ is set in the same way, if it is considered as described above, in the signal u 1 (t)(u 1 (i)) described in the configuration example R1 in the in-phase I-orthogonal Q plane, (b 0, 64, b 1, 64 , b 2, 64 , b 3, 64 , b 4, 64, b 5, 64 , b 0, 256 , b 1, 256 , b 2, 256 , b 3, 256 , b 4, 256 , b 5, 256 , b 6 , 256 , b 7 , 256 ) among the signal points corresponding to the first upper limit, the arrangement of the signal points present in the first upper limit is the same as in FIG. 21 , and the arrangement of the signal points present in the second upper limit is the same as in FIG. The arrangement of the signal points present in the upper limit 3 is as shown in FIG. 23, and the arrangement of the signal points present in the fourth upper limit is as shown in FIG. 24. In addition, in Figs. 21, 22, 23, and 24, the horizontal axis is I, the vertical axis is Q, "●" is the signal point, and "Δ" is the origin (0).

도 21, 도 22, 도 23, 도 24로부터 알 수 있는 것과 같이 신호점은 겹치지 않으며, 16384개 존재하고 있는 것을 알 수 있다. 또, 동상 I-직교 Q 평면에서의 16384개의 신호점 중 도 21의 가장 오른쪽의 가장 위, 도 24의 가장 오른쪽의 가장 아래, 도 22의 가장 오른쪽의 가장 위, 도 23의 가장 왼쪽의 가장 아래의 4개를 제외한 16380개의 신호점에서의 가장 근접하는 다른 신호점과의 사이의 유클리드 거리가 서로 동일하게 되어 있다. 그러므로 수신장치에 있어서 높은 수신 품질을 얻을 수 있을 가능성이 크다.As can be seen from Figs. 21, 22, 23, and 24, the signal points do not overlap and it can be seen that there are 16,384 signal points. In addition, among 16384 signal points in the in-phase I-orthogonal Q plane, the rightmost top of FIG. 21 , the rightmost bottom of FIG. 24 , the rightmost top of FIG. 22 , and the leftmost bottom of FIG. 23 . The Euclidean distances between 16380 signal points except for 4 of the signal points that are closest to each other are equal to each other. Therefore, there is a high possibility that high reception quality can be obtained in the receiving apparatus.

그리고 프리코딩 행렬 F를 식 (S269), 식 (S270), 식 (S271), 식 (S272)의 어느 하나로 설정하고, 식 (S273), 식 (S274), 식 (S275), 식 (S276)과 같이 θ를 설정한 경우, 앞에서 설명한 것과 같이 생각하면 동상 I-직교 Q 평면에서의 구성 예 R1에서 설명한 신호 u2(t)(u2(i))에 있어서 (b0, 64, b1, 64, b2, 64, b3, 64, b4, 64, b5, 64, b0, 256, b1, 256, b2, 256, b3, 256, b4, 256, b5, 256, b6, 256, b7, 256)에 대응하는 신호점 중 제 1 상한에 존재하는 신호점의 배치는 도 25와 같고, 제 2 상한에 존재하는 신호점 배치는 도 26과 같고, 제 3 상한에 존재하는 신호점 배치는 도 27과 같고, 제 4 상한에 존재하는 신호점 배치는 도 28과 같다. 또, 도 25, 도 26, 도 27, 도 28에 있어서 횡축은 I, 종축은 Q, 「●」이 신호점, 「△」이 원점(0)이 된다.And the precoding matrix F is set to any one of formulas (S269), (S270), (S271), and (S272), and formulas (S273), (S274), (S275), (S276) When θ is set as shown above, when considered as described above, in the signal u 2 (t) (u 2 (i)) described in the configuration example R1 in the in-phase I-orthogonal Q plane, (b 0, 64, b 1 , 64 , b 2, 64 , b 3, 64 , b 4, 64, b 5, 64 , b 0, 256 , b 1, 256 , b 2, 256 , b 3, 256 , b 4, 256 , b 5 , 256 , b 6 , 256 , b 7 , 256 ) among the signal points corresponding to the first upper limit, the arrangement of the signal points present in the first upper limit is the same as in FIG. The arrangement of the signal points present in the third upper limit is as shown in FIG. 27, and the arrangement of the signal points present in the fourth upper limit is as shown in FIG. 28. 25, 26, 27, and 28, the horizontal axis is I, the vertical axis is Q, "●" is the signal point, and "Δ" is the origin (0).

도 25, 도 26, 도 27, 도 28로부터 알 수 있는 것과 같이 신호점은 겹치지 않으며, 1024개 존재하고 있는 것을 알 수 있다. 그러므로 수신장치에 있어서 높은 수신 품질을 얻을 수 있을 가능성이 크다.As can be seen from Figs. 25, 26, 27, and 28, the signal points do not overlap and it can be seen that there are 1024 signal points. Therefore, there is a high possibility that high reception quality can be obtained in the receiving apparatus.

그리고 도 21, 도 22, 도 23, 도 24의 16384개의 신호점의 최소 유클리드 거리를 D1로 하고, 도 25, 도 26, 도 27, 도 28의 16384개의 신호점의 최소 유클리드 거리를 D2로 한다. 그러면, D1>D2가 성립한다. 따라서, 구성 예 R1로부터 식 (S2), 식 (S3), 식 (S4), 식 (S5), 식 (S8)에 있어서 Q1≠Q2인 경우, Q1>Q2가 성립하면 좋게 된다.And the minimum Euclidean distance of 16384 signal points of FIGS. 21, 22, 23, and 24 is D 1 , and the minimum Euclidean distance of 16384 signal points of FIGS. 25, 26, 27, and 28 is D 2 do it with Then, D 1 >D 2 holds. Therefore, in the case of Q 1 ≠ Q 2 in the formulas (S2), (S3), (S4), (S5), and (S8) from the structural example R1, it is sufficient if Q 1 >Q 2 holds. .

(예 4-7)(Example 4-7)

앞에서 설명한 64QAM의 매핑 방법에서 기재한 계수 w64 및 앞에서 설명한 256QAM의 매핑 방법에서 기재한 계수 w256에 관해서 식 (S224) 및 식 (S225)이 성립하고,Equations (S224) and (S225) are established with respect to the coefficient w 64 described in the mapping method of 64QAM described above and the coefficient w 256 described in the mapping method of 256QAM described above,

<1>식 (S2)에 있어서 P1 2=P2 2로 한 경우<1> When P 1 2 =P 2 2 in formula (S2)

<2>식 (S3)에 있어서 P1 2=P2 2로 한 경우<2> When P 1 2 =P 2 2 in formula (S3)

<3>식 (S4)에 있어서 P1 2=P2 2로 한 경우<3> When P 1 2 =P 2 2 in formula (S4)

<4>식 (S5)인 경우In case of <4> formula (S5)

<5>식 (S8)인 경우In case of <5> formula (S8)

의 연산을 실행할 때의 프리코딩 행렬 F를 이하의 어느 하나로 설정하는 경우를 생각한다.Consider a case where the precoding matrix F when performing the operation of is set to one of the following.

Figure 112022067201756-pat00317
Figure 112022067201756-pat00317

또는,or,

Figure 112022067201756-pat00318
Figure 112022067201756-pat00318

또는,or,

Figure 112022067201756-pat00319
Figure 112022067201756-pat00319

또는,or,

Figure 112022067201756-pat00320
Figure 112022067201756-pat00320

또, 식 (S278), 식 (S279), 식 (S280), 식 (S281)에 있어서 α는 실수라도 좋고 허수라도 좋으며, β는 실수라도 좋고 허수라도 좋다. 단, α는 0(제로)은 아니다. 그리고 β도 0(제로)은 아니다.In the formulas (S278), (S279), (S280), and (S281), α may be a real number or an imaginary number, and β may be a real number or an imaginary number. However, α is not 0 (zero). And β is also not 0 (zero).

이때, 수신장치가 양호한 데이터의 수신 품질을 얻기 위한 α의 값에 대해 생각한다.At this time, the receiving apparatus thinks about the value of α for obtaining good data reception quality.

식 (S2), 식 (S3), 식 (S4), 식 (S5), 식 (S8)에서의 신호 z1(t)(z1(i))에 주목하여, 수신장치가 양호한 데이터의 수신 품질을 얻기 위한 α의 값으로 이하가 있다.Paying attention to the signals z 1 (t) (z 1 (i)) in the formulas (S2), (S3), (S4), (S5), and (S8), the receiving apparatus receives good data The values of α for obtaining quality are as follows.

α가 실수일 때:When α is a real number:

Figure 112022067201756-pat00321
Figure 112022067201756-pat00321

또는,or,

Figure 112022067201756-pat00322
Figure 112022067201756-pat00322

α가 허수일 때:When α is an imaginary number:

Figure 112022067201756-pat00323
Figure 112022067201756-pat00323

또는,or,

Figure 112022067201756-pat00324
Figure 112022067201756-pat00324

프리코딩 행렬 F를 식 (S278), 식 (S279), 식 (S280), 식 (S281)의 어느 하나로 설정하고, 식 (S282), 식 (S283), 식 (S284), 식 (S285)과 같이 α를 설정한 경우, 앞에서 설명한 것과 같이 생각하면 동상 I-직교 Q 평면에서의 구성 예 R1에서 설명한 신호 u1(t)(u1(i))에 있어서 (b0, 64, b1, 64, b2, 64, b3, 64, b4, 64, b5, 64, b0, 256, b1, 256, b2, 256, b3, 256, b4, 256, b5, 256, b6, 256, b7, 256)에 대응하는 신호점 중 제 1 상한에 존재하는 신호점의 배치는 도 29와 같고, 제 2 상한에 존재하는 신호점 배치는 도 30과 같고, 제 3 상한에 존재하는 신호점 배치는 도 31과 같고, 제 4 상한에 존재하는 신호점 배치는 도 32와 같다. 또, 도 29, 도 30, 도 31, 도 32에 있어서 횡축은 I, 종축은 Q, 「●」이 신호점, 「△」이 원점(0)이 된다.Set the precoding matrix F to any one of formulas (S278), (S279), (S280), and (S281), and formulas (S282), (S283), (S284), (S285) and When α is set in the same way, when considered as described above, in the signal u 1 (t) (u 1 (i)) described in the configuration example R1 in the in-phase I-orthogonal Q plane, (b 0, 64, b 1, 64 , b 2, 64 , b 3, 64 , b 4, 64, b 5, 64 , b 0, 256 , b 1, 256 , b 2, 256 , b 3, 256 , b 4, 256 , b 5, 256 , b 6 , 256 , b 7 , 256 ) among the signal points corresponding to the first upper limit, the arrangement of the signal points present in the first upper limit is the same as in FIG. 29 , and the arrangement of the signal points present in the second upper limit is the same as in FIG. The arrangement of the signal points present in the upper limit 3 is the same as in FIG. 31, and the arrangement of the signal points present in the fourth upper limit is the same as in FIG. 32 . Further, in Figs. 29, 30, 31, and 32, the horizontal axis is I, the vertical axis is Q, "●" is the signal point, and "Δ" is the origin (0).

도 29, 도 30, 도 31, 도 32로부터 알 수 있는 것과 같이 신호점은 겹치지 않으며, 16384개 존재하고 있는 것을 알 수 있다. 또, 동상 I-직교 Q 평면에서의 16384개의 신호점 중 도 29의 가장 오른쪽의 가장 위, 도 32의 가장 오른쪽의 가장 아래, 도 30의 가장 오른쪽의 가장 위, 도 31의 가장 왼쪽의 가장 아래의 4개를 제외한 16380개의 신호점에서의 가장 근접하는 다른 신호점과의 사이의 유클리드 거리가 서로 동일하게 되어 있다. 그러므로 수신장치에 있어서 높은 수신 품질을 얻을 수 있을 가능성이 크다.As can be seen from Figs. 29, 30, 31, and 32, the signal points do not overlap, and it can be seen that there are 16,384 signal points. In addition, among 16384 signal points in the in-phase I-orthogonal Q plane, the rightmost top of Fig. 29, the rightmost bottom of Fig. 32, the rightmost top of Fig. 30, and the leftmost bottom of Fig. 31 The Euclidean distances between 16380 signal points except for 4 of the signal points that are closest to each other are equal to each other. Therefore, there is a high possibility that high reception quality can be obtained in the receiving apparatus.

그리고 프리코딩 행렬 F를 식 (S278), 식 (S279), 식 (S280), 식 (S281)의 어느 하나로 설정하고, 식 (S282), 식 (S283), 식 (S284), 식 (S285)과 같이 α를 설정한 경우, 앞에서 설명한 것과 같이 생각하면 동상 I-직교 Q 평면에서의 구성 예 R1에서 설명한 신호 u2(t)(u2(i))에 있어서 (b0, 64, b1, 64, b2, 64, b3, 64, b4, 64, b5, 64, b0, 256, b1, 256, b2, 256, b3, 256, b4, 256, b5, 256, b6, 256, b7, 256)에 대응하는 신호점 중 제 1 상한에 존재하는 신호점의 배치는 도 33과 같고, 제 2 상한에 존재하는 신호점 배치는 도 34와 같고, 제 3 상한에 존재하는 신호점 배치는 도 35와 같고, 제 4 상한에 존재하는 신호점 배치는 도 36과 같다. 또, 도 33, 도 34, 도 35, 도 36에 있어서 횡축은 I, 종축은 Q, 「●」이 신호점, 「△」이 원점(0)이 된다.And set the precoding matrix F to any one of formulas (S278), (S279), (S280), and (S281), and formulas (S282), (S283), (S284), (S285) When α is set as shown above, when considered as described above, in the signal u 2 (t) (u 2 (i)) described in the configuration example R1 in the in-phase I-orthogonal Q plane, (b 0, 64, b 1 ) , 64 , b 2, 64 , b 3, 64 , b 4, 64, b 5, 64 , b 0, 256 , b 1, 256 , b 2, 256 , b 3, 256 , b 4, 256 , b 5 , 256 , b 6 , 256 , b 7 , 256 ) among the signal points corresponding to the first upper limit, the arrangement of the signal points present in the first upper limit is the same as in FIG. The arrangement of signal points present in the third upper limit is the same as in FIG. 35 , and the arrangement of signal points present in the fourth upper limit is as shown in FIG. 36 . 33, 34, 35, and 36, the horizontal axis is I, the vertical axis is Q, "●" is the signal point, and "Δ" is the origin (0).

도 33, 도 34, 도 35, 도 36으로부터 알 수 있는 것과 같이 신호점은 겹치지 않으며, 1024개 존재하고 있는 것을 알 수 있다. 그러므로 수신장치에 있어서 높은 수신 품질을 얻을 수 있을 가능성이 크다.As can be seen from Figs. 33, 34, 35, and 36, the signal points do not overlap, and it can be seen that there are 1024 signal points. Therefore, there is a high possibility that high reception quality can be obtained in the receiving apparatus.

그리고 도 29, 도 30, 도 31, 도 32의 16384개의 신호점의 최소 유클리드 거리를 D1로 하고, 도 33, 도 34, 도 35, 도 36의 16384개의 신호점의 최소 유클리드 거리를 D2로 한다. 그러면, D1>D2가 성립한다. 따라서, 구성 예 R1로부터 식 (S2), 식 (S3), 식 (S4), 식 (S5), 식 (S8)에 있어서 Q1≠Q2인 경우, Q1>Q2가 성립하면 좋게 된다.And the minimum Euclidean distance of 16384 signal points of FIGS. 29, 30, 31, and 32 is D 1 , and the minimum Euclidean distance of 16384 signal points of FIGS. 33, 34, 35 and 36 is D 2 do it with Then, D 1 >D 2 holds. Therefore, in the case of Q 1 ≠ Q 2 in the formulas (S2), (S3), (S4), (S5), and (S8) from the structural example R1, it is sufficient if Q 1 >Q 2 holds. .

(예 4-8)(Example 4-8)

앞에서 설명한 64QAM의 매핑 방법에서 기재한 계수 w64 및 앞에서 설명한 256QAM의 매핑 방법에서 기재한 계수 w256에 관해서 식 (S224) 및 식 (S225)이 성립하고,Equations (S224) and (S225) are established with respect to the coefficient w 64 described in the mapping method of 64QAM described above and the coefficient w 256 described in the mapping method of 256QAM described above,

<1>식 (S2)에 있어서 P1 2=P2 2로 한 경우<1> When P 1 2 =P 2 2 in formula (S2)

<2>식 (S3)에 있어서 P1 2=P2 2로 한 경우<2> When P 1 2 =P 2 2 in formula (S3)

<3>식 (S4)에 있어서 P1 2=P2 2로 한 경우<3> When P 1 2 =P 2 2 in formula (S4)

<4>식 (S5)인 경우In case of <4> formula (S5)

<5>식 (S8)인 경우In case of <5> formula (S8)

의 연산을 실행할 때의 프리코딩 행렬 F를 이하의 어느 하나로 설정하는 경우를 생각한다.Consider a case where the precoding matrix F when performing the operation of is set to one of the following.

Figure 112022067201756-pat00325
Figure 112022067201756-pat00325

또는,or,

Figure 112022067201756-pat00326
Figure 112022067201756-pat00326

또는,or,

Figure 112022067201756-pat00327
Figure 112022067201756-pat00327

또는,or,

Figure 112022067201756-pat00328
Figure 112022067201756-pat00328

또, 식 (S286), 식 (S288)에 있어서 β는 실수라도 좋고 허수라도 좋다. 단, β는 0(제로)은 아니다.Further, in the formulas (S286) and (S288), β may be either a real number or an imaginary number. However, β is not 0 (zero).

이때, 수신장치가 양호한 데이터의 수신 품질을 얻기 위한 θ의 값에 대해 생각한다.At this time, the receiving apparatus thinks about the value of ? for obtaining good data reception quality.

먼저, 식 (S2), 식 (S3), 식 (S4), 식 (S5), 식 (S8)에서의 신호 z1(t)(z1(i))에 주목하여, 수신장치가 양호한 데이터의 수신 품질을 얻기 위한 θ의 값으로 이하가 있다.First, paying attention to the signals z 1 (t) (z 1 (i)) in the formulas (S2), (S3), (S4), (S5), and (S8), the receiving device can provide good data The values of θ for obtaining the reception quality of are as follows.

Figure 112022067201756-pat00329
Figure 112022067201756-pat00329

또는,or,

Figure 112022067201756-pat00330
Figure 112022067201756-pat00330

또는,or,

Figure 112022067201756-pat00331
Figure 112022067201756-pat00331

또는,or,

Figure 112022067201756-pat00332
Figure 112022067201756-pat00332

또, 식 (S290), 식 (S291), 식 (S292), 식 (S293)에 있어서 tan-1(x)는 역삼각함수(inverse trigonometric function)(삼각함수의 정의역을 적당하게 제한한 것의 역함수)이며,Also, in the formulas (S290), (S291), (S292), and (S293), tan-1(x) is an inverse trigonometric function (the inverse function of that which appropriately limits the domain of the trigonometric function) ) and

Figure 112022067201756-pat00333
Figure 112022067201756-pat00333

이 된다. 또, 「tan-1(x)」는 「Tan-1(x)」, 「arctan(x)」, 「Arctan(x)」로 기재해도 좋다. 그리고 N은 정수로 한다.becomes this Moreover, you may describe "tan-1(x)" as "Tan-1(x)", "arctan(x)", and "Arctan(x)". And N is an integer.

프리코딩 행렬 F를 식 (S286), 식 (S287), 식 (S288), 식 (S289)의 어느 하나로 설정하고, 식 (S290), 식 (S291), 식 (S292), 식 (S293)과 같이 θ를 설정한 경우, 앞에서 설명한 것과 같이 생각하면 동상 I-직교 Q 평면에서의 구성 예 R1에서 설명한 신호 u1(t)(u1(i))에 있어서 (b0, 64, b1, 64, b2, 64, b3, 64, b4, 64, b5, 64, b0, 256, b1, 256, b2, 256, b3, 256, b4, 256, b5, 256, b6, 256, b7, 256)에 대응하는 신호점 중 제 1 상한에 존재하는 신호점의 배치는 도 29와 같고, 제 2 상한에 존재하는 신호점 배치는 도 30과 같고, 제 3 상한에 존재하는 신호점 배치는 도 31과 같고, 제 4 상한에 존재하는 신호점 배치는 도 32와 같다. 또, 도 29, 도 30, 도 31, 도 32에 있어서 횡축은 I, 종축은 Q, 「●」이 신호점, 「△」이 원점(0)이 된다.Set the precoding matrix F to any one of formulas (S286), (S287), (S288), and (S289), and formulas (S290), (S291), (S292), (S293) and When θ is set in the same way, if it is considered as described above, in the signal u 1 (t)(u 1 (i)) described in the configuration example R1 in the in-phase I-orthogonal Q plane, (b 0, 64, b 1, 64 , b 2, 64 , b 3, 64 , b 4, 64, b 5, 64 , b 0, 256 , b 1, 256 , b 2, 256 , b 3, 256 , b 4, 256 , b 5, 256 , b 6 , 256 , b 7 , 256 ) among the signal points corresponding to the first upper limit, the arrangement of the signal points present in the first upper limit is the same as in FIG. 29 , and the arrangement of the signal points present in the second upper limit is the same as in FIG. The arrangement of the signal points present in the upper limit 3 is the same as in FIG. 31, and the arrangement of the signal points present in the fourth upper limit is the same as in FIG. 32 . Further, in Figs. 29, 30, 31, and 32, the horizontal axis is I, the vertical axis is Q, "●" is the signal point, and "Δ" is the origin (0).

도 29, 도 30, 도 31, 도 32로부터 알 수 있는 것과 같이 신호점은 겹치지 않으며, 16384개 존재하고 있는 것을 알 수 있다. 또, 동상 I-직교 Q 평면에서의 16384개의 신호점 중 도 29의 가장 오른쪽의 가장 위, 도 32의 가장 오른쪽의 가장 아래, 도 30의 가장 오른쪽의 가장 위, 도 31의 가장 왼쪽의 가장 아래의 4개를 제외한 16380개의 신호점에서의 가장 근접하는 다른 신호점과의 사이의 유클리드 거리가 서로 동일하게 되어 있다. 그러므로 수신장치에 있어서 높은 수신 품질을 얻을 수 있을 가능성이 크다.As can be seen from Figs. 29, 30, 31, and 32, the signal points do not overlap, and it can be seen that there are 16,384 signal points. In addition, among 16384 signal points in the in-phase I-orthogonal Q plane, the rightmost top of Fig. 29, the rightmost bottom of Fig. 32, the rightmost top of Fig. 30, and the leftmost bottom of Fig. 31 The Euclidean distances between 16380 signal points except for 4 of the signal points that are closest to each other are equal to each other. Therefore, there is a high possibility that high reception quality can be obtained in the receiving apparatus.

그리고 프리코딩 행렬 F를 식 (S286), 식 (S287), 식 (S288), 식 (S289)의 어느 하나로 설정하고, 식 (S290), 식 (S291), 식 (S292), 식 (S293)과 같이 θ를 설정한 경우, 앞에서 설명한 것과 같이 생각하면 동상 I-직교 Q 평면에서의 구성 예 R1에서 설명한 신호 u2(t)(u2(i))에 있어서 (b0, 64, b1, 64, b2, 64, b3, 64, b4, 64, b5, 64, b0, 256, b1, 256, b2, 256, b3, 256, b4, 256, b5, 256, b6, 256, b7, 256)에 대응하는 신호점 중 제 1 상한에 존재하는 신호점의 배치는 도 33과 같고, 제 2 상한에 존재하는 신호점 배치는 도 34와 같고, 제 3 상한에 존재하는 신호점 배치는 도 35와 같고, 제 4 상한에 존재하는 신호점 배치는 도 36과 같다. 또, 도 33, 도 34, 도 35, 도 36에 있어서 횡축은 I, 종축은 Q, 「●」이 신호점, 「△」이 원점(0)이 된다.And the precoding matrix F is set to any one of formulas (S286), (S287), (S288), and (S289), and formulas (S290), (S291), (S292), (S293) When θ is set as shown above, when considered as described above, in the signal u 2 (t) (u 2 (i)) described in the configuration example R1 in the in-phase I-orthogonal Q plane, (b 0, 64, b 1 , 64 , b 2, 64 , b 3, 64 , b 4, 64, b 5, 64 , b 0, 256 , b 1, 256 , b 2, 256 , b 3, 256 , b 4, 256 , b 5 , 256 , b 6 , 256 , b 7 , 256 ) among the signal points corresponding to the first upper limit, the arrangement of the signal points present in the first upper limit is the same as in FIG. The arrangement of signal points present in the third upper limit is the same as in FIG. 35 , and the arrangement of signal points present in the fourth upper limit is as shown in FIG. 36 . 33, 34, 35, and 36, the horizontal axis is I, the vertical axis is Q, "●" is the signal point, and "Δ" is the origin (0).

도 33, 도 34, 도 35, 도 36으로부터 알 수 있는 것과 같이 신호점은 겹치지 않으며, 1024개 존재하고 있는 것을 알 수 있다. 그러므로 수신장치에 있어서 높은 수신 품질을 얻을 수 있을 가능성이 크다.As can be seen from Figs. 33, 34, 35, and 36, the signal points do not overlap, and it can be seen that there are 1024 signal points. Therefore, there is a high possibility that high reception quality can be obtained in the receiving apparatus.

그리고 도 29, 도 30, 도 31, 도 32의 16384개의 신호점의 최소 유클리드 거리를 D1로 하고, 도 33, 도 34, 도 35, 도 36의 16384개의 신호점의 최소 유클리드 거리를 D2로 한다. 그러면, D1>D2가 성립한다. 따라서, 구성 예 R1로부터 식 (S2), 식 (S3), 식 (S4), 식 (S5), 식 (S8)에 있어서 Q1≠Q2인 경우, Q1>Q2가 성립하면 좋게 된다.And the minimum Euclidean distance of 16384 signal points of FIGS. 29, 30, 31, and 32 is D 1 , and the minimum Euclidean distance of 16384 signal points of FIGS. 33, 34, 35 and 36 is D 2 do it with Then, D 1 >D 2 holds. Therefore, in the case of Q 1 ≠ Q 2 in the formulas (S2), (S3), (S4), (S5), and (S8) from the structural example R1, it is sufficient if Q 1 >Q 2 holds. .

(예 4-보충)(Example 4 - Supplement)

(예 4-1)~(예 4-8)에서는 높은 데이터의 수신 품질을 얻을 수 있을 가능성이 있는 α의 값의 예 및 θ의 값의 예를 나타내었으나, α의 값 및 θ의 값은 이들 값이 아니라도, 구성 예 R1에 나타낸 조건을 만족함으로써 높은 데이터의 수신 품질을 얻을 수 있다.In (Example 4-1) to (Example 4-8), examples of values of α and examples of values of θ that are likely to obtain high data reception quality are shown. However, the values of α and θ are Even if it is not a value, high data reception quality can be obtained by satisfying the condition shown in the configuration example R1.

(변형 예)(variation example)

다음에, (예 1)~(예 4)를 변형한 프리코딩 방법에 대해 설명한다. 도 5에 있어서 베이스밴드신호(511A)(z1(t)(z1(i))) 및 베이스밴드신호 511B(z2(t)(z2(i)))가 다음 식의 어느 하나로 표시되는 경우를 생각한다.Next, a precoding method modified from (Example 1) to (Example 4) will be described. In Fig. 5, the baseband signal 511A (z 1 (t) (z 1 (i))) and the base band signal 511B (z 2 (t) (z 2 (i))) are expressed by any of the following equations Think of a case where

Figure 112022067201756-pat00334
Figure 112022067201756-pat00334

Figure 112022067201756-pat00335
Figure 112022067201756-pat00335

단, θ11(i), θ21(i)는 i의(시간, 또는 주파수의) 함수이며, λ는 고정 값이며, α는 실수라도 좋고 허수라도 좋으며, β는 실수라도 좋고 허수라도 좋다. 단, α는 0(제로)은 아니다. 그리고 β도 0(제로)은 아니다.However, θ11(i) and θ21(i) are functions of i (time or frequency), λ is a fixed value, α may be a real number or an imaginary number, and β may be a real number or an imaginary number. However, α is not 0 (zero). And β is also not 0 (zero).

그리고 (예 1)의 변형으로 베이스밴드신호(505A)(s1(t)(s1(i)))의 변조방식을 16QAM, 베이스밴드신호(505B)(s2(t)(s2(i)))의 변조방식을 64QAM으로 하고, 앞에서 설명한 16QAM의 매핑 방법에서 기재한 계수 w16 및 앞에서 설명한 64QAM의 매핑 방법에서 기재한 계수 w64에 관해서 식 (S11) 및 식 (S12)이 성립하고,And as a modification of (Example 1), the modulation method of the baseband signal 505A (s 1 (t) (s 1 (i))) is 16QAM, the baseband signal 505B (s 2 (t) (s 2 ( i)))) is set to 64QAM, and equations (S11) and (S12) are established for the coefficient w 16 described in the 16QAM mapping method described above and the coefficient w 64 described in the 64QAM mapping method described above. do,

식 (S295), 식 (S296)의 α에 있어서,In α of the formulas (S295) and (S296),

식 (S18), 식 (S19), 식 (S20), 식 (S21) 중 어느 하나를 이용하고, 또한, Q1>Q2로 하거나,Any one of formula (S18), formula (S19), formula (S20), and formula (S21) is used, and Q 1 >Q 2 ,

또는,or,

식 (S295), 식 (S296)의 α에 있어서,In α of the formulas (S295) and (S296),

식 (S35), 식 (S36), 식 (S37), 식 (S38) 중 어느 하나를 이용하고, 또한, Q1>Q2로 하거나,Any one of formula (S35), formula (S36), formula (S37), and formula (S38) is used, and Q 1 >Q 2 ,

또는,or,

식 (S295), 식 (S296)의 α에 있어서,In α of the formulas (S295) and (S296),

식 (S52), 식 (S53), 식 (S54), 식 (S55) 중 어느 하나를 이용하고, 또한, Q1<Q2로 하거나,Any one of formula (S52), formula (S53), formula (S54), and formula (S55) is used, and Q 1 < Q 2 ,

또는,or,

식 (S295), 식 (S296)의 α에 있어서,In α of the formulas (S295) and (S296),

식 (S69), 식 (S70), 식 (S71), 식 (S72) 중 어느 하나를 이용하고, 또한, Q1<Q2로 하거나,Any one of formula (S69), formula (S70), formula (S71), and formula (S72) is used, and Q 1 <Q 2 ,

해도 (예 1)과 마찬가지 효과를 얻을 수 있다.The same effect as that of the sea-island (Example 1) can be obtained.

(예 2)의 변형으로 베이스밴드신호(505A)(s1(t)(s1(i)))의 변조방식을 64QAM, 베이스밴드신호(505B)(s2(t)(s2(i)))의 변조방식을 16QAM으로 하고, 앞에서 설명한 16QAM의 매핑 방법에서 기재한 계수 w16 및 앞에서 설명한 64QAM의 매핑 방법에서 기재한 계수 w64에 관해서 식 (S82) 및 식 (S83)이 성립하고,As a modification of (Example 2), the modulation method of the baseband signal 505A (s 1 (t) (s 1 (i))) is 64QAM, and the baseband signal 505B (s 2 (t) (s 2 (i)) )))), with respect to the coefficient w 16 described in the 16QAM mapping method described above and the coefficient w 64 described in the 64QAM mapping method described above, equations (S82) and (S83) are established, ,

식 (S295), 식 (S296)의 α에 있어서,In α of the formulas (S295) and (S296),

식 (S89), 식 (S90), 식 (S91), 식 (S92) 중 어느 하나를 이용하고, 또한, Q1<Q2로 하거나,Any one of formula (S89), formula (S90), formula (S91), and formula (S92) is used, and Q 1 < Q 2 ,

또는,or,

식 (S295), 식 (S296)의 α에 있어서,In α of the formulas (S295) and (S296),

식 (S106), 식 (S107), 식 (S108), 식 (S109) 중 어느 하나를 이용하고, 또한, Q1<Q2로 하거나,Any one of formula (S106), formula (S107), formula (S108), and formula (S109) is used, and Q 1 < Q 2 ,

또는,or,

식 (S295), 식 (S296)의 α에 있어서,In α of the formulas (S295) and (S296),

식 (S123), 식 (S124), 식 (S125), 식 (S126) 중 어느 하나를 이용하고, 또한, Q1>Q2로 하거나,Any one of formula (S123), formula (S124), formula (S125), and formula (S126) is used, and Q 1 >Q 2 , or

또는,or,

식 (S295), 식 (S296)의 α에 있어서,In α of the formulas (S295) and (S296),

식 (S140), 식 (S141), 식 (S142), 식 (S143) 중 어느 하나를 이용하고, 또한, Q1>Q2로 하거나,Using any one of formula (S140), formula (S141), formula (S142), and formula (S143), and Q 1 >Q 2 ,

해도 (예 2)로 해도 마찬가지 효과를 얻을 수 있다.Even if it is set as the sea-island (Example 2), the same effect can be acquired.

(예 3)의 변형으로 베이스밴드신호(505A)(s1(t)(s1(i)))의 변조방식을 64QAM, 베이스밴드신호(505B)(s2(t)(s2(i)))의 변조방식을 256QAM으로 하며, 앞에서 설명한 64QAM의 매핑 방법에서 기재한 계수 w64 및 앞에서 설명한 256QAM의 매핑 방법에서 기재한 계수 w256에 관해서 식 (S153) 및 식 (S154)가 성립하고,As a modification of (Example 3), the modulation method of the baseband signal 505A (s 1 (t) (s 1 (i))) is 64QAM, and the baseband signal 505B (s 2 (t) (s 2 (i)) )))) is 256QAM, and with respect to the coefficient w 64 described in the 64QAM mapping method described above and the coefficient w 256 described in the 256QAM mapping method described above, equations (S153) and (S154) are established, ,

식 (S295), 식 (S296)의 α에 있어서,In α of the formulas (S295) and (S296),

식 (S160), 식 (S161), 식 (S162), 식 (S163), 중 어느 하나를 이용하고, 또한, Q1>Q2로 하거나,Formula (S160), Formula (S161), Formula (S162), Formula (S163), using any one of, and, Q 1 >Q 2 , or

또는,or,

식 (S295), 식 (S296)의 α에 있어서,In α of the formulas (S295) and (S296),

식 (S177), 식 (S178), 식 (S179), 식 (S180), 중 어느 하나를 이용하고, 또한, Q1>Q2로 하거나,Formula (S177), Formula (S178), Formula (S179), Formula (S180), any one of, and Q 1 >Q 2 , or

또는,or,

식 (S295), 식 (S296)의 α에 있어서,In α of the formulas (S295) and (S296),

식 (S194), 식 (S195), 식 (S196), 식 (S197), 중 어느 하나를 이용하고, 또한, Q1<Q2로 하거나,Formula (S194), Formula (S195), Formula (S196), Formula (S197), any one of, and Q 1 <Q 2 ,

또는,or,

식 (S295), 식 (S296)의 α에 있어서,In α of the formulas (S295) and (S296),

식 (S211), 식 (S212), 식 (S213), 식 (S214)의 것 중 어느 하나를 이용하고, 또한, Q1<Q2로 하거나,Any one of formulas (S211), (S212), (S213), and (S214) is used, and Q 1 <Q 2 ,

해도 (예 3)과 마찬가지 효과를 얻을 수 있다.The same effect as that of the sea-island (Example 3) can be obtained.

(예 4)의 변형으로 베이스밴드신호(505A)(s1(t)(s1(i)))의 변조방식을 256QAM, 베이스밴드신호(505B)(s2(t)(s2(i)))의 변조방식을 64QAM으로 하고, 앞에서 설명한 64QAM의 매핑 방법에서 기재한 계수 w64 및 앞에서 설명한 256QAM의 매핑 방법에서 기재한 계수 w256에 관해서 식 (S224) 및 식 (S225)이 성립하고,As a modification of (Example 4), the modulation method of the baseband signal 505A (s 1 (t) (s 1 (i))) is 256QAM, and the baseband signal 505B (s 2 (t) (s 2 (i)) ))) as the modulation method of 64QAM, with respect to the coefficient w64 described in the 64QAM mapping method described above and the coefficient w 256 described in the 256QAM mapping method described above, Equations (S224) and (S225) are established,

식 (S295), 식 (S296)의 α에 있어서,In α of the formulas (S295) and (S296),

식 (S231), 식 (S232), 식 (S233), 식 (S234) 중 어느 하나를 이용하고, 또한, Q1<Q2로 하거나,Any one of formula (S231), formula (S232), formula (S233), and formula (S234) is used, and Q 1 <Q 2 ,

식 (S295), 식 (S296)의 α에 있어서,In α of the formulas (S295) and (S296),

식 (S248), 식 (S249), 식 (S250), 식 (S251) 중 어느 하나를 이용하고, 또한, Q1<Q2로 하거나,Any one of formula (S248), formula (S249), formula (S250), and formula (S251) is used, and Q 1 < Q 2 ,

식 (S295), 식 (S296)의 α에 있어서,In α of the formulas (S295) and (S296),

식 (S265), 식 (S266), 식 (S267), 식 (S268) 중 어느 하나를 이용하고, 또한, Q1>Q2로 하거나,Any one of formula (S265), formula (S266), formula (S267), and formula (S268) is used, and Q 1 >Q 2 , or

식 (S295), 식 (S296)의 α에 있어서,In α of the formulas (S295) and (S296),

식 (S282), 식 (S283), 식 (S284), 식 (S285) 중 어느 하나를 이용하고, 또한, Q1>Q2로 하거나,Any one of formula (S282), formula (S283), formula (S284), and formula (S285) is used, and Q 1 >Q 2 ,

해도 (예 4)와 마찬가지 효과를 얻을 수 있다.The same effect as that of the sea-island (Example 4) can be obtained.

또, 앞에서 설명한 변형 예에서는 높은 데이터의 수신 품질을 얻을 수 있을 가능성이 있는 α의 값의 예 및 θ의 값의 예를 나타내었으나, α의 값 및 θ의 값은 이들 값이 아니라도, 구성 예 R1에 나타낸 조건을 만족함으로써 높은 데이터의 수신 품질을 얻을 수 있다.In addition, in the above-described modified example, examples of values of α and examples of values of θ that are likely to obtain high data reception quality are shown. By satisfying the condition shown in R1, high data reception quality can be obtained.

다음에, (예 1)~(예 4) 및 그 변경 예와는 다른 예를 설명한다.Next, examples different from (Example 1) to (Example 4) and their modification examples will be described.

(예 5)(Example 5)

이하에서는 도 5에서부터 도 7의 매핑부(504)에 있어서 s1(t)(s1(i))를 얻기 위한 변조방식을 16QAM으로 하고, s2(t)(s2(i))를 얻기 위한 변조방식을 64QAM으로 하고, 예를 들어 식 (S2), 식 (S3), 식 (S4), 식 (S5), 식 (S8)의 어느 프리코딩 및/또는 파워 변경을 실행한 때의 프리코딩 행렬(F)의 구성과 파워 변경에 관한 조건의 예에 대해 설명한다.Hereinafter, in the mapping unit 504 of FIGS. 5 to 7, the modulation method for obtaining s 1 (t) (s 1 (i)) is 16QAM, and s 2 (t) (s 2 (i)) is When the modulation method to obtain is 64QAM, for example, any precoding and/or power change of equations (S2), (S3), (S4), (S5), and (S8) is performed. An example of the configuration of the precoding matrix F and the conditions for power change will be described.

먼저, 16QAM의 매핑 방법에 대해 설명한다. 도 10은 동상 I-직교 Q 평면에서의 16QAM의 신호점 배치의 예를 나타내고 있다. 또, 도 10에 있어서 16개의 ○이 16QAM의 신호점이며, 횡축은 I, 종축은 Q가 된다.First, a mapping method of 16QAM will be described. 10 shows an example of arrangement of signal points of 16QAM in the in-phase I-orthogonal Q plane. In addition, in Fig. 10, 16 circles denote 16QAM signal points, the horizontal axis denotes I, and the vertical axis denotes Q.

16QAM의 16개의 신호점(도 10의 「○」이 신호점이다)의 동상 I-직교 Q 평면에서의 각각의 좌표는 (3w16, 3w16), (3w16, w16), (3w16,-w16), (3w16,-3w16), (w16, 3w16), (w16, w16), (w16,-w16), (w16,-3w16), (-w16, 3w16), (-w16, w16), (-w16,-w16), (-w16,-3w16), (-3w16, 3w16), (-3w16, w16), (-3w16,-w16), (-3w16,-3w16)이 된다(w16은 0보다 큰 실수가 된다).The coordinates of the 16 signal points of 16QAM (“○” in FIG. 10 is the signal point) in the in-phase I-orthogonal Q plane are (3w 16 , 3w 16 ), (3w 16 , w 16 ), (3w16, -w 16 ), (3w 16 ,-3w 16 ), (w 16 , 3w 16 ), (w 16 , w 16 ), (w 16 ,-w 16 ), (w 16 ,-3w 16 ), (- w 16 , 3w 16 ), (-w 16 , w 16 ), (-w 16 ,-w 16 ), (-w 16 ,-3w 16 ), (-3w 16 , 3w 16 ), (-3w 16 , w 16 ), (-3w 16 ,-w 16 ), (-3w 16 ,-3w 16 ) (w 16 is a real number greater than 0).

여기서, 송신하는 비트(입력 비트)를 b0, b1, b2, b3으로 한다. 예를 들어 송신하는 비트가 (b0, b1, b2, b3)=(0, 0, 0, 0)인 경우, 도 10에서의 신호점 1001에 매핑 되며, 매핑 후의 베이스밴드신호의 동상성분을 I, 직교성분을 Q로 하면 (I, Q)=(3w16, 3w16)이 된다.Here, the bits to be transmitted (input bits) are referred to as b0, b1, b2, and b3. For example, if the transmitted bit is (b0, b1, b2, b3) = (0, 0, 0, 0), it is mapped to the signal point 1001 in FIG. 10, and the in-phase component of the baseband signal after mapping is I , if the orthogonal component is Q, (I, Q)=(3w 16 , 3w 16 ).

즉, 송신하는 비트(b0, b1, b2, b3)에 의거하여 (16QAM일 때의) 매핑 후의 베이스밴드신호의 동상성분 I, 직교성분 Q가 결정된다. 또, b0, b1, b2, b3의 세트 (0000~1111)와 신호점의 좌표의 관계의 일례는 도 10과 같다. 16QAM의 16개의 신호점(도 10의 「○」)(3w16, 3w16), (3w16, w16), (3w16,-w16), (3w16,-3w16), (w16, 3w16), (w16, w16), (w16,-w16), (w16,-3w16), (-w16, 3w16), (-w16, w16), (-w16,-w16), (-w16,-3w16), (-3w16, 3w16), (-3w16, w16), (-3w16,-w16), (-3w16,-3w16)의 바로 아래에 b0, b1, b2, b3의 세트 0000~1111의 값을 나타내고 있다. b0, b1, b2, b3의 세트 0000~1111의 바로 위의 신호점(「○」)의 동상 I-직교 Q 평면에서의 각각의 좌표가 매핑 후의 베이스밴드신호의 동상성분 I 및 직교성분 Q가 된다. 또, 16QAM일 때의 b0, b1, b2, b3의 세트 (0000~1111)와 신호점의 좌표의 관계는 도 10에 한정되는 것은 아니다. 그리고 (16QAM일 때의) 매핑 후의 베이스밴드신호의 동상성분 I, 직교성분 Q를 복소 표현한 값이 도 5에서부터 도 7의 베이스밴드신호(s1(t) 또는 s2(t))가 된다.That is, the in-phase component I and the quadrature component Q of the mapped baseband signal (in the case of 16QAM) are determined based on the transmitted bits (b0, b1, b2, b3). In addition, an example of the relationship between the set (0000-1111) of b0, b1, b2, b3, and the coordinate of a signal point is as shown in FIG. 16 signal points of 16QAM (“○” in Fig. 10) (3w 16 , 3w 16 ), (3w 16 , w 16 ), (3w16,-w 16 ), (3w 16 , -3w 16 ), (w 16 , 3w 16 ), (w 16 , w 16 ), (w 16 ,-w 16 ), (w 16 ,-3w 16 ), (-w 16 , 3w 16 ), (-w 16 , w 16 ), ( -w 16 ,-w 16 ), (-w 16 ,-3w 16 ), (-3w 16 , 3w 16 ), (-3w 16 , w 16 ), (-3w 16 ,-w 16 ), (-3w 16 , -3w 16 ), values of sets 0000 to 1111 of b0, b1, b2, and b3 are shown. The in-phase component I and the quadrature component Q of the baseband signal after mapping each coordinate in the in-phase I- orthogonal Q plane of the signal point (“○”) immediately above the sets 0000 to 1111 of b0, b1, b2, and b3 are do. Note that the relationship between the sets of b0, b1, b2, and b3 (0000-1111) and the coordinates of the signal points in 16QAM is not limited to FIG. 10 . Then, values obtained by complex representations of the in-phase component I and the quadrature component Q of the baseband signal after mapping (in the case of 16QAM) become the baseband signals s 1 (t) or s 2 (t) of FIGS. 5 to 7 .

64QAM의 매핑 방법에 대해 설명한다. 도 11은 동상 I-직교 Q 평면에서의 64QAM의 신호점 배치의 예를 나타내고 있다. 또, 도 11에 있어서 64개의 ○이 64QAM의 신호점이며, 횡축은 I, 종축은 Q가 된다. 64QAM의 64개의 신호점(도 11의 「○」이 신호점이다)의 동상 I-직교 Q 평면에서의 각각의 좌표는,The 64QAM mapping method will be described. 11 shows an example of the arrangement of the signal points of 64QAM in the in-phase I-orthogonal Q plane. Moreover, in Fig. 11, 64 ? denotes a 64QAM signal point, and the horizontal axis denotes I and the vertical axis denotes Q. The respective coordinates of 64 signal points of 64QAM (“○” in FIG. 11 are signal points) in the in-phase I-orthogonal Q plane are,

(7w64, 7w64), (7w64, 5w64), (7w64, 3w64), (7w64, w64), (7w64,-w64), (7w64,-3w64), (7w64,-5w64), (7w64,-7w64)(7w 64 , 7w 64 ), (7w 64 , 5w 64 ), (7w 64 , 3w 64 ), (7w 64 , w 64 ), (7w 64 ,-w 64 ), (7w 64 ,-3w 64 ), (7w 64 ,-5w 64 ), (7w 64 ,-7w 64 )

(5w64, 7w64), (5w64, 5w64), (5w64, 3w64), (5w64, w64), (5w64,-wv), (5w64,-3wv), (5w64,-5w64), (5w64,-7w64)(5w 64 , 7w 64 ), (5w 64 , 5w 64 ), (5w 64 , 3w 64 ), (5w 64 , w 64 ), (5w 64 ,-wv), (5w 64 ,-3wv), (5w 64 ,-5w 64 ), (5w 64 ,-7w 64 )

(3w64, 7w64), (3w64, 5w64), (3w64, 3w64), (3w64, w64), (3w64,-w64), (3w64,-3wv), (3w64,-5w64), (3w64,-7w64)(3w 64 , 7w 64 ), (3w 64 , 5w 64 ), (3w 64 , 3w 64 ), (3w 64 , w 64 ), (3w 64 ,-w 64 ), (3w 64 ,-3wv), ( 3w 64 ,-5w 64 ), (3w 64 ,-7w 64 )

(w64, 7w64), (w64, 5w64), (w64, 3w64), (w64, w64), (w64,-w64), (w64,-3w64), (w64,-5w64), (w64,-7w64)(w 64 , 7w 64 ), (w 64 , 5w 64 ), (w 64 , 3w 64 ), (w 64 , w 64 ), (w 64 ,-w 64 ), (w 64 ,-3w 64 ), (w 64 ,-5w 64 ), (w 64 ,-7w 64 )

(-w64, 7w64), (-w64, 5w64), (-w64, 3w64), (-w64, w64), (-w64,-w64), (-w64,-3w64), (-w64,-5w64), (-w64,-7w64)(-w 64 , 7w 64 ), (-w 64 , 5w 64 ), (-w 64 , 3w 64 ), (-w 64 , w 64 ), (-w 64 ,-w 64 ), (-w 64 ) ,-3w 64 ), (-w 64 ,-5w 64 ), (-w 64 ,-7w 64 )

(-3w64, 7w64), (-3w64, 5w64), (-3w64, 3w64), (-3w64, w64), (-3w64,-w64), (-3w64,-3w64), (-3w64,-5w64), (-3w64,-7w64)(-3w 64 , 7w 64 ), (-3w 64 , 5w 64 ), (-3w 64 , 3w 64 ), (-3w 64 , w 64 ), (-3w 64 ,-w 64 ), (-3w 64 ) ,-3w 64 ), (-3w 64 ,-5w 64 ), (-3w 64 ,-7w 64 )

(-5w64, 7w64), (-5w64, 5w64), (-5w64, 3w64), (-5w64, w64), (-5w64,-w64), (-5w64,-3w64), (-5w64,-5w64), (-5w64,-7w64)(-5w 64 , 7w 64 ), (-5w 64 , 5w 64 ), (-5w 64 , 3w 64 ), (-5w 64 , w 64 ), (-5w 64 ,-w 64 ), (-5w 64 ) ,-3w 64 ), (-5w 64 ,-5w 64 ), (-5w 64 ,-7w 64 )

(-7w64, 7w64), (-7w64, 5w64), (-7w64, 3w64), (-7w64, w64), (-7w64,-w64), (-7w64,-3w64), (-7w64,-5w64), (-7w64,-7w64)(-7w 64 , 7w 64 ), (-7w 64 , 5w 64 ), (-7w 64 , 3w 64 ), (-7w 64 , w 64 ), (-7w 64 ,-w 64 ), (-7w 64 ) ,-3w 64 ), (-7w 64 ,-5w 64 ), (-7w 64 ,-7w 64 )

가 된다(w64는 0보다 큰 실수가 된다).(w 64 is a real number greater than 0).

여기서, 송신하는 비트(입력 비트)를 b0, b1, b2, b3, b4, b5로 한다. 예를 들어 송신하는 비트가 (b0, b1, b2, b3, b4, b5)=(0, 0, 0, 0, 0, 0)인 경우, 도 11에서의 신호점 1101에 매핑 되며, 매핑 후의 베이스밴드신호의 동상성분을 I, 직교성분을 Q로 하면 (I, Q)=(7w64, 7w64)가 된다.Here, the bits to be transmitted (input bits) are referred to as b0, b1, b2, b3, b4, and b5. For example, when the transmitted bit is (b0, b1, b2, b3, b4, b5) = (0, 0, 0, 0, 0, 0), it is mapped to the signal point 1101 in FIG. If the in-phase component of the baseband signal is I and the quadrature component is Q, (I, Q) = (7w 64 , 7w 64 ).

즉, 송신하는 비트(b0, b1, b2, b3, b4, b5)에 의거하여 (64QAM일 때의) 매핑 후의 베이스밴드신호의 동상성분 I, 직교성분 Q가 결정된다. 또, b0, b1, b2, b3, b4, b5의 세트 (000000~111111)와 신호점의 좌표의 관계의 일례는 도 11과 같다. 64QAM의 64개의 신호점(도 11의 「○」)(7w64, 7w64), (7w64, 5w64), (7w64, 3w64), (7w64, w64), (7w64,-w64), (7w64,-3w64), (7w64,-5w64), (7w64,-7w64)That is, the in-phase component I and the quadrature component Q of the baseband signal after mapping (in the case of 64QAM) are determined based on the transmitted bits (b0, b1, b2, b3, b4, b5). In addition, an example of the relationship between the set (000000-111111) of b0, b1, b2, b3, b4, b5, and the coordinate of a signal point is as shown in FIG. 64 signal points of 64QAM (“○” in FIG. 11) (7w 64 , 7w 64 ), (7w 64 , 5w 64 ), (7w 64 , 3w 64 ), (7w 64 , w 64 ), (7w 64 , -w 64 ), (7w 64 ,-3w 64 ), (7w 64 ,-5w 64 ), (7w 64 ,-7w 64 )

(5w64, 7w64), (5w64, 5w64), (5w64, 3w64), (5w64, w64), (5w64,-wv), (5w64,-3wv), (5w64,-5w64), (5w64,-7w64)(5w 64 , 7w 64 ), (5w 64 , 5w 64 ), (5w 64 , 3w 64 ), (5w 64 , w 64 ), (5w 64 ,-wv), (5w 64 ,-3wv), (5w 64 ,-5w 64 ), (5w 64 ,-7w 64 )

(3w64, 7w64), (3w64, 5w64), (3w64, 3w64), (3w64, w64), (3w64,-w64), (3w64,-3wv), (3w64,-5w64), (3w64,-7w64)(3w 64 , 7w 64 ), (3w 64 , 5w 64 ), (3w 64 , 3w 64 ), (3w 64 , w 64 ), (3w 64 ,-w 64 ), (3w 64 ,-3wv), ( 3w 64 ,-5w 64 ), (3w 64 ,-7w 64 )

(w64, 7w64), (w64, 5w64), (w64, 3w64), (w64, w64), (w64,-w64), (w64,-3w64), (w64,-5w64), (w64,-7w64)(w 64 , 7w 64 ), (w 64 , 5w 64 ), (w 64 , 3w 64 ), (w 64 , w 64 ), (w 64 ,-w 64 ), (w 64 ,-3w 64 ), (w 64 ,-5w 64 ), (w 64 ,-7w 64 )

(-w64, 7w64), (-w64, 5w64), (-w64, 3w64), (-w64, w64), (-w64,-w64), (-w64,-3w64), (-w64,-5w64), (-w64,-7w64)(-w 64 , 7w 64 ), (-w 64 , 5w 64 ), (-w 64 , 3w 64 ), (-w 64 , w 64 ), (-w 64 ,-w 64 ), (-w 64 ) ,-3w 64 ), (-w 64 ,-5w 64 ), (-w 64 ,-7w 64 )

(-3w64, 7w64), (-3w64, 5w64), (-3w64, 3w64), (-3w64, w64), (-3w64,-w64), (-3w64,-3w64), (-3w64,-5w64), (-3w64,-7w64)(-3w 64 , 7w 64 ), (-3w 64 , 5w 64 ), (-3w 64 , 3w 64 ), (-3w 64 , w 64 ), (-3w 64 ,-w 64 ), (-3w 64 ) ,-3w 64 ), (-3w 64 ,-5w 64 ), (-3w 64 ,-7w 64 )

(-5w64, 7w64), (-5w64, 5w64), (-5w64, 3w64), (-5w64, w64), (-5w64,-w64), (-5w64,-3w64), (-5w64,-5w64), (-5w64,-7w64)(-5w 64 , 7w 64 ), (-5w 64 , 5w 64 ), (-5w 64 , 3w 64 ), (-5w 64 , w 64 ), (-5w 64 ,-w 64 ), (-5w 64 ) ,-3w 64 ), (-5w 64 ,-5w 64 ), (-5w 64 ,-7w 64 )

(-7w64, 7w64), (-7w64, 5w64), (-7w64, 3w64), (-7w64, w64), (-7w64,-w64), (7w64,-3w64), (-7w64,-5w64), (-7w64,-7w64)의 바로 아래에 b0, b1, b2, b3, b4, b5의 세트 000000~111111의 값을 나타내고 있다. b0, b1, b2, b3, b4, b5의 세트 000000~111111의 바로 위의 신호점(「○」)의 동상 I-직교 Q 평면에서의 각각의 좌표가 매핑 후의 베이스밴드신호의 동상성분 I 및 직교성분 Q가 된다. 또, 64QAM일 때의 b0, b1, b2, b3, b4, b5의 세트 (000000~111111)와 신호점의 좌표의 관계는 도 11에 한정되는 것은 아니다. 그리고 (64QAM일 때의) 매핑 후의 베이스밴드신호의 동상성분 I, 직교성분 Q를 복소 표현한 값이 도 5에서부터 도 7의 베이스밴드신호(s1(t) 또는 s2(t))가 된다.(-7w 64 , 7w 64 ), (-7w 64 , 5w 64 ), (-7w 64 , 3w 64 ), (-7w 64 , w 64 ), (-7w 64 ,-w 64 ), (7w 64 , -3w 64 ), (-7w 64 , -5w 64 ), and (-7w 64 , -7w 64 ), the values of sets 000000 to 111111 of b0, b1, b2, b3, b4, and b5 are shown. Each coordinate in the in-phase I- orthogonal Q plane of the signal point (“○”) immediately above the sets 000000 to 111111 of b0, b1, b2, b3, b4, b5 is the in-phase component I and It becomes the orthogonal component Q. Note that the relationship between the sets of b0, b1, b2, b3, b4, and b5 (000000 to 111111) and the coordinates of the signal points in 64QAM is not limited to FIG. 11 . Then, values obtained by complex representations of the in-phase component I and the quadrature component Q of the baseband signal after mapping (in the case of 64QAM) become the baseband signals s1(t) or s2(t) of FIGS. 5 to 7 .

여기에서의 예에서는 도 5~도 7에 있어서 베이스밴드신호(505A)(s1(t)(s1(i)))의 변조방식을 16QAM, 베이스밴드신호(505B)(s2(t)(s2(i)))의 변조방식을 64QAM으로 하고, 프리코딩 행렬의 구성에 대해 설명한다.In this example, in Figs. 5 to 7, the modulation method of the baseband signal 505A (s 1 (t) (s 1 (i))) is 16QAM, and the baseband signal 505B (s 2 (t)) Assuming that the modulation method of (s 2 (i))) is 64QAM, the structure of the precoding matrix will be described.

이때, 도 5~도 7의 매핑부(504)의 출력인 베이스밴드신호(505A)(s1(t)(s1(i)))의 평균전력과 베이스밴드신호(505B)(s2(t)(s2(i))) 평균전력을 동일하게 하는 것이 일반적이 된다.At this time, the average power of the baseband signal 505A (s 1 (t) (s 1 (i))) which is the output of the mapping unit 504 of FIGS. 5 to 7 and the base band signal 505B (s 2 ( t)(s 2 (i))) It is common to make the average power equal.

따라서, 앞에서 설명한 16QAM의 매핑 방법에서 기재한 계수 w16 및 앞에서 설명한 64QAM의 매핑 방법에서 기재한 계수 w64에 관해서 식 (S11) 및 식 (S12)이 성립한다. 또, 식 (S11) 및 식 (S12)에 있어서 z는 0보다 큰 실수로 한다. 그리고,Accordingly, Equations (S11) and (S12) hold for the coefficient w 16 described in the 16QAM mapping method described above and the coefficient w 64 described in the 64QAM mapping method described above. In the formulas (S11) and (S12), z is a real number larger than 0. and,

<1>식 (S2)에 있어서 P1 2=P2 2로 한 경우<1> When P 1 2 =P 2 2 in formula (S2)

<2>식 (S3)에 있어서 P1 2=P2 2로 한 경우<2> When P 1 2 =P 2 2 in formula (S3)

<3>식 (S4)에 있어서 P1 2=P2 2로 한 경우<3> When P 1 2 =P 2 2 in formula (S4)

<4>식 (S5)인 경우In case of <4> formula (S5)

<5>식 (S8)인 경우In case of <5> formula (S8)

의 연산을 실행할 때의 프리코딩 행렬 F의 구성 및 Q1과 Q2의 관계에 대해 이하에서 설명한다.The configuration of the precoding matrix F and the relationship between Q1 and Q2 at the time of executing the operation of ? will be described below.

앞에서 설명한 16QAM의 매핑 방법에서 기재한 계수 w16 및 앞에서 설명한 64QAM의 매핑 방법에서 기재한 계수 w64에 관해서 식 (S11) 및 식 (S12)이 성립하고,Equations (S11) and (S12) are established with respect to the coefficient w 16 described in the 16QAM mapping method described above and the coefficient w 64 described in the 64QAM mapping method described above,

<1>식 (S2)에 있어서 P1 2=P2 2로 한 경우<1> When P 1 2 =P 2 2 in formula (S2)

<2>식 (S3)에 있어서 P1 2=P2 2로 한 경우<2> When P 1 2 =P 2 2 in formula (S3)

<3>식 (S4)에 있어서 P1 2=P2 2로 한 경우<3> When P 1 2 =P 2 2 in formula (S4)

<4>식 (S5)인 경우In case of <4> formula (S5)

<5>식 (S8)인 경우In case of <5> formula (S8)

의 연산을 실행할 때의 프리코딩 행렬 F로 식 (S22), 식 (S23), 식 (S24), 식 (S25) 중 어느 하나를 생각한다.Any one of Expressions (S22), (S23), (S24), and (S25) is considered as the precoding matrix F when performing the calculation of .

또, 식 (S22), 식 (S24)에 있어서 β는 실수라도 좋고 허수라도 좋다. 단, β는 0(제로)은 아니다.In the formulas (S22) and (S24), β may be either a real number or an imaginary number. However, β is not 0 (zero).

이때, 수신장치가 양호한 데이터의 수신 품질을 얻기 위한 θ의 값에 대해 생각한다.At this time, the receiving apparatus thinks about the value of ? for obtaining good data reception quality.

먼저, 식 (S2), 식 (S3), 식 (S4), 식 (S5), 식 (S8)에서의 신호 z1(t)(z1(i))에 주목하여, 수신장치가 양호한 데이터의 수신 품질을 얻기 위한 θ의 값으로 이하가 있다.First, paying attention to the signals z 1 (t) (z 1 (i)) in the formulas (S2), (S3), (S4), (S5), and (S8), the receiving device can provide good data The values of θ for obtaining the reception quality of are as follows.

Figure 112022067201756-pat00336
Figure 112022067201756-pat00336

또는,or,

Figure 112022067201756-pat00337
Figure 112022067201756-pat00337

또는,or,

Figure 112022067201756-pat00338
Figure 112022067201756-pat00338

또는,or,

Figure 112022067201756-pat00339
Figure 112022067201756-pat00339

또, N은 정수로 한다.In addition, let N be an integer.

프리코딩 행렬 F를 식 (S22), 식 (S23), 식 (S24), 식 (S25)의 어느 하나로 설정하고, 식 (S297), 식 (S298), 식 (S299), 식 (S300)과 같이 θ를 설정한 경우, 앞에서 설명한 것과 같이 생각하면 (b0, 16, b1, 16, b2, 16, b3, 16, b0, 64, b1, 64, b2, 64, b3, 64, b4, 64, b5, 64)가 (0, 0, 0, 0, 0, 0, 0, 0, 0, 0)에 대응하는 신호점에서부터 (1, 1, 1, 1, 1, 1, 1, 1, 1, 1)에 대응하는 신호점의 구성 예 R1에서 설명한 신호 u1(t)(u1(i))에서의 동상 I-직교 Q평면의 신호점의 배치는 도 55와 같이 된다. 또, 도 55에 있어서 횡축은 I, 종축은 Q, 「●」이 신호점이 된다.Set the precoding matrix F to any one of formulas (S22), (S23), (S24), and (S25), and formulas (S297), (S298), (S299), and (S300) If θ is set in the same way, (b 0, 16 , b 1, 16 , b 2, 16 , b 3, 16 , b 0, 64, b 1, 64 , b 2, 64 , b 3, 64 , b 4, 64, b 5, 64 ) from the signal point corresponding to (0, 0, 0, 0, 0, 0, 0, 0, 0, 0) to (1, 1, 1, 1) , 1, 1, 1, 1, 1, 1) Arrangement of signal points in the in-phase I-orthogonal Q plane in the signal u 1 (t) (u 1 (i)) described in the configuration example R1 is as shown in FIG. In Fig. 55, the horizontal axis is I, the vertical axis is Q, and "-" is the signal point.

도 55로부터 알 수 있는 것과 같이 신호점은 겹치지 않으며, 1024개 존재하고 있는 것을 알 수 있다. 그러므로 수신장치에 있어서 높은 수신 품질을 얻을 수 있을 가능성이 크다.As can be seen from Fig. 55, it can be seen that there are 1024 signal points without overlapping. Therefore, there is a high possibility that high reception quality can be obtained in the receiving apparatus.

그리고 프리코딩 행렬 F를 식 (S22), 식 (S23), 식 (S24), 식 (S25)의 어느 하나로 설정하고, 식 (S297), 식 (S298), 식 (S299), 식 (S300)과 같이 θ를 설정한 경우, 앞에서 설명한 것과 같이 생각하면 (b0, 16, b1, 16, b2, 16, b3, 16, b0, 64, b1, 64, b2, 64, b3, 64, b4, 64, b5, 64)가 (0, 0, 0, 0, 0, 0, 0, 0, 0, 0)에 대응하는 신호점에서부터 (1, 1, 1, 1, 1, 1, 1, 1, 1, 1)에 대응하는 신호점의 구성 예 R1에서 설명한 신호 u2(t)(u2(i))에서의 동상 I-직교 Q평면의 신호점의 배치는 도 56과 같이 된다. 또, 도 56에 있어서 횡축은 I, 종축은 Q, 「●」이 신호점이 된다.And set the precoding matrix F to any one of Equation (S22), Equation (S23), Equation (S24), Equation (S25), Equation (S297), Equation (S298), Equation (S299), Equation (S300) When θ is set as shown above, (b 0, 16 , b 1, 16 , b 2, 16 , b 3, 16 , b 0, 64, b 1, 64 , b 2, 64 , b 3, 64 , b 4, 64, b 5, 64 ) from the signal point corresponding to (0, 0, 0, 0, 0, 0, 0, 0, 0, 0) to (1, 1, 1, 1, 1, 1, 1, 1, 1, 1) of the signal point of the in-phase I-orthogonal Q plane in the signal u 2 (t) (u 2 (i)) described in the configuration example R1 The arrangement is as shown in FIG. 56 . In Fig. 56, the horizontal axis is I, the vertical axis is Q, and "-" is the signal point.

도 56으로부터 알 수 있는 것과 같이 신호점은 겹치지 않으며, 1024개 존재하고 있는 것을 알 수 있다. 그러므로 수신장치에 있어서 높은 수신 품질을 얻을 수 있을 가능성이 크다.As can be seen from Fig. 56, it can be seen that there are 1024 signal points without overlapping. Therefore, there is a high possibility that high reception quality can be obtained in the receiving apparatus.

그리고 도 55의 1024개의 신호점의 최소 유클리드 거리를 D1로 하고, 도 56의 1024개의 신호점의 최소 유클리드 거리를 D2로 한다. 그러면, D1>D2가 성립한다. 따라서, 구성 예 R1로부터 식 (S2), 식 (S3), 식 (S4), 식 (S5), 식 (S8)에 있어서 Q1≠Q2인 경우, Q1>Q2가 성립하면 좋게 된다.Then, the minimum Euclidean distance of 1024 signal points in FIG. 55 is D 1 , and the minimum Euclidean distance of 1024 signal points in FIG. 56 is D 2 . Then, D 1 >D 2 holds. Therefore, in the case of Q 1 ≠ Q 2 in the formulas (S2), (S3), (S4), (S5), and (S8) from the structural example R1, it is sufficient if Q 1 >Q 2 holds. .

(예 5-보충)(Example 5 - Supplement)

앞에서 설명한 예에서는 높은 데이터의 수신 품질을 얻을 수 있을 가능성이 있는 θ의 값의 예를 나타내었으나, θ의 값은 이들 값이 아니라도 구성 예 R1에 나타낸 조건을 만족함으로써 높은 데이터의 수신 품질을 얻을 수 있다.In the example described above, an example of a value of θ that is likely to obtain high data reception quality is shown, but even if the value of θ is not these values, it is possible to obtain high data reception quality by satisfying the conditions shown in Configuration Example R1. can

(예 6)(Example 6)

이하에서는 도 5에서부터 도 7의 매핑부(504)에 있어서 s1(t)(s1(i))를 얻기 위한 변조방식을 64QAM으로 하고, s2(t)(s2(i))를 얻기 위한 변조방식을 16QAM으로 하고, 예를 들어 식 (S2), 식 (S3), 식 (S4), 식 (S5), 식 (S8)의 어느 프리코딩 및/또는 파워 변경을 실행한 때의 프리코딩 행렬(F)의 구성과 파워 변경에 관한 조건의 예에 대해 설명한다.Hereinafter, in the mapping unit 504 of FIGS. 5 to 7, the modulation method for obtaining s 1 (t) (s 1 (i)) is 64QAM, and s 2 (t) (s 2 (i)) is When the modulation method to obtain is 16QAM, for example, any precoding and/or power change of equations (S2), (S3), (S4), (S5), and (S8) is performed. An example of the configuration of the precoding matrix F and the conditions for power change will be described.

먼저, 16QAM의 매핑 방법에 대해 설명한다. 도 10은 동상 I-직교 Q 평면에서의 16QAM의 신호점 배치의 예를 나타내고 있다. 또, 도 10에 있어서 16개의 ○이 16QAM의 신호점이며, 횡축은 I, 종축은 Q가 된다.First, a mapping method of 16QAM will be described. 10 shows an example of arrangement of signal points of 16QAM in the in-phase I-orthogonal Q plane. In addition, in Fig. 10, 16 circles denote 16QAM signal points, the horizontal axis denotes I, and the vertical axis denotes Q.

16QAM의 16개의 신호점(도 10의 「○」이 신호점이다)의 동상 I-직교 Q 평면에서의 각각의 좌표는 (3w16, 3w16), (3w16, w16), (3w16,-w16), (3w16,-3w16), (w16, 3w16), (w16, w16), (w16,-w16), (w16,-3w16), (-w16, 3w16), (-w16, w16), (-w16,-w16), (-w16,-3w16), (-3w16, 3w16), (-3w16, w16), (-3w16,-w16), (-3w16,-3w16)이 된다(w16은 0보다 큰 실수가 된다).The coordinates of the 16 signal points of 16QAM (“○” in FIG. 10 is the signal point) in the in-phase I-orthogonal Q plane are (3w 16 , 3w 16 ), (3w 16 , w 16 ), (3w16, -w 16 ), (3w 16 ,-3w 16 ), (w 16 , 3w 16 ), (w 16 , w 16 ), (w 16 ,-w 16 ), (w 16 ,-3w 16 ), (- w 16 , 3w 16 ), (-w 16 , w 16 ), (-w 16 ,-w 16 ), (-w 16 ,-3w 16 ), (-3w 16 , 3w 16 ), (-3w 16 , w 16 ), (-3w 16 ,-w 16 ), (-3w 16 ,-3w 16 ) (w 16 is a real number greater than 0).

여기서, 송신하는 비트(입력 비트)를 b0, b1, b2, b3으로 한다. 예를 들어 송신하는 비트가 (b0, b1, b2, b3)=(0, 0, 0, 0)인 경우, 도 10에서의 신호점 1001에 매핑 되며, 매핑 후의 베이스밴드신호의 동상성분을 I, 직교성분을 Q로 하면 (I, Q)=(3w16, 3w16)이 된다.Here, the bits to be transmitted (input bits) are referred to as b0, b1, b2, and b3. For example, if the transmitted bit is (b0, b1, b2, b3) = (0, 0, 0, 0), it is mapped to the signal point 1001 in FIG. 10, and the in-phase component of the baseband signal after mapping is I , if the orthogonal component is Q, (I, Q)=(3w 16 , 3w 16 ).

즉, 송신하는 비트(b0, b1, b2, b3)에 의거하여 (16QAM일 때의) 매핑 후의 베이스밴드신호의 동상성분 I, 직교성분 Q가 결정된다. 또, b0, b1, b2, b3의 세트 (0000~1111)와 신호점의 좌표의 관계의 일례는 도 10과 같다. 16QAM의 16개의 신호점(도 10의 「○」)((3w16, 3w16), (3w16, w16), (3w16,-w16), (3w16,-3w16), (w16, 3w16), (w16, w16), (w16,-w16), (w16,-3w16), (-w16, 3w16), (-w16, w16), (-w16,-w16), (-w16,-3w16), (-3w16, 3w16), (-3w16, w16), (-3w16,-w16), (-3w16,-3w16)의 바로 아래에 b0, b1, b2, b3의 세트 0000~1111의 값을 나타내고 있다. b0, b1, b2, b3의 세트 0000~1111의 바로 위의 신호점(「○」)의 동상 I-직교 Q 평면에서의 각각의 좌표가 매핑 후의 베이스밴드신호의 동상성분 I 및 직교성분 Q가 된다. 또, 16QAM일 때의 b0, b1, b2, b3의 세트 (0000~1111)와 신호점의 좌표의 관계는 도 10에 한정되는 것은 아니다. 그리고 (16QAM일 때의) 매핑 후의 베이스밴드신호의 동상성분 I, 직교성분 Q를 복소 표현한 값이 도 5에서부터 도 7의 베이스밴드신호(s1(t) 또는 s2(t))가 된다.That is, the in-phase component I and the quadrature component Q of the mapped baseband signal (in the case of 16QAM) are determined based on the transmitted bits (b0, b1, b2, b3). In addition, an example of the relationship between the set (0000-1111) of b0, b1, b2, b3, and the coordinate of a signal point is as shown in FIG. 16 signal points of 16QAM (“○” in FIG. 10) ((3w 16 , 3w 16 ), (3w 16 , w 16 ), (3w16,-w 16 ), (3w 16 , -3w 16 ), (w 16 , 3w 16 ), (w 16 , w 16 ), (w 16 ,-w 16 ), (w 16 ,-3w 16 ), (-w 16 , 3w 16 ), (-w 16 , w 16 ), (-w 16 ,-w 16 ), (-w 16 ,-3w 16 ), (-3w 16 , 3w 16 ), (-3w 16 , w 16 ), (-3w 16 ,-w 16 ), (- The values of sets 0000 to 1111 of b0, b1, b2, and b3 are shown just below 3w 16 , -3w 16 ). '), each coordinate in the in-phase I-quadrature Q plane becomes the in-phase component I and the quadrature component Q of the baseband signal after mapping, and a set of b0, b1, b2, b3 at 16QAM ) and the coordinates of the signal points are not limited to Fig. 10. And the values of complex representations of the in-phase component I and the quadrature component Q of the baseband signal after mapping (in case of 16QAM) are the baseband values of Figs. signal s 1 (t) or s 2 (t).

64QAM의 매핑 방법에 대해 설명한다. 도 11은 동상 I-직교 Q 평면에서의 64QAM의 신호점 배치의 예를 나타내고 있다. 또, 도 11에 있어서 64개의 ○이 64QAM의 신호점이며, 횡축은 I, 종축은 Q가 된다.The 64QAM mapping method will be described. 11 shows an example of the arrangement of the signal points of 64QAM in the in-phase I-orthogonal Q plane. Moreover, in Fig. 11, 64 ? denotes a 64QAM signal point, and the horizontal axis denotes I and the vertical axis denotes Q.

64QAM의 64개의 신호점(도 11의 「○」이 신호점이다)의 동상 I-직교 Q 평면에서의 각각의 좌표는,The respective coordinates of 64 signal points of 64QAM (“○” in FIG. 11 are signal points) in the in-phase I-orthogonal Q plane are,

(7w64, 7w64), (7w64, 5w64), (7w64, 3w64), (7w64, w64), (7w64,-w64), (7w64,-3w64), (7w64,-5w64), (7w64,-7w64)(7w 64 , 7w 64 ), (7w 64 , 5w 64 ), (7w 64 , 3w 64 ), (7w 64 , w 64 ), (7w 64 ,-w 64 ), (7w 64 ,-3w 64 ), (7w 64 ,-5w 64 ), (7w 64 ,-7w 64 )

(5w64, 7w64), (5w64, 5w64), (5w64, 3w64), (5w64, w64), (5w64,-wv), (5w64,-3wv), (5w64,-5w64), (5w64,-7w64)(5w 64 , 7w 64 ), (5w 64 , 5w 64 ), (5w 64 , 3w 64 ), (5w 64 , w 64 ), (5w 64 ,-wv), (5w 64 ,-3wv), (5w 64 ,-5w 64 ), (5w 64 ,-7w 64 )

(3w64, 7w64), (3w64, 5w64), (3w64, 3w64), (3w64, w64), (3w64,-w64), (3w64,-3wv), (3w64,-5w64), (3w64,-7w64)(3w 64 , 7w 64 ), (3w 64 , 5w 64 ), (3w 64 , 3w 64 ), (3w 64 , w 64 ), (3w 64 ,-w 64 ), (3w 64 ,-3wv), ( 3w 64 ,-5w 64 ), (3w 64 ,-7w 64 )

(w64, 7w64), (w64, 5w64), (w64, 3w64), (w64, w64), (w64,-w64), (w64,-3w64), (w64,-5w64), (w64,-7w64)(w 64 , 7w 64 ), (w 64 , 5w 64 ), (w 64 , 3w 64 ), (w 64 , w 64 ), (w 64 ,-w 64 ), (w 64 ,-3w 64 ), (w 64 ,-5w 64 ), (w 64 ,-7w 64 )

(-w64, 7w64), (-w64, 5w64), (-w64, 3w64), (-w64, w64), (-w64,-w64), (-w64,-3w64), (-w64,-5w64), (-w64,-7w64)(-w 64 , 7w 64 ), (-w 64 , 5w 64 ), (-w 64 , 3w 64 ), (-w 64 , w 64 ), (-w 64 ,-w 64 ), (-w 64 ) ,-3w 64 ), (-w 64 ,-5w 64 ), (-w 64 ,-7w 64 )

(-3w64, 7w64), (-3w64, 5w64), (-3w64, 3w64), (-3w64, w64), (-3w64,-w64), (-3w64,-3w64), (-3w64,-5w64), (-3w64,-7w64)(-3w 64 , 7w 64 ), (-3w 64 , 5w 64 ), (-3w 64 , 3w 64 ), (-3w 64 , w 64 ), (-3w 64 ,-w 64 ), (-3w 64 ) ,-3w 64 ), (-3w 64 ,-5w 64 ), (-3w 64 ,-7w 64 )

(-5w64, 7w64), (-5w64, 5w64), (-5w64, 3w64), (-5w64, w64), (-5w64,-w64), (-5w64,-3w64), (-5w64,-5w64), (-5w64,-7w64)(-5w 64 , 7w 64 ), (-5w 64 , 5w 64 ), (-5w 64 , 3w 64 ), (-5w 64 , w 64 ), (-5w 64 ,-w 64 ), (-5w 64 ) ,-3w 64 ), (-5w 64 ,-5w 64 ), (-5w 64 ,-7w 64 )

(-7w64, 7w64), (-7w64, 5w64), (-7w64, 3w64), (-7w64, w64), (-7w64,-w64), (-7w64,-3w64), (-7w64,-5w64), (-7w64,-7w64)(-7w 64 , 7w 64 ), (-7w 64 , 5w 64 ), (-7w 64 , 3w 64 ), (-7w 64 , w 64 ), (-7w 64 ,-w 64 ), (-7w 64 ) ,-3w 64 ), (-7w 64 ,-5w 64 ), (-7w 64 ,-7w 64 )

가 된다(w64는 0보다 큰 실수가 된다).(w 64 is a real number greater than 0).

여기서, 송신하는 비트(입력 비트)를 b0, b1, b2, b3, b4, b5로 한다. 예를 들어 송신하는 비트가 (b0, b1, b2, b3, b4, b5)=(0, 0, 0, 0, 0, 0)인 경우, 도 11에서의 신호점 1101에 매핑 되며, 매핑 후의 베이스밴드신호의 동상성분을 I, 직교성분을 Q로 하면 (I, Q)=(7w64, 7w64)가 된다.Here, the bits to be transmitted (input bits) are referred to as b0, b1, b2, b3, b4, and b5. For example, when the transmitted bit is (b0, b1, b2, b3, b4, b5) = (0, 0, 0, 0, 0, 0), it is mapped to the signal point 1101 in FIG. If the in-phase component of the baseband signal is I and the quadrature component is Q, (I, Q) = (7w 64 , 7w 64 ).

즉, 송신하는 비트(b0, b1, b2, b3, b4, b5)에 의거하여 (64QAM일 때의) 매핑 후의 베이스밴드신호의 동상성분 I, 직교성분 Q가 결정된다. 또, b0, b1, b2, b3, b4, b5의 세트 (000000~111111)와 신호점의 좌표의 관계의 일례는 도 11과 같다. 64QAM의 64개의 신호점(도 11의 「○」)(7w64, 7w64), (7w64, 5w64), (7w64, 3w64), (7w64, w64), (7w64,-w64), (7w64,-3w64), (7w64,-5w64), (7w64,-7w64)That is, the in-phase component I and the quadrature component Q of the baseband signal after mapping (in the case of 64QAM) are determined based on the transmitted bits (b0, b1, b2, b3, b4, b5). In addition, an example of the relationship between the set (000000-111111) of b0, b1, b2, b3, b4, b5, and the coordinate of a signal point is as shown in FIG. 64 signal points of 64QAM (“○” in FIG. 11) (7w 64 , 7w 64 ), (7w 64 , 5w 64 ), (7w 64 , 3w 64 ), (7w 64 , w 64 ), (7w 64 , -w 64 ), (7w 64 ,-3w 64 ), (7w 64 ,-5w 64 ), (7w 64 ,-7w 64 )

(5w64, 7w64), (5w64, 5w64), (5w64, 3w64), (5w64, w64), (5w64,-wv), (5w64,-3wv), (5w64,-5w64), (5w64,-7w64)(5w 64 , 7w 64 ), (5w 64 , 5w 64 ), (5w 64 , 3w 64 ), (5w 64 , w 64 ), (5w 64 ,-wv), (5w 64 ,-3wv), (5w 64 ,-5w 64 ), (5w 64 ,-7w 64 )

(3w64, 7w64), (3w64, 5w64), (3w64, 3w64), (3w64, w64), (3w64,-w64), (3w64,-3wv), (3w64,-5w64), (3w64,-7w64)(3w 64 , 7w 64 ), (3w 64 , 5w 64 ), (3w 64 , 3w 64 ), (3w 64 , w 64 ), (3w 64 ,-w 64 ), (3w 64 ,-3wv), ( 3w 64 ,-5w 64 ), (3w 64 ,-7w 64 )

(w64, 7w64), (w64, 5w64), (w64, 3w64), (w64, w64), (w64,-w64), (w64,-3w64), (w64,-5w64), (w64,-7w64)(w 64 , 7w 64 ), (w 64 , 5w 64 ), (w 64 , 3w 64 ), (w 64 , w 64 ), (w 64 ,-w 64 ), (w 64 ,-3w 64 ), (w 64 ,-5w 64 ), (w 64 ,-7w 64 )

(-w64, 7w64), (-w64, 5w64), (-w64, 3w64), (-w64, w64), (-w64,-w64), (-w64,-3w64), (-w64,-5w64), (-w64,-7w64)(-w 64 , 7w 64 ), (-w 64 , 5w 64 ), (-w 64 , 3w 64 ), (-w 64 , w 64 ), (-w 64 ,-w 64 ), (-w 64 ) ,-3w 64 ), (-w 64 ,-5w 64 ), (-w 64 ,-7w 64 )

(-3w64, 7w64), (-3w64, 5w64), (-3w64, 3w64), (-3w64, w64), (-3w64,-w64), (-3w64,-3w64), (-3w64,-5w64), (-3w64,-7w64)(-3w 64 , 7w 64 ), (-3w 64 , 5w 64 ), (-3w 64 , 3w 64 ), (-3w 64 , w 64 ), (-3w 64 ,-w 64 ), (-3w 64 ) ,-3w 64 ), (-3w 64 ,-5w 64 ), (-3w 64 ,-7w 64 )

(-5w64, 7w64), (-5w64, 5w64), (-5w64, 3w64), (-5w64, w64), (-5w64,-w64), (-5w64,-3w64), (-5w64,-5w64), (-5w64,-7w64)(-5w 64 , 7w 64 ), (-5w 64 , 5w 64 ), (-5w 64 , 3w 64 ), (-5w 64 , w 64 ), (-5w 64 ,-w 64 ), (-5w 64 ) ,-3w 64 ), (-5w 64 ,-5w 64 ), (-5w 64 ,-7w 64 )

(-7w64, 7w64), (-7w64, 5w64), (-7w64, 3w64), (-7w64, w64), (-7w64,-w64), (-7w64,-3w64), (-7w64,-5w64), (-7w64,-7w64)의 바로 아래에 b0, b1, b2, b3, b4, b5의 세트 000000~111111의 값을 나타내고 있다. b0, b1, b2, b3, b4, b5의 세트 000000~111111의 바로 위의 신호점(「○」)의 동상 I-직교 Q 평면에서의 각각의 좌표가 매핑 후의 베이스밴드신호의 동상성분 I 및 직교성분 Q가 된다. 또, 64QAM일 때의 b0, b1, b2, b3, b4, b5의 세트 (000000~111111)와 신호점의 좌표의 관계는 도 11에 한정되는 것은 아니다. 그리고 (64QAM일 때의) 매핑 후의 베이스밴드신호의 동상성분 I, 직교성분 Q를 복소 표현한 값이 도 5에서부터 도 7의 베이스밴드신호(s1(t) 또는 s2(t))가 된다.(-7w 64 , 7w 64 ), (-7w 64 , 5w 64 ), (-7w 64 , 3w 64 ), (-7w 64 , w 64 ), (-7w 64 ,-w 64 ), (-7w 64 ) ,-3w 64 ), (-7w 64 , -5w 64 ), (-7w 64 , -7w 64 ), the sets b0, b1, b2, b3, b4, b5 set values from 000000 to 111111 are shown. . Each coordinate in the in-phase I- orthogonal Q plane of the signal point (“○”) immediately above the sets 000000 to 111111 of b0, b1, b2, b3, b4, b5 is the in-phase component I and It becomes the orthogonal component Q. Note that the relationship between the sets of b0, b1, b2, b3, b4, and b5 (000000 to 111111) and the coordinates of the signal points in 64QAM is not limited to FIG. 11 . In addition, values obtained by complex representations of the in-phase component I and the quadrature component Q of the baseband signal after mapping (in the case of 64QAM) become the baseband signals s 1 (t) or s 2 (t) of FIGS. 5 to 7 .

여기에서의 예에서는 도 5~도 7에 있어서 베이스밴드신호(505A)(s1(t)(s1(i)))의 변조방식을 64QAM, 베이스밴드신호(505B)(s2(t)(s2(i)))의 변조방식을 16QAM으로 하고, 프리코딩 행렬의 구성에 대해 설명한다.In this example, in Figs. 5 to 7, the modulation method of the baseband signal 505A (s 1 (t) (s 1 (i))) is 64QAM, and the baseband signal 505B (s 2 (t)) Assuming that the modulation method of (s 2 (i))) is 16QAM, the structure of the precoding matrix will be described.

이때, 도 5~도 7의 매핑부(504)의 출력인 베이스밴드신호(505A)(s1(t)(s1(i)))의 평균전력과 베이스밴드신호(505B)(s2(t)(s2(i))) 평균전력을 동일하게 하는 것이 일반적이 된다. 따라서, 앞에서 설명한 16QAM의 매핑 방법에서 기재한 계수 w16 및 앞에서 설명한 64QAM의 매핑 방법에서 기재한 계수 w64에 관해서 식 (82) 및 식 (83)이 성립한다. 또, 식 (S82) 및 식 (S83)에 있어서 z는 0보다 큰 실수로 한다. 그리고,At this time, the average power of the baseband signal 505A (s 1 (t) (s 1 (i))) which is the output of the mapping unit 504 of FIGS. 5 to 7 and the base band signal 505B (s 2 ( t)(s 2 (i))) It is common to make the average power equal. Therefore, Equations (82) and (83) hold for the coefficient w 16 described in the 16QAM mapping method described above and the coefficient w 64 described in the 64QAM mapping method described above. In the formulas (S82) and (S83), z is a real number greater than zero. and,

<1>식 (S2)에 있어서 P1 2=P2 2로 한 경우<1> When P 1 2 =P 2 2 in formula (S2)

<2>식 (S3)에 있어서 P1 2=P2 2로 한 경우<2> When P 1 2 =P 2 2 in formula (S3)

<3>식 (S4)에 있어서 P1 2=P2 2로 한 경우<3> When P 1 2 =P 2 2 in formula (S4)

<4>식 (S5)인 경우In case of <4> formula (S5)

<5>식 (S8)인 경우In case of <5> formula (S8)

의 연산을 실행할 때의 프리코딩 행렬 F의 구성 및 Q1과 Q2의 관계에 대해 이하에서 설명한다.The configuration of the precoding matrix F and the relationship between Q1 and Q2 at the time of executing the operation of ? will be described below.

앞에서 설명한 16QAM의 매핑 방법에서 기재한 계수 w16 및 앞에서 설명한 64QAM의 매핑 방법에서 기재한 계수 w64에 관해서 식 (S11) 및 식 (S12)이 성립하고,Equations (S11) and (S12) are established with respect to the coefficient w 16 described in the 16QAM mapping method described above and the coefficient w 64 described in the 64QAM mapping method described above,

<1>식 (S2)에 있어서 P1 2=P2 2로 한 경우<1> When P 1 2 =P 2 2 in formula (S2)

<2>식 (S3)에 있어서 P1 2=P2 2로 한 경우<2> When P 1 2 =P 2 2 in formula (S3)

<3>식 (S4)에 있어서 P1 2=P2 2로 한 경우<3> When P 1 2 =P 2 2 in formula (S4)

<4>식 (S5)인 경우In case of <4> formula (S5)

<5>식 (S8)인 경우In case of <5> formula (S8)

의 연산을 실행할 때의 프리코딩 행렬 F로 식 (S93), 식 (S94), 식 (S95), 식 (S96) 중 어느 하나를 생각한다.Any one of Expressions (S93), (S94), (S95), and (S96) is considered as the precoding matrix F when performing the calculation of .

또, 식 (S93), 식 (S95)에 있어서 β는 실수라도 좋고 허수라도 좋다. 단, β는 0(제로)은 아니다.In the formulas (S93) and (S95), β may be a real number or an imaginary number. However, β is not 0 (zero).

이때, 수신장치가 양호한 데이터의 수신 품질을 얻기 위한 θ의 값에 대해 생각한다.At this time, the receiving apparatus thinks about the value of ? for obtaining good data reception quality.

먼저, 식 (S2), 식 (S3), 식 (S4), 식 (S5), 식 (S8)에서의 신호 z2(t)(z2(i))에 주목하여, 수신장치가 양호한 데이터의 수신 품질을 얻기 위한 θ의 값으로 이하가 있다.First, paying attention to the signal z 2 (t) (z 2 (i)) in the formulas (S2), (S3), (S4), (S5), and (S8), the receiving device can provide good data The values of θ for obtaining the reception quality of are as follows.

Figure 112022067201756-pat00340
Figure 112022067201756-pat00340

또는,or,

Figure 112022067201756-pat00341
Figure 112022067201756-pat00341

또는,or,

Figure 112022067201756-pat00342
Figure 112022067201756-pat00342

또는,or,

Figure 112022067201756-pat00343
Figure 112022067201756-pat00343

또, N은 정수로 한다.In addition, let N be an integer.

프리코딩 행렬 F를 식 (S93), 식 (S94), 식 (S95), 식 (S96)의 어느 하나로 설정하고, 식 (S301), 식 (S302), 식 (S303), 식 (S304)과 같이 θ를 설정한 경우, 앞에서 설명한 것과 같이 생각하면 (b0, 16, b1, 16, b2, 16, b3, 16, b0, 64, b1, 64, b2, 64, b3, 64, b4, 64, b5, 64)가 (0, 0, 0, 0, 0, 0, 0, 0, 0, 0)에 대응하는 신호점에서부터 (1, 1, 1, 1, 1, 1, 1, 1, 1, 1)에 대응하는 신호점의 구성 예 R1에서 설명한 신호 u2(t)(u2(i))에서의 동상 I-직교 Q평면의 신호점의 배치는 도 55와 같이 된다. 또, 도 55에 있어서 횡축은 I, 종축은 Q, 「●」이 신호점이 된다.The precoding matrix F is set to any one of formulas (S93), (S94), (S95), and (S96), and with formulas (S301), (S302), (S303), and (S304) If θ is set in the same way, (b 0, 16 , b 1, 16 , b 2, 16 , b 3, 16 , b 0, 64, b 1, 64 , b 2, 64 , b 3, 64 , b 4, 64, b 5, 64 ) from the signal point corresponding to (0, 0, 0, 0, 0, 0, 0, 0, 0, 0) to (1, 1, 1, 1) , 1, 1, 1, 1, 1, 1) arrangement of signal points in the in-phase I-orthogonal Q plane in the signal u 2 (t) (u 2 (i)) described in the configuration example R1. is as shown in FIG. In Fig. 55, the horizontal axis is I, the vertical axis is Q, and "-" is the signal point.

도 55로부터 알 수 있는 것과 같이 신호점은 겹치지 않으며, 1024개 존재하고 있는 것을 알 수 있다. 그러므로 수신장치에 있어서 높은 수신 품질을 얻을 수 있을 가능성이 크다.As can be seen from Fig. 55, it can be seen that there are 1024 signal points without overlapping. Therefore, there is a high possibility that high reception quality can be obtained in the receiving apparatus.

그리고 프리코딩 행렬 F를 식 (S93), 식 (S94), 식 (S95), 식 (S96)의 어느 하나로 설정하고, 식 (S301), 식 (S302), 식 (S303), 식 (S304)과 같이 θ를 설정한 경우, 앞에서 설명한 것과 같이 생각하면 (b0, 16, b1, 16, b2, 16, b3, 16, b0, 64, b1, 64, b2, 64, b3, 64, b4, 64, b5, 64)가 (0, 0, 0, 0, 0, 0, 0, 0, 0, 0)에 대응하는 신호점에서부터 (1, 1, 1, 1, 1, 1, 1, 1, 1, 1)에 대응하는 신호점의 구성 예 R1에서 설명한 신호 u1(t)(u1(i))에서의 동상 I-직교 Q평면의 신호점의 배치는 도 56과 같이 된다. 또, 도 56에 있어서 횡축은 I, 종축은 Q, 「●」이 신호점이 된다.And the precoding matrix F is set to any one of formulas (S93), (S94), (S95), and (S96), and formulas (S301), (S302), (S303), (S304) When θ is set as shown above, (b 0, 16 , b 1, 16 , b 2, 16 , b 3, 16 , b 0, 64, b 1, 64 , b 2, 64 , b 3, 64 , b 4, 64, b 5, 64 ) from the signal point corresponding to (0, 0, 0, 0, 0, 0, 0, 0, 0, 0) to (1, 1, 1, 1, 1, 1, 1, 1, 1, 1) of the signal point of the in-phase I-orthogonal Q plane in the signal u 1 (t) (u 1 (i)) described in the configuration example R1 The arrangement is as shown in FIG. 56 . In Fig. 56, the horizontal axis is I, the vertical axis is Q, and "-" is the signal point.

도 56으로부터 알 수 있는 것과 같이 신호점은 겹치지 않으며, 1024개 존재하고 있는 것을 알 수 있다. 그러므로 수신장치에 있어서 높은 수신 품질을 얻을 수 있을 가능성이 크다.As can be seen from Fig. 56, it can be seen that there are 1024 signal points without overlapping. Therefore, there is a high possibility that high reception quality can be obtained in the receiving apparatus.

그리고 도 55의 1024개의 신호점의 최소 유클리드 거리를 D2로 하고, 도 56의 1024개의 신호점의 최소 유클리드 거리를 D1으로 한다. 그러면, D1<D2가 성립한다. 따라서, 구성 예 R1로부터 식 (S2), 식 (S3), 식 (S4), 식 (S5), 식 (S8)에 있어서 Q1≠Q2인 경우, Q1<Q2가 성립하면 좋게 된다.In addition, the minimum Euclidean distance of 1024 signal points in FIG. 55 is D 2 , and the minimum Euclidean distance of 1024 signal points in FIG. 56 is D 1 . Then, D 1 < D 2 holds. Therefore, in the case of Q 1 ≠ Q 2 in the formulas (S2), (S3), (S4), (S5), and (S8) from the structural example R1, it is sufficient if Q 1 < Q 2 holds. .

(예 6-보충)(Example 6 - Supplement)

앞에서 설명한 예에서는 높은 데이터의 수신 품질을 얻을 수 있을 가능성이 있는 θ의 값의 예를 나타내었으나, θ의 값은 이들 값이 아니라도 구성 예 R1에 나타낸 조건을 만족함으로써 높은 데이터의 수신 품질을 얻을 수 있다.In the example described above, an example of a value of θ that is likely to obtain high data reception quality is shown, but even if the value of θ is not these values, it is possible to obtain high data reception quality by satisfying the conditions shown in Configuration Example R1. can

다음에, (예 1)~(예 4) 및 그 변형 예, (예 5), (예 6)을 이용하여 송신장치가 변조신호를 송신한 때의 수신장치의 동작에 대해 설명한다.Next, the operation of the receiving device when the transmitting device transmits a modulated signal will be described using (Example 1) to (Example 4) and its modifications, (Example 5) and (Example 6).

도 53에 송신안테나와 수신안테나의 관계를 나타내고 있다. 송신장치의 송신안테나 #1(S4902A)로부터 변조신호 #1(S4901A)이 송신되고, 안테나 #2(S4902B)로부터 변조신호 #2(S4901B)가 송신되는 것으로 한다.53 shows the relationship between the transmitting antenna and the receiving antenna. It is assumed that the modulated signal #1 (S4901A) is transmitted from the transmission antenna #1 (S4902A) of the transmitter, and the modulated signal #1 (S4901B) is transmitted from the antenna #1 (S4902B).

그리고 수신장치의 수신안테나 #1(S4903X) 및 수신안테나 #2(S4903Y)에서는 송신장치가 송신한 변조신호를 수신(수신신호(S490X) 및 수신신호(S4904Y)를 얻는다)하게 되나, 이때, 송신안테나 #1(S4902A)에서부터 수신안테나 #1(S4903X)의 전파계수를 h11(t)로 하고, 송신안테나 #1(S4902A)에서부터 수신안테나 #2(S4903Y)의 전파계수를 h21(t)로 하며, 송신안테나 #2(S4902B)로부터 수신안테나 #1(S4903X)의 전파계수를 h12(t)로 하고, 송신안테나 #2(S4902B)로부터 수신안테나 #2(S4903Y)의 전파계수를 h22(t)로 한다(t는 시간).In addition, the receiving antenna #1 (S4903X) and the receiving antenna #1 (S4903Y) of the receiving device receive the modulated signal transmitted by the transmitting device (the receiving signal (S490X) and the receiving signal (S4904Y) are obtained), but at this time, the transmission Let the propagation coefficient of antenna #1 (S4902A) to receive antenna #1 (S4903X) be h 11 (t), and the propagation coefficient from transmit antenna #1 (S4902A) to receive antenna #1 (S4903Y) is h 21 (t) Let h 12 (t) be the propagation coefficient of the receiving antenna #1 (S4903X) from the transmitting antenna #1 (S4902B), and h 22 Let (t) be (t is time).

도 54는 수신장치의 구성의 일례이다. 무선부(5402X)는 수신안테나 #1(S4903X)에서 수신한 수신신호(5401X)를 입력으로 하여, 증폭, 주파수변환 등의 처리를 실행하여 신호(5403X)를 출력한다.54 is an example of the configuration of a receiving apparatus. The radio unit 5402X receives the received signal 5401X received from the receiving antenna #1 (S4903X) as an input, and outputs the signal 5403X by performing processing such as amplification and frequency conversion.

신호처리부(5404X)는 예를 들어 OFDM 방식을 이용하고 있는 경우이면 푸리에 변환, 패럴렐 시리얼변환 등의 처리를 실행하여 베이스밴드신호(5405X)를 얻는다. 이때, 베이스밴드신호(5405X)를 r'1(t)로 표시하는 것으로 한다.The signal processing unit 5404X obtains a baseband signal 5405X by performing processing such as a Fourier transform, a parallel serial transform, or the like, if the OFDM method is used, for example. At this time, it is assumed that the baseband signal 5405X is expressed as r' 1 (t).

무선부 5402 Y는 수신안테나 #2(S4903Y)로 수신한 수신신호(5401Y)를 입력으로 하여, 증폭, 주파수변환 등의 처리를 실행하여 신호(5403Y)를 출력한다.The radio unit 5402Y receives the received signal 5401Y received by the reception antenna #2 (S4903Y) as an input, and outputs a signal 5403Y by processing such as amplification and frequency conversion.

신호처리부(5404Y)는 예를 들어 OFDM 방식을 이용하고 있는 경우이면 푸리에 변환, 패럴렐 시리얼변환 등의 처리를 실행하여 베이스밴드신호(5405Y)를 얻는다. 이때, 베이스밴드신호(5405Y)를 r'2(t)로 표시하는 것으로 한다.The signal processing unit 5404Y obtains a baseband signal 5405Y by performing processing such as a Fourier transform, a parallel serial transform, or the like, if the OFDM method is used, for example. At this time, it is assumed that the baseband signal 5405Y is expressed as r' 2 (t).

채널추정부(5406X)는 베이스밴드신호(5405X)를 입력으로 하여, 예를 들어 도 9의 프레임 구성에서의 파일럿심벌로부터 채널추정(전파계수의 추정)을 실시하여 채널추정신호(5407X)를 출력한다. 또, 채널추정신호(5407X)는 h11(t)의 추정신호인 것으로 하며, h'11(t)로 나타내는 것으로 한다.The channel estimator 5406X receives the baseband signal 5405X as an input, performs channel estimation (estimation of propagation coefficient) from the pilot symbols in the frame configuration shown in Fig. 9, for example, and outputs the channel estimation signal 5407X. do. In addition, it is assumed that the channel estimation signal 5407X is an estimation signal of h 11 (t) and is denoted by h' 11 (t).

채널추정부(5408X)는 베이스밴드신호(5405X)를 입력으로 하여, 예를 들어 도 9의 프레임 구성에서의 파일럿심벌로부터 채널추정(전파계수의 추정)을 실시하여 채널추정신호(5409X)를 출력한다. 또, 채널추정신호(5409X)는 h12(t)의 추정신호인 것으로 하며, h'12(t)로 표시하는 것으로 한다.The channel estimator 5408X receives the baseband signal 5405X as an input, performs channel estimation (estimation of propagation coefficient) from the pilot symbols in the frame configuration shown in Fig. 9, for example, and outputs the channel estimation signal 5409X. do. It is assumed that the channel estimation signal 5409X is an estimation signal of h 12 (t), and is expressed as h' 12 (t).

채널추정부(5406Y)는 베이스밴드신호(5405Y)를 입력으로 하여, 예를 들어 도 9의 프레임 구성에서의 파일럿심벌로부터 채널추정(전파계수의 추정)을 실시하여 채널추정신호(5407Y)를 출력한다. 또, 채널추정신호(5407Y)는 h21(t)의 추정신호인 것으로 하며, h'21(t)로 나타내는 것으로 한다.The channel estimator 5406Y receives the baseband signal 5405Y as an input, performs channel estimation (estimation of propagation coefficient) from, for example, pilot symbols in the frame configuration of Fig. 9, and outputs the channel estimation signal 5407Y. do. In addition, it is assumed that the channel estimation signal 5407Y is an estimation signal of h 21 (t) and is denoted by h' 21 (t).

채널추정부(5408Y)는 베이스밴드신호(5405Y)를 입력으로 하여, 예를 들어 도 9의 프레임 구성에서의 파일럿심벌로부터 채널추정(전파계수의 추정)을 실시하여 채널추정신호(5409Y)를 출력한다. 또, 채널추정신호(5409Y)는 h22(t)의 추정신호인 것으로 하며, h'22(t)로 표시하는 것으로 한다.The channel estimator 5408Y receives the baseband signal 5405Y as an input, performs channel estimation (estimation of propagation coefficient) from the pilot symbols in the frame configuration shown in Fig. 9, for example, and outputs the channel estimation signal 5409Y. do. In addition, it is assumed that the channel estimation signal 5409Y is an estimation signal of h 22 (t), and is expressed as h' 22 (t).

제어정보 복조부(5410)는 베이스밴드신호(5005X) 및 베이스밴드신호(540Y)를 입력으로 하여, 데이터(심벌)와 함께 송신장치가 송신한 송신방법, 변조방식, 송신전력 등에 관한 정보를 포함하는 제어정보를 전송하기 위한 심벌을 복조(검파·복호)하여 제어정보(5411)를 출력한다.The control information demodulator 5410 receives the baseband signal 5005X and the baseband signal 540Y as inputs, and includes information about the transmission method, modulation method, transmission power, etc. transmitted by the transmitting device together with data (symbol). Control information 5411 is output by demodulating (detecting/decoding) a symbol for transmitting control information.

앞에서 설명한 송신방법의 어느 하나를 이용하여 송신장치는 변조신호를 송신하고 있게 된다. 따라서, 이하의 어느 하나의 송신방법이 된다.Using any one of the transmission methods described above, the transmission device is transmitting the modulated signal. Therefore, it becomes any one of the following transmission methods.

<1>식 (S2)의 송신방법<1> Transmission method of formula (S2)

<2>식 (S3)의 송신방법<2> Transmission method of formula (S3)

<3>식 (S4)의 송신방법<3> Transmission method of formula (S4)

<4>식 (S5)의 송신방법<4> Transmission method of formula (S5)

<5>식 (S6)의 송신방법<5> Transmission method of formula (S6)

<6>식 (S7)의 송신방법<6> Transmission method of formula (S7)

<7>식 (S8)의 송신방법<7> Transmission method of formula (S8)

<8>식 (S9)의 송신방법<8> Transmission method of formula (S9)

<9>식 (S10)의 송신방법<9> Transmission method of formula (S10)

<10>식 (S295)의 송신방법<10> Transmission method of formula (S295)

<11>식 (S296)의 송신방법<11> Transmission method of formula (S296)

그런데, 식 (S2)의 방법으로 송신된 경우 이하의 관계가 성립한다.By the way, in the case of transmission by the method of formula (S2), the following relationship holds.

Figure 112022067201756-pat00344
Figure 112022067201756-pat00344

식 (S3) 방법으로 송신된 경우 이하의 관계가 성립한다.When transmitted by the method of formula (S3), the following relationship holds.

Figure 112022067201756-pat00345
Figure 112022067201756-pat00345

식 (S4) 방법으로 송신된 경우 이하의 관계가 성립한다.When transmitted by the method of formula (S4), the following relationship holds.

Figure 112022067201756-pat00346
Figure 112022067201756-pat00346

식 (S5) 방법으로 송신된 경우 이하의 관계가 성립한다.When transmitted by the method of formula (S5), the following relationship holds.

Figure 112022067201756-pat00347
Figure 112022067201756-pat00347

식 (S6) 방법으로 송신된 경우 이하의 관계가 성립한다.When transmitted by the method of formula (S6), the following relationship holds.

Figure 112022067201756-pat00348
Figure 112022067201756-pat00348

식 (S7) 방법으로 송신된 경우 이하의 관계가 성립한다.When transmitted by the method of formula (S7), the following relationship holds.

Figure 112022067201756-pat00349
Figure 112022067201756-pat00349

식 (S8) 방법으로 송신된 경우 이하의 관계가 성립한다.When transmitted by the method of formula (S8), the following relationship holds.

Figure 112022067201756-pat00350
Figure 112022067201756-pat00350

식 (S9) 방법으로 송신된 경우 이하의 관계가 성립한다.When transmitted by the method of formula (S9), the following relationship holds.

Figure 112022067201756-pat00351
Figure 112022067201756-pat00351

식 (S10) 방법으로 송신된 경우 이하의 관계가 성립한다.When transmitted by the method of formula (S10), the following relationship holds.

Figure 112022067201756-pat00352
Figure 112022067201756-pat00352

식 (S295) 방법으로 송신된 경우 이하의 관계가 성립한다.In the case of transmission by the method of formula (S295), the following relationship holds.

Figure 112022067201756-pat00353
Figure 112022067201756-pat00353

식 (S296) 방법으로 송신된 경우 이하의 관계가 성립한다.In the case of transmission by the method of formula (S296), the following relationship holds.

Figure 112022067201756-pat00354
Figure 112022067201756-pat00354

검파부(5412)는 베이스밴드신호(5405X, 5405Y), 채널추정신호(5407X, 5409X, 5407Y, 5409Y) 및 제어정보(5411)를 입력으로 한다. 그리고 제어정보(5411)에 의거하여 상기의 식 (S305), 식 (S306), 식 (S307), 식 (S308), 식 (S309), 식 (S310), 식 (S311), 식 (S312), 식 (S313), 식 (S314), 식 (S315) 중 어느 관계식이 성립하고 있는가를 검파부(5412)는 알 수 있다.The detection unit 5412 receives baseband signals 5405X and 5405Y, channel estimation signals 5407X, 5409X, 5407Y and 5409Y, and control information 5411 as inputs. And based on the control information 5411, the above formulas (S305), (S306), (S307), (S308), (S309), (S310), (S311), and (S312) , Equation (S313), Equation (S314), Equation (S315), the detection unit 5412 can know which relation holds true.

그래서, 식 (S305), 식 (S306), 식 (S307), 식 (S308), 식 (S309), 식 (S310), 식 (S311), 식 (S312), 식 (S313), 식 (S314), 식 (S315) 중 어느 하나의 관계식에 의거하여 검파부(5412)는 s1(t)(s1(i)) 및 s2(t)(s2(i))에 의해 전송되는 데이터의 각 비트의 검파를 실시하고(각 비트의 대수 우도, 또는 각 비트의 대수 우도 비를 구한다) 검파결과(5413)를 출력한다.So, Formula (S305), Formula (S306), Formula (S307), Formula (S308), Formula (S309), Formula (S310), Formula (S311), Formula (S312), Formula (S313), Formula (S314) ), the data transmitted by the detection unit 5412 by s 1 (t)(s 1 (i)) and s 2 (t)(s 2 (i)) based on any one relational expression of Equation (S315). Each bit is detected (to obtain the log-likelihood of each bit or the log-likelihood ratio of each bit), and a detection result 5413 is output.

그리고 복호부(5414)는 검파결과(5413)를 입력으로 하여 오류정정부호의 복호를 실시하여 수신데이터(5415)를 출력한다.Then, the decoding unit 5414 receives the detection result 5413 as an input, decodes the error correction code, and outputs the received data 5415 .

이상, 본 구성 예에서는 MIMO 전송방식에서의 프리코딩 방법 및 그 프리코딩 방법을 이용한 송신장치 및 수신장치의 구성에 대해 설명하였다. 본 프리코딩 방법을 이용함으로써 수신장치에 있어서 높은 데이터의 수신 품질을 얻을 수 있다는 효과를 얻을 수 있다.In the above, in this configuration example, the precoding method in the MIMO transmission method and the configuration of the transmitting apparatus and the receiving apparatus using the precoding method have been described. By using this precoding method, the effect that high data reception quality can be obtained in the receiving apparatus can be obtained.

또, 이상의 구성 예에서 설명한 송신안테나, 수신안테나 각각은 복수의 안테나에 의해 구성된 하나의 안테나유닛이라도 좋다. 또, 프리코딩을 실시한 후의 2개의 변조신호 각각을 송신하는 복수의 안테나는 다른 시간에 있어서 하나의 변조신호를 동시에 송신하도록 이용되어도 좋다.In addition, each of the transmitting antenna and the receiving antenna described in the above configuration example may be one antenna unit constituted by a plurality of antennas. Further, a plurality of antennas for transmitting each of the two modulated signals after precoding may be used to simultaneously transmit one modulated signal at different times.

또, 수신장치에 있어서 수신안테나를 2개 구비하고 있는 경우의 수신장치에 대해 설명하였으나, 이에 한정되는 것은 아니며, 수신안테나를 3개 이상 구비하고 있어도 마찬가지로 실시함으로써 수신데이터를 얻을 수 있다.In addition, although the description has been given of a receiving device in which two receiving antennas are provided in the receiving device, the present invention is not limited thereto, and even if three or more receiving antennas are provided, received data can be obtained in the same manner.

또, 본 구성 예의 프리코딩 방법은 싱글 캐리어 방식, OFDM 방식, 웨이브 렛 변환을 이용한 OFDM 방식 등의 멀티 캐리어 방식, 스펙트럼 확산방식을 적용한 때에도 마찬가지로 실시할 수 있다.In addition, the precoding method of this configuration example can be implemented similarly when a single carrier method, an OFDM method, a multi-carrier method such as an OFDM method using wavelet transform, and a spread spectrum method are applied.

또, 이상의 각 구성 예에서 설명한 송신방법, 수신방법, 송신장치 및 수신장치는 어디까지나 이후의 각 실시형태에서 설명하는 발명을 적용할 수 있는 구성의 일례이다. 이후의 각 실시형태에서 설명하는 발명이 이상에서 설명한 송신방법, 수신방법, 송신장치 및 수신장치와는 다른 송신방법, 수신방법, 송신장치 및 수신장치에 대해서도 적용 가능하다는 것은 말할 필요도 없다.In addition, the transmission method, reception method, transmission apparatus, and reception apparatus demonstrated in each structural example above are examples of a structure to which the invention demonstrated in each subsequent embodiment can be applied to the last. It goes without saying that the invention described in each of the following embodiments is also applicable to the transmission method, reception method, transmission apparatus, and reception apparatus different from the transmission method, reception method, transmission apparatus, and reception apparatus described above.

<실시형태 1~4에 대해서><About Embodiments 1-4>

이하의 실시형태에서는 상술한 (구성 예 R1)나 (구성 예 S1)의 부호화부와 매핑부의 내부 또는/및 부호화부와 매핑부의 전후에서 이루어지는 처리의 변형 예에 대해 설명한다. 부호화부 및 매핑부를 포함하는 본 구성은 BICM(Bit Interleaved Coded Modulation)이라고 불리는 경우도 있다.In the following embodiment, modified examples of the processing performed in the coding unit and mapping unit and/or before and after the coding unit and the mapping unit in (Structure Example R1) and (Configuration Example S1) described above will be described. This configuration including an encoding unit and a mapping unit is sometimes called BICM (Bit Interleaved Coded Modulation).

제 1 복소신호 s1(s1(t) 또는 s1(f) 또는 s1(t, f)(t는 시간, f는 주파수))은 어느 변조방식, 예를 들어 BPSK(BinaryPhase Shift Keying), QPSK(Quadrature Phase Shift Keying), 16QAM(16 Quadrature Amplitude Modulation), 64QAM(64 Quadrature Amplitude Modulation), 256QAM(256Quadrature Amplitude Modulation) 등의 매핑에 의거한 동상성분 I, 직교성분 Q로 표현할 수 있는 베이스밴드신호이다. 마찬가지로 제 2 복소신호 s2(s2(t) 또는 s2(f) 또는 s2(t, f))도 어느 변조방식, 예를 들어 BPSK(Binary Phase Shift Keying), QPSK(Quadrature Phase Shift Keying), 16QAM(16 Quadrature Amplitude Modulation), 64QAM(64 Quadrature Amplitude Modulation), 256QAM(256 Quadrature Amplitude Modulation) 등의 매핑에 의거한 동상성분 I, 직교성분 Q로 표현할 수 있는 베이스밴드신호이다.The first complex signal s 1 (s 1 (t) or s 1 (f) or s 1 (t, f) (t is time, f is frequency)) is determined by any modulation scheme, for example, BPSK (Binary Phase Shift Keying). , QPSK (Quadrature Phase Shift Keying), 16QAM (16 Quadrature Amplitude Modulation), 64QAM (64 Quadrature Amplitude Modulation), 256QAM (256 Quadrature Amplitude Modulation), etc. Based on the mapping, the baseband that can be expressed as in-phase component I and quadrature component Q it's a signal Similarly, the second complex signal s2 (s2(t) or s2(f) or s2(t, f)) is also used in any modulation scheme, for example, BPSK (Binary Phase Shift Keying), QPSK (Quadrature Phase Shift Keying), 16QAM ( 16 Quadrature Amplitude Modulation), 64QAM (64 Quadrature Amplitude Modulation), and 256QAM (256 Quadrature Amplitude Modulation) are baseband signals that can be expressed as in-phase component I and quadrature component Q based on mapping.

매핑부(504)는 제 2 비트 열을 입력으로 한다. 그리고 매핑부(504)는 (X+Y)비트 열을 입력으로 한다. 매핑부(504)는 (X+Y)비트 열 중 제 1 비트 수 X를 이용하여, 제 1 변조방식의 매핑에 의거하여 제 1 복소신호 s1을 생성한다. 마찬가지로 매핑부(504)는 (X+Y)비트 열 중 제 2 비트 수 Y를 이용하여, 제 2 변조방식의 매핑에 의거하여 제 2 복소신호 s2를 생성한다.The mapping unit 504 receives the second bit string as an input. Then, the mapping unit 504 receives a (X+Y) bit string as an input. The mapping unit 504 generates a first complex signal s1 based on the mapping of the first modulation method by using the first number of bits X in the (X+Y) bit string. Similarly, the mapping unit 504 generates a second complex signal s2 based on the mapping of the second modulation method by using the second number of bits Y in the (X+Y) bit string.

또, 본 명세서의 이후의 실시형태에 있어서 매핑부(504) 이후에서는 (구성 예 R1) (구성 예 S1)에서 설명한 구체적인 프리코딩이 실행되어도 좋고, 또, 식 (R2), 식 (R3), 식 (R4), 식 (R5), 식 (R6), 식 (R7), 식 (R8), 식 (R9), 식 (R10), 식 (S2), 식 (S3), 식 (S4), 식 (S5), 식 (S6), 식 (S7), 식 (S8), 식 (S9), 식 (S10) 중 어느 하나로 표시되는 프리코딩이 실행되어도 좋다.In addition, in the following embodiment of this specification, after the mapping part 504 (configuration example R1) (configuration example S1), the specific precoding demonstrated in (configuration example S1) may be performed, and Formula (R2), Formula (R3), Formula (R4), Formula (R5), Formula (R6), Formula (R7), Formula (R8), Formula (R9), Formula (R10), Formula (S2), Formula (S3), Formula (S4), Precoding represented by any one of formulas (S5), (S6), (S7), (S8), (S9), and (S10) may be performed.

부호화부(502)는 K비트의 정보 비트 열로부터(오류정정부호의) 부호화를 실행하여 N비트의 부호어인 제 1 비트 열(503)을 출력한다. 따라서, 여기에서는 오류정정부호로 N비트의 부호어, 즉, N비트의 블록길이(부호길이)를 가지는 블록부호가 이용되는 것으로 한다. 블록부호의 예로는 예를 들어 비 특허문헌 1, 비 특허문헌 6 등에 기재되어 있는 LDPC(블록) 부호, 테일 바이팅(tail-biting)을 이용한 터보부호, 비 특허문헌 3, 비 특허문헌 4 등에 기재되어 있는 테일 바이팅을 이용한 Duo-Binary Turbo부호, 비 특허문헌 5 등에 기재되어 있는 LDPC(블록) 부호와 BCH 부호(Bose-Chaudhuri-Hocquenghem code)를 연접한 부호 등의 부호가 있다.The encoding unit 502 performs encoding (of an error correction code) from the K-bit information bit string, and outputs a first bit string 503 that is an N-bit code word. Therefore, it is assumed here that an N-bit codeword, that is, a block code having a block length (code length) of N bits, is used as the error correction code. Examples of block codes include, for example, LDPC (block) codes described in Non-Patent Document 1 and Non-Patent Document 6, turbo codes using tail-biting, Non-Patent Document 3, Non-Patent Document 4, etc. There are codes such as a duo-binary turbo code using tail biting described and a code obtained by concatenating an LDPC (block) code and a BCH code (Bose-Chaudhuri-Hocquenghem code) described in Non-Patent Document 5 and the like.

또, K, N은 자연수이며, N>K의 관계가 성립한다. 그리고 LDPC부호로 자주 이용되는 조직부호에서는 제 1 비트 열에는 K비트의 정보 비트 열이 포함되게 된다.Moreover, K and N are natural numbers, and the relationship of N>K holds. In addition, in an organization code frequently used as an LDPC code, a K-bit information bit string is included in the first bit string.

그런데, 비트 수 X+Y의 값에 따라서는 부호화부의 출력인 부호어 길이(N비트)가 2개의 복소신호 s1과 s2를 생성하기 위한 비트 수 (X+Y)비트의 배수가 되지 않는 경우가 존재한다.However, depending on the value of the number of bits X+Y, there are cases in which the codeword length (N bits) output from the encoding unit does not become a multiple of the number of bits (X+Y) bits for generating the two complex signals s1 and s2.

예를 들어 부호어 길이 N이 64800비트, 변조방식으로 64QAM을 이용하고, X=6으로 하며, 또, 변조방식으로 256QAM을 이용하고, Y=8로 하며, X+Y=14인 경우를 생각한다. 또, 예를 들어 부호어 길이 N이 16200비트, 방식으로는 256QAM을 이용하며, X=8로 하고, 또, 변조방식으로 256QAM을 이용하며, Y=8로 하고, X+Y=16인 경우를 생각한다.For example, consider a case where the codeword length N is 64800 bits, 64QAM is used as the modulation method, X=6, and 256QAM is used as the modulation method, Y=8, and X+Y=14. Also, for example, consider the case where the codeword length N is 16200 bits, 256QAM is used as the method, X=8, and 256QAM is used as the modulation method, Y=8, and X+Y=16. do.

어느 경우도 「부호화부의 출력인 부호어 길이(N비트)가 2개의 복소신호 s1과 s2를 생성하기 위한 비트 수 (X+Y)비트의 배수가 되지 않는다」가 된다.In either case, "the length of the codeword output from the encoding unit (N bits) does not become a multiple of the number of bits (X + Y) bits for generating the two complex signals s1 and s2".

이하의 각 실시형태에서는 부호화부가 출력하는 부호어의 길이(N비트)가 임의의 길이라도 매핑부가 비트 수를 남기지 않고 처리를 실행하기 위한 조정을 한다.In each of the following embodiments, the mapping unit makes adjustments to execute processing without leaving the number of bits even if the length (N bits) of the codeword output by the encoding unit is any length.

또, 보충으로, 부호화부의 출력인 부호어 길이(N비트)가 2개의 복소신호 s1과 s2를 생성하기 위한 비트 수 (X+Y)비트의 배수가 되는 경우의 이점에 대해 설명한다.Additionally, an advantage will be described in the case where the codeword length (N bits) output from the encoding unit is a multiple of the number of bits (X+Y) bits for generating the two complex signals s1 and s2.

송신장치가 부호화에 이용하는 부호어 길이 N비트의 오류정정부호의 하나의 블록을 효율 좋게 전송하는 방법에 대해 생각한다. 이때, 동일주파수, 동일시간에 송신되는 제 1 복소신호 s1 및 제 2 복소신호 s2에 의해 송신할 수 있는 비트 수 (X+Y)에 있어서 비트 수 (X+Y)가 복수의 블록의 비트로 구성되어 있지 않은 쪽이 송신장치 및/또는 수신장치의 메모리를 삭감할 수 있을 가능성이 크다.A method of efficiently transmitting one block of an error correction code having a codeword length of N bits that a transmitter uses for encoding is considered. At this time, in the number of bits (X+Y) that can be transmitted by the first complex signal s1 and the second complex signal s2 transmitted at the same frequency and the same time, the number of bits (X+Y) does not consist of bits of a plurality of blocks It is highly likely that the memory of this transmitter and/or receiver can be reduced.

예를 들어 (제 1 복소신호 s1의 변조방식, 제 2 복소신호 s2의 변조방식)=(16QAM, 16QAM) 때 동일주파수, 동일시간에 송신되는 제 1 복소신호 s1 및 제 2 복소신호 s2에 의해 송신할 수 있는 비트 수 (X+Y)는 8 비트이며, 이 8 비트는 복수의 (오류정정부호의) 블록의 데이터를 포함하지 않는 편이 좋다. 즉, 송신장치가 선택한 변조방식에 있어서 동일주파수, 동일시간에 송신되는 제 1 복소신호 s1 및 제 2 복소신호 s2에 의해 송신할 수 있는 비트 수 (X+Y)는 복수의 (오류정정부호의) 블록의 데이터를 포함하지 않는 편이 좋다.For example, when (modulation method of the first complex signal s1, the modulation method of the second complex signal s2) = (16QAM, 16QAM), by the first complex signal s1 and the second complex signal s2 transmitted at the same frequency and time The number of bits that can be transmitted (X+Y) is 8 bits, and it is preferable that these 8 bits do not contain data of a plurality of blocks (of the error correction code). That is, in the modulation method selected by the transmitter, the number of bits (X+Y) that can be transmitted by the first complex signal s1 and the second complex signal s2 transmitted at the same frequency and at the same time is equal to the number of blocks (of the error correction code) It is better not to include the data of

따라서, 「부호화부의 출력인 부호어 길이(N비트)가 2개의 복소신호 s1과 s2를 생성하기 위한 비트 수 (X+Y)비트의 배수가 된다」라도 좋다.Accordingly, "the length of the codeword (N bits) that is the output of the encoding unit is a multiple of the number of bits (X+Y) bits for generating the two complex signals s1 and s2".

그런데, 송신장치에 있어서 제 1 복소신호 s1의 변조방식 및 제 2 복소신호 s2의 변조방식 모두 복수의 변조방식의 전환이 가능할 가능성이 크다. 따라서, 비트 수 (X+Y)는 복수의 값을 취할 가능성이 커진다.However, in the transmitter, it is highly likely that the modulation method of the first complex signal s1 and the modulation method of the second complex signal s2 can be switched between a plurality of modulation methods. Therefore, the possibility that the number of bits (X+Y) takes a plurality of values increases.

이때, 비트 수 (X+Y)가 취할 수 있는 모든 값에 있어서 「부호화부의 출력인 부호어 길이(N비트)가 2개의 복소신호 s1과 s2를 생성하기 위한 비트 수 (X+Y)비트의 배수가 된다」를 만족한다고는 할 수 없다.At this time, in all possible values of the number of bits (X + Y), "the codeword length (N bits) that is the output of the encoding unit is a multiple of the number of bits (X + Y) bits for generating the two complex signals s1 and s2" cannot be said to be satisfied with

따라서, 이하의 실시형태에서 설명하는 처리방법이 필요하다. 이하에서는 이에 대해 설명한다.Therefore, there is a need for a processing method described in the following embodiments. Hereinafter, this will be described.

(실시형태 1)(Embodiment 1)

도 57은 실시형태 1의 「송신장치의 변조신호를 생성하는 부분」(이하, 변조부라고 부른다)의 구성이다. 도면 중에서 앞에서 설명한 구성 예 R1에서 설명한 「변조신호를 생성하는 부분」과 동일한 기능이나 신호에는 동일한 참조부호를 부여하고 있다.Fig. 57 shows the configuration of &quot;a portion for generating a modulated signal of the transmitter&quot; (hereinafter referred to as a modulator) according to the first embodiment. In the figure, the same reference numerals are assigned to the same functions or signals as the "part for generating a modulated signal" described in the configuration example R1 described above.

본 실시형태의 변조부는 부호화부(502), 매핑부(504)의 사이에 비트길이 조정부(5701)를 갖는다.The modulator of the present embodiment includes a bit length adjustment unit 5701 between the encoding unit 502 and the mapping unit 504 .

부호화부(502)는 제어신호(512)에 따라서 K비트의 정보 비트 열로부터 N비트의 부호어(블록길이(부호길이))인 제 1 비트 열(503)을 출력한다.The encoder 502 outputs a first bit string 503 that is an N-bit codeword (block length (code length)) from a K-bit information bit string according to the control signal 512 .

매핑부(504)는 제어신호(512)에 따라서 복소신호 s1(t)의 생성에 이용하는 변조방식인 제 1 변조방식과 복소신호 s2(t)의 생성에 이용하는 변조방식인 제 2 변조방식을 선택한다. 입력된 제 2 비트 열(5703) 중 제 1 복소신호 s1을 생성하기 위한 제 1 비트 수 X와 제 2 복소신호 s2를 생성하기 위한 제 2 비트 수 Y로부터 얻어지는 비트 수 (X+Y)비트 열을 이용하여 제 1 복소신호 s1(t)와 제 2 복소신호 s2(t)를 생성한다(상세한 것에 대해서는 앞에서 설명한 것과 같다).The mapping unit 504 selects a first modulation method that is a modulation method used to generate the complex signal s1(t) and a second modulation method that is a modulation method used to generate the complex signal s2(t) according to the control signal 512 . do. The number of bits (X+Y) obtained from the first number of bits X for generating the first complex signal s1 and the second number of bits Y for generating the second complex signal s2 among the input second bit strings 5703 is used. Thus, a first complex signal s1(t) and a second complex signal s2(t) are generated (the details are the same as described above).

비트길이 조정부(5701)는 부호화부(502)의 후단, 매핑부(504)의 전단에 위치한다. 비트길이 조정부(5701)는 제 1 비트 열(503)을 입력하고, 제 1 비트 열(503)의 비트길이(여기에서는 오류정정부호의 부호어(블록)의 부호어 길이(블록길이(부호길이)))에 대해 비트길이의 조정을 실행해서 제 2 비트 열(5703)을 생성한다.The bit length adjusting unit 5701 is located at the rear end of the encoding unit 502 and at the front end of the mapping unit 504 . The bit length adjusting unit 5701 inputs the first bit string 503, and the bit length of the first bit string 503 (here, the codeword length of the codeword (block) of the error correction code (block length (code length)) )))) to generate a second bit string 5703 by adjusting the bit length.

도 58은 본 실시형태의 변조처리방법에서의 비트길이 조정처리를 나타내는 도면이다.58 is a diagram showing bit length adjustment processing in the modulation processing method of the present embodiment.

도시하지 않는 제어부는 제 1 복소신호 s1을 생성하기 위한 제 1 비트 수 X와 제 2 복소신호 s2를 생성하기 위한 제 2 비트 수 Y로부터 얻어지는 비트 수 (X+Y)를 취득한다(스텝 S5801).A control unit (not shown) acquires the number of bits (X+Y) obtained from the first number of bits X for generating the first complex signal s1 and the second number of bits Y for generating the second complex signal s2 (step S5801).

다음에, 제어부는 오류정정부호의 부호어(블록)의 부호어 길이(블록길이(부호길이))에 대해 비트길이 조정을 실행하는가 여부를 판정한다(S5803). 판정의 조건으로 제어신호로부터 얻어진 오류정정부호의 부호어 길이(블록길이(부호길이)) N비트가 X+Y의 값의 「배수가 아닌가/배수인가」를 이용할 수 있다. 또, X+Y의 값과 비트 수 N의 값의 대응테이블의 값에 의해 이 판정을 실행해도 좋다. 또, X+Y의 정보는 복소신호 s1(t)의 생성에 이용하는 변조방식인 제 1 변조방식과 복소신호 s2(t)의 생성에 이용하는 변조방식인 제 2 변조방식의 정보라도 좋다.Next, the control unit determines whether bit length adjustment is performed on the codeword length (block length (code length)) of the codeword (block) of the error correction code (S5803). As a condition for judgment, "is it a multiple/multiple" of the codeword length (block length (code length)) N bits of the error correction code obtained from the control signal is the value of X+Y. Moreover, you may perform this determination according to the value of the correspondence table of the value of X+Y and the value of the number of bits N. Further, the information of X+Y may be information of the first modulation method used for generating the complex signal s1(t) and the second modulation method which is the modulation method used for generating the complex signal s2(t).

예를 들어 오류정정부호의 부호어 길이(블록길이(부호길이)) N이 64800비트이며, X+Y의 값이 16인 경우, 오류정정부호의 부호어 길이 N비트는 X+Y의 값의 배수이다. 제어부는 「비트길이 조정을 하지 않는다」고 판정한다(S5803의 결과가 NO).For example, if the codeword length (block length (code length)) N of the error correction code is 64800 bits and the value of X+Y is 16, the codeword length N bits of the error correction code is a multiple of the value of X+Y. The control unit determines that &quot;bit length adjustment is not performed&quot; (the result of S5803 is NO).

제어부는 비트길이 조정이 불필요하다라고 판정한 경우(S5803의 결과가 NO), 비트길이 조정부(5701)에 입력한 제 1 비트 열(503)을 그대로 제 2 비트 열(5703)로서 출력하도록 설정한다(S5805). 즉, 앞에서 설명한 예에서는 비트길이 조정부(5701)에서 오류정정부호의 64800비트의 부호어가 입력이고, 오류정정부호의 64800비트의 부호어가 출력이 된다(비트길이 조정부(5701)는 입력한 비트 열(503)을 그대로 5703으로서 매핑부에 출력한다).When the control unit determines that the bit length adjustment is unnecessary (the result of S5803 is NO), the control unit sets the first bit string 503 input to the bit length adjustment unit 5701 to be output as the second bit string 5703 as it is. (S5805). That is, in the example described above, the 64800-bit codeword of the error correction code is input from the bit length adjusting unit 5701, and the 64800-bit codeword of the error correction code is output (the bit length adjusting unit 5701 receives the input bit string ( 503) as it is as 5703 and output to the mapping unit).

그리고 오류정정부호의 부호어 길이(블록길이(부호길이)) N이 64800비트이며 X+Y의 값이 14인 경우, 오류정정부호의 부호어 길이 N비트는 X+Y의 값의 배수는 아니다. 이 경우, 제어부는 「비트길이를 조정한다」고 판정하게 된다(S5803의 결과가 YES).And, when the codeword length (block length (code length)) of the error correction code is 64800 bits and the value of X+Y is 14, the codeword length N bits of the error-correction code is not a multiple of the value of X+Y. In this case, the control unit determines that &quot;adjust the bit length&quot; (the result of S5803 is YES).

제어부는 「비트길이를 조정한다」고 판정한 경우, 비트길이 조정부(5701)에 입력한 제 1 비트 열(503)에 비트길이 조정처리를 실행하도록 설정한다(S5805).When it is determined that "the bit length is adjusted", the control unit sets the first bit string 503 input to the bit length adjustment unit 5701 to execute the bit length adjustment process (S5805).

도 59는 본 실시형태에서의 비트길이 조정처리의 플로차트이다.59 is a flowchart of bit length adjustment processing in the present embodiment.

제어부는 제 1 비트 열(503)에 어느 비트의 조정이 필요한가에 대응하는 값 PadNuM을 결정한다(S5901). 즉, 오류정정부호의 부호어 길이 N비트에 대해 부가하는 비트의 수가 PadNum이 된다.The control unit determines a value PadNuM corresponding to which bit in the first bit string 503 needs to be adjusted (S5901). That is, the number of bits added to the codeword length N bits of the error correction code becomes PadNum.

실시형태 1에서는 이하의 수식에서 도출되는 값과 동일한 수(부족분)를 PadNum(비트)의 값으로 결정한다.In Embodiment 1, the number (deficiency) equal to the value derived from the following equation is determined as the value of PadNum (bit).

PadNum = ceil(N/(X+Y)) × (X+Y) -NPadNum = ceil(N/(X+Y)) × (X+Y) -N

여기서 ceil 함수는 소수점 이하를 절상한 정수를 되돌려주는 함수이다.Here, the ceil function is a function that returns an integer rounded off after the decimal point.

또한, 이 결정처리는 상기의 식의 값과 동일한 결과를 얻을 수 있는 것이라면 연산에 의하지 않아도, 테이블에 보유한 값을 이용하는 것이라도 좋다.In addition, this decision processing may use the value held in the table without resorting to arithmetic, as long as it can obtain the same result as the value of the above expression.

예를 들어 미리 제어신호(오류정정부호의 부호어 길이(블록길이(부호길이)), s1을 생성하기 위한 변조방식의 정보와 s2를 생성하기 위한 변조방식의 정보의 세트)에 대해 조정이 필요한 비트 수(PadNum의 값)를 보유해 두고, 현재의 X+Y의 값에 대응하는 PadNum의 값을 조정이 필요한 비트 수로 결정해도 좋다. 테이블에는 오류정정부호의 부호어 길이(블록길이(부호길이)) N과 X+Y의 값의 관계에 대응하여 조정비트 수를 얻을 수 있는 것이면 부호화율, 파워 불균형의 값 등, 무엇을 인덱스 값으로 하는 것이라도 상관없다.For example, it is necessary to adjust in advance the control signal (the codeword length (block length (code length)) of the error correction code, the modulation method information for generating s1, and the set of modulation method information for generating s2). The number of bits (the value of PadNum) may be reserved, and the value of PadNum corresponding to the current value of X+Y may be determined as the number of bits to be adjusted. In the table, if the number of adjustment bits can be obtained according to the relationship between the codeword length (block length (code length)) N of the error correction code and the value of X + Y, what index values such as the coding rate and the power imbalance value are used as index values. no matter what

또, 상기 제어는 s1을 생성하기 위한 변조방식과 s2를 생성하기 위한 변조방식이 각각 바뀌는 통신시스템인 때에 특별히 필요하다.In addition, the above control is particularly necessary in the case of a communication system in which the modulation method for generating s1 and the modulation method for generating s2 are respectively changed.

다음에, 제어부는 비트길이 조정부(5701)에 대해 PadNum비트에 의해 구성되는 비트길이 조정을 위한 조정비트 열을 생성하도록 지시한다(S5903).Next, the control unit instructs the bit length adjustment unit 5701 to generate an adjustment bit string for bit length adjustment constituted by the PadNum bits (S5903).

또, PadNum비트에 의해 구성되는 비트길이 조정을 위한 조정비트 열은 예를 들어 PadNum비트의 「0(제로)」로 구성되어 있어도 좋고, PadNum비트의 「1」로 구성되어 있어도 좋다. 중요한 점은 도 57의 변조부를 구비하는 송신장치와 이 송신장치가 송신한 변조신호를 수신하는 수신장치가 PadNum비트에 의해 구성되는 비트길이 조정을 위한 조정비트 열에 관한 정보를 공유할 수 있으면 좋다. 따라서, 특정한 규칙에 의해 PadNum비트에 의해 구성되는 비트길이 조정을 위한 조정비트 열을 생성하고, 이 특정한 규칙을 송신장치와 수신장치가 공유하고 있으면 좋게 된다. 따라서, PadNum비트에 의해 구성되는 비트길이 조정을 위한 조정비트 열은 앞에서 설명한 예에 한정되는 것은 아니다.In addition, the adjustment bit string for bit length adjustment comprised by the PadNum bit may be comprised with "0 (zero)" of the PadNum bit, and may be comprised with "1" of the PadNum bit, for example. An important point is that the transmitting device having the modulator in FIG. 57 and the receiving device receiving the modulated signal transmitted by the transmitting device can share information about the adjustment bit string for bit length adjustment constituted by the PadNum bits. Therefore, it is good if an adjustment bit string for bit length adjustment constituted by PadNum bits is generated according to a specific rule, and this specific rule is shared by the transmitting apparatus and the receiving apparatus. Therefore, the adjustment bit string for adjusting the bit length constituted by the PadNum bit is not limited to the example described above.

그리고 비트길이 조정부(5701)는 제 1 비트 열(503)을 입력으로 하여, 부호어 길이(블록길이(부호길이)) N의 오류정정부호의 부호어의 예를 들어 후단이나 선단 등의 소정의 위치에 조정비트 열(즉, PadNum비트에 의해 구성되는 비트길이 조정을 위한 조정비트 열)을 부가하여, 구성하는 비트 수가 비트 수 (X+Y)의 배수가 되는 매핑부를 위한 제 2 비트 열을 출력한다.In addition, the bit length adjusting unit 5701 receives the first bit string 503 as an input, and a codeword of an error correction code having a codeword length (block length (code length)) N of a predetermined codeword such as a trailing end or a leading end, for example. By adding an adjustment bit string (i.e., an adjustment bit string for adjusting the bit length constituted by the PadNum bits) to the position, the second bit string for the mapping unit is output in which the number of bits constituting the bit is a multiple of the number of bits (X + Y) .

<본 실시형태의 효과><Effect of this embodiment>

부호화부가 오류정정부호의 부호어 길이(블록길이(부호길이)) N의 부호어를 출력한 때, N의 값에 의하지 않고, 모든 변조방식의 조합에 의거하는 복소신호의 세트에 대해 동일주파수, 동일시간에 송신되는 제 1 복소신호 s1 및 제 2 복소신호 s2에 의해 송신할 수 있는 비트 수 (X+Y)는 복수의 (오류정정부호의)블록의 데이터를 포함하지 않도록 하는 것으로 한다. 이에 의해 송신장치 및/또는 수신장치의 메모리를 삭감할 수 있을 가능성이 크다.When the encoding unit outputs a codeword of N codeword length (block length (code length)) of the error correction code, the same frequency, It is assumed that the number of bits (X+Y) that can be transmitted by the first complex signal s1 and the second complex signal s2 transmitted at the same time does not include data of a plurality of blocks (of the error correction code). Thereby, there is a high possibility that the memory of the transmitting apparatus and/or the receiving apparatus can be reduced.

또한, 비트길이 조정부(5701)는 부호화부(502)의 하나의 기능으로 해도, 매핑부(504)의 하나의 기능에 포함시키는 것으로 해도 좋다.Note that the bit length adjustment unit 5701 may serve as one function of the encoding unit 502 or may be included in one function of the mapping unit 504 .

(실시형태 2)(Embodiment 2)

도 60은 본 실시형태의 변조부의 구성이다.Fig. 60 shows the configuration of the modulator of the present embodiment.

본 실시형태의 변조부는 부호화부(502LA), 비트길이 조정부(6001) 및 매핑부(504)를 포함한다. 매핑부(504)의 처리는 동일하므에서 설명을 할애한다.The modulator of the present embodiment includes an encoding unit 502LA, a bit length adjusting unit 6001 and a mapping unit 504 . Since the processing of the mapping unit 504 is the same, the description is given.

<부호화부(502LA)><Encoding unit 502LA>

부호화부(502LA)는 K비트(K는 자연수)의 정보비트를 입력으로 하여 N비트(N은 자연수)로 구성되는 예를 들어 조직부호의 LDPC부호의 부호어를 얻어서 출력한다. 단, N>K로 한다. 또, 정보부분 이외의 패리티 부분의 N-K비트의 패리티 부분의 비트 열을 얻기 위해 LDPC부호의 패리티 검사행렬은 아큐뮤레이트 구조(Accumulate)를 가지는 것으로 한다.The encoding unit 502LA receives, as an input, information bits of K bits (K is a natural number), and obtains and outputs, for example, a codeword of an LDPC code of an organization code consisting of N bits (N is a natural number). However, N > K. In order to obtain the bit string of the parity part of N-K bits of the parity part other than the information part, it is assumed that the parity check matrix of the LDPC code has an accumulate structure.

LDPC부호화를 실행하기 위한 입력이 되는 제 i 번째 블록의 정보를 Xi, j(i는 정수이며, j는 1 이상 N 이하의 정수로 한다).로 표시한다. 그리고 부호화 후에 얻어지는 패리티를 Pi, k(k는 N+1 이상 K 이하의 정수로 한다).로 표시한다. 그리고 제 i 번째 블록의 LDPC부호의 부호어의 벡터를 u=(X1, X2, X3, …, XK-2, XK-1, XK, PK+1, PK+2, PK+3, …, PN-2, PN-1, PN)T로 하며, 이 LDPC부호의 패리티 검사행렬을 H로 한다. 그러면, Hu=0(또, 여기에서의 「Hu=0의 0(제로)」은 모든 요소가 0의 벡터인 것을 의미한다)이 성립한다.Information on the i-th block, which is an input for performing LDPC encoding, is expressed as Xi, j (i is an integer, and j is an integer of 1 or more and N or less). Then, the parity obtained after encoding is expressed as Pi, k (k is an integer greater than or equal to N+1 and less than or equal to K). And u=(X 1 , X 2 , X 3 , …, X K-2 , X K-1 , X K , P K+1 , P K+2 , P K+3 , ..., P N-2 , P N-1 , P N ) T , and the parity check matrix of this LDPC code is H. Then, Hu=0 (in addition, "0 (zero) of Hu=0" here means that all elements are a vector of 0).

이때, 패리티 검사행렬 H는 도 61과 같이 표시된다. 도 61에 나타내고 있는 것과 같이, 패리티 검사행렬 H에 있어서 행 수는 N-K(제 1 행에서 제 N-K 행까지 존재한다), 열 수는 N(제 1 열에서 제 N 열까지 존재한다)이 된다. 그리고 정보에 관련하는 부분행렬(61-1)(Hcx)의 행 수는 N-K(제 1 행에서 제 N-K 행까지 존재한다)가 되고, 열 수는 K(제 1 열에서 제 K 열까지 존재한다)가 된다. 또, 패리티에 관련하는 부분행렬(61-2)(Hcp)의 행 수는 N-K(제 1 행에서 제 N-K 행까지 존재한다)가 되고, 열 수는 N-K(제 1 열에서 제N-K열까지 존재한다)가 된다. 그러면, 패리티 검사행렬 H=[Hcx Hcp]로 표시되게 된다.At this time, the parity check matrix H is displayed as shown in FIG. 61 . As shown in Fig. 61, in the parity check matrix H, the number of rows is N-K (exists from the first row to the N-Kth row), and the number of columns is N (exists from the first column to the Nth column). And the number of rows of the submatrix 61-1 (Hcx) related to information becomes N-K (exists from the 1st row to the N-Kth row), and the number of columns is K (exists from the 1st column to the Kth column) ) becomes In addition, the number of rows of the submatrix 61-2 (Hcp) related to parity is N-K (exists from the first row to the N-Kth row), and the number of columns is N-K (there exists from the first column to the N-Kth column) do) becomes Then, the parity check matrix H = [Hcx Hcp] is expressed.

도 62는 본 실시형태에서 예로 들고 있는 아큐뮤레이트 구조를 가지는 LDPC부호의 패리티 검사행렬 H에서의 패리티에 관련하는 부분행렬 Hcp의 구성을 나타내고 있다. 도 62에 나타내는 것과 같이, 패리티에 관련하는 부분행렬 Hcp의 i행 j열의 요소를 Hcp, comp[i][j](i 및 j는 1 이상 N-K 이하의 정수(i, j=1, 2, 3, …, N-K-1, N-K))로 나타내는 것으로 하면 이하가 성립한다.62 shows the configuration of a sub-matrix Hcp related to parity in the parity check matrix H of an LDPC code having an accumulate structure exemplified in the present embodiment. As shown in FIG. 62, the elements of the i row and j column of the submatrix Hcp related to parity are H cp , comp [i][j] (i and j are integers 1 or more and NK or less (i, j = 1, 2) , 3, ..., NK-1, NK))), the following holds true.

Figure 112022067201756-pat00355
Figure 112022067201756-pat00355

Figure 112022067201756-pat00356
Figure 112022067201756-pat00356

도 63은 부호화부(502LA)에서 실행되는 LDPC부호화처리의 플로차트이다.63 is a flowchart of the LDPC encoding process executed by the encoding unit 502LA.

먼저, 부호화부(502LA)는 LDPC부호의 부호어 중 정보부분에 관련하는 연산을 실행한다. 예로 패리티 검사행렬 H의 j(단, j는 1 이상 N-K이하의 정수로 한다). 행째를 예에서 설명한다.First, the encoding unit 502LA executes an operation related to the information part of the codeword of the LDPC code. For example, j of the parity check matrix H (however, j is an integer greater than or equal to 1 and less than or equal to N-K). The row is explained with an example.

패리티 검사행렬 H의 정보에 관련하는 부분행렬(61-1)(Hcx)의 j행째의 벡터와 제 i 번째 블록의 정보를 Xi, j를 이용하여 연산을 실행해서 중간값 Yi, j를 얻는다(S6301).The j-th vector of the sub-matrix 61-1 (Hcx) related to the information of the parity check matrix H and the information of the i-th block are calculated using Xi, j to obtain an intermediate value Yi, j ( S6301).

다음에, 부호화부(502LA)는 패리티에 관련하는 부분행렬(61-2)(Hcp)가 아큐뮤레이트 구조를 이루고 있으므로 이하의 연산을 실행해서 패리티를 얻는다.Next, the encoding unit 502LA obtains parity by executing the following operation since the submatrices 61-2 (Hcp) related to parity have an accumulate structure.

Pi, N+j = Yi, j EXOR Pi, N+j-1 P i, N+j = Y i, j EXOR P i, N+j-1

(EXOR는 2를 법으로 하는 가산이다). 단, j가 1일 때 이하의 연산을 실행하게 된다.(EXOR is an addition made by law). However, when j is 1, the following operations are executed.

Pi, N+1 = Yi, j EXOR 0P i, N+1 = Y i, j EXOR 0

도 64는 상기 아큐뮤레이트 처리를 실현하는 구성의 예이다. 도 64에 있어서 64-1은 배타적 논리합, 64-2는 레지스터이다, 또, 레지스터 64-2의 초기치는 「0(제로)」가 된다.Fig. 64 is an example of a configuration for realizing the accumulate processing. In Fig. 64, 64-1 is an exclusive-OR, 64-2 is a register, and the initial value of the register 64-2 is &quot;0 (zero)&quot;.

<비트길이 조정부(6001)><Bit length adjustment unit (6001)>

비트길이 조정부(6001)는 실시형태 1의 비트길이 조정부와 마찬가지로 N비트의 부호어(블록길이(부호길이))인 제 1 비트 열(503)을 입력하고 비트길이 조정을 실행해서 제 2 비트 열(6003)을 출력한다.The bit length adjustment unit 6001 inputs a first bit string 503 that is an N-bit codeword (block length (sign length)) and performs bit length adjustment, similarly to the bit length adjustment unit of the first embodiment, and performs a bit length adjustment to the second bit string. (6003) is output.

특징적인 점은 부호화처리에 의해 얻어진(제 i 번째 블록의) N비트의 부호어 중 소정의 부분의 비트 값을 부분적으로 1 이상 반복해서(repetition) 이용하는 것이다.A characteristic feature is that the bit value of a predetermined part of the N-bit codeword (of the i-th block) obtained by the encoding process is partially used repeatedly by one or more.

도 65는 본 실시형태의 비트길이 조정처리의 플로차트이다.Fig. 65 is a flowchart of bit length adjustment processing of the present embodiment.

비트길이 조정처리는 실시형태 1의 도 58의 스텝 S5807이 기동되는 것과 대응한 조건으로 기동된다.The bit length adjustment processing is started under the conditions corresponding to those in which step S5807 in Fig. 58 of the first embodiment is activated.

도 58과 마찬가지로 어느 비트의 조정이 필요한가를 결정한다(스텝 S6501). 이 처리는 실시형태 1의 도 59의 스텝 S5901에 대응하는 스텝이다.58, it is determined which bit needs to be adjusted (step S6501). This processing is a step corresponding to step S5901 in FIG. 59 of the first embodiment.

다음에, 제어부는 비트길이 조정부(6001)에 N비트의 부호어 중 소정의 부분의 비트 값을 반복함으로써 조정용 비트 열(여기에서는 「조정비트 열」이라고 부른다)을 생성하도록 지시한다(S6503)Next, the control unit instructs the bit length adjustment unit 6001 to generate an adjustment bit string (herein referred to as an "adjustment bit string") by repeating the bit value of a predetermined part of the N-bit codeword (S6503)

이하에서는 도 66, 도 67, 도 68을 이용해서 「조정비트 열」의 생성방법의 예를 설명한다.Hereinafter, an example of a method of generating an "adjustment bit string" will be described with reference to FIGS. 66, 67, and 68. FIG.

앞에서 설명한 것과 같이, 제 i 번째 블록의 LDPC부호의 부호어의 벡터를 u=(X1, X2, X3, …, XK-2, XK-1, XK, PK+1, PK+2, PK+3, …, PN-2, PN-1, PN)T가 된다.As described above, the vector of the codeword of the LDPC code of the i-th block is u=(X 1 , X 2 , X 3 , …, X K-2 , X K-1 , X K , P K+1 , P K+2 , P K+3 , ..., P N-2 , P N-1 , P N ) T becomes.

<도 66 (예 1)에 의한 「조정비트 열」의 생성방법><Generation method of “adjustment bit string” according to FIG. 66 (Example 1)>

도 66 (예 1)에서는 먼저 제 i 번째 블록의 LDPC부호의 부호어의 벡터를 u=(X1, X2, X3, …, XK-2, XK-1, XK, PK+1, PK+2, PK+3, …, PN-2, PN-1, PN)T(66-1)의 정보비트 중 Xa의 비트를 추출한다. 그리고 Xa를 반복해서 Xa를 복수 개(복수 비트) 생성하여 이것을 「조정비트 열」(66-2)로 하고, 「조정비트 열」(66-2)을 제 i 번째 블록의 LDPC부호의 부호어에 부가한다(도 66의 66-1 및 66-2가 된다). 따라서, 도 60의 비트길이 조정부(6001)에 있어서 도 60의 비트길이 조정부(6001)의 입력인 제 1 비트 열(503)이 제 i 번째 블록의 LDPC부호의 부호어이며, 도 60의 비트길이 조정부(6001)의 출력인 제 2 비트 열(6003)이 제 i 번째 블록의 LDPC부호의 부호어(66-1) 및 「조정비트 열」(66-2)이 된다.In FIG. 66 (Example 1), first, the vector of the codeword of the LDPC code of the i-th block is u=(X 1 , X 2 , X 3 , ..., X K-2 , X K-1 , X K , P K+1 , P K+ 2, P K+3 , …, P N-2 , P N-1 , P N ) Extract the bit of X a among the information bits of T (66-1). Then, by repeating X a to generate a plurality (plural bits) of X a , this is referred to as an "adjustment bit string" (66-2), and the "adjustment bit string" (66-2) of the LDPC code of the i-th block It is added to the codeword (it becomes 66-1 and 66-2 in FIG. 66). Accordingly, in the bit length adjusting unit 6001 of FIG. 60, the first bit string 503 that is the input of the bit length adjusting unit 6001 of FIG. 60 is the codeword of the LDPC code of the i-th block, and the bit length of FIG. The second bit string 6003 that is the output of the adjustment unit 6001 becomes the codeword 66-1 and the "adjustment bit string" 66-2 of the LDPC code of the i-th block.

또, 도 66 (예 1)에 있어서 「조정비트 열」을 가장 후미에 삽입(부가)하고 있으나, 이에 한정되는 것은 아니며, 제 i 번째 블록의 LDPC부호의 부호어의 어느 위치에 삽입해도 좋다. 또, 「조정비트 열」로부터 1비트 이상으로 구성하는 블록을 복수 개 생성하고, 각 블록을 제 i 번째 블록의 LDPC부호의 부호어의 어느 한 위치에 삽입하는 구성으로 해도 좋다.In addition, although the "adjustment bit string" is inserted (added) at the very end in Fig. 66 (Example 1), the present invention is not limited thereto, and it may be inserted at any position in the codeword of the LDPC code of the i-th block. Moreover, it is good also as a structure in which a plurality of blocks composed of 1 bit or more are generated from the "adjustment bit string", and each block is inserted at any one position of the codeword of the LDPC code of the i-th block.

<도 66 (예 2)에 의한 「조정비트 열」의 생성방법><Generation method of "adjustment bit string" according to FIG. 66 (Example 2)>

도 66 (예 2)에서는 먼저 제 i 번째 블록의 LDPC부호의 부호어의 벡터를 u=(X1, X2, X3, …, XK-2, XK-1, XK, PK+1, PK+2, PK+3, …, PN-2, PN-1, PN)T(66-3)의 패리티 비트 중 Pb의 비트를 추출한다. 그리고 Pb를 반복해서 Pb를 복수 개(복수 비트) 생성하여 이것을 「조정비트 열」(66-2)로 하고, 「조정비트 열」(66-4)을 제 i 번째 블록의 LDPC부호의 부호어에 부가한다(도 66의 66-3 및 66-4가 된다). 따라서, 도 60의 비트길이 조정부(6001)에 있어서 도 60의 비트길이 조정부(6001)의 입력인 제 1 비트 열(503)이 제 i 번째 블록의 LDPC부호의 부호어이며, 도 60의 비트길이 조정부(6001)의 출력인 제 2 비트 열(6003)이 제 i 번째 블록의 LDPC부호의 부호어( 66-3) 및 「조정비트 열」(66-4)이 된다.In FIG. 66 (Example 2), first, the vector of the codeword of the LDPC code of the i-th block is u=(X 1 , X 2 , X 3 , ..., X K-2 , X K-1 , X K , P K+1 , P K+2 , P K+3 , ..., P N-2 , P N-1 , P N ) Extract the bit of P b among the parity bits of T (66-3). Then, P b is repeatedly generated to generate a plurality (plural bits) of P b , which is referred to as an “adjustment bit string” (66-2), and the “adjustment bit string” (66-4) of the LDPC code of the i-th block. It is added to the codeword (it becomes 66-3 and 66-4 in FIG. 66). Accordingly, in the bit length adjusting unit 6001 of FIG. 60, the first bit string 503 that is the input of the bit length adjusting unit 6001 of FIG. 60 is the codeword of the LDPC code of the i-th block, and the bit length of FIG. The second bit string 6003 that is the output of the adjustment unit 6001 becomes the codeword 66-3 and the "adjustment bit string" 66-4 of the LDPC code of the i-th block.

또, 도 66 (예 2)에 있어서 「조정비트 열」을 가장 후미에 삽입(부가)하고 있으나, 이에 한정되는 것은 아니며, 제 i 번째 블록의 LDPC부호의 부호어의 어느 위치에 삽입해도 좋다. 또, 「조정비트 열」로부터 1비트 이상으로 구성하는 블록을 복수 개 생성하고, 각 블록을 제 i 번째 블록의 LDPC부호의 부호어의 어느 한 위치에 삽입하는 구성으로 해도 좋다.In addition, although the "adjustment bit string" is inserted (added) at the very end in Fig. 66 (Example 2), the present invention is not limited thereto, and it may be inserted at any position in the codeword of the LDPC code of the i-th block. Moreover, it is good also as a structure in which a plurality of blocks composed of 1 bit or more are generated from the "adjustment bit string", and each block is inserted at any one position of the codeword of the LDPC code of the i-th block.

<도 67에 의한 「조정비트 열」의 생성방법><A method of generating an “adjustment bit string” according to FIG. 67>

도 67에서는 먼저 제 i 번째 블록의 LDPC부호의 부호어의 벡터를 u=(X1, X2, X3, …, XK-2, XK-1, XK, PK+1, PK+2, PK+3, …, PN-2, PN-1, PN)T(67-1)에서 M비트를 선택한다. 예를 들어 선택한 비트에 Xa 및 Pb를 포함하여 선택한 M비트의 각 비트를 1회 카피한다. 이때, M비트로 구성되는 벡터 M을 m=[Xa, Pb, …]로 표시하는 것으로 한다. 그리고 벡터 m=[Xa, Pb, …]를 「조정비트 열」(67-2)로 하여, 「조정비트 열」(67-2)을 제 i 번째 블록의 LDPC부호의 부호어에 부가한다(도 67의 67-1 및 67-2가 된다). 따라서, 도 60의 비트길이 조정부(6001)에 있어서 도 60의 비트길이 조정부(6001)의 입력인 제 1 비트 열(503)이 제 i 번째 블록의 LDPC부호의 부호어이며, 도 60의 비트길이 조정부(6001)의 출력인 제 2 비트 열(6003)이 제 i 번째 블록의 LDPC부호의 부호어(67-1) 및 「조정비트 열」(67-2)이 된다.In FIG. 67, first, the vector of the codeword of the LDPC code of the i-th block is u=(X 1 , X 2 , X 3 , ..., X K-2 , X K-1 , X K , P K+1 , P K+2 , P K+3 , …, P N-2 , P N-1 , P N ) Select M bit from T (67-1). For example, each bit of the selected M bits including X a and P b is copied once. In this case, the vector M composed of M bits is set to m = [Xa, Pb, ... ] is indicated. And the vector m=[X a , P b , … ] as "adjustment bit string" 67-2, and "adjustment bit string" 67-2 is added to the codeword of the LDPC code of the i-th block (67-1 and 67-2 in Fig. 67) becomes). Accordingly, in the bit length adjusting unit 6001 of FIG. 60, the first bit string 503 that is the input of the bit length adjusting unit 6001 of FIG. 60 is the codeword of the LDPC code of the i-th block, and the bit length of FIG. The second bit string 6003 that is the output of the adjustment unit 6001 becomes the codeword 67-1 and the "adjustment bit string" 67-2 of the LDPC code of the i-th block.

또, 도 67에 있어서 「조정비트 열」을 가장 후미에 삽입(부가)하고 있으나, 이에 한정되는 것은 아니며, 제 i 번째 블록의 LDPC부호의 부호어의 어느 위치에 삽입해도 좋다. 또, 「조정비트 열」로부터 1비트 이상으로 구성하는 블록을 복수 개 생성하고, 각 블록을 제 i 번째 블록의 LDPC부호의 부호어의 어느 한 위치에 삽입하는 구성으로 해도 좋다.In addition, although the "adjustment bit string" is inserted (added) at the very end in FIG. 67, the present invention is not limited thereto, and may be inserted at any position in the codeword of the LDPC code of the i-th block. Moreover, it is good also as a structure in which a plurality of blocks composed of 1 bit or more are generated from the "adjustment bit string", and each block is inserted at any one position of the codeword of the LDPC code of the i-th block.

또, 「조정비트 열」은 정보비트만으로부터 생성해도 좋고, 패리티 비트만으로부터 생성해도 좋으며, 정보비트와 패리티 비트 양자를 이용해서 생성해도 좋다.In addition, the "adjustment bit string" may be generated from only the information bits, from only the parity bits, or may be generated using both the information bits and the parity bits.

<도 68에 의한 「조정비트 열」의 생성방법><A method of generating an “adjustment bit string” according to FIG. 68>

도 68에서는 먼저 제 i 번째 블록의 LDPC부호의 부호어의 벡터를 u=(X1, X2, X3, …, XK-2, XK-1, XK, PK+1, PK+2, PK+3, …, PN-2, PN-1, PN)T(68-1)에서 M비트를 선택한다. 예를 들어 선택한 비트에 Xa 및 Pb를 포함하여 선택한 M비트의 각 비트를 1회 카피한다. 이때, M비트로 구성되는 벡터 M을 m=[Xa, Pb, …]로 표시하는 것으로 한다.In FIG. 68, first, the vector of the codeword of the LDPC code of the i-th block is u=(X 1 , X 2 , X 3 , ..., X K-2 , X K-1 , X K , P K+1 , P K+2 , P K+3 , …, P N-2 , P N-1 , P N ) Select M bit from T (68-1). For example, each bit of the selected M bits including X a and P b is copied once. In this case, the vector M composed of M bits is m=[X a , P b , … ] is indicated.

M비트로 구성되는 벡터 m=[Xa, Pb, …]의 각 비트를 최저한 1회 카피하며, Γ비트로 구성되는 벡터 γ를 γ=[Xa, Xa, Pb, …]로 표시하는 것으로 한다(M<Γ가 된다). 그리고 벡터 γ=[Xa, Xa, Pb, …]를 「조정비트 열」(68-2)로 하여, 「조정비트 열」(68-2)을 제 i 번째 블록의 LDPC부호의 부호어에 부가한다(도 68의 68-1 및 68-2가 된다).vector of M bits m=[X a , P b , … ] is copied at least once, and the vector γ composed of Γ bits is converted to γ=[X a , X a , P b , … ] (it becomes M<Γ). and the vector γ=[X a , X a , P b , … ] as "adjustment bit string" 68-2, and "adjustment bit string" 68-2 is added to the codeword of the LDPC code of the i-th block (68-1 and 68-2 in Fig. 68) becomes).

따라서, 도 60의 비트길이 조정부(6001)에 있어서 도 60의 비트길이 조정부(6001)의 입력인 제 1 비트 열(503)이 제 i 번째 블록의 LDPC부호의 부호어이며, 도 60의 비트길이 조정부(6001)의 출력인 제 2 비트 열(6003)이 제 i 번째 블록의 LDPC부호의 부호어(68-1) 및 「조정비트 열」(68-2)이 된다.Accordingly, in the bit length adjusting unit 6001 of FIG. 60, the first bit string 503 that is the input of the bit length adjusting unit 6001 of FIG. 60 is the codeword of the LDPC code of the i-th block, and the bit length of FIG. The second bit string 6003 that is the output of the adjustment unit 6001 becomes the codeword 68-1 and the "adjustment bit string" 68-2 of the LDPC code of the i-th block.

또, 도 68에 있어서 「조정비트 열」을 가장 후미에 삽입(부가)하고 있으나, 이에 한정되는 것은 아니며, 제 i 번째 블록의 LDPC부호의 부호어의 어느 위치에 삽입해도 좋다. 또, 「조정비트 열」로부터 1비트 이상으로 구성하는 블록을 복수 개 생성해서, 각 블록을 제 i 번째 블록의 LDPC부호의 부호어의 어느 한 위치에 삽입하는 구성으로 해도 좋다.In addition, although the "adjustment bit string" is inserted (added) at the very end in Fig. 68, the present invention is not limited thereto, and it may be inserted at any position in the codeword of the LDPC code of the i-th block. Moreover, it is good also as a structure which generate|occur|produces a plurality of blocks comprising one bit or more from the "adjustment bit string" and inserts each block at any one position of the codeword of the LDPC code of the i-th block.

또, 「조정비트 열」은 정보비트만으로부터 생성해도 좋고, 패리티 비트만으로부터 생성해도 좋으며, 정보비트와 패리티 비트 양자를 이용해서 생성해도 좋다.In addition, the "adjustment bit string" may be generated from only the information bits, from only the parity bits, or may be generated using both the information bits and the parity bits.

<비트길이 조정부(6001)가 생성하는 「조정비트 열」의 수에 대해><About the number of "adjustment bit strings" generated by the bit length adjustment unit 6001>

비트길이 조정부(6001)가 생성하는 「조정비트 열」의 수는 실시형태 1 등에서 기재한 내용과 같이 결정할 수 있다. 이 점에 대해 도 60을 이용하여 설명한다.The number of "adjustment bit strings" generated by the bit length adjusting unit 6001 can be determined as described in Embodiment 1 or the like. This point will be described with reference to FIG. 60 .

도 60에 있어서 제 1 복소신호 s1(s1(t) 또는 s1(f) 또는 s1(t, f)(t는 시간, f는 주파수))는 어느 변조방식, 예를 들어 BPSK, QPSK, 16QAM, 64QAM, 256QAM 등의 매핑에 의거한 동상성분 I, 직교성분 Q로 표현할 수 있는 베이스밴드신호이다. 마찬가지로 제 2 복소신호 s2(s2(t) 또는 s2(f) 또는 s2(t, f))도 어느 변조방식, 예를 들어 BPSK, QPSK, 16QAM, 64QAM, 256QAM 등의 매핑에 의거한 동상성분 I, 직교성분 Q로 표현할 수 있는 베이스밴드신호이다.In FIG. 60, the first complex signal s1 (s1(t) or s1(f) or s1(t, f) (t is time, f is frequency)) is a modulation scheme, for example, BPSK, QPSK, 16QAM, It is a baseband signal that can be expressed as in-phase component I and quadrature component Q based on mapping such as 64QAM and 256QAM. Similarly, the second complex signal s2 (s2(t) or s2(f) or s2(t, f)) also has an in-phase component I based on any modulation scheme, for example, mapping of BPSK, QPSK, 16QAM, 64QAM, 256QAM, etc. , is a baseband signal that can be expressed as a quadrature component Q.

매핑부(504)는 제 2 비트 열을 입력으로 한다. 그리고 매핑부(504)는 (X+Y)비트 열을 입력으로 한다. 매핑부(504)는 (X+Y)비트 열 중 제 1 비트 수 X를 이용하여, 제 1 변조방식의 매핑에 의거해서 제 1 복소신호 s1을 생성한다. 마찬가지로 매핑부(504)는 (X+Y)비트 열 중 제 2 비트 수 Y를 이용하여 제 2 변조방식의 매핑에 의거해서 제 2 복소신호 s2를 생성한다. 부호화부(502)는 K비트의 정보 비트 열로부터 (오류정정부호의) 부호화를 실행하여 N비트의 부호어인 제 1 비트 열(503)을 출력한다.The mapping unit 504 receives the second bit string as an input. Then, the mapping unit 504 receives a (X+Y) bit string as an input. The mapping unit 504 generates a first complex signal s1 based on the mapping of the first modulation method by using the first number of bits X in the (X+Y) bit string. Similarly, the mapping unit 504 generates a second complex signal s2 based on the mapping of the second modulation method by using the second number of bits Y in the (X+Y) bit string. The encoding unit 502 performs encoding (of an error correction code) from the K-bit information bit string, and outputs a first bit string 503 that is an N-bit codeword.

그런데, 비트 수 X+Y의 값에 따라서는 부호화부의 출력인 부호어 길이(N비트)가 2개의 복소신호 s1과 s2를 생성하기 위한 비트 수 (X+Y)비트의 배수가 되지 않는 경우가 존재한다.However, depending on the value of the number of bits X+Y, there are cases in which the codeword length (N bits) output from the encoding unit does not become a multiple of the number of bits (X+Y) bits for generating the two complex signals s1 and s2.

예를 들어 부호어 길이 N이 64800비트, 변조방식으로 64QAM을 이용하고, X=6으로 하며, 또, 변조방식으로 256QAM을 이용하고, Y=8로 하며, X+Y=14인 경우를 생각한다. 또, 예를 들어 부호어 길이 N이 16200비트, 변조방식으로 256QAM을 이용하며, X=8로 하고, 또, 변조방식으로 256QAM을 이용하며, Y=8로 하고, X+Y=16인 경우를 생각한다.For example, consider a case where the codeword length N is 64800 bits, 64QAM is used as the modulation method, X=6, and 256QAM is used as the modulation method, Y=8, and X+Y=14. Also, for example, consider the case where the codeword length N is 16200 bits, 256QAM is used as the modulation method, X = 8, and 256QAM is used as the modulation method, Y = 8, and X + Y = 16. do.

어느 경우도 「부호화부의 출력인 부호어 길이(N비트)가 2개의 복소신호 s1과 s2를 생성하기 위한 비트 수 (X+Y)비트의 배수가 되지 않는다」가 된다.In either case, "the length of the codeword output from the encoding unit (N bits) does not become a multiple of the number of bits (X + Y) bits for generating the two complex signals s1 and s2".

그래서, 본 실시형태에서는 부호화부가 출력하는 부호어의 길이(N비트)가 임의의 길이라도 매핑부가 비트 수를 남기기지 않고 처리를 실행하기 위한 조정을 비트길이 조정부(6001)가 실행하게 된다.Therefore, in the present embodiment, the bit length adjusting unit 6001 performs adjustment so that the mapping unit executes processing without leaving the number of bits even if the length (N bits) of the codeword output by the encoding unit is any length.

보충으로, 부호화부의 출력인 부호어 길이(N비트)가 2개의 복소신호 s1과 s2를 생성하기 위한 비트 수 (X+Y)비트의 배수가 되는 경우의 이점에 대해 설명한다.Supplementally, an advantage will be described in the case where the codeword length (N bits), which is the output of the encoding unit, is a multiple of the number of bits (X+Y) bits for generating the two complex signals s1 and s2.

송신장치가 부호화에 이용하는 부호어 길이 N비트의 오류정정부호의 하나의 블록을 효율 좋게 전송하는 방법에 대해 생각한다. 이때, 동일주파수, 동일시간에 송신되는 제 1 복소신호 s1 및 제 2 복소신호 s2에 의해 송신할 수 있는 비트 수 (X+Y)에 있어서 비트 수 (X+Y)가 복수의 블록의 비트로 구성되어 있지 않은 쪽이 송신장치 및/또는 수신장치의 메모리를 삭감할 수 있을 가능성이 크다.A method of efficiently transmitting one block of an error correction code having a codeword length of N bits that a transmitter uses for encoding is considered. At this time, in the number of bits (X+Y) that can be transmitted by the first complex signal s1 and the second complex signal s2 transmitted at the same frequency and the same time, the number of bits (X+Y) does not consist of bits of a plurality of blocks It is highly likely that the memory of this transmitter and/or receiver can be reduced.

예를 들어 (제 1 복소신호 s1의 변조방식, 제 2 복소신호 s2의 변조방식)=(16QAM, 16QAM) 때, 동일주파수, 동일시간에 송신되는 제 1 복소신호 s1 및 제 2 복소신호 s2에 의해 송신할 수 있는 비트 수 (X+Y)는 8 비트이며, 이 8 비트는 복수의 (오류정정부호의)블록의 데이터를 포함하지 않는 편이 좋다. 즉, 송신장치가 선택한 변조방식에 있어서 동일주파수, 동일시간에 송신되는 제 1 복소신호 s1 및 제 2 복소신호 s2에 의해 송신할 수 있는 비트 수 (X+Y)는 복수의 (오류정정부호의)블록의 데이터를 포함하지 않는 편이 좋다.For example, when (modulation method of the first complex signal s1, the modulation method of the second complex signal s2) = (16QAM, 16QAM), the first complex signal s1 and the second complex signal s2 transmitted at the same frequency and time The number of bits (X+Y) that can be transmitted by means of 8 bits is 8 bits, and it is better not to include data of a plurality of blocks (of the error correction code). That is, in the modulation method selected by the transmitter, the number of bits (X+Y) that can be transmitted by the first complex signal s1 and the second complex signal s2 transmitted at the same frequency and at the same time is equal to the number of blocks (of the error correction code) It is better not to include the data of

따라서, 「부호화부의 출력인 부호어 길이(N비트)가 2개의 복소신호 s1과 s2를 생성하기 위한 비트 수 (X+Y)비트의 배수가 된다」가 좋다.Therefore, it is preferable that "the length of the codeword (N bits) output from the encoding unit is a multiple of the number of bits (X+Y) bits for generating the two complex signals s1 and s2".

그런데, 송신장치에 있어서 제 1 복소신호 s1의 변조방식 및 제 2 복소신호 s2의 변조방식 모두 복수의 변조방식의 전환이 가능할 가능성이 크다. 따라서, 비트 수 (X+Y)는 복수의 값을 취할 가능성이 커진다.However, in the transmitter, it is highly likely that the modulation method of the first complex signal s1 and the modulation method of the second complex signal s2 can be switched between a plurality of modulation methods. Therefore, the possibility that the number of bits (X+Y) takes a plurality of values increases.

이때, 비트 수 (X+Y)가 취할 수 있는 모든 값에 있어서 「부호화부의 출력인 부호어 길이(N비트)가 2개의 복소신호 s1과 s2를 생성하기 위한 비트 수 (X+Y)비트의 배수가 된다」를 만족한다고는 할 수 없다.At this time, in all possible values of the number of bits (X + Y), "the codeword length (N bits) that is the output of the encoding unit is a multiple of the number of bits (X + Y) bits for generating the two complex signals s1 and s2" cannot be said to be satisfied with

따라서, 이하의 실시형태에서 설명하는 처리방법이 필요하다.Therefore, there is a need for a processing method described in the following embodiments.

매핑부(504)는 제어신호(512)에 따라서 복소신호 s1(t)의 생성에 이용하는 변조방식인 제 1 변조방식과 복소신호 s2(t)의 생성에 이용하는 변조방식인 제 2 변조방식을 선택한다. 입력된 제 2 비트 열(6003) 중 제 1 복소신호 s1을 생성하기 위한 제 1 비트 수 X와 제 2 복소신호 s2를 생성하기 위한 제 2 비트 수 Y로부터 얻어지는 비트 수 (X+Y)비트 열을 이용하여 제 1 복소신호 s1(t)와 제 2 복소신호 s2(t)를 생성한다.The mapping unit 504 selects a first modulation method that is a modulation method used to generate the complex signal s1(t) and a second modulation method that is a modulation method used to generate the complex signal s2(t) according to the control signal 512 . do. The number of bits (X+Y) obtained from the first number of bits X for generating the first complex signal s1 and the second number of bits Y for generating the second complex signal s2 among the input second bit string 6003 is used. Thus, a first complex signal s1(t) and a second complex signal s2(t) are generated.

비트길이 조정부(6001)는 제 1 비트 열(503)을 입력하고, 제 1 비트 열(503)의 비트길이(여기에서는 오류정정부호의 부호어(블록)의 부호어 길이(블록길이(부호길이)))에 대해 비트길이의 조정을 실행하여 제 2 비트 열(5703)을 생성한다.The bit length adjusting unit 6001 inputs the first bit string 503, and the bit length of the first bit string 503 (here, the codeword length of the codeword (block) of the error correction code (block length (code length)) ))), to generate a second bit string 5703 by adjusting the bit length.

도 58은 본 실시형태의 변조처리방법에서의 비트길이 조정처리를 나타내는 도면이다.58 is a diagram showing bit length adjustment processing in the modulation processing method of the present embodiment.

도시하지 않는 제어부는 제 1 복소신호 s1을 생성하기 위한 제 1 비트 수 X와 제 2 복소신호 s2를 생성하기 위한 제 2 비트 수 Y로부터 얻어지는 비트 수 (X+Y)를 취득한다(스텝 S5801)A control unit (not shown) obtains the number of bits (X+Y) obtained from the first number of bits X for generating the first complex signal s1 and the second number of bits Y for generating the second complex signal s2 (step S5801)

다음에, 제어부는 오류정정부호의 부호어(블록)의 부호어 길이(블록길이(부호길이))에 대해 비트길이 조정을 실행하는가 여부를 판정한다(S5803). 판정의 조건으로 제어신호로부터 얻어진 오류정정부호의 부호어 길이(블록길이(부호길이)) N비트가 X+Y의 값의 「배수가 아닌가/배수인가」를 이용할 수 있다. 또, X+Y의 값과 비트 수 N의 값의 대응테이블의 값에 의해 이 판정을 해도 좋다. 또, X+Y의 정보는 복소신호 s1(t)의 생성에 이용하는 변조방식인 제 1 변조방식과 복소신호 s2(t)의 생성에 이용하는 변조방식인 제 2 변조방식의 정보라도 좋다.Next, the control unit determines whether bit length adjustment is performed on the codeword length (block length (code length)) of the codeword (block) of the error correction code (S5803). As a condition for judgment, "is it a multiple/multiple" of the codeword length (block length (code length)) N bits of the error correction code obtained from the control signal is the value of X+Y. Moreover, you may make this determination based on the value of the correspondence table of the value of X+Y and the value of the number of bits N. Further, the information of X+Y may be information of the first modulation method used for generating the complex signal s1(t) and the second modulation method which is the modulation method used for generating the complex signal s2(t).

예를 들어 오류정정부호의 부호어 길이(블록길이(부호길이)) N이 64800비트이며, X+Y의 값이 16인 경우, 오류정정부호의 부호어 길이 N비트는 X+Y의 값의 배수이다. 제어부는 「비트길이 조정을 하지 않는다」고 판정한다(S5803의 결과가 NO).For example, if the codeword length (block length (code length)) N of the error correction code is 64800 bits and the value of X+Y is 16, the codeword length N bits of the error correction code is a multiple of the value of X+Y. The control unit determines that &quot;bit length adjustment is not performed&quot; (the result of S5803 is NO).

제어부는 비트길이 조정이 불필요하다라고 판정한 경우(S5803의 결과가 NO), 비트길이 조정부(5701)에 대해 입력한 제 1 비트 열(503)을 그대로 제 2 비트 열(5703)로서 출력하도록 설정한다(S5805). 즉, 앞에서 설명한 예에서는 비트길이 조정부(5701)에 있어서 오류정정부호의 64800비트의 부호어가 입력이며, 오류정정부호의 64800비트의 부호어가 출력이 된다. (비트길이 조정부(5701)는 입력한 비트 열(503)을 그대로 5703으로서 매핑부에 출력한다)When the control unit determines that the bit length adjustment is unnecessary (the result of S5803 is NO), the control unit sets the first bit string 503 input to the bit length adjustment unit 5701 to be output as the second bit string 5703 as it is. do (S5805). That is, in the example described above, the 64800-bit codeword of the error correction code is input to the bit length adjusting unit 5701 and the 64800-bit codeword of the error correction code is output. (The bit length adjustment unit 5701 outputs the input bit string 503 as it is as 5703 to the mapping unit)

그리고 오류정정부호의 부호어 길이(블록길이(부호길이)) N이 64800비트이며, X+Y의 값이 14인 경우, 오류정정부호의 부호어 길이 N비트는 X+Y의 값의 배수는 아니다. 이 경우, 제어부는 「비트길이를 조정한다」고 판정하게 된다(S5803의 결과가 YES).And when the codeword length (block length (code length)) N of the error correction code is 64800 bits and the value of X+Y is 14, the codeword length N bits of the error correction code is not a multiple of the value of X+Y. In this case, the control unit determines that &quot;adjust the bit length&quot; (the result of S5803 is YES).

제어부는 「비트길이를 조정한다」고 판정한 경우에는 비트길이 조정부(5701)에 입력한 제 1 비트 열(503)에 비트길이 조정처리를 실행하도록 설정한다(S5805). 즉, 앞에서 설명한 것과 같이, 본 실시형태에서의 비트길이 조정처리와 「조정비트 열」을 생성하고, 제 i 번째 블록의 LDPC부호의 부호어의 벡터에 「조정비트 열」을 부가하게 된다(예를 들어 도 66, 도 67, 도 68과 같다).When it is determined that "the bit length is adjusted", the control unit sets the bit length adjustment process to be performed on the first bit string 503 input to the bit length adjustment unit 5701 (S5805). That is, as described above, the bit length adjustment process and the "adjustment bit string" in this embodiment are generated, and the "adjustment bit string" is added to the vector of the codeword of the LDPC code of the i-th block (e.g. For example, as shown in FIGS. 66, 67, and 68).

따라서, 예를 들어 제 i 번째 블록의 LDPC부호의 부호어의 벡터의 부호어 길이(블록길이(부호길이)) N이 64800비트와 같이 고정인 경우, X+Y의 값, 즉, 제 1 변조방식과 제 2 변조방식의 세트가 바뀌는 경우(또는 제 1 변조방식과 제 2 변조방식의 세트의 설정 변경이 가능한 경우)에는 적절하게 「조정비트 열」의 비트 수를 변경하게 된다(또, X+Y의 값(1의 변조방식과 제 2 변조방식의 세트)에 따라서는 「조정비트 열」이 필요없는 경우도 있다).Therefore, for example, when the codeword length (block length (code length)) N of the codeword vector of the LDPC code of the i-th block is fixed as 64800 bits, the value of X+Y, that is, the first modulation method and When the set of the second modulation method is changed (or when it is possible to change the settings of the set of the first modulation method and the second modulation method), the number of bits in the "adjustment bit string" is appropriately changed (and the value of X+Y) (The "adjustment bit string" may not be necessary depending on the set of the modulation method 1 and the second modulation method).

그리고 하나의 중요한 점은 제 i 번째 블록의 LDPC부호의 부호어와 「조정비트 열」로 구성되는 제 2 비트 열(6003)의 비트 수가 설정된 제 1 변조방식과 제 2 변조방식의 세트에 의해 결정하는 비트 수 (X+Y)의 배수가 되어 있는 것이다.And one important point is that the number of bits of the second bit string 6003 composed of the codeword of the LDPC code of the i-th block and the “adjustment bit string” is determined by the set of the first modulation method and the second modulation method. It is a multiple of the number of bits (X+Y).

다음에, 특징적인 「조정비트 열」의 생성방법의 예에 대해 설명한다.Next, an example of a method for generating a characteristic &quot;adjustment bit string&quot;

도 69, 도 70은 비트길이 조정부가 생성하는 「조정비트 열」의 변형 예를 나타내고 있다. 도 69, 도 70의 503은 도 60의 비트길이 조정부(6001)의 입력이 되는 제 1 비트 열(503)이 된다. 도 69, 도 70의 6003은 비트길이 조정부가 출력하는 제 2 비트 열을 나타내고 있다. 또, 도 69, 도 70에서는 이해를 쉽게 하기 위해 제 2 비트 열(6003)은 제 1 비트 열(503)의 후에 「조정비트 열」이 부가되는 구성으로 하고 있다(단, 「조정비트 열」을 부가하는 위치는 이에 한정되는 것은 아니다).69 and 70 show modified examples of the "adjustment bit string" generated by the bit length adjusting unit. 503 of FIGS. 69 and 70 becomes the first bit string 503 that is input to the bit length adjusting unit 6001 of FIG. 60 . Reference numeral 6003 in FIGS. 69 and 70 indicates the second bit string output by the bit length adjusting unit. 69 and 70, for ease of understanding, the second bit string 6003 has a configuration in which an "adjustment bit string" is added after the first bit string 503 (however, the "adjustment bit string" The position of adding , is not limited thereto).

<범례><Legend>

개개의 4각 테두리는 제 1 비트 열(503) 혹은 제 2 비트 열(6003)의 비트의 개개를 나타내고 있다.Each square frame indicates individual bits of the first bit string 503 or the second bit string 6003 .

도면 중 「0」을 둘러싸는 4각 테두리는 값을 「0」으로 하는 비트를 나타낸다.In the figure, the square frame surrounding "0" represents a bit whose value is "0".

도면 중 「1」을 둘러싸는 4각 테두리는 값을 「1」로 하는 비트를 나타낸다.In the figure, the square frame surrounding "1" represents a bit whose value is "1".

도면 중 해칭된(사선의) 4각 테두리인 p_last는 「아큐뮤레이트 처리의 최종 출력 비트에 대응하는 위치의 비트에 대응하는 비트의 비트 값」이다. 즉, 앞에서 설명한 패리티 검사행렬에 있어서 패리티에 관련하는 부분행렬이 아큐뮤레이트 구조를 가지는 LDPC부호에서는 p_last는 제 i 번째 블록의 LDPC부호의 부호어의 벡터를 u=(X1, X2, X3, …, XK-2, XK-1, XK, PK+1, PK+2, PK+3, …, PN-2, PN-1, PN)T로 한 경우의 PN이 된다(p_last는 패리티 검사행렬에 있어서 패리티에 관련하는 부분행렬이 아큐뮤레이트 구조를 가지는 LDPC부호에 있어서 아큐뮤레이트 구조의 패리티에 관련하는 부분행렬의 최종열에 관련하는 비트가 된다).In the figure, p_last, which is a hatched (slanted) rectangular frame, is "a bit value of a bit corresponding to a bit at a position corresponding to the final output bit of the accumulate process". That is, in the LDPC code in which the parity-related submatrix in the parity check matrix described above has an accumulate structure, p_last represents the vector of the codeword of the LDPC code of the i-th block, u=(X 1 , X 2 , X 3 , ..., X K-2 , X K-1 , X K , P K+1 , P K+2 , P K+3 , ..., P N-2 , P N-1 , P N ) becomes P N in the case of T (p_last is a bit related to the last column of a submatrix related to parity of an accumulate structure in an LDPC code in which a submatrix related to parity in the parity check matrix has an accumulate structure).

흑색의 4각 테두리(connected)는 부호화부(502)가 도 63의 처리에 있어서 「p_last의 값의 도출에 이용한 어느 하나의 비트」이다.Black squares (connected) indicate "any bit used for deriving the value of p_last" by the encoding unit 502 in the process of FIG. 63 .

connected 비트의 하나가 스텝 S6303의 아큐뮤레이트 처리에서 p_last의 도출에 이용되는 마지막에서부터 2번째의 비트 p_2ndlast에 대응하는 비트의 비트 값이다. 즉, 앞에서 설명한 패리티 검사행렬에 있어서 패리티에 관련하는 부분행렬이 아큐뮤레이트 구조를 가지는 LDPC부호에서는 p_2ndlast는 제 i 번째 블록의 LDPC부호의 부호어의 벡터를 u=(X1, X2, X3, …, XK-2, XK-1, XK, PK+1, PK+2, PK+3, …, PN-2, PN-1, PN)T로 한 경우 connected 비트의 하나가 PN-1이 된다.One of the connected bits is the bit value of the bit corresponding to the second to last bit p_2ndlast used for derivation of p_last in the accumulate process of step S6303. That is, in the parity check matrix described above, in the LDPC code in which the parity-related submatrix has an accumulate structure, p_2ndlast represents the vector of the codeword of the LDPC code of the i-th block with u=(X 1 , X 2 , X 3 , …, X K-2 , X K-1 , X K , P K+1 , P K+2 , P K+3 , …, P N-2 , P N-1 , P N ) In the case of T , one of the connected bits is It becomes P N-1 .

또, 제 i 번째 블록의 LDPC부호의 부호어의 벡터를 u=(X1, X2, X3, …, XK-2, XK-1, XK, PK+1, PK+2, PK+3, …, PN-2, PN-1, PN)T로 하는 패리티에 관련하는 부분행렬이 아큐뮤레이트 구조를 가지는 LDPC부호의 패리티 검사행렬 H(N-K행 N열의 행렬)에 있어서 제 N-K 행을 구성하는 벡터를 hN-K로 한다. 이때, hN-K는 1행 N열의 벡터가 된다.In addition, the vector of the codeword of the LDPC code of the i-th block is u=(X 1 , X 2 , X 3 , ..., X K-2 , X K-1 , X K , P K+1 , P K+2 , P K+3 , ..., P N-2 , P N-1 , P N ) NKth in the parity check matrix H (matrix of NK rows and N columns) of the LDPC code in which the submatrix related to the parity of T has an accumulate structure Let the vectors constituting the row be h NK . At this time, h NK is a vector of 1 row and N column.

그리고 벡터 hN-K에 있어서 「1」이 되는 열을 g로 한다. 또, g는 1 이상 K 이하의 정수로 한다. 이때, connected 비트로 Xg도 후보가 된다.And let g be the column which becomes "1" in vector hNK . In addition, let g be an integer of 1 or more and K or less. At this time, as a connected bit, X g is also a candidate.

도면 중 any를 둘러싸는 4각 테두리는 「0」 「1」 중 어느 하나의 비트이다.In the figure, the quadrangular frame surrounding any is a bit of any one of "0" and "1".

또, PadNum으로 나타내는 화살표의 길이는 비트길이를(부족분을 보충하는 방법으로) 조정하는 경우의 조정비트 수이다.In addition, the length of the arrow indicated by PadNum is the number of adjustment bits in the case of adjusting the bit length (by making up for the shortfall).

이하, 예를 설명한다. 해칭된(사선의) p_last는 PN이 된다.Hereinafter, an example is demonstrated. The hatched (slanted) p_last becomes P N .

도 60의 비트길이 조정부(6001)는 이하의 변형 예 중 어느 하나의 「조정비트 열」을 생성한다(또, 「조정비트 열」의 배치방법에 대해서는 도 60에 한정되지 않음은 앞에서 설명한 것과 같다)The bit length adjusting unit 6001 of FIG. 60 generates an "adjustment bit string" of any one of the following modified examples (in addition, the arrangement method of the "adjustment bit string" is not limited to that of FIG. )

<도 69의 제 1 변형 예><The first modification of FIG. 69>

비트길이 조정부(6001)는 「조정비트 열」을 p_last의 값을 1 이상 반복함으로써 생성한다.The bit length adjusting unit 6001 generates an "adjusted bit string" by repeating the value of p_last by one or more.

<도 69의 제 2 변형 예><Second modification of FIG. 69>

비트길이 조정부(6001)는 「조정비트 열」의 일부를 p_last의 값을 1 이상 반복함으로써 생성한다. 또, 「any」에 대해서도 제 i 번째 블록의 LDPC부호의 부호어의 벡터를 u=(X1, X2, X3, …, XK-2, XK-1, XK, PK+1, PK+2, PK+3, …, PN-2, PN-1, PN)T중 어느 하나의 비트로부터 생성된다.The bit length adjusting unit 6001 generates a part of the "adjusted bit string" by repeating the value of p_last by one or more. Also for "any", the vector of the codeword of the LDPC code of the i-th block is u=(X 1 , X 2 , X 3 , ..., X K-2 , X K-1 , X K , P K+1 , P K+2 , P K+3 , ..., P N-2 , P N-1 , P N ) is generated from any one bit of T.

<도 69의 제 3 변형 예><Third modified example of FIG. 69>

비트길이 조정부(6001)는 「조정비트 열」의 일부를 p_last의 값을 1 이상 반복함으로써 생성한다. 또, 「조정비트 열」의 일부를 미리 결정된 비트로 구성한다.The bit length adjusting unit 6001 generates a part of the "adjusted bit string" by repeating the value of p_last by one or more. In addition, a part of the &quot;adjustment bit string&quot; is composed of predetermined bits.

<도 70의 제 4 변형 예><Fourth modification of FIG. 70>

비트길이 조정부(6001)는 「조정비트 열」을 connected 비트의 값을 1 이상 반복함으로써 생성한다.The bit length adjusting unit 6001 generates an "adjusted bit string" by repeating the value of the connected bit by one or more.

<도 70의 제 5 변형 예><Fifth modified example of FIG. 70>

비트길이 조정부(6001)는 「조정비트 열」의 일부를 connected 비트의 값을 1 이상 반복함으로써 생성한다. 또, 「any」에 대해서도 제 i 번째 블록의 LDPC부호의 부호어의 벡터를 u=(X1, X2, X3, …, XK-2, XK-1, XK, PK+1, PK+2, PK+3, …, PN-2, PN-1, PN)T 중 어느 하나의 비트로부터 생성한다.The bit length adjusting unit 6001 generates a part of the "adjusted bit string" by repeating the value of the connected bit by one or more. Also for "any", the vector of the codeword of the LDPC code of the i-th block is u=(X 1 , X 2 , X 3 , ..., X K-2 , X K-1 , X K , P K+1 , P K+2 , P K+3 , ..., P N-2 , P N-1 , P N ) It is generated from any one bit of T.

<도 70의 제 6 변형 예><Sixth modification of FIG. 70>

비트길이 조정부(6001)는 「조정비트 열」을 p_last의 값 및 connected 비트의 값으로부터 생성한다.The bit length adjusting unit 6001 generates an "adjustment bit string" from the value of p_last and the value of the connected bit.

<도 70의 제 7 변형 예><Seventh modification of FIG. 70>

비트길이 조정부(6001)는 「조정비트 열」의 일부를 p_last의 값 및 connected 비트의 값으로부터 생성한다. 또, 「any」에 대해서도 제 i 번째 블록의 LDPC부호의 부호어의 벡터를 u=(X1, X2, X3, …, XK-2, XK-1, XK, PK+1, PK+2, PK+3, …, PN-2, PN-1, PN)T 중 어느 하나의 비트로부터 생성된다.The bit length adjusting unit 6001 generates a part of the "adjusted bit string" from the value of p_last and the value of the connected bit. Also for "any", the vector of the codeword of the LDPC code of the i-th block is u=(X 1 , X 2 , X 3 , ..., X K-2 , X K-1 , X K , P K+1 , P K+2 , P K+3 , ..., P N-2 , P N-1 , P N ) is generated from any one bit of T.

<도 70의 제 8 변형 예><Eighth modification of FIG. 70>

비트길이 조정부(6001)는 「조정비트 열」의 일부를 p_last의 값 및 connected 비트의 값으로부터 생성한다. 또, 「조정비트 열」의 일부를 미리 결정된 비트로 구성한다.The bit length adjusting unit 6001 generates a part of the "adjusted bit string" from the value of p_last and the value of the connected bit. In addition, a part of the &quot;adjustment bit string&quot; is composed of predetermined bits.

<도 70의 제 9 변형 예><The ninth modification of FIG. 70>

비트길이 조정부(6001)는 「조정비트 열」의 일부를 connected 비트의 값으로부터 생성한다. 또, 「조정비트 열」의 일부를 미리 결정된 비트로 구성한다.The bit length adjusting unit 6001 generates a part of the "adjusted bit string" from the value of the connected bit. In addition, a part of the &quot;adjustment bit string&quot; is composed of predetermined bits.

<본 실시형태의 효과><Effect of this embodiment>

도 71은 본 실시형태에 관한 발명의 착안의 하나를 설명하는 도면이다.71 is a diagram for explaining one of the points of the invention according to the present embodiment.

도면의 상단은 도 69 및 도 70의 제 1 비트 열(제 i 번째 블록의 LDPC부호의 부호어)(503)을 다시 나타내는 도면이다.The upper part of the drawing is a diagram again illustrating the first bit string (codeword of the LDPC code of the i-th block) 503 of FIGS. 69 and 70 .

도면의 중단은 (스텝 S6303의) 아큐뮤레이트 처리를 수반하는 LDPC부호화처리에 의해 관념되는 관념상의 LDPC부호의 패리티 검사행렬 H이다.The middle part of the figure is the parity check matrix H of the conceptual LDPC code conceived by the LDPC encoding process accompanying the accumulate process (in step S6303).

도면 중 「1」은 관념상의 LDPC부호의 패리티 검사행렬에 있어서 태너 그래프(Tanner graph)를 그린 때 에지를 형성하게 된다. 스텝 S6303에서 설명한 것과 같이 p_last의 값은 p_2ndlast의 값을 이용해서 연산된다. 그러나, p_last의 값은 아큐뮤레이트 처리순서에서 최종 비트이며, 다음의 비트 값과의 관련을 갖지 않는다. 따라서, 관념상의 패리티 검사행렬 H에 있어서 p_last(혹은 p_last에 대응하는 비트)의 열 가중은 다른 패리티 부분의 비트의 열 가중 2에 비해 적으며, 열 가중 1이 된다. (또, 열 가중은 패리티 검사행렬의 각 열의 열 벡터에 있어서 「1」의 요소를 가지는 수이다).In the figure, "1" forms an edge when a Tanner graph is drawn in the parity check matrix of the conceptual LDPC code. As described in step S6303, the value of p_last is calculated using the value of p_2ndlast. However, the value of p_last is the last bit in the accumulate processing sequence, and has no relation to the next bit value. Accordingly, in the conceptual parity check matrix H, the column weight of p_last (or the bit corresponding to p_last) is smaller than the column weight of 2 of the bits of other parity parts, and the column weight is 1. (The column weight is a number having an element of "1" in the column vector of each column of the parity check matrix).

도면의 하단은 상기 관념상의 패리티 검사행렬 H의 태너 그래프이다.The lower part of the drawing is a Tanner graph of the above-mentioned parity check matrix H.

동그라미(○)는 변수(비트) 노드를 나타낸다. 동그라미 중 해칭된(사선의) 동그라미는 p_last를 추상(抽象)하는 변수(비트) 노드이다. 또, 흑색 동그라미는 connected 비트를 추상하는 비트 노드이다. 또, 이 도면의 하단에서 사각(□)은 이러한 변수(비트) 노드가 연결된 체크 노드를 나타내고 있다. 특히, checknode_last로 표시하는 체크 노드는 p_last를 추상하는 비트 노드가 접속하고 있는 체크 노드이다. 또, 도면의 하단 중 실선은 checknode_last와 에지를 가지는 변수(비트) 노드이다.A circle (○) indicates a variable (bit) node. Among the circles, hatched (slanted) circles are variable (bit) nodes that abstract p_last. Also, black circles are bit nodes that abstract connected bits. Also, in the lower part of this figure, a square (□) indicates a check node to which these variable (bit) nodes are connected. In particular, a check node indicated by checknode_last is a check node to which a bit node abstracting p_last is connected. Also, a solid line at the bottom of the figure is a variable (bit) node having checknode_last and an edge.

앞에서 설명한 connected 비트는 p_2ndlast를 포함하여 checknode_last에 직접 접속하고 있는 비트 군이다. 도면의 하단에서 실선은 checknode_last에 접속된 비트 노드와 직접 접속하고 있는 에지를 나타내고 있다. 또, 도면의 하단에서 점선은 다른 체크 노드의 관념상의 패리티 검사행렬 H의 에지를 나타내고 있다.The connected bit described above is a group of bits directly connected to checknode_last including p_2ndlast. At the bottom of the figure, a solid line indicates an edge that is directly connected to a bit node connected to checknode_last. In addition, the dotted line in the lower part of the figure indicates the edge of the parity check matrix H in the concept of another check node.

그런데, 패리티에 관련하는 부분행렬이 아큐뮤레이트 구조를 가지는 LDPC부호에 있어서 sum-product 복호와 같은 BP(Belief Propagation) 복호를 실시하는 경우를 생각한다.By the way, consider a case where BP (Belief Propagation) decoding such as sum-product decoding is performed in an LDPC code in which a submatrix related to parity has an accumulate structure.

도 71의 하단의 태너 그래프에 주목한다. 특히, 패리티의 변수(비트) 노드와 체크 노드로 형성하는 그래프에 주목한다.Pay attention to the Tanner graph at the bottom of FIG. 71 . In particular, pay attention to a graph formed by a variable (bit) node of parity and a check node.

이때, p_2ndlast 등의 p_last와는 다른 패리티 부분의 비트를 추상하는 변수(비트) 노드는 2개의 체크 노드에 접속되어 있다(도면 중 에지 수 2).At this time, a variable (bit) node that abstracts a bit of a parity part different from p_last, such as p_2ndlast, is connected to two check nodes (the number of edges in the figure 2).

패리티의 변수(비트) 노드와 체크 노드로 형성하는 그래프에 주목한 경우, 패리티 에지 수가 2인 경우, 2개의 방향의 (체크 노드)로부터 외부 값을 얻을 수 있다. 그리고 반복 복호가 이루어지므로 먼 체크 노드, 변수(비트) 노드로부터 신뢰도가 전파하게 된다.When paying attention to a graph formed by parity variable (bit) nodes and check nodes, when the number of parity edges is 2, external values can be obtained from (check nodes) in two directions. And since iterative decoding is performed, reliability is propagated from distant check nodes and variable (bit) nodes.

이에 대해 p_last를 추상하는 변수(비트) 노드는 패리티의 변수(비트) 노드와 체크 노드로 형성하는 그래프에 주목한 경우 1개의 체크 노드(checknode_last) 밖에 에지를 갖지 않는다(도면 중 에지 수 1로 기재한 선).In contrast, the variable (bit) node that abstracts p_last has only one check node (checknode_last) edge when paying attention to the graph formed by the parity variable (bit) node and the check node (indicated by the number of edges in the drawing as 1) one line).

따라서, p_last의 변수(비트) 노드는 외부 값을 1 방향으로부터 밖에 얻을 수 없다는 것을 의미한다. 그리고 반복 복호가 이루어지므로 먼 체크 노드, 변수(비트) 노드로부터 신뢰도가 전파하게 되나, p_last의 변수(비트) 노드는 외부 값을 1 방향으로부터 밖에 얻을 수 없으므로 많은 신뢰도를 얻기가 곤란하기 때문에 p_last의 신뢰성은 다른 패리티 비트의 신뢰성에 비해 낮아진다.Therefore, the variable (bit) node of p_last means that the external value can only be obtained from the 1 direction. And since iterative decoding is performed, reliability propagates from distant check nodes and variable (bit) nodes. However, the variable (bit) node of p_last can only obtain external values from one direction, so it is difficult to obtain a lot of reliability. Reliability is lower than that of other parity bits.

따라서, p_last의 신뢰성이 낮으므로 이에 의해 다른 비트에 대해 오류 전파가 발생하고 있게 된다.Therefore, since the reliability of p_last is low, error propagation occurs for other bits.

따라서, p_last의 신뢰성을 향상시키면 오류 전파의 발생을 억제할 수 있으므로 다른 비트의 신뢰도가 향상하게 된다. 본 실시형태에 관한 발명에서는 이 점에 주목하여 p_last를 반복해서 송신하는 것을 제안하고 있다.Therefore, if the reliability of p_last is improved, the occurrence of error propagation can be suppressed, so that the reliability of other bits is improved. In the invention according to the present embodiment, paying attention to this point, repeatedly transmitting p_last is proposed.

또, p_last의 신뢰성이 낮으므로 신뢰성이 낮아지는 비트가 connected 비트이다(또, 이 점은 앞에서 설명한 「Hu=0」의 관계로부터 도출할 수 있다). 그리고 connected 비트의 신뢰성이 낮으므로 이에 의해 다른 비트에서 오류 전파가 발생하고 있게 된다.In addition, since the reliability of p_last is low, the bit with low reliability is the connected bit (this point can be derived from the relationship "Hu=0" described above). And since the reliability of the connected bit is low, error propagation occurs in other bits.

따라서, connected 비트의 신뢰성을 향상시키면 오류 전파의 발생을 억제할 수 있으므로 다른 비트의 신뢰도가 향상하게 된다. 본 실시형태에 관한 발명에서는 이 점에 주목하여 connected 비트를 반복해서 송신하는 것을 제안하고 있다.Therefore, if the reliability of the connected bit is improved, the occurrence of error propagation can be suppressed, so that the reliability of the other bit is improved. In the invention according to the present embodiment, paying attention to this point, repeated transmission of the connected bit is proposed.

당연하지만 본 명세서에서 설명한 실시형태를 복수 조합해서 실시해도 좋다.Of course, you may implement by combining two or more embodiment demonstrated in this specification.

(실시형태 3)(Embodiment 3)

도 73은 본 실시형태의 변조부의 구성이다.73 shows the configuration of the modulator of the present embodiment.

도 73의 변조부는 부호화부(502LA), 비트 인터리버(502BI), 비트길이 조정부(7301) 및 매핑부(504)를 포함하여 구성된다.The modulator of FIG. 73 includes an encoding unit 502LA, a bit interleaver 502BI, a bit length adjusting unit 7301 and a mapping unit 504 .

매핑부(504)는 앞에서 설명한 실시형태에서 설명한 것과 같이 동작하므로 그 동작에 대한 설명은 생략한다.Since the mapping unit 504 operates as described in the previous embodiment, a description of its operation is omitted.

부호화부(502LA)는 제 i 번째 블록에서의 K비트의 정보를 입력으로 하여 제 i 번째 블록의 N비트의 부호어(503Λ)를 출력한다. 여기서, N비트의 비트 열 5는 4320비트, 16800비트, 64800비트 등의 어느 특정한 비트 수인 것으로 한다.The encoder 502LA receives K-bit information in the i-th block as an input and outputs an N-bit codeword 503Λ in the i-th block. Here, the N-bit bit string 5 is assumed to be a specific number of bits, such as 4320 bits, 16800 bits, and 64800 bits.

비트 인터리버(502BI)는 예를 들어 제 i 번째 블록을 구성하는 N비트의 비트 열(503Λ)을 입력하여 비트 인터리브 처리를 실행해서 N비트의(인터리브 후의) 비트 열(503V)을 출력한다. 인터리브 처리는 비트 인터리버(502BI)의 입력 비트의 순번에 대해서 순번의 교체를 실행하고, 순번의 교체를 실행한 비트 열을 출력한다는 처리가 된다. 예를 들어 비트 인터리버(502BI)의 입력 비트의 열이, b1, b2, b3, b4, b5의 순으로 배열되어 있은 경우 인터리브 처리를 실행함으로써 비트 인터리버(502BI)의 출력 비트 열이, b2, b4, b5, b1, b3의 순이 된다(단, 순번은 이에 한정되는 것은 아니다).The bit interleaver 502BI, for example, inputs an N-bit bit string 503? constituting the i-th block, executes a bit interleaving process, and outputs an N-bit (after interleaving) bit string 503V. The interleaving process is a process in which sequence numbers are replaced with respect to the sequence numbers of the input bits of the bit interleaver 502BI, and the bit string in which the sequence numbers are replaced is output. For example, when the input bit string of the bit interleaver 502BI is arranged in the order of b1, b2, b3, b4, b5, the output bit string of the bit interleaver 502BI is b2, b4 by executing interleaving processing. , b5, b1, b3 (however, the order is not limited thereto).

비트길이 조정부(7301)는 예를 들어 N비트의(비트 인터리브 후의) 비트 열(503V)을 입력해서 비트길이의 조정을 실행하여 비트길이 조정 후의 비트 열(7303)을 출력한다.The bit length adjusting unit 7301 adjusts the bit length by inputting, for example, an N-bit (after bit interleaved) bit string 503V, and outputs the bit length adjusted bit string 7303.

도 74는 도 73의 비트 인터리버(502BI)의 동작을 출력되는 비트 열에서 설명하는 도면이다. 단, 도 74는 비트 인터리브 방법의 일례이며, 비트 인터리브 방법은 본 방법 이외의 방법이라도 좋다. 도면 중 해칭된(사선의) 4각 테두리 및 흑색의 4각 테두리는 실시형태 2의 도 69 등에서 설명한 것과 같은 의미로 사용되고 있다.FIG. 74 is a diagram for explaining the operation of the bit interleaver 502BI of FIG. 73 with an output bit string. However, Fig. 74 is an example of the bit interleaving method, and the bit interleaving method may be a method other than the present method. In the drawing, the hatched (slanted) rectangular frame and the black rectangular frame are used in the same meaning as described in FIG. 69 of the second embodiment.

도 74의 503Λ은 비트 인터리브 처리 전의 비트 열의 순서를 나타내고 있다.Reference numeral 503Λ in Fig. 74 indicates the sequence of the bit sequence before the bit interleaving process.

도 74의 503U는 1회째의 비트 인터리브 처리(σ1) 후의 비트 열의 순서를 나타내고 있다.503U in FIG. 74 shows the sequence of the bit string after the first bit interleaving process (?1).

도 74의 503V는 2번째의 비트 인터리브 처리(σ2) 후의 비트 열의 순서를 나타내고 있다.503V in FIG. 74 shows the sequence of the bit string after the second bit interleaving process (?2).

실선 화살표는 화살표 시작지점의 위치(순번)의 비트가 1회째의 비트 인터리브 처리에 의해 화살표가 끝나는 지점의 위치(순번)로 이동하는 것을 의미하고 있다. 예를 들어 σ1(N-1)은 패리티 부분의 최종 비트 값인 N-1의 위치(N번째)의 p_last가 1회째의 인터리브에 의한 위치의 이동의 모습을 나타내고 있다. 본 도면의 예에서는 σ1(N-1)은 N-1이며 위치가 바뀌지 않는다. 또, σ1(N-2)은 p_2ndlast의 위치의 이동의 모습을 나타내고 있다.The solid arrow indicates that the bit at the position (order number) of the start point of the arrow is moved to the position (order number) at the point where the arrow ends by the first bit interleaving process. For example, sigma 1(N-1) represents the state of movement of the position of the N-1 position (N-th) p_last by the first interleaving, which is the last bit value of the parity part. In the example of this figure, ?1(N-1) is N-1, and the position does not change. In addition, ?1(N-2) represents the state of movement of the position of p_2ndlast.

비트 인터리버는 LDPC부호의 부호화에 의해 생성된 부호어 중 특히 패리티에 있어서 인접하는 2개의 비트의 위치의 거리를 길게 함으로써 통신로에서의 버스트 오류에 대한 내성을 강하게 하기 위해 실시하는 처리이다. 부호화처리 직후의 503Λ에서 인접하고 있던 p_last와 p_2ndlast는 인터리브 처리 σ1에 의해 503U에 나타내는 것과 같은 위치의 간격을 가지게 된다.The bit interleaver is a process performed in order to strengthen the resistance to burst errors in the communication path by lengthening the distance between the positions of two adjacent bits, particularly in parity, among the codewords generated by the encoding of the LDPC code. The adjacent p_last and p_2ndlast in 503? immediately after the encoding process have the same spacing as indicated by 503U by the interleaving process ?1.

점선 화살표는 화살표 시작지점의 위치(순번)의 비트가 복수 회의 비트 인터리브 처리(σ1,σ2, …)를 실시한 결과 화살표가 끝나는 지점의 위치(순번)로 이동하는 것을 의미하고 있다. σ(N-1)은 복수 회의 σ1, σ2의 합성 치환이다. 2개의 치환을 이용하는 본 도면의 예에서는 σ2(σ1(N-1))와 등가이다.The dotted arrow indicates that the bit at the position (order number) of the start point of the arrow moves to the position (order number) where the arrow ends as a result of performing bit interleaving processing (σ1, σ2, ...) a plurality of times. σ(N-1) is a composite substitution of σ1 and σ2 multiple times. In the example of this figure using two permutations, it is equivalent to ?2(?1(N-1)).

이와 같이 비트 인터리버(502BI)는 비트 인터리버(502BI)의 입력 비트의 순번에 대해 순번의 교체를 실행하고, 순번의 교체를 실행한 비트 열을 출력한다고 하는 처리가 된다.In this way, the bit interleaver 502BI exchanges the sequence number of the input bits of the bit interleaver 502BI, and outputs the bit sequence in which the sequence is replaced.

도 75는 비트 인터리버(502)의 실장 예이다.Fig. 75 shows an example of the implementation of the bit interleaver 502.

비트 인터리브 처리는 인터리브 대상의 비트 열을 상기 비트 열의 비트 수의 약수인 Nr과 Nc의 사이즈의 메모리에 저장하며, 메모리에 기입하는 순서와 판독하는 순서를 변경함으로써 실시되는 것이다.The bit interleaving process is performed by storing the bit string to be interleaved in a memory having sizes Nr and Nc, which are divisors of the number of bits in the bit string, and changing the writing order and reading order in the memory.

먼저, 비트 인터리버는 비트 인터리브 처리의 대상으로 하는 비트 수 N의 메모리를 확보한다. 단, N=Nr×Nc로 한다.First, the bit interleaver secures a memory with the number of bits N to be subjected to bit interleaving. However, N = Nr x Nc.

Nr 및 Nc는 오류정정부호의 부호화율 및/또는 설정한 변조방식 (또는 변조방식의 세트)에 따라서 변경할 수 있다.Nr and Nc may be changed according to a coding rate of the error correction code and/or a set modulation method (or a set of modulation methods).

도 75에서 Nr×Nc개의 개개의 사각은 대응하는 비트의 값이 기입되는 (값 0 또는 값 1이 누적되는) 기억부를 나타내고 있다.In Fig. 75, Nr x Nc individual squares indicate a storage section (in which the value 0 or the value 1 is accumulated) in which the value of the corresponding bit is written.

세로 방향으로 되돌아오는 실선 화살표(WRITE 방향)는 화살표 시작지점에서부터 화살표 끝 지점을 향해서 비트 열을 메모리에 기입하는 것을 의미하고 있다. 도면 중의 Bitfirst는 최초의 비트를 기입하는 위치를 나타내고 있다. 또, 각 열에 있어서 각 열의 선두의 기입 위치는 변경할 수 있어도 좋다.A solid arrow returning in the vertical direction (in the WRITE direction) means writing a bit string into the memory from the start point of the arrow to the end point of the arrow. Bitfirst in the figure indicates the position at which the first bit is written. Moreover, in each column, the writing position at the head of each column may be changed.

그리고 세로방향으로 되돌아오는 점선 화살표(READ 방향)는 판독방향을 나타내고 있다.And the dotted arrow (READ direction) returning in the vertical direction indicates the reading direction.

도 75의 예는 503Λ 중 패리티 부분의 비트 열을 재배열하는 처리(소위 패리티 인터리브 처리)를 나타내고 있다. WRITE 방향으로 어드레스가 연속한 메모리에 기입된 p_2ndlast와 p_last는 간격을 가지게 된다.The example of FIG. 75 shows the process of rearranging the bit string of the parity part of 503Λ (so-called parity interleaving process). A gap is formed between p_2ndlast and p_last written in a memory having consecutive addresses in the WRITE direction.

도 76은 본 실시형태에서의 비트길이 조정처리를 나타내고 있다.Fig. 76 shows the bit length adjustment processing in the present embodiment.

먼저, 도 73에 있어서 도시하지 않은 제어부는 어느 비트의 조정이 필요한가를 결정한다(스텝 S7601). 이 처리는 실시형태 1의 스텝 S5901에 대응하는 스텝이다.First, a control unit (not shown) in Fig. 73 determines which bit adjustment is necessary (step S7601). This process is a step corresponding to step S5901 of the first embodiment.

다음에, 제어부는 도 73의 비트길이 조정부(7301)에 예를 들어 제 i 번째 블록의 N비트의 부호어에 부가하는 비트 열(예를 들어 실시형태 1에서 설명한 부가하는 비트, 실시형태 2에서 설명한 「조정비트 열」)의 비트 인터리브 후에 부가하는 위치를 지정한다(S7603).Next, the control unit sends the bit length adjustment unit 7301 of FIG. 73 to, for example, the bit string added to the N-bit codeword of the i-th block (for example, the bit to be added as described in the first embodiment; The position to be added after bit interleaving of the described "adjustment bit string") is designated (S7603).

일례에 대해 도 77을 이용하여 설명한다. 도 77에 있어서 503V는 도 73의 인터리브 후의 비트 열을 나타내고 있고, 예를 들어 인터리브 후의 제 i 번째 블록의 N비트의 부호어인 것으로 한다. 7303은 도 73의 비트길이 조정 후의 비트 열을 나타내고 있고, 인터리브 후의 제 i 번째 블록의 N비트의 부호어에 대해 부가하는 비트 열을 부가하는 것으로 한다.An example is demonstrated using FIG. 77. In FIG. 77, 503V indicates the bit string after interleaving in FIG. 73, and it is assumed that, for example, it is an N-bit codeword of the i-th block after interleaving. 7303 indicates the bit string after bit length adjustment in FIG. 73, and it is assumed that an additional bit string is added to the N-bit codeword of the i-th block after interleaving.

그리고 도 77에 있어서 4각 테두리(□)는 인터리브 후의 제 i 번째 블록의 N비트의 부호어의 각 비트를 나타내고 있고, 흑색의 4각 테두리(■)는 부가하는 비트 열의 비트를 나타내고 있다.And in Fig. 77, a square frame (□) indicates each bit of the N-bit codeword of the i-th block after interleaving, and a black square frame (■) indicates a bit of a bit string to be added.

도 77의 예에서는 7314#1A의 □과 7314#1B의 □의 사이에 부가하는 비트 열의 비트(■) 7314#1을 삽입하고, 7314#2A의 □과 7314#2B의 □의 사이에 부가하는 비트 열의 비트(■) 7314#2를 삽입하는 방법으로 비트길이 조정 후의 비트 열(7303)을 형성한다. 즉, 인터리브 후의 제 i 번째 블록의 N비트의 부호어에 부가하는 비트 열을 삽입·부가함으로써 비트길이 조정 후의 비트 열(7303)은 생성되게 된다(S7605).In the example of Fig. 77, bit (■) 7314#1 of the bit string to be added is inserted between □ of 7314#1A and □ of 7314#1B, and is added between □ of 7314#1A and □ of 7314#1B. The bit string 7303 after bit length adjustment is formed by inserting the bit (■) 7314#2 of the bit string. That is, by inserting and adding a bit string to be added to the N-bit codeword of the i-th block after interleaving, a bit string 7303 after bit length adjustment is generated (S7605).

또, 실시형태 1, 실시형태 2에서 설명한 것과 같이, 「제 i 번째 블록의(LDPC부호의) 부호어의 벡터의 부호어 길이(블록길이(부호길이)) N이 64800비트와 같이 고정인 경우 X+Y의 값, 즉, s1(t)의 제 1 변조방식과 s2(t)의 제 2 변조방식의 세트가 바뀌는 경우(또는 s1(t)의 제 1 변조방식과 s2(t)의 제 2 변조방식의 세트의 설정 변경이 가능한 경우) 적절하게 부가하는 비트 열의 비트 수를 변경하게 된다. (또, X+Y의 값(s1(t)의 제 1 변조방식과 s2(t)의 제 2 변조방식의 세트)에 따라서는 부가하는 비트 열이 필요없는 경우도 있다).In addition, as described in the first and second embodiments, when "the codeword length (block length (code length)) of the codeword vector of the ith block (LDPC code) N is fixed, such as 64800 bits, When the value of X+Y, that is, the set of the first modulation method of s1(t) and the second modulation method of s2(t) is changed (or the first modulation method of s1(t) and the second modulation of s2(t)) If it is possible to change the setting of the method set), the number of bits in the bit string to be added is appropriately changed. (In addition, depending on the value of X+Y (a set of the first modulation method of s1(t) and the second modulation method of s2(t)), an additional bit string may not be required).

그리고 하나의 중요한 점은 제 i 번째 블록의 LDPC부호의 부호어와 부가하는 비트 열로 구성되는 비트길이 조정 후의 비트 열(7303)의 비트 수가 설정된 s1(t)의 제 1 변조방식과 s2(t)의 제 2 변조방식의 세트로 결정하는 비트 수 (X+Y)의 배수가 되어 있는 것이다.And one important point is that the first modulation scheme of s1(t) and the first modulation method of s2(t) in which the number of bits of the bit string 7303 after the bit length adjustment, which is composed of the codeword of the LDPC code of the i-th block and the bit string to be added, is set. It is a multiple of the number of bits (X+Y) determined by the set of the second modulation method.

앞에서의 설명에서는 「비트길이 조정부(7301)는 예를 들어 N비트의(비트 인터리브 후의) 비트 열(503V)을 입력해서 비트길이의 조정을 실행하여 비트길이 조정 후의 비트 열(7303)을 출력한다」라고 하고 있었으나, 「비트길이 조정부(7301)는 예를 들어 N×z비트의(비트 인터리브 후의) 비트 열(503V)을 입력해서 비트길이의 조정을 실행하여 비트길이 조정 후의 비트 열(7303)을 출력한다(z는 1 이상의 정수)」로 해도 좋다.In the previous description, "the bit length adjusting unit 7301 inputs an N-bit (after bit interleaved) bit string 503V, adjusts the bit length, and outputs the bit length adjusted bit string 7303. ', but "the bit length adjusting unit 7301 inputs an Nxz bit (after bit interleaving) bit string 503V, adjusts the bit length, and adjusts the bit length 7303. is output (z is an integer greater than or equal to 1)".

도 75는 비트 인터리버(502)의 실장 예이다.Fig. 75 shows an example of the implementation of the bit interleaver 502.

비트 인터리브 처리는 인터리브 대상의 비트 열을 상기 비트 열의 비트 수의 약수인 Nr과 Nc의 사이즈의 메모리에 저장하고, 메모리에 기입 순서와 판독 순서를 변경함으로써 실시되는 것이다.The bit interleaving process is performed by storing the bit string to be interleaved in a memory having a size of Nr and Nc, which are divisors of the number of bits in the bit string, and changing the writing order and reading order in the memory.

먼저, 비트 인터리버는 비트 인터리브 처리의 대상으로 하는 비트 수 N×z의 메모리를 확보한다. 단, N×z=Nr×Nc로 한다.First, the bit interleaver secures a memory with the number of bits Nxz to be subjected to the bit interleaving process. However, N x z = Nr x Nc.

Nr 및 Nc는 오류정정부호의 부호화율 및/또는 설정한 변조방식 (또는 변조방식의 세트)에 따라서 변경할 수 있다.Nr and Nc may be changed according to a coding rate of the error correction code and/or a set modulation method (or a set of modulation methods).

도 75에 있어서 Nr×Nc개의 개개의 사각은 대응하는 비트의 값이 기입되는(값 0 또는 값 1이 누적된다). 기억부를 나타내고 있다.In Fig. 75, Nr x Nc individual squares are written with the value of the corresponding bit (the value 0 or the value 1 is accumulated). It represents memory.

세로 방향으로 되돌아오는 실선 화살표(WRITE 방향)는 화살표 시작지점에서부터 화살표 끝지점을 향하여 비트 열을 메모리에 기입하는 것을 의미하고 있다. 도면 중의 Bitfirst는 최초의 비트를 기입하는 위치를 나타내고 있다. 또, 각 열에 있어서 각 열의 선두의 기입 위치는 변경할 수 있어도 좋다.A solid arrow returning in the vertical direction (in the WRITE direction) means writing a bit string into the memory from the start point of the arrow to the end point of the arrow. Bitfirst in the figure indicates the position at which the first bit is written. Moreover, in each column, the writing position at the head of each column may be changed.

그리고 세로방향으로 되돌아오는 점선 화살표는(READ 방향) 판독방향을 나타내고 있다.And the dotted arrow returning to the vertical direction (READ direction) indicates the reading direction.

도 75의 예는 503Λ 중 패리티 부분의 비트 열을 재배열하는 처리(소위 패리티 인터리브 처리)를 나타내고 있다. WRITE 방향으로 어드레스가 연속한 메모리에 기입된 p_2ndlast와 p_last는 간격이 생기게 된다.The example of FIG. 75 shows the process of rearranging the bit string of the parity part of 503Λ (so-called parity interleaving process). A gap is created between p_2ndlast and p_last written in a memory whose addresses are continuous in the WRITE direction.

도 76은 본 실시형태에서의 비트길이 조정처리를 나타내고 있다. 먼저, 도 73에 있어서 도시하지 않는 제어부는 어느 비트의 조정이 필요한가를 결정한다(스텝 S7601). 이 처리는 실시형태 1의 스텝 S5901에 대응하는 스텝이다.Fig. 76 shows the bit length adjustment processing in the present embodiment. First, a control unit (not shown) in Fig. 73 determines which bit needs to be adjusted (step S7601). This process is a step corresponding to step S5901 of the first embodiment.

다음에, 제어부는 도 73의 비트길이 조정부(7301)에 예를 들어 N비트의 부호어로 형성되는 블록을 z개분에 부가하는 비트 열(예를 들어 실시형태 1에서 설명한 부가하는 비트, 실시형태 2에서 설명한 「조정비트 열」)의 비트 인터리브 후에 부가하는 위치를 지정한다(S7603).Next, the control unit adds, to the bit length adjusting unit 7301 of FIG. 73, blocks formed of, for example, N-bit codewords for z pieces (for example, bits to be added as described in Embodiment 1, Embodiment 2) The position to be added after bit interleaving of the "adjustment bit string" described above is designated (S7603).

일례에 대해 도 77을 이용하여 설명한다. 도 77에 있어서 503V는 도 73의 인터리브 후의 비트 열을 나타내고 있고, 예를 들어 인터리브 후의 N비트의 부호어로 형성되는 블록 z개분인 것으로 한다.An example is demonstrated using FIG. 77. In Fig. 77, 503V indicates the bit string after interleaving in Fig. 73, and it is assumed that, for example, it is the number of z blocks formed of the interleaved N-bit codeword.

7303은 도 73의 비트길이 조정 후의 비트 열을 나타내고 있고, 인터리브 후의 N비트의 부호어로 형성되는 블록 z개분에 대해 부가하는 비트 열을 부가하는 것으로 한다.7303 indicates a bit string after bit length adjustment in FIG. 73, and it is assumed that an additional bit string is added to z blocks formed of N-bit codewords after interleaving.

그리고 도 77에 있어서 4각 테두리(□)는 N비트의 부호어로 형성되는 블록 z개분의 각 비트를 나타내고 있고, 흑색의 4각 테두리(■)는 부가하는 비트 열의 비트를 나타내고 있다.And in Fig. 77, a square frame (□) represents each bit for z blocks formed of an N-bit codeword, and a black square frame (■) represents a bit of a bit string to be added.

도 77의 예에서는 7314#1A의 □과 7314#1B의 □ 사이에 부가하는 비트 열의 비트(■) 7314#1을 삽입하고, 7314#2A의 □과 7314#2B의 □ 사이에 부가하는 비트 열의 비트(■) 7314#2를 삽입하는 방법으로 비트길이 조정 후의 비트 열(7303)을 형성한다. 즉, 인터리브 후의 N비트의 부호어로 형성되는 블록 z개분에 부가하는 비트 열을 삽입·부가함으로써 비트길이 조정 후의 비트 열(7303)은 생성되게 된다(S7605).In the example of FIG. 77, the bit (■) 7314#1 of the bit string added between □ of 7314#1A and □ of 7314#1B is inserted between □ of 7314#1A and □ of 7314#1B. A bit string 7303 after bit length adjustment is formed by inserting bit (■) 7314#2. That is, by inserting/adding a bit string to be added to z blocks formed of N-bit codewords after interleaving, a bit string 7303 after bit length adjustment is generated (S7605).

또, 실시형태 1, 실시형태 2에서 설명과 같이 생각하면 「제 i 번째 블록의(LDPC부호의) 부호어의 벡터의 부호어 길이(블록길이(부호길이)) N이 64800비트와 같이 고정인 경우 X+Y의 값, 즉, s1(t)의 제 1 변조방식과 s2(t)의 제 2 변조방식의 세트가 바뀌는 경우(또는 s1(t)의 제 1 변조방식과 s2(t)의 제 2 변조방식의 세트의 설정 변경이 가능한 경우) 적절하게 부가하는 비트 열의 비트 수를 변경하게 된다(또, X+Y의 값(s1(t)의 제 1 변조방식과 s2(t)의 제 2 변조방식의 세트)에 따라서는 부가하는 비트 열이 필요없는 경우도 있다).In addition, when thinking as described in the first and second embodiments, "the codeword length (block length (code length)) of a vector of codewords of the i-th block (in the LDPC code) N is fixed like 64800 bits. When the value of X+Y, that is, the set of the first modulation method of s1(t) and the second modulation method of s2(t) is changed (or the first modulation method of s1(t) and the second modulation method of s2(t)) If it is possible to change the setting of the modulation method set), the number of bits in the bit string to be added is appropriately changed (in addition, the value of X+Y (the first modulation method of s1(t) and the second modulation method of s2(t)) is changed. set), the additional bit string may not be necessary).

그리고 하나의 중요한 점은 「제 i 번째 블록의 LDPC부호의 부호어 z개분의 비트 열, 즉, N×z의 비트 열」과 「부가하는 비트 열」로 구성되는 비트길이 조정 후의 비트 열(7303)의 비트 수가 설정된 s1(t)의 제 1 변조방식과 s2(t)의 제 2 변조방식의 세트로 결정하는 비트 수 (X+Y)의 배수가 되고 있다는 점이다.And one important point is that the bit string after adjusting the bit length (7303) is composed of "a bit string corresponding to z codewords of the LDPC code of the i-th block, that is, an N×z bit string" and an "additional bit string". ) is a multiple of the number of bits (X+Y) determined by the set first modulation method of s1(t) and the second modulation method of s2(t).

<본 실시형태의 착안><Intention of this embodiment>

(1) 변조방식의 변경에 대한 대응(1) Correspondence to change of modulation method

본 발명의 하나의 과제는 실시형태 1, 실시형태 2에서 설명한 것과 같이 복소신호 s1(t)의 변조방식과 s2(t)의 변조방식의 세트의 교체에 있어서 비트의 부족에 대응하는 것이다.One problem of the present invention is to cope with the lack of bits in the exchange of sets of the modulation method of the complex signal s1(t) and the modulation method of the complex signal s2(t) as described in the first and second embodiments.

(인터리브의 사이즈가 N비트인 경우)(When the size of the interleave is N bits)

(효과 1)(Effect 1)

앞에서 설명한 것과 같이, 「제 i 번째 블록의 LDPC부호의 부호어와 부가하는 비트 열로 구성되는 비트길이 조정 후의 비트 열(7303)의 비트 수가 설정된 s1(t)의 제 1 변조방식과 s2(t)의 제 2 변조방식의 세트로 결정하는 비트 수 (X+Y)의 배수가 되어 있는 것이다」.As described above, "the first modulation method of s1(t) and s2(t) in which the number of bits of the bit string 7303 after bit length adjustment consisting of the codeword of the LDPC code of the i-th block and the bit string to be added is set. It is a multiple of the number of bits (X + Y) determined by the set of the second modulation method”.

이에 의해 부호화부가 오류정정부호의 부호어 길이(블록길이(부호길이)) N비트의 부호어를 출력한 때, N의 값에 의하지 않고 모든 변조방식의 조합에 의거하는 복소신호의 세트에 대해 동일주파수, 동일시간에 송신되는 제 1 복소신호 s1 및 제 2 복소신호 s2에 의해 송신할 수 있는 비트 수 (X+Y)는 복수의 (오류정정부호의)블록의 데이터를 포함하지 않도록 하는 것으로 한다. 이에 의해 송신장치 및/또는 수신장치의 메모리를 삭감할 수 있을 가능성이 크다.As a result, when the encoding unit outputs a codeword of N bits in the codeword length (block length (code length)) of the error correction code, it is the same for a set of complex signals based on a combination of all modulation methods regardless of the value of N. The number of bits (X+Y) that can be transmitted by the frequency and the first complex signal s1 and the second complex signal s2 transmitted at the same time is such that data of a plurality of blocks (of the error correction code) is not included. Thereby, there is a high possibility that the memory of the transmitting apparatus and/or the receiving apparatus can be reduced.

(효과 2)(Effect 2)

X+Y의 값, 즉, s1(t)의 제 1 변조방식과 s2(t)의 제 2 변조방식의 세트가 바뀌는 경우(또는 s1(t)의 제 1 변조방식과 s2(t)의 제 2 변조방식의 세트의 설정 변경이 가능한 경우), 도 73과 같이, 비트길이 조정부(7301)를 비트 인터리버(502BI)의 후단에 설치함으로써 비트 인터리버의 메모리 사이즈를 s1(t)의 제 1 변조방식과 s2(t)의 제 2 변조방식의 세트에 의하지 않고 일정으로 할 수 있다. 이에 의해 비트 인터리버의 메모리의 증가를 방지할 수 있다는 효과를 얻을 수 있다. (비트길이 조정부(7301)와 비트 인터리버(502BI)의 순서가 역이 되면 s1(t)의 제 1 변조방식과 s2(t)의 제 2 변조방식의 세트에 의해 메모리 사이즈를 변경할 필요가 있다. 따라서, 비트 인터리버(502BI)의 후단에 비트길이 조정부(7301)를 배치하는 것이 중요해진다, 또, 도 73에서는 비트 인터리버(502BI)의 직후에 비트길이 조정부(7301)를 배치하고 있으나, 비트 인터리버(502BI)와 비트길이 조정부(7301)의 사이에 다른 인터리브를 실시하는 인터리버가 삽입되어 있어도 좋고, 그 외의 처리부가 삽입되어 있어도 좋다).When the value of X+Y, that is, the set of the first modulation method of s1(t) and the second modulation method of s2(t) is changed (or the first modulation method of s1(t) and the second modulation of s2(t)) 73, by installing the bit length adjusting unit 7301 at the rear end of the bit interleaver 502BI, the memory size of the bit interleaver can be adjusted to the first modulation method of s1(t) and s2 It can be made constant regardless of the set of the second modulation scheme in (t). Thereby, an effect that an increase in the memory of the bit interleaver can be prevented can be obtained. (If the order of the bit length adjusting unit 7301 and the bit interleaver 502BI is reversed, it is necessary to change the memory size according to the set of the first modulation method of s1(t) and the second modulation method of s2(t). Therefore, it becomes important to arrange the bit length adjusting unit 7301 at the rear end of the bit interleaver 502BI. In FIG. 73, the bit length adjusting unit 7301 is disposed immediately after the bit interleaver 502BI. 502BI) and an interleaver for performing another interleaving may be inserted between the bit length adjusting unit 7301, or other processing units may be inserted).

또, 오류정정부호의 부호어 길이(블록길이(부호길이))를 복수 준비해도 좋다. 예를 들어 오류정정부호의 부호어 길이(블록길이(부호길이))로 Na비트, Nb비트를 준비하는 것으로 한다. 부호어 길이(블록길이(부호길이)) Na비트의 오류정정부호를 이용한 때 비트 인터리버의 메모리 사이즈는 Na비트로 하여 비트 인터리버를 실시하고, 그 후, 도 73의 비트길이 조정부(7301)는 필요한 경우에는 부가하는 비트 열을 부가하게 된다. 마찬가지로 부호어 길이(블록길이(부호길이)) Nb비트의 오류정정부호를 이용한 때 비트 인터리버의 메모리 사이즈는 Nb비트로 하여 비트 인터리버를 실시하고, 그 후, 도 73의 비트길이 조정부(7301)는 필요한 경우에는 부가하는 비트 열을 부가하게 된다.In addition, a plurality of codeword lengths (block length (code length)) of the error correction code may be prepared. For example, it is assumed that Na bits and Nb bits are prepared as the codeword length (block length (code length)) of the error correction code. Codeword length (block length (code length)) When an error correction code of Na bits is used, the bit interleaver memory size is set to Na bits to perform bit interleaver, and then, the bit length adjusting unit 7301 of FIG. An additional bit string is added to . Similarly, when the error correction code of the codeword length (block length (code length)) Nb bits is used, the bit interleaver memory size is Nb bits to perform bit interleaver, and then, the bit length adjusting unit 7301 of FIG. In this case, an additional bit string is added.

(인터리브의 사이즈가 N×z비트인 경우)(When the interleave size is N×z bits)

(효과 3)(Effect 3)

앞에서 설명한 것과 같이, 「제 i 번째 블록의 LDPC부호의 부호어 z개분의 비트 열, 즉, N×z비트의 비트 열」과「부가하는 비트 열」로 구성되는 비트길이 조정 후의 비트 열(7303)의 비트 수가 설정된 s1(t)의 제 1 변조방식과 s2(t)의 제 2 변조방식의 세트로 결정하는 비트 수 (X+Y)의 배수가 되어 있는 것이다.As described above, the bit length adjusted bit string 7303 is composed of "a bit string corresponding to z codewords of the LDPC code of the i-th block, that is, a bit string of Nxz bits" and an "additional bit string". ) is a multiple of the number of bits (X+Y) determined by the set of the first modulation method of s1(t) and the second modulation method of s2(t).

이에 의해 부호화부가 오류정정부호의 부호어 길이(블록길이(부호길이)) N비트의 부호어를 출력한 때, N의 값에 의하지 않고 모든 변조방식의 조합에 의거하는 복소신호의 세트에 대해 동일주파수, 동일시간에 송신되는 제 1 복소신호 s1 및 제 2 복소신호 s2에 의해 송신할 수 있는 비트 수 (X+Y)는 z개의 부호어 이외의 블록의 데이터를 포함하지 않도록 하는 것으로 한다. 이에 의해 송신장치 및/또는 수신장치의 메모리를 삭감할 수 있을 가능성이 크다.As a result, when the encoding unit outputs a codeword of N bits in the codeword length (block length (code length)) of the error correction code, it is the same for a set of complex signals based on a combination of all modulation methods regardless of the value of N. The number of bits (X+Y) that can be transmitted by the frequency and the first complex signal s1 and the second complex signal s2 transmitted at the same time is such that data of blocks other than z codewords is not included. Thereby, there is a high possibility that the memory of the transmitting apparatus and/or the receiving apparatus can be reduced.

(효과 4)(Effect 4)

X+Y의 값, 즉, s1(t)의 제 1 변조방식과 s2(t)의 제 2 변조방식의 세트가 바뀌는 경우(또는 s1(t)의 제 1 변조방식과 s2(t)의 제 2 변조방식의 세트의 설정 변경이 가능한 경우), 도 73과 같이 비트길이 조정부(7301)를 비트 인터리버(502BI)의 후단에 설치함으로써 비트 인터리버의 메모리 사이즈를 s1(t)의 제 1 변조방식과 s2(t)의 제 2 변조방식의 세트에 의하지 않고 일정으로 할 수 있다. 이에 의해 비트 인터리버의 메모리의 증가를 방지할 수 있다고 하는 효과를 얻을 수 있다. (비트길이 조정부(7301)와 비트 인터리버(502BI)의 순서가 역이 되면 s1(t)의 제 1 변조방식과 s2(t)의 제 2 변조방식의 세트에 의해 메모리 사이즈를 변경할 필요가 있다. 따라서, 비트 인터리버(502BI)의 후단에 비트길이 조정부(7301)를 배치하는 것이 중요해진다, 또, 도 73에서는 비트 인터리버(502BI)의 직후에 비트길이 조정부(7301)를 배치하고 있으나, 비트 인터리버(502BI)와 비트길이 조정부(7301)의 사이에 다른 인터리브를 실시하는 인터리버가 삽입되어 있어도 좋고, 그 외의 처리부가 삽입되어 있어도 좋다).When the value of X+Y, that is, the set of the first modulation method of s1(t) and the second modulation method of s2(t) is changed (or the first modulation method of s1(t) and the second modulation of s2(t)) 73), by installing the bit length adjusting unit 7301 at the rear end of the bit interleaver 502BI as shown in FIG. t) can be made constant regardless of the second set of modulation schemes. Thereby, the effect that an increase in the memory of the bit interleaver can be prevented can be acquired. (If the order of the bit length adjusting unit 7301 and the bit interleaver 502BI is reversed, it is necessary to change the memory size according to the set of the first modulation method of s1(t) and the second modulation method of s2(t). Therefore, it becomes important to arrange the bit length adjusting unit 7301 at the rear end of the bit interleaver 502BI. In FIG. 73, the bit length adjusting unit 7301 is disposed immediately after the bit interleaver 502BI. 502BI) and an interleaver for performing another interleaving may be inserted between the bit length adjusting unit 7301, or other processing units may be inserted).

또, 오류정정부호의 부호어 길이(블록길이(부호길이))를 복수 준비해도 좋다. 예를 들어 오류정정부호의 부호어 길이(블록길이(부호길이))로 Na비트, Nb비트를 준비하는 것으로 한다. 부호어 길이(블록길이(부호길이)) Na비트의 오류정정부호를 이용한 때, 비트 인터리버의 메모리 사이즈는 Na×z비트로 하여 비트 인터리버를 실시하고, 그 후, 도 73의 비트길이 조정부(7301)는 필요한 경우에는 부가하는 비트 열을 부가하게 된다. 마찬가지로 부호어 길이(블록길이(부호길이)) Nb비트의 오류정정부호를 이용한 때, 비트 인터리버의 메모리 사이즈는 Nb×z비트로 하여 비트 인터리버를 실시하고, 그 후, 도 73의 비트길이 조정부(7301)는 필요한 경우에는 부가하는 비트 열을 부가하게 된다.In addition, a plurality of codeword lengths (block length (code length)) of the error correction code may be prepared. For example, it is assumed that Na bits and Nb bits are prepared as the codeword length (block length (code length)) of the error correction code. Codeword length (block length (code length)) When an error correction code of Na bits is used, the bit interleaver memory size is Na × z bits to perform bit interleaver, and then, the bit length adjusting unit 7301 of FIG. 73 will add an additional bit stream if necessary. Similarly, when the error correction code of the codeword length (block length (code length)) Nb bits is used, the bit interleaver memory size is Nb × z bits to perform bit interleaver, and then, the bit length adjusting unit 7301 in FIG. ) adds an additional bit string if necessary.

또, 각 오류정정부호의 부호길이(블록길이(부호길이))에 대해 복수의 비트 인터리브 사이즈를 준비해도 좋다. 예를 들어 오류정정부호의 부호어 길이가 N비트일 때 비트 인터리브 사이즈로 N×a비트, N×b비트를 준비하는 것으로 한다(단, a, b 모두 1 이상의 정수로 한다). 그리고 비트 인터리브 사이즈로 N×a비트를 이용한 때 비트 인터리버를 실시하고, 그 후, 도 73의 비트길이 조정부(7301)는 필요한 경우에는 부가하는 비트 열을 부가하게 된다. 마찬가지로 비트 인터리브 사이즈로 N×b비트를 이용한 때 비트 인터리버를 실시하고, 그 후, 도 73의 비트길이 조정부(7301)는 필요한 경우에는 부가하는 비트 열을 부가하게 된다.Also, a plurality of bit interleave sizes may be prepared for the code length (block length (code length)) of each error correction code. For example, when the codeword length of the error correction code is N bits, it is assumed that N×a bits and N×b bits are prepared as the bit interleave size (provided that both a and b are integers greater than or equal to 1). Then, when Nxa bits are used as the bit interleave size, bit interleaver is performed. After that, the bit length adjusting unit 7301 of FIG. 73 adds an additional bit string if necessary. Similarly, bit interleaver is performed when N×b bits are used as the bit interleave size, and thereafter, the bit length adjusting unit 7301 of FIG. 73 adds an additional bit string if necessary.

(실시형태 3의 보충)(Supplementary Embodiment 3)

(방법 1), 오류정정부호의 부호어 길이 N의 변경에 의한 대응(Method 1), Correspondence by changing the codeword length N of the error correction code

오류정정부호의 부호어 길이 N을 인수 X+Y를 포함하는 값으로 결정함으로써 본래적인 해결로 할 수 있다.The original solution can be achieved by determining the codeword length N of the error correction code as a value including the factors X+Y.

그러나, 먼저, 오류정정부호의 부호어 길이 N을 새로운 변조방식의 세트에 의한 X+Y의 모든 패턴의 값을 인수로 한 수로 하는 것에는 한계가 있다. 예를 들어 X+Y가 6+8인 경우의 14에 대응하기 위해서는 오류정정부호의 부호어 길이 N은 인수로서 7을 포함하는 수로 하지 않으면 안 된다. 그 후, 변조방식의 세트로 X=10과 Y=12의 합계치 22에 대응하는 경우에는 오류정정부호의 부호어 길이 N은 새로 11도 인수로 하는 수로 할 필요가 있다.However, first, there is a limit to making the codeword length N of the error correction code a number obtained by taking the values of all patterns of X+Y by a new modulation method set as a factor. For example, in order to correspond to 14 when X+Y is 6+8, the codeword length N of the error correction code must be a number including 7 as an argument. After that, when the set of modulation schemes corresponds to the total value of 22 of X=10 and Y=12, the codeword length N of the error correction code needs to be set to a new factor of 11 degrees.

(방법 2) 과거의 비트 인터리버의 Nr×Nc메모리에 대한 후방 호환(Method 2) backward compatibility with the Nr×Nc memory of the past bit interleaver

또, 도 75에서 설명한 것과 같이, 비트 인터리버는 소정 수의 비트에 대해 Nc×Nr의 소정 수의 메모리의 기입 또는 판독 어드레스의 차이를 이용해서 실현하는 경우가 있었다. 그러나, 제 1 단계에서의 사양(규격)에 있어서 선택 가능한 변조방식이 예를 들어 X+Y가 12 이하가 되는 수일 때 오류정정부호의 부호어 N에 대해서 적절한 비트 인터리브 처리를 하는 것으로 한다. 그리고 제 2 단계에서의 사양(규격)에 있어서 예를 들어 X+Y의 새로운 수로 14가 부가되는 것으로 한다. 그러면 X+Y=14일 때 제 1 단계에서의 사양(규격)의 적절한 비트 인터리브를 포함하는 제어를 하기는 어렵다. 이 점에 대해 「값을 반복할 비트」를 p_last로 하여 설명한다.Also, as described with reference to Fig. 75, in some cases, the bit interleaver is realized by using the difference in write or read addresses of a predetermined number of NcxNr memories for a predetermined number of bits. However, when the selectable modulation method in the specification (standard) in the first step is, for example, a number such that X+Y is 12 or less, it is assumed that an appropriate bit interleaving process is performed for the codeword N of the error correction code. In the specification (standard) in the second step, for example, 14 is added as a new number of X+Y. Then, when X+Y=14, it is difficult to control including the appropriate bit interleaving of the specification (standard) in the first step. This point will be described with &quot;bit to repeat a value&quot; as p_last.

도 78에서는 비트 인터리버(502BI)의 (후단이 아닌) 전단에 비트 열 조정부를 삽입하고 있다. 도면 중의 점선 4각 테두리가 임시로 삽입된 비트길이 조정부이다.In Fig. 78, the bit string adjusting section is inserted at the front end (not at the rear end) of the bit interleaver 502BI. A dotted quadrangular frame in the drawing is a bit length adjusting unit temporarily inserted.

비트길이 조정부가 비트 인터리버(502BI)의 (후단이 아닌) 전단에 위치하면 p_last의 비트 위치는 비트 열(503Λ)의 최종 비트이다.If the bit length adjustment unit is located at the front end (not at the rear end) of the bit interleaver 502BI, the bit position of p_last is the last bit of the bit string 503Λ.

이 경우, N비트의 비트 열(503)에 6비트의 조정비트를 부가한 6003을 후단에 출력하게 된다. 6비트의 조정비트를 수신한 인터리버는 제 1 단계에서의 사양(규격)에서 정해진 Nr×Nc비트의 배수가 아닌 새로운 인수(예를 들어 7이나 11)를 가지는 비트 수의 비트 열의 인터리브 처리를 해야 하게 된다. 따라서, 비트 인터리버(502BI)의 (후단이 아닌) 전단에 비트 열 조정부를 삽입한 경우 제 1 단계에서의 사양(규격)의 비트 인터리버에 대한 친화성이 낮다.In this case, 6003 obtained by adding a 6-bit adjustment bit to the N-bit bit string 503 is output at the rear end. The interleaver that has received the 6-bit adjustment bit must interleave the bit string of the number of bits with a new factor (eg 7 or 11) that is not a multiple of Nr×Nc bits determined in the specification (standard) in the first step. will do Accordingly, when the bit string adjusting unit is inserted at the front end (not at the rear end) of the bit interleaver 502BI, the affinity for the bit interleaver of the specification (standard) in the first step is low.

이에 대해, 도 73에 나타내는 본 실시형태의 구성에서는 비트길이 조정부(7301)는 비트 인터리버(502BI)의 (전단이 아니라) 후단에 위치한다.On the other hand, in the configuration of the present embodiment shown in Fig. 73, the bit length adjusting unit 7301 is located at the rear end (not the front end) of the bit interleaver 502BI.

이 순서의 구성에 의해 비트 인터리버(502BI)는 제 1 단계에서의 사양(규격)의 오류정정부호의 부호어 N비트를 입력하여 503의 부호어 길이 혹은 부호어 중의 소정의 수의 비트에 적합한 비트 인터리브 처리를 실행할 수 있다.According to the configuration of this order, the bit interleaver 502BI inputs N bits of the codeword of the error correction code of the specification (standard) in the first step, and bits suitable for the codeword length of 503 or a predetermined number of bits in the codeword. Interleaving processing can be performed.

또, 다른 실시형태 같이 복소신호 s1(t)와 s2(t)의 세트를 생성하기 위한 비트 수 (X+Y)에 대한 비트의 부족에 대응할 수 있다.Further, like other embodiments, it is possible to cope with the lack of bits with respect to the number of bits (X+Y) for generating sets of complex signals s1(t) and s2(t).

<다른 예><Another example>

도 79는 본 실시형태의 변조부의 변형 예이다.79 is a modified example of the modulator of the present embodiment.

부호화부(502LA)의 후단에 비트길이 조정부(7301)를 구성하는 비트 값 보유부(7301A) 및 조정비트 열 생성부(7301B)를 구비하고 있다.At the rear end of the encoding unit 502LA, a bit value holding unit 7301A and an adjustment bit string generating unit 7301B constituting the bit length adjusting unit 7301 are provided.

비트 값 보유부(7301A)는 우선 입력된 N비트의 503을 그대로 비트 인터리버에 공급한다. 그 후, 비트 인터리버(502BI)는 비트길이(오류정정부호의 부호길이) N비트의 비트 열(503)을 비트 인터리브 처리해서 비트 열(503V)을 출력한다.The bit value holding unit 7301A first supplies the inputted N bits 503 to the bit interleaver as it is. Thereafter, the bit interleaver 502BI performs bit interleaving on the bit string 503 of N bits in bit length (the code length of the error correction code) to output the bit string 503V.

또, 비트 값 보유부(7301A)는 부호화부가 출력하는 제 1 비트 열(503) 중 「값을 반복할 비트 위치」의 비트 값을 보유하며, 조정비트 열 생성부(7301B)에 공급한다.In addition, the bit value holding unit 7301A holds the bit value of "the bit position at which the value is to be repeated" among the first bit string 503 output by the encoding unit, and supplies it to the adjusted bit string generating unit 7301B.

조정비트 열 생성부(7301B)는 취득한 「값을 반복할 비트의 비트 값」을 이용해서 실시형태 2의 어느 하나의 조정비트 열을 생성하여 N비트의 비트 열(503V)과 함께 조정비트 열을 503에 포함시켜서 출력한다.The adjustment bit string generation unit 7301B uses the acquired "bit value of the bit whose value is to be repeated" to generate the adjustment bit string according to any one of the second embodiments, and generates the adjustment bit string together with the N-bit bit string 503V. Included in 503 and printed.

이 변형 예에 의하면,According to this variant,

(1) 「값을 반복할 비트」의 위치를 예를 들어 오류정정부호의 부호화율 등에 의해 변경되는 비트 인터리브의 패턴의 영향을 받지 않고 용이하게 얻을 수 있다. 예를 들어 「값을 반복할 비트」가 p_last인 경우, plast의 위치는 용이하게 취득할 수 있다. 그러므로 비트길이 조정부는 비트 열을 고정적인 위치인 최후에 입력된 비트의 반복으로부터 생성할 수 있다.(1) The position of the "bit whose value is to be repeated" can be easily obtained without being affected by the bit interleaving pattern that is changed by, for example, the encoding rate of the error correction code. For example, when "bit to repeat a value" is p_last, the position of plast can be easily acquired. Therefore, the bit length adjusting unit can generate the bit string from repetition of the last bit input at a fixed position.

(2) 소정의 오류정정부호의 부호어 길이를 위해 설계된 비트 인터리버의 처리와 친화성의 점에 있어서도 매우 적합하다.(2) The bit interleaver designed for the codeword length of a predetermined error correction code is also very suitable in terms of processing and compatibility.

또, 도면 중 점선 사각으로 나타내는 것과 같이 7301A 및 7301B의 기능을 비트 인터리버(502BI)의 기능에 포함시키도록 하여 구성해도 좋다.In addition, as shown by the dotted rectangle in the figure, the functions of 7301A and 7301B may be included in the function of the bit interleaver 502BI.

(실시형태 4)(Embodiment 4)

실시형태 1~3에서는 비트 열(503)의 비트길이의 X+Y의 값의 배수에 대한 부족분 (PadNum비트)을 조정비트 열에 의해 보충하는 것을 설명하였다.In Embodiments 1 to 3, it has been described that the bit length of the bit string 503 is supplemented by an adjustment bit string to compensate for the shortfall (PadNum bits) in multiples of the value of X+Y.

실시형태 4에서는 비트길이를 X+Y의 값의 배수가 되는 잉여분만큼 짧게 함으로써 조정하는 방법을 설명한다. 특히, 오류정정부호의 부호화의 전단에서 기지의 정보를 삽입하여, 기지 정보를 포함하는 정보에 대해 부호화를 실행하고, 그 후 기지 정보를 삭제함으로써 비트계열 길이를 조정하는 방법에 대해 설명한다. 또, TmpPadNuM은 삽입하는 기지의 정보의 비트 수인 동시에 그 후에 삭제하는 비트의 수이기도 하다.In Embodiment 4, a method of adjusting the bit length by shortening the bit length by a surplus that is a multiple of the value of X+Y will be described. In particular, a method of adjusting the bit sequence length by inserting known information in the previous stage of encoding the error correction code, encoding information including the known information, and then deleting the known information will be described. In addition, TmpPadNuM is the number of bits of known information to be inserted and also the number of bits to be deleted thereafter.

도 80은 본 실시형태의 변조부의 구성을 나타내고 있다.Fig. 80 shows the configuration of the modulator of the present embodiment.

본 실시형태의 비트길이 조정부(8001)는 전단부(8001A)와 비트길이 조정부 후단부(8001B)를 포함한다.The bit length adjustment unit 8001 of the present embodiment includes a front end portion 8001A and a bit length adjustment portion rear end portion 8001B.

전단부(8001A)는 「전단부에 관한 처리」를 실행한다. 전단부는 입력된 정보의 비트 열에 일시적으로 기지(旣知)의 정보인 「조정비트 열」을 부가해서 K비트의 비트 열을 출력한다.The front end portion 8001A executes “processing on the front end portion”. The front end temporarily adds an "adjustment bit string", which is known information, to the bit string of the input information, and outputs a K-bit bit string.

부호화부(502)는 K비트의 기지 정보를 포함하는 정보 비트 열을 입력으로 하여 부호화를 실시해서 N비트의 부호어인 제 1 비트 열(503)을 출력한다. 또, 부호화부(502)에서 사용하는 오류정정부호는 조직부호(정보와 패리티로 구성되는 부호)인 것으로 한다.The encoding unit 502 receives as an input an information bit string including K-bit known information, performs encoding, and outputs a first bit string 503 that is an N-bit codeword. It is assumed that the error correction code used by the encoding unit 502 is an organization code (a code composed of information and parity).

후단부(8001B)는 「후단부에 관한 처리」를 실행한다. 후단부는 비트 열(503)을 입력하고, 전단부(8001A)에서 일시적으로 삽입한 기지의 정보인 「조정비트 열」을 삭제(remove)한다. 이에 의해 전단부(8001A)가 출력하는 비트길이 조정 후의 비트 열(8003)의 계열길이는 X+Y의 값의 배수가 된다.The rear end portion 8001B executes &quot;process related to the rear end portion&quot;. The rear end inputs the bit string 503, and removes the "adjustment bit string", which is known information temporarily inserted by the front end 8001A. Accordingly, the sequence length of the bit string 8003 after the bit length adjustment output from the front end unit 8001A is a multiple of the value of X+Y.

또, 「X+Y의 값」에 대해서는 앞에서 설명한 실시형태 1 내지 실시형태 3에서 설명한 것과 같다.In addition, about "the value of X+Y", it is the same as that of Embodiment 1 - Embodiment 3 demonstrated above.

도 81은 본 실시형태의 처리를 나타내는 플로차트이다.81 is a flowchart showing the processing of the present embodiment.

점선 사각 OUTER는 「전단부에 관한 처리」를 나타내고 있다.The dotted square OUTER indicates "processing related to the front end".

전단부에 관한 처리는 제어부가 전단부에 처리 내용을 설정하기 위한 처리이다. 또, 제어부는 도 80에는 도시하고 있지 않으나 신호선(512)을 출력하는 것이 제어부가 된다.The process related to the front end is a process for the control unit to set the processing contents to the front end. In addition, although not shown in FIG. 80, the control part outputs the signal line 512 becomes a control part.

제어부는 X+Y의 값에 의거하여 오류정정부호의 부호어 N비트 중 K비트의 정보 중에서 기지의 정보의 비트길이 TmpPadNuM을 취득한다(S8101).Based on the value of X+Y, the control unit acquires the bit length TmpPadNuM of the known information from among the K bits of the N bits of the codeword of the error correction code (S8101).

예를 들어 취득되는 값으로 이하의 계산식을 생각한다.For example, consider the following calculation formula as a value to be acquired.

TmpPadNum = N -(floor(N/(X+Y))× (X+Y))TmpPadNum = N -(floor(N/(X+Y))× (X+Y))

여기서, floor는 소수점 이하의 절상함수이다.Here, floor is a round-up function after the decimal point.

이 값의 취득은 연산에 의해 구할 필요는 반드시 없으며, 예를 들어 부호화부(502)의 오류정정부호의 부호어 길이(블록길이) N 등의 파라미터에 의해 테이블에서 취득되는 것이라도 좋다.It is not necessary to obtain this value by calculation, and for example, it may be obtained from a table by parameters such as the codeword length (block length) N of the error correction code of the encoding unit 502 .

다음에, 제어부는 전단부의 출력 비트 열(501)이 K비트가 되도록 TmpPadNum의 길이의 필드를 확보한다. 즉, K비트 중에서 정보를 K-TmpPadNum(비트), 삽입하는 기지의 정보를 TmpPadNum(비트)가 되도록 제어한다(S8103).Next, the control unit secures a field with a length of TmpPadNum so that the output bit string 501 of the previous stage becomes K bits. That is, control is performed so that information among K bits becomes K-TmpPadNum (bits) and known information to be inserted becomes TmpPadNum (bits) (S8103).

(예 1) 도 80의 전단부(8001A)가 프레임생성 처리부의 일부인 경우:(Example 1) When the front end portion 8001A in Fig. 80 is a part of the frame generation processing unit:

도 80의 전단부(8001A)는 변조부보다 기능적으로 전단의 프레임 구성부에 위치해도 좋다.The front end portion 8001A in Fig. 80 may be located in the frame configuration portion of the front end functionally rather than the modulation portion.

예를 들어 DVB 등의 시스템에 있어서 X+Y의 값에 따라서 통상 K비트의 (정보)비트 열로 구성되는 베이스밴드 프레임(소위 BBFRAME) 중 TmpPadNum의 길이의 필드를 사전에 확보해도 좋다. 도 82는 BBFRAME의 길이 K비트와 확보되는 TmpPadNum의 길이의 관계를 나타내는 도면이다. BBHEADER는 BBFRAME의 헤더이다. DATAFIELD는 길이 DFL(비트)의 데이터 비트 열이다. 해칭한 부분의 길이인 제 1 패딩 길이는 X+Y의 값에 의하지 않으며, TS패킷의 정수 배 등에서 DFL에 못 미는 비트 수의 조정에 이용되는 패딩이다. 도면에 나타내는 것과 같이 TmpPadNuM은 제 1 패딩과는 별도로 일시적으로 패딩하는 수인 TmpPadNum을 확보하도록 하는 비트길이이다.For example, in a system such as DVB, a field having a length of TmpPadNum may be reserved in advance in a baseband frame (so-called BBFRAME) usually composed of a K-bit (information) bit string according to the value of X+Y. 82 is a diagram showing the relationship between the length of K bits of the BBFRAME and the length of the secured TmpPadNum. BBHEADER is the header of BBFRAME. DATAFIELD is a data bit string of length DFL (bits). The first padding length, which is the length of the hatched portion, does not depend on the value of X+Y, and is a padding used to adjust the number of bits less than the DFL, such as an integer multiple of a TS packet. As shown in the figure, TmpPadNuM is a bit length for securing TmpPadNum, which is the number to temporarily pad separately from the first padding.

또, 입력단에 위치하는 전단부는 부호어 길이 N(혹은 그것과 등가인 정보를 주는 테이블의 인덱스(부호화율 등)를 포함한다)에 의거하여 필드길이를 확보하는 것으로 해도 좋다.Further, the front end located at the input end may secure the field length based on the codeword length N (or the index of a table giving information equivalent thereto (including the encoding rate, etc.)).

(예 2) 도 80의 전단부(8001A)가 외부호(外符號)의 부호화처리를 실행하는 다른 부호화부인 경우:(Example 2) When the front end portion 8001A in Fig. 80 is another encoding portion that executes an outer code encoding process:

도 80의 전단부(8001A)는 변조부 내에서 부호화부(502)의 부호어의 외부호로서 연접되는 외부호를 생성하는 외부호 처리부라도 좋다.The front end 8001A of FIG. 80 may be an outer code processing unit that generates an outer code concatenated as an outer code of the codeword of the encoding unit 502 in the modulator.

이 경우, 외부호의 부호화율(부호어 길이)을 변경함으로써 X+Y분의 필드를 확보할 수 있다. 예를 들어 외부호 처리로 BCH 부호를 이용하는 경우, 생성 다항식 g(x)의 차수를 X+Y 적게 함으로써 (외부호의) 부호어 길이 Nouter는 X+Y 짧게 할 수 있다. 이와 같은 방법에 의해 X+y비트의 필드를 확보할 수 있다.In this case, by changing the encoding rate (codeword length) of the outer code, it is possible to secure a field corresponding to X+Y. For example, when the BCH code is used for the outer code processing, the codeword length Nouter (of the outer code) can be shortened by X+Y by reducing the degree of the generated polynomial g(x) by X+Y. In this way, it is possible to secure a field of X+y bits.

차수의 변경에는 각종 변형을 생각할 수 있다. 예를 들어 생성 다항식 g(x)의 차수가 조정이 불필요한 경우에 비해 적게 되도록 테이블에 값(혹은 차수 변경을 위한 인덱스)이 설정되어 있고, 이 테이블에 의해 제어신호를 통해서 g(x)가 생성되도록 주어지는 것으로 해도 좋다.Various modifications can be considered for changing the order. For example, the value (or index for order change) is set in the table so that the degree of the generated polynomial g(x) is smaller than when adjustment is unnecessary, and g(x) is generated through the control signal by this table. It may be given as much as possible.

「필드」란 후단의 부호화부가 처리하는 K비트의 비트 열 중 비트의 배열에서 연속 혹은 이산의 구별을 불문하고 TmpPadNum의 수의 값을 패딩 혹은 간헐적으로 삽입하기 위한 1 이상의 복수를 포함하는 필드이다.A "field" is a field containing one or more plural values for padding or intermittently inserting the number of TmpPadNum regardless of whether continuous or discrete in the bit array among the K-bit bit string processed by the encoding unit at the rear stage.

제어부는 전단부에 확보된 길이 TmpPadNum의 필드에 조정비트 열(기지의 정보)을 필(fill) 하도록 지시한다(S8105). 도 80의 전단부(8001A)는 그 후 필드에 조정비트 열을 필하여 길이 K비트의 비트 열(501)을 부호화부(502)에 출력한다(S8105).The control unit instructs to fill the adjustment bit string (known information) in the field of the length TmpPadNum secured at the front end (S8105). The front end unit 8001A of FIG. 80 then fills the field with an adjustment bit stream and outputs a K-bit bit stream 501 to the encoder 502 (S8105).

여기서, 기지의 정보(조정비트 열)는 예를 들어 「모든 값이 0(제로)」인 것으로 한다. 그리고 이 기지의 정보와 전송하기 위한 정보로 구성한 K비트에 대해 도 80의 부호화부(102)는 부호화를 실행하여 정보와 패리티로 구성된 N비트의 부호어를 얻는다(S8107). 또, 부호화를 간단하게 실시하는 하나의 방법으로 기지의 정보(조정비트 열)를 「모든 값이 0(제로)」로 하는 방법이 있으나, 기지의 정보로는 이에 한정되는 것은 아니며, 부호 측, 복호 측의 양자에서 기지의 정보계열이 무엇인가를 공유할 수 있으면 좋다. 또, 도 80의 부호화부(502)의 처리결과에 비트 인터리브 처리를 포함시키는 것으로 해도 좋다.Here, it is assumed that the known information (adjustment bit string) is, for example, &quot;all values are 0 (zero)&quot;. Then, the encoding unit 102 of FIG. 80 encodes the K bits composed of the known information and the information to be transmitted to obtain an N-bit codeword composed of the information and parity (S8107). In addition, as a simple method of encoding, there is a method in which known information (adjustment bit string) is set to "all values are 0 (zero)", but the known information is not limited thereto. It is good if the known information sequence can be shared by both parties on the decoding side. It is also possible to include bit interleaving processing in the processing result of the encoding unit 502 in FIG.

도 80의 후단부(8001B)는 일시적으로 삽입된 조정비트 열(기지의 정보) (혹은 인터리브된 후에 원래의 조정비트 열의 개개의 비트에 대응하는 비트 군)을 제거(remove)하여, N비트보다 짧은 비트 수의 제 2 비트 열(비트길이 조정 후의 비트 열)(8003)을 출력한다(S8109). 이 처리도 X+Y의 값에 따라서 삭제하는 위치를 나타낸 테이블의 값에 의해 지시받는 것으로 해도 좋다.The rear end 8001B of FIG. 80 removes the temporarily inserted adjustment bit string (known information) (or a bit group corresponding to individual bits of the original adjustment bit string after being interleaved), so that the A second bit string (bit string after bit length adjustment) 8003 having a short number of bits is output (S8109). This processing may also be instructed by a value in a table indicating the position to be deleted according to the value of X+Y.

(효과)(effect)

제 i 번째 블록의 LDPC부호의 부호어의 부호길이 N에 대해 일시적으로 삽입된 조정비트 열을 삭제한 N-TmpPadNum(비트)의 제 2 비트 열(비트길이 조정 후의 비트 열)(8003)에서 제 2 비트 열(비트길이 조정 후의 비트 열)(8003)의 비트 수 N-TmpPadNum이 설정된 s1(t)의 제 1 변조방식과 s2(t)의 제 2 변조방식의 세트로 결정하는 비트 수 (X+Y)의 배수가 되어 있는 것이다.In the second bit string (bit string after bit length adjustment) 8003 of N-TmpPadNum (bit) in which the adjustment bit string temporarily inserted for the code length N of the codeword of the LDPC code of the i-th block is deleted The number of bits in the 2-bit string (bit string after bit length adjustment) 8003 is determined by the set of the first modulation method of s1(t) and the second modulation method of s2(t) for which N-TmpPadNum is set (X+Y) ) is a multiple of

그리고 제 i 번째 블록의 (LDPC부호의) 부호어의 벡터의 부호어 길이(블록길이(부호길이)) N이 64800비트와 같이 고정인 경우 X+Y의 값, 즉, s1(t)의 제 1 변조방식과 s2(t)의 제 2 변조방식의 세트가 바뀌는 경우(또는 s1(t)의 제 1 변조방식과 s2(t)의 제 2 변조방식의 세트의 설정 변경이 가능한 경우), 적절하게 일시적으로 삽입하고, 그 후 삭제하는 조정비트 열(비트 수TmpPadNum)의 수를 변경하게 된다. (또, X+Y의 값(s1(t)의 제 1 변조방식과 s2(t)의 제 2 변조방식의 세트)에 따라서는 TmpPadNum이 제로인 경우도 있다).And when the codeword length (block length (code length)) N of the codeword vector (of the LDPC code) of the i-th block is fixed as 64800 bits, the value of X+Y, that is, the first modulation of s1(t) When the set of the method and the second modulation method of s2(t) is changed (or the setting of the set of the set of the first modulation method of s1(t) and the set of the second modulation method of s2(t) is changeable), appropriately temporarily to change the number of control bit strings (number of bits TmpPadNum) to be inserted and then deleted. (Also, depending on the value of X+Y (the set of the first modulation method of s1(t) and the second modulation method of s2(t)), TmpPadNum may be zero in some cases).

이에 의해 부호화부가 오류정정부호의 부호어 길이(블록길이(부호길이)) N비트의 부호어를 출력한 때, N의 값에 의하지 않고 모든 변조방식의 조합에 의거하는 복소신호의 세트에 대해 동일주파수, 동일시간에 송신되는 제 1 복소신호 s1 및 제 2 복소신호 s2에 의해 송신할 수 있는 비트 수 (X+Y)는 복수의 (오류정정부호의)블록의 데이터를 포함하지 않도록 하는 것으로 한다. 이에 의해 송신장치 및/또는 수신장치의 메모리를 삭감할 수 있을 가능성이 크다.As a result, when the encoding unit outputs a codeword of N bits in the codeword length (block length (code length)) of the error correction code, it is the same for a set of complex signals based on a combination of all modulation methods regardless of the value of N. The number of bits (X+Y) that can be transmitted by the frequency and the first complex signal s1 and the second complex signal s2 transmitted at the same time is such that data of a plurality of blocks (of the error correction code) is not included. Thereby, there is a high possibility that the memory of the transmitting apparatus and/or the receiving apparatus can be reduced.

도 83은 도 80과는 다른 변조부의 구성이다. 또, 도 83에 있어서 도 80과 동일하게 동작하는 것에 대해서는 동일한 도면부호를 부여하고 있다. 도 83이 도 80과 다른 점은 부호화부(502)의 후단 및 후단부(8001B)의 전단에 비트 인터리버(502BI)가 삽입되어 있다는 점이다. 또, 도 83의 동작에 대해서는 도 84를 이용하여 설명한다.FIG. 83 is a configuration of a modulator different from that of FIG. 80 . Note that, in Fig. 83, the same reference numerals are assigned to those operating in the same manner as in Fig. 80. As shown in Figs. 83 differs from FIG. 80 in that the bit interleaver 502BI is inserted at the rear end of the encoder 502 and the front end of the rear end 8001B. Note that the operation of FIG. 83 will be described with reference to FIG. 84 .

도 84는 비트 열(501~8003)의 비트길이를 설명하는 도면이다.84 is a diagram for explaining the bit length of the bit strings 501 to 8003.

비트 열(501)은 전단부(8001A)가 출력하는 비트 열이며, 기지의 정보를 위한 길이 TmpPadNum(비트)의 필드를 포함하여 길이 K비트의(정보) 비트 열이다.The bit string 501 is a bit string output from the front end unit 8001A, and is a K-bit (information) bit string including a field of length TmpPadNum (bits) for known information.

비트 열(503Λ)은 부호화부(502)가 출력하는 비트 열이며, 오류정정부호의 부호어인 길이 N비트의 비트 열(제 1 비트 열)이다.The bit string 503Λ is a bit string output by the encoder 502, and is a bit string (first bit string) of length N bits, which is a codeword of an error correction code.

비트 열(503V)은 비트 인터리버에 의해 비트의 값의 순번이 바뀐 길이 N비트의 비트 열이다.The bit string 503V is a bit string having a length of N bits in which the order of bit values is changed by the bit interleaver.

비트 열(8003)은 후단부(8001B)가 출력하는 길이 N-TmpPadNum비트로 조정된 제 2 비트 열(비트길이 조정 후의 비트 열)이다. 또, 비트 열(8003)은 비트 열(503V)에서 TmpPadNum비트의 기지의 정보를 삭제한 비트 열이 된다.The bit string 8003 is a second bit string (bit string after bit length adjustment) adjusted to a length of N-TmpPadNum bits output from the rear end portion 8001B. Further, the bit string 8003 is a bit string in which the known information of the TmpPadNum bit is deleted from the bit string 503V.

<본 실시형태의 효과><Effect of this embodiment>

상술한 구성에 의해 수신 측의 복호에 있어서 특수한 처리를 필요로 하지 않고 오류정정부호의 부호어의 추정(복호 처리)을 실시할 수 있다.With the above configuration, it is possible to estimate (decode processing) the codeword of the error correction code without requiring special processing in decoding on the receiving side.

또, 송신 측에 있어서 삽입하는 조정비트 열을 기지의 정보로 하고, 또한, 일차적으로 삽입한 조정비트 열(기지의 정보)만 삭제하는 구성을 취한다. 이 때문에 수신장치의 복호에서는 기지의 정보를 이용해서 오류정정부호의 복호를 하므로 높은 오류정정능력을 얻을 수 있을 가능성이 커진다.Further, a configuration is adopted in which, on the transmitting side, the inserted adjustment bit string is known information, and only the primarily inserted adjustment bit string (known information) is deleted. For this reason, in the decoding of the receiver, since the error correction code is decoded using known information, the possibility of obtaining a high error correction capability increases.

또, 사전 처리부가 BCH나 RS의 외부호를 생성하는 처리인 경우 필드의 확보도 용이하며, 더 적합하다.In addition, in the case where the pre-processing unit generates an external code of BCH or RS, it is easy to secure a field, and it is more suitable.

(실시형태 5)(Embodiment 5)

실시형태 5 및 6에서는 송신장치로부터 송신된 비트 열(501)을 (수신장치 측에서) 복호하는 방법·구성에 관한 발명을 설명한다.In the fifth and sixth embodiments, the invention relating to a method and configuration for decoding (on the receiving device side) the bit string 501 transmitted from the transmitting device will be described.

더 상세하게는, 실시형태 1 내지 실시형태 4의 「변조신호를 생성하는 부분」(변조부)에 의해 (정보) 비트 열(501)로부터 생성되어, MIMO 프리코딩 처리 등의 처리를 경유하여 송신된 복소신호 s1(t), s2(t) 신호에 대해 복조(검파) 처리를 실행하고, 복소신호(x1(t) 및 x2(t))로부터 비트 열로 복원하는 처리이다.More specifically, it is generated from the (information) bit string 501 by the "modulation signal generating part" (modulation unit) of the first to fourth embodiments, and transmitted via processing such as MIMO precoding processing. This is a process of performing demodulation (detection) processing on the complex signals s1(t) and s2(t) and restoring the complex signals x1(t) and x2(t) into a bit string.

또, x1(t) 및 x2(t)는 각 수신안테나에서 수신한 수신신호로부터 얻은 복소 베이스밴드신호이다.Also, x1(t) and x2(t) are complex baseband signals obtained from the reception signals received by the respective reception antennas.

도 85는 실시형태 1 내지 실시형태 3의 송신방법에 의거하여 송신된 변조신호를 수신하는 수신장치의 비트 열 복호부이다.Fig. 85 is a bit string decoding unit of a receiving apparatus that receives a modulated signal transmitted based on the transmission method of the first to third embodiments;

도면 중 ^캐리트(caret)는 캐리트 아래의 참조부호의 신호의 추정 결과인 것을 나타내고 있다. 이하의 설명에서는 캐리트를 참조부호 앞에 ^를 붙이고 생략한다.In the figure, a 'carrier' (caret) indicates an estimation result of a signal of a reference sign below the caret. In the following description, a carry is omitted by adding a ^ in front of the reference sign.

도 85의 비트 열 복호부는 검파(복조)부, 비트길이 조정부 및 오류정정 복호부를 포함하여 구성된다.The bit string decoding unit of FIG. 85 includes a detection (demodulation) unit, a bit length adjustment unit, and an error correction decoding unit.

검파(복조)부는 각 수신안테나에서 수신한 수신신호로부터 얻은 복소 베이스밴드신호 x1(t) 및 x2(t)로부터 제 1 복소신호 s1에 포함되는 제 1 비트 수 X와 제 2 복소신호 s2에 포함되는 제 2 비트 수 Y의 비트 수 (X+Y)비트에 대응하는 경판정치 또는 연판정치 또는 대수 대수 우도 또는 대수 우도 비 등의 데이터를 생성하고, X+Y의 정수 배의 길이인 제 2 비트 열에 대응하는 데이터 열을 출력한다. 또한 ^5703은 N+PadNum의 예를 들어 「제 2 비트 열」(R202)에 대응하는 데이터 열이다.The detection (demodulation) unit includes the first number of bits X included in the first complex signal s1 and the second complex signal s2 from the complex baseband signals x1(t) and x2(t) obtained from the received signal received from each receiving antenna. Data such as a hard decision value or soft decision value or log log likelihood or log likelihood ratio corresponding to the number of bits (X + Y) bits of the second number of bits Y is generated, and data corresponding to a second bit string that is an integer multiple of X + Y print the heat In addition, ^5703 is a data string corresponding to the "second bit string" (R202) of N+PadNum, for example.

도 85의 비트길이 조정부는 제 2비트길이의 비트 열에 대응하는 데이터 열(^5703)을 입력으로 한다. 그리고 비트길이 조정부는 송신 측에서 삽입된 길이 PadNum의 「조정비트 열」에 대응하는 데이터를 추출하여 오류정정 복호부에 출력하고, 또, N개의 비트 열에 대응하는 데이터 열(^503V)을 출력한다.The bit length adjusting unit of FIG. 85 receives a data string ^5703 corresponding to the bit string of the second bit length as an input. Then, the bit length adjustment unit extracts data corresponding to the "adjustment bit string" of the length PadNum inserted from the transmitting side and outputs it to the error correction decoding unit, and also outputs the data string (^503V) corresponding to the N bit strings. .

디 인터리버는 N개의 비트 열에 대응하는 데이터 열(^503V)에 대해 디 인터리브를 실시하고, 디 인터리브 후의 N개의 데이터 열(^503Λ)을 오류정정 복호부에 출력한다. ^503V 및 ^503Λ은 각각 비트 열(503V 및 503Λ)에 상당하는 데이터 열이다.The deinterleaver deinterleaves the data streams (^503V) corresponding to the N bit streams, and outputs the deinterleaved N data streams (^503Λ) to the error correction decoding unit. ^503V and ^503A are data strings corresponding to bit strings 503V and 503A, respectively.

도 85의 오류정정 복호부는 길이 PadNum의 「조정비트 열」에 대응하는 데이터 및 디 인터리브 후의 N개의 데이터 열(^503Λ)을 입력으로 하여, 오류정정 복호(예를 들어 LDPC부호를 이용하고 있을 때는 신뢰도전파(BP(Belief Propagation)) 복호(예를 들어 sum-product 복호, min-sum 복호, Normalized BP 복호, offset BP 복호 등)나 Bit Flipping 복호)를 실시하여 K비트의 정보비트 추정계열을 얻는다.The error correction decoding unit of Fig. 85 receives data corresponding to the "adjustment bit string" of length PadNum and N data strings (^503Λ) after deinterleaving as inputs, and error correction decoding (for example, when using the LDPC code) A K-bit information bit estimation sequence is obtained by performing reliability propagation (BP (Belief Propagation)) decoding (eg sum-product decoding, min-sum decoding, normalized BP decoding, offset BP decoding, etc.) or bit flipping decoding). .

또, 송신 측에 있어서 비트 인터리버를 사용하고 있는 경우 도 85와 같이 디 인터리버를 삽입하게 된다. 한편, 송신 측에 있어서 비트 인터리버를 사용하고 있지 않은 경우에는 도 85에서의 디 인터리버가 불필요해진다.In addition, when a bit interleaver is used on the transmitting side, a deinterleaver is inserted as shown in FIG. 85 . On the other hand, when the bit interleaver is not used on the transmission side, the deinterleaver in FIG. 85 becomes unnecessary.

도 86은 본 실시형태의 비트 열 조정부의 입출력을 설명하는 도면이다.Fig. 86 is a diagram for explaining input/output of the bit string adjusting unit of the present embodiment.

^5703은 N비트+PadNum의 길이의 비트 열에 대응하는 데이터 열이다. 6개의 사각으로 둘러싸는 0이 조정비트 열이다. ^503은 비트길이 조정부가 출력하는 N비트의 부호어에 대응하는 데이터 열을 나타낸다.^5703 is a data string corresponding to a bit string having a length of N bits + PadNum. Zeros surrounded by six squares are the steering bit string. ^503 denotes a data string corresponding to an N-bit codeword output by the bit length adjusting unit.

도 87은 실시형태 4의 송신방법에 의거하여 송신된 변조신호를 수신하는 수신장치의 비트 열 복호부이다.87 is a bit string decoding unit of a receiving apparatus that receives a modulated signal transmitted based on the transmission method of the fourth embodiment;

검파(복조)부는 각 수신안테나에서 수신한 수신신호로부터 얻은 복소 베이스밴드신호 x1(t) 및 x2(t)로부터 제 1 복소신호 s1에 포함되는 제 1 비트 수 X와 제 2 복소신호 s2에 포함되는 제 2 비트 수 Y의 비트 수 (X+Y)비트에 대응하는 경판정치 또는 연판정치 또는 대수 대수 우도 또는 대수 우도 비 등의 데이터를 생성하고, X+Y의 정수 배의 길이인 제 2 비트 열에 대응하는 데이터 열(8701)을 출력한다. 또, 8701은 N-TmpPadNum의 예를 들어 「제 2 비트 열」(8003)(도 83)에 대응하는 데이터 열이다.The detection (demodulation) unit includes the first number of bits X included in the first complex signal s1 and the second complex signal s2 from the complex baseband signals x1(t) and x2(t) obtained from the received signal received from each receiving antenna. Data such as a hard decision value or soft decision value or log log likelihood or log likelihood ratio corresponding to the number of bits (X + Y) bits of the second number of bits Y is generated, and data corresponding to a second bit string that is an integer multiple of X + Y A column 8701 is output. Note that 8701 is a data string corresponding to, for example, "second bit string" 8003 (FIG. 83) of N-TmpPadNum.

도 87의 대수 우도비 삽입부는 제 2 비트 열에 대응하는 데이터 열(8701)을 입력으로 하여, 제 2 비트 열에 대응하는 데이터 열(8701)에 대해 실시형태 4에서 설명한 「송신 측에서 삭제한 기지의 정보인 「조정비트 열」」에 대응하는 (예를 들어) 대수 우도비(TmpPadNum분)를 삽입해서 조정 후의 데이터 열(8702)을 출력한다. 따라서, 조정 후의 데이터 열(8702)은 N개분의 데이터 열이 된다.The log-likelihood ratio inserting unit in Fig. 87 receives a data string 8701 corresponding to the second bit string as an input, and for the data string 8701 corresponding to the second bit string as described in Embodiment 4 "Known information deleted by the transmitting side" A data string 8702 after adjustment is output by inserting a log-likelihood ratio (for TmpPadNum) corresponding to the information "adjustment bit string" (for example). Accordingly, the data columns 8702 after adjustment are N data columns.

도 87의 디 인터리버는 조정 후의 데이터 열(8702)을 입력으로 하여, 데이터의 재배열을 실행하여 재배열 후의 데이터 열(8703)을 출력한다.The deinterleaver of FIG. 87 receives the adjusted data string 8702 as an input, rearranges the data, and outputs the rearranged data string 8703 .

도 87의 오류정정 복호부는 재배열 후의 데이터 열(8703)을 입력으로 하여, 오류정정 복호(예를 들어 LDPC부호를 이용하고 있을 때는 신뢰도 전파(BP(Belief Propagation)) 복호(예를 들어 sum-product 복호, min-sum 복호, Normalized BP복호, offset BP복호 등)나 Bit Flipping 복호)를 실시해서 K비트의 정보비트 추정계열을 얻는다. 그리고 기지의 정보 삭제부는 K비트의 정보비트 추정계열로부터 기지의 정보를 삭제한 데이터(8704)를 얻어서 출력한다.The error correction decoding unit of FIG. 87 receives the rearranged data string 8703 as an input, and decodes the error correction decoding (eg, belief propagation (BP) when using the LDPC code) decoding (eg, sum- product decoding, min-sum decoding, normalized BP decoding, offset BP decoding, etc.) or bit flipping decoding) to obtain a K-bit information bit estimation sequence. Then, the known information deletion unit obtains and outputs data 8704 in which known information is deleted from the K-bit information bit estimation sequence.

또, 송신 측에 있어서 비트 인터리버를 사용하고 있는 경우, 도 87과 같이 디 인터리버를 삽입하게 된다. 한편, 송신 측에 있어서 비트 인터리버를 사용하고 있지 않은 경우에는 도 87에서의 디 인터리버가 불필요해진다.In addition, when a bit interleaver is used on the transmitting side, a deinterleaver is inserted as shown in FIG. On the other hand, when the bit interleaver is not used on the transmission side, the deinterleaver in FIG. 87 becomes unnecessary.

<본 실시형태의 효과><Effect of this embodiment>

도 85, 도 87을 이용해서 실시형태 1 내지 실시형태 4의 송신방법을 이용하여 변조신호를 송신한 경우의 수신장치의 동작에 대해 설명을 하였다.With reference to Figs. 85 and 87, the operation of the receiving apparatus in the case of transmitting the modulated signal using the transmission method of the first to fourth embodiments has been described.

어느 수신장치에 있어서도 송신장치가 이용한 s1(t)를 위한 변조방식, s2(t)를 위한 변조방식에 상당하는 정보에 의거하여 수신장치의 동작을 변경하여 오류정정 복호의 동작을 실행함으로써 높은 데이터의 수신 품질을 얻을 수 있을 가능성이 크다.In any receiving device, the operation of the receiving device is changed based on the information corresponding to the modulation method for s1(t) and the modulation method for s2(t) used by the transmitting device, and the operation of error correction decoding is performed to obtain high data. It is highly probable that the reception quality of

또, 부호화부가 오류정정부호의 부호어 길이(블록길이(부호길이)) N비트의 부호어를 출력한 때, N의 값에 의하지 않고 모든 변조방식의 조합에 의거하는 복소신호의 세트에 대해 동일주파수, 동일시간에 송신되는 제 1 복소신호 s1 및 제 2 복소신호 s2에 의해 송신할 수 있는 비트 수 (X+Y)는 복수의 (오류정정부호의)블록의 데이터를 포함하지 않도록 하는 것으로 하고 있고, 이에 수반하여 오류정정 복호부가 복조 및 복호를 실시할 수 있도록 적절하게 동작함으로써 수신장치의 메모리를 삭감할 수 있을 가능성이 크다.In addition, when the encoding unit outputs a codeword of N bits in the codeword length (block length (code length)) of the error correction code, it is the same for a set of complex signals based on a combination of all modulation methods regardless of the value of N. The frequency and the number of bits (X+Y) that can be transmitted by the first complex signal s1 and the second complex signal s2 transmitted at the same time are such that data of a plurality of blocks (of the error correction code) are not included; Accordingly, there is a high possibility that the memory of the receiving apparatus can be reduced by properly operating the error correction decoding unit to perform demodulation and decoding.

(실시형태 6)(Embodiment 6)

도 88은 본 실시형태의 수신장치의 비트 열 복호부이다.88 is a bit string decoding unit of the receiving apparatus of the present embodiment.

디 인터리브부, 검파부의 동작은 실시형태 5의 것과 동일하다.The operations of the deinterleave unit and the detection unit are the same as those of the fifth embodiment.

검파부는 비트 열로 실시형태 2에서 설명한 조정비트 열의 제 1 변형 예~제 9 변형 예 중 어느 하나의 조정비트 열이 삽입된 비트 열(^6003)을 출력한다.The detection unit outputs a bit string (^6003) into which the adjustment bit string of any one of the first to ninth modifications of the adjustment bit string described in Embodiment 2 is inserted as the bit string.

본 실시형태의 비트길이 조정부는 제 2 비트 열에 대응하는 데이터 열(예를 들어 제 2 비트 열에 대응하는 대수 우도비), 상기 N비트 중 소정의 부분의 비트 값에 대응하는 부분 데이터(예를 들어 대수 우도비)를 추출한다.The bit length adjusting unit of the present embodiment includes a data string corresponding to the second bit string (for example, log-likelihood ratio corresponding to the second bit string), partial data corresponding to a bit value of a predetermined portion among the N bits (for example, log-likelihood ratio).

비트 열 조정부는 높은 오류정정능력을 얻기 위해 예를 들어 이하의 처리를 실행한다.The bit string adjusting section executes, for example, the following processing in order to obtain a high error correction capability.

·N+TmpPadNum비트의 비트 열(^6003)로부터 조정비트 열에 대응하는 데이터를 선택적으로 추출한다.• Data corresponding to the adjustment bit string is selectively extracted from the bit string (^6003) of N+TmpPadNum bits.

·조정비트 열의 개개의 비트에 대응하는 데이터로부터 예를 들어 조정비트 열에 관련하는, 예를 들어 대수 우도비 Additional-Prob를 생성한다.• Generate, for example, a logarithmic likelihood ratio Additional-Prob, related to, for example, the adjustment bit string from data corresponding to individual bits of the adjustment bit string.

·생성한 AdditionalProb를 오류정정 복호부에 공급한다.· The created AdditionalProb is supplied to the error correction decoding unit.

·오류정정 복호부는 AdditionalProb와 N비트 중 소정의 부분의 비트 값에 대응하는 부분 데이터(예를 들어 대수 우도비)를 이용해서 오류정정부호의 N비트의 부호어를 추정한다.The error correction decoding unit estimates the N-bit codeword of the error correction code using the AdditionalProb and partial data (eg, log-likelihood ratio) corresponding to the bit value of a predetermined part among the N bits.

그때, 오류정정 복호부는 실시형태 2의 태너 그래프 구조(패리티 검사행렬)에 의거하여 예를 들어 sum-product 복호를 실행한다.At that time, the error correction decoding unit performs, for example, sum-product decoding based on the Tanner graph structure (parity check matrix) of the second embodiment.

도 89는 본 실시형태의 처리를 개념적에서 설명하는 도면이다.89 is a diagram conceptually explaining the processing of the present embodiment.

도면 중 동그라미나 사각은 실시형태 2에서 설명한 것과 동일한 정보를 가리킨다.In the drawings, circles and squares indicate the same information as those described in the second embodiment.

도면 중 ^6003은 디 맵핑가의 출력하는 비트길이 N+padNum의 제 2 비트 열이다.In the figure, ^6003 is the second bit string of the bit length N+padNum output by the demapper.

도면 중 ^503은 비트길이 조정부가 출력하는 비트길이 N의 비트 열(^503)이다. 도면 중 Additional-Prob는 조정비트 열의 예를 들어 대수 우도비로부터 얻어진 새로운 대수 우도비이다. 이 새로운 대수 우도비를 이용하여 실시형태 2의 각종 변형 예에서 설명한 「소정의 부분」의 대수 우도비가 주어지게 된다.In the figure, ^503 is a bit string (^503) of bit length N output by the bit length adjusting unit. In the figure, Additional-Prob is a new log-likelihood ratio obtained from, for example, a log-likelihood ratio of an adjustment bit string. Using this new log-likelihood ratio, the log-likelihood ratio of the "predetermined portion" described in the various modifications of the second embodiment is given.

예를 들어 「소정의 부분」이 p_last인 경우 p_last의 대수 우도비를 줄 수 있다. 또, 소정의 부분에 p_2ndlast를 추가함으로써 p_2ndlast의 대수 우도비, 혹은 간접적으로 p_last에의 대수 우도비가 주어지게 된다.For example, when the "predetermined part" is p_last, a log-likelihood ratio of p_last can be given. Further, by adding p_2ndlast to a predetermined portion, a log-likelihood ratio of p_2ndlast, or indirectly, a log-likelihood ratio of p_last is given.

이에 의해 높은 오류정정능력을 얻을 수 있을 가능성이 커진다.Thereby, the possibility of obtaining a high error correction capability increases.

(실시형태 7)(Embodiment 7)

실시형태 1 내지 실시형태 4에서는 송신방법 및 송신 측의 장치에 대해서, 실시형태 5 및 실시형태 6에서는 수신방법 및 수신 측의 장치에 대해서 설명하였다. 본 실시형태에서는 송신방법 및 송신 측의 장치와 수신방법 및 수신 측의 장치의 관계에 대해 보충 설명을 한다.In Embodiments 1 to 4, the transmission method and the apparatus on the transmission side were described, and in the Embodiments 5 and 6, the reception method and the apparatus on the reception side were described. In this embodiment, a supplementary explanation will be given on the relationship between the transmission method and the apparatus on the transmission side, the reception method, and the apparatus on the reception side.

도 90은 본 실시형태의 송신장치 및 수신장치의 관계를 나타낸 도면이다.Fig. 90 is a diagram showing the relationship between the transmitting apparatus and the receiving apparatus according to the present embodiment.

도 90에 나타낸 것과 같이, 송신장치는 2개의 변조신호를 다른 안테나로부터 각각 송신하게 된다. 송신장치의 무선처리부는 예를 들어 OFDM의 신호처리, 주파수변환, 전력증폭 등의 처리를 실행한다.As shown in FIG. 90, the transmitter transmits two modulated signals from different antennas, respectively. The radio processing unit of the transmitter executes, for example, OFDM signal processing, frequency conversion, power amplification, and the like.

그리고, 도 90의 송신장치의 신호생성부(9001)는 송신정보를 입력으로 하여, 부호화, 매핑, 프리코딩 등의 처리를 실행하여 프리코딩 후의 변조신호 z1(t) 및 z2(t)를 출력한다. 따라서, 신호생성부(9001)에서는 실시형태 1 내지 실시형태 4에서 기재한 송신방법에 관한 처리 및 앞에서 설명한 프리코딩의 처리를 하게 된다.Then, the signal generating unit 9001 of the transmitting apparatus of FIG. 90 receives the transmission information as input, executes processing such as encoding, mapping, and precoding, and outputs the modulated signals z1(t) and z2(t) after precoding. do. Accordingly, the signal generating unit 9001 performs the processing related to the transmission method described in the first to fourth embodiments and the processing of the precoding described above.

도 90의 수신장치의 수신안테나(RX1)에서는 송신장치의 안테나(TX1)에서 송신한 신호와 송신안테나(TX2)에서 송신한 신호의 공간에서 다중화된 신호를 수신하게 된다.The receiving antenna RX1 of the receiving device of FIG. 90 receives a multiplexed signal in a space between the signal transmitted from the antenna TX1 of the transmitting device and the signal transmitted from the transmitting antenna TX2.

마찬가지로, 수신장치의 수신안테나(RX2)에서는 송신장치의 안테나(TX1)로부터 송신한 신호와 송신안테나(TX2)로부터 송신한 신호의 공간에서 다중화된 신호를 수신하게 된다.Similarly, the receiving antenna RX2 of the receiving device receives the multiplexed signal in the space of the signal transmitted from the antenna TX1 of the transmitting device and the signal transmitted from the transmitting antenna TX2.

도 90의 수신장치의 채널추정부에서는 변조신호 z1(t)의 채널변동 및 변조신호 z2(t)의 채널변동의 추정이 각 안테나에서 실행되게 된다.In the channel estimator of the receiving apparatus of FIG. 90, estimation of the channel variation of the modulated signal z1(t) and the channel variation of the modulated signal z2(t) is performed at each antenna.

그리고 도 90의 수신장치의 신호처리부((9002)에서는 실시형태 5 및 실시형태 6에서 설명한 수신처리 등이 이루어지게 되며, 그 결과 송신장치가 송신한 송신정보의 추정 결과를 수신장치는 얻게 된다.Then, in the signal processing unit 9002 of the receiving apparatus in Fig. 90, the reception processing described in the fifth and sixth embodiments is performed, and as a result, the receiving apparatus obtains the estimation result of the transmission information transmitted by the transmitting apparatus.

또, 앞에서의 설명에서는 실시형태 1 내지 실시형태 6에 맞춰서 설명하였으나, 이후의 실시형태에서 송신방법 및 송신 측의 장치의 구성에 대해 설명하고 있는 경우에는 도 90의 송신장치에 관한 설명이며, 수신방법 및 수신 측의 장치의 구성에 대해 설명하고 있는 경우에는 도 90의 수신장치에 관한 설명이 된다.In addition, in the preceding description, the description was made according to the first to sixth embodiments, but in the following embodiments, the transmission method and the configuration of the transmitting device are described, the description is about the transmitting device in FIG. In the case where the method and the configuration of the receiving device are described, the description of the receiving device in FIG. 90 is given.

(실시형태 8)(Embodiment 8)

본 실시형태에서는 실시형태 4에서 설명한 「비트길이를 X+Y의 값의 배수가 되도록 잉여분을 짧게 하는 조정방법」의 변형 예에 대해 설명한다.In this embodiment, a modified example of the "adjustment method for shortening the surplus so that the bit length is a multiple of the value of X+Y" described in the fourth embodiment will be described.

(예 1)(Example 1)

도 91은 본 실시형태의 송신 측의 변조부의 구성을 나타내고 있다. 도 91에 있어서 앞에서 설명한 실시형태에서 나타낸 도면과 동일하게 동작하는 것에 대해서는 동일 번호를 부여하였다.Fig. 91 shows the configuration of the modulator on the transmission side of the present embodiment. In Fig. 91, the same reference numerals are assigned to those operating in the same manner as in the drawings shown in the embodiment described above.

부호화부(502)는 제어정보(512) 및 제 i 블록의 K비트의 정보(501)를 입력으로 하여, 제어정보(512)에 포함되는 오류정정부호의 방식, 부호화율, 블록길이(부호길이)의 정보에 의거하여 LDPC부호화등의 오류정정부호화를 실행하여 제 i 블록의 N비트의 부호어(503)를 출력한다.The encoding unit 502 receives the control information 512 and the K-bit information 501 of the i-th block as inputs, and includes an error correction code method, a coding rate, and a block length (code length) included in the control information 512 . ), an N-bit codeword 503 of the i-th block is output by executing error correction encoding such as LDPC encoding.

비트길이 조정부(9101)는 제어정보(512) 및 제 i 블록의 N비트의 부호어(503)를 입력으로 하여, 제어정보(512)에 포함되는 s1(t)를 위한 변조방식 및 s2(t)를 위한 변조방식의 정보, 또는 「X+Y의 값」에 의거하여 N비트의 부호어(503)로부터 삭제하는 비트의 비트 수 PunNum의 수를 결정하고, N비트의 부호어(503)로부터 PunNum비트의 데이터를 삭제하여 N-PunNum비트의 데이터 열(9102)을 출력한다. 또, 앞에서 설명한 실시형태와 마찬가지로 N-PunNum이 「X+Y의 값」의 배수가 되는 PunNuM을 결정하게 된다(또, X+Y의 값(s1(t)의 제 1 변조방식과 s2(t)의 제 2 변조방식의 세트)에 따라서는 PunNum이 0(제로)이 될 수도 있다).The bit length adjusting unit 9101 receives the control information 512 and the N-bit codeword 503 of the i-th block as inputs, and a modulation method and s2(t) for s1(t) included in the control information 512 . ), the number of bits to be deleted from the N-bit codeword 503 is determined based on the modulation method information for A data string 9102 of N-PunNum bits is output by deleting the data of . Also, similar to the embodiment described above, N-PunNum determines PunNuM that is a multiple of "the value of X+Y" (in addition, the first modulation method of the value of X+Y (s1(t) and the second modulation method of s2(t)) Depending on the set of modulation schemes), PunNum may be 0 (zero)).

단, 「X+Y의 값」에 대해서는 앞에서 설명한 실시형태에서 설명한 것과 같다.However, the "value of X+Y" is the same as that described in the embodiment described above.

매핑부(504)는 제어정보(512) 및 N-PunNum비트의 데이터 열(9102)을 입력으로 하여, 제어정보(512)에 포함되는 s1(t)를 위한 변조방식 및 s2(t)를 위한 변조방식의 정보로부터, s1(t)를 위한 변조방식 및 s2(t)를 위한 변조방식에 의거한 매핑을 실시해서 제 1 복소신호 s1(t)(505A) 및 제 2 복소신호 s2(t)(505B)를 출력한다.The mapping unit 504 receives the control information 512 and a data string 9102 of N-PunNum bits as inputs, and a modulation method for s1(t) included in the control information 512 and a modulation method for s2(t). From the information on the modulation method, mapping is performed based on the modulation method for s1(t) and the modulation method for s2(t) to obtain a first complex signal s1(t) (505A) and a second complex signal s2(t). (505B) is output.

도 92는 각 비트 열의 비트길이를 나타내고 있고, 1개의 사각은 1비트를 나타내고 있다. 도 91의 제 i 블록의 K비트의 정보(501)는 도 92와 같이 나타낸 것과 같다.92 shows the bit length of each bit string, and one square represents one bit. The K-bit information 501 of the i-th block of FIG. 91 is as shown in FIG. 92 .

그리고 도 91의 제 i 블록의 N비트의 부호어(503)는 도 92와 같이 나타낸 것과 같다. 그리고 제 i 블록의 N비트의 부호어(503)로부터 PunNum비트를 선택하여 삭제를 실행해서 N-PunNum비트의 데이터 열(9102)을 생성한다(도 92 참조).In addition, the N-bit codeword 503 of the i-th block of FIG. 91 is as shown in FIG. 92 . Then, the PunNum bit is selected from the N-bit codeword 503 of the i-th block and deleted to generate an N-PunNum-bit data string 9102 (refer to FIG. 92).

(예 2)(Example 2)

도 93은 본 실시형태의 도 91과는 다른 송신 측의 변조부의 구성을 나타내고 있다. 도 93에 있어서 앞에서 설명한 실시형태에서 나타낸 도면과 동일하게 동작하는 것에 대해서는 동일 번호를 부여하였다.Fig. 93 shows the configuration of a modulator on the transmission side different from that in Fig. 91 of the present embodiment. In Fig. 93, the same reference numerals are assigned to those operating in the same manner as in the drawings shown in the embodiment described above.

부호화부(502)는 제어정보(512) 및 제 i 블록의 K비트의 정보(501)를 입력으로 하여, 제어정보(512)에 포함되는 오류정정부호의 방식, 부호화율, 블록길이(부호길이)의 정보에 의거하여 LDPC부호화 등의 오류정정부호화를 실행하여 제 i 블록의 N비트의 부호어(503)를 출력한다.The encoding unit 502 receives the control information 512 and the K-bit information 501 of the i-th block as inputs, and includes an error correction code method, a coding rate, and a block length (code length) included in the control information 512 . ), an N-bit codeword 503 of the i-th block is output by performing error correction encoding such as LDPC encoding.

비트 인터리버(9103)는 제어정보(512) 및 제 i 블록의 N비트의 부호어(503)를 입력으로 하여, 제어정보(512)에 포함되는 비트 인터리브 방법의 정보에 의거하여 제 i 블록의 N비트의 부호어의 순번을 재배열하여 인터리브 후의 제 i 블록의 N비트의 부호어(9104)를 출력한다.The bit interleaver 9103 receives the control information 512 and the N-bit codeword 503 of the i-th block as inputs, and based on the information of the bit interleaving method included in the control information 512, the N of the i-th block. An N-bit codeword 9104 of the interleaved i-th block is output by rearranging the order numbers of the bit codewords.

비트길이 조정부(9101)는 제어정보(512) 및 인터리브 후의 제 i 블록의 N비트의 부호어(9104)를 입력으로 하여, 제어정보(512)에 포함되는 s1(t)를 위한 변조방식 및 s2(t)를 위한 변조방식의 정보, 또는 「X+Y의 값」에 의거하여 인터리브 후의 제 i 블록의 N비트의 부호어(9104)로부터 삭제하는 비트의 비트 수 PunNum의 수를 결정하고, 인터리브 후의 제 i 블록의 N비트의 부호어(9104)로부터 PunNum비트의 데이터를 삭제해서 N-PunNum비트의 데이터 열(9102)을 출력한다. 또, 앞에서 설명한 실시형태와 마찬가지로, N-PunNum이 「X+Y의 값」의 배수가 되는 PunNuM을 결정하게 된다(또, X+Y의 값(s1(t)의 제 1 변조방식과 s2(t)의 제 2 변조방식의 세트)에 따라서는 PunNum이 0(제로)이 될 수도 있다).The bit length adjusting unit 9101 receives the control information 512 and the N-bit codeword 9104 of the interleaved i-th block as inputs, and a modulation method and s2 for s1(t) included in the control information 512 . The number of bits to be deleted from the N-bit codeword 9104 of the i-th block after interleaving is determined based on the modulation method information for (t) or the “value of X+Y”, and the number of bits PunNum after interleaving is determined. PunNum-bit data is deleted from the N-bit codeword 9104 of the i block, and an N-PunNum-bit data string 9102 is output. Also, similarly to the embodiment described above, N-PunNum determines PunNuM that is a multiple of "the value of X+Y" (in addition, the first modulation method of the value of X+Y (s1(t) and the second modulation method of s2(t)) 2 (PunNum may be 0 (zero) depending on the set of modulation schemes).

단, 「X+Y의 값」에 대해서는 앞에서 설명한 실시형태에서 설명한 것과 같다.However, the "value of X+Y" is the same as that described in the embodiment described above.

매핑부(504)는 제어정보(512) 및 N-PunNum비트의 데이터 열(9102)을 입력으로 하여, 제어정보(512)에 포함되는 s1(t)를 위한 변조방식 및 s2(t)를 위한 변조방식의 정보로부터 s1(t)를 위한 변조방식 및 s2(t)를 위한 변조방식에 의거한 매핑을 실시해서 제 1 복소신호 s1(t)(505A) 및 제 2 복소신호 s2(t)(505B)를 출력한다.The mapping unit 504 receives the control information 512 and a data string 9102 of N-PunNum bits as inputs, and a modulation method for s1(t) included in the control information 512 and a modulation method for s2(t). The first complex signal s1(t) (505A) and the second complex signal s2(t) ( 505B).

도 94는 각 비트 열의 비트길이를 나타내고 있고, 1개의 사각은 1비트를 나타내고 있다. 도 94의 제 i 블록의 K비트의 정보(501)는 도 94와 같이 나타낸 것과 같다.94 shows the bit length of each bit string, and each square represents 1 bit. The K-bit information 501 of the i-th block of FIG. 94 is as shown in FIG.

그리고 도 93의 제 i 블록의 N비트의 부호어(503)는 도 94와 같이 나타낸 것과 같다. 그 후, 도 94와 같이 제 i 블록의 N비트의 부호어(503)에 대해 비트 인터리브, 즉, 비트의 재배열을 실행하여 인터리브 후의 제 i 블록의 N비트의 부호어(9104)를 생성한다.In addition, the N-bit codeword 503 of the i-th block of FIG. 93 is as shown in FIG. 94 . Thereafter, as shown in FIG. 94, bit interleaving, that is, bit rearrangement, is performed on the N-bit codeword 503 of the i-th block to generate the interleaved N-bit codeword 9104 of the i-th block. .

그리고 인터리브 후의 제 i 블록의 N비트의 부호어(9104)로부터 PunNum비트를 선택하고, 삭제를 실행하여 N-PunNum비트의 데이터 열(9102)을 생성한다(도 94 참조).Then, PunNum bits are selected from the N-bit codeword 9104 of the i-th block after interleaving, and an N-PunNum-bit data string 9102 is generated by performing deletion (refer to FIG. 94).

(효과)(effect)

앞에서 설명한 것과 같이, 비트길이 조정부(9101)가 출력하는 N-PunNum비트의 데이터 열(9102)에 있어서 N-PunNum이 「X+Y의 값」의 배수가 되는 PunNuM을 결정하게 된다.As described above, in the N-PunNum-bit data string 9102 output from the bit length adjusting unit 9101, N-PunNum determines PunNuM in which N-PunNum is a multiple of “the value of X+Y”.

이에 의해 부호화부가 오류정정부호의 부호어 길이(블록길이(부호길이)) N비트의 부호어를 출력한 때, N의 값에 의하지 않고 모든 변조방식의 조합에 의거하는 복소신호의 세트에 대해서 N-PunNum이 「X+Y의 값」의 배수가 되어 있으므로, 동일주파수, 동일시간에 송신되는 제 1 복소신호 s1 및 제 2 복소신호 s2에 의해 송신할 수 있는 비트 수 (X+Y)는 복수의 (오류정정부호의)블록의 데이터를 포함하지 않도록 하는 것으로 한다. 이에 의해 송신장치 및/또는 수신장치의 메모리를 삭감할 수 있을 가능성이 크다.As a result, when the encoding unit outputs a codeword of N bits in the codeword length (block length (code length)) of the error correction code, N for a set of complex signals based on a combination of all modulation methods, not depending on the value of N. Since -PunNum is a multiple of "the value of X+Y", the number of bits (X+Y) that can be transmitted by the first complex signal s1 and the second complex signal s2 transmitted at the same frequency and at the same time is plural (error correction). It is assumed that the data of the block of code is not included. Thereby, there is a high possibility that the memory of the transmitting apparatus and/or the receiving apparatus can be reduced.

또, X+Y의 값, 즉, s1(t)의 제 1 변조방식과 s2(t)의 제 2 변조방식의 세트가 바뀌는 경우(또는 s1(t)의 제 1 변조방식과 s2(t)의 제 2 변조방식의 세트의 설정 변경이 가능한 경우), 도 93과 같이, 비트길이 조정부(9101)를 비트 인터리버(9103)의 후단에 설치함으로써 비트 인터리버의 메모리 사이즈를 s1(t)의 제 1 변조방식과 s2(t)의 제 2 변조방식의 세트에 의하지 않고 일정으로 할 수 있다. 이에 의해 비트 인터리버의 메모리의 증가를 방지할 수 있다고 하는 효과를 얻을 수 있다. (비트길이 조정부(9101)와 비트 인터리버(9103)의 순서가 역이 되면 s1(t)의 제 1 변조방식과 s2(t)의 제 2 변조방식의 세트에 의해 메모리 사이즈를 변경할 필요가 있다. 따라서, 비트 인터리버(9103)의 후단에 비트길이 조정부(9101)를 배치하는 것이 중요해진다. 또, 도 93에서는 비트 인터리버(9103)의 직후에 비트길이 조정부(9101)를 배치하고 있으나, 비트 인터리버(9103)와 비트길이 조정부(9101) 사이에 다른 인터리브를 실시하는 인터리버가 삽입되어 있어도 좋고, 그 외의 처리부가 삽입되어 있어도 좋다).Also, when the value of X+Y, that is, the set of the first modulation method of s1(t) and the second modulation method of s2(t) is changed (or the first modulation method of s1(t) and the second modulation method of s2(t)) 93, by installing the bit length adjusting unit 9101 at the rear end of the bit interleaver 9103, the memory size of the bit interleaver can be adjusted to the first modulation method of s1(t) as shown in FIG. and s2(t) can be made constant regardless of the set of the second modulation scheme. Thereby, the effect that an increase in the memory of the bit interleaver can be prevented can be acquired. (If the order of the bit length adjusting unit 9101 and the bit interleaver 9103 is reversed, it is necessary to change the memory size according to the set of the first modulation method of s1(t) and the second modulation method of s2(t). Therefore, it becomes important to arrange the bit length adjusting unit 9101 at the rear end of the bit interleaver 9103. Also, in Fig. 93, the bit length adjusting unit 9101 is disposed immediately after the bit interleaver 9103. An interleaver for performing other interleaving may be inserted between 9103) and the bit length adjusting unit 9101, or other processing units may be inserted).

또, 오류정정부호의 부호어 길이(블록길이(부호길이))를 복수 준비해도 좋다. 예를 들어 오류정정부호의 부호어 길이(블록길이(부호길이))로 Na비트, Nb비트를 준비하는 것으로 한다. 부호어 길이(블록길이(부호길이)) Na비트의 오류정정부호를 이용한 때 비트 인터리버의 메모리 사이즈는 Na비트로 하여 비트 인터리버를 실시하고, 그 후, 도 93의 비트길이 조정부(9101)는 필요한 경우에 필요한 수의 비트를 삭제한다. 마찬가지로 부호어 길이(블록길이(부호길이)) Nb비트의 오류정정부호를 이용한 때 비트 인터리버의 메모리 사이즈는 Nb비트로 하여 비트 인터리버를 실시하고, 도 93의 비트길이 조정부(9101)는 필요한 경우에는 필요한 수의 비트를 삭제하게 된다.In addition, a plurality of codeword lengths (block length (code length)) of the error correction code may be prepared. For example, it is assumed that Na bits and Nb bits are prepared as the codeword length (block length (code length)) of the error correction code. Codeword length (block length (code length)) When an error correction code of Na bits is used, the bit interleaver memory size is Na bits to perform bit interleaver, and then, the bit length adjusting unit 9101 of FIG. Delete the required number of bits in Similarly, when the error correction code of the codeword length (block length (code length)) Nb bits is used, the bit interleaver memory size is Nb bits to perform the bit interleaver, and the bit length adjusting unit 9101 of FIG. 93 is necessary if necessary. A number of bits are deleted.

(예 3)(Example 3)

도 93은 본 실시형태의 도 91과는 다른 송신 측의 변조부의 구성을 나타내고 있다. 도 93에 있어서 앞에서 설명한 실시형태에서 나타낸 도면과 동일하게 동작하는 것에 대해서는 동일 번호를 부여하였다.Fig. 93 shows the configuration of a modulator on the transmission side different from that in Fig. 91 of the present embodiment. In Fig. 93, the same reference numerals are assigned to those operating in the same manner as in the drawings shown in the embodiment described above.

부호화부(502)는 제어정보(512) 및 제 i 블록의 K비트의 정보(501)를 입력으로 하여, 제어정보(512)에 포함되는 오류정정부호의 방식, 부호화율, 블록길이(부호길이)의 정보에 의거하여 LDPC부호화 등의 오류정정부호화를 실행하여 제 i 블록의 N비트의 부호어(503)를 출력한다.The encoding unit 502 receives the control information 512 and the K-bit information 501 of the i-th block as inputs, and includes an error correction code method, a coding rate, and a block length (code length) included in the control information 512 . ), an N-bit codeword 503 of the i-th block is output by performing error correction encoding such as LDPC encoding.

비트 인터리버(9103)는 제어정보(512) 및 N비트의 부호어 z개분, 즉, N×z의 비트를 입력으로 해서(단, z는 1 이상의 정수로 한다)., 제어정보(512)에 포함되는 비트 인터리브 방법의 정보에 의거하여 N×z의 비트의 순번을 재배열하여 인터리브 후의 비트 열(9104)을 출력한다.The bit interleaver 9103 receives the control information 512 and z number of N-bit codewords, that is, N×z bits as inputs (where z is an integer greater than or equal to 1). Based on the information on the bit interleaving method included, the order of the bits of N×z is rearranged to output the interleaved bit string 9104 .

비트길이 조정부(9101)는 제어정보(512) 및 인터리브 후의 비트 열(9104)을 입력으로 하여, 제어정보(512)에 포함되는 s1(t)를 위한 변조방식 및 s2(t)를 위한 변조방식의 정보, 또는 「X+Y의 값」에 의거하여 인터리브 후의 비트 열(9104)로부터 삭제하는 비트의 비트 수 PunNum의 수를 결정하고, 인터리브 후의 인터리브 후의 비트 열(9104)로부터 PunNum비트의 데이터를 삭제해서 N×z-PunNum비트의 데이터 열(9102)을 출력한다.The bit length adjusting unit 9101 receives the control information 512 and the interleaved bit string 9104 as inputs, and includes a modulation method for s1(t) and a modulation method for s2(t) included in the control information 512 . The number of bits to be deleted from the interleaved bit string 9104 is determined based on the information of , or the “value of X + Y”, and the PunNum bit data is deleted from the interleaved interleaved bit string 9104. A data string 9102 of N×z-PunNum bits is output.

또, 앞에서 설명한 실시형태와 같이, N×z-PunNum이 「X+Y의 값」의 배수가 되는 PunNuM을 결정하게 된다(또, X+Y의 값(s1(t)의 제 1 변조방식과 s2(t)의 제 2 변조방식의 세트)에 따라서는 PunNum이 0(제로)이 될 수도 있다).Also, as in the above-described embodiment, N×z-PunNum determines PunNuM that is a multiple of “the value of X+Y” (in addition, the first modulation method of the value of X+Y (s1(t) and s2(t)) PunNum may be 0 (zero) depending on the set of the second modulation scheme of .

단, 「X+Y의 값」에 대해서는 앞에서 설명한 실시형태에서 설명한 것과 같다.However, the "value of X+Y" is the same as that described in the embodiment described above.

매핑부(504)는 제어정보(512) 및 N×z-PunNum비트의 데이터 열(9102)을 입력으로 하여, 제어정보(512)에 포함되는 s1(t)를 위한 변조방식 및 s2(t)를 위한 변조방식의 정보로부터 s1(t)를 위한 변조방식 및 s2(t)를 위한 변조방식에 의거한 매핑을 실행해서 제 1 복소신호 s1(t)(505A) 및 제 2 복소신호 s2(t)(505B)를 출력한다.The mapping unit 504 receives the control information 512 and the data string 9102 of N×z-PunNum bits as inputs, and a modulation method and s2(t) for s1(t) included in the control information 512 . Mapping based on the modulation method for s1(t) and the modulation method for s2(t) is performed from the information of the modulation method for ) 505B.

도 95는 각 비트 열의 비트길이를 나타내고 있고, 1개의 사각은 1비트를 나타내고 있다. 도 95의 501은 K비트의 정보의 묶음 z개분을 나타내고 있다.95 shows the bit length of each bit string, and each square represents 1 bit. Reference numeral 501 in Fig. 95 denotes z bundles of K-bit information.

그리고 도 95의 N비트의 부호어 z개분 503은 도 95와 같이 나타낸 것과 같다. 그 후, 도 95와 같이 N비트의 부호어 z개분(503)에 대해 비트 인터리브, 즉, 비트의 재배열을 실행하여 N×z비트의 인터리브 후의 비트 열(9104)을 생성한다.In addition, 503 of z codewords of N bits in FIG. 95 are as shown in FIG. 95 . Thereafter, as shown in FIG. 95 , bit interleaving, that is, bit rearrangement, is performed for z number of N-bit codewords 503 to generate an N×z-bit interleaved bit string 9104 .

그리고 N×z비트의 인터리브 후의 비트 열(9104)로부터 PunNum비트를 선택해서 삭제를 실행하여 N×z-PunNum비트의 데이터 열(9102)을 생성한다(도 95 참조).Then, PunNum bits are selected from the Nxz-bit interleaved bit stream 9104 and deleted to generate an Nxz-PunNum-bit data stream 9102 (refer to Fig. 95).

(효과)(effect)

앞에서 설명한 것과 같이, 비트길이 조정부(9101)가 출력하는 N×z-PunNum비트의 데이터 열(9102)에 있어서 N×z-PunNum이 「X+Y의 값」의 배수가 되는 PunNuM을 결정하게 된다.As described above, in the data string 9102 of N×z-PunNum bits output from the bit length adjusting unit 9101, PunNuM in which N×z-PunNum is a multiple of “the value of X+Y” is determined.

이에 의해 부호화부가 오류정정부호의 부호어 길이(블록길이(부호길이)) N비트의 부호어를 출력한 때, N의 값에 의하지 않고 모든 변조방식의 조합에 의거하는 복소신호의 세트에 대해 N×z-PunNum이 「X+Y의 값」의 배수가 되어 있으므로, 동일주파수, 동일시간에 송신되는 제 1 복소신호 s1 및 제 2 복소신호 s2에 의해 송신할 수 있는 비트 수 (X+Y)는 z개의 부호어 이외의 블록의 데이터를 포함하지 않도록 하는 것으로 한다. 이에 의해 송신장치 및/또는 수신장치의 메모리를 삭감할 수 있을 가능성이 크다.As a result, when the encoder outputs a codeword of N bits in the codeword length (block length (code length)) of the error correction code, for a set of complex signals based on a combination of all modulation methods, not depending on the value of N, N Since xz-PunNum is a multiple of “the value of X+Y”, the number of bits (X+Y) that can be transmitted by the first complex signal s1 and the second complex signal s2 transmitted at the same frequency and at the same time is z It is assumed that data of blocks other than words are not included. Thereby, there is a high possibility that the memory of the transmitting apparatus and/or the receiving apparatus can be reduced.

또, X+Y의 값, 즉, s1(t)의 제 1 변조방식과 s2(t)의 제 2 변조방식의 세트가 바뀌는 경우(또는 s1(t)의 제 1 변조방식과 s2(t)의 제 2 변조방식의 세트의 설정 변경이 가능한 경우), 도 93과 같이 비트길이 조정부(9101)를 비트 인터리버(9103)의 후단에 설치함으로써 비트 인터리버의 메모리 사이즈를 s1(t)의 제 1 변조방식과 s2(t)의 제 2 변조방식의 세트에 의하지 않고 일정으로 할 수 있다. 이에 의해 비트 인터리버의 메모리의 증가를 방지할 수 있다고 하는 효과를 얻을 수 있다. (비트길이 조정부(9101)와 비트 인터리버(9103)의 순서가 역이 되면 s1(t)의 제 1 변조방식과 s2(t)의 제 2 변조방식의 세트에 의해 메모리 사이즈를 변경할 필요가 있다. 따라서, 비트 인터리버(9103)의 후단에 비트길이 조정부(9101)를 배치하는 것이 중요해진다, 또, 도 93에서는 비트 인터리버(9103)의 직후에 비트길이 조정부(9101)를 배치하고 있으나, 비트 인터리버(9103)와 비트길이 조정부(9101) 사이에 다른 인터리브를 실시하는 인터리버가 삽입되어 있어도 좋고, 그 외의 처리부가 삽입되어 있어도 좋다).Also, when the value of X+Y, that is, the set of the first modulation method of s1(t) and the second modulation method of s2(t) is changed (or the first modulation method of s1(t) and the second modulation method of s2(t)) 2), by installing the bit length adjusting unit 9101 at the rear end of the bit interleaver 9103 as shown in FIG. s2(t) can be made constant regardless of the set of the second modulation scheme. Thereby, the effect that an increase in the memory of the bit interleaver can be prevented can be acquired. (If the order of the bit length adjusting unit 9101 and the bit interleaver 9103 is reversed, it is necessary to change the memory size according to the set of the first modulation method of s1(t) and the second modulation method of s2(t). Therefore, it becomes important to arrange the bit length adjusting unit 9101 at the rear end of the bit interleaver 9103. In FIG. 93, the bit length adjusting unit 9101 is disposed immediately after the bit interleaver 9103. An interleaver for performing other interleaving may be inserted between 9103) and the bit length adjusting unit 9101, or other processing units may be inserted).

또, 오류정정부호의 부호어 길이(블록길이(부호길이))를 복수 준비해도 좋다. 예를 들어 오류정정부호의 부호어 길이(블록길이(부호길이))로 Na비트, Nb비트를 준비하는 것으로 한다. 부호어 길이(블록길이(부호길이)) Na비트의 오류정정부호를 이용한 때 비트 인터리버의 메모리 사이즈는 Na비트로 하여 비트 인터리버를 실시하고, 그 후, 도 93의 비트길이 조정부(9101)는 필요한 경우 필요한 수의 비트를 삭제한다. 마찬가지로 부호어 길이(블록길이(부호길이)) Nb비트의 오류정정부호를 이용한 때 비트 인터리버의 메모리 사이즈는 Nb비트로 하여 비트 인터리버를 실시하고, 도 93의 비트길이 조정부(9101)는 필요한 경우 필요한 수의 비트를 삭제하게 된다.In addition, a plurality of codeword lengths (block length (code length)) of the error correction code may be prepared. For example, it is assumed that Na bits and Nb bits are prepared as the codeword length (block length (code length)) of the error correction code. Codeword length (block length (code length)) When an error correction code of Na bits is used, the bit interleaver memory size is Na bits to perform bit interleaver, and then, the bit length adjusting unit 9101 of FIG. Delete the required number of bits. Similarly, when the error correction code of the codeword length (block length (code length)) Nb bits is used, the bit interleaver memory size is Nb bits to perform the bit interleaver, and the bit length adjusting unit 9101 in FIG. bit is deleted.

또, 각 오류정정부호의 부호길이(블록길이(부호길이))에 대해 복수의 비트 인터리브 사이즈를 준비해도 좋다. 예를 들어 오류정정부호의 부호어 길이가 N비트일 때 비트 인터리브 사이즈로 N×a비트, N×b비트를 준비하는 것으로 한다(단, a, b 모두 1 이상의 정수로 한다). 그리고 비트 인터리브 사이즈로 N×a비트를 이용한 때 비트 인터리버를 실시하고, 그 후, 도 93의 비트길이 조정부(9101)는 필요한 경우에는 필요한 수의 비트를 삭제한다. 마찬가지로 비트 인터리브 사이즈로 N×b비트를 이용한 때 비트 인터리버를 실시하고, 그 후, 도 93의 비트길이 조정부(9101)는 필요한 경우에는 필요한 수의 비트를 삭제하게 된다.Also, a plurality of bit interleave sizes may be prepared for the code length (block length (code length)) of each error correction code. For example, when the codeword length of the error correction code is N bits, it is assumed that N×a bits and N×b bits are prepared as the bit interleave size (provided that both a and b are integers greater than or equal to 1). Then, bit interleaver is performed when N×a bits are used as the bit interleave size. After that, the bit length adjusting unit 9101 of FIG. 93 deletes the necessary number of bits if necessary. Similarly, bit interleaver is performed when N×b bits are used as the bit interleave size, and thereafter, the bit length adjusting unit 9101 of FIG. 93 deletes the required number of bits if necessary.

(실시형태 9)(Embodiment 9)

본 실시형태에서는 실시형태 8에서 설명한 송신방법으로 송신한 변조신호를 수신하는 수신장치의, 특히, 비트 열 복호부의 동작에 대해 설명한다.In this embodiment, the operation of the receiving apparatus receiving the modulated signal transmitted by the transmission method described in the eighth embodiment, in particular, the operation of the bit string decoding unit will be described.

실시형태 8의 「변조신호를 생성하는 부분」(변조부)에 의해 (정보) 비트 열(501)로부터 생성되어 MIMO 프리코딩 처리 등의 처리를 경유해서 송신된 복소신호 s1(t), s2(t) 신호에 대해서 복조(검파) 처리를 실행하고, 복소신호(x1(t) 및 x2(t))로부터 비트 열에 복원하는 처리이다.Complex signals s1(t), s2 ( t) This is a process of performing demodulation (detection) processing on the signal and restoring it to a bit string from the complex signals x1(t) and x2(t).

또, x1(t) 및 x2(t)는 각 수신안테나에서 수신한 수신신호로부터 얻은 복소 베이스밴드신호이다.Also, x1(t) and x2(t) are complex baseband signals obtained from the reception signals received by the respective reception antennas.

도 96은 실시형태 8의 송신방법에 의거하여 송신된 변조신호를 수신하는 수신장치의 비트 열 복호부이다.96 is a bit string decoding unit of a receiving apparatus that receives a modulated signal transmitted based on the transmission method of the eighth embodiment.

도면 중 ^캐리트(caret)는 캐리트 아래의 참조부호의 신호의 추정 결과인 것을 나타내고 있다. 이하의 설명에서는 캐리트를 참조부호 앞에 ^를 부여하고 생략한다.In the figure, a 'carrier' (caret) indicates an estimation result of a signal of a reference sign below the caret. In the following description, the carriage is omitted by adding ^ before the reference sign.

도 96의 비트 열 복호부는 검파(복조)부, 비트길이 조정부 및 오류정정 복호부를 포함해서 구성된다.The bit string decoding unit of FIG. 96 includes a detection (demodulation) unit, a bit length adjustment unit, and an error correction decoding unit.

도 96의 검파(복조)부는 각 수신안테나에서 수신한 수신신호로부터 얻은 복소 베이스밴드신호 x1(t) 및 x2(t)로부터 제 1 복소신호 s1에 포함되는 제 1 비트 수 X와 제 2 복소신호 s2에 포함되는 제 2 비트 수 Y의 비트 수 (X+Y)비트에 대응하는 경판정치 또는 연판정치 또는 대수 우도 또는 대수 우도비 등의 데이터를 생성해서 X+Y의 정수 배의 길이인 N-PunNum비트의 데이터 열 또는 N×z-PunNum비트의 데이터 열(9102)에 대응하는 데이터 열(9601)을 출력한다.The detection (demodulation) unit of FIG. 96 includes the first number of bits X and the second complex signal included in the first complex signal s1 from the complex baseband signals x1(t) and x2(t) obtained from the received signal received from each receiving antenna. N-PunNum-bit data that is an integer multiple of X+Y by generating data such as a hard decision value or soft decision value or log likelihood or log likelihood ratio corresponding to the number of bits (X+Y) bits of the second number of bits Y included in s2 A data string 9601 corresponding to a column or a data string 9102 of N×z-PunNum bits is output.

도 96의 대수 우도비 삽입부는 N-PunNum비트의 데이터 열 또는 N×z-PunNum비트의 데이터 열(9102)에 대응하는 데이터 열(9601)을 입력으로 하여, 송신 측에서 삭제한 PunNum비트 각각의 비트에서의 대수 우도비를 삽입, 즉, PunNum개의 대수 우도비를 N-PunNum비트의 데이터 열 또는 N×z-PunNum비트의 데이터 열(9102)에 대응하는 데이터 열(9601)에 삽입해서 N개 또는 N×z개의 대수 우도비 계열(9602)을 출력한다.The log-likelihood ratio insertion unit of FIG. 96 receives as an input a data string 9601 corresponding to an N-PunNum-bit data string or N×z-PunNum-bit data string 9102, Inserting log-likelihood ratios in bits, that is, inserting PunNum log-likelihood ratios into a data string 9601 corresponding to a data string of N-PunNum bits or a data string 9102 of N×z-PunNum bits, Alternatively, N×z log-likelihood ratio sequences 9602 are output.

도 96의 디 인터리버는 N개 또는 N×z개의 대수 우도비 계열(9602)을 입력으로 하여 디 인터리브를 실시해서 디 인터리브 후의 N개 또는 N×z개의 대수 우도비 계열(9603)을 출력한다.The deinterleaver of FIG. 96 receives N or N×z log-likelihood ratio sequences 9602 as inputs, performs deinterleaving, and outputs N or N×z log-likelihood ratio sequences 9603 after deinterleaving.

도 96의 오류정정 복호부는 디 인터리브 후의 N개 또는 N×z개의 대수 우도비 계열(9603)을 입력으로 하여, 오류정정 복호(예를 들어 LDPC부호를 이용하고 있을 때는 신뢰도 전파(BP(Belief Propagation)) 복호(예를 들어 sum-product 복호, min-sum 복호, Normalized BP복호, offset BP복호 등)나 Bit Flipping 복호)를 실시해서 K비트 또는 K×z비트의 정보비트 추정계열을 얻는다.The error correction decoding unit of FIG. 96 receives as input N or N×z log-likelihood ratio sequences 9603 after deinterleaving, and performs error correction decoding (for example, when using the LDPC code, reliability propagation (BP) )) decoding (eg, sum-product decoding, min-sum decoding, normalized BP decoding, offset BP decoding, etc.) or bit flipping decoding) to obtain a K-bit or K×z-bit information bit estimation sequence.

또, 송신 측에 있어서 비트 인터리버를 사용하고 있는 경우에는 도 96과 같이 디 인터리버를 삽입하게 된다. 한편, 송신 측에 있어서 비트 인터리버를 사용하고 있지 않은 경우에는 도 96에서의 디 인터리버가 불필요해진다.In addition, when a bit interleaver is used on the transmitting side, a deinterleaver is inserted as shown in FIG. On the other hand, when the bit interleaver is not used on the transmission side, the deinterleaver in FIG. 96 becomes unnecessary.

<본 실시형태의 효과><Effect of this embodiment>

도 96을 이용해서 실시형태 8의 송신방법을 이용하여 변조신호를 송신한 경우의 수신장치의 동작에 대해 설명을 했다.96, the operation of the reception apparatus when the modulated signal is transmitted using the transmission method of the eighth embodiment has been described.

어느 수신장치에 있어서도 송신장치가 이용한 s1(t)를 위한 변조방식, s2(t)를 위한 변조방식에 상당하는 정보에 의거하여 수신장치의 동작을 변경해서 오류정정 복호의 동작을 실행함으로써 높은 데이터의 수신 품질을 얻을 수 있을 가능성이 크다.In any receiving apparatus, the operation of the receiving apparatus is changed based on information corresponding to the modulation method for s1(t) and the modulation method for s2(t) used by the transmitting apparatus, and the operation of error correction decoding is performed, resulting in high data It is highly probable that the reception quality of

또, 부호화부가 오류정정부호의 부호어 길이(블록길이(부호길이)) N비트의 부호어를 출력한 때, N의 값에 의하지 않고 모든 변조방식의 조합에 의거하는 복소신호의 세트에 대해 동일주파수, 동일시간에 송신되는 제 1 복소신호 s1 및 제 2 복소신호 s2에 의해 송신할 수 있는 비트 수 (X+Y)는 복수의 (오류정정부호의)블록의 데이터를 포함하지 않도록 하는 것으로 하고 있고, 이에 수반하여 오류정정 복호부가 복조 및 복호를 실시할 수 있도록 적절하게 동작함으로써 수신장치의 메모리를 삭감할 수 있을 가능성이 크다.In addition, when the encoding unit outputs a codeword of N bits in the codeword length (block length (code length)) of the error correction code, it is the same for a set of complex signals based on a combination of all modulation methods regardless of the value of N. The frequency and the number of bits (X+Y) that can be transmitted by the first complex signal s1 and the second complex signal s2 transmitted at the same time are such that data of a plurality of blocks (of the error correction code) are not included; Accordingly, there is a high possibility that the memory of the receiving apparatus can be reduced by properly operating the error correction decoding unit to perform demodulation and decoding.

(실시형태 10)(Embodiment 10)

지금까지 프리코딩 방법에 넓게 적용한 경우의 비트길이 조정방법에 대해 설명하였다. 본 실시형태에서는 프리코딩을 실시한 후에 규칙적으로 위상변경을 실행하는 송신방법을 이용한 때의 비트길이 조정방법에 대해 설명한다.So far, the bit length adjustment method when widely applied to the precoding method has been described. In this embodiment, a description will be given of a bit length adjustment method when a transmission method in which a phase change is performed regularly after precoding is used is used.

도 97은 본 실시형태의 송신장치에서의 프리코딩 관련의 처리를 실행하는 부분의 도면이다.Fig. 97 is a diagram of a portion for executing precoding-related processing in the transmitting apparatus of the present embodiment.

도 97의 매핑부(9702)는 비트 계열(9701) 및 제어신호(9712)를 입력으로 한다. 그리고 제어신호(9712)가 전송방식으로 2개의 스트림을 송신하는 것을 지정한 것으로 한다. 또, 제어신호(9712)가 2개의 스트림의 각 변조방식으로 변조방식 α와 변조방식 β를 지정한 것으로 한다. 또, 변조방식 α는 x비트의 데이터를 변조하는 변조방식, 변조방식 β는 y비트의 데이터를 변조하는 변조방식으로 한다(예를 들어 16QAM(16 Quadrature Amplitude Modulation)인 경우 4비트의 데이터를 변조하는 변조방식이며, 64QAM(64 Quadrature Amplitude Modulation)인 경우 6비트의 데이터를 변조하는 변조방식이다).The mapping unit 9702 of FIG. 97 receives a bit sequence 9701 and a control signal 9712 as inputs. And it is assumed that the control signal 9712 specifies that two streams are transmitted as a transmission method. Also, it is assumed that the control signal 9712 designates the modulation method ? and the modulation method ? as the respective modulation methods of the two streams. In addition, modulation method α is a modulation method that modulates x-bit data, and modulation method β is a modulation method that modulates y-bit data (for example, in the case of 16 QAM (16 Quadrature Amplitude Modulation), 4-bit data is modulated. It is a modulation method that modulates 6-bit data in the case of 64QAM (64 Quadrature Amplitude Modulation).

그러면 매핑부(9702)는 x+y비트의 데이터 중 x비트의 데이터에 대해 변조방식 α로 변조하여 베이스밴드신호 s1(t)(9703A)를 생성해서 출력하고, 또, 나머지의 y비트의 데이터의 데이터에 대해 변조방식 β로 변조하여 베이스밴드신호 s2(t)(9703B)를 출력한다(또, 도 97에서는 매핑부를 하나로 하고 있으나, 이와는 다른 구성으로 s1(t)를 생성하기 위한 매핑부와 s2(t)를 생성하기 위한 매핑부가 따로 존재하고 있어도 좋다. 이때, 비트 계열(9701)은 s1(t)를 생성하기 위한 매핑부와 s2(t)를 생성하기 위한 매핑부에 배분되게 된다).Then, the mapping unit 9702 modulates the x-bit data among the x+y-bit data by the modulation method α to generate and output the baseband signal s1(t) 9703A, and also the remaining y-bit data data. is modulated with the modulation method β to output a baseband signal s2(t) 9703B (in addition, in FIG. A separate mapping unit for generating 2 (t) may exist, in this case, the bit sequence 9701 is distributed to a mapping unit for generating s 1 (t) and a mapping unit for generating s 2 (t) do).

또, s1(t) 및 s2(t)는 복소수로 표현되고(단, 복소수, 실수 중 어느 하나라도 좋다), 또, t는 시간이다. 또, OFDM(Orthogonal Frequency Division Multiplexing) 등의 멀티 캐리어를 이용한 전송방식을 이용하고 있는 경우, s1 및 s2는 s1(f) 및 s2(f)와 같이 주파수 f의 함수, 또는 s1(t, f) 및 s2(t, f)와 같이 시간 t, 주파수 f의 함수로 생각할 수도 있다.Further, s 1 (t) and s 2 (t) are expressed by complex numbers (however, either a complex number or a real number may be used), and t is time. In addition, when a transmission method using a multi-carrier such as OFDM (Orthogonal Frequency Division Multiplexing) is used, s 1 and s 2 are functions of frequency f like s 1 (f) and s 2 (f), or s 1 It can also be thought of as a function of time t, frequency f, such as (t, f) and s 2 (t, f).

이하에서는 베이스밴드신호, 프리코딩 행렬, 위상변경 등을 시간 t의 함수로서 설명하고 있으나, 주파수 f의 함수, 시간 t 및 주파수 f의 함수로 생각해도 좋다.Hereinafter, the baseband signal, the precoding matrix, the phase change, etc. are described as a function of time t, but it may be considered as a function of frequency f, time t and frequency f.

따라서, 베이스밴드신호, 프리코딩 행렬, 위상변경 등을 심벌번호 i의 함수로서 설명을 진행하고 있는 경우도 있으나, 이 경우, 시간 t의 함수, 주파수 f의 함수, 시간 t 및 주파수 f의 함수로 생각하면 좋다. 즉, 심벌, 베이스밴드신호를 시간 축 방향에서 생성해서 배치해도 좋고, 주파수 축 방향에서 생성해서 배치해도 좋다. 또, 심벌, 베이스밴드신호를 시간 축 방향 및 주파수 축 방향에서 생성해서 배치해도 좋다.Therefore, there are cases where the baseband signal, the precoding matrix, and the phase change are described as a function of the symbol number i, but in this case, a function of time t, a function of frequency f, and a function of time t and frequency f good to think That is, the symbol and the baseband signal may be generated and disposed in the time axis direction or may be generated and disposed in the frequency axis direction. Further, the symbol and the baseband signal may be generated and arranged in the direction of the time axis and the direction of the frequency axis.

파워 변경부(9704A)(파워 조정부(9704A))는 베이스밴드신호 s1(t)(9703A) 및 제어신호(9712)를 입력으로 하여, 제어신호(9712)에 의거하여 실수 P1을 설정하고, P1×s1(t)를 파워변경 후의 신호(9705A)로서 출력한다(또, P1을 실수로 하고 있으나, 복소수라도 좋다).The power changing unit 9704A (power adjusting unit 9704A) receives the baseband signal s 1 (t) 9703A and the control signal 9712 as inputs, and sets a real number P 1 based on the control signal 9712, , P 1 ×s 1 (t) is output as the signal 9705A after power change (note that P 1 is a real number, but may be a complex number).

같이 파워 변경부(9704B)(파워 조정부(9704B))는 베이스밴드신호 s2(t)(9703B) 및 제어신호(9712)를 입력으로 하여, 실수 P2를 설정해, P2×s2(t)를 파워변경 후의 신호(9705B)로서 출력한다(또, P2를 실수로 하고 있으나, 복소수라도 좋다).Similarly, the power changing unit 9704B (the power adjusting unit 9704B) receives the baseband signal s 2 (t) 9703B and the control signal 9712 as inputs, sets a real number P 2 , and sets P 2 ×s 2 (t) ) is output as the signal 9705B after power change (note that P 2 is a real number, but may be a complex number).

가중합성부(9706)는 파워변경 후의 신호(9705A), 파워변경 후의 신호(9705B) 및 제어신호(9712)를 입력으로 하여, 제어신호(9712)에 의거하여 프리코딩 행렬 F(또는 F(i))를 설정한다. 슬롯번호(심벌번호)를 i로 하면 가중합성부(9706)는 이하의 연산을 실행한다.The weight synthesizing unit 9706 receives the signal after power change 9705A, the signal after power change 9705B, and the control signal 9712 as inputs, and based on the control signal 9712, the precoding matrix F (or F(i) )) is set. When the slot number (symbol number) is i, the weighted synthesizing unit 9706 executes the following operation.

Figure 112022067201756-pat00357
Figure 112022067201756-pat00357

여기서, a, b, c, d는 복소수로 표현할 수 있고(실수라도 좋다), a, b, c, d 중 3개 이상이 0(제로)이어서는 안 된다. 또, a, b, c, d는 s1(t)의 변조방식 및 s2(t)의 변조방식의 세트가 결정됨으로써 정해지는 계수인 것으로 한다.Here, a, b, c, and d can be expressed as complex numbers (which may be real numbers), and three or more of a, b, c, and d must not be 0 (zero). It is assumed that a, b, c, and d are coefficients determined by determining the sets of the modulation method of s 1 (t) and the modulation method of s 2 (t).

그리고 가중합성부(9706)는 식 (R10-1)에서의 u1(i)를 가중합성 후의 신호(9707A)로서 출력하고, 식 (R10-1)에서의 u2(i)를 가중합성 후의 신호(9707B)로서 출력한다.Then, the weighted synthesis unit 9706 outputs u 1 (i) in the formula (R10-1) as the post-weighted signal 9707A, and converts u 2 (i) in the formula (R10-1) to the post-weighted synthesis signal 9707A. output as a signal 9707B.

위상변경부(9708)는 식 (R10-1)에서의 u2(i)(가중합성 후의 신호(9707B)) 및 제어신호(9712)를 입력으로 하여, 제어신호(9712)에 의거하여 식 (R10-1)에서의 u2(i)(가중합성 후의 신호(9707B))의 위상을 변경한다.The phase change unit 9708 receives the u 2 (i) (signal 9707B after weighted synthesis) and the control signal 9712 in the equation (R10-1) as inputs, and based on the control signal 9712, the equation ( The phase of u 2 (i) (signal 9707B after weighted synthesis) in R10-1) is changed.

따라서, 식 (R10-1)에서의 u2(i)(가중합성 후의 신호(9707B))의 위상을 변경한 후의 신호는 e(i)×u2(i)로 표시되고, e(i)×u2(i)를 위상변경 후의 신호(9709)로서 위상변경부(9708)는 출력한다(j는 허수 단위). 또, 변경하는 위상의 값은 θ(i)와 같이 i의 함수인 것이 특징적인 부분이 된다.Therefore, the signal after changing the phase of u 2 (i) (signal 9707B after weighted synthesis) in equation (R10-1) is expressed as e (i) × u 2 (i), and e ( The phase change unit 9708 outputs i)×u 2 (i) as a signal 9709 after the phase change (j is an imaginary number unit). In addition, a characteristic part is that the value of the phase to be changed is a function of i as in θ(i).

파워 변경부(9710A)는 가중합성 후의 신호(9707A)(u1(i)) 및 제어신호(9712)를 입력으로 하여, 제어신호(9712)에 의거하여 실수 Q1을 설정하고, Q1×u1(t)를 파워변경 후의 신호 9711A(z1(i))로서 출력한다(또, Q1을 실수로 하고 있으나, 복소수라도 좋다).The power change unit 9710A receives the weighted synthesis signal 9707A (u 1 (i)) and the control signal 9712 as inputs, and sets a real number Q 1 based on the control signal 9712, Q 1 × u 1 (t) is output as the signal 9711A (z 1 (i)) after power change (note that Q 1 is a real number, but may be a complex number).

마찬가지로 파워 변경부(9710B)는 위상변경 후의 신호(9709)(e(i)×u2(i)) 및 제어신호(9712)를 입력으로 하여, 제어신호(9712)에 의거하여 실수 Q2를 설정하고, Q2×e(i)×u2(i)를 파워변경 후의 신호 9711B(z2(i))로서 출력한다(또, Q2를 실수로 하고 있으나, 복소수라도 좋다).Similarly, the power change unit 9710B receives the signal 9709 (e (i) × u 2 (i)) and the control signal 9712 after the phase change as inputs, and based on the control signal 9712, the real number Q 2 is set, and Q 2 ×e (i) × u 2 (i) is output as the signal 9711B (z 2 (i)) after power change (note that Q 2 is a real number, but may be a complex number).

따라서, 도 97에서의 파워 변경부(9710A 및 9710B)의 각각의 출력 z1(i), z2(i)는 다음 식과 같이 표시된다.Accordingly, the respective outputs z 1 (i) and z 2 (i) of the power changing units 9710A and 9710B in FIG. 97 are expressed as follows.

Figure 112022067201756-pat00358
Figure 112022067201756-pat00358

또, 식 (R10-2)을 실현하는 방법으로, 도 97과 다른 구성으로 도 98이 있다. 도 97과 도 98이 다른 점은 파워 변경부와 위상변경부의 순번이 바뀐 점이다. (파워 변경을 실행하고 위상변경을 실행한다고 하는 기능 자신은 변함이 없다). 이때, z1(i), z2(i)는 다음 식과 같이 표시된다.Also, as a method of realizing the formula (R10-2), there is a configuration in FIG. 98 different from that in FIG. The difference between FIGS. 97 and 98 is that the order of the power change unit and the phase change unit is changed. (The function itself of executing power change and phase change does not change). In this case, z 1 (i) and z 2 (i) are expressed as follows.

Figure 112022067201756-pat00359
Figure 112022067201756-pat00359

또, 식 (R10-2)의 z1(i)와 식 (R10-3)의 z1(i)는 동일하고, 또, 식 (R10-2)의 z2(i)와 식 (R10-3)의 z2(i)도 동일하다.In addition, z 1 (i) of the formula (R10-2) and z 1 (i) of the formula (R10-3) are the same, and z 2 (i) of the formula (R10-2) and z 2 (i) of the formula (R10-) The same is true for z 2 (i) in 3).

식 (R10-2) 및 식 (R10-3)에서의 변경하는 위상의 값 θ(i)는 예를 들어 θ(i+1)-θ(i)가 고정치가 되도록 설정하면 직접파가 지배적인 전파의 전파환경에 있어서 수신장치는 양호한 데이터의 수신 품질을 얻을 수 있을 가능성이 크다. 단, 변경하는 위상의 값 θ(i)의 부여방법은 이 예에 한정되는 것은 아니다. 또한,θ(i)의 부여방법과 비트길이 조정부의 동작의 관계에 대해서는 나중에 상세하게 설명한다.The value θ(i) of the changing phase in the equations (R10-2) and (R10-3) is, for example, set so that θ(i+1)-θ(i) is a fixed value, then the direct wave dominates the propagation There is a high possibility that the receiving device can obtain good data reception quality in a radio wave environment of However, the method of assigning the value θ(i) of the phase to be changed is not limited to this example. Incidentally, the relationship between the method of assigning θ(i) and the operation of the bit length adjusting unit will be described in detail later.

도 99는 도 97, 도 98에 의해 얻어진 신호 z1(i), z2(i)에 대해 실시하는 신호처리부의 구성의 일례를 나타내고 있다.Fig. 99 shows an example of the configuration of a signal processing unit that is performed on the signals z 1 (i) and z 2 (i) obtained in Figs. 97 and 98 .

삽입부(9724A)는 신호 z1(i)(9721A), 파일럿심벌(9722A), 제어정보심벌(9723A) 및 제어신호(9712)를 입력으로 하여, 제어신호(9712)에 포함되는 프레임 구성에 따라서, 신호(심벌) z1(i)(9721A)에 파일럿심벌(9722A), 제어정보심벌(9723A)을 삽입하여 프레임 구성에 따른 변조신호(9725A)를 출력한다.The inserting unit 9724A receives the signal z 1 (i) 9721A, the pilot symbol 9722A, the control information symbol 9723A, and the control signal 9712 as inputs, so as to construct a frame included in the control signal 9712. Accordingly, a pilot symbol 9722A and a control information symbol 9723A are inserted into the signal (symbol) z 1 (i) 9721A, and a modulated signal 9725A according to the frame configuration is output.

또, 파일럿심벌(9722A), 제어정보심벌(9723A)는 BPSK(Binary Phase Shift Keying)나 QPSK(Quadrature Phase Shift Keying) 등으로 변조된 심벌이다(다른 변조방식을 이용해도 좋다).The pilot symbol 9722A and the control information symbol 9723A are symbols modulated by BPSK (Binary Phase Shift Keying), QPSK (Quadrature Phase Shift Keying), or the like (other modulation schemes may be used).

무선부(9726A)는 변조신호(9725A) 및 제어신호(9712)를 입력으로 하여, 제어신호(9712)에 의거하여 변조신호(9725A)에 대해서 주파수변환, 증폭 등의 처리를 실행하여(OFDM 방식을 이용하고 있을 때는 역 푸리에변환 등의 처리를 실행한다) 송신신호(9727A)를 출력하며, 송신신호(9727A)는 안테나(9728A)로부터 전파로서 출력된다.The radio unit 9726A receives the modulated signal 9725A and the control signal 9712 as inputs, and performs frequency conversion, amplification, etc. processing on the modulated signal 9725A based on the control signal 9712 (OFDM method). is used, processing such as an inverse Fourier transform is performed) A transmission signal 9727A is output, and the transmission signal 9727A is output as a radio wave from the antenna 9728A.

삽입부(9724B)는 신호 z2(i)(9721B), 파일럿심벌(9722B), 제어정보심벌(9723B), 제어신호(9712)를 입력으로 하여, 제어신호(9712)에 포함되는 프레임 구성에 따라서, 신호(심벌) z2(i)(9721B)에 파일럿심벌(9722B), 제어정보심벌(9723B)을 삽입해서 프레임 구성에 따른 변조신호(9725B)를 출력한다.The inserting unit 9724B receives the signal z 2 (i) 9721B, the pilot symbol 9722B, the control information symbol 9723B, and the control signal 9712 as inputs, so as to construct a frame included in the control signal 9712. Accordingly, a pilot symbol 9722B and a control information symbol 9723B are inserted into the signal (symbol) z 2 (i) 9721B, and a modulated signal 9725B according to the frame configuration is output.

또, 파일럿심벌(9722B), 제어정보심벌(9723B)는 BPSK(Binary Phase Shift Keying)나 QPSK(Quadrature Phase Shift Keying) 등으로 변조된 심벌이다(다른 변조방식을 이용해도 좋다).The pilot symbol 9722B and the control information symbol 9723B are symbols modulated by BPSK (Binary Phase Shift Keying), QPSK (Quadrature Phase Shift Keying), or the like (other modulation schemes may be used).

무선부(9726B)는 변조신호(9725B) 및 제어신호(9712)를 입력으로 하여, 제어신호(9712)에 의거하여 변조신호(9725B)에 대해서 주파수변환, 증폭 등의 처리를 실행하여(OFDM 방식을 이용하고 있을 때는 역 푸리에변환 등의 처리를 실행한다) 송신신호(9727B)를 출력하고, 송신신호(9727B)는 안테나(9728B)로부터 전파로서 출력된다.The radio unit 9726B receives the modulated signal 9725B and the control signal 9712 as inputs, and performs frequency conversion, amplification, etc. processing on the modulated signal 9725B based on the control signal 9712 (OFDM method). is used, processing such as an inverse Fourier transform is performed) A transmission signal 9727B is output, and the transmission signal 9727B is output as a radio wave from the antenna 9728B.

여기서, 신호 z1(i)(9721A)와 신호 z2(i)(9721B)에 있어서 i가 동일 번호인 신호 z1(i)(9721A)와 신호 z2(i)(9721B)는 동일(공통)한 주파수가 동일시간에 각각 다른 안테나로부터 송신되게 된다(즉, MIMO 방식을 이용한 전송방법이 된다).Here, in the signal z 1 (i) (9721A) and the signal z 2 (i) (9721B), the signal z 1 (i) (9721A) and the signal z 2 (i) (9721B) of which i is the same number are the same ( A common) frequency is transmitted from different antennas at the same time (that is, it becomes a transmission method using the MIMO method).

또, 파일럿심벌(9722A) 및 파일럿심벌(9722B)는 수신장치에 있어서 신호 검출, 주파수 오프셋의 추정, 게인 컨트롤, 채널추정 등을 실행하기 위한 심벌이며, 여기에서는 파일럿심벌이라고 부르고 있으나, 레퍼런스 심벌 등의 다른 호칭으로 해도 좋다.The pilot symbol 9722A and the pilot symbol 9722B are symbols for performing signal detection, frequency offset estimation, gain control, channel estimation, and the like in the receiving apparatus, and are referred to as pilot symbols here. It may be used by another name of

그리고 제어정보심벌(9723A) 및 제어정보심벌(9723B)는 송신장치가 이용한 변조방식의 정보, 전송방식의 정보, 프리코딩 방식의 정보, 오류정정 부호방식의 정보, 오류정정부호의 부호화율 정보, 오류정정부호의 블록길이(부호길이)의 정보 등을 수신장치에 전송하기 위한 심벌이다. 또, 제어정보심벌(9723A) 및 제어정보심벌(9723B)의 일방 만에 의해 제어정보심벌을 송신해도 좋다.In addition, the control information symbol 9723A and the control information symbol 9723B include information on a modulation method used by the transmitter, information on a transmission method, information on a precoding method, information on an error correction coding method, information on a coding rate of an error correction code, It is a symbol for transmitting information on the block length (code length) of the error correction code to the receiving device. Alternatively, the control information symbol may be transmitted using only one of the control information symbol 9723A and the control information symbol 9723B.

도 100은 2개의 스트림을 송신하는 경우의 시간-주파수에서의 프레임 구성의 일례를 나타내고 있다. 도 100에 있어서 횡축은 주파수, 종축은 시간이며, 일례로 캐리어 1에서부터 캐리어 38, 시간 $1에서부터 시간 $11의 심벌의 구성을 나타내고 있다.100 shows an example of a frame configuration in time-frequency in the case of transmitting two streams. In FIG. 100 , the horizontal axis represents frequency and the vertical axis represents time. For example, the configuration of symbols from carrier 1 to carrier 38 and time $1 to time $11 is shown.

도 100은 도 99의 안테나(9728A)로부터 송신하는 송신신호의 프레임 구성과 안테나(9728B)로부터 송신하는 송신신호의 프레임을 동시에 나타내고 있다.100 shows the frame structure of the transmission signal transmitted from the antenna 9728A in FIG. 99 and the frame of the transmission signal transmitted from the antenna 9728B at the same time.

도 100에 있어서, 도 99의 안테나(9728A)로부터 송신하는 송신신호의 프레임인 경우 데이터심벌은 신호(심벌) z1(i)에 상당한다. 그리고 파일럿심벌은 파일럿심벌(9722A)에 상당한다.In FIG. 100, in the case of a frame of a transmission signal transmitted from the antenna 9728A in FIG. 99, a data symbol corresponds to a signal (symbol) z 1 (i). And the pilot symbol corresponds to the pilot symbol 9722A.

도 100에 있어서 도 99의 안테나(9728B)로부터 송신하는 송신신호의 프레임인 경우 데이터심벌은 신호(심벌) z2(i)에 상당한다. 그리고 파일럿심벌은 파일럿심벌(9722B)에 상당한다.In Fig. 100, in the case of a frame of a transmission signal transmitted from the antenna 9728B in Fig. 99, the data symbol corresponds to the signal (symbol) z 2 (i). And the pilot symbol corresponds to the pilot symbol 9722B.

(따라서, 앞에서도 설명한 것과 같이, 신호 z1(i)(9721A)와 신호 z2(i)(9721B)에 있어서 i가 동일한 번호의 신호 z1(i)(9721A)와 신호 z2(i)(9721B)는 동일(공통)의 주파수가 동일시간에 각각 다른 안테나로부터 송신되게 된다. 또, 파일럿심벌의 구성은 도 100에 한정되는 것은 아니며, 예를 들어 파일럿심벌의 시간 간격, 주파수 간격은 도 100에 한정되는 것은 아니다. 그리고 도 100에서는 도 99의 안테나(9728A) 및 도 99의 안테나(9728B)로부터 동일 시각, 동일주파수(동일(서브)캐리어)로 파일럿심벌이 송신되는 프레임 구성으로 하고 있으나, 이에 한정되는 것은 아니며, 예를 들어 시간 A, 주파수 a((서브) 캐리어 a)에 있어서 도 99의 안테나(9728A)에 파일럿심벌을 배치하고, 시간 A, 주파수 a((서브) 캐리어 a)에 있어서 도 99의 안테나(9728B)에는 심벌을 배치하지 않는 것으로 하고, 시간 B, 주파수 b((서브) 캐리어 b)에 있어서 도 99의 안테나(9728A)에 심벌을 배치하지 않는 것으로 하고, 시간 B, 주파수 b((서브) 캐리어 b)에 있어서 도 99의 9728 B에 파일럿심벌을 배치하는 구성으로 해도 좋다.(Therefore, as previously described, in the signal z 1 (i) (9721A) and the signal z 2 (i) (9721B), i is the same number of the signal z 1 (i) (9721A) and the signal z 2 (i) ) 9721B are transmitted from different antennas with the same (common) frequency at the same time, and the configuration of the pilot symbol is not limited to Fig. 100. For example, the pilot symbol time interval and frequency interval are It is not limited to Fig. 100. In Fig. 100, a frame structure in which pilot symbols are transmitted from the antenna 9728A of Fig. 99 and the antenna 9728B of Fig. 99 at the same time and the same frequency (same (sub)carrier) is assumed, However, the present invention is not limited thereto, and for example, a pilot symbol is disposed in the antenna 9728A of FIG. 99 at time A and frequency a ((sub) carrier a), and at time A, frequency a ((sub) carrier a) ), it is assumed that no symbols are arranged on the antenna 9728B of Fig. 99, and that no symbols are arranged on the antenna 9728A of Fig. 99 at time B and frequency b ((sub) carrier b), It is good also as a configuration in which pilot symbols are arranged at 9728 B in FIG. 99 at B and frequency b ((sub)carrier b).

또, 도 99에서는 데이터심벌과 파일럿심벌 밖에 기술하고 있지 않으나, 다른 심벌, 예를 들어 제어정보심벌 등의 심벌이 프레임에 포함되어 있어도 좋다.Note that, although only data symbols and pilot symbols are described in FIG. 99, other symbols, for example, symbols such as control information symbols, may be included in the frame.

도 97, 도 98에 있어서 파워 변경부의 일부(또는 모두)가 존재하는 경우를 예로 하여 설명하였으나, 파워 변경부의 일부가 없는 경우도 생각할 수 있다.97 and 98 , a case in which some (or all) of the power changing unit is present has been described as an example, but a case in which a part of the power changing unit is absent is also conceivable.

예를 들어 도 97 또는 도 98에 있어서 파워 변경부(9704A)(파워 조정부(9704A)) 및 파워 변경부(9704B)(파워 조정부(9704B))가 존재하지 않는 경우 z1(i) 및 z2(i)는 이하와 같이 표시된다.For example, in Fig. 97 or 98, when the power changing unit 9704A (power adjusting unit 9704A) and the power changing unit 9704B (power adjusting unit 9704B) do not exist, z 1 (i) and z 2 (i) is represented as follows.

Figure 112022067201756-pat00360
Figure 112022067201756-pat00360

또, 도 97 또는 도 98에 있어서 파워 변경부(9710A)(파워조정부(9710A)), 파워 변경부(9710B)(파워 조정부(9710B))가 존재하지 않는 경우 z1(i) 및 z2(i)는 이하와 같이 표시된다.97 or 98, when the power changing unit 9710A (power adjusting unit 9710A) and the power changing unit 9710B (power adjusting unit 9710B) do not exist, z 1 (i) and z 2 ( i) is expressed as follows.

Figure 112022067201756-pat00361
Figure 112022067201756-pat00361

또, 도 97 또는 도 98에 있어서 파워 변경부(9704A)(파워 조정부(9704A)), 파워 변경부(9704B)(파워 조정부(9704B)), 파워 변경부(9710A)(파워 조정부(9710A)), 파워 변경부(9710B)(파워 조정부(9710B))가 존재하지 않는 경우 z1(i) 및 z2(i)는 이하와 같이 표시된다.97 or 98, a power changing unit 9704A (power adjusting unit 9704A), a power changing unit 9704B (power adjusting unit 9704B), a power changing unit 9710A (power adjusting unit 9710A)) , when the power changing unit 9710B (the power adjusting unit 9710B) does not exist, z 1 (i) and z 2 (i) are expressed as follows.

Figure 112022067201756-pat00362
Figure 112022067201756-pat00362

다음에, 프리코딩 관련의 처리에서의 θ(i)의 부여방법과 비트길이 조정부의 동작의 관계에 대해 설명한다.Next, the relationship between the method of assigning ?(i) and the operation of the bit length adjusting unit in the precoding-related processing will be described.

그런데, 본 실시형태에 있어서 복소평면에서의 예를 들어 편각과 같은 위상의 단위는 「라디안(radian)」으로 하고 있다.Incidentally, in the present embodiment, the unit of phase, for example, declination in the complex plane, is "radian".

복소평면을 이용하면 복소수의 극좌표에 의한 표시로 극 형식으로 표시할 수 있다. 복소수 z = a + jb(a, b는 모두 실수이며, j는 허수 단위이다)에 복소평면 상의 점 (a, b)를 대응시켰을 때 이 점이 극좌표에서 [r, θ]로 표시되면, a=r×cosθ, b=r×sinθ,If the complex plane is used, the complex number can be displayed in polar form in terms of polar coordinates. When a point (a, b) on the complex plane is mapped to a complex number z = a + jb (a and b are both real numbers, and j is an imaginary unit), if this point is expressed as [r, θ] in polar coordinates, a= r×cosθ, b=r×sinθ,

Figure 112022067201756-pat00363
Figure 112022067201756-pat00363

가 성립되며, r은 z의 절대치(r = |z|)이고, θ가 편각(argument)이 된다. 그리고 z = a + jb는 r×e로 표시된다.is established, r is the absolute value of z (r = |z|), and θ is the argument. And z = a + jb is expressed as r×e .

그리고 베이스밴드신호, s1, s2, z1, z2는 복소신호가 되나, 복소신호는 동상신호를 I, 직교 신호를 Q로 한 때, 복소신호는 I+jQ(j는 허수 단위)로 표시되게 된다. 이때, I가 제로가 되어도 좋고, Q가 제로가 되어도 좋다.In addition, the baseband signals, s1, s2, z1, and z2, become complex signals, but when the in-phase signal is I and the quadrature signal is Q, the complex signal is expressed as I+jQ (j is an imaginary unit). . At this time, I may be set to zero, and Q may be set to zero.

먼저, 프리코딩 관련의 처리에서의 θ(i)의 부여방법의 예를 설명한다.First, an example of a method for assigning ?(i) in the precoding-related processing will be described.

본 실시형태에서는 일례로 규칙적으로 θ(i)를 변경하는 것으로 한다. 구체적으로는 예로 θ(i)의 변경에 주기를 부여하는 것으로 한다. θ(i)의 변경의 주기를 z로 나타내는 것으로 한다(단, z는 2 이상의 정수로 한다). 이때, θ(i)의 변경의 주기 z=9로 한 때, 일례로 이하와 같이 θ(i)의 변경을 실행하는 것으로 한다.In the present embodiment, as an example, it is assumed that θ(i) is changed regularly. Specifically, for example, it is assumed that a period is given to the change of θ(i). It is assumed that the period of change of θ(i) is represented by z (however, z is an integer of 2 or more). At this time, when the period of change of θ(i) is set to z=9, it is assumed that the change of θ(i) is performed as follows, for example.

슬롯번호(심벌번호) i가,Slot number (symbol number) i,

i=9×k+0일 때, θ(i=9×k+0)=0 라디안When i = 9 × k + 0, θ (i = 9 × k + 0) = 0 radians

i=9×k+1일 때, θ(i=9×k+1)=(2×1×π)/9 라디안When i=9×k+1, θ(i=9×k+1)=(2×1×π)/9 radians

i=9×k+2일 때, θ(i=9×k+2)=(2×2×π)/9 라디안When i=9×k+2, θ(i=9×k+2)=(2×2×π)/9 radians

i=9×k+3일 때, θ(i=9×k+3)=(2×3×π)/9 라디안When i=9×k+3, θ(i=9×k+3)=(2×3×π)/9 radians

i=9×k+4일 때, θ(i=9×k+4)=(2×4×π)/9 라디안When i=9×k+4, θ(i=9×k+4)=(2×4×π)/9 radians

i=9×k+5일 때, θ(i=9×k+5)=(2×5×π)/9 라디안When i=9×k+5, θ(i=9×k+5)=(2×5×π)/9 radians

i=9×k+6일 때, θ(i=9×k+6)=(2×6×π)/9 라디안When i=9×k+6, θ(i=9×k+6)=(2×6×π)/9 radians

i=9×k+7일 때, θ(i=9×k+7)=(2×7×π)/9 라디안When i=9×k+7, θ(i=9×k+7)=(2×7×π)/9 radians

i=9×k+8일 때, θ(i=9×k+8)=(2×8×π)/9 라디안When i=9×k+8, θ(i=9×k+8)=(2×8×π)/9 radians

으로 하도록 θ(i)의 변경의 주기 z=9를 형성할 수 있다(단, k는 정수인 것으로 한다).It is possible to form a period z=9 of change of θ(i) so that

또, θ(i)의 변경의 주기 z=9의 형성방법은 상기에 한정되는 것은 아니며, 9개의 위상 λ0, λ1, λ2, λ3, λ4, λ5, λ6, λ7, λ8을 준비하고,In addition, the method of forming the period z=9 of the change of θ(i) is not limited to the above, and the nine phases λ 0 , λ 1 , λ 2 , λ 3 , λ 4 , λ 5 , λ 6 , λ 7 . , prepare λ 8 ,

슬롯번호(심벌번호) i가,Slot number (symbol number) i,

i=9×k+0일 때, θ(i=9×k+0)=λ0 라디안When i=9×k+0, θ(i=9×k+0)=λ 0 radians

i=9×k+1일 때, θ(i=9×k+1)=λ1 라디안When i=9×k+1, θ(i=9×k+1)=λ 1 radian

i=9×k+2일 때, θ(i=9×k+2)=λ2 라디안When i=9×k+2, θ(i=9×k+2)=λ 2 radians

i=9×k+3일 때, θ(i=9×k+3)=λ3 라디안When i=9×k+3, θ(i=9×k+3)=λ 3 radians

i=9×k+4일 때, θ(i=9×k+4)=λ4 라디안When i=9×k+4, θ(i=9×k+4)=λ 4 radians

i=9×k+5일 때, θ(i=9×k+5)=λ5 라디안When i = 9 × k + 5, θ (i = 9 × k + 5) = λ 5 radians

i=9×k+6일 때, θ(i=9×k+6)=λ6 라디안When i=9×k+6, θ(i=9×k+6)=λ 6 radians

i=9×k+7일 때, θ(i=9×k+7)=λ7 라디안When i=9×k+7, θ(i=9×k+7)=λ 7 radians

i=9×k+8일 때, θ(i=9×k+8)=λ8 라디안When i=9×k+8, θ(i=9×k+8)=λ 8 radians

으로 하도록 θ(i)의 변경의 주기 z=9를 형성할 수 있다(단, k는 정수인 것으로 하며, 0≤λ<2π로 한다(v는 0 이상 8 이하의 정수)).A period z=9 of change of θ(i) can be formed such that (provided, k is an integer, and 0≤λ v <2π (v is an integer of 0 or more and 8 or less)).

단, 주기 z=9를 성립시키기 위한 방법으로 이하의 2개의 방법이 있다.However, as a method for establishing the period z=9, there are the following two methods.

(1) x를 0 이상 8 이하의 정수, y를 0 이상 8 이하의 y≠x의 정수로 하고, 이를 만족하는 모든 x, 모든 y에서 λx≠λy가 성립한다.(1) Let x be an integer of 0 or more and 8 or less, and y be an integer of 0 or more and 8 or less y ≠ x, and λ x ≠λ y holds for all x and y satisfying these conditions.

(2) x를 0 이상 8 이하의 정수, y를 0 이상 8 이하의 y≠x의 정수로 하고, λx≠λy가 성립하는 x, y가 존재하는 주기 9를 형성한다.(2) A period 9 is formed in which x and y exist in which x is an integer of 0 or more and 8 or less, y is an integer of 0 or more and y ≠ x, and λ x ≠λ y is satisfied.

이것을 일반적으로 생각하면, θ(i)의 변경의 주기 z(단, z는 2 이상의 정수로 한다).의 형성방법은 z개의 위상, λ(v는 0 이상 z-1 이하의 정수)를 준비하고,Considering this in general, the period of change of θ(i) z (provided that z is an integer of 2 or more). The formation method is z phases, λ v (v is an integer greater than or equal to 0 and less than or equal to z-1). prepare,

슬롯번호(심벌번호) i가,Slot number (symbol number) i,

i=z×k+v일 때, θ(i=z×k+v)=λ 라디안When i = z × k + v, θ (i = z × k + v) = λ v radians

으로 하도록 θ(i)의 변경의 주기 z를 형성할 수 있다(단, k는 정수인 것으로 하며, 0≤λ<2π로 한다). The period z of the change of θ(i) can be formed so that

단, 주기 z를 성립시키기 위한 방법으로 이하의 2개의 방법이 있다.However, there are the following two methods as a method for establishing the period z.

(1) x를 0 이상 z-1 이하의 정수, y를 0 이상 z-1 이하의 y≠x의 정수로 하고, 이를 만족하는 모든 x, 모든 y에서 λx≠λy가 성립한다.(1) Let x be an integer between 0 and z-1, and y be an integer of yx between 0 and z-1.

(2) x를 0 이상 z-1 이하의 정수, y를 0 이상 z-1 이하의 y≠x의 정수로 하고, λx≠λy가 성립하는 x, y가 존재하는 주기 z를 형성한다.(2) Let x be an integer of 0 or more and z-1 and y be an integer of 0 or more and z-1 or less y≠x, and a period z in which x and y exist for which λ x ≠λ y holds is formed .

다음에, 도 97, 도 98에서의 매핑부(9702) 이전의 처리에 대해서는 실시형태 1 내지 실시형태 9에서 설명한 것과 같다. 이하에서는 본 실시형태에서 특히 중요한 점에 대해 상세하게 설명한다.Next, the processing before the mapping unit 9702 in FIGS. 97 and 98 is the same as that described in the first to ninth embodiments. Hereinafter, a particularly important point in the present embodiment will be described in detail.

<실시형태 1의 변형 예><Modified example of Embodiment 1>

실시형태 1에 있어서 도 97, 도 98에서의 매핑부(9702) 이전의 처리를 실행하는 변조부의 구성은 도 57과 같다. 그리고 실시형태 1의 특징은,In the first embodiment, the configuration of the modulation unit that executes the processing before the mapping unit 9702 in Figs. 97 and 98 is as shown in Fig. 57 . And the characteristic of Embodiment 1 is,

「도 57의 부호화부(502)가 오류정정부호의 부호어 길이(블록길이(부호길이)) N의 부호어를 출력한 때, N의 값에 의하지 않고 매핑부(504)에서 사용하는 2개의 변조방식이 모든 변조방식의 조합에 의거하는 복소신호의 세트에 대해 동일주파수, 동일시간에 송신되는 제 1 복소신호 s1 및 제 2 복소신호 s2에 의해 송신할 수 있는 비트 수 (X+Y)는 복수의 (오류정정부호의)블록의 데이터를 포함하지 않도록 하기 위해, 비트길이 조정부(5701)는 제 1 비트 열(503)을 입력으로 하여, 부호어 길이(블록길이(부호길이)) N의 오류정정부호의 부호어의 예를 들어 후단이나 선단 등 또는 소정의 위치에 조정비트 열을 부가하여, 구성하는 비트 수가 비트 수 (X+Y)의 배수가 되는 매핑부를 위한 제 2 비트 열을 출력한다.」"When the encoding unit 502 of FIG. 57 outputs a codeword of N of the codeword length (block length (code length)) of the error correction code, the two The number of bits (X+Y) that can be transmitted by the first complex signal s1 and the second complex signal s2 transmitted at the same frequency and at the same time for a set of complex signals in which the modulation method is based on a combination of all modulation methods is plural. In order not to include block data (of the error correction code), the bit length adjusting unit 5701 receives the first bit string 503 as an input, and error correction of the codeword length (block length (code length)) N An adjustment bit string is added to the codeword of the code, for example, at the trailing end, at the front end, or at a predetermined position to output a second bit string for the mapping unit in which the number of bits is a multiple of the number of bits (X+Y).”

이다.to be.

또, 「X+Y의 값」에 대해서는 앞에서 설명한 실시형태 1 내지 실시형태 3에서 설명한 것과 같은 것으로 한다.Note that the "value of X+Y" is the same as that described in the first to third embodiments described above.

본 실시형태에서의 실시형태 1의 변형 예에서는 앞에서 설명한 θ(i)의 변경의 주기 z를 더 고려하여 조정비트 열의 비트 수를 결정하게 된다. 이하에서 구체적으로 설명한다.In the modified example of Embodiment 1 in this embodiment, the number of bits of the adjustment bit string is determined by further considering the period z of the change of θ(i) described above. It will be described in detail below.

설명을 간단하게 하기 위해 보다 구체적인 예를 들어 설명한다.In order to simplify the explanation, a more specific example will be given.

사용하는 오류정정부호의 부호길이(블록길이)를 64800비트로 하고, 또, θ(i)의 변경의 주기 z를 9로 한다. 그리고 변조방식으로는 QPSK, 16QAM, 64QAM, 256QAM을 사용할 수 있는 것으로 한다. 따라서, (s1(t)(제 1 복소신호 s1)의 변조방식, s2(t)(제 2 복소신호 s2)의 변조방식)로는 (QPSK, QPSK), (QPSK, 16QAM), (QPSK, 64QAM), (QPSK, 256QAM), (16QAM, 16QAM), (16QAM, 64QAM), (16QAM, 256QAM), (64QAM, 256QAM), (256QAM, 256QAM)라는 세트를 생각할 수 있으나, 이 중 어느 하나의 예를 픽업하여 설명한다.The code length (block length) of the error correction code to be used is set to 64800 bits, and the period z of the change of ?(i) is set to 9. And it is assumed that QPSK, 16QAM, 64QAM, and 256QAM can be used as the modulation method. Therefore, (QPSK, QPSK), (QPSK, 16QAM), (QPSK) (modulation method of s 1 (t) (first complex signal s1), s 2 (t) (modulation method of second complex signal s2)) , 64QAM), (QPSK, 256QAM), (16QAM, 16QAM), (16QAM, 64QAM), (16QAM, 256QAM), (64QAM, 256QAM), (256QAM, 256QAM) sets can be considered, but any one of these Pick up an example and explain.

또, 본 실시형태에서는 다른 실시형태와 마찬가지로 제 1 복소신호 s1(s1(t))의 변조방식 및 제 2 복소신호 s2(s2(t))의 변조방식 모두 복수의 변조방식으로부터 전환 가능한 것으로 한다.In this embodiment, similarly to the other embodiments, both the modulation method of the first complex signal s1(s1(t)) and the modulation method of the second complex signal s2(s2(t)) can be switched from a plurality of modulation methods. make it as

이후의 설명을 위해 이하와 같은 정의를 한다.For the following description, the following definitions are made.

α를 0 이상의 정수로 하고, 또, β를 0 이상의 정수로 한다. 그리고, α와 β의 최소공배수를 LCM(α,β)으로 나타내는 것으로 한다. 예를 들어 α를 8, β를 6으로 하면 LCM(α,β)은 24가 된다.Let α be an integer of 0 or more, and let β be an integer of 0 or more. And, it is assumed that the least common multiple of α and β is expressed as LCM(α,β). For example, if α is 8 and β is 6, LCM(α,β) becomes 24.

그리고 본 실시형태에서의 실시형태 1의 변형 예의 특징으로는 (X+Y)의 값과 θ(i)의 변경의 주기 z와 부호길이의 비트 수 (N)과 조정비트 열의 비트 수의 합에 대해 γ=LCM(X+Y, z)로 하면 부호길이의 비트 수 (N)과 조정비트 열의 비트 수의 합은 γ의 배수인 것으로 한다. 즉, 부호길이의 비트 수 (N)과 조정비트 열의 비트 수의 합은 X+Y와 z의 최소공배수의 배수인 것으로 한다. 단, X는 1 이상의 정수, Y는 1 이상의 정수, 따라서, X+Y는 2 이상의 정수로 하고, z는 2 이상의 정수로 한다. 또, 조정비트 열의 비트 수가 0일 때가 이상적이나, 0이 될 수 없는 경우가 발생할 가능성이 있다. 이때, 앞에서 설명한 특징과 같이 조정비트 열을 부가하는 것이 하나의 중요한 포인트가 된다.And as a characteristic of the modification example of Embodiment 1 in this embodiment, γ for the sum of the value of (X+Y), the period z of the change of θ(i), the number of bits of the code length (N), and the number of bits in the adjustment bit string If =LCM(X+Y, z), it is assumed that the sum of the number of bits of the code length (N) and the number of bits of the adjustment bit string is a multiple of γ. That is, it is assumed that the sum of the number of bits of the code length (N) and the number of bits of the adjustment bit string is a multiple of the least common multiple of X+Y and z. However, X is an integer of 1 or more, Y is an integer of 1 or more, Therefore, X+Y is made into an integer of 2 or more, and z is made into an integer of 2 or more. In addition, although it is ideal when the number of bits in the adjustment bit string is 0, there is a possibility that the number cannot be 0. At this time, it is an important point to add an adjustment bit string as described above.

이하에서는 이 점에 대해서 예를 이용하여 설명한다.Hereinafter, this point is demonstrated using an example.

(예 1)(Example 1)

(s1(t)(제 1 복소신호 s1)의 변조방식, s2(t)(제 2 복소신호 s2)의 변조방식)을 (16QAM, 16QAM)으로 하고, 오류정정부호(예를 들어 LDPC부호 등의 블록부호)의 부호어 길이(블록길이(부호길이))를 64800비트로 하며, θ(i)의 변경의 주기 z를 9로 한다. 그러면 γ=LCM(X+Y, z)=(8, 9)=72가 된다. 따라서, 상기 특징을 만족하기 위해 필요한 「조정비트 열의 비트 수」는 72×N비트가 된다(단, N은 0 이상의 정수로 한다).Let (s 1 (t) (modulation method of the first complex signal s1), s 2 (t) (modulation method of the second complex signal s2)) be (16QAM, 16QAM), and an error correction code (for example, LDPC The codeword length (block length (code length)) of the block code such as code) is 64800 bits, and the period z of the change of θ(i) is 9. Then γ=LCM(X+Y, z)=(8, 9)=72. Therefore, the &quot;number of bits in the adjustment bit string&quot; required to satisfy the above characteristics is 72 x N bits (provided that N is an integer greater than or equal to 0).

도 101 (A)는 도 57의 변조부의 부호화부(502)가 출력하는 제 1 비트 열(503)의 모습을 나타내고 있다. 도 101 (A)에 있어서 10101은 비트 수 64800의 제 i 번째 블록의 부호어를 나타내고 있고, 10102는 비트 수 64800의 제 i+1번째 블록의 부호어를 나타내고 있으며, 10103은 비트 수 64800의 제 i+2번째 블록의 부호어를 나타내고 있고, 10104는 비트 수 64800의 제 i+3번째 블록의 부호어를 나타내고 있으며, 이후, 제 i+4번째 블록의 부호어, 제 i+5번째 블록의 부호어, …와 같이 이어지게 된다.FIG. 101 (A) shows the state of the first bit string 503 output by the encoding unit 502 of the modulator of FIG. 57 . In Fig. 101(A), 10101 denotes the codeword of the i-th block with 64800 bits, 10102 denotes the codeword of the i+1th block with 64800 bits, and 10103 denotes the i+2th block with 64800 bits. The codeword of the block is shown, and 10104 denotes the codeword of the i+3th block of 64800 bits, and thereafter, the codeword of the i+4th block, the codeword of the i+5th block, ... will lead with

앞에서도 설명한 것과 같이, 상기 특징을 만족하기 위해 필요한 「조정비트 열의 비트 수」는 72×N비트가 된다(단, N은 0 이상의 정수로 한다). 여기에서는 「조정비트 열의 비트 수」를 0(제로) 비트로 한다. 따라서, 도 57의 변조부의 비트길이 조정부(5701)가 출력하는 제 2 비트 열(5703)의 모습은 도 101 (B)와 같이 된다. 즉, 도 101 (B)는 도 57의 변조부의 부호화부(502)가 출력하는 제 1 비트 열(503)의 모습과 같고, 도 57의 변조부의 비트길이 조정부(5701)가 출력하는 제 2 비트 열(5703)에서는 비트 수 64800의 제 i 번째 블록의 부호어 10101, 비트 수 64800의 제 i+1번째 블록의 부호어 10102, 비트 수 64800의 제 i+2번째 블록의 부호어 10103, 비트 수 64800의 제 i+3번째 블록의 부호어 10104, 이후, 제 i+4번째 블록의 부호어, 제 i+5번째 블록의 부호어, …와 같이 이어지게 된다.As described above, the &quot;number of bits in the adjustment bit string&quot; required to satisfy the above characteristics is 72 x N bits (however, N is an integer greater than or equal to 0). Here, "the number of bits in the adjustment bit string" is set to 0 (zero) bits. Accordingly, the state of the second bit string 5703 output by the bit length adjusting unit 5701 of the modulation unit of FIG. 57 is as shown in FIG. 101(B). That is, FIG. 101 (B) is the same as the first bit string 503 output by the encoding unit 502 of the modulator of FIG. 57, and the second bit output by the bit length adjusting unit 5701 of the modulation unit of FIG. 57 In the column 5703, the codeword 10101 of the i-th block of 64800 bits, the codeword 10102 of the i+1th block of 64800 bits, the codeword 10103 of the i+2th block of 64800 bits, and the i+3th block of 64800 bits The codeword 10104 of the th block, the codeword of the i+4th block, the codeword of the i+5th block, ... will lead with

(예 2)(Example 2)

(s1(t)(제 1 복소신호 s1)의 변조방식, s2(t)(제 2 복소신호 s2)의 변조방식)을 (64QAM, 256QAM)으로 하고, 오류정정부호(예를 들어 LDPC부호 등의 블록부호)의 부호어 길이(블록길이(부호길이))를 64800비트로 하며, θ(i)의 변경의 주기 z를 9로 한다. 그러면 γ=LCM(X+Y, z)=(14, 9)=126이 된다. 따라서, 상기 특징을 만족하기 위해 필요한 「조정비트 열의 비트 수」는 126×n+90비트가 된다(단, N은 0 이상의 정수로 한다).Let (s 1 (t) (modulation method of the first complex signal s1), s 2 (t) (modulation method of the second complex signal s2)) be (64QAM, 256QAM), and an error correction code (for example, LDPC The codeword length (block length (code length)) of the block code such as code) is 64800 bits, and the period z of the change of θ(i) is 9. Then γ=LCM(X+Y, z)=(14, 9)=126. Therefore, the &quot;number of bits in the adjustment bit string&quot; required to satisfy the above characteristics is 126 x n + 90 bits (provided that N is an integer greater than or equal to 0).

도 102 (A)는 도 57의 변조부의 부호화부(502)가 출력하는 제 1 비트 열(503)의 모습을 나타내고 있다. 도 102 (A)에 있어서 10101은 비트 수 64800의 제 i 번째 블록의 부호어를 나타내고 있고, 10102는 비트 수 64800의 제 i+1번째 블록의 부호어를 나타내고 있고, 10103은 비트 수 64800의 제 i+2번째 블록의 부호어를 나타내고 있고, 10104는 비트 수 64800의 제 i+3번째 블록의 부호어를 나타내고 있고, 이후, 제 i+4번째 블록의 부호어, 제 i+5번째 블록의 부호어, …와 같이 이어지게 된다.FIG. 102 (A) shows the state of the first bit string 503 output by the encoding unit 502 of the modulation unit of FIG. 57 . In Fig. 102(A), 10101 denotes the codeword of the i-th block with 64800 bits, 10102 denotes the codeword of the i+1th block with 64800 bits, and 10103 denotes the i+2th block with 64800 bits. represents the codeword of the block, 10104 represents the codeword of the i+3th block of 64800 bits, and thereafter, the codeword of the i+4th block, the codeword of the i+5th block, ... will lead with

앞에서도 설명한 것과 같이, 상기 특징을 만족하기 위해 필요한 「조정비트 열의 비트 수」는 126×n+90비트가 된다(단, N은 0 이상의 정수로 한다). 여기에서는 「조정비트 열의 비트 수」를 90비트로 한다. 따라서, 도 57의 변조부의 비트길이 조정부(5701)가 출력하는 제 2 비트 열(5703)의 모습은 도 102 (B)와 같이 된다.As described above, the &quot;number of bits in the adjustment bit string&quot; required to satisfy the above characteristics is 126 x n + 90 bits (provided that N is an integer greater than or equal to 0). Here, the &quot;number of bits in the adjustment bit string&quot; is set to 90 bits. Accordingly, the state of the second bit string 5703 output by the bit length adjusting unit 5701 of the modulation unit of FIG. 57 is as shown in FIG. 102(B).

도 102 (B)에 있어서 10201, 10202, 10203은 「조정비트 열」을 나타내고 있다. 「조정비트 열」 10201은 비트 수 64800의 제 i 번째 블록의 부호어 10101을 위한 조정비트 열이며, 그 비트 수는 90비트이다. 따라서, 비트 수 64800의 제 i 번째 블록의 부호어 10101과 「조정비트 열」 10201의 합계 비트 수는 64890비트가 된다. 이에 의해 실시형태 1에서 설명한 효과를 얻을 수 있다. 그리고 비트 수 64800의 제 i 번째 블록의 부호어 10101과 「조정비트 열」 10201의 합계 비트 수는 64890비트를 송신하는데 필요한 슬롯 수(여기에서는 1 슬롯은 s1의 심벌 1 심벌과 s2의 심벌 1 심벌로 형성되는 것을 의미한다) θ(i)의 변경의 주기 z=9의 정수 배가 된다.In Fig. 102(B), 10201, 10202, and 10203 indicate &quot;adjustment bit strings&quot;. "Adjustment bit string" 10201 is an adjustment bit string for the codeword 10101 of the i-th block of 64800 bits, and the number of bits is 90 bits. Accordingly, the total number of bits of the codeword 10101 of the i-th block of 64800 bits and the "adjustment bit string" 10201 is 64890 bits. Thereby, the effect demonstrated in Embodiment 1 can be acquired. And the total number of bits of the codeword 10101 of the i-th block of 64800 and the “adjustment bit string” 10201 is the number of slots required to transmit 64890 bits (here, 1 slot is symbol 1 symbol of s1 and symbol 1 symbol of s2) ) is an integer multiple of the period z=9 of the change of θ(i).

이에 의해 비트 수 64800의 제 i 번째 블록의 부호어 10101과 「조정비트 열」 10201의 합계 비트 수는 64890비트를 형성하는 슬롯에서 θ(i)가 취할 수 있는 9개 값의 각 출현 회수가 동일해지므로 제 i 번째 블록의 부호어 10101에 포함되는 정보를 높은 수신 품질로 얻을 수 있을 가능성이 커진다.Accordingly, the total number of bits of the codeword 10101 of the i-th block of 64800 bits and the "adjustment bit string" 10201 is the same as the number of occurrences of each of the nine values θ(i) can take in the slots forming 64890 bits. Therefore, the possibility that the information included in the codeword 10101 of the i-th block can be obtained with high reception quality increases.

마찬가지로, 「조정비트 열」 10202는 비트 수 64800의 제 i+1번째 블록의 부호어 10102를 위한 조정비트 열이며, 그 비트 수는 90비트이다. 따라서, 비트 수 64800의 제 i+1번째 블록의 부호어 10102와 「조정비트 열」 10202의 합계 비트 수는 64890비트가 된다. 이에 의해 실시형태 1에서 설명한 효과를 얻을 수 있다. 그리고 비트 수 64800의 제 i+1번째 블록의 부호어 10102와 「조정비트 열」 10202의 합계 비트 수는 64890비트를 송신하는데 필요한 슬롯 수 θ(i)의 변경의 주기 z=9의 정수 배가 된다. 따라서, 비트 수 64800의 제 i+1번째 블록의 부호어 10102와 「조정비트 열」 10202의 합계 비트 수는 64890비트를 형성하는 슬롯에 있어서 θ(i)가 취할 수 있는 9개의 값의 각 출현 회수가 동일해지므로 제 i+1번째 블록의 부호어 10102에 포함되는 정보를 높은 수신 품질로 얻을 수 있을 가능성이 커진다.Similarly, the "adjustment bit string" 10202 is an adjustment bit string for the codeword 10102 of the i+1th block of 64800 bits, and the number of bits is 90 bits. Therefore, the total number of bits of the codeword 10102 of the i+1th block of 64800 bits and the "adjustment bit string" 10202 is 64890 bits. Thereby, the effect demonstrated in Embodiment 1 can be acquired. And the total number of bits of the codeword 10102 of the i+1th block of 64800 bits and the "adjustment bit string" 10202 is an integer multiple of the period z=9 of the change in the number of slots θ(i) required to transmit 64890 bits. Therefore, the total number of bits of the codeword 10102 of the i+1th block of 64800 bits and the "adjustment bit string" 10202 is the number of occurrences of each of the nine values that θ(i) can take in a slot forming 64890 bits. Since it becomes the same, the possibility that the information included in the codeword 10102 of the i+1th block can be obtained with high reception quality increases.

마찬가지로, 「조정비트 열」 10203은 비트 수 64800의 제 i+2번째 블록의 부호어 10103을 위한 조정비트 열이며, 그 비트 수는 90비트이다. 따라서, 비트 수 64800의 제 i+2번째 블록의 부호어 10103과 「조정비트 열」 10203의 합계 비트 수는 64890비트가 된다. 이에 의해 실시형태 1에서 설명한 효과를 얻을 수 있다. 그리고 비트 수 64800의 제 i+2번째 블록의 부호어 10103과 「조정비트 열」 10203의 합계 비트 수는 64890비트를 송신하는데 필요한 슬롯 수 θ(i)의 변경의 주기 z=9의 정수 배가 된다. 따라서, 비트 수 64800의 제 i+2번째 블록의 부호어 10103과 「조정비트 열」 10203의 합계 비트 수는 64890비트를 형성하는 슬롯에 있어서 θ(i)가 취할 수 있는 9개의 값의 각 출현 회수가 동일해지므로 제 i+2번째 블록의 부호어 10103에 포함되는 정보를 높은 수신 품질로 얻을 수 있을 가능성이 커진다.Similarly, the "adjustment bit string" 10203 is an adjustment bit string for the codeword 10103 of the i+2th block of 64800 bits, and the number of bits is 90 bits. Accordingly, the total number of bits of the codeword 10103 of the i+2th block of 64800 bits and the "adjustment bit string" 10203 becomes 64890 bits. Thereby, the effect demonstrated in Embodiment 1 can be acquired. And the total number of bits of the codeword 10103 of the i+2th block of 64800 bits and the "adjustment bit string" 10203 is an integer multiple of the period z=9 of the change in the number of slots θ(i) required to transmit 64890 bits. Therefore, the total number of bits of the codeword 10103 of the i+2th block of 64800 bits and the "adjustment bit string" 10203 is the number of occurrences of each of the nine values that θ(i) can take in a slot forming 64890 bits. Since it becomes the same, the possibility that the information included in the codeword 10103 of the i+2th block can be obtained with high reception quality increases.

또, 조정비트 열의 삽입방법에 대해서는 도 102에 한정되는 것은 아니며, 64800비트의 부호어와 90비트 조정비트 열의 합계 64890비트를 어떤 순번으로 배열해도 좋다.The method of inserting the adjustment bit string is not limited to that shown in Fig. 102, and a total of 64890 bits of a 64800-bit codeword and a 90-bit adjustment bit string may be arranged in any order.

<실시형태 2의 변형 예><Modification of Embodiment 2>

실시형태 2에 있어서 도 97, 도 98에서의 매핑부(9702) 이전의 처리를 실행하는 변조부의 구성은 도 60과 같다. 그리고 실시형태 2의 특징은,In the second embodiment, the configuration of the modulation unit that executes the processing before the mapping unit 9702 in Figs. 97 and 98 is as shown in Fig. 60 . And the characteristic of Embodiment 2 is,

「도 60의 부호화부(502LA)가 오류정정부호의 부호어 길이(블록길이(부호길이)) N의 부호어를 출력한 때, N의 값에 의하지 않고 매핑부(504)에서 사용하는 2개의 변조방식이 모든 변조방식의 조합에 의거하는 복소신호의 세트에 대해 동일주파수, 동일시간에 송신되는 제 1 복소신호 s1 및 제 2 복소신호 s2에 의해 송신할 수 있는 비트 수 (X+Y)는 복수의 (오류정정부호의)블록의 데이터를 포함하지 않게 하기 위해서, 비트길이 조정부(6001)는 제 1 비트 열(503)을 입력으로 하여, 부호어 길이(블록길이(부호길이)) N의 오류정정부호의 부호어의 예를 들어 후단이나 선단 또는 소정의 위치에 조정비트 열을 부가하여 구성하는 비트 수가 비트 수 (X+Y)의 배수가 되는 매핑부를 위한 제 2 비트 열을 출력한다. 그리고 조정비트 열은 부호화처리에 의해 얻어진 N비트의 부호어 중 소정의 부분의 비트 값을 부분적으로 1 이상 반복해서(repetition) 구성하는 것이다.」"When the encoding unit 502LA of FIG. 60 outputs a codeword of N of the codeword length (block length (code length)) of the error correction code, two The number of bits (X+Y) that can be transmitted by the first complex signal s1 and the second complex signal s2 transmitted at the same frequency and at the same time for a set of complex signals in which the modulation method is based on a combination of all modulation methods is plural. In order not to include block data (of the error correction code), the bit length adjusting unit 6001 receives the first bit string 503 as an input, and error correction of the codeword length (block length (code length)) N A second bit string for the mapping unit is output in which the number of bits constituted by adding an adjustment bit string at the trailing end, the front end, or a predetermined position of the code word of the code is a multiple of the number of bits (X+Y). And the adjustment bit string is configured by partially repeating one or more bit values of a predetermined portion among the N-bit codewords obtained by the encoding process.”

이다. 또, 「X+Y의 값」에 대해서는 앞에서 설명한 실시형태 1 내지 실시형태 3에서 설명한 것과 같은 것으로 한다.to be. Note that the "value of X+Y" is the same as that described in the first to third embodiments described above.

본 실시형태에서의 실시형태 2의 변형 예에서는 앞에서 설명한 θ(i)의 변경의 주기 z를 더 고려해서 조정비트 열의 비트 수를 결정하게 된다. 이하에서 구체적으로 설명한다.In the modified example of Embodiment 2 in this embodiment, the number of bits of the adjustment bit string is determined by further considering the period z of the change of θ(i) described above. It will be described in detail below.

설명을 간단하게 하기 위해 보다 구체적인 예를 들어 설명한다.In order to simplify the explanation, a more specific example will be given.

사용하는 오류정정부호의 부호길이(블록길이)를 64800비트로 하고, 또, θ(i)의 변경의 주기 z를 9로 한다. 그리고 변조방식으로는 QPSK, 16QAM, 64QAM, 256QAM을 사용할 수 있는 것으로 한다. 따라서, (s1(t)(제 1 복소신호 s1)의 변조방식, s2(t)(제 2 복소신호 s2)의 변조방식)으로는 (QPSK, QPSK), (QPSK, 16QAM), (QPSK, 64QAM), (QPSK, 256QAM), (16QAM, 16QAM), (16QAM, 64QAM), (16QAM, 256QAM), (64QAM, 256QAM), (256QAM, 256QAM)이라는 세트를 생각할 수 있으나, 이 중 어느 하나의 예를 픽업해서 설명한다.The code length (block length) of the error correction code to be used is set to 64800 bits, and the period z of the change of ?(i) is set to 9. And it is assumed that QPSK, 16QAM, 64QAM, and 256QAM can be used as the modulation method. Therefore, (the modulation method of s 1 (t) (the first complex signal s1), the modulation method of s 2 (t) (the second complex signal s2)) are (QPSK, QPSK), (QPSK, 16QAM), ( QPSK, 64QAM), (QPSK, 256QAM), (16QAM, 16QAM), (16QAM, 64QAM), (16QAM, 256QAM), (64QAM, 256QAM), (256QAM, 256QAM) sets are conceivable, but any of these Pick up an example and explain it.

또, 본 실시형태에서는 다른 실시형태와 마찬가지로 제 1 복소신호 s1(s1(t))의 변조방식 및 제 2 복소신호 s2(s2(t))의 변조방식 모두 복수의 변조방식으로부터 전환이 가능한 것으로 한다.Also, in this embodiment, as in the other embodiments, both the modulation method of the first complex signal s1(s1(t)) and the modulation method of the second complex signal s2(s2(t)) can be switched from a plurality of modulation methods. make it possible

그리고 본 실시형태에서의 실시형태 2의 변형 예의 특징으로는 (X+Y)의 값과 θ(i)의 변경의 주기 z와 부호길이의 비트 수 (N)과 조정비트 열의 비트 수의 합에 대해 γ=LCM(X+Y, z)로 하면 부호길이의 비트 수 (N)과 조정비트 열의 비트 수의 합은 γ의 배수인 것으로 한다. 즉, 부호길이의 비트 수 (N)과 조정비트 열의 비트 수의 합은 X+Y와 z의 최소공배수의 배수인 것으로 한다. 단, X는 1 이상의 정수, Y는 1 이상의 정수, 따라서, X+Y는 2 이상의 정수로 하고, z는 2 이상의 정수로 한다. 또, 조정비트 열의 비트 수가 0일 때가 이상적이지만, 0이 될 수 없는 경우가 발생할 가능성이 있다. 이때, 앞에서 설명한 특징과 같이 조정비트 열을 부가하는 것이 하나의 중요한 포인트가 된다.In addition, as a characteristic of the modified example of Embodiment 2 in this embodiment, γ for the value of (X+Y), the period z of change of θ(i), and the sum of the number of bits of the code length (N) and the number of bits of the adjustment bit string If =LCM(X+Y, z), it is assumed that the sum of the number of bits of the code length (N) and the number of bits of the adjustment bit string is a multiple of γ. That is, it is assumed that the sum of the number of bits of the code length (N) and the number of bits of the adjustment bit string is a multiple of the least common multiple of X+Y and z. However, X is an integer of 1 or more, Y is an integer of 1 or more, Therefore, X+Y is made into an integer of 2 or more, and z is made into an integer of 2 or more. In addition, although it is ideal when the number of bits in the adjustment bit string is 0, there is a possibility that the number cannot be 0. At this time, it is an important point to add an adjustment bit string as described above.

이하에서는 이 점에 대해서 예를 이용하여 설명한다.Hereinafter, this point is demonstrated using an example.

(예 3)(Example 3)

(s1(t)(제 1 복소신호 s1)의 변조방식, s2(t)(제 2 복소신호 s2)의 변조방식)을 (16QAM, 16QAM)으로 하고, 오류정정부호(예를 들어 DPC 부호 등의 블록부호)의 부호어 길이(블록길이(부호길이))를 64800비트로 하며, θ(i)의 변경의 주기 z를 9로 한다. 그러면 γ=LCM(X+Y, z)=(8, 9)=72가 된다. 따라서, 상기 특징을 만족하기 위해 필요한 「조정비트 열의 비트 수」는 72×N비트가 된다(단, N은 0 이상의 정수로 한다).Let (s 1 (t) (modulation method of the first complex signal s1), s 2 (t) (modulation method of the second complex signal s2)) be (16QAM, 16QAM), and an error correction code (for example, DPC The codeword length (block length (code length)) of the block code such as code) is 64800 bits, and the period z of the change of θ(i) is 9. Then γ=LCM(X+Y, z)=(8, 9)=72. Therefore, the &quot;number of bits in the adjustment bit string&quot; required to satisfy the above characteristics is 72 x N bits (provided that N is an integer greater than or equal to 0).

도 101 (A)는 도 60의 변조부의 부호화부(502LA)가 출력하는 제 1 비트 열(503)의 모습을 나타내고 있다. 도 101 (A)에 있어서 10101은 비트 수 64800의 제 i 번째 블록의 부호어를 나타내고 있고, 10102는 비트 수 64800의 제 i+1번째 블록의 부호어를 나타내고 있고, 10103은 비트 수 64800의 제 i+2번째 블록의 부호어를 나타내고 있고, 10104는 비트 수 64800의 제 i+3번째 블록의 부호어를 나타내고 있고, 이후, 제 i+4번째 블록의 부호어, 제 i+5번째 블록의 부호어, …와 같이 이어지게 된다.FIG. 101A shows the state of the first bit string 503 output by the encoding unit 502LA of the modulator of FIG. 60 . In Fig. 101(A), reference numeral 10101 denotes the codeword of the i-th block of 64800 bits, 10102 denotes the codeword of the i+1th block of 64800 bits, and 10103 denotes the i+2th block of 64800 bits. represents the codeword of the block, 10104 represents the codeword of the i+3th block of 64800 bits, and thereafter, the codeword of the i+4th block, the codeword of the i+5th block, ... will lead with

앞에서도 설명한 것과 같이, 상기 특징을 만족하기 위해 필요한 「조정비트 열의 비트 수」는 72×N비트가 된다(단, N은 0 이상의 정수로 한다). 여기에서는 「조정비트 열의 비트 수」를 0(제로) 비트로 한다. 따라서, 도 60의 변조부의 비트길이 조정부(6001)가 출력하는 제 2 비트 열(6003)의 모습은 도 101 (B)와 같이 된다. 즉, 도 101 (B)는 도 60의 변조부의 R102LA가 출력하는 제 1 비트 열(503)의 모습과 마찬가지로, 도 60의 변조부의 비트길이 조정부(6001)가 출력하는 제 2 비트 열(6003)에서는 비트 수 64800의 제 i 번째 블록의 부호어 10101, 비트 수 64800의 제 i+1번째 블록의 부호어 10102, 비트 수 64800의 제 i+2번째 블록의 부호어 10103, 비트 수 64800의 제 i+3번째 블록의 부호어 10104, 이후, 제 i+4번째 블록의 부호어, 제 i+5번째 블록의 부호어, …와 같이 이어지게 된다.As described above, the &quot;number of bits in the adjustment bit string&quot; required to satisfy the above characteristics is 72 x N bits (however, N is an integer greater than or equal to 0). Here, "the number of bits in the adjustment bit string" is set to 0 (zero) bits. Accordingly, the second bit string 6003 output by the bit length adjusting unit 6001 of the modulation unit of FIG. 60 is as shown in FIG. 101(B). That is, FIG. 101 (B) shows the second bit string 6003 output by the bit length adjusting unit 6001 of the modulator of FIG. In , the codeword 10101 of the i-th block of 64800 bits, the codeword 10102 of the i+1th block of 64800 bits, the codeword 10103 of the i+2th block of 64800 bits, and the code of the i+3th block of 64800 bits Word 10104, after that, the codeword of the i+4th block, the codeword of the i+5th block, ... will lead with

(예 4)(Example 4)

(s1(t)(제 1 복소신호 s1)의 변조방식, s2(t)(제 2 복소신호 s2)의 변조방식)을 (64QAM, 256QAM)으로 하고, 오류정정부호(예를 들어 LDPC부호 등의 블록부호)의 부호어 길이(블록길이(부호길이))를 64800비트로 하며, θ(i)의 변경의 주기 z를 9로 한다. 그러면 γ=LCM(X+Y, z)=(14, 9)=126이 된다. 따라서, 상기 특징을 만족하기 위해 필요한 「조정비트 열의 비트 수」는 126×n+90비트가 된다(단, N은 0 이상의 정수로 한다).Let (s 1 (t) (modulation method of the first complex signal s1), s 2 (t) (modulation method of the second complex signal s2)) be (64QAM, 256QAM), and an error correction code (for example, LDPC The codeword length (block length (code length)) of the block code such as code) is 64800 bits, and the period z of the change of θ(i) is 9. Then γ=LCM(X+Y, z)=(14, 9)=126. Therefore, the &quot;number of bits in the adjustment bit string&quot; required to satisfy the above characteristics is 126 x n + 90 bits (provided that N is an integer greater than or equal to 0).

도 102 (A)는 도 60의 변조부의 부호화부(502LA)가 출력하는 제 1 비트 열(503)의 모습을 나타내고 있다. 도 102 (A)에 있어서 10101은 비트 수 64800의 제 i 번째 블록의 부호어를 나타내고 있고, 10102는 비트 수 64800의 제 i+1번째 블록의 부호어를 나타내고 있고, 10103은 비트 수 64800의 제 i+2번째 블록의 부호어를 나타내고 있고, 10104는 비트 수 64800의 제 i+3번째 블록의 부호어를 나타내고 있고, 이후, 제 i+4번째 블록의 부호어, 제 i+5번째 블록의 부호어, …와 같이 이어지게 된다.102 (A) shows the state of the first bit string 503 output by the encoding unit 502LA of the modulator of FIG. 60 . In Fig. 102(A), 10101 denotes the codeword of the i-th block with 64800 bits, 10102 denotes the codeword of the i+1th block with 64800 bits, and 10103 denotes the i+2th block with 64800 bits. represents the codeword of the block, 10104 represents the codeword of the i+3th block of 64800 bits, and thereafter, the codeword of the i+4th block, the codeword of the i+5th block, ... will lead with

앞에서도 설명한 것과 같이, 상기 특징을 만족하기 위해 필요한 「조정비트 열의 비트 수」는 126×n+90비트가 된다(단, N은 0 이상의 정수로 한다). 여기에서는 「조정비트 열의 비트 수」를 90비트로 한다. 따라서, 도 60의 변조부의 비트길이 조정부(6001)가 출력하는 제 2 비트 열(6003)의 모습은 도 102 (B)와 같이 된다.As described above, the &quot;number of bits in the adjustment bit string&quot; required to satisfy the above characteristics is 126 x n + 90 bits (provided that N is an integer greater than or equal to 0). Here, the &quot;number of bits in the adjustment bit string&quot; is set to 90 bits. Accordingly, the second bit string 6003 output by the bit length adjusting unit 6001 of the modulation unit of FIG. 60 is as shown in FIG. 102(B).

도 102 (B)에 있어서 10201, 10202, 10203은 「조정비트 열」을 나타내고 있다. 「조정비트 열」 10201은 비트 수 64800의 제 i 번째 블록의 부호어 10101을 위한 조정비트 열이며, 그 비트 수는 90비트이다. 따라서, 비트 수 64800의 제 i 번째 블록의 부호어 10101과 「조정비트 열」 10201의 합계 비트 수는 64890비트가 된다. 이에 의해 실시형태 2에서 설명한 효과를 얻을 수 있다. 그리고 비트 수 64800의 제 i 번째 블록의 부호어 10101과 「조정비트 열」 10201의 합계 비트 수는 64890비트를 송신하는데 필요한 슬롯 수(여기에서는 1 슬롯이란 s1의 심벌 1 심벌과 s2의 심벌 1 심벌로 형성되는 것을 의미한다) θ(i)의 변경의 주기 z=9의 정수 배가 된다.In Fig. 102(B), 10201, 10202, and 10203 indicate &quot;adjustment bit strings&quot;. "Adjustment bit string" 10201 is an adjustment bit string for the codeword 10101 of the i-th block of 64800 bits, and the number of bits is 90 bits. Accordingly, the total number of bits of the codeword 10101 of the i-th block of 64800 bits and the "adjustment bit string" 10201 is 64890 bits. Thereby, the effect demonstrated in Embodiment 2 can be acquired. And the total number of bits of the codeword 10101 of the i-th block of 64800 and the "adjustment bit string" 10201 is the number of slots required to transmit 64890 bits (here, 1 slot means symbol 1 symbol of s1 and symbol 1 symbol of s2). ) is an integer multiple of the period z=9 of the change of θ(i).

이에 의해 비트 수 64800의 제 i 번째 블록의 부호어 10101과 「조정비트 열」 10201의 합계 비트 수는 64890비트를 형성하는 슬롯에 있어서 θ(i)가 취할 수 있는 9개의 값의 각 출현 회수가 동일해지므로 제 i 번째 블록의 부호어 10101에 포함되는 정보를 높은 수신 품질로 얻을 수 있을 가능성이 커진다.As a result, the total number of bits of the codeword 10101 of the i-th block of 64800 bits and the "adjustment bit string" 10201 is the number of occurrences of each of the nine values θ(i) can take in the slot forming 64890 bits. Since they are identical, the possibility that information included in the codeword 10101 of the i-th block can be obtained with high reception quality increases.

마찬가지로, 「조정비트 열」 10202는 비트 수 64800의 제 i+1번째 블록의 부호어 10102를 위한 조정비트 열이며, 그 비트 수는 90비트이다. 따라서, 비트 수 64800의 제 i+1번째 블록의 부호어 10102와 「조정비트 열」 10202의 합계 비트 수는 64890비트가 된다. 이에 의해 실시형태 2에서 설명한 효과를 얻을 수 있다. 그리고 비트 수 64800의 제 i+1번째 블록의 부호어 10102와 「조정비트 열」 10202의 합계 비트 수는 64890비트를 송신하는데 필요한 슬롯 수 θ(i)의 변경의 주기 z=9의 정수 배가 된다. 따라서, 비트 수 64800의 제 i+1번째 블록의 부호어 10102와 「조정비트 열」 10202의 합계 비트 수는 64890비트를 형성하는 슬롯에 있어서 θ(i)가 취할 수 있는 9개의 값의 각 출현 회수가 동일해지므로 제 i+1번째 블록의 부호어 10102에 포함되는 정보를 높은 수신 품질로 얻을 수 있을 가능성이 커진다.Similarly, the "adjustment bit string" 10202 is an adjustment bit string for the codeword 10102 of the i+1th block of 64800 bits, and the number of bits is 90 bits. Therefore, the total number of bits of the codeword 10102 of the i+1th block of 64800 bits and the "adjustment bit string" 10202 is 64890 bits. Thereby, the effect demonstrated in Embodiment 2 can be acquired. And the total number of bits of the codeword 10102 of the i+1th block of 64800 bits and the "adjustment bit string" 10202 is an integer multiple of the period z=9 of the change in the number of slots θ(i) required to transmit 64890 bits. Therefore, the total number of bits of the codeword 10102 of the i+1th block of 64800 bits and the "adjustment bit string" 10202 is the number of occurrences of each of the nine values that θ(i) can take in a slot forming 64890 bits. Since it becomes the same, the possibility that the information included in the codeword 10102 of the i+1th block can be obtained with high reception quality increases.

마찬가지로, 「조정비트 열」 10203은 비트 수 64800의 제 i+2번째 블록의 부호어 10103을 위한 조정비트 열이며, 그 비트 수는 90비트이다. 따라서, 비트 수 64800의 제 i+2번째 블록의 부호어 10103과 「조정비트 열」 10203의 합계 비트 수는 64890비트가 된다. 이에 의해 실시형태 2에서 설명한 효과를 얻을 수 있다. 그리고 비트 수 64800의 제 i+2번째 블록의 부호어 10103과 「조정비트 열」 10203의 합계 비트 수는 64890비트를 송신하는데 필요한 슬롯 수 θ(i)의 변경의 주기 z=9의 정수 배가 된다. 따라서 비트 수 64800의 제 i+2번째 블록의 부호어 10103과 「조정비트 열」 10203의 합계 비트 수는 64890비트를 형성하는 슬롯에 있어서 θ(i)가 취할 수 있는 9개의 값의 각 출현 회수가 동일해지므로 제 i+2번째 블록의 부호어 10103에 포함되는 정보를 높은 수신 품질로 얻을 수 있을 가능성이 커진다.Similarly, the "adjustment bit string" 10203 is an adjustment bit string for the codeword 10103 of the i+2th block of 64800 bits, and the number of bits is 90 bits. Accordingly, the total number of bits of the codeword 10103 of the i+2th block of 64800 bits and the "adjustment bit string" 10203 becomes 64890 bits. Thereby, the effect demonstrated in Embodiment 2 can be acquired. And the total number of bits of the codeword 10103 of the i+2th block of 64800 bits and the "adjustment bit string" 10203 is an integer multiple of the period z=9 of the change in the number of slots θ(i) required to transmit 64890 bits. Therefore, the total number of bits of the codeword 10103 of the i+2th block of 64800 bits and the "adjustment bit string" 10203 is the same as the number of occurrences of 9 values that θ(i) can take in the slot forming 64890 bits. Therefore, the possibility that the information included in the codeword 10103 of the i+2th block can be obtained with high reception quality increases.

또, 실시형태 2에서 설명한 것과 같이, 조정비트 열은 부호화처리에 의해 얻어진 N비트의 부호어 중 소정의 부분의 비트 값을 부분적으로 1 이상 반복해서(repetition) 구성하게 된다. 또, 조정비트 열의 구체적인 구성방법에 대해서는 실시형태 2에서 설명한 것과 같다.Further, as described in the second embodiment, the adjustment bit string is constituted by partially repeating one or more bit values of a predetermined portion among the N-bit codewords obtained by the encoding process. Note that the specific configuration method of the adjustment bit string is the same as that described in the second embodiment.

그리고 조정비트 열의 삽입방법에 대해서는 도 102에 한정되는 것은 아니며, 64800비트의 부호어와 90비트 조정비트 열의 합계 64890비트를 어떤 순번으로 배열해도 좋다.The insertion method of the adjustment bit string is not limited to that shown in FIG. 102, and a total of 64890 bits of a 64800-bit codeword and a 90-bit adjustment bit string may be arranged in any order.

<실시형태 3의 변형 예><Modification of Embodiment 3>

실시형태 3에 있어서 도 97, 도 98에서의 매핑부(9702) 이전의 처리를 실행하는 변조부의 구성은 도 73과 같다. 그리고 실시형태 3의 특징은,In the third embodiment, the configuration of the modulator for executing the processing before the mapping unit 9702 in Figs. 97 and 98 is as shown in Fig.73. And the characteristic of Embodiment 3 is,

「도 73의 부호화부(502LA)가 오류정정부호의 부호어 길이(블록길이(부호길이)) N의 부호어를 출력한 때, N의 값에 의하지 않고 매핑부(504)에서 사용하는 2개의 변조방식이 모든 변조방식의 조합에 의거하는 복소신호의 세트에 대해 동일주파수, 동일시간에 송신되는 제 1 복소신호 s1 및 제 2 복소신호 s2에 의해 송신할 수 있는 비트 수 (X+Y)는 복수의 (오류정정부호의)블록의 데이터를 포함하지 않게 하기 위해, 비트길이 조정부(7301)는 비트 열(503V)을 입력으로 하여, 부호어 길이(블록길이(부호길이)) N의 오류정정부호의 부호어의 예를 들어 후단이나 선단 또는 소정의 위치에 조정비트 열을 부가하여 구성하는 비트 수가 비트 수 (X+Y)의 배수가 되는 매핑부를 위한 비트길이 조정 후의 비트 열을 출력한다. 그리고 조정비트 열은 부호화처리에 의해 얻어진 N비트의 부호어 중 소정의 부분의 비트 값을 부분적으로 1 이상 반복해서(repetition) 구성하거나, 또는 소정의 비트 열로 구성하는 것이다.」"When the encoding unit 502LA of FIG. 73 outputs a codeword of N of the codeword length (block length (code length)) of the error correction code, the two The number of bits (X+Y) that can be transmitted by the first complex signal s1 and the second complex signal s2 transmitted at the same frequency and at the same time for a set of complex signals in which the modulation method is based on a combination of all modulation methods is plural. In order not to include data of the block (of the error correction code), the bit length adjusting unit 7301 receives the bit string 503V as an input, and the codeword length (block length (code length)) of the error correction code of N For example, a bit string after bit length adjustment is output for a mapping unit in which the number of bits constituted by adding an adjustment bit string to the trailing or leading end or a predetermined position of the codeword is a multiple of the number of bits (X+Y). And the adjustment bit string is configured by partially repeating one or more bit values of a predetermined part among the N-bit codewords obtained by the encoding process, or is constituted by a predetermined bit string.”

이다. 또, 「X+Y의 값」에 대해서는 앞에서 설명한 실시형태 1 내지 실시형태 3에서 설명한 것과 같은 것으로 한다.to be. Note that the "value of X+Y" is the same as that described in the first to third embodiments described above.

본 실시형태에서의 실시형태 2의 변형 예에서는 앞에서 설명한 θ(i)의 변경의 주기 z를 고려하여 조정비트 열의 비트 수를 결정하게 된다. 이하에서 구체적으로 설명한다.In the modified example of Embodiment 2 in this embodiment, the number of bits in the adjustment bit string is determined in consideration of the period z of the change of θ(i) described above. It will be described in detail below.

설명을 간단하게 하기 위해 보다 구체적인 예를 들어 설명한다.In order to simplify the explanation, a more specific example will be given.

사용하는 오류정정부호의 부호길이(블록길이)를 64800비트로 하고, 또, θ(i)의 변경의 주기 z를 9로 한다. 그리고 변조방식으로는 QPSK, 16QAM, 64QAM, 256QAM을 사용할 수 있는 것으로 한다. 따라서, (s1(t)(제 1 복소신호 s1)의 변조방식, s2(t)(제 2 복소신호 s2)의 변조방식)으로는 (QPSK, QPSK), (QPSK, 16QAM), (QPSK, 64QAM), (QPSK, 256QAM), (16QAM, 16QAM), (16QAM, 64QAM), (16QAM, 256QAM), (64QAM, 256QAM), (256QAM, 256QAM)이라는 세트를 생각할 수 있으나, 이 중 어느 하나의 예를 픽업해서 설명한다.The code length (block length) of the error correction code to be used is set to 64800 bits, and the period z of the change of ?(i) is set to 9. And it is assumed that QPSK, 16QAM, 64QAM, and 256QAM can be used as the modulation method. Therefore, (the modulation method of s 1 (t) (the first complex signal s1), the modulation method of s 2 (t) (the second complex signal s2)) are (QPSK, QPSK), (QPSK, 16QAM), ( QPSK, 64QAM), (QPSK, 256QAM), (16QAM, 16QAM), (16QAM, 64QAM), (16QAM, 256QAM), (64QAM, 256QAM), (256QAM, 256QAM) sets are conceivable, but any of these Pick up an example and explain it.

또, 본 실시형태에서는 다른 실시형태와 마찬가지로 제 1 복소신호 s1(s1(t))의 변조방식 및 제 2 복소신호 s2(s2(t))의 변조방식 모두 복수의 변조방식으로부터 전환이 가능한 것으로 한다. 그리고 본 실시형태에서의 실시형태 3의 변형 예의 특징으로는 (X+Y)의 값과 θ(i)의 변경의 주기 z와 부호길이의 비트 수 (N)과 조정비트 열의 비트 수의 합에 대해 γ=LCM(X+Y, z)로 하면 부호길이의 비트 수 (N)과 조정비트 열의 비트 수의 합은 γ의 배수인 것으로 한다. 즉, 부호길이의 비트 수 (N)과 조정비트 열의 비트 수의 합은 X+Y와 z의 최소공배수의 배수인 것으로 한다. 단, X는 1 이상의 정수, Y는 1 이상의 정수, 따라서, X+Y는 2 이상의 정수로 하고, z는 2 이상의 정수로 한다. 또, 조정비트 열의 비트 수가 0일 때가 이상적이지만, 0이 될 수 없는 경우가 발생할 가능성이 있다. 이때, 앞에서 설명한 특징과 같이 조정비트 열을 부가하는 것이 하나의 중요한 포인트가 된다.Also, in this embodiment, as in the other embodiments, both the modulation method of the first complex signal s1(s1(t)) and the modulation method of the second complex signal s2(s2(t)) can be switched from a plurality of modulation methods. make it possible In addition, as a characteristic of the modified example of Embodiment 3 in this embodiment, γ for the value of (X+Y), the period z of the change of θ(i), the sum of the number of bits of the code length (N) and the number of bits of the adjustment bit string If =LCM(X+Y, z), it is assumed that the sum of the number of bits of the code length (N) and the number of bits of the adjustment bit string is a multiple of γ. That is, it is assumed that the sum of the number of bits of the code length (N) and the number of bits of the adjustment bit string is a multiple of the least common multiple of X+Y and z. However, X is an integer of 1 or more, Y is an integer of 1 or more, Therefore, X+Y is made into an integer of 2 or more, and z is made into an integer of 2 or more. In addition, although it is ideal when the number of bits in the adjustment bit string is 0, there is a possibility that the number cannot be 0. At this time, it is an important point to add an adjustment bit string as described above.

이하에서는 이 점에 대해서 예를 이용하여 설명한다.Hereinafter, this point is demonstrated using an example.

(예 5)(Example 5)

(s1(t)(제 1 복소신호 s1)의 변조방식, s2(t)(제 2 복소신호 s2)의 변조방식)을 (16QAM, 16QAM)으로 하고, 오류정정부호(예를 들어 LDPC부호 등의 블록부호)의 부호어 길이(블록길이(부호길이))를 64800비트로 하며, θ(i)의 변경의 주기 z를 9로 한다. 그러면 γ=LCM(X+Y, z)=(8, 9)=72가 된다. 따라서, 상기 특징을 만족하기 위해 필요한 「조정비트 열의 비트 수」는 72×N비트가 된다(단, N은 0 이상의 정수로 한다).(the modulation method of s1(t) (the first complex signal s1), the modulation method of s2(t) (the second complex signal s2)) is (16QAM, 16QAM), and an error correction code (for example, LDPC code, etc.) The codeword length (block length (code length)) of the block code of ) is 64800 bits, and the period z of the change of θ(i) is 9. Then γ=LCM(X+Y, z)=(8, 9)=72. Therefore, the &quot;number of bits in the adjustment bit string&quot; required to satisfy the above characteristics is 72 x N bits (provided that N is an integer greater than or equal to 0).

도 101 (A)는 도 73의 변조부의 부호화부(502LA)가 출력하는 제 1 비트 열(503Λ)의 모습을 나타내고 있다. 도 101 (A)에 있어서 10101은 비트 수 64800의 제 i 번째 블록의 부호어를 나타내고 있고, 10102는 비트 수 64800의 제 i+1번째 블록의 부호어를 나타내고 있고, 10103은 비트 수 64800의 제 i+2번째 블록의 부호어를 나타내고 있고, 10104는 비트 수 64800의 제 i+3번째 블록의 부호어를 나타내고 있고, 이후, 제 i+4번째 블록의 부호어, 제 i+5번째 블록의 부호어, …와 같이 이어지게 된다.FIG. 101A shows the state of the first bit string 503Λ output by the encoding unit 502LA of the modulator of FIG. 73 . In Fig. 101(A), reference numeral 10101 denotes the codeword of the i-th block of 64800 bits, 10102 denotes the codeword of the i+1th block of 64800 bits, and 10103 denotes the i+2th block of 64800 bits. represents the codeword of the block, 10104 represents the codeword of the i+3th block of 64800 bits, and thereafter, the codeword of the i+4th block, the codeword of the i+5th block, ... will lead with

앞에서도 설명한 것과 같이, 상기 특징을 만족하기 위해 필요한 「조정비트 열의 비트 수」는 72×N비트가 된다(단, N은 0 이상의 정수로 한다). 여기에서는 「조정비트 열의 비트 수」를 0(제로) 비트로 한다. 따라서, 도 73의 변조부의 비트길이 조정부(7301)가 출력하는 비트길이 조정 후의 비트 열(7303)의 모습은 도 101 (B)와 같이 된다. 즉, 도 101 (B)는 도 73의 변조부의 R102LA가 출력하는 제 1 비트 열(503Λ)의 모습과 같이, 도 73의 변조부의 비트길이 조정부(7301)가 출력하는 비트길이 조정 후의 비트 열(7303)에서는 비트 수 64800의 제 i 번째 블록의 부호어 10101, 비트 수 64800의 제 i+1번째 블록의 부호어 10102, 비트 수 64800의 제 i+2번째 블록의 부호어 10103, 비트 수 64800의 제 i+3번째 블록의 부호어 10104, 이후, 제 i+4번째 블록의 부호어, 제 i+5번째 블록의 부호어, …와 같이 이어지게 된다.As described above, the &quot;number of bits in the adjustment bit string&quot; required to satisfy the above characteristics is 72 x N bits (however, N is an integer greater than or equal to 0). Here, "the number of bits in the adjustment bit string" is set to 0 (zero) bits. Accordingly, the state of the bit string 7303 after the bit length adjustment output by the bit length adjusting unit 7301 of the modulation unit of FIG. 73 is as shown in FIG. 101(B). That is, FIG. 101 (B) shows the bit string after bit length adjustment output by the bit length adjusting unit 7301 of the modulator of FIG. 7303), the codeword 10101 of the i-th block of 64800 bits, the codeword 10102 of the i+1th block of 64800 bits, the codeword 10103 of the i+2th block of 64800 bits, and the i+3th block of 64800 bits of codeword 10104, after that, the codeword of the i+4th block, the codeword of the i+5th block, ... will lead with

(예 6)(Example 6)

(s1(t)(제 1 복소신호 s1)의 변조방식, s2(t)(제 2 복소신호 s2)의 변조방식)을 (64QAM, 256QAM)으로 하고, 오류정정부호(예를 들어 LDPC부호 등의 블록부호)의 부호어 길이(블록길이(부호길이))를 64800비트로 하며, θ(i)의 변경의 주기 z를 9로 한다. 그러면 γ=LCM(X+Y, z)=(14, 9)=126이 된다. 따라서, 상기 특징을 만족하기 위해 필요한 「조정비트 열의 비트 수」는 126×n+90비트가 된다(단, N은 0 이상의 정수로 한다).Let (s 1 (t) (modulation method of the first complex signal s1), s 2 (t) (modulation method of the second complex signal s2)) be (64QAM, 256QAM), and an error correction code (for example, LDPC The codeword length (block length (code length)) of the block code such as code) is 64800 bits, and the period z of the change of θ(i) is 9. Then γ=LCM(X+Y, z)=(14, 9)=126. Therefore, the &quot;number of bits in the adjustment bit string&quot; required to satisfy the above characteristics is 126 x n + 90 bits (provided that N is an integer greater than or equal to 0).

도 103 (A)는 도 73의 변조부의 부호화부(502LA)가 출력하는 제 1 비트 열(503Λ)의 모습을 나타내고 있다. 도 103 (A)에 있어서 10101은 비트 수 64800의 제 i 번째 블록의 부호어를 나타내고 있고, 10102는 비트 수 64800의 제 i+1번째 블록의 부호어를 나타내고 있고, 이후, 제 i+2번째 블록의 부호어, 제 i+3번째 블록의 부호어, …와 같이 이어지게 된다.FIG. 103(A) shows the state of the first bit string 503Λ output by the encoding unit 502LA of the modulation unit of FIG. 73 . In Fig. 103(A), 10101 denotes the codeword of the i-th block of 64800 bits, 10102 denotes the codeword of the i+1th block of 64800 bits, and thereafter, the codeword of the i+2th block. , the codeword of the i+3th block, ... will lead with

앞에서도 설명한 것과 같이, 상기 특징을 만족하기 위해 필요한 「조정비트 열의 비트 수」는 126×n+90비트가 된다(단, N은 0 이상의 정수로 한다). 여기에서는 「조정비트 열의 비트 수」를 90비트로 한다. 따라서, 도 73의 변조부의 비트길이 조정부(7301)가 출력하는 비트길이 조정 후의 비트 열(7303)의 모습은 도 103 (B)와 같이 된다.As described above, the &quot;number of bits in the adjustment bit string&quot; required to satisfy the above characteristics is 126 x n + 90 bits (provided that N is an integer greater than or equal to 0). Here, the &quot;number of bits in the adjustment bit string&quot; is set to 90 bits. Accordingly, the state of the bit string 7303 after the bit length adjustment output by the bit length adjusting unit 7301 of the modulation unit of FIG. 73 is as shown in FIG. 103(B).

도 103 (B)에 있어서 103A는 부호어의(1) 비트를 나타내고 있고, 103B는 조정비트 열의 비트를 나타내고 있다. 10301은 제 i 번째 블록의 부호어 10101과 제 i 번째 블록의 부호어 10101을 위한 조정비트 열로 구성된 합계 비트 수는 64890비트가 된다. 그리고 10302는 제 i+1번째 블록의 부호어 10102와 제 i+1번째 블록의 부호어 10102를 위한 조정비트 열로 구성된 합계 비트 수는 64890비트가 된다.In Fig. 103(B), 103A denotes a bit (1) of a codeword, and 103B denotes a bit in an adjustment bit string. In 10301, the total number of bits composed of the codeword 10101 of the i-th block and the adjustment bit string for the codeword 10101 of the i-th block is 64890 bits. In addition, in 10302, the total number of bits composed of the control bit string for the codeword 10102 of the i+1th block and the codeword 10102 of the i+1th block becomes 64890 bits.

이에 의해 실시형태 3에서 설명한 효과를 얻을 수 있다. 그리고 비트 수 64800의 제 i 번째 블록의 부호어 10101과 「조정비트 열」의 합계 비트 수는 64890비트를 송신하는데 필요한 슬롯 수(여기에서는 1 슬롯은 s1의 심벌 1 심벌과 s2의 심벌 1 심벌로 형성되는 것을 의미한다) θ(i)의 변경의 주기 z=9의 정수 배가 된다.Thereby, the effect demonstrated in Embodiment 3 can be acquired. And the total number of bits of the codeword 10101 of the i-th block of 64800 and the “adjustment bit string” is the number of slots required to transmit 64890 bits (here, 1 slot is 1 symbol of s1 and 1 symbol of s2. (meaning that it is formed) becomes an integer multiple of the period z=9 of the change of θ(i).

이에 의해 비트 수 64800의 제 i 번째 블록의 부호어 10101과 「조정비트 열」의 합계 비트 수는 64890비트를 형성하는 슬롯에 있어서 θ(i)가 취할 수 있는 9개의 값의 각 출현 회수가 동일해지므로 제 i 번째 블록의 부호어 10101에 포함되는 정보를 높은 수신 품질로 얻을 수 있을 가능성이 커진다.As a result, the total number of bits of the codeword 10101 of the i-th block of 64800 bits and the "adjustment bit string" is the same as the number of occurrences of 9 values that θ(i) can take in the slot forming 64890 bits. Therefore, the possibility that the information included in the codeword 10101 of the i-th block can be obtained with high reception quality increases.

마찬가지로, 비트 수 64800의 제 i+1번째 블록의 부호어 10102와 「조정비트 열」의 합계 비트 수는 64890비트를 송신하는데 필요한 슬롯 수 θ(i)의 변경의 주기 z=9의 정수 배가 된다. 따라서, 비트 수 64800의 제 i+1번째 블록의 부호어 10102와 「조정비트 열」의 합계 비트 수는 64890비트를 형성하는 슬롯에 있어서 θ(i)가 취할 수 있는 9개의 값의 각 출현 회수가 동일해지므로 제 i+1번째 블록의 부호어 10102에 포함되는 정보를 높은 수신 품질로 얻을 수 있을 가능성이 커진다.Similarly, the total number of bits of the codeword 10102 of the i+1th block of 64800 bits and the "adjustment bit string" is an integer multiple of the period z=9 of the change in the number of slots θ(i) required to transmit 64890 bits. Therefore, the total number of bits of the codeword 10102 of the i+1th block of 64800 bits and the "adjustment bit string" is the same as the number of occurrences of 9 values that θ(i) can take in the slot forming 64890 bits. Therefore, the possibility that the information included in the codeword 10102 of the i+1th block can be obtained with high reception quality increases.

또, 실시형태 3에서 설명한 것과 같이, 조정비트 열은 부호화처리에 의해 얻어진 N비트의 부호어 중 소정의 부분의 비트 값을 부분적으로 1 이상 반복해서(repetition) 구성하거나, 또는 소정의 비트 열로 구성하게 된다. 또, 조정비트 열의 구체적인 구성방법에 대해서는 실시형태 3에서 설명한 것과 같다.Further, as described in the third embodiment, the adjustment bit string is composed of one or more repetitions of the bit values of a predetermined part of the N-bit codeword obtained by the encoding process, or is composed of a predetermined bit string. will do In addition, the specific configuration method of the adjustment bit string is the same as that described in the third embodiment.

그리고 조정비트 열의 삽입방법에 대해서는 도 103에 한정되는 것은 아니며, 64800비트의 부호어와 90비트 조정비트 열의 합계 64890비트를 어떤 순번으로 배열해도 좋다.The insertion method of the adjustment bit string is not limited to that shown in FIG. 103, and a total of 64890 bits of a 64800-bit codeword and a 90-bit adjustment bit string may be arranged in any order.

또, 실시형태 3에서 설명한 것과 같이, 인터리브의 사이즈가 N×z비트인 경우도 있다. 이 경우, 이하와 같은 특징을 가지게 된다.Also, as described in the third embodiment, there is a case where the size of the interleave is Nxz bits. In this case, it has the following characteristics.

「도 73의 부호화부(502LA)가 오류정정부호의 부호어 길이(블록길이(부호길이)) N의 부호어를 출력한 때, N의 값에 의하지 않고 매핑부(504)에서 사용하는 2개의 변조방식이 모든 변조방식의 조합에 의거하는 복소신호의 세트에 대해 동일주파수, 동일시간에 송신되는 제 1 복소신호 s1 및 제 2 복소신호 s2에 의해 송신할 수 있는 비트 수 (X+Y)는 복수의 (오류정정부호의)블록의 데이터를 포함하지 않게 하기 위해서, 비트길이 조정부(7301)는 인터리버에 축적하는 N×z비트에 대해 조정비트 열을 부가해서, N×z비트와 조정비트 열의 합계 비트 수가 γ=LCM(X+Y, z)의 배수가 된다.」"When the encoding unit 502LA of FIG. 73 outputs a codeword of N of the codeword length (block length (code length)) of the error correction code, the two The number of bits (X+Y) that can be transmitted by the first complex signal s1 and the second complex signal s2 transmitted at the same frequency and at the same time for a set of complex signals in which the modulation method is based on a combination of all modulation methods is plural. In order not to include the block data (of the error correction code), the bit length adjusting unit 7301 adds an adjustment bit string to the N × z bits accumulated in the interleaver, and the sum of the N × z bits and the adjustment bit string. The number is a multiple of γ=LCM(X+Y, z).”

<실시형태 4의 변형 예><Modified example of Embodiment 4>

실시형태 4에 있어서 도 97, 도 98에서의 매핑부(9702) 이전의 처리를 실행하는 변조부의 구성은 도 80, 도 83과 같다. 그리고 실시형태 4의 특징은,In the fourth embodiment, the configuration of the modulation unit that executes the processing before the mapping unit 9702 in Figs. 97 and 98 is shown in Figs. 80 and 83 . And the characteristic of Embodiment 4 is,

「제 i 번째 블록의 LDPC부호의 부호어의 부호길이 N에 있어서 부호화 전에 일시적으로 삽입된 조정비트 열을 삭제한 제 2 비트 열(비트길이 조정 후의 비트 열)(8003)에 있어서 제 2 비트 열(비트길이 조정 후의 비트 열)(8003)의 비트 수가 설정된 s1(t)의 제 1 변조방식과 s2(t)의 제 2 변조방식의 세트로 결정하는 비트 수 (X+Y)의 배수가 되어 있는 것이다.」"The second bit string in the second bit string (bit length adjusted bit string) 8003 in which the adjustment bit string temporarily inserted before encoding in the code length N of the codeword of the LDPC code of the i-th block is deleted The number of bits in (bit string after bit length adjustment) 8003 is a multiple of the number of bits (X+Y) determined by the set of the first modulation method of s1(t) and the second modulation method of s2(t). .”

이다. 또, 「X+Y의 값」에 대해서는 앞에서 설명한 실시형태 1 내지 실시형태 3에서 설명한 것과 같은 것으로 한다.to be. Note that the "value of X+Y" is the same as that described in the first to third embodiments described above.

본 실시형태에서의 실시형태 4의 변형 예에서는 앞에서 설명한 θ(i)의 변경의 주기 z를 고려하여 조정비트 열의 비트 수를 결정하게 된다. 이하에서 구체적으로 설명한다.In the modified example of Embodiment 4 in the present embodiment, the number of bits in the adjustment bit string is determined in consideration of the period z of the change of θ(i) described above. It will be described in detail below.

설명을 간단하게 하기 위해 보다 구체적인 예를 들어 설명한다.In order to simplify the explanation, a more specific example will be given.

사용하는 오류정정부호의 부호길이(블록길이)를 64800비트로 하고, 또, θ(i)의 변경의 주기 z를 9로 한다. 그리고 변조방식으로는 QPSK, 16QAM, 64QAM, 256QAM을 사용할 수 있는 것으로 한다. 따라서, (s1(t)(제 1 복소신호 s1)의 변조방식, s2(t)(제 2 복소신호 s2)의 변조방식)으로는 (QPSK, QPSK), (QPSK, 16QAM), (QPSK, 64QAM), (QPSK, 256QAM), (16QAM, 16QAM), (16QAM, 64QAM), (16QAM, 256QAM), (64QAM, 256QAM), (256QAM, 256QAM)이라는 세트를 생각할 수 있으나, 이 중 어느 하나의 예를 픽업해서 설명한다.The code length (block length) of the error correction code to be used is set to 64800 bits, and the period z of the change of ?(i) is set to 9. And it is assumed that QPSK, 16QAM, 64QAM, and 256QAM can be used as the modulation method. Therefore, (the modulation method of s 1 (t) (the first complex signal s1), the modulation method of s 2 (t) (the second complex signal s2)) are (QPSK, QPSK), (QPSK, 16QAM), ( QPSK, 64QAM), (QPSK, 256QAM), (16QAM, 16QAM), (16QAM, 64QAM), (16QAM, 256QAM), (64QAM, 256QAM), (256QAM, 256QAM) sets are conceivable, but any of these Pick up an example and explain it.

또, 본 실시형태에서는 다른 실시형태와 마찬가지로 제 1 복소신호 s1(s1(t))의 변조방식 및 제 2 복소신호 s2(s2(t))의 변조방식 모두 복수의 변조방식으로부터 전환이 가능한 것으로 한다.Also, in this embodiment, as in the other embodiments, both the modulation method of the first complex signal s1(s1(t)) and the modulation method of the second complex signal s2(s2(t)) can be switched from a plurality of modulation methods. make it possible

그리고 본 실시형태에서의 실시형태 4의 변형 예의 특징으로는 (X+Y)의 값과 θ(i)의 변경의 주기 z와 부호길이의 비트 수 (N)과 조정비트 열의 비트 수의 합에 대해 γ=LCM(X+Y, z)로 하면 비트길이 조정 후의 비트 열의 비트 수는 γ의 배수인 것으로 한다. 즉, 비트길이 조정 후의 비트 열의 비트 수는 X+Y와 z의 최소공배수의 배수인 것으로 한다. 단, X는 1 이상의 정수, Y는 1 이상의 정수, 따라서, X+Y는 2 이상의 정수로 하고, z는 2 이상의 정수로 한다. 또, 비트길이 조정 후의 비트 열의 비트 수와 부호어의 비트 수의 차이가 0일 때가 이상적이지만, 0이 될 수 없는 경우가 발생할 가능성이 있다. 이때, 앞에서 설명한 특징과 같이 비트길이를 조정하는 것이 하나의 중요한 포인트가 된다.And as a characteristic of the modified example of Embodiment 4 in this embodiment, γ for the value of (X+Y), the period z of the change of θ(i), and the sum of the number of bits of the code length (N) and the number of bits of the adjustment bit string If =LCM(X+Y, z), the number of bits in the bit string after bit length adjustment is assumed to be a multiple of γ. That is, it is assumed that the number of bits in the bit string after bit length adjustment is a multiple of the least common multiple of X+Y and z. However, X is an integer of 1 or more, Y is an integer of 1 or more, Therefore, X+Y is made into an integer of 2 or more, and z is made into an integer of 2 or more. In addition, although it is ideal when the difference between the number of bits in the bit string and the number of bits in the codeword after bit length adjustment is 0, there is a possibility that the difference cannot be 0. At this time, it is an important point to adjust the bit length as described above.

이하에서는 이 점에 대해서 예를 이용하여 설명한다.Hereinafter, this point is demonstrated using an example.

(예 7)(Example 7)

(s1(t)(제 1 복소신호 s1)의 변조방식, s2(t)(제 2 복소신호 s2)의 변조방식)을 (16QAM, 16QAM)으로 하고, 오류정정부호(예를 들어 LDPC부호 등의 블록부호)의 부호어 길이(블록길이(부호길이))를 64800비트로 하며, θ(i)의 변경의 주기 z를 9로 한다. 그러면 γ=LCM(X+Y, z)=(8, 9)=72가 된다. 따라서, 상기 특징을 만족하기 위해 필요한 「일시적으로 삽입된 조정비트 열(기지의 정보)의 비트 수」는 72×N비트가 된다(단, N은 0 이상의 정수로 한다).Let (s 1 (t) (modulation method of the first complex signal s1), s 2 (t) (modulation method of the second complex signal s2)) be (16QAM, 16QAM), and an error correction code (for example, LDPC The codeword length (block length (code length)) of the block code such as code) is 64800 bits, and the period z of the change of θ(i) is 9. Then γ=LCM(X+Y, z)=(8, 9)=72. Accordingly, the "number of bits of the temporarily inserted adjustment bit string (known information)" required to satisfy the above characteristics is 72 x N bits (provided that N is an integer greater than or equal to 0).

도 101 (A)는 도 80 및 도 83의 변조부의 부호화부(502)가 출력하는 제 1 비트 열(503')(또는 503Λ)의 모습을 나타내고 있다. 도 101 (A)에 있어서 10101은 비트 수 64800의 제 i 번째 블록의 부호어를 나타내고 있고, 10102는 비트 수 64800의 제 i+1번째 블록의 부호어를 나타내고 있고, 10103은 비트 수 64800의 제 i+2번째 블록의 부호어를 나타내고 있고, 10104는 비트 수 64800의 제 i+3번째 블록의 부호어를 나타내고 있고, 이후, 제 i+4번째 블록의 부호어, 제 i+5번째 블록의 부호어, …와 같이 이어지게 된다. 또, 블록의 부호어 10101, 10102, 10103, 10104에는 일시적으로 삽입된 조정비트 열(기지의 정보)은 포함되어 있지 않다.FIG. 101A shows the state of the first bit string 503' (or 503Λ) output by the encoding unit 502 of the modulator of FIGS. 80 and 83 . In Fig. 101(A), reference numeral 10101 denotes the codeword of the i-th block of 64800 bits, 10102 denotes the codeword of the i+1th block of 64800 bits, and 10103 denotes the i+2th block of 64800 bits. represents the codeword of the block, 10104 represents the codeword of the i+3th block of 64800 bits, and thereafter, the codeword of the i+4th block, the codeword of the i+5th block, ... will lead with In addition, the codewords 10101, 10102, 10103, and 10104 of the block do not include the temporarily inserted adjustment bit string (known information).

앞에서도 설명한 것과 같이, 상기 특징을 만족하기 위해 필요한 「일시적으로 삽입된 조정비트 열(기지의 정보)의 비트 수」는 72×N비트가 된다(단, N은 0 이상의 정수로 한다). 여기에서는 「일시적으로 삽입된 조정비트 열(기지의 정보)의 비트 수」를 0(제로) 비트로 한다. 따라서, 도 80 및 도 83의 후단부(8001B)가 출력하는 비트길이 조정 후의 비트 열(8003)의 모습은 도 101 (B)와 같이 된다. 즉, 도 101 (B)는 도 80 및 도 83의 변조부의 R102가 출력하는 제 1 비트 열(503')(또는 503Λ)의 모습과 같이, 도 80 및 도 83의 후단부(8001B)가 출력하는 비트길이 조정 후의 비트 열(8003)에서는 비트 수 64800의 제 i 번째 블록의 부호어 10101, 비트 수 64800의 제 i+1번째 블록의 부호어 10102, 비트 수 64800의 제 i+2번째 블록의 부호어 10103, 비트 수 64800의 제 i+3번째 블록의 부호어 10104, 이후, 제 i+4번째 블록의 부호어, 제 i+5번째 블록의 부호어, …와 같이 이어지게 된다.As described above, the "number of bits of the temporarily inserted adjustment bit string (known information)" required to satisfy the above characteristics is 72 x N bits (provided that N is an integer greater than or equal to 0). Here, "the number of bits of the temporarily inserted adjustment bit string (known information)" is set to 0 (zero) bits. Accordingly, the state of the bit string 8003 after adjusting the bit length output from the rear end portion 8001B of FIGS. 80 and 83 is as shown in FIG. 101(B). That is, FIG. 101 (B) shows the first bit string 503 ′ (or 503Λ) output by R102 of the modulator of FIGS. 80 and 83 , and the rear end portion 8001B of FIGS. 80 and 83 is output. In the bit string 8003 after adjusting the bit length to The codeword 10104 of the i+3th block of 64800 bits, the codeword of the i+4th block, the codeword of the i+5th block, . . . will lead with

(예 8)(Example 8)

(s1(t)(제 1 복소신호 s1)의 변조방식, s2(t)(제 2 복소신호 s2)의 변조방식)을 (64QAM, 256QAM)으로 하고, 오류정정부호(예를 들어 LDPC부호 등의 블록부호)의 부호어 길이(블록길이(부호길이))를 64800비트로 하며, θ(i)의 변경의 주기 z를 9로 한다. 그러면 γ=LCM(X+Y, z)=(14, 9)=126이 된다. 따라서, 상기 특징을 만족하기 위해 필요한 「일시적으로 삽입된 조정비트 열(기지의 정보)의 비트 수」는 126×n+36비트가 된다(단, N은 0 이상의 정수로 한다).Let (s 1 (t) (modulation method of the first complex signal s1), s 2 (t) (modulation method of the second complex signal s2)) be (64QAM, 256QAM), and an error correction code (for example, LDPC The codeword length (block length (code length)) of the block code such as code) is 64800 bits, and the period z of the change of θ(i) is 9. Then γ=LCM(X+Y, z)=(14, 9)=126. Therefore, the "number of bits of the temporarily inserted adjustment bit string (known information)" required to satisfy the above characteristics is 126 x n + 36 bits (provided that N is an integer greater than or equal to 0).

도 104 (A)는 도 80 및 도 83의 변조부의 부호화부(502)가 출력하는 제 1 비트 열(503')(또는 503Λ)의 모습을 나타내고 있다. 도 104 (A)에 있어서 10401은 비트 수 64800의 제 i 번째 블록의 부호어를 나타내고 있고, 10402는 비트 수 64800의 제 i+1번째 블록의 부호어를 나타내고 있고, 이후, 제 i+2번째 블록의 부호어, 제 i+3번째 블록의 부호어, …와 같이 이어지게 된다.FIG. 104 (A) shows the state of the first bit string 503' (or 503Λ) output by the encoding unit 502 of the modulator of FIGS. 80 and 83 . In Fig. 104(A), 10401 denotes the codeword of the i-th block of 64800 bits, 10402 denotes the codeword of the i+1th block of 64800 bits, and thereafter, the codeword of the i+2th block. , the codeword of the i+3th block, ... will lead with

또, 도 104에 있어서 104b는 일시적으로 삽입된 조정비트 열의 비트를 나타내고 있고, 104a는 그 이외의 비트를 나타내고 있다.Note that, in Fig. 104, 104b indicates bits of the temporarily inserted adjustment bit string, and 104a indicates other bits.

따라서, 도 104 (A)의 비트 수 64800의 제 i 번째 블록의 부호어 10401에는 36비트의 일시적으로 삽입된 조정비트 열의 비트 104b가 존재하고 있고, 또, 비트 수 64800의 제 i+1번째 블록의 부호어 10402에는 36비트의 일시적으로 삽입된 조정비트 열의 비트 104b가 존재하고 있다.Therefore, in the codeword 10401 of the i-th block of 64800 bits in Fig. 104(A), bit 104b of the 36-bit temporarily inserted adjustment bit string exists, and the code of the i+1th block having 64800 bits In word 10402, bit 104b of a 36-bit temporarily inserted control bit string exists.

앞에서도 설명한 것과 같이, 상기 특징을 만족하기 위해 필요한 「일시적으로 삽입된 조정비트 열(기지의 정보)의 비트 수」는 126×n+36비트가 된다(단, N은 0 이상의 정수로 한다). 여기에서는 「일시적으로 삽입된 조정비트 열(기지의 정보)의 비트 수」를 36비트로 한다. 그리고 도 80 및 도 83에서의 후단부(8001B)에서는 「일시적으로 삽입된 조정비트 열(기지의 정보)」을 삭제한다. 따라서, 도 80 및 도 83의 변조부의 후단부(8001B)가 출력하는 비트길이 조정 후의 비트 열(8003)의 모습은 도 104 (B)와 같이 된다.As described above, the "number of bits of the temporarily inserted adjustment bit string (known information)" required to satisfy the above characteristics is 126 x n + 36 bits (provided that N is an integer greater than or equal to 0). Here, "the number of bits in the temporarily inserted adjustment bit string (known information)" is set to 36 bits. And, in the rear end portion 8001B in FIGS. 80 and 83, the &quot;temporarily inserted adjustment bit string (known information)&quot; is deleted. Accordingly, the state of the bit string 8003 after the bit length adjustment output by the rear end portion 8001B of the modulation unit of FIGS. 80 and 83 is as shown in FIG. 104 (B).

도 104 (B)에 있어서 10403은 제 i 번째의 비트길이 조정 후의 비트 열을 나타내고 있고, 비트 104a만으로 구성되어 있다. 그리고 제 i 번째의 비트길이 조정 후의 비트 열 10403의 비트 수는 64800-36=64764가 된다.In Fig. 104(B), reference numeral 10403 denotes a bit string after the i-th bit length adjustment, and consists of only bit 104a. And the number of bits of the bit string 10403 after the i-th bit length adjustment is 64800-36=64764.

마찬가지로, 10404는 제 i+1번째의 비트길이 조정 후의 비트 열을 나타내고 있고, 비트 104a만으로 구성되어 있다. 그리고 제 i+1번째의 비트길이 조정 후의 비트 열 10404의 비트 수는 64800-36=64764가 된다.Similarly, 10404 indicates the bit string after the i+1th bit length adjustment, and consists of only bit 104a. Then, the number of bits in the bit string 10404 after the i+1th bit length adjustment is 64800-36=64764.

따라서, 실시형태 4에서 설명한 효과를 얻을 수 있다.Accordingly, the effects described in the fourth embodiment can be obtained.

그리고 제 i 번째의 비트길이 조정 후의 비트 열을 송신하는데 필요한 슬롯 수(여기에서는 1 슬롯은 s1의 심벌 1 심벌과 s2의 심벌 1 심벌로 형성되는 것을 의미한다) θ(i)의 변경의 주기 z=9의 정수 배가 된다.And the number of slots required to transmit the bit string after the i-th bit length adjustment (here, 1 slot means that it is formed of 1 symbol of s1 and 1 symbol of s2) Period of change of θ(i) z = an integer multiple of 9.

이에 의해 제 i 번째의 비트길이 조정 후의 비트 열을 형성하는 슬롯에 있어서 θ(i)가 취할 수 있는 9개의 값의 각 출현 회수가 동일해지므로 제 i 번째의 비트길이 조정 후의 비트 열에 포함되는 정보를 높은 수신 품질로 얻을 수 있을 가능성이 커진다.As a result, the number of occurrences of each of the nine values θ(i) in the slot forming the bit string after the i-th bit length adjustment becomes the same. Information included in the bit string after the i-th bit length adjustment is more likely to be obtained with high reception quality.

또, 제 i+1번째의 비트길이 조정 후의 비트 열을 송신하는데 필요한 슬롯 수(여기에서는 1 슬롯은 s1의 심벌 1 심벌과 s2의 심벌 1 심벌로 형성되는 것을 의미한다) θ(i)의 변경의 주기 z=9의 정수 배가 된다.In addition, the number of slots required to transmit the bit string after the i+1th bit length adjustment (here, 1 slot means that one symbol of s1 and one symbol of s2 are formed) Period of change of θ(i) It becomes an integer multiple of z=9.

이에 의해 제 i+1번째의 비트길이 조정 후의 비트 열을 형성하는 슬롯에 있어서 θ(i)가 취할 수 있는 9개의 값의 각 출현 회수가 동일해지므로 제 i+1번째의 비트길이 조정 후의 비트 열에 포함되는 정보를 높은 수신 품질로 얻을 수 있을 가능성이 커진다.Accordingly, in the slot forming the bit string after the i+1th bit length adjustment, the number of occurrences of each of the nine values that θ(i) can take becomes the same. Information included in the bit string after the i+1th bit length adjustment is more likely to be obtained with high reception quality.

또, 일시적으로 삽입된 조정비트 열(기지의 정보)의 구체적인 구성방법에 대해서는 실시형태 4에서 설명한 것과 같다.In addition, the specific configuration method of the temporarily inserted adjustment bit string (known information) is the same as that described in the fourth embodiment.

<실시형태 8의 변형 예><Modification of Embodiment 8>

실시형태 8에 있어서 도 97, 도 98에서의 매핑부(9702) 이전의 처리를 실행하는 변조부의 구성은 도 91, 도 93과 같다. 그리고 실시형태 8의 특징은,In the eighth embodiment, the configuration of the modulation unit that executes the processing before the mapping unit 9702 in Figs. 97 and 98 is shown in Figs. 91 and 93 . And the characteristic of Embodiment 8 is,

「비트길이 조정부는 N비트의 부호어에서 PunNum비트의 데이터를 삭제하고 N-PunNum비트의 데이터 열을 출력한다. 이때, NPunNum이 「X+Y의 값」의 배수가 되는 PunNuM을 결정한다.」“The bit length adjusting unit deletes PunNum-bit data from the N-bit codeword and outputs an N-PunNum-bit data string. At this time, NPunNum determines PunNuM which is a multiple of "the value of X+Y".

이다. 또, 「X+Y의 값」에 대해서는 앞에서 설명한 실시형태 1 내지 실시형태 3에서 설명한 것과 같은 것으로 한다.to be. Note that the "value of X+Y" is the same as that described in the first to third embodiments described above.

본 실시형태에서의 실시형태 8의 변형 예에서는 앞에서 설명한 θ(i)의 변경의 주기 z를 고려하여 삭제하는 데이터의 비트 수 PunNuM을 결정하게 된다. 이하에서 구체적으로 설명한다.In the modified example of Embodiment 8 in this embodiment, the number of bits of data to be erased PunNuM is determined in consideration of the period z of change of θ(i) described above. It will be described in detail below.

설명을 간단하게 하기 위해 보다 구체적인 예를 들어 설명한다.In order to simplify the explanation, a more specific example will be given.

사용하는 오류정정부호의 부호길이(블록길이)를 64800비트로 하고, 또, θ(i)의 변경의 주기 z를 9로 한다. 그리고 변조방식으로는 QPSK, 16QAM, 64QAM, 256QAM을 사용할 수 있는 것으로 한다. 따라서, (s1(t)(제 1 복소신호 s1)의 변조방식, s2(t)(제 2 복소신호 s2)의 변조방식)으로는 (QPSK, QPSK), (QPSK, 16QAM), (QPSK, 64QAM), (QPSK, 256QAM), (16QAM, 16QAM), (16QAM, 64QAM), (16QAM, 256QAM), (64QAM, 256QAM), (256QAM, 256QAM)이라는 세트를 생각할 수 있으나, 이 중 어느 하나의 예를 픽업해서 설명한다.The code length (block length) of the error correction code to be used is set to 64800 bits, and the period z of the change of ?(i) is set to 9. And it is assumed that QPSK, 16QAM, 64QAM, and 256QAM can be used as the modulation method. Therefore, (the modulation method of s 1 (t) (the first complex signal s1), the modulation method of s 2 (t) (the second complex signal s2)) are (QPSK, QPSK), (QPSK, 16QAM), ( QPSK, 64QAM), (QPSK, 256QAM), (16QAM, 16QAM), (16QAM, 64QAM), (16QAM, 256QAM), (64QAM, 256QAM), (256QAM, 256QAM) sets are conceivable, but any of these Pick up an example and explain it.

또, 본 실시형태에서는 다른 실시형태와 마찬가지로 제 1 복소신호 s1(s1(t))의 변조방식 및 제 2 복소신호 s2(s2(t))의 변조방식 모두 복수의 변조방식으로부터 전환이 가능한 것으로 한다. 그리고 본 실시형태에서의 실시형태 8의 변형 예의 특징으로는 (X+Y)의 값과 θ(i)의 변경의 주기 z와 부호길이의 비트 수 (N)과 조정비트 열의 비트 수의 합에 대해 γ=LCM(X+Y, z)로 하면 N-PunNum비트의 데이터 열의 비트 수 N-PunNuM은 γ의 배수인 것으로 한다. 즉, N-PunNuM은 X+Y와 z의 최소공배수의 배수인 것으로 한다. 단, X는 1 이상의 정수, Y는 1 이상의 정수, 따라서, X+Y는 2 이상의 정수로 하고, z는 2 이상의 정수로 한다. 또, PunNuM은 0일 때가 이상적이지만, 0이 될 수 없는 경우가 발생할 가능성이 있다. 이때, 앞에서 설명한 특징과 같이 N-PunNuM을 조정하는 것이 하나의 중요한 포인트가 된다.Also, in this embodiment, as in the other embodiments, both the modulation method of the first complex signal s1(s1(t)) and the modulation method of the second complex signal s2(s2(t)) can be switched from a plurality of modulation methods. make it possible And as a characteristic of the modified example of Embodiment 8 in this embodiment, γ for the value of (X+Y), the period z of the change of θ(i), and the sum of the number of bits of the code length (N) and the number of bits of the adjustment bit string If =LCM(X+Y, z), it is assumed that the number of bits in the N-PunNum-bit data string N-PunNuM is a multiple of γ. That is, it is assumed that N-PunNuM is a multiple of the least common multiple of X+Y and z. However, X is an integer of 1 or more, Y is an integer of 1 or more, Therefore, X+Y is made into an integer of 2 or more, and z is made into an integer of 2 or more. Moreover, although it is ideal when PunNuM is 0, there may be a case where it cannot become 0. At this time, it is an important point to adjust the N-PunNuM as described above.

이하에서는 이 점에 대해서 예를 이용하여 설명한다.Hereinafter, this point is demonstrated using an example.

(예 9)(Example 9)

(s1(t)(제 1 복소신호 s1)의 변조방식, s2(t)(제 2 복소신호 s2)의 변조방식)을 (16QAM, 16QAM)으로 하고, 오류정정부호(예를 들어 DPC 부호 등의 블록부호)의 부호어 길이(블록길이(부호길이))를 64800비트로 하며, θ(i)의 변경의 주기 z를 9로 한다. 그러면 γ=LCM(X+Y, z)=(8, 9)=72가 된다. 따라서, 상기 특징을 만족하기 위해 필요한 PunNuM은 72×N비트가 된다(단, N은 0 이상의 정수로 한다).Let (s 1 (t) (modulation method of the first complex signal s1), s 2 (t) (modulation method of the second complex signal s2)) be (16QAM, 16QAM), and an error correction code (for example, DPC The codeword length (block length (code length)) of the block code such as code) is 64800 bits, and the period z of the change of θ(i) is 9. Then γ=LCM(X+Y, z)=(8, 9)=72. Therefore, PunNuM required to satisfy the above characteristics is 72 x N bits (however, N is an integer greater than or equal to 0).

도 101 (A)는 도 91 및 도 93의 변조부의 부호화부(502)가 출력하는 N비트의 부호어(503)의 모습을 나타내고 있다. 도 101 (A)에 있어서 10101은 비트 수 64800의 제 i 번째 블록의 부호어를 나타내고 있고, 10102는 비트 수 64800의 제 i+1번째 블록의 부호어를 나타내고 있고, 10103은 비트 수 64800의 제 i+2번째 블록의 부호어를 나타내고 있고, 10104는 비트 수 64800의 제 i+3번째 블록의 부호어를 나타내고 있고, 이후, 제 i+4번째 블록의 부호어, 제 i+5번째 블록의 부호어, …와 같이 이어지게 된다.FIG. 101A shows the state of the N-bit codeword 503 output by the encoding unit 502 of the modulation unit of FIGS. 91 and 93 . In Fig. 101(A), reference numeral 10101 denotes the codeword of the i-th block of 64800 bits, 10102 denotes the codeword of the i+1th block of 64800 bits, and 10103 denotes the i+2th block of 64800 bits. represents the codeword of the block, 10104 represents the codeword of the i+3th block of 64800 bits, and thereafter, the codeword of the i+4th block, the codeword of the i+5th block, ... will lead with

앞에서도 설명한 것과 같이, 상기 특징을 만족하기 위해 필요한 PunNuM은 72×N비트가 된다(단, N은 0 이상의 정수로 한다). 여기에서는 PunNuM을 0(제로) 비트로 한다. 따라서, 도 91 및 도 93의 비트길이 조정부(9101)가 출력하는 N-PunNum비트의 데이터 열(9102)의 모습은 도 101 (B)와 같이 된다. 즉, 도 101 (B)는 도 91 및 도 93의 변조부의 R102가 출력하는 제 1 비트 열(503)의 모습과 같이, 비트길이 조정부(9101)가 출력하는 N-PunNum비트의 데이터 열(9102)에서는 비트 수 64800의 제 i 번째 블록의 부호어 10101, 비트 수 64800의 제 i+1번째 블록의 부호어 10102, 비트 수 64800의 제 i+2번째 블록의 부호어 10103, 비트 수 64800의 제 i+3번째 블록의 부호어 10104, 이후, 제 i+4번째 블록의 부호어, 제 i+5번째 블록의 부호어, …와 같이 이어지게 된다.As described above, PunNuM required to satisfy the above characteristics is 72 × N bits (however, N is an integer greater than or equal to 0). Here, PunNuM is set to 0 (zero) bit. Accordingly, the state of the N-PunNum bit data string 9102 output by the bit length adjusting unit 9101 of FIGS. 91 and 93 is as shown in FIG. 101 (B). That is, FIG. 101 (B) shows an N-PunNum-bit data string 9102 output by the bit length adjusting unit 9101, like the first bit string 503 output by R102 of the modulator of FIGS. 91 and 93 . ), the codeword 10101 of the i-th block of 64800 bits, the codeword 10102 of the i+1th block of 64800 bits, the codeword 10103 of the i+2th block of 64800 bits, of the i+3th block of 64800 bits Codeword 10104, after that, the codeword of the i+4th block, the codeword of the i+5th block, ... will lead with

(예 10)(Example 10)

(s1(t)(제 1 복소신호 s1)의 변조방식, s2(t)(제 2 복소신호 s2)의 변조방식)을 (64QAM, 256QAM)으로 하고, 오류정정부호(예를 들어 LDPC부호 등의 블록부호)의 부호어 길이(블록길이(부호길이))를 64800비트로 하며, θ(i)의 변경의 주기 z를 9로 한다. 그러면 γ=LCM(X+Y, z)=(14, 9)=126이 된다. 따라서, 상기 특징을 만족하기 위해 필요한 PunNuM은 126×n+36비트가 된다(단, N은 0 이상의 정수로 한다).Let (s 1 (t) (modulation method of the first complex signal s1), s 2 (t) (modulation method of the second complex signal s2)) be (64QAM, 256QAM), and an error correction code (for example, LDPC The codeword length (block length (code length)) of the block code such as code) is 64800 bits, and the period z of the change of θ(i) is 9. Then γ=LCM(X+Y, z)=(14, 9)=126. Therefore, PunNuM required to satisfy the above characteristics is 126 x n + 36 bits (however, N is an integer greater than or equal to 0).

도 105 (A)는 도 91 및 도 93의 변조부의 부호화부(502)가 출력하는 N비트의 부호어(503)의 모습을 나타내고 있다. 도 105 (A)에 있어서 10101은 비트 수 64800의 제 i 번째 블록의 부호어를 나타내고 있고, 10102는 비트 수 64800의 제 i+1번째 블록의 부호어를 나타내고 있고, 10103은 비트 수 64800의 제 i+2번째 블록의 부호어를 나타내고 있고, 10104는 비트 수 64800의 제 i+3번째 블록의 부호어를 나타내고 있고, 이후, 제 i+4번째 블록의 부호어, 제 i+5번째 블록의 부호어, …와 같이 이어지게 된다.FIG. 105(A) shows the state of the N-bit codeword 503 output by the encoding unit 502 of the modulation unit of FIGS. 91 and 93 . In Fig. 105(A), 10101 denotes the codeword of the i-th block of 64800 bits, 10102 denotes the codeword of the i+1th block of 64800 bits, and 10103 denotes the i+2th block of 64800 bits. represents the codeword of the block, 10104 represents the codeword of the i+3th block of 64800 bits, and thereafter, the codeword of the i+4th block, the codeword of the i+5th block, ... will lead with

앞에서도 설명한 것과 같이, 상기 특징을 만족하기 위해 필요한 PunNuM은 126×n+36비트가 된다(단, N은 0 이상의 정수로 한다). 여기에서는 PunNuM을 36비트로 한다. 따라서, 도 91 및 도 93의 비트길이 조정부(9101)가 출력하는 N-PunNum비트의 데이터 열(9102)의 모습은 도 105 (B)와 같이 된다.As described above, PunNuM required to satisfy the above characteristics is 126 x n + 36 bits (however, N is an integer greater than or equal to 0). Here, PunNuM is set to 36 bits. Accordingly, the state of the N-PunNum bit data string 9102 output by the bit length adjusting unit 9101 of FIGS. 91 and 93 is as shown in FIG. 105 (B).

도 105 (B)에 있어서 10501은 제 i 번째의 비트길이 조정 후의 비트 열, 즉, 제 i 번째의 N-PunNum비트의 데이터 열이 된다. 따라서, 64800-36=64764비트에 의해 구성되는 제 i 번째의 비트길이 조정 후의 블록이다.In Fig. 105(B), 10501 is the i-th bit length adjusted bit string, that is, the i-th N-PunNum bit data string. Accordingly, it is a block after the i-th bit length adjustment made by 64800-36=64764 bits.

마찬가지로, 10502는 제 i+1번째의 비트길이 조정 후의 비트 열, 즉, 제 i+1번째의 N-PunNum비트의 데이터 열이 된다. 따라서, 64800-36=64764비트에 의해 구성되는 제 i+1번째의 비트길이 조정 후의 블록이다. 그리고 10503은 제 i+2번째의 비트길이 조정 후의 비트 열, 즉, 제 i+2번째의 N-PunNum비트의 데이터 열이 된다. 따라서, 64800-36=64764비트에 의해 구성되는 제 i+2번째의 비트길이 조정 후의 블록이다.Similarly, 10502 becomes the i+1th bit length adjusted bit string, that is, the i+1th N-PunNum bit data string. Therefore, it is a block after the length adjustment of the i+1th bit constituted by 64800-36=64764 bits. And 10503 becomes the i+2th bit length adjusted bit string, that is, the i+2th N-PunNum bit data string. Therefore, it is a block after the i+2th bit length adjustment, which is constituted by 64800-36=64764 bits.

10504는 제 i+3번째의 비트길이 조정 후의 비트 열, 즉, 제 i+3번째의 N-PunNum비트의 데이터 열이 된다. 따라서, 64800-36=64764비트에 의해 구성되는 제 i+3번째의 비트길이 조정 후의 블록이다.10504 becomes the i+3th bit length adjusted bit string, that is, the i+3th N-PunNum bit data string. Therefore, it is a block after the i + 3 th bit length adjustment, which is constituted by 64800-36 = 64764 bits.

따라서, 실시형태 8에서 설명한 효과를 얻을 수 있다.Accordingly, the effects described in the eighth embodiment can be obtained.

그리고 제 i 번째의 비트길이 조정 후의 블록을 송신하는데 필요한 슬롯 수(여기에서는 1 슬롯은 s1의 심벌 1 심벌과 s2의 심벌 1 심벌로 형성되는 것을 의미한다) θ(i)의 변경의 주기 z=9의 정수 배가 된다.And the number of slots required to transmit the i-th bit-length-adjusted block (here, 1 slot means that it is formed of 1 symbol of s1 and 1 symbol of s2) Period of change of θ(i) z= It becomes an integer multiple of 9.

이에 의해 제 i 번째의 비트길이 조정 후의 블록을 형성하는 슬롯에 있어서 θ(i)가 취할 수 있는 9개의 값의 각 출현 회수가 동일해지므로 제 i 번째의 비트길이 조정 후의 블록에 포함되는 정보를 높은 수신 품질로 얻을 수 있을 가능성이 커진다.As a result, the number of occurrences of each of the nine values that θ(i) can take in the slot forming the block after the i-th bit length adjustment is the same, so the information included in the block after the i-th bit length adjustment is Higher reception quality is more likely to be obtained.

또, 제 i+1번째의 비트길이 조정 후의 블록을 송신하는데 필요한 슬롯 수(여기에서는 1 슬롯은 s1의 심벌 1 심벌과 s2의 심벌 1 심벌로 형성되는 것을 의미한다) θ(i)의 변경의 주기 z=9의 정수 배가 된다.In addition, the number of slots required to transmit the i+1th bit length-adjusted block (here, 1 slot means that one symbol of s1 and one symbol of s2 are formed) Period z of change of θ(i) = an integer multiple of 9.

이에 의해 제 i+1번째의 비트길이 조정 후의 블록을 형성하는 슬롯에 있어서 θ(i)가 취할 수 있는 9개의 값의 각 출현 회수가 동일해지므로 제 i+1번째의 비트길이 조정 후의 블록에 포함되는 정보를 높은 수신 품질로 얻을 수 있을 가능성이 커진다.As a result, the number of occurrences of each of the nine values that θ(i) can take in the slots forming the block after the i+1th bit length adjustment is the same. Therefore, the information contained in the i+1th bit length adjustment block Higher reception quality is more likely to be obtained.

제 i+2번째의 비트길이 조정 후의 블록을 송신하는데 필요한 슬롯 수(여기에서는 1 슬롯은 s1의 심벌 1 심벌과 s2의 심벌 1 심벌로 형성되는 것을 의미한다) θ(i)의 변경의 주기 z=9의 정수 배가 된다.The number of slots required to transmit the i+2th bit length-adjusted block (here, 1 slot means that one symbol of s1 and one symbol of s2 are formed) Period of change of θ(i) z=9 becomes an integer multiple of

이에 의해 제 i+2번째의 비트길이 조정 후의 블록을 형성하는 슬롯에 있어서 θ(i)가 취할 수 있는 9개의 값의 각 출현 회수가 동일해지므로 제 i+2번째의 비트길이 조정 후의 블록에 포함되는 정보를 높은 수신 품질로 얻을 수 있을 가능성이 커진다.As a result, the number of occurrences of each of the nine values that θ(i) can take in the slots forming the block after the i+2th bit length adjustment is the same, so the information included in the i+2th bit length adjustment block Higher reception quality is more likely to be obtained.

제 i+3번째의 비트길이 조정 후의 블록을 송신하는데 필요한 슬롯 수(여기에서는 1 슬롯은 s1의 심벌 1 심벌과 s2의 심벌 1 심벌로 형성되는 것을 의미한다) θ(i)의 변경의 주기 z=9의 정수 배가 된다.The number of slots required to transmit the i+3th bit length-adjusted block (here, 1 slot means that one symbol of s1 and one symbol of s2 are formed) Period of change of θ(i) z=9 becomes an integer multiple of

이에 의해 제 i+3번째의 비트길이 조정 후의 블록을 형성하는 슬롯에 있어서 θ(i)가 취할 수 있는 9개의 값의 각 출현 회수가 동일해지므로 제 i+3번째의 비트길이 조정 후의 블록에 포함되는 정보를 높은 수신 품질로 얻을 수 있을 가능성이 커진다.As a result, the number of occurrences of each of the nine values that θ(i) can take in the slot forming the block after the i+3th bit length adjustment is the same. Therefore, the information contained in the i+3th bit length adjustment block Higher reception quality is more likely to be obtained.

이후의 비트길이 조정 후의 블록에 대해서도 동일하다.The same applies to blocks after bit length adjustment.

상기의 예의 같이 실시함으로써 수신장치는 높은 데이터의 수신 품질을 얻을 수 있다. 또, 수신장치의 구성에 대해서는 실시형태 5, 실시형태 6, 실시형태 7, 실시형태 8에서 설명한 것과 같다(단, 비트길이의 조정방법에 대해서는 본 실시형태에서 설명한 것과 같다).By carrying out the above example, the receiving apparatus can obtain high data reception quality. Note that the configuration of the receiving apparatus is the same as that described in the fifth, sixth, seventh, and eighth embodiments (however, the bit length adjustment method is the same as described in the present embodiment).

또, 부호화부가 오류정정부호의 부호어 길이(블록길이(부호길이)) N비트의 부호어를 출력한 때, N의 값에 의하지 않고 모든(s1과 s2의) 변조방식의 조합에 의거하는 복소신호의 세트에 대해 비트길이 조정 후의 블록이 상기의 예에서 설명한 어느 하나를 만족하면 송신장치 및/또는 수신장치의 메모리를 삭감의 효과가 보다 효과적이 될 가능성이 크다.In addition, when the encoding unit outputs a codeword of N bits in the codeword length (block length (code length)) of the error correction code, it is a complex based on the combination of all (s1 and s2) modulation methods regardless of the value of N. If the block after bit length adjustment for a set of signals satisfies any one of the above examples, the effect of reducing the memory of the transmitting apparatus and/or the receiving apparatus is more likely to be more effective.

(실시형태 11)(Embodiment 11)

실시형태 1 내지 실시형태 10에서 복수의 예를 이용하여 「부호화부가 오류정정부호의 부호어 길이(블록길이(부호길이)) N비트의 부호어를 출력한 때, 비트길이 조정 후의 블록이 「X+Y의 값」의 배수가 되어 있다와 같이 제어하는 방법에 대해 설명하였다. 본 실시형태에서는 「부호화부가 오류정정부호의 부호어 길이(블록길이(부호길이)) N비트의 부호어를 출력한 때, 비트길이 조정 후의 블록이 「X+Y의 값」의 배수가 되어 있다」에 대해서 한번 더 설명을 한다.In Embodiments 1 to 10, when the "encoding unit outputs a codeword of N bits of the codeword length (block length (code length)) of the error correction code using a plurality of examples, the block after bit length adjustment is The method of controlling as it is a multiple of” has been described. In this embodiment, "when the encoding unit outputs a codeword of N bits in the codeword length (block length (code length)) of the error correction code, the block after bit length adjustment is a multiple of "the value of X+Y" explain once more.

또, 「X+Y의 값」에 대해서는 앞에서 설명한 실시형태 1 내지 실시형태 3에서 설명한 것과 같은 것으로 한다.Note that the "value of X+Y" is the same as that described in the first to third embodiments described above.

본 실시형태에서는 사용하는 오류정정부호의 부호길이(블록길이)를 16200비트 또는 64800비트로 하고, (s1(t)(제 1 복소신호 s1)의 변조방식, s2(t)(제 2 복소신호 s2)의 변조방식)으로는 (QPSK, QPSK), (QPSK, 16QAM), (QPSK, 64QAM), (QPSK, 256QAM), (16QAM, 16QAM), (16QAM, 64QAM), (16QAM, 256QAM), (64QAM, 256QAM), (256QAM, 256QAM)이라는 세트를 생각한다(또, 이하에서는 N은 0 이상의 정수로 한다). 그러면 아래와 같이 된다.In this embodiment, the code length (block length) of the error correction code used is 16200 bits or 64800 bits, the modulation method of (s 1 (t) (first complex signal s1), s 2 (t) (second complex signal) (QPSK, QPSK), (QPSK, 16QAM), (QPSK, 64QAM), (QPSK, 256QAM), (16QAM, 16QAM), (16QAM, 64QAM), (16QAM, 256QAM) , (64QAM, 256QAM), and (256QAM, 256QAM) are considered (in the following, N is an integer greater than or equal to 0). Then it becomes like this:

[1][One]

(s1(t)(제 1 복소신호 s1)의 변조방식, s2(t)(제 2 복소신호 s2)의 변조방식)이 (QPSK, QPSK), 사용하는 오류정정부호의 부호길이(블록길이)를 16200비트로 한다(「X+Y의 값」은 4가 된다).(QPSK, QPSK) is (QPSK, QPSK) of (s 1 (t) (modulation method of the first complex signal s1), s 2 (t) (modulation method of the second complex signal s2)), the code length of the error correction code used (block length) is 16200 bits (“value of X+Y” becomes 4).

[1-1] 실시형태 1 내지 실시형태 3 중 어느 하나의 방법을 이용한 때 (추가하는) 조정비트 열의 비트 수는 4×N이 된다.[1-1] When the method of any one of Embodiments 1 to 3 is used, the number of bits in the (added) adjustment bit string is 4xN.

[1-2] 실시형태 4의 방법을 이용한 때 「일시적으로 삽입된 조정비트 열(기지의 정보)의 비트 수」는 4×N이 된다(단, 4×n<16200으로 한다).[1-2] When the method of the fourth embodiment is used, "the number of bits in the temporarily inserted adjustment bit string (known information)" becomes 4xN (provided that 4xn<16200).

[1-3] 실시형태 8의 방법을 이용한 때 PunNum(삭제하는 비트)의 비트 수는 4×N이 된다(단, 4×n<16200으로 한다).[1-3] When the method of Embodiment 8 is used, the number of bits of PunNum (bits to be deleted) becomes 4xN (provided that 4xn<16200).

[2][2]

(s1(t)(제 1 복소신호 s1)의 변조방식, s2(t)(제 2 복소신호 s2)의 변조방식)이 (QPSK, 16QAM), 사용하는 오류정정부호의 부호길이(블록길이)를 16200비트로 한다(「X+Y의 값」은 6이 된다).(QPSK, 16QAM) is (QPSK, 16QAM), the code length of the error correction code used (block s 1 (t) (modulation method of the first complex signal s1), s 2 (t) (modulation method of the second complex signal s2)) length) is 16200 bits (“value of X+Y” becomes 6).

[2-1] 실시형태 1 내지 실시형태 3 중 어느 하나의 방법을 이용한 때 (추가하는) 조정비트 열의 비트 수는 6×N이 된다.[2-1] When the method of any one of Embodiments 1 to 3 is used, the number of bits in the (added) adjustment bit string becomes 6xN.

[2-2] 실시형태 4의 방법을 이용한 때 「일시적으로 삽입된 조정비트 열(기지의 정보)의 비트 수」는 6×N이 된다(단, 6×n<16200으로 한다).[2-2] When the method of Embodiment 4 is used, "the number of bits in the temporarily inserted adjustment bit string (known information)" becomes 6xN (provided that 6xn<16200).

[2-3] 실시형태 8의 방법을 이용한 때 PunNum(삭제하는 비트)의 비트 수는 6×N이 된다(단, 6×n<16200으로 한다).[2-3] When the method of the eighth embodiment is used, the number of bits of PunNum (bits to be deleted) becomes 6xN (however, it is assumed that 6xn<16200).

[3][3]

(s1(t)(제 1 복소신호 s1)의 변조방식, s2(t)(제 2 복소신호 s2)의 변조방식)이 (QPSK, 64QAM), 사용하는 오류정정부호의 부호길이(블록길이)를 16200비트로 한다(「X+Y의 값」은 8이 된다).(QPSK, 64QAM) is (QPSK, 64QAM), the code length of the error correction code used (block s 1 (t) (modulation method of the first complex signal s1), s 2 (t) (modulation method of the second complex signal s2)) length) is 16200 bits (“value of X+Y” becomes 8).

[3-1] 실시형태 1 내지 실시형태 3 중 어느 하나의 방법을 이용한 때 (추가하는) 조정비트 열의 비트 수는 8×N이 된다.[3-1] When the method of any one of Embodiments 1 to 3 is used, the number of bits in the (added) adjustment bit string becomes 8xN.

[3-2] 실시형태 4의 방법을 이용한 때 「일시적으로 삽입된 조정비트 열(기지의 정보)의 비트 수」는 8×N이 된다(단, 8×n<16200으로 한다).[3-2] When the method of Embodiment 4 is used, "the number of bits in the temporarily inserted adjustment bit string (known information)" becomes 8xN (however, 8xn<16200).

[3-3] 실시형태 8의 방법을 이용한 때 PunNum(삭제하는 비트)의 비트 수는 8×N이 된다(단, 8×n<16200으로 한다).[3-3] When the method of Embodiment 8 is used, the number of bits of PunNum (bits to be deleted) becomes 8xN (however, 8xn<16200).

[4][4]

(s1(t)(제 1 복소신호 s1)의 변조방식, s2(t)(제 2 복소신호 s2)의 변조방식)이 (QPSK, 256QAM), 사용하는 오류정정부호의 부호길이(블록길이)를 16200비트로 한다(「X+Y의 값」은 10이 된다).(The modulation method of s1(t) (the first complex signal s1), the modulation method of s2(t) (the second complex signal s2)) is (QPSK, 256QAM), the code length of the error correction code used (block length) is 16200 bits (“value of X+Y” becomes 10).

[4-1] 실시형태 1 내지 실시형태 3 중 어느 하나의 방법을 이용한 때 (추가하는) 조정비트 열의 비트 수는 10×N이 된다.[4-1] When the method of any one of Embodiments 1 to 3 is used, the number of bits in the (added) adjustment bit string becomes 10xN.

[4-2] 실시형태 4의 방법을 이용한 때 「일시적으로 삽입된 조정비트 열(기지의 정보)의 비트 수」는 10×N이 된다(단, 10×n<16200으로 한다).[4-2] When the method of Embodiment 4 is used, "the number of bits in the temporarily inserted adjustment bit string (known information)" becomes 10xN (provided that 10xn<16200).

[4-3] 실시형태 8의 방법을 이용한 때 PunNum(삭제하는 비트)의 비트 수는 10×N이 된다(단, 10×n<16200으로 한다).[4-3] When the method of Embodiment 8 is used, the number of bits of PunNum (bits to be deleted) becomes 10xN (provided that 10xn<16200).

[5][5]

(s1(t)(제 1 복소신호 s1)의 변조방식, s2(t)(제 2 복소신호 s2)의 변조방식)이 (16QAM, 16QAM), 사용하는 오류정정부호의 부호길이(블록길이)를 16200비트로 한다(「X+Y의 값」은 8이 된다).(s 1 (t) (modulation method of the first complex signal s1), s 2 (t) (modulation method of the second complex signal s2)) is (16QAM, 16QAM), the code length of the error correction code used (block length) is 16200 bits (“value of X+Y” becomes 8).

[5-1] 실시형태 1 내지 실시형태 3 중 어느 하나의 방법을 이용한 때 (추가하는) 조정비트 열의 비트 수는 8×N이 된다.[5-1] When the method of any one of Embodiments 1 to 3 is used, the number of bits in the (added) adjustment bit string becomes 8xN.

[5-2] 실시형태 4의 방법을 이용한 때 「일시적으로 삽입된 조정비트 열(기지의 정보)의 비트 수」는 8×N이 된다(단, 8×n<16200으로 한다).[5-2] When the method of the fourth embodiment is used, "the number of bits in the temporarily inserted adjustment bit string (known information)" becomes 8xN (provided that 8xn<16200).

[5-3] 실시형태 8의 방법을 이용한 때 PunNum(삭제하는 비트)의 비트 수는 8×N이 된다(단, 8×n<16200으로 한다).[5-3] When the method of Embodiment 8 is used, the number of bits of PunNum (bits to be deleted) becomes 8xN (however, 8xn<16200).

[6][6]

(s1(t)(제 1 복소신호 s1)의 변조방식, s2(t)(제 2 복소신호 s2)의 변조방식)이 (16QAM, 64QAM), 사용하는 오류정정부호의 부호길이(블록길이)를 16200비트로 한다(「X+Y의 값」은 10이 된다).(s 1 (t) (modulation method of the first complex signal s1), s 2 (t) (modulation method of the second complex signal s2)) is (16QAM, 64QAM), the code length of the error correction code used (block length) is 16200 bits (“value of X+Y” becomes 10).

[6-1] 실시형태 1 내지 실시형태 3 중 어느 하나의 방법을 이용한 때 (추가하는) 조정비트 열의 비트 수는 10×N이 된다.[6-1] When the method of any one of Embodiments 1 to 3 is used, the number of bits in the (added) adjustment bit string becomes 10xN.

[6-2] 실시형태 4의 방법을 이용한 때 「일시적으로 삽입된 조정비트 열(기지의 정보)의 비트 수」는 10×N이 된다(단, 10×n<16200으로 한다).[6-2] When the method of Embodiment 4 is used, "the number of bits in the temporarily inserted adjustment bit string (known information)" becomes 10xN (provided that 10xn<16200).

[6-3] 실시형태 8의 방법을 이용한 때 PunNum(삭제하는 비트)의 비트 수는 10×N이 된다(단, 10×n<16200으로 한다).[6-3] When the method of Embodiment 8 is used, the number of bits of PunNum (bits to be deleted) becomes 10xN (provided that 10xn<16200).

[7][7]

(s1(t)(제 1 복소신호 s1)의 변조방식, s2(t)(제 2 복소신호 s2)의 변조방식)이 (16QAM, 256QAM), 사용하는 오류정정부호의 부호길이(블록길이)를 16200비트로 한다(「X+Y의 값」은 12가 된다).(16QAM, 256QAM) is (16QAM, 256QAM) of (s 1 (t) (modulation method of the first complex signal s1), s 2 (t) (modulation method of the second complex signal s2) length) is 16200 bits (“value of X+Y” becomes 12).

[7-1] 실시형태 1 내지 실시형태 3 중 어느 하나의 방법을 이용한 때 (추가하는) 조정비트 열의 비트 수는 12×N이 된다.[7-1] When the method of any one of Embodiments 1 to 3 is used, the number of bits in the (added) adjustment bit string becomes 12xN.

[7-2] 실시형태 4의 방법을 이용한 때 「일시적으로 삽입된 조정비트 열(기지의 정보)의 비트 수」는 12×N이 된다(단, 12×n<16200으로 한다).[7-2] When the method of the fourth embodiment is used, "the number of bits in the temporarily inserted adjustment bit string (known information)" becomes 12xN (provided that 12xn<16200).

[7-3] 실시형태 8의 방법을 이용한 때 PunNum(삭제하는 비트)의 비트 수는 12×N이 된다(단, 12×n<16200으로 한다).[7-3] When the method of Embodiment 8 is used, the number of bits of PunNum (bits to be deleted) becomes 12xN (however, 12xn<16200).

[8][8]

(s1(t)(제 1 복소신호 s1)의 변조방식, s2(t)(제 2 복소신호 s2)의 변조방식)이 (64QAM, 256QAM), 사용하는 오류정정부호의 부호길이(블록길이)를 16200비트로 한다(「X+Y의 값」은 14가 된다).(The modulation method of s 1 (t) (the first complex signal s1), the modulation method of s 2 (t) (the second complex signal s2)) is (64QAM, 256QAM), the code length of the error correction code used (block length) is 16200 bits (“value of X+Y” becomes 14).

[8-1] 실시형태 1 내지 실시형태 3 중 어느 하나의 방법을 이용한 때 (추가하는) 조정비트 열의 비트 수는 14×n+12가 된다.[8-1] When the method of any one of Embodiments 1 to 3 is used, the number of bits in the (added) adjustment bit string becomes 14xn+12.

[8-2] 실시형태 4의 방법을 이용한 때 「일시적으로 삽입된 조정비트 열(기지의 정보)의 비트 수」는 14×n+2가 된다(단, 14×n+2<16200으로 한다).[8-2] When the method of the fourth embodiment is used, "the number of bits in the temporarily inserted adjustment bit string (known information)" becomes 14xn+2 (provided that 14xn+2<16200).

[8-3] 실시형태 8의 방법을 이용한 때 PunNum(삭제하는 비트)의 비트 수는 14×n+2가 된다(단, 14×n+2<16200으로 한다).[8-3] When the method of the eighth embodiment is used, the number of bits of PunNum (bits to be deleted) becomes 14xn+2 (provided that 14xn+2<16200).

[9][9]

(s1(t)(제 1 복소신호 s1)의 변조방식, s2(t)(제 2 복소신호 s2)의 변조방식)이 (256QAM, 256QAM), 사용하는 오류정정부호의 부호길이(블록길이)를 16200비트로 한다(「X+Y의 값」은 16이 된다).(s 1 (t) (modulation method of the first complex signal s1), s 2 (t) (modulation method of the second complex signal s2)) is (256QAM, 256QAM), the code length of the error correction code used (block length) is 16200 bits ("value of X+Y" becomes 16).

[9-1] 실시형태 1 내지 실시형태 3 중 어느 하나의 방법을 이용한 때 (추가하는) 조정비트 열의 비트 수는 16×n+8이 된다.[9-1] When the method of any one of Embodiments 1 to 3 is used, the number of bits in the (added) adjustment bit string is 16xn+8.

[9-2] 실시형태 4의 방법을 이용한 때 「일시적으로 삽입된 조정비트 열(기지의 정보)의 비트 수」는 16×n+8이 된다(단, 16×n+8<16200으로 한다).[9-2] When the method of Embodiment 4 is used, "the number of bits in the temporarily inserted adjustment bit string (known information)" becomes 16xn+8 (however, 16xn+8<16200).

[9-3] 실시형태 8의 방법을 이용한 때 PunNum(삭제하는 비트)의 비트 수는 16×n+8이 된다(단, 16×n+8<16200으로 한다).[9-3] When the method of the eighth embodiment is used, the number of bits of PunNum (bits to be deleted) becomes 16xn+8 (however, 16xn+8<16200).

[10][10]

(s1(t)(제 1 복소신호 s1)의 변조방식, s2(t)(제 2 복소신호 s2)의 변조방식)이 (QPSK, QPSK), 사용하는 오류정정부호의 부호길이(블록길이)를 64800비트로 한다(「X+Y의 값」은 4가 된다).(QPSK, QPSK) is (QPSK, QPSK) of (s 1 (t) (modulation method of the first complex signal s1), s 2 (t) (modulation method of the second complex signal s2)), the code length of the error correction code used (block length) is 64800 bits (“value of X+Y” becomes 4).

[10-1] 실시형태 1 내지 실시형태 3 중 어느 하나의 방법을 이용한 때 (추가하는) 조정비트 열의 비트 수는 4×N이 된다.[10-1] When the method of any one of Embodiments 1 to 3 is used, the number of bits in the (added) adjustment bit string becomes 4xN.

[10-2] 실시형태 4의 방법을 이용한 때 「일시적으로 삽입된 조정비트 열(기지의 정보)의 비트 수」는 4×N이 된다(단, 4×n<64800으로 한다).[10-2] When the method of the fourth embodiment is used, "the number of bits in the temporarily inserted adjustment bit string (known information)" becomes 4xN (however, 4xn<64800).

[10-3] 실시형태 8의 방법을 이용한 때 PunNum(삭제하는 비트)의 비트 수는 4×N이 된다(단, 4×n<64800으로 한다).[10-3] When the method of the eighth embodiment is used, the number of bits of PunNum (bits to be deleted) becomes 4xN (however, it is assumed that 4xn<64800).

[11][11]

(s1(t)(제 1 복소신호 s1)의 변조방식, s2(t)(제 2 복소신호 s2)의 변조방식)이 (QPSK, 16QAM), 사용하는 오류정정부호의 부호길이(블록길이)를 64800비트로 한다(「X+Y의 값」은 6이 된다).(QPSK, 16QAM) is (QPSK, 16QAM), the code length of the error correction code used (block s 1 (t) (modulation method of the first complex signal s1), s 2 (t) (modulation method of the second complex signal s2)) length) is 64800 bits (“value of X+Y” becomes 6).

[11-1] 실시형태 1 내지 실시형태 3 중 어느 하나의 방법을 이용한 때 (추가하는) 조정비트 열의 비트 수는 6×N이 된다.[11-1] When the method of any one of Embodiments 1 to 3 is used, the number of bits in the (added) adjustment bit string becomes 6xN.

[11-2] 실시형태 4의 방법을 이용한 때 「일시적으로 삽입된 조정비트 열(기지의 정보)의 비트 수」는 6×N이 된다(단, 6×n<64800으로 한다).[11-2] When the method of the fourth embodiment is used, "the number of bits in the temporarily inserted adjustment bit string (known information)" becomes 6xN (provided that 6xn<64800).

[11-3] 실시형태 8의 방법을 이용한 때 PunNum(삭제하는 비트)의 비트 수는 6×N이 된다(단, 6×n<64800으로 한다).[11-3] When the method of the eighth embodiment is used, the number of bits of PunNum (bits to be deleted) becomes 6xN (however, it is assumed that 6xn<64800).

[12][12]

(s1(t)(제 1 복소신호 s1)의 변조방식, s2(t)(제 2 복소신호 s2)의 변조방식)이 (QPSK, 64QAM), 사용하는 오류정정부호의 부호길이(블록길이)를 64800비트로 한다(「X+Y의 값」은 8이 된다).(QPSK, 64QAM) is (QPSK, 64QAM), the code length of the error correction code used (block s 1 (t) (modulation method of the first complex signal s1), s 2 (t) (modulation method of the second complex signal s2)) length) is 64800 bits (“value of X+Y” becomes 8).

[12-1] 실시형태 1 내지 실시형태 3 중 어느 하나의 방법을 이용한 때 (추가하는) 조정비트 열의 비트 수는 8×N이 된다.[12-1] When the method of any one of Embodiments 1 to 3 is used, the number of bits in the (added) adjustment bit string becomes 8xN.

[12-2] 실시형태 4의 방법을 이용한 때 「일시적으로 삽입된 조정비트 열(기지의 정보)의 비트 수」는 8×N이 된다(단, 8×n<64800으로 한다).[12-2] When the method of Embodiment 4 is used, "the number of bits in the temporarily inserted adjustment bit string (known information)" becomes 8xN (however, 8xn<64800).

[12-3] 실시형태 8의 방법을 이용한 때 PunNum(삭제하는 비트)의 비트 수는 8×N이 된다(단, 8×n<64800으로 한다).[12-3] When the method of the eighth embodiment is used, the number of bits of PunNum (bits to be deleted) becomes 8 x N (however, 8 x n < 64800).

[13][13]

(s1(t)(제 1 복소신호 s1)의 변조방식, s2(t)(제 2 복소신호 s2)의 변조방식)이 (QPSK, 256QAM), 사용하는 오류정정부호의 부호길이(블록길이)를 64800비트로 한다(「X+Y의 값」은 10이 된다).(QPSK, 256QAM) is (QPSK, 256QAM), the code length of the error correction code used (block s 1 (t) (modulation method of the first complex signal s1), s 2 (t) (modulation method of the second complex signal s2)) length) is 64800 bits (“value of X+Y” becomes 10).

[13-1] 실시형태 1 내지 실시형태 3 중 어느 하나의 방법을 이용한 때 (추가하는) 조정비트 열의 비트 수는 10×N이 된다.[13-1] When the method of any one of Embodiments 1 to 3 is used, the number of bits in the (added) adjustment bit string becomes 10xN.

[13-2] 실시형태 4의 방법을 이용한 때 「일시적으로 삽입된 조정비트 열(기지의 정보)의 비트 수」는 10×N이 된다(단, 10×n<64800으로 한다).[13-3] 실시형태 8의 방법을 이용한 때 PunNum(삭제하는 비트)의 비트 수는 10×N이 된다(단, 10×n<64800으로 한다).[13-2] When the method of Embodiment 4 is used, "the number of bits in the temporarily inserted adjustment bit string (known information)" becomes 10xN (provided that 10xn<64800). -3] When the method of Embodiment 8 is used, the number of bits of PunNum (bits to be deleted) becomes 10xN (provided that 10xn<64800).

[14][14]

(s1(t)(제 1 복소신호 s1)의 변조방식, s2(t)(제 2 복소신호 s2)의 변조방식)이 (16QAM, 16QAM), 사용하는 오류정정부호의 부호길이(블록길이)를 64800비트로 한다(「X+Y의 값」은 8이 된다).(s 1 (t) (modulation method of the first complex signal s1), s 2 (t) (modulation method of the second complex signal s2)) is (16QAM, 16QAM), the code length of the error correction code used (block length) is 64800 bits (“value of X+Y” becomes 8).

[14-1] 실시형태 1 내지 실시형태 3 중 어느 하나의 방법을 이용한 때 (추가하는) 조정비트 열의 비트 수는 8×N이 된다.[14-1] When the method of any one of Embodiments 1 to 3 is used, the number of bits in the (added) adjustment bit string becomes 8xN.

[14-2] 실시형태 4의 방법을 이용한 때 「일시적으로 삽입된 조정비트 열(기지의 정보)의 비트 수」는 8×N이 된다(단, 8×n<64800으로 한다).[14-2] When the method of the fourth embodiment is used, "the number of bits in the temporarily inserted adjustment bit string (known information)" becomes 8xN (provided that 8xn<64800).

[14-3] 실시형태 8의 방법을 이용한 때 PunNum(삭제하는 비트)의 비트 수는 8×N이 된다(단, 8×n<64800으로 한다).[14-3] When the method of the eighth embodiment is used, the number of bits of PunNum (bits to be deleted) becomes 8 x N (however, 8 x n < 64800).

[15][15]

(s1(t)(제 1 복소신호 s1)의 변조방식, s2(t)(제 2 복소신호 s2)의 변조방식)이 (16QAM, 64QAM), 사용하는 오류정정부호의 부호길이(블록길이)를 64800비트로 한다(「X+Y의 값」은 10이 된다).(s 1 (t) (modulation method of the first complex signal s1), s 2 (t) (modulation method of the second complex signal s2)) is (16QAM, 64QAM), the code length of the error correction code used (block length) is 64800 bits (“value of X+Y” becomes 10).

[15-1] 실시형태 1 내지 실시형태 3 중 어느 하나의 방법을 이용한 때 (추가하는) 조정비트 열의 비트 수는 10×N이 된다.[15-1] When the method of any one of Embodiments 1 to 3 is used, the number of bits in the (added) adjustment bit string becomes 10xN.

[15-2] 실시형태 4의 방법을 이용한 때 「일시적으로 삽입된 조정비트 열(기지의 정보)의 비트 수」는 10×N이 된다(단, 10×n<64800으로 한다).[15-3] 실시형태 8의 방법을 이용한 때 PunNum(삭제하는 비트)의 비트 수는 10×N이 된다(단, 10×n<64800으로 한다).[15-2] When the method of the fourth embodiment is used, "the number of bits in the temporarily inserted adjustment bit string (known information)" becomes 10xN (provided that 10xn<64800). -3] When the method of Embodiment 8 is used, the number of bits of PunNum (bits to be deleted) becomes 10xN (provided that 10xn<64800).

[16][16]

(s1(t)(제 1 복소신호 s1)의 변조방식, s2(t)(제 2 복소신호 s2)의 변조방식)이 (16QAM, 256QAM), 사용하는 오류정정부호의 부호길이(블록길이)를 64800비트로 한다(「X+Y의 값」은 12가 된다).(16QAM, 256QAM) is (16QAM, 256QAM) of (s 1 (t) (modulation method of the first complex signal s1), s 2 (t) (modulation method of the second complex signal s2) length) is 64800 bits (“value of X+Y” becomes 12).

[16-1] 실시형태 1 내지 실시형태 3 중 어느 하나의 방법을 이용한 때 (추가하는) 조정비트 열의 비트 수는 12×N이 된다.[16-1] When the method of any one of Embodiments 1 to 3 is used, the number of bits in the (added) adjustment bit string becomes 12xN.

[16-2] 실시형태 4의 방법을 이용한 때 「일시적으로 삽입된 조정비트 열(기지의 정보)의 비트 수」는 12×N이 된다(단, 12×n<64800으로 한다).[16-3] 실시형태 8의 방법을 이용한 때 PunNum(삭제하는 비트)의 비트 수는 12×N이 된다(단, 12×n<64800으로 한다).[16-2] When the method of Embodiment 4 is used, "the number of bits in the temporarily inserted adjustment bit string (known information)" becomes 12 x N (provided that 12 x n < 64800). -3] When the method of Embodiment 8 is used, the number of bits of PunNum (bits to be deleted) becomes 12xN (however, 12xn<64800).

[17][17]

(s1(t)(제 1 복소신호 s1)의 변조방식, s2(t)(제 2 복소신호 s2)의 변조방식)이 (64QAM, 256QAM), 사용하는 오류정정부호의 부호길이(블록길이)를 64800비트로 한다(「X+Y의 값」은 14가 된다).(The modulation method of s 1 (t) (the first complex signal s1), the modulation method of s 2 (t) (the second complex signal s2)) is (64QAM, 256QAM), the code length of the error correction code used (block length) is 64800 bits ("value of X+Y" becomes 14).

[17-1] 실시형태 1 내지 실시형태 3 중 어느 하나의 방법을 이용한 때 (추가하는) 조정비트 열의 비트 수는 14×n+6이 된다.[17-1] When the method of any one of Embodiments 1 to 3 is used, the number of bits in the (added) adjustment bit string is 14xn+6.

[17-2] 실시형태 4의 방법을 이용한 때 「일시적으로 삽입된 조정비트 열(기지의 정보)의 비트 수」는 14×n+8이 된다(단, 14×n+8<64800으로 한다).[17-2] When the method of the fourth embodiment is used, "the number of bits in the temporarily inserted adjustment bit string (known information)" becomes 14xn+8 (provided that 14xn+8<64800).

[17-3] 실시형태 8의 방법을 이용한 때 PunNum(삭제하는 비트)의 비트 수는 14×n+8이 된다(단, 14×n+8<64800으로 한다).[17-3] When the method of the eighth embodiment is used, the number of bits of PunNum (bits to be deleted) becomes 14xn+8 (provided that 14xn+8<64800).

[18][18]

(s1(t)(제 1 복소신호 s1)의 변조방식, s2(t)(제 2 복소신호 s2)의 변조방식)이 (256QAM, 256QAM), 사용하는 오류정정부호의 부호길이(블록길이)를 64800비트로 한다(「X+Y의 값」은 16이 된다).(s 1 (t) (modulation method of the first complex signal s1), s 2 (t) (modulation method of the second complex signal s2)) is (256QAM, 256QAM), the code length of the error correction code used (block length) is 64800 bits ("value of X+Y" becomes 16).

[18-1] 실시형태 1 내지 실시형태 3 중 어느 하나의 방법을 이용한 때 (추가하는) 조정비트 열의 비트 수는 16×N이 된다.[18-1] When the method of any one of Embodiments 1 to 3 is used, the number of bits in the (added) adjustment bit string becomes 16xN.

[18-2] 실시형태 4의 방법을 이용한 때 「일시적으로 삽입된 조정비트 열(기지의 정보)의 비트 수」는 16×N이 된다(단, 16×n<64800으로 한다).[18-2] When the method of the fourth embodiment is used, "the number of bits in the temporarily inserted adjustment bit string (known information)" becomes 16xN (however, 16xn<64800).

[18-3] 실시형태 8의 방법을 이용한 때 PunNum(삭제하는 비트)의 비트 수는 16×N이 된다(단, 16×n<64800으로 한다).[18-3] When the method of the eighth embodiment is used, the number of bits of PunNum (bits to be deleted) becomes 16 x N (however, 16 x n < 64800).

예를 들어 통신시스템이 (s1(t)(제 1 복소신호 s1)의 변조방식, s2(t)(제 2 복소신호 s2)의 변조방식)으로는 (QPSK, QPSK), (QPSK, 16QAM), (QPSK, 64QAM), (QPSK, 256QAM), (16QAM, 16QAM), (16QAM, 64QAM), (16QAM, 256QAM), (64QAM, 256QAM), (256QAM, 256QAM) 중 어느 하나의 변조방식의 세트를 설정할 수 있고, 또, 오류정정부호의 부호길이(블록길이)를 16200비트, 혹은 64800비트의 어느 하나로 설정할 수 있는 것으로 한다.For example, in the communication system (the modulation method of s 1 (t) (the first complex signal s1), the modulation method of s 2 (t) (the second complex signal s2)), (QPSK, QPSK), (QPSK, 16QAM), (QPSK, 64QAM), (QPSK, 256QAM), (16QAM, 16QAM), (16QAM, 64QAM), (16QAM, 256QAM), (64QAM, 256QAM), (256QAM, 256QAM) any one modulation method It is assumed that a set of can be set, and the code length (block length) of the error correction code can be set to either 16200 bits or 64800 bits.

이때, 앞에서 설명한 [1] 내지 [18]에서 설명한 어느 하나의 조건을 만족하는 것이 중요해진다. 특징적인 점으로는 (s1(t)(제 1 복소신호 s1)의 변조방식, s2(t)(제 2 복소신호 s2)의 변조방식)이 어느 변조방식의 세트라도 오류정정부호의 부호길이(블록길이)에 따라서 추가하는 비트의 비트 수, 혹은 삭제하는 비트의 비트 수가 다르다고 하는 점이다.At this time, it becomes important to satisfy any one of the conditions described in [1] to [18] described above. As a characteristic point, the code of the error correction code is any set of modulation methods (s 1 (t) (the modulation method of the first complex signal s1), s 2 (t) (the modulation method of the second complex signal s2)). The point is that the number of bits to be added or the number of bits to be deleted differs depending on the length (block length).

구체적으로는 예를 들어 케이스 1과 케이스 2를 든다.Specifically, case 1 and case 2 are given, for example.

케이스 1:Case 1:

(s1(t)(제 1 복소신호 s1)의 변조방식, s2(t)(제 2 복소신호 s2)의 변조방식)이 (64QAM, 256QAM)인 것으로 한다. 그리고 송신장치는 오류정정부호의 부호길이(블록길이)를 16200비트, 혹은 64800비트의 어느 하나로 설정할 수 있는 것으로 한다.Assume that (the modulation method of s 1 (t) (the first complex signal s1) and the modulation method of s 2 (t) (the second complex signal s2)) is (64QAM, 256QAM). And it is assumed that the transmitter can set the code length (block length) of the error correction code to either 16200 bits or 64800 bits.

송신장치가 오류정정부호의 부호길이(블록길이)로 16200비트를 선택한 때, 앞에서 설명한 [8-1]을 적용할 때 예를 들어 (추가하는) 조정비트 열의 비트 수를 12로 설정하고, 앞에서 설명한 [8-2]를 적용할 때 「일시적으로 삽입된 조정비트 열(기지의 정보)의 비트 수」를 2로 설정하며, 앞에서 설명한 [8-3]을 적용할 때 PunNum(삭제하는 비트)의 비트 수를 2로 설정한다.When the transmitter selects 16200 bits as the code length (block length) of the error correction code, when applying [8-1] described above, for example, the number of bits in the (additional) adjustment bit string is set to 12, and When applying the [8-2] described above, “the number of bits in the temporarily inserted adjustment bit string (known information)” is set to 2, and when applying [8-3] described above, PunNum (bit to be deleted) set the number of bits to 2.

그리고 송신장치가 오류정정부호의 부호길이(블록길이)로 64800비트를 선택한 때, 앞에서 설명한 [17-1]을 적용할 때 예를 들어 (추가하는) 조정비트 열의 비트 수를 6으로 설정하고, 앞에서 설명한 [17-2]를 적용할 때 「일시적으로 삽입된 조정비트 열(기지의 정보)의 비트 수」를 8로 설정하고, 앞에서 설명한 [17-3]을 적용할 때 PunNum(삭제하는 비트)의 비트 수를 8로 설정한다.And when the transmitter selects 64800 bits as the code length (block length) of the error correction code, when applying [17-1] described above, for example, the number of bits in the (additional) adjustment bit string is set to 6, When applying [17-2] described above, “the number of bits in the temporarily inserted adjustment bit string (known information)” is set to 8, and when applying [17-3] described above, PunNum (bit to be deleted) ) is set to 8.

케이스 2:Case 2:

(s1(t)(제 1 복소신호 s1)의 변조방식, s2(t)(제 2 복소신호 s2)의 변조방식)이 (256QAM, 256QAM)인 것으로 한다. 그리고 송신장치는 오류정정부호의 부호길이(블록길이)를 16200비트, 혹은 64800비트의 어느 하나로 설정할 수 있는 것으로 한다.It is assumed that (the modulation method of s 1 (t) (the first complex signal s1), the modulation method of s 2 (t) (the modulation method of the second complex signal s2)) is (256QAM, 256QAM). And it is assumed that the transmitter can set the code length (block length) of the error correction code to either 16200 bits or 64800 bits.

송신장치가 오류정정부호의 부호길이(블록길이)로 16200비트를 선택한 때, 앞에서 설명한 [9-1]을 적용할 때 예를 들어 (추가하는) 조정비트 열의 비트 수를 8로 설정하고, 앞에서 설명한 [9-2]를 적용할 때 「일시적으로 삽입된 조정비트 열(기지의 정보)의 비트 수」를 8로 설정하고, 앞에서 설명한 [9-3]을 적용할 때 PunNum(삭제하는 비트)의 비트 수를 8로 설정한다.When the transmitter selects 16200 bits as the code length (block length) of the error correction code, when applying [9-1] described above, for example, the number of bits in the (additional) adjustment bit string is set to 8, and When applying [9-2] described above, set “the number of bits in the temporarily inserted adjustment bit string (known information)” to 8, and when applying [9-3] described above, PunNum (bit to be deleted) set the number of bits to 8.

그리고 송신장치가 오류정정부호의 부호길이(블록길이)로 64800비트를 선택한 때, 앞에서 설명한 [18-1]을 적용할 때 예를 들어 (추가하는) 조정비트 열의 비트 수를 0으로 설정하고, 앞에서 설명한 [18-2]를 적용할 때 「일시적으로 삽입된 조정비트 열(기지의 정보)의 비트 수」를 0으로 설정하고, 앞에서 설명한 [18-3]을 적용할 때 PunNum(삭제하는 비트)의 비트 수를 0으로 설정한다.And when the transmitter selects 64800 bits as the code length (block length) of the error correction code, when applying [18-1] described above, for example, the number of bits in the (additional) adjustment bit string is set to 0, When applying [18-2] described above, “the number of bits in the temporarily inserted adjustment bit string (known information)” is set to 0, and when applying [18-3] described above, PunNum (bit to be deleted) ) is set to 0.

다음에, 사용하는 오류정정부호의 부호길이(블록길이)를 16200비트 또는 64800비트로 하고, (s1(t)(제 1 복소신호 s1)의 변조방식, s2(t)(제 2 복소신호 s2)의 변조방식)으로는 (QPSK, QPSK), (QPSK, 16QAM), (QPSK, 64QAM), (QPSK, 256QAM), (16QAM, 16QAM), (16QAM, 64QAM), (16QAM, 256QAM), (64QAM, 256QAM), (256QAM, 256QAM)이라는 세트를 생각하여 실시형태 10의 방법을 적용한 경우를 생각한다. 단, 실시형태 10에서 설명한 θ(i)의 변경의 주기 z를 9로 한다(또, 이하에서는 N은 0 이상의 정수로 한다). 그러면 이하와 같이 된다.Next, the code length (block length) of the error correction code used is set to 16200 bits or 64800 bits, the modulation method of (s 1 (t) (first complex signal s1), s 2 (t) (second complex signal) s2) as (QPSK, QPSK), (QPSK, 16QAM), (QPSK, 64QAM), (QPSK, 256QAM), (16QAM, 16QAM), (16QAM, 64QAM), (16QAM, 256QAM), A case in which the method of Embodiment 10 is applied in consideration of the sets of (64QAM, 256QAM) and (256QAM, 256QAM) is considered. However, the period z of the change of θ(i) described in the tenth embodiment is set to 9 (in the following, N is an integer greater than or equal to 0). Then it becomes as follows.

[19][19]

(s1(t)(제 1 복소신호 s1)의 변조방식, s2(t)(제 2 복소신호 s2)의 변조방식)이 (QPSK, QPSK), 사용하는 오류정정부호의 부호길이(블록길이)를 16200비트로 한다(「X+Y의 값」은 4가 된다).(QPSK, QPSK) is (QPSK, QPSK) of (s 1 (t) (modulation method of the first complex signal s1), s 2 (t) (modulation method of the second complex signal s2)), the code length of the error correction code used (block length) is 16200 bits (“value of X+Y” becomes 4).

[19-1] 「실시형태 10의 실시형태 1의 변형 예 내지 실시형태 10의 실시형태 3의 변형 예」 중 어느 하나의 방법을 이용한 때 (추가하는) 조정비트 열의 비트 수는 36×N이 된다.[19-1] The number of bits in the adjustment bit string (to be added) is 36 × N when any one of the methods of “Modified example of Embodiment 1 of Embodiment 10 to Modification of Embodiment 3 of Embodiment 10” is used do.

[19-2] 「실시형태 10의 실시형태 4의 변형 예」의 방법을 이용한 때 「일시적으로 삽입된 조정비트 열(기지의 정보)의 비트 수」는 36×N이 된다(단, 36×n<16200으로 한다).[19-2] When the method of "Modified example of Embodiment 4 of Embodiment 10" is used, "the number of bits of an adjustment bit string (known information) temporarily inserted" becomes 36xN (however, 36xN) Let n<16200).

[19-3] 「실시형태 10의 실시형태 8의 변형 예」의 방법을 이용한 때 PunNum(삭제하는 비트)의 비트 수는 36×N이 된다(단, 36×n<16200으로 한다).[19-3] The number of bits of PunNum (bits to be deleted) is 36 x N (provided that 36 x n < 16200) when the method of "Modified example of the eighth embodiment of the tenth embodiment" is used.

[20][20]

(s1(t)(제 1 복소신호 s1)의 변조방식, s2(t)(제 2 복소신호 s2)의 변조방식)이 (QPSK, 16QAM), 사용하는 오류정정부호의 부호길이(블록길이)를 16200비트로 한다(「X+Y의 값」은 6이 된다).(QPSK, 16QAM) is (QPSK, 16QAM), the code length of the error correction code used (block s 1 (t) (modulation method of the first complex signal s1), s 2 (t) (modulation method of the second complex signal s2)) length) is 16200 bits (“value of X+Y” becomes 6).

[20-1] 「실시형태 10의 실시형태 1의 변형 예 내지 실시형태 10의 실시형태 3의 변형 예」 중 어느 하나의 방법을 이용한 때 (추가하는) 조정비트 열의 비트 수는 18×N이 된다.[20-1] The number of bits in the adjustment bit string (to be added) is 18 x N when any one of the methods "Modified example of Embodiment 1 of Embodiment 10 to Modification of Embodiment 3 of Embodiment 10 is used" is used do.

[20-2] 「실시형태 10의 실시형태 4의 변형 예」의 방법을 이용한 때 「일시적으로 삽입된 조정비트 열(기지의 정보)의 비트 수」는 18×N이 된다(단, 18×n<16200으로 한다).[20-2] When the method of "Modified example of Embodiment 4 of Embodiment 10" is used, "the number of bits of an adjustment bit string (known information) temporarily inserted" becomes 18xN (however, 18xN) Let n<16200).

[20-3] 「실시형태 10의 실시형태 8의 변형 예」의 방법을 이용한 때 PunNum(삭제하는 비트)의 비트 수는 18×N이 된다(단, 18×n<16200으로 한다).[20-3] The number of bits of PunNum (bits to be deleted) becomes 18xN (provided that 18xn<16200) when the method of "Modified example of the eighth embodiment of the tenth embodiment" is used.

[21][21]

(s1(t)(제 1 복소신호 s1)의 변조방식, s2(t)(제 2 복소신호 s2)의 변조방식)이 (QPSK, 64QAM), 사용하는 오류정정부호의 부호길이(블록길이)를 16200비트로 한다(「X+Y의 값」은 8이 된다).(QPSK, 64QAM) is (QPSK, 64QAM), the code length of the error correction code used (block s 1 (t) (modulation method of the first complex signal s1), s 2 (t) (modulation method of the second complex signal s2)) length) is 16200 bits (“value of X+Y” becomes 8).

[21-1] 「실시형태 10의 실시형태 1의 변형 예 내지 실시형태 10의 실시형태 3의 변형 예」 중 어느 하나의 방법을 이용한 때 (추가하는) 조정비트 열의 비트 수는 72×N이 된다.[21-1] The number of bits in the (added) adjustment bit string is 72 × N when any one of the methods of "Modified example of Embodiment 1 of Embodiment 10 to Modified example of Embodiment 3 of Embodiment 10" is used do.

[21-2] 「실시형태 10의 실시형태 4의 변형 예」의 방법을 이용한 때 「일시적으로 삽입된 조정비트 열(기지의 정보)의 비트 수」는 72×N이 된다(단, 72×n<16200으로 한다).[21-2] When the method of "Modified example of Embodiment 4 of Embodiment 10" is used, "the number of bits of an adjustment bit string (known information) temporarily inserted" becomes 72xN (however, 72xN) Let n<16200).

[21-3] 「실시형태 10의 실시형태 8의 변형 예」의 방법을 이용한 때 PunNum(삭제하는 비트)의 비트 수는 72×N이 된다(단, 72×n<16200으로 한다).[21-3] The number of bits of PunNum (bits to be deleted) becomes 72 x N (provided that 72 x n < 16200) when the method of "Modified example of the eighth embodiment of the tenth embodiment" is used.

[22][22]

(s1(t)(제 1 복소신호 s1)의 변조방식, s2(t)(제 2 복소신호 s2)의 변조방식)이 (QPSK, 256QAM), 사용하는 오류정정부호의 부호길이(블록길이)를 16200비트로 한다(「X+Y의 값」은 10이 된다).(QPSK, 256QAM) is (QPSK, 256QAM), the code length of the error correction code used (block s 1 (t) (modulation method of the first complex signal s1), s 2 (t) (modulation method of the second complex signal s2)) length) is 16200 bits (“value of X+Y” becomes 10).

[22-1] 「실시형태 10의 실시형태 1의 변형 예 내지 실시형태 10의 실시형태 3의 변형 예」 중 어느 하나의 방법을 이용한 때 (추가하는) 조정비트 열의 비트 수는 90×N이 된다.[22-1] When the method of any one of "Modified example of Embodiment 1 of Embodiment 10 to Modification of Embodiment 3 of Embodiment 10" is used, the number of bits in the (added) adjustment bit string is 90xN do.

[22-2] 「실시형태 10의 실시형태 4의 변형 예」의 방법을 이용한 때 「일시적으로 삽입된 조정비트 열(기지의 정보)의 비트 수」는 90×N이 된다(단, 90×n<16200으로 한다).[22-2] When the method of "Modified example of Embodiment 4 of Embodiment 10" is used, "the number of bits of an adjustment bit string (known information) temporarily inserted" becomes 90xN (however, 90xN Let n<16200).

[22-3] 「실시형태 10의 실시형태 8의 변형 예」의 방법을 이용한 때 PunNum(삭제하는 비트)의 비트 수는 90×N이 된다(단, 90×n<16200으로 한다).[22-3] The number of bits of PunNum (bits to be deleted) becomes 90xN (provided that 90xn<16200) when the method of "Modified example of the eighth embodiment of the tenth embodiment" is used.

[23][23]

(s1(t)(제 1 복소신호 s1)의 변조방식, s2(t)(제 2 복소신호 s2)의 변조방식)이 (16QAM, 16QAM), 사용하는 오류정정부호의 부호길이(블록길이)를 16200비트로 한다(「X+Y의 값」은 8이 된다).(s 1 (t) (modulation method of the first complex signal s1), s 2 (t) (modulation method of the second complex signal s2)) is (16QAM, 16QAM), the code length of the error correction code used (block length) is 16200 bits (“value of X+Y” becomes 8).

[23-1] 「실시형태 10의 실시형태 1의 변형 예 내지 실시형태 10의 실시형태 3의 변형 예」 중 어느 하나의 방법을 이용한 때 (추가하는) 조정비트 열의 비트 수는 72×N이 된다.[23-1] The number of bits in the adjustment bit string (to be added) is 72 x N when any one of the methods of "Modified example of Embodiment 1 of Embodiment 10 to Modification of Embodiment 3 of Embodiment 10" is used do.

[23-2] 「실시형태 10의 실시형태 4의 변형 예」의 방법을 이용한 때 「일시적으로 삽입된 조정비트 열(기지의 정보)의 비트 수」는 72×N이 된다(단, 72×n<16200으로 한다).[23-2] When the method of "Modified example of Embodiment 4 of Embodiment 10" is used, "the number of bits of the temporarily inserted adjustment bit string (known information)" becomes 72xN (however, 72xN) Let n<16200).

[23-3] 「실시형태 10의 실시형태 8의 변형 예」의 방법을 이용한 때 PunNum(삭제하는 비트)의 비트 수는 72×N이 된다(단, 72×n<16200으로 한다).[23-3] The number of bits of PunNum (bits to be deleted) becomes 72 x N (provided that 72 x n < 16200) when the method of "Modified example of the eighth embodiment of the tenth embodiment" is used.

[24][24]

(s1(t)(제 1 복소신호 s1)의 변조방식, s2(t)(제 2 복소신호 s2)의 변조방식)이 (16QAM, 64QAM), 사용하는 오류정정부호의 부호길이(블록길이)를 16200비트로 한다(「X+Y의 값」은 10이 된다).(s 1 (t) (modulation method of the first complex signal s1), s 2 (t) (modulation method of the second complex signal s2)) is (16QAM, 64QAM), the code length of the error correction code used (block length) is 16200 bits (“value of X+Y” becomes 10).

[24-1] 「실시형태 10의 실시형태 1의 변형 예 내지 실시형태 10의 실시형태 3의 변형 예」 중 어느 하나의 방법을 이용한 때 (추가하는) 조정비트 열의 비트 수는 90×N이 된다.[24-1] When the method of any one of "Modified example of Embodiment 1 of Embodiment 10 to Modification of Embodiment 3 of Embodiment 10" is used, the number of bits in the (added) adjustment bit string is 90xN do.

[24-2] 「실시형태 10의 실시형태 4의 변형 예」의 방법을 이용한 때 「일시적으로 삽입된 조정비트 열(기지의 정보)의 비트 수」는 90×N이 된다(단, 90×n<16200으로 한다).[24-2] When the method of "Modified example of Embodiment 4 of Embodiment 10" is used, "the number of bits in the temporarily inserted adjustment bit string (known information)" becomes 90 × N (however, 90 × N Let n<16200).

[24-3] 「실시형태 10의 실시형태 8의 변형 예」의 방법을 이용한 때 PunNum(삭제하는 비트)의 비트 수는 90×N이 된다(단, 90×n<16200으로 한다).[24-3] When the method of "Modified Example of Embodiment 8 of Embodiment 10" is used, the number of bits of PunNum (bits to be deleted) becomes 90xN (provided that 90xn<16200).

[25][25]

(s1(t)(제 1 복소신호 s1)의 변조방식, s2(t)(제 2 복소신호 s2)의 변조방식)이 (16QAM, 256QAM), 사용하는 오류정정부호의 부호길이(블록길이)를 16200비트로 한다(「X+Y의 값」은 12가 된다).(16QAM, 256QAM) is (16QAM, 256QAM) of (s 1 (t) (modulation method of the first complex signal s1), s 2 (t) (modulation method of the second complex signal s2) length) is 16200 bits (“value of X+Y” becomes 12).

[25-1] 「실시형태 10의 실시형태 1의 변형 예 내지 실시형태 10의 실시형태 3의 변형 예」 중 어느 하나의 방법을 이용한 때 (추가하는) 조정비트 열의 비트 수는 36×N이 된다.[25-1] The number of bits in the adjustment bit string (to be added) is 36 × N when any one of the methods “Modified example of Embodiment 1 of Embodiment 10 to Modification of Embodiment 3 of Embodiment 10” is used is used do.

[25-2] 「실시형태 10의 실시형태 4의 변형 예」의 방법을 이용한 때 「일시적으로 삽입된 조정비트 열(기지의 정보)의 비트 수」는 36×N이 된다(단, 36×n<16200으로 한다).[25-2] When the method of "Modified example of Embodiment 4 of Embodiment 10" is used, "the number of bits in the temporarily inserted adjustment bit string (known information)" becomes 36xN (however, 36xN) Let n<16200).

[25-3] 「실시형태 10의 실시형태 8의 변형 예」의 방법을 이용한 때 PunNum(삭제하는 비트)의 비트 수는 36×N이 된다(단, 36×n<16200으로 한다).[25-3] When the method of "Modified Example of Embodiment 8 of Embodiment 10" is used, the number of bits of PunNum (bits to be deleted) becomes 36xN (however, set to 36xn<16200).

[26][26]

(s1(t)(제 1 복소신호 s1)의 변조방식, s2(t)(제 2 복소신호 s2)의 변조방식)이 (64QAM, 256QAM), 사용하는 오류정정부호의 부호길이(블록길이)를 16200비트로 한다(「X+Y의 값」은 14가 된다).(The modulation method of s 1 (t) (the first complex signal s1), the modulation method of s 2 (t) (the second complex signal s2)) is (64QAM, 256QAM), the code length of the error correction code used (block length) is 16200 bits (“value of X+Y” becomes 14).

[26-1] 「실시형태 10의 실시형태 1의 변형 예 내지 실시형태 10의 실시형태 3의 변형 예」 중 어느 하나의 방법을 이용한 때 (추가하는) 조정비트 열의 비트 수는 126×n+54가 된다.[26-1] The number of bits in the adjustment bit string (to be added) is 126 x n + 54 when any one of the methods "Modified example of Embodiment 1 of Embodiment 10 to Embodiment 3 of Embodiment 10 is used" is used do.

[26-2] 「실시형태 10의 실시형태 4의 변형 예」의 방법을 이용한 때 「일시적으로 삽입된 조정비트 열(기지의 정보)의 비트 수」는 126×n+72가 된다(단, 126×n+72<16200으로 한다).[26-2] When the method of "Modified example of Embodiment 4 of Embodiment 10" is used, "the number of bits in the temporarily inserted adjustment bit string (known information)" becomes 126 x n + 72 (however, 126 x n + 72) Let n+72<16200).

[26-3] 「실시형태 10의 실시형태 8의 변형 예」의 방법을 이용한 때 PunNum(삭제하는 비트)의 비트 수는 126×n+72가 된다(단, 126×n+72<16200으로 한다).[26-3] When the method of "Modification of Embodiment 8 of Embodiment 10" is used, the number of bits of PunNum (bits to be deleted) becomes 126 × n + 72 (however, 126 × n + 72 < 16200).

[27][27]

(s1(t)(제 1 복소신호 s1)의 변조방식, s2(t)(제 2 복소신호 s2)의 변조방식)이 (256QAM, 256QAM), 사용하는 오류정정부호의 부호길이(블록길이)를 16200비트로 한다(「X+Y의 값」은 16이 된다).(s 1 (t) (modulation method of the first complex signal s1), s 2 (t) (modulation method of the second complex signal s2)) is (256QAM, 256QAM), the code length of the error correction code used (block length) is 16200 bits ("value of X+Y" becomes 16).

[27-1] 「실시형태 10의 실시형태 1의 변형 예 내지 실시형태 10의 실시형태 3의 변형 예」 중 어느 하나의 방법을 이용한 때 (추가하는) 조정비트 열의 비트 수는 144×n+72가 된다.[27-1] The number of bits in the adjustment bit string (to be added) is 144 x n + 72 when any one method is used in "Modified example of Embodiment 1 of Embodiment 10 to Modification of Embodiment 3 of Embodiment 10" do.

[27-2] 「실시형태 10의 실시형태 4의 변형 예」의 방법을 이용한 때 「일시적으로 삽입된 조정비트 열(기지의 정보)의 비트 수」는 144×n+72가 된다(단, 144×n+72<16200으로 한다).[27-2] When the method of "Modified example of Embodiment 4 of Embodiment 10" is used, "the number of bits of the temporarily inserted adjustment bit string (known information)" becomes 144 × n + 72 (however, 144 × Let n+72<16200).

[27-3] 「실시형태 10의 실시형태 8의 변형 예」의 방법을 이용한 때 PunNum(삭제하는 비트)의 비트 수는 144×n+72가 된다(단, 144×n+72<16200으로 한다).[27-3] When the method of "Modified example of Embodiment 8 of Embodiment 10" is used, the number of bits of PunNum (bits to be deleted) becomes 144xn+72 (provided that 144xn+72<16200).

[28][28]

(s1(t)(제 1 복소신호 s1)의 변조방식, s2(t)(제 2 복소신호 s2)의 변조방식)이 (QPSK, QPSK), 사용하는 오류정정부호의 부호길이(블록길이)를 64800비트로 한다(「X+Y의 값」은 4가 된다).(QPSK, QPSK) is (QPSK, QPSK) where s1(t) (modulation method of the first complex signal s1) and s2(t) (modulation method of the second complex signal s2) is used, the code length of the error correction code (block length) is 64800 bits (“value of X+Y” becomes 4).

[28-1] 「실시형태 10의 실시형태 1의 변형 예 내지 실시형태 10의 실시형태 3의 변형 예」 중 어느 하나의 방법을 이용한 때 (추가하는) 조정비트 열의 비트 수는 36×N이 된다.[28-1] The number of bits in the adjustment bit string (to be added) is 36 × N when any one of the methods of "Modified example of Embodiment 1 of Embodiment 10 to Modification of Embodiment 3 of Embodiment 10" is used do.

[28-2] 「실시형태 10의 실시형태 4의 변형 예」의 방법을 이용한 때 「일시적으로 삽입된 조정비트 열(기지의 정보)의 비트 수」는 36×N이 된다(단, 36×n<64800으로 한다).[28-2] When the method of "Modified example of Embodiment 4 of Embodiment 10" is used, "the number of bits of an adjustment bit string (known information) temporarily inserted" becomes 36xN (however, 36xN) Let n<64800).

[28-3] 「실시형태 10의 실시형태 8의 변형 예」의 방법을 이용한 때 PunNum(삭제하는 비트)의 비트 수는 36×N이 된다(단, 36×n<64800으로 한다).[28-3] When the method of "Modified example of the eighth embodiment of the tenth embodiment" is used, the number of bits of PunNum (bits to be deleted) becomes 36xN (however, 36xn<64800).

[29][29]

(s1(t)(제 1 복소신호 s1)의 변조방식, s2(t)(제 2 복소신호 s2)의 변조방식)이 (QPSK, 16QAM), 사용하는 오류정정부호의 부호길이(블록길이)를 64800비트로 한다(「X+Y의 값」은 6이 된다).(the modulation method of s1(t) (the first complex signal s1), the modulation method of s2(t) (the second complex signal s2)) is (QPSK, 16QAM), the code length of the error correction code used (block length) is 64800 bits (“value of X+Y” becomes 6).

[29-1] 「실시형태 10의 실시형태 1의 변형 예 내지 실시형태 10의 실시형태 3의 변형 예」 중 어느 하나의 방법을 이용한 때 (추가하는) 조정비트 열의 비트 수는 18×N이 된다.[29-1] The number of bits in the adjustment bit string (to be added) is 18 x N when any one of the methods of "Modified example of Embodiment 1 of Embodiment 10 to Modified example of Embodiment 3 of Embodiment 10" is used do.

[29-2] 「실시형태 10의 실시형태 4의 변형 예」의 방법을 이용한 때 「일시적으로 삽입된 조정비트 열(기지의 정보)의 비트 수」는 18×N이 된다(단, 18×n<64800으로 한다).[29-2] When the method of "Modified example of Embodiment 4 of Embodiment 10" is used, "the number of bits of the temporarily inserted adjustment bit string (known information)" becomes 18xN (however, 18xN) Let n<64800).

[29-3] 「실시형태 10의 실시형태 8의 변형 예」의 방법을 이용한 때 PunNum(삭제하는 비트)의 비트 수는 18×N이 된다(단, 18×n<64800으로 한다).[29-3] When the method of "Modified Example of Embodiment 8 of Embodiment 10" is used, the number of bits of PunNum (bits to be deleted) becomes 18xN (provided that 18xn<64800).

[30][30]

(s1(t)(제 1 복소신호 s1)의 변조방식, s2(t)(제 2 복소신호 s2)의 변조방식)이 (QPSK, 64QAM), 사용하는 오류정정부호의 부호길이(블록길이)를 64800비트로 한다(「X+Y의 값」은 8이 된다).(the modulation method of s1(t) (the first complex signal s1), the modulation method of s2(t) (the second complex signal s2)) is (QPSK, 64QAM), the code length of the error correction code used (block length) is 64800 bits (“value of X+Y” becomes 8).

[30-1] 「실시형태 10의 실시형태 1의 변형 예 내지 실시형태 10의 실시형태 3의 변형 예」 중 어느 하나의 방법을 이용한 때 (추가하는) 조정비트 열의 비트 수는 72×N이 된다.[30-1] The number of bits in the adjustment bit string (to be added) is 72 × N when any one of the methods “Modified example of Embodiment 1 of Embodiment 10 to Modification of Embodiment 3 of Embodiment 10” is used is used. do.

[30-2] 「실시형태 10의 실시형태 4의 변형 예」의 방법을 이용한 때 「일시적으로 삽입된 조정비트 열(기지의 정보)의 비트 수」는 72×N이 된다(단, 72×n<64800으로 한다).[30-2] When the method of "Modified example of Embodiment 4 of Embodiment 10" is used, "the number of bits of the temporarily inserted adjustment bit string (known information)" becomes 72xN (however, 72xN) Let n<64800).

[30-3] 「실시형태 10의 실시형태 8의 변형 예」의 방법을 이용한 때 PunNum(삭제하는 비트)의 비트 수는 72×N이 된다(단, 72×n<64800으로 한다).[30-3] When the method of "Modified Example of Embodiment 8 of Embodiment 10" is used, the number of bits of PunNum (bits to be deleted) becomes 72xN (however, let 72xn<64800).

[31][31]

(s1(t)(제 1 복소신호 s1)의 변조방식, s2(t)(제 2 복소신호 s2)의 변조방식)이 (QPSK, 256QAM), 사용하는 오류정정부호의 부호길이(블록길이)를 64800비트로 한다(「X+Y의 값」은 10이 된다).(The modulation method of s1(t) (the first complex signal s1), the modulation method of s2(t) (the second complex signal s2)) is (QPSK, 256QAM), the code length of the error correction code used (block length) is 64800 bits (“value of X+Y” becomes 10).

[31-1] 「실시형태 10의 실시형태 1의 변형 예 내지 실시형태 10의 실시형태 3의 변형 예」 중 어느 하나의 방법을 이용한 때 (추가하는) 조정비트 열의 비트 수는 90×N이 된다.[31-1] When any method of "Modified example of Embodiment 1 of Embodiment 10 to Modification of Embodiment 3 of Embodiment 10" is used, the number of bits in the (added) adjustment bit string is 90xN do.

[31-2] 「실시형태 10의 실시형태 4의 변형 예」의 방법을 이용한 때 「일시적으로 삽입된 조정비트 열(기지의 정보)의 비트 수」는 90×N이 된다(단, 90×n<64800으로 한다).[31-2] When the method of "Modified example of Embodiment 4 of Embodiment 10" is used, "the number of bits of the temporarily inserted adjustment bit string (known information)" becomes 90xN (however, 90xN Let n<64800).

[31-3] 「실시형태 10의 실시형태 8의 변형 예」의 방법을 이용한 때 PunNum(삭제하는 비트)의 비트 수는 90×N이 된다(단, 90×n<64800으로 한다).[31-3] When the method of "Modified Example of Embodiment 8 of Embodiment 10" is used, the number of bits of PunNum (bits to be deleted) becomes 90xN (however, let 90xn<64800).

[32][32]

(s1(t)(제 1 복소신호 s1)의 변조방식, s2(t)(제 2 복소신호 s2)의 변조방식)이 (16QAM, 16QAM), 사용하는 오류정정부호의 부호길이(블록길이)를 64800비트로 한다(「X+Y의 값」은 8이 된다).(s 1 (t) (modulation method of the first complex signal s1), s 2 (t) (modulation method of the second complex signal s2)) is (16QAM, 16QAM), the code length of the error correction code used (block length) is 64800 bits (“value of X+Y” becomes 8).

[32-1] 「실시형태 10의 실시형태 1의 변형 예 내지 실시형태 10의 실시형태 3의 변형 예」 중 어느 하나의 방법을 이용한 때 (추가하는) 조정비트 열의 비트 수는 72×N이 된다.[32-1] The number of bits in the adjustment bit string (to be added) is 72 x N when any one of the methods of "Modified example of Embodiment 1 of Embodiment 10 to Modification of Embodiment 3 of Embodiment 10" is used do.

[32-2] 「실시형태 10의 실시형태 4의 변형 예」의 방법을 이용한 때 「일시적으로 삽입된 조정비트 열(기지의 정보)의 비트 수」는 72×N이 된다(단, 72×n<64800으로 한다).[32-2] When the method of "Modified example of Embodiment 4 of Embodiment 10" is used, "the number of bits of the temporarily inserted adjustment bit string (known information)" becomes 72xN (however, 72xN) Let n<64800).

[32-3] 「실시형태 10의 실시형태 8의 변형 예」의 방법을 이용한 때 PunNum(삭제하는 비트)의 비트 수는 72×N이 된다(단, 72×n<64800으로 한다).[32-3] The number of bits of PunNum (bits to be deleted) becomes 72xN (provided, however, that 72xn<64800) when the method of "Modified example of the eighth embodiment of the tenth embodiment" is used.

[33][33]

(s1(t)(제 1 복소신호 s1)의 변조방식, s2(t)(제 2 복소신호 s2)의 변조방식)이 (16QAM, 64QAM), 사용하는 오류정정부호의 부호길이(블록길이)를 64800비트로 한다(「X+Y의 값」은 10이 된다).(s 1 (t) (modulation method of the first complex signal s1), s 2 (t) (modulation method of the second complex signal s2)) is (16QAM, 64QAM), the code length of the error correction code used (block length) is 64800 bits (“value of X+Y” becomes 10).

[33-1] 「실시형태 10의 실시형태 1의 변형 예 내지 실시형태 10의 실시형태 3의 변형 예」 중 어느 하나의 방법을 이용한 때 (추가하는) 조정비트 열의 비트 수는 90×N이 된다.[33-1] The number of bits in the adjustment bit string (to be added) is 90 × N when any one of the methods “Modified example of Embodiment 1 of Embodiment 10 to Modification of Embodiment 3 of Embodiment 10” is used is used. do.

[33-2] 「실시형태 10의 실시형태 4의 변형 예」의 방법을 이용한 때 「일시적으로 삽입된 조정비트 열(기지의 정보)의 비트 수」는 90×N이 된다(단, 90×n<64800으로 한다).[33-2] When the method of "Modified example of Embodiment 4 of Embodiment 10" is used, "the number of bits in the temporarily inserted adjustment bit string (known information)" becomes 90xN (however, 90xN Let n<64800).

[33-3] 「실시형태 10의 실시형태 8의 변형 예」의 방법을 이용한 때 PunNum(삭제하는 비트)의 비트 수는 90×N이 된다(단, 90×n<64800으로 한다).[33-3] When the method of "Modified Example of Embodiment 8 of Embodiment 10" is used, the number of bits of PunNum (bits to be deleted) becomes 90xN (however, let 90xn<64800).

[34][34]

(s1(t)(제 1 복소신호 s1)의 변조방식, s2(t)(제 2 복소신호 s2)의 변조방식)이 (16QAM, 256QAM), 사용하는 오류정정부호의 부호길이(블록길이)를 64800비트로 한다(「X+Y의 값」은 12가 된다).(16QAM, 256QAM) is (16QAM, 256QAM) of (s 1 (t) (modulation method of the first complex signal s1), s 2 (t) (modulation method of the second complex signal s2) length) to 64800 bits ("value of X+Y" becomes 12).

[34-1] 「실시형태 10의 실시형태 1의 변형 예 내지 실시형태 10의 실시형태 3의 변형 예」 중 어느 하나의 방법을 이용한 때 (추가하는) 조정비트 열의 비트 수는 36×N이 된다.[34-1] The number of bits in the adjustment bit string (to be added) is 36 × N when any one of the methods of "Modified example of Embodiment 1 of Embodiment 10 to Modification of Embodiment 3 of Embodiment 10" is used do.

[34-2] 「실시형태 10의 실시형태 4의 변형 예」의 방법을 이용한 때 「일시적으로 삽입된 조정비트 열(기지의 정보)의 비트 수」는 36×N이 된다(단, 36×n<64800으로 한다).[34-2] When the method of "Modified example of Embodiment 4 of Embodiment 10" is used, "the number of bits of an adjustment bit string (known information) temporarily inserted" becomes 36xN (however, 36xN) Let n<64800).

[34-3] 「실시형태 10의 실시형태 8의 변형 예」의 방법을 이용한 때 PunNum(삭제하는 비트)의 비트 수는 36×N이 된다(단, 36×n<64800으로 한다).[34-3] When the method of "Modified Example of Embodiment 8 of Embodiment 10" is used, the number of bits of PunNum (bits to be deleted) becomes 36xN (however, set to 36xn<64800).

[35][35]

(s1(t)(제 1 복소신호 s1)의 변조방식, s2(t)(제 2 복소신호 s2)의 변조방식)이 (64QAM, 256QAM), 사용하는 오류정정부호의 부호길이(블록길이)를 64800비트로 한다(「X+Y의 값」은 14가 된다).(The modulation method of s 1 (t) (the first complex signal s1), the modulation method of s 2 (t) (the second complex signal s2)) is (64QAM, 256QAM), the code length of the error correction code used (block length) is 64800 bits ("value of X+Y" becomes 14).

[35-1] 「실시형태 10의 실시형태 1의 변형 예 내지 실시형태 10의 실시형태 3의 변형 예」 중 어느 하나의 방법을 이용한 때 (추가하는) 조정비트 열의 비트 수는 126×n+90이 된다.[35-1] The number of bits in the (added) adjustment bit string is 126 x n + 90 when any one of the methods "Modified example of Embodiment 1 of Embodiment 10 to Embodiment 3 of Embodiment 10 is used" is used do.

[35-2] 「실시형태 10의 실시형태 4의 변형 예」의 방법을 이용한 때 「일시적으로 삽입된 조정비트 열(기지의 정보)의 비트 수」는 126×n+36이 된다(단, 126×n+36<64800으로 한다).[35-2] When the method of "Modified example of Embodiment 4 of Embodiment 10" is used, "the number of bits in the temporarily inserted adjustment bit string (known information)" becomes 126 x n + 36 (however, 126 x n + 36) Let n+36<64800).

[35-3] 「실시형태 10의 실시형태 8의 변형 예」의 방법을 이용한 때 PunNum(삭제하는 비트)의 비트 수는 126×n+36이 된다(단, 126×n+36<64800으로 한다).[35-3] When the method of "Modification of Embodiment 8 of Embodiment 10" is used, the number of bits of PunNum (bits to be deleted) becomes 126xn+36 (however, 126xn+36<64800).

[36][36]

(s1(t)(제 1 복소신호 s1)의 변조방식, s2(t)(제 2 복소신호 s2)의 변조방식)이 (256QAM, 256QAM), 사용하는 오류정정부호의 부호길이(블록길이)를 64800비트로 한다(「X+Y의 값」은 16이 된다).(s 1 (t) (modulation method of the first complex signal s1), s 2 (t) (modulation method of the second complex signal s2)) is (256QAM, 256QAM), the code length of the error correction code used (block length) is 64800 bits ("value of X+Y" becomes 16).

[36-1] 「실시형태 10의 실시형태 1의 변형 예 내지 실시형태 10의 실시형태 3의 변형 예」 중 어느 하나의 방법을 이용한 때 (추가하는) 조정비트 열의 비트 수는 144×N이 된다.[36-1] The number of bits in the adjustment bit string (to be added) is 144 × N when any one of the methods of "Modified example of Embodiment 1 of Embodiment 10 to Modification of Embodiment 3 of Embodiment 10" is used do.

[36-2] 「실시형태 10의 실시형태 4의 변형 예」의 방법을 이용한 때 「일시적으로 삽입된 조정비트 열(기지의 정보)의 비트 수」는 144×N이 된다(단, 144×n<64800으로 한다).[36-2] When the method of "Modified example of Embodiment 4 of Embodiment 10" is used, "the number of bits of the temporarily inserted adjustment bit string (known information)" becomes 144 × N (however, 144 × N Let n<64800).

[36-3] 「실시형태 10의 실시형태 8의 변형 예」의 방법을 이용한 때 PunNum(삭제하는 비트)의 비트 수는 144×N이 된다(단, 144×n<64800으로 한다).[36-3] The number of bits of PunNum (bits to be deleted) becomes 144xN (provided that 144xn<64800) when the method of "Modified example of Embodiment 8 of Embodiment 10" is used.

예를 들어 통신시스템이 (s1(t)(제 1 복소신호 s1)의 변조방식, s2(t)(제 2 복소신호 s2)의 변조방식)으로는 (QPSK, QPSK), (QPSK, 16QAM), (QPSK, 64QAM), (QPSK, 256QAM), (16QAM, 16QAM), (16QAM, 64QAM), (16QAM, 256QAM), (64QAM, 256QAM), (256QAM, 256QAM) 중 어느 하나의 변조방식의 세트를 설정할 수 있고, 또, 오류정정부호의 부호길이(블록길이)를 16200비트, 혹은 64800비트의 어느 하나로 설정할 수 있는 것으로 한다. 단, 실시형태 10에서 설명한 θ(i)의 변경의 주기 z를 9로 한다.For example, in the communication system (the modulation method of s 1 (t) (the first complex signal s1), the modulation method of s 2 (t) (the second complex signal s2)), (QPSK, QPSK), (QPSK, 16QAM), (QPSK, 64QAM), (QPSK, 256QAM), (16QAM, 16QAM), (16QAM, 64QAM), (16QAM, 256QAM), (64QAM, 256QAM), (256QAM, 256QAM) any one modulation method It is assumed that a set of can be set, and the code length (block length) of the error correction code can be set to either 16200 bits or 64800 bits. However, the period z of the change of θ(i) described in the tenth embodiment is set to 9.

이때, 앞에서 설명한 [19] 내지 [36]에서 설명한 어느 하나의 조건을 만족하는 것이 중요해진다. 특징적인 점으로는 (s1(t)(제 1 복소신호 s1)의 변조방식, s2(t)(제 2 복소신호 s2)의 변조방식)이 어느 변조방식의 세트라도 오류정정부호의 부호길이(블록길이)에 따라서 추가하는 비트의 비트 수, 혹은 삭제하는 비트의 비트 수가 다르다고 하는 점이다.At this time, it becomes important to satisfy any one of the conditions described in [19] to [36] described above. As a characteristic point, the code of the error correction code is any set of modulation methods (s 1 (t) (the modulation method of the first complex signal s1), s 2 (t) (the modulation method of the second complex signal s2)). The point is that the number of bits to be added or the number of bits to be deleted differs depending on the length (block length).

구체적으로는 예를 들어 케이스 3과 케이스 4를 든다.Specifically, case 3 and case 4 are given, for example.

케이스 3:Case 3:

(s1(t)(제 1 복소신호 s1)의 변조방식, s2(t)(제 2 복소신호 s2)의 변조방식)이 (64QAM, 256QAM)인 것으로 한다. 그리고 송신장치는 오류정정부호의 부호길이(블록길이)를 16200비트, 혹은 64800비트의 어느 하나로 설정할 수 있는 것으로 한다.Assume that (the modulation method of s 1 (t) (the first complex signal s1) and the modulation method of s 2 (t) (the second complex signal s2)) is (64QAM, 256QAM). And it is assumed that the transmitter can set the code length (block length) of the error correction code to either 16200 bits or 64800 bits.

송신장치가 오류정정부호의 부호길이(블록길이)로 16200비트를 선택한 때, 앞에서 설명한 [26-1]을 적용할 때 예를 들어 (추가하는) 조정비트 열의 비트 수를 54로 설정하고, 앞에서 설명한 [26-2]를 적용할 때 「일시적으로 삽입된 조정비트 열(기지의 정보)의 비트 수」를 72로 설정하고, 앞에서 설명한 [26-3]을 적용할 때 PunNum(삭제하는 비트)의 비트 수를 72로 설정한다.When the transmitter selects 16200 bits as the code length (block length) of the error correction code, when applying [26-1] described above, for example, the number of bits in the (additional) adjustment bit string is set to 54, and When applying the [26-2] described above, “the number of bits in the temporarily inserted adjustment bit string (known information)” is set to 72, and when applying [26-3] described above, PunNum (bit to be deleted) set the number of bits to 72.

그리고 송신장치가 오류정정부호의 부호길이(블록길이)로 64800비트를 선택한 때, 앞에서 설명한 [35-1]을 적용할 때 예를 들어 (추가하는) 조정비트 열의 비트 수를 90으로 설정하고, 앞에서 설명한 [35-2]를 적용할 때 「일시적으로 삽입된 조정비트 열(기지의 정보)의 비트 수」를 36으로 설정하고, 앞에서 설명한 [35-3]을 적용할 때 PunNum(삭제하는 비트)의 비트 수를 36으로 설정한다.And when the transmitter selects 64800 bits as the code length (block length) of the error correction code, when applying [35-1] described above, for example, the number of bits in the (additional) adjustment bit string is set to 90, When [35-2] described above is applied, “the number of bits in the temporarily inserted adjustment bit string (known information)” is set to 36, and when applying [35-3] described above, PunNum (bit to be deleted) ) is set to 36.

케이스 4:Case 4:

(s1(t)(제 1 복소신호 s1)의 변조방식, s2(t)(제 2 복소신호 s2)의 변조방식)이 (256QAM, 256QAM)인 것으로 한다. 그리고 송신장치는 오류정정부호의 부호길이(블록길이)를 16200비트, 혹은 64800비트의 어느 하나로 설정할 수 있는 것으로 한다.It is assumed that (the modulation method of s 1 (t) (the first complex signal s1), the modulation method of s 2 (t) (the modulation method of the second complex signal s2)) is (256QAM, 256QAM). And it is assumed that the transmitter can set the code length (block length) of the error correction code to either 16200 bits or 64800 bits.

송신장치가 오류정정부호의 부호길이(블록길이)로 16200비트를 선택한 때, 앞에서 설명한 [27-1]을 적용할 때 예를 들어 (추가하는) 조정비트 열의 비트 수를 72로 설정하고, 앞에서 설명한 [27-2]를 적용할 때 「일시적으로 삽입된 조정비트 열(기지의 정보)의 비트 수」를 72로 설정하고, 앞에서 설명한 [27-3]을 적용할 때 PunNum(삭제하는 비트)의 비트 수를 72로 설정한다.When the transmitter selects 16200 bits as the code length (block length) of the error correction code, when applying [27-1] described above, for example, the number of bits in the (additional) adjustment bit string is set to 72, and When applying the [27-2] described above, set “the number of bits in the temporarily inserted adjustment bit string (known information)” to 72, and when applying [27-3] described above, PunNum (bit to be deleted) set the number of bits to 72.

그리고 송신장치가 오류정정부호의 부호길이(블록길이)로 64800비트를 선택한 때, 앞에서 설명한 [36-1]을 적용할 때 예를 들어 (추가하는) 조정비트 열의 비트 수를 0으로 설정하고, 앞에서 설명한 [36-2]를 적용할 때 「일시적으로 삽입된 조정비트 열(기지의 정보)의 비트 수」를 0으로 설정하고, 앞에서 설명한 [36-3]을 적용할 때 PunNum(삭제하는 비트)의 비트 수를 0으로 설정한다.And when the transmitter selects 64800 bits as the code length (block length) of the error correction code, when applying [36-1] described above, for example, the number of bits in the (additional) adjustment bit string is set to 0, When applying [36-2] described above, “the number of bits in the temporarily inserted adjustment bit string (known information)” is set to 0, and when applying [36-3] described above, PunNum (bit to be deleted) ) is set to 0.

(실시형태 12)(Embodiment 12)

본 실시형태에서는 실시형태 1 내지 실시형태 11에서 설명한 비트길이 조정방법을 DVB 규격에 적용하는 방법에 대해 설명한다.In this embodiment, the method of applying the bit length adjustment method described in Embodiments 1 to 11 to the DVB standard will be described.

DVB(Digital Video Broadcasting)-T2(T:Terrestrial) 규격을 이용한 방송시스템에 적용하는 경우에 대해 설명한다. 먼저, DVB-T2규격을 이용한 방송시스템의 프레임 구성에 대해 설명한다.A case of application to a broadcasting system using the DVB (Digital Video Broadcasting)-T2 (T: Terrestrial) standard will be described. First, a frame configuration of a broadcasting system using the DVB-T2 standard will be described.

도 106은 DVB-T2규격에서의 방송국이 송신하는 신호의 프레임 구성의 개요를 나타내고 있다. DVB-T2규격에서는 OFDM 방식을 이용하고 있으므로 시간-주파수 축으로 프레임이 구성되어 있다. 도 106은 시간-주파수 축에서의 프레임 구성을 나타내고 있고, 프레임은 P1 Signallingdata(이하, P1심벌이라고 부르는 경우가 있다)(10601), L1 Pre-Signalling data(10602), L1 Post-Signalling data(10603), Common PLP(10604), PLP#1~#N(10605-1~10605-N)로 구성되어 있다(PLP:Physical Layer Pipe). (여기서, L1 Pre-Signalling data(10602), L1 Post-Signalling data(10603)를 P2심벌이라고 부른다).Fig. 106 shows an outline of the frame structure of a signal transmitted by a broadcasting station in the DVB-T2 standard. Since OFDM is used in the DVB-T2 standard, the frame is configured on the time-frequency axis. Fig. 106 shows the frame configuration on the time-frequency axis, and the frames are P1 Signaling data (hereinafter, sometimes referred to as P1 symbol) 10601, L1 Pre-Signalling data 10602, and L1 Post-Signalling data 10603. ), Common PLP (10604), and PLP#1 to #N (10605-1 to 10605-N) (PLP: Physical Layer Pipe). (Here, L1 Pre-Signalling data 10602 and L1 Post-Signalling data 10603 are called P2 symbols).

이와 같이, P1 Signalling data(10601), L1 Pre-Signalling data(10602), L1 Post-Signalling data(10603), Common PLP(10604), PLP#1~#N(10605-1~10605-N)으로 구성되어 있는 프레임을 T2프레임이라고 부르고 있고, 프레임 구성의 하나의 단위로 되어 있다.In this way, P1 Signaling data (10601), L1 Pre-Signalling data (10602), L1 Post-Signalling data (10603), Common PLP (10604), PLP#1 to #N (10605-1 to 10605-N) The constituted frame is called a T2 frame, and is a unit of the frame composition.

P1 Signalling data(10601)에 의해 수신장치가 신호 검출, 주파수 동기(주파수 오프셋 추정도 포함한다)를 행하기 위한 심벌이라는 것과 동시에 프레임에서의 FFT(Fast Fourier Transform) 사이즈의 정보, SISO(Single-Input Single-Output)/MISO(Multiple-Input Single-Output) 중 어느 방식으로 변조신호를 송신하는가의 정보 등을 전송한다(또, DVB-T2규격에서는, SISO 방식인 경우 하나의 변조신호를 송신하는 방식이고, MISO 방식인 경우 복수의 변조신호를 송신하는 방법이며, 또한, 비 특허문헌 5, 비 특허문헌 7, 비 특허문헌 8에 나타내고 있는 시공간 블록부호를 이용하고 있다).The P1 Signaling data 10601 is a symbol for the reception device to perform signal detection and frequency synchronization (including frequency offset estimation), information on the FFT (Fast Fourier Transform) size in the frame, and SISO (Single-Input) Transmits information on which method of transmitting a modulated signal among Single-Output)/MISO (Multiple-Input Single-Output). In the case of the MISO method, it is a method of transmitting a plurality of modulated signals, and the space-time block codes shown in Non-Patent Document 5, Non-Patent Document 7, and Non-Patent Document 8 are used).

또, 본 실시형태에서는 SISO 방식일 때 하나의 스트림으로부터 복수의 변조신호를 생성하여 복수의 안테나로 송신해도 좋다.Further, in the present embodiment, in the case of the SISO method, a plurality of modulated signals may be generated from one stream and transmitted through a plurality of antennas.

L1 Pre-Signalling data(10602)에 의해 송신프레임에서 사용하는 가드 인터벌의 정보, APR(Peak to Average Power Ratio)를 삭감하기 위해서 실시하는 신호처리방법에 관한 정보, L1 Post-Signalling data를 전송할 때의 변조방식, 오류정정방식(FEC: Forward Error Correction), 오류정정방식의 부호화율의 정보, L1 Post-Signalling data의 사이즈 및 정보사이즈의 정보, 파일럿 패턴의 정보, 셀(주파수 영역) 고유번호의 정보, 노멀 모드 및 확장 모드(노멀 모드와 확장 모드에서는 데이터 전송에 이용하는 서브 캐리어수가 다르다) 중 어느 방식을 이용하고 있는가의 정보 등을 전송한다.Information on the guard interval used in the transmission frame by the L1 Pre-Signalling data 10602, information on the signal processing method implemented to reduce the Peak to Average Power Ratio (APR), information on the L1 Post-Signalling data when transmitting Modulation method, error correction method (FEC: Forward Error Correction), information on coding rate of error correction method, information on size and information size of L1 Post-Signalling data, information on pilot pattern, information on cell (frequency domain) unique number , information on which method of the normal mode and the extended mode (the number of subcarriers used for data transmission is different in the normal mode and the extended mode) is transmitted, and the like.

L1 Post-Signalling data(10603)에 의해 PLP의 수의 정보, 사용하는 주파수 영역에 관한 정보, 각 PLP의 고유번호의 정보, 각 PLP를 전송하는데 사용하는 변조방식, 오류정정방식, 오류정정방식의 부호화율의 정보, 각 PLP의 송신하는 블록수의 정보 등을 전송한다. Common PLP(10604), PLP#1~#N(10605-1~10605-N)는 데이터를 전송하기 위한 영역이다.By L1 Post-Signalling data (10603), information on the number of PLPs, information on the frequency domain to be used, information on the unique number of each PLP, modulation method used to transmit each PLP, error correction method, and error correction method Information on the encoding rate, information on the number of blocks to be transmitted in each PLP, and the like are transmitted. Common PLP 10604 and PLP#1 to #N (10605-1 to 10605-N) are areas for data transmission.

도 106의 프레임 구성에서는 P1 Signalling data(10601), L1 Pre-Signalling data(10602), L1 Post-Signalling data(10603), Common PLP(10604), PLP#1~#N(10605-1~10605-N)는 시분할로 송신되고 있ssm 것과 같이 기재하고 있으나, 실제는 동일 시각에 2 종류 이상의 신호가 존재하고 있다. 그 예를 도 107에 나타낸다. 도 107에 나타내는 것과 같이, 동일 시각에 L1 Pre-Signalling data, L1 Post-Signalling data, Common PLP가 존재하고 있거나, 동일 시각에 PLP#1, PLP#2가 존재하거나 하는 경우도 있다. 즉, 각 신호는 시분할 및 주파수분할을 병용하여 프레임이 구성되어 있다.In the frame configuration of FIG. 106, P1 Signaling data 10601, L1 Pre-Signalling data 10602, L1 Post-Signalling data 10603, Common PLP 10604, PLP#1 to #N (10605-1 to 10605-) N) is transmitted in time division and is described as ssm, but in reality, two or more types of signals exist at the same time. An example thereof is shown in FIG. 107 . As shown in FIG. 107, L1 Pre-Signalling data, L1 Post-Signalling data, and Common PLP may exist at the same time, or PLP#1 and PLP#2 may exist at the same time. That is, each signal is composed of a frame using both time division and frequency division.

도 108은 DVB-T2규격에서의 (예를 들어 방송국)의 송신장치에 대해 앞에서 설명한 프리코딩 및 위상변경을 실행하는 송신방법을 적용한 송신장치의 구성의 일례를 나타내고 있다.Fig. 108 shows an example of the configuration of a transmission apparatus to which the transmission method for performing the precoding and phase change described above is applied to the transmission apparatus of the DVB-T2 standard (for example, a broadcasting station).

PLP 신호생성부(10802)는 PLP용의 송신데이터(10801)(복수 PLP용의 데이터), 제어신호(10809)를 입력으로 하여, 제어신호(10809)에 포함되는 각 PLP의 오류정정부호화 정보, 변조방식의 정보 등의 정보에 의거하여 오류정정부호화, 변조방식에 의거한 매핑을 실행해서 PLP의(직교) 베이스밴드신호(10803)를 출력한다.The PLP signal generation unit 10802 receives the transmission data 10801 for PLP (data for multiple PLPs) and the control signal 10809 as inputs, and error correction encoding information of each PLP included in the control signal 10809, Based on information such as information on the modulation method, error correction coding and mapping based on the modulation method are performed to output the (orthogonal) baseband signal 10803 of the PLP.

P2심벌 신호생성부(10805)는 P2심벌용 송신데이터(10804), 제어신호(10809)를 입력으로 하여, 제어신호(10809)에 포함되는 P2심벌의 오류정정정보, 변조방식의 정보 등의 정보에 의거하여 오류정정부호화, 변조방식에 의거한 매핑을 실행해서 P2심벌의(직교) 베이스밴드신호(10806)를 출력한다.The P2 symbol signal generator 10805 receives the P2 symbol transmission data 10804 and the control signal 10809 as inputs, and includes information such as error correction information of the P2 symbol included in the control signal 10809, information on the modulation method, and the like. Mapping based on the error correction coding and modulation method is performed based on the P2 symbol (orthogonal) baseband signal 10806 is output.

제어신호생성부(10808)는 P1심벌용의 송신데이터(10807), P2심벌용 송신데이터(10804)를 입력으로 하여, 도 106에서의 각 심벌 군(P1 Signalling data(10601), L1 Pre-Signalling data(10602), L1 Post-Signalling data(10603), Common PLP(10604), PLP#1~#N(10605-1~10605-N))의 송신방법(오류정정부호, 오류정정부호의 부호화율, 변조방식, 블록길이, 프레임 구성, 규칙적으로 프리코딩 행렬을 바꾸는 송신방법을 포함하는 선택한 송신방법, 파일럿심벌 삽입방법, IFFT(Inverse Fast Fourier Transform)/FFT의 정보 등, PAPR 삭감방법의 정보, 가드 인터벌 삽입방법의 정보)의 정보를 제어신호(10809)로서 출력한다.The control signal generation unit 10808 receives, as input, the transmission data 10807 for the P1 symbol and the transmission data 10804 for the P2 symbol, and receives each symbol group (P1 Signaling data 10601, L1 Pre-Signalling data (10602), L1 Post-Signalling data (10603), Common PLP (10604), PLP#1 to #N (10605-1 to 10605-N)) transmission method (error correction code, code rate of error correction code) , modulation method, block length, frame configuration, selected transmission method including transmission method that regularly changes precoding matrix, pilot symbol insertion method, IFFT (Inverse Fast Fourier Transform)/FFT information, etc., PAPR reduction method information, information of the guard interval insertion method) is output as a control signal 10809.

프레임 구성부(10810)는 PLP의 베이스밴드신호(10812), P2심벌의 베이스밴드신호(10806), 제어신호(10809)를 입력으로 하여, 제어신호에 포함되는 프레임 구성의 정보에 의거하여 주파수, 시간 축에서의 재배열을 실행하여 프레임 구성에 따른 스트림 1의(직교) 베이스밴드신호(10811-1)(매핑 후의 신호, 즉, 사용하는 변조방식에 의거하는 베이스밴드신호), 스트림 2의(직교) 베이스밴드신호(10811-2)(매핑 후의 신호, 즉, 사용하는 변조방식에 의거하는 베이스밴드신호)를 출력한다.The frame configuration unit 10810 receives the baseband signal 10812 of the PLP, the baseband signal 10806 of the P2 symbol, and the control signal 10809 as inputs, and receives a frequency, Stream 1's (orthogonal) baseband signal 10811-1 (a signal after mapping, i.e., a baseband signal based on the modulation method used), stream 2 ( orthogonal) a baseband signal 10811-2 (a signal after mapping, that is, a baseband signal based on the modulation method used) is output.

신호처리부(10812)는 스트림 1의 베이스밴드신호(10811-1), 스트림 2의 베이스밴드신호(10811-2), 제어신호(10809)를 입력으로 하여, 제어신호(7609)에 포함되는 송신방법에 의거한 신호처리 후의 변조신호 1(10813-1) 및 신호처리 후의 변조신호 2(108313-2)를 출력한다.The signal processing unit 10812 receives the baseband signal 10811-1 of the stream 1, the baseband signal 10811-2 of the stream 2, and the control signal 10809 as inputs, and includes a transmission method included in the control signal 7609. A modulated signal 1 (10813-1) after signal processing and a modulated signal 2 (108313-2) after signal processing are outputted.

또, 신호처리부(10812)의 동작에 대해서는 후에 상세하게 설명한다.Note that the operation of the signal processing unit 10812 will be described in detail later.

파일럿 삽입부(10814-1)는 신호처리 후의 변조신호 1(10813-1), 제어신호(10809)를 입력으로 하여, 제어신호(10809)에 포함되는 파일럿심벌의 삽입방법에 관한 정보에 의거하여 신호처리 후의 변조신호 1(10813-1)에 파일럿심벌을 삽입해서 파일럿심벌 삽입 후의 변조신호(10815-1)를 출력한다.The pilot inserting unit 10814-1 receives the modulated signal 1 10813-1 and the control signal 10809 after signal processing as inputs, and based on the information on the method of inserting the pilot symbol included in the control signal 10809, A pilot symbol is inserted into the modulated signal 1 10813-1 after signal processing, and the modulated signal 10815-1 after the pilot symbol insertion is output.

파일럿 삽입부(0814-2)는 신호처리 후의 변조신호 2(10813-2), 제어신호(10809)를 입력으로 하여, 제어신호(10809)에 포함되는 파일럿심벌의 삽입방법에 관한 정보에 의거하여 신호처리 후의 변조신호 2(10813-2)에 파일럿심벌을 삽입해서 파일럿심벌 삽입 후의 변조신호(10815-2)를 출력한다.The pilot inserting unit 0814-2 receives the modulated signal 2 10813-2 and the control signal 10809 after signal processing as inputs, and based on the information on the method of inserting the pilot symbol included in the control signal 10809, A pilot symbol is inserted into the modulated signal 2 10813-2 after signal processing, and the modulated signal 10815-2 after the pilot symbol insertion is output.

IFFT(Inverse Fast Fourier Transform)부(10816-1)는 파일럿심벌 삽입 후의 변조신호(10815-1), 제어신호(10809)를 입력으로 하여, 제어신호(10809)에 포함되는 IFFT의 방법의 정보에 의거하여 IFFT를 실행하고, IFFT 후의 신호(10816-1)를 출력한다.The IFFT (Inverse Fast Fourier Transform) unit 10816-1 receives the modulated signal 10815-1 and the control signal 10809 after pilot symbol insertion as inputs, and receives the information of the IFFT method included in the control signal 10809. Based on the IFFT, the IFFT signal 10816-1 is output.

IFFT부(10816-2)는 파일럿심벌 삽입 후의 변조신호(10815-2), 제어신호(10809)를 입력으로 하여, 제어신호(10809)에 포함되는 IFFT의 방법의 정보에 의거하여 IFFT를 실행하고, IFFT 후의 신호(10817-2)를 출력한다.The IFFT unit 10816-2 receives the modulated signal 10815-2 and the control signal 10809 after pilot symbol insertion as inputs, and executes the IFFT based on the IFFT method information included in the control signal 10809. , the signal 10817-2 after IFFT is output.

PAPR 삭감부(10818-1)는 IFFT 후의 신호(10817-1), 제어신호(10809)를 입력으로 하여, 제어신호(10809)에 포함되는 PAPR 삭감에 관한 정보에 의거하여 IFFT 후의 신호(10817-1)에 PAPR 삭감을 위한 처리를 실행해서 PAPR 삭감 후의 신호(10819-1)를 출력한다.The PAPR reduction unit 10818-1 receives the post-IFFT signal 10817-1 and the control signal 10809 as inputs, and based on the PAPR reduction information included in the control signal 10809, the post-IFFT signal 10817- In 1), processing for PAPR reduction is performed, and the signal 10819-1 after PAPR reduction is output.

PAPR 삭감부(10818-2)는 IFFT 후의 신호(10817-2), 제어신호(10809)를 입력으로 하여, 제어신호(10809)에 포함되는 PAPR 삭감에 관한 정보에 의거하여 IFFT 후의 신호(10817-2)에 PAPR 삭감을 위한 처리를 실행해서 PAPR 삭감 후의 신호(10819-2)를 출력한다.The PAPR reduction unit 10818-2 receives the post-IFFT signal 10817-2 and the control signal 10809 as inputs, and based on the PAPR reduction information included in the control signal 10809, the post-IFFT signal 10817- In 2), processing for PAPR reduction is performed, and the signal 10819-2 after PAPR reduction is output.

가드 인터벌 삽입부(10820-1)는 PAPR 삭감 후의 신호(10819-1), 제어신호(10809)를 입력으로 하여, 제어신호(10809)에 포함되는 가드 인터벌의 삽입방법에 관한 정보에 의거하여 PAPR 삭감 후의 신호(10819-1)에 가드 인터벌을 삽입하고, 가드 인터벌 삽입 후의 신호(10821-1)를 출력한다.The guard interval insertion unit 10820-1 receives the signal 10819-1 and the control signal 10809 after PAPR reduction as inputs, and based on the information on the method of inserting the guard interval included in the control signal 10809, the PAPR A guard interval is inserted into the reduced signal 10819-1, and the guard interval inserted signal 10821-1 is output.

가드 인터벌 삽입부(10820-2)는 PAPR 삭감 후의 신호(10819-2), 제어신호(10809)를 입력으로 하여, 제어신호(10809)에 포함되는 가드 인터벌의 삽입방법에 관한 정보에 의거하여 PAPR 삭감 후의 신호(10819-2)에 가드 인터벌을 삽입하고, 가드 인터벌 삽입 후의 신호(10821-2)를 출력한다.The guard interval insertion unit 10820-2 receives the signal 10819-2 and the control signal 10809 after PAPR reduction as inputs, and based on the information on the method of inserting the guard interval included in the control signal 10809, the PAPR A guard interval is inserted into the reduced signal 10819-2, and the guard interval inserted signal 10821-2 is output.

P1심벌 삽입부(10822)는 가드 인터벌 삽입 후의 신호(10821-1), 가드 인터벌 삽입 후의 신호(10821-2), P1심벌용의 송신데이터(10807)를 입력으로 하여, P1심벌용의 송신데이터(10807)로부터 P1심벌의 신호를 생성하고, 가드 인터벌 삽입 후의 신호(10821-1)에 대해 P1심벌을 부가하며, P1심벌을 부가한 후의 신호(10823-1) 및 가드 인터벌 삽입 후의 신호(10821-2)에 대해 P1심벌을 부가하여 P1심벌을 부가한 후의 신호(10823-2)를 출력한다. 또, P1심벌의 신호는 P1심벌을 부가한 후의 신호(10823-1), P1심벌을 부가한 후의 신호(10823-2) 양자에 부가되어 있어도 좋고, 또, 어느 일방에 부가되고 있어도 좋다. 일방에 부가되어 있는 경우에는 부가되어 있는 신호가 부가되어 있는 구간에서는 부가되어 있지 않은 신호에는 베이스밴드신호로 0(제로)의 신호가 존재하게 된다.The P1 symbol insertion unit 10822 receives the signal 10821-1 after guard interval insertion, the signal 10821-2 after guard interval insertion, and transmission data 10807 for the P1 symbol as inputs, and transmits data for the P1 symbol. A P1 symbol signal is generated from (10807), a P1 symbol is added to the signal 10821-1 after guard interval insertion, a signal 10823-1 after adding the P1 symbol, and a signal 10821 after a guard interval insertion -2), the signal 10823-2 after adding the P1 symbol is added. The signal of the P1 symbol may be added to both the signal 10823-1 after adding the P1 symbol and the signal 10823-2 after adding the P1 symbol, or may be added to either one. In the case where the added signal is added, a 0 (zero) signal exists as the baseband signal in the non-added signal in the section to which the added signal is added.

무선처리부(10824-1)는 P1심벌을 부가한 후의 신호(10823-1)를 입력으로 하여, 주파수변환, 증폭 등의 처리가 실행되어서 송신신호(10825-1)를 출력한다. 그리고 송신신호(10825-1)는 안테나(10826-1)로부터 전파로서 출력된다.The radio processing unit 10824-1 receives the signal 10823-1 after adding the P1 symbol as input, performs frequency conversion and amplification processing, and outputs a transmission signal 10825-1. Then, the transmission signal 10825-1 is output as a radio wave from the antenna 10826-1.

무선처리부(10824-2)는 P1심벌용 처리 후의 신호(10823-2)를 입력으로 하여, 주파수변환, 증폭 등의 처리가 실행되어서 송신신호(10825-2)를 출력한다. 그리고 송신신호(10825-2)는 안테나(10826-2)로부터 전파로서 출력된다.The radio processing unit 10824-2 receives the signal 10823-2 after processing for the P1 symbol as input, performs frequency conversion, amplification, and other processing, and outputs a transmission signal 10825-2. Then, the transmission signal 10825-2 is output as a radio wave from the antenna 10826-2.

예를 들어 도 106과 같은 프레임 구성에 의해 방송국이 각 심벌을 송신한 것으로 한다. 이때, 일례로 PLP(혼란을 피하기 위해 #1에서 $1로 변경한다)$1과 PLP$K를 방송국이 실시형태 1 내지 실시형태 11에서 설명한 것과 같은 2개의 변조신호를 2개의 안테나로 송신할 때의 주파수-시간 축에서의 프레임 구성을 도 109에 나타낸다.For example, it is assumed that the broadcasting station transmits each symbol according to the frame configuration shown in FIG. 106 . At this time, as an example, PLP (changed from #1 to #1 to avoid confusion) #1 and PLP$K, the broadcasting station transmits two modulated signals as described in Embodiments 1 to 11 through two antennas. The frame configuration on the frequency-time axis at the time is shown in FIG.

도 109와 같이, PLP$1은 시각 T, 캐리어 3(도 109의 10901)을 슬롯의 선두로 하고, 시각 T+4, 캐리어 4를 슬롯의 최후(도 109의 10902)로 하여 슬롯(심벌)이 존재하고 있다(도 109 참조).As shown in Fig. 109, in PLP#1, a slot (symbol) exists with time T and carrier 3 (10901 in Fig. 109) as the beginning of the slot, and time T+4 and carrier 4 as the end of the slot (10902 in Fig. 109). (refer to FIG. 109).

즉, PLP$1에서는 시각 T, 캐리어 3은 제 1번째의 슬롯이고, 제 2번째의 슬롯은 시각 T, 캐리어 4이며, 제 3번째의 슬롯은 시각 T, 캐리어 5이고, …, 제 7번째의 슬롯은 시각 T+1, 캐리어 1이며, 제 8번째의 슬롯은 시각 T+1, 캐리어 2이고, 제 9번째의 슬롯은 시각 T+1, 캐리어 3이며, …, 제 14번째의 슬롯은 시각 T+1, 캐리어 8이고, 제 15번째의 슬롯은 시각 T+2, 캐리어 0이며, …가 된다.That is, in PLP$1, time T, carrier 3 is the first slot, the second slot is time T, carrier 4, the third slot is time T, carrier 5, ... , the seventh slot is time T+1, carrier 1, the eighth slot is time T+1, carrier 2, the ninth slot is time T+1, carrier 3, ... , the 14th slot is time T+1, carrier 8, the 15th slot is time T+2, carrier 0, ... becomes

그리고 PLP$K는 시각 S, 캐리어 4 (도 109의 10903)를 슬롯의 선두로 하고, 시각 S+8, 캐리어 4를 슬롯의 최후(도 109의 10904)로 하여 슬롯(심벌)이 존재하고 있다(도 109 참조).Then, in PLP$K, a slot (symbol) exists with time S, carrier 4 (10903 in Fig. 109) as the beginning of the slot, and time S+8, carrier 4 as the end of the slot (10904 in Fig. 109) (Fig. 109).

즉, PLP$K에서는 시각 S, 캐리어 4는 제 1번째의 슬롯이고, 제 2번째의 슬롯은 시각 S, 캐리어 5이며, 제 3번째의 슬롯은 시각 S, 캐리어 6이고, …, 제 5번째의 슬롯은 시각 S, 캐리어 8이며, 제 9번째의 슬롯은 시각 S+1, 캐리어 1이고, 제 10번째의 슬롯은 시각 S+1, 캐리어 2이며, …, 제 16번째의 슬롯은 시각 S+1, 캐리어 8이고, 제 17번째의 슬롯은 시각 S+2, 캐리어 0이며, …가 된다.That is, in PLP$K, time S, carrier 4 is the first slot, the second slot is time S, carrier 5, the third slot is time S, carrier 6, ... , the fifth slot is time S, carrier 8, the ninth slot is time S+1, carrier 1, the tenth slot is time S+1, carrier 2, ... , the 16th slot is time S+1, carrier 8, the 17th slot is time S+2, carrier 0, ... becomes

또, 각 PLP의 선두의 슬롯(심벌)의 정보와 마지막 슬롯(심벌)의 정보를 포함하는 각 PLP가 사용하고 있는 슬롯의 정보는 P1심벌, P2심벌, 제어심벌 군 등의 제어심벌에 의해 전송되고 있게 된다.In addition, the slot information used by each PLP, including information on the first slot (symbol) and information on the last slot (symbol) of each PLP, is transmitted using control symbols such as P1 symbols, P2 symbols, and control symbol groups. becomes becoming

다음에, 도 108의 신호처리부(10812)의 동작에 대해 설명한다. 신호처리부(10812)는 LDPC부호의 부호화부, 매핑부, 프리코딩부, 비트길이 조정부, 재배열부(인터리버)를 구비하고 있는 것으로 한다.Next, the operation of the signal processing unit 10812 in FIG. 108 will be described. It is assumed that the signal processing unit 10812 includes an LDPC code encoding unit, a mapping unit, a precoding unit, a bit length adjustment unit, and a rearrangement unit (interleaver).

신호처리부(10812)는 제어신호(10809)를 입력으로 하고 있고, 제어신호(10809)에 포함된다, 예를 들어 LDPC부호의 부호길이(블록길이), 전송방법의 정보(SISO 전송, MIMO 전송, MISO 전송), 변조방식의 정보 등에 의거하여 신호처리방법을 결정한다. 이때, 전송방식으로 MIMO 전송이 선택된 경우, LDPC부호의 부호길이(블록길이), 변조방식의 세트에 의거하여 실시형태 1 내지 실시형태 11에서 설명한 비트길이 조정방법 중 어느 하나의 방식에 의거하여 신호처리부(10812)는 비트길이의 조정을 실행하고, 그 후, 인터리브나 매핑, 경우에 따라서는 프리코딩을 실시해서 신호처리 후의 변조신호 1(10813-1) 및 신호처리 후의 변조신호 2(10813-2)를 출력한다.The signal processing unit 10812 receives a control signal 10809 as an input, and is included in the control signal 10809, for example, the code length (block length) of the LDPC code, information on the transmission method (SISO transmission, MIMO transmission, MISO transmission), the signal processing method is determined based on information on the modulation method. At this time, when MIMO transmission is selected as the transmission method, the signal is based on any one of the bit length adjustment methods described in Embodiments 1 to 11 based on the code length (block length) of the LDPC code and the set of modulation methods. The processing unit 10812 adjusts the bit length, and then performs interleaving, mapping, and, in some cases, precoding, so that the modulated signal 1 (10813-1) after signal processing and the modulated signal 2 (10813-) after signal processing are performed. 2) is printed.

앞에서 설명한 것과 같이, P1심벌, P2심벌, 제어심벌 군에 의해 각 PLP의 전송방법(예를 들어 하나의 스트림을 송신하는 전송방법, 시공간블록부호를 이용한 전송방법, 2개의 스트림을 송신하는 전송방법) 및 사용하고 있는 변조방식의 정보가 단말에 전송된다.As described above, a transmission method of each PLP by P1 symbol, P2 symbol, and control symbol group (for example, a transmission method of transmitting one stream, a transmission method using a space-time block code, a transmission method of transmitting two streams ) and information on the modulation method being used are transmitted to the terminal.

이때의 단말의 동작에 대해 설명한다.The operation of the terminal at this time will be described.

도 110에 있어서 P1심벌 검출, 복호부(11011)는 방송국(도 108)이 송신한 신호를 수신하고, 신호처리 후의 신호(11004-X, 11004-Y)를 입력으로 하여 P1심벌을 검출함으로써 신호 검출, 시간 주파수 동기를 실시하는 동시에, P1심벌에 포함되는 제어정보를(복조 및 오류정정 복호를 실시함으로써) 얻어서 P1심벌 제어정보(11012)를 출력한다.In FIG. 110, the P1 symbol detection and decoding unit 11011 receives the signal transmitted by the broadcasting station (FIG. 108), receives the signals 11004-X and 11004-Y after signal processing as input, and detects the P1 symbol to signal Detection and time frequency synchronization are performed, and control information included in the P1 symbol is obtained (by performing demodulation and error correction decoding), and P1 symbol control information 11012 is output.

OFDM 방식관련 처리부(11003-X)는 안테나(11001-X)에서 수신한 수신신호(11002-X)를 입력으로 하여, OFDM 방식을 위한 수신 측의 신호처리를 실행해서 신호처리 후의 신호(11004-X)를 출력한다. 마찬가지로 OFDM 방식관련 처리부(11003-Y)는 안테나(11001-Y)에서 수신한 수신신호(11002-Y)를 입력으로 하여, OFDM 방식을 위한 수신 측의 신호처리를 실행해서 신호처리 후의 신호(11004-Y)를 출력한다.The OFDM method related processing unit 11003-X receives the received signal 11002-X received from the antenna 11001-X as an input, performs signal processing on the receiving side for the OFDM method, and processes the signal 11004-X after signal processing. X) is printed. Similarly, the OFDM method related processing unit 11003-Y receives the received signal 11002-Y received from the antenna 11001-Y as an input, performs signal processing on the receiving side for the OFDM method, and performs signal processing on the signal 11004 -Y) is output.

OFDM 방식관련 처리부(11003-X 및 11003-Y)는 P1심벌 제어정보(11012)를 입력으로 하고 있고, 이 정보에 의거하여 OFDM 방식을 위한 신호처리방법을 변경한다(위에서 설명한 바와 같이, 방송국이 송신하는 신호의 전송방법의 정보가 P1심벌에 포함되어 있기 때문이다).The OFDM method related processing units 11003-X and 11003-Y receive P1 symbol control information 11012 as input, and change the signal processing method for the OFDM method based on this information (as described above, the broadcasting station This is because information on the transmission method of the signal to be transmitted is included in the P1 symbol).

P2심벌 복조부(11013)는 신호처리 후의 신호(11004-X, 11004-Y) 및 P1심벌 제어정보(11012)를 입력으로 하여, P1심벌 제어정보에 의거하여 신호처리를 실행하고, 복조(오류정정 복호를 포함한다)를 실시하여 P2심벌 제어정보(11014)를 출력한다.The P2 symbol demodulation unit 11013 receives the signals 11004-X and 11004-Y after signal processing and the P1 symbol control information 11012 as inputs, performs signal processing based on the P1 symbol control information, and demodulates (errors). correction decoding is performed) to output P2 symbol control information 11014.

제어정보 생성부(11015)는 P1심벌 제어정보(11012) 및 P2심벌 제어정보(11014)를 입력으로 하여, (수신 동작에 관계하는) 제어정보를 묶어서 제어신호(11016)로서 출력한다. 그리고 제어신호(11016)는 도 110에 나타낸 것과 같이 각 부에 입력되게 된다.The control information generator 11015 receives the P1 symbol control information 11012 and the P2 symbol control information 11014 as inputs, bundles the control information (related to the reception operation) and outputs it as a control signal 11016 . Then, the control signal 11016 is input to each unit as shown in FIG. 110 .

변조신호 z1의 채널변동 추정부(11005-1)는 (또, 변조신호 z1 실시형태 A1에 기술한 것과 같다) 신호처리 후의 신호(11004-X), 제어신호(11016)를 입력으로 하여, 송신장치가 변조신호 z1을 송신한 안테나와 수신안테나(11001-X) 간의 채널변동을 신호처리 후의 신호(11004-X)에 포함되는 파일럿심벌 등을 이용해 추정하고, 채널추정신호(11006-1)를 출력한다.The channel variation estimating unit 11005-1 of the modulated signal z 1 (also as described in the modulated signal z 1 embodiment A1) receives the signal 11004-X and the control signal 11016 after signal processing as inputs. , the transmission device estimates the channel variation between the antenna to which the modulated signal z 1 has been transmitted and the reception antenna 11001-X using pilot symbols included in the signal 11004-X after signal processing, and the like, and the channel estimation signal 11006- 1) is printed.

변조신호 z2의 채널변동 추정부(11005-2)는 (또, 변조신호 z2 실시형태 A1에 기술한 것과 같다) 신호처리 후의 신호(11004-X), 제어신호(11016)를 입력으로 하여, 송신장치가 변조신호 z2를 송신한 안테나와 수신안테나(11001-X) 간의 채널변동을 신호처리 후의 신호(11004-X)에 포함되는 파일럿심벌 등을 이용해서 추정하여 채널추정신호(11006-2)를 출력한다.The channel variation estimating unit 11005-2 of the modulated signal z 2 (also as described in the modulated signal z 2 embodiment A1) receives the signal 11004-X and the control signal 11016 after signal processing as inputs. , the channel estimation signal 11006-2 by estimating the channel variation between the antenna 11001-X from which the transmitter transmits the modulated signal z2 and the receiving antenna 11001-X using pilot symbols included in the signal 11004-X after signal processing. ) is output.

변조신호 z1의 채널변동 추정부(11007-1)는 (또, 변조신호 z1 실시형태 A1에 기술한 것과 같다) 신호처리 후의 신호(11004-Y), 제어신호(11016)를 입력으로 하여, 송신장치가 변조신호 z1을 송신한 안테나와 수신안테나(11001-Y) 간의 채널변동을 신호처리 후의 신호(11004-Y)에 포함되는 파일럿심벌 등을 이용해 추정하여 채널추정신호(11008-1)를 출력한다.The channel variation estimating unit 11007-1 of the modulated signal z 1 receives the signal 11004-Y and the control signal 11016 after signal processing (also as described in Embodiment A1 of the modulated signal z 1 ) as inputs. , the channel estimation signal 11008-1 by estimating the channel variation between the antenna from which the transmitter transmits the modulated signal z 1 and the receiving antenna 11001-Y using pilot symbols included in the signal 11004-Y after signal processing ) is output.

변조신호 z2의 채널변동 추정부(11007-2)는 (또, 변조신호 z2 실시형태 A1에 기술한 것과 같다) 신호처리 후의 신호(11004-Y), 제어신호(11016)를 입력으로 하여, 송신장치가 변조신호 z2를 송신한 안테나와 수신안테나(11001-Y) 간의 채널변동을 신호처리 후의 신호(11004-Y)에 포함되는 파일럿심벌 등을 이용해 추정하여 채널추정신호(11008-2)를 출력한다.The channel variation estimating unit 11007-2 of the modulated signal z 2 (also as described in the modulated signal z 2 embodiment A1) receives the signal 11004-Y and the control signal 11016 after signal processing as inputs. , the channel estimation signal 11008-2 by estimating the channel variation between the antenna from which the transmitter transmits the modulated signal z 2 and the receiving antenna 11001-Y using pilot symbols included in the signal 11004-Y after signal processing ) is output.

신호처리부(11009)는 신호(11006-1, 11006-2, 11008-1, 11008-2, 11004-X, 11004-Y) 및 제어신호(11016)를 입력으로 하여, 제어신호(11016)에 포함되어 있는 각 PLP를 전송하기 위해 이용한 전송방식·변조방식·오류정정 부호화방식·오류정정부호화의 부호화율·오류정정부호의 블록 사이즈 등의 정보에 의거하여 복조, 복호의 처리를 실행해서 수신데이터(11010)를 출력한다. 또, 수신장치는 P1심벌, P2심벌, 제어심벌 군 등의 제어심벌에 포함하는 각 PLP가 사용하고 있는 슬롯의 정보로부터 필요로 하고 있는 PLP를 추출하여 복조(신호 분리, 신호 검파를 포함한다), 오류정정 복호를 실시하게 된다.The signal processing unit 11009 receives the signals 11006-1, 11006-2, 11008-1, 11008-2, 11004-X, and 11004-Y and the control signal 11016 as inputs, and is included in the control signal 11016 The received data ( 11010) is output. In addition, the receiver extracts the required PLP from the slot information used by each PLP included in the control symbols such as the P1 symbol, the P2 symbol, and the control symbol group and demodulates it (including signal separation and signal detection). , error correction decoding is performed.

앞에서의 설명에서는 DVB-T2규격에서의 (예를 들어 방송국)의 송신장치에 대해 프리코딩 및 위상변경을 실행하는 송신방법을 적용한 송신장치와 이 송신장치가 송신한 신호를 수신하는 수신장치의 구성에 대해 주로 설명하였다.In the previous description, the configuration of a transmitting device to which a transmission method of performing precoding and phase change for a transmitting device of the DVB-T2 standard (for example, a broadcasting station) is applied and a receiving device receiving a signal transmitted by the transmitting device mainly explained.

그런데, DVB-T2규격을 이용한 방송시스템이 운용되어서 이미 DVB-T2규격의 변조신호를 수신할 수 있는 수신장치가 보급되어 있는 경우, 새로운 규격을 도입할 때 DVB-T2규격의 변조신호를 수신할 수 있는 수신장치에 영향을 주지 않도록 하는 것이 바람직하다.However, when a broadcasting system using the DVB-T2 standard is operated and a receiving device capable of receiving a modulated signal of the DVB-T2 standard is already in use, when a new standard is introduced, it is possible to receive a modulated signal of the DVB-T2 standard. It is desirable not to affect the receiving device that can be used.

그래서, 이하에서는 DVB-T2규격의 변조신호를 수신할 수 있는 수신장치에 영향을 주지 않고 하나의 스트림을 송신하는 전송방법 및 2개의 스트림을 송신하는 전송방법을 도입하기 위한 P1심벌(P1 Signalling data) 및 P2심벌(L1 Pre-Signalling data 및 L1 Post-Signalling data)의 구성방법 및 실시형태 1 내지 실시형태 11에서 설명한 비트길이 조정방법을 도입하기 위한 P1심벌(P1 Signalling data) 및 P2심벌(L1 Pre-Signalling data 및 L1 Post-Signalling data)의 구성방법에 대해서 설명한다.Therefore, in the following, a transmission method for transmitting one stream and a transmission method for transmitting two streams without affecting a receiving device capable of receiving a modulated signal of the DVB-T2 standard are introduced. ) and P2 symbols (L1 Pre-Signalling data and L1 Post-Signalling data) and P1 symbols (P1 Signaling data) and P2 symbols (L1 A method of configuring Pre-Signalling data and L1 Post-Signalling data) will be described.

먼저, DVB-T2규격에서는 P1심벌(P1 Signalling data)의 S1필드에 있어서 이하와 같이 규정하고 있다.First, in the DVB-T2 standard, the S1 field of the P1 symbol (P1 Signaling data) is stipulated as follows.

Figure 112022067201756-pat00364
Figure 112022067201756-pat00364

또, 표 1에 있어서 SISO 방식은 하나의 스트림을 하나의 안테나 또는 복수 안테나를 이용해서 송신하는 방식이며, MISO 방식은 비 특허문헌 5, 비 특허문헌 7, 비 특허문헌 8에 기재되어 있는 시공간(또는 주파수 공간) 블록부호에 의해 복수의 변조신호를 생성하고, 복수의 안테나를 이용해 변조신호를 송신하는 방식이다.In addition, in Table 1, the SISO method is a method of transmitting one stream using one antenna or multiple antennas, and the MISO method is a space-time ( or frequency space) is a method of generating a plurality of modulated signals using a block code and transmitting the modulated signals using a plurality of antennas.

P2심벌의 L1 Post-Signalling data의 PLP_FEC_TYPE의 2비트에 있어서 PLP에서 사용하고 있는 FEC(Forwawrd Error Correction)의 타입이 규정되고 있다.In 2 bits of PLP_FEC_TYPE of L1 Post-Signalling data of P2 symbol, the type of Forward Error Correction (FEC) used in PLP is prescribed.

Figure 112022067201756-pat00365
Figure 112022067201756-pat00365

다음에, DVB-T2규격의 변조신호를 수신할 수 있는 수신장치에 영향을 주지 않고 실시형태 1 내지 실시형태 11에 기재한 비트길이 조정을 실현하기 위한 P1심벌과 P2심벌의 구성에 대해 설명한다.Next, the configuration of the symbols P1 and P2 for realizing the bit length adjustment described in Embodiments 1 to 11 without affecting a receiving apparatus capable of receiving a modulated signal according to the DVB-T2 standard will be described. .

앞의 설명에서는 DVB-T2규격에서의 P1심벌(P1 Signalling data)의 S1필드에 대해 설명하였다. 또, DVB 규격에서는 P1심벌(P1 Signalling data)의 S1필드를 이하와 같이 규정하고 있다.In the previous description, the S1 field of the P1 symbol (P1 Signaling data) in the DVB-T2 standard has been described. In addition, the DVB standard stipulates the S1 field of the P1 symbol (P1 Signaling data) as follows.

Figure 112022067201756-pat00366
Figure 112022067201756-pat00366

Figure 112022067201756-pat00367
Figure 112022067201756-pat00367

또, 표 3, 표 4에 있어서 SISO 방식은 하나의 스트림을 하나의 안테나 또는 복수 안테나를 이용해서 송신하는 방식이며, MISO 방식은 비 특허문헌 5, 비 특허문헌 7, 비 특허문헌 8에 기재되어 있는 시공간(또는 주파수 공간) 블록부호에 의해 복수의 변조신호를 생성하고, 복수의 안테나를 이용해 변조신호를 송신하는 방식이다.In addition, in Tables 3 and 4, the SISO method is a method of transmitting one stream using one antenna or multiple antennas, and the MISO method is described in Non-Patent Document 5, Non-Patent Document 7, and Non-Patent Document 8, It is a method of generating a plurality of modulated signals using a space-time (or frequency space) block code and transmitting the modulated signals using a plurality of antennas.

그리고 새로운 규격을 위해 표 3, 표 4에 있어서 S1의 값이 「111」이고, 또한, S2 field 1, S2 field 2가 설정된 때의 정의를 이하와 같이 한다.And for the new standard, the definition when the value of S1 is "111" in Tables 3 and 4 and S2 field 1 and S2 field 2 is set is as follows.

Figure 112022067201756-pat00368
Figure 112022067201756-pat00368

Figure 112022067201756-pat00369
Figure 112022067201756-pat00369

Figure 112022067201756-pat00370
Figure 112022067201756-pat00370

Figure 112022067201756-pat00371
Figure 112022067201756-pat00371

또, 표 5~표 8에 있어서 「x」는 부정(어느 값이라도 좋다)을 의미하고, SISO 방식은 하나의 스트림을 하나의 안테나 또는 복수 안테나를 이용해서 송신하는 방식이며, MISO 방식은 비 특허문헌 5, 비 특허문헌 7, 비 특허문헌 8에 기재되어 있는 시공간(또는 주파수 공간) 블록부호에 의해 복수의 변조신호를 생성하고, 복수의 안테나를 이용해 변조신호를 송신하는 방식, MIMO 방식은 예를 들어 앞에서 설명한 실 프리코딩 등을 실시한 2개의 스트림을 송신하는 방식이다.In addition, in Tables 5 to 8, "x" means negative (any value may be used), the SISO method is a method of transmitting one stream using one antenna or multiple antennas, and the MISO method is a non-patented method. A method of generating a plurality of modulated signals using a space-time (or frequency space) block code described in Document 5, Non-Patent Document 7, and Non-Patent Document 8 and transmitting the modulated signal using a plurality of antennas, the MIMO method is an example For example, it is a method of transmitting two streams that have been subjected to real precoding and the like described above.

이상과 같이 송신장치가 송신하는 P1심벌에 의해,As described above, by the P1 symbol transmitted by the transmitter,

「하나의 스트림을 송신하는 전송방법 및 2개의 스트림을 송신하는 전송방법의 어느 전송방식으로 전송했는가」"Which transmission method was used, a transmission method of transmitting one stream and a transmission method of transmitting two streams?"

를 수신장치는 알 수 있다.can be known by the receiving device.

앞에서 설명한 것과 같이, 하나의 스트림을 송신하는 전송방법, 또는 SISO 방식(하나의 스트림을 하나의 안테나 또는 복수 안테나를 이용해서 송신하는 방식), 또는 MISO 방식(비 특허문헌 X1, 비 특허문헌 X2에 기재되어 있는 시공간(또는 주파수 공간) 블록부호에 의해 복수의 변조신호를 생성하고, 복수의 안테나를 이용해 변조신호를 송신하는 방식), 또는 MIMO 전송방식이 선택되었을 때 P2심벌의 L1 Post-Signalling data의 PLP_FEC_TYPE의 2비트를 이하와 같이 정의한다(또, P1심벌의 S1 및 S2의 설정방법은 표 3, 표 4, 표 5~표 8과 같다).As described above, the transmission method for transmitting one stream, the SISO method (a method for transmitting one stream using one antenna or multiple antennas), or the MISO method (non-patent document X1, non-patent document X2) L1 Post-Signalling data of P2 symbols when a plurality of modulated signals are generated by the described space-time (or frequency space) block code and the modulated signals are transmitted using a plurality of antennas) or MIMO transmission method is selected 2 bits of PLP_FEC_TYPE are defined as follows (in addition, the method of setting S1 and S2 of the P1 symbol is as Table 3, Table 4, Tables 5 to 8).

Figure 112022067201756-pat00372
Figure 112022067201756-pat00372

또, P2심벌의 L1 Post-Signalling data의 PLP_NUM_PER_CHANNEL_USE의 3비트를 예를 들어 이하와 같이 정의한다.In addition, 3 bits of PLP_NUM_PER_CHANNEL_USE of L1 Post-Signalling data of P2 symbol are defined as follows, for example.

Figure 112022067201756-pat00373
Figure 112022067201756-pat00373

Figure 112022067201756-pat00374
Figure 112022067201756-pat00374

Figure 112022067201756-pat00375
Figure 112022067201756-pat00375

또, 「X+Y의 값」, s1, s2에 대해서는 앞에서 설명한 실시형태 1 내지 실시형태 3에서 설명한 것과 같은 것으로 한다.Note that the "value of X+Y", s1, and s2 are the same as those described in the first to third embodiments described above.

따라서, P1심벌에 의해 Ω규격의 MIMO 전송방식이 지정된 경우, P2심벌의 L1 Post-Signalling data의 PLP_FEC_TYPE의 2비트의 값에 의해 지정된 LDPC부호의 블록길이 및 P2심벌의 L1Post-Signalling data의 PLP_NUM_PER_CHANNEL_USE의 3비트에 의해 지정된 s1의 변조방식과 s2의 변조방식에 의해 도 108의 신호처리부(10812)는 실시형태 1 내지 실시형태 11에서 설명한 비트길이 조정방법 중 어느 하나의 방식에 의거하여 비트길이의 조정(조정비트 열의 비트 수의 조정)을 실시하고, 그 후, 인터리브나 매핑, 경우에 따라서는 프리코딩을 실행해서 신호처리 후의 변조신호 1(10813-1) 및 신호처리 후의 변조신호 2(10813-2)를 출력한다.Therefore, when the Ω standard MIMO transmission method is specified by the P1 symbol, the block length of the LDPC code specified by the 2-bit value of PLP_FEC_TYPE of the L1 Post-Signalling data of the P2 symbol and the PLP_NUM_PER_CHANNEL_USE of the L1 Post-Signalling data of the P2 symbol With the modulation method of s1 and the modulation method of s2 designated by 3 bits, the signal processing unit 10812 of FIG. 108 adjusts the bit length based on any one of the bit length adjustment methods described in the first to eleventh embodiments. (Adjustment of the number of bits in the adjustment bit string), and then interleaving, mapping, and, in some cases, precoding, the modulated signal 1 (10813-1) after signal processing and the modulated signal 2 (10813-) after signal processing 2) is printed.

또, 비트길이의 조정(조정비트 열의 비트 수의 조정)의 구체적의 수치 예에 대해 실시형태 1 내지 실시형태 11에서 기재하고 있다. 단, 어디까지나 예이다.Embodiments 1 to 11 describe specific numerical examples of bit length adjustment (adjustment of the number of bits in an adjustment bit string). However, it is only an example.

그리고 도 110의 단말의 수신장치에 있어서 P1심벌 검출, 복조부(11011) 및 P2심벌 복조부(11013)에 의해 P1심벌, P2심벌의 L1 Post-Signalling data의 PLP_FEC_TYPE 및 P2심벌의 L1 Post-Signalling data의 PLP_NUM_PER_CHANNEL_USE의 데이터를 얻어서, 얻어진 데이터에 의거하여 제어신호 생성부(11015)는 송신장치가 이용한 비트길이 조정방법을 추정하며, 신호처리부(11009)는 추정한 비트길이 조정방법에 의거한 신호처리를 실행하게 된다. 또, 신호처리의 상세에 대해서는 실시형태 1 내지 실시형태 11의 수신장치의 동작 예에서 설명한 것과 같다.In addition, in the terminal receiving apparatus of FIG. 110, PLP_FEC_TYPE of L1 Post-Signalling data of P1 and P2 symbols and L1 Post-Signalling of P2 symbols by P1 symbol detection and demodulation unit 11011 and P2 symbol demodulator 11013 Obtaining data of PLP_NUM_PER_CHANNEL_USE of data, the control signal generating unit 11015 estimates the bit length adjustment method used by the transmitter based on the obtained data, and the signal processing unit 11009 signal processing based on the estimated bit length adjusting method will run In addition, the details of signal processing are the same as those described in the operation examples of the receiving apparatuses of the first to eleventh embodiments.

이상과 같이 실시함으로써 송신장치는 DVB-T2규격에 의거한 변조신호에 더하여 새로운 규격의 변조신호를 효율적으로 송신할 수 있다, 즉, P1심벌, P2심벌에 의한 제어정보를 적게 할 수 있다고 하는 효과를 얻을 수 있다. 그리고 새로운 규격의 변조신호를 송신할 때 실시형태 1 내지 실시형태 11에서 설명한 효과도 얻을 수 있다.By implementing as described above, the transmitter can efficiently transmit the modulated signal of the new standard in addition to the modulated signal based on the DVB-T2 standard, that is, the effect that the control information by the P1 symbol and P2 symbol can be reduced. can get In addition, the effects described in the first to eleventh embodiments can also be obtained when the modulated signal of the new standard is transmitted.

또, 수신장치는 P1심벌, P2심벌에 의해 수신신호가 DVB-T2규격의 신호인가 새로운 규격의 신호인가를 판단할 수 있고, 또, 실시형태 1 내지 실시형태 11에서 설명한 효과를 얻을 수 있다.Further, the receiving apparatus can determine whether the received signal is a signal of the DVB-T2 standard or a signal of a new standard based on the P1 symbol and the P2 symbol, and the effects described in the first to eleventh embodiments can be obtained.

또, 실시형태 1 내지 실시형태 11에서 설명한 비트길이 조정을 실행하여 변조신호를 방송국이 송신함으로써 단말의 수신장치는 LDPC부호 등의 블록부호의 각 블록을 구성하는 심벌이 명확(복수의 블록의 데이터로 구성하는 심벌이 존재하지 않는다)하므로 P1심벌, P2심벌의 제어정보의 구성을 적게 할 수 있다고 하는 효과를 가지게 된다(복수의 블록의 데이터로 구성하는 심벌이 존재하는 경우, 그때의 프레임 구성에 관한 정보를 부가할 필요가 있다).Further, when the broadcasting station transmits the modulated signal by performing the bit length adjustment described in the first to eleventh embodiments, the terminal receiving apparatus clearly identifies the symbols constituting each block of the block code such as the LDPC code (data of a plurality of blocks) Since there is no symbol composed of information needs to be added).

또, 본 실시형태에서 설명한 P1심벌의 구성 및 P2심벌의 구성은 예이며, 다른 구성방법으로 실현되어도 좋다. 단, P1심벌, P2심벌로 제어정보를 전송하는 동시에 새로 제어정보를 전송하는 심벌을 송신프레임에 추가해도 좋다.Note that the configuration of the P1 symbol and the configuration of the P2 symbol described in the present embodiment are examples, and may be realized by other configuration methods. However, it is also possible to add a symbol for transmitting control information to the transmission frame while transmitting the control information using the P1 symbol and the P2 symbol.

(보충 1)(Supplementary 1)

당연하지만, 본 명세서에서 설명한 실시형태를 복수 조합해서 실시해도 좋다.Of course, you may implement by combining two or more embodiment demonstrated in this specification.

그리고 본 명세서에서 「∀」은 전칭기호(universal quantifier)를 나타내고 있고, 「∃」은 존재기호(existential quantifier)를 나타내고 있다.And, in this specification, "∀" indicates a universal quantifier, and "∃" indicates an existential quantifier.

또, 본 명세서에 복소평면에서의 예를 들어 편각과 같은 위상의 단위는 「라디안(radian)」으로 하고 있다.Incidentally, in the present specification, the unit of phase, for example, declination in the complex plane, is "radian".

복소평면을 이용하면 복소수의 극좌표에 의한 표시로 극 형식으로 표시할 수 있다. 복소수 z = a + jb(a, b는 모두 실수이며, j는 허수 단위이다)에 복소평면 상의 점 (a, b)를 대응시킨 때 이 점이 극좌표에서 [r, θ]로 표시되면,If the complex plane is used, the complex number can be displayed in polar form in terms of polar coordinates. When a point (a, b) on the complex plane is mapped to a complex number z = a + jb (a, b are both real numbers, and j is an imaginary unit), if this point is expressed as [r, θ] in polar coordinates,

a=r×cosθ,a=r×cosθ,

b=r×sinθb=r×sinθ

Figure 112022067201756-pat00376
Figure 112022067201756-pat00376

가 성립하며, r은 z의 절대치 (r = |z|)이고, θ가 편각(argument)이 된다. 그리고 z = a + jb는 r×e로 표시되게 된다.holds, r is the absolute value of z (r = |z|), and θ is the argument. And z = a + jb is expressed as r×e .

본 발명의 설명에 있어서 베이스밴드신호, s1, s2, z1, z2는 복소신호가 되나, 복소신호는 동상신호를 I, 직교 신호를 Q로 한 때, 복소신호는 I + jQ(j는 허수 단위)로 표시되게 된다. 이때, I가 제로가 되어도 좋고, Q가 제로가 되어도 좋다.In the description of the present invention, the baseband signals, s1, s2, z1, and z2, are complex signals. However, in the case of the complex signal, when the in-phase signal is I and the quadrature signal is Q, the complex signal is I + jQ (j is an imaginary unit). ) will be displayed. At this time, I may be set to zero, and Q may be set to zero.

또, 예를 들어 상기 통신방법을 실행하는 프로그램을 미리 ROM(Read Only Memory)에 저장해 두고, 그 프로그램을 CPU(Central Processor Unit)에 의해 동작시키도록 해도 좋다.Further, for example, a program for executing the communication method may be stored in advance in a ROM (Read Only Memory), and the program may be operated by a CPU (Central Processor Unit).

또, 상기 통신방법을 실행하는 프로그램을 컴퓨터로 판독 가능한 기억매체에 저장하고, 기억매체에 저장된 프로그램을 컴퓨터의 RAM(Random Access Memory)에 기록하여, 컴퓨터를 그 프로그램에 따라서 동작시키도록 해도 좋다.Further, the program for executing the communication method may be stored in a computer-readable storage medium, and the program stored in the storage medium may be recorded in a computer's RAM (Random Access Memory), and the computer may be operated according to the program.

그리고 상기의 각 실시형태 등의 각 구성은 전형적으로는 집적회로인 LSI(Large Scale Integration)로서 실현되어도 좋다. 이들은 개별적으로 1 칩화되어도 좋고, 각 실시형태의 모든 구성 또는 일부의 구성을 포함하도록 1 칩화되어도 좋다. 여기에서는 LSI로 하였으나, 집적도의 차이에 따라 IC(IntegratedCircuit), 시스템 LSI, 슈퍼 LSI, 울트라 LSI라고 호칭되는 경우도 있다. 또, 집적회로화의 수법은 LSI에 한정되는 것은 아니며, 전용회로 또는 범용프로세서로 실현해도 좋다. LSI 제조 후에 프로그램할 수 있는 FPGA(Field Programmable Gate Array)나 LSI 내부의 회로 셀의 접속이나 설정을 재구성 가능한 리컨피거러블 프로세서를 이용해도 좋다.In addition, each configuration of each of the above embodiments and the like may be realized as LSI (Large Scale Integration), which is typically an integrated circuit. These may be individually formed into one chip, or may be formed into one chip so as to include all or some of the structures of each embodiment. Although LSI is used here, it is sometimes called IC (Integrated Circuit), system LSI, super LSI, and ultra LSI depending on the difference in the degree of integration. Incidentally, the method of forming an integrated circuit is not limited to the LSI, and may be realized by a dedicated circuit or a general-purpose processor. A field programmable gate array (FPGA) that can be programmed after the LSI is manufactured or a reconfigurable processor that can reconfigure the connection and settings of circuit cells inside the LSI may be used.

또, 반도체 기술의 진보 또는 파생하는 다른 기술에 의해 LSI를 치환할 수 있는 집적회로화 기술이 등장하면 당연히 그 기술을 이용해서 기능 블록의 집적화를 실시해도 좋다. 바이오 기술의 적응 등이 가능성으로 있을 수 있다.In addition, if an integrated circuit technology capable of replacing the LSI emerges due to advances in semiconductor technology or other derived technologies, of course, functional blocks may be integrated using the technology. Adaptation of biotechnology may be a possibility.

실시형태 1 내지 실시형태 11에서 비트길이 조정방법에 대해 설명하였다. 또, 실시형태 12에서는 실시형태 1 내지 실시형태 11의 비트길이 조정방법을 DVB 규격에 적용하는 경우에 대해 설명하였다. 이들 실시형태 중에서 변조방식으로 16QAM, 64QAM, 256QAM을 적용하는 경우에 대해 설명하고 있다.In Embodiments 1 to 11, the bit length adjustment method has been described. Further, in the twelfth embodiment, the case where the bit length adjustment method of the first to eleventh embodiments is applied to the DVB standard has been described. Among these embodiments, a case in which 16QAM, 64QAM, and 256QAM are applied as modulation schemes is described.

실시형태 1 내지 실시형태 12에서 16QAM 대신에 동상 I-직교 Q평면에 있어서 16개의 신호점을 가지는 변조방식을 이용해도 좋다. 마찬가지로 실시형태 1 내지 실시형태 12에서 64QAM 대신에 동상 I-직교 Q평면에 있어서 64개의 신호점을 가지는 변조방식, 256QAM의 대신에 동상 I-직교 Q평면에 있어 256개의 신호점을 가지는 변조방식을 이용해도 좋다.Instead of 16QAM in Embodiments 1 to 12, a modulation scheme having 16 signal points in the in-phase I-orthogonal Q plane may be used. Similarly, in Embodiments 1 to 12, a modulation scheme having 64 signal points in the in-phase I-quadrature Q plane instead of 64QAM, and a modulation scheme having 256 signal points in the in-phase I-quadrature Q plane instead of 256QAM You can use it.

또, 본 명세서에서 1개의 안테나는 복수의 안테나로 구성되어 있어도 좋다.In this specification, one antenna may be constituted by a plurality of antennas.

본 명세서에서 수신장치와 안테나가 별개로 되어 있는 구성이라도 좋다. 예를 들어 안테나에서 수신한 신호, 또는 안테나에서 수신한 신호에 대해 주파수변환을 실행한 신호를 케이블을 통해서 입력하는 인터페이스를 수신장치가 구비하며, 수신장치는 그 후의 처리를 실행하게 된다.In this specification, a configuration in which the receiving device and the antenna are separate may be used. For example, the receiving device is provided with an interface for inputting a signal received from the antenna or a signal obtained by performing frequency conversion on a signal received from the antenna through a cable, and the receiving device performs subsequent processing.

또, 수신장치가 얻은 데이터·정보는 그 후 영상이나 음으로 변환되어 디스플레이(모니터)에 표시되거나 스피커로부터 음이 출력되거나 한다. 또, 수신장치가 얻은 데이터·정보는 영상이나 음에 관한 신호처리가 이루어지고(신호처리를 부가하지 않아도 좋다), 수신장치가 구비하는 RCA 단자(영상단자, 음성용 단자), USB(Universal Serial Bus), HDMI(High-Definition Multimedia Interface), 디지털용 단자 등으로부터 출력되어도 좋다.In addition, the data and information obtained by the receiving device are then converted into images or sounds, and displayed on a display (monitor) or sound is output from a speaker. In addition, the data/information obtained by the receiving device is subjected to image or sound signal processing (signal processing may not be added), and the RCA terminal (video terminal, audio terminal) and USB (Universal Serial) provided by the receiving device are performed. Bus), HDMI (High-Definition Multimedia Interface), a digital terminal, or the like.

(보충 2)(Supplementary 2)

실시형태 1 내지 실시형태 11에서 비트길이 조정방법에 대해 설명하였다. 또, 실시형태 12에서는 실시형태 1 내지 실시형태 11비트 길이조정방법을 DVB 규격에 적용하는 경우에 대해 설명하였다. 이들 실시형태 중에서 변조방식으로 16QAM, 64QAM, 256QAM을 적용하는 경우에 대해 설명하고 있다. 그리고 16QAM, 64QAM, 256QAM에 대한 구체적인 매핑 방법에 대해서는 (구성 예 R1)에서 설명하고 있다.In Embodiments 1 to 11, the bit length adjustment method has been described. Further, in the twelfth embodiment, the case in which the first to eleventh embodiment of the bit length adjustment method is applied to the DVB standard has been described. Among these embodiments, a case in which 16QAM, 64QAM, and 256QAM are applied as modulation schemes is described. In addition, a specific mapping method for 16QAM, 64QAM, and 256QAM is described in (Configuration Example R1).

이하에서는 (구성 예 R1)과는 다른 16QAM, 64QAM, 256QAM의 매핑 방법 등의 구성방법에 대해 설명한다. 또, 이하에서 설명하는 16QAM, 64QAM, 256QAM을 실시형태 1 내지 실시형태 12에 대해 적용해도 좋으며, 이때 실시형태 1 내지 실시형태 12에서 설명한 효과를 얻을 수 있다.Hereinafter, a configuration method such as a mapping method of 16QAM, 64QAM, and 256QAM different from (configuration example R1) will be described. In addition, 16QAM, 64QAM, and 256QAM described below may be applied to the first to twelfth embodiments, and the effects described in the first to twelfth embodiments can be obtained at this time.

16QAM을 확장화한 경우에 대해 설명한다.A case in which 16QAM is extended will be described.

16QAM의 매핑 방법에 대해 설명한다. 도 111은 동상 I-직교 Q 평면에서의 16QAM의 신호점 배치의 예를 나타내고 있다. 또, 도 111에 있어서 16개의 ○이 16QAM의 신호점이며, 횡축은 I, 종축은 Q가 된다. 또, 도 111에서 f>0(f는 0보다 큰 실수)이며, f≠3이고, 또한, f≠1인 것으로 한다.A mapping method of 16QAM will be described. 111 shows an example of arrangement of signal points of 16QAM in the in-phase I-orthogonal Q plane. In addition, in Fig. 111, 16 circles denote 16QAM signal points, the horizontal axis denotes I, and the vertical axis denotes Q. In Fig. 111, it is assumed that f>0 (f is a real number greater than 0), f≠3, and f≠1.

16QAM의 16개의 신호점(도 111의 「○」이 신호점이다)의 동상 I-직교 Q 평면에서의 각각의 좌표는,The respective coordinates of the 16 signal points of 16QAM (“○” in FIG. 111 are the signal points) in the in-phase I-orthogonal Q plane are,

(3×w16a, 3×w16a), (3×w16a, f×w16a), (3×w16a,-f×w16a), (3×w16a,-3×w16a), (f×w16a, 3×w16a), (f×w16a, f×w16a), (f×w16a,-f×w16a), (f×w16a,-3×w16a), (-f×w16a, 3×w16a), (-f×w16a, f×w16a), (-f×w16a,-f×w16a), (-f×w16a,-3×w16a), (-3×w16a, 3×w16a), (-3×w16a, f×w16a), (-3×w16a,-f×w16a), (-3×w16a,-3×w16a)가 된다(w16a는 0보다 큰 실수가 된다).(3×w 16a , 3×w 16a ), (3×w 16a , f×w 16a ), (3×w 16a ,-f×w 16a ), (3×w 16a ,-3×w 16a ), (f×w 16a , 3×w 16a ), (f×w 16a , f×w 16a ), (f×w 16a ,-f×w 16a ), (f×w 16a ,-3×w 16a ), (-f×w 16a , 3×w 16a ), (-f×w 16a , f×w 16a ), (-f×w 16a ,-f×w 16a ), (-f×w 16a ,-3× w 16a ), (-3×w 16a , 3×w 16a ), (-3×w 16a , f×w 16a ), (-3×w 16a ,-f×w 16a ), (-3×w 16a ) , -3×w 16a ) (w 16a is a real number greater than 0).

여기서, 송신하는 비트(입력 비트)를 b0, b1, b2, b3으로 한다. 예를 들어 송신하는 비트가 (b0, b1, b2, b3)=(0, 0, 0, 0)인 경우 도 111에서의 신호점 11101에 매핑 되며, 매핑 후의 베이스밴드신호의 동상성분을 I, 직교성분을 Q로 하면 (I, Q)=(3×w16a, 3×w16a)가 된다.Here, the bits to be transmitted (input bits) are referred to as b0, b1, b2, and b3. For example, if the transmitted bit is (b0, b1, b2, b3) = (0, 0, 0, 0), it is mapped to the signal point 11101 in FIG. 111, and the in-phase component of the baseband signal after mapping is I, If the orthogonal component is Q, (I, Q) = (3×w 16a , 3×w 16a ).

즉, 송신하는 비트(b0, b1, b2, b3)에 의거하여 (16QAM일 때의) 매핑 후의 베이스밴드신호의 동상성분 I, 직교성분 Q가 결정된다. 또, b0, b1, b2, b3의 세트 (0000~1111)와 신호점의 좌표의 관계의 일례는 도 111과 같다. 16QAM의 16개의 신호점(도 111의 「○」)That is, the in-phase component I and the quadrature component Q of the mapped baseband signal (in the case of 16QAM) are determined based on the transmitted bits (b0, b1, b2, b3). In addition, an example of the relationship between the set (0000-1111) of b0, b1, b2, b3, and the coordinate of a signal point is as shown in FIG. 16 signal points of 16QAM (“○” in Fig. 111)

(3×w16a, 3×w16a), (3×w16a, f×w16a), (3×w16a,-f×w16a), (3×w16a,-3×w16a), (f×w16a, 3×w16a), (f×w16a, f×w16a), (f×w16a,-f×w16a), (f×w16a,-3×w16a), (-f×w16a, 3×w16a), (-f×w16a, f×w16a), (-f×w16a,-f×w16a), (-f×w16a,-3×w16a), (-3×w16a, 3×w16a), (-3×w16a, f×w16a), (-3×w16a,-f×w16a), (-3×w16a,-3×w16a)(3×w 16a , 3×w 16a ), (3×w 16a , f×w 16a ), (3×w 16a ,-f×w 16a ), (3×w 16a ,-3×w 16a ), (f×w 16a , 3×w 16a ), (f×w 16a , f×w 16a ), (f×w 16a ,-f×w 16a ), (f×w 16a ,-3×w 16a ), (-f×w 16a , 3×w 16a ), (-f×w 16a , f×w 16a ), (-f×w 16a ,-f×w 16a ), (-f×w 16a ,-3× w 16a ), (-3×w 16a , 3×w 16a ), (-3×w 16a , f×w 16a ), (-3×w 16a ,-f×w 16a ), (-3×w 16a ) ,-3×w 16a )

의 바로 아래에 b0, b1, b2, b3의 세트 0000~1111의 값을 나타내고 있다. b0, b1, b2, b3의 세트 0000~1111의 바로 위의 신호점(「○」)의 동상 I-직교 Q 평면에서의 각각의 좌표가 매핑 후의 베이스밴드신호의 동상성분 I 및 직교성분 Q가 된다. 또, 16QAM일 때의 b0, b1, b2, b3의 세트 (0000~1111)와 신호점의 좌표의 관계는 도 111에 한정되는 것은 아니다.The values of sets 0000 to 1111 of b0, b1, b2, and b3 are shown just below. The in-phase component I and the quadrature component Q of the baseband signal after mapping each coordinate in the in-phase I- orthogonal Q plane of the signal point (“○”) immediately above the sets 0000 to 1111 of b0, b1, b2, and b3 are do. Note that the relationship between the sets of b0, b1, b2, and b3 (0000-1111) and the coordinates of the signal point in 16QAM is not limited to FIG. 111 .

도 111의 16개의 신호점에 있어서 「신호점 1」 「신호점 2」…「신호점 15」 「신호점 16」이라고 부른다(16개의 신호점이 존재하므로 「신호점 1」 내지 「신호점 16」이 존재하게 된다). 동상 I-직교 Q평면에서 「신호점 i」와 원점의 거리를 Di로 한다. 이때, w16a를 이하와 같이 부여한다.In the 16 signal points in FIG. 111, "signal point 1", "signal point 2"... It is called "signal point 15" and "signal point 16" (since there are 16 signal points, "signal point 1" to "signal point 16" exist). Let Di be the distance between the "signal point i" and the origin in the in-phase I-orthogonal Q plane. At this time, w 16a is given as follows.

Figure 112022067201756-pat00377
Figure 112022067201756-pat00377

그러면 매핑 후의 베이스밴드신호의 평균 파워는 z2가 된다.Then, the average power of the baseband signal after mapping becomes z2.

또, 앞에서 설명에 있어서 (구성 예 R1)와 동등하게 되는 경우를 uniform-16QAM이라고 하고, 그 이외의 경우를 non-uniform 16QAM이라고 한다.In addition, in the previous description, the case equivalent to (configuration example R1) is called uniform-16QAM, and the case other than that is called non-uniform 16QAM.

64QAM의 매핑 방법에 대해 설명한다. 도 112는 동상 I-직교 Q 평면에서의 64QAM의 신호점 배치의 예를 나타내고 있다. 또, 도 112에 있어서 64개의 ○이 64QAM의 신호점이며, 횡축은 I, 종축은 Q가 된다. 도 112에서 g1>0(g1은 0보다 큰 실수)이고, 또한, g2>0(g2는 0보다 큰 실수)이며, 또한, g3>0(g3는 0보다 큰 실수)이고,The 64QAM mapping method will be described. 112 shows an example of the arrangement of the signal points of 64QAM in the in-phase I-orthogonal Q plane. In Fig. 112, 64 circles denote 64QAM signal points, the horizontal axis denotes I, and the vertical axis denotes Q. 112, g 1 >0 (g 1 is a real number greater than 0), g 2 >0 (g 2 is a real number greater than 0), and g 3 >0 (g 3 is a real number greater than 0) ego,

{{g1≠7이고, 또한, g2≠7이며, 또한, g3≠7}이 성립하며},{{{g 1 ≠ 7, and g 2 ≠ 7, and g 3 ≠ 7} holds},

또한,{{(g1, g2, g3)≠(1, 3, 5)이고, 또한, (g1, g2, g3)≠(1, 5, 3)이며, 또한, (g1, g2, g3)≠(3, 1, 5)이고, 또한, (g1, g2, g3)≠(3, 5, 1)이며, 또한, (g1, g2, g3)≠(5, 1, 3)이고, 또한, (g1, g2, g3)≠(5, 3, 1)}가 성립하고},Also, {{(g 1 , g 2 , g 3 )≠(1, 3, 5), and (g 1 , g 2 , g 3 )≠(1, 5, 3), and (g 1 , g 2 , g 3 )≠(3, 1, 5), and (g 1 , g 2 , g 3 )≠(3, 5, 1), and (g 1 , g 2 , g 3 )≠(5, 1, 3), and (g 1 , g 2 , g 3 )≠(5, 3, 1)} holds},

또한,{{g1≠g2이고, 또한, g1≠g3이며, 또한, g2≠g3}가 성립하는}인 것으로 한다.Also, {{{g 1 ≠ g 2 , g 1 ≠ g 3 , and g 2 ≠ g 3} holds}.

64QAM의 64개의 신호점(도 112의 「○」이 신호점이다)의 동상 I-직교 Q 평면에서의 각각의 좌표는,The respective coordinates of 64 signal points of 64QAM (“○” in FIG. 112 are signal points) in the in-phase I-orthogonal Q plane are,

(7×w64a, 7×w4a), (7×w64a, g3×w64a), (7×w64a, g2×w64a), (7×w64a, g1×w64a), (7×w64a,-g1×w64a), (7×w64a,-g2×w64a), (7×w64a,-g3×w64a), (7×w64a,-7×w4a)(7×w 64a , 7×w 4a ), (7×w 64a , g 3 ×w 64a ), (7×w 64a , g 2 ×w 64a ), (7×w 64a , g 1 ×w 64a ) , (7×w 64a ,-g 1 ×w 64a ), (7×w 64a ,-g 2 ×w 64a ), (7×w 64a ,-g 3 ×w 64a ), (7×w 64a ,- 7×w 4a )

(g3×w64a, 7×w4a), (g3×w64a, g3×w64a), (g3×w64a, g2×w64a), (g3×w64a, g1×w64a), (g3×w64a,-g1×w64a), (g3×w64a,-g2×w64a), (g3×w64a,-g3×w64a), (g3×w64a,-7×w64a)(g 3 ×w 64a , 7×w 4a ), (g 3 ×w 64a , g 3 ×w 64a ), (g 3 ×w 64a , g 2 ×w 64a ), (g 3 ×w 64a , g 1 ×w 64a ), (g 3 ×w 64a ,-g 1 ×w 64a ), (g 3 ×w 64a ,-g 2 ×w 64a ), (g 3 ×w 64a ,-g 3 ×w 64a ), (g 3 ×w 64a ,-7×w 64a )

(g2×w64a, 7×w64a), (g2×w64a, g3×w64a), (g2×w64a, g2×w64a), (g2×w64a, g1×w64a), (g2×w64a,-g1×w64a), (g2×w64a,-g2×w64a), (g2×w64a,-g3×w64a), (g2×w64a,-7×w64a)(g 2 ×w 64a , 7×w 64a ), (g 2 ×w 64a , g 3 ×w 64a ), (g 2 ×w 64a , g 2 ×w 64a ), (g 2 ×w 64a , g 1 ×w 64a ), (g 2 ×w 64a ,-g 1 ×w 64a ), (g 2 ×w 64a ,-g 2 ×w 64a ), (g 2 ×w 64a ,-g 3 ×w 64a ), (g 2 ×w 64a ,-7×w 64a )

(g1×w64a, 7×w64a), (g1×w64a, g3×w64a), (g1×w64a, g2×w64a), (g1×w64a, g1×w64a), (g1×w64a,-g1×w64a), (g1×w64a,-g2×w64a), (g1×w64a,-g3×w64a), (g1×w64a,-7×w64a)(g 1 ×w 64a , 7×w 64a ), (g 1 ×w 64a , g 3 ×w 64a ), (g 1 ×w 64a , g 2 ×w 64a ), (g 1 ×w 64a , g 1 ×w 64a ), (g 1 ×w 64a ,-g 1 ×w 64a ), (g 1 ×w 64a ,-g 2 ×w 64a ), (g 1 ×w 64a ,-g 3 ×w 64a ), (g 1 ×w 64a ,-7×w 64a )

(-g1×w64a, 7×w64a), (-g1×w64a, g3×w64a), (-g1×w64a, g2×w64a), (-g1×w64a, g1×w64a), (-g1×w64a,-g1×w64a), (-g1×w64a,-g2×w64a), (-g1×w64a,-g3×w64a), (-g1×w64a,-7×w64a)(-g 1 ×w 64a , 7×w 64a ), (-g 1 ×w 64a , g 3 ×w 64a ), (-g 1 ×w 64a , g 2 ×w 64a ), (-g 1 ×w 64a , g 1 ×w 64a ), (-g 1 ×w 64a ,-g 1 ×w 64a ), (-g 1 ×w 64a ,-g 2 ×w 64a ), (-g 1 ×w 64a ,- g 3 ×w 64a ), (-g 1 ×w 64a ,-7×w 64a )

(-g2×w64a, 7×w64a), (-g2×w64a, g3×w64a), (-g2×w64a, g2×w64a), (-g2×w64a, g1×w64a), (-g2×w64a,-g1×w64a), (-g2×w64a,-g2×w64a), (-g2×w64a,-g3×w64a), (-g2×w64a,-7×w64a)(-g 2 ×w 64a , 7×w 64a ), (-g 2 ×w 64a , g 3 ×w 64a ), (-g 2 ×w 64a , g 2 ×w 64a ), (-g 2 ×w 64a , g 1 ×w 64a ), (-g 2 ×w 64a ,-g 1 ×w 64a ), (-g 2 ×w 64a ,-g 2 ×w 64a ), (-g 2 ×w 64a ,- g 3 ×w 64a ), (-g 2 ×w 64a ,-7×w 64a )

(-g3×w64a, 7×w64a), (-g3×w64a, g3×w64a), (-g3×w64a, g2×w64a), (-g3×w64a, g1×w64a), (-g3×w64a,-g1×w64a), (-g3×w64a,-g2×w64a), (-g3×w64a,-g3×w64a), (-g3×w64a,-7×w64a)(-g 3 ×w 64a , 7×w 64a ), (-g 3 ×w 64a , g 3 ×w 64a ), (-g 3 ×w 64a , g 2 ×w 64a ), (-g 3 ×w 64a , g 1 ×w 64a ), (-g 3 ×w 64a ,-g 1 ×w 64a ), (-g 3 ×w 64a ,-g 2 ×w 64a ), (-g 3 ×w 64a ,- g 3 ×w 64a ), (-g 3 ×w 64a ,-7×w 64a )

(-7×w64a, 7×w64a), (-7×w64a, g3×w64a), (-7×w64a, g2×w64a), (-7×w64a, g1×w64a), (-7×w64a,-g1×w64a), (-7×w64a,-g2×w64a), (-7×w64a,-g3×w64a), (-7×w64a,-7×w64a)(-7×w 64a , 7×w 64a ), (-7×w 64a , g 3 ×w 64a ), (-7×w 64a , g 2 ×w 64a ), (-7×w 64a , g 1 ×w 64a ), (-7×w 64a ,-g 1 ×w 64a ), (-7×w 64a ,-g 2 ×w 64a ), (-7×w 64a ,-g 3 ×w 64a ), (-7×w 64a , -7×w 64a )

가 된다(w64a는 0보다 큰 실수가 된다).(w 64a is a real number greater than 0).

여기서, 송신하는 비트(입력 비트)를 b0, b1, b2, b3, b4, b5로 한다. 예를 들어 송신하는 비트가 (b0, b1, b2, b3, b4, b5)=(0, 0, 0, 0, 0, 0)인 경우, 도 112에서의 신호점 11201에 매핑 되며, 매핑 후의 베이스밴드신호의 동상성분을 I, 직교성분을 Q로 하면 (I, Q)=(7×w64a, 7×w64a)가 된다.Here, the bits to be transmitted (input bits) are referred to as b0, b1, b2, b3, b4, and b5. For example, if the transmitted bit is (b0, b1, b2, b3, b4, b5) = (0, 0, 0, 0, 0, 0), it is mapped to the signal point 11201 in FIG. When the in-phase component of the baseband signal is I and the quadrature component is Q, (I, Q) = (7×w 64a , 7×w 64a ).

즉, 송신하는 비트(b0, b1, b2, b3, b4, b5)에 의거하여 (64QAM일 때의) 매핑 후의 베이스밴드신호의 동상성분 I, 직교성분 Q가 결정된다. 또, b0, b1, b2, b3, b4, b5의 세트 (000000~111111)와 신호점의 좌표의 관계의 일례는 도 112와 같다. 64QAM의 64개의 신호점(도 112의 「○」)That is, the in-phase component I and the quadrature component Q of the baseband signal after mapping (in the case of 64QAM) are determined based on the transmitted bits (b0, b1, b2, b3, b4, b5). In addition, an example of the relationship between the set (000000-111111) of b0, b1, b2, b3, b4, and b5, and the coordinate of a signal point is as shown in FIG. 64 signal points of 64QAM (“○” in Fig. 112)

(7×w64a, 7×w64a), (7×w64a, g3×w64a), (7×w64a, g2×w64a), (7×w64a, g1×w64a), (7×w64a,-g1×w64a), (7×w64a,-g2×w64a), (7×w64a,-g3×w64a), (7×w64a,-7×w64a)(7×w 64a , 7×w 64a ), (7×w 64a , g 3 ×w 64a ), (7×w 64a , g 2 ×w 64a ), (7×w 64a , g 1 ×w 64a ) , (7×w 64a ,-g 1 ×w 64a ), (7×w 64a ,-g 2 ×w 64a ), (7×w 64a ,-g 3 ×w 64a ), (7×w 64a ,- 7×w 64a )

(g3×w64a, 7×w64a), (g3×w64a, g3×w64a), (g3×w64a, g2×w64a), (g3×w64a, g1×w64a), (g3×w64a,-g1×w64a), (g3×w64a,-g2×w64a), (g3×w64a,-g3×w64a), (g3×w64a,-7×w4a)(g 3 ×w 64a , 7×w 64a ), (g 3 ×w 64a , g 3 ×w 64a ), (g 3 ×w 64a , g 2 ×w 64a ), (g 3 ×w 64a , g 1 ×w 64a ), (g 3 ×w 64a ,-g 1 ×w 64a ), (g 3 ×w 64a ,-g 2 ×w 64a ), (g 3 ×w 64a ,-g 3 ×w 64a ), (g 3 ×w 64a ,-7×w 4a )

(g2×w64a, 7×w4a), (g2×w64a, g3×w64a), (g2×w64a, g2×w64a), (g2×w64a, g1×w64a), (g2×w64a,-g1×w64a), (g2×w64a,-g2×w64a), (g2×w64a,-g3×w64a), (g2×w64a,-7×w4a)(g 2 ×w 64a , 7×w 4a ), (g 2 ×w 64a , g 3 ×w 64a ), (g 2 ×w 64a , g 2 ×w 64a ), (g 2 ×w 64a , g 1 ×w 64a ), (g 2 ×w 64a ,-g 1 ×w 64a ), (g 2 ×w 64a ,-g 2 ×w 64a ), (g 2 ×w 64a ,-g 3 ×w 64a ), (g 2 ×w 64a ,-7×w 4a )

(g1×w64a, 7×w4a), (g1×w64a, g3×w64a), (g1×w64a, g2×w64a), (g1×w64a, g1×w64a), (g1×w64a,-g1×w64a), (g1×w64a,-g2×w64a), (g1×w64a,-g3×w64a), (g1×w64a,-7×w64a)(g 1 ×w 64a , 7×w 4a ), (g 1 ×w 64a , g 3 ×w 64a ), (g 1 ×w 64a , g 2 ×w 64a ), (g 1 ×w 64a , g 1 ×w 64a ), (g 1 ×w 64a ,-g 1 ×w 64a ), (g 1 ×w 64a ,-g 2 ×w 64a ), (g 1 ×w 64a ,-g 3 ×w 64a ), (g 1 ×w 64a ,-7×w 64a )

(-g1×w64a, 7×w64a), (-g1×w64a, g3×w64a), (-g1×w64a, g2×w64a), (-g1×w64a, g1×w64a), (-g1×w64a,-g1×w64a), (-g1×w64a,-g2×w64a), (-g1×w64a,-g3×w64a), (-g1×w64a,-7×w64a)(-g 1 ×w 64a , 7×w 64a ), (-g 1 ×w 64a , g 3 ×w 64a ), (-g 1 ×w 64a , g 2 ×w 64a ), (-g 1 ×w 64a , g 1 ×w 64a ), (-g 1 ×w 64a ,-g 1 ×w 64a ), (-g 1 ×w 64a ,-g 2 ×w 64a ), (-g 1 ×w 64a ,- g 3 ×w 64a ), (-g 1 ×w 64a ,-7×w 64a )

(-g2×w64a, 7×w64a), (-g2×w64a, g3×w64a), (-g2×w64a, g2×w64a), (-g2×w64a, g1×w64a), (-g2×w64a,-g1×w64a), (-g2×w64a,-g2×w64a), (-g2×w64a,-g3×w64a), (-g2×w64a,-7×w64a)(-g 2 ×w 64a , 7×w 64a ), (-g 2 ×w 64a , g 3 ×w 64a ), (-g 2 ×w 64a , g 2 ×w 64a ), (-g 2 ×w 64a , g 1 ×w 64a ), (-g 2 ×w 64a ,-g 1 ×w 64a ), (-g 2 ×w 64a ,-g 2 ×w 64a ), (-g 2 ×w 64a ,- g 3 ×w 64a ), (-g 2 ×w 64a ,-7×w 64a )

(-g3×w64a, 7×w64a), (-g3×w64a, g3×w64a), (-g3×w64a, g2×w64a), (-g3×w64a, g1×w64a), (-g3×w64a,-g1×w64a), (-g3×w64a,-g2×w64a), (-g3×w64a,-g3×w64a), (-g3×w64a,-7×w64a)(-g 3 ×w 64a , 7×w 64a ), (-g 3 ×w 64a , g 3 ×w 64a ), (-g 3 ×w 64a , g 2 ×w 64a ), (-g 3 ×w 64a , g 1 ×w 64a ), (-g 3 ×w 64a ,-g 1 ×w 64a ), (-g 3 ×w 64a ,-g 2 ×w 64a ), (-g 3 ×w 64a ,- g 3 ×w 64a ), (-g 3 ×w 64a ,-7×w 64a )

(-7×w64a, 7×w64a), (-7×w64a, g3×w64a), (-7×w64a, g2×w64a), (-7×w64a, g1×w64a), (-7×w64a,-g1×w64a), (-7×w64a,-g2×w64a), (-7×w64a,-g3×w64a), (-7×w64a,-7×w64a)(-7×w 64a , 7×w 64a ), (-7×w 64a , g 3 ×w 64a ), (-7×w 64a , g 2 ×w 64a ), (-7×w 64a , g 1 ×w 64a ), (-7×w 64a ,-g 1 ×w 64a ), (-7×w 64a ,-g 2 ×w 64a ), (-7×w 64a ,-g 3 ×w 64a ), (-7×w 64a , -7×w 64a )

의 바로 아래에 b0, b1, b2, b3, b4, b5의 세트 000000~111111의 값을 나타내고 있다. b0, b1, b2, b3, b4, b5의 세트 000000~111111의 바로 위의 신호점(「○」)의 동상 I-직교 Q 평면에서의 각각의 좌표가 매핑 후의 베이스밴드신호의 동상성분 I 및 직교성분 Q가 된다. 또, 64QAM일 때의 b0, b1, b2, b3, b4, b5의 세트 (000000~111111)와 신호점의 좌표의 관계는 도 112에 한정되는 것은 아니다.The values of sets 000000 to 111111 of b0, b1, b2, b3, b4, and b5 are shown immediately below. Each coordinate in the in-phase I- orthogonal Q plane of the signal point (“○”) immediately above the sets 000000 to 111111 of b0, b1, b2, b3, b4, b5 is the in-phase component I and It becomes the orthogonal component Q. Note that the relationship between the sets of b0, b1, b2, b3, b4, and b5 (000000 to 111111) and the coordinates of the signal points in 64QAM is not limited to FIG. 112 .

도 112의 64개의 신호점에 있어서 「신호점 1」 「신호점 2」…「신호점 63」 「신호점 64」라고 한다(64개의 신호점이 존재하므로 「신호점 1」 내지 「신호점 64」가 존재하게 된다). 동상 I-직교 Q평면에 있어서 「신호점 i」와 원점의 거리를 Di로 한다. 이때, w64a를 이하와 같이 부여한다.In the 64 signal points in FIG. 112, "signal point 1", "signal point 2"... They are referred to as "signal point 63" and "signal point 64" (because 64 signal points exist, "signal point 1" to "signal point 64" exist). Let Di be the distance between the "signal point i" and the origin in the in-phase I-orthogonal Q plane. At this time, w 64a is given as follows.

Figure 112022067201756-pat00378
Figure 112022067201756-pat00378

그러면 매핑 후의 베이스밴드신호의 평균 파워는 z2가 된다.Then, the average power of the baseband signal after mapping becomes z2.

또, 앞에서의 설명에 있어서 (구성 예 R1)과 동등하게 되는 경우를 uniform-64QAM이라고 하고, 그 이외인 경우를 non-uniform 64QAM이라고 한다.In addition, in the previous description, the case equivalent to (configuration example R1) is called uniform-64QAM, and the case other than that is called non-uniform 64QAM.

256QAM의 매핑 방법에 대해 설명한다. 도 113은 동상 I-직교 Q 평면에서의 256QAM의 신호점 배치의 예를 나타내고 있다. 또, 도 113에 있어서 256개의 ○이 256QAM의 신호점이며, 횡축은 I, 종축은 Q가 된다. 도 113에서 h1>0(h1은 0보다 큰 실수)이고, 또한, h2>0(h2는 0보다 큰 실수)이며, 또한, h3>0(h3는 0보다 큰 실수)이고, 또한, h4>0(h4는 0보다 큰 실수)이며, 또한, h5>0(h5는 0보다 큰 실수)이고, 또한, h6>0(h6은 0보다 큰 실수)이며, 또한, h7>0(h7은 0보다 큰 실수)이며,A mapping method of 256QAM will be described. 113 shows an example of 256QAM signal point arrangement in the in-phase I-orthogonal Q plane. In Fig. 113, 256 ? denote 256QAM signal points, the horizontal axis denotes I, and the vertical axis denotes Q. 113, h 1 >0 (h1 is a real number greater than 0), h 2 >0 (h2 is a real number greater than 0), h 3 >0 (h3 is a real number greater than 0), and , h 4 >0 (h4 is a real number greater than 0), h 5 >0 (h 5 is a real number greater than 0), and h 6 >0 (h 6 is a real number greater than 0), and also , h 7 >0 (h 7 is a real number greater than 0),

{{h1≠15이고, 또한, h2≠15이고, 또한, h3≠15이고, 또한, h4≠15이고, 또한, h5≠15이고, 또한, h6≠15이고, 또한, h7≠15}가 성립하며},{{h 1 ≠ 15, h 2 ≠ 15, h 3 ≠ 15, h 4 ≠ 15, h 5 ≠ 15, and h 6 ≠ 15, h 7 ≠ 15} holds},

또한,In addition,

{{a1은 1 이상 7 이하의 정수이고, 또한, a2는 1 이상 7 이하의 정수이고, 또한, a3는 1 이상 7 이하의 정수이고, 또한, a4는 1 이상 7 이하의 정수이고, 또한, a5는 1 이상 7 이하의 정수이고, 또한, a6은 1 이상 7 이하의 정수이고, 또한, a7은 1 이상 7 이하의 정수}가 성립하고,{x는 1 이상 7 이하의 정수이고, 또한, y는 1 이상 7 이하의 정수이고, 또한, x≠y}가 성립한 때,{모든 x, 모든 y에서 ax≠ay가 성립}할 때 (ha1, ha2, ha3, ha4, ha5, ha6, ha7)≠(1, 3, 5, 7, 9, 11, 13)이 성립한다}.{{a1 is an integer of 1 or more and 7 or less, a2 is an integer of 1 or more and 7 or less, a3 is an integer of 1 or more and 7 or less, and a4 is an integer of 1 or more and 7 or less, and a5 is an integer of 1 or more and 7 or less, a6 is an integer of 1 or more and 7 or less, and a7 is an integer of 1 or more and 7 or less}, {x is an integer of 1 or more and 7 or less, and y is an integer of 1 or more and 7 or less, and when x≠y} holds, {when ax≠ay holds for all x and all y} (h a1 , h a2 , h a3 , h a4 , h a5 , h a6 , h a7 )≠(1, 3, 5, 7, 9, 11, 13) holds}.

또한,{{h1≠h2이고, 또한, h1≠h3이고, 또한, h1≠h4이고, 또한, h1≠h5이며,Also, {{h 1 ≠h 2 , h 1 ≠h 3 , h 1 ≠h 4 , and h 1 ≠h 5 ,

또한, h1≠h6이고, 또한, h1≠h7이고,Also, h 1 ≠h 6 , and h 1 ≠h 7 ,

또한, h2≠h3이고, 또한, h2≠h4이고, 또한, h2≠h5이고, 또한, h2≠h6이고, 또한, h2≠h7이며,Further, h 2 ≠ h 3 , h 2 ≠ h 4 , h 2 ≠ h 5 , h 2 ≠ h 6 , and h 2 ≠ h 7 ,

또한, h3≠h4이고, 또한, h3≠h5이고, 또한, h3≠h6이고, 또한, h3≠h7이며,Further, h 3 ≠ h 4 , h 3 ≠ h 5 , h 3 ≠ h 6 , and h 3 ≠ h 7 ,

또한, h4≠h5이고, 또한, h4≠h6이고, 또한, h4≠h7이며,Also, h 4 ≠h 5 , h 4 ≠h 6 , and h 4 ≠h 7 ,

또한, h5≠h6이고, 또한, h5≠h7이고,Also, h 5 ≠h 6 , and h 5 ≠h 7 ,

또한, h6≠h7}이 성립한다}Also, h 6 ≠ h 7 } holds}

인 것으로 한다.be assumed to be

256QAM의 256개의 신호점(도 113의 「○」이 신호점이다)의 동상 I-직교 Q 평면에서의 각각의 좌표는,The respective coordinates of the 256 signal points of 256QAM (“○” in FIG. 113 is the signal point) in the in-phase I-orthogonal Q plane are,

(15×w256a, 15×w256a), (15×w256a, h7×w256a), (15×w256a, h6×w256a), (15×w256a, h5×w256a), (15×w256a, h4×w256a), (15×w256a, h3×w256a), (15×w256a, h2×w256a), (15×w256a, h1×w256a), (15×w256a,-15×w256a), (15×w256a,-h7×256a), (15×w256a,-h6×w256a), (15×w256a,-h5×w256a), (15×w256a,-h4×w256a), (15×w256a,-h3×w256a), (15×w256a,-h2×w256a), (15×w256a,-h1×w256a),(15×w 256a , 15×w 256a ), (15×w 256a , h 7 ×w 256a ), (15×w 256a , h 6 ×w 256a ), (15×w 256a , h 5 ×w 256a ) , (15×w 256a , h 4 ×w 256a ), (15×w 256a , h 3 ×w 256a ), (15×w 256a , h 2 ×w 256a ), (15×w 256a , h 1 ×w 256a ), (15×w 256a ,-15×w 256a ), (15×w 256a ,-h 7 × 256a ), (15×w 256a ,-h 6 ×w 256a ), (15×w 256a ,- h 5 ×w 256a ), (15×w 256a ,-h 4 ×w 256a ), (15×w 256a ,-h 3 ×w 256a ), (15×w 256a ,-h 2 ×w 256a ), ( 15×w 256a ,-h 1 ×w 256a ),

(h7×w256a, 15×w256a), (h7×w256a, h7×w256a), (h7×w256a, h6×w256a), (h7×w256a, h5×w256a), (h7×w256a, h4×w256a), (h7×w256a, h3×w256a), (h7×w256a, h2×w256a), (h7×w256a, h1×w256a), (h7×w256a,-15×w256a), (h7×w256a,-h7×w256a), (h7×w256a,-h6×w256a), (h7×w256a,-h5×w256a), (h7×w256a,-h4×w256a), (h7×w256a,-h3×w256a), (h7×w256a,-h2×w256a), (h7×w256a,-h1×w256a),(h 7 ×w 256a , 15×w 256a ), (h 7 ×w 256a , h 7 ×w 256a ), (h 7 ×w 256a , h 6 ×w 256a ), (h 7 ×w 256a , h 5 ×w 256a ), (h 7 ×w 256a , h 4 ×w 256a ), (h 7 ×w 256a , h 3 ×w 256a ), (h 7 ×w 256a , h 2 ×w 256a ), (h 7 ×w 256a , h 1 ×w 256a ), (h 7 ×w 256a ,-15×w 256a ), (h 7 ×w 256a ,-h 7 ×w 256a ), (h 7 ×w 256a ,-h 6 ×w 256a ), (h 7 ×w 256a ,-h 5 ×w 256a ), (h 7 ×w 256a ,-h 4 ×w 256a ), (h 7 ×w 256a ,-h 3 ×w 256a ), (h 7 ×w 256a ,-h 2 ×w 256a ), (h 7 ×w 256a ,-h 1 ×w 256a ),

(h6×w256a, 15×w256a), (h6×w256a, h7×w256a), (h6×w256a, h6×w256a), (h6×w256a, h5×w256a), (h6×w256a, h4×w256a), (h6×w256a, h3×w256a), (h6×w256a, h2×w256a), (h6×w256a, h1×w256a), (h6×w256a,-15×w256a), (h6×w256a,-h7×w256a), (h6×w256a,-h6×w256a), (h6×w256a,-h5×w256a), (h6×w256a,-h4×w256a), (h6×w256a,-h3×w256a), (h6×w256a,-h2×w256a), (h6×w256a,-h1×w256a),(h 6 ×w 256a , 15×w 256a ), (h 6 ×w 256a , h 7 ×w 256a ), (h 6 ×w 256a , h 6 ×w 256a ), (h 6 ×w 256a , h 5 ×w 256a ), (h 6 ×w 256a , h 4 ×w 256a ), (h 6 ×w 256a , h 3 ×w 256a ), (h 6 ×w 256a , h 2 ×w 256a ), (h 6 ×w 256a , h 1 ×w 256a ), (h 6 ×w 256a ,-15×w 256a ), (h 6 ×w 256a ,-h 7 ×w 256a ), (h 6 ×w 256a ,-h 6 ×w 256a ), (h 6 ×w 256a ,-h 5 ×w 256a ), (h 6 ×w 256a ,-h 4 ×w 256a ), (h 6 ×w 256a ,-h 3 ×w 256a ), (h 6 ×w 256a ,-h 2 ×w 256a ), (h 6 ×w 256a ,-h 1 ×w 256a ),

(h5×w256a, 15×w256a), (h5×w256a, h7×w256a), (h5×w256a, h6×w256a), (h5×w256a, h5×w256a), (h5×w256a, h4×w256a), (h5×w256a, h3×w256a), (h5×w256a, h2×w256a), (h5×w256a, h1×w256a), (h5×w256a,-15×w256a), (h5×w256a,-h7×w256a), (h5×w256a,-h6×w256a), (h5×w256a,-h5×w256a), (h5×w256a,-h4×w256a), (h5×w256a,-h3×w256a), (h5×w256a,-h2×w256a), (h5×w256a,-h1×w256a),(h 5 ×w 256a , 15×w 256a ), (h 5 ×w 256a , h 7 ×w 256a ), (h 5 ×w 256a , h 6 ×w 256a ), (h 5 ×w 256a , h 5 ×w 256a ), (h 5 ×w 256a , h 4 ×w 256a ), (h 5 ×w 256a , h 3 ×w 256a ), (h 5 ×w 256a , h 2 ×w 256a ), (h 5 ×w 256a , h 1 ×w 256a ), (h 5 ×w 256a ,-15×w 256a ), (h 5 ×w 256a ,-h 7 ×w 256a ), (h 5 ×w 256a ,-h 6 ×w 256a ), (h 5 ×w 256a ,-h 5 ×w 256a ), (h 5 ×w 256a ,-h 4 ×w 256a ), (h 5 ×w 256a ,-h 3 ×w 256a ), (h 5 ×w 256a ,-h 2 ×w 256a ), (h 5 ×w 256a ,-h 1 ×w 256a ),

(h4×w256a, 15×w256a), (h4×w256a, h7×w256a), (h4×w256a, h6×w256a), (h4×w256a, h5×w256a), (h4×w256a, h4×w256a), (h4×w256a, h3×w256a), (h4×w256a, h2×w256a), (h4×w256a, h1×w256a), (h4×w256a,-15×w256a), (h4×w256a,-h7×w256a), (h4×w256a,-h6×w256a), (h4×w256a,-h5w256a), (h4×w256a,-h4×w256a), (h4×w256a,-h3w256a), (h4×w256a,-h2w256a), (h4×w256a,-h1w256a),(h 4 ×w 256a , 15×w 256a ), (h 4 ×w 256a , h 7 ×w 256a ), (h 4 ×w 256a , h 6 ×w 256a ), (h 4 ×w 256a , h 5 ×w 256a ), (h 4 ×w 256a , h 4 ×w 256a ), (h 4 ×w 256a , h 3 ×w 256a ), (h 4 ×w 256a , h 2 ×w 256a ), (h 4 ×w 256a , h 1 ×w 256a ), (h 4 ×w 256a ,-15×w 256a ), (h 4 ×w 256a ,-h7×w 256a ), (h 4 ×w 256a ,-h 6 × w 256a ), (h 4 ×w 256a ,-h 5 w 256a ), (h 4 ×w 256a ,-h 4 ×w 256a ), (h 4 ×w 256a ,-h 3 w 256a ), (h 4 ×w 256a ,-h 2 w 256a ), (h 4 ×w 256a ,-h 1 w 256a ),

(h3×w256a, 15×w256a), (h3×w256a, h7×w256a), (h3×w256a, h6×w256a), (h3×w256a, h5×w256a), (h3×w256a, h4×w256a), (h3×w256a, h3×w256a), (h3×w256a, h2×w256a), (h3×w256a, h1×w256a), (h3×w256a,-15×w256a), (h3×w256a,-h7×w256a), (h3×w256a,-h6×w256a), (h3×w256a,-h5×w256a), (h3×w256a,-h4×w256a), (h3×w256a,-h3×w256a), (h3×w256a,-h2×w256a), (h3×w256a,-h1×w256a),(h 3 ×w 256a , 15×w 256a ), (h 3 ×w 256a , h 7 ×w 256a ), (h 3 ×w 256a , h 6 ×w 256a ), (h 3 ×w 256a , h 5 ×w 256a ), (h 3 ×w 256a , h 4 ×w 256a ), (h 3 ×w 256a , h 3 ×w 256a ), (h 3 ×w 256a , h 2 ×w 256a ), (h 3 ×w 256a , h 1 ×w 256a ), (h 3 ×w 256a ,-15×w 256a ), (h 3 ×w 256a ,-h 7 ×w 256a ), (h 3 ×w 256a ,-h 6 ×w 256a ), (h 3 ×w 256a ,-h 5 ×w 256a ), (h 3 ×w 256a ,-h 4 ×w 256a ), (h 3 ×w 256a ,-h 3 ×w 256a ), (h 3 ×w 256a ,-h 2 ×w 256a ), (h 3 ×w 256a ,-h 1 ×w 256a ),

(h2×w256a, 15×w256a), (h2×w256a, h7×w256a), (h2×w256a, h6×w256a), (h2×w256a, h5×w256a), (h2×w256a, h4×w256a), (h2×w256a, h3×w256a), (h2×w256a, h2×w256a), (h2×w256a, h1×w256a), (h2×w256a,-15×w256a), (h2×w256a,-h7×w256a), (h2×w256a,-h6×w256a), (h2×w256a,-h5×w256a), (h2×w256a,-h4×w256a), (h2×w256a,-h3×w256a), (h2×w256a,-h2×w256a), (h2×w256a,-h1×w256a),(h 2 ×w 256a , 15×w 256a ), (h 2 ×w 256a , h 7 ×w 256a ), (h 2 ×w 256a , h 6 ×w 256a ), (h 2 ×w 256a , h 5 ×w 256a ), (h 2 ×w 256a , h 4 ×w 256a ), (h 2 ×w 256a , h 3 ×w 256a ), (h 2 ×w 256a , h 2 ×w 256a ), (h 2 ×w 256a , h 1 ×w 256a ), (h 2 ×w 256a ,-15×w 256a ), (h 2 ×w 256a ,-h 7 ×w 256a ), (h 2 ×w 256a ,-h 6 ×w 256a ), (h 2 ×w 256a ,-h 5 ×w 256a ), (h 2 ×w 256a ,-h 4 ×w 256a ), (h 2 ×w 256a ,-h 3 ×w 256a ), (h 2 ×w 256a ,-h 2 ×w 256a ), (h 2 ×w 256a ,-h 1 ×w 256a ),

(h1×w256a, 15×w256a), (h1×w256a, h7×w256a), (h1×w256a, h6×w256a), (h1×w256a, h5×w256a), (h1×w256a, h4×w256a), (h1×w256a, h3×w256a), (h1×w256a, h2×w256a), (h1×w256a, h1×w256a), (h1×w256a,-15×w256a), (h1×w256a,-h7×w256a), (h1×w256a,-h6×w256a), (h1×w256a,-h5×w256a), (h1×w256a,-h4×w256a), (h1×w256a,-h3×w256a), (h1×w256a,-h2×w256a), (h1×w256a,-h1×w256a),(h 1 ×w 256a , 15×w 256a ), (h 1 ×w 256a , h 7 ×w 256a ), (h 1 ×w 256a , h 6 ×w 256a ), (h 1 ×w 256a , h 5 ×w 256a ), (h 1 ×w 256a , h 4 ×w 256a ), (h 1 ×w 256a , h 3 ×w 256a ), (h 1 ×w 256a , h 2 ×w 256a ), (h 1 ×w 256a , h 1 ×w 256a ), (h 1 ×w 256a ,-15×w 256a ), (h 1 ×w 256a ,-h 7 ×w 256a ), (h 1 ×w 256a ,-h 6 ×w 256a ), (h 1 ×w 256a ,-h 5 ×w 256a ), (h 1 ×w 256a ,-h 4 ×w 256a ), (h 1 ×w 256a ,-h 3 ×w 256a ), (h 1 ×w 256a ,-h 2 ×w 256a ), (h 1 ×w 256a ,-h 1 ×w 256a ),

(-15×w256a, 15×w256a), (-15×w256a, h7×w256a), (-15×w256a, h6×w256a), (-15×w256a, h5×w256a), (-15×w256a, h4×w256a), (-15×w256a, h3×w256a), (-15×w256a, h2×w256a), (-15×w256a, h1×w256a), (-15×w256a,-15×w256a), (-15×w256a,-h7×w256a), (-15×w256a,-h6×w256a), (-15×w256a,-h5×w256a), (-15×w256a,-h4×w256a), (-15×w256a,-h3×w256a), (-15×w256a,-h2×w256a), (-15×w256a,-h1×w256a),(-15×w 256a , 15×w 256a ), (-15×w 256a , h 7 ×w 256a ), (-15×w 256a , h 6 ×w 256a ), (-15×w 256a , h 5 ×w 256a ), (-15×w 256a , h 4 ×w 256a ), (-15×w 256a , h 3 ×w 256a ), (-15×w 256a , h 2 ×w 256a ), (-15 ×w 256a , h 1 ×w 256a ), (-15×w 256a ,-15×w 256a ), (-15×w 256a ,-h 7 ×w 256a ), (-15×w 256a ,-h 6 ×w 256a ), (-15×w 256a ,-h 5 ×w 256a ), (-15×w 256a ,-h 4 ×w 256a ), (-15×w 256a ,-h 3 ×w 256a ), (-15×w 256a ,-h 2 ×w 256a ), (-15×w 256a ,-h 1 ×w 256a ),

(-h7×w256a, 15×w256a), (-h7×w256a, h7×w256a), (-h7×w256a, h6×w256a), (-h7×w256a, h5×w256a), (-h7×w256a, h4×w256a), (-h7×w256a, h3×w256a), (-h7×w256a, h2×w256a), (-h7×w256a, h1×w256a), (-h7×w256a,-15×w256a), (-h7×w256a,-h7×w256a), (-h7×w256a,-h6×w256a), (-h7×w256a,-h5×w256a), (-h7×w256a,-h4×w256a), (-h7×w256a,-h3×w256a), (-h7×w256a,-h2×w256a), (-h7×w256a,-h1×w256a),(-h 7 ×w 256a , 15×w 256a ), (-h 7 ×w 256a , h 7 ×w 256a ), (-h 7 ×w 256a , h 6 ×w 256a ), (-h 7 ×w 256a , h 5 ×w 256a ), (-h 7 ×w 256a , h 4 ×w 256a ), (-h 7 ×w 256a , h 3 ×w 256a ), (-h 7 ×w 256a , h 2 × w 256a ), (-h 7 ×w 256a , h 1 ×w 256a ), (-h 7 ×w 256a ,-15×w 256a ), (-h 7 ×w 256a ,-h 7 ×w 256a ), (-h 7 ×w 256a ,-h 6 ×w 256a ), (-h 7 ×w 256a ,-h 5 ×w 256a ), (-h 7 ×w 256a ,-h 4 ×w 256a ), (- h 7 ×w 256a ,-h 3 ×w 256a ), (-h 7 ×w 256a ,-h 2 ×w 256a ), (-h 7 ×w 256a ,-h 1 ×w 256a ),

(-h6×w256a, 15×w256a), (-h6×w256a, h7×w256a), (-h6×w256a, h6×w256a), (-h6×w256a, h5×w256a), (-h6×w256a, h4×w256a), (-h6×w256a, h3×w256a), (-h6×w256a, h2×w256a), (-h6×w256a, h1×w256a),(-h 6 ×w 256a , 15×w 256a ), (-h 6 ×w 256a , h 7 ×w 256a ), (-h 6 ×w 256a , h 6 ×w 256a ), (-h 6 ×w 256a , h 5 ×w 256a ), (-h 6 ×w 256a , h 4 ×w 256a ), (-h 6 ×w 256a , h 3 ×w 256a ), (-h 6 ×w 256a , h 2 × w 256a ), (-h 6 ×w 256a , h 1 ×w 256a ),

(-h6×w256a,-15×w256a), (-h6×w256a,-h7×w256a), (-h6×w256a,-h6×w256a), (-h6×w256a,-h5×w256a), (-h6×w256a,-h4×w256a), (-h6×w256a,-h3×w256a), (-h6×w256a,-h2×w256a), (-h6×w256a,-h1×w256a),(-h 6 ×w 256a ,-15×w 256a ), (-h 6 ×w 256a ,-h 7 ×w 256a ), (-h 6 ×w 256a ,-h 6 ×w 256a ), (-h 6 ×w 256a ,-h 5 ×w 256a ), (-h 6 ×w 256a ,-h 4 ×w 256a ), (-h 6 ×w 256a ,-h 3 ×w 256a ), (-h 6 × w 256a ,-h 2 ×w 256a ), (-h 6 ×w 256a ,-h 1 ×w 256a ),

(-h5×w256a, 15×w256a), (-h5×w256a, h7×w256a), (-h5×w256a, h6×w256a), (-h5×w256a, h5×w256a), (-h5×w256a, h4×w256a), (-h5×w256a, h3×w256a), (-h5×w256a, h2×w256a), (-h5×w256a, h1×w256a), (-h5×w256a,-15×w256a), (-h5×w256a,-h7×w256a), (-h5×w256a,-h6×w256a), (-h5×w256a,-h5×w256a), (-h5×w256a,-h4×w256a), (-h5×w256a,-h3×w256a), (-h5×w256a,-h2×w256a), (-h5×w256a,-h1×w256a),(-h 5 ×w 256a , 15×w 256a ), (-h 5 ×w 256a , h 7 ×w 256a ), (-h 5 ×w 256a , h 6 ×w 256a ), (-h 5 ×w 256a , h 5 ×w 256a ), (-h 5 ×w 256a , h 4 ×w 256a ), (-h 5 ×w 256a , h 3 ×w 256a ), (-h 5 ×w 256a , h 2 × w 256a ), (-h 5 ×w 256a , h 1 ×w 256a ), (-h 5 ×w 256a ,-15×w 256a ), (-h 5 ×w 256a ,-h 7 ×w 256a ), (-h 5 ×w 256a ,-h 6 ×w 256a ), (-h 5 ×w 256a ,-h 5 ×w 256a ), (-h 5 ×w 256a ,-h 4 ×w 256a ), (- h 5 ×w 256a ,-h 3 ×w 256a ), (-h 5 ×w 256a ,-h 2 ×w 256a ), (-h 5 ×w 256a ,-h 1 ×w 256a ),

(-h4×w256a, 15×w256a), (-h4×w256a, h7×w256a), (-h4×w256a, h6×w256a), (-h4×w256a, h5×w256a), (-h4×w256a, h4×w256a), (-h4×w256a, h3×w256a), (-h4×w256a, h2×w256a), (-h4×w256a, h1×w256a),(-h 4 ×w 256a , 15×w 256a ), (-h 4 ×w 256a , h 7 ×w 256a ), (-h 4 ×w 256a , h 6 ×w 256a ), (-h 4 ×w 256a , h 5 ×w 256a ), (-h 4 ×w 256a , h 4 ×w 256a ), (-h 4 ×w 256a , h 3 ×w 256a ), (-h 4 ×w 256a , h 2 × w 256a ), (-h 4 ×w 256a , h 1 ×w 256a ),

(-h4×w256a,-15×w256a), (-h4×w256a,-h7×w256a), (-h4×w256a,-h6×w256a), (-h4×w256a,-h5×w256a), (-h4×w256a,-h4×w256a), (-h4×w256a,-h3×w256a), (-h4×w256a,-h2×w256a), (-h4×w256a,-h1×w256a),(-h 4 ×w 256a ,-15×w 256a ), (-h 4 ×w 256a ,-h 7 ×w 256a ), (-h 4 ×w 256a ,-h 6 ×w 256a ), (-h 4 ×w 256a ,-h 5 ×w 256a ), (-h 4 ×w 256a ,-h 4 ×w 256a ), (-h 4 ×w 256a ,-h 3 ×w 256a ), (-h 4 × w 256a ,-h 2 ×w 256a ), (-h 4 ×w 256a ,-h 1 ×w 256a ),

(-h3×w256a, 15×w256a), (-h3×w256a, h7×w256a), (-h3×w256a, h6×w256a), (-h3×w256a, h5×w256a), (-h3×w256a, h4×w256a), (-h3×w256a, h3×w256a), (-h3×w256a, h2×w256a), (-h3×w256a, h1×w256a), (-h3×w256a,-15×w256a), (-h3×w256a,-h7×w256a), (-h3×w256a,-h6×w256a), (-h3×w256a,-h5×w256a), (-h3×w256a,-h4×w256a), (-h3×w256a,-h3×w256a), (-h3×w256a,-h2×w256a), (-h3×w256a,-h1×w256a),(-h 3 ×w 256a , 15×w 256a ), (-h 3 ×w 256a , h 7 ×w 256a ), (-h 3 ×w 256a , h 6 ×w 256a ), (-h 3 ×w 256a , h 5 ×w 256a ), (-h 3 ×w 256a , h 4 ×w 256a ), (-h 3 ×w 256a , h 3 ×w 256a ), (-h 3 ×w 256a , h 2 × w 256a ), (-h 3 ×w 256a , h 1 ×w 256a ), (-h 3 ×w 256a ,-15×w 256a ), (-h 3 ×w 256a ,-h 7 ×w 256a ), (-h 3 ×w 256a ,-h 6 ×w 256a ), (-h 3 ×w 256a ,-h 5 ×w 256a ), (-h 3 ×w 256a ,-h 4 ×w 256a ), (- h 3 ×w 256a ,-h 3 ×w 256a ), (-h 3 ×w 256a ,-h 2 ×w 256a ), (-h 3 ×w 256a ,-h 1 ×w 256a ),

(-h2×w256a, 15×w256a), (-h2×w256a, h7×w256a), (-h2×w256a, h6×w256a), (-h2×w256a, h5×w256a), (-h2×w256a, h4×w256a), (-h2×w256a, h3×w256a), (-h2×w256a, h2×w256a), (-h2×w256a, h1×w256a), (-h2×w256a,-15×w256a), (-h2×w256a,-h7×w256a), (-h2×w256a,-h6×w256a), (-h2×w256a, h5×w256a), (-h2×w256a,-h4×w256a), (-h2×w256a,-h3×w256a), (-h2×w256a,-h2×w256a), (-h2×w256a,-h1×w256a),(-h 2 ×w 256a , 15×w 256a ), (-h 2 ×w 256a , h 7 ×w 256a ), (-h 2 ×w 256a , h 6 ×w 256a ), (-h 2 ×w 256a , h 5 ×w 256a ), (-h 2 ×w 256a , h 4 ×w 256a ), (-h 2 ×w 256a , h 3 ×w 256a ), (-h 2 ×w 256a , h 2 × w 256a ), (-h 2 ×w 256a , h 1 ×w 256a ), (-h 2 ×w 256a ,-15×w 256a ), (-h 2 ×w 256a ,-h 7 ×w 256a ), (-h 2 ×w 256a ,-h 6 ×w 256a ), (-h 2 ×w 256a , h 5 ×w 256a ), (-h 2 ×w 256a ,-h 4 ×w 256a ), (-h 2 ×w 256a ,-h 3 ×w 256a ), (-h 2 ×w 256a ,-h 2 ×w 256a ), (-h 2 ×w 256a ,-h 1 ×w 256a ),

(-h1×w256a, 15×w256a), (-h1×w256a, h7×w256a), (-h1×w256a, h6×w256a), (-h×w256a, h5×w256a), (-h1×w256a, h4×w256a), (-h1×w256a, h3×w256a), (-h1×w256a, h2×w256a), (-h1×w256a, h1×w256a), (-h1×w256a,-15×w256a), (-h1×w256a,-h7×w256a), (-h1×w256a,-h6×w256a), (-h1×w256a,-h5×w256a), (-h1×w256a,-h4×w256a), (-h1×w256a,-h3×w256a), (-h1×w256a,-h2×w256a), (-h1×w256a,-h1×w256a),(-h 1 ×w 256a , 15×w 256a ), (-h 1 ×w 256a , h 7 ×w 256a ), (-h 1 ×w 256a , h 6 ×w 256a ), (-h×w 256a ) , h 5 ×w 256a ), (-h 1 ×w 256a , h 4 ×w 256a ), (-h 1 ×w 256a , h 3 ×w 256a ), (-h 1 ×w 256a , h 2 ×w 256a ), (-h 1 ×w 256a , h 1 ×w 256a ), (-h 1 ×w 256a ,-15×w 256a ), (-h 1 ×w 256a ,-h 7 ×w 256a ), ( -h 1 ×w 256a ,-h 6 ×w 256a ), (-h 1 ×w 256a ,-h 5 ×w 256a ), (-h 1 ×w 256a ,-h 4 ×w 256a ), (-h 1 ×w 256a ,-h 3 ×w 256a ), (-h 1 ×w 256a ,-h 2 ×w 256a ), (-h 1 ×w 256a ,-h 1 ×w 256a ),

가 된다(w256a는 0보다 큰 실수가 된다).(w 256a is a real number greater than 0).

여기서, 송신하는 비트(입력 비트)를 b0, b1, b2, b3, b4, b5, b6, b7로 한다. 예를 들어 송신하는 비트가 (b0, b1, b2, b3, b4, b5, b6, b7)=(0, 0, 0, 0, 0, 0, 0, 0)인 경우, 도 113에서의 신호점 11301에 매핑 되며, 매핑 후의 베이스밴드신호의 동상성분을 I, 직교성분을 Q로 하면 (I, Q)=(15×w256a, 15×w256a)가 된다.Here, the bits to be transmitted (input bits) are b0, b1, b2, b3, b4, b5, b6, and b7. For example, when the transmitted bit is (b0, b1, b2, b3, b4, b5, b6, b7) = (0, 0, 0, 0, 0, 0, 0, 0), the signal in FIG. It is mapped to point 11301, and if the in-phase component of the baseband signal after mapping is I and the quadrature component is Q, (I, Q) = (15×w 256a , 15×w 256a ).

즉, 송신하는 비트(b0, b1, b2, b3, b4, b5, b6, b7)에 의거하여 (256QAM일 때의) 매핑 후의 베이스밴드신호의 동상성분 I, 직교성분 Q가 결정된다. 또, b0, b1, b2, b3, b4, b5, b6, b7의 세트 (00000000~11111111)와 신호점의 좌표의 관계의 일례는 도 113과 같다. 256QAM의 256개의 신호점(도 113의 「○」)That is, the in-phase component I and the quadrature component Q of the baseband signal after mapping (in the case of 256QAM) are determined based on the transmitted bits (b0, b1, b2, b3, b4, b5, b6, b7). In addition, an example of the relationship between the sets of b0, b1, b2, b3, b4, b5, b6, b7 (00000000-11111111) and the coordinate of a signal point is as shown in FIG. 256 signal points of 256QAM (“○” in Fig. 113)

(15×w256a, 15×w256a), (15×w256a, h7×w256a), (15×w256a, h6×w256a), (15×w256a, h5×w256a), (15×w256a, h4×w256a), (15×w256a, h3×w256a), (15×w256a, h2×w256a), (15×w256a, h1×w256a), (15×w256a,-15×w256a), (15×w256a,-h7×256a), (15×w256a,-h6×w256a), (15×w256a,-h5×w256a), (15×w256a,-h4×w256a), (15×w256a,-h3×w256a), (15×w256a,-h2×w256a), (15×w256a,-h1×w256a),(15×w 256a , 15×w 256a ), (15×w 256a , h 7 ×w 256a ), (15×w 256a , h 6 ×w 256a ), (15×w 256a , h 5 ×w 256a ) , (15×w 256a , h 4 ×w 256a ), (15×w 256a , h 3 ×w 256a ), (15×w 256a , h 2 ×w 256a ), (15×w 256a , h 1 ×w 256a ), (15×w 256a ,-15×w 256a ), (15×w 256a ,-h 7 × 256a ), (15×w 256a ,-h 6 ×w 256a ), (15×w 256a ,- h 5 ×w 256a ), (15×w 256a ,-h 4 ×w 256a ), (15×w 256a ,-h 3 ×w 256a ), (15×w 256a ,-h 2 ×w 256a ), ( 15×w 256a ,-h 1 ×w 256a ),

(h7×w256a, 15×w256a), (h7×w256a, h7×w256a), (h7×w256a, h6×w256a), (h7×w256a, h5×w256a), (h7×w256a, h4×w256a), (h7×w256a, h3×w256a), (h7×w256a, h2×w256a), (h7×w256a, h1×w256a), (h7×w256a,-15×w256a), (h7×w256a,-h7×w256a), (h7×w256a,-h6×w256a), (h7×w256a,-h5×w256a), (h7×w256a,-h4×w256a), (h7×w256a,-h3×w256a), (h7×w256a,-h2×w256a), (h7×w256a,-h1×w256a),(h 7 ×w 256a , 15×w 256a ), (h 7 ×w 256a , h 7 ×w 256a ), (h 7 ×w 256a , h 6 ×w 256a ), (h 7 ×w 256a , h 5 ×w 256a ), (h 7 ×w 256a , h 4 ×w 256a ), (h 7 ×w 256a , h 3 ×w 256a ), (h 7 ×w 256a , h 2 ×w 256a ), (h 7 ×w 256a , h 1 ×w 256a ), (h 7 ×w 256a ,-15×w 256a ), (h 7 ×w 256a ,-h 7 ×w 256a ), (h 7 ×w 256a ,-h 6 ×w 256a ), (h 7 ×w 256a ,-h 5 ×w 256a ), (h 7 ×w 256a ,-h 4 ×w 256a ), (h 7 ×w 256a ,-h 3 ×w 256a ), (h 7 ×w 256a ,-h 2 ×w 256a ), (h 7 ×w 256a ,-h 1 ×w 256a ),

(h6×w256a, 15×w256a), (h6×w256a, h7×w256a), (h6×w256a, h6×w256a), (h6×w256a, h5×w256a), (h6×w256a, h4×w256a), (h6×w256a, h3×w256a), (h6×w256a, h2×w256a), (h6×w256a, h1×w256a), (h6×w256a,-15×w256a), (h6×w256a,-h7×w256a), (h6×w256a,-h6×w256a), (h6×w256a,-h5×w256a), (h6×w256a,-h4×w256a), (h6×w256a,-h3×w256a), (h6×w256a,-h2×w256a), (h6×w256a,-h1×w256a),(h 6 ×w 256a , 15×w 256a ), (h 6 ×w 256a , h 7 ×w 256a ), (h 6 ×w 256a , h 6 ×w 256a ), (h 6 ×w 256a , h 5 ×w 256a ), (h 6 ×w 256a , h 4 ×w 256a ), (h 6 ×w 256a , h 3 ×w 256a ), (h 6 ×w 256a , h 2 ×w 256a ), (h 6 ×w 256a , h 1 ×w 256a ), (h 6 ×w 256a ,-15×w 256a ), (h 6 ×w 256a ,-h 7 ×w 256a ), (h 6 ×w 256a ,-h 6 ×w 256a ), (h 6 ×w 256a ,-h 5 ×w 256a ), (h 6 ×w 256a ,-h 4 ×w 256a ), (h 6 ×w 256a ,-h 3 ×w 256a ), (h 6 ×w 256a ,-h 2 ×w 256a ), (h 6 ×w 256a ,-h 1 ×w 256a ),

(h5×w256a, 15×w256a), (h5×w256a, h7×w256a), (h5×w256a, h6×w256a), (h5×w256a, h5×w256a), (h5×w256a, h4×w256a), (h5×w256a, h3×w256a), (h5×w256a, h2×w256a), (h5×w256a, h1×w256a), (h5×w256a,-15×w256a), (h5×w256a,-h7×w256a), (h5×w256a,-h6×w256a), (h5×w256a,-h5×w256a), (h5×w256a,-h4×w256a), (h5×w256a,-h3×w256a), (h5×w256a,-h2×w256a), (h5×w256a,-h1×w256a),(h 5 ×w 256a , 15×w 256a ), (h 5 ×w 256a , h 7 ×w 256a ), (h 5 ×w 256a , h 6 ×w 256a ), (h 5 ×w 256a , h 5 ×w 256a ), (h 5 ×w 256a , h 4 ×w 256a ), (h 5 ×w 256a , h 3 ×w 256a ), (h 5 ×w 256a , h 2 ×w 256a ), (h 5 ×w 256a , h 1 ×w 256a ), (h 5 ×w 256a ,-15×w 256a ), (h 5 ×w 256a ,-h 7 ×w 256a ), (h 5 ×w 256a ,-h 6 ×w 256a ), (h 5 ×w 256a ,-h 5 ×w 256a ), (h 5 ×w 256a ,-h 4 ×w 256a ), (h 5 ×w 256a ,-h 3 ×w 256a ), (h 5 ×w 256a ,-h 2 ×w 256a ), (h 5 ×w 256a ,-h 1 ×w 256a ),

(h4×w256a, 15×w256a), (h4×w256a, h7×w256a), (h4×w256a, h6×w256a), (h4×w256a, h5×w256a), (h4×w256a, h4×w256a), (h4×w256a, h3×w256a), (h4×w256a, h2×w256a), (h4×w256a, h1×w256a), (h4×w256a,-15×w256a), (h4×w256a,-h7×w256a), (h4×w256a,-h6×w256a), (h4×w256a,-h5w256a), (h4×w256a,-h4×w256a), (h4×w256a,-h3w256a), (h4×w256a,-h2w256a), (h4×w256a,-h1w256a),(h 4 ×w 256a , 15×w 256a ), (h 4 ×w 256a , h 7 ×w 256a ), (h 4 ×w 256a , h 6 ×w 256a ), (h 4 ×w 256a , h 5 ×w 256a ), (h 4 ×w 256a , h 4 ×w 256a ), (h 4 ×w 256a , h 3 ×w 256a ), (h 4 ×w 256a , h 2 ×w 256a ), (h 4 ×w 256a , h 1 ×w 256a ), (h 4 ×w 256a ,-15×w 256a ), (h 4 ×w 256a ,-h7×w 256a ), (h 4 ×w 256a ,-h 6 × w 256a ), (h 4 ×w 256a ,-h 5 w 256a ), (h 4 ×w 256a ,-h 4 ×w 256a ), (h 4 ×w 256a ,-h 3 w 256a ), (h 4 ×w 256a ,-h 2 w 256a ), (h 4 ×w 256a ,-h 1 w 256a ),

(h3×w256a, 15×w256a), (h3×w256a, h7×w256a), (h3×w256a, h6×w256a), (h3×w256a, h5×w256a), (h3×w256a, h4×w256a), (h3×w256a, h3×w256a), (h3×w256a, h2×w256a), (h3×w256a, h1×w256a), (h3×w256a,-15×w256a), (h3×w256a,-h7×w256a), (h3×w256a,-h6×w256a), (h3×w256a,-h5×w256a), (h3×w256a,-h4×w256a), (h3×w256a,-h3×w256a), (h3×w256a,-h2×w256a), (h3×w256a,-h1×w256a),(h 3 ×w 256a , 15×w 256a ), (h 3 ×w 256a , h 7 ×w 256a ), (h 3 ×w 256a , h 6 ×w 256a ), (h 3 ×w 256a , h 5 ×w 256a ), (h 3 ×w 256a , h 4 ×w 256a ), (h 3 ×w 256a , h 3 ×w 256a ), (h 3 ×w 256a , h 2 ×w 256a ), (h 3 ×w 256a , h 1 ×w 256a ), (h 3 ×w 256a ,-15×w 256a ), (h 3 ×w 256a ,-h 7 ×w 256a ), (h 3 ×w 256a ,-h 6 ×w 256a ), (h 3 ×w 256a ,-h 5 ×w 256a ), (h 3 ×w 256a ,-h 4 ×w 256a ), (h 3 ×w 256a ,-h 3 ×w 256a ), (h 3 ×w 256a ,-h 2 ×w 256a ), (h 3 ×w 256a ,-h 1 ×w 256a ),

(h2×w256a, 15×w256a), (h2×w256a, h7×w256a), (h2×w256a, h6×w256a), (h2×w256a, h5×w256a), (h2×w256a, h4×w256a), (h2×w256a, h3×w256a), (h2×w256a, h2×w256a), (h2×w256a, h1×w256a), (h2×w256a,-15×w256a), (h2×w256a,-h7×w256a), (h2×w256a,-h6×w256a), (h2×w256a,-h5×w256a), (h2×w256a,-h4×w256a), (h2×w256a,-h3×w256a), (h2×w256a,-h2×w256a), (h2×w256a,-h1×w256a),(h 2 ×w 256a , 15×w 256a ), (h 2 ×w 256a , h 7 ×w 256a ), (h 2 ×w 256a , h 6 ×w 256a ), (h 2 ×w 256a , h 5 ×w 256a ), (h 2 ×w 256a , h 4 ×w 256a ), (h 2 ×w 256a , h 3 ×w 256a ), (h 2 ×w 256a , h 2 ×w 256a ), (h 2 ×w 256a , h 1 ×w 256a ), (h 2 ×w 256a ,-15×w 256a ), (h 2 ×w 256a ,-h 7 ×w 256a ), (h 2 ×w 256a ,-h 6 ×w 256a ), (h 2 ×w 256a ,-h 5 ×w 256a ), (h 2 ×w 256a ,-h 4 ×w 256a ), (h 2 ×w 256a ,-h 3 ×w 256a ), (h 2 ×w 256a ,-h 2 ×w 256a ), (h 2 ×w 256a ,-h 1 ×w 256a ),

(h1×w256a, 15×w256a), (h1×w256a, h7×w256a), (h1×w256a, h6×w256a), (h1×w256a, h5×w256a), (h1×w256a, h4×w256a), (h1×w256a, h3×w256a), (h1×w256a, h2×w256a), (h1×w256a, h1×w256a), (h1×w256a,-15×w256a), (h1×w256a,-h7×w256a), (h1×w256a,-h6×w256a), (h1×w256a,-h5×w256a), (h1×w256a,-h4×w256a), (h1×w256a,-h3×w256a), (h1×w256a,-h2×w256a), (h1×w256a,-h1×w256a),(h 1 ×w 256a , 15×w 256a ), (h 1 ×w 256a , h 7 ×w 256a ), (h 1 ×w 256a , h 6 ×w 256a ), (h 1 ×w 256a , h 5 ×w 256a ), (h 1 ×w 256a , h 4 ×w 256a ), (h 1 ×w 256a , h 3 ×w 256a ), (h 1 ×w 256a , h 2 ×w 256a ), (h 1 ×w 256a , h 1 ×w 256a ), (h 1 ×w 256a ,-15×w 256a ), (h 1 ×w 256a ,-h 7 ×w 256a ), (h 1 ×w 256a ,-h 6 ×w 256a ), (h 1 ×w 256a ,-h 5 ×w 256a ), (h 1 ×w 256a ,-h 4 ×w 256a ), (h 1 ×w 256a ,-h 3 ×w 256a ), (h 1 ×w 256a ,-h 2 ×w 256a ), (h 1 ×w 256a ,-h 1 ×w 256a ),

(-15×w256a, 15×w256a), (-15×w256a, h7×w256a), (-15×w256a, h6×w256a), (-15×w256a, h5×w256a), (-15×w256a, h4×w256a), (-15×w256a, h3×w256a), (-15×w256a, h2×w256a), (-15×w256a, h1×w256a), (-15×w256a,-15×w256a), (-15×w256a,-h7×w256a), (-15×w256a,-h6×w256a), (-15×w256a,-h5×w256a), (-15×w256a,-h4×w256a), (-15×w256a,-h3×w256a), (-15×w256a,-h2×w256a), (-15×w256a,-h1×w256a),(-15×w 256a , 15×w 256a ), (-15×w 256a , h 7 ×w 256a ), (-15×w 256a , h 6 ×w 256a ), (-15×w 256a , h 5 ×w 256a ), (-15×w 256a , h 4 ×w 256a ), (-15×w 256a , h 3 ×w 256a ), (-15×w 256a , h 2 ×w 256a ), (-15 ×w 256a , h 1 ×w 256a ), (-15×w 256a ,-15×w 256a ), (-15×w 256a ,-h 7 ×w 256a ), (-15×w 256a ,-h 6 ×w 256a ), (-15×w 256a ,-h 5 ×w 256a ), (-15×w 256a ,-h 4 ×w 256a ), (-15×w 256a ,-h 3 ×w 256a ), (-15×w 256a ,-h 2 ×w 256a ), (-15×w 256a ,-h 1 ×w 256a ),

(-h7×w256a, 15×w256a), (-h7×w256a, h7×w256a), (-h7×w256a, h6×w256a), (-h7×w256a, h5×w256a), (-h7×w256a, h4×w256a), (-h7×w256a, h3×w256a), (-h7×w256a, h2×w256a), (-h7×w256a, h1×w256a), (-h7×w256a,-15×w256a), (-h7×w256a,-h7×w256a), (-h7×w256a,-h6×w256a), (-h7×w256a,-h5×w256a), (-h7×w256a,-h4×w256a), (-h7×w256a,-h3×w256a), (-h7×w256a,-h2×w256a), (-h7×w256a,-h1×w256a),(-h 7 ×w 256a , 15×w 256a ), (-h 7 ×w 256a , h 7 ×w 256a ), (-h 7 ×w 256a , h 6 ×w 256a ), (-h 7 ×w 256a , h 5 ×w 256a ), (-h 7 ×w 256a , h 4 ×w 256a ), (-h 7 ×w 256a , h 3 ×w 256a ), (-h 7 ×w 256a , h 2 × w 256a ), (-h 7 ×w 256a , h 1 ×w 256a ), (-h 7 ×w 256a ,-15×w 256a ), (-h 7 ×w 256a ,-h 7 ×w 256a ), (-h 7 ×w 256a ,-h 6 ×w 256a ), (-h 7 ×w 256a ,-h 5 ×w 256a ), (-h 7 ×w 256a ,-h 4 ×w 256a ), (- h 7 ×w 256a ,-h 3 ×w 256a ), (-h 7 ×w 256a ,-h 2 ×w 256a ), (-h 7 ×w 256a ,-h 1 ×w 256a ),

(-h6×w256a, 15×w256a), (-h6×w256a, h7×w256a), (-h6×w256a, h6×w256a), (-h6×w256a, h5×w256a), (-h6×w256a, h4×w256a), (-h6×w256a, h3×w256a), (-h6×w256a, h2×w256a), (-h6×w256a, h1×w256a),(-h6×w256a,-15×w256a), (-h6×w256a,-h7×w256a), (-h6×w256a,-h6×w256a), (-h6×w256a,-h5×w256a), (-h6×w256a,-h4×w256a), (-h6×w256a,-h3×w256a), (-h6×w256a,-h2×w256a), (-h6×w256a,-h1×w256a),(-h 6 ×w 256a , 15×w 256a ), (-h 6 ×w 256a , h 7 ×w 256a ), (-h 6 ×w 256a , h 6 ×w 256a ), (-h 6 ×w 256a , h 5 ×w 256a ), (-h 6 ×w 256a , h 4 ×w 256a ), (-h 6 ×w 256a , h 3 ×w 256a ), (-h 6 ×w 256a , h 2 × w 256a ), (-h 6 ×w 256a , h 1 ×w 256a ),(-h 6 ×w 256a ,-15×w 256a ), (-h 6 ×w 256a ,-h 7 ×w 256a ), (-h 6 ×w 256a ,-h 6 ×w 256a ), (-h 6 ×w 256a ,-h 5 ×w 256a ), (-h 6 ×w 256a ,-h 4 ×w 256a ), (- h 6 ×w 256a ,-h 3 ×w 256a ), (-h 6 ×w 256a ,-h 2 ×w 256a ), (-h 6 ×w 256a ,-h 1 ×w 256a ),

(-h5×w256a, 15×w256a), (-h5×w256a, h7×w256a), (-h5×w256a, h6×w256a), (-h5×w256a, h5×w256a), (-h5×w256a, h4×w256a), (-h5×w256a, h3×w256a), (-h5×w256a, h2×w256a), (-h5×w256a, h1×w256a), (-h5×w256a,-15×w256a), (-h5×w256a,-h7×w256a), (-h5×w256a,-h6×w256a), (-h5×w256a,-h5×w256a), (-h5×w256a,-h4×w256a), (-h5×w256a,-h3×w256a), (-h5×w256a,-h2×w256a), (-h5×w256a,-h1×w256a),(-h 5 ×w 256a , 15×w 256a ), (-h 5 ×w 256a , h 7 ×w 256a ), (-h 5 ×w 256a , h 6 ×w 256a ), (-h 5 ×w 256a , h 5 ×w 256a ), (-h 5 ×w 256a , h 4 ×w 256a ), (-h 5 ×w 256a , h 3 ×w 256a ), (-h 5 ×w 256a , h 2 × w 256a ), (-h 5 ×w 256a , h 1 ×w 256a ), (-h 5 ×w 256a ,-15×w 256a ), (-h 5 ×w 256a ,-h 7 ×w 256a ), (-h 5 ×w 256a ,-h 6 ×w 256a ), (-h 5 ×w 256a ,-h 5 ×w 256a ), (-h 5 ×w 256a ,-h 4 ×w 256a ), (- h 5 ×w 256a ,-h 3 ×w 256a ), (-h 5 ×w 256a ,-h 2 ×w 256a ), (-h 5 ×w 256a ,-h 1 ×w 256a ),

(-h4×w256a, 15×w256a), (-h4×w256a, h7×w256a), (-h4×w256a, h6×w256a), (-h4×w256a, h5×w256a), (-h4×w256a, h4×w256a), (-h4×w256a, h3×w256a), (-h4×w256a, h2×w256a), (-h4×w256a, h1×w256a),(-h4×w256a,-15×w256a), (-h4×w256a,-h7×w256a), (-h4×w256a,-h6×w256a), (-h4×w256a,-h5×w256a), (-h4×w256a,-h4×w256a), (-h4×w256a,-h3×w256a), (-h4×w256a,-h2×w256a), (-h4×w256a,-h1×w256a),(-h 4 ×w 256a , 15×w 256a ), (-h 4 ×w 256a , h 7 ×w 256a ), (-h 4 ×w 256a , h 6 ×w 256a ), (-h 4 ×w 256a , h 5 ×w 256a ), (-h 4 ×w 256a , h 4 ×w 256a ), (-h 4 ×w 256a , h 3 ×w 256a ), (-h 4 ×w 256a , h 2 × w 256a ), (-h 4 ×w 256a , h 1 ×w 256a ),(-h 4 ×w 256a ,-15×w 256a ), (-h 4 ×w 256a ,-h 7 ×w 256a ), (-h 4 ×w 256a ,-h 6 ×w 256a ), (-h 4 ×w 256a ,-h 5 ×w 256a ), (-h 4 ×w 256a ,-h 4 ×w 256a ), (- h 4 ×w 256a ,-h 3 ×w 256a ), (-h 4 ×w 256a ,-h 2 ×w 256a ), (-h 4 ×w 256a ,-h 1 ×w 256a ),

(-h3×w256a, 15×w256a), (-h3×w256a, h7×w256a), (-h3×w256a, h6×w256a), (-h3×w256a, h5×w256a), (-h3×w256a, h4×w256a), (-h3×w256a, h3×w256a), (-h3×w256a, h2×w256a), (-h3×w256a, h1×w256a), (-h3×w256a,-15×w256a), (-h3×w256a,-h7×w256a), (-h3×w256a,-h6×w256a), (-h3×w256a,-h5×w256a), (-h3×w256a,-h4×w256a), (-h3×w256a,-h3×w256a), (-h3×w256a,-h2×w256a), (-h3×w256a,-h1×w256a),(-h 3 ×w 256a , 15×w 256a ), (-h 3 ×w 256a , h 7 ×w 256a ), (-h 3 ×w 256a , h 6 ×w 256a ), (-h 3 ×w 256a , h 5 ×w 256a ), (-h 3 ×w 256a , h 4 ×w 256a ), (-h 3 ×w 256a , h 3 ×w 256a ), (-h 3 ×w 256a , h 2 × w 256a ), (-h 3 ×w 256a , h 1 ×w 256a ), (-h 3 ×w 256a ,-15×w 256a ), (-h 3 ×w 256a ,-h 7 ×w 256a ), (-h 3 ×w 256a ,-h 6 ×w 256a ), (-h 3 ×w 256a ,-h 5 ×w 256a ), (-h 3 ×w 256a ,-h 4 ×w 256a ), (- h 3 ×w 256a ,-h 3 ×w 256a ), (-h 3 ×w 256a ,-h 2 ×w 256a ), (-h 3 ×w 256a ,-h 1 ×w 256a ),

(-h2×w256a, 15×w256a), (-h2×w256a, h7×w256a), (-h2×w256a, h6×w256a), (-h2×w256a, h5×w256a), (-h2×w256a, h4×w256a), (-h2×w256a, h3×w256a), (-h2×w256a, h2×w256a), (-h2×w256a, h1×w256a), (-h2×w256a,-15×w256a), (-h2×w256a,-h7×w256a), (-h2×w256a,-h6×w256a), (-h2×w256a, h5×w256a), (-h2×w256a,-h4×w256a), (-h2×w256a,-h3×w256a), (-h2×w256a,-h2×w256a), (-h2×w256a,-h1×w256a),(-h 2 ×w 256a , 15×w 256a ), (-h 2 ×w 256a , h 7 ×w 256a ), (-h 2 ×w 256a , h 6 ×w 256a ), (-h 2 ×w 256a , h 5 ×w 256a ), (-h 2 ×w 256a , h 4 ×w 256a ), (-h 2 ×w 256a , h 3 ×w 256a ), (-h 2 ×w 256a , h 2 × w 256a ), (-h 2 ×w 256a , h 1 ×w 256a ), (-h 2 ×w 256a ,-15×w 256a ), (-h 2 ×w 256a ,-h 7 ×w 256a ), (-h 2 ×w 256a ,-h 6 ×w 256a ), (-h 2 ×w 256a , h 5 ×w 256a ), (-h 2 ×w 256a ,-h 4 ×w 256a ), (-h 2 ×w 256a ,-h 3 ×w 256a ), (-h 2 ×w 256a ,-h 2 ×w 256a ), (-h 2 ×w 256a ,-h 1 ×w 256a ),

(-h1×w256a, 15×w256a), (-h1×w256a, h7×w256a), (-h1×w256a, h6×w256a), (-h×w256a, h5×w256a), (-h1×w256a, h4×w256a), (-h1×w256a, h3×w256a), (-h1×w256a, h2×w256a), (-h1×w256a, h1×w256a), (-h1×w256a,-15×w256a), (-h1×w256a,-h7×w256a), (-h1×w256a,-h6×w256a), (-h1×w256a,-h5×w256a), (-h1×w256a,-h4×w256a), (-h1×w256a,-h3×w256a), (-h1×w256a,-h2×w256a), (-h1×w256a,-h1×w256a),(-h 1 ×w 256a , 15×w 256a ), (-h 1 ×w 256a , h 7 ×w 256a ), (-h 1 ×w 256a , h 6 ×w 256a ), (-h×w 256a ) , h 5 ×w 256a ), (-h 1 ×w 256a , h 4 ×w 256a ), (-h 1 ×w 256a , h 3 ×w 256a ), (-h 1 ×w 256a , h 2 ×w 256a ), (-h 1 ×w 256a , h 1 ×w 256a ), (-h 1 ×w 256a ,-15×w 256a ), (-h 1 ×w 256a ,-h 7 ×w 256a ), ( -h 1 ×w 256a ,-h 6 ×w 256a ), (-h 1 ×w 256a ,-h 5 ×w 256a ), (-h 1 ×w 256a ,-h 4 ×w 256a ), (-h 1 ×w 256a ,-h 3 ×w 256a ), (-h 1 ×w 256a ,-h 2 ×w 256a ), (-h 1 ×w 256a ,-h 1 ×w 256a ),

의 바로 아래에 b0, b1, b2, b3, b4, b5, b6, b7의 세트 00000000~11111111의 값을 나타내고 있다. b0, b1, b2, b3, b4, b5, b6, b7의 세트 00000000~11111111의 바로 위의 신호점(「○」)의 동상 I-직교 Q 평면에서의 각각의 좌표가 매핑 후의 베이스밴드신호의 동상성분 I 및 직교성분 Q가 된다. 또, 256QAM일 때의 b0, b1, b2, b3, b4, b5, b6, b7의 세트 (00000000~11111111)와 신호점의 좌표의 관계는 도 113에 한정되는 것은 아니다.The values of 00000000 to 11111111 in sets of b0, b1, b2, b3, b4, b5, b6, and b7 are shown immediately below. Each coordinate in the in-phase I-orthogonal Q plane of the signal point (“○”) immediately above the sets 00000000 to 11111111 of b0, b1, b2, b3, b4, b5, b6, b7 corresponds to the baseband signal after mapping. It becomes an in-phase component I and an orthogonal component Q. Note that the relationship between the sets of b0, b1, b2, b3, b4, b5, b6, and b7 (00000000 to 11111111) and the coordinates of the signal points at 256QAM is not limited to FIG. 113 .

도 113의 256개의 신호점에 있어서 「신호점 1」 「신호점 2」…「신호점 255」 「신호점 256」이라고 부른다. (256개의 신호점이 존재하므로, 「신호점 1」 내지 「신호점 256」이 존재하게 된다). 동상 I-직교 Q평면에 있어서 「신호점 i」와 원점의 거리를 Di로 한다. 이때, w256a를 이하와 같이 부여한다.In the 256 signal points in FIG. 113, "signal point 1", "signal point 2"... It is called "signal point 255" and "signal point 256". (Since there are 256 signal points, "signal point 1" to "signal point 256" exist). Let Di be the distance between the "signal point i" and the origin in the in-phase I-orthogonal Q plane. At this time, w 256a is given as follows.

Figure 112022067201756-pat00379
Figure 112022067201756-pat00379

그러면 매핑 후의 베이스밴드신호의 평균 파워는 z2가 된다.Then, the average power of the baseband signal after mapping becomes z2.

또, 앞에서의 설명에 있어서 (구성 예 R1)과 동등하게 되는 경우를 uniform-256QAM이라고 하고, 그 이외인 경우를 non-uniform 256QAM이라고 한다.In addition, the case equivalent to (configuration example R1) in the previous description is called uniform-256QAM, and the case other than this is called non-uniform 256QAM.

(보충 3)(Supplementary 3)

실시형태 1 내지 실시형태 11에 있어서 비트길이 조정방법에 대해 설명하였다. 또, 실시형태 12에서는 실시형태 1 내지 실시형태 11의 비트길이 조정방법을 DVB 규격에 적용하는 경우에 대해 설명하였다. 이들 실시형태 중에서 변조방식으로 16QAM, 64QAM, 256QAM을 적용하는 경우에 대해 설명하고 있다. 그리고 16QAM, 64QAM, 256QAM에 대한 구체적인 매핑 방법에 대해서는 (구성 예 R1)에서 설명하고 있다.In Embodiments 1 to 11, the bit length adjustment method has been described. Further, in the twelfth embodiment, the case where the bit length adjustment method of the first to eleventh embodiments is applied to the DVB standard has been described. Among these embodiments, a case in which 16QAM, 64QAM, and 256QAM are applied as modulation schemes is described. In addition, a specific mapping method for 16QAM, 64QAM, and 256QAM is described in (Configuration Example R1).

이하에서는 (구성 예 R1), (보충 2)와는 다른 16QAM, 64QAM, 256QAM의 매핑 방법 등의 구성방법에 대해 설명한다. 또, 이하에서 설명하는 16QAM, 64QAM, 256QAM을 실시형태 1 내지 실시형태 12에 대해 적용해도 좋으며, 이때, 실시형태 1 내지 실시형태 12에서 설명한 효과를 얻을 수 있다.Hereinafter, configuration methods such as 16QAM, 64QAM, and 256QAM mapping methods different from (Configuration Example R1) and (Supplementary 2) will be described. Further, 16QAM, 64QAM, and 256QAM described below may be applied to the first to twelfth embodiments, and at this time, the effects described in the first to twelfth embodiments can be obtained.

16QAM의 매핑 방법에 대해 설명한다. 도 114는 동상 I-직교 Q 평면에서의 16QAM의 신호점 배치의 예를 나타내고 있다. 또, 도 114에 있어서 16개의 ○이 16QAM의 신호점이며, 횡축은 I, 종축은 Q가 된다. 또, 도 114에서 f1>0(f1은 0보다 큰 실수)이고, 또한, f2>0(f2는 0보다 큰 실수)이며, f1≠3이고, 또한, f2≠3이고, 또한, f1≠f2인 것으로 한다.A mapping method of 16QAM will be described. 114 shows an example of arrangement of signal points of 16QAM in the in-phase I-orthogonal Q plane. In addition, in Fig. 114, 16 circles denote 16QAM signal points, the abscissa denotes I and the ordinate denotes Q. 114, f 1 >0 (f 1 is a real number greater than 0), f 2 >0 (f 2 is a real number greater than 0), f 1 ≠ 3, and f 2 ≠ 3 , and also f 1 ≠ f 2 .

16QAM의 16개의 신호점(도 114의 「○」이 신호점이다)의 동상 I-직교 Q 평면에서의 각각의 좌표는,The coordinates of the 16 signal points of 16QAM (“○” in FIG. 114 is the signal point) in the in-phase I-orthogonal Q plane are,

(3×w16b, 3×w16b), (3×w16b, f2×w16b), (3×w16b,-f2×w16b), (3×w16b,-3×w16b), (f1×w16b, 3×w16b), (f1×w16b, f2×w16b), (f1×w16b,-f2×w16b), (f1×w16b,-3×w16b), (-f1×w16b, 3×w16b), (-f1×w16b, f2×w16b), (-f1×w16b,-f2×w16b), (-f1×w16b,-3×w16b), (-3×w16b, 3×w16b), (-3×w16b, f2×w16b), (-3×w16b,-f2×w16b), (-3×w16b,-3×w16b),(3×w 16b , 3×w 16b ), (3×w 16b , f 2 ×w 16b ), (3×w 16b ,-f 2 ×w 16b ), (3×w 16b ,-3×w 16b ) ), (f 1 ×w 16b , 3×w 16b ), (f 1 ×w 16b , f 2 ×w 16b ), (f 1 ×w 16b ,-f 2 ×w 16b ), (f1×w 16b , -3×w 16b ), (-f 1 ×w 16b , 3×w 16b ), (-f 1 ×w 16b , f 2 ×w 16b ), (-f 1 ×w 16b ,-f 2 ×w 16b ) ), (-f 1 ×w 16b ,-3×w 16b ), (-3×w 16b , 3×w 16b ), (-3×w 16b , f 2 ×w 16b ), (-3×w 16b ) ,-f 2 ×w 16b ), (-3×w 16b ,-3×w 16b ),

가 된다(w16b는 0보다 큰 실수가 된다).(w 16b is a real number greater than 0).

여기서, 송신하는 비트(입력 비트)를 b0, b1, b2, b3으로 한다. 예를 들어 송신하는 비트가 (b0, b1, b2, b3)=(0, 0, 0, 0)인 경우, 도 114에서의 신호점 11401에 매핑 되며, 매핑 후의 베이스밴드신호의 동상성분을 I, 직교성분을 Q로 하면 (I, Q)=(3×w16b, 3×w16b)이 된다.Here, the bits to be transmitted (input bits) are referred to as b0, b1, b2, and b3. For example, when the transmitted bit is (b0, b1, b2, b3) = (0, 0, 0, 0), it is mapped to the signal point 11401 in FIG. 114, and the in-phase component of the baseband signal after mapping is I , when the orthogonal component is Q, (I, Q) = (3×w 16b , 3×w 16b ).

즉, 송신하는 비트(b0, b1, b2, b3)에 의거하여 (16QAM일 때의) 매핑 후의 베이스밴드신호의 동상성분 I, 직교성분 Q가 결정된다. 또, b0, b1, b2, b3의 세트 (0000~1111)와 신호점의 좌표의 관계의 일례는 도 114와 같다. 16QAM의 16개의 신호점(도 114의 「○」)That is, the in-phase component I and the quadrature component Q of the mapped baseband signal (in the case of 16QAM) are determined based on the transmitted bits (b0, b1, b2, b3). In addition, an example of the relationship between the set (0000-1111) of b0, b1, b2, b3, and the coordinate of a signal point is as shown in FIG. 16 signal points of 16QAM (“○” in Fig. 114)

(3×w16b, 3×w16b), (3×w16b, f2×w16b), (3×w16b,-f2×w16b), (3×w16b,-3×w16b), (f1×w16b, 3×w16b), (f1×w16b, f2×w16b), (f1×w16b,-f2×w16b), (f1×w16b,-3×w16b), (-f1×w16b, 3×w16b), (-f1×w16b, f2×w16b), (-f1×w16b,-f2×w16b), (-f1×w16b,-3×w16b), (-3×w16b, 3×w16b), (-3×w16b, f2×w16b), (-3×w16b,-f2×w16b), (-3×w16b,-3×w16b),(3×w 16b , 3×w 16b ), (3×w 16b , f 2 ×w 16b ), (3×w 16b ,-f 2 ×w 16b ), (3×w 16b ,-3×w 16b ) ), (f 1 ×w 16b , 3×w 16b ), (f 1 ×w 16b , f 2 ×w 16b ), (f 1 ×w 16b ,-f 2 ×w 16b ), (f1×w 16b , -3×w 16b ), (-f 1 ×w 16b , 3×w 16b ), (-f 1 ×w 16b , f 2 ×w 16b ), (-f 1 ×w 16b ,-f 2 ×w 16b ) ), (-f 1 ×w 16b ,-3×w 16b ), (-3×w 16b , 3×w 16b ), (-3×w 16b , f 2 ×w 16b ), (-3×w 16b ) ,-f 2 ×w 16b ), (-3×w 16b ,-3×w 16b ),

의 바로 아래에 b0, b1, b2, b3의 세트 0000~1111의 값을 나타내고 있다. b0, b1, b2, b3의 세트 0000~1111의 바로 위의 신호점(「○」)의 동상 I-직교 Q 평면에서의 각각의 좌표가 매핑 후의 베이스밴드신호의 동상성분 I 및 직교성분 Q가 된다. 또, 16QAM일 때의 b0, b1, b2, b3의 세트 (0000~1111)와 신호점의 좌표의 관계는 도 114에 한정되는 것은 아니다.The values of sets 0000 to 1111 of b0, b1, b2, and b3 are shown just below. The in-phase component I and the quadrature component Q of the baseband signal after mapping each coordinate in the in-phase I- orthogonal Q plane of the signal point (“○”) immediately above the sets 0000 to 1111 of b0, b1, b2, and b3 are do. Note that the relationship between the sets of b0, b1, b2, and b3 (0000-1111) and the coordinates of the signal points in 16QAM is not limited to FIG. 114 .

도 114의 16개의 신호점에 있어서 「신호점 1」 「신호점 2」…「신호점 15」 「신호점 16」이라고 부른다. (16개의 신호점이 존재하므로, 「신호점 1」 내지 「신호점 16」이 존재하게 된다). 동상 I-직교 Q평면에 있어서 「신호점 i」와 원점의 거리를 Di로 한다. 이때, w16b를 이하와 같이 부여한다.In the 16 signal points in Fig. 114, "signal point 1", "signal point 2"... It is called "signal point 15" and "signal point 16". (Since there are 16 signal points, &quot;signal point 1&quot; to &quot;signal point 16&quot; exist). Let Di be the distance between the "signal point i" and the origin in the in-phase I-orthogonal Q plane. At this time, w 16b is given as follows.

Figure 112022067201756-pat00380
Figure 112022067201756-pat00380

그러면 매핑 후의 베이스밴드신호의 평균 파워는 z2가 된다. 또, 앞에서 설명한 16QAM의 효과에 대해서는 나중에 설명한다. 64QAM의 매핑 방법에 대해 설명한다. 도 115는 동상 I-직교 Q 평면에서의 64QAM의 신호점 배치의 예를 나타내고 있다. 또, 도 115에 있어서 64개의 ○이 64QAM의 신호점이며, 횡축은 I, 종축은 Q가 된다.Then, the average power of the baseband signal after mapping becomes z2. In addition, the effect of 16QAM described above will be described later. The 64QAM mapping method will be described. 115 shows an example of the arrangement of the signal points of 64QAM in the in-phase I-orthogonal Q plane. In Fig. 115, 64 circles denote 64QAM signal points, the horizontal axis denotes I, and the vertical axis denotes Q.

도 115에 대해 g1>0(g1은 0보다 큰 실수)이고, 또한, g2>0(g2는 0보다 큰 실수)이고, 또한, g3>0(g3는 0보다 큰 실수)이고, 또한, g4>0(g4는 0보다 큰 실수)이고, 또한, g5>0(g5는 0보다 큰 실수)이고, 또한, g6>0(g6은 0보다 큰 실수)이며,115, g 1 >0 (g1 is a real number greater than 0), g 2 >0 (g 2 is a real number greater than 0), and g 3 >0 (g 3 is a real number greater than 0) Also, g 4 >0 (g 4 is a real number greater than 0), g 5 >0 (g 5 is a real number greater than 0), and g 6 >0 (g 6 is a real number greater than 0) ) and

{g1≠7이고, 또한, g2≠7이고, 또한, g3≠7이고, 또한, g1≠g2이고, 또한, g1≠g3이고, 또한, g2≠g3}이고{g 1 ≠ 7, g 2 ≠ 7, g 3 ≠ 7, g 1 ≠ g 2 , g 1 ≠ g 3 , and g 2 ≠ g 3}

또한,In addition,

{g4≠7이고, 또한, g5≠7이고, 또한, g6≠7이고, 또한, g4≠g5이고, 또한, g4≠g6이고, 또한, g5≠g6}이며{g 4 ≠ 7, g 5 ≠ 7, g 6 ≠ 7, g 4 ≠ g 5 , g 4 ≠ g 6 , and g 5 ≠ g 6}

또한,In addition,

{{g1≠g4, 또는 g2≠g5, 또는 g3≠g6}이 성립한다}.{{g 1 ≠g 4 , or g 2 ≠g 5 , or g 3 ≠g 6 } holds}.

64QAM의 64개의 신호점(도 115의 「○」이 신호점이다)의 동상 I-직교 Q 평면에서의 각각의 좌표는,The respective coordinates of 64 signal points of 64QAM (“○” in FIG. 115 are signal points) in the in-phase I-orthogonal Q plane are,

(7×w64b, 7×w64b), (7×w64b, g6×w64b), (7×w64b, g5×w64b), (7×w64b, g4×w64b), (7×w64b,-g4×w64b), (7×w64b,-g5×w64b), (7×w64b,-g6×w64b), (7×w64b,-7×w64b)(7×w 64b , 7×w 64b ), (7×w 64b , g6×w 64b ), (7×w 64b , g5×w 64b ), (7×w 64b , g4×w 64b ), (7 ×w 64b ,-g4×w 64b ), (7×w 64b ,-g5×w 64b ), (7×w 64b ,-g6×w 64b ), (7×w 64b ,-7×w 64b )

(g3×w64b, 7×w64b), (g3×w64b, g6×w64b), (g3×w64b, g5×w64b), (g3×w64b, g4×w64b), (g3×w64b,-g4×w64b), (g3×w64b,-g5×w64b), (g3×w64b,-g6×w64b), (g3×w64b,-7×w64b)(g 3 ×w 64b , 7×w 64b ), (g 3 ×w 64b , g 6 ×w 64b ), (g 3 ×w 64b , g 5 ×w 64b ), (g 3 ×w 64b , g 4 ×w 64b ), (g 3 ×w 64b ,-g 4 ×w 64b ), (g 3 ×w 64b ,-g 5 ×w 64b ), (g 3 ×w 64b ,-g 6 ×w 64b ), (g 3 ×w 64b ,-7×w 64b )

(g2×w64b, 7×w64b), (g2×w64b, g6×w64b), (g2×w64b, g5×w64b), (g2×w64b, g4×w64b), (g2×w64b,-g4×w64b), (g2×w64b,-g5×w64b), (g2×w64b,-g6×w64b), (g2×w64b,-7×w64b)(g 2 ×w 64b , 7×w 64b ), (g 2 ×w 64b , g 6 ×w 64b ), (g 2 ×w 64b , g 5 ×w 64b ), (g 2 ×w 64b , g 4 ×w 64b ), (g 2 ×w 64b ,-g 4 ×w 64b ), (g 2 ×w 64b ,-g 5 ×w 64b ), (g 2 ×w 64b ,-g 6 ×w 64b ), (g 2 ×w 64b ,-7×w 64b )

(g1×w64b, 7×w64b), (g1×w64b, g6×w64b), (g1×w64b, g5×w64b), (g1×w64b, g4×w64b), (g1×w64b,-g4×w64b), (g1×w64b,-g5×w64b), (g1×w64b,-g6×w64b), (g1×w64b,-7×w64b)(g 1 ×w 64b , 7×w 64b ), (g 1 ×w 64b , g 6 ×w 64b ), (g 1 ×w 64b , g 5 ×w 64b ), (g 1 ×w 64b , g 4 ×w 64b ), (g 1 ×w 64b ,-g 4 ×w 64b ), (g 1 ×w 64b ,-g 5 ×w 64b ), (g 1 ×w 64b ,-g 6 ×w 64b ), (g 1 ×w 64b ,-7×w 64b )

(-g1×w64b, 7×w64b), (-g1×w64b, g6×w64b), (-g1×w64b, g5×w64b), (-g1×w64b, g4×w64b), (-g1×w64b,-g4×w64b), (-g1×w64b,-g5×w64b), (-g1×w64b,-g6×w64b), (-g1×w64b,-7×w64b)(-g 1 ×w 64b , 7×w 64b ), (-g 1 ×w 64b , g 6 ×w 64b ), (-g 1 ×w 64b , g 5 ×w 64b ), (-g 1 ×w 64b , g 4 ×w 64b ), (-g 1 ×w 64b ,-g4×w 64b ), (-g 1 ×w 64b ,-g5×w 64b ), (-g 1 ×w 64b ,-g6× w 64b ), (-g 1 ×w 64b ,-7×w 64b )

(-g2×w64b, 7×w64b), (-g2×w64b, g6×w64b), (-g2×w64b, g5×w64b), (-g2×w64b, g4×w64b), (-g2×w64b,-g4×w64b), (-g2×w64b,-g5×w64b), (-g2×w64b,-g6×w64b), (-g2×w64b,-7×w64b)(-g 2 ×w 64b , 7×w 64b ), (-g 2 ×w 64b , g 6 ×w 64b ), (-g 2 ×w 64b , g 5 ×w 64b ), (-g 2 ×w 64b , g 4 ×w 64b ), (-g 2 ×w 64b ,-g 4 ×w 64b ), (-g 2 ×w 64b ,-g 5 ×w 64b ), (-g 2 ×w 64b ,- g 6 ×w 64b ), (-g 2 ×w 64b ,-7×w 64b )

(-g3×w64b, 7×w64b), (-g3×w64b, g6×w64b), (-g3×w64b, g5×w64b), (-g3×w64b, g4×w64b), (-g3×w64b,-g4×w64b), (-g3×w64b,-g5×w64b), (-g3×w64b,-g6×w64b), (-g3×w64b,-7×w64b)(-g 3 ×w 64b , 7×w 64b ), (-g 3 ×w 64b , g 6 ×w 64b ), (-g 3 ×w 64b , g 5 ×w 64b ), (-g 3 ×w 64b , g 4 ×w 64b ), (-g 3 ×w 64b ,-g 4 ×w 64b ), (-g 3 ×w 64b ,-g 5 ×w 64b ), (-g 3 ×w 64b ,- g 6 ×w 64b ), (-g 3 ×w 64b ,-7×w 64b )

(-7×w64b, 7×w64b), (-7×w64b, g6×w64b), (-7×w64b, g5×w64b), (-7×w64b, g4×w64b), (-7×w64b,-g4×w64b), (-7×w64b,-g5×w64b), (-7×w64b,-g6×w64b), (-7×w64b,-7×w64b)(-7×w 64b , 7×w 64b ), (-7×w 64b , g 6 ×w 64b ), (-7×w 64b , g 5 ×w 64b ), (-7×w 64b , g 4 ×w 64b ), (-7×w 64b ,-g 4 ×w 64b ), (-7×w 64b ,-g 5 ×w 64b ), (-7×w 64b ,-g 6 ×w 64b ), (-7×w 64b , -7×w 64b )

가 된다(w64b는 0보다 큰 실수가 된다).(w 64b is a real number greater than 0).

여기서, 송신하는 비트(입력 비트)를 b0, b1, b2, b3, b4, b5로 한다. 예를 들어 송신하는 비트가 (b0, b1, b2, b3, b4, b5)=(0, 0, 0, 0, 0, 0)인 경우, 도 115에서의 신호점 11501에 매핑 되며, 매핑 후의 베이스밴드신호의 동상성분을 I, 직교성분을 Q로 하면 (I, Q)=(7×w64b, 7×w64b)이 된다.Here, the bits to be transmitted (input bits) are referred to as b0, b1, b2, b3, b4, and b5. For example, when the transmitted bit is (b0, b1, b2, b3, b4, b5) = (0, 0, 0, 0, 0, 0), it is mapped to signal point 11501 in FIG. When the in-phase component of the baseband signal is I and the quadrature component is Q, (I, Q) = (7×w 64b , 7×w 64b ).

즉, 송신하는 비트(b0, b1, b2, b3, b4, b5)에 의거하여 (64QAM일 때의) 매핑 후의 베이스밴드신호의 동상성분 I, 직교성분 Q가 결정된다. 또, b0, b1, b2, b3, b4, b5의 세트 (000000~111111)와 신호점의 좌표의 관계의 일례는 도 115과 같다. 64QAM의 64개의 신호점(도 115의 「○」)That is, the in-phase component I and the quadrature component Q of the baseband signal after mapping (in the case of 64QAM) are determined based on the transmitted bits (b0, b1, b2, b3, b4, b5). In addition, an example of the relationship between the set (000000-111111) of b0, b1, b2, b3, b4, b5, and the coordinate of a signal point is as shown in FIG. 64 signal points of 64QAM (“○” in Fig. 115)

(7×w64b, 7×w64b), (7×w64b, g6×w64b), (7×w64b, g5×w64b), (7×w64b, g4×w64b), (7×w64b,-g4×w64b), (7×w64b,-g5×w64b), (7×w64b,-g6×w64b), (7×w64b,-7×w64b)(7×w 64b , 7×w 64b ), (7×w 64b , g6×w 64b ), (7×w 64b , g5×w 64b ), (7×w 64b , g4×w 64b ), (7 ×w 64b ,-g4×w 64b ), (7×w 64b ,-g5×w 64b ), (7×w 64b ,-g6×w 64b ), (7×w 64b ,-7×w 64b )

(g3×w64b, 7×w64b), (g3×w64b, g6×w64b), (g3×w64b, g5×w64b), (g3×w64b, g4×w64b), (g3×w64b,-g4×w64b), (g3×w64b,-g5×w64b), (g3×w64b,-g6×w64b), (g3×w64b,-7×w64b)(g 3 ×w 64b , 7×w 64b ), (g 3 ×w 64b , g 6 ×w 64b ), (g 3 ×w 64b , g 5 ×w 64b ), (g 3 ×w 64b , g 4 ×w 64b ), (g 3 ×w 64b ,-g 4 ×w 64b ), (g 3 ×w 64b ,-g 5 ×w 64b ), (g 3 ×w 64b ,-g 6 ×w 64b ), (g 3 ×w 64b ,-7×w 64b )

(g2×w64b, 7×w64b), (g2×w64b, g6×w64b), (g2×w64b, g5×w64b), (g2×w64b, g4×w64b), (g2×w64b,-g4×w64b), (g2×w64b,-g5×w64b), (g2×w64b,-g6×w64b), (g2×w64b,-7×w64b)(g 2 ×w 64b , 7×w 64b ), (g 2 ×w 64b , g 6 ×w 64b ), (g 2 ×w 64b , g 5 ×w 64b ), (g 2 ×w 64b , g 4 ×w 64b ), (g 2 ×w 64b ,-g 4 ×w 64b ), (g 2 ×w 64b ,-g 5 ×w 64b ), (g 2 ×w 64b ,-g 6 ×w 64b ), (g 2 ×w 64b ,-7×w 64b )

(g1×w64b, 7×w64b), (g1×w64b, g6×w64b), (g1×w64b, g5×w64b), (g1×w64b, g4×w64b), (g1×w64b,-g4×w64b), (g1×w64b,-g5×w64b), (g1×w64b,-g6×w64b), (g1×w64b,-7×w64b)(g 1 ×w 64b , 7×w 64b ), (g 1 ×w 64b , g 6 ×w 64b ), (g 1 ×w 64b , g 5 ×w 64b ), (g 1 ×w 64b , g 4 ×w 64b ), (g 1 ×w 64b ,-g 4 ×w 64b ), (g 1 ×w 64b ,-g 5 ×w 64b ), (g 1 ×w 64b ,-g 6 ×w 64b ), (g 1 ×w 64b ,-7×w 64b )

(-g1×w64b, 7×w64b), (-g1×w64b, g6×w64b), (-g1×w64b, g5×w64b), (-g1×w64b, g4×w64b), (-g1×w64b,-g4×w64b), (-g1×w64b,-g5×w64b), (-g1×w64b,-g6×w64b), (-g1×w64b,-7×w64b)(-g 1 ×w 64b , 7×w 64b ), (-g 1 ×w 64b , g 6 ×w 64b ), (-g 1 ×w 64b , g 5 ×w 64b ), (-g 1 ×w 64b , g 4 ×w 64b ), (-g 1 ×w 64b ,-g4×w 64b ), (-g 1 ×w 64b ,-g5×w 64b ), (-g 1 ×w 64b ,-g6× w 64b ), (-g 1 ×w 64b ,-7×w 64b )

(-g2×w64b, 7×w64b), (-g2×w64b, g6×w64b), (-g2×w64b, g5×w64b), (-g2×w64b, g4×w64b), (-g2×w64b,-g4×w64b), (-g2×w64b,-g5×w64b), (-g2×w64b,-g6×w64b), (-g2×w64b,-7×w64b)(-g 2 ×w 64b , 7×w 64b ), (-g 2 ×w 64b , g 6 ×w 64b ), (-g 2 ×w 64b , g 5 ×w 64b ), (-g 2 ×w 64b , g 4 ×w 64b ), (-g 2 ×w 64b ,-g 4 ×w 64b ), (-g 2 ×w 64b ,-g 5 ×w 64b ), (-g 2 ×w 64b ,- g 6 ×w 64b ), (-g 2 ×w 64b ,-7×w 64b )

(-g3×w64b, 7×w64b), (-g3×w64b, g6×w64b), (-g3×w64b, g5×w64b), (-g3×w64b, g4×w64b), (-g3×w64b,-g4×w64b), (-g3×w64b,-g5×w64b), (-g3×w64b,-g6×w64b), (-g3×w64b,-7×w64b)(-g 3 ×w 64b , 7×w 64b ), (-g 3 ×w 64b , g 6 ×w 64b ), (-g 3 ×w 64b , g 5 ×w 64b ), (-g 3 ×w 64b , g 4 ×w 64b ), (-g 3 ×w 64b ,-g 4 ×w 64b ), (-g 3 ×w 64b ,-g 5 ×w 64b ), (-g 3 ×w 64b ,- g 6 ×w 64b ), (-g 3 ×w 64b ,-7×w 64b )

(-7×w64b, 7×w64b), (-7×w64b, g6×w64b), (-7×w64b, g5×w64b), (-7×w64b, g4×w64b), (-7×w64b,-g4×w64b), (-7×w64b,-g5×w64b), (-7×w64b,-g6×w64b), (-7×w64b,-7×w64b)(-7×w 64b , 7×w 64b ), (-7×w 64b , g 6 ×w 64b ), (-7×w 64b , g 5 ×w 64b ), (-7×w 64b , g 4 ×w 64b ), (-7×w 64b ,-g 4 ×w 64b ), (-7×w 64b ,-g 5 ×w 64b ), (-7×w 64b ,-g 6 ×w 64b ), (-7×w 64b , -7×w 64b )

의 바로 아래에 b0, b1, b2, b3, b4, b5의 세트 000000~111111의 값을 나타내고 있다. b0, b1, b2, b3, b4, b5의 세트 000000~111111의 바로 위의 신호점(「○」)의 동상 I-직교 Q 평면에서의 각각의 좌표가 매핑 후의 베이스밴드신호의 동상성분 I 및 직교성분 Q가 된다. 또, 64QAM일 때의 b0, b1, b2, b3, b4, b5의 세트 (000000~111111)와 신호점의 좌표의 관계는 도 115에 한정되는 것은 아니다.The values of sets 000000 to 111111 of b0, b1, b2, b3, b4, and b5 are shown immediately below. Each coordinate in the in-phase I- orthogonal Q plane of the signal point (“○”) immediately above the sets 000000 to 111111 of b0, b1, b2, b3, b4, b5 is the in-phase component I and It becomes the orthogonal component Q. Note that the relationship between the sets of b0, b1, b2, b3, b4, and b5 (000000 to 111111) and the coordinates of the signal points in 64QAM is not limited to FIG. 115 .

도 115의 64개의 신호점에 있어서 「신호점 1」 「신호점 2」…「신호점 63」 「신호점 64」이라고 부른다. (64개의 신호점이 존재하므로, 「신호점 1」 내지 「신호점 64」가 존재하게 된다). 동상 I-직교 Q평면에 있어서 「신호점 i」와 원점의 거리를 Di로 한다. 이때, w64b를 이하와 같이 부여한다.In the 64 signal points in Fig. 115, "signal point 1", "signal point 2"... It is called "signal point 63" and "signal point 64". (Since there are 64 signal points, &quot;signal point 1&quot; to &quot;signal point 64&quot; exist). Let Di be the distance between the "signal point i" and the origin in the in-phase I-orthogonal Q plane. At this time, w 64b is given as follows.

Figure 112022067201756-pat00381
Figure 112022067201756-pat00381

그러면 매핑 후의 베이스밴드신호의 평균 파워는 z2가 된다. 또, 효과에 대해서는 다음에 설명한다.Then, the average power of the baseband signal after mapping becomes z2. In addition, the effect is demonstrated next.

256QAM의 매핑 방법에 대해 설명한다. 도 116은 동상 I-직교 Q 평면에서의 256QAM의 신호점 배치의 예를 나타내고 있다. 또, 도 116에 있어서 256개의 ○이 256QAM의 신호점이며, 횡축은 I, 종축은 Q가 된다.A mapping method of 256QAM will be described. 116 shows an example of the arrangement of signal points of 256QAM in the in-phase I-orthogonal Q plane. In Fig. 116, 256 ? denote 256QAM signal points, the horizontal axis denotes I, and the vertical axis denotes Q.

도 116에서 h1>0(h1은 0보다 큰 실수)이고, 또한, h2>0(h2는 0보다 큰 실수)이고, 또한, h3>0(h3는 0보다 큰 실수)이고, 또한, h4>0(h4는 0보다 큰 실수)이고, 또한, h5>0(h5는 0보다 큰 실수)이고, 또한, h6>0(h6은 0보다 큰 실수)이고, 또한, h7>0(h7은 0보다 큰 실수)이고, 또한, h8>0(h8은 0보다 큰 실수)이고, 또한, h9>0(h9는 0보다 큰 실수)이고, 또한, h10>0(h10은 0보다 큰 실수)이고, 또한, h11>0(h11은 0보다 큰 실수)이고, 또한, h12>0(h12는 0보다 큰 실수)이고, 또한, h13>0(h13은 0보다 큰 실수)이고, 또한, h14>0(h14는 0보다 큰 실수)이며,116, h 1 >0 (h 1 is a real number greater than 0), h 2 >0 (h 2 is a real number greater than 0), and h 3 >0 (h 3 is a real number greater than 0) , h 4 >0 (h 4 is a real number greater than 0), h 5 >0 (h 5 is a real number greater than 0), and h 6 >0 (h 6 is a real number greater than 0) ), h 7 >0 (h 7 is a real number greater than 0), h 8 >0 (h 8 is a real number greater than 0), and h 9 >0 (h 9 is a real number greater than 0) real number), h 10 >0 (h 10 is a real number greater than 0), h 11 >0 (h 11 is a real number greater than 0), and h 12 >0 (h 12 is a real number greater than 0) big real number), and h 13 >0 (h 13 is a real number greater than 0), and h 14 >0 (h 14 is a real number greater than 0),

{h1≠15이고, 또한, h2≠15이고, 또한, h3≠15이고, 또한, h4≠15이고, 또한, h5≠15이고, 또한, h6≠15이고, 또한, h7≠15이며,{h 1 ≠ 15, h 2 ≠ 15, h 3 ≠ 15, h 4 ≠ 15, h 5 ≠ 15, h 6 ≠ 15, and h 7 ≠ 15,

또한, h1≠h2이고, 또한, h1≠h3이고, 또한, h1≠h4이고, 또한, h1≠h5이고, 또한, h1≠h6이고, 또한, h1≠h7이며, 또한, h2≠h3이고, 또한, h2≠h4이고, 또한, h2≠h5이고, 또한, h2≠h6이고, 또한, h2≠h7이며, 또한, h3≠h4이고, 또한, h3≠h5이고, 또한, h3≠h6이고, 또한, h3≠h7이며, 또한, h4≠h5이고, 또한, h4≠h6이고, 또한, h4≠h7이며, 또한, h5≠h6이고, 또한, h5≠h7이고, 또한, h6≠h7}이며,Further, h 1 ≠ h 2 , h 1 ≠ h 3 , h 1 ≠ h 4 , h 1 ≠ h 5 , h 1 ≠ h 6 , and h 1 ≠ h 7 , h 2 ≠ h 3 , h 2 ≠ h 4 , h 2 ≠ h 5 , h 2 ≠ h 6 , and h 2 ≠ h 7 , and , h 3 ≠h 4 , h 3 ≠ h 5 , h 3 ≠ h 6 , h 3 ≠ h 7 , h 4 ≠ h 5 , and h 4 ≠ h 6 , and h 4 ≠h 7 , h 5 ≠h 6 , and h 5 ≠h 7 , and further h 6 ≠h 7 },

또한,In addition,

{h8≠15이고, 또한, h9≠15이고, 또한, h10≠15이고, 또한, h11≠15이고, 또한, h12≠15이고, 또한, h13≠15이고, 또한, h14≠15이며, 또한, h8≠h9이고, 또한, h8≠h10이고, 또한, h8≠h11이고, 또한, h8≠h12이며, 또한, h8≠h13이고, 또한, h8≠h14이며, 또한, h9≠h10이고, 또한, h9≠h11이고, 또한, h9≠h12이고, 또한, h9≠h13이고, 또한, h9≠h14이며, 또한, h10≠h11이고, 또한, h10≠h12이고, 또한, h10≠h13이고, 또한, h10≠h14이며, 또한, h11≠h12이고, 또한, h11≠h13이고, 또한, h11≠h14이며, 또한, h12≠h13이고, 또한, h12≠h14이고, 또한, h13≠h14}이며,{h 8 ≠ 15, h 9 ≠ 15, h 10 ≠ 15, h 11 ≠ 15, h 12 ≠ 15, h 13 ≠ 15, and h 14 ≠ 15, h 8 ≠ h 9 , h 8 ≠ h 10 , h 8 ≠ h 11 , h 8 ≠ h 12 , h 8 ≠ h 13 , Further, h 8 ≠ h 14 , h 9 ≠ h 10 , h 9 ≠ h 11 , h 9 ≠ h 12 , h 9 ≠ h 13 , and h 9 ≠ h 14 , h 10 ≠h 11 , h 10 ≠ h 12 , h 10 ≠ h 13 , h 10 ≠ h 14 , h 11 ≠ h 12 , and , h 11 ≠h 13 , h 11 ≠ h 14 , h 12 ≠ h 13 , h 12 ≠ h 14 , and h 13 ≠ h 14 },

또한,In addition,

{h1≠h8, 또는 h2≠h9, 또는 h3≠h10, 또는 h4≠h11, 또는 h5≠h12, 또는 h6≠h13, 또는 h7≠h14}가 성립한다.{h 1 ≠h 8 , or h 2 ≠h 9 , or h 3 ≠h 10 , or h 4 ≠h 11 , or h 5 ≠h 12 , or h 6 ≠h 13 , or h 7 ≠h 14 } come true

256QAM의 256개의 신호점(도 116의 「○」이 신호점이다)의 동상 I-직교 Q 평면에서의 각각의 좌표는,The respective coordinates of the 256 signal points of 256QAM (“○” in FIG. 116 is the signal point) in the in-phase I-orthogonal Q plane are,

(15×w256b, 15×w256b), (15×w256b, h14×w256b), (15×w256b, h13×w256b), (15×w256b, h12×w256b), (15×w256b, h11×w256b), (15×w256b, h10×w256b), (15×w256b, h9×w256b), (15×w256b, h8×w256b), (15×w256b, -15×w256b), (15×w256b,-h14×w256b), (15×w256b,-h13×w256b), (15×w256b,-h12×w256b), (15×w256b,-h11×w256b), (15×w256b,-h10×w256b), (15×w256b,-h9×w256b), (15×w256b,-h8×w256b),(15×w 256b , 15×w 256b ), (15×w 256b , h 14 ×w 256b ), (15×w 256b , h 13 ×w 256b ), (15×w 256b , h 12 ×w 256b ) , (15×w 256b , h 11 ×w 256b ), (15×w 256b , h 10 ×w 256b ), (15×w 256b , h 9 ×w 256b ), (15×w 256b , h 8 ×w 256b ), (15×w 256b , -15×w 256b ), (15×w 256b ,-h 14 ×w 256b ), (15×w 256b ,-h 13 ×w 256b ), (15×w 256b ) -h 12 ×w 256b ), (15×w 256b ,-h 11 ×w 256b ), (15×w 256b ,-h 10 ×w 256b ), (15×w 256b ,-h 9 ×w 256b ), (15×w 256b ,-h 8 ×w 256b ),

(h7×w256b, 15×w256b), (h7×w256b, h14×w256b), (h7×w256b, h13×w256b), (h7×w256b, h12×w256b), (h7×w256b, h11×w256b), (h7×w256b, h10×w256b), (h7×w256b, h9×w256b), (h7×w256b, h8×w256b), (h7×w256b, -15×w256b), (h7×w256b,-h14×w256b), (h7×w256b,-h13×w256b), (h7×w256b,-h12×w256b), (h7×w256b,-h11×w256b), (h7×w256b,-h10×w256b), (h7×w256b,-h9×w256b), (h7×w256b,-h8×w256b),(h 7 ×w 256b , 15×w 256b ), (h 7 ×w 256b , h 14 ×w 256b ), (h 7 ×w 256b , h 13 ×w 256b ), (h 7 ×w 256b , h 12 ×w 256b ), (h 7 ×w 256b , h 11 ×w 256b ), (h 7 ×w 256b , h 10 ×w 256b ), (h 7 ×w 256b , h 9 ×w 256b ), (h 7 ×w 256b , h 8 ×w 256b ), (h 7 ×w 256b , -15×w 256b ), (h 7 ×w 256b ,-h 14 ×w 256b ), (h 7 ×w 256b ,-h 13 ×w 256b ), (h 7 ×w 256b ,-h 12 ×w 256b ), (h 7 ×w 256b ,-h 11 ×w 256b ), (h 7 ×w 256b ,-h 10 ×w 256b ), (h 7 ×w 256b ,-h 9 ×w 256b ), (h 7 ×w 256b ,-h 8 ×w 256b ),

(h6×w256b, 15×w256b), (h6×w256b, h14×w256b), (h6×w256b, h13×w256b), (h6×w256b, h12×w256b), (h6×w256b, h11×w256b), (h6×w256b, h10×w256b), (h6×w256b, h9×w256b), (h6×w256b, h8×w256b), (h6×w256b, -15×w256b), (h6×w256b,-h14×w256b), (h6×w256b,-h13×w256b), (h6×w256b,-h12×w256b), (h6×w256b,-h11×w256b), (h6×w256b,-h10×w256b), (h6×w256b,-h9×w256b), (h6×w256b,-h8×w256b),(h 6 ×w 256b , 15×w 256b ), (h 6 ×w 256b , h 14 ×w 256b ), (h 6 ×w 256b , h 13 ×w 256b ), (h 6 ×w 256b , h 12 ×w 256b ), (h 6 ×w 256b , h 11 ×w 256b ), (h 6 ×w 256b , h 10 ×w 256b ), (h 6 ×w 256b , h 9 ×w 256b ), (h 6 ×w 256b , h 8 ×w 256b ), (h 6 ×w 256b , -15×w 256b ), (h 6 ×w 256b ,-h 14 ×w 256b ), (h 6 ×w 256b ,-h 13 ×w 256b ), (h 6 ×w 256b ,-h 12 ×w 256b ), (h 6 ×w 256b ,-h 11 ×w 256b ), (h 6 ×w 256b ,-h 10 ×w 256b ), (h 6 ×w 256b ,-h 9 ×w 256b ), (h 6 ×w 256b ,-h 8 ×w 256b ),

(h5×w256b, 15×w256b), (h5×w256b, h14×w256b), (h5×w256b, h13×w256b), (h5×w256b, h12×w256b), (h5×w256b, h11×w256b), (h5×w256b, h10×w256b), (h5×w256b, h9×w256b), (h5×w256b, h8×w256b), (h5×w256b, -15×w256b), (h5×w256b,-h14×w256b), (h5×w256b,-h13×w256b), (h5×w256b,-h12×w256b), (h5×w256b,-h11×w256b), (h5×w256b,-h10×w256b), (h5×w256b,-h9×w256b), (h5×w256b,-h8×w256b),(h 5 ×w 256b , 15×w 256b ), (h 5 ×w 256b , h 14 ×w 256b ), (h 5 ×w 256b , h 13 ×w 256b ), (h 5 ×w 256b , h 12 ×w 256b ), (h 5 ×w 256b , h 11 ×w 256b ), (h 5 ×w 256b , h 10 ×w 256b ), (h 5 ×w 256b , h 9 ×w 256b ), (h 5 ×w 256b , h 8 ×w 256b ), (h 5 ×w 256b , -15×w 256b ), (h 5 ×w 256b ,-h 14 ×w 256b ), (h 5 ×w 256b ,-h 13 ×w 256b ), (h 5 ×w 256b ,-h 12 ×w 256b ), (h 5 ×w 256b ,-h 11 ×w 256b ), (h 5 ×w 256b ,-h 10 ×w 256b ), (h 5 ×w 256b ,-h 9 ×w 256b ), (h 5 ×w 256b ,-h 8 ×w 256b ),

(h4×w256b, 15×w256b), (h4×w256b, h14×w256b), (h4×w256b, h13×w256b), (h4×w256b, h12×w256b), (h4×w256b, h11×w256b), (h4×w256b, h10×w256b), (h4×w256b, h9×w256b), (h4×w256b, h8×w256b), (h4×w256b, -15×w256b), (h4×w256b,-h14×w256b), (h4×w256b,-h13×w256b), (h4×w256b,-h12×w256b), (h4×w256b,-h11×w256b), (h4×w256b,-h10×w256b), (h4×w256b,-h9×w256b), (h4×w256b,-h8×w256b),(h 4 ×w 256b , 15×w 256b ), (h 4 ×w 256b , h 14 ×w 256b ), (h 4 ×w 256b , h 13 ×w 256b ), (h 4 ×w 256b , h 12 ×w 256b ), (h 4 ×w 256b , h 11 ×w 256b ), (h 4 ×w 256b , h 10 ×w 256b ), (h 4 ×w 256b , h 9 ×w 256b ), (h 4 ×w 256b , h 8 ×w 256b ), (h 4 ×w 256b , -15×w 256b ), (h 4 ×w 256b ,-h 14 ×w 256b ), (h 4 ×w 256b ,-h 13 ×w 256b ), (h 4 ×w 256b ,-h 12 ×w 256b ), (h 4 ×w 256b ,-h 11 ×w 256b ), (h 4 ×w 256b ,-h 10 ×w 256b ), (h 4 ×w 256b ,-h 9 ×w 256b ), (h 4 ×w 256b ,-h 8 ×w 256b ),

(h3×w256b, 15×w256b), (h3×w256b, h14×w256b), (h3×w256b, h13×w256b), (h3×w256b, h12×w256b), (h3×w256b, h11×w256b), (h3×w256b, h10×w256b), (h3×w256b, h9×w256b), (h3×w256b, h8×w256b), (h3×w256b, -15×w256b), (h3×w256b,-h14×w256b), (h3×w256b,-h13×w256b), (h3×w256b,-h12×w256b), (h3×w256b,-h11×w256b), (h3×w256b,-h10×w256b), (h3×w256b,-h9×w256b), (h3×w256b,-h8×w256b),(h 3 ×w 256b , 15×w 256b ), (h 3 ×w 256b , h 14 ×w 256b ), (h 3 ×w 256b , h 13 ×w 256b ), (h 3 ×w 256b , h 12 ×w 256b ), (h 3 ×w 256b , h 11 ×w 256b ), (h 3 ×w 256b , h 10 ×w 256b ), (h 3 ×w 256b , h 9 ×w 256b ), (h 3 ×w 256b , h 8 ×w 256b ), (h 3 ×w 256b , -15×w 256b ), (h 3 ×w 256b ,-h 14 ×w 256b ), (h 3 ×w 256b ,-h 13 ×w 256b ), (h 3 ×w 256b ,-h 12 ×w 256b ), (h 3 ×w 256b ,-h 11 ×w 256b ), (h 3 ×w 256b ,-h 10 ×w 256b ), (h 3 ×w 256b ,-h 9 ×w 256b ), (h 3 ×w 256b ,-h 8 ×w 256b ),

(h2×w256b, 15×w256b), (h2×w256b, h14×w256b), (h2×w256b, h13×w256b), (h2×w256b, h12×w256b), (h2×w256b, h11×w256b), (h2×w256b, h10×w256b), (h2×w256b, h9×w256b), (h2×w256b, h8×w256b), (h2×w256b, -15×w256b), (h2×w256b,-h14×w256b), (h2×w256b,-h13×w256b), (h2×w256b,-h12×w256b), (h2×w256b,-h11×w256b), (h2×w256b,-h10×w256b), (h2×w256b,-h9×w256b), (h2×w256b,-h8×w256b),(h 2 ×w 256b , 15×w 256b ), (h 2 ×w 256b , h 14 ×w 256b ), (h 2 ×w 256b , h 13 ×w 256b ), (h 2 ×w 256b , h 12 ×w 256b ), (h 2 ×w 256b , h 11 ×w 256b ), (h 2 ×w 256b , h 10 ×w 256b ), (h 2 ×w 256b , h 9 ×w 256b ), (h 2 ×w 256b , h 8 ×w 256b ), (h 2 ×w 256b , -15×w 256b ), (h 2 ×w 256b ,-h 14 ×w 256b ), (h 2 ×w 256b ,-h 13 ×w 256b ), (h 2 ×w 256b ,-h 12 ×w 256b ), (h 2 ×w 256b ,-h 11 ×w 256b ), (h 2 ×w 256b ,-h 10 ×w 256b ), (h 2 ×w 256b ,-h 9 ×w 256b ), (h 2 ×w 256b ,-h 8 ×w 256b ),

(h1×w256b, 15×w256b), (h1×w256b, h14×w256b), (h1×w256b, h13×w256b), (h1×w256b, h12×w256b), (h1×w256b, h11×w256b), (h1×w256b, h10×w256b), (h1×w256b, h9×w256b), (h1×w256b, h8×w256b),(h 1 ×w 256b , 15×w 256b ), (h 1 ×w 256b , h 14 ×w 256b ), (h 1 ×w 256b , h 13 ×w 256b ), (h 1 ×w 256b , h 12 ×w 256b ), (h 1 ×w 256b , h 11 ×w 256b ), (h 1 ×w 256b , h 10 ×w 256b ), (h 1 ×w 256b , h 9 ×w 256b ), (h 1 ×w 256b , h 8 ×w 256b ),

(h1×w256b,-15×w256b), (h1×w256b,-h14×w256b), (h1×w256b,-h13×w256b), (h1×w256b,-h12×w256b), (h1×w256b,-h11×w256b), (h1×w256b,-h10×w256b), (h1×w256b,-h9×w256b), (h1×w256b,-h8×w256b), (-15×w256b, 15×w256b), (-15×w256b, h14×w256b), (-15×w256b, h13×w256b), (-15×w256b, h12×w256b), (-15×w256b, h11×w256b), (-15×w256b, h10×w256b), (-15×w256b, h9×w256b), (-15×w256b, h8×w256b),(h 1 ×w 256b ,-15×w 256b ), (h 1 ×w 256b ,-h 14 ×w 256b ), (h 1 ×w 256b ,-h 13 ×w 256b ), (h 1 ×w 256b ) ,-h 12 ×w 256b ), (h 1 ×w 256b ,-h 11 ×w 256b ), (h 1 ×w 256b ,-h 10 ×w 256b ), (h 1 ×w 256b ,-h 9 × w 256b ), (h 1 ×w 256b ,-h 8 ×w 256b ), (-15×w 256b , 15×w 256b ), (-15×w 256b , h 14 ×w 256b ), (-15× w 256b , h 13 ×w 256b ), (-15×w 256b , h 12 ×w 256b ), (-15×w 256b , h 11 ×w 256b ), (-15×w 256b , h 10 ×w 256b ) ), (-15×w 256b , h 9 ×w 256b ), (-15×w 256b , h 8 ×w 256b ),

(-15×w256b,-15×w256b), (-15×w256b,-h14×w256b), (-15×w256b,-h13×w256b), (-15×w256b,-h12×w256b), (-15×w256b,-h11×w256b), (-15×w256b, h10×w256b), (-15×w256b,-h9×w256b), (-15×w256b,-h8×w256b),(-15×w 256b ,-15×w 256b ), (-15×w 256b ,-h 14 ×w 256b ), (-15×w 256b ,-h 13 ×w 256b ), (-15×w 256b ) ,-h 12 ×w 256b ), (-15×w 256b ,-h 11 ×w 256b ), (-15×w 256b , h 10 ×w 256b ), (-15×w 256b ,-h 9 ×w 256b ), (-15×w 256b ,-h 8 ×w 256b ),

(-h7×w256b, 15×w256b), (-h7×w256b, h14×w256b), (-h7×w256b, h13×w256b), (-h7×w256b, h12×w256b), (-h7×w256b, h11×w256b), (-h7×w256b, h10×w256b), (-h7×w256b, h9×w256b), (-h7×w256b, h8×w256b), (-h7×w256b,-15×w256b), (-h7×w256b,-h14×w256b), (-h7×w256b,-h13×w256b), (-h7×w256b,-h12×w256b), (-h7×w256b,-h11×w256b), (-h7×w256b,-h10×w256b), (-h7×w256b,-h9×w256b), (-h7×w256b, h8×w256b),(-h 7 ×w 256b , 15×w 256b ), (-h 7 ×w 256b , h 14 ×w 256b ), (-h 7 ×w 256b , h 13 ×w 256b ), (-h 7 ×w ) 256b , h 12 ×w 256b ), (-h 7 ×w 256b , h 11 ×w 256b ), (-h 7 ×w 256b , h 10 ×w 256b ), (-h 7 ×w 256b , h 9 × w 256b ), (-h 7 ×w 256b , h 8 ×w 256b ), (-h 7 ×w 256b ,-15×w 256b ), (-h 7 ×w 256b ,-h 14 ×w 256b ), (-h 7 ×w 256b ,-h 13 ×w 256b ), (-h 7 ×w 256b ,-h 12 ×w 256b ), (-h 7 ×w 256b ,-h 11 ×w 256b ), (- h 7 ×w 256b ,-h 10 ×w 256b ), (-h 7 ×w 256b ,-h 9 ×w 256b ), (-h 7 ×w 256b , h 8 ×w 256b ),

(-h6×w256b, 15×w256b), (-h6×w256b, h14×w256b), (-h6×w256b, h13×w256b), (-h6×w256b, h12×w256b), (-h6×w256b, h11×w256b), (-h6×w256b, h10×w256b), (-h6×w256b, h9×w256b), (-h6×w256b, h8×w256b), (-h6×w256b,-15×w256b), (-h6×w256b,-h14×w256b), (-h6×w256b,-h13×w256b), (-h6×w256b,-h12×w256b), (-h6×w256b,-h11×w256b), (-h6×w256b,-h10×w256b), (-h6×w256b,-h9×w256b), (-h6×w256b, h8×w256b),(-h 6 ×w 256b , 15×w 256b ), (-h 6 ×w 256b , h 14 ×w 256b ), (-h 6 ×w 256b , h 13 ×w 256b ), (-h 6 ×w ) 256b , h 12 ×w 256b ), (-h 6 ×w 256b , h 11 ×w 256b ), (-h 6 ×w 256b , h 10 ×w 256b ), (-h 6 ×w 256b , h 9 × w 256b ), (-h 6 ×w 256b , h 8 ×w 256b ), (-h 6 ×w 256b ,-15×w 256b ), (-h 6 ×w 256b ,-h 14 ×w 256b ), (-h 6 ×w 256b ,-h 13 ×w 256b ), (-h 6 ×w 256b ,-h 12 ×w 256b ), (-h 6 ×w 256b ,-h 11 ×w 256b ), (- h 6 ×w 256b ,-h 10 ×w 256b ), (-h 6 ×w 256b ,-h 9 ×w 256b ), (-h 6 ×w 256b , h 8 ×w 256b ),

(-h5×w256b, 15×w256b), (-h5×w256b, h14×w256b), (-h5×w256b, h13×w256b), (-h5×w256b, h12×w256b), (-h5×w256b, h11×w256b), (-h5×w256b, h10×w256b), (-h5×w256b, h9×w256b), (-h5×w256b, h8×w256b),(-h 5 ×w 256b , 15×w 256b ), (-h 5 ×w 256b , h 14 ×w 256b ), (-h 5 ×w 256b , h 13 ×w 256b ), (-h 5 ×w ) 256b , h 12 ×w 256b ), (-h 5 ×w 256b , h 11 ×w 256b ), (-h 5 ×w 256b , h 10 ×w 256b ), (-h 5 ×w 256b , h 9 × w 256b ), (-h 5 ×w 256b , h 8 ×w 256b ),

(-h5×w256b,-15×w256b), (-h5×w256b,-h14×w256b), (-h5×w256b,-h13×w256b), (-h5×w256b,-h12×w256b), (-h5×w256b,-h11×w256b), (-h5×w256b,-h10×w256b), (-h5×w256b,-h9×w256b), (-h5×w256b,-h8×w256b),(-h 5 ×w 256b ,-15×w 256b ), (-h 5 ×w 256b ,-h 14 ×w 256b ), (-h 5 ×w 256b ,-h 13 ×w 256b ), (-h 5 ×w 256b ,-h 12 ×w 256b ), (-h 5 ×w 256b ,-h 11 ×w 256b ), (-h 5 ×w 256b ,-h 10 ×w 256b ), (-h 5 × w 256b ,-h 9 ×w 256b ), (-h 5 ×w 256b ,-h 8 ×w 256b ),

(-h4×w256b, 15×w256b), (-h4×w256b, h14×w256b), (-h4×w256b, h13×w256b), (-h4×w256b, h12×w256b), (-h4×w256b, h11×w256b), (-h4×w256b, h10×w256b), (-h4×w256b, h9×w256b), (-h4×w256b, h8×w256b), (-h4×w256b,-15×w256b), (-h4×w256b,-h14×w256b), (-h4×w256b,-h13×w256b), (-h4×w256b,-h12×w256b), (-h4×w256b,-h11×w256b), (-h4×w256b,-h10×w256b), (-h4×w256b,-h9×w256b), (-h4×w256b,-h8×w256b),(-h 4 ×w 256b , 15×w 256b ), (-h 4 ×w 256b , h 14 ×w 256b ), (-h 4 ×w 256b , h 13 ×w 256b ), (-h 4 ×w ) 256b , h 12 ×w 256b ), (-h 4 ×w 256b , h 11 ×w 256b ), (-h 4 ×w 256b , h 10 ×w 256b ), (-h 4 ×w 256b , h 9 × w 256b ), (-h 4 ×w 256b , h 8 ×w 256b ), (-h 4 ×w 256b ,-15×w 256b ), (-h 4 ×w 256b ,-h 14 ×w 256b ), (-h 4 ×w 256b ,-h 13 ×w 256b ), (-h 4 ×w 256b ,-h 12 ×w 256b ), (-h 4 ×w 256b ,-h 11 ×w 256b ), (- h 4 ×w 256b ,-h 10 ×w 256b ), (-h 4 ×w 256b ,-h 9 ×w 256b ), (-h 4 ×w 256b ,-h 8 ×w 256b ),

(-h3×w256b, 15×w256b), (-h3×w256b, h14×w256b), (-h3×w256b, h13×w256b), (-h3×w256b, h12×w256b), (-h3×w256b, h11×w256b), (-h3×w256b, h10×w256b), (-h3×w256b, h9×w256b), (-h3×w256b, h8×w256b), (-h3×w256b,-15×w256b), (-h3×w256b,-h14×w256b), (-h3×w256b,-h13×w256b), (-h3×w256b,-h12×w256b), (-h3×w256b,-h11×w256b), (-h3×w256b,-h10×w256b), (-h3×w256b,-h9×w256b), (-h3×w256b,-h8×w256b),(-h 3 ×w 256b , 15×w 256b ), (-h 3 ×w 256b , h 14 ×w 256b ), (-h 3 ×w 256b , h 13 ×w 256b ), (-h 3 ×w ) 256b , h 12 ×w 256b ), (-h 3 ×w 256b , h 11 ×w 256b ), (-h 3 ×w 256b , h 10 ×w 256b ), (-h 3 ×w 256b , h 9 × w 256b ), (-h 3 ×w 256b , h 8 ×w 256b ), (-h 3 ×w 256b ,-15×w 256b ), (-h 3 ×w 256b ,-h 14 ×w 256b ), (-h 3 ×w 256b ,-h 13 ×w 256b ), (-h 3 ×w 256b ,-h 12 ×w 256b ), (-h 3 ×w 256b ,-h 11 ×w 256b ), (- h 3 ×w 256b ,-h 10 ×w 256b ), (-h 3 ×w 256b ,-h 9 ×w 256b ), (-h 3 ×w 256b ,-h 8 ×w 256b ),

(-h2×w256b, 15×w256b), (-h2×w256b, h14×w256b), (-h2×w256b, h13×w256b), (-h2×w256b, h12×w256b), (-h2×w256b, h11×w256b), (-h2×w256b, h10×w256b), (-h2×w256b, h9×w256b), (-h2×w256b, h8×w256b), (-h2×w256b,-15×w256b), (-h2×w256b,-h14×w256b), (-h2×w256b,-h13×w256b), (-h2×w256b,-h12×w256b), (-h2×w256b,-h11×w256b), (-h2×w256b,-h10×w256b), (-h2×w256b,-h9×w256b), (-h2×w256b,-h8×w256b),(-h 2 ×w 256b , 15×w 256b ), (-h 2 ×w 256b , h 14 ×w 256b ), (-h 2 ×w 256b , h 13 ×w 256b ), (-h 2 ×w ) 256b , h 12 ×w 256b ), (-h 2 ×w 256b , h 11 ×w 256b ), (-h 2 ×w 256b , h 10 ×w 256b ), (-h 2 ×w 256b , h 9 × w 256b ), (-h 2 ×w 256b , h 8 ×w 256b ), (-h 2 ×w 256b ,-15×w 256b ), (-h 2 ×w 256b ,-h 14 ×w 256b ), (-h 2 ×w 256b ,-h 13 ×w 256b ), (-h 2 ×w 256b ,-h 12 ×w 256b ), (-h 2 ×w 256b ,-h 11 ×w 256b ), (- h 2 ×w 256b ,-h 10 ×w 256b ), (-h 2 ×w 256b ,-h 9 ×w 256b ), (-h 2 ×w 256b ,-h 8 ×w 256b ),

(-h1×w256b, 15×w256b), (-h1×w256b, h14×w256b), (-h1×w256b, h13×w256b), (-h1×w256b, h12×w256b), (-h1×w256b, h11×w256b), (-h1×w256b, h10×w256b), (-h1×w256b, h9×w256b), (-h1×w256b, h8×w256b), (-h1×w256b,-15×w256b), (-h1×w256b,-h14×w256b), (-h1×w256b,-h13×w256b), (-h1×w256b,-h12×w256b), (-h1×w256b,-h11×w256b), (-h1×w256b,-h10×w256b), (-h1×w256b,-h9×w256b), (-h1×w256b,-h18×w256b),(-h 1 ×w 256b , 15×w 256b ), (-h 1 ×w 256b , h 14 ×w 256b ), (-h 1 ×w 256b , h 13 ×w 256b ), (-h 1 ×w ) 256b , h 12 ×w 256b ), (-h 1 ×w 256b , h 11 ×w 256b ), (-h 1 ×w 256b , h 10 ×w 256b ), (-h 1 ×w 256b , h 9 × w 256b ), (-h 1 ×w 256b , h 8 ×w 256b ), (-h 1 ×w 256b ,-15×w 256b ), (-h 1 ×w 256b ,-h 14 ×w 256b ), (-h 1 ×w 256b ,-h 13 ×w 256b ), (-h 1 ×w 256b ,-h 12 ×w 256b ), (-h 1 ×w 256b ,-h 11 ×w 256b ), (- h 1 ×w 256b ,-h 10 ×w 256b ), (-h 1 ×w 256b ,-h 9 ×w 256b ), (-h 1 ×w 256b ,-h 18 ×w 256b ),

가 된다(w256b는 0보다 큰 실수가 된다).(w 256b is a real number greater than 0).

여기서, 송신하는 비트(입력 비트)를 b0, b1, b2, b3, b4, b5, b6, b7로 한다. 예를 들어 송신하는 비트가 (b0, b1, b2, b3, b4, b5, b6, b7)=(0, 0, 0, 0, 0, 0, 0, 0)인 경우, 도 116에서의 신호점 11601에 매핑 되며, 매핑 후의 베이스밴드신호의 동상성분을 I, 직교성분을 Q로 하면 (I, Q)=(15×w256b, 15×w256b)이 된다.Here, the bits to be transmitted (input bits) are b0, b1, b2, b3, b4, b5, b6, and b7. For example, when the transmitted bit is (b0, b1, b2, b3, b4, b5, b6, b7) = (0, 0, 0, 0, 0, 0, 0, 0), the signal in FIG. It is mapped to point 11601, and if the in-phase component of the baseband signal after mapping is I and the quadrature component is Q, (I, Q) = (15×w 256b , 15×w 256b ).

즉, 송신하는 비트(b0, b1, b2, b3, b4, b5, b6, b7)에 의거하여 (256QAM일 때의) 매핑 후의 베이스밴드신호의 동상성분 I, 직교성분 Q가 결정된다. 또, b0, b1, b2, b3, b4, b5, b6, b7의 세트 (00000000~11111111)와 신호점의 좌표의 관계의 일례는 도 116과 같다. 256QAM의 256개의 신호점(도 116의 「○」)That is, the in-phase component I and the quadrature component Q of the baseband signal after mapping (in the case of 256QAM) are determined based on the transmitted bits (b0, b1, b2, b3, b4, b5, b6, b7). In addition, an example of the relationship between the sets of b0, b1, b2, b3, b4, b5, b6, b7 (00000000-11111111) and the coordinate of a signal point is as shown in FIG. 256 signal points of 256QAM (“○” in Fig. 116)

(15×w256b, 15×w256b), (15×w256b, h14×w256b), (15×w256b, h13×w256b), (15×w256b, h12×w256b), (15×w256b, h11×w256b), (15×w256b, h10×w256b), (15×w256b, h9×w256b), (15×w256b, h8×w256b), (15×w256b, -15×w256b), (15×w256b,-h14×w256b), (15×w256b,-h13×w256b), (15×w256b,-h12×w256b), (15×w256b,-h11×w256b), (15×w256b,-h10×w256b), (15×w256b,-h9×w256b), (15×w256b,-h8×w256b),(15×w 256b , 15×w 256b ), (15×w 256b , h 14 ×w 256b ), (15×w 256b , h 13 ×w 256b ), (15×w 256b , h 12 ×w 256b ) , (15×w 256b , h 11 ×w 256b ), (15×w 256b , h 10 ×w 256b ), (15×w 256b , h 9 ×w 256b ), (15×w 256b , h 8 ×w 256b ), (15×w 256b , -15×w 256b ), (15×w 256b ,-h 14 ×w 256b ), (15×w 256b ,-h 13 ×w 256b ), (15×w 256b ) -h 12 ×w 256b ), (15×w 256b ,-h 11 ×w 256b ), (15×w 256b ,-h 10 ×w 256b ), (15×w 256b ,-h 9 ×w 256b ), (15×w 256b ,-h 8 ×w 256b ),

(h7×w256b, 15×w256b), (h7×w256b, h14×w256b), (h7×w256b, h13×w256b), (h7×w256b, h12×w256b), (h7×w256b, h11×w256b), (h7×w256b, h10×w256b), (h7×w256b, h9×w256b), (h7×w256b, h8×w256b), (h7×w256b, -15×w256b), (h7×w256b,-h14×w256b), (h7×w256b,-h13×w256b), (h7×w256b,-h12×w256b), (h7×w256b,-h11×w256b), (h7×w256b,-h10×w256b), (h7×w256b,-h9×w256b), (h7×w256b,-h8×w256b),(h 7 ×w 256b , 15×w 256b ), (h 7 ×w 256b , h 14 ×w 256b ), (h 7 ×w 256b , h 13 ×w 256b ), (h 7 ×w 256b , h 12 ×w 256b ), (h 7 ×w 256b , h 11 ×w 256b ), (h 7 ×w 256b , h 10 ×w 256b ), (h 7 ×w 256b , h 9 ×w 256b ), (h 7 ×w 256b , h 8 ×w 256b ), (h 7 ×w 256b , -15×w 256b ), (h 7 ×w 256b ,-h 14 ×w 256b ), (h 7 ×w 256b ,-h 13 ×w 256b ), (h 7 ×w 256b ,-h 12 ×w 256b ), (h 7 ×w 256b ,-h 11 ×w 256b ), (h 7 ×w 256b ,-h 10 ×w 256b ), (h 7 ×w 256b ,-h 9 ×w 256b ), (h 7 ×w 256b ,-h 8 ×w 256b ),

(h6×w256b, 15×w256b), (h6×w256b, h14×w256b), (h6×w256b, h13×w256b), (h6×w256b, h12×w256b), (h6×w256b, h11×w256b), (h6×w256b, h10×w256b), (h6×w256b, h9×w256b), (h6×w256b, h8×w256b), (h6×w256b, -15×w256b), (h6×w256b,-h14×w256b), (h6×w256b,-h13×w256b), (h6×w256b,-h12×w256b), (h6×w256b,-h11×w256b), (h6×w256b,-h10×w256b), (h6×w256b,-h9×w256b), (h6×w256b,-h8×w256b),(h 6 ×w 256b , 15×w 256b ), (h 6 ×w 256b , h 14 ×w 256b ), (h 6 ×w 256b , h 13 ×w 256b ), (h 6 ×w 256b , h 12 ×w 256b ), (h 6 ×w 256b , h 11 ×w 256b ), (h 6 ×w 256b , h 10 ×w 256b ), (h 6 ×w 256b , h 9 ×w 256b ), (h 6 ×w 256b , h 8 ×w 256b ), (h 6 ×w 256b , -15×w 256b ), (h 6 ×w 256b ,-h 14 ×w 256b ), (h 6 ×w 256b ,-h 13 ×w 256b ), (h 6 ×w 256b ,-h 12 ×w 256b ), (h 6 ×w 256b ,-h 11 ×w 256b ), (h 6 ×w 256b ,-h 10 ×w 256b ), (h 6 ×w 256b ,-h 9 ×w 256b ), (h 6 ×w 256b ,-h 8 ×w 256b ),

(h5×w256b, 15×w256b), (h5×w256b, h14×w256b), (h5×w256b, h13×w256b), (h5×w256b, h12×w256b), (h5×w256b, h11×w256b), (h5×w256b, h10×w256b), (h5×w256b, h9×w256b), (h5×w256b, h8×w256b), (h5×w256b, -15×w256b), (h5×w256b,-h14×w256b), (h5×w256b,-h13×w256b), (h5×w256b,-h12×w256b), (h5×w256b,-h11×w256b), (h5×w256b,-h10×w256b), (h5×w256b,-h9×w256b), (h5×w256b,-h8×w256b),(h 5 ×w 256b , 15×w 256b ), (h 5 ×w 256b , h 14 ×w 256b ), (h 5 ×w 256b , h 13 ×w 256b ), (h 5 ×w 256b , h 12 ×w 256b ), (h 5 ×w 256b , h 11 ×w 256b ), (h 5 ×w 256b , h 10 ×w 256b ), (h 5 ×w 256b , h 9 ×w 256b ), (h 5 ×w 256b , h 8 ×w 256b ), (h 5 ×w 256b , -15×w 256b ), (h 5 ×w 256b ,-h 14 ×w 256b ), (h 5 ×w 256b ,-h 13 ×w 256b ), (h 5 ×w 256b ,-h 12 ×w 256b ), (h 5 ×w 256b ,-h 11 ×w 256b ), (h 5 ×w 256b ,-h 10 ×w 256b ), (h 5 ×w 256b ,-h 9 ×w 256b ), (h 5 ×w 256b ,-h 8 ×w 256b ),

(h4×w256b, 15×w256b), (h4×w256b, h14×w256b), (h4×w256b, h13×w256b), (h4×w256b, h12×w256b), (h4×w256b, h11×w256b), (h4×w256b, h10×w256b), (h4×w256b, h9×w256b), (h4×w256b, h8×w256b), (h4×w256b, -15×w256b), (h4×w256b,-h14×w256b), (h4×w256b,-h13×w256b), (h4×w256b,-h12×w256b), (h4×w256b,-h11×w256b), (h4×w256b,-h10×w256b), (h4×w256b,-h9×w256b), (h4×w256b,-h8×w256b),(h 4 ×w 256b , 15×w 256b ), (h 4 ×w 256b , h 14 ×w 256b ), (h 4 ×w 256b , h 13 ×w 256b ), (h 4 ×w 256b , h 12 ×w 256b ), (h 4 ×w 256b , h 11 ×w 256b ), (h 4 ×w 256b , h 10 ×w 256b ), (h 4 ×w 256b , h 9 ×w 256b ), (h 4 ×w 256b , h 8 ×w 256b ), (h 4 ×w 256b , -15×w 256b ), (h 4 ×w 256b ,-h 14 ×w 256b ), (h 4 ×w 256b ,-h 13 ×w 256b ), (h 4 ×w 256b ,-h 12 ×w 256b ), (h 4 ×w 256b ,-h 11 ×w 256b ), (h 4 ×w 256b ,-h 10 ×w 256b ), (h 4 ×w 256b ,-h 9 ×w 256b ), (h 4 ×w 256b ,-h 8 ×w 256b ),

(h3×w256b, 15×w256b), (h3×w256b, h14×w256b), (h3×w256b, h13×w256b), (h3×w256b, h12×w256b), (h3×w256b, h11×w256b), (h3×w256b, h10×w256b), (h3×w256b, h9×w256b), (h3×w256b, h8×w256b), (h3×w256b, -15×w256b), (h3×w256b,-h14×w256b), (h3×w256b,-h13×w256b), (h3×w256b,-h12×w256b), (h3×w256b,-h11×w256b), (h3×w256b,-h10×w256b), (h3×w256b,-h9×w256b), (h3×w256b,-h8×w256b),(h 3 ×w 256b , 15×w 256b ), (h 3 ×w 256b , h 14 ×w 256b ), (h 3 ×w 256b , h 13 ×w 256b ), (h 3 ×w 256b , h 12 ×w 256b ), (h 3 ×w 256b , h 11 ×w 256b ), (h 3 ×w 256b , h 10 ×w 256b ), (h 3 ×w 256b , h 9 ×w 256b ), (h 3 ×w 256b , h 8 ×w 256b ), (h 3 ×w 256b , -15×w 256b ), (h 3 ×w 256b ,-h 14 ×w 256b ), (h 3 ×w 256b ,-h 13 ×w 256b ), (h 3 ×w 256b ,-h 12 ×w 256b ), (h 3 ×w 256b ,-h 11 ×w 256b ), (h 3 ×w 256b ,-h 10 ×w 256b ), (h 3 ×w 256b ,-h 9 ×w 256b ), (h 3 ×w 256b ,-h 8 ×w 256b ),

(h2×w256b, 15×w256b), (h2×w256b, h14×w256b), (h2×w256b, h13×w256b), (h2×w256b, h12×w256b), (h2×w256b, h11×w256b), (h2×w256b, h10×w256b), (h2×w256b, h9×w256b), (h2×w256b, h8×w256b), (h2×w256b, -15×w256b), (h2×w256b,-h14×w256b), (h2×w256b,-h13×w256b), (h2×w256b,-h12×w256b), (h2×w256b,-h11×w256b), (h2×w256b,-h10×w256b), (h2×w256b,-h9×w256b), (h2×w256b,-h8×w256b),(h 2 ×w 256b , 15×w 256b ), (h 2 ×w 256b , h 14 ×w 256b ), (h 2 ×w 256b , h 13 ×w 256b ), (h 2 ×w 256b , h 12 ×w 256b ), (h 2 ×w 256b , h 11 ×w 256b ), (h 2 ×w 256b , h 10 ×w 256b ), (h 2 ×w 256b , h 9 ×w 256b ), (h 2 ×w 256b , h 8 ×w 256b ), (h 2 ×w 256b , -15×w 256b ), (h 2 ×w 256b ,-h 14 ×w 256b ), (h 2 ×w 256b ,-h 13 ×w 256b ), (h 2 ×w 256b ,-h 12 ×w 256b ), (h 2 ×w 256b ,-h 11 ×w 256b ), (h 2 ×w 256b ,-h 10 ×w 256b ), (h 2 ×w 256b ,-h 9 ×w 256b ), (h 2 ×w 256b ,-h 8 ×w 256b ),

(h1×w256b, 15×w256b), (h1×w256b, h14×w256b), (h1×w256b, h13×w256b), (h1×w256b, h12×w256b), (h1×w256b, h11×w256b), (h1×w256b, h10×w256b), (h1×w256b, h9×w256b), (h1×w256b, h8×w256b),(h1×w256b,-15×w256b), (h1×w256b,-h14×w256b), (h1×w256b,-h13×w256b), (h1×w256b,-h12×w256b), (h1×w256b,-h11×w256b), (h1×w256b,-h10×w256b), (h1×w256b,-h9×w256b), (h1×w256b,-h8×w256b), (h 1 ×w 256b , 15×w 256b ), (h 1 ×w 256b , h 14 ×w 256b ), (h 1 ×w 256b , h 13 ×w 256b ), (h 1 ×w 256b , h 12 ×w 256b ), (h 1 ×w 256b , h 11 ×w 256b ), (h 1 ×w 256b , h 10 ×w 256b ), (h 1 ×w 256b , h 9 ×w 256b ), (h 1 ×w 256b , h 8 ×w 256b ),(h 1 ×w 256b ,-15×w 256b ), (h 1 ×w 256b ,-h 14 ×w 256b ), (h 1 ×w 256b ,-h 13 ×w 256b ), (h 1 ×w 256b ,-h 12 ×w 256b ), (h 1 ×w 256b ,-h 11 ×w 256b ), (h 1 ×w 256b ,-h 10 ×w 256b ), (h 1 ×w 256b ,-h 9 ×w 256b ), (h 1 ×w 256b ,-h 8 ×w 256b ),

(-15×w256b, 15×w256b), (-15×w256b, h14×w256b), (-15×w256b, h13×w256b), (-15×w256b, h12×w256b), (-15×w256b, h11×w256b), (-15×w256b, h10×w256b), (-15×w256b, h9×w256b), (-15×w256b, h8×w256b), (-15×w256b,-15×w256b), (-15×w256b,-h14×w256b), (-15×w256b,-h13×w256b), (-15×w256b,-h12×w256b), (-15×w256b,-h11×w256b), (-15×w256b, h10×w256b), (-15×w256b,-h9×w256b), (-15×w256b,-h8×w256b),(-15×w 256b , 15×w 256b ), (-15×w 256b , h 14 ×w 256b ), (-15×w 256b , h 13 ×w 256b ), (-15×w 256b , h 12 ×w 256b ), (-15×w 256b , h 11 ×w 256b ), (-15×w 256b , h 10 ×w 256b ), (-15×w 256b , h 9 ×w 256b ), (-15 ×w 256b , h 8 ×w 256b ), (-15×w 256b ,-15×w 256b ), (-15×w 256b ,-h 14 ×w 256b ), (-15×w 256b ,-h 13 ×w 256b ), (-15×w 256b ,-h 12 ×w 256b ), (-15×w 256b ,-h 11 ×w 256b ), (-15×w 256b , h 10 ×w 256b ), ( -15×w 256b ,-h 9 ×w 256b ), (-15×w 256b ,-h 8 ×w 256b ),

(-h7×w256b, 15×w256b), (-h7×w256b, h14×w256b), (-h7×w256b, h13×w256b), (-h7×w256b, h12×w256b), (-h7×w256b, h11×w256b), (-h7×w256b, h10×w256b), (-h7×w256b, h9×w256b), (-h7×w256b, h8×w256b), (-h7×w256b,-15×w256b), (-h7×w256b,-h14×w256b), (-h7×w256b,-h13×w256b), (-h7×w256b,-h12×w256b), (-h7×w256b,-h11×w256b), (-h7×w256b,-h10×w256b), (-h7×w256b,-h9×w256b), (-h7×w256b, h8×w256b),(-h 7 ×w 256b , 15×w 256b ), (-h 7 ×w 256b , h 14 ×w 256b ), (-h 7 ×w 256b , h 13 ×w 256b ), (-h 7 ×w ) 256b , h 12 ×w 256b ), (-h 7 ×w 256b , h 11 ×w 256b ), (-h 7 ×w 256b , h 10 ×w 256b ), (-h 7 ×w 256b , h 9 × w 256b ), (-h 7 ×w 256b , h 8 ×w 256b ), (-h 7 ×w 256b ,-15×w 256b ), (-h 7 ×w 256b ,-h 14 ×w 256b ), (-h 7 ×w 256b ,-h 13 ×w 256b ), (-h 7 ×w 256b ,-h 12 ×w 256b ), (-h 7 ×w 256b ,-h 11 ×w 256b ), (- h 7 ×w 256b ,-h 10 ×w 256b ), (-h 7 ×w 256b ,-h 9 ×w 256b ), (-h 7 ×w 256b , h 8 ×w 256b ),

(-h6×w256b, 15×w256b), (-h6×w256b, h14×w256b), (-h6×w256b, h13×w256b), (-h6×w256b, h12×w256b), (-h6×w256b, h11×w256b), (-h6×w256b, h10×w256b), (-h6×w256b, h9×w256b), (-h6×w256b, h8×w256b), (-h6×w256b,-15×w256b), (-h6×w256b,-h14×w256b), (-h6×w256b,-h13×w256b), (-h6×w256b,-h12×w256b), (-h6×w256b,-h11×w256b), (-h6×w256b,-h10×w256b), (-h6×w256b,-h9×w256b), (-h6×w256b, h8×w256b),(-h 6 ×w 256b , 15×w 256b ), (-h 6 ×w 256b , h 14 ×w 256b ), (-h 6 ×w 256b , h 13 ×w 256b ), (-h 6 ×w ) 256b , h 12 ×w 256b ), (-h 6 ×w 256b , h 11 ×w 256b ), (-h 6 ×w 256b , h 10 ×w 256b ), (-h 6 ×w 256b , h 9 × w 256b ), (-h 6 ×w 256b , h 8 ×w 256b ), (-h 6 ×w 256b ,-15×w 256b ), (-h 6 ×w 256b ,-h 14 ×w 256b ), (-h 6 ×w 256b ,-h 13 ×w 256b ), (-h 6 ×w 256b ,-h 12 ×w 256b ), (-h 6 ×w 256b ,-h 11 ×w 256b ), (- h 6 ×w 256b ,-h 10 ×w 256b ), (-h 6 ×w 256b ,-h 9 ×w 256b ), (-h 6 ×w 256b , h 8 ×w 256b ),

(-h5×w256b, 15×w256b), (-h5×w256b, h14×w256b), (-h5×w256b, h13×w256b), (-h5×w256b, h12×w256b), (-h5×w256b, h11×w256b), (-h5×w256b, h10×w256b), (-h5×w256b, h9×w256b), (-h5×w256b, h8×w256b), (-h5×w256b,-15×w256b), (-h5×w256b,-h14×w256b), (-h5×w256b,-h13×w256b), (-h5×w256b,-h12×w256b), (-h5×w256b,-h11×w256b), (-h5×w256b,-h10×w256b), (-h5×w256b,-h9×w256b), (-h5×w256b,-h8×w256b),(-h 5 ×w 256b , 15×w 256b ), (-h 5 ×w 256b , h 14 ×w 256b ), (-h 5 ×w 256b , h 13 ×w 256b ), (-h 5 ×w ) 256b , h 12 ×w 256b ), (-h 5 ×w 256b , h 11 ×w 256b ), (-h 5 ×w 256b , h 10 ×w 256b ), (-h 5 ×w 256b , h 9 × w 256b ), (-h 5 ×w 256b , h 8 ×w 256b ), (-h 5 ×w 256b ,-15×w 256b ), (-h 5 ×w 256b ,-h 14 ×w 256b ), (-h 5 ×w 256b ,-h 13 ×w 256b ), (-h 5 ×w 256b ,-h 12 ×w 256b ), (-h 5 ×w 256b ,-h 11 ×w 256b ), (- h 5 ×w 256b ,-h 10 ×w 256b ), (-h 5 ×w 256b ,-h 9 ×w 256b ), (-h 5 ×w 256b ,-h 8 ×w 256b ),

(-h4×w256b, 15×w256b), (-h4×w256b, h14×w256b), (-h4×w256b, h13×w256b), (-h4×w256b, h12×w256b), (-h4×w256b, h11×w256b), (-h4×w256b, h10×w256b), (-h4×w256b, h9×w256b), (-h4×w256b, h8×w256b), (-h4×w256b,-15×w256b), (-h4×w256b,-h14×w256b), (-h4×w256b,-h13×w256b), (-h4×w256b,-h12×w256b), (-h4×w256b,-h11×w256b), (-h4×w256b,-h10×w256b), (-h4×w256b,-h9×w256b), (-h4×w256b,-h8×w256b),(-h 4 ×w 256b , 15×w 256b ), (-h 4 ×w 256b , h 14 ×w 256b ), (-h 4 ×w 256b , h 13 ×w 256b ), (-h 4 ×w ) 256b , h 12 ×w 256b ), (-h 4 ×w 256b , h 11 ×w 256b ), (-h 4 ×w 256b , h 10 ×w 256b ), (-h 4 ×w 256b , h 9 × w 256b ), (-h 4 ×w 256b , h 8 ×w 256b ), (-h 4 ×w 256b ,-15×w 256b ), (-h 4 ×w 256b ,-h 14 ×w 256b ), (-h 4 ×w 256b ,-h 13 ×w 256b ), (-h 4 ×w 256b ,-h 12 ×w 256b ), (-h 4 ×w 256b ,-h 11 ×w 256b ), (- h 4 ×w 256b ,-h 10 ×w 256b ), (-h 4 ×w 256b ,-h 9 ×w 256b ), (-h 4 ×w 256b ,-h 8 ×w 256b ),

(-h3×w256b, 15×w256b), (-h3×w256b, h14×w256b), (-h3×w256b, h13×w256b), (-h3×w256b, h12×w256b), (-h3×w256b, h11×w256b), (-h3×w256b, h10×w256b), (-h3×w256b, h9×w256b), (-h3×w256b, h8×w256b), (-h3×w256b,-15×w256b), (-h3×w256b,-h14×w256b), (-h3×w256b,-h13×w256b), (-h3×w256b,-h12×w256b), (-h3×w256b,-h11×w256b), (-h3×w256b,-h10×w256b), (-h3×w256b,-h9×w256b), (-h3×w256b,-h8×w256b),(-h 3 ×w 256b , 15×w 256b ), (-h 3 ×w 256b , h 14 ×w 256b ), (-h 3 ×w 256b , h 13 ×w 256b ), (-h 3 ×w ) 256b , h 12 ×w 256b ), (-h 3 ×w 256b , h 11 ×w 256b ), (-h 3 ×w 256b , h 10 ×w 256b ), (-h 3 ×w 256b , h 9 × w 256b ), (-h 3 ×w 256b , h 8 ×w 256b ), (-h 3 ×w 256b ,-15×w 256b ), (-h 3 ×w 256b ,-h 14 ×w 256b ), (-h 3 ×w 256b ,-h 13 ×w 256b ), (-h 3 ×w 256b ,-h 12 ×w 256b ), (-h 3 ×w 256b ,-h 11 ×w 256b ), (- h 3 ×w 256b ,-h 10 ×w 256b ), (-h 3 ×w 256b ,-h 9 ×w 256b ), (-h 3 ×w 256b ,-h 8 ×w 256b ),

(-h2×w256b, 15×w256b), (-h2×w256b, h14×w256b), (-h2×w256b, h13×w256b), (-h2×w256b, h12×w256b), (-h2×w256b, h11×w256b), (-h2×w256b, h10×w256b), (-h2×w256b, h9×w256b), (-h2×w256b, h8×w256b), (-h2×w256b,-15×w256b), (-h2×w256b,-h14×w256b), (-h2×w256b,-h13×w256b), (-h2×w256b,-h12×w256b), (-h2×w256b,-h11×w256b), (-h2×w256b,-h10×w256b), (-h2×w256b,-h9×w256b), (-h2×w256b,-h8×w256b),(-h 2 ×w 256b , 15×w 256b ), (-h 2 ×w 256b , h 14 ×w 256b ), (-h 2 ×w 256b , h 13 ×w 256b ), (-h 2 ×w ) 256b , h 12 ×w 256b ), (-h 2 ×w 256b , h 11 ×w 256b ), (-h 2 ×w 256b , h 10 ×w 256b ), (-h 2 ×w 256b , h 9 × w 256b ), (-h 2 ×w 256b , h 8 ×w 256b ), (-h 2 ×w 256b ,-15×w 256b ), (-h 2 ×w 256b ,-h 14 ×w 256b ), (-h 2 ×w 256b ,-h 13 ×w 256b ), (-h 2 ×w 256b ,-h 12 ×w 256b ), (-h 2 ×w 256b ,-h 11 ×w 256b ), (- h 2 ×w 256b ,-h 10 ×w 256b ), (-h 2 ×w 256b ,-h 9 ×w 256b ), (-h 2 ×w 256b ,-h 8 ×w 256b ),

(-h1×w256b, 15×w256b), (-h1×w256b, h14×w256b), (-h1×w256b, h13×w256b), (-h1×w256b, h12×w256b), (-h1×w256b, h11×w256b), (-h1×w256b, h10×w256b), (-h1×w256b, h9×w256b), (-h1×w256b, h8×w256b), (-h1×w256b,-15×w256b), (-h1×w256b,-h14×w256b), (-h1×w256b,-h13×w256b), (-h1×w256b,-h12×w256b), (-h1×w256b,-h11×w256b), (-h1×w256b,-h10×w256b), (-h1×w256b,-h9×w256b), (-h1×w256b,-h18×w256b),(-h 1 ×w 256b , 15×w 256b ), (-h 1 ×w 256b , h 14 ×w 256b ), (-h 1 ×w 256b , h 13 ×w 256b ), (-h 1 ×w ) 256b , h 12 ×w 256b ), (-h 1 ×w 256b , h 11 ×w 256b ), (-h 1 ×w 256b , h 10 ×w 256b ), (-h 1 ×w 256b , h 9 × w 256b ), (-h 1 ×w 256b , h 8 ×w 256b ), (-h 1 ×w 256b ,-15×w 256b ), (-h 1 ×w 256b ,-h 14 ×w 256b ), (-h 1 ×w 256b ,-h 13 ×w 256b ), (-h 1 ×w 256b ,-h 12 ×w 256b ), (-h 1 ×w 256b ,-h 11 ×w 256b ), (- h 1 ×w 256b ,-h 10 ×w 256b ), (-h 1 ×w 256b ,-h 9 ×w 256b ), (-h 1 ×w 256b ,-h 18 ×w 256b ),

의 바로 아래에 b0, b1, b2, b3, b4, b5, b6, b7의 세트 00000000~11111111의 값을 나타내고 있다. b0, b1, b2, b3, b4, b5, b6, b7의 세트 00000000~11111111의 바로 위의 신호점(「○」)의 동상 I-직교 Q 평면에서의 각각의 좌표가 매핑 후의 베이스밴드신호의 동상성분 I 및 직교성분 Q가 된다. 또, 256QAM일 때의 b0, b1, b2, b3, b4, b5, b6, b7의 세트 (00000000~11111111)와 신호점의 좌표의 관계는 도 116에 한정되는 것은 아니다.The values of 00000000 to 11111111 in sets of b0, b1, b2, b3, b4, b5, b6, and b7 are shown immediately below. Each coordinate in the in-phase I-orthogonal Q plane of the signal point (“○”) immediately above the sets 00000000 to 11111111 of b0, b1, b2, b3, b4, b5, b6, b7 corresponds to the baseband signal after mapping. It becomes an in-phase component I and an orthogonal component Q. Note that the relationship between the sets of b0, b1, b2, b3, b4, b5, b6, and b7 (00000000 to 11111111) and the coordinates of the signal points at 256QAM is not limited to FIG. 116 .

도 116의 256개의 신호점에 있어서 「신호점 1」 「신호점 2」…「신호점 255」 「신호점 256」이라고 부른다. (256개의 신호점이 존재하므로, 「신호점 1」 내지 「신호점 256」이 존재하게 된다). 동상 I-직교 Q평면에 있어서 「신호점 i」와 원점의 거리를 Di로 한다. 이때, w256b를 이하와 같이 부여한다.In the 256 signal points in Fig. 116, "signal point 1", "signal point 2"... It is called "signal point 255" and "signal point 256". (Since there are 256 signal points, "signal point 1" to "signal point 256" exist). Let Di be the distance between the "signal point i" and the origin in the in-phase I-orthogonal Q plane. At this time, w 256b is given as follows.

Figure 112022067201756-pat00382
Figure 112022067201756-pat00382

그러면 매핑 후의 베이스밴드신호의 평균 파워는 z2가 된다. 또, 효과에 대해서는 다음에 설명한다.Then, the average power of the baseband signal after mapping becomes z2. In addition, the effect is demonstrated next.

다음에, 앞에서 설명한 QAM을 사용했을 때의 효과에 대해 설명한다.Next, the effect of using the QAM described above will be described.

먼저, 송신장치와 수신장치의 구성에 대해 설명한다.First, the configuration of the transmitting apparatus and the receiving apparatus will be described.

도 117은 송신장치의 구성의 일례이다. 오류정정 부호화부(11702)는 정보(11701)를 입력으로 하여 LDPC부호나 터보 부호 등의 오류정정부호화를 실행하여 오류정정부호화 후의 데이터(11703)를 출력한다.117 is an example of the structure of a transmitter. The error correction encoding unit 11702 receives the information 11701 as input, performs error correction encoding such as an LDPC code or a turbo code, and outputs the data 11703 after error correction encoding.

인터리브부(11704)는 오류정정부호화 후의 데이터(11703)를 입력으로 하여, 데이터의 재배열을 시행하고 인터리브 후의 데이터(11705)를 출력한다.The interleaving unit 11704 receives the data 11703 after error correction encoding, rearranges the data, and outputs the interleaved data 11705.

매핑부(11706)는 인터리브 후의 데이터(11705)를 입력으로 하여, 송신장치가 설정한 변조방식에 의거해 매핑을 실행해서 직교 베이스밴드신호(동상 I성분과 직교 Q성분)(11707)을 출력한다.The mapping unit 11706 receives the interleaved data 11705 as input, performs mapping based on the modulation method set by the transmitter, and outputs an orthogonal baseband signal (in-phase I component and quadrature Q component) 11707 .

무선부(11708)는 직교 베이스밴드신호(11707)를 입력으로 하여, 직교 변조, 주파수변환, 증폭 등의 처리를 실행해서 송신신호(11709)를 출력한다. 그리고 송신신호(11709)는 전파로서 안테나(11710)로부터 출력된다.The radio unit 11708 receives the quadrature baseband signal 11707 as an input, performs processing such as quadrature modulation, frequency conversion, and amplification, and outputs a transmission signal 11709. And the transmission signal 11709 is output from the antenna 11710 as a radio wave.

도 118은 도 117의 송신장치가 송신한 변조신호를 수신하는 수신장치의 구성의 일례이다.FIG. 118 is an example of the configuration of a receiving device that receives a modulated signal transmitted by the transmitting device of FIG. 117 .

무선부(11803)는 안테나(11801)에서 수신한 수신신호(11802)를 입력으로 하여 주파수변환, 직교 복조 등의 처리를 하여 직교 베이스밴드신호(11804)를 출력한다.The radio unit 11803 receives the received signal 11802 received from the antenna 11801 as an input, performs frequency conversion, orthogonal demodulation, and the like, and outputs an orthogonal baseband signal 11804.

디 맵핑부(11805)는 직교 베이스밴드신호(11804)를 입력으로 하여 주파수 오프셋 추정 및 제거, 채널변동(전송로 변동)의 추정을 하는 동시에, 데이터심벌에서의 각 비트의, 예를 들어 대수 우도비를 추정해서 대수 우도비 신호(11806)를 출력한다.The demapping unit 11805 receives the orthogonal baseband signal 11804 as an input to estimate and remove the frequency offset and to estimate the channel variation (transmission path variation), and at the same time, the log-likelihood of each bit in the data symbol, for example. A log-likelihood ratio signal 11806 is output by estimating the ratio.

디 인터리브부(11807)는 대수 우도비 신호(11806)를 입력으로 하여 재배열을 실행해서 디 인터리브 후의 대수 우도비 신호(11808)를 출력한다.The deinterleaving unit 11807 receives the log-likelihood ratio signal 11806 as an input, performs rearrangement, and outputs the de-interleaved log-likelihood ratio signal 11808.

복호부(11809)는 디 인터리브 후의 대수 우도비 신호(11808)를 입력으로 하여 오류정정부호의 복호를 실시해서 수신데이터(11810)를 출력한다.The decoding unit 11809 receives the deinterleaved log-likelihood ratio signal 11808 as an input, decodes the error correction code, and outputs the received data 11810 .

효과를 설명함에 있어서 16QAM인 경우를 예로 하여 설명한다. 이하의 2개의 경우(<16QAM#1>및<16QAM#2>)를 비교한다.In explaining the effect, the case of 16QAM will be described as an example. The following two cases (<16QAM#1> and <16QAM#12>) are compared.

<16QAM#1>보충 2에서 설명한 16QAM이며, 동상 I-직교 Q 평면에서의 신호점의 배치는 도 111에 나타낸 것과 같다.<16QAM#1> This is the 16QAM described in Supplementary 2, and the arrangement of signal points in the in-phase I-orthogonal Q plane is as shown in FIG.

<16QAM#2>동상 I-직교 Q 평면에서의 신호점의 배치는 도 114에 나타낸 것과 같으며, 앞에서 설명한 것과 같이 f1>0(f1은 0보다 큰 실수)이고, 또한, f2>0(f2는 0보다 큰 실수)이며, f1≠3이고, 또한, f1≠3이고, 또한, f1≠f2인 것으로 한다.<16QAM#2> The arrangement of the signal points in the in-phase I-orthogonal Q plane is as shown in FIG. 114, and as described above, f 1 >0 (f 1 is a real number greater than 0), and f 2 > It is assumed that 0 (f 2 is a real number greater than 0), f 1 ≠ 3, f 1 ≠ 3, and f 1 ≠ f 2 .

16QAM에서는 앞에서도 설명한 것과 같이 b0, b1, b2, b3의 4비트가 전송된다. 그리고, <16QAM#1>로 한 때, 수신장치에 있어서 각 비트의 대수 우도비를 구한 경우 4비트는 「2비트의 고 품위의 비트, 2비트의 저 품위의 비트」로 나누어진다. 한편, <16QAM#2>로 한 때, 「f1>0(f1은 0보다 큰 실수)이고, 또한, f2>0(f2는 0보다 큰 실수)이며, f1≠3이고, 또한, f1≠3이고, 또한, f1≠f2인 것으로 한다.」의 조건에 의해 「2비트의 고 품위의 비트, 1비트의 중 품위의 비트, 1비트의 저 품위의 비트」로 나누어진다. 이상과 같이 4비트의 품질의 배분이 <16QAM#1>과 <16QAM#2>에 따라서 다르다. 이러한 상황에서, 도 118의 복호부(11809)에서 오류정정부호의 복호를 실시한 경우, 사용하는 오류정정부호에 따라서는 <16QAM#2>로 하는 편이 수신장치에 있어서 높은 데이터의 수신 품질을 얻을 가능성이 있다.In 16QAM, 4 bits of b0, b1, b2, and b3 are transmitted as described above. In the case of <16QAM#1>, when the log-likelihood ratio of each bit is calculated in the receiving apparatus, 4 bits are divided into "2-bit high-definition bits and 2-bit low-definition bits". On the other hand, when <16QAM#2> is set, "f 1 >0 (f 1 is a real number greater than 0), and f 2 >0 (f 2 is a real number greater than 0), f 1 ≠ 3, Also, it is assumed that f 1 ≠ 3 and f 1 ≠ f 2 ”, “2-bit high-definition bit, 1-bit medium-quality bit, 1-bit low-quality bit” is divided As described above, the distribution of quality of 4 bits differs according to <16QAM#1> and <16QAM#12>. In such a situation, when the error correction code is decoded by the decoding unit 11809 of FIG. 118, it is possible to obtain a high data reception quality in the receiving apparatus by setting it to <16QAM#2> depending on the error correction code used. There is this.

또, 64QAM에 있어서 동상 I-직교 Q 평면에서의 신호점의 배치를 도 115와 같이 한 경우, 앞에서 설명한 것과 같이 수신장치에 있어서 높은 데이터의 수신 품질을 얻을 수 있을 가능성이 있다. 이때, 앞에서 설명한,In addition, when the signal points are arranged in the in-phase I-orthogonal Q plane in 64QAM as shown in FIG. 115, as described above, there is a possibility that high data reception quality can be obtained in the receiving apparatus. In this case, as previously described,

「g1>0(g1은 0보다 큰 실수)이고, 또한, g2>0(g2는 0보다 큰 실수)이고, 또한, g3>0(g3는 0보다 큰 실수)이고, 또한, g4>0(g4는 0보다 큰 실수)이고, 또한, g5>0(g5는 0보다 큰 실수)이고, 또한, g6>0(g6은 0보다 큰 실수)이며,"g 1 >0 (g 1 is a real number greater than 0), g 2 >0 (g 2 is a real number greater than 0), and g 3 >0 (g 3 is a real number greater than 0), Also, g 4 >0 (g 4 is a real number greater than 0), g 5 >0 (g 5 is a real number greater than 0), and g 6 >0 (g 6 is a real number greater than 0) ,

{g1≠7이고, 또한, g2≠7이고, 또한, g3≠7이고, 또한, g1≠g2이고, 또한, g1≠g3이고, 또한, g2≠g3}이고{g 1 ≠ 7, g 2 ≠ 7, g 3 ≠ 7, g 1 ≠ g 2 , g 1 ≠ g 3 , g 2 ≠ g 3 }

또한,In addition,

{g4≠7이고, 또한, g5≠7이고, 또한, g6≠7이고, 또한, g4≠g5이고, 또한, g4≠g6이고, 또한, g5≠g6}{g 4 ≠ 7, g 5 ≠ 7, g 6 ≠ 7, g 4g 5, g 4 ≠ g 6 , and g 5 ≠ g 6 }

또한,In addition,

{g1≠g4, 또는 g2≠g5, 또는 g3≠g6}이 성립한다.」{g 1 ≠g 4 , or g 2 ≠g 5 , or g 3 ≠g 6 } holds.”

가 중요한 조건이며, 보충 2에서 설명한 신호점 배치와 다른 점이다.is an important condition, which is different from the signal point arrangement described in Supplementary 2.

마찬가지로, 256QAM에 있어서 동상 I-직교 Q 평면에서의 신호점의 배치를 도 116과 같이 한 경우 앞에서 설명한 것과 같이 수신장치에 있어서 높은 데이터의 수신 품질을 얻을 수 있을 가능성이 있다. 이때, 앞에서 설명한,Similarly, in 256QAM, when the signal points are arranged in the in-phase I-orthogonal Q plane as shown in FIG. 116, as described above, there is a possibility that high data reception quality can be obtained in the receiving apparatus. In this case, as previously described,

「h1>0(h1은 0보다 큰 실수)이고, 또한, h2>0(h2는 0보다 큰 실수)이고, 또한, h3>0(h3는 0보다 큰 실수)이고, 또한, h4>0(h4는 0보다 큰 실수)이고, 또한, h5>0(h5는 0보다 큰 실수)이고, 또한, h6>0(h6은 0보다 큰 실수)이고, 또한, h7>0(h7은 0보다 큰 실수)이고, 또한, h8>0(h8은 0보다 큰 실수)이고, 또한, h9>0(h9는 0보다 큰 실수)이고, 또한, h10>0(h10은 0보다 큰 실수)이고, 또한, h11>0(h11은 0보다 큰 실수)이고, 또한, h12>0(h12는 0보다 큰 실수)이고, 또한, h13>0(h13은 0보다 큰 실수)이고, 또한, h14>0(h14는 0보다 큰 실수)이며,"h 1 >0 (h 1 is a real number greater than 0), h 2 >0 (h 2 is a real number greater than 0), and h 3 >0 (h 3 is a real number greater than 0), Also, h 4 >0 (h 4 is a real number greater than 0), h 5 >0 (h 5 is a real number greater than 0), and h 6 >0 (h 6 is a real number greater than 0) , h 7 >0 (h 7 is a real number greater than 0), h 8 >0 (h 8 is a real number greater than 0), and h 9 >0 (h 9 is a real number greater than 0) Also, h 10 >0 (h 10 is a real number greater than 0), h 11 >0 (h 11 is a real number greater than 0), and h 12 >0 (h 12 is a real number greater than 0) ), and h 13 >0 (h 13 is a real number greater than 0), and h 14 >0 (h 14 is a real number greater than 0),

{h1≠15이고, 또한, h2≠15이고, 또한, h3≠15이고, 또한, h4≠15이고, 또한, h5≠15이고, 또한, h6≠15이고, 또한, h7≠15, 또한, h1≠h2이고, 또한, h1≠h3이고, 또한, h1≠h4이고, 또한, h1≠h5이고, 또한, h1≠h6이고, 또한, h1≠h7, 또한, h2≠h3이고, 또한, h2≠h4이고, 또한, h2≠h5이고, 또한, h2≠h6이고, 또한, h2≠h7, 또한, h3≠h4이고, 또한, h3≠h5이고, 또한, h3≠h6이고, 또한, h3≠h7, 또한, h4≠h5이고, 또한, h4≠h6이고, 또한, h4≠h7, 또한, h5≠h6이고, 또한, h5≠h7, 또한, h6≠h7}이고,{h 1 ≠ 15, h 2 ≠ 15, h 3 ≠ 15, h 4 ≠ 15, h 5 ≠ 15, h 6 ≠ 15, and h 7 ≠15, h 1 ≠h 2 , h 1 ≠ h 3 , h 1 ≠ h 4 , h 1 ≠ h 5 , h 1 ≠ h 6 , and , h 1 ≠h 7 , h 2 ≠h 3 , h 2 ≠h 4 , h 2 ≠h 5 , h 2 ≠h 6 , and h 2 ≠h 7 , h 3 ≠ h 4 , h 3 ≠ h 5 , h 3 ≠ h 6 , h 3 ≠ h 7 , h 4 ≠ h 5 , and h 4 ≠ h 6 , and h 4 ≠h 7 , further h 5 ≠ h 6 , and h 5 ≠h 7 , and h 6 ≠h 7 },

또한,In addition,

{h8≠15이고, 또한, h9≠15이고, 또한, h10≠15이고, 또한, h11≠15이고, 또한, h12≠15이고, 또한, h13≠15이고, 또한, h14≠15, 또한, h8≠h9이고, 또한, h8≠h10이고, 또한, h8≠h11이고, 또한, h8≠h12이고, 또한, h8≠h13이고, 또한, h8≠h14, 또한, h9≠h10이고, 또한, h9≠h11이고, 또한, h9≠h12이고, 또한, h9≠h13이고, 또한, h9≠h14, 또한, h10≠h11이고, 또한, h10≠h12이고, 또한, h10≠h13이고, 또한, h10≠h14, 또한, h11≠h12이고, 또한, h11≠h13이고, 또한, h11≠h14, 또한, h12≠h13이고, 또한, h12≠h14, 또한, h13≠h14}이고,{h 8 ≠ 15, h 9 ≠ 15, h 10 ≠ 15, h 11 ≠ 15, h 12 ≠ 15, h 13 ≠ 15, and h 14 ≠15, h 8 ≠h 9 , h 8 ≠h 10 , h 8 ≠h 11 , h 8 ≠h 12 , h 8 ≠h 13 , and , h 8 ≠h 14 , h 9 ≠h 10 , h 9 ≠ h 11 , h 9 ≠ h 12 , h 9 ≠ h 13 , and h 9 ≠ h 14 , h 10 ≠ h 11 , h 10 ≠ h 12 , h 10 ≠ h 13 , h 10 ≠ h 14 , further h 11 ≠ h 12 , and h 11 ≠ h 13 , and h 11 ≠h 14 , further h 12 ≠h 13 , and h 12 ≠h 14 , and h 13 ≠h 14 },

또한,In addition,

{h1≠h8, 또는 h2≠h9, 또는 h3≠h10, 또는 h4≠h11, 또는 h5≠h12, 또는 h6≠h13, 또는 h7≠h14}가 성립한다.」{h 1 ≠h 8 , or h 2 ≠h 9 , or h 3 ≠h 10 , or h 4 ≠h 11 , or h 5 ≠h 12 , or h 6 ≠h 13 , or h 7 ≠h 14 } accomplished.”

가 중요한 조건이며, 보충 2에서 설명한 신호점 배치와 다른 점이다.is an important condition, which is different from the signal point arrangement described in Supplementary 2.

또, 도 117, 도 118에서는 상세한 구성을 생략하고 있으나, 다른 실시형태에서 설명하고 있는 OFDM 방식, 스펙트럼 확산 통신방식을 이용해서 변조신호의 송신 및 수신을 하는 경우에도 마찬가지로 실시할 수 있다.Note that, although detailed configuration is omitted in Figs. 117 and 118, it can be implemented similarly in the case of transmitting and receiving modulated signals using the OFDM method and spread spectrum communication method described in other embodiments.

또, 실시형태 1 내지 실시형태 12에서 설명한 MIMO 전송방식이나 시공간블록부호(Space-Time Block Codes) 등의 시공간부호(Space-Time Codes)(단, 심벌을 주파수 축으로 배열해도 좋다), 프리코딩을 실행하거나 또는 프리코딩을 실행하지 않는 MIMO 전송방식에서 앞에서 설명한 16QAM, 64QAM, 256QAM을 이용해도 데이터의 수신 품질이 향상할 가능성이 있다.In addition, the MIMO transmission method described in the first to twelfth embodiments and space-time codes such as space-time block codes (however, the symbols may be arranged on the frequency axis), precoding In the MIMO transmission method that does not execute or precoding, there is a possibility that data reception quality can be improved even if 16QAM, 64QAM, and 256QAM described above are used.

(보충 4)(Supplementary 4)

실시형태 1 내지 실시형태 11에서 비트길이 조정방법에 대해 설명하였다. 또, 실시형태 12에서는 실시형태 1 내지 실시형태 11의 비트길이 조정방법을 DVB 규격에 적용하는 경우에 대해 설명하였다. 이들 실시형태 중에서 변조방식으로 16QAM, 64QAM, 256QAM을 적용하는 경우에 대해 설명하고 있다. 그리고 16QAM, 64QAM, 256QAM에 대한 구체적인 매핑 방법에 대해서는 (구성 예 R1)에서 설명하고 있다.In Embodiments 1 to 11, the bit length adjustment method has been described. Further, in the twelfth embodiment, the case where the bit length adjustment method of the first to eleventh embodiments is applied to the DVB standard has been described. Among these embodiments, a case in which 16QAM, 64QAM, and 256QAM are applied as modulation schemes is described. In addition, a specific mapping method for 16QAM, 64QAM, and 256QAM is described in (Configuration Example R1).

이하에서는 (구성 예 R1), (보충 2) (보충 3)과는 다른 16QAM, 64QAM, 256QAM의 매핑 방법 등의 구성방법에 대해 설명한다. 또, 이하에서 설명하는 16QAM, 64QAM, 256QAM을 실시형태 1 내지 실시형태 12에 대해 적용해도 좋고, 이때, 실시형태 1 내지 실시형태 12에서 설명한 효과를 얻을 수 있다.Hereinafter, configuration methods such as 16QAM, 64QAM, and 256QAM mapping methods different from (Configuration Example R1) and (Supplementary 2) (Supplementary 3) will be described. In addition, 16QAM, 64QAM, and 256QAM described below may be applied to the first to twelfth embodiments, and in this case, the effects described in the first to twelfth embodiments can be obtained.

16QAM의 매핑 방법에 대해 설명한다. 도 119는 동상 I-직교 Q 평면에서의 16QAM의 신호점 배치의 예를 나타내고 있다. 또, 도 119에 있어서 16개의 ○이 16QAM의 신호점이며, 횡축은 I, 종축은 Q가 된다.A mapping method of 16QAM will be described. 119 shows an example of arrangement of signal points of 16QAM in the in-phase I-orthogonal Q plane. In Fig. 119, 16 circles denote 16QAM signal points, the abscissa denotes I and the ordinate denotes Q.

또, 도 119에서 k1>0(k1은 0보다 큰 실수)이고, 또한, k2>0(k2는 0보다 큰 실수)이며, k1≠1이고, 또한, k2≠1이고, 또한, k1≠k2인 것으로 한다.119, k 1 >0 (k 1 is a real number greater than 0), k 2 >0 (k 2 is a real number greater than 0), k 1 ≠ 1, and k 2 ≠ 1 , and further, k 1 ≠ k 2 .

16QAM의 16개의 신호점(도 119의 「○」이 신호점이다)의 동상 I-직교 Q 평면에서의 각각의 좌표는,The coordinates of the 16 signal points of 16QAM (“○” in FIG. 119 is the signal point) in the in-phase I-orthogonal Q plane are,

(k1×w16c, k2×w16c), (k1×w16c, 1×w16c), (k1×w16c,-1×w16c), (k1×w16c,-k2×w16c), (1×w16c, k2×w16c), (1×w16c, 1×w16c), (1×w16c,-1×w16c), (1×w16c,-k2×w16c), (-1×w16c, k2×w16c), (-1×w16c, 1×w16c), (-1×w16c,-1×w16c), (-1×w16c,-k2×w16c), (-k1×w16c, k2×w16c), (-k1×w16c, 1×w16c), (-k1×w16c,-1×w16c), (-k1×w16c,-k2×w16c),(k 1 ×w 16c , k 2 ×w 16c ), (k 1 ×w 16c , 1×w 16c ), (k 1 ×w 16c ,-1×w 16c ), (k 1 ×w 16c ,-k 2 ×w 16c ), (1×w 16c , k2×w 16c ), (1×w 16c , 1×w 16c ), (1×w 16c ,-1×w 16c ), (1×w 16c ,- k 2 ×w 16c ), (-1×w 16c , k 2 ×w 16c ), (-1×w 16c , 1×w 16c ), (-1×w 16c ,-1×w 16c ), (- 1×w 16c ,-k 2 ×w 16c ), (-k 1 ×w 16c , k 2 ×w 16c ), (-k 1 ×w 16c , 1×w 16c ), (-k 1 ×w 16c , -1×w 16c ), (-k 1 ×w 16c ,-k 2 ×w 16c ),

가 된다(w16c는 0보다 큰 실수가 된다).(w 16c is a real number greater than 0).

여기서, 송신하는 비트(입력 비트)를 b0, b1, b2, b3으로 한다. 예를 들어 송신하는 비트가 (b0, b1, b2, b3)=(0, 0, 0, 0)인 경우, 도 119에서의 신호점 11901에 매핑 되며, 매핑 후의 베이스밴드신호의 동상성분을 I, 직교성분을 Q로 하면 (I, Q)=(k1×w16c, k2×w16c)이 된다.Here, the bits to be transmitted (input bits) are referred to as b0, b1, b2, and b3. For example, if the transmitted bit is (b0, b1, b2, b3) = (0, 0, 0, 0), it is mapped to the signal point 11901 in FIG. 119, and the in-phase component of the baseband signal after mapping is I , if the orthogonal component is Q, (I, Q)=(k 1 ×w 16c , k 2 ×w 16c ).

즉, 송신하는 비트(b0, b1, b2, b3)에 의거하여 (16QAM일 때의) 매핑 후의 베이스밴드신호의 동상성분 I, 직교성분 Q가 결정된다. 또, b0, b1, b2, b3의 세트 (0000~1111)와 신호점의 좌표의 관계의 일례는 도 119과 같다. 16QAM의 16개의 신호점(도 119의 「○」)That is, the in-phase component I and the quadrature component Q of the mapped baseband signal (in the case of 16QAM) are determined based on the transmitted bits (b0, b1, b2, b3). In addition, an example of the relationship between the set (0000-1111) of b0, b1, b2, b3, and the coordinate of a signal point is as shown in FIG. 16 signal points of 16QAM (“○” in Fig. 119)

(k1×w16c, k2×w16c), (k1×w16c, 1×w16c), (k1×w16c,-1×w16c), (k1×w16c,-k2×w16c), (1×w16c, k2×w16c), (1×w16c, 1×w16c), (1×w16c,-1×w16c), (1×w16c,-k2×w16c), (-1×w16c, k2×w16c), (-1×w16c, 1×w16c), (-1×w16c,-1×w16c), (-1×w16c,-k2×w16c), (-k1×w16c, k2×w16c), (-k1×w16c, 1×w16c), (-k1×w16c,-1×w16c), (-k1×w16c,-k2×w16c),(k 1 ×w 16c , k 2 ×w 16c ), (k 1 ×w 16c , 1×w 16c ), (k 1 ×w 16c ,-1×w 16c ), (k 1 ×w 16c ,-k 2 ×w 16c ), (1×w 16c , k2×w 16c ), (1×w 16c , 1×w 16c ), (1×w 16c ,-1×w 16c ), (1×w 16c ,- k 2 ×w 16c ), (-1×w 16c , k 2 ×w 16c ), (-1×w 16c , 1×w 16c ), (-1×w 16c ,-1×w 16c ), (- 1×w 16c ,-k 2 ×w 16c ), (-k 1 ×w 16c , k 2 ×w 16c ), (-k 1 ×w 16c , 1×w 16c ), (-k 1 ×w 16c , -1×w 16c ), (-k 1 ×w 16c ,-k 2 ×w 16c ),

의 바로 아래에 b0, b1, b2, b3의 세트 0000~1111의 값을 나타내고 있다. b0, b1, b2, b3의 세트 0000~1111의 바로 위의 신호점(「○」)의 동상 I-직교 Q 평면에서의 각각의 좌표가 매핑 후의 베이스밴드신호의 동상성분 I 및 직교성분 Q가 된다. 또, 16QAM일 때의 b0, b1, b2, b3의 세트 (0000~1111)와 신호점의 좌표의 관계는 도 119에 한정되는 것은 아니다.The values of sets 0000 to 1111 of b0, b1, b2, and b3 are shown just below. The in-phase component I and the quadrature component Q of the baseband signal after mapping each coordinate in the in-phase I- orthogonal Q plane of the signal point (“○”) immediately above the sets 0000 to 1111 of b0, b1, b2, and b3 are do. Note that the relationship between the sets of b0, b1, b2, and b3 (0000 to 1111) and the coordinates of the signal points in 16QAM is not limited to FIG. 119 .

도 119의 16개의 신호점에 있어서 「신호점 1」 「신호점 2」…「신호점 15」 「신호점 16」이라고 부른다. (16개의 신호점이 존재하므로, 「신호점 1」 내지 「신호점 16」이 존재하게 된다). 동상 I-직교 Q평면에 있어서 「신호점 i」와 원점의 거리를 Di로 한다. 이때, w16c를 이하와 같이 부여한다.In the 16 signal points in Fig. 119, "signal point 1", "signal point 2"... It is called "signal point 15" and "signal point 16". (Since there are 16 signal points, &quot;signal point 1&quot; to &quot;signal point 16&quot; exist). Let Di be the distance between the "signal point i" and the origin in the in-phase I-orthogonal Q plane. At this time, w 16c is given as follows.

Figure 112022067201756-pat00383
Figure 112022067201756-pat00383

그러면 매핑 후의 베이스밴드신호의 평균 파워는 z2가 된다. 또, 앞에서 설명한 16QAM의 효과에 대해서는 다음에 설명한다.Then, the average power of the baseband signal after mapping becomes z 2 . In addition, the effect of 16QAM described above will be described next.

64QAM의 매핑 방법에 대해 설명한다. 도 120은 동상 I-직교 Q 평면에서의 64QAM의 신호점 배치의 예를 나타내고 있다. 또, 도 120에 있어서 64개의 ○이 64QAM의 신호점이며, 횡축은 I, 종축은 Q가 된다.A mapping method of 64QAM will be described. 120 shows an example of the arrangement of the signal points of 64QAM in the in-phase I-orthogonal Q plane. In Fig. 120, 64 ? denotes a 64QAM signal point, and the horizontal axis denotes I, and the vertical axis denotes Q.

도 120에서,In Figure 120,

「m1>0(m1은 0보다 큰 실수)이고, 또한, m2>0(m2는 0보다 큰 실수)이고, 또한, m3>0(m3는 0보다 큰 실수)이고, 또한, m4>0(m4는 0보다 큰 실수)이고, 또한, m5>0(m5는 0보다 큰 실수)이고, 또한, m6>0(m6은 0보다 큰 실수)이고, 또한, m7>0(m7은 0보다 큰 실수)이고, 또한, m8>0(m8은 0보다 큰 실수)이며,"m 1 >0 (m 1 is a real number greater than 0), m 2 >0 (m 2 is a real number greater than 0), and m 3 >0 (m 3 is a real number greater than 0), Also, m 4 >0 (m 4 is a real number greater than 0), m 5 >0 (m 5 is a real number greater than 0), and m 6 >0 (m 6 is a real number greater than 0) , also, m 7 >0 (m 7 is a real number greater than 0), and m 8 >0 (m 8 is a real number greater than 0),

{m1≠m2이고, 또한, m1≠m3이고, 또한, m1≠m4이고, 또한, m2≠m3이고, 또한, m2≠m4이고, 또한, m3≠m4}이고,{m 1 ≠m 2 , m 1 ≠m 3 , m 1 ≠m 4 , m 2 ≠m 3 , m 2 ≠m 4 , and m 3 ≠m 4 }, and

또한,In addition,

{m5≠m6이고, 또한, m5≠m7이고, 또한, m5≠m8이고, 또한, m6≠m7이고, 또한, m6≠m8이고, 또한, m7≠m8}이며,{m 5 ≠m 6 , m 5 ≠m 7 , m 5 ≠m 8 , m 6 ≠m 7 , m 6 ≠m 8 , and m 7 ≠m 8 },

또한,In addition,

{m1≠m5, 또는 m2≠m6, 또는 m3≠m7, 또는 m4≠m8}이 성립한다.」{m 1 ≠m 5 , or m 2 ≠m 6 , or m 3 ≠m 7 , or m 4 ≠m 8 } holds.”

또는,or,

「m1>0(m1은 0보다 큰 실수)이고, 또한, m2>0(m2는 0보다 큰 실수)이고, 또한, m3>0(m3는 0보다 큰 실수)이고, 또한, m4>0(m4는 0보다 큰 실수)이고, 또한, m5>0(m5는 0보다 큰 실수)이고, 또한, m6>0(m6은 0보다 큰 실수)이고, 또한, m7>0(m7은 0보다 큰 실수)이고, 또한, m8>0(m8은 0보다 큰 실수)이며,"m 1 >0 (m 1 is a real number greater than 0), m 2 >0 (m 2 is a real number greater than 0), and m 3 >0 (m 3 is a real number greater than 0), Also, m 4 >0 (m 4 is a real number greater than 0), m 5 >0 (m 5 is a real number greater than 0), and m 6 >0 (m 6 is a real number greater than 0) , also, m 7 >0 (m 7 is a real number greater than 0), and m 8 >0 (m 8 is a real number greater than 0),

{m1≠m2이고, 또한, m1≠m3이고, 또한, m1≠m4이고, 또한, m2≠m3이고, 또한, m2≠m4이고, 또한, m3≠m4}이고,{m 1 ≠m 2 , m 1 ≠m 3 , m 1 ≠m 4 , m 2 ≠m 3 , m 2 ≠m 4 , and m 3 ≠m 4 }, and

또한,In addition,

{m5≠m6이고, 또한, m5≠m7이고, 또한, m5≠m8이고, 또한, m6≠m7이고, 또한, m6≠m8이고, 또한, m7≠m8}이며,{m 5 ≠m 6 , m 5 ≠m 7 , m 5 ≠m 8 , m 6 ≠m 7 , m 6 ≠m 8 , and m 7 ≠m 8 },

또한,In addition,

{m1≠m5, 또는 m2≠m6, 또는 m3≠m7, 또는 m4≠m8가 성립한다}{So that m 1 ≠m 5 , or m 2 ≠m 6 , or m 3 ≠m 7 , or m 4 ≠m 8 holds}

또한,In addition,

{m1=m5, 또는 m2=m6, 또는 m3=m7, 또는 m4=m8가 성립한다}{m 1 =m 5 , or m 2 =m 6 , or m 3 =m 7 , or m 4 =m 8 holds}

가 성립한다.」is established.”

로 한다.do it with

64QAM의 64개의 신호점(도 120의 「○」이 신호점이다)의 동상 I-직교 Q 평면에서의 각각의 좌표는,Each coordinate of 64 signal points of 64QAM (“○” in FIG. 120 is a signal point) in the in-phase I-orthogonal Q plane is,

(m4×w64c, m8×w64c), (m4×w64c, m7×w64c), (m4×w64c, m6×w64c), (m4×w64c, m5×w64c), (m4×w64c,-m5×w64c), (m4×w64c,-m6×w64c), (m4×w64c,-m7×w64c), (m4×w64c,-m8×w64c)(m 4 ×w 64c , m8×w 64c ), (m 4 ×w 64c , m 7 ×w 64c ), (m 4 ×w 64c , m 6 ×w 64c ), (m 4 ×w 64c , m 5 ×w 64c ), (m 4 ×w 64c ,-m 5 ×w 64c ), (m 4 ×w 64c ,-m 6 ×w 64c ), (m 4 ×w 64c ,-m 7 ×w 64c ), (m 4 ×w 64c ,-m 8 ×w 64c )

(m3×w64c, m8×w64c), (m3×w64c, m7×w64c), (m3×w64c, m6×w64c), (m3×w64c, m5×w64c), (m3×w64c,-m5×w64c), (m3×w64c,-m6×w64c), (m3×w64c,-m7×w64c), (m3×w64c,-m8×w64c)(m 3 ×w 64c , m 8 ×w 64c ), (m 3 ×w 64c , m 7 ×w 64c ), (m 3 ×w 64c , m 6 ×w 64c ), (m 3 ×w 64c , m 5 ×w 64c ), (m 3 ×w 64c ,-m 5 ×w 64c ), (m 3 ×w 64c ,-m 6 ×w 64c ), (m 3 ×w 64c ,-m 7 ×w 64c ) , (m 3 ×w 64c ,-m 8 ×w 64c )

(m2×w64c, m8×w64c), (m2×w64c, m7×w64c), (m2×w64c, m6×w64c), (m2×w64c, m5×w64c), (m2×w64c,-m5×w64c), (m2×w64c,-m6×w64c), (m2×w64c,-m7×w64c), (m2×w64c,-m8×w64c)(m 2 ×w 64c , m 8 ×w 64c ), (m 2 ×w 64c , m 7 ×w 64c ), (m 2 ×w 64c , m 6 ×w 64c ), (m 2 ×w 64c , m 5 ×w 64c ), (m 2 ×w 64c ,-m 5 ×w 64c ), (m 2 ×w 64c ,-m 6 ×w 64c ), (m 2 ×w 64c ,-m 7 ×w 64c ) , (m 2 ×w 64c ,-m 8 ×w 64c )

(m1×w64c, m8×w64c), (m1×w64c, m7×w64c), (m1×w64c, m6×w64c), (m1×w64c, m5×w64c), (m1×w64c,-m5×w64c), (m1×w64c,-m6×w64c), (m1×w64c,-m7×w64c), (m1×w64c,-m8×w64c)(m 1 ×w 64c , m 8 ×w 64c ), (m 1 ×w 64c , m 7 ×w 64c ), (m 1 ×w 64c , m 6 ×w 64c ), (m 1 ×w 64c , m 5 ×w 64c ), (m 1 ×w 64c ,-m 5 ×w 64c ), (m 1 ×w 64c ,-m 6 ×w 64c ), (m 1 ×w 64c ,-m 7 ×w 64c ) , (m 1 ×w 64c ,-m 8 ×w 64c )

(-m1×w64c, m8×w64c), (-m1×w64c, m7×w64c), (-m1×w64c, m6×w64c), (-m1×w64c, m5×w64c), (-m1×w64c,-m5×w64c), (-m1×w64c,-m6×w64c), (-m1×w64c,-m7×w64c), (-m1×w64c,-m8×w64c)(-m 1 ×w 64c , m 8 ×w 64c ), (-m 1 ×w 64c , m 7 ×w 64c ), (-m 1 ×w 64c , m 6 ×w 64c ), (-m 1 × w 64c , m 5 ×w 64c ), (-m 1 ×w 64c ,-m 5 ×w 64c ), (-m 1 ×w 64c ,-m 6 ×w 64c ), (-m 1 ×w 64c , -m 7 ×w 64c ), (-m 1 ×w 64c ,-m 8 ×w 64c )

(-m2×w64c, m8×w64c), (-m2×w64c, m7×w64c), (-m2×w64c, m6×w64c), (-m2×w64c, m5×w64c), (-m2×w64c,-m5×w64c), (-m2×w64c,-m6×w64c), (-m2×w64c,-m7×w64c), (-m2×w64c,-m8×w64c)(-m 2 ×w 64c , m 8 ×w 64c ), (-m 2 ×w 64c , m 7 ×w 64c ), (-m 2 ×w 64c , m 6 ×w 64c ), (-m 2 × w 64c , m 5 ×w 64c ), (-m 2 ×w 64c ,-m 5 ×w 64c ), (-m 2 ×w 64c ,-m 6 ×w 64c ), (-m 2 ×w 64c , -m 7 ×w 64c ), (-m 2 ×w 64c ,-m 8 ×w 64c )

(-m3×w64c, m8×w64c), (-m3×w64c, m7×w64c), (-m3×w64c, m6×w64c), (-m3×w64c, m5×w64c), (-m3×w64c,-m5×w64c), (-m3×w64c,-m6×w64c), (-m3×w64c,-m7×w64c), (-m3×w64c,-m8×w64c)(-m 3 ×w 64c , m 8 ×w 64c ), (-m 3 ×w 64c , m 7 ×w 64c ), (-m 3 ×w 64c , m 6 ×w 64c ), (-m 3 × w 64c , m 5 ×w 64c ), (-m 3 ×w 64c ,-m 5 ×w 64c ), (-m 3 ×w 64c ,-m 6 ×w 64c ), (-m 3 ×w 64c , -m 7 ×w 64c ), (-m 3 ×w 64c ,-m 8 ×w 64c )

(-m4×w64c, m8×w64c), (-m4×w64c, m7×w64c), (-m4×w64c, m6×w64c), (-m4×w64c, m5×w64c), (-m4×w64c,-m5×w64c), (-m4×w64c,-m6×w64c), (-m4×w64c,-m7×w64c), (-m4×w64c,-m8×w64c)(-m 4 ×w 64c , m 8 ×w 64c ), (-m 4 ×w 64c , m 7 ×w 64c ), (-m 4 ×w 64c , m 6 ×w 64c ), (-m 4 × w 64c , m 5 ×w 64c ), (-m 4 ×w 64c ,-m 5 ×w 64c ), (-m 4 ×w 64c ,-m 6 ×w 64c ), (-m 4 ×w 64c , -m 7 ×w 64c ), (-m 4 ×w 64c ,-m 8 ×w 64c )

가 된다(w64c는 0보다 큰 실수가 된다).(w 64c is a real number greater than 0).

여기서, 송신하는 비트(입력 비트)를 b0, b1, b2, b3, b4, b5로 한다. 예를 들어 송신하는 비트가 (b0, b1, b2, b3, b4, b5)=(0, 0, 0, 0, 0, 0)인 경우, 도 120에서의 신호점 12001에 매핑 되며, 매핑 후의 베이스밴드신호의 동상성분을 I, 직교성분을 Q로 하면 (I, Q)=(m4×w64c, m8×w64c)이 된다.Here, the bits to be transmitted (input bits) are referred to as b0, b1, b2, b3, b4, and b5. For example, if the transmitted bit is (b0, b1, b2, b3, b4, b5) = (0, 0, 0, 0, 0, 0), it is mapped to the signal point 12001 in FIG. When the in-phase component of the baseband signal is I and the quadrature component is Q, (I, Q) = (m 4 ×w 64c , m 8 ×w 64c ).

즉, 송신하는 비트(b0, b1, b2, b3, b4, b5)에 의거하여 (64QAM일 때의) 매핑 후의 베이스밴드신호의 동상성분 I, 직교성분 Q가 결정된다. 또, b0, b1, b2, b3, b4, b5의 세트 (000000~111111)와 신호점의 좌표의 관계의 일례는 도 120과 같다. 64QAM의 64개의 신호점(도 120의 「○」)That is, the in-phase component I and the quadrature component Q of the baseband signal after mapping (in the case of 64QAM) are determined based on the transmitted bits (b0, b1, b2, b3, b4, b5). An example of the relationship between the sets of b0, b1, b2, b3, b4, and b5 (000000 to 111111) and the coordinates of the signal point is as shown in FIG. 120 . 64 signal points of 64QAM (“○” in Fig. 120)

(m4×w64c, m8×w64c), (m4×w64c, m7×w64c), (m4×w64c, m6×w64c), (m4×w64c, m5×w64c), (m4×w64c,-m5×w64c), (m4×w64c,-m6×w64c), (m4×w64c,-m7×w64c), (m4×w64c,-m8×w64c)(m 4 ×w 64c , m8×w 64c ), (m 4 ×w 64c , m 7 ×w 64c ), (m 4 ×w 64c , m 6 ×w 64c ), (m 4 ×w 64c , m 5 ×w 64c ), (m 4 ×w 64c ,-m 5 ×w 64c ), (m 4 ×w 64c ,-m 6 ×w 64c ), (m 4 ×w 64c ,-m 7 ×w 64c ), (m 4 ×w 64c ,-m 8 ×w 64c )

(m3×w64c, m8×w64c), (m3×w64c, m7×w64c), (m3×w64c, m6×w64c), (m3×w64c, m5×w64c), (m3×w64c,-m5×w64c), (m3×w64c,-m6×w64c), (m3×w64c,-m7×w64c), (m3×w64c,-m8×w64c)(m 3 ×w 64c , m 8 ×w 64c ), (m 3 ×w 64c , m 7 ×w 64c ), (m 3 ×w 64c , m 6 ×w 64c ), (m 3 ×w 64c , m 5 ×w 64c ), (m 3 ×w 64c ,-m 5 ×w 64c ), (m 3 ×w 64c ,-m 6 ×w 64c ), (m 3 ×w 64c ,-m 7 ×w 64c ) , (m 3 ×w 64c ,-m 8 ×w 64c )

(m2×w64c, m8×w64c), (m2×w64c, m7×w64c), (m2×w64c, m6×w64c), (m2×w64c, m5×w64c), (m2×w64c,-m5×w64c), (m2×w64c,-m6×w64c), (m2×w64c,-m7×w64c), (m2×w64c,-m8×w64c)(m 2 ×w 64c , m 8 ×w 64c ), (m 2 ×w 64c , m 7 ×w 64c ), (m 2 ×w 64c , m 6 ×w 64c ), (m 2 ×w 64c , m 5 ×w 64c ), (m 2 ×w 64c ,-m 5 ×w 64c ), (m 2 ×w 64c ,-m 6 ×w 64c ), (m 2 ×w 64c ,-m 7 ×w 64c ) , (m 2 ×w 64c ,-m 8 ×w 64c )

(m1×w64c, m8×w64c), (m1×w64c, m7×w64c), (m1×w64c, m6×w64c), (m1×w64c, m5×w64c), (m1×w64c,-m5×w64c), (m1×w64c,-m6×w64c), (m1×w64c,-m7×w64c), (m1×w64c,-m8×w64c)(m 1 ×w 64c , m 8 ×w 64c ), (m 1 ×w 64c , m 7 ×w 64c ), (m 1 ×w 64c , m 6 ×w 64c ), (m 1 ×w 64c , m 5 ×w 64c ), (m 1 ×w 64c ,-m 5 ×w 64c ), (m 1 ×w 64c ,-m 6 ×w 64c ), (m 1 ×w 64c ,-m 7 ×w 64c ) , (m 1 ×w 64c ,-m 8 ×w 64c )

(-m1×w64c, m8×w64c), (-m1×w64c, m7×w64c), (-m1×w64c, m6×w64c), (-m1×w64c, m5×w64c), (-m1×w64c,-m5×w64c), (-m1×w64c,-m6×w64c), (-m1×w64c,-m7×w64c), (-m1×w64c,-m8×w64c)(-m 1 ×w 64c , m 8 ×w 64c ), (-m 1 ×w 64c , m 7 ×w 64c ), (-m 1 ×w 64c , m 6 ×w 64c ), (-m 1 × w 64c , m 5 ×w 64c ), (-m 1 ×w 64c ,-m 5 ×w 64c ), (-m 1 ×w 64c ,-m 6 ×w 64c ), (-m 1 ×w 64c , -m 7 ×w 64c ), (-m 1 ×w 64c ,-m 8 ×w 64c )

(-m2×w64c, m8×w64c), (-m2×w64c, m7×w64c), (-m2×w64c, m6×w64c), (-m2×w64c, m5×w64c), (-m2×w64c,-m5×w64c), (-m2×w64c,-m6×w64c), (-m2×w64c,-m7×w64c), (-m2×w64c,-m8×w64c)(-m 2 ×w 64c , m 8 ×w 64c ), (-m 2 ×w 64c , m 7 ×w 64c ), (-m 2 ×w 64c , m 6 ×w 64c ), (-m 2 × w 64c , m 5 ×w 64c ), (-m 2 ×w 64c ,-m 5 ×w 64c ), (-m 2 ×w 64c ,-m 6 ×w 64c ), (-m 2 ×w 64c , -m 7 ×w 64c ), (-m 2 ×w 64c ,-m 8 ×w 64c )

(-m3×w64c, m8×w64c), (-m3×w64c, m7×w64c), (-m3×w64c, m6×w64c), (-m3×w64c, m5×w64c), (-m3×w64c,-m5×w64c), (-m3×w64c,-m6×w64c), (-m3×w64c,-m7×w64c), (-m3×w64c,-m8×w64c)(-m 3 ×w 64c , m 8 ×w 64c ), (-m 3 ×w 64c , m 7 ×w 64c ), (-m 3 ×w 64c , m 6 ×w 64c ), (-m 3 × w 64c , m 5 ×w 64c ), (-m 3 ×w 64c ,-m 5 ×w 64c ), (-m 3 ×w 64c ,-m 6 ×w 64c ), (-m 3 ×w 64c , -m 7 ×w 64c ), (-m 3 ×w 64c ,-m 8 ×w 64c )

(-m4×w64c, m8×w64c), (-m4×w64c, m7×w64c), (-m4×w64c, m6×w64c), (-m4×w64c, m5×w64c), (-m4×w64c,-m5×w64c), (-m4×w64c,-m6×w64c), (-m4×w64c,-m7×w64c), (-m4×w64c,-m8×w64c)(-m 4 ×w 64c , m 8 ×w 64c ), (-m 4 ×w 64c , m 7 ×w 64c ), (-m 4 ×w 64c , m 6 ×w 64c ), (-m 4 × w 64c , m 5 ×w 64c ), (-m 4 ×w 64c ,-m 5 ×w 64c ), (-m 4 ×w 64c ,-m 6 ×w 64c ), (-m 4 ×w 64c , -m 7 ×w 64c ), (-m 4 ×w 64c ,-m 8 ×w 64c )

의 바로 아래에 b0, b1, b2, b3, b4, b5의 세트 000000~111111의 값을 나타내고 있다. b0, b1, b2, b3, b4, b5의 세트 000000~111111의 바로 위의 신호점(「○」)의 동상 I-직교 Q 평면에서의 각각의 좌표가 매핑 후의 베이스밴드신호의 동상성분 I 및 직교성분 Q가 된다. 또, 64QAM일 때의 b0, b1, b2, b3, b4, b5의 세트 (000000~111111)와 신호점의 좌표의 관계는 도 120에 한정되는 것은 아니다.The values of sets 000000 to 111111 of b0, b1, b2, b3, b4, and b5 are shown immediately below. Each coordinate in the in-phase I- orthogonal Q plane of the signal point (“○”) immediately above the sets 000000 to 111111 of b0, b1, b2, b3, b4, b5 is the in-phase component I and It becomes the orthogonal component Q. Note that the relationship between the sets of b0, b1, b2, b3, b4, and b5 (000000 to 111111) and the coordinates of the signal points in 64QAM is not limited to FIG. 120 .

도 120의 64개의 신호점에 있어서 「신호점 1」 「신호점 2」…「신호점 63」 「신호점 64」이라고 부른다. (64개의 신호점이 존재하므로, 「신호점 1」 내지 「신호점 64」가 존재하게 된다). 동상 I-직교 Q평면에 있어서 「신호점 i」와 원점의 거리를 Di로 한다. 이때, w64c를 이하와 같이 부여한다.In the 64 signal points in Fig. 120, "signal point 1", "signal point 2"... It is called "signal point 63" and "signal point 64". (Since there are 64 signal points, &quot;signal point 1&quot; to &quot;signal point 64&quot; exist). Let Di be the distance between the "signal point i" and the origin in the in-phase I-orthogonal Q plane. At this time, w 64c is given as follows.

Figure 112022067201756-pat00384
Figure 112022067201756-pat00384

그러면 매핑 후의 베이스밴드신호의 평균 파워는 z2가 된다. 또, 효과에 대해서는 다음에 설명한다.Then, the average power of the baseband signal after mapping becomes z2. In addition, the effect is demonstrated next.

256QAM의 매핑 방법에 대해 설명한다. 도 121은 동상 I-직교 Q 평면에서의 256QAM의 신호점 배치의 예를 나타내고 있다. 또, 도 121에 있어서 256개의 ○이 256QAM의 신호점이며, 횡축은 I, 종축은 Q가 된다.A mapping method of 256QAM will be described. 121 shows an example of the arrangement of signal points of 256QAM in the in-phase I-orthogonal Q plane. In Fig. 121, 256 ? denote 256QAM signal points, and the horizontal axis denotes I, and the vertical axis denotes Q.

도 121에서,121,

「n1>0(n1은 0보다 큰 실수)이고, 또한, n2>0(n2는 0보다 큰 실수)이고, 또한, n3>0(n3는 0보다 큰 실수)이고, 또한, n4>0(n4는 0보다 큰 실수)이고, 또한, n5>0(n5는 0보다 큰 실수)이고, 또한, n6>0(n6은 0보다 큰 실수)이고, 또한, n7>0(n7은 0보다 큰 실수)이고, 또한, n8>0(n8은 0보다 큰 실수),"n 1 >0 (n 1 is a real number greater than 0), n 2 >0 (n 2 is a real number greater than 0), and n 3 >0 (n 3 is a real number greater than 0), Also, n 4 >0 (n 4 is a real number greater than 0), n 5 >0 (n 5 is a real number greater than 0), and n 6 >0 (n 6 is a real number greater than 0) , also, n 7 >0 (n 7 is a real number greater than 0), and also n 8 >0 (n 8 is a real number greater than 0),

또한, n9>0(n9는 0보다 큰 실수)이고, 또한, n10>0(n10은 0보다 큰 실수)이고, 또한, n11>0(n11은 0보다 큰 실수)이고, 또한, n12>0(n12는 0보다 큰 실수)이고, 또한, n13>0(n13은 0보다 큰 실수)이고, 또한, n14>0(n14는 0보다 큰 실수)이고, 또한, n15>0(n15는 0보다 큰 실수),Also, n 9 >0 (n 9 is a real number greater than 0), n 10 >0 (n 10 is a real number greater than 0), and n 11 >0 (n 11 is a real number greater than 0) , also n 12 >0 (n 12 is a real number greater than 0), n 13 >0 (n 13 is a real number greater than 0), and n 14 >0 (n 14 is a real number greater than 0) , and n 15 >0 (n 15 is a real number greater than 0),

또한, n16>0(n16은 0보다 큰 실수)이며,Also, n 16 >0 (n 16 is a real number greater than 0),

{n1≠n2이고, 또한, n1≠n3이고, 또한, n1≠n4이고, 또한, n1≠n5이고, 또한, n1≠n6이고, 또한, n1≠n7이고, 또한, n1≠n8,{n 1 ≠n 2 , n 1 ≠n 3 , n 1 ≠n 4 , n 1 ≠n 5 , n 1 ≠n 6 , and n 1 ≠n 7 and also, n 1 ≠n 8 ,

또한, n2≠n3이고, 또한, n2≠n4이고, 또한, n2≠n5이고, 또한, n2≠n6이고, 또한, n2≠n7이고, 또한, n2≠n8,Further, n 2 ≠ n 3 , n 2 ≠ n 4 , n 2 ≠ n 5 , n 2 ≠ n 6 , and n 2 ≠ n 7 , and further, n 2 ≠ n 7 , n 8 ,

또한, n3≠n4이고, 또한, n3≠n5이고, 또한, n3≠n6이고, 또한, n3≠n7이고, 또한, n3≠n8,Further, n 3 ≠ n 4 , and further, n 3 ≠ n 5 , and further, n 3 ≠ n 6 , and further, n 3 ≠ n 7 , and further, n 3 ≠ n 8 ,

또한, n4≠n5이고, 또한, n4≠n6이고, 또한, n4≠n7이고, 또한, n4≠n8,Further, n 4 ≠ n 5 , and further, n 4 ≠ n 6 , and further, n 4 ≠ n 7 , and further, n 4 ≠ n 8 ,

또한, n5≠n6이고, 또한, n5≠n7이고, 또한, n5≠n8,Further, n 5 ≠ n 6 , and n 5 ≠ n 7 , and further, n 5 ≠ n 8 ,

또한, n6≠n7이고, 또한, n6≠n8,Also, n 6 ≠ n 7 , and n 6 ≠ n 8 ,

또한, n7≠n8}Also, n 7 ≠ n 8 }

또한,In addition,

{n9≠n10이고, 또한, n9≠n11이고, 또한, n9≠n12이고, 또한, n9≠n13이고, 또한, n9≠n14이고, 또한, n9≠n15이고, 또한, n9≠n16,{n 9 ≠n 10 , n 9 ≠n 11 , n 9 ≠n 12 , n 9 ≠n 13 , n 9 ≠n 14 , and n 9 ≠ n 15 , and also, n 9 ≠ n 16 ,

또한, n10≠n11이고, 또한, n10≠n12이고, 또한, n10≠n13이고, 또한, n10≠n14이고, 또한, n10≠n15이고, 또한, n10≠n16,Further, n 10 ≠ n 11 , further n 10 ≠ n 12 , further n 10 ≠ n 13 , further n 10 ≠ n 14 , further n 10 ≠ n 15 , and further, n 10 ≠ n 15 , n 16 ,

또한, n11≠n12이고, 또한, n11≠n13이고, 또한, n11≠n14이고, 또한, n11≠n15이고, 또한, n11≠n16,Further, n 11 ≠ n 12 , and n 11 ≠ n 13 , and further, n 11 ≠ n 14 , and further, n 11 ≠ n 15 , and further, n 11 ≠ n 16 ,

또한, n12≠n13이고, 또한, n12≠n14이고, 또한, n12≠n15이고, 또한, n12≠n16,Further, n 12 ≠ n 13 , and further, n 12 ≠ n 14 , and further, n 12 ≠ n 15 , and further, n 12 ≠ n 16 ,

또한, n13≠n14이고, 또한, n13≠n15이고, 또한, n13≠n16,Further, n 13 ≠ n 14 , and further, n 13 ≠ n 15 , and further, n 13 ≠ n 16 ,

또한, n14≠n15이고, 또한, n14≠n16,Also, n 14 ≠n 15 , and n 14 ≠n 16 ,

또한, n15≠n16}Also, n 15 ≠ n 16 }

또한,In addition,

{n1≠n9, 또는 n2≠n10, 또는 n3≠n11, 또는 n4≠n12, 또는 n5≠n13, 또는 n6≠n14, 또는 n7≠n15, 또는 n8≠n16가 성립한다}{n 1 ≠n 9 , or n 2 ≠n 10 , or n 3 ≠n 11 , or n 4 ≠n 12 , or n 5 ≠n 13 , or n 6 ≠n 14 , or n 7 ≠n 15 , or n 8 ≠ n 16 holds}

가 성립한다.」is established.”

또는,or,

「n1>0(n1은 0보다 큰 실수)이고, 또한, n2>0(n2는 0보다 큰 실수)이고, 또한, n3>0(n3는 0보다 큰 실수)이고, 또한, n4>0(n4는 0보다 큰 실수)이고, 또한, n5>0(n5는 0보다 큰 실수)이고, 또한, n6>0(n6은 0보다 큰 실수)이고, 또한, n7>0(n7은 0보다 큰 실수)이고, 또한, n8>0(n8은 0보다 큰 실수),"n 1 >0 (n 1 is a real number greater than 0), n 2 >0 (n 2 is a real number greater than 0), and n 3 >0 (n 3 is a real number greater than 0), Also, n 4 >0 (n 4 is a real number greater than 0), n 5 >0 (n 5 is a real number greater than 0), and n 6 >0 (n 6 is a real number greater than 0) , also, n 7 >0 (n 7 is a real number greater than 0), and also n 8 >0 (n 8 is a real number greater than 0),

또한, n9>0(n9는 0보다 큰 실수)이고, 또한, n10>0(n10은 0보다 큰 실수)이고, 또한, n11>0(n11은 0보다 큰 실수)이고, 또한, n12>0(n12는 0보다 큰 실수)이고, 또한, n13>0(n13은 0보다 큰 실수)이고, 또한, n14>0(n14는 0보다 큰 실수)이고, 또한, n15>0(n15는 0보다 큰 실수)이고, 또한, n16>0(n16은 0보다 큰 실수)이며,Also, n 9 >0 (n 9 is a real number greater than 0), n 10 >0 (n 10 is a real number greater than 0), and n 11 >0 (n 11 is a real number greater than 0) , also n 12 >0 (n 12 is a real number greater than 0), n 13 >0 (n 13 is a real number greater than 0), and n 14 >0 (n 14 is a real number greater than 0) , and n 15 >0 (n 15 is a real number greater than 0), and n 16 >0 (n 16 is a real number greater than 0),

{n1≠n2이고, 또한, n1≠n3이고, 또한, n1≠n4이고, 또한, n1≠n5이고, 또한, n1≠n6이고, 또한, n1≠n7이고, 또한, n1≠n8,{n 1 ≠n 2 , n 1 ≠n 3 , n 1 ≠n 4 , n 1 ≠n 5 , n 1 ≠n 6 , and n 1 ≠n 7 and also, n 1 ≠n 8 ,

또한, n2≠n3이고, 또한, n2≠n4이고, 또한, n2≠n5이고, 또한, n2≠n6이고, 또한, n2≠n7이고, 또한, n2≠n8,Further, n 2 ≠ n 3 , n 2 ≠ n 4 , n 2 ≠ n 5 , n 2 ≠ n 6 , and n 2 ≠ n 7 , and further, n 2 ≠ n 7 , n 8 ,

또한, n3≠n4이고, 또한, n3≠n5이고, 또한, n3≠n6이고, 또한, n3≠n7이고, 또한, n3≠n8,Further, n 3 ≠ n 4 , and further, n 3 ≠ n 5 , and further, n 3 ≠ n 6 , and further, n 3 ≠ n 7 , and further, n 3 ≠ n 8 ,

또한, n4≠n5이고, 또한, n4≠n6이고, 또한, n4≠n7이고, 또한, n4≠n8,Further, n 4 ≠ n 5 , and further, n 4 ≠ n 6 , and further, n 4 ≠ n 7 , and further, n 4 ≠ n 8 ,

또한, n5≠n6이고, 또한, n5≠n7이고, 또한, n5≠n8,Further, n 5 ≠ n 6 , and n 5 ≠ n 7 , and further, n 5 ≠ n 8 ,

또한, n6≠n7이고, 또한, n6≠n8,Also, n 6 ≠ n 7 , and n 6 ≠ n 8 ,

또한, n7≠n8}Also, n 7 ≠ n 8 }

또한,In addition,

{n9≠n10이고, 또한, n9≠n11이고, 또한, n9≠n12이고, 또한, n9≠n13이고, 또한, n9≠n14이고, 또한, n9≠n15이고, 또한, n9≠n16,{n 9 ≠n 10 , n 9 ≠n 11 , n 9 ≠n 12 , n 9 ≠n 13 , n 9 ≠n 14 , and n 9 ≠ n 15 , and also, n 9 ≠ n 16 ,

또한, n10≠n11이고, 또한, n10≠n12이고, 또한, n10≠n13이고, 또한, n10≠n14이고, 또한, n10≠n15이고, 또한, n10≠n16,Further, n 10 ≠ n 11 , further n 10 ≠ n 12 , further n 10 ≠ n 13 , further n 10 ≠ n 14 , further n 10 ≠ n 15 , and further, n 10 ≠ n 15 , n 16 ,

또한, n11≠n12이고, 또한, n11≠n13이고, 또한, n11≠n14이고, 또한, n11≠n15이고, 또한, n11≠n16,Further, n 11 ≠ n 12 , and n 11 ≠ n 13 , and further, n 11 ≠ n 14 , and further, n 11 ≠ n 15 , and further, n 11 ≠ n 16 ,

또한, n12≠n13이고, 또한, n12≠n14이고, 또한, n12≠n15이고, 또한, n12≠n16,Further, n 12 ≠ n 13 , and further, n 12 ≠ n 14 , and further, n 12 ≠ n 15 , and further, n 12 ≠ n 16 ,

또한, n13≠n14이고, 또한, n13≠n15이고, 또한, n13≠n16,Further, n 13 ≠ n 14 , and further, n 13 ≠ n 15 , and further, n 13 ≠ n 16 ,

또한, n14≠n15이고, 또한, n14≠n16,Also, n 14 ≠n 15 , and n 14 ≠n 16 ,

또한, n15≠n16}Also, n 15 ≠ n 16 }

또한,In addition,

{n1≠n9, 또는 n2≠n10, 또는 n3≠n11, 또는 n4≠n12, 또는 n5≠n13, 또는 n6≠n14, 또는 n7≠n15, 또는 n8≠n16가 성립한다}{n 1 ≠n 9 , or n 2 ≠n 10 , or n 3 ≠n 11 , or n 4 ≠n 12 , or n 5 ≠n 13 , or n 6 ≠n 14 , or n 7 ≠n 15 , or n 8 ≠ n 16 holds}

한편,Meanwhile,

{n1=n9, 또는 n2=n10, 또는 n3=n11, 또는 n4=n12, 또는 n5=n13, 또는 n6=n14, 또는 n7=n15, 또는 n8=n16가 성립한다}{n 1 =n 9 , or n 2 =n 10 , or n 3 =n 11 , or n 4 =n 12 , or n 5 =n 13 , or n 6 =n 14 , or n 7 =n 15 , or n 8 = n 16 holds}

가 성립한다.」is established.”

로 한다.do it with

256QAM의 256개의 신호점(도 121의 「○」이 신호점이다)의 동상 I-직교 Q 평면에서의 각각의 좌표는,The respective coordinates of the 256 signal points of 256QAM (“○” in FIG. 121 is the signal point) in the in-phase I-orthogonal Q plane are,

(n8×w256c, n16×w256c), (n8×w256c, n15×w256c), (n8×w256c, n14×w256c), (n8×w256c, n13×w256c), (n8×w256c, n12×w256c), (n8×w256c, n11×w256c), (n8×w256c, n10×w256c), (n8×w256c, n9×w256c), (n8×w256c,-n16×w256c), (n8×w256c,-n15×w256c), (n8×w256c,-n14×w256c), (n8×w256c,-n13×w256c), (n8×w256c,-n12×w256c), (n8×w256c,-n11×w256c), (n8×w256c,-n10×w256c), (n8×w256c,-n9×w256c),(n 8 ×w 256c , n 16 ×w 256c ), (n 8 ×w 256c , n 15 ×w 256c ), (n 8 ×w 256c , n 14 ×w 256c ), (n 8 ×w 256c , n 13 ×w 256c ), (n 8 ×w 256c , n 12 ×w 256c ), (n 8 ×w 256c , n 11 ×w 256c ), (n 8 ×w 256c , n 10 ×w 256c ), (n 8 ×w 256c , n 9 ×w 256c ), (n 8 ×w 256c ,-n 16 ×w 256c ), (n 8 ×w 256c ,-n 15 ×w 256c ), (n 8 ×w 256c ,- n 14 ×w 256c ), (n 8 ×w 256c ,-n 13 ×w 256c ), (n 8 ×w 256c ,-n 12 ×w 256c ), (n 8 ×w 256c ,-n 11 ×w 256c ) ), (n 8 ×w 256c ,-n 10 ×w 256c ), (n 8 ×w 256c ,-n 9 ×w 256c ),

(n7×w256c, n16×w256c), (n7×w256c, n15×w256c), (n7×w256c, n14×w256c), (n7×w256c, n13×w256c), (n7×w256c, n12×w256c), (n7×w256c, n11×w256c), (n7×w256c, n10×w256c), (n7×w256c, n9×w256c), (n7×w256c,-n16×w256c), (n7×w256c,-n15×w256c), (n7×w256c,-n14×w256c), (n7×w256c,-n13×w256c), (n7×w256c,-n12×w256c), (n7×w256c,-n11×w256c), (n7×w256c,-n10×w256c), (n7×w256c,-n9×w256c),(n 7 ×w 256c , n 16 ×w 256c ), (n 7 ×w 256c , n 15 ×w 256c ), (n 7 ×w 256c , n 14 ×w 256c ), (n 7 ×w 256c , n 13 ×w 256c ), (n 7 ×w 256c , n 12 ×w 256c ), (n 7 ×w 256c , n 11 ×w 256c ), (n 7 ×w 256c , n 10 ×w 256c ), (n 7 ×w 256c , n 9 ×w 256c ), (n 7 ×w 256c ,-n 16 ×w 256c ), (n 7 ×w 256c ,-n 15 ×w 256c ), (n 7 ×w 256c ,- n 14 ×w 256c ), (n 7 ×w 256c ,-n 13 ×w 256c ), (n 7 ×w 256c ,-n 12 ×w 256c ), (n 7 ×w 256c ,-n 11 ×w 256c ) ), (n 7 ×w 256c ,-n 10 ×w 256c ), (n 7 ×w 256c ,-n 9 ×w 256c ),

(n6×w256c, n16×w256c), (n6×w256c, n15×w256c), (n6×w256c, n14×w256c), (n6×w256c, n13×w256c), (n6×w256c, n12×w256c), (n6×w256c, n11×w256c), (n6×w256c, n10×w256c), (n6×w256c, n6×w256c), (n6×w256c,-n16×w256c), (n6×w256c,-n15×w256c), (n6×w256c,-n14×w256c), (n6×w256c,-n13×w256c), (n6×w256c,-n12×w256c), (n6×w256c,-n11×w256c), (n6×w256c,-n10×w256c), (n6×w256c,-n9×w256c),(n 6 ×w 256c , n 16 ×w 256c ), (n 6 ×w 256c , n 15 ×w 256c ), (n 6 ×w 256c , n 14 ×w 256c ), (n 6 ×w 256c , n 13 ×w 256c ), (n 6 ×w 256c , n 12 ×w 256c ), (n 6 ×w 256c , n 11 ×w 256c ), (n 6 ×w 256c , n 10 ×w 256c ), (n 6 ×w 256c , n 6 ×w 256c ), (n 6 ×w 256c ,-n 16 ×w 256c ), (n 6 ×w 256c ,-n 15 ×w 256c ), (n 6 ×w 256c ,- n 14 ×w 256c ), (n 6 ×w 256c ,-n 13 ×w 256c ), (n 6 ×w 256c ,-n 12 ×w 256c ), (n 6 ×w 256c ,-n 11 ×w 256c ) ), (n 6 ×w 256c ,-n 10 ×w 256c ), (n 6 ×w 256c ,-n 9 ×w 256c ),

(n5×w256c, n16×w256c), (n5×w256c, n15×w256c), (n5×w256c, n14×w256c), (n5×w256c, n13×w256c), (n5×w256c, n12×w256c), (n5×w256c, n11×w256c), (n5×w256c, n10×w256c), (n5×w256c, n9×w256c), (n5×w256c,-n16×w256c), (n5×w256c,-n15×w256c), (n5×w256c,-n14×w256c), (n5×w256c,-n13×w256c), (n5×w256c,-n12×w256c), (n5×w256c,-n11×w256c), (n5×w256c,-n10×w256c), (n5×w256c,-n9×w256c),(n 5 ×w 256c , n 16 ×w 256c ), (n 5 ×w 256c , n 15 ×w 256c ), (n 5 ×w 256c , n 14 ×w 256c ), (n 5 ×w 256c , n 13 ×w 256c ), (n 5 ×w 256c , n 12 ×w 256c ), (n 5 ×w 256c , n 11 ×w 256c ), (n 5 ×w 256c , n 10 ×w 256c ), (n 5 ×w 256c , n 9 ×w 256c ), (n 5 ×w 256c ,-n 16 ×w 256c ), (n 5 ×w 256c ,-n 15 ×w 256c ), (n 5 ×w 256c ,- n 14 ×w 256c ), (n 5 ×w 256c ,-n 13 ×w 256c ), (n 5 ×w 256c ,-n 12 ×w 256c ), (n 5 ×w 256c ,-n 11 ×w 256c ) ), (n 5 ×w 256c ,-n 10 ×w 256c ), (n 5 ×w 256c ,-n 9 ×w 256c ),

(n4×w256c, n16×w256c), (n4×w256c, n15×w256c), (n4×w256c, n14×w256c), (n4×w256c, n13×w256c), (n4×w256c, n12×w256c), (n4×w256c, n11×w256c), (n4×w256c, n10×w256c), (n4×w256c, n9×w256c), (n4×w256c,-n16×w256c), (n4×w256c,-n15×w256c), (n4×w256c,-n14×w256c), (n4×w256c,-n13×w256c), (n4×w256c,-n12×w256c), (n4×w256c,-n11×w256c), (n4×w256c,-n10×w256c), (n4×w256c,-n9×w256c),(n 4 ×w 256c , n 16 ×w 256c ), (n 4 ×w 256c , n 15 ×w 256c ), (n 4 ×w 256c , n 14 ×w 256c ), (n 4 ×w 256c , n 13 ×w 256c ), (n 4 ×w 256c , n 12 ×w 256c ), (n 4 ×w 256c , n 11 ×w 256c ), (n 4 ×w 256c , n 10 ×w 256c ), (n 4 ×w 256c , n 9 ×w 256c ), (n 4 ×w 256c ,-n 16 ×w 256c ), (n 4 ×w 256c ,-n 15 ×w 256c ), (n 4 ×w 256c ,- n 14 ×w 256c ), (n 4 ×w 256c ,-n 13 ×w 256c ), (n 4 ×w 256c ,-n 12 ×w 256c ), (n 4 ×w 256c ,-n 11 ×w 256c ) ), (n 4 ×w 256c ,-n 10 ×w 256c ), (n 4 ×w 256c ,-n 9 ×w 256c ),

(n3×w256c, n16×w256c), (n3×w256c, n15×w256c), (n3×w256c, n14×w256c), (n3×w256c, n13×w256c), (n3×w256c, n12×w256c), (n3×w256c, n11×w256c), (n3×w256c, n10×w256c), (n3×w256c, n9×w256c), (n3×w256c,-n16×w256c), (n3×w256c,-n15×w256c), (n3×w256c,-n14×w256c), (n3×w256c,-n13×w256c), (n3×w256c,-n12×w256c), (n3×w256c,-n11×w256c), (n3×w256c,-n10×w256c), (n3×w256c,-n9×w256c),(n 3 ×w 256c , n 16 ×w 256c ), (n 3 ×w 256c , n 15 ×w 256c ), (n 3 ×w 256c , n 14 ×w 256c ), (n 3 ×w 256c , n 13 ×w 256c ), (n 3 ×w 256c , n 12 ×w 256c ), (n 3 ×w 256c , n 11 ×w 256c ), (n 3 ×w 256c , n 10 ×w 256c ), (n 3 ×w 256c , n 9 ×w 256c ), (n 3 ×w 256c ,-n 16 ×w 256c ), (n 3 ×w 256c ,-n 15 ×w 256c ), (n 3 ×w 256c ,- n 14 ×w 256c ), (n 3 ×w 256c ,-n 13 ×w 256c ), (n 3 ×w 256c ,-n 12 ×w 256c ), (n 3 ×w 256c ,-n 11 ×w 256c ) ), (n 3 ×w 256c ,-n 10 ×w 256c ), (n 3 ×w 256c ,-n 9 ×w 256c ),

(n2×w256c, n16×w256c), (n2×w256c, n15×w256c), (n2×w256c, n14×w256c), (n2×w256c, n13×w256c), (n2×w256c, n12×w256c), (n2×w256c, n11×w256c), (n2×w256c, n10×w256c), (n2×w256c, n9×w256c), (n2×w256c,-n16×w256c), (n2×w256c,-n15×w256c), (n2×w256c,-n14×w256c), (n2×w256c,-n13×w256c), (n2×w256c,-n12×w256c), (n2×w256c,-n11×w256c), (n2×w256c,-n10×w256c), (n2×w256c,-n9×w256c),(n 2 ×w 256c , n 16 ×w 256c ), (n 2 ×w 256c , n 15 ×w 256c ), (n 2 ×w 256c , n 14 ×w 256c ), (n 2 ×w 256c , n 13 ×w 256c ), (n 2 ×w 256c , n 12 ×w 256c ), (n 2 ×w 256c , n 11 ×w 256c ), (n 2 ×w 256c , n 10 ×w 256c ), (n 2 ×w 256c , n 9 ×w 256c ), (n 2 ×w 256c ,-n 16 ×w 256c ), (n 2 ×w 256c ,-n 15 ×w 256c ), (n 2 ×w 256c ,- n 14 ×w 256c ), (n 2 ×w 256c ,-n 13 ×w 256c ), (n 2 ×w 256c ,-n 12 ×w 256c ), (n 2 ×w 256c ,-n 11 ×w 256c ) ), (n 2 ×w 256c ,-n 10 ×w 256c ), (n 2 ×w 256c ,-n 9 ×w 256c ),

(n1×w256c, n16×w256c), (n1×w256c, n15×w256c), (n1×w256c, n14×w256c), (n1×w256c, n13×w256c), (n1×w256c, n12×w256c), (n1×w256c, n11×w256c), (n1×w256c, n10×w256c), (n1×w256c, n9×w256c), (n1×w256c,-n16×w256c), (n1×w256c,-n15×w256c), (n1×w256c,-n14×w256c), (n1×w256c,-n13×w256c), (n1×w256c,-n12×w256c), (n1×w256c,-n11×w256c), (n1×w256c,-n10×w256c), (n1×w256c,-n9×w256c),(n 1 ×w 256c , n 16 ×w 256c ), (n 1 ×w 256c , n 15 ×w 256c ), (n 1 ×w 256c , n 14 ×w 256c ), (n 1 ×w 256c , n 13 ×w 256c ), (n 1 ×w 256c , n 12 ×w 256c ), (n 1 ×w 256c , n 11 ×w 256c ), (n 1 ×w 256c , n 10 ×w 256c ), (n 1 ×w 256c , n 9 ×w 256c ), (n 1 ×w 256c ,-n 16 ×w 256c ), (n 1 ×w 256c ,-n 15 ×w 256c ), (n 1 ×w 256c ,- n 14 ×w 256c ), (n 1 ×w 256c ,-n 13 ×w 256c ), (n 1 ×w 256c ,-n 12 ×w 256c ), (n 1 ×w 256c ,-n 11 ×w 256c ) ), (n 1 ×w 256c ,-n 10 ×w 256c ), (n 1 ×w 256c ,-n 9 ×w 256c ),

(-n8×w256c, n16×w256c), (-n8×w256c, n15×w256c), (-n8×w256c, n14×w256c), (-n8×w256c, n13×w256c), (-n8×w256c, n12×w256c), (-n8×w256c, n11×w256c), (-n8×w256c, n10×w256c), (-n8×w256c, n9×w256c), (-n8×w256c,-n16×w256c), (-n8×w256c,-n15×w256c), (-n8×w256c,-n14×w256c), (-n8×w256c,-n13×w256c), (-n8×w256c,-n12×w256c), (-n8×w256c,-n11×w256c), (-n8×w256c,-n10×w256c), (-n8×w256c,-n9×w256c),(-n 8 ×w 256c , n 16 ×w 256c ), (-n 8 ×w 256c , n 15 ×w 256c ), (-n 8 ×w 256c , n 14 ×w 256c ), (-n 8 × w 256c , n 13 ×w 256c ), (-n 8 ×w 256c , n 12 ×w 256c ), (-n 8 ×w 256c , n 11 ×w 256c ), (-n 8 ×w 256c , n 10 ×w 256c ), (-n 8 ×w 256c , n 9 ×w 256c ), (-n 8 ×w 256c ,-n 16 ×w 256c ), (-n 8 ×w 256c ,-n 15 ×w 256c ) ), (-n 8 ×w 256c ,-n 14 ×w 256c ), (-n 8 ×w 256c ,-n 13 ×w 256c ), (-n 8 ×w 256c ,-n 12 ×w 256c ), (-n 8 ×w 256c ,-n 11 ×w 256c ), (-n 8 ×w 256c ,-n 10 ×w 256c ), (-n 8 ×w 256c ,-n 9 ×w 256c ),

(-n7×w256c, n16×w256c), (-n7×w256c, n15×w256c), (-n7×w256c, n14×w256c), (-n7×w256c, n13×w256c), (-n7×w256c, n12×w256c), (-n7×w256c, n11×w256c), (-n7×w256c, n10×w256c), (-n7×w256c, n9×w256c), (-n7×w256c,-n16×w256c), (-n7×w256c,-n15×w256c), (-n7×w256c,-n14×w256c), (-n7×w256c,-n13×w256c), (-n7×w256c,-n12×w256c), (-n7×w256c,-n11×w256c), (-n7×w256c,-n10×w256c), (-n7×w256c,-n9×w256c),(-n 7 ×w 256c , n 16 ×w 256c ), (-n 7 ×w 256c , n 15 ×w 256c ), (-n 7 ×w 256c , n 14 ×w 256c ), (-n 7 × w 256c , n 13 ×w 256c ), (-n 7 ×w 256c , n 12 ×w 256c ), (-n 7 ×w 256c , n 11 ×w 256c ), (-n 7 ×w 256c , n 10 ×w 256c ), (-n 7 ×w 256c , n 9 ×w 256c ), (-n 7 ×w 256c ,-n 16 ×w 256c ), (-n 7 ×w 256c ,-n 15 ×w 256c ) ), (-n 7 ×w 256c ,-n 14 ×w 256c ), (-n 7 ×w 256c ,-n 13 ×w 256c ), (-n 7 ×w 256c ,-n 12 ×w 256c ), (-n 7 ×w 256c ,-n 11 ×w 256c ), (-n 7 ×w 256c ,-n 10 ×w 256c ), (-n 7 ×w 256c ,-n 9 ×w 256c ),

(-n6×w256c, n16×w256c), (-n6×w256c, n15×w256c), (-n6×w256c, n14×w256c), (-n6×w256c, n13×w256c), (-n6×w256c, n12×w256c), (-n6×w256c, n11×w256c), (-n6×w256c, n10×w256c), (-n6×w256c, n6×w256c), (-n6×w256c,-n16×w256c), (-n6×w256c,-n15×w256c), (-n6×w256c,-n14×w256c), (-n6×w256c,-n13×w256c), (-n6×w256c,-n12×w256c), (-n6×w256c,-n11×w256c), (-n6×w256c,-n10×w256c), (-n6×w256c,-n9×w256c),(-n 6 ×w 256c , n 16 ×w 256c ), (-n 6 ×w 256c , n 15 ×w 256c ), (-n 6 ×w 256c , n 14 ×w 256c ), (-n 6 × w 256c , n 13 ×w 256c ), (-n 6 ×w 256c , n 12 ×w 256c ), (-n 6 ×w 256c , n 11 ×w 256c ), (-n 6 ×w 256c , n 10 ×w 256c ), (-n 6 ×w 256c , n 6 ×w 256c ), (-n 6 ×w 256c ,-n 16 ×w 256c ), (-n 6 ×w 256c ,-n 15 ×w 256c ) ), (-n 6 ×w 256c ,-n 14 ×w 256c ), (-n 6 ×w 256c ,-n 13 ×w 256c ), (-n 6 ×w 256c ,-n 12 ×w 256c ), (-n 6 ×w 256c ,-n 11 ×w 256c ), (-n 6 ×w 256c ,-n 10 ×w 256c ), (-n 6 ×w 256c ,-n 9 ×w 256c ),

(-n5×w256c, n16×w256c), (-n5×w256c, n15×w256c), (-n5×w256c, n14×w256c), (-n5×w256c, n13×w256c), (-n5×w256c, n12×w256c), (-n5×w256c, n11×w256c), (-n5×w256c, n10×w256c), (-n5×w256c, n9×w256c), (-n5×w256c,-n16×w256c), (-n5×w256c,-n15×w256c), (-n5×w256c,-n14×w256c), (-n5×w256c,-n13×w256c), (-n5×w256c,-n12×w256c), (-n5×w256c,-n11×w256c), (-n5×w256c,-n10×w256c), (-n5×w256c,-n9×w256c),(-n 5 ×w 256c , n 16 ×w 256c ), (-n 5 ×w 256c , n 15 ×w 256c ), (-n 5 ×w 256c , n 14 ×w 256c ), (-n 5 × w 256c , n 13 ×w 256c ), (-n 5 ×w 256c , n 12 ×w 256c ), (-n 5 ×w 256c , n 11 ×w 256c ), (-n 5 ×w 256c , n 10 ×w 256c ), (-n 5 ×w 256c , n 9 ×w 256c ), (-n 5 ×w 256c ,-n 16 ×w 256c ), (-n 5 ×w 256c ,-n 15 ×w 256c ) ), (-n 5 ×w 256c ,-n 14 ×w 256c ), (-n 5 ×w 256c ,-n 13 ×w 256c ), (-n 5 ×w 256c ,-n 12 ×w 256c ), (-n 5 ×w 256c ,-n 11 ×w 256c ), (-n 5 ×w 256c ,-n 10 ×w 256c ), (-n 5 ×w 256c ,-n 9 ×w 256c ),

(-n4×w256c, n16×w256c), (-n4×w256c, n15×w256c), (-n4×w256c, n14×w256c), (-n4×w256c, n13×w256c), (-n4×w256c, n12×w256c), (-n4×w256c, n11×w256c), (-n4×w256c, n10×w256c), (-n4×w256c, n9×w256c), (-n4×w256c,-n16×w256c), (-n4×w256c,-n15×w256c), (-n4×w256c,-n14×w256c), (-n4×w256c,-n13×w256c), (-n4×w256c,-n12×w256c), (-n4×w256c,-n11×w256c), (-n4×w256c,-n10×w256c), (-n4×w256c,-n9×w256c),(-n 4 ×w 256c , n 16 ×w 256c ), (-n 4 ×w 256c , n 15 ×w 256c ), (-n 4 ×w 256c , n 14 ×w 256c ), (-n 4 × w 256c , n 13 ×w 256c ), (-n 4 ×w 256c , n 12 ×w 256c ), (-n 4 ×w 256c , n 11 ×w 256c ), (-n 4 ×w 256c , n 10 ×w 256c ), (-n 4 ×w 256c , n 9 ×w 256c ), (-n 4 ×w 256c ,-n 16 ×w 256c ), (-n 4 ×w 256c ,-n 15 ×w 256c ) ), (-n 4 ×w 256c ,-n 14 ×w 256c ), (-n 4 ×w 256c ,-n 13 ×w 256c ), (-n 4 ×w 256c ,-n 12 ×w 256c ), (-n 4 ×w 256c ,-n 11 ×w 256c ), (-n 4 ×w 256c ,-n 10 ×w 256c ), (-n 4 ×w 256c ,-n 9 ×w 256c ),

(-n3×w256c, n16×w256c), (-n3×w256c, n15×w256c), (-n3×w256c, n14×w256c), (-n3×w256c, n13×w256c), (-n3×w256c, n12×w256c), (-n3×w256c, n11×w256c), (-n3×w256c, n10×w256c), (-n3×w256c, n9×w256c), (-n3×w256c,-n16×w256c), (-n3×w256c,-n15×w256c), (-n3×w256c,-n14×w256c), (-n3×w256c,-n13×w256c), (-n3×w256c,-n12×w256c), (-n3×w256c,-n11×w256c), (-n3×w256c,-n10×w256c), (-n3×w256c,-n9×w256c),(-n 3 ×w 256c , n 16 ×w 256c ), (-n 3 ×w 256c , n 15 ×w 256c ), (-n 3 ×w 256c , n 14 ×w 256c ), (-n 3 × w 256c , n 13 ×w 256c ), (-n 3 ×w 256c , n 12 ×w 256c ), (-n 3 ×w 256c , n 11 ×w 256c ), (-n 3 ×w 256c , n 10 ×w 256c ), (-n 3 ×w 256c , n 9 ×w 256c ), (-n 3 ×w 256c ,-n 16 ×w 256c ), (-n 3 ×w 256c ,-n 15 ×w 256c ) ), (-n 3 ×w 256c ,-n 14 ×w 256c ), (-n 3 ×w 256c ,-n 13 ×w 256c ), (-n 3 ×w 256c ,-n 12 ×w 256c ), (-n 3 ×w 256c ,-n 11 ×w 256c ), (-n 3 ×w 256c ,-n 10 ×w 256c ), (-n 3 ×w 256c ,-n 9 ×w 256c ),

(-n2×w256c, n16×w256c), (-n2×w256c, n15×w256c), (-n2×w256c, n14×w256c), (-n2×w256c, n13×w256c), (-n2×w256c, n12×w256c), (-n2×w256c, n11×w256c), (-n2×w256c, n10×w256c), (-n2×w256c, n9×w256c), (-n2×w256c,-n16×w256c), (-n2×w256c,-n15×w256c), (-n2×w256c,-n14×w256c), (-n2×w256c,-n13×w256c), (-n2×w256c,-n12×w256c), (-n2×w256c,-n11×w256c), (-n2×w256c,-n10×w256c), (-n2×w256c,-n9×w256c),(-n 2 ×w 256c , n 16 ×w 256c ), (-n 2 ×w 256c , n 15 ×w 256c ), (-n 2 ×w 256c , n 14 ×w 256c ), (-n 2 × w 256c , n 13 ×w 256c ), (-n 2 ×w 256c , n 12 ×w 256c ), (-n 2 ×w 256c , n 11 ×w 256c ), (-n 2 ×w 256c , n 10 ×w 256c ), (-n 2 ×w 256c , n 9 ×w 256c ), (-n 2 ×w 256c ,-n 16 ×w 256c ), (-n 2 ×w 256c ,-n 15 ×w 256c ) ), (-n 2 ×w 256c ,-n 14 ×w 256c ), (-n 2 ×w 256c ,-n 13 ×w 256c ), (-n 2 ×w 256c ,-n 12 ×w 256c ), (-n 2 ×w 256c ,-n 11 ×w 256c ), (-n 2 ×w 256c ,-n 10 ×w 256c ), (-n 2 ×w 256c ,-n 9 ×w 256c ),

(-n1×w256c, n16×w256c), (-n1×w256c, n15×w256c), (-n1×w256c, n14×w256c), (-n1×w256c, n13×w256c), (-n1×w256c, n12×w256c), (-n1×w256c, n11×w256c), (-n1×w256c, n10×w256c), (-n1×w256c, n9×w256c), (-n1×w256c,-n16×w256c), (-n1×w256c,-n15×w256c), (-n1×w256c,-n14×w256c), (-n1×w256c,-n13×w256c), (-n1×w256c,-n12×w256c), (-n1×w256c,-n11×w256c), (-n1×w256c,-n10×w256c), (-n1×w256c,-n9×w256c),(-n 1 ×w 256c , n 16 ×w 256c ), (-n 1 ×w 256c , n 15 ×w 256c ), (-n 1 ×w 256c , n 14 ×w 256c ), (-n 1 × w 256c , n 13 ×w 256c ), (-n 1 ×w 256c , n 12 ×w 256c ), (-n 1 ×w 256c , n 11 ×w 256c ), (-n 1 ×w 256c , n 10 ×w 256c ), (-n 1 ×w 256c , n 9 ×w 256c ), (-n 1 ×w 256c ,-n 16 ×w 256c ), (-n 1 ×w 256c ,-n 15 ×w 256c ) ), (-n 1 ×w 256c ,-n 14 ×w 256c ), (-n 1 ×w 256c ,-n 13 ×w 256c ), (-n 1 ×w 256c ,-n 12 ×w 256c ), (-n 1 ×w 256c ,-n 11 ×w 256c ), (-n 1 ×w 256c ,-n 10 ×w 256c ), (-n 1 ×w 256c ,-n 9 ×w 256c ),

가 된다(w256c는 0보다 큰 실수가 된다).(w 256c is a real number greater than 0).

여기서, 송신하는 비트(입력 비트)를 b0, b1, b2, b3, b4, b5, b6, b7로 한다. 예를 들어 송신하는 비트가 (b0, b1, b2, b3, b4, b5, b6, b7)=(0, 0, 0, 0, 0, 0, 0, 0)인 경우, 도 121에서의 신호점 12101에 매핑 되며, 매핑 후의 베이스밴드신호의 동상성분을 I, 직교성분을 Q로 하면 (I, Q)=(n8×w256c, n16×w256c)이 된다.Here, the bits to be transmitted (input bits) are b0, b1, b2, b3, b4, b5, b6, and b7. For example, when the transmitted bit is (b0, b1, b2, b3, b4, b5, b6, b7) = (0, 0, 0, 0, 0, 0, 0, 0), the signal in FIG. 121 It is mapped to point 12101, and if the in-phase component of the baseband signal after mapping is I and the quadrature component is Q, (I, Q) = (n 8 × w 256c , n 16 × w 256c ).

즉, 송신하는 비트(b0, b1, b2, b3, b4, b5, b6, b7)에 의거하여 (256QAM일 때의) 매핑 후의 베이스밴드신호의 동상성분 I, 직교성분 Q가 결정된다. 또, b0, b1, b2, b3, b4, b5, b6, b7의 세트 (00000000~11111111)와 신호점의 좌표의 관계의 일례는 도 121과 같다. 256QAM의 256개의 신호점(도 121의 「○」)That is, the in-phase component I and the quadrature component Q of the baseband signal after mapping (in the case of 256QAM) are determined based on the transmitted bits (b0, b1, b2, b3, b4, b5, b6, b7). In addition, an example of the relationship between the set (00000000-11111111) of b0, b1, b2, b3, b4, b5, b6, b7, and the coordinate of a signal point is as shown in FIG. 256 signal points of 256QAM (“○” in Fig. 121)

(n8×w256c, n16×w256c), (n8×w256c, n15×w256c), (n8×w256c, n14×w256c), (n8×w256c, n13×w256c), (n8×w256c, n12×w256c), (n8×w256c, n11×w256c), (n8×w256c, n10×w256c), (n8×w256c, n9×w256c), (n8×w256c,-n16×w256c), (n8×w256c,-n15×w256c), (n8×w256c,-n14×w256c), (n8×w256c,-n13×w256c), (n8×w256c,-n12×w256c), (n8×w256c,-n11×w256c), (n8×w256c,-n10×w256c), (n8×w256c,-n9×w256c),(n 8 ×w 256c , n 16 ×w 256c ), (n 8 ×w 256c , n 15 ×w 256c ), (n 8 ×w 256c , n 14 ×w 256c ), (n 8 ×w 256c , n 13 ×w 256c ), (n 8 ×w 256c , n 12 ×w 256c ), (n 8 ×w 256c , n 11 ×w 256c ), (n 8 ×w 256c , n 10 ×w 256c ), (n 8 ×w 256c , n 9 ×w 256c ), (n 8 ×w 256c ,-n 16 ×w 256c ), (n 8 ×w 256c ,-n 15 ×w 256c ), (n 8 ×w 256c ,- n 14 ×w 256c ), (n 8 ×w 256c ,-n 13 ×w 256c ), (n 8 ×w 256c ,-n 12 ×w 256c ), (n 8 ×w 256c ,-n 11 ×w 256c ) ), (n 8 ×w 256c ,-n 10 ×w 256c ), (n 8 ×w 256c ,-n 9 ×w 256c ),

(n7×w256c, n16×w256c), (n7×w256c, n15×w256c), (n7×w256c, n14×w256c), (n7×w256c, n13×w256c), (n7×w256c, n12×w256c), (n7×w256c, n11×w256c), (n7×w256c, n10×w256c), (n7×w256c, n9×w256c), (n7×w256c,-n16×w256c), (n7×w256c,-n15×w256c), (n7×w256c,-n14×w256c), (n7×w256c,-n13×w256c), (n7×w256c,-n12×w256c), (n7×w256c,-n11×w256c), (n7×w256c,-n10×w256c), (n7×w256c,-n9×w256c),(n 7 ×w 256c , n 16 ×w 256c ), (n 7 ×w 256c , n 15 ×w 256c ), (n 7 ×w 256c , n 14 ×w 256c ), (n 7 ×w 256c , n 13 ×w 256c ), (n 7 ×w 256c , n 12 ×w 256c ), (n 7 ×w 256c , n 11 ×w 256c ), (n 7 ×w 256c , n 10 ×w 256c ), (n 7 ×w 256c , n 9 ×w 256c ), (n 7 ×w 256c ,-n 16 ×w 256c ), (n 7 ×w 256c ,-n 15 ×w 256c ), (n 7 ×w 256c ,- n 14 ×w 256c ), (n 7 ×w 256c ,-n 13 ×w 256c ), (n 7 ×w 256c ,-n 12 ×w 256c ), (n 7 ×w 256c ,-n 11 ×w 256c ) ), (n 7 ×w 256c ,-n 10 ×w 256c ), (n 7 ×w 256c ,-n 9 ×w 256c ),

(n6×w256c, n16×w256c), (n6×w256c, n15×w256c), (n6×w256c, n14×w256c), (n6×w256c, n13×w256c), (n6×w256c, n12×w256c), (n6×w256c, n11×w256c), (n6×w256c, n10×w256c), (n6×w256c, n6×w256c), (n6×w256c,-n16×w256c), (n6×w256c,-n15×w256c), (n6×w256c,-n14×w256c), (n6×w256c,-n13×w256c), (n6×w256c,-n12×w256c), (n6×w256c,-n11×w256c), (n6×w256c,-n10×w256c), (n6×w256c,-n9×w256c),(n 6 ×w 256c , n 16 ×w 256c ), (n 6 ×w 256c , n 15 ×w 256c ), (n 6 ×w 256c , n 14 ×w 256c ), (n 6 ×w 256c , n 13 ×w 256c ), (n 6 ×w 256c , n 12 ×w 256c ), (n 6 ×w 256c , n 11 ×w 256c ), (n 6 ×w 256c , n 10 ×w 256c ), (n 6 ×w 256c , n 6 ×w 256c ), (n 6 ×w 256c ,-n 16 ×w 256c ), (n 6 ×w 256c ,-n 15 ×w 256c ), (n 6 ×w 256c ,- n 14 ×w 256c ), (n 6 ×w 256c ,-n 13 ×w 256c ), (n 6 ×w 256c ,-n 12 ×w 256c ), (n 6 ×w 256c ,-n 11 ×w 256c ) ), (n 6 ×w 256c ,-n 10 ×w 256c ), (n 6 ×w 256c ,-n 9 ×w 256c ),

(n5×w256c, n16×w256c), (n5×w256c, n15×w256c), (n5×w256c, n14×w256c), (n5×w256c, n13×w256c), (n5×w256c, n12×w256c), (n5×w256c, n11×w256c), (n5×w256c, n10×w256c), (n5×w256c, n9×w256c), (n5×w256c,-n16×w256c), (n5×w256c,-n15×w256c), (n5×w256c,-n14×w256c), (n5×w256c,-n13×w256c), (n5×w256c,-n12×w256c), (n5×w256c,-n11×w256c), (n5×w256c,-n10×w256c), (n5×w256c,-n9×w256c),(n 5 ×w 256c , n 16 ×w 256c ), (n 5 ×w 256c , n 15 ×w 256c ), (n 5 ×w 256c , n 14 ×w 256c ), (n 5 ×w 256c , n 13 ×w 256c ), (n 5 ×w 256c , n 12 ×w 256c ), (n 5 ×w 256c , n 11 ×w 256c ), (n 5 ×w 256c , n 10 ×w 256c ), (n 5 ×w 256c , n 9 ×w 256c ), (n 5 ×w 256c ,-n 16 ×w 256c ), (n 5 ×w 256c ,-n 15 ×w 256c ), (n 5 ×w 256c ,- n 14 ×w 256c ), (n 5 ×w 256c ,-n 13 ×w 256c ), (n 5 ×w 256c ,-n 12 ×w 256c ), (n 5 ×w 256c ,-n 11 ×w 256c ) ), (n 5 ×w 256c ,-n 10 ×w 256c ), (n 5 ×w 256c ,-n 9 ×w 256c ),

(n4×w256c, n16×w256c), (n4×w256c, n15×w256c), (n4×w256c, n14×w256c), (n4×w256c, n13×w256c), (n4×w256c, n12×w256c), (n4×w256c, n11×w256c), (n4×w256c, n10×w256c), (n4×w256c, n9×w256c), (n4×w256c,-n16×w256c), (n4×w256c,-n15×w256c), (n4×w256c,-n14×w256c), (n4×w256c,-n13×w256c), (n4×w256c,-n12×w256c), (n4×w256c,-n11×w256c), (n4×w256c,-n10×w256c), (n4×w256c,-n9×w256c),(n 4 ×w 256c , n 16 ×w 256c ), (n 4 ×w 256c , n 15 ×w 256c ), (n 4 ×w 256c , n 14 ×w 256c ), (n 4 ×w 256c , n 13 ×w 256c ), (n 4 ×w 256c , n 12 ×w 256c ), (n 4 ×w 256c , n 11 ×w 256c ), (n 4 ×w 256c , n 10 ×w 256c ), (n 4 ×w 256c , n 9 ×w 256c ), (n 4 ×w 256c ,-n 16 ×w 256c ), (n 4 ×w 256c ,-n 15 ×w 256c ), (n 4 ×w 256c ,- n 14 ×w 256c ), (n 4 ×w 256c ,-n 13 ×w 256c ), (n 4 ×w 256c ,-n 12 ×w 256c ), (n 4 ×w 256c ,-n 11 ×w 256c ) ), (n 4 ×w 256c ,-n 10 ×w 256c ), (n 4 ×w 256c ,-n 9 ×w 256c ),

(n3×w256c, n16×w256c), (n3×w256c, n15×w256c), (n3×w256c, n14×w256c), (n3×w256c, n13×w256c), (n3×w256c, n12×w256c), (n3×w256c, n11×w256c), (n3×w256c, n10×w256c), (n3×w256c, n9×w256c), (n3×w256c,-n16×w256c), (n3×w256c,-n15×w256c), (n3×w256c,-n14×w256c), (n3×w256c,-n13×w256c), (n3×w256c,-n12×w256c), (n3×w256c,-n11×w256c), (n3×w256c,-n10×w256c), (n3×w256c,-n9×w256c),(n 3 ×w 256c , n 16 ×w 256c ), (n 3 ×w 256c , n 15 ×w 256c ), (n 3 ×w 256c , n 14 ×w 256c ), (n 3 ×w 256c , n 13 ×w 256c ), (n 3 ×w 256c , n 12 ×w 256c ), (n 3 ×w 256c , n 11 ×w 256c ), (n 3 ×w 256c , n 10 ×w 256c ), (n 3 ×w 256c , n 9 ×w 256c ), (n 3 ×w 256c ,-n 16 ×w 256c ), (n 3 ×w 256c ,-n 15 ×w 256c ), (n 3 ×w 256c ,- n 14 ×w 256c ), (n 3 ×w 256c ,-n 13 ×w 256c ), (n 3 ×w 256c ,-n 12 ×w 256c ), (n 3 ×w 256c ,-n 11 ×w 256c ) ), (n 3 ×w 256c ,-n 10 ×w 256c ), (n 3 ×w 256c ,-n 9 ×w 256c ),

(n2×w256c, n16×w256c), (n2×w256c, n15×w256c), (n2×w256c, n14×w256c), (n2×w256c, n13×w256c), (n2×w256c, n12×w256c), (n2×w256c, n11×w256c), (n2×w256c, n10×w256c), (n2×w256c, n9×w256c), (n2×w256c,-n16×w256c), (n2×w256c,-n15×w256c), (n2×w256c,-n14×w256c), (n2×w256c,-n13×w256c), (n2×w256c,-n12×w256c), (n2×w256c,-n11×w256c), (n2×w256c,-n10×w256c), (n2×w256c,-n9×w256c),(n 2 ×w 256c , n 16 ×w 256c ), (n 2 ×w 256c , n 15 ×w 256c ), (n 2 ×w 256c , n 14 ×w 256c ), (n 2 ×w 256c , n 13 ×w 256c ), (n 2 ×w 256c , n 12 ×w 256c ), (n 2 ×w 256c , n 11 ×w 256c ), (n 2 ×w 256c , n 10 ×w 256c ), (n 2 ×w 256c , n 9 ×w 256c ), (n 2 ×w 256c ,-n 16 ×w 256c ), (n 2 ×w 256c ,-n 15 ×w 256c ), (n 2 ×w 256c ,- n 14 ×w 256c ), (n 2 ×w 256c ,-n 13 ×w 256c ), (n 2 ×w 256c ,-n 12 ×w 256c ), (n 2 ×w 256c ,-n 11 ×w 256c ) ), (n 2 ×w 256c ,-n 10 ×w 256c ), (n 2 ×w 256c ,-n 9 ×w 256c ),

(n1×w256c, n16×w256c), (n1×w256c, n15×w256c), (n1×w256c, n14×w256c), (n1×w256c, n13×w256c), (n1×w256c, n12×w256c), (n1×w256c, n11×w256c), (n1×w256c, n10×w256c), (n1×w256c, n9×w256c), (n1×w256c,-n16×w256c), (n1×w256c,-n15×w256c), (n1×w256c,-n14×w256c), (n1×w256c,-n13×w256c), (n1×w256c,-n12×w256c), (n1×w256c,-n11×w256c), (n1×w256c,-n10×w256c), (n1×w256c,-n9×w256c),(n 1 ×w 256c , n 16 ×w 256c ), (n 1 ×w 256c , n 15 ×w 256c ), (n 1 ×w 256c , n 14 ×w 256c ), (n 1 ×w 256c , n 13 ×w 256c ), (n 1 ×w 256c , n 12 ×w 256c ), (n 1 ×w 256c , n 11 ×w 256c ), (n 1 ×w 256c , n 10 ×w 256c ), (n 1 ×w 256c , n 9 ×w 256c ), (n 1 ×w 256c ,-n 16 ×w 256c ), (n 1 ×w 256c ,-n 15 ×w 256c ), (n 1 ×w 256c ,- n 14 ×w 256c ), (n 1 ×w 256c ,-n 13 ×w 256c ), (n 1 ×w 256c ,-n 12 ×w 256c ), (n 1 ×w 256c ,-n 11 ×w 256c ) ), (n 1 ×w 256c ,-n 10 ×w 256c ), (n 1 ×w 256c ,-n 9 ×w 256c ),

(-n8×w256c, n16×w256c), (-n8×w256c, n15×w256c), (-n8×w256c, n14×w256c), (-n8×w256c, n13×w256c), (-n8×w256c, n12×w256c), (-n8×w256c, n11×w256c), (-n8×w256c, n10×w256c), (-n8×w256c, n9×w256c), (-n8×w256c,-n16×w256c), (-n8×w256c,-n15×w256c), (-n8×w256c,-n14×w256c), (-n8×w256c,-n13×w256c), (-n8×w256c,-n12×w256c), (-n8×w256c,-n11×w256c), (-n8×w256c,-n10×w256c), (-n8×w256c,-n9×w256c),(-n 8 ×w 256c , n 16 ×w 256c ), (-n 8 ×w 256c , n 15 ×w 256c ), (-n 8 ×w 256c , n 14 ×w 256c ), (-n 8 × w 256c , n 13 ×w 256c ), (-n 8 ×w 256c , n 12 ×w 256c ), (-n 8 ×w 256c , n 11 ×w 256c ), (-n 8 ×w 256c , n 10 ×w 256c ), (-n 8 ×w 256c , n 9 ×w 256c ), (-n 8 ×w 256c ,-n 16 ×w 256c ), (-n 8 ×w 256c ,-n 15 ×w 256c ) ), (-n 8 ×w 256c ,-n 14 ×w 256c ), (-n 8 ×w 256c ,-n 13 ×w 256c ), (-n 8 ×w 256c ,-n 12 ×w 256c ), (-n 8 ×w 256c ,-n 11 ×w 256c ), (-n 8 ×w 256c ,-n 10 ×w 256c ), (-n 8 ×w 256c ,-n 9 ×w 256c ),

(-n7×w256c, n16×w256c), (-n7×w256c, n15×w256c), (-n7×w256c, n14×w256c), (-n7×w256c, n13×w256c), (-n7×w256c, n12×w256c), (-n7×w256c, n11×w256c), (-n7×w256c, n10×w256c), (-n7×w256c, n9×w256c), (-n7×w256c,-n16×w256c), (-n7×w256c,-n15×w256c), (-n7×w256c,-n14×w256c), (-n7×w256c,-n13×w256c), (-n7×w256c,-n12×w256c), (-n7×w256c,-n11×w256c), (-n7×w256c,-n10×w256c), (-n7×w256c,-n9×w256c),(-n 7 ×w 256c , n 16 ×w 256c ), (-n 7 ×w 256c , n 15 ×w 256c ), (-n 7 ×w 256c , n 14 ×w 256c ), (-n 7 × w 256c , n 13 ×w 256c ), (-n 7 ×w 256c , n 12 ×w 256c ), (-n 7 ×w 256c , n 11 ×w 256c ), (-n 7 ×w 256c , n 10 ×w 256c ), (-n 7 ×w 256c , n 9 ×w 256c ), (-n 7 ×w 256c ,-n 16 ×w 256c ), (-n 7 ×w 256c ,-n 15 ×w 256c ) ), (-n 7 ×w 256c ,-n 14 ×w 256c ), (-n 7 ×w 256c ,-n 13 ×w 256c ), (-n 7 ×w 256c ,-n 12 ×w 256c ), (-n 7 ×w 256c ,-n 11 ×w 256c ), (-n 7 ×w 256c ,-n 10 ×w 256c ), (-n 7 ×w 256c ,-n 9 ×w 256c ),

(-n6×w256c, n16×w256c), (-n6×w256c, n15×w256c), (-n6×w256c, n14×w256c), (-n6×w256c, n13×w256c), (-n6×w256c, n12×w256c), (-n6×w256c, n11×w256c), (-n6×w256c, n10×w256c), (-n6×w256c, n6×w256c), (-n6×w256c,-n16×w256c), (-n6×w256c,-n15×w256c), (-n6×w256c,-n14×w256c), (-n6×w256c,-n13×w256c), (-n6×w256c,-n12×w256c), (-n6×w256c,-n11×w256c), (-n6×w256c,-n10×w256c), (-n6×w256c,-n9×w256c),(-n 6 ×w 256c , n 16 ×w 256c ), (-n 6 ×w 256c , n 15 ×w 256c ), (-n 6 ×w 256c , n 14 ×w 256c ), (-n 6 × w 256c , n 13 ×w 256c ), (-n 6 ×w 256c , n 12 ×w 256c ), (-n 6 ×w 256c , n 11 ×w 256c ), (-n 6 ×w 256c , n 10 ×w 256c ), (-n 6 ×w 256c , n 6 ×w 256c ), (-n 6 ×w 256c ,-n 16 ×w 256c ), (-n 6 ×w 256c ,-n 15 ×w 256c ) ), (-n 6 ×w 256c ,-n 14 ×w 256c ), (-n 6 ×w 256c ,-n 13 ×w 256c ), (-n 6 ×w 256c ,-n 12 ×w 256c ), (-n 6 ×w 256c ,-n 11 ×w 256c ), (-n 6 ×w 256c ,-n 10 ×w 256c ), (-n 6 ×w 256c ,-n 9 ×w 256c ),

(-n5×w256c, n16×w256c), (-n5×w256c, n15×w256c), (-n5×w256c, n14×w256c), (-n5×w256c, n13×w256c), (-n5×w256c, n12×w256c), (-n5×w256c, n11×w256c), (-n5×w256c, n10×w256c), (-n5×w256c, n9×w256c), (-n5×w256c,-n16×w256c), (-n5×w256c,-n15×w256c), (-n5×w256c,-n14×w256c), (-n5×w256c,-n13×w256c), (-n5×w256c,-n12×w256c), (-n5×w256c,-n11×w256c), (-n5×w256c,-n10×w256c), (-n5×w256c,-n9×w256c),(-n 5 ×w 256c , n 16 ×w 256c ), (-n 5 ×w 256c , n 15 ×w 256c ), (-n 5 ×w 256c , n 14 ×w 256c ), (-n 5 × w 256c , n 13 ×w 256c ), (-n 5 ×w 256c , n 12 ×w 256c ), (-n 5 ×w 256c , n 11 ×w 256c ), (-n 5 ×w 256c , n 10 ×w 256c ), (-n 5 ×w 256c , n 9 ×w 256c ), (-n 5 ×w 256c ,-n 16 ×w 256c ), (-n 5 ×w 256c ,-n 15 ×w 256c ) ), (-n 5 ×w 256c ,-n 14 ×w 256c ), (-n 5 ×w 256c ,-n 13 ×w 256c ), (-n 5 ×w 256c ,-n 12 ×w 256c ), (-n 5 ×w 256c ,-n 11 ×w 256c ), (-n 5 ×w 256c ,-n 10 ×w 256c ), (-n 5 ×w 256c ,-n 9 ×w 256c ),

(-n4×w256c, n16×w256c), (-n4×w256c, n15×w256c), (-n4×w256c, n14×w256c), (-n4×w256c, n13×w256c), (-n4×w256c, n12×w256c), (-n4×w256c, n11×w256c), (-n4×w256c, n10×w256c), (-n4×w256c, n9×w256c), (-n4×w256c,-n16×w256c), (-n4×w256c,-n15×w256c), (-n4×w256c,-n14×w256c), (-n4×w256c,-n13×w256c), (-n4×w256c,-n12×w256c), (-n4×w256c,-n11×w256c), (-n4×w256c,-n10×w256c), (-n4×w256c,-n9×w256c),(-n 4 ×w 256c , n 16 ×w 256c ), (-n 4 ×w 256c , n 15 ×w 256c ), (-n 4 ×w 256c , n 14 ×w 256c ), (-n 4 × w 256c , n 13 ×w 256c ), (-n 4 ×w 256c , n 12 ×w 256c ), (-n 4 ×w 256c , n 11 ×w 256c ), (-n 4 ×w 256c , n 10 ×w 256c ), (-n 4 ×w 256c , n 9 ×w 256c ), (-n 4 ×w 256c ,-n 16 ×w 256c ), (-n 4 ×w 256c ,-n 15 ×w 256c ) ), (-n 4 ×w 256c ,-n 14 ×w 256c ), (-n 4 ×w 256c ,-n 13 ×w 256c ), (-n 4 ×w 256c ,-n 12 ×w 256c ), (-n 4 ×w 256c ,-n 11 ×w 256c ), (-n 4 ×w 256c ,-n 10 ×w 256c ), (-n 4 ×w 256c ,-n 9 ×w 256c ),

(-n3×w256c, n16×w256c), (-n3×w256c, n15×w256c), (-n3×w256c, n14×w256c), (-n3×w256c, n13×w256c), (-n3×w256c, n12×w256c), (-n3×w256c, n11×w256c), (-n3×w256c, n10×w256c), (-n3×w256c, n9×w256c), (-n3×w256c,-n16×w256c), (-n3×w256c,-n15×w256c), (-n3×w256c,-n14×w256c), (-n3×w256c,-n13×w256c), (-n3×w256c,-n12×w256c), (-n3×w256c,-n11×w256c), (-n3×w256c,-n10×w256c), (-n3×w256c,-n9×w256c),(-n 3 ×w 256c , n 16 ×w 256c ), (-n 3 ×w 256c , n 15 ×w 256c ), (-n 3 ×w 256c , n 14 ×w 256c ), (-n 3 × w 256c , n 13 ×w 256c ), (-n 3 ×w 256c , n 12 ×w 256c ), (-n 3 ×w 256c , n 11 ×w 256c ), (-n 3 ×w 256c , n 10 ×w 256c ), (-n 3 ×w 256c , n 9 ×w 256c ), (-n 3 ×w 256c ,-n 16 ×w 256c ), (-n 3 ×w 256c ,-n 15 ×w 256c ) ), (-n 3 ×w 256c ,-n 14 ×w 256c ), (-n 3 ×w 256c ,-n 13 ×w 256c ), (-n 3 ×w 256c ,-n 12 ×w 256c ), (-n 3 ×w 256c ,-n 11 ×w 256c ), (-n 3 ×w 256c ,-n 10 ×w 256c ), (-n 3 ×w 256c ,-n 9 ×w 256c ),

(-n2×w256c, n16×w256c), (-n2×w256c, n15×w256c), (-n2×w256c, n14×w256c), (-n2×w256c, n13×w256c), (-n2×w256c, n12×w256c), (-n2×w256c, n11×w256c), (-n2×w256c, n10×w256c), (-n2×w256c, n9×w256c), (-n2×w256c,-n16×w256c), (-n2×w256c,-n15×w256c), (-n2×w256c,-n14×w256c), (-n2×w256c,-n13×w256c), (-n2×w256c,-n12×w256c), (-n2×w256c,-n11×w256c), (-n2×w256c,-n10×w256c), (-n2×w256c,-n9×w256c),(-n 2 ×w 256c , n 16 ×w 256c ), (-n 2 ×w 256c , n 15 ×w 256c ), (-n 2 ×w 256c , n 14 ×w 256c ), (-n 2 × w 256c , n 13 ×w 256c ), (-n 2 ×w 256c , n 12 ×w 256c ), (-n 2 ×w 256c , n 11 ×w 256c ), (-n 2 ×w 256c , n 10 ×w 256c ), (-n 2 ×w 256c , n 9 ×w 256c ), (-n 2 ×w 256c ,-n 16 ×w 256c ), (-n 2 ×w 256c ,-n 15 ×w 256c ) ), (-n 2 ×w 256c ,-n 14 ×w 256c ), (-n 2 ×w 256c ,-n 13 ×w 256c ), (-n 2 ×w 256c ,-n 12 ×w 256c ), (-n 2 ×w 256c ,-n 11 ×w 256c ), (-n 2 ×w 256c ,-n 10 ×w 256c ), (-n 2 ×w 256c ,-n 9 ×w 256c ),

(-n1×w256c, n16×w256c), (-n1×w256c, n15×w256c), (-n1×w256c, n14×w256c), (-n1×w256c, n13×w256c), (-n1×w256c, n12×w256c), (-n1×w256c, n11×w256c), (-n1×w256c, n10×w256c), (-n1×w256c, n9×w256c), (-n1×w256c,-n16×w256c), (-n1×w256c,-n15×w256c), (-n1×w256c,-n14×w256c), (-n1×w256c,-n13×w256c), (-n1×w256c,-n12×w256c), (-n1×w256c,-n11×w256c), (-n1×w256c,-n10×w256c), (-n1×w256c,-n9×w256c),(-n 1 ×w 256c , n 16 ×w 256c ), (-n 1 ×w 256c , n 15 ×w 256c ), (-n 1 ×w 256c , n 14 ×w 256c ), (-n 1 × w 256c , n 13 ×w 256c ), (-n 1 ×w 256c , n 12 ×w 256c ), (-n 1 ×w 256c , n 11 ×w 256c ), (-n 1 ×w 256c , n 10 ×w 256c ), (-n 1 ×w 256c , n 9 ×w 256c ), (-n 1 ×w 256c ,-n 16 ×w 256c ), (-n 1 ×w 256c ,-n 15 ×w 256c ) ), (-n 1 ×w 256c ,-n 14 ×w 256c ), (-n 1 ×w 256c ,-n 13 ×w 256c ), (-n 1 ×w 256c ,-n 12 ×w 256c ), (-n 1 ×w 256c ,-n 11 ×w 256c ), (-n 1 ×w 256c ,-n 10 ×w 256c ), (-n 1 ×w 256c ,-n 9 ×w 256c ),

의 바로 아래에 b0, b1, b2, b3, b4, b5, b6, b7의 세트 00000000~11111111의 값을 나타내고 있다. b0, b1, b2, b3, b4, b5, b6, b7의 세트 00000000~11111111의 바로 위의 신호점(「○」)의 동상 I-직교 Q 평면에서의 각각의 좌표가 매핑 후의 베이스밴드신호의 동상성분 I 및 직교성분 Q가 된다. 또, 256QAM일 때의 b0, b1, b2, b3, b4, b5, b6, b7의 세트 (00000000~11111111)와 신호점의 좌표의 관계는 도 121에 한정되는 것은 아니다.The values of 00000000 to 11111111 in sets of b0, b1, b2, b3, b4, b5, b6, and b7 are shown immediately below. Each coordinate in the in-phase I-orthogonal Q plane of the signal point (“○”) immediately above the sets 00000000 to 11111111 of b0, b1, b2, b3, b4, b5, b6, b7 corresponds to the baseband signal after mapping. It becomes an in-phase component I and an orthogonal component Q. Note that the relationship between the sets of b0, b1, b2, b3, b4, b5, b6, and b7 (00000000 to 11111111) and the coordinates of the signal points at 256QAM is not limited to FIG. 121 .

도 121의 256개의 신호점에 있어서 「신호점 1」 「신호점 2」…「신호점 255」 「신호점 256」이라고 부른다. (256개의 신호점이 존재하므로, 「신호점 1」 내지 「신호점 256」이 존재하게 된다). 동상 I-직교 Q평면에 있어서 「신호점 i」와 원점의 거리를 Di로 한다. 이때, w256c를 이하와 같이 부여한다.In the 256 signal points in Fig. 121, "signal point 1", "signal point 2"... It is called "signal point 255" and "signal point 256". (Since there are 256 signal points, "signal point 1" to "signal point 256" exist). Let Di be the distance between the "signal point i" and the origin in the in-phase I-orthogonal Q plane. At this time, w 256c is given as follows.

Figure 112022067201756-pat00385
Figure 112022067201756-pat00385

그러면 매핑 후의 베이스밴드신호의 평균 파워는 z2가 된다. 또, 효과에 대해서는 다음에 설명한다.Then, the average power of the baseband signal after mapping becomes z2. In addition, the effect is demonstrated next.

다음에, 앞에서 설명한QAM을 사용했을 때의 효과에 대해 설명한다.Next, the effect of using the QAM described above will be described.

먼저, 송신장치와 수신장치의 구성에 대해 설명한다.First, the configuration of the transmitting apparatus and the receiving apparatus will be described.

도 117은 송신장치의 구성의 일례이다. 오류정정 부호화부(11702)는 정보(11701)을 입력으로 하여 LDPC부호나 터보 부호 등의 오류정정부호화를 실행하여 오류정정부호화 후의 데이터(11703)를 출력한다.117 is an example of the structure of a transmitter. The error correction encoding unit 11702 receives the information 11701 as an input, performs error correction encoding such as an LDPC code or a turbo code, and outputs the data 11703 after error correction encoding.

인터리브부(11704)는 오류정정부호화 후의 데이터(11703)를 입력으로 하여 데이터의 재배열을 실행해서 인터리브 후의 데이터(11705)를 출력한다.The interleaving unit 11704 receives the data 11703 after error correction encoding, rearranges the data, and outputs the interleaved data 11705.

매핑부(11706)는 인터리브 후의 데이터(11705)를 입력으로 하여 송신장치가 설정한 변조방식에 의거해 매핑을 실행해서 직교 베이스밴드신호(동상 I성분과 직교 Q성분)(11707)를 출력한다.The mapping unit 11706 receives the interleaved data 11705 as input, performs mapping based on the modulation method set by the transmitter, and outputs an orthogonal baseband signal (in-phase I component and quadrature Q component) 11707 .

무선부(11708)는 직교 베이스밴드신호(11707)를 입력으로 하여, 직교 변조, 주파수변환, 증폭 등의 처리를 실행해서 송신신호(11709)를 출력한다. 그리고 송신신호(11709)는 전파로서 안테나(11710)로부터 출력된다.The radio unit 11708 receives the quadrature baseband signal 11707 as an input, performs processing such as quadrature modulation, frequency conversion, and amplification, and outputs a transmission signal 11709. And the transmission signal 11709 is output from the antenna 11710 as a radio wave.

도 118은 도 117의 송신장치가 송신한 변조신호를 수신하는 수신장치의 구성의 일례이다.FIG. 118 is an example of the configuration of a receiving device that receives a modulated signal transmitted by the transmitting device of FIG. 117 .

무선부(11803)는 안테나(11801)에서 수신한 수신신호(11802)를 입력으로 하여, 주파수변환, 직교 복조 등의 처리를 해서 직교 베이스밴드신호(11804)를 출력한다.The radio unit 11803 receives the received signal 11802 received from the antenna 11801 as an input, performs frequency conversion, orthogonal demodulation, and the like, and outputs an orthogonal baseband signal 11804.

디 맵핑부(11805)는 직교 베이스밴드신호(11804)를 입력으로 하여 주파수 오프셋 추정 및 제거, 채널변동(전송로 변동)의 추정을 하는 동시에, 데이터심벌에서의 각 비트의 예를 들어 대수 우도비를 추정하고, 대수 우도비 신호(11806)를 출력한다.The demapping unit 11805 receives the orthogonal baseband signal 11804 as an input to estimate and remove the frequency offset and estimate the channel variation (transmission path variation), and at the same time estimate the log-likelihood ratio of each bit in the data symbol, for example. , and output a log-likelihood ratio signal 11806.

디 인터리브부(11807)는 대수 우도비 신호(11806)를 입력으로 하여 재배열을 실행하여 디 인터리브 후의 대수 우도비 신호(11808)를 출력한다.The de-interleave unit 11807 receives the log-likelihood ratio signal 11806 as an input, performs rearrangement, and outputs the log-likelihood ratio signal 11808 after deinterleaving.

복호부(11809)는 디 인터리브 후의 대수 우도비 신호(11808)를 입력으로 하여 오류정정부호의 복호를 실시하여 수신데이터(11810)를 출력한다.The decoding unit 11809 receives the deinterleaved log-likelihood ratio signal 11808 as input, decodes the error correction code, and outputs the received data 11810 .

효과를 설명함에 있어서 16QAM인 경우를 예로 하여 설명한다. 이하의 2개의 경우(<16QAM#3>및<16QAM#4>)를 비교한다.In explaining the effect, the case of 16QAM will be described as an example. The following two cases (<16QAM#3> and <16QAM#4>) are compared.

<16QAM#3>보충 2에서 설명한 16QAM이며, 동상 I-직교 Q 평면에서의 신호점의 배치는 도 111에 나타낸 것과 같다.<16QAM#3> This is the 16QAM described in Supplementary 2, and the arrangement of the signal points in the in-phase I-orthogonal Q plane is as shown in FIG.

<16QAM#4>동상 I-직교 Q 평면에서의 신호점의 배치는 도 119에 나타낸 것과 같으며, 앞에서 설명한 것과 같이 k1>0(k1은 0보다 큰 실수)이고, 또한, k2>0(k2는 0보다 큰 실수)이며, k1≠1이고, 또한, k2≠1이고, 또한, k1≠k2인 것으로 한다.<16QAM#4>The arrangement of the signal points in the in-phase I-orthogonal Q plane is as shown in FIG. 119, as described above, k 1 >0 (k 1 is a real number greater than 0), and k 2 > It is assumed that 0 (k 2 is a real number greater than 0), k 1 ≠ 1, k 2 ≠ 1, and k 1 ≠ k 2 .

16QAM에서는 앞에서도 설명한 것과 같이 b0, b1, b2, b3의 4비트가 전송된다. 그리고, <16QAM#3>으로 한 때, 수신장치에 있어서 각 비트의 대수 우도비를 구한 경우 4비트는 「2비트의 고품위의 비트, 2비트의 저 품위의 비트」로 나누어진다. 한편, <16QAM#4>로 한 때, 「k1>0(k1은 0보다 큰 실수)이고, 또한, k2>0(k2는 0보다 큰 실수)이며, k1≠1이고, 또한, k2≠1이고, 또한, k1≠k2인 것으로 한다.」의 조건에 의해, 「1비트의 고품위의 비트, 2비트의 중 품위의 비트, 1비트의 저 품위의 비트」로 나누어진다. 이상과 같이, 4비트의 품질의 배분이 <16QAM#3>으로<16QAM#4>에 따라 다르다. 이러한 상황에서, 도 118의 복호부(11809)로 오류정정부호의 복호를 실시한 경우에는 사용하는 오류정정부호에 따라서는 <16QAM#4>로 하는 편이 수신장치에 있어서 높은 데이터의 수신 품질을 얻을 수 있을 가능성이 있다.In 16QAM, 4 bits of b0, b1, b2, and b3 are transmitted as described above. In the case of <16QAM#3>, when the log-likelihood ratio of each bit is calculated in the receiving apparatus, 4 bits are divided into "2-bit high-definition bits and 2-bit low-definition bits". On the other hand, when <16QAM #4>, "k 1 >0 (k 1 is a real number greater than 0), and k 2 >0 (k 2 is a real number greater than 0), k 1 ≠ 1, Also, it is assumed that k 2 ≠ 1 and k 1 ≠ k 2 ”, “1 bit high-definition bit, 2-bit medium-quality bit, 1-bit low-quality bit” is divided As described above, the distribution of the quality of 4 bits differs according to <16QAM#3> and <16QAM#4>. In this situation, when the error correction code is decoded by the decoding unit 11809 of FIG. 118, it is better to use <16QAM#4> depending on the error correction code used to obtain high data reception quality in the receiving device. there is a possibility

또, 64QAM에 있어서 동상 I-직교 Q 평면에서의 신호점의 배치를 도 120과 같이 한 경우, 앞에서 설명한 것과 같이 수신장치에 있어서 높은 데이터의 수신 품질을 얻을 수 있을 가능성이 있다. 이때, 앞에서 설명한,In addition, in 64QAM, when the arrangement of signal points on the in-phase I-orthogonal Q plane is as shown in Fig. 120, as described above, there is a possibility that high data reception quality can be obtained in the receiving apparatus. In this case, as previously described,

「m1>0(m1은 0보다 큰 실수)이고, 또한, m2>0(m2는 0보다 큰 실수)이고, 또한, m3>0(m3는 0보다 큰 실수)이고, 또한, m4>0(m4는 0보다 큰 실수)이고, 또한, m5>0(m5는 0보다 큰 실수)이고, 또한, m6>0(m6은 0보다 큰 실수)이고, 또한, m7>0(m7은 0보다 큰 실수)이고, 또한, m8>0(m8은 0보다 큰 실수)이며,"m 1 >0 (m 1 is a real number greater than 0), m 2 >0 (m 2 is a real number greater than 0), and m 3 >0 (m 3 is a real number greater than 0), Also, m 4 >0 (m 4 is a real number greater than 0), m 5 >0 (m 5 is a real number greater than 0), and m 6 >0 (m 6 is a real number greater than 0) , also, m 7 >0 (m 7 is a real number greater than 0), and m 8 >0 (m 8 is a real number greater than 0),

{m1≠m2이고, 또한, m1≠m3이고, 또한, m1≠m4이고, 또한, m2≠m3이고, 또한, m2≠m4이고, 또한, m3≠m4}{m 1 ≠m 2 , m 1 ≠m 3 , m 1 ≠m 4 , m 2 ≠m 3 , m 2 ≠m 4 , and m 3 ≠m 4 }

또한,In addition,

{m5≠m6이고, 또한, m5≠m7이고, 또한, m5≠m8이고, 또한, m6≠m7이고, 또한, m6≠m8이고, 또한, m7≠m8}{m 5 ≠m 6 , m 5 ≠m 7 , m 5 ≠m 8 , m 6 ≠m 7 , m 6 ≠m 8 , and m 7 ≠m 8 }

또한,In addition,

{m1≠m5, 또는 m2≠m6, 또는 m3≠m7, 또는 m4≠m8가 성립한다}{So that m 1 ≠m 5 , or m 2 ≠m 6 , or m 3 ≠m 7 , or m 4 ≠m 8 holds}

가 성립한다.」is established.”

또는,or,

「m1>0(m1은 0보다 큰 실수)이고, 또한, m2>0(m2는 0보다 큰 실수)이고, 또한, m3>0(m3는 0보다 큰 실수)이고, 또한, m4>0(m4는 0보다 큰 실수)이고, 또한, m5>0(m5는 0보다 큰 실수)이고, 또한, m6>0(m6은 0보다 큰 실수)이고, 또한, m7>0(m7은 0보다 큰 실수)이고, 또한, m8>0(m8은 0보다 큰 실수)이며,"m 1 >0 (m 1 is a real number greater than 0), m 2 >0 (m 2 is a real number greater than 0), and m 3 >0 (m 3 is a real number greater than 0), Also, m 4 >0 (m 4 is a real number greater than 0), m 5 >0 (m 5 is a real number greater than 0), and m 6 >0 (m 6 is a real number greater than 0) , also, m 7 >0 (m 7 is a real number greater than 0), and m 8 >0 (m 8 is a real number greater than 0),

{m1≠m2이고, 또한, m1≠m3이고, 또한, m1≠m4이고, 또한, m2≠m3이고, 또한, m2≠m4이고, 또한, m3≠m4}{m 1 ≠m 2 , m 1 ≠m 3 , m 1 ≠m 4 , m 2 ≠m 3 , m 2 ≠m 4 , and m 3 ≠m 4 }

또한,In addition,

{m5≠m6이고, 또한, m5≠m7이고, 또한, m5≠m8이고, 또한, m6≠m7이고, 또한, m6≠m8이고, 또한, m7≠m8}{m 5 ≠m 6 , m 5 ≠m 7 , m 5 ≠m 8 , m 6 ≠m 7 , m 6 ≠m 8 , and m 7 ≠m 8 }

또한,In addition,

{m1≠m5, 또는 m2≠m6, 또는 m3≠m7, 또는 m4≠m8가 성립한다}{So that m 1 ≠m 5 , or m 2 ≠m 6 , or m 3 ≠m 7 , or m 4 ≠m 8 holds}

또한,In addition,

{m1=m5, 또는 m2=m6, 또는 m3=m7, 또는 m4=m8가 성립한다}{m 1 =m 5 , or m 2 =m 6 , or m 3 =m 7 , or m 4 =m 8 holds}

가 성립한다.」is established.”

로 한다.do it with

가 중요한 조건이며, 보충 2에서 설명한 신호점 배치와 다른 점이다.is an important condition, which is different from the signal point arrangement described in Supplementary 2.

마찬가지로, 256QAM에 있어서 동상 I-직교 Q 평면에서의 신호점의 배치를 도 121과 같이 한 경우, 앞에서 설명한 것과 같이 수신장치에 있어서 높은 데이터의 수신 품질을 얻을 수 있을 가능성이 있다. 이때, 앞에서 설명한,Similarly, in 256QAM, when the signal points are arranged in the in-phase I-orthogonal Q plane as shown in FIG. 121, as described above, there is a possibility that high data reception quality can be obtained in the receiving apparatus. In this case, as previously described,

「n1>0(n1은 0보다 큰 실수)이고, 또한, n2>0(n2는 0보다 큰 실수)이고, 또한, n3>0(n3는 0보다 큰 실수)이고, 또한, n4>0(n4는 0보다 큰 실수)이고, 또한, n5>0(n5는 0보다 큰 실수)이고, 또한, n6>0(n6은 0보다 큰 실수)이고, 또한, n7>0(n7은 0보다 큰 실수)이고, 또한, n8>0(n8은 0보다 큰 실수),"n 1 >0 (n 1 is a real number greater than 0), n 2 >0 (n 2 is a real number greater than 0), and n 3 >0 (n 3 is a real number greater than 0), Also, n 4 >0 (n 4 is a real number greater than 0), n 5 >0 (n 5 is a real number greater than 0), and n 6 >0 (n 6 is a real number greater than 0) , also, n 7 >0 (n 7 is a real number greater than 0), and also n 8 >0 (n 8 is a real number greater than 0),

또한, n9>0(n9는 0보다 큰 실수)이고, 또한, n10>0(n10은 0보다 큰 실수)이고, 또한, n11>0(n11은 0보다 큰 실수)이고, 또한, n12>0(n12는 0보다 큰 실수)이고, 또한, n13>0(n13은 0보다 큰 실수)이고, 또한, n14>0(n14는 0보다 큰 실수)이고, 또한, n15>0(n15는 0보다 큰 실수)이고, 또한, n16>0(n16은 0보다 큰 실수)이며,Also, n 9 >0 (n 9 is a real number greater than 0), n 10 >0 (n 10 is a real number greater than 0), and n 11 >0 (n 11 is a real number greater than 0) , also n 12 >0 (n 12 is a real number greater than 0), n 13 >0 (n 13 is a real number greater than 0), and n 14 >0 (n 14 is a real number greater than 0) , and n 15 >0 (n 15 is a real number greater than 0), and n 16 >0 (n 16 is a real number greater than 0),

{n1≠n2이고, 또한, n1≠n3이고, 또한, n1≠n4이고, 또한, n1≠n5이고, 또한, n1≠n6이고, 또한, n1≠n7이고, 또한, n1≠n8,{n 1 ≠n 2 , n 1 ≠n 3 , n 1 ≠n 4 , n 1 ≠n 5 , n 1 ≠n 6 , and n 1 ≠n 7 and also, n 1 ≠n 8 ,

또한, n2≠n3이고, 또한, n2≠n4이고, 또한, n2≠n5이고, 또한, n2≠n6이고, 또한, n2≠n7이고, 또한, n2≠n8,Further, n 2 ≠ n 3 , n 2 ≠ n 4 , n 2 ≠ n 5 , n 2 ≠ n 6 , and n 2 ≠ n 7 , and further, n 2 ≠ n 7 , n 8 ,

또한, n3≠n4이고, 또한, n3≠n5이고, 또한, n3≠n6이고, 또한, n3≠n7이고, 또한, n3≠n8,Further, n 3 ≠ n 4 , and further, n 3 ≠ n 5 , and further, n 3 ≠ n 6 , and further, n 3 ≠ n 7 , and further, n 3 ≠ n 8 ,

또한, n4≠n5이고, 또한, n4≠n6이고, 또한, n4≠n7이고, 또한, n4≠n8,Further, n 4 ≠ n 5 , and further, n 4 ≠ n 6 , and further, n 4 ≠ n 7 , and further, n 4 ≠ n 8 ,

또한, n5≠n6이고, 또한, n5≠n7이고, 또한, n5≠n8,Further, n 5 ≠ n 6 , and n 5 ≠ n 7 , and further, n 5 ≠ n 8 ,

또한, n6≠n7이고, 또한, n6≠n8,Also, n 6 ≠ n 7 , and n 6 ≠ n 8 ,

또한, n7≠n8}Also, n 7 ≠ n 8 }

또한,In addition,

{n9≠n10이고, 또한, n9≠n11이고, 또한, n9≠n12이고, 또한, n9≠n13이고, 또한, n9≠n14이고, 또한, n9≠n15이고, 또한, n9≠n16,{n 9 ≠n 10 , n 9 ≠n 11 , n 9 ≠n 12 , n 9 ≠n 13 , n 9 ≠n 14 , and n 9 ≠ n 15 , and also, n 9 ≠ n 16 ,

또한, n10≠n11이고, 또한, n10≠n12이고, 또한, n10≠n13이고, 또한, n10≠n14이고, 또한, n10≠n15이고, 또한, n10≠n16,Further, n 10 ≠ n 11 , further n 10 ≠ n 12 , further n 10 ≠ n 13 , further n 10 ≠ n 14 , further n 10 ≠ n 15 , and further, n 10 ≠ n 15 , n 16 ,

또한, n11≠n12이고, 또한, n11≠n13이고, 또한, n11≠n14이고, 또한, n11≠n15이고, 또한, n11≠n16,Further, n 11 ≠ n 12 , and n 11 ≠ n 13 , and further, n 11 ≠ n 14 , and further, n 11 ≠ n 15 , and further, n 11 ≠ n 16 ,

또한, n12≠n13이고, 또한, n12≠n14이고, 또한, n12≠n15이고, 또한, n12≠n16,Further, n 12 ≠ n 13 , and further, n 12 ≠ n 14 , and further, n 12 ≠ n 15 , and further, n 12 ≠ n 16 ,

또한, n13≠n14이고, 또한, n13≠n15이고, 또한, n13≠n16,Further, n 13 ≠ n 14 , and further, n 13 ≠ n 15 , and further, n 13 ≠ n 16 ,

또한, n14≠n15이고, 또한, n14≠n16,Also, n 14 ≠n 15 , and n 14 ≠n 16 ,

또한, n15≠n16}Also, n 15 ≠ n 16 }

또한,In addition,

{n1≠n9, 또는 n2≠n10, 또는 n3≠n11, 또는 n4≠n12, 또는 n5≠n13, 또는 n6≠n14, 또는 n7≠n15, 또는 n8≠n16가 성립한다}{n 1 ≠n 9 , or n 2 ≠n 10 , or n 3 ≠n 11 , or n 4 ≠n 12 , or n 5 ≠n 13 , or n 6 ≠n 14 , or n 7 ≠n 15 , or n 8 ≠ n 16 holds}

가 성립한다.」is established.”

또는,or,

「n1>0(n1은 0보다 큰 실수)이고, 또한, n2>0(n2는 0보다 큰 실수)이고, 또한, n3>0(n3는 0보다 큰 실수)이고, 또한, n4>0(n4는 0보다 큰 실수)이고, 또한, n5>0(n5는 0보다 큰 실수)이고, 또한, n6>0(n6은 0보다 큰 실수)이고, 또한, n7>0(n7은 0보다 큰 실수)이고, 또한, n8>0(n8은 0보다 큰 실수),"n 1 >0 (n 1 is a real number greater than 0), n 2 >0 (n 2 is a real number greater than 0), and n 3 >0 (n 3 is a real number greater than 0), Also, n 4 >0 (n 4 is a real number greater than 0), n 5 >0 (n 5 is a real number greater than 0), and n 6 >0 (n 6 is a real number greater than 0) , also, n 7 >0 (n 7 is a real number greater than 0), and also n 8 >0 (n 8 is a real number greater than 0),

또한, n9>0(n9는 0보다 큰 실수)이고, 또한, n10>0(n10은 0보다 큰 실수)이고, 또한, n11>0(n11은 0보다 큰 실수)이고, 또한, n12>0(n12는 0보다 큰 실수)이고, 또한, n13>0(n13은 0보다 큰 실수)이고, 또한, n14>0(n14는 0보다 큰 실수)이고, 또한, n15>0(n15는 0보다 큰 실수)이고, 또한, n16>0(n16은 0보다 큰 실수)이며,Also, n 9 >0 (n 9 is a real number greater than 0), n 10 >0 (n 10 is a real number greater than 0), and n 11 >0 (n 11 is a real number greater than 0) , also, n 12 >0 (n 12 is a real number greater than 0), n 13 >0 (n 13 is a real number greater than 0), and n 14 >0 (n 14 is a real number greater than 0) , and n 15 >0 (n 15 is a real number greater than 0), and n 16 >0 (n 16 is a real number greater than 0),

{n1≠n2이고, 또한, n1≠n3이고, 또한, n1≠n4이고, 또한, n1≠n5이고, 또한, n1≠n6이고, 또한, n1≠n7이고, 또한, n1≠n8,{n 1 ≠n 2 , n 1 ≠n 3 , n 1 ≠n 4 , n 1 ≠n 5 , n 1 ≠n 6 , and n 1 ≠n 7 and also, n 1 ≠n 8 ,

한편, n2≠n3이고, 또한, n2≠n4이고, 또한, n2≠n5이고, 또한, n2≠n6이고, 또한, n2≠n7이고, 또한, n2≠n8,On the other hand, n 2 ≠ n 3 , n 2 ≠ n 4 , n 2 ≠ n 5 , n 2 ≠ n 6 , and n 2 ≠ n 7 , and further, n 2 ≠ n 7 , n 8 ,

또한, n3≠n4이고, 또한, n3≠n5이고, 또한, n3≠n6이고, 또한, n3≠n7이고, 또한, n3≠n8,Further, n 3 ≠ n 4 , and further, n 3 ≠ n 5 , and further, n 3 ≠ n 6 , and further, n 3 ≠ n 7 , and further, n 3 ≠ n 8 ,

또한, n4≠n5이고, 또한, n4≠n6이고, 또한, n4≠n7이고, 또한, n4≠n8,Further, n 4 ≠ n 5 , and further, n 4 ≠ n 6 , and further, n 4 ≠ n 7 , and further, n 4 ≠ n 8 ,

또한, n5≠n6이고, 또한, n5≠n7이고, 또한, n5≠n8,Further, n 5 ≠ n 6 , and n 5 ≠ n 7 , and further, n 5 ≠ n 8 ,

또한, n6≠n7이고, 또한, n6≠n8,Also, n 6 ≠ n 7 , and n 6 ≠ n 8 ,

또한, n7≠n8}Also, n 7 ≠ n 8 }

또한,In addition,

{n9≠n10이고, 또한, n9≠n11이고, 또한, n9≠n12이고, 또한, n9≠n13이고, 또한, n9≠n14이고, 또한, n9≠n15이고, 또한, n9≠n16,{n 9 ≠n 10 , n 9 ≠n 11 , n 9 ≠n 12 , n 9 ≠n 13 , n 9 ≠n 14 , and n 9 ≠ n 15 , and also, n 9 ≠ n 16 ,

또한, n10≠n11이고, 또한, n10≠n12이고, 또한, n10≠n13이고, 또한, n10≠n14이고, 또한, n10≠n15이고, 또한, n10≠n16,Further, n 10 ≠ n 11 , further n 10 ≠ n 12 , further n 10 ≠ n 13 , further n 10 ≠ n 14 , further n 10 ≠ n 15 , and further, n 10 ≠ n 15 , n 16 ,

또한, n11≠n12이고, 또한, n11≠n13이고, 또한, n11≠n14이고, 또한, n11≠n15이고, 또한, n11≠n16,Further, n 11 ≠ n 12 , and n 11 ≠ n 13 , and further, n 11 ≠ n 14 , and further, n 11 ≠ n 15 , and further, n 11 ≠ n 16 ,

또한, n12≠n13이고, 또한, n12≠n14이고, 또한, n12≠n15이고, 또한, n12≠n16,Further, n 12 ≠ n 13 , and further, n 12 ≠ n 14 , and further, n 12 ≠ n 15 , and further, n 12 ≠ n 16 ,

또한, n13≠n14이고, 또한, n13≠n15이고, 또한, n13≠n16,Further, n 13 ≠ n 14 , and further, n 13 ≠ n 15 , and further, n 13 ≠ n 16 ,

또한, n14≠n15이고, 또한, n14≠n16,Also, n 14 ≠n 15 , and n 14 ≠n 16 ,

또한, n15≠n16}Also, n 15 ≠ n 16 }

또한,In addition,

{n1≠n9, 또는 n2≠n10, 또는 n3≠n11, 또는 n4≠n12, 또는 n5≠n13, 또는 n6≠n14, 또는 n7≠n15, 또는 n8≠n16가 성립한다}{n 1 ≠n 9 , or n 2 ≠n 10 , or n 3 ≠n 11 , or n 4 ≠n 12 , or n 5 ≠n 13 , or n 6 ≠n 14 , or n 7 ≠n 15 , or n 8 ≠ n 16 holds}

또한,In addition,

{n1=n9, 또는 n2=n10, 또는 n3=n11, 또는 n4=n12, 또는 n5=n13, 또는 n6=n14, 또는 n7=n15, 또는 n8=n16가 성립한다}{n 1 =n 9 , or n 2 =n 10 , or n 3 =n 11 , or n 4 =n 12 , or n 5 =n 13 , or n 6 =n 14 , or n 7 =n 15 , or n 8 = n 16 holds}

가 성립한다.」is established.”

가 중요한 조건이며, 보충 2에서 설명한 신호점 배치와 다른 점이다.is an important condition, which is different from the arrangement of the signal points described in Supplementary 2.

또, 도 117, 도 118에서는 상세한 구성을 생략하고 있으나, 다른 실시형태에서 설명하고 있는 OFDM 방식, 스펙트럼 확산 통신방식을 이용해서 변조신호의 송신 및 수신을 하는 경우라도 똑같이 실시할 수 있다.In addition, although the detailed configuration is omitted in Figs. 117 and 118, the same implementation can be performed even in the case of transmitting and receiving a modulated signal using the OFDM method and the spread spectrum communication method described in the other embodiments.

또, 실시형태 1 내지 실시형태 12에서 설명한 MIMO 전송방식이나 시공간블록부호(Space-Time Block Codes) 등의 시공간부호(Space-Time Codes)(단, 심벌을 주파수 축으로 배열해도 좋다), 프리코딩 실시하는 또는 프리코딩을 실행하지 않는 MIMO 전송방식에 있어서 앞에서 설명한 16QAM, 64QAM, 256QAM을 이용해도 데이터의 수신 품질이 향상할 가능성이 있다.In addition, the MIMO transmission method described in the first to twelfth embodiments and space-time codes such as space-time block codes (however, the symbols may be arranged on the frequency axis), precoding In the MIMO transmission method with or without precoding, even if 16QAM, 64QAM, and 256QAM described above are used, there is a possibility that the data reception quality can be improved.

(보충 5)(Supplementary 5)

여기에서는 (보충 2), (보충 3), (보충 4)에서 설명한 QAM을 이용한 통신·방송시스템의 구성 예에 대해 설명한다.Here, a configuration example of a communication/broadcasting system using QAM described in (Supplementary 2), (Supplementary 3), and (Supplementary 4) will be described.

도 122는 송신장치의 일례이며, 도 117과 마찬가지로 동작하는 것에 대해서는 동일 번호를 부여하였다.Fig. 122 is an example of a transmission device, and the same numbers are assigned to those that operate in the same manner as in Fig. 117 .

송신방법 지시부(12202)는 입력신호(12201)를 입력으로 하여, 입력신호(12201)에 의거하여 데이터심벌을 생성하기 위한, 오류정정부호에 관한 정보신호(12203) (예를 들어 오류정정부호의 부호화율, 오류정정부호의 블록길이 등), 변조방식에 관한 정보신호(12204) (예를 들어 변조방식), 변조방식에 관한 파라미터의 정보신호(12205) (예를 들어 QAM일 때의 진폭의 값에 관한 정보)를 출력한다. 또, 입력신호(12201)를 송신장치가 사용하는 사용자가 생성해도 좋고, 통신시스템으로 사용하는 경우 통신 상대의 피드백 정보를 입력신호(12201)로 해도 좋다.The transmission method instruction unit 12202 receives the input signal 12201 as an input, and generates an information signal 12203 regarding an error correction code (eg, an error correction code for generating a data symbol based on the input signal 12201). coding rate, block length of the error correction code, etc.), the information signal 12204 regarding the modulation method (eg, the modulation method), and the information signal 12205 of the parameter regarding the modulation method (eg, the amplitude of the QAM information about the value). Moreover, the user who uses the input signal 12201 may generate|occur|produce the input signal 12201, and when using it in a communication system, it is good also considering the feedback information of a communication partner as the input signal 12201.

오류정정 부호화부(11702)는 정보(11701), 오류정정부호에 관한 정보신호(12203)를 입력으로 하여, 오류정정부호에 관한 정보신호(12203)에 의거하여 오류정정부호화를 실행하여 오류정정부호화 후의 데이터(11703)를 출력한다.The error correction coding unit 11702 receives the information 11701 and the information signal 12203 related to the error correction code as inputs, and performs error correction coding based on the information signal 12203 related to the error correction code to perform error correction coding. The subsequent data 11703 is output.

매핑부(11706)는 인터리브 후의 데이터(11705), 변조방식에 관한 정보신호(12204), 변조방식에 관한 파라미터의 정보신호(12205)를 입력으로 하여, 변조방식에 관한 정보신호(12204) 및 변조방식에 관한 파라미터의 정보신호(12205)에 의거해 매핑을 실행해서 직교 베이스밴드신호(11707)를 출력한다.The mapping unit 11706 receives the interleaved data 11705, the information signal 12204 related to the modulation method, and the information signal 12205 of the parameter related to the modulation method as inputs, and the information signal 12204 related to the modulation method and the modulation method. Mapping is performed based on the information signal 12205 of the parameter related to the method, and an orthogonal baseband signal 11707 is output.

제어정보심벌 생성부(12207)는 오류정정부호에 관한 정보신호(12203), 변조방식에 관한 정보신호(12204), 변조방식에 관한 파라미터의 정보신호(12205), 제어 데이터(12206)를 입력으로 하여, 예를 들어 오류정정부호화의 처리 및 BPSK나 QPSK와 같은 변조 처리를 실행해서 제어정보 심벌신호(12208)를 출력한다.The control information symbol generating unit 12207 receives the information signal 12203 regarding the error correction code, the information signal 12204 regarding the modulation method, the information signal 12205 of the parameter regarding the modulation method, and the control data 12206 as inputs. Thus, the control information symbol signal 12208 is output by executing, for example, error correction coding processing and modulation processing such as BPSK or QPSK.

무선부(11703)는 직교 베이스밴드신호(11707), 제어심벌신호(12208), 파일럿심벌신호(12209), 프레임 구성신호(12210)를 입력으로 하여, 프레임 구성신호(12210)에 의거하여 프레임에 의거한 송신신호(11709)를 출력한다. 또, 프레임 구성은 도 123에서 나타낸 것과 같다.The radio unit 11703 receives the orthogonal baseband signal 11707, the control symbol signal 12208, the pilot symbol signal 12209, and the frame composition signal 12210, and receives the frame composition signal 12210 based on the frame composition signal 12210. A transmission signal 11709 based on the output is output. In addition, the frame structure is the same as that shown in FIG.

도 123은 종축 주파수, 횡축 시간에서의 프레임 구성의 일례이다. 도 123에 있어서 12301은 파일럿심벌이고, 12302는 제어정보심벌이며, 12303은 데이터심벌이다. 파일럿심벌(12301)은 도 122의 파일럿심벌신호(12209)에 상당하고, 제어정보심벌(12302)은 도 122의 제어정보 심벌신호(12208)에 상당하며, 데이터심벌(12303)은 도 122의 직교 베이스밴드신호(11707)에 상당한다.Fig. 123 is an example of a frame configuration in frequency on the vertical axis and time on the horizontal axis. 123, 12301 is a pilot symbol, 12302 is a control information symbol, and 12303 is a data symbol. The pilot symbol 12301 corresponds to the pilot symbol signal 12209 of FIG. 122, the control information symbol 12302 corresponds to the control information symbol signal 12208 of FIG. 122, and the data symbol 12303 is orthogonal to that of FIG. It corresponds to the baseband signal 11707.

도 124는 도 122의 송신장치가 송신한 변조신호를 수신하는 수신장치이며, 도 118과 동일하게 동작하는 것에 대해서는 동일 번호를 부여하고 있다.124 is a receiving device that receives a modulated signal transmitted by the transmitting device of FIG. 122, and the same numbers are assigned to those operating in the same manner as in FIG.

동기부(12405)는 직교 베이스밴드신호(11804)를 입력으로 하여, 예를 들어 도 123에서의 파일럿심벌(12301)을 검출 및 이용함으로써 주파수 동기, 시간 동기, 프레임 동기를 실시해서 동기신호(12406)로서 출력한다.The synchronization unit 12405 receives the orthogonal baseband signal 11804 as an input and performs frequency synchronization, time synchronization, and frame synchronization by detecting and using, for example, the pilot symbol 12301 in FIG. ) as output.

제어정보 복조부(12401)는 직교 베이스밴드신호(12403), 동기신호(12406)를 입력으로 하여, 도 123에서의 제어정보심벌(12302)의 복조(및 오류정정 복호)를 실시해서 제어정보신호(12402)를 출력한다.The control information demodulator 12401 receives the orthogonal baseband signal 12403 and the synchronization signal 12406 as inputs, performs demodulation (and error correction decoding) of the control information symbol 12302 in FIG. (12402) is output.

주파수 오프셋·전송로 추정부(12403)는 직교 베이스밴드신호(12403), 동기신호(12406)를 입력으로 하여, 예를 들어 도 123에서의 파일럿심벌(12301)을 이용해서 주파수 오프셋 및 전파에 의한 전송로의 변동을 추정하여 주파수 오프셋 및 전송로의 변동 추정신호(12404)를 출력한다.The frequency offset/path estimation unit 12403 receives the orthogonal baseband signal 12403 and the synchronization signal 12406 as inputs, and uses, for example, the pilot symbol 12301 in FIG. By estimating the fluctuation of the transmission path, a frequency offset and fluctuation estimation signal 12404 of the transmission path are output.

디 맵핑부(11805)는 직교 베이스밴드신호(12403), 제어정보신호(12402), 주파수 오프셋 및 전송로의 변동 추정신호(12404), 동기신호(12406)를 입력으로 하여, 제어정보신호(12402)에 의해 도 123의 데이터심벌(12303)의 변조방식을 판별하고, 직교 베이스밴드신호(12403) 및 주파수 오프셋 및 전송로의 변동 추정신호(12404)를 이용해서 데이터심벌 중의 각 비트의 대수 우도비를 구해서 대수 우도비 신호(11806)를 출력한다.The demapping unit 11805 receives an orthogonal baseband signal 12403, a control information signal 12402, a frequency offset and transmission path variation estimation signal 12404, and a synchronization signal 12406 as inputs, and receives a control information signal 12402 ) determines the modulation method of the data symbol 12303 in FIG. to output the log-likelihood ratio signal 11806.

디 인터리브부(11807)는 대수 우도비 신호(11808), 제어정보신호(12402)를 입력으로 하여, 제어정보신호(12402)에 포함되는 변조방식·오류정정 부호화방식 등의 송신방법의 정보로부터 송신장치가 이용한 인터리브 방법에 대응하는 디 인터리브 방법의 처리를 실행해서 디 인터리브 후의 대수 우도비 신호(11808)를 출력한다.The deinterleave unit 11807 receives the log-likelihood ratio signal 11808 and the control information signal 12402 as inputs, and transmits the information on the transmission method such as the modulation method and the error correction encoding method included in the control information signal 12402. The apparatus executes the processing of the deinterleave method corresponding to the interleave method used, and outputs the log-likelihood ratio signal 11808 after deinterleaving.

복호부(11809)는 디 인터리브 후의 대수 우도비 신호(11808), 제어정보신호(12402)를 입력으로 하여, 제어정보에 포함되는 오류정정 부호화방식에 관한 정보로부터 그 부호에 의거하는 오류정정 복호를 실시해서 수신데이터(11810)를 출력한다.The decoding unit 11809 receives the log-likelihood ratio signal 11808 and the control information signal 12402 after deinterleaving as inputs, and performs error correction decoding based on the code from the error correction encoding method information included in the control information. and outputting the received data 11810.

이하에서는 (보충 2), (보충 3), (보충 4)에서 설명한 QAM을 이용한 때의 실시 예에 대해 설명한다.Hereinafter, an embodiment using the QAM described in (Supplementary 2), (Supplementary 3) and (Supplementary 4) will be described.

<예 1><Example 1>

도 122의 송신장치가 오류정정부호로 복수의 블록길이(부호길이)의 송신을 하는 것이 가능한 것으로 한다.It is assumed that it is possible for the transmitter in FIG. 122 to transmit a plurality of block lengths (code lengths) with the error correction code.

예로, 블록길이(부호길이) 16200비트의 LDPC(블록) 부호에 의한 오류정정부호화 및 블록길이(부호길이) 64800비트의 LDPC(블록) 부호에 의한 오류정정부호화 중 어느 하나를 선택해서 도 122의 송신장치는 오류정정부호화를 실시하는 것으로 한다. 따라서, 이하의 2개의 오류정정방식을 생각한다.For example, by selecting either one of error correction encoding using an LDPC (block) code having a block length (code length) of 16200 bits and an error correction encoding using an LDPC (block) code having a block length (code length) of 64800 bits, as shown in FIG. The transmitter shall perform error correction encoding. Therefore, the following two error correction methods are considered.

<오류정정방식 #1><Error correction method #1>

부호화율 2/3, 블록길이(부호길이) 16200비트(정보:10800비트, 패리티:5400비트)의 LDPC(블록) 부호를 이용해서 부호화를 실시한다.Encoding is performed using an LDPC (block) code with a coding rate of 2/3 and a block length (code length) of 16200 bits (information: 10800 bits, parity: 5400 bits).

<오류정정방식 #2><Error correction method #1>

부호화율 2/3, 블록길이(부호길이) 64800비트(정보:43200비트, 패리티:21600비트)의 LDPC(블록) 부호를 이용해서 부호화를 실시한다.Encoding is performed using an LDPC (block) code with a coding rate of 2/3 and a block length (code length) of 64800 bits (information: 43200 bits, parity: 21600 bits).

그리고 도 122의 송신장치에서 도 111에서 설명한 16QAM을 사용하는 것으로 한다. 이때, 도 122의 송신장치가 <오류정정방식 #1>을 이용한 때에 도 111의 f=f#1로 설정하는 것으로 하며, <오류정정방식 #2>를 이용한 때에 도 111의 f=f#2로 설정하는 것으로 한다. 이때,In addition, it is assumed that the 16QAM described in FIG. 111 is used in the transmitter of FIG. 122 . In this case, it is assumed that f=f #1 of FIG. 111 is set when the transmitter of FIG. 122 uses <error correction method #1>, and f=f # 1 of FIG. 111 is set when <error correction method #12> is used. It is supposed to be set to At this time,

<조건 #H1><Condition #H1>

f#1≠1이고, 또한, f#2≠1이고, 또한, f#1≠f#2가 성립하면 좋다. 이와 같이 함으로써 <오류정정방식 #1> <오류정정방식 #2>어느 때에도 수신장치는 높은 데이터의 수신 품질을 얻을 수 있을 가능성이 커진다(<오류정정방식 #1> <오류정정방식 #2>에서 f의 호적 값이 다르므로).It is sufficient that f #1 ≠1, f #12 ≠1, and f #1f # 1 hold. In this way, the possibility that the receiving device can obtain high data reception quality is increased in any of <Error Correction Method #1><Error Correction Method #1> Because the family register value of f is different).

도 122의 송신장치에서 도 112에서 설명한 64QAM을 사용하는 것으로 한다. 이때, 도 122의 송신장치가 <오류정정방식 #1>을 이용한 때 도 112의 g1=g1,#1, g2=g2,#1, g3=g3,#1로 설정하는 것으로 하며, <오류정정방식 #2>를 이용한 때 도 112의 g1=g1,#2, g2=g2,#2, g3=g3,#2로 설정하는 것으로 한다. 그러면 이하가 성립하면 좋다.It is assumed that the transmitter of FIG. 122 uses the 64QAM described with reference to FIG. 112 . At this time, when the transmitter of FIG. 122 uses <error correction method #1>, g 1 =g 1 , #1 , g 2 =g 2 , #1 , g 3 =g 3 , #1 of FIG. 112 is set as It is assumed that, when <error correction method #2> is used, g 1 =g 1 , #2 , g 2 =g 2 , #2 , g 3 =g 3 , #2 in FIG. 112 is set. Then, it is good if the following is satisfied.

<조건 #H2><Condition #H2>

{(g1,#1, g2,#1, g3,#1)≠(1, 3, 5)이고, 또한, (g1,#1, g2,#1, g3,#1)≠(1, 5, 3)이고, 또한, (g1,#1, g2,#1, g3,#1)≠(3, 1, 5)이고, 또한, (g1,#1, g2,#1, g3,#1)≠(3, 5, 1)이고, 또한, (g1,#1, g2,#1, g3,#1)≠(5, 1, 3)이고, 또한, (g1,#1, g2,#1, g3,#1)≠(5, 3, 1)}{(g 1,#11 , g2, # 11, g3 ,#11 )≠(1,3,5), and (g1, # 11, g2 ,#11 , g3 ,#11 ) )≠(1, 5, 3), and (g 1,#11 , g2,#11, g3 ,#11 )≠(3,1,5), and (g1 ,#11 ) , g 2,#11 , g3 ,#11 )≠(3, 5, 1), and (g1 ,# 11, g2,#11, g3 ,#11 )≠(5, 1, 3), and (g 1,#11 , g2,#11, g3 ,#11 )≠(5, 3, 1)}

또한,In addition,

{(g1,#2, g2,#2, g3,#2)≠(1, 3, 5)이고, 또한, (g1,#2, g2,#2, g3,#2)≠(1, 5, 3)이고, 또한, (g1,#2, g2,#2, g3,#2)≠(3, 1, 5)이고, 또한, (g1,#2, g2,#2, g3,#2)≠(3, 5, 1)이고, 또한, (g1,#2, g2,#2, g3,#2)≠(5, 1, 3)이고, 또한, (g1,#2, g2,#2, g3,#2)≠(5, 3, 1)}{(g 1,#2 , g2,#2, g3 ,#2 )≠(1, 3, 5), and (g1 ,#2 , g2 ,#2 , g3 ,#2 ) ) ≠ (1, 5, 3), and (g 1,#2 , g 2,#2 , g 3,#2 )≠(3, 1, 5), and (g 1,#2 ) , g 2,#2, g3 ,# 2)≠(3, 5, 1), and (g1 ,# 2, g2,#2, g3 ,#2 )≠(5, 1, 3) and (g 1,#2 , g2,#2 , g3 ,#2 )≠(5, 3, 1)}

또한,In addition,

{{g1,#1≠g1,#2, 또는 g2,#1≠g2,#2, 또는 g3,#1≠g3,#2}가 성립한다}{{{g 1,#1 ≠g 1,#2 , or g 2,#11 ≠g 2,#2 , or g 3,#11 ≠g 3,#2 } holds}

가 성립한다.is established

이와 같이 함으로써 <오류정정방식 #1> <오류정정방식 #2>어느 경우에도 수신장치는 높은 데이터의 수신 품질을 얻을 수 있을 가능성이 커진다(<오류정정방식 #1> <오류정정방식 #2>로 g1, g2, g3의 호적한 세트가 다르므로).In this way, the possibility that the receiving apparatus can obtain high data reception quality increases in either case of <Error Correction Method #1><Error Correction Method #1>(<Error Correction Method #1><Error Correction Method #12>) as the suitable sets of g 1 , g 2 , and g 3 are different).

도 122의 송신장치에서 도 113에서 설명한 256QAM을 사용하는 것으로 한다. 이때, 도 122의 송신장치가 <오류정정방식 #1>을 이용한 때 도 113의 h1=h1,#1, h2=h2,#1, h3=h3,#1, h4=h4,#1, h5=h5,#1, h6=h6,#1, h7=h7,#1로 설정하는 것으로 하며, <오류정정방식 #2>를 이용한 때 도 113의 h1=h1,#2, h2=h2,#2, h3=h3,#2, h4=h4,#2, h5=h5,#2, h6=h6,#2, h7=h7,#2로 설정하는 것으로 한다. 그러면 이하가 성립하면 좋다.It is assumed that the transmitter of FIG. 122 uses the 256QAM described with reference to FIG. 113 . At this time, when the transmitter of FIG. 122 uses the <error correction method #1>, h 1 =h 1 , #1 , h 2 =h 2 , #1 , h 3 =h 3, #1 , h 4 of FIG. 113 . =h 4,#11 , h5 =h5 ,#11 , h6 =h6 ,#11 , h7 =h7 ,#11 , even when <error correction method #12> is used h 1 =h 1,#2 , h 2 =h 2,#2 , h 3 =h 3,#2 , h 4 =h 4,#2 , h 5 =h 5,#2 , h 6 = It is assumed that h6 ,#12 , h7 =h7 ,#2 is set. Then, it is good if the following is satisfied.

<조건 #H3><Condition #H3>

{{a1은 1 이상 7 이하의 정수이고, 또한, a2는 1 이상 7 이하의 정수이고, 또한, a3는 1 이상 7 이하의 정수이고, 또한, a4는 1 이상 7 이하의 정수이고, 또한, a5는 1 이상 7 이하의 정수이고, 또한, a6은 1 이상 7 이하의 정수이고, 또한, a7은 1 이상 7 이하의 정수}가 성립하며, {x는 1 이상 7 이하의 정수이고, 또한, y는 1 이상 7 이하의 정수이고, 또한, x≠y}가 성립한 때, {모든 x, 모든 y로, ax≠ay가 성립한다}일 때, (ha1,#1, ha2,#1, ha3,#1, ha4,#1, ha5,#1, ha6,#1, ha7,#1)≠(1, 3, 5, 7, 9, 11, 13)가 성립한다}{{a1 is an integer of 1 or more and 7 or less, a2 is an integer of 1 or more and 7 or less, a3 is an integer of 1 or more and 7 or less, and a4 is an integer of 1 or more and 7 or less, and a5 is an integer of 1 or more and 7 or less, a6 is an integer of 1 or more and 7 or less, and a7 is an integer of 1 or more and 7 or less}, {x is an integer of 1 or more and 7 or less, and y is an integer of 1 or more and 7 or less, and when x≠y} holds, {for all x and all y, ax≠ay holds}, (h a1,#11 , h a2,# 1 , h a3,#11 , h a4,#11 , h a5,#11 , h a6,#11 , h a7,#11 )≠(1, 3, 5, 7, 9, 11, 13) holds true do}

또한,In addition,

{{a1은 1 이상 7 이하의 정수이고, 또한, a2는 1 이상 7 이하의 정수이고, 또한, a3는 1 이상 7 이하의 정수이고, 또한, a4는 1 이상 7 이하의 정수이고, 또한, a5는 1 이상 7 이하의 정수이고, 또한, a6은 1 이상 7 이하의 정수이고, 또한, a7은 1 이상 7 이하의 정수}가 성립하며, {x는 1 이상 7 이하의 정수이고, 또한, y는 1 이상 7 이하의 정수이고, 또한, x≠y}가 성립한 때, {모든 x, 모든 y로, ax≠ay가 성립한다}일 때 (ha1,#2, ha2,#2, ha3,#2, ha4,#2, ha5,#2, ha6,#2, ha7,#2)≠(1, 3, 5, 7, 9, 11, 13)가 성립한다}{{a1 is an integer of 1 or more and 7 or less, a2 is an integer of 1 or more and 7 or less, a3 is an integer of 1 or more and 7 or less, and a4 is an integer of 1 or more and 7 or less, and a5 is an integer of 1 or more and 7 or less, a6 is an integer of 1 or more and 7 or less, and a7 is an integer of 1 or more and 7 or less}, {x is an integer of 1 or more and 7 or less, and y is an integer of 1 or more and 7 or less, and when x≠y} holds, {with all x and all y, ax≠ay holds} (h a1,#2 , h a2,#2 , h a3,#2 , h a4,#2 , h a5,#2 , h a6,#2 , h a7,#2 )≠(1, 3, 5, 7, 9, 11, 13) holds }

또한,In addition,

{{h1,#1≠h1,#2, 또는 h2,#1≠h2,#2, 또는 h3,#1≠h3,#2, 또는 h4,#1≠h4,#2, 또는 h5,#1≠h5,#2, 또는 h6,#1≠h6,#2, 또는 h7,#1≠h7,#2}가 성립한다}가 성립한다.{{h 1,#1 ≠h 1,#12 , or h 2,#11 ≠h 2,#12 , or h 3,#11 ≠h 3,#12 , or h 4,#11 ≠h 4 , } holds true for # 2 , or h5 ,#11 h5,#12, or h6,#11 ≠h6 ,#12 , or h7 ,#11 ≠h7 ,#12 }.

이와 같이 함으로써 <오류정정방식 #1> <오류정정방식 #2>어느 경우에도 수신장치는 높은 데이터의 수신 품질을 얻을 수 있을 가능성이 커진다(<오류정정방식 #1> <오류정정방식 #2>로 h1, h2, h3, h4, h5, h6, h7의 호적한 세트가 다르므로).In this way, the possibility that the receiving apparatus can obtain high data reception quality increases in either case of <Error Correction Method #1><Error Correction Method #1>(<Error Correction Method #1><Error Correction Method #12>) (since the suitable sets of h 1 , h 2 , h 3 , h 4 , h 5 , h 6 , h 7 are different).

이상을 정리하면 이하와 같이 된다.Summarizing the above, it becomes as follows.

다음의 2개의 오류정정방식을 생각한다.Consider the following two error correction methods.

<오류정정방식 #1*><Error correction method #1*>

부호화율 A, 블록길이(부호길이) B비트의 블록부호를 이용해서 부호화를 실시한다(A는 실수이며, 0<A<1이 성립하고, B는 0보다 큰 정수로 한다).Encoding is performed using a block code with a coding rate A and block length (code length) B bits (A is a real number, 0<A<1 holds, and B is an integer greater than 0).

<오류정정방식 #2*><Error correction method #2*>

부호화율 A, 블록길이(부호길이) C비트의 블록부호를 이용해서 부호화를 실시한다(A는 실수이며, 0<A<1이 성립하고, C는 0보다 큰 정수이며, B≠C가 성립한다).Encoding is performed using a block code with a coding rate A and block length (code length) of C bits (A is a real number, 0<A<1 holds, C is an integer greater than 0, and B≠C holds true) do).

그리고 도 122의 송신장치에서 도 111에서 설명한 16QAM을 사용하는 것으로 한다. 이때, 도 122의 송신장치가 <오류정정방식 #1*>를 이용한 때 도 111의 f=f#1로 설정하는 것으로 하며, <오류정정방식 #2*>를 이용한 때 도 111의 f=f#2로 설정하는 것으로 한다. 이때, <조건 #H1>이 성립하면 좋다.In addition, it is assumed that the 16QAM described in FIG. 111 is used in the transmitter of FIG. 122 . At this time, it is assumed that f=f #1 of FIG. 111 is set when the transmitter of FIG. 122 uses <error correction method #1*>, and f=f of FIG. 111 when <error correction method #2*> is used Suppose it is set to #2 . At this time, it is sufficient if <condition #H1> is satisfied.

도 122의 송신장치에서 도 112에서 설명한 64QAM을 사용하는 것으로 한다. 이때, 도 122의 송신장치가 <오류정정방식 #1*>를 이용한 때 도 112의 g1=g1,#1, g2=g2,#1, g3=g3,#1로 설정하는 것으로 하며, <오류정정방식 #2*>를 이용한 때 도 112의 g1=g1,#2, g2=g2,#2, g3=g3,#2로 설정하는 것으로 한다. 이때, <조건 #H2>가 성립하면 좋다.It is assumed that the transmitter of FIG. 122 uses the 64QAM described with reference to FIG. 112 . At this time, when the transmitter of FIG. 122 uses the <error correction method #1*>, g 1 =g 1,#11 , g2 =g2 ,# 11, g3 =g3,#11 of FIG. When the <error correction method #2*> is used, it is assumed that g 1 =g 1, #2 , g 2 =g 2, #2 , g 3 =g 3, #2 in FIG. 112 is set. At this time, it is sufficient if <condition #H2> is satisfied.

도 122의 송신장치에서 도 113에서 설명한 256QAM을 사용하는 것으로 한다. 이때, 도 122의 송신장치가 <오류정정방식 #1*>를 이용한 때 도 113의 h1=h1,#1, h2=h2,#1, h3=h3,#1, h4=h4,#1, h5=h5,#1, h6=h6,#1, h7=h7,#1로 설정하는 것으로 하며, <오류정정방식 #2*>를 이용한 때 도 112의 h1=h1,#2, h2=h2,#2, h3=h3,#2, h4=h4,#2, h5=h5,#2, h6=h6,#2, h7=h7,#2로 설정하는 것으로 한다. 이때, <조건 #H3>이 성립하면 좋다.It is assumed that the transmitter of FIG. 122 uses the 256QAM described with reference to FIG. 113 . At this time, when the transmitter of FIG. 122 uses <error correction method #1*>, h 1 =h 1,#11 , h2 =h2 ,#11 , h3 =h3 ,#11 , 4 =h 4,#11 , h5 =h5 ,#11 , h6 =h6 ,#11 , h7 =h7 ,#11, and use <error correction method #2*> When h 1 =h 1,#2 , h 2 =h 2,#2 , h 3 =h 3,#2 , h 4 =h 4,#2 , h 5 =h 5,#2 , h in FIG. 112 , It is assumed that 6 =h 6,#12 , h7 =h7 ,#12 are set. At this time, it is sufficient if <condition #H3> is satisfied.

<예 2><Example 2>

도 122의 송신장치가 오류정정부호로 복수의 블록길이(부호길이)의 송신을 하는 것이 가능한 것으로 한다.It is assumed that it is possible for the transmitter in FIG. 122 to transmit a plurality of block lengths (code lengths) with the error correction code.

예로, 블록길이(부호길이) 16200비트의 LDPC(블록) 부호에 의한 오류정정부호화 및 블록길이(부호길이) 64800비트의 LDPC(블록) 부호에 의한 오류정정부호화 중 어느 하나를 선택해서 도 122의 송신장치는 오류정정부호화를 실시하는 것으로 한다. 따라서, 이하의 2개의 오류정정방식을 생각한다.For example, by selecting either one of error correction encoding using an LDPC (block) code having a block length (code length) of 16200 bits and an error correction encoding using an LDPC (block) code having a block length (code length) of 64800 bits, as shown in FIG. The transmitter shall perform error correction encoding. Therefore, the following two error correction methods are considered.

<오류정정방식 #3><Error correction method #3>

부호화율 2/3, 블록길이(부호길이) 16200비트(정보:10800비트, 패리티:5400비트)의 LDPC(블록) 부호를 이용해서 부호화를 실시한다.Encoding is performed using an LDPC (block) code with a coding rate of 2/3 and a block length (code length) of 16200 bits (information: 10800 bits, parity: 5400 bits).

<오류정정방식 #4><Error correction method #4>

부호화율 2/3, 블록길이(부호길이) 64800비트(정보:43200비트, 패리티:21600비트)의 LDPC(블록) 부호를 이용해서 부호화를 실시한다.Encoding is performed using an LDPC (block) code with a coding rate of 2/3 and a block length (code length) of 64800 bits (information: 43200 bits, parity: 21600 bits).

그리고 도 122의 송신장치에서 도 114에서 설명한 16QAM을 사용하는 것으로 한다. 이때, 도 122의 송신장치가 <오류정정방식 #3>을 이용한 때 도 114의 f1=f1,#1, f2=f2,#1로 설정하는 것으로 하며, <오류정정방식 #4>를 이용한 때 도 114의 f1=f1,#2, f2=f2,#2로 설정하는 것으로 한다. 이때,In addition, it is assumed that the 16QAM described in FIG. 114 is used in the transmitter of FIG. 122 . At this time, it is assumed that f 1 =f 1,#11 , f2=f2 , # 11 of FIG. 114 is set when the transmitter of FIG. 122 uses <error correction method #13>, and <error correction method #14> When > is used, it is assumed that f 1 =f 1,#12 , f2=f2, #12 in FIG. 114 is set. At this time,

<조건 #H4><Condition #H4>

{f1,#1≠f1,#2, 또는 f2,#1≠f2,#2}가 성립하면 좋다. 이와 같이 함으로써 <오류정정방식 #3> <오류정정방식 #4>의 어느 경우에도 수신장치는 높은 데이터의 수신 품질을 얻을 수 있을 가능성이 커진다(<오류정정방식 #3> <오류정정방식 #4>에서 f1, f2의 호적한 세트가 다르므로).{f 1,#11 ≠f1 ,#12 , or f2 ,#11 ≠f2 ,#12 } may hold. By doing in this way, the possibility that the receiving apparatus can obtain high data reception quality in either case of <Error Correction Method #1> and <Error Correction Method #1> increases (<Error Correction Method #1><Error Correction Method #4>) Since the suitable sets of f 1 , f 2 are different in >).

도 122의 송신장치에서 도 115에서 설명한 64QAM을 사용하는 것으로 한다. 이때, 도 122의 송신장치가 <오류정정방식 #3>을 이용한 때 도 115의 g1=g1,#1, g2=g2,#1, g3=g3,#1, g4=g4,#1, g5=g5,#1, g6=g6,#1로 설정하는 것으로 하며, <오류정정방식 #4>를 이용한 때 도 115의 g1=g1,#2, g2=g2,#2, g3=g3,#2, g4=g4,#2, g5=g5,#2, g6=g6,#2로 설정하는 것으로 한다. 그러면 이하가 성립하면 좋다.It is assumed that the transmitter of FIG. 122 uses the 64QAM described with reference to FIG. 115 . At this time, when the transmitter of FIG. 122 uses the <error correction method # 3 >, g 1 =g 1,#11 , g2 =g2, # 11, g3=g3,# 11 , g4 in FIG. =g 4,#11 , g5 =g5 ,#11 , g6 =g6 ,#11 , and when <error correction method #4> is used, g1=g1 ,# 1 in FIG. By setting 2 , g 2 =g 2,#2 , g 3 =g 3,#2 , g 4 =g 4,#2 , g 5 =g 5,#2 , g 6 =g 6,#2 do. Then, it is good if the following is satisfied.

<조건 #H5><Condition #H5>

{{

{{g1,#1≠g1,#2이고, 또한, g1,#1≠g2,#2이고, 또한, g1,#1≠g3,#2}, 또는, {g2,#1≠g1,#2이고, 또한, g2,#1≠g2,#2이고, 또한, g2,#1≠g3,#2}, 또는, {g3,#1≠g1,#2이고, 또한, g3,#1≠g2,#2이고, 또한, g3,#1≠g3,#2}가 성립한다},{{g 1,#1 ≠g 1,#2 , and g 1,#1 ≠g 2,#2 , and g 1,#1 ≠g 3,#2 }, or {g 2 ,#1 ≠g 1,#2 , and g 2,#1 ≠g 2,#2 , and g 2,#11 ≠g 3,#2 }, or {g 3,#1 ≠ g 1,#12 , and g3 ,#11 ≠g2 ,#2 , and g3 ,#11 ≠g3 ,#12 } holds},

또는,or,

{{g4,#1≠g4,#2이고, 또한, g4,#1≠g5,#2이고, 또한, g4,#1≠g6,#2}, 또는, {g5,#1≠g4,#2이고, 또한, g5,#1≠g5,#2이고, 또한, g5,#1≠g6,#2}, 또는, {g6,#1≠g4,#2이고, 또한, g6,#1≠g5,#2이고, 또한, g6,#1≠g6,#2}가 성립한다}{{g 4,#1 ≠g 4,#2 , and g 4,#1 ≠g 5,#2 , and g 4,# 1 ≠g 6,#2 }, or {g 5 ,#1 ≠g 4,#2 , and g 5,#1 ≠g 5,#2 , and g 5,#11 ≠g 6,#2 }, or {g 6,#1 ≠ g 4,#2 , and g6 ,#1 ≠g 5,#2 , and g6 ,#11 ≠g 6,#2 } holds.}

}}

가 성립한다.is established

이와 같이 함으로써 <오류정정방식 #3> <오류정정방식 #4>의 어느 경우에도 수신장치는 높은 데이터의 수신 품질을 얻을 수 있을 가능성이 커진다(<오류정정방식 #3> <오류정정방식 #4>로 g1, g2, g3, g4, g5, g6의 호적한 세트가 다르므로).By doing in this way, the possibility that the receiving apparatus can obtain high data reception quality in either case of <Error Correction Method #1> and <Error Correction Method #1> increases (<Error Correction Method #1><Error Correction Method #4>) Since the suitable sets of g 1 , g 2 , g 3 , g 4 , g 5 , and g 6 are different).

도 122의 송신장치에서 도 116에서 설명한 256QAM을 사용하는 것으로 한다. 이때, 도 122의 송신장치가 <오류정정방식 #3>을 이용한 때 도 116의 h1=h1,#1, h2=h2,#1, h3=h3,#1, h4=h4,#1, h5=h5,#1, h6=h6,#1, h7=h7,#1, h8=h8,#1, h9=h9,#1, h10=h10,#1, h11=h11,#1, h12=h12,#1, h13=h13,#1, h14=h14,#1로 설정하는 것으로 하며, <오류정정방식 #4>를 이용한 때 도 116의 h1=h1,#2, h2=h2,#2, h3=h3,#2, h4=h4,#2, h5=h5,#2, h6=h6,#2, h7=h7,#2, h8=h8,#2, h9=h9,#2, h10=h10,#2, h11=h11,#2, h12=h12,#2, h13=h13,#2, h14=h14,#2로 설정하는 것으로 한다. 그러면 이하가 성립하면 좋다.It is assumed that the transmitter of FIG. 122 uses the 256QAM described with reference to FIG. 116 . At this time, when the transmitter of FIG. 122 uses the <error correction method # 3 >, h 1 =h 1,#11 , h2 =h2 ,#11 , h3=h3 ,#11 , h4 =h 4,#11 , h 5 =h 5,#11 , h 6 =h 6,#11 , h 7 =h 7,#11 , h 8 =h 8,#11 , h 9 =h 9,# 1 1 , h 10 =h 10,# 11 , h11 =h11 ,#11 , h12 =h12,#11 , h13 =h13,#11 , h14 = h14 , # 11 and when <error correction method #4> is used, h 1 =h 1,#2 , h 2 =h 2,#2 , h 3 =h 3,#2 , h 4 =h 4,#2 in FIG. , h 5 =h 5,#2 , h 6 =h 6,#12 , h 7 =h 7,#12 , h 8 =h 8,#12 , h 9 =h 9,#12 , h 10 =h 10,#2 , h 11 =h 11,# 12 , h12 =h12 ,#12 , h13 =h13,#12 , h14 =h14, # 12 . Then, it is good if the following is satisfied.

<조건 #H6><Condition #H6>

{{

{k는 1 이상 7 이하의 정수이며, 이를 만족하는 모든 k에서 h1,#1≠hk,#2가 성립한다},{k is an integer greater than or equal to 1 and less than or equal to 7, and h 1,#11 ≠h k,#2 holds for all k that satisfy it},

또는, {k는 1 이상 7 이하의 정수이며, 이를 만족하는 모든 k에서 h2,#1≠hk,#2가 성립한다}Alternatively, {k is an integer of 1 or more and 7 or less, and h 2,#11 ≠h k,#2 holds for all k that satisfy it}

또는, {k는 1 이상 7 이하의 정수이며, 이를 만족하는 모든 k에서 h3,#1≠hk,#2가 성립한다}Alternatively, {k is an integer of 1 or more and 7 or less, and h 3,#11 ≠h k,#2 holds for all k that satisfy it}

또는, {k는 1 이상 7 이하의 정수이며, 이를 만족하는 모든 k에서 h4,#1≠hk,#2가 성립한다}Alternatively, {k is an integer of 1 or more and 7 or less, and h 4,#11 ≠h k,#2 holds for all k that satisfy it}

또는, {k는 1 이상 7 이하의 정수이며, 이를 만족하는 모든 k에서 h5,#1≠hk,#2가 성립한다}Alternatively, {k is an integer of 1 or more and 7 or less, and h 5,#11 ≠h k,#2 holds for all k that satisfy it}

또는, {k는 1 이상 7 이하의 정수이며, 이를 만족하는 모든 k에서 h6,#1≠hk,#2가 성립한다}Alternatively, {k is an integer of 1 or more and 7 or less, and h6 ,#11hk,#2 holds for all k that satisfy it}

또는, {k는 1 이상 7 이하의 정수이며, 이를 만족하는 모든 k에서 h7,#1≠hk,#2가 성립한다}Alternatively, {k is an integer greater than or equal to 1 and less than or equal to 7, and h 7,#11 ≠h k,#2 holds for all k that satisfy it}

}}

또는,or,

{{

{k는 8 이상 14 이하의 정수이며, 이를 만족하는 모든 k에서 h8,#1≠hk,#2가 성립하는},{k is an integer between 8 and 14, and h 8,#11h k,# 2 holds for all k satisfying this},

또는, {k는 8 이상 14 이하의 정수이며, 이를 만족하는 모든 k에서 h9,#1≠hk,#2가 성립한다}Alternatively, {k is an integer of 8 or more and 14 or less, and h 9,#11 ≠h k,#2 holds for all k that satisfy it}

또는, {k는 8 이상 14 이하의 정수이며, 이를 만족하는 모든 k에서 h10,#1≠hk,#2가 성립한다}Alternatively, {k is an integer of 8 or more and 14 or less, and h 10,#11 ≠h k,#2 holds for all k that satisfy it}

또는, {k는 8 이상 14 이하의 정수이며, 이를 만족하는 모든 k에서 h11,#1≠hk,#2가 성립한다}Alternatively, {k is an integer of 8 or more and 14 or less, and h 11,#11 ≠h k,#2 holds for all k that satisfy it}

또는, {k는 8 이상 14 이하의 정수이며, 이를 만족하는 모든 k에서 h12,#1≠hk,#2가 성립한다}Alternatively, {k is an integer of 8 or more and 14 or less, and h 12,#11 ≠h k,#2 holds for all k that satisfy it}

또는, {k는 8 이상 14 이하의 정수이며, 이를 만족하는 모든 k에서 h13,#1≠hk,#2가 성립한다}Alternatively, {k is an integer of 8 or more and 14 or less, and h 13,#11 ≠h k,#2 holds for all k that satisfy it}

또는, {k는 8 이상 14 이하의 정수이며, 이를 만족하는 모든 k에서 h14,#1≠hk,#2가 성립한다}Alternatively, {k is an integer of 8 or more and 14 or less, and h 14,#11 ≠h k,#2 holds for all k that satisfy it}

}}

이와 같이 함으로써 <오류정정방식 #3> <오류정정방식 #4>의 어느 경우에도 수신장치는 높은 데이터의 수신 품질을 얻을 수 있을 가능성이 커진다(<오류정정방식 #3> <오류정정방식 #4>로 h1, h2, h3, h4, h5, h6, h7, h8, h9, h10, h11, h12, h13, h14의 호적한 세트가 다르므로).By doing in this way, the possibility that the receiving apparatus can obtain high data reception quality in either case of <Error Correction Method #1> and <Error Correction Method #1> increases (<Error Correction Method #1><Error Correction Method #4>) As the suitable set of h 1 , h 2 , h 3 , h 4 , h 5 , h 6 , h 7 , h 8 , h 9 , h 10 , h 11 , h 12 , h 13 , h 14 is different in > ).

이상을 정리하면 이하와 같이 된다.Summarizing the above, it becomes as follows.

다음의 2개의 오류정정방식을 생각한다.Consider the following two error correction methods.

<오류정정방식 #3*><Error correction method #3*>

부호화율 A, 블록길이(부호길이) B비트의 블록부호를 이용해서 부호화를 실시한다(A는 실수이며, 0<A<1이 성립하고, B는 0보다 큰 정수로 한다).Encoding is performed using a block code with a coding rate A and block length (code length) B bits (A is a real number, 0<A<1 holds, and B is an integer greater than 0).

<오류정정방식 #4*><Error correction method #4*>

부호화율 A, 블록길이(부호길이) C비트의 블록부호를 이용해서 부호화를 실시한다(A는 실수이며, 0<A<1이 성립하고, C는 0보다 큰 정수이며, B≠C가 성립한다)Encoding is performed using a block code with a coding rate A and block length (code length) of C bits (A is a real number, 0<A<1 holds, C is an integer greater than 0, and B≠C holds true) do)

그리고 도 122의 송신장치에서 도 114에서 설명한 16QAM을 사용하는 것으로 한다. 이때, 도 122의 송신장치가 <오류정정방식 #3*>를 이용한 때 도 114의 f1=f1,#1, f2=f2,#1로 설정하는 것으로 하며, <오류정정방식 #4*>를 이용한 때 도 114의 f1=f1,#2, f2=f2,#2로 설정하는 것으로 한다. 이때, <조건 #H4>가 성립하면 좋다.In addition, it is assumed that the 16QAM described in FIG. 114 is used in the transmitter of FIG. 122 . At this time, when the transmitter of FIG. 122 uses the <error correction method #3*>, it is assumed that f 1 =f 1,#11 , f2 =f2 , # 11 of FIG. 114 is set, and the <error correction method #1 When 4*> is used, it is assumed that f 1 =f 1,#12 , f2=f2, #12 in FIG. 114 is set. At this time, it is sufficient if <condition #H4> is satisfied.

도 122의 송신장치에서 도 115에서 설명한 64QAM을 사용하는 것으로 한다. 이때, 도 122의 송신장치가 <오류정정방식 #3*>를 이용한 때 도 115의 g1=g1,#1, g2=g2,#1, g3=g3,#1, g4=g4,#1, g5=g5,#1, g6=g6,#1로 설정하는 것으로 하며, <오류정정방식 #4*>를 이용한 때 도 115의 g1=g1,#2, g2=g2,#2, g3=g3,#2, g4=g4,#2, g5=g5,#2, g6=g6,#2로 설정하는 것으로 한다. 이때, <조건 #H5>가 성립하면 좋다.It is assumed that the transmitter of FIG. 122 uses the 64QAM described with reference to FIG. 115 . At this time, when the transmitter of FIG. 122 uses the <error correction method # 3 *>, g 1 =g 1,#11 , g2 =g2 ,#11 , g3=g3 ,#11 ,g 4 = g 4,#11 , g5 =g5 ,#11 , g6 =g6 ,#11 , and when <error correction method # 4 *> is used, g1=g1 in FIG. 115 ,#2 , g 2 =g 2,#2 , g 3 =g 3,#2 , g 4 =g 4,#2 , g 5 =g 5,#2 , g 6 =g 6,#2 do it by doing At this time, it is sufficient if <condition #H5> is satisfied.

도 122의 송신장치에서 도 116에서 설명한 256QAM을 사용하는 것으로 한다. 이때, 도 122의 송신장치가 <오류정정방식 #3*>를 이용한 때 도 116의 h1=h1,#1, h2=h2,#1, h3=h3,#1, h4=h4,#1, h5=h5,#1, h6=h6,#1, h7=h7,#1로 설정하는 것으로 하며, <오류정정방식 #4*>를 이용한 때 도 116의 h1=h1,#2, h2=h2,#2, h3=h3,#2, h4=h4,#2, h5=h5,#2, h6=h6,#2, h7=h7,#2로 설정하는 것으로 한다. 이때, <조건 #H6>가 성립하면 좋다.It is assumed that the transmitter of FIG. 122 uses the 256QAM described with reference to FIG. 116 . At this time, when the transmitter of FIG. 122 uses the <error correction method # 3 *>, h 1 =h 1,#11 , h2 =h2 ,#11 , h3=h3 ,#11 ,h 4 =h 4,#11 , h5 =h5 ,#11 , h6 =h6 ,#11 , h7 =h7 ,#11 , using <error correction method #4*> When h 1 =h 1,#2 , h 2 =h 2,#2 , h 3 =h 3,#2 , h 4 =h 4,#2 , h 5 =h 5,#2 , h in FIG. 116 , It is assumed that 6 =h 6,#12 , h7 =h7 ,#12 are set. At this time, it is sufficient if <condition #H6> is satisfied.

<예 3><Example 3>

도 122의 송신장치가 오류정정부호로 복수의 블록길이(부호길이)의 송신을 할 수 있는 것으로 한다.It is assumed that the transmitting apparatus in Fig. 122 can transmit a plurality of block lengths (code lengths) with the error correction code.

예로, 블록길이(부호길이) 16200비트의 LDPC(블록) 부호에 의한 오류정정부호화 및 블록길이(부호길이) 64800비트의 LDPC(블록) 부호에 의한 오류정정부호화 중 어느 하나를 선택해서 도 122의 송신장치는 오류정정부호화를 실시하는 것으로 한다. 따라서, 이하의 2개의 오류정정방식을 생각한다.For example, by selecting either one of error correction encoding using an LDPC (block) code having a block length (code length) of 16200 bits and an error correction encoding using an LDPC (block) code having a block length (code length) of 64800 bits, as shown in FIG. The transmitter shall perform error correction encoding. Therefore, the following two error correction methods are considered.

<오류정정방식 #5><Error correction method #5>

부호화율 2/3, 블록길이(부호길이) 16200비트(정보:10800비트, 패리티:5400비트)의 LDPC(블록) 부호를 이용해서 부호화를 실시한다.Encoding is performed using an LDPC (block) code with a coding rate of 2/3 and a block length (code length) of 16200 bits (information: 10800 bits, parity: 5400 bits).

<오류정정방식 #6><Error correction method #6>

부호화율 2/3, 블록길이(부호길이) 64800비트(정보:43200비트, 패리티:21600비트)의 LDPC(블록) 부호를 이용해서 부호화를 실시한다.Encoding is performed using an LDPC (block) code with a coding rate of 2/3 and a block length (code length) of 64800 bits (information: 43200 bits, parity: 21600 bits).

그리고 도 122의 송신장치에서 도 119에서 설명한 16QAM을 사용하는 것으로 한다. 이때, 도 122의 송신장치가 <오류정정방식 #5>를 이용한 때 도 119의 k1=k1,#1, k2=k2,#1로 설정하는 것으로 하며, <오류정정방식 #6>을 이용한 때 도 119의 k1=k1,#2, k2=k2,#2로 설정하는 것으로 한다. 이때,In addition, it is assumed that the 16QAM described with reference to FIG. 119 is used in the transmitter of FIG. 122 . At this time, when the transmitter of FIG. 122 uses the <error correction method #5>, it is assumed that k 1 =k 1,#11 , k2=k2 , # 11 of FIG. 119 is set, and the <error correction method #16> When > is used, it is assumed that k 1 =k 1,#12 , k2=k2, #12 in FIG. 119 is set. At this time,

<조건 #H7><Condition #H7>

{k1,#1≠k1,#2, 또는 k2,#1≠k2,#2}가 성립한다{k 1,#1 ≠k 1,#2 , or k 2,#11 ≠k 2,#2 } holds

가 되면 좋다. 이와 같이 함으로써 <오류정정방식 #5> <오류정정방식 #6>의 어느 경우에도 수신장치는 높은 데이터의 수신 품질을 얻을 수 있을 가능성이 커진다(<오류정정방식 #5> <오류정정방식 #6>에서 k1, k2의 호적한 세트가 다르므로).good to go In this way, the possibility that the receiving apparatus can obtain high data reception quality in either case of <error correction method #15> and <error correction method #16> increases (<error correction method #5><error correction method #6>) > in k 1 , k 2 because the suitable sets are different).

도 122의 송신장치에서 도 120에서 설명한 64QAM을 사용하는 것으로 한다. 이때, 도 122의 송신장치가 <오류정정방식 #5>를 이용한 때 도 120의 m1=m1,#1, m2=m2,#1, m3=m3,#1, m4=m4,#1, m5=m5,#1, m6=m6,#1, m7=m7,#1, m8=m8,#1로 설정하는 것으로 하며, <오류정정방식 #6>을 이용한 때 도 120의 m1=m1,#2, m2=m2,#2, m3=m3,#2, m4=m4,#2, m5=m5,#2, m6=m6,#2, m7=m7,#2, m8=m8,#2로 설정하는 것으로 한다. 그러면 이하가 성립하면 좋다.It is assumed that the transmitter of FIG. 122 uses the 64QAM described with reference to FIG. 120 . At this time, when the transmitter of FIG. 122 uses the <error correction method #5>, m 1 =m 1,#11 , m2=m2 ,#11 , m3 =m3 ,#11 , m4 =m 4,#11 , m 5 =m 5,#11 , m 6 =m 6,#11 , m 7 =m 7,#11 , m8 =m 8 ,#11 When correction method #6> is used, m 1 =m 1,#12 , m2 =m2 ,#12 , m3 =m3 ,#12 , m4 =m4 ,#12 , m5 = It is assumed that m 5,#2 , m 6 =m 6,#2 , m 7 =m 7,#2 , m 8 =m 8,#2 are set. Then, it is good if the following is satisfied.

<조건 #H8><Condition #H8>

{{

{{m1,#1≠m1,#2이고, 또한, m1,#1≠m2,#2이고, 또한, m1,#1≠m3,#2이고, 또한, m1,#1≠m4,#2}, 또는, {m2,#1≠m1,#2이고, 또한, m2,#1≠m2,#2이고, 또한, m2,#1≠m3,#2이고, 또한, m2,#1≠m4,#2}, 또는, {m3,#1≠m1,#2이고, 또한, m3,#1≠m2,#2이고, 또한, m3,#1≠m3,#2이고, 또한, m3,#1≠m4,#2}또는, {m4,#1≠m1,#2이고, 또한, m4,#1≠m2,#2이고, 또한, m4,#1≠m3,#2이고, 또한, m4,#1≠m4,#2}가 성립한다},{{m 1,#1 ≠m 1,#2 , and m 1,#1 ≠m 2,#2 , and m 1,#1 ≠m 3,#2 , and m 1, #1 ≠m 4,#2 }, or {m 2,#1 ≠m 1,#2 , and m 2,#1 ≠m 2,#2 , and m 2,#1 ≠m 3,#2 , and m 2,#1 ≠m 4,#2 }, or {m 3,#1 ≠m 1,#2 , and m 3,#11 ≠m 2,#2 Also, m 3,#1 ≠m 3,#2 , and m 3,#1 ≠m 4,#2 } or {m 4,#1 ≠m 1,#2 , and m 4,#11 ≠m2 ,#12 , and m4 ,#11 ≠m3 ,#12 , and m4 ,#11 ≠m4 ,#2 } holds},

또는,or,

{{m5,#1≠m5,#2이고, 또한, m5,#1≠m6,#2이고, 또한, m5,#1≠m7,#2이고, 또한, m5,#1≠m8,#2}, 또는, {m6,#1≠m5,#2이고, 또한, m6,#1≠m6,#2이고, 또한, m6,#1≠m7,#2이고, 또한, m6,#1≠m8,#2}, 또는, {m7,#1≠m5,#2이고, 또한, m7,#1≠m6,#2이고, 또한, m7,#1≠m7,#2이고, 또한, m7,#1≠m8,#2}또는, {m8,#1≠m5,#2이고, 또한, m8,#1≠m6,#2이고, 또한, m8,#1≠m7,#2이고, 또한, m8,#1≠m8,#2}가 성립한다}{{m 5,#1 ≠m 5,#2 , m 5,#1 ≠m 6,#2 , m 5,#11 ≠m 7,#2 , and m 5, #1 ≠m 8,#2 }, or {m 6,#1 ≠m 5,#2 , and m 6,#1 ≠m 6,#2 , and m 6,#1 ≠m 7,#2 , and m 6,#1 ≠m 8,#2 }, or {m 7,#1 ≠m 5,#2 , and m 7,#11 ≠m 6,#2 and m 7,#11 ≠m 7,#2 , and m 7,#11 ≠m 8,#2 } or {m 8,#11 ≠m 5,#12 , and m 8,#11 ≠m 6,#2 , and m8 ,#11 ≠m7 ,#12, and m8 ,#11 ≠m8 ,#2 } holds.}

}}

가 성립한다.is established

이와 같이 함으로써 <오류정정방식 #5> <오류정정방식 #6>의 어느 경우에도 수신장치는 높은 데이터의 수신 품질을 얻을 수 있을 가능성이 커진다(<오류정정방식 #5> <오류정정방식 #6>에서 m1, m2, m3, m4, m5, m6, m7, m8의 호적한 세트가 다르므로).In this way, the possibility that the receiving apparatus can obtain high data reception quality in either case of <error correction method #15> and <error correction method #16> increases (<error correction method #5><error correction method #6>) > in m 1 , m 2 , m 3 , m 4 , m 5 , m 6 , m 7 , m 8 are different suitable sets).

도 122의 송신장치에서 도 121에서 설명한 256QAM을 사용하는 것으로 한다. 이때, 도 122의 송신장치가 <오류정정방식 #5>를 이용한 때 도 121의 n1=n1,#1, n2=n2,#1, n3=n3,#1, n4=n4,#1, n5=n5,#1, n6=n6,#1, n7=n7,#1, n8=n8,#1, n9=n9,#1, n10=n10,#1, n11=n11,#1, n12=n12,#1, n13=n13,#1, n14=n14,#1, n15=n15,#1, n16=n16,#1로 설정하는 것으로 하며, <오류정정방식 #6>을 이용한 때 도 121의 n1=n1,#2, n2=n2,#2, n3=n3,#2, n4=n4,#2, n5=n5,#2, n6=n6,#2, n7=n7,#2, n8=n8,#2, n9=n9,#2, n10=n10,#2, n11=n11,#2, n12=n12,#2, n13=n13,#2, n14=n14,#2, n15=n15,#2, n16=n16,#2로 설정하는 것으로 한다. 그러면 이하가 성립하면 좋다.It is assumed that the transmitter of FIG. 122 uses the 256QAM described with reference to FIG. 121 . At this time, when the transmitter of FIG. 122 uses <error correction method # 5 >, n 1 =n 1,#11 , n2=n2 ,#11 , n3 =n3 ,#11 , n4 =n 4,#11 , n 5 =n 5,#11 , n 6 =n 6,#11 , n 7 =n 7,#11 , n 8 =n 8,#11 , n 9 =n 9,# 1 1 , n 10 =n 10,# 11 , n 11 =n 11,#11 , n 12 =n 12,#11 , n 13 =n 13,#11 , n 14 =n 14,#11 , n 15 = It is assumed that n 15,#11 , n16 = n16 ,#11 is set, and when <error correction method #6> is used, n 1 =n 1,#12 , n2=n2, # 12 in FIG. , n 3 =n 3,#2 , n 4 =n 4,#2 , n 5 =n 5,#2 , n 6 =n 6,#2 , n 7 =n 7,#2 , n 8 =n 8,#2 , n 9 =n 9,#2 , n 10 =n 10,#12 , n 11 =n 11,# 12 , n 12 =n 12,#12 , n 13 =n 13,#12 , It is assumed that n 14 = n 14, #2 , n 15 =n 15, #2 , n 16 =n 16, #2 is set. Then, it is good if the following is satisfied.

<조건 #H9><Condition #H9>

{{

{k는 1 이상 8 이하의 정수이며, 이를 만족하는 모든 k에서 n1,#1≠nk,#2가 성립한다},{k is an integer greater than or equal to 1 and less than or equal to 8, and n 1,#11 ≠n k,#2 holds for all k that satisfy it},

또는, {k는 1 이상 8 이하의 정수이며, 이를 만족하는 모든 k에서 n2,#1≠nk,#2가 성립한다}Alternatively, {k is an integer greater than or equal to 1 and less than or equal to 8, and n 2,#11 ≠n k,#2 holds for all k that satisfy it}

또는, {k는 1 이상 8 이하의 정수이며, 이를 만족하는 모든 k에서 n3,#1≠nk,#2가 성립한다}Alternatively, {k is an integer greater than or equal to 1 and less than or equal to 8, and n 3,#11 ≠n k,#2 holds for all k that satisfy it}

또는, {k는 1 이상 8 이하의 정수이며, 이를 만족하는 모든 k에서 n4,#1≠nk,#2가 성립한다}Alternatively, {k is an integer greater than or equal to 1 and less than or equal to 8, and n 4,#11 ≠n k,#2 holds for all k that satisfy it}

또는, {k는 1 이상 8 이하의 정수이며, 이를 만족하는 모든 k에서 n5,#1≠nk,#2가 성립한다}Alternatively, {k is an integer greater than or equal to 1 and less than or equal to 8, and n 5,#11 ≠n k,#2 holds for all k that satisfy it}

또는, {k는 1 이상 8 이하의 정수이며, 이를 만족하는 모든 k에서 n6,#1≠nk,#2가 성립한다}Alternatively, {k is an integer greater than or equal to 1 and less than or equal to 8, and n 6,#11 ≠n k,#2 holds for all k that satisfy it}

또는, {k는 1 이상 8 이하의 정수이며, 이를 만족하는 모든 k에서 n7,#1≠nk,#2가 성립한다}Alternatively, {k is an integer greater than or equal to 1 and less than or equal to 8, and n 7,#11 ≠n k,#2 holds for all k that satisfy it}

또는, {k는 1 이상 8 이하의 정수이며, 이를 만족하는 모든 k에서 n8,#1≠nk,#2가 성립한다}Alternatively, {k is an integer greater than or equal to 1 and less than or equal to 8, and n 8,#11 ≠n k,#2 holds for all k that satisfy it}

}}

또는,or,

{{

{k는 9 이상 16 이하의 정수이며, 이를 만족하는 모든 k에서 n9,#1≠nk,#2가 성립한다}{ k is an integer greater than or equal to 9 and less than or equal to 16;

또는, {k는 9 이상 16 이하의 정수이며, 이를 만족하는 모든 k에서 n10,#1≠nk,#2가 성립한다}Alternatively, {k is an integer of 9 or more and 16 or less, and n 10,#11 ≠n k,#2 holds for all k that satisfy it}

또는, {k는 9 이상 16 이하의 정수이며, 이를 만족하는 모든 k에서 n11,#1≠nk,#2가 성립한다}Alternatively, {k is an integer of 9 or more and 16 or less, and n 11,#11 ≠n k,#2 holds for all k that satisfy it}

또는, {k는 9 이상 16 이하의 정수이며, 이를 만족하는 모든 k에서 n12,#1≠nk,#2가 성립한다}Alternatively, {k is an integer greater than or equal to 9 and less than or equal to 16, and n 12,#11 ≠n k,#2 holds for all k that satisfy it}

또는, {k는 9 이상 16 이하의 정수이며, 이를 만족하는 모든 k에서 n13,#1≠nk,#2가 성립한다}Alternatively, {k is an integer of 9 or more and 16 or less, and n 13,#1 ≠n k,#2 holds for all k satisfying it}

또는, {k는 9 이상 16 이하의 정수이며, 이를 만족하는 모든 k에서 n14,#1≠nk,#2가 성립한다}Alternatively, {k is an integer of 9 or more and 16 or less, and n 14,#11 ≠n k,#2 holds for all k satisfying it}

또는, {k는 9 이상 16 이하의 정수이며, 이를 만족하는 모든 k에서 n15,#1≠nk,#2가 성립한다}Alternatively, {k is an integer of 9 or more and 16 or less, and n 15,#11 ≠n k,#2 holds for all k that satisfy it}

또는, {k는 9 이상 16 이하의 정수이며, 이를 만족하는 모든 k에서 n16,#1≠nk,#2가 성립한다}Alternatively, {k is an integer of 9 or more and 16 or less, and n 16,#11 ≠n k,#2 holds for all k satisfying it}

}}

이와 같이 함으로써 <오류정정방식 #5> <오류정정방식 #6>의 어느 경우에도 수신장치는 높은 데이터의 수신 품질을 얻을 수 있을 가능성이 커진다(<오류정정방식 #5> <오류정정방식 #6>에서 n1, n2, n3, n4, n5, n6, n7, n8, n9, n10, n11, n12, n13, n14, n15, n16의 호적한 세트가 다르므로).In this way, the possibility that the receiving apparatus can obtain high data reception quality in either case of <error correction method #15> and <error correction method #16> increases (<error correction method #5><error correction method #6>) > from n 1 , n 2 , n 3 , n 4 , n 5 , n 6 , n 7 , n 8 , n 9 , n 10 , n 11 , n 12 , n 13 , n 14 , n 15 , n 16 Because the suitable set is different).

이상을 정리하면 이하와 같이 된다.Summarizing the above, it becomes as follows.

다음의 2개의 오류정정방식을 생각한다.Consider the following two error correction methods.

<오류정정방식 #5*><Error correction method #5*>

부호화율 A, 블록길이(부호길이) B비트의 블록부호를 이용해서 부호화를 실시한다(A는 실수이며, 0<A<1이 성립하고, B는 0보다 큰 정수로 한다).Encoding is performed using a block code with a coding rate A and block length (code length) B bits (A is a real number, 0<A<1 holds, and B is an integer greater than 0).

<오류정정방식 #6*><Error correction method #6*>

부호화율 A, 블록길이(부호길이) C비트의 블록부호를 이용해서 부호화를 실시한다(A는 실수이며, 0<A<1이 성립하고, C는 0보다 큰 정수이며, B≠C가 성립한다).Encoding is performed using a block code with a coding rate A and block length (code length) of C bits (A is a real number, 0<A<1 holds, C is an integer greater than 0, and B≠C holds true) do).

그리고 도 122의 송신장치에서 도 119에서 설명한 16QAM을 사용하는 것으로 한다. 이때, 도 122의 송신장치가 <오류정정방식 #5*>를 이용한 때 도 119의 k1=k1,#1, k2=k2,#1로 설정하는 것으로 하며, <오류정정방식 #6*>를 이용한 때 도 119의 k1=k1,#2, k2=k2,#2로 설정하는 것으로 한다. 이때, <조건 #H7>이 성립하면 좋다.In addition, it is assumed that the 16QAM described with reference to FIG. 119 is used in the transmitter of FIG. 122 . At this time, when the transmitter of FIG. 122 uses the <error correction method #5*>, it is assumed that k 1 =k 1,#11 , k 2 =k2 , #11 of FIG. 119 is set, and the <error correction method #1 When 6*> is used, it is assumed that k 1 =k 1,#12 , k2=k2, #12 in FIG. 119 is set. At this time, it is sufficient if <condition #H7> is satisfied.

도 122의 송신장치에서 도 121에서 설명한 256QAM을 사용하는 것으로 한다. 이때, 도 122의 송신장치가 <오류정정방식 #5*>를 이용한 때 도 121의 n1=n1,#1, n2=n2,#1, n3=n3,#1, n4=n4,#1, n5=n5,#1, n6=n6,#1, n7=n7,#1, n8=n8,#1, n9=n9,#1, n10=n10,#1, n11=n11,#1, n12=n12,#1, n13=n13,#1, n14=n14,#1, n15=n15,#1, n16=n16,#1로 설정하는 것으로 하며, <오류정정방식 #6*>를 이용한 때 도 121의 n1=n1,#2, n2=n2,#2, n3=n3,#2, n4=n4,#2, n5=n5,#2, n6=n6,#2, n7=n7,#2, n8=n8,#2, n9=n9,#2, n10=n10,#2, n11=n11,#2, n12=n12,#2, n13=n13,#2, n14=n14,#2, n15=n15,#2, n16=n16,#2로 설정하는 것으로 한다. 이때, <조건 #H9>가 성립하면 좋다.It is assumed that the transmitter of FIG. 122 uses the 256QAM described with reference to FIG. 121 . At this time, when the transmitter of FIG. 122 uses the <error correction method # 5 * > 4 =n 4,#11 , n 5 =n 5,#11 , n 6 =n 6,#11 , n 7 =n 7,#11 , n 8 =n 8,#11 , n 9 =n 9, #1 , n 10 =n 10,# 11 , n 11 =n 11,#11 , n 12 =n 12,#11 , n 13 =n 13,#11 , n 14 =n 14,#11 , n 15 =n 15,#11 , n16 =n16 ,#11 , and when <error correction method #16*> is used, n 1 =n 1,#2 , n 2 =n 2 in #2 , n 3 =n 3,#2 , n 4 =n 4,#12 , n 5 =n 5,#12 , n 6 =n 6,#2 , n 7 =n 7,#12 , n 8 =n 8,#2 , n 9 =n 9,#12 , n 10 =n 10,#12 , n 11 =n 11,# 12 , n 12 =n 12,#12 , n 13 =n 13,#1 2 , n 14 =n 14,#12 , n15 =n15 ,#12 , n16 =n16 ,#12 . At this time, it is sufficient if <condition #H9> is satisfied.

또, 도 122, 도 124에서는 상세한 구성을 생략하고 있으나, 다른 실시형태에서 설명하고 있는 OFDM 방식, 스펙트럼 확산 통신방식을 이용해서 변조신호의 송신 및 수신을 실행하는 경우에도 마찬가지로 실시할 수 있다.In addition, although detailed configuration is omitted in Figs. 122 and 124, it can be implemented similarly when transmitting and receiving a modulated signal by using the OFDM method and spread spectrum communication method described in other embodiments.

또, 실시형태 1 내지 실시형태 12에서 설명한 MIMO 전송방식이나 시공간블록부호(Space-Time Block Codes) 등의 시공간부호(Space-Time Codes)(단, 심벌을 주파수 축으로 배열해도 좋다), 프리코딩을 실행하거나 또는 프리코딩을 실행하지 않는 MIMO 전송방식에 있어서 앞에서 설명한 16QAM, 64QAM, 256QAM을 이용해도 데이터의 수신 품질이 향상할 가능성이 있다.In addition, the MIMO transmission method described in the first to twelfth embodiments and space-time codes such as space-time block codes (however, the symbols may be arranged on the frequency axis), precoding In the MIMO transmission method in which , or precoding is not performed, there is a possibility that data reception quality may be improved even if 16QAM, 64QAM, and 256QAM described above are used.

그리고 앞에서 설명한 것과 같이 송신장치가 변조하여(매핑을 실행하여) 변조신호를 송신할 때 송신장치는 수신장치가 변조방식 및 변조방식의 파라미터를 식별할 수 있는 제어정보를 송신하고, 수신장치(도 124)는 이 정보를 얻음으로써 디 맵핑(복조)이 가능해진다.And as described above, when the transmitting device modulates (by executing mapping) and transmits a modulated signal, the transmitting device transmits control information that enables the receiving device to identify the modulation method and parameters of the modulation method, and the receiving device (Fig. 124) obtains this information to enable de-mapping (demodulation).

(보충 6)(Supplementary 6)

여기에서는 (보충 2), (보충 3), (보충 4)에서 설명한 QAM을 이용한 통신·방송시스템의 구성, 특히, MIMO 전송방식을 이용한 때의 예에 대해 설명한다.Here, the configuration of the communication/broadcasting system using QAM described in (Supplementary 2), (Supplementary 3), and (Supplementary 4), in particular, an example when the MIMO transmission method is used will be described.

도 125는 송신장치의 일례이며, 도 122와 동일하게 동작하는 것에 대해서는 동일 번호를 부여하였다.125 is an example of a transmitter, and the same numbers are assigned to those operating in the same manner as in FIG. 122 .

송신방법 지시부(12202)는 입력신호(12201)를 입력으로 하여, 입력신호(12201)에 의거하여 데이터심벌을 생성하기 위한 오류정정부호에 관한 정보신호(12203) (예를 들어 오류정정부호의 부호화율, 오류정정부호의 블록길이 등), 변조방식에 관한 정보신호(12204) (예를 들어 변조방식), 변조방식에 관한 파라미터의 정보신호(12205) (예를 들어 QAM일 때의 진폭의 값에 관한 정보), 송신방법에 관한 정보신호(12505) (MIMO 전송, 싱글 스트림 전송, MISO 전송(시공간블록부호를 이용한 전송) 등에 관한 정보)를 출력한다. 또, 입력신호(12201)를 송신장치가 사용하는 사용자가 생성해도 좋고, 통신시스템으로 사용하는 경우 통신 상대의 피드백 정보를 입력신호(12201)로 해도 좋다. 또, 본 설명에 있어서 송신방법으로 MIMO 전송, 싱글 스트림 전송, MISO 전송(시공간블록부호를 이용한 전송)을 지정할 수 있고, MIMO 전송으로 실시형태 1 내지 실시형태 12에서 설명한 프리코딩 및 위상변경을 실행하는 송신방법을 취급하는 것으로 한다.The transmission method instruction unit 12202 receives the input signal 12201 as an input, and an information signal 12203 regarding an error correction code for generating a data symbol based on the input signal 12201 (eg, encoding of an error correction code). rate, the block length of the error correction code, etc.), the information signal 12204 about the modulation method (for example, the modulation method), the information signal 12205 of the parameter about the modulation method (for example, the amplitude value in QAM) ) and a transmission method information signal 12505 (information on MIMO transmission, single stream transmission, MISO transmission (transmission using space-time block code), etc.) are output. In addition, the user who uses the input signal 12201 may generate|occur|produce the input signal 12201, and when using it in a communication system, it is good also considering the feedback information of a communication partner as the input signal 12201. In addition, in the present description, MIMO transmission, single stream transmission, and MISO transmission (transmission using space-time block code) can be specified as the transmission method, and the precoding and phase change described in Embodiments 1 to 12 are performed by MIMO transmission. The transmission method is assumed to be handled.

오류정정 부호화부(11702)는 정보(11701), 오류정정부호에 관한 정보신호(12203)를 입력으로 하여, 오류정정부호에 관한 정보신호(12203)에 의거하여 오류정정부호화를 실행하여 오류정정부호화 후의 데이터(11703)를 출력한다.The error correction encoding unit 11702 receives the information 11701 and the information signal 12203 regarding the error correction code as inputs, and performs error correction encoding based on the information signal 12203 on the error correction code to perform error correction encoding. The subsequent data 11703 is output.

신호처리부(12501)는 오류정정부호화 후의 데이터(11703), 변조방식에 관한 정보신호(12204), 변조방식에 관한 파라미터의 정보신호(12205), 송신방법에 관한 정보신호(12505)를 입력으로 하여, 이들 신호에 의거하여 오류정정부호화 후의 데이터(11703)에 대해 인터리브, 매핑, 프리코딩, 위상변경, 파워 변경 등의 처리를 실행해서 처리 후의 베이스밴드신호(12502A, 12502B)를 출력한다.The signal processing unit 12501 receives the data after error correction coding 11703, the information signal 12204 related to the modulation method, the information signal 12205 of the parameter related to the modulation method, and the information signal 12505 related to the transmission method as inputs. , on the basis of these signals, interleaving, mapping, precoding, phase change, power change, etc. are executed on the data 11703 after error correction encoding, and the processed baseband signals 12502A and 12502B are output.

제어정보심벌 생성부(12207)는 오류정정부호에 관한 정보신호(12203), 변조방식에 관한 정보신호(12204), 변조방식에 관한 파라미터의 정보신호(12205), 제어 데이터(12206), 송신방법에 관한 정보신호(12505)를 입력으로 하여, 예를 들어 오류정정부호화의 처리 및 BPSK나 QPSK와 같은 변조 처리를 실행해서 제어정보 심벌신호(12208)를 출력한다.The control information symbol generating unit 12207 includes an error correction code information signal 12203, a modulation method information signal 12204, a modulation method parameter information signal 12205, control data 12206, and a transmission method. A control information symbol signal 12208 is outputted by inputting an information signal 12505 regarding

무선부(12503A)는 처리 후의 베이스밴드신호(12502A), 제어심벌신호(12208), 파일럿심벌신호(12209), 프레임 구성신호(12210)를 입력으로 하여, 프레임 구성신호(12210)에 의거하여 프레임에 의거한 송신신호(12504A)를 출력하며, 프레임에 의거한 송신신호(12504A)는 안테나 #1(12505A)로부터 전파로서 출력된다. 또, 프레임 구성은 도 126에서 설명한 것과 같다.The radio unit 12503A receives the processed baseband signal 12502A, the control symbol signal 12208, the pilot symbol signal 12209, and the frame composition signal 12210 as inputs, and receives a frame based on the frame composition signal 12210. A transmission signal 12504A based on . In addition, the frame structure is the same as that described with reference to FIG. 126 .

무선부(12503B)는 처리 후의 베이스밴드신호(12502B), 제어심벌신호(12208), 파일럿심벌신호(12209), 프레임 구성신호(12210)를 입력으로 하여, 프레임 구성신호(12210)에 의거하여 프레임에 의거한 송신신호(12504B)를 출력하며, 프레임에 의거한 송신신호(12504B)는 안테나 #2(12505B)로부터 전파로서 출력된다. 또, 프레임 구성은 도 126에서 설명한 것과 같다.The radio unit 12503B receives the processed baseband signal 12502B, the control symbol signal 12208, the pilot symbol signal 12209, and the frame composition signal 12210 as inputs, and receives a frame based on the frame composition signal 12210. A transmission signal 12504B based on . In addition, the frame structure is the same as that described with reference to FIG. 126 .

다음에, 도 126을 이용해서 도 125의 신호처리부(12501)의 동작에 대해 설명한다.Next, the operation of the signal processing unit 12501 of FIG. 125 will be described with reference to FIG. 126 .

도 126은 종축 주파수, 횡축 시간에서의 프레임 구성의 일례이며, 도 126 (A)는 도 125의 안테나 #1(12505A)로부터 송신되는 신호의 프레임 구성, 도 126 (B)는 도 125의 안테나 #2(12505B)로부터 송신되는 신호의 프레임 구성을 나타내고 있다.Fig. 126 is an example of a frame configuration in the vertical axis frequency and horizontal axis time, Fig. 126 (A) is a frame structure of a signal transmitted from antenna #1 (12505A) in Fig. 125, and Fig. 126 (B) is an antenna #1 in Fig. 125. The frame structure of the signal transmitted from 2 (12505B) is shown.

먼저, 도 126에서의 파일럿심벌(12601), 제어정보심벌(12602), 데이터심벌(12603)을 송신하는 경우의 송신장치의 동작에 대해 설명한다.First, the operation of the transmitter in the case of transmitting the pilot symbol 12601, the control information symbol 12602, and the data symbol 12603 in FIG. 126 will be described.

이때, 전송방식으로는 1 스트림의 변조신호가 도 125의 송신장치로부터 송신되게 된다. 이때, 예를 들어 이하의 제 1 방법과 제 2 방법을 생각할 수 있다.At this time, as a transmission method, one stream of a modulated signal is transmitted from the transmitter of FIG. 125 . In this case, for example, the following first method and second method are conceivable.

제 1 방법:Method 1 :

신호처리부(12501)는 오류정정부호화 후의 데이터(11703), 변조방식에 관한 정보신호(12204), 변조방식에 관한 파라미터의 정보신호(12205), 송신방법에 관한 정보신호(12505)를 입력으로 하여, 적어도 변조방식에 관한 정보신호(12204), 변조방식에 관한 파라미터의 정보신호(12205)에 따라서 변조방식을 결정하고, 그 변조방식에 따른 매핑을 실행해서 처리 후의 베이스밴드신호(12502A)를 출력한다. 이때, 처리 후의 베이스밴드신호(12502B)는 출력하지 않는 것으로 한다(또, 신호처리부(12501)는 예를 들어 인터리브 등의 처리도 실시하는 것으로 한다).The signal processing unit 12501 receives the data after error correction coding 11703, the information signal 12204 related to the modulation method, the information signal 12205 of the parameter related to the modulation method, and the information signal 12505 related to the transmission method as inputs. , determines a modulation method according to at least the information signal 12204 regarding the modulation method and the information signal 12205 of the parameter regarding the modulation method, performs mapping according to the modulation method, and outputs the processed baseband signal 12502A do. At this time, it is assumed that the processed baseband signal 12502B is not output (in addition, it is assumed that the signal processing unit 12501 also performs processing such as interleaving, for example).

무선부(12503A)는 처리 후의 베이스밴드신호(12502A), 제어심벌신호(12208), 파일럿심벌신호(12209), 프레임 구성신호(12210)를 입력으로 하여, 프레임 구성신호(12210)에 의거하여 프레임에 의거한 송신신호(12504A)를 출력하며, 프레임에 의거한 송신신호(12504A)는 안테나 #1(12505A)로부터 전파로서 출력된다. 또, 무선부(12503B)는 동작하지 않으며, 따라서 안테나 #2(12505B)로부터 전파는 출력되지 않는 것으로 한다.The radio unit 12503A receives the processed baseband signal 12502A, the control symbol signal 12208, the pilot symbol signal 12209, and the frame composition signal 12210 as inputs, and receives a frame based on the frame composition signal 12210. A transmission signal 12504A based on . In addition, it is assumed that the radio unit 12503B does not operate, and therefore no radio waves are output from the antenna #2 12505B.

전송방식으로는 1 스트림의 변조신호가 도 125의 송신장치로부터 송신되게 되는 경우인 제 2 방법에 대해 설명한다.As the transmission method, the second method in which a modulated signal of one stream is transmitted from the transmitter of FIG. 125 will be described.

제 2 방법:Second method:

신호처리부(12501)는 오류정정부호화 후의 데이터(11703), 변조방식에 관한 정보신호(12204), 변조방식에 관한 파라미터의 정보신호(12205), 송신방법에 관한 정보신호(12505)를 입력으로 하여, 적어도 변조방식에 관한 정보신호(12204), 변조방식에 관한 파라미터의 정보신호(12205)에 따라서 변조방식을 결정하고, 그 변조방식에 따른 매핑을 실행해서 매핑 후의 신호를 생성한다.The signal processing unit 12501 receives the data after error correction coding 11703, the information signal 12204 related to the modulation method, the information signal 12205 of the parameter related to the modulation method, and the information signal 12505 related to the transmission method as inputs. , determines a modulation method according to at least the information signal 12204 regarding the modulation method and the information signal 12205 of the parameter regarding the modulation method, and performs mapping according to the modulation method to generate a signal after mapping.

그리고 신호처리부(12501)는 매핑 후의 신호에 의거하는 신호를 2개 계통 생성해서 처리 후의 베이스밴드신호(12502A) 및 처리 후의 베이스밴드신호(12502B)로서 출력한다. 또, 「매핑 후의 신호에 의거하는 신호를 2개 계통 생성해서」라고 기재하였으나, 매핑 후의 신호에 대해 위상변경이나 파워 변경을 실행함으로써 매핑 후의 신호에 의거하는 신호를 2개 계통 생성하게 된다. (앞에서 설명한 것과 같이, 신호처리부(12501)는 예를 들어 인터리브 등의 처리도 실시하는 것으로 한다).Then, the signal processing unit 12501 generates two signals based on the signal after mapping and outputs them as the processed baseband signal 12502A and the processed baseband signal 12502B. In addition, although it is described as "generating two signals based on the signal after mapping", by changing the phase or power to the signal after mapping, two signals based on the signal after mapping are generated. (As described above, the signal processing unit 12501 also performs processing such as interleaving, for example).

무선부(12503A)는 처리 후의 베이스밴드신호(12502A), 제어심벌신호(12208), 파일럿심벌신호(12209), 프레임 구성신호(12210)를 입력으로 하여, 프레임 구성신호(12210)에 의거하여 프레임에 의거한 송신신호(12504A)를 출력하며, 프레임에 의거한 송신신호(12504A)는 안테나 #1(12505A)로부터 전파로서 출력된다. 무선부(12503B)는 처리 후의 베이스밴드신호(12502B), 제어심벌신호(12208), 파일럿심벌신호(12209), 프레임 구성신호(12210)를 입력으로 하여, 프레임 구성신호(12210)에 의거하여 프레임에 의거한 송신신호(12504B)를 출력하며, 프레임에 의거한 송신신호(12504B)는 안테나 #2(12505B)로부터 전파로서 출력된다.The radio unit 12503A receives the processed baseband signal 12502A, the control symbol signal 12208, the pilot symbol signal 12209, and the frame composition signal 12210 as inputs, and receives a frame based on the frame composition signal 12210. A transmission signal 12504A based on . The radio unit 12503B receives the processed baseband signal 12502B, the control symbol signal 12208, the pilot symbol signal 12209, and the frame composition signal 12210 as inputs, and receives a frame based on the frame composition signal 12210. A transmission signal 12504B based on .

다음에, 도 126에서의, 파일럿심벌(12604A, 12604B), 제어정보심벌(12605A, 12605B), 데이터심벌(12606A, 12606B)을 송신하는 경우의 송신장치의 동작에 대해 설명한다.Next, in Fig. 126, the operation of the transmitting apparatus when transmitting the pilot symbols 12604A and 12604B, the control information symbols 12605A and 12605B, and the data symbols 12606A and 12606B will be described.

파일럿심벌(12604A, 12604B)은 시간 Y1에 송신장치로부터 동일주파수(공통의 주파수)를 이용해서 송신되는 심벌이다.The pilot symbols 12604A and 12604B are symbols transmitted from the transmitter at time Y1 using the same frequency (common frequency).

마찬가지로, 제어정보심벌(12505A, 12605B)은 시간 Y2에 송신장치로부터 동일주파수(공통의 주파수)를 이용해서 송신되는 심벌이다.Similarly, the control information symbols 12505A and 12605B are symbols transmitted using the same frequency (common frequency) from the transmitter at time Y2.

그리고 데이터심벌(12606A, 12606B)는 시간 Y3에서 Y10에 송신장치로부터 동일주파수(공통의 주파수)를 이용해서 송신되는 심벌이다.The data symbols 12606A and 12606B are symbols transmitted from the transmitter at times Y3 to Y10 using the same frequency (common frequency).

신호처리부(12501)는 실시형태 1 내지 실시형태 12에서 설명한 MIMO 전송방식이나 시공간블록부호(Space-Time Block Codes) 등의 시공간부호(Space-Time Codes)(단, 심벌을 주파수 축으로 배열해도 좋다), 프리코딩을 실행하거나 또는 프리코딩을 실행하지 않는 MIMO 전송방식에 따른 신호처리를 하게 된다. 특히, 프리코딩, 위상변경 및 파워 변경을 실행하는 경우 신호처리부(12501)는 예를 들어 도 97, 도 98, (또는 도 5, 도 6, 도 7에서 부호화부를 제외한 부분)을 적어도 구비하고 있게 된다.The signal processing unit 12501 includes space-time codes such as the MIMO transmission method or space-time block codes described in the first to twelfth embodiments (however, the symbols may be arranged on the frequency axis). ), precoding is performed or signal processing is performed according to the MIMO transmission method in which precoding is not performed. In particular, when performing precoding, phase change, and power change, the signal processing unit 12501 includes at least, for example, FIGS. do.

신호처리부(12501)는 오류정정부호화 후의 데이터(11703), 변조방식에 관한 정보신호(12204), 변조방식에 관한 파라미터의 정보신호(12205), 송신방법에 관한 정보신호(12505)를 입력으로 한다. 그리고 신호처리부(12501)는 송신방법에 관한 정보신호(12505)가 「프리코딩, 위상변경 및 파워 변경을 실행한다」는 정보인 경우 신호처리부(12501)는 실시형태 1 내지 실시형태 12에서 도 97, 도 98, (또는 도 5, 도 6, 도 7에 있어서 부호화부를 제외한 부분)의 설명과 동일한 동작을 실행하게 된다. 따라서, 신호처리부(12501)는 처리 후의 베이스밴드신호(12502A, 12502B)를 출력한다(또, 신호처리부(12501)는 예를 들어 인터리브 등의 처리도 실시하는 것으로 한다).The signal processing unit 12501 receives the data after error correction coding 11703, the modulation method information signal 12204, the modulation method parameter information signal 12205, and the transmission method information signal 12505 as inputs. . In addition, when the information signal 12505 regarding the transmission method is information indicating that "precoding, phase change and power change are performed", the signal processing unit 12501 performs , 98, (or a portion excluding the encoding unit in FIGS. 5, 6, and 7 ) is performed. Accordingly, the signal processing unit 12501 outputs the processed baseband signals 12502A and 12502B (it is assumed that the signal processing unit 12501 also performs interleaving, for example).

무선부(12503A)는 처리 후의 베이스밴드신호(12502A), 제어심벌신호(12208), 파일럿심벌신호(12209), 프레임 구성신호(12210)를 입력으로 하여, 프레임 구성신호(12210)에 의거하여 프레임에 의거한 송신신호(12504A)를 출력하며, 프레임에 의거한 송신신호(12504A)는 안테나 #1(12505A)로부터 전파로서 출력된다.The radio unit 12503A receives the processed baseband signal 12502A, the control symbol signal 12208, the pilot symbol signal 12209, and the frame composition signal 12210 as inputs, and receives a frame based on the frame composition signal 12210. A transmission signal 12504A based on .

무선부(12503B)는 처리 후의 베이스밴드신호(12502B), 제어심벌신호(12208), 파일럿심벌신호(12209), 프레임 구성신호(12210)를 입력으로 하여, 프레임 구성신호(12210)에 의거하여 프레임에 의거한 송신신호(12504B)를 출력하며, 프레임에 의거한 송신신호(12504B)는 안테나 #2(12505B)로부터 전파로서 출력된다.The radio unit 12503B receives the processed baseband signal 12502B, the control symbol signal 12208, the pilot symbol signal 12209, and the frame composition signal 12210 as inputs, and receives a frame based on the frame composition signal 12210. A transmission signal 12504B based on .

또, 신호처리부(12501)가 시공간블록부호(Space-Time BlockCodes)를 이용한 전송방법을 실시하는 경우의 구성에 대해서 도 128을 이용하여 설명한다.In addition, the structure in the case where the signal processing part 12501 implements the transmission method using space-time block codes (Space-Time BlockCodes) is demonstrated using FIG.

매핑부(12802)는 데이터신호(오류정정부호화 후의 데이터)(12801), 제어신호(12806)를 입력으로 하여, 제어신호(12806)에 포함되는 변조방식에 관련하는 정보에 의거하여 매핑을 실행해서 매핑 후의 신호(12803)를 출력한다. 예를 들어 매핑 후의 신호(12803)는 s0, s1, s2, s3, … s(2i), s(2i+1), …의 순으로 배열되어 있는 것으로 한다(i는 0 이상의 정수로 한다).The mapping unit 12802 receives the data signal (data after error correction encoding) 12801 and the control signal 12806 as inputs, and performs mapping based on the information related to the modulation method included in the control signal 12806, A signal 12803 after mapping is output. For example, the signal 12803 after mapping is s0, s1, s2, s3, ... s(2i), s(2i+1), ... It is assumed that they are arranged in the order of (i is an integer greater than or equal to 0).

MISO(Multiple Input Multiple Output) 처리부(12804)는 매핑 후의 신호(12803) 및 제어신호(12806)를 입력으로 하여, 제어신호(12806)가 MISO(Multiple Input Multiple Output) 방식으로 송신하는 것을 지시하고 있는 경우 MISO 처리 후의 신호(12805A 및 12805B)를 출력한다. 예를 들어 MISO 처리 후의 신호(12805A)는 s0, s1, s2, s3, …, s(2i), s(2i+1), …가 되고, MISO 처리 후의 신호(12805B)는 -s1*, s0*, -s3*, s2*…, -s(2i+1)*, s(2i)*, …가 된다. 또, 「*」은 복소공역을 의미한다.The MISO (Multiple Input Multiple Output) processing unit 12804 receives the mapped signal 12803 and the control signal 12806 as inputs, and instructs that the control signal 12806 be transmitted in the MISO (Multiple Input Multiple Output) method. In this case, signals 12805A and 12805B after MISO processing are output. For example, the signal 12805A after MISO processing is s0, s1, s2, s3, ... , s(2i), s(2i+1), ... , and the signal 12805B after MISO processing is -s1*, s0*, -s3*, s2*... , -s(2i+1)*, s(2i)*, ... becomes In addition, "*" means a complex conjugate.

이때, MISO 처리 후의 신호(12805A 및 12805B)가 각각 도 125의 처리 후의 베이스밴드신호(12502A 및 12502B)에 상당한다. 또, 시공간블록부호의 방법은 앞에서의 설명에 한정되는 것은 아니다.At this time, the signals 12805A and 12805B after MISO processing correspond to the baseband signals 12502A and 12502B after processing in Fig. 125, respectively. In addition, the method of the space-time block code is not limited to the above description.

그리고 무선부(12503A)는 처리 후의 베이스밴드신호(12502A), 제어심벌신호(12208), 파일럿심벌신호(12209), 프레임 구성신호(12210)를 입력으로 하여, 프레임 구성신호(12210)에 의거하여 프레임에 의거한 송신신호(12504A)를 출력하며, 프레임에 의거한 송신신호(12504A)는 안테나 #1(12505A)로부터 전파로서 출력된다.Then, the radio unit 12503A receives the processed baseband signal 12502A, the control symbol signal 12208, the pilot symbol signal 12209, and the frame composition signal 12210 as inputs, and based on the frame composition signal 12210, A frame-based transmission signal 12504A is output, and the frame-based transmission signal 12504A is output as a radio wave from the antenna #1 12505A.

무선부(12503B)는 처리 후의 베이스밴드신호(12502B), 제어심벌신호(12208), 파일럿심벌신호(12209), 프레임 구성신호(12210)를 입력으로 하여, 프레임 구성신호(12210)에 의거하여 프레임에 의거한 송신신호(12504B)를 출력하며, 프레임에 의거한 송신신호(12504B)는 안테나 #2(12505B)로부터 전파로서 출력된다.The radio unit 12503B receives the processed baseband signal 12502B, the control symbol signal 12208, the pilot symbol signal 12209, and the frame composition signal 12210 as inputs, and receives a frame based on the frame composition signal 12210. A transmission signal 12504B based on .

도 127은 도 125의 송신장치가 송신한 변조신호를 수신하는 수신장치이며, 도 124와 동일하게 동작하는 것에 대해서는 동일 번호를 부여하고 있다.127 is a receiving device that receives the modulated signal transmitted by the transmitting device of FIG. 125, and the same numbers are assigned to those operating in the same manner as in FIG.

동기부(12405)는 직교 베이스밴드신호(11804)를 입력으로 하여, 예를 들어 도 126에서의 파일럿심벌(12601, 12604A, 12604B)을 검출 및 이용함으로써 주파수 동기, 시간 동기, 프레임 동기를 실시하여 동기신호(12406)로서 출력한다.The synchronization unit 12405 receives the orthogonal baseband signal 11804 as an input and performs frequency synchronization, time synchronization, and frame synchronization by detecting and using, for example, pilot symbols 12601, 12604A, 12604B in FIG. It is output as a synchronization signal 12406.

제어정보 복조부(12401)는 직교 베이스밴드신호(12403), 동기신호(12406)를 입력으로 하여, 도 126에서의 제어정보심벌(12602, 12605A, 1605B)의 복조(및 오류정정 복호)를 실시해서 제어정보신호(12402)를 출력한다.The control information demodulator 12401 receives the orthogonal baseband signal 12403 and the synchronization signal 12406 as inputs, and performs demodulation (and error correction decoding) of the control information symbols 12602, 12605A, and 1605B in FIG. Thus, a control information signal 12402 is output.

주파수 오프셋·전송로 추정부(12403)는 직교 베이스밴드신호(12403), 동기신호(12406)를 입력으로 하여, 예를 들어 도 126에서의 파일럿심벌(12601, 12604A, 12604B)를 이용해서 주파수 오프셋 및 전파에 의한 전송로의 변동을 추정하여 주파수 오프셋 및 전송로의 변동 추정신호(12404)를 출력한다.The frequency offset/path estimation unit 12403 receives the orthogonal baseband signal 12403 and the synchronization signal 12406 as inputs, and uses, for example, the pilot symbols 12601, 12604A, and 12604B in FIG. 126 to offset the frequency. and estimating the variation of the transmission path due to radio waves, and outputting a frequency offset and variation estimation signal 12404 of the transmission path.

무선부(12703X)는 안테나 #1(12701X)에서 수신한 수신신호(12702X)를 입력으로 하여, 주파수변환, 직교 복조(및 푸리에 변환) 등의 처리를 실행해서 직교 베이스밴드신호(12704X)를 출력한다.The radio unit 12703X receives the received signal 12702X received from the antenna #1 12701X as input, performs processing such as frequency conversion, orthogonal demodulation (and Fourier transform), and outputs an orthogonal baseband signal 12704X. do.

마찬가지로, 무선부(12703Y)는 안테나 #2(12701Y)에서 수신한 수신신호(12702Y)를 입력으로 하여, 주파수변환, 직교 복조(및 푸리에 변환) 등의 처리를 실행해서 직교 베이스밴드신호(12704Y)를 출력한다.Similarly, the radio unit 12703Y receives the received signal 12702Y received from the antenna #2 12701Y as an input, and performs processing such as frequency conversion, orthogonal demodulation (and Fourier transform) to obtain an orthogonal baseband signal 12704Y. to output

신호처리부(12705)는 직교 베이스밴드신호(12704X, 12704Y), 제어정보신호(12402), 주파수 오프셋 및 전송로의 변동 추정신호(12404), 동기신호(12406)를 입력으로 하여, 제어정보신호(12402)에 의해 변조방식, 송신방법을 판별하고, 이들에 의거한 신호처리, 복조를 실행해서 데이터심벌 중의 각 비트의 대수 우도비를 구해서 대수 우도비 신호(12706)를 출력한다(또, 신호처리부(12705)는 디 인터리브의 처리를 실행하는 경우도 있다).The signal processing unit 12705 receives the orthogonal baseband signals 12704X and 12704Y, the control information signal 12402, the frequency offset and transmission path variation estimation signal 12404, and the synchronization signal 12406 as inputs, and receives the control information signal ( 12402) determines the modulation method and transmission method, performs signal processing and demodulation based on them, obtains the log-likelihood ratio of each bit in the data symbol, and outputs a log-likelihood ratio signal 12706 (in addition, the signal processing unit (12705) may perform de-interleaving processing).

복호부(12707)는 대수 우도비 신호(12706), 제어정보신호(12402)를 입력으로 하여, 제어정보에 포함되는 오류정정 부호화방식에 관한 정보로부터 그 부호에 의거한 오류정정 복호를 실시해서 수신데이터(12708)를 출력한다.The decoding unit 12707 receives the log-likelihood ratio signal 12706 and the control information signal 12402 as inputs, performs error-correction decoding based on the code from the information on the error-correction encoding method included in the control information, and receives it. Output data 12708 .

이하에서는 (보충 2), (보충 3), (보충 4)에서 설명한 QAM을 이용한 때의 실시 예에 대해 설명한다.Hereinafter, an embodiment using the QAM described in (Supplementary 2), (Supplementary 3) and (Supplementary 4) will be described.

<예 1><Example 1>

도 125의 송신장치가 오류정정부호로 복수의 블록길이(부호길이)의 송신을 할 수 있는 것으로 한다.It is assumed that the transmitter in FIG. 125 can transmit a plurality of block lengths (code lengths) with the error correction code.

예로, 블록길이(부호길이) 16200비트의 LDPC(블록) 부호에 의한 오류정정부호화 및 블록길이(부호길이) 64800비트의 LDPC(블록) 부호에 의한 오류정정부호화 중 어느 하나를 선택해서 도 125의 송신장치는 오류정정부호화를 실시하는 것으로 한다. 따라서, 이하의 2개의 오류정정방식을 생각한다.For example, by selecting either one of error correction encoding using an LDPC (block) code having a block length (code length) of 16200 bits and an error correction encoding using an LDPC (block) code having a block length (code length) of 64800 bits, as shown in FIG. The transmitter shall perform error correction encoding. Therefore, the following two error correction methods are considered.

<오류정정방식 #1><Error correction method #1>

부호화율 2/3, 블록길이(부호길이) 16200비트(정보:10800비트, 패리티:5400비트)의 LDPC(블록) 부호를 이용해서 부호화를 실시한다.Encoding is performed using an LDPC (block) code with a coding rate of 2/3 and a block length (code length) of 16200 bits (information: 10800 bits, parity: 5400 bits).

<오류정정방식 #2><Error correction method #1>

부호화율 2/3, 블록길이(부호길이) 64800비트(정보:43200비트, 패리티:21600비트)의 LDPC(블록) 부호를 이용해서 부호화를 실시한다.Encoding is performed using an LDPC (block) code with a coding rate of 2/3 and a block length (code length) of 64800 bits (information: 43200 bits, parity: 21600 bits).

그리고 도 125의 송신장치에서 도 111에서 설명한 16QAM을 사용하는 것으로 한다. 이때, 도 125의 송신장치가 <오류정정방식 #1>을 이용한 때 도 111의 f=f#1로 설정하는 것으로 하며, <오류정정방식 #2>를 이용한 때 도 111의 f=f#2로 설정하는 것으로 한다. 이때,In addition, it is assumed that the 16QAM described in FIG. 111 is used in the transmitter of FIG. 125 . At this time, it is assumed that f=f #1 of FIG. 111 is set when the transmitter of FIG. 125 uses <error correction method #1>, and f=f #2 of FIG. 111 when <error correction method #12> is used It is supposed to be set to At this time,

<조건 #H10><Condition #H10>

도 125에서 대응하고 있는 각 송신방법에서,In each transmission method corresponding to FIG. 125,

f#1≠1이고, 또한, f#2≠1이고, 또한, f#1≠f#2가 성립,f #1 ≠1, f #12 ≠1, and f #1f # 1 hold,

하면 좋다. 이와 같이 함으로써 <오류정정방식 #1> <오류정정방식 #2>어느 경우에도 수신장치는 높은 데이터의 수신 품질을 얻을 수 있을 가능성이 커진다(<오류정정방식 #1> <오류정정방식 #2>에서 f의 호적 값이 다르기 때문에).good to do In this way, the possibility that the receiving apparatus can obtain high data reception quality increases in either case of <Error Correction Method #1> <Error Correction Method #1> (<Error Correction Method #1> <Error Correction Method #12>) Because the family register value of f is different in ).

도 125의 송신장치에서 도 112에서 설명한 64QAM을 사용하는 것으로 한다. 이때, 도 125의 송신장치가 <오류정정방식 #1>을 이용한 때 도 112의 g1=g1,#1, g2=g2,#1, g3=g3,#1로 설정하는 것으로 하며, <오류정정방식 #2>를 이용한 때 도 112의 g1=g1,#2, g2=g2,#2, g3=g3,#2로 설정하는 것으로 한다. 그러면 이하가 성립하면 좋다.It is assumed that the transmitter of FIG. 125 uses the 64QAM described with reference to FIG. 112 . At this time, when the transmitter of FIG. 125 uses <error correction method #1>, g 1 =g 1,#11 , g2 =g2 ,# 11, g3 =g3,#11 in FIG. It is assumed that when <error correction method # 2 > is used, g 1 =g 1,#12 , g2=g2 ,# 12, g3 =g3,#12 in FIG. 112 are set. Then, it is good if the following is satisfied.

<조건 #H11><Condition #H11>

도 125에서 대응하고 있는 각 송신방법에서 이하가 성립한다.In each transmission method corresponding to FIG. 125, the following holds.

{(g1,#1, g2,# 1, g3,#1)≠(1, 3, 5)이고, 또한, (g1,#1, g2,#1, g3,#1)≠(1, 5, 3)이고, 또한, (g1,#1, g2,#1, g3,#1)≠(3, 1, 5)이고, 또한, (g1,#1, g2,#1, g3,#1)≠(3, 5, 1)이고, 또한, (g1,#1, g2,#1, g3,#1)≠(5, 1, 3)이고, 또한, (g1,#1, g2,#1, g3,#1)≠(5, 3, 1)}{(g 1,#11 , g2, # 11, g3 ,#11 )≠(1,3,5), and (g1, # 11, g2 ,#11 , g3 ,#11 ) )≠(1, 5, 3), and (g 1,#11 , g2,#11, g3 ,#11 )≠(3,1,5), and (g1 ,#11 ) , g 2,#11 , g3 ,#11 )≠(3, 5, 1), and (g1 ,# 11, g2,#11, g3 ,#11 )≠(5, 1, 3), and (g 1,#11 , g2,#11, g3 ,#11 )≠(5, 3, 1)}

또한,In addition,

{(g1,#2, g2,#2, g3,#2)≠(1, 3, 5)이고, 또한, (g1,#2, g2,#2, g3,#2)≠(1, 5, 3)이고, 또한, (g1,#2, g2,#2, g3,#2)≠(3, 1, 5)이고, 또한, (g1,#2, g2,#2, g3,#2)≠(3, 5, 1)이고, 또한, (g1,#2, g2,#2, g3,#2)≠(5, 1, 3)이고, 또한, (g1,#2, g2,#2, g3,#2)≠(5, 3, 1)}{(g 1,#2 , g2,#2, g3 ,#2 )≠(1, 3, 5), and (g1 ,#2 , g2 ,#2 , g3 ,#2 ) ) ≠ (1, 5, 3), and (g 1,#2 , g 2,#2 , g 3,#2 )≠(3, 1, 5), and (g 1,#2 ) , g 2,#2 , g 3,#2 )≠(3, 5, 1), and (g 1,#2 , g 2,#2 , g 3,#2 )≠(5, 1, 3) and (g 1,#2 , g2,#2 , g3 ,#2 )≠(5, 3, 1)}

또한,In addition,

{{g1,#1≠g1,#2, 또는 g2,#1≠g2,#2, 또는 g3,#1≠g3,#2}가 성립한다}{{{g 1,#1 ≠g 1,#2 , or g 2,#11 ≠g 2,#2 , or g 3,#11 ≠g 3,#2 } holds}

가 성립한다.is established

이와 같이 함으로써 <오류정정방식 #1> <오류정정방식 #2>어느 경우에도 수신장치는 높은 데이터의 수신 품질을 얻을 수 있을 가능성이 커진다(<오류정정방식 #1> <오류정정방식 #2>로 g1, g2, g3의 호적한 세트가 다르므로).In this way, the possibility that the receiving apparatus can obtain high data reception quality increases in either case of <Error Correction Method #1><Error Correction Method #1>(<Error Correction Method #1><Error Correction Method #12>) as the suitable sets of g 1 , g 2 , and g 3 are different).

도 125의 송신장치에서 도 113에서 설명한 256QAM을 사용하는 것으로 한다. 이때, 도 125의 송신장치가 <오류정정방식 #1>을 이용한 때 도 113의 h1=h1,#1, h2=h2,#1, h3=h3,#1, h4=h4,#1, h5=h5,#1, h6=h6,#1, h7=h7,#1로 설정하는 것으로 하며, <오류정정방식 #2>를 이용한 때 도 113의 h1=h1,#2, h2=h2,#2, h3=h3,#2, h4=h4,#2, h5=h5,#2, h6=h6,#2, h7=h7,#2로 설정하는 것으로 한다. 그러면 이하가 성립하면 좋다.It is assumed that the transmitter of FIG. 125 uses the 256QAM described with reference to FIG. 113 . At this time, when the transmitter of FIG. 125 uses the <error correction method #1>, h 1 =h 1,#11 , h2 =h2 ,# 11, h3 =h3,# 11 , h4 of FIG. =h 4,#11 , h5 =h5 ,#11 , h6 =h6 ,#11 , h7 =h7 ,#11 , even when <error correction method #12> is used h 1 =h 1,#2 , h 2 =h 2,#2 , h 3 =h 3,#2 , h 4 =h 4,#2 , h 5 =h 5,#2 , h 6 = It is assumed that h6 ,#12 , h7 =h7 ,#2 is set. Then, it is good if the following is satisfied.

<조건 #H12><Condition #H12>

도 125에서 대응하고 있는 각 송신방법에서 이하가 성립한다.In each transmission method corresponding to FIG. 125, the following holds.

{{a1은 1 이상 7 이하의 정수이고, 또한, a2는 1 이상 7 이하의 정수이고, 또한, a3는 1 이상 7 이하의 정수이고, 또한, a4는 1 이상 7 이하의 정수이고, 또한, a5는 1 이상 7 이하의 정수이고, 또한, a6은 1 이상 7 이하의 정수이고, 또한, a7은 1 이상 7 이하의 정수}가 성립하며, {x는 1 이상 7 이하의 정수이고, 또한, y는 1 이상 7 이하의 정수이고, 또한, x≠y}가 성립한 때, {모든 x, 모든 y로, ax≠ay가 성립한다}일 때 (ha1,#1, ha2,#1, ha3,#1, ha4,#1, ha5,#1, ha6,#1, ha7,#1)≠(1, 3, 5, 7, 9, 11, 13)가 성립한다}{{a1 is an integer of 1 or more and 7 or less, a2 is an integer of 1 or more and 7 or less, a3 is an integer of 1 or more and 7 or less, and a4 is an integer of 1 or more and 7 or less, and a5 is an integer of 1 or more and 7 or less, a6 is an integer of 1 or more and 7 or less, and a7 is an integer of 1 or more and 7 or less}, {x is an integer of 1 or more and 7 or less, and y is an integer of 1 or more and 7 or less, and when x≠y} holds, {with all x and all y, ax≠ay holds} (h a1,#11 , h a2,#11) , h a3,#11 , h a4,#11 , h a5,#11 , h a6,#11 , h a7,#11 )≠(1, 3, 5, 7, 9, 11, 13) holds }

또한,In addition,

{{a1은 1 이상 7 이하의 정수이고, 또한, a2는 1 이상 7 이하의 정수이고, 또한, a3는 1 이상 7 이하의 정수이고, 또한, a4는 1 이상 7 이하의 정수이고, 또한, a5는 1 이상 7 이하의 정수이고, 또한, a6은 1 이상 7 이하의 정수이고, 또한, a7은 1 이상 7 이하의 정수}가 성립하며, {x는 1 이상 7 이하의 정수이고, 또한, y는 1 이상 7 이하의 정수이고, 또한, x≠y}가 성립한 때, {모든 x, 모든 y로, ax≠ay가 성립한다}일 때 (ha1,#2, ha2,#2, ha3,#2, ha4,#2, ha5,#2, ha6,#2, ha7,#2)≠(1, 3, 5, 7, 9, 11, 13)가 성립한다}{{a1 is an integer of 1 or more and 7 or less, a2 is an integer of 1 or more and 7 or less, a3 is an integer of 1 or more and 7 or less, and a4 is an integer of 1 or more and 7 or less, and a5 is an integer of 1 or more and 7 or less, a6 is an integer of 1 or more and 7 or less, and a7 is an integer of 1 or more and 7 or less}, {x is an integer of 1 or more and 7 or less, and y is an integer of 1 or more and 7 or less, and when x≠y} holds, {with all x and all y, ax≠ay holds} (h a1,#2 , h a2,#2 , h a3,#2 , h a4,#2 , h a5,#2 , h a6,#2 , h a7,#2 )≠(1, 3, 5, 7, 9, 11, 13) holds }

또한,In addition,

{{h1,#1≠h1,#2, 또는 h2,#1≠h2,#2, 또는 h3,#1≠h3,#2, 또는 h4,#1≠h4,#2, 또는 h5,#1≠h5,#2, 또는 h6,#1≠h6,#2, 또는 h7,#1≠h7,#2}가 성립한다}{{h 1,#1 ≠h 1,#12 , or h 2,#11 ≠h 2,#12 , or h 3,#11 ≠h 3,#12 , or h 4,#11 ≠h 4 , #2 , or h5 ,#11 ≠h5 ,#12 , or h6 ,#11 ≠h6 ,#12 , or h7 ,#11 ≠h7 ,#12 } holds.}

가 성립한다.is established

이와 같이 함으로써 <오류정정방식 #1> <오류정정방식 #2>어느 경우에도 수신장치는 높은 데이터의 수신 품질을 얻을 수 있을 가능성이 커진다(<오류정정방식 #1> <오류정정방식 #2>로 h1, h2, h3, h4, h5, h6, h7의 호적한 세트가 다르므로).In this way, the possibility that the receiving apparatus can obtain high data reception quality increases in either case of <Error Correction Method #1><Error Correction Method #1>(<Error Correction Method #1><Error Correction Method #12>) (since the suitable sets of h 1 , h 2 , h 3 , h 4 , h 5 , h 6 , h 7 are different).

이상을 정리하면 이하와 같이 된다.Summarizing the above, it becomes as follows.

다음의 2개의 오류정정방식을 생각한다.Consider the following two error correction methods.

<오류정정방식 #1*><Error correction method #1*>

부호화율 A, 블록길이(부호길이) B비트의 블록부호를 이용해서 부호화를 실시한다(A는 실수이며, 0<A<1이 성립하고, B는 0보다 큰 정수로 한다).Encoding is performed using a block code with a coding rate A and block length (code length) B bits (A is a real number, 0<A<1 holds, and B is an integer greater than 0).

<오류정정방식 #2*><Error correction method #2*>

부호화율 A, 블록길이(부호길이) C비트의 블록부호를 이용해서 부호화를 실시한다(A는 실수이며, 0<A<1이 성립하고, C는 0보다 큰 정수이며, B≠C가 성립한다).Encoding is performed using a block code with a coding rate A and block length (code length) of C bits (A is a real number, 0<A<1 holds, C is an integer greater than 0, and B≠C holds true) do).

그리고 도 125의 송신장치에서 도 111에서 설명한 16QAM을 사용하는 것으로 한다. 이때, 도 125의 송신장치가 <오류정정방식 #1*>를 이용한 때 도 111의 f=f#1로 설정하는 것으로 하며, <오류정정방식 #2*>를 이용한 때 도 111의 f=f#2로 설정하는 것으로 한다. 이때, <조건 #H10>이 성립하면 좋다.In addition, it is assumed that the 16QAM described in FIG. 111 is used in the transmitter of FIG. 125 . At this time, it is assumed that f=f #1 of FIG. 111 is set when the transmitter of FIG. 125 uses <error correction method #1*>, and f=f of FIG. 111 when <error correction method #2*> is used Suppose it is set to #2 . At this time, <condition #H10> may be satisfied.

도 125의 송신장치에서 도 112에서 설명한 64QAM을 사용하는 것으로 한다. 이때, 도 125의 송신장치가 <오류정정방식 #1*>를 이용한 때 도 112의 g1=g1,#1, g2=g2,#1, g3=g3,#1로 설정하는 것으로 하며, <오류정정방식 #2*>를 이용한 때 도 112의 g1=g1,#2, g2=g2,#2, g3=g3,#2로 설정하는 것으로 한다. 이때, <조건 #H11>이 성립하면 좋다.It is assumed that the transmitter of FIG. 125 uses the 64QAM described with reference to FIG. 112 . At this time, when the transmitter of FIG. 125 uses the <error correction method #1*>, g 1 =g 1,#11 , g2 =g2 ,# 11, g3 =g3,#11 in FIG. When the <error correction method #2*> is used, it is assumed that g 1 =g 1, #2 , g 2 =g 2, #2 , g 3 =g 3, #2 in FIG. 112 is set. At this time, <condition #H11> may be satisfied.

도 125의 송신장치에서 도 113에서 설명한 256QAM을 사용하는 것으로 한다. 이때, 도 125의 송신장치가 <오류정정방식 #1*>를 이용한 때 도 113의 h1=h1,#1, h2=h2,#1, h3=h3,#1, h4=h4,#1, h5=h5,#1, h6=h6,#1, h7=h7,#1로 설정하는 것으로 하며, <오류정정방식 #2*>를 이용한 때 도 112의 h1=h1,#2, h2=h2,#2, h3=h3,#2, h4=h4,#2, h5=h5,#2, h6=h6,#2, h7=h7,#2로 설정하는 것으로 한다. 이때, <조건 #H12>가 성립하면 좋다.It is assumed that the transmitter of FIG. 125 uses the 256QAM described with reference to FIG. 113 . At this time, when the transmitter of FIG. 125 uses the <error correction method #1*>, h 1 =h 1,#11 , h2 =h2 ,#11 , h3 =h3 ,#11 , h 4 =h 4,#11 , h5 =h5 ,#11 , h6 =h6 ,#11 , h7 =h7 ,#11, and use <error correction method #2*> When h 1 =h 1,#2 , h 2 =h 2,#2 , h 3 =h 3,#2 , h 4 =h 4,#2 , h 5 =h 5,#2 , h in FIG. 112 , It is assumed that 6 =h 6,#12 , h7 =h7 ,#12 are set. At this time, it is sufficient if <condition #H12> is satisfied.

<예 2><Example 2>

도 125의 송신장치가 오류정정부호로 복수의 블록길이(부호길이)의 송신을 할 수 있는 것으로 한다.It is assumed that the transmitter in FIG. 125 can transmit a plurality of block lengths (code lengths) with the error correction code.

예로, 블록길이(부호길이) 16200비트의 LDPC(블록) 부호에 의한 오류정정부호화 및 블록길이(부호길이) 64800비트의 LDPC(블록) 부호에 의한 오류정정부호화 중 어느 하나를 선택해서 도 125의 송신장치는 오류정정부호화를 실시하는 것으로 한다. 따라서, 이하의 2개의 오류정정방식을 생각한다.For example, by selecting either one of error correction encoding using an LDPC (block) code having a block length (code length) of 16200 bits and an error correction encoding using an LDPC (block) code having a block length (code length) of 64800 bits, as shown in FIG. The transmitter shall perform error correction encoding. Therefore, the following two error correction methods are considered.

<오류정정방식 #3><Error correction method #3>

부호화율 2/3, 블록길이(부호길이) 16200비트(정보:10800비트, 패리티:5400비트)의 LDPC(블록) 부호를 이용해서 부호화를 실시한다.Encoding is performed using an LDPC (block) code with a coding rate of 2/3 and a block length (code length) of 16200 bits (information: 10800 bits, parity: 5400 bits).

<오류정정방식 #4><Error correction method #4>

부호화율 2/3, 블록길이(부호길이) 64800비트(정보:43200비트, 패리티:21600비트)의 LDPC(블록) 부호를 이용해서 부호화를 실시한다.Encoding is performed using an LDPC (block) code with a coding rate of 2/3 and a block length (code length) of 64800 bits (information: 43200 bits, parity: 21600 bits).

그리고 도 125의 송신장치에서 도 114에서 설명한 16QAM을 사용하는 것으로 한다. 이때, 도 125의 송신장치가 <오류정정방식 #3>을 이용한 때 도 114의 f1=f1,#1, f2=f2,#1로 설정하는 것으로 하며, <오류정정방식 #4>를 이용한 때 도 114의 f1=f1,#2, f2=f2,#2로 설정하는 것으로 한다. 이때,In addition, it is assumed that the 16QAM described in FIG. 114 is used in the transmitter of FIG. 125 . At this time, it is assumed that f1 = f1, #1, f2 = f2, #1 of FIG. 114 is set when the transmitter of FIG. 125 uses <error correction method #3>, and when <error correction method #4> is used It is assumed that f1 = f1, #2 and f2 = f2, #2 in Fig. 114 are set. At this time,

<조건 #H13><Condition #H13>

도 125에서 대응하고 있는 각 송신방법에서 이하가 성립한다.In each transmission method corresponding to FIG. 125, the following holds.

{f1,#1≠f1,#2, 또는 f2,#1≠f2,#2}가 성립,{f 1,#1 ≠f 1,#2 , or f 2,#11 ≠f 2,#2 } holds,

하면 좋다. 이와 같이 함으로써 <오류정정방식 #3> <오류정정방식 #4>의 어느 경우에도 수신장치는 높은 데이터의 수신 품질을 얻을 수 있을 가능성이 커진다(<오류정정방식 #3> <오류정정방식 #4>에서 f1, f2의 호적한 세트가 다르므로).good to do By doing in this way, the possibility that the receiving apparatus can obtain high data reception quality in either case of <Error Correction Method #1> and <Error Correction Method #1> increases (<Error Correction Method #1><Error Correction Method #4>) Since the suitable sets of f 1 , f 2 are different in >).

도 125의 송신장치에서 도 115에서 설명한 64QAM을 사용하는 것으로 한다. 이때, 도 125의 송신장치가 <오류정정방식 #3>을 이용한 때 도 115의 g1=g1,#1, g2=g2,#1, g3=g3,#1, g4=g4,#1, g5=g5,#1, g6=g6,#1로 설정하는 것으로 하며, <오류정정방식 #4>를 이용한 때 도 115의 g1=g1,#2, g2=g2,#2, g3=g3,#2, g4=g4,#2, g5=g5,#2, g6=g6,#2로 설정하는 것으로 한다. 그러면 이하가 성립하면 좋다.It is assumed that the transmitter of FIG. 125 uses the 64QAM described with reference to FIG. 115 . At this time, when the transmitter of FIG. 125 uses <error correction method # 3 >, g 1 =g 1,#11 , g2 =g2, # 11, g3=g3,# 11 , g4 in FIG. =g 4,#11 , g5 =g5 ,#11 , g6 =g6 ,#11 , and when <error correction method #4> is used, g1=g1 ,# 1 in FIG. By setting 2 , g 2 =g 2,#2 , g 3 =g 3,#2 , g 4 =g 4,#2 , g 5 =g 5,#2 , g 6 =g 6,#2 do. Then, it is good if the following is satisfied.

<조건 #H14><Condition #H14>

도 125에서 대응하고 있는 각 송신방법에서 이하가 성립한다.In each transmission method corresponding to FIG. 125, the following holds.

{{

{{g1,#1≠g1,#2이고, 또한, g1,#1≠g2,#2이고, 또한, g1,#1≠g3,#2}, 또는, {g2,#1≠g1,#2이고, 또한, g2,#1≠g2,#2이고, 또한, g2,#1≠g3,#2}, 또는, {g3,#1≠g1,#2이고, 또한, g3,#1≠g2,#2이고, 또한, g3,#1≠g3,#2}가 성립하거나},{{g 1,#1 ≠g 1,#2 , and g 1,#1 ≠g 2,#2 , and g 1,#1 ≠g 3,#2 }, or {g 2 ,#1 ≠g 1,#2 , and g 2,#1 ≠g 2,#2 , and g 2,#11 ≠g 3,#2 }, or {g 3,#1 ≠ g 1,#12 , and g3 ,#11 ≠g2 ,#2 , and g3 ,#11 ≠g3 ,#2 } holds,

또는,or,

{{g4,#1≠g4,#2이고, 또한, g4,#1≠g5,#2이고, 또한, g4,#1≠g6,#2}, 또는, {g5,#1≠g4,#2이고, 또한, g5,#1≠g5,#2이고, 또한, g5,#1≠g6,#2}, 또는, {g6,#1≠g4,#2이고, 또한, g6,#1≠g5,#2이고, 또한, g6,#1≠g6,#2}가 성립한다}{{g 4,#1 ≠g 4,#2 , and g 4,#1 ≠g 5,#2 , and g 4,#1 ≠g 6,#2 }, or {g 5 ,#1 ≠g 4,#2 , and g 5,#1 ≠g 5,#2 , and g 5,#11 ≠g 6,#2 }, or {g 6,#1 ≠ g 4,#2 , and g6 ,#1 ≠g 5,#2 , and g6 ,#11 ≠g 6,#2 } holds.}

}}

가 성립한다.is established

이와 같이 함으로써 <오류정정방식 #3> <오류정정방식 #4>의 어느 경우에도 수신장치는 높은 데이터의 수신 품질을 얻을 수 있을 가능성이 커진다. (<오류정정방식 #3> <오류정정방식 #4>로 g1, g2, g3, g4, g5, g6의 호적한 세트가 다르므로).By doing in this way, the possibility that the receiving apparatus can obtain high data reception quality increases in either case of <error correction method #13> and <error correction method #14>. (<error correction method #3><error correction method #14> because the suitable set of g 1 , g 2 , g 3 , g 4 , g 5 , g 6 is different).

도 125의 송신장치에서 도 116에서 설명한 256QAM을 사용하는 것으로 한다. 이때, 도 125의 송신장치가 <오류정정방식 #3>을 이용한 때 도 116의 h1=h1,#1, h2=h2,#1, h3=h3,#1, h4=h4,#1, h5=h5,#1, h6=h6,#1, h7=h7,#1, h8=h8,#1, h9=h9,#1, h10=h10,#1, h11=h11,#1, h12=h12,#1, h13=h13,#1, h14=h14,#1로 설정하는 것으로 하며, <오류정정방식 #4>를 이용한 때 도 116의 h1=h1,#2, h2=h2,#2, h3=h3,#2, h4=h4,#2, h5=h5,#2, h6=h6,#2, h7=h7,#2, h8=h8,#2, h9=h9,#2, h10=h10,#2, h11=h11,#2, h12=h12,#2, h13=h13,#2, h14=h14,#2로 설정하는 것으로 한다. 그러면 이하가 성립하면 좋다.It is assumed that the transmitter of FIG. 125 uses the 256QAM described with reference to FIG. 116 . At this time, when the transmitter of FIG. 125 uses the <error correction method # 3 >, h 1 =h 1,#11 , h2 =h2 ,# 11, h3=h3,# 11 , h4 of FIG. =h 4,#11 , h 5 =h 5,#11 , h 6 =h 6,#11 , h 7 =h 7,#11 , h 8 =h 8,#11 , h 9 =h 9,# 1 1 , h 10 =h 10,# 11 , h11 =h11 ,#11 , h12 =h12,#11 , h13 =h13,#11 , h14 = h14 , # 11 and when <error correction method #4> is used, h 1 =h 1,#2 , h 2 =h 2,#2 , h 3 =h 3,#2 , h 4 =h 4,#2 in FIG. , h 5 =h 5,#2 , h 6 =h 6,#12 , h 7 =h 7,#12 , h 8 =h 8,#12 , h 9 =h 9,#12 , h 10 =h 10,#2 , h 11 =h 11,# 12 , h12 =h12 ,#12 , h13 =h13,#12 , h14 =h14, # 12 . Then, it is good if the following is satisfied.

<조건 #H15><Condition #H15>

도 125에서 대응하고 있는 각 송신방법에서 이하가 성립한다.In each transmission method corresponding to FIG. 125, the following holds.

{{

{k는 1 이상 7 이하의 정수이며, 이를 만족하는 모든 k에서 h1,#1≠hk,#2가 성립한다},{k is an integer greater than or equal to 1 and less than or equal to 7, and h 1,#11 ≠h k,#2 holds for all k that satisfy it},

또는, {k는 1 이상 7 이하의 정수이며, 이를 만족하는 모든 k에서 h2,#1≠hk,#2가 성립한다}Alternatively, {k is an integer of 1 or more and 7 or less, and h 2,#11 ≠h k,#2 holds for all k that satisfy it}

또는, {k는 1 이상 7 이하의 정수이며, 이를 만족하는 모든 k에서 h3,#1≠hk,#2가 성립한다}Alternatively, {k is an integer of 1 or more and 7 or less, and h 3,#11 ≠h k,#2 holds for all k that satisfy it}

또는, {k는 1 이상 7 이하의 정수이며, 이를 만족하는 모든 k에서 h4,#1≠hk,#2가 성립한다}Alternatively, {k is an integer of 1 or more and 7 or less, and h 4,#11 ≠h k,#2 holds for all k that satisfy it}

또는, {k는 1 이상 7 이하의 정수이며, 이를 만족하는 모든 k에서 h5,#1≠hk,#2가 성립한다}Alternatively, {k is an integer of 1 or more and 7 or less, and h 5,#11 ≠h k,#2 holds for all k that satisfy it}

또는, {k는 1 이상 7 이하의 정수이며, 이를 만족하는 모든 k에서 h6,#1≠hk,#2가 성립한다}Alternatively, {k is an integer of 1 or more and 7 or less, and h6 ,#11hk,#2 holds for all k that satisfy it}

또는, {k는 1 이상 7 이하의 정수이며, 이를 만족하는 모든 k에서 h7,#1≠hk,#2가 성립한다}Alternatively, {k is an integer greater than or equal to 1 and less than or equal to 7, and h 7,#11 ≠h k,#2 holds for all k that satisfy it}

}}

또는,or,

{{k는 8 이상 14 이하의 정수이며, 이를 만족하는 모든 k에서 h8,#1≠hk,#2가 성립한다},{{ k is an integer greater than or equal to 8 and less than or equal to 14;

또는, {k는 8 이상 14 이하의 정수이며, 이를 만족하는 모든 k에서 h9,#1≠hk,#2가 성립한다}Alternatively, {k is an integer of 8 or more and 14 or less, and h 9,#11 ≠h k,#2 holds for all k that satisfy it}

또는, {k는 8 이상 14 이하의 정수이며, 이를 만족하는 모든 k에서 h10,#1≠hk,#2가 성립한다}Alternatively, {k is an integer of 8 or more and 14 or less, and h 10,#11 ≠h k,#2 holds for all k that satisfy it}

또는, {k는 8 이상 14 이하의 정수이며, 이를 만족하는 모든 k에서 h11,#1≠hk,#2가 성립한다}Alternatively, {k is an integer of 8 or more and 14 or less, and h 11,#11 ≠h k,#2 holds for all k that satisfy it}

또는, {k는 8 이상 14 이하의 정수이며, 이를 만족하는 모든 k에서 h12,#1≠hk,#2가 성립한다}Alternatively, {k is an integer of 8 or more and 14 or less, and h 12,#11 ≠h k,#2 holds for all k that satisfy it}

또는, {k는 8 이상 14 이하의 정수이며, 이를 만족하는 모든 k에서 h13,#1≠hk,#2가 성립한다}Alternatively, {k is an integer of 8 or more and 14 or less, and h 13,#11 ≠h k,#2 holds for all k that satisfy it}

또는, {k는 8 이상 14 이하의 정수이며, 이를 만족하는 모든 k에서 h14,#1≠hk,#2가 성립한다}Alternatively, {k is an integer of 8 or more and 14 or less, and h 14,#11 ≠h k,#2 holds for all k that satisfy it}

}}

이와 같이 함으로써 <오류정정방식 #3> <오류정정방식 #4>의 어느 경우에도 수신장치는 높은 데이터의 수신 품질을 얻을 수 있을 가능성이 커진다(<오류정정방식 #3> <오류정정방식 #4>로 h1, h2, h3, h4, h5, h6, h7, h8, h9, h10, h11, h12, h13, h14의 호적한 세트가 다르므로).By doing in this way, the possibility that the receiving apparatus can obtain high data reception quality in either case of <Error Correction Method #1> and <Error Correction Method #1> increases (<Error Correction Method #1><Error Correction Method #4>) As the suitable set of h 1 , h 2 , h 3 , h 4 , h 5 , h 6 , h 7 , h 8 , h 9 , h 10 , h 11 , h 12 , h 13 , h 14 is different in > ).

이상을 정리하면 이하와 같이 된다.Summarizing the above, it becomes as follows.

다음의 2개의 오류정정방식을 생각한다.Consider the following two error correction methods.

<오류정정방식 #3*><Error correction method #3*>

부호화율 A, 블록길이(부호길이) B비트의 블록부호를 이용해서 부호화를 실시한다(A는 실수이며, 0<A<1이 성립하고, B는 0보다 큰 정수로 한다).Encoding is performed using a block code with a coding rate A and block length (code length) B bits (A is a real number, 0<A<1 holds, and B is an integer greater than 0).

<오류정정방식 #4*><Error correction method #4*>

부호화율 A, 블록길이(부호길이) C비트의 블록부호를 이용해서 부호화를 실시한다(A는 실수이며, 0<A<1이 성립하고, C는 0보다 큰 정수이며, B≠C가 성립한다)Encoding is performed using a block code with a coding rate A and block length (code length) of C bits (A is a real number, 0<A<1 holds, C is an integer greater than 0, and B≠C holds true) do)

그리고 도 125의 송신장치에서 도 114에서 설명한 16QAM을 사용하는 것으로 한다. 이때, 도 125의 송신장치가 <오류정정방식 #3*>를 이용한 때 도 114의 f1=f1,#1, f2=f2,#1로 설정하는 것으로 하며, <오류정정방식 #4*>를 이용한 때 도 114의 f1=f1,#2, f2=f2,#2로 설정하는 것으로 한다. 이때, <조건 #H13>이 성립하면 좋다.In addition, it is assumed that the 16QAM described in FIG. 114 is used in the transmitter of FIG. 125 . At this time, when the transmitter of FIG. 125 uses the <error correction method #13*>, it is assumed that f 1 =f 1,#11 , f2=f2 , # 11 of FIG. 114 is set, and the <error correction method #1 When 4*> is used, it is assumed that f 1 =f 1,#12 , f2=f2, #12 in FIG. 114 is set. At this time, it is sufficient if <condition #H13> is satisfied.

도 125의 송신장치에서 도 115에서 설명한 64QAM을 사용하는 것으로 한다. 이때, 도 125의 송신장치가 <오류정정방식 #3*>를 이용한 때 도 115의 g1=g1,#1, g2=g2,#1, g3=g3,#1, g4=g4,#1, g5=g5,#1, g6=g6,#1로 설정하는 것으로 하며, <오류정정방식 #4*>를 이용한 때 도 115의 g1=g1,#2, g2=g2,#2, g3=g3,#2, g4=g4,#2, g5=g5,#2, g6=g6,#2로 설정하는 것으로 한다. 이때, <조건 #H14>가 성립하면 좋다.It is assumed that the transmitter of FIG. 125 uses the 64QAM described with reference to FIG. 115 . At this time, when the transmitter of FIG. 125 uses the <error correction method # 3 *>, g 1 =g 1,#11 , g2 =g2 ,#11 , g3=g3 ,#11 ,g 4 = g 4,#11 , g5 =g5 ,#11 , g6 =g6 ,#11 , and when <error correction method # 4 *> is used, g1=g1 in FIG. 115 ,#2 , g 2 =g 2,#2 , g 3 =g 3,#2 , g 4 =g 4,#2 , g 5 =g 5,#2 , g 6 =g 6,#2 do it by doing At this time, it is sufficient if <condition #H14> is satisfied.

도 125의 송신장치에서 도 116에서 설명한 256QAM을 사용하는 것으로 한다. 이때, 도 125의 송신장치가 <오류정정방식 #3*>를 이용한 때 도 116의 h1=h1,#1, h2=h2,#1, h3=h3,#1, h4=h4,#1, h5=h5,#1, h6=h6,#1, h7=h7,#1로 설정하는 것으로 하며, <오류정정방식 #4*>를 이용한 때 도 116의 h1=h1,#2, h2=h2,#2, h3=h3,#2, h4=h4,#2, h5=h5,#2, h6=h6,#2, h7=h7,#2로 설정하는 것으로 한다. 이때, <조건 #H15>가 성립하면 좋다.It is assumed that the transmitter of FIG. 125 uses the 256QAM described with reference to FIG. 116 . At this time, when the transmitter of FIG. 125 uses <error correction method # 3 *>, h 1 =h 1,#11 , h2 =h2 ,#11 , h3=h3 ,#11 , 4 =h 4,#11 , h5 =h5 ,#11 , h6 =h6 ,#11 , h7 =h7 ,#11 , using <error correction method #4*> When h 1 =h 1,#2 , h 2 =h 2,#2 , h 3 =h 3,# 2, h 4 =h 4,#2 , h 5 =h 5,#2 , h in FIG. 116 , It is assumed that 6 =h 6,#12 , h7 =h7 ,#12 are set. At this time, it is sufficient if <condition #H15> is satisfied.

<예 3><Example 3>

도 125의 송신장치가 오류정정부호로 복수의 블록길이(부호길이)의 송신을 할 수 있는 것으로 한다.It is assumed that the transmitter in FIG. 125 can transmit a plurality of block lengths (code lengths) with the error correction code.

예로, 블록길이(부호길이) 16200비트의 LDPC(블록) 부호에 의한 오류정정부호화 및 블록길이(부호길이) 64800비트의 LDPC(블록) 부호에 의한 오류정정부호화 중 어느 하나를 선택해서 도 125의 송신장치는 오류정정부호화를 실시하는 것으로 한다. 따라서, 이하의 2개의 오류정정방식을 생각한다.For example, by selecting either one of error correction encoding using an LDPC (block) code having a block length (code length) of 16200 bits and an error correction encoding using an LDPC (block) code having a block length (code length) of 64800 bits, as shown in FIG. The transmitter shall perform error correction encoding. Therefore, the following two error correction methods are considered.

<오류정정방식 #5><Error correction method #5>

부호화율 2/3, 블록길이(부호길이) 16200비트(정보:10800비트, 패리티:5400비트)의 LDPC(블록) 부호를 이용해서 부호화를 실시한다.Encoding is performed using an LDPC (block) code with a coding rate of 2/3 and a block length (code length) of 16200 bits (information: 10800 bits, parity: 5400 bits).

<오류정정방식 #6><Error correction method #6>

부호화율 2/3, 블록길이(부호길이) 64800비트(정보:43200비트, 패리티:21600비트)의 LDPC(블록) 부호를 이용해서 부호화를 실시한다.Encoding is performed using an LDPC (block) code with a coding rate of 2/3 and a block length (code length) of 64800 bits (information: 43200 bits, parity: 21600 bits).

그리고 도 125의 송신장치에서 도 119에서 설명한 16QAM을 사용하는 것으로 한다. 이때, 도 125의 송신장치가 <오류정정방식 #5>를 이용한 때 도 119의 k1=k1,#1, k2=k2,#1로 설정하는 것으로 하며, <오류정정방식 #6>을 이용한 때 도 119의 k1=k1,#2, k2=k2,#2로 설정하는 것으로 한다. 이때,In addition, it is assumed that the 16QAM described in FIG. 119 is used in the transmitter of FIG. 125 . At this time, when the transmitter of FIG. 125 uses <error correction method #5>, it is assumed that k 1 =k 1,#11 , k2 =k2 , # 11 of FIG. 119 is set, and <error correction method #16> When > is used, it is assumed that k 1 =k 1,#12 , k2=k2, #12 in FIG. 119 is set. At this time,

<조건 #H16><Condition #H16>

도 125에서 대응하고 있는 각 송신방법에서 이하가 성립한다.In each transmission method corresponding to FIG. 125, the following holds.

{k1,#1≠k1,#2, 또는 k2,#1≠k2,#2}가 성립한다{k 1,#1 ≠k 1,#2 , or k 2,#11 ≠k 2,#2 } holds

이면 좋다. 이와 같이 함으로써 <오류정정방식 #5> <오류정정방식 #6>의 어느 경우에도 수신장치는 높은 데이터의 수신 품질을 얻을 수 있을 가능성이 커진다(<오류정정방식 #5> <오류정정방식 #6>에서 k1, k2의 호적한 세트가 다르므로).it's good In this way, the possibility that the receiving apparatus can obtain high data reception quality in either case of <error correction method #15> and <error correction method #16> increases (<error correction method #5><error correction method #6>) > in k 1 , k 2 because the suitable sets are different).

도 125의 송신장치에서 도 120에서 설명한 64QAM을 사용하는 것으로 한다. 이때, 도 125의 송신장치가 <오류정정방식 #5>를 이용한 때 도 120의 m1=m1,#1, m2=m2,#1, m3=m3,#1, m4=m4,#1, m5=m5,#1, m6=m6,#1, m7=m7,#1, m8=m8,#1로 설정하는 것으로 하며, <오류정정방식 #6>을 이용한 때 도 120의 m1=m1,#2, m2=m2,#2, m3=m3,#2, m4=m4,#2, m5=m5,#2, m6=m6,#2, m7=m7,#2, m8=m8,#2로 설정하는 것으로 한다. 그러면 이하가 성립하면 좋다.It is assumed that the transmitter of FIG. 125 uses the 64QAM described with reference to FIG. 120 . At this time, when the transmitter of FIG. 125 uses the <error correction method #5>, m 1 =m 1,#11 , m2=m2 ,#11 , m3 =m3,# 11 , m4 in FIG. =m 4,#11 , m 5 =m 5,#11 , m 6 =m 6,#11 , m 7 =m 7,#11 , m8 =m 8 ,#11 When correction method #6> is used, m 1 =m 1,#12 , m2 =m2 ,#12 , m3 =m3 ,#12 , m4 =m4 ,#12 , m5 = It is assumed that m 5,#2 , m 6 =m 6,#2 , m 7 =m 7,#2 , m 8 =m 8,#2 are set. Then, it is good if the following is satisfied.

<조건 #H17><Condition #H17>

도 125에서 대응하고 있는 각 송신방법에서 이하가 성립한다.In each transmission method corresponding to FIG. 125, the following holds.

{{

{{m1,#1≠m1,#2이고, 또한, m1,#1≠m2,#2이고, 또한, m1,#1≠m3,#2이고, 또한, m1,#1≠m4,#2}, 또는, {m2,#1≠m1,#2이고, 또한, m2,#1≠m2,#2이고, 또한, m2,#1≠m3,#2이고, 또한, m2,#1≠m4,#2}, 또는, {m3,#1≠m1,#2이고, 또한, m3,#1≠m2,#2이고, 또한, m3,#1≠m3,#2이고, 또한, m3,#1≠m4,#2}또는, {m4,#1≠m1,#2이고, 또한, m4,#1≠m2,#2이고, 또한, m4,#1≠m3,#2이고, 또한, m4,#1≠m4,#2}가 성립한다},{{m 1,#1 ≠m 1,#2 , and m 1,#1 ≠m 2,#2 , and m 1,#1 ≠m 3,#2 , and m 1, #1 ≠m 4,#2 }, or {m 2,#1 ≠m 1,#2 , and m 2,#1 ≠m 2,#2 , and m 2,#1 ≠m 3,#2 , and m 2,#1 ≠m 4,#2 }, or {m 3,#1 ≠m 1,#2 , and m 3,#11 ≠m 2,#2 Also, m 3,#1 ≠m 3,#2 , and m 3,#1 ≠m 4,#2 } or {m 4,#1 ≠m 1,#2 , and m 4,#11 ≠m2 ,#12 , and m4 ,#11 ≠m3 ,#12 , and m4 ,#11 ≠m4 ,#2 } holds},

또는,or,

{{m5,#1≠m5,#2이고, 또한, m5,#1≠m6,#2이고, 또한, m5,#1≠m7,#2이고, 또한, m5,#1≠m8,#2}, 또는, {m6,#1≠m5,#2이고, 또한, m6,#1≠m6,#2이고, 또한, m6,#1≠m7,#2이고, 또한, m6,#1≠m8,#2}, 또는, {m7,#1≠m5,#2이고, 또한, m7,#1≠m6,#2이고, 또한, m7,#1≠m7,#2이고, 또한, m7,#1≠m8,#2}또는, {m8,#1≠m5,#2이고, 또한, m8,#1≠m6,#2이고, 또한, m8,#1≠m7,#2이고, 또한, m8,#1≠m8,#2}가 성립한다},{{m 5,#1 ≠m 5,#2 , m 5,#1 ≠m 6,#2 , m 5,#11 ≠m 7,#2 , and m 5, #1 ≠m 8,#2 }, or {m 6,#1 ≠m 5,#2 , and m 6,#1 ≠m 6,#2 , and m 6,#1 ≠m 7,#2 , and m 6,#1 ≠m 8,#2 }, or {m 7,#1 ≠m 5,#2 , and m 7,#11 ≠m 6,#2 and m 7,#11 ≠m 7,#2 , and m 7,#11 ≠m 8,#2 } or {m 8,#11 ≠m 5,#12 , and m 8,#1 ≠m 6,#2 , m 8,#1 ≠m 7,#2 , and m 8,#1 ≠m 8,#2 } holds},

}}

가 성립한다.is established

이와 같이 함으로써 <오류정정방식 #5> <오류정정방식 #6>의 어느 경우에도 수신장치는 높은 데이터의 수신 품질을 얻을 수 있을 가능성이 커진다(<오류정정방식 #5> <오류정정방식 #6>에서 m1, m2, m3, m4, m5, m6, m7, m8의 호적한 세트가 다르므로).In this way, the possibility that the receiving apparatus can obtain high data reception quality in either case of <error correction method #15> and <error correction method #16> increases (<error correction method #5><error correction method #6>) > in m 1 , m 2 , m 3 , m 4 , m 5 , m 6 , m 7 , m 8 are different suitable sets).

도 125의 송신장치에서 도 121에서 설명한 256QAM을 사용하는 것으로 한다. 이때, 도 125의 송신장치가 <오류정정방식 #5>를 이용한 때 도 121의 n1=n1,#1, n2=n2,#1, n3=n3,#1, n4=n4,#1, n5=n5,#1, n6=n6,#1, n7=n7,#1, n8=n8,#1, n9=n9,#1, n10=n10,#1, n11=n11,#1, n12=n12,#1, n13=n13,#1, n14=n14,#1, n15=n15,#1, n16=n16,#1로 설정하는 것으로 하며, <오류정정방식 #6>을 이용한 때 도 121의 n1=n1,#2, n2=n2,#2, n3=n3,#2, n4=n4,#2, n5=n5,#2, n6=n6,#2, n7=n7,#2, n8=n8,#2, n9=n9,#2, n10=n10,#2, n11=n11,#2, n12=n12,#2, n13=n13,#2, n14=n14,#2, n15=n15,#2, n16=n16,#2로 설정하는 것으로 한다. 그러면 이하가 성립하면 좋다.It is assumed that the 256QAM described in FIG. 121 is used in the transmitter of FIG. 125 . In this case, when the transmitter of FIG. 125 uses the <error correction method # 5 >, n 1 =n 1,#11 , n2=n2 ,#11 , n3 =n3 ,#11 , n4 =n 4,#11 , n 5 =n 5,#11 , n 6 =n 6,#11 , n 7 =n 7,#11 , n 8 =n 8,#11 , n 9 =n 9,# 1 1 , n 10 =n 10,# 11 , n 11 =n 11,#11 , n 12 =n 12,#11 , n 13 =n 13,#11 , n 14 =n 14,#11 , n 15 = It is assumed that n 15,#11 , n16 = n16 ,#11 is set, and when <error correction method #6> is used, n 1 =n 1,#12 , n2=n2, # 12 in FIG. , n 3 =n 3,#2 , n 4 =n 4,#2 , n 5 =n 5,#2 , n 6 =n 6,#2 , n 7 =n 7,#2 , n 8 =n 8,#2 , n 9 =n 9,#2 , n 10 =n 10,#12 , n 11 =n 11,# 12 , n 12 =n 12,#12 , n 13 =n 13,#12 , It is assumed that n 14 = n 14, #2 , n 15 =n 15, #2 , n 16 =n 16, #2 is set. Then, it is good if the following is satisfied.

<조건 #H18><Condition #H18>

도 125에서 대응하고 있는 각 송신방법에서 이하가 성립한다.In each transmission method corresponding to FIG. 125, the following holds.

{{

{k는 1 이상 8 이하의 정수이며, 이를 만족하는 모든 k에서 n1,#1≠nk,#2가 성립한다},{k is an integer greater than or equal to 1 and less than or equal to 8, and n 1,#11 ≠n k,#2 holds for all k that satisfy it},

또는, {k는 1 이상 8 이하의 정수이며, 이를 만족하는 모든 k에서 n2,#1≠nk,#2가 성립한다}Alternatively, {k is an integer of 1 or more and 8 or less, and n 2,#11 ≠n k,#2 holds for all k that satisfy it}

또는, {k는 1 이상 8 이하의 정수이며, 이를 만족하는 모든 k에서 n3,#1≠nk,#2가 성립한다}Alternatively, {k is an integer greater than or equal to 1 and less than or equal to 8, and n 3,#11 ≠n k,#2 holds for all k that satisfy it}

또는, {k는 1 이상 8 이하의 정수이며, 이를 만족하는 모든 k에서 n4,#1≠nk,#2가 성립한다}Alternatively, {k is an integer greater than or equal to 1 and less than or equal to 8, and n 4,#11 ≠n k,#2 holds for all k that satisfy it}

또는, {k는 1 이상 8 이하의 정수이며, 이를 만족하는 모든 k에서 n5,#1≠nk,#2가 성립한다}Alternatively, {k is an integer greater than or equal to 1 and less than or equal to 8, and n 5,#11 ≠n k,#2 holds for all k that satisfy it}

또는, {k는 1 이상 8 이하의 정수이며, 이를 만족하는 모든 k에서 n6,#1≠nk,#2가 성립한다}Alternatively, {k is an integer greater than or equal to 1 and less than or equal to 8, and n 6,#11 ≠n k,#2 holds for all k that satisfy it}

또는, {k는 1 이상 8 이하의 정수이며, 이를 만족하는 모든 k에서 n7,#1≠nk,#2가 성립한다}Alternatively, {k is an integer greater than or equal to 1 and less than or equal to 8, and n 7,#11 ≠n k,#2 holds for all k that satisfy it}

또는, {k는 1 이상 8 이하의 정수이며, 이를 만족하는 모든 k에서 n8,#1≠nk,#2가 성립한다}Alternatively, {k is an integer greater than or equal to 1 and less than or equal to 8, and n 8,#11 ≠n k,#2 holds for all k that satisfy it}

}}

또는,or,

{{

{k는 9 이상 16 이하의 정수이며, 이를 만족하는 모든 k에서 n9,#1≠nk,#2가 성립한다}{ k is an integer greater than or equal to 9 and less than or equal to 16;

또는, {k는 9 이상 16 이하의 정수이며, 이를 만족하는 모든 k에서 n10,#1≠nk,#2가 성립한다}Alternatively, {k is an integer of 9 or more and 16 or less, and n 10,#11 ≠n k,#2 holds for all k that satisfy it}

또는, {k는 9 이상 16 이하의 정수이며, 이를 만족하는 모든 k에서 n11,#1≠nk,#2가 성립한다}Alternatively, {k is an integer of 9 or more and 16 or less, and n 11,#11 ≠n k,#2 holds for all k that satisfy it}

또는, {k는 9 이상 16 이하의 정수이며, 이를 만족하는 모든 k에서 n12,#1≠nk,#2가 성립한다}Alternatively, {k is an integer greater than or equal to 9 and less than or equal to 16, and n 12,#11 ≠n k,#2 holds for all k that satisfy it}

또는, {k는 9 이상 16 이하의 정수이며, 이를 만족하는 모든 k에서 n13,#1≠nk,#2가 성립한다}Alternatively, {k is an integer of 9 or more and 16 or less, and n 13,#1 ≠n k,#2 holds for all k satisfying it}

또는, {k는 9 이상 16 이하의 정수이며, 이를 만족하는 모든 k에서 n14,#1≠nk,#2가 성립한다}Alternatively, {k is an integer of 9 or more and 16 or less, and n 14,#11 ≠n k,#2 holds for all k satisfying it}

또는, {k는 9 이상 16 이하의 정수이며, 이를 만족하는 모든 k에서 n15,#1≠nk,#2가 성립한다}Alternatively, {k is an integer of 9 or more and 16 or less, and n 15,#11 ≠n k,#2 holds for all k that satisfy it}

또는, {k는 9 이상 16 이하의 정수이며, 이를 만족하는 모든 k에서 n16,#1≠nk,#2가 성립한다}Alternatively, {k is an integer of 9 or more and 16 or less, and n 16,#11 ≠n k,#2 holds for all k satisfying it}

}}

이와 같이 함으로써 <오류정정방식 #5> <오류정정방식 #6>의 어느 경우에도 수신장치는 높은 데이터의 수신 품질을 얻을 수 있을 가능성이 커진다(<오류정정방식 #5> <오류정정방식 #6>에서 n1, n2, n3, n4, n5, n6, n7, n8, n9, n10, n11, n12, n13, n14, n15, n16의 호적한 세트가 다르므로).In this way, the possibility that the receiving apparatus can obtain high data reception quality in either case of <error correction method #15> and <error correction method #16> increases (<error correction method #5><error correction method #6>) > from n 1 , n 2 , n 3 , n 4 , n 5 , n 6 , n 7 , n 8 , n 9 , n 10 , n 11 , n 12 , n 13 , n 14 , n 15 , n 16 Because the suitable set is different).

이상을 정리하면 이하와 같이 된다.Summarizing the above, it becomes as follows.

다음의 2개의 오류정정방식을 생각한다.Consider the following two error correction methods.

<오류정정방식 #5*><Error correction method #5*>

부호화율 A, 블록길이(부호길이) B비트의 블록부호를 이용해서 부호화를 실시한다(A는 실수이며, 0<A<1이 성립하고, B는 0보다 큰 정수로 한다).Encoding is performed using a block code with a coding rate A and block length (code length) B bits (A is a real number, 0<A<1 holds, and B is an integer greater than 0).

<오류정정방식 #6*><Error correction method #6*>

부호화율 A, 블록길이(부호길이) C비트의 블록부호를 이용해서 부호화를 실시한다(A는 실수이며, 0<A<1이 성립하고, C는 0보다 큰 정수이며, B≠C가 성립한다)Encoding is performed using a block code with a coding rate A and block length (code length) of C bits (A is a real number, 0<A<1 holds, C is an integer greater than 0, and B≠C holds true) do)

그리고 도 125의 송신장치에서 도 119에서 설명한 16QAM을 사용하는 것으로 한다. 이때, 도 125의 송신장치가 <오류정정방식 #5*>를 이용한 때 도 119의 k1=k1,#1, k2=k2,#1로 설정하는 것으로 하며, <오류정정방식 #6*>를 이용한 때 도 119의 k1=k1,#2, k2=k2,#2로 설정하는 것으로 한다. 이때, <조건 #H16>이 성립하면 좋다.In addition, it is assumed that the 16QAM described in FIG. 119 is used in the transmitter of FIG. 125 . At this time, when the transmitter of FIG. 125 uses <error correction method #5*>, it is assumed that k 1 =k 1,#11 , k 2 =k2 , #11 of FIG. 119 is set, and <error correction method #1> When 6*> is used, it is assumed that k 1 =k 1,#12 , k2=k2, #12 in FIG. 119 is set. At this time, it is sufficient if <condition #H16> is satisfied.

도 125의 송신장치에서 도 121에서 설명한 256QAM을 사용하는 것으로 한다. 이때, 도 125의 송신장치가 <오류정정방식 #5*>를 이용한 때 도 121의 n1=n1,#1, n2=n2,#1, n3=n3,#1, n4=n4,#1, n5=n5,#1, n6=n6,#1, n7=n7,#1, n8=n8,#1, n9=n9,#1, n10=n10,#1, n11=n11,#1, n12=n12,#1, n13=n13,#1, n14=n14,#1, n15=n15,#1, n16=n16,#1로 설정하는 것으로 하며, <오류정정방식 #6*>를 이용한 때 도 121의 n1=n1,#2, n2=n2,#2, n3=n3,#2, n4=n4,#2, n5=n5,#2, n6=n6,#2, n7=n7,#2, n8=n8,#2, n9=n9,#2, n10=n10,#2, n11=n11,#2, n12=n12,#2, n13=n13,#2, n14=n14,#2, n15=n15,#2, n16=n16,#2로 설정하는 것으로 한다. 이때, <조건 #H18>이 성립하면 좋다.It is assumed that the 256QAM described in FIG. 121 is used in the transmitter of FIG. 125 . At this time, when the transmitter of FIG. 125 uses the <error correction method # 5 * > 4 =n 4,#11 , n 5 =n 5,#11 , n 6 =n 6,#11 , n 7 =n 7,#11 , n 8 =n 8,#11 , n 9 =n 9, #1 , n 10 =n 10,# 11 , n 11 =n 11,#11 , n 12 =n 12,#11 , n 13 =n 13,#11 , n 14 =n 14,#11 , n 15 =n 15,#11 , n16 =n16 ,#11 , and when <error correction method #16*> is used, n 1 =n 1,#2 , n 2 =n 2 in #2 , n 3 =n 3,#2 , n 4 =n 4,#12 , n 5 =n 5,#12 , n 6 =n 6,#2 , n 7 =n 7,#12 , n 8 =n 8,#2 , n 9 =n 9,#12 , n 10 =n 10,#12 , n 11 =n 11,# 12 , n 12 =n 12,#12 , n 13 =n 13,#1 2 , n 14 =n 14,#12 , n15 =n15 ,#12 , n16 =n16 ,#12 . At this time, it is sufficient if <condition #H18> is satisfied.

또, 도 125, 도 127에서는 상세한 구성을 생략하고 있으나, 다른 실시형태에서 설명하고 있는 OFDM 방식, 스펙트럼 확산 통신방식을 이용해서 변조신호의 송신 및 수신을 실행하는 경우에도 마찬가지로 실시할 수 있다.In addition, although the detailed configuration is omitted in Figs. 125 and 127, it can be implemented similarly when transmitting and receiving a modulated signal by using the OFDM method and the spread spectrum communication method described in other embodiments.

<예 4><Example 4>

도 125의 송신장치는 도 126을 이용하여 설명한 것과 같이, 1개 이상의 안테나를 이용해서 1 스트림의 신호를 송신하는 경우에는 프리코딩, 위상변경 및 파워 변경을 실행하는 경우에는 시공간블록부호(Space-TimeBlock Codes)를 이용한 전송방법을 실시하는 경우가 있다. 그리고 도 125의 송신장치가 이하의 부호화를 실시하는 것으로 한다.As described with reference to FIG. 126, the transmitter of FIG. 125 performs precoding, phase change, and power change when transmitting a signal of one stream using one or more antennas. Transmission method using TimeBlock Codes) is sometimes implemented. It is assumed that the transmitter in Fig. 125 performs the following encoding.

「부호화율 A, 블록길이(부호길이) B비트의 블록부호를 이용해서 부호화를 실시한다(A는 실수이며, 0<A<1이 성립하고, B는 0보다 큰 정수로 한다).」"Encoding is performed using a block code with a coding rate A and block length (code length) B bits (A is a real number, 0<A<1 holds, and B is an integer greater than 0)."

그리고 이하를 정의한다.And define the following.

송신방법 #1:1개 이상의 안테나를 이용해서 1 스트림의 신호를 송신한다.Transmission method #1: One stream of signals is transmitted using one or more antennas.

송신방법 #2:프리코딩, 위상변경 및 파워 변경을 실행한다.Transmission method #2: Execute precoding, phase change and power change.

송신방법 #3:시공간블록부호(Space-Time Block Codes)를 이용한다.Transmission method #3: Use Space-Time Block Codes.

그리고 도 125의 송신장치에서 도 111에서 설명한 16QAM을 사용하는 것으로 한다. 이때, 도 125의 송신장치가 송신방법 #X를 이용한 때 도 111의 f=f#1로 설정하는 것으로 하며, 송신방법 #Y를 이용한 때 도 111의 f=f#2로 설정하는 것으로 한다. 이때,In addition, it is assumed that the 16QAM described in FIG. 111 is used in the transmitter of FIG. 125 . At this time, it is assumed that f=f #1 of FIG. 111 is set when the transmitter of FIG. 125 uses the transmission method #X, and that f=f # 12 of FIG. 111 is set when the transmission method #Y is used. At this time,

<조건 #H19><Condition #H19>

f#1≠1이고, 또한, f#2≠1이고, 또한, f#1≠f#2가 성립,f #1 ≠1, f #12 ≠1, and f #1f # 1 hold,

하면 좋다. 단, (X, Y)=(1, 2) 또는 (1, 3) 또는 (2, 3)으로 한다.good to do However, (X, Y) = (1, 2) or (1, 3) or (2, 3).

이와 같이 함으로써 송신방법 #X를 이용한 때, 송신방법 #Y를 이용한 때 모두 수신장치는 높은 데이터의 수신 품질을 얻을 수 있을 가능성이 커진다(송신방법 #X를 이용한 때, 송신방법 #Y를 이용한 때에 f의 호적 값이 다르므로).In this way, the possibility that the receiving apparatus can obtain high data reception quality both when the transmission method #X is used and when the transmission method #Y is used increases (when the transmission method #1X is used and the transmission method #Y is used) Because the family register value of f is different).

도 125의 송신장치에서 도 112에서 설명한 64QAM을 사용하는 것으로 한다. 이때, 도 125의 송신장치가 송신방법 #X를 이용한 때 도 112의 g1=g1,#1, g2=g2,#1, g3=g3,#1로 설정하는 것으로 하며, 송신방법 #Y를 이용한 때 도 112의 g1=g1,#2, g2=g2,#2, g3=g3,#2로 설정하는 것으로 한다. 그러면 이하가 성립하면 좋다.It is assumed that the transmitter of FIG. 125 uses the 64QAM described with reference to FIG. 112 . At this time, it is assumed that g 1 =g 1,#11 , g2 = g2,#11, g3=g3,# 11 of FIG. 112 when the transmitter of FIG. 125 uses the transmission method #X, When the transmission method #Y is used, it is assumed that g 1 =g 1,#12 , g2 = g2,#12, g3=g3,# 12 in FIG. 112 is set. Then, it is good if the following is satisfied.

<조건 #H20><Condition #H20>

{(g1,#1, g2,#1, g3,#1)≠(1, 3, 5)이고, 또한, (g1,#1, g2,#1, g3,#1)≠(1, 5, 3)이고, 또한, (g1,#1, g2,#1, g3,#1)≠(3, 1, 5)이고, 또한, (g1,#1, g2,#1, g3,#1)≠(3, 5, 1)이고, 또한, (g1,#1, g2,#1, g3,#1)≠(5, 1, 3)이고, 또한, (g1,#1, g2,#1, g3,#1)≠(5, 3, 1)}{(g 1,#11 , g2, # 11, g3 ,#11 )≠(1,3,5), and (g1, # 11, g2 ,#11 , g3 ,#11 ) )≠(1, 5, 3), and (g 1,#11 , g2,#11, g3 ,#11 )≠(3,1,5), and (g1 ,#11 ) , g 2,#11 , g3 ,#11 )≠(3, 5, 1), and (g1 ,# 11, g2,#11, g3 ,#11 )≠(5, 1, 3), and (g 1,#11 , g2,#11, g3 ,#11 )≠(5, 3, 1)}

또한,In addition,

{(g1,#2, g2,#2, g3,#2)≠(1, 3, 5)이고, 또한, (g1,#2, g2,#2, g3,#2)≠(1, 5, 3)이고, 또한, (g1,#2, g2,#2, g3,#2)≠(3, 1, 5)이고, 또한, (g1,#2, g2,#2, g3,#2)≠(3, 5, 1)이고, 또한, (g1,#2, g2,#2, g3,#2)≠(5, 1, 3)이고, 또한, (g1,#2, g2,#2, g3,#2)≠(5, 3, 1)}{(g 1,#2 , g2,#2, g3 ,#2 )≠(1, 3, 5), and (g1 ,#2 , g2 ,#2 , g3 ,#2 ) ) ≠ (1, 5, 3), and (g 1,#2 , g 2,#2 , g 3,#2 )≠(3, 1, 5), and (g 1,#2 ) , g 2,#2 , g 3,#2 )≠(3, 5, 1), and (g 1,#2 , g 2,#2 , g 3,#2 )≠(5, 1, 3) and (g 1,#2 , g2,#2 , g3 ,#2 )≠(5, 3, 1)}

또한,In addition,

{{g1,#1≠g1,#2, 또는 g2,#1≠g2,#2, 또는 g3,#1≠g3,#2}가 성립한다}{{{g 1,#1 ≠g 1,#2 , or g 2,#11 ≠g 2,#2 , or g 3,#11 ≠g 3,#2 } holds}

가 성립한다. 단, (X, Y)=(1, 2) 또는 (1, 3) 또는 (2, 3)으로 한다.is established However, (X, Y) = (1, 2) or (1, 3) or (2, 3).

이와 같이 함으로써 송신방법 #X를 이용한 때, 송신방법 #Y를 이용한 때 모두 수신장치는 높은 데이터의 수신 품질을 얻을 수 있을 가능성이 커진다(송신방법 #X를 이용한 때, 송신방법 #Y를 이용한 때에 g1, g2, g3의 호적한 세트가 다르므로).In this way, the possibility that the receiving apparatus can obtain high data reception quality both when the transmission method #X is used and when the transmission method #Y is used increases (when the transmission method #1X is used and the transmission method #Y is used) Since the suitable sets of g 1 , g 2 , and g 3 are different).

도 125의 송신장치에서 도 113에서 설명한 256QAM을 사용하는 것으로 한다. 이때, 도 125의 송신장치가 송신방법 #X를 이용한 때 도 113의 h1=h1,#1, h2=h2,#1, h3=h3,#1, h4=h4,#1, h5=h5,#1, h6=h6,#1, h7=h7,#1로 설정하는 것으로 하며, 송신방법 #Y를 이용한 때 도 113의 h1=h1,#2, h2=h2,#2, h3=h3,#2, h4=h4,#2, h5=h5,#2, h6=h6,#2, h7=h7,#2로 설정하는 것으로 한다. 그러면 이하가 성립하면 좋다.It is assumed that the transmitter of FIG. 125 uses the 256QAM described with reference to FIG. 113 . At this time, when the transmitter of FIG. 125 uses the transmission method #X, h 1 =h 1,#1 , h 2 =h 2,#1 , h 3 =h 3,#1 , h 4 =h 4 of FIG. 113 ,#11 , h5 =h5,# 11 ,h6=h6 ,#11,h7=h7,#11, and when transmission method #Y is used, h1 = h in FIG. 1,#2 , h 2 =h 2,#2 , h 3 =h 3,#2 , h 4 =h 4,#2 , h 5 =h 5,#12 , h 6 =h 6,#2 , It is assumed that h 7 =h 7, #2 is set. Then, it is good if the following is satisfied.

<조건 #H21><Condition #H21>

{{a1은 1 이상 7 이하의 정수이고, 또한, a2는 1 이상 7 이하의 정수이고, 또한, a3는 1 이상 7 이하의 정수이고, 또한, a4는 1 이상 7 이하의 정수이고, 또한, a5는 1 이상 7 이하의 정수이고, 또한, a6은 1 이상 7 이하의 정수이고, 또한, a7은 1 이상 7 이하의 정수}가 성립하며, {x는 1 이상 7 이하의 정수이고, 또한, y는 1 이상 7 이하의 정수이고, 또한, x≠y}가 성립한 때, {모든 x, 모든 y로, ax≠ay가 성립}일 때 (ha1,#1, ha2,#1, ha3,#1, ha4,#1, ha5,#1, ha6,#1, ha7,#1)≠(1, 3, 5, 7, 9, 11, 13)가 성립한다}{{a1 is an integer of 1 or more and 7 or less, a2 is an integer of 1 or more and 7 or less, a3 is an integer of 1 or more and 7 or less, and a4 is an integer of 1 or more and 7 or less, and a5 is an integer of 1 or more and 7 or less, a6 is an integer of 1 or more and 7 or less, and a7 is an integer of 1 or more and 7 or less}, {x is an integer of 1 or more and 7 or less, and y is an integer of 1 or more and 7 or less, and when x≠y} holds, {for all x and all y, ax≠ay holds} (h a1,#11 , h a2,#11 , h a3,#11 , h a4,#11 , h a5,#11 , h a6,#11 , h a7,#11 )≠(1, 3, 5, 7, 9, 11, 13) holds}

또한,In addition,

{{a1은 1 이상 7 이하의 정수이고, 또한, a2는 1 이상 7 이하의 정수이고, 또한, a3는 1 이상 7 이하의 정수이고, 또한, a4는 1 이상 7 이하의 정수이고, 또한, a5는 1 이상 7 이하의 정수이고, 또한, a6은 1 이상 7 이하의 정수이고, 또한, a7은 1 이상 7 이하의 정수}가 성립하며, {x는 1 이상 7 이하의 정수이고, 또한, y는 1 이상 7 이하의 정수이고, 또한, x≠y}가 성립한 때, {모든 x, 모든 y로, ax≠ay가 성립}일 때 (ha1,#2, ha2,#2, ha3,#2, ha4,#2, ha5,#2, ha6,#2, ha7,#2)≠(1, 3, 5, 7, 9, 11, 13)가 성립한다}{{a1 is an integer of 1 or more and 7 or less, a2 is an integer of 1 or more and 7 or less, a3 is an integer of 1 or more and 7 or less, and a4 is an integer of 1 or more and 7 or less, and a5 is an integer of 1 or more and 7 or less, a6 is an integer of 1 or more and 7 or less, and a7 is an integer of 1 or more and 7 or less}, {x is an integer of 1 or more and 7 or less, and y is an integer of 1 or more and 7 or less, and when x≠y} holds, {for all x and all y, ax≠ay holds} (h a1,#2 , h a2,#2 , h a3,#2 , h a4,#2 , h a5,#2 , h a6,#2 , h a7,#2 )≠(1, 3, 5, 7, 9, 11, 13) holds}

또한,In addition,

{{h1,#1≠h1,#2, 또는 h2,#1≠h2,#2, 또는 h3,#1≠h3,#2, 또는 h4,#1≠h4,#2, 또는 h5,#1≠h5,#2, 또는 h6,#1≠h6,#2, 또는 h7,#1≠h7,#2}가 성립한다}{{h 1,#1 ≠h 1,#12 , or h 2,#11 ≠h 2,#12 , or h 3,#11 ≠h 3,#12 , or h 4,#11 ≠h 4 , #2 , or h5 ,#11 ≠h5 ,#12 , or h6 ,#11 ≠h6 ,#12 , or h7 ,#11 ≠h7 ,#12 } holds.}

가 성립한다. 단, (X, Y)=(1, 2) 또는 (1, 3) 또는 (2, 3)으로 한다.is established However, (X, Y) = (1, 2) or (1, 3) or (2, 3).

이와 같이 함으로써 송신방법 #X를 이용한 때, 송신방법 #Y를 이용한 때 모두 수신장치는 높은 데이터의 수신 품질을 얻을 수 있을 가능성이 커진다(송신방법 #X를 이용한 때, 송신방법 #Y를 이용한 때 h1, h2, h3, h4, h5, h6, h7의 호적한 세트가 다르므로).In this way, the possibility that the receiving apparatus can obtain high data reception quality both when the transmission method #X is used and when the transmission method #Y is used increases (when the transmission method #1X is used and the transmission method #Y is used) Since the suitable sets of h 1 , h 2 , h 3 , h 4 , h 5 , h 6 , h 7 are different).

<예 5><Example 5>

도 125의 송신장치는 도 126을 이용하여 설명한 것과 같이 1개 이상의 안테나를 이용해서 1 스트림의 신호를 송신하는 경우에는 프리코딩, 위상변경 및 파워 변경을 실행하는 경우 시공간블록부호(Space-TimeBlock Codes)를 이용한 전송방법을 실시하는 경우가 있다. 그리고 도 125의 송신장치가 이하의 부호화를 실시하는 것으로 한다.When transmitting a signal of one stream using one or more antennas as described with reference to FIG. 126, the transmitter of FIG. 125 performs precoding, phase change, and power change. Space-TimeBlock Codes ) is used in some cases. It is assumed that the transmitter in Fig. 125 performs the following encoding.

「부호화율 A, 블록길이(부호길이) B비트의 블록부호를 이용해서 부호화를 실시한다(A는 실수이며, 0<A<1이 성립하고, B는 0보다 큰 정수로 한다).」"Encoding is performed using a block code with a coding rate A and block length (code length) B bits (A is a real number, 0<A<1 holds, and B is an integer greater than 0)."

그리고 이하를 정의한다.And define the following.

송신방법 #1:1개 이상의 안테나를 이용해서 1 스트림의 신호를 송신한다.Transmission method #1: One stream of signals is transmitted using one or more antennas.

송신방법 #2:프리코딩, 위상변경 및 파워 변경을 실행한다.Transmission method #2: Execute precoding, phase change and power change.

송신방법 #3:시공간블록부호(Space-Time Block Codes)를 이용한다.Transmission method #3: Use Space-Time Block Codes.

그리고 도 125의 송신장치에서 도 114에서 설명한 16QAM을 사용하는 것으로 한다. 이때, 도 125의 송신장치가 송신방법 #X를 이용한 때 도 114의 f1=f1,#1, f2=f2,#1로 설정하는 것으로 하며, 송신방법 #Y를 이용한 때 도 114의 f1=f1,#2, f2=f2,#2로 설정하는 것으로 한다. 이때,In addition, it is assumed that the 16QAM described in FIG. 114 is used in the transmitter of FIG. 125 . At this time, it is assumed that f 1 =f 1,#11 , f2=f2 , # 11 of FIG. 114 is set when the transmission apparatus of FIG. 125 uses the transmission method #X, and when the transmission method #Y is used, FIG. 114 It is assumed that f 1 =f 1,#12 , f2=f2 ,#12 is set. At this time,

<조건 #H22><Condition #H22>

{f1,#1≠f1,#2, 또는 f2,#1≠f2,#2}가 성립하면 좋다. 단, (X, Y)=(1, 2) 또는 (1, 3) 또는 (2, 3)으로 한다.{f 1,#11 ≠f1 ,#12 , or f2 ,#11 ≠f2 ,#12 } may hold. However, (X, Y) = (1, 2) or (1, 3) or (2, 3).

이와 같이 함으로써 송신방법 #X를 이용한 때, 송신방법 #Y를 이용한 때 모두 수신장치는 높은 데이터의 수신 품질을 얻을 수 있을 가능성이 커진다(송신방법 #X를 이용한 때, 송신방법 #Y를 이용한 때 f1, f2의 호적한 세트가 다르므로).In this way, the possibility that the receiving apparatus can obtain high data reception quality both when the transmission method #X is used and when the transmission method #Y is used increases (when the transmission method #1X is used and the transmission method #Y is used) Since the suitable sets of f 1 and f 2 are different).

도 125의 송신장치에서 도 115에서 설명한 64QAM을 사용하는 것으로 한다. 이때, 도 125의 송신장치가 송신방법 #X를 이용한 때 도 115의 g1=g1,#1, g2=g2,#1, g3=g3,#1, g4=g4,#1, g5=g5,#1, g6=g6,#1로 설정하는 것으로 하며, 송신방법 #Y를 이용한 때 도 115의 g1=g1,#2, g2=g2,#2, g3=g3,#2, g4=g4,#2, g5=g5,#2, g6=g6,#2로 설정하는 것으로 한다. 그러면 이하가 성립하면 좋다.It is assumed that the transmitter of FIG. 125 uses the 64QAM described with reference to FIG. 115 . At this time, when the transmitter of FIG. 125 uses the transmission method #X, g 1 =g 1,#11 , g2 = g2,# 11 , g3=g3, # 11 , g4=g4 in FIG. ,#11 , g5=g5,#11,g6=g6,# 11 , and when the transmission method #Y is used, g1=g1 , #12 , g2 = g in FIG. 115 It is assumed that 2,# 2 , g3 =g3, # 2 , g4=g4, # 2 , g5=g5 ,#2 , g6 =g6 ,#2 are set. Then, it is good if the following is satisfied.

<조건 #H23><Condition #H23>

{{{g1,#1≠g1,#2이고, 또한, g1,#1≠g2,#2이고, 또한, g1,#1≠g3,#2}, 또는, {g2,#1≠g1,#2이고, 또한, g2,#1≠g2,#2이고, 또한, g2,#1≠g3,#2}, 또는, {g3,#1≠g1,#2이고, 또한, g3,#1≠g2,#2이고, 또한, g3,#1≠g3,#2}가 성립한다},{{{g 1,#1 ≠g 1,#2 , and g 1,#1 ≠g 2,#2 , and g 1,#11 ≠g 3,#2 }, or {g 2,#11 ≠g 1,#12 , and g 2,#11 ≠g 2,#12 , and g2 ,#11 ≠g 3,#12 }, or {g 3,#1 ≠g 1,#2 , and g3 ,#11 ≠g2 ,#2 , and g3 ,#11 ≠g3 ,#2 } holds},

또는,or,

{{g4,#1≠g4,#2이고, 또한, g4,#1≠g5,#2이고, 또한, g4,#1≠g6,#2}, 또는, {g5,#1≠g4,#2이고, 또한, g5,#1≠g5,#2이고, 또한, g5,#1≠g6,#2}, 또는, {g6,#1≠g4,#2이고, 또한, g6,#1≠g5,#2이고, 또한, g6,#1≠g6,#2}가 성립한다}}{{g 4,#1 ≠g 4,#2 , and g 4,#1 ≠g 5,#2 , and g 4,#1 ≠g 6,#2 }, or {g 5 ,#1 ≠g 4,#2 , and g 5,#1 ≠g 5,#2 , and g 5,#11 ≠g 6,#2 }, or {g 6,#1 ≠ g 4,#2 , and g6 ,#1 ≠g 5,#2 , and g6 ,#11 ≠g 6,#2 } holds.}}

하지만 성립한다. 단, (X, Y)=(1, 2) 또는 (1, 3) 또는 (2, 3)으로 한다.but it works However, (X, Y) = (1, 2) or (1, 3) or (2, 3).

이와 같이 함으로써 송신방법 #X를 이용한 때, 송신방법 #Y를 이용한 때 모두 수신장치는 높은 데이터의 수신 품질을 얻을 수 있을 가능성이 커진다(송신방법 #X를 이용한 때, 송신방법 #Y를 이용한 때 g1, g2, g3, g4, g5, g6의 호적한 세트가 다르므로).In this way, the possibility that the receiving apparatus can obtain high data reception quality both when the transmission method #X is used and when the transmission method #Y is used increases (when the transmission method #1X is used and the transmission method #Y is used) Since the suitable sets of g 1 , g 2 , g 3 , g 4 , g 5 , and g 6 are different).

도 125의 송신장치에서 도 116에서 설명한 256QAM을 사용하는 것으로 한다. 이때, 도 125의 송신장치가 송신방법 #X를 이용한 때 도 116의 h1=h1,#1, h2=h2,#1, h3=h3,#1, h4=h4,#1, h5=h5,#1, h6=h6,#1, h7=h7,#1, h8=h8,#1, h9=h9,#1, h10=h10,#1, h11=h11,#1, h12=h12,#1, h13=h13,#1, h14=h14,#1로 설정하는 것으로 하며, 송신방법 #Y를 이용한 때 도 116의 h1=h1,#2, h2=h2,#2, h3=h3,#2, h4=h4,#2, h5=h5,#2, h6=h6,#2, h7=h7,#2, h8=h8,#2, h9=h9,#2, h10=h10,#2, h11=h11,#2, h12=h12,#2, h13=h13,#2, h14=h14,#2로 설정하는 것으로 한다. 그러면 이하가 성립하면 좋다.It is assumed that the transmitter of FIG. 125 uses the 256QAM described with reference to FIG. 116 . At this time, when the transmitting apparatus of FIG. 125 uses the transmission method #X, h 1 =h 1,#11 , h2 = h2,# 11 , h3=h3, # 11 , h4=h4 of FIG. ,#11 , h 5 =h 5,#11 , h 6 =h 6,#11 , h 7 =h 7,#11 , h 8 =h 8,#11 , h 9 =h 9,#11 , h 10 =h 10,# 11 , h11 =h11 ,#11 , h12 =h12,#11 , h13 =h13,#11 , h14 = h14 , # 11 When method #Y is used, h 1 =h 1,#2 , h 2 =h 2,#2 , h 3 =h 3,#2 , h 4 =h 4,#2 , h 5 =h 5 in FIG. ,#2 , h 6 =h 6,#2 , h 7 =h 7,#2 , h 8 =h 8,#2 , h 9 =h 9,#2 , h 10 =h 10,#2 , h 11 =h 11,# 12 , h12=h12 ,#12, h13=h13,#12, h14 =h14, # 12 . Then, it is good if the following is satisfied.

<조건 #H24><Condition #H24>

{{

{k는 1 이상 7 이하의 정수이며, 이를 만족하는 모든 k에서 h1,#1≠hk,#2가 성립한다},{k is an integer greater than or equal to 1 and less than or equal to 7, and h 1,#11 ≠h k,#2 holds for all k that satisfy it},

또는, {k는 1 이상 7 이하의 정수이며, 이를 만족하는 모든 k에서 h2,#1≠hk,#2가 성립한다}Alternatively, {k is an integer of 1 or more and 7 or less, and h 2,#11 ≠h k,#2 holds for all k that satisfy it}

또는, {k는 1 이상 7 이하의 정수이며, 이를 만족하는 모든 k에서 h3,#1≠hk,#2가 성립한다}Alternatively, {k is an integer of 1 or more and 7 or less, and h 3,#11 ≠h k,#2 holds for all k that satisfy it}

또는, {k는 1 이상 7 이하의 정수이며, 이를 만족하는 모든 k에서 h4,#1≠hk,#2가 성립한다}Alternatively, {k is an integer of 1 or more and 7 or less, and h 4,#11 ≠h k,#2 holds for all k that satisfy it}

또는, {k는 1 이상 7 이하의 정수이며, 이를 만족하는 모든 k에서 h5,#1≠hk,#2가 성립한다}Alternatively, {k is an integer of 1 or more and 7 or less, and h 5,#11 ≠h k,#2 holds for all k that satisfy it}

또는, {k는 1 이상 7 이하의 정수이며, 이를 만족하는 모든 k에서 h6,#1≠hk,#2가 성립한다}Alternatively, {k is an integer of 1 or more and 7 or less, and h6 ,#11hk,#2 holds for all k that satisfy it}

또는, {k는 1 이상 7 이하의 정수이며, 이를 만족하는 모든 k에서 h7,#1≠hk,#2가 성립한다}Alternatively, {k is an integer greater than or equal to 1 and less than or equal to 7, and h 7,#11 ≠h k,#2 holds for all k that satisfy it}

}}

또는,or,

{{

{k는 8 이상 14 이하의 정수이며, 이를 만족하는 모든 k에서 h8,#1≠hk,#2가 성립한다},{ k is an integer greater than or equal to 8 and less than or equal to 14;

또는, {k는 8 이상 14 이하의 정수이며, 이를 만족하는 모든 k에서 h9,#1≠hk,#2가 성립한다}Alternatively, {k is an integer of 8 or more and 14 or less, and h 9,#11 ≠h k,#2 holds for all k that satisfy it}

또는, {k는 8 이상 14 이하의 정수이며, 이를 만족하는 모든 k에서 h10,#1≠hk,#2가 성립한다}Alternatively, {k is an integer of 8 or more and 14 or less, and h 10,#11 ≠h k,#2 holds for all k that satisfy it}

또는, {k는 8 이상 14 이하의 정수이며, 이를 만족하는 모든 k에서 h11,#1≠hk,#2가 성립한다}Alternatively, {k is an integer of 8 or more and 14 or less, and h 11,#11 ≠h k,#2 holds for all k that satisfy it}

또는, {k는 8 이상 14 이하의 정수이며, 이를 만족하는 모든 k에서 h12,#1≠hk,#2가 성립한다}Alternatively, {k is an integer of 8 or more and 14 or less, and h 12,#11 ≠h k,#2 holds for all k that satisfy it}

또는, {k는 8 이상 14 이하의 정수이며, 이를 만족하는 모든 k에서 h13,#1≠hk,#2가 성립한다}Alternatively, {k is an integer of 8 or more and 14 or less, and h 13,#11 ≠h k,#2 holds for all k that satisfy it}

또는, {k는 8 이상 14 이하의 정수이며, 이를 만족하는 모든 k에서 h14,#1≠hk,#2가 성립한다}Alternatively, {k is an integer of 8 or more and 14 or less, and h 14,#11 ≠h k,#2 holds for all k that satisfy it}

}}

단, (X, Y)=(1, 2) 또는 (1, 3) 또는 (2, 3)으로 한다.However, (X, Y) = (1, 2) or (1, 3) or (2, 3).

이와 같이 함으로써 송신방법 #X를 이용한 때, 송신방법 #Y를 이용한 때 모두 수신장치는 높은 데이터의 수신 품질을 얻을 수 있을 가능성이 커진다(송신방법 #X를 이용한 때, 송신방법 #Y를 이용한 때 h1, h2, h3, h4, h5, h6, h7, h8, h9, h10, h11, h12, h13, h14의 호적한 세트가 다르므로).In this way, the possibility that the receiving apparatus can obtain high data reception quality both when the transmission method #X is used and when the transmission method #Y is used increases (when the transmission method #1X is used and the transmission method #Y is used) Because the suitable sets of h 1 , h 2 , h 3 , h 4 , h 5 , h 6 , h 7 , h 8 , h 9 , h 10 , h 11 , h 12 , h 13 , h 14 are different).

<예 6><Example 6>

도 125의 송신장치는 도 126을 이용하여 설명한 것과 같이 1개 이상의 안테나를 이용해서 1 스트림의 신호를 송신하는 경우에는 프리코딩, 위상변경 및 파워 변경을 실행하는 경우 시공간블록부호(Space-TimeBlock Codes)를 이용한 전송방법을 실시하는 경우가 있다. 그리고 도 125의 송신장치가 이하의 부호화를 실시하는 것으로 한다.When transmitting a signal of one stream using one or more antennas as described with reference to FIG. 126, the transmitter of FIG. 125 performs precoding, phase change, and power change. Space-TimeBlock Codes ) is used in some cases. It is assumed that the transmitter in Fig. 125 performs the following encoding.

「부호화율 A, 블록길이(부호길이) B비트의 블록부호를 이용해서 부호화를 실시한다(A는 실수이며, 0<A<1이 성립하고, B는 0보다 큰 정수로 한다).」"Encoding is performed using a block code with a coding rate A and block length (code length) B bits (A is a real number, 0<A<1 holds, and B is an integer greater than 0)."

그리고 이하를 정의한다.And define the following.

송신방법 #1:1개 이상의 안테나를 이용해서 1 스트림의 신호를 송신한다.Transmission method #1: One stream of signals is transmitted using one or more antennas.

송신방법 #2:프리코딩, 위상변경 및 파워 변경을 실행한다.Transmission method #2: Execute precoding, phase change and power change.

송신방법 #3:시공간블록부호(Space-Time Block Codes)를 이용한다.Transmission method #3: Use Space-Time Block Codes.

그리고 도 125의 송신장치에서 도 119에서 설명한 16QAM을 사용하는 것으로 한다. 이때, 도 125의 송신장치가 송신방법 #X를 이용한 때 도 119의 k1=k1,#1, k2=k2,#1로 설정하는 것으로 하며, 송신방법 #Y를 이용한 때 도 119의 k1=k1,#2, k2=k2,#2로 설정하는 것으로 한다. 이때,In addition, it is assumed that the 16QAM described in FIG. 119 is used in the transmitter of FIG. 125 . At this time, it is assumed that k 1 =k 1,#1 , k 2 =k 2,#11 of FIG. 119 is set when the transmitting apparatus of FIG. 125 uses the transmission method #X, and FIG. 119 when the transmission method #Y is used It is assumed that k 1 =k 1,#2 , k 2 =k 2,#2 is set. At this time,

<조건 #H25><Condition #H25>

{k1,#1≠k1,#2, 또는 k2,#1≠k2,#2}가 성립{k 1,#1 ≠k 1,#2 , or k 2,#11 ≠k 2,#2 } holds

하면 좋다. 단, (X, Y)=(1, 2) 또는 (1, 3) 또는 (2, 3)으로 한다.good to do However, (X, Y) = (1, 2) or (1, 3) or (2, 3).

이와 같이 함으로써 송신방법 #X를 이용한 때, 송신방법 #Y를 이용한 때 모두 수신장치는 높은 데이터의 수신 품질을 얻을 수 있을 가능성이 커진다(송신방법 #X를 이용한 때, 송신방법 #Y를 이용한 때 k1, k2의 호적한 세트가 다르므로).In this way, the possibility that the receiving apparatus can obtain high data reception quality both when the transmission method #X is used and when the transmission method #Y is used increases (when the transmission method #1X is used and the transmission method #Y is used) Since the suitable sets of k 1 and k 2 are different).

도 125의 송신장치에서 도 120에서 설명한 64QAM을 사용하는 것으로 한다. 이때, 도 125의 송신장치가 송신방법 #X를 이용한 때 도 120의 m1=m1,#1, m2=m2,#1, m3=m3,#1, m4=m4,#1, m5=m5,#1, m6=m6,#1, m7=m7,#1, m8=m8,#1로 설정하는 것으로 하며, 송신방법 #Y를 이용한 때 도 120의 m1=m1,#2, m2=m2,#2, m3=m3,#2, m4=m4,#2, m5=m5,#2, m6=m6,#2, m7=m7,#2, m8=m8,#2로 설정하는 것으로 한다. 그러면 이하가 성립하면 좋다.It is assumed that the transmitter of FIG. 125 uses the 64QAM described with reference to FIG. 120 . At this time, when the transmission apparatus of FIG. 125 uses the transmission method #X, m 1 =m 1,#1, m 2 =m 2,#11 , m 3 =m 3,#11 , m 4 =m 4 of FIG. ,#11 , m 5 =m 5,#11 , m 6 =m 6,#11 , m 7 =m 7,#11 , m8 =m8 ,#11 When used, m 1 =m 1,#2 , m 2 =m 2,#2 , m 3 =m 3,#2 , m 4 =m 4,#2 , m 5 =m 5,#2 in FIG. It is assumed that m 6 =m 6,#2 , m 7 =m 7,#2 , m 8 =m 8,#2 is set. Then, it is good if the following is satisfied.

<조건 #H26><Condition #H26>

{{

{{m1,#1≠m1,#2이고, 또한, m1,#1≠m2,#2이고, 또한, m1,#1≠m3,#2이고, 또한, m1,#1≠m4,#2}, 또는, {m2,#1≠m1,#2이고, 또한, m2,#1≠m2,#2이고, 또한, m2,#1≠m3,#2이고, 또한, m2,#1≠m4,#2}, 또는, {m3,#1≠m1,#2이고, 또한, m3,#1≠m2,#2이고, 또한, m3,#1≠m3,#2이고, 또한, m3,#1≠m4,#2}또는, {m4,#1≠m1,#2이고, 또한, m4,#1≠m2,#2이고, 또한, m4,#1≠m3,#2이고, 또한, m4,#1≠m4,#2}가 성립한다},{{m 1,#1 ≠m 1,#2 , and m 1,#1 ≠m 2,#2 , and m 1,#1 ≠m 3,#2 , and m 1, #1 ≠m 4,#2 }, or {m 2,#1 ≠m 1,#2 , and m 2,#1 ≠m 2,#2 , and m 2,#1 ≠m 3,#2 , and m 2,#1 ≠m 4,#2 }, or {m 3,#1 ≠m 1,#2 , and m 3,#11 ≠m 2,#2 Also, m 3,#1 ≠m 3,#2 , and m 3,#1 ≠m 4,#2 } or {m 4,#1 ≠m 1,#2 , and m 4,#11 ≠m2 ,#12 , and m4 ,#11 ≠m3 ,#12 , and m4 ,#11 ≠m4 ,#2 } holds},

또는,or,

{{m5,#1≠m5,#2이고, 또한, m5,#1≠m6,#2이고, 또한, m5,#1≠m7,#2이고, 또한, m5,#1≠m8,#2}, 또는, {m6,#1≠m5,#2이고, 또한, m6,#1≠m6,#2이고, 또한, m6,#1≠m7,#2이고, 또한, m6,#1≠m8,#2}, 또는, {m7,#1≠m5,#2이고, 또한, m7,#1≠m6,#2이고, 또한, m7,#1≠m7,#2이고, 또한, m7,#1≠m8,#2}또는, {m8,#1≠m5,#2이고, 또한, m8,#1≠m6,#2이고, 또한, m8,#1≠m7,#2이고, 또한, m8,#1≠m8,#2}가 성립한다},{{m 5,#1 ≠m 5,#2 , m 5,#1 ≠m 6,#2 , m 5,#11 ≠m 7,#2 , and m 5, #1 ≠m 8,#2 }, or {m 6,#1 ≠m 5,#2 , and m 6,#1 ≠m 6,#2 , and m 6,#1 ≠m 7,#2 , and m 6,#1 ≠m 8,#2 }, or {m 7,#1 ≠m 5,#2 , and m 7,#11 ≠m 6,#2 and m 7,#11 ≠m 7,#2 , and m 7,#11 ≠m 8,#2 } or {m 8,#11 ≠m 5,#12 , and m 8,#1 ≠m 6,#2 , m 8,#1 ≠m 7,#2 , and m 8,#1 ≠m 8,#2 } holds},

}}

가 성립한다. 단, (X, Y)=(1, 2) 또는 (1, 3) 또는 (2, 3)으로 한다.is established However, (X, Y) = (1, 2) or (1, 3) or (2, 3).

이와 같이 함으로써 송신방법 #X를 이용한 때, 송신방법 #Y를 이용한 때 모두 수신장치는 높은 데이터의 수신 품질을 얻을 수 있을 가능성이 커진다(송신방법 #X를 이용한 때, 송신방법 #Y를 이용한 때 m1, m2, m3, m4, m5, m6, m7, m8의 호적한 세트가 다르므로).In this way, the possibility that the receiving apparatus can obtain high data reception quality both when the transmission method #X is used and when the transmission method #Y is used increases (when the transmission method #1X is used and the transmission method #Y is used) Because the suitable sets of m 1 , m 2 , m 3 , m 4 , m 5 , m 6 , m 7 , m 8 are different).

도 125의 송신장치에서 도 121에서 설명한 256QAM을 사용하는 것으로 한다. 이때, 도 125의 송신장치가 송신방법 #X를 이용한 때 도 121의 n1=n1,#1, n2=n2,#1, n3=n3,#1, n4=n4,#1, n5=n5,#1, n6=n6,#1, n7=n7,#1, n8=n8,#1, n9=n9,#1, n10=n10,#1, n11=n11,#1, n12=n12,#1, n13=n13,#1, n14=n14,#1, n15=n15,#1, n16=n16,#1로 설정하는 것으로 하며, 송신방법 #Y를 이용한 때 도 121의 n1=n1,#2, n2=n2,#2, n3=n3,#2, n4=n4,#2, n5=n5,#2, n6=n6,#2, n7=n7,#2, n8=n8,#2, n9=n9,#2, n10=n10,#2, n11=n11,#2, n12=n12,#2, n13=n13,#2, n14=n14,#2, n15=n15,#2, n16=n16,#2로 설정하는 것으로 한다. 그러면 이하가 성립하면 좋다.It is assumed that the 256QAM described in FIG. 121 is used in the transmitter of FIG. 125 . At this time, when the transmitter of FIG. 125 uses the transmission method #X, n 1 =n 1,#11 , n2 =n2, # 11 , n3=n3,#11, n4 = n4 of FIG. ,#11 , n 5 =n 5,#11 , n 6 =n 6,#11 , n 7 =n 7,#11 , n 8 =n 8,#11 , n 9 =n 9,#11 , n 10 =n 10,# 11 , n 11 =n 11,#11 , n 12 =n 12,#11 , n 13 =n 13,#11 , n 14 =n 14,#11 , n 15 =n 15, It is assumed that #1 , n 16 =n 16, #1 is set, and when transmission method #Y is used, n 1 =n 1, #2 , n 2 =n 2, #2 , n 3 =n 3 in FIG. 121 ,#2 , n 4 =n 4,#2 , n 5 =n 5,#12 , n 6 =n 6,#12 , n 7 =n 7,#2 , n 8 =n 8,#12 , n 9 =n 9,#2 , n 10 =n 10,#12 , n 11 =n 11,# 12 , n 12 =n 12,#12 , n 13 =n 13,#12 , n 14 =n 14, It is assumed that #2 , n 15 =n 15, #2 , n 16 =n 16, #2 is set. Then, it is good if the following is satisfied.

<조건 #H27><Condition #H27>

{{

{k는 1 이상 8 이하의 정수이며, 이를 만족하는 모든 k에서 n1,#1≠nk,#2가 성립한다},{k is an integer greater than or equal to 1 and less than or equal to 8, and n 1,#11 ≠n k,#2 holds for all k that satisfy it},

또는, {k는 1 이상 8 이하의 정수이며, 이를 만족하는 모든 k에서 n2,#1≠nk,#2가 성립한다}Alternatively, {k is an integer greater than or equal to 1 and less than or equal to 8, and n 2,#11 ≠n k,#2 holds for all k that satisfy it}

또는, {k는 1 이상 8 이하의 정수이며, 이를 만족하는 모든 k에서 n3,#1≠nk,#2가 성립한다}Alternatively, {k is an integer greater than or equal to 1 and less than or equal to 8, and n 3,#11 ≠n k,#2 holds for all k that satisfy it}

또는, {k는 1 이상 8 이하의 정수이며, 이를 만족하는 모든 k에서 n4,#1≠nk,#2가 성립한다}Alternatively, {k is an integer greater than or equal to 1 and less than or equal to 8, and n 4,#11 ≠n k,#2 holds for all k that satisfy it}

또는, {k는 1 이상 8 이하의 정수이며, 이를 만족하는 모든 k에서 n5,#1≠nk,#2가 성립한다}Alternatively, {k is an integer greater than or equal to 1 and less than or equal to 8, and n 5,#11 ≠n k,#2 holds for all k that satisfy it}

또는, {k는 1 이상 8 이하의 정수이며, 이를 만족하는 모든 k에서 n6,#1≠nk,#2가 성립한다}Alternatively, {k is an integer greater than or equal to 1 and less than or equal to 8, and n6,#11 ≠n k,#2 holds for all k that satisfy it}

또는, {k는 1 이상 8 이하의 정수이며, 이를 만족하는 모든 k에서 n7,#1≠nk,#2가 성립한다}Alternatively, {k is an integer greater than or equal to 1 and less than or equal to 8, and n 7,#11 ≠n k,#2 holds for all k that satisfy it}

또는, {k는 1 이상 8 이하의 정수이며, 이를 만족하는 모든 k에서 n8,#1≠nk,#2가 성립한다}Alternatively, {k is an integer greater than or equal to 1 and less than or equal to 8, and n 8,#11 ≠n k,#2 holds for all k that satisfy it}

}}

또는,or,

{{

{k는 9 이상 16 이하의 정수이며, 이를 만족하는 모든 k에서 n9,#1≠nk,#2가 성립한다}{ k is an integer greater than or equal to 9 and less than or equal to 16;

또는, {k는 9 이상 16 이하의 정수이며, 이를 만족하는 모든 k에서 n10,#1≠nk,#2가 성립한다}Alternatively, {k is an integer of 9 or more and 16 or less, and n 10,#11 ≠n k,#2 holds for all k that satisfy it}

또는, {k는 9 이상 16 이하의 정수이며, 이를 만족하는 모든 k에서 n11,#1≠nk,#2가 성립한다}Alternatively, {k is an integer of 9 or more and 16 or less, and n 11,#11 ≠n k,#2 holds for all k that satisfy it}

또는, {k는 9 이상 16 이하의 정수이며, 이를 만족하는 모든 k에서 n12,#1≠nk,#2가 성립한다}Alternatively, {k is an integer greater than or equal to 9 and less than or equal to 16, and n 12,#11 ≠n k,#2 holds for all k that satisfy it}

또는, {k는 9 이상 16 이하의 정수이며, 이를 만족하는 모든 k에서 n13,#1≠nk,#2가 성립한다}Alternatively, {k is an integer of 9 or more and 16 or less, and n 13,#1 ≠n k,#2 holds for all k satisfying it}

또는, {k는 9 이상 16 이하의 정수이며, 이를 만족하는 모든 k에서 n14,#1≠nk,#2가 성립한다}Alternatively, {k is an integer of 9 or more and 16 or less, and n 14,#11 ≠n k,#2 holds for all k satisfying it}

또는, {k는 9 이상 16 이하의 정수이며, 이를 만족하는 모든 k에서 n15,#1≠nk,#2가 성립한다}Alternatively, {k is an integer of 9 or more and 16 or less, and n 15,#11 ≠n k,#2 holds for all k that satisfy it}

또는, {k는 9 이상 16 이하의 정수이며, 이를 만족하는 모든 k에서 n16,#1≠nk,#2가 성립한다}Alternatively, {k is an integer of 9 or more and 16 or less, and n 16,#11 ≠n k,#2 holds for all k satisfying it}

}}

단, (X, Y)=(1, 2) 또는 (1, 3) 또는 (2, 3)으로 한다.However, (X, Y) = (1, 2) or (1, 3) or (2, 3).

이와 같이 함으로써 송신방법 #X를 이용한 때, 송신방법 #Y를 이용한 때 모두 수신장치는 높은 데이터의 수신 품질을 얻을 수 있을 가능성이 커진다(송신방법 #X를 이용한 때, 송신방법 #Y를 이용한 때 n1, n2, n3, n4, n5, n6, n7, n8, n9, n10, n11, n12, n13, n14, n15, n16의 호적한 세트가 다르므로).In this way, the possibility that the receiving apparatus can obtain high data reception quality both when the transmission method #X is used and when the transmission method #Y is used increases (when the transmission method #1X is used and the transmission method #Y is used) suitable for n 1 , n 2 , n 3 , n 4 , n 5 , n 6 , n 7 , n 8 , n 9 , n 10 , n 11 , n 12 , n 13 , n 14 , n 15 , n 16 different sets).

또, 도 125, 도 127에서는 상세한 구성을 생략하고 있으나, 다른 실시형태에서 설명하고 있는 OFDM 방식, 스펙트럼 확산 통신방식을 이용해서 변조신호의 송신 및 수신을 실행하는 경우에도 마찬가지로 실시할 수 있다.In addition, although the detailed configuration is omitted in Figs. 125 and 127, it can be implemented similarly when transmitting and receiving a modulated signal by using the OFDM method and the spread spectrum communication method described in other embodiments.

그리고 앞에서 설명한 것과 같이 송신장치가 변조하여(매핑을 실행하여) 변조신호를 송신할 때 송신장치는 수신장치가 변조방식 및 변조방식의 파라미터를 식별할 수 있는 제어정보를 송신하고, 수신장치(도 127)는 이 정보를 얻음으로써 신호의 검파, 디 맵핑(복조)이 가능해진다.And as described above, when the transmitting device modulates (by executing mapping) and transmits a modulated signal, the transmitting device transmits control information that enables the receiving device to identify the modulation method and parameters of the modulation method, and the receiving device (Fig. 127) enables signal detection and de-mapping (demodulation) by obtaining this information.

(보충 7)(Supplementary 7)

당연하지만, 본 명세서에서 설명한 실시형태, 보충한 내용을 복수 조합해서 실시해도 좋다.Of course, you may implement by combining the embodiment demonstrated in this specification, and a plurality of supplementary contents.

또, 각 실시형태, 보충한 내용에 대해서는 어디까지나 예이며, 예를 들어 「변조방식, 오류정정 부호화방식 (사용하는 오류정정부호, 부호길이, 부호화율 등), 제어정보 등」을 예시하고 있어도 다른 「변조방식, 오류정정 부호화방식 (사용하는 오류정정부호, 부호길이, 부호화율 등), 제어정보 등」을 적용한 경우에 있어서도 마찬가지 구성으로 실시할 수 있다.In addition, each embodiment and supplementary contents are examples to the last, and even if "modulation method, error correction encoding method (error correction code used, code length, encoding rate, etc.), control information, etc." are exemplified, for example. In the case of applying other "modulation method, error correction coding method (error correction code used, code length, coding rate, etc.), control information, etc.", the same configuration can be implemented.

변조방식에 대해서는 본 명세서에서 기재하고 있는 변조방식 이외의 변조방식을 사용해도 본 명세서에서 설명한 실시형태, 보충한 내용을 실시할 수 있다. 예를 들어 APSK(Amplitude Phase Shift Keying)(예를 들어 16APSK, 64APSK, 128APSK, 256APSK, 1024APSK, 4096APSK 등), PAM(Pulse Amplitude Modulation)(예를 들어 4PAM, 8PAM, 16PAM, 64PAM, 128PAM, 256PAM, 1024PAM, 4096 PAM 등), PSK(Phase Shift Keying)(예를 들어 BPSK, QPSK, 8PSK, 16PSK, 64PSK, 128PSK, 256PSK, 1024PSK, 4096 PSK 등), QAM(Quadrature Amplitude Modulation)(예를 들어 4QAM, 8QAM, 16QAM, 64QAM, 128QAM, 256QAM, 1024QAM, 4096QAM등) 등을 적용해도 좋고, 또, 각 변조방식에 있어서 균일 매핑, 비 균일 매핑으로 해도 좋다.As for the modulation method, the embodiment and supplementary contents described in this specification can be implemented even if a modulation method other than the modulation method described in this specification is used. For example, Amplitude Phase Shift Keying (APSK) (eg 16APSK, 64APSK, 128APSK, 256APSK, 1024APSK, 4096APSK, etc.), Pulse Amplitude Modulation (PAM) (eg 4PAM, 8PAM, 16PAM, 64PAM, 128PAM, 256PAM, 1024PAM, 4096 PAM, etc.), Phase Shift Keying (PSK) (eg BPSK, QPSK, 8PSK, 16PSK, 64PSK, 128PSK, 256PSK, 1024PSK, 4096 PSK, etc.), Quadrature Amplitude Modulation (QAM) (eg 4QAM, 8QAM, 16QAM, 64QAM, 128QAM, 256QAM, 1024QAM, 4096QAM, etc.) may be applied, or uniform mapping or non-uniform mapping may be used in each modulation method.

또, I-Q 평면에서의 2개, 4개, 8개, 16개, 64개, 128개, 256개, 1024개 등의 신호점의 배치방법(2개, 4개, 8개, 16개, 64개, 128개, 256개, 1024개 등의 신호점을 가지는 변조방식)을 시간, 주파수, 또는 시간 및 주파수에 따라서 전환해도 좋다.Also, the arrangement method of 2, 4, 8, 16, 64, 128, 256, 1024, etc. signal points in the I-Q plane (2, 4, 8, 16, 64) A modulation method having signal points (eg, 128, 256, 1024, etc.) may be switched according to time, frequency, or time and frequency.

본 명세서 중에서 제 1 변조방식에 따른 변조신호 s1 및 제 2 변조방식에 따른 s2에 대해 파워 변경, 프리코딩(가중합성), 위상변경, 파워 변경 등의 처리를 실행하는 구성(예를 들어 도 5, 도 6, 도 7, 도 97, 도 98)에 대해 설명했다. 이들 처리 대신 이하에서 설명하는 처리를 실행하여 본 명세서의 각 실시형태를 실시해도 좋다. 이하에서는 그 처리방법에 대해 설명한다.In the present specification, a configuration for executing power change, precoding (weighted synthesis), phase change, power change, etc. processing for the modulated signal s1 according to the first modulation method and s2 according to the second modulation method (for example, FIG. 5 ) , 6, 7, 97, 98) have been described. Instead of these processes, the processes described below may be performed to implement each embodiment of the present specification. Hereinafter, the processing method will be described.

도 129, 도 130은 본 명세서 중에서 설명한 「제 1 변조방식에 따른 변조신호 s1 및 제 2 변조방식에 따른 s2에 대해 파워 변경, 프리코딩, 위상변경, 파워 변경 등의 처리를 실행하는 구성」의 변형 예이다.129 and 130 are "a configuration for executing power change, precoding, phase change, power change, etc. processing on the modulation signal s1 according to the first modulation method and s2 according to the second modulation method" described in this specification This is a variant example.

도 129, 도 130에서는 가중합성(프리코딩) 전에 위상변경부를 추가한 구성으로 되어 있다. 또, 도 5, 도 6, 도 7과 동일하게 동작하는 것에 대해서는 동일 번호를 부여하고 있고 상세한 동작에 대해서는 설명을 생략한다.129 and 130 have a configuration in which a phase change unit is added before weighted synthesis (precoding). Incidentally, the same reference numerals are assigned to those operating in the same manner as in Figs. 5, 6, and 7, and the detailed operation is omitted.

도 129의 위상변경부(12902)는 매핑부(504)로부터 출력된 변조신호(12901)에 대해서, 타방의 변조신호(505A)와는 그 위상이 다르도록 위상변경처리를 하고, 위상변경 후의 변조신호 s2(t)(505B)를 파워 변경부(506B)에 출력한다.The phase change unit 12902 of FIG. 129 performs a phase change process on the modulated signal 12901 output from the mapping unit 504 so that its phase is different from that of the other modulated signal 505A, and the modulated signal after the phase change s2(t) 505B is output to the power change unit 506B.

도 130의 위상변경부(13002)는 매핑부(504)로부터 출력된 변조신호(13001)에 대해 타방의 변조신호(505A)와는 그 위상이 다르도록 위상변경처리를 하고, 위상변경 후의 변조신호 s2(t)(505B)를 파워 변경부(506B)에 출력한다.The phase change unit 13002 of FIG. 130 performs a phase change process on the modulated signal 13001 output from the mapping unit 504 so that the phase is different from that of the other modulated signal 505A, and the modulated signal s2 after the phase change (t) 505B is output to the power change unit 506B.

도 131은 도 129에 나타낸 송신장치의 구성 예의 변형 예이다. 또, 도 132는 도 130에 나타낸 송신장치의 구성 예의 변형 예이다.131 is a modified example of the configuration example of the transmitter shown in FIG. 132 is a modified example of the configuration example of the transmitter shown in FIG.

도 131의 위상변경부(13102)는 매핑부(504)로부터 출력된 변조신호(13101)에 대해서, 위상변경부(12902)에서 실행하는 제 1 위상변경 처리에 대해 제 2 위상변경 처리를 하고, 위상변경 후의 변조신호 s1(t)(505A)를 파워 변경부(506A)에 출력한다.The phase change unit 13102 of FIG. 131 performs a second phase change process with respect to the first phase change process performed by the phase change unit 12902 on the modulated signal 13101 output from the mapping unit 504, The modulated signal s1(t) 505A after the phase change is output to the power change unit 506A.

도 132의 위상변경부(13202)는 매핑부(504)로부터 출력된 변조신호(13201)에 대해서, 위상변경부(13002)에서 실행하는 제 1 위상변경 처리에 대해 제 2 위상변경 처리를 하고, 위상변경 후의 변조신호 s1(t)(505A)를 파워 변경부(506A)에 출력한다.The phase change unit 13202 of FIG. 132 performs a second phase change process with respect to the first phase change process performed by the phase change unit 13002 on the modulated signal 13201 output from the mapping unit 504, The modulated signal s1(t) 505A after the phase change is output to the power change unit 506A.

도 131, 도 132에 나타내는 것과 같이, 매핑부로부터 출력된 변조신호의 일방만이 아니라 쌍방의 신호에 대해서 위상변경을 실행해도 좋다.As shown in Figs. 131 and 132, the phase change may be performed not only on one of the modulated signals output from the mapping unit, but on both signals.

또, 위상변경부(12902, 13002, 13102, 13202)의 위상변경 처리는 이하의 수식으로 나타낼 수 있다.Incidentally, the phase change processing of the phase change units 12902, 13002, 13102, and 13202 can be expressed by the following equation.

Figure 112022067201756-pat00386
Figure 112022067201756-pat00386

여기서, λ(i)는 위상이며, λ(i)는 i(예를 들어 시간, 주파수, 슬롯)의 함수이고, I, Q는 각각 입력되는 신호의 동상 I성분, 직교 Q성분이며, 위상변경부(12902, 13002, 13102, 13202)는 I', Q'를 출력한다.Here, λ(i) is a phase, λ(i) is a function of i (eg time, frequency, slot), and I and Q are the in-phase I component and quadrature Q component of the input signal, respectively, and the phase change Sections 12902, 13002, 13102, 13202 output I', Q'.

또, 당연하지만, 도 129, 도 130, 도 131, 도 132를 이용해서 송신된 변조신호를 수신하는 수신장치는 상기에서 설명한 신호처리에 대응한 신호처리가 이루어져서 변조신호에 포함되는 각 비트의 예를 들어 대수 우도비를 구하게 된다.Also, of course, the receiving device receiving the modulated signal transmitted using FIGS. 129, 130, 131, and 132 performs signal processing corresponding to the signal processing described above, and an example of each bit included in the modulated signal For example, the log-likelihood ratio is obtained.

또, I-Q 평면에서의 2개, 4개, 8개, 16개, 64개, 128개, 256개, 1024개 등의 신호점의 배치방법(2개, 4개, 8개, 16개, 64개, 128개, 256개, 1024개 등의 신호점을 가지는 변조방식)은 본 명세서에서 설명한 변조방식의 신호점 배치방법으로 한정되는 것은 아니다. 따라서, 복수의 비트에 의거하여 동상성분과 직교성분을 출력하는 기능이 매핑부에서의 기능이 되며, 그 후, 프리코딩 및 위상변경을 실행하는 것이 본 발명의 하나의 유효한 기능이 된다.Also, the arrangement method of 2, 4, 8, 16, 64, 128, 256, 1024, etc. signal points in the I-Q plane (2, 4, 8, 16, 64) A modulation method having signal points (eg, 128, 256, 1024, etc.) is not limited to the method of arranging signal points of the modulation method described in this specification. Accordingly, a function of outputting an in-phase component and a quadrature component based on a plurality of bits becomes a function in the mapping unit, and then performing precoding and phase change becomes one effective function of the present invention.

본 실시형태에서, 시간 축에서 프리코딩 웨이트, 위상을 변경할 때의 실시형태를 설명하였으나, 실시형태 1에서 설명한 것과 같이 OFDM 전송 등의 멀티 캐리어 전송방식을 이용한 때에도 본 실시형태는 동일하게 실시할 수 있다. 또, 특히, 프리코딩 전환방법이 송신신호 수만에 의해 변경되고 있을 때 수신장치는 송신장치가 송신하는 송신신호 수의 정보를 얻음으로써 프리코딩 웨이트, 위상의 전환방법을 알 수 있다.In this embodiment, the embodiment when the precoding weight and phase are changed on the time axis has been described, but as described in Embodiment 1, this embodiment can be implemented in the same way even when a multi-carrier transmission method such as OFDM transmission is used. have. In particular, when the precoding switching method is changed depending on the number of transmission signals, the reception apparatus can know the method of switching the precoding weight and phase by obtaining information on the number of transmission signals transmitted by the transmission apparatus.

본 명세서에서 송신장치를 구비하고 있는 것은 예를 들어 방송국, 기지국, 액세스포인트, 단말, 휴대전화(mobile phone) 등의 통신·방송기기인 것을 생각할 수 있으며, 이때, 수신장치를 구비하고 있는 것은 텔레비전, 라디오, 단말, 퍼스널 컴퓨터, 휴대전화, 액세스포인트, 기지국 등의 통신기기인 것을 생각할 수 있다. 또, 본 발명에서의 송신장치, 수신장치는 통신 기능을 구비하고 있는 기기이며, 그 기기가 텔레비전, 라디오, 퍼스널 컴퓨터, 휴대전화 등의 애플리케이션을 실행하기 위한 장치에 어떤 인터페이스를 해독하여 접속할 수 있는 형태인 경우도 생각할 수 있다.In this specification, it is conceivable that communication and broadcasting equipment such as a broadcasting station, a base station, an access point, a terminal, and a mobile phone are provided with the transmitter in the present specification. , a radio, a terminal, a personal computer, a mobile phone, an access point, a communication device such as a base station can be considered. In addition, the transmitter and receiver in the present invention are devices equipped with a communication function, and the device is capable of deciphering and connecting an interface to a device for executing applications such as television, radio, personal computer, and mobile phone. The form can also be considered.

또, 본 실시형태에서는 데이터심벌 이외의 심벌, 예를 들어 파일럿심벌(프리 앰블, 유니크 워드, 포스트 앰블(postamble), 레퍼런스 심벌 등), 제어정보용의 심벌 등이 프레임에 어떻게 배치되고 있어도 좋다. 그리고 여기에서는 파일럿심벌, 제어정보용의 심벌이라고 부르고 있으나, 어떻게 호칭으로 해도 좋으며, 기능 자신이 중요하다.In this embodiment, symbols other than data symbols, for example, pilot symbols (preamble, unique word, postamble, reference symbol, etc.), control information symbols, etc. may be arranged in a frame. In addition, although it is called a pilot symbol and a symbol for control information here, it may be called whatever it is, and the function itself is important.

파일럿심벌은 예를 들어 송수신기에 있어서 PSK 변조를 이용하여 변조한 기존의 심벌(또는 수신기가 동기를 취함으로써 수신기는 송신기가 송신한 심벌을 알 수 있어도 좋다)이면 좋으며, 수신기는 이 심벌을 이용해서 주파수 동기, 시간 동기, (각 변조신호의) 채널추정(CSI(Channel State Information)의 추정), 신호의 검출 등을 실시하게 된다.The pilot symbol may be, for example, an existing symbol modulated using PSK modulation in the transceiver (or the receiver may know the symbol transmitted by the transmitter by synchronizing the receiver), and the receiver uses this symbol to Frequency synchronization, time synchronization, channel estimation (of each modulated signal) (estimation of CSI (Channel State Information)), signal detection, and the like are performed.

또, 제어정보용의 심벌은 (애플리케이션 등의) 데이터 이외의 통신을 실현하기 위한, 통신 상대에게 전송할 필요가 있는 정보(예를 들어 통신에 이용하고 있는 변조방식·오류정정 부호화방식·오류정정 부호화방식의 부호화율, 상위층에서의 설정정보 등)를 전송하기 위한 심벌이다.In addition, the symbol for control information is information that needs to be transmitted to the communication partner for realizing communication other than data (such as application) (for example, the modulation method, error correction encoding method, error correction encoding used for communication). It is a symbol for transmitting the encoding rate of the method, setting information in the upper layer, etc.).

또, 본 발명은 각 실시형태에 한정되지 않으며, 여러 가지로 변경해서 실시할 수 있다. 예를 들어 각 실시형태에서는 통신장치로서 실시하는 경우에 대해 설명하고 있으나, 이에 한정되는 것은 아니며, 이 통신방법을 소프트웨어로서 실시하는 것도 가능하다.In addition, this invention is not limited to each embodiment, It can change and implement variously. For example, in each embodiment, the case of implementation as a communication device is described, but the present invention is not limited thereto, and this communication method can also be implemented as software.

또, 상기에서는 2개의 변조신호를 2개의 안테나로부터 송신하는 방법에서의 프리코딩 전환방법에 대해 설명하였으나, 이에 한정되는 것은 아니며, 4개의 매핑 후의 신호에 대해 프리코딩을 실행해서 4개의 변조신호를 생성하여 4개의 안테나로부터 송신하는 방법, 즉, N개의 매핑 후의 신호에 대해 프리코딩을 실행해서 N개의 변조신호를 생성하여 N개의 안테나로부터 송신하는 방법에 있어서도 동일하게 프리코딩 웨이트(행렬)를 변경하는 프리코딩 전환방법으로 해도 마찬가지로 실시할 수 있다.In addition, in the above, the precoding switching method in the method of transmitting two modulated signals from two antennas has been described, but the present invention is not limited thereto. The same precoding weight (matrix) is changed in the method of generating and transmitting from 4 antennas, that is, performing precoding on N mapped signals to generate N modulated signals and transmitting from N antennas. It can be implemented similarly also as a precoding switching method.

본 명세서에서는 「프리코딩」 「프리코딩 웨이트」 등의 용어를 이용하고 있으나, 호칭 자체는 어떤 것이라도 좋으며, 본 발명에서는 그 신호처리 자신이 중요하다.Although terms such as "precoding" and "precoding weight" are used in this specification, the name itself may be any, and in the present invention, the signal processing itself is important.

스트림 s1(t), s2(t)에 의해 다른 데이터를 전송해도 좋고, 동일한 데이터를 전송해도 좋다.Different data may be transmitted according to the streams s1(t) and s2(t), or the same data may be transmitted.

송신장치의 송신안테나, 수신장치의 수신안테나 모두 도면에서 기재되어 있는 1개의 안테나는 복수의 안테나에 의해 구성되어 있어도 좋다.One antenna described in the drawings may be constituted by a plurality of antennas for both the transmitting antenna of the transmitting apparatus and the receiving antenna of the receiving apparatus.

송신장치, 수신장치에 대해 송신방법(MIMO, SISO, 시공간블록부호, 인터리브 방식), 변조방식, 오류정정 부호화방식을 통지할 필요가 있는 실시형태에 따라서는 생략되어 있는 송신장치가 송신하는 프레임에 존재하게 되는 수신장치는 이것을 얻음으로써 동작을 변경하게 된다.In some embodiments, it is necessary to notify the transmitting apparatus and the receiving apparatus of the transmission method (MIMO, SISO, space-time block code, interleaved method), the modulation method, and the error-correction encoding method in the frame transmitted by the omitted transmitting apparatus. The receiving device that comes into existence will change its behavior by obtaining it.

실시형태 1 내지 실시형태 11에서 비트길이 조정방법에 대해 설명하고 있고, 또, 실시형태 12에서는 실시형태 1 내지 실시형태 11의 비트길이 조정방법을 DVB 규격에 적용하는 경우에 대해 설명하였다. 이때, 송신장치에서의 비트길이 조정방법에 대해서는 도 57, 도 60, 도 73, 도 78, 도 79, 도 80, 도 83, 도 91, 도 93 등을 이용하고, 또, 수신장치에서의 동작에 대해서는 도 85, 도 87, 도 88, 도 96 등을 이용하여 실시형태 1 내지 실시형태 12에서 설명하고 있다. 그리고 MIMO 전송방법(프리코딩(가중합성), 파워 변경, 위상변경 등을 이용한다)에 대해서는 도 5, 도 6, 도 7, 도 97, 도 98 등을 이용하여 실시형태 1 내지 실시형태 12에서 설명하고 있다.In Embodiments 1 to 11, the bit length adjustment method has been described, and in Embodiment 12, the case where the bit length adjustment method of Embodiments 1 to 11 is applied to the DVB standard has been described. At this time, for the bit length adjustment method in the transmitting device, Figs. 57, 60, 73, 78, 79, 80, 83, 91, 93, etc. are used, and the operation in the receiving device is described in the first to twelfth embodiments using Figs. 85, 87, 88, 96, and the like. And the MIMO transmission method (using precoding (weighted synthesis), power change, phase change, etc.) will be described in Embodiments 1 to 12 using FIGS. 5, 6, 7, 97, 98, etc. are doing

이때, 실시형태 1 내지 실시형태 12에서 설명하고 있는 비트길이 조정의 처리 후에, 송신방법으로 도 5, 도 6, 도 7, 도 97, 도 98 등에서 설명한 MIMO 전송방법(프리코딩(가중합성), 파워 변경, 위상변경 등을 이용한다) 대신에 도 128에서 설명한 시공간 블록부호, 공간-주파수 블록부호(심벌을 주파수 방향으로 배치하는), (MISO 전송방식, 송신 다이버시티라고 불리는 경우도 있다)을 이용한 경우에 대해서도 실시형태 1 내지 실시형태 12의 실시가 가능해진다. 즉, 도 57, 도 60, 도 73, 도 78, 도 79, 도 80, 도 83, 도 91, 도 93 등을 이용해서 비트길이가 조정된 비트 계열(디지털신호)이 도 128의 1201에 상당하며, 그 후, 도 128과 같이 매핑·MISO 처리를 하게 된다.At this time, after the bit length adjustment process described in Embodiments 1 to 12, the MIMO transmission method (precoding (weighted synthesis)) described in FIGS. 5, 6, 7, 97, and 98 as a transmission method, Instead of using power change, phase change, etc.), the space-time block code, space-frequency block code (which arranges symbols in the frequency direction), (the MISO transmission method, sometimes called transmit diversity) described in FIG. Embodiments 1 to 12 can be implemented also in the case. That is, a bit sequence (digital signal) whose bit length is adjusted using FIGS. 57, 60, 73, 78, 79, 80, 83, 91, 93, etc. corresponds to 1201 in FIG. 128 After that, mapping/MISO processing is performed as shown in FIG. 128 .

또, 시공간블록부호, 공간-주파수 블록부호(심벌을 주파수 방향으로 배치한다), (MISO 전송방식, 송신 다이버시티라고 불리는 경우도 있다)의 방법은 도 128에 한정되는 것은 아니며, 도 133과 같이 송신해도 좋다. 도 133에 대해 설명한다(또, 도 133은 도 128과 동일하게 동작하므로, 동일 번호를 부여하고 있다)In addition, the methods of space-time block code, space-frequency block code (symbols are arranged in the frequency direction), and (MISO transmission method, sometimes called transmit diversity) are not limited to FIG. 128, but as shown in FIG. 133 You may send FIG. 133 will be described (in addition, since FIG. 133 operates in the same manner as in FIG. 128, the same numbers are assigned).

매핑부(12802)는 데이터신호(오류정정부호화 후의 데이터)(12801), 제어신호(12806)를 입력으로 하여, 제어신호(12806)에 포함되는 변조방식에 관련하는 정보에 의거하여 매핑을 실행해서 매핑 후의 신호(12803)를 출력한다. 예를 들어 매핑 후의 신호(12803)는 s0, s1, s2, s3, …, s(2i), s(2i+1), …의 순으로 배열되어 있는 것으로 한다(i는 0 이상의 정수로 한다).The mapping unit 12802 receives the data signal (data after error correction encoding) 12801 and the control signal 12806 as inputs, and performs mapping based on the information related to the modulation method included in the control signal 12806, A signal 12803 after mapping is output. For example, the signal 12803 after mapping is s0, s1, s2, s3, ... , s(2i), s(2i+1), ... It is assumed that they are arranged in the order of (i is an integer greater than or equal to 0).

MISO(Multiple Input Multiple Output) 처리부(12804)는 매핑 후의 신호(12803), 제어신호(12806)를 입력으로 하여, 제어신호(12806)가 MISO(Multiple Input Multiple Output) 방식으로 송신하는 것을 지시하고 있는 경우에는 MISO 처리 후의 신호(12805A 및 12805B)를 출력한다. 예를 들어 MISO 처리 후의 신호(12805A)는 s0, -s1*, s2, -s3*, …, s(2i), -s(2i+1)*, …가 되고, MISO 처리 후의 신호(12805B)는 s1, s0*, s3, s2*…, s(2i+1), s(2i)*, …가 된다. 또, 「*」은 복소공역을 의미한다.The MISO (Multiple Input Multiple Output) processing unit 12804 receives the mapped signal 12803 and the control signal 12806 as inputs, and instructs the control signal 12806 to be transmitted in the MISO (Multiple Input Multiple Output) method. In this case, signals 12805A and 12805B after MISO processing are output. For example, the signal 12805A after MISO processing is s0, -s1*, s2, -s3*, ... , s(2i), -s(2i+1)*, ... , and the signal 12805B after MISO processing is s1, s0*, s3, s2*... , s(2i+1), s(2i)*, ... becomes In addition, "*" means a complex conjugate.

이때, MISO 처리 후의 신호(12805A 및 12805B)가 각각 도 125의 처리 후의 베이스밴드신호(12502A 및 12502B)에 상당한다. 또, 시공간블록부호의 방법은 앞에서의 설명에 한정되는 것은 아니다. 그리고 무선부(12503A)는 처리 후의 베이스밴드신호(12502A), 제어심벌신호(12208), 파일럿심벌신호(12209), 프레임 구성신호(12210)를 입력으로 하여, 프레임 구성신호(12210)에 의거하여 프레임에 의거한 송신신호(12504A)를 출력하며, 프레임에 의거한 송신신호(12504A)는 안테나 #1(12505A)로부터 전파로서 출력된다.At this time, the signals 12805A and 12805B after MISO processing correspond to the baseband signals 12502A and 12502B after processing in Fig. 125, respectively. In addition, the method of the space-time block code is not limited to the above description. Then, the radio unit 12503A receives the processed baseband signal 12502A, the control symbol signal 12208, the pilot symbol signal 12209, and the frame composition signal 12210 as inputs, and based on the frame composition signal 12210, A frame-based transmission signal 12504A is output, and the frame-based transmission signal 12504A is output as a radio wave from the antenna #1 12505A.

무선부(12503B)는 처리 후의 베이스밴드신호(12502B), 제어심벌신호(12208), 파일럿심벌신호(12209), 프레임 구성신호(12210)를 입력으로 하여, 프레임 구성신호(12210)에 의거하여 프레임에 의거한 송신신호(12504B)를 출력하며, 프레임에 의거한 송신신호(12504B)는 안테나 #2(12505B)로부터 전파로서 출력된다.The radio unit 12503B receives the processed baseband signal 12502B, the control symbol signal 12208, the pilot symbol signal 12209, and the frame composition signal 12210 as inputs, and receives a frame based on the frame composition signal 12210. A transmission signal 12504B based on .

실시형태 1 내지 실시형태 11에 비트길이 조정방법에 대해 설명하고 있고, 또, 실시형태 12에서는 실시형태 1 내지 실시형태 11의 비트길이 조정방법을 DVB 규격에 적용하는 경우에 대해 설명하였다. 이때, 송신장치에서의 비트길이 조정방법에 대해서는 도 57, 도 60, 도 73, 도 78, 도 79, 도 80, 도 83, 도 91, 도 93 등을 이용하고, 또, 수신장치에서의 동작에 대해서는 도 85, 도 87, 도 88, 도 96등을 이용해서 실시형태 1 내지 실시형태 12에서 설명하고 있다. 그리고 MIMO 전송방법(프리코딩(가중합성), 파워 변경, 위상변경 등을 이용한다)에 대해서는 도 5, 도 6, 도 7, 도 97, 도 98 등을 이용해서 실시형태 1 내지 실시형태 12에서 설명하고 있다.Embodiments 1 to 11 describe the bit length adjustment method, and in Embodiment 12, the case where the bit length adjustment method of Embodiments 1 to 11 is applied to the DVB standard has been described. At this time, for the bit length adjustment method in the transmitting device, Figs. 57, 60, 73, 78, 79, 80, 83, 91, 93, etc. are used, and the operation in the receiving device is described in the first to twelfth embodiments using Figs. 85, 87, 88, 96, and the like. And the MIMO transmission method (using precoding (weighted synthesis), power change, phase change, etc.) will be described in Embodiments 1 to 12 using Figs. 5, 6, 7, 97, 98, etc. are doing

이때, 실시형태 1 내지 실시형태 12에서 설명하고 있는 비트길이 조정의 처리 후에, 송신방법으로 도 5, 도 6, 도 7, 도 97, 도 98 등에서 설명한 MIMO 전송방법(프리코딩(가중합성), 파워 변경, 위상변경 등을 이용한다) 대신에 싱글 스트림의 송신인 경우에 대해서도 실시형태 1 내지 실시형태 12를 실시하는 것이 가능해진다.At this time, after the bit length adjustment process described in Embodiments 1 to 12, the MIMO transmission method (precoding (weighted synthesis)) described in FIGS. 5, 6, 7, 97, and 98 as a transmission method, Instead of using power change, phase change, etc.), it becomes possible to implement Embodiments 1 to 12 also in the case of single-stream transmission.

즉, 도 57, 도 60, 도 73, 도 78, 도 79, 도 80, 도 83, 도 91, 도 93 등을 이용해 비트길이가 조정된 비트 계열(디지털신호)이 도 5, 도 6, 도 7의 비트 계열 503, 또는 도 97, 도 98의 비트 계열(9701)에 상당하며, 도 5, 도 6, 도 7의 매핑부(504) 또는 도 97, 도 98의 매핑부(9702)에 입력된다.That is, the bit sequence (digital signal) whose bit length is adjusted using FIGS. 57, 60, 73, 78, 79, 80, 83, 91, 93, etc. is shown in FIGS. 5, 6, and It corresponds to the bit series 503 of 7 or the bit series 9701 of Figs. 97 and 98, and is input to the mapping unit 504 of Figs. do.

그리고 s1(t)의 변조방식 α는 x비트의 데이터를 전송하기 위한 변조방식이며, s2(t)에서는 데이터를 전송하지 않는다(무 변조, y=0비트의 데이터 전송). 따라서, 본 명세서 중에서 기재되어 있는 x+y=x+0=x가 된다. 실시형태 1 내지 실시형태 12에서 「x+y=x+0=x」로 실시하면 싱글 스트림의 송신인 경우에 대해서도 실시형태 1 내지 실시형태 12를 실시하는 것이 가능해진다.The modulation method α of s1(t) is a modulation method for transmitting x-bit data, and no data is transmitted in s2(t) (no modulation, y=0-bit data transmission). Therefore, x + y = x + 0 = x described in this specification. In Embodiments 1 to 12, if "x+y=x+0=x" is implemented, it becomes possible to implement Embodiments 1 to 12 also in the case of single-stream transmission.

(보충 8)(Supplementary 8)

본 명세서 중에서 가중합성(프리코딩)을 위한 행렬 F를 나타내고 있으나, 이하에서 기재하는 것과 같은 프리코딩 행렬 F(또는 F(i))를 이용해도 본 명세서의 각 실시형태를 실시할 수 있다.Although the matrix F for weighting synthesis (precoding) is shown in this specification, each embodiment of this specification can be implemented also using the precoding matrix F (or F(i)) as described below.

Figure 112022067201756-pat00387
Figure 112022067201756-pat00387

또는,or,

Figure 112022067201756-pat00388
Figure 112022067201756-pat00388

또는,or,

Figure 112022067201756-pat00389
Figure 112022067201756-pat00389

또는,or,

Figure 112022067201756-pat00390
Figure 112022067201756-pat00390

또는,or,

Figure 112022067201756-pat00391
Figure 112022067201756-pat00391

또는,or,

Figure 112022067201756-pat00392
Figure 112022067201756-pat00392

또는,or,

Figure 112022067201756-pat00393
Figure 112022067201756-pat00393

또는,or,

Figure 112022067201756-pat00394
Figure 112022067201756-pat00394

또, 식 (H10), 식 (H11), 식 (H12), 식 (H13), 식 (F14), 식 (H15), 식 (H16), 식 (H17)에 있어서 α는 실수라도 좋고 허수라도 좋으며, β는 실수라도 좋고 허수라도 좋다. 단, α는 0(제로)은 아니다. 그리고 β도 0(제로)은 아니다.In addition, in formulas (H10), (H11), (H12), (H13), (F14), (H15), (H16), and (H17), α may be a real number or an imaginary number. good, and β may be a real number or an imaginary number. However, α is not 0 (zero). And β is also not 0 (zero).

또는,or,

Figure 112022067201756-pat00395
Figure 112022067201756-pat00395

또는,or,

Figure 112022067201756-pat00396
Figure 112022067201756-pat00396

또는,or,

Figure 112022067201756-pat00397
Figure 112022067201756-pat00397

또는,or,

Figure 112022067201756-pat00398
Figure 112022067201756-pat00398

또는,or,

Figure 112022067201756-pat00399
Figure 112022067201756-pat00399

또는,or,

Figure 112022067201756-pat00400
Figure 112022067201756-pat00400

또는,or,

Figure 112022067201756-pat00401
Figure 112022067201756-pat00401

또는,or,

Figure 112022067201756-pat00402
Figure 112022067201756-pat00402

또, 식 (H18), 식 (H20), 식 (H22), 식 (H24)에 있어서 β는 실수라도 좋고 허수라도 좋다. 단, β는 0(제로)은 아니다.Further, in the formulas (H18), (H20), (H22), and (H24), β may be a real number or an imaginary number. However, β is not 0 (zero).

또는,or,

Figure 112022067201756-pat00403
Figure 112022067201756-pat00403

또는,or,

Figure 112022067201756-pat00404
Figure 112022067201756-pat00404

또는,or,

Figure 112022067201756-pat00405
Figure 112022067201756-pat00405

또는,or,

Figure 112022067201756-pat00406
Figure 112022067201756-pat00406

또는,or,

Figure 112022067201756-pat00407
Figure 112022067201756-pat00407

또는,or,

Figure 112022067201756-pat00408
Figure 112022067201756-pat00408

또는,or,

Figure 112022067201756-pat00409
Figure 112022067201756-pat00409

또는,or,

Figure 112022067201756-pat00410
Figure 112022067201756-pat00410

또는,or,

Figure 112022067201756-pat00411
Figure 112022067201756-pat00411

또는,or,

Figure 112022067201756-pat00412
Figure 112022067201756-pat00412

또는,or,

Figure 112022067201756-pat00413
Figure 112022067201756-pat00413

또는,or,

Figure 112022067201756-pat00414
Figure 112022067201756-pat00414

단, θ11(i), θ21(i), λ(i)는 i의(시간, 또는 주파수의) 함수이고, λ는 고정 값이며, α는 실수라도 좋고 허수라도 좋고, β는 실수라도 좋고 허수라도 좋다. 단, α는 0(제로)은 아니다. 그리고 β도 0(제로)은 아니다.However, θ 11 (i), θ 21 (i), and λ (i) are functions of i (time or frequency), λ is a fixed value, α may be a real number or an imaginary number, and β may be a real number good and imaginary is good However, α is not 0 (zero). And β is also not 0 (zero).

또, 이들 이외의 프리코딩 행렬을 이용해도 본 명세서의 각 실시형태를 실시할 수 있다.Moreover, each embodiment of this specification can be implemented also even if it uses precoding matrices other than these.

본 발명은 복수의 안테나로부터 각각 다른 변조신호를 송신하는 무선시스템에 넓게 적용할 수 있다. 또, 복수의 송신 개소를 가지는 유선 통신시스템(예를 들어 PLC(Power Line Communication) 시스템, 광통신시스템, DSL(Digital SubscriberLine:디지털 가입자 선) 시스템)에 있어서 MIMO 전송을 실행하는 경우에 대해서도 적용할 수 있다.The present invention can be widely applied to a wireless system that transmits different modulated signals from a plurality of antennas. It is also applicable to the case of performing MIMO transmission in a wired communication system having multiple transmission points (eg, PLC (Power Line Communication) system, optical communication system, DSL (Digital SubscriberLine) system). have.

본 발명은 복수의 안테나로부터 각각 다른 변조신호를 송신하는 무선시스템에 넓게 적용할 수 있다. 또, 복수의 송신 개소를 가지는 유선 통신시스템(예를 들어 PLC(Power Line Communication) 시스템, 광통신시스템, DSL(Digital SubscriberLine:디지털 가입자선) 시스템)에 있어서 MIMO 전송을 실행하는 경우에 대해서도 적용할 수 있다.The present invention can be widely applied to a wireless system that transmits different modulated signals from a plurality of antennas. Also, it can be applied to the case of performing MIMO transmission in a wired communication system having multiple transmission points (eg, PLC (Power Line Communication) system, optical communication system, DSL (Digital SubscriberLine) system). have.

502, 502LA 부호화부
502BI 비트 인터리버
5701, 6001, 7301, 8001 비트길이 조정부
504 매핑부
502, 502LA encoder
502BI bit interleaver
5701, 6001, 7301, 8001 bit length adjustment unit
504 mapping unit

Claims (1)

데이터 통신을 위한 송신방법으로,
제 1 부호화율 및 제 1 부호길이를 이용해서 제 1 정보를 부호화하여 제 1 부호화 데이터 계열을 생성하고,
상기 제 1 부호화율 및 상기 제 1 부호길이와는 다른 제 2 부호길이를 이용해서 제 2 정보를 부호화하여 제 2 부호화 데이터 계열을 생성하며,
제 1 16QAM(Quadrature Amplitude Modulation) 방식으로 정해지는 16개의 신호점에 상기 제 1 부호화 데이터 계열을 매핑하여 제 1 변조 심벌 계열을 생성하고,
제 2 16QAM 방식으로 정해지는 16개의 신호점에 상기 제 2 부호화 데이터 계열을 매핑하여 제 2 변조 심벌 계열을 생성하며,
상기 제 1 변조 심벌 계열에 의거하여 제 1 OFDM(Orthogonal Frequency Division Multiplexing) 심벌을 생성하고,
상기 제 2 변조 심벌 계열에 의거하여 제 2 OFDM 심벌을 생성하며,
상기 제 1 OFDM 심벌 및 상기 제 2 OFDM 심벌에 의거하여 생성된 신호를 송신하고,
상기 제 1 16QAM 방식으로 정해지는 16개의 신호점 및 상기 제 2 16QAM 방식으로 정해지는 16개의 신호점은 실축(實軸) 및 허축(虛軸)을 가지는 I/Q 평면에 있어서, 제 1 상한 내에 서로 인접하는 복수의 제 1 신호점 및 서로 인접하는 복수의 제 2 신호점을 포함하며, 상기 제 1 신호점 사이의 제 1 거리와 상기 제 2 신호점 사이의 제 2 거리는 다르고,
상기 제 1 16QAM 방식으로 정해지는 16개의 신호점은 상기 I/Q 평면에 있어서 제 1 배치 패턴을 가지며,
상기 제 2 16QAM 방식으로 정해지는 16개의 신호점은 상기 I/Q 평면에 있어서 상기 제 1 배치 패턴과는 다른 제 2 배치 패턴을 가지는 송신방법.
As a transmission method for data communication,
encoding the first information using the first encoding rate and the first code length to generate a first encoded data series;
generating a second encoded data series by encoding second information using the first encoding rate and a second code length different from the first code length;
A first modulation symbol sequence is generated by mapping the first encoded data sequence to 16 signal points determined by a first 16QAM (Quadrature Amplitude Modulation) scheme,
generating a second modulation symbol sequence by mapping the second encoded data sequence to 16 signal points determined by the second 16QAM scheme;
generating a first OFDM (Orthogonal Frequency Division Multiplexing) symbol based on the first modulation symbol sequence;
generating a second OFDM symbol based on the second modulation symbol sequence;
Transmitting a signal generated based on the first OFDM symbol and the second OFDM symbol,
The 16 signal points determined by the first 16QAM method and the 16 signal points determined by the second 16QAM method are within the first upper limit in the I/Q plane having real and imaginary axes. a plurality of first signal points adjacent to each other and a plurality of second signal points adjacent to each other, wherein a first distance between the first signal points and a second distance between the second signal points are different;
The 16 signal points determined by the first 16QAM scheme have a first arrangement pattern in the I/Q plane,
The 16 signal points determined by the second 16QAM scheme have a second configuration pattern different from the first configuration pattern in the I/Q plane.
KR1020227021984A 2013-01-11 2013-12-27 Data processing, precoding method and communication device KR102456368B1 (en)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
JP2013003905 2013-01-11
JPJP-P-2013-003905 2013-01-11
JPJP-P-2013-033353 2013-02-22
JP2013033353 2013-02-22
JPJP-P-2013-195166 2013-09-20
JP2013195166 2013-09-20
KR1020227002641A KR102415609B1 (en) 2013-01-11 2013-12-27 Data processing, precoding method and communication device
PCT/JP2013/007687 WO2014108982A1 (en) 2013-01-11 2013-12-27 Data processing method, precoding method, and communication device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020227002641A Division KR102415609B1 (en) 2013-01-11 2013-12-27 Data processing, precoding method and communication device

Publications (2)

Publication Number Publication Date
KR20220098269A KR20220098269A (en) 2022-07-11
KR102456368B1 true KR102456368B1 (en) 2022-10-18

Family

ID=51166659

Family Applications (5)

Application Number Title Priority Date Filing Date
KR1020217021405A KR102356963B1 (en) 2013-01-11 2013-12-27 Data processing, precoding method and communication device
KR1020227021984A KR102456368B1 (en) 2013-01-11 2013-12-27 Data processing, precoding method and communication device
KR1020227002641A KR102415609B1 (en) 2013-01-11 2013-12-27 Data processing, precoding method and communication device
KR1020147025207A KR102205229B1 (en) 2013-01-11 2013-12-27 Data processing, precoding method and communication device
KR1020217001192A KR102277278B1 (en) 2013-01-11 2013-12-27 Data processing, precoding method and communication device

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020217021405A KR102356963B1 (en) 2013-01-11 2013-12-27 Data processing, precoding method and communication device

Family Applications After (3)

Application Number Title Priority Date Filing Date
KR1020227002641A KR102415609B1 (en) 2013-01-11 2013-12-27 Data processing, precoding method and communication device
KR1020147025207A KR102205229B1 (en) 2013-01-11 2013-12-27 Data processing, precoding method and communication device
KR1020217001192A KR102277278B1 (en) 2013-01-11 2013-12-27 Data processing, precoding method and communication device

Country Status (6)

Country Link
US (11) US9178650B2 (en)
EP (2) EP3624348B1 (en)
JP (4) JP6277525B2 (en)
KR (5) KR102356963B1 (en)
CN (2) CN107566089B (en)
WO (1) WO2014108982A1 (en)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2552043A1 (en) * 2011-07-25 2013-01-30 Panasonic Corporation Spatial multiplexing for bit-interleaved coding and modulation with quasi-cyclic LDPC codes
EP2930871B1 (en) * 2012-12-07 2018-03-07 Sun Patent Trust Signal generation method, transmission device, reception method, and reception device
EP2985966B1 (en) * 2013-04-12 2017-06-07 Sun Patent Trust Transmission apparatus
WO2015037946A1 (en) * 2013-09-12 2015-03-19 Samsung Electronics Co., Ltd. Transmitting apparatus, method of mapping data thereof, receiving apparatus, data processing method thereof
KR102211586B1 (en) * 2013-09-27 2021-02-04 삼성전자주식회사 Trams,itting apparatus and receiving apparatus and control method therof
EP3089420B1 (en) 2013-12-27 2020-11-04 Panasonic Intellectual Property Corporation of America Transmission device, reception device, transmission method, and reception method
JP6362085B2 (en) 2014-05-21 2018-07-25 キヤノン株式会社 Image recognition system, image recognition method and program
US9184967B1 (en) * 2014-09-30 2015-11-10 Texas Instruments Incorporated System and method for generating frame structure for MIMO narrowband power line communications
KR102287627B1 (en) * 2015-02-16 2021-08-10 한국전자통신연구원 Bit interleaver for 4096-symbol mapping and low density parity check codeword with 64800 length, 4/15 rate, and method using the same
KR101776267B1 (en) * 2015-02-24 2017-09-07 삼성전자주식회사 Transmitter and repetition method thereof
KR102426771B1 (en) * 2015-02-25 2022-07-29 삼성전자주식회사 Transmitter and method for generating additional parity thereof
JP7050410B2 (en) * 2015-06-09 2022-04-08 パナソニック インテレクチュアル プロパティ コーポレーション オブ アメリカ Transmitter and transmission method
JP6747437B2 (en) * 2015-06-10 2020-08-26 ソニー株式会社 Data processing device, data processing method, and program
US10341050B2 (en) * 2015-12-23 2019-07-02 Samsung Electronics Co., Ltd. Apparatus and method for encoding and decoding channel in communication or broadcasting system
US10312947B2 (en) * 2016-01-21 2019-06-04 Huawei Technologies Co., Ltd. Concatenated and sliding-window polar coding
WO2017150418A1 (en) 2016-02-29 2017-09-08 パナソニック インテレクチュアル プロパティ コーポレーション オブ アメリカ Transmission method, transmitter, reception method, and receiver
EP3223446A1 (en) * 2016-03-22 2017-09-27 Xieon Networks S.à r.l. A method for protecting a link in an optical network
US10476599B2 (en) * 2016-04-18 2019-11-12 Nec Corporation Joint source and LDPC coding based coding modulation for ultra-high-speed optical transport
EP3247042B1 (en) * 2016-05-13 2020-09-30 Mediatek Inc. Bit puncturing for polar codes
EP3487140B1 (en) * 2016-07-14 2020-09-30 Panasonic Intellectual Property Corporation of America Transmission method, transmission device, reception method, and reception device
EP3273602B1 (en) 2016-07-19 2022-01-26 MediaTek Inc. Low complexity rate matching design for polar codes
CN109997326B (en) * 2016-10-07 2022-10-28 Idac控股公司 Rate matching and HARQ with irregular modulation
CN110249539B (en) 2017-02-06 2023-07-04 联发科技股份有限公司 Polar code interleaving and bit selection
CN108683479B (en) 2017-03-25 2019-08-13 华为技术有限公司 A kind of method and apparatus of rate-matched
EP3610591A1 (en) * 2017-04-12 2020-02-19 Sony Semiconductor Solutions Corporation Transmission apparatus and method, in particular for use in a low throughput network
JP7215995B2 (en) * 2017-04-24 2023-01-31 パナソニック インテレクチュアル プロパティ コーポレーション オブ アメリカ Transmission device and transmission method
CN109002409A (en) * 2017-06-07 2018-12-14 深圳市中兴微电子技术有限公司 A kind of bit wide converting means and method
WO2019107452A1 (en) * 2017-11-29 2019-06-06 株式会社Nttドコモ Communication device and decoding method
CN108761391B (en) * 2018-05-29 2022-04-01 南京信息工程大学 Model type equipment-free target positioning method
US10965786B2 (en) * 2018-10-31 2021-03-30 At&T Intellectual Property I, L.P. Adaptive fixed point mapping for uplink and downlink fronthaul

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120266040A1 (en) * 2011-04-13 2012-10-18 Hamkins Jon Method of error floor mitigation in low-density parity-check codes

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0555932A (en) * 1991-08-23 1993-03-05 Matsushita Electric Ind Co Ltd Error correction coding and decoding device
GB9814960D0 (en) * 1998-07-10 1998-09-09 Koninkl Philips Electronics Nv Coding device and communication system using the same
EP1091517A1 (en) 1999-10-07 2001-04-11 Siemens Aktiengesellschaft Communication method and apparatus using punctured or repeated data
EP1295453A1 (en) * 2000-05-25 2003-03-26 Soma Networks, Inc. Quality dependent data communication channel
WO2002065724A1 (en) 2001-02-13 2002-08-22 Mitsubishi Denki Kabushiki Kaisha Multiple-level modulating method, multiple-level demodulating method, and multiple-level modulating/demodulating method
DE60113128T2 (en) * 2001-11-16 2006-03-02 Matsushita Electric Industrial Co., Ltd., Kadoma Hybrid ARQ method for data packet transmission
CA2396213A1 (en) * 2002-07-31 2004-01-31 Anthony Gerkis Automatic retransmit request protocol for channels with time-varying capacity
DE10236603B4 (en) 2002-08-09 2006-05-11 Siemens Ag Method for transmitting at least a first and second data signal in polarization multiplexing in an optical transmission system
JP4224688B2 (en) * 2003-06-18 2009-02-18 日本電気株式会社 Rate dematching processor
JP4217887B2 (en) * 2003-07-22 2009-02-04 日本電気株式会社 Receiver
US7269205B2 (en) * 2003-09-26 2007-09-11 Telefonaktiebolaget Lm Ericsson (Publ) Method and apparatus for signal demodulation
EP2690814A1 (en) * 2003-11-21 2014-01-29 Panasonic Corporation Multi-antenna apparatus using different interleaving patterns
WO2006002550A1 (en) 2004-07-07 2006-01-12 Nortel Networks Limited System and method for mapping symbols for mimo transmission
US7562280B2 (en) * 2004-09-10 2009-07-14 The Directv Group, Inc. Code design and implementation improvements for low density parity check codes for wireless routers using 802.11N protocol
US7539270B2 (en) * 2004-09-30 2009-05-26 Intel Corporation Method and apparatus to interleave bits across symbols from different constellations
JP4469261B2 (en) * 2004-11-22 2010-05-26 パナソニック株式会社 Digital signal transmission device
US8077789B2 (en) * 2005-04-28 2011-12-13 Panasonic Corporation Repetition-dependent mapping for higher order modulation schemes
DE602005016728D1 (en) * 2005-05-04 2009-10-29 Panasonic Corp DATA TRANSMISSIONS IN A MOBILE COMMUNICATION SYSTEM 16-QAM SCHEMAS
KR20080104376A (en) * 2006-03-17 2008-12-02 미쓰비시덴키 가부시키가이샤 Communication device, decoding device, information transmission method, and decoding method
US7653141B2 (en) * 2006-03-31 2010-01-26 Panasonic Corporation Multi-band OFDM UWB communication systems having improved frequency diversity
US8880571B2 (en) * 2006-05-05 2014-11-04 Microsoft Corporation High dynamic range data format conversions for digital media
WO2008035133A1 (en) 2006-09-18 2008-03-27 Fujitsu Limited Multiple-input-multiple-output transmission using non-binary ldpc coding
JP5089339B2 (en) * 2006-11-02 2012-12-05 パナソニック株式会社 Transmission method, transmission apparatus, and reception method
CN101237241B (en) * 2007-01-31 2010-05-19 大唐移动通信设备有限公司 A method and system for realizing mixed automatic request re-transfer processing and channel decoding
US20110129032A1 (en) * 2007-04-18 2011-06-02 Texas Instruments Incorporated Systems and Methods for Dual-Carrier Modulation Encoding and Decoding
CN101325474B (en) * 2007-06-12 2012-05-09 中兴通讯股份有限公司 Method for encoding channel of mixed automatic request retransmission and modulation mapping of LDPC code
WO2009002135A2 (en) * 2007-06-28 2008-12-31 Lg Electronics Inc. Method of transmitting and receiving a signal and apparatus for transmitting and receiving a signal
KR101366284B1 (en) * 2007-11-13 2014-02-20 엘지전자 주식회사 Method for generating block codes from Golay code and coding data, and Apparatus thereof
KR100917201B1 (en) * 2007-12-11 2009-09-16 엘지전자 주식회사 Method of transmitting and receiving a signal and apparatus thereof
CN101499805A (en) * 2008-01-31 2009-08-05 华为技术有限公司 Method for encoding, decoding and apparatus for encoding, decoding
GB0805302D0 (en) * 2008-03-20 2008-04-30 Cambridge Silicon Radio Ltd Dual carrier modulation
US8014436B2 (en) * 2008-07-02 2011-09-06 Telefonaktiebolaget L M Ericsson (Publ) Multi-dimensional signal of reduced peak-to-RMS ratio
US8565326B2 (en) 2008-07-08 2013-10-22 Industrial Technology Research Institute System and method for bit allocation and interleaving
CA3168049A1 (en) 2011-02-18 2012-08-23 Sun Patent Trust Method of signal generation and signal generating device
JP5664919B2 (en) * 2011-06-15 2015-02-04 ソニー株式会社 Data processing apparatus and data processing method

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120266040A1 (en) * 2011-04-13 2012-10-18 Hamkins Jon Method of error floor mitigation in low-density parity-check codes

Also Published As

Publication number Publication date
CN107566089A (en) 2018-01-09
EP2945291B1 (en) 2019-12-18
JP7122614B2 (en) 2022-08-22
US20180139009A1 (en) 2018-05-17
EP3624348A1 (en) 2020-03-18
EP2945291A1 (en) 2015-11-18
CN107566089B (en) 2020-08-21
US9735918B2 (en) 2017-08-15
WO2014108982A1 (en) 2014-07-17
US20200396018A1 (en) 2020-12-17
KR20220016998A (en) 2022-02-10
US10432346B2 (en) 2019-10-01
EP3624348B1 (en) 2021-02-24
US9479235B2 (en) 2016-10-25
US10110341B2 (en) 2018-10-23
CN104170260B (en) 2019-05-10
KR102415609B1 (en) 2022-06-30
US20170005749A1 (en) 2017-01-05
KR20150105599A (en) 2015-09-17
JP6739045B2 (en) 2020-08-12
US20160013841A1 (en) 2016-01-14
US11936470B2 (en) 2024-03-19
JP2022141788A (en) 2022-09-29
CN104170260A (en) 2014-11-26
KR20210008565A (en) 2021-01-22
US20210234629A1 (en) 2021-07-29
KR20210089790A (en) 2021-07-16
KR102356963B1 (en) 2022-02-08
US20160013840A1 (en) 2016-01-14
US20170250779A1 (en) 2017-08-31
US11025363B2 (en) 2021-06-01
US10819464B2 (en) 2020-10-27
JPWO2014108982A1 (en) 2017-01-19
US9178650B2 (en) 2015-11-03
US10594432B2 (en) 2020-03-17
KR102277278B1 (en) 2021-07-13
KR102205229B1 (en) 2021-01-19
US20150010103A1 (en) 2015-01-08
US20190372702A1 (en) 2019-12-05
JP2018085740A (en) 2018-05-31
EP2945291A4 (en) 2015-12-23
JP6277525B2 (en) 2018-02-14
US20200153539A1 (en) 2020-05-14
US20190013895A1 (en) 2019-01-10
US9479234B2 (en) 2016-10-25
JP2020167745A (en) 2020-10-08
KR20220098269A (en) 2022-07-11
US9900125B2 (en) 2018-02-20

Similar Documents

Publication Publication Date Title
JP7122614B2 (en) Transmission method and transmission device
JP7072542B2 (en) Transmission method, reception method, transmitter, receiver

Legal Events

Date Code Title Description
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant