KR102454338B1 - 전기도금 동적 에지 제어 - Google Patents

전기도금 동적 에지 제어 Download PDF

Info

Publication number
KR102454338B1
KR102454338B1 KR1020207019781A KR20207019781A KR102454338B1 KR 102454338 B1 KR102454338 B1 KR 102454338B1 KR 1020207019781 A KR1020207019781 A KR 1020207019781A KR 20207019781 A KR20207019781 A KR 20207019781A KR 102454338 B1 KR102454338 B1 KR 102454338B1
Authority
KR
South Korea
Prior art keywords
shift
electrode
wafer
electrodes
current
Prior art date
Application number
KR1020207019781A
Other languages
English (en)
Other versions
KR20200085939A (ko
Inventor
폴 맥휴
그레고리 제이. 윌슨
다니엘 우드러프
마빈 베른트
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Priority to KR1020227034892A priority Critical patent/KR102650989B1/ko
Publication of KR20200085939A publication Critical patent/KR20200085939A/ko
Application granted granted Critical
Publication of KR102454338B1 publication Critical patent/KR102454338B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/007—Current directing devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23Q—DETAILS, COMPONENTS, OR ACCESSORIES FOR MACHINE TOOLS, e.g. ARRANGEMENTS FOR COPYING OR CONTROLLING; MACHINE TOOLS IN GENERAL CHARACTERISED BY THE CONSTRUCTION OF PARTICULAR DETAILS OR COMPONENTS; COMBINATIONS OR ASSOCIATIONS OF METAL-WORKING MACHINES, NOT DIRECTED TO A PARTICULAR RESULT
    • B23Q3/00—Devices holding, supporting, or positioning work or tools, of a kind normally removable from the machine
    • B23Q3/15—Devices for holding work using magnetic or electric force acting directly on the work
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/001—Apparatus specially adapted for electrolytic coating of wafers, e.g. semiconductors or solar cells
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/002—Cell separation, e.g. membranes, diaphragms
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/06—Suspending or supporting devices for articles to be coated
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/10—Electrodes, e.g. composition, counter electrode
    • C25D17/12—Shape or form
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D21/00—Processes for servicing or operating cells for electrolytic coating
    • C25D21/12—Process control or regulation
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/04—Electroplating with moving electrodes
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68764—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a movable susceptor, stage or support, others than those only rotating on their own vertical axis, e.g. susceptors on a rotating caroussel
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02N—ELECTRIC MACHINES NOT OTHERWISE PROVIDED FOR
    • H02N13/00—Clutches or holding devices using electrostatic attraction, e.g. using Johnson-Rahbek effect

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Sustainable Development (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Automation & Control Theory (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Mechanical Engineering (AREA)

Abstract

본 기술의 실시예들은 전기도금 시스템을 포함할 수 있다. 전기도금 시스템은 용기를 포함할 수 있다. 시스템은 또한, 용기에서 웨이퍼를 홀딩하도록 구성된 웨이퍼 홀더를 포함할 수 있다. 시스템은 용기 내의 애노드를 더 포함할 수 있다. 부가하여, 시스템은 복수의 시프 전극들을 포함할 수 있다. 복수의 시프 전극들 중 각각의 시프 전극에 대해, 채널 벽에 의해 시프 전류 채널이 정의될 수 있다. 각각의 시프 전극에 대한 채널 벽은 웨이퍼 홀더에 인접한 애퍼처를 정의할 수 있다. 시프 전류 채널은 각각의 시프 전극으로부터 애퍼처까지 연장될 수 있다. 시스템은 복수의 시프 전극들과 전기적으로 연통하는 전류 제어 시스템을 포함할 수 있다. 전류 제어 시스템은 각각의 시프 전극에 전달되는 전류의 양이 독립적으로 조정될 수 있도록 구성될 수 있다.

Description

전기도금 동적 에지 제어
[0001] 본 출원은 2017년 12월 11일자로 출원된 미국 출원 번호 제15/838,009호의 우선권을 주장하며, 이로써, 그 미국 출원은 모든 목적들에 대해 그 전체가 인용에 의해 포함된다.
[0002] 마이크로전자 디바이스들, 이를테면 반도체 디바이스들은 일반적으로, 웨이퍼들 또는 워크피스(workpiece)들에 그리고/또는 웨이퍼들 또는 워크피스들 상에 제작된다. 전형적인 웨이퍼 도금 프로세스는 기상 증착을 통해 웨이퍼의 표면 상에 시드(seed) 층을 증착하는 것을 수반한다. 포토레지스트가 증착되고 패터닝되어 시드를 노출시킬 수 있다. 이어서, 웨이퍼는 전기도금 프로세서 내로 이동되고, 여기서, 시드 층 상에 금속 또는 다른 전도성 재료의 블랭킷(blanket) 층 또는 패터닝된 층을 적용(apply)하기 위해, 전류가 전해질을 통해 웨이퍼로 전도된다. 전도성 재료들의 예들은 퍼멀로이, 금, 은, 구리, 및 주석을 포함한다. 후속 프로세싱 단계들은 웨이퍼 상에 컴포넌트들, 콘택들, 및/또는 전도성 라인들을 형성한다.
[0003] 일부 전기도금 프로세서들에서, 전류 시프 전극(current thief electrode)이 웨이퍼의 에지에서 도금 두께를 더 양호하게 제어하기 위해, 그리고 얇은 시드 층들 상의 말단기 효과(terminal effect)를 제어하기 위해 사용된다. 주어진 시드 층에 대한 말단기 효과는 전해질 배스의 전기 전도도가 증가됨에 따라 증가된다. 따라서, 전류 시프 전극은 높은 전도도 전해질 배스들과 조합된 더 얇은 시드 층들과 함께 효과적으로 사용될 수 있다. 얇은 시드 층들의 사용은 RDL(redistribution layer) 및 WLP(wafer level packaging) 도금 웨이퍼들에 대해 점점 더 일반화되고 있다.
[0004] 웨이퍼에 걸친 전기도금된 재료들의 균일성은 중요하며, 디바이스 특성 치수들이 축소되고 그리고/또는 웨이퍼들의 사이즈가 증가됨에 따라 더욱 더 중요하게 된다. 따라서, 시프 전극을 사용하는, 웨이퍼들을 전기도금하기 위한 장치 및 방법들, 및 다른 애플리케이션들을 설계하는 데 있어서 엔지니어링(engineering) 난제들이 남아 있다.
[0005] 본 기술의 실시예들은 웨이퍼의 에지에서 전기도금의 동적 제어를 가능하게 할 수 있다. 동적 제어는 복수의 시프 전극들을 사용함으로써 가능할 수 있으며, 복수의 시프 전극들 중 적어도 일부는 웨이퍼의 에지에 시프 전류 채널들을 제공하도록 분포된다. 시프 전극들로의 전류들은 웨이퍼의 회전에 기반하여 독립적으로 조정될 수 있다. 전기도금 두께 및 다른 특성들은, 웨이퍼 노치(notch), 웨이퍼 스크라이브(scribe), 또는 특정 패터닝된 구조들을 포함하는, 웨이퍼 에지에서의 특정 피처들에 대해 조정될 수 있다. 결과로서, 전기도금 두께 및 품질은 웨이퍼 에지에서 더 균일할 수 있다. 디바이스들의 수율, 성능, 및/또는 신뢰성이 개선될 수 있다. WLP(wafer level packaging)가 개선될 수 있다.
[0006] 본 기술의 실시예들은 전기도금 시스템을 포함할 수 있다. 전기도금 시스템은 용기를 포함할 수 있다. 시스템은 또한, 용기에서 웨이퍼를 홀딩하도록 구성된 웨이퍼 홀더를 포함할 수 있다. 시스템은 용기 내의 애노드를 더 포함할 수 있다. 부가하여, 시스템은 복수의 시프 전극들을 포함할 수 있다. 복수의 시프 전극들 중 각각의 시프 전극에 대해, 채널 벽에 의해 시프 전류 채널이 정의될 수 있다. 각각의 시프 전극에 대한 채널 벽은 웨이퍼 홀더에 인접한 애퍼처(aperture)를 정의할 수 있다. 시프 전류 채널은 각각의 시프 전극으로부터 애퍼처까지 연장될 수 있다. 시스템은 복수의 시프 전극들과 전기적으로 연통하는 전류 제어 시스템을 포함할 수 있다. 전류 제어 시스템은 각각의 시프 전극에 전달되는 전류의 양이 독립적으로 조정될 수 있도록 구성될 수 있다.
[0007] 본 기술의 실시예들은 전기도금 시스템을 포함할 수 있으며, 전기도금 시스템은 캐소드액(catholyte)을 포함할 수 있다. 캐소드액은 금속 이온들을 포함할 수 있다. 시스템은 웨이퍼 홀더를 포함할 수 있으며, 웨이퍼 홀더는 캐소드액과 접촉하게 웨이퍼를 홀딩하고 웨이퍼를 회전시키도록 구성된다. 시스템은 애노드를 더 포함할 수 있다. 부가하여, 시스템은 복수의 시프 전극들을 포함할 수 있다. 각각의 시프 전극은 시폴라이트(thiefolyte)에 배치될 수 있다. 각각의 시프 전극에 대한 시프 전류 채널은 채널 벽에 의해 정의될 수 있다. 채널 벽은 웨이퍼 홀더에 인접한 애퍼처를 정의할 수 있다. 시프 전류 채널은 각각의 시프 전극으로부터 각기 각각의 애퍼처까지 연장될 수 있다. 시스템은 또한, 복수의 시프 전극들과 전기적으로 연통하는 전류 제어 시스템을 포함할 수 있다. 전류 제어 시스템은 각각의 시프 전극에 전달되는 전류의 양이 웨이퍼의 회전 포지션에 기반하여 독립적으로 조정될 수 있도록 구성될 수 있다.
[0008] 실시예들은 반도체 웨이퍼를 도금하는 방법을 포함할 수 있다. 방법은 제1 전해질과 웨이퍼 홀더 상의 웨이퍼를 접촉시키는 단계를 포함할 수 있다. 제1 전해질은 금속 이온들을 포함할 수 있다. 방법은 또한, 웨이퍼를 회전시키는 단계를 포함할 수 있다. 방법은 금속 이온들을 사용하여 웨이퍼 상에 금속을 전기화학적으로 도금하는 단계를 더 포함할 수 있다. 도금하는 단계는 애노드에 애노드 전류를 인가함으로써 이루어질 수 있다. 도금하는 단계는 또한, 복수의 시프 전극들에 복수의 전류량들을 인가하는 단계를 포함할 수 있다. 복수의 시프 전극들 중 각각의 시프 전극은 시프 전류 채널 내의 제2 전해질에 배치될 수 있다. 복수의 전류량들을 인가하는 것은 웨이퍼의 에지 주위의 불-균일한 전류 밀도를 발생시킬 수 있다.
[0009] 본 발명의 실시예들의 특성 및 이점들의 더 양호한 이해는 다음의 상세한 설명 및 첨부 도면들을 참조하여 획득될 수 있다.
[0010] 도 1은 본 기술의 실시예들에 따른 전기도금 시스템 챔버를 도시한다.
[0011] 도 2는 본 기술의 실시예들에 따른 전기도금 시스템 챔버의 일부의 도면을 도시한다.
[0012] 도 3a 및 도 3b는 본 기술의 실시예들에 따른 시스템 내의 독립적인 시프 소스들을 도시한다.
[0013] 도 4a 및 도 4b는 본 기술의 실시예들에 따른 시프 전극의 구성을 도시한다.
[0014] 도 5a 및 도 5b는 본 기술의 실시예들에 따른 시프 전극의 구성을 도시한다.
[0015] 도 6a는 본 기술의 실시예들에 따른 시프 전류 채널들의 구성을 도시한다.
[0016] 도 6b, 도 6c, 및 도 6d는 본 기술의 실시예들에 따른 시프 전류 채널들 및 시프 전극들의 구성을 도시한다.
[0017] 도 6e는 본 기술의 실시예들에 따른 시프 전류 채널들 및 시프 전극들의 구성을 도시한다.
[0018] 도 7은 본 기술의 실시예들에 따른 전류 제어 시스템 및 분류된(assorted) 연결들을 도시한다.
[0019] 도 8은 본 기술의 실시예들에 따른 반도체 웨이퍼를 도금하는 방법을 도시한다.
[0020] 도 9는 본 기술의 실시예들에 따른 전기도금 시스템을 도시한다.
[0021] 반도체 웨이퍼, 그리고 특히, WLP(wafer level packaging) 기판들은 웨이퍼의 에지 근처에서 불-균일한 패터닝되지 않은 영역들을 가질 수 있다. 이들 영역들은 직사각형-형상 다이 패턴들이 둥근 기판 내에 완벽하게 피팅(fit)되지 않는 것으로부터 기인할 수 있다. 이 패터닝은 웨이퍼 둘레 주위의 활성 도금 영역의 변동들을 초래할 수 있다. 종래의 방법들은 이들 에지 변동들을 완화시키기 위해 더미 범프(dummy bump)들 또는 부분 다이 패턴들을 사용할 수 있다. 그러나, 부분 다이 패턴들은 여전히, 둘레 에지 변동들을 나타낼 수 있다. 부가하여, 노치 또는 웨이퍼 스크라이브 근처의 구역들은 이 구역에서의 도금을 피하기 위해 포토레지스트로 덮일 수 있다. 패터닝되지 않은 노치 또는 스크라이브 영역은 사이즈 및 형상이 변화될 수 있다.
[0022] 전기도금을 위한 다른 시스템들 및 방법들은 웨이퍼의 에지에서 전류 밀도들을 동적으로 조정하지 않을 수 있다. 웨이퍼의 에지에서 전류를 동적으로 조정하는 것은 에지에 더 균일하고 더 높은 품질의 전기도금을 제공할 수 있다. 웨이퍼에서의 변동들은 웨이퍼의 회전에 기반하여 시프 전극들에서의 전류를 조정함으로써 해결될 수 있다. 예컨대, 웨이퍼의 특정 피처(예컨대, 노치 또는 스크라이브)가 시프 전극 근처를 통과할 때, 특정한 더 높거나 또는 더 낮은 전류량이 임의의 시프 전극에 대해 타겟팅될 수 있다.
I. 전기도금
[0023] 전기도금 시스템들은 도 1에 도시된 바와 같은 용기 또는 챔버(100)를 포함할 수 있다. 챔버(100)는 실질적으로 균일한 둘레 시프 프로파일을 산출하기 위해 가상 에지 시프 개구(102)를 사용한다. 가상 에지 시프 개구(102)는 웨이퍼의 에지 너머에 있을 것이다. 가상 에지 시프 개구(102)는 상부 시프 경로(104)와 연결되며, 상부 시프 경로(104)는 연속적인 링이다. 300 mm 직경 웨이퍼들의 경우, 상부 시프 경로(104)의 직경은 310 mm 초과, 예컨대 320, 330, 340, 또는 350 mm일 수 있다. 상부 시프 경로(104)는 하부 시프 경로(106)에 연결되며, 하부 시프 경로(106)는 32개의 별개의 튜브들을 포함한다. 하부 시프 경로(106)는 개방 실린더(108)에 연결된다. 이어서, 개방 실린더(108)는, 상부 시프 멤브레인(110), 하부 시프 멤브레인(112), 및 단일 시프 전극(114)의 시프 전극 조립체로 이어진다. 상부 시프 경로(104), 하부 시프 경로(106), 및 개방 실린더(108)는 시프 전극(114)에 의해 생성된 전기장을 가상 에지 시프 개구(102)로 전도할 수 있다.
[0024] 상부 시프 멤브레인(110)은 아이솔라이트(isolyte)로부터 캐소드액을 분리할 수 있다. 캐소드액은 황산과 탈이온수의 용액일 수 있다. 캐소드액은 웨이퍼 상의 도금된 금속으로 변환되는 금속 이온들을 포함할 수 있다. 금속 이온들은 니켈, 주석, 은, 및 금으로부터의 이온들을 포함할 수 있다. 도금된 금속은 니켈, 주석 은(SnAg), 또는 금을 포함할 수 있다. 구리 도금을 위한 캐소드액은 황산, 구리 설페이트, 및 물을 포함할 수 있다. 일부 경우들에서, 메틸설폰산이 황산 대신에 또는 황산에 부가하여 사용될 수 있다.
[0025] 하부 시프 멤브레인(112)은 시폴라이트로부터 아이솔라이트를 분리할 수 있다. 아이솔라이트는 격리 기능을 제공할 수 있는 전해질이고, 그리고 시폴라이트 내로 운반되는 금속 이온들의 양을 감소시킬 수 있다. 아이솔라이트는 황산 및 탈이온수 용액일 수 있고, 그리고 애노드액(anolyte)과 동일한 액체일 수 있다. 멤브레인들은 시프 전극들 상으로의 금속 증착을 감소 또는 방지할 수 있다. 멤브레인들은 양이온성 또는 음이온성 멤브레인들일 수 있다. 멤브레인들은 나피온(Nafion), 폴리머 멤브레인들, 셀룰로오스 아세테이트, 니트로셀룰로오스, 셀룰로오스 에스테르들, 폴리설폰, 폴리에테르 설폰, 폴리아크릴로니트릴, 폴리아미드, 폴리이미드, 폴리에틸렌 및 폴리프로필렌, 폴리테트라플루오로에틸렌, 폴리비닐리덴 플루오라이드, 폴리비닐클로라이드, 또는 임의의 적합한 멤브레인 재료일 수 있다. 시폴라이트는 금속 이온들을 포함하지 않음으로써 시프 전극 상으로의 금속 증착을 감소시킬 수 있다. 시폴라이트는 희석 황산일 수 있거나 또는 이를 포함할 수 있다. 시프 전극들은 빈번하게 교체 또는 디플레이팅(deplate)될 필요가 없을 수 있다.
[0026] 제1 애노드(116) 및 제2 애노드(118)는 불활성 재료를 포함할 수 있다. 예컨대, 제1 애노드(116) 및 제2 애노드(118)는 나피온 멤브레인 튜브들 내의 플래티넘 클래드 와이어(platinum clad wire)들일 수 있다. 챔버(100)는 하나 이상의 제2 애노드들(118)을 포함할 수 있다. 이들 애노드들로부터의 애노드 전류는 별개의 수직 튜브들을 통해 상부 컵(120)으로 분배될 수 있다. 상부 컵(120)은 엔지니어링된 깔때기 형상일 수 있다.
[0027] 도 2는 챔버(100)의 부분들의 도면을 도시한다. 시프 전극(202)은 시폴라이트(204)에 배치된다. 시폴라이트(204)는 멤브레인(208)에 의해 아이솔라이트(206)로부터 분리된다. 아이솔라이트(206)는 멤브레인(210)에 의해 캐소드액으로부터 분리된다. 별개의 튜브들(212)은 개방 링(214)까지 시프 전류 채널들을 형성한다. 별개의 튜브들(212)은 하부 시프 경로(106)일 수 있다. 개방 링(214)은 상부 시프 경로(104)일 수 있다. 상부 시프 경로(104)는 캐소드액을 포함할 수 있다. 웨이퍼는 섹션(216)에서 홀딩될 수 있다. 시프 전극(202)은 챔버(100)의 중심선 근처에 있을 수 있거나 또는 중심선에 있을 수 있고, 그에 따라, 시프 전류는 반경방향 외측으로 흐르고, 웨이퍼의 레벨까지 또는 웨이퍼의 레벨 위로 흐른다. 단일 시프 전극(202) 및 웨이퍼 주위의 시프 전류의 균일한 분포의 결과로서, 전류 밀도는 웨이퍼의 둘레 주위에서 균일할 수 있다.
[0028] 웨이퍼의 둘레 주위의 균일한 전류 밀도는 바람직하지 않을 수 있는데, 이는 웨이퍼 또는 웨이퍼 상의 패터닝된 구조들이 둘레 주위에서 균일하지 않기 때문이다. 본 기술의 실시예들은 웨이퍼의 둘레 주위에 불-균일한 전류 밀도를 의도적으로 그리고 예측가능하게 생성하기 위한 시스템들 및 방법들을 제공한다.
II. 시스템들
[0029] 본 기술의 시스템들은 단일 시프 전극 대신에 복수의 시프 전극들을 사용하는 것을 포함할 수 있다. 본 기술의 실시예들은 전기도금 시스템을 포함할 수 있다. 전기도금 시스템은 챔버(100)와 유사할 수 있다. 전기도금 시스템은 챔버(100)와 유사할 수 있는 용기를 포함할 수 있다. 용기는 금속 이온들을 함유하는 전해질을 포함할 수 있다. 전해질은 본원에서 설명되는 임의의 캐소드액을 포함하는 캐소드액일 수 있다. 금속 이온들은 구리, 주석, 은, 또는 금 이온들을 포함할 수 있다.
[0030] 시스템은 또한, 용기에서 웨이퍼를 홀딩하도록 구성된 웨이퍼 홀더를 포함할 수 있다. 웨이퍼 홀더는 웨이퍼가 상부 컵(120)을 향하도록 상부 컵(120)과 대향하게 포지셔닝될 수 있다. 웨이퍼는 용기에서 전해질과 접촉할 수 있다. 웨이퍼 홀더는 웨이퍼를 회전시키도록 구성될 수 있다. 웨이퍼는 1 내지 3 rpm, 3 rpm 내지 10 rpm, 10 rpm 내지 20 rpm, 20 rpm 내지 30 rpm, 또는 30 rpm 내지 60 rpm으로 회전될 수 있다. 회전의 방향은 주기적으로 변화될 수 있다. 용기에 존재하는 패들(paddle)들은 용기 내의 전해질을 교반할 수 있다. 시스템은 용기에 애노드 또는 애노드들을 더 포함할 수 있다. 애노드 또는 애노드들은 제1 애노드(116) 및 제2 애노드(118)를 포함할 수 있다.
[0031] 도 1과의 주요 차이는 시스템이 단일 시프 전극 대신에 복수의 시프 전극들을 포함할 수 있다는 것이다. 도 3a 및 도 3b는 독립적인 시프 소스들(302)을 도시한다. 시프 전극들은 독립적인 시프 소스들(302) 내에 있을 수 있다. 복수의 시프 전극들은, 웨이퍼가 웨이퍼 홀더와 접촉해 있고 도금되고 있을 때, 웨이퍼에 의해 정의되는 평면 상의 포인트로부터 등거리에 있을 수 있다. 예컨대, 복수의 시프 전극들은 웨이퍼의 중심으로부터 등거리에 있을 수 있다. 등거리는 각각의 시프 전극의 질량 중심으로부터 측정될 수 있다. 일부 예들에서, 복수의 시프 전극들의 질량 중심은 복수의 시프 전극들에 의해 에워싸인 원의 중심일 수 있다. 다시 말하면, 시프 전극들은 원으로 배치될 수 있다.
[0032] 시프 전극들은 원 주위에 불-균일하게 분포될 수 있다. 도 3a 및 도 3b는 독립적인 시프 소스들(302) 그리고 그에 따른 시프 전극들의 불-균일한 분포를 도시한다. 시프 전극들 및 독립적인 시프 소스들(302)의 불-균일한 분포는 독립적인 시프 소스들(302)을 통한 더 양호한 전해질 흐름을 가능하게 할 수 있다. 독립적인 시프 소스들(302)을 통해 흐르는 전해질은 애노드액일 수 있다. 애노드 전극들을 포함하는 멤브레인 튜브들 및 시프 전극들을 포함하는 멤브레인 튜브들에서 동일한 전해질이 사용될 수 있다. 불활성 애노드(예컨대, Pt 와이어)에서 산소가 생성될 수 있다. 불활성 시프(예컨대, Pt 와이어)에서 수소가 생성될 수 있다.
[0033] 복수의 시프 전극들은, 2개, 3개, 4개, 5개, 6개, 7개, 8개, 9개, 10개, 30개, 31개, 32개, 또는 33개의 전극들을 포함하여, 2개 내지 10개의 전극들, 11개 내지 20개의 전극들, 21개 내지 30개의 전극들, 31개 내지 40개의 전극들, 또는 40개 초과의 전극들을 포함할 수 있다. 각각의 시프 전극은 전해질에 배치될 수 있다. 전해질은 시폴라이트일 수 있다.
[0034] 복수의 시프 전극들 중 각각의 시프 전극에 대해, 채널 벽에 의해 시프 전류 채널이 정의될 수 있다. 채널 벽은 도 3a 및 도 3b에서 독립적인 시프 소스들(302)에 대해 보인다. 각각의 시프 전극에 대한 채널 벽은 도금 동안 웨이퍼 또는 웨이퍼 홀더에 인접한 애퍼처를 정의할 수 있다. 애퍼처들은 영역(304)에서 개방될 수 있고, 영역(304)은 웨이퍼가 홀딩될 수 있는 위치에 인접해 있고, 상부 컵(306)에 인접해 있으며, 상부 컵(306)은 상부 컵(120)과 동일할 수 있거나 또는 유사할 수 있다. 애퍼처들은 애퍼처의 에지가 웨이퍼 에지로부터 1 mm 내지 2 mm, 2 mm 내지 3 mm, 3 mm 내지 4 mm, 4 mm 내지 5 mm, 5 mm 내지 10 mm, 또는 10 mm 초과만큼 떨어져 있도록 위치될 수 있으며, 이는 도 1에서의 가상 에지 시프 개구(102)보다 웨이퍼에 더 근접한 것일 수 있다. 채널 벽은 직선일 수 있다. 시프 전류 채널은 각각의 시프 전극으로부터 애퍼처까지 연장될 수 있다. 애퍼처는 원, 고리(annulus), 또는 고리의 세그먼트(segment)일 수 있다. 시프 전류 채널은 시프 전극으로부터 웨이퍼 홀더에 인접한 가상 시프 포지션까지 연장될 수 있다. 가상 시프 포지션은 웨이퍼의 레벨에서 도금을 가능하게 하기 위해 웨이퍼에 인접해 있을 수 있다. 시프 전극으로부터 애퍼처까지의 시프 전류 채널은 웨이퍼 홀더 내의 웨이퍼와 직교하는 종축을 중심으로 동축일 수 있다. 도 3a 및 도 3b에서, 이 종축은 독립적인 시프 소스를 포함하는 실린더의 중심을 통해 수직으로 연장된다.
[0035] 예로서, 복수의 시프 전극들은 제1 시프 전극 및 제2 시프 전극을 포함할 수 있다. 시스템은 제1 시프 전류 채널 및 제2 시프 전류 채널을 포함할 수 있다. 제1 시프 전류 채널은 제1 시프 전극으로부터 연장될 수 있다. 제1 전류 채널은 제1 시프 전극으로부터 웨이퍼의 레벨 근처의 포지션으로 전기장을 전도할 수 있다. 제1 시프 전류 채널은 독립적인 시프 소스(302)와 같이 원통형일 수 있다. 제2 시프 전류 채널은 환형 또는 원통형일 수 있다. 시스템이 환형 시프 전류 채널을 포함하지 않는 경우, 상부 시프 경로(104) 및 개방 링(214)이 시스템에 포함되지 않을 수 있다.
[0036] 일부 실시예들에서, 단일 시프 전극은, 개별적이고 독립적인 시프 전극을 포함하는 각각의 시프 전류 채널 대신에, 다수의 시프 전류 채널들을 피드(feed)할 수 있다. 웨이퍼는 웨이퍼 주위의 대응하는 위치들에서 동일하거나 또는 유사한 시프 전류를 가능하게 할 수 있는 특정 대칭성들을 포함할 수 있다. 그러나, 복수의 시프 전극들이 여전히 포함될 수 있다. 이 부가적인 복수의 시프 전극들은 하나 이상의 시프 전류 채널들을 피드할 수 있고, 그리고 본원에서 설명되는 임의의 시프 전극들일 수 있다.
A. 시프 전극 구성들
[0037] 시프 전극들은 상이한 구성들을 포함할 수 있으며, 이 상이한 구성들은 다른 구성들과 조합하여 사용될 수 있거나, 또는 유일 구성일 수 있다. 도 4a 및 도 4b는 시프 전극이 튜브 멤브레인(404)에 배치된 금속 와이어(402)를 포함할 수 있는 구성을 도시한다. 금속 와이어(402)는 플래티넘 와이어일 수 있다. 금속 와이어(402)는 길이가 2 cm 내지 3 cm, 3 내지 4 cm, 4 내지 5 cm, 5 내지 6 cm, 6 내지 7 cm, 7 내지 8 cm, 8 내지 9 cm, 또는 9 내지 10 cm일 수 있다. 일부 경우들에서, 금속 와이어(402) 대신에 금속 메시가 사용될 수 있다.
[0038] 채널 벽(406)에 의해 정의된 시프 전류 채널에 튜브 멤브레인(404)이 배치될 수 있다. 채널 벽은 원통형일 수 있다. 채널 벽(406), 튜브 멤브레인(404), 및 금속 와이어(402)는 종축을 중심으로 동축일 수 있다. 금속 와이어(402)와 튜브 멤브레인(404) 사이에 시폴라이트가 배치될 수 있다. 튜브 멤브레인(404)과 채널 벽(406) 사이에 아이솔라이트가 배치될 수 있다. 캐소드액으로부터 아이솔라이트를 분리하기 위해, 부가적인 멤브레인이 포함될 수 있다. 사용되는 임의의 멤브레인들은 작을 수 있고, 그에 따라, 멤브레인들 주위의 밀봉이 더 쉽게 이루어지게 할 수 있다. 전류 시프 전극은 비교적 작은 직경(예컨대, 약 140 mm, 120 mm, 또는 100 mm 미만의 유효 직경)을 가질 수 있다. 복수의 시프 전극들이 도 4a 및 도 4b에 예시된 구성으로 이루어질 수 있다.
[0039] 도 5a 및 도 5b는 웨이퍼 홀더의 원위에 있는 시프 전류 채널(504)의 단부에 배치된 금속 디스크(502)를 포함할 수 있는 시프 전극을 도시한다. 금속 디스크(502)는 시폴라이트에 있을 수 있다. 금속 디스크(502)는 금속 메시로 대체될 수 있다. 멤브레인이 아이솔라이트로부터 시폴라이트를 분리할 수 있다. 제2 멤브레인이 캐소드액으로부터 아이솔라이트를 분리할 수 있다. 복수의 시프 전극들이 도 5a 및 도 5b에 예시된 구성으로 이루어질 수 있다.
[0040] 도 6a는 원통형 시프 전류 채널(602)과 환형 시프 전류 채널(604) 둘 모두를 포함하는 구성을 도시한다. 원통형 시프 전류 채널(602)은 도 4a, 도 4b, 도 5a, 및 도 5b에 도시된 구성들을 포함할 수 있다. 환형 시프 전류 채널(604)은 상부 시프 경로(104) 또는 개방 링(214)과 유사할 수 있다. 환형 시프 전류 채널(604)은 단일 시프 전극(114) 또는 시프 전극(202)과 유사한 단일 시프 전극으로 이어질 수 있다. 시프 전류 채널(604) 내의 시프 전류 경로는 웨이퍼의 둘레 주위의 균일한 전류 밀도를 제공할 수 있다. 시프 전류 채널(602)로부터의 시프 전류 경로는 웨이퍼의 둘레 주위의 불-균일한 전류 밀도를 제공할 수 있다. 웨이퍼의 둘레 주위의 불-균일한 전류 밀도들을 제공할 수 있는 부가적인 시프 전류 채널들이 포함될 수 있다. 일부 실시예들에서, 시프 전류 채널(602)은 시프 전류 채널(604) 외부에 있을 수 있다. 시프 전류 채널(602)을 통하는 시프 전류는 시프 전류 채널(604)을 통하는 시프 전류와 독립적으로 조정될 수 있다.
[0041] 도 6b, 도 6c, 및 도 6d는 2개의 시프 전극들 및 2개의 시프 전류 채널들을 포함하는 구성의 상이한 도면들을 도시한다. 웨이퍼(606)는 웨이퍼 에지(608)를 가질 수 있다. 웨이퍼 스크라이브(610)는 약 6.8 mm의 길이와 약 16.4 mm의 폭을 갖는 영역을 점유할 수 있다. 웨이퍼 스크라이브(610)는 시프 전극(612)과 동일하거나 또는 유사한 회전 포지션에 정렬될 수 있다. 시프 전극(612)은 시프 전류 채널(614)의 최하부에 있을 수 있다. 시프 전류 채널(614)은 깊이가 1 mm 내지 3 mm, 3 mm 내지 5 mm, 5 mm 내지 7 mm, 7 mm 내지 9 mm, 또는 9 mm 초과일 수 있다. 시프 전류 채널(614)은 폭이 5 mm 내지 10 mm, 10 mm 내지 15 mm, 15 mm 내지 20 mm, 또는 20 mm 초과일 수 있다. 시프 전극(612)은 원의 호일 수 있다. 시프 전극(612)은 원의 1도 내지 2도, 2도 내지 3도, 3도 내지 4도, 4도 내지 5도, 5도 내지 10도, 10도 내지 20도, 20도 내지 30도, 30도 내지 45도, 또는 45도 이상에 걸쳐 있을 수 있다. 다른 전극, 즉 시프 전극(616)은, 시프 전극(612)으로부터의 약간의 분리를 제외하고, 원의 나머지 부분에 걸쳐 있을 수 있다. 시프 전극(612)과 시프 전극(616) 사이는 시프 전극(612)에 대해 설명된 임의의 각도로 분리될 수 있다. 시프 전극(612)은 양 측부들에서 시프 전극(616)으로부터 분리될 수 있으며, 각각의 측부에서의 분리 거리는 시프 전극(612)의 각도의 절반이다. 시프 전극(616)은 시프 전류 채널(618)의 최하부에 있을 수 있다. 시프 전류 채널(618)은 시프 전류 채널(614)과 동일하거나 또는 유사한 높이 및 폭을 가질 수 있다. 일부 실시예들은, 동일한 고리의 호 세그먼트들로서, 3개, 4개, 5개, 또는 6개의 시프 전극들을 포함하여 2개 초과의 시프 전극들을 포함할 수 있다.
[0042] 일부 실시예들에서, 시프 전극들은 수직으로 적층될 수 있다. 도 6e는 시프 전극들(654 및 656)을 갖는 2개의 환형 튜브들(650 및 652)을 도시한다. 플라스틱 벽(658)이 튜브(652)로부터 튜브(650)를 격리시킬 수 있다. 환형 채널들의 내경은 전류가 시프 전극으로부터 웨이퍼의 에지로 흐를 수 있게 하는 애퍼처들을 정의할 수 있다. 애퍼처(660)는 웨이퍼의 둘레 주위에서 연속적으로 개방될 수 있다. 애퍼처(662)는 국부적으로만 개방될 수 있다. 애퍼처(662)는 노치 또는 스크라이브 제어를 위해 사용될 수 있다. 환형 채널들 중 각각의 환형 채널의 직경은 웨이퍼보다 더 클 수 있으며, 웨이퍼는 채널 내부에 피팅되고 회전될 것이다. 웨이퍼는 애퍼처들(660 및 662) 사이에 수직으로 포지셔닝될 수 있다. 일부 실시예들에서, 웨이퍼는 애퍼처들 중 단지 하나의 애퍼처와 수직으로 정렬된 후에, 프로세싱 레시피의 부분들 동안 다른 애퍼처와 정렬되도록 조정될 수 있다.
B. 전류 제어 시스템
[0043] 도 7은 전류 제어 시스템(702)을 도시한다. 시스템은 복수의 시프 전극들(704)과 전기적으로 연통하는 전류 제어 시스템(702)을 포함할 수 있다. 전류 제어 시스템(702)은 각각의 시프 전극에 전달되는 전류의 양이 독립적으로 조정될 수 있도록 구성될 수 있다. 각각의 시프 전극에 전달되는 전류의 양은 시프 전극에 전달되는 전류를 조정하는 전력 공급부 또는 전력 공급부들을 통해 조정될 수 있다. 일부 실시예들에서, 전류는 시프 전극과의 회로에서 저항을 조정함으로써 조정될 수 있다. 전류 제어 시스템(702)은 웨이퍼의 회전 포지션 또는 배향에 기반하여 각각의 시프 전극에서의 전류가 변화될 수 있도록 구성될 수 있다. 웨이퍼의 회전 포지션은 스테퍼 모터의 스테퍼 포지션을 통해 알려질 수 있다. 프로세서(706)는, 전류 제어 시스템(702)으로 하여금, 스테퍼 포지션 또는 다른 회전 포지션 정보에 기반하여, 시프 전극들(704)로의 전류를 조정하게 하는 명령들을 실행할 수 있다. 전류 제어 시스템(702)은 또한, 애노드 또는 복수의 애노드들과 전기적으로 연통할 수 있다. 웨이퍼 전류가 특정될 수 있다. 시프 전류 또는 전류들이 증가되는 경우, 애노드 전류 또는 전류들이 또한 증가될 수 있다. 유사하게, 시프 전류 또는 전류들이 감소되는 경우, 애노드 전류 또는 전류들이 또한 감소될 수 있다.
[0044] 웨이퍼의 회전 포지션에 기반하여 전류를 조정하는 것은 전기도금 시스템들의 다른 구성들이 비하여 이점들을 가질 수 있다. 예컨대, 전기도금 시스템은 웨이퍼에서의 비대칭성들을 고려하기 위해 비-대칭적인 가상 시프 개구를 포함할 수 있다. 그러나, 이 경우, 웨이퍼를 회전시키는 것은 웨이퍼의 전체 둘레에 걸쳐 전류 밀도들을 평균화할 것이다. 부가하여, 비-대칭적인 가상 시프 개구를 갖는 시스템은 불-균일한 전류 밀도들 및 도금을 발생시키기 위해, 도금이 진행됨에 따라, 상이한 회전 속도들을 포함할 수 있다. 그럼에도 불구하고, 상이한 회전 속도들을 포함하는 것은 프로세스 복잡성을 증가시킬 수 있고, 그리고 용액으로부터 웨이퍼로의 금속의 물질 전달(mass transfer)에 예측가능하지 않게 영향을 미칠 수 있다. 이는, 웨이퍼의 회전 포지션에 기반하여 시프 전극들로의 전류를 독립적을 조정하는 것과 비교할 때, 더 열악한 품질의 도금을 초래할 수 있다.
C. 예시적인 시스템
[0045] 본 기술의 실시예들은 전기도금 시스템을 포함할 수 있으며, 전기도금 시스템은 캐소드액을 포함할 수 있다. 캐소드액은 금속 이온들을 포함할 수 있다. 캐소드액은 본원에서 설명되는 임의의 캐소드액일 수 있다. 시스템은 웨이퍼 홀더를 포함할 수 있으며, 웨이퍼 홀더는 캐소드액과 접촉하게 웨이퍼를 홀딩하고 웨이퍼를 회전시키도록 구성된다. 시스템은 애노드를 더 포함할 수 있다. 부가하여, 시스템은 복수의 시프 전극들을 포함할 수 있다. 시프 전극은 본원에서 설명되는 임의의 시프 전극일 수 있다. 각각의 시프 전극은 시폴라이트에 배치될 수 있다. 시폴라이트는 본원에서 설명되는 임의의 시폴라이트일 수 있다.
[0046] 각각의 시프 전극에 대한 시프 전류 채널은 채널 벽에 의해 정의될 수 있다. 채널 벽은 웨이퍼 홀더에 인접한 애퍼처를 정의할 수 있다. 시프 전류 채널은 각각의 시프 전극으로부터 각기 각각의 애퍼처까지 연장될 수 있다. 시프 전류 채널, 채널 벽, 및 애퍼처는 본원에서 설명되는 임의의 것일 수 있다.
[0047] 시스템은 또한, 복수의 시프 전극들과 전기적으로 연통하는 전류 제어 시스템을 포함할 수 있다. 복수의 시프 전극들은 본원에서 설명되는 임의의 것일 수 있다. 전류 제어 시스템은 각각의 시프 전극에 전달되는 전류의 양이 웨이퍼의 회전 포지션에 기반하여 독립적으로 조정될 수 있도록 구성될 수 있다. 전류 제어 시스템은 본원에서 설명되는 임의의 전류 제어 시스템일 수 있다.
III. 방법들
[0048] 도 8에 도시된 바와 같이, 실시예들은 반도체 웨이퍼를 도금하는 방법(800)을 포함할 수 있다. 블록(802)에서, 방법(800)은 제1 전해질과 웨이퍼 홀더 상의 웨이퍼를 접촉시키는 단계를 포함할 수 있다. 웨이퍼 홀더는 본원에서 설명되는 임의의 웨이퍼 홀더일 수 있다. 제1 전해질은 금속 이온들을 포함할 수 있고, 그리고 본원에서 설명되는 임의의 캐소드액일 수 있다. 웨이퍼는 웨이퍼가 제1 전해질과 접촉되기 전에 노치 정렬될 수 있다. 웨이퍼는 전기도금 시스템에서 노치 정렬될 수 있거나, 또는 전기도금 전에 다른 장비 피스(piece of equipment)에 의해 노치 정렬될 수 있다.
[0049] 블록(804)에서, 방법(800)은 또한, 웨이퍼를 회전시키는 단계를 포함할 수 있다. 웨이퍼 홀더가 웨이퍼를 회전시킬 수 있다. 웨이퍼는 다양한 방식들로 회전될 수 있다. 웨이퍼는 일정한 rpm으로 연속적으로 회전될 수 있다. 일부 실시예들에서, 웨이퍼는 회전 방향의 변화로 인한 다른 연속적인 회전을 차단할 수 있다. 웨이퍼는 가변 rpm으로 회전될 수 있다. 일부 실시예들에서, 웨이퍼는 회전되는 것이 아니라 특정 각도 포지션에 포지셔닝될 수 있다. 웨이퍼는 특정 시간 동안 특정 각도 포지션에 포지셔닝될 수 있다. 회전은 회전 기법들의 임의의 조합을 포함할 수 있다. 부가하여, 패들들은 도금 프로세스 동안 캐소드액을 교반하여 물질 전달에 영향을 미칠 수 있다.
[0050] 블록(806)에서, 방법(800)은 금속 이온들을 사용하여 웨이퍼 상에 금속을 전기화학적으로 도금하는 단계를 더 포함할 수 있다. 블록(808)에서, 애노드에 애노드 전류를 인가함으로써 도금이 수행될 수 있다. 애노드는 본원에서 설명되는 임의의 애노드 또는 복수의 애노드들일 수 있다.
[0051] 블록(810)에서, 도금은 또한, 복수의 시프 전극들에 복수의 전류량들을 인가하는 단계를 포함할 수 있다. 전류량들은 0 A 내지 1 A, 1 A 내지 2 A, 2 A 내지 3 A, 3 A 내지 4 A, 4 A 내지 5 A, 5 A 내지 6 A, 또는 6 A 내지 10 A일 수 있다. 복수의 시프 전극들은 본원에서 설명되는 임의의 것일 수 있다. 복수의 시프 전극들 중 각각의 시프 전극은 시프 전류 채널 내의 제2 전해질에 배치될 수 있다. 제2 전해질은 본원에서 설명되는 임의의 시폴라이트 또는 아이솔라이트일 수 있다. 복수의 전류량들 중 하나 이상의 전류량들은 웨이퍼의 회전에 기반할 수 있다. 주어진 시프 전극에 대한 전류량은, 웨이퍼 노치, 웨이퍼 스크라이브, 또는 특정 구조들이 주어진 시프 전극 위에 있을 때 또는 주어진 시프 전극 위에 있지 않을 때, 더 높게 되거나 또는 더 낮게 되도록 조정될 수 있다. 웨이퍼 노치, 웨이퍼 스크라이브, 또는 특정 구조들과 정렬될 때의 시프 전극에 대한 전류량의 크기는, 웨이퍼 노치, 웨이퍼 스크라이브, 또는 특정 구조들과 정렬되지 않은 시프 전극보다, 2배 내지 5배, 5배 내지 10배, 10배 내지 15배 더 적을 수 있다. 전류량은 전류 제어 시스템 및/또는 프로세서에 의해 조정될 수 있다. 도금 동안의 일부 시간들에서, 하나 이상의 시프 전극들로의 전류는 제로(zero)로 세팅될 수 있다. 일부 실시예들에서, 시프 전극이 애노드로서 작용하도록, 시프 전극에 애노드 전류가 인가될 수 있다.
[0052] 복수의 전류량들을 인가하는 것은 웨이퍼의 에지 주위의 불-균일한 전류 밀도를 발생시킬 수 있다. 불-균일한 전류 밀도는 평균의 5%, 10%, 15%, 20%, 25%, 30%, 또는 40%보다 더 큰 전류 밀도의 표준 편차를 포함할 수 있다. 불-균일한 전류 밀도는, 종래의 방법들과 비교할 때, 웨이퍼 노치를 포함하여 웨이퍼의 에지 주위에서 더 균일한 도금 두께를 가능하게 할 수 있다. 평균 전류 밀도는 80 A/m2 내지 90 A/m2, 90 A/m2 내지 100 A/m2, 100 A/m2 내지 110 A/m2, 110 A/m2 내지 120 A/m2, 120 A/m2 내지 130 A/m2, 또는 130 A/m2 초과일 수 있다. 두께는 평균 두께의 5%, 10%, 15%, 20%, 또는 25% 내의 표준 편차로 균일성을 가질 수 있다. 실시예들에서, 웨이퍼 노치의 1도, 2도, 3도, 4도, 또는 5도 내의 최대 또는 최소 두께는 웨이퍼의 에지 주위의 평균 두께의 5%, 10%, 15%, 20%, 또는 25% 내에 있을 수 있다.
IV. 부가적인 시스템 세부사항들
[0053] 도 9는 전기도금 시스템(20)을 도시한다. 전기도금 시스템(20)은 용기 조립체(50) 위에 포지셔닝된 헤드(30)를 갖는다. 단일 시스템(20)이 독립형 유닛으로서 사용될 수 있다. 대안적으로, 다수의 시스템들(20)이 어레이들로 제공될 수 있으며, 워크피스들은 하나 이상의 로봇들에 의해 프로세서들 내로 그리고 프로세서들 밖으로 로딩 및 언로딩된다. 헤드(30)는, 헤드 내에 웨이퍼를 로딩하고 웨이퍼를 언로딩하기 위해 헤드를 리프팅 및/또는 반전시키기 위해, 그리고 프로세싱을 위해 용기 조립체(50)와 맞물리도록 헤드(30)를 하강시키기 위해, 리프트 또는 리프트/회전 유닛(34) 상에 지지될 수 있다. 내부 헤드 컴포넌트들 및 리프트/회전 유닛(34)에 링크된 전기 제어 및 전력 케이블들(40)은 시스템(20)으로부터 설비 연결부들로, 또는 다중-프로세서 자동화 시스템 내의 연결부들로 이어진다. 티어링된 드레인 링(tiered drain ring)들을 갖는 린스 조립체(28)가 용기 조립체(50) 위에 제공될 수 있다. 시스템(20)은 도 3a, 도 3b, 도 4a, 도 4b, 도 5a, 도 5b, 및 도 6의 특징들을 포함하는, 본원에서 설명되는 전기도금 시스템들의 특징들을 포함할 수 있다.
[0054] 특정 실시예들의 특정 세부사항들은, 본 발명의 실시예들의 사상 및 범위로부터 벗어나지 않으면서, 임의의 적합한 방식으로 조합될 수 있다. 그러나, 본 발명의 다른 실시예들은 각각의 개별 양상, 또는 이들 개별 양상들의 특정 조합들에 관한 특정 실시예들에 관한 것일 수 있다.
[0055] 본 발명의 예시적인 실시예들의 전술된 설명은 예시 및 설명의 목적들을 위해 제시되었다. 이는 설명되는 정확한 형태로 본 발명을 제한하거나 또는 포괄적이도록 의도되지 않으며, 위의 교시를 고려하여 다수의 변형 및 변화가 가능하다.
[0056] 이전의 설명에서, 설명의 목적들로, 본 기술의 다양한 실시예들의 이해를 제공하기 위해 다수의 세부사항들이 제시되었다. 그러나, 이들 세부사항 중 일부가 없이, 또는 부가적인 세부사항들과 함께, 특정 실시예들이 실시될 수 있다는 것이 당업자에게 자명할 것이다.
[0057] 여러 실시예들이 설명되었지만, 본 발명의 사상으로부터 벗어나지 않으면서, 다양한 수정들, 대안적인 구성들, 및 등가물들이 사용될 수 있다는 것이 당업자에 의해 인식될 것이다. 부가적으로, 본 발명을 불필요하게 모호하게 하는 것을 방지하기 위해, 다수의 잘-알려진 프로세스들 및 엘리먼트들은 설명되지 않았다. 부가적으로, 임의의 특정 실시예의 세부사항들은 항상, 그 실시예의 변형들에 존재하는 것은 아닐 수 있거나, 또는 다른 실시예들에 부가될 수 있다.
[0058] 수치 범위가 주어진 경우, 그러한 수치 범위의 상한들과 하한들 사이에 존재하는 각각의 값은, 달리 명백히 표시되어 있지 않는 한, 하한의 단위의 10분의 1까지 또한 구체적으로 기재된 것으로 해석된다. 명시된 범위 내의 임의의 명시된 값 또는 그 범위에 속하는 값과 그러한 명시된 범위내의 임의의 다른 명시된 값 또는 그 범위에 속하는 다른 값 사이에 존재하는 더 좁은 범위가 포함된다. 이러한 소범위의 상한들과 하한들은 독립적으로 그러한 범위에 포함되거나 그러한 범위에서 제외될 수 있고, 각각의 범위는, 상한과 하한 중 하나 또는 둘 모두가 그러한 소범위에 포함되든지 그러한 소범위에서 제외되든지 간에, 임의의 한계값이 명시된 범위에서 구체적으로 제외된 것이 아닌 한, 또한 본 발명에 포함된다. 명시된 범위가 한계값들 중 하나 또는 둘 모두를 포함하는 경우, 그렇게 포함된 한계값들 중 하나 또는 둘 모두를 제외한 범위들이 또한 포함된다.
[0059] 본원 및 첨부 청구항들에서 사용되는 바와 같이, 단수 형태들("a", "an", 및 "the")은 문맥상 명확히 달리 지시되지 않는 한 복수의 지시대상들을 포함한다. 따라서, 예컨대, "방법"에 대한 언급은 복수의 그러한 방법들을 포함하고, "멤브레인"에 대한 언급은 하나 이상의 멤브레인들, 및 당업자에게 알려져 있는 그 멤브레인들의 등가물들에 대한 언급을 포함하는 등이다. 이제, 본 발명은 명확성 및 이해의 목적들을 위해 상세히 설명되었다. 그러나, 첨부 청구항들의 범위 내에서 특정 변화들 및 수정들이 실시될 수 있다는 것이 인식될 것이다.
[0060] 본원에서 인용된 모든 발행물들, 특허들, 및 특허 출원들은, 이로써, 모든 목적들에 대해 그 전체가 인용에 의해 포함된다. 선행 기술인 것으로 인정된 것은 없다.

Claims (15)

  1. 용기;
    상기 용기에서 웨이퍼를 홀딩(hold)하도록 구성된 웨이퍼 홀더;
    상기 용기 내의 애노드;
    복수의 시프 전극(thief electrode)들 ― 상기 복수의 시프 전극들 중 각각의 시프 전극에 대해,
    채널 벽에 의해 시프 전류 채널이 정의되고,
    상기 채널 벽은 상기 웨이퍼 홀더에 인접한 애퍼처(aperture)를 정의하고,
    상기 시프 전류 채널은 상기 시프 전극으로부터 상기 애퍼처까지 연장되고,
    상기 시프 전극은 각각의 시프 전류 채널에 배치된 금속 와이어를 포함하고,
    상기 채널 벽은 원통형이고, 그리고
    상기 채널 벽 및 상기 금속 와이어는 종축을 중심으로 동축임 ―; 및
    상기 복수의 시프 전극들과 전기적으로 연통하는 전류 제어 시스템
    을 포함하며,
    상기 전류 제어 시스템은 각각의 시프 전극에 전달되는 전류의 양이 독립적으로 조정될 수 있도록 구성되는,
    전기도금 시스템.
  2. 제1 항에 있어서,
    상기 복수의 시프 전극들은 제1 시프 전극 및 제2 시프 전극을 포함하고,
    상기 시스템은 제1 시프 전류 채널 및 제2 시프 전류 채널을 포함하고,
    상기 제1 시프 전류 채널은 상기 제1 시프 전극으로부터 연장되고,
    상기 제2 시프 전류 채널은 상기 제2 시프 전극으로부터 연장되고,
    상기 제1 시프 전류 채널은 원통형이고, 그리고
    상기 제2 시프 전류 채널은 환형인,
    전기도금 시스템.
  3. 제1 항에 있어서,
    상기 복수의 시프 전극들은 제1 시프 전극 및 제2 시프 전극을 포함하고,
    상기 시스템은 제1 시프 전류 채널 및 제2 시프 전류 채널을 포함하고,
    상기 제1 시프 전류 채널은 상기 제1 시프 전극으로부터 연장되고,
    상기 제2 시프 전류 채널은 상기 제2 시프 전극으로부터 연장되고,
    상기 제1 시프 전류 채널은 원통형이고, 그리고
    상기 제2 시프 전류 채널은 원통형인,
    전기도금 시스템.
  4. 제1 항에 있어서,
    상기 복수의 시프 전극들은, 상기 웨이퍼가 상기 웨이퍼 홀더와 접촉해 있을 때, 상기 웨이퍼에 의해 정의되는 평면 상의 포인트로부터 등거리에 있고, 그리고
    상기 복수의 시프 전극들은 3개의 시프 전극들을 포함하는,
    전기도금 시스템.
  5. 제1 항에 있어서,
    상기 복수의 시프 전극들 중 각각의 시프 전극에 대해,
    상기 금속 와이어는 튜브 멤브레인(tubular membrane)에 배치되고,
    상기 튜브 멤브레인은 상기 시프 전류 채널에 배치되고, 그리고
    상기 채널 벽, 상기 튜브 멤브레인, 및 상기 금속 와이어는 상기 종축을 중심으로 동축인,
    전기도금 시스템.
  6. 제5 항에 있어서,
    상기 용기는 금속 이온들을 포함하는 제1 전해질을 포함하고,
    상기 복수의 시프 전극들 중 각각의 시프 전극은 시폴라이트(thiefolyte)에 배치되고,
    상기 시폴라이트는 상기 금속 와이어와 상기 튜브 멤브레인 사이에 배치되고, 그리고
    상기 튜브 멤브레인과 상기 채널 벽 사이에 아이솔라이트(isolyte)가 배치되는,
    전기도금 시스템.
  7. 제1 항에 있어서,
    상기 웨이퍼 홀더는 상기 웨이퍼를 회전시키도록 구성되고, 그리고
    상기 전류 제어 시스템은 각각의 시프 전극에서의 전류의 양이 상기 웨이퍼의 회전 포지션에 기반하여 변화될 수 있도록 구성되는,
    전기도금 시스템.
  8. 제1 항에 있어서,
    상기 복수의 시프 전극들은 원으로 배치되고, 그리고
    상기 복수의 시프 전극들은 상기 원 주위에서 불-균일하게 분포되는,
    전기도금 시스템.
  9. 제1 항에 있어서,
    상기 복수의 시프 전극들 중 각각의 시프 전극에 대해,
    상기 시프 전류 채널은 상기 시프 전극으로부터 상기 웨이퍼 홀더에 인접한 가상 시프 포지션(virtual thief position)까지 연장되는,
    전기도금 시스템.
  10. 금속 이온들을 포함하는 캐소드액;
    상기 캐소드액과 접촉하게 웨이퍼를 홀딩하고, 상기 웨이퍼를 회전시키도록 구성된 웨이퍼 홀더;
    애노드;
    복수의 시프 전극들 ― 상기 복수의 시프 전극들 중 각각의 시프 전극에 대해,
    상기 시프 전극은 시폴라이트에 배치되고,
    채널 벽에 의해 시프 전류 채널이 정의되고,
    상기 채널 벽은 상기 웨이퍼 홀더에 인접한 애퍼처를 정의하고,
    상기 시프 전류 채널은 상기 시프 전극으로부터 상기 애퍼처까지 연장되고,
    상기 채널 벽은 원통형이고, 그리고
    상기 채널 벽 및 상기 시프 전극은 종축을 중심으로 동축임 ―; 및
    상기 복수의 시프 전극들과 전기적으로 연통하는 전류 제어 시스템
    을 포함하며,
    상기 전류 제어 시스템은 각각의 시프 전극에 전달되는 전류의 양이 상기 웨이퍼의 회전 포지션에 기반하여 독립적으로 조정될 수 있도록 구성되는,
    전기도금 시스템.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
KR1020207019781A 2017-12-11 2018-11-27 전기도금 동적 에지 제어 KR102454338B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020227034892A KR102650989B1 (ko) 2017-12-11 2018-11-27 전기도금 동적 에지 제어

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/838,009 US10494731B2 (en) 2017-12-11 2017-12-11 Electroplating dynamic edge control
US15/838,009 2017-12-11
PCT/US2018/062584 WO2019118169A1 (en) 2017-12-11 2018-11-27 Electroplating dynamic edge control

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020227034892A Division KR102650989B1 (ko) 2017-12-11 2018-11-27 전기도금 동적 에지 제어

Publications (2)

Publication Number Publication Date
KR20200085939A KR20200085939A (ko) 2020-07-15
KR102454338B1 true KR102454338B1 (ko) 2022-10-12

Family

ID=66734619

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020227034892A KR102650989B1 (ko) 2017-12-11 2018-11-27 전기도금 동적 에지 제어
KR1020207019781A KR102454338B1 (ko) 2017-12-11 2018-11-27 전기도금 동적 에지 제어

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020227034892A KR102650989B1 (ko) 2017-12-11 2018-11-27 전기도금 동적 에지 제어

Country Status (5)

Country Link
US (1) US10494731B2 (ko)
KR (2) KR102650989B1 (ko)
CN (1) CN111466016B (ko)
TW (1) TWI697588B (ko)
WO (1) WO2019118169A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110512248B (zh) * 2018-05-21 2022-04-12 盛美半导体设备(上海)股份有限公司 电镀设备及电镀方法
CN110528041A (zh) * 2019-08-13 2019-12-03 广州兴森快捷电路科技有限公司 用于晶元的电镀加工方法、晶元及线路板
US11268208B2 (en) * 2020-05-08 2022-03-08 Applied Materials, Inc. Electroplating system

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100032310A1 (en) * 2006-08-16 2010-02-11 Novellus Systems, Inc. Method and apparatus for electroplating

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8475636B2 (en) * 2008-11-07 2013-07-02 Novellus Systems, Inc. Method and apparatus for electroplating
US7311810B2 (en) * 2003-04-18 2007-12-25 Applied Materials, Inc. Two position anneal chamber
US20060070883A1 (en) * 2004-10-04 2006-04-06 Chemical Safety Technology, Inc. Fixtureless vertical paddle electroplating cell
KR100773746B1 (ko) 2006-01-31 2007-11-09 삼성전자주식회사 채널부하에 따라 송신신호레벨을 조절하는 장치
US7842173B2 (en) 2007-01-29 2010-11-30 Semitool, Inc. Apparatus and methods for electrochemical processing of microfeature wafers
US9062388B2 (en) 2010-08-19 2015-06-23 International Business Machines Corporation Method and apparatus for controlling and monitoring the potential
US8496790B2 (en) * 2011-05-18 2013-07-30 Applied Materials, Inc. Electrochemical processor
US20140367264A1 (en) * 2013-06-18 2014-12-18 Applied Materials, Inc. Automatic in-situ control of an electro-plating processor
US10190232B2 (en) * 2013-08-06 2019-01-29 Lam Research Corporation Apparatuses and methods for maintaining pH in nickel electroplating baths
US9945044B2 (en) * 2013-11-06 2018-04-17 Lam Research Corporation Method for uniform flow behavior in an electroplating cell
US9758897B2 (en) * 2015-01-27 2017-09-12 Applied Materials, Inc. Electroplating apparatus with notch adapted contact ring seal and thief electrode
US9689082B2 (en) * 2015-04-14 2017-06-27 Applied Materials, Inc. Electroplating wafers having a notch
US9765443B2 (en) 2015-09-02 2017-09-19 Applied Materials, Inc. Electroplating processor with current thief electrode

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100032310A1 (en) * 2006-08-16 2010-02-11 Novellus Systems, Inc. Method and apparatus for electroplating

Also Published As

Publication number Publication date
CN111466016B (zh) 2023-05-09
TWI697588B (zh) 2020-07-01
CN111466016A (zh) 2020-07-28
KR102650989B1 (ko) 2024-03-22
US20190177869A1 (en) 2019-06-13
KR20200085939A (ko) 2020-07-15
US10494731B2 (en) 2019-12-03
TW201934815A (zh) 2019-09-01
WO2019118169A1 (en) 2019-06-20
KR20220141911A (ko) 2022-10-20

Similar Documents

Publication Publication Date Title
KR102533812B1 (ko) 균일한 전기도금을 위한 전해액 플로우 역학의 제어
KR102454338B1 (ko) 전기도금 동적 에지 제어
TWI697587B (zh) 藉由使用遠程電流之電鍍均勻性的動態控制設備及方法
CN110306224B (zh) 利用离子阻性离子可穿透元件电镀金属的装置和方法
KR102641119B1 (ko) 전기도금 시 방위각 균일도를 조정하기 위한 장치 및 방법
TWI606154B (zh) 用於電鍍期間之有效率質量傳送的電解液流體動力學之增強
KR102193172B1 (ko) 전류 시프 전극을 갖는 전기도금 프로세서
US8496789B2 (en) Electrochemical processor
TW201433660A (zh) 電鍍製程之可調整電流屏蔽
US11926920B2 (en) Electroplating apparatus and electroplating method
KR20200059309A (ko) 혼합된 피처 전기도금을 위한 대류 최적화
KR101860216B1 (ko) 전기도금용 셀을 위한 고저항 가상 애노드
TWI785599B (zh) 電鍍系統
US20060163058A1 (en) Apparatus for plating a semiconductor wafer and plating solution bath used therein
US20240141541A1 (en) Electrodeposition of metals using an ionically resistive ionically permeable element or a shield spatially tailored to die-level patterns on a substrate
CN210215601U (zh) 一种有源阳极和一种用于在衬底上电镀金属的电镀装置
KR20230136017A (ko) 전기 도금 동안 테일러링된 유체 역학에 대한 공간적으로 그리고 치수적으로 불균일한 채널링된 플레이트

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant