KR102453928B1 - Low Common Mode Noise Full-Bridge LLC Resonant Converter with Balanced Resonant Tank - Google Patents
Low Common Mode Noise Full-Bridge LLC Resonant Converter with Balanced Resonant Tank Download PDFInfo
- Publication number
- KR102453928B1 KR102453928B1 KR1020200078248A KR20200078248A KR102453928B1 KR 102453928 B1 KR102453928 B1 KR 102453928B1 KR 1020200078248 A KR1020200078248 A KR 1020200078248A KR 20200078248 A KR20200078248 A KR 20200078248A KR 102453928 B1 KR102453928 B1 KR 102453928B1
- Authority
- KR
- South Korea
- Prior art keywords
- resonant
- circuit
- primary
- transformer
- switch
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
- H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F38/00—Adaptations of transformers or inductances for specific applications or functions
- H01F38/08—High-leakage transformers or inductances
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Abstract
균형 공진 탱크를 갖는 낮은 공통모드 노이즈 풀-브리지 LLC 공진 컨버터가 제시된다. 본 발명에서 제안하는 균형 공진 탱크를 갖는 낮은 공통모드 노이즈 풀-브리지 LLC 공진 컨버터는 복수의 레이어를 포함하는 평면 변압기(Planar Transformer; PT)를 갖는 1차측 회로 및 복수의 레이어를 포함하는 평면 변압기를 갖는 2차측 회로를 포함하고, 1차측 회로는 평면 변압기 일단에 연결된 제1 공진 인덕터 및 제1 공진 커패시터 및 평면 변압기의 또 다른 일단에 연결된 제2 공진 인덕터 및 제2 공진 커패시터를 포함한다.A low common-mode noise full-bridge LLC resonant converter with a balanced resonant tank is presented. The low common mode noise full-bridge LLC resonant converter with a balanced resonance tank proposed in the present invention is a primary circuit having a planar transformer (PT) including a plurality of layers and a planar transformer including a plurality of layers. and a secondary-side circuit including: a first resonant inductor and a first resonant capacitor connected to one end of the planar transformer, and a second resonant inductor and a second resonant capacitor connected to another end of the planar transformer.
Description
본 발명은 균형 공진 탱크를 갖는 낮은 공통모드 노이즈 풀-브리지 LLC 공진 컨버터에 관한 것이다.The present invention relates to a low common mode noise full-bridge LLC resonant converter with a balanced resonant tank.
전력 컨버터의 공통 모드(Common Mode; CM) 노이즈는 전자 장치, 장비 및 시스템을 방해 할 수 있는 EMI(Electromagnetic Interference)를 생성한다. EMI 문제를 완화하려면 CM 초크 및 Y 커패시터를 포함한 EMI 필터가 필요하다. EMI 필터의 필요성에도 불구하고 CM 노이즈 레벨이 높아질수록 EMI 필터의 크기가 커지기 때문에 전력 밀도에 부담이 될 수 있다. 따라서 높은 전력 밀도 컨버터에는 낮은 CM 노이즈가 필요하다. Common Mode (CM) noise in power converters creates electromagnetic interference (EMI) that can interfere with electronic devices, equipment and systems. To mitigate EMI issues, an EMI filter with a CM choke and Y capacitor is required. Despite the need for an EMI filter, as the CM noise level increases, the size of the EMI filter increases, which can put a burden on the power density. Therefore, low CM noise is required for high power density converters.
CM 노이즈는 주로 MOSFET의 기생 커패시터, 정류기 다이오드 및 변압기와 같이 높은 dv/dt 노드가 있는 기생 커패시터를 흐르는 CM 전류에 의해 발생한다. 그중에서 변압기의 기생 커패시터는 높은 수준의 CM 전류를 나타낸다. 특히, 평면 변압기(Planar Transformer; PT)는 PT에서 레이어의 중첩 면적이 훨씬 넓기 때문에 권선 변압기와 비교하여 기생 커패시터가 훨씬 더 크다. 기생 커패시터 간의 큰 dv/dt 차이를 갖는 큰 커패시턴스는 CM 노이즈가 심하다. PT는 소량의 자기를 설계하기 위한 솔루션이지만 큰 EMI 필터를 필요로 한다. 따라서, PT로부터 발생된 CM 노이즈를 감소시킬 필요가 있다. CM noise is mainly caused by CM current flowing through parasitic capacitors with high dv / dt nodes such as parasitic capacitors in MOSFETs, rectifier diodes and transformers. Among them, the parasitic capacitor of the transformer shows a high level of CM current. In particular, a Planar Transformer (PT) has a much larger parasitic capacitor compared to a wound transformer because the overlapping area of the layers in the PT is much larger. Large capacitances with large dv / dt differences between parasitic capacitors are CM noisy. PT is a solution for designing small amounts of magnetism, but requires a large EMI filter. Therefore, it is necessary to reduce the CM noise generated from the PT.
PT에서 생성된 CM 노이즈를 줄이기 위한 다양한 연구가 진행되었다. 종래기술에서는 변압기에 대해 제안된 럼프 커패시턴스 모델(lumped capacitance model)을 기반으로 CM 노이즈를 줄였다. 여기서, 우수한 CM 잡음 감쇠를 위해 역상 권선을 사용하며, 또 다른 종래기술에서는 커패시터, 인덕터 및 결합 인덕터와 같은 수동 컴포넌트들을 추가하여 낮은 CM 노이즈를 달성했다. 변압기의 기생 커패시터를 통해 흐르는 CM 전류를 제거하여 EMI 성능을 향상시키지만 추가 컴포넌트나 권선은 컨버터의 전력 밀도를 떨어뜨린다. 또 다른 종래기술에서는 변압기 및 정류기 다이오드의 위치를 변경하여 더 나은 CM 노이즈 감쇠를 얻는다. 이 기법은 추가 컴포넌트 또는 권선이 필요하지 않기 때문에 간단하다. 하지만, 변압기의 각 레이어 사이에서 기생 커패시터로부터 발생된 CM 노이즈를 고려하지 않기 때문에 CM 노이즈 감소의 개선이 제한되어있다. Various studies have been conducted to reduce CM noise generated by PT. In the prior art, CM noise is reduced based on a lumped capacitance model proposed for a transformer. Here, anti-phase windings are used for good CM noise attenuation, and in another prior art, passive components such as capacitors, inductors and coupling inductors are added to achieve low CM noise. Eliminating the CM current flowing through the transformer's parasitic capacitor improves EMI performance, but additional components or windings reduce the power density of the converter. In another prior art, better CM noise attenuation is achieved by changing the position of the transformer and rectifier diodes. This technique is simple because no additional components or windings are required. However, improvements in CM noise reduction are limited because CM noise generated from parasitic capacitors between each layer of the transformer is not taken into account.
인접한 레이어들 사이의 기생 커패시터의 CM 노이즈를 감소시키기 위해 많은 연구가 연구되어왔다. 종래기수에서는 CM 노이즈를 억제하기 위해 1차 레이어와 2차 레이어 사이에 차폐 레이어를 사용한다. 그러나 차폐를 위해 추가 권선을 추가해야 하며 변압기의 권선 영역이 증가한다. 와상 전류로 인해 차폐 레이어에서 큰 전도 손실이 있다. 또 다른 종래기술에서는 차폐 레이어의 절반을 1차 회전으로 사용하여 1차 회로의 전도 손실을 완화할 수 있지만, 1차와 2차 권선 사이의 모든 공간에 대해 여전히 차폐 레이어가 필요하다. 또 다른 종래기술에서, 인접한 1차 및 2차 레이어는 동일한 dv/dt 특성을 가지며, 레이어들 사이에 기생 커패시터를 통해 CM 전류가 흐르지 않는다. 그러나 이러한 방식은 하프 브리지 LLC 공진 컨버터, 플라이 백 컨버터 및 순방향 컨버터에 적용된다. 따라서, 1차측 회로에서 큰 전도 손실로 인해 중대 전력 어플리케이션에 이들을 활용하는 것은 어렵다.Many studies have been conducted to reduce the CM noise of parasitic capacitors between adjacent layers. In the prior art, a shielding layer is used between the primary layer and the secondary layer to suppress CM noise. However, additional windings must be added for shielding and the winding area of the transformer is increased. There is a large conduction loss in the shielding layer due to eddy currents. In another prior art, half of the shielding layer can be used as the primary turn to mitigate conduction losses in the primary circuit, but a shielding layer is still required for all spaces between the primary and secondary windings. In another prior art, adjacent primary and secondary layers have the same dv / dt characteristics, and no CM current flows through the parasitic capacitor between the layers. However, this approach applies to half-bridge LLC resonant converters, flyback converters and forward converters. Therefore, it is difficult to utilize them in critical power applications due to the large conduction losses in the primary circuit.
본 발명이 이루고자 하는 기술적 과제는 두 개의 균형 공진 탱크가 있는 낮은 공통 모드(Common Mode; CM) 노이즈 풀-브리지 LLC 공진 컨버터를 제공하는데 있다. An object of the present invention is to provide a low common mode (CM) noise full-bridge LLC resonant converter having two balanced resonant tanks.
일 측면에 있어서, 본 발명에서 제안하는 균형 공진 탱크를 갖는 낮은 공통모드 노이즈 풀-브리지 LLC 공진 컨버터는 복수의 레이어를 포함하는 평면 변압기(Planar Transformer; PT)를 갖는 1차측 회로 및 복수의 레이어를 포함하는 평면 변압기를 갖는 2차측 회로를 포함하고, 1차측 회로는 평면 변압기 일단에 연결된 제1 공진 인덕터 및 제1 공진 커패시터 및 평면 변압기의 또 다른 일단에 연결된 제2 공진 인덕터 및 제2 공진 커패시터를 포함한다. In one aspect, the low common-mode noise full-bridge LLC resonant converter with a balanced resonance tank proposed in the present invention comprises a primary-side circuit having a planar transformer (PT) including a plurality of layers and a plurality of layers. A secondary side circuit having a planar transformer comprising: a first resonant inductor and a first resonant capacitor connected to one end of the planar transformer include
제1 공진 인덕터와 제2 공진 인덕터는 같은 값을 갖고, 제1 공진 커패시터와 제2 공진 커패시터는 같은 값을 가지며, 1차측 회로와 2차측 회로가 평면 변압기를 기준으로 대칭 구조이고, 균형 공진 탱크로 인해 평면 변압기의 기생 커패시터를 통해 흐르는 공통 모드(Common Mode; CM) 전류를 감소시킨다. The first resonant inductor and the second resonant inductor have the same value, the first resonant capacitor and the second resonant capacitor have the same value, the primary circuit and the secondary circuit have a symmetrical structure with respect to the planar transformer, and the balanced resonance tank This reduces the common mode (CM) current flowing through the parasitic capacitor of the planar transformer.
1차측 회로의 작동 중, 평면 변압기를 기준으로 제1 공진 인덕터의 전압과 제1 공진 커패시터의 전압의 합은 제2 공진 인덕터의 전압과 제2 공진 커패시터의 전압의 합과 같다. During operation of the primary circuit, the sum of the voltage of the first resonant inductor and the voltage of the first resonant capacitor with respect to the planar transformer is equal to the sum of the voltage of the second resonant inductor and the voltage of the second resonant capacitor.
1차측 회로의 작동 중, 평면 변압기 양단의 전압 전위 대 접지의 dv/dt 특성은 0이된다. During operation of the primary circuit, the dv / dt characteristic of the voltage potential across the planar transformer versus ground becomes zero.
2차측 회로의 작동 중, 평면 변압기 양단의 전압 전위 대 접지의 dv/dt 특성도 0이 되고, 공통 모드 전류가 0이된다. During the operation of the secondary circuit, the dv / dt characteristic of the voltage potential across the planar transformer versus ground also becomes zero, and the common mode current becomes zero.
1차측 회로 및 2차측 회로의 평면 변압기의 각 레이어는 1차 또는 2차 권선을 포함하고, 인접한 레이어의 턴 수가 동일하고, 레이아웃은 대칭 구조이다. Each layer of the planar transformer of the primary side circuit and the secondary side circuit includes a primary or secondary winding, the adjacent layers have the same number of turns, and the layout is a symmetrical structure.
1차측 회로 및 2차측 회로의 평면 변압기 각 양단에서 인접한 레이어 간의 접지 대 전압 전위의 dv/dt 특성은 동일하고, 공통 모드 전류가 0이 된다. The dv / dt characteristics of the ground-to-voltage potential between adjacent layers at each end of the planar transformer in the primary and secondary circuits are the same, and the common mode current is zero.
또 다른 일 측면에 있어서, 본 발명에서 제안하는 균형 공진 탱크를 갖는 낮은 공통모드 노이즈 풀-브리지 LLC 공진 컨버터는 변압기를 갖는 1차측 회로 및 변압기를 갖는 2차측 회로를 포함하고, 1차측 회로는 변압기 일단에 연결된 제1 공진 인덕터 및 제1 공진 커패시터 및 변압기의 또 다른 일단에 연결된 제2 공진 인덕터 및 제2 공진 커패시터를 포함한다. In another aspect, the low common-mode noise full-bridge LLC resonant converter with a balanced resonant tank proposed in the present invention includes a primary circuit having a transformer and a secondary circuit having a transformer, and the primary circuit is a transformer It includes a first resonant inductor and a first resonant capacitor connected to one end, and a second resonant inductor and a second resonant capacitor connected to another end of the transformer.
본 발명의 실시예들에 따르면 제안된 컨버터에서 각 공진 인덕터와 공진 커패시터는 동일한 값을 가진 두 개의 구성 요소로 나뉘고, 변압기의 기생 커패시터를 통해 흐르는 CM 전류는 균형 잡힌 공진 탱크로 인해 감소한다. 또한, 동일한 dv/dt 특성을 갖는 평면 변압기의 1차 및 2차 레이어들을 인접하게 위치시킴으로써 CM 노이즈를 상당히 감소시킬 수 있다. 따라서, 제안된 컨버터는 EMI 필터의 크기를 줄이면서 높은 전력 밀도를 달성할 수 있다. According to embodiments of the present invention, in the proposed converter, each resonant inductor and resonant capacitor are divided into two components having the same value, and the CM current flowing through the parasitic capacitor of the transformer is reduced due to the balanced resonant tank. In addition, CM noise can be significantly reduced by adjacently locating the primary and secondary layers of a planar transformer with the same dv / dt characteristics. Therefore, the proposed converter can achieve high power density while reducing the size of the EMI filter.
도 1은 본 발명의 일 실시예에 따른 종래기술에 따른 변압기의 기생 커패시터 모델을 나타낸다.
도 2는 종래기술에 따른 FB(Full-Bridge) LLC 공진 컨버터의 회로도를 나타낸다.
도 3은 종래기술에 따른 컨버터의 빌로우 영역(below region) 및 어보브 영역(above region)에서 주요 작동 파형을 나타낸다.
도 4는 종래기술에 따른 1차측 및 2차측 회로에서 에서 까지 및 에서 까지의 등가회로를 도시한다.
도 5는 종래기술에 따른 1차측 및 2차측 회로에서 에서 까지의 등가회로를 도시한다.
도 6은 종래기술에 따른 1차측 및 2차측 회로에서 에서 까지의 등가회로를 나타낸다.
도 7은 종래기술에 따른 1차측 및 2차측 회로에서 에서 까지 및 에서 까지의 등가회로를 나타낸다.
도 8은 본 발명의 일 실시예에 따른 균형 공진 탱크를 갖는 낮은 공통모드 노이즈 풀-브리지 LLC 공진 컨버터의 회로도를 나타낸다.
도 9는 본 발명의 일 실시예에 따른 컨버터의 빌로우 영역(below region) 및 어보브 영역(above region)에서 주요 작동 파형을 나타낸다.
도 10은 본 발명의 일 실시예에 따른 1차측 회로의 에서 까지 및 에서 까지의 등가회로를 나타낸다.
도 11은 본 발명의 일 실시예에 따른 1차측 회로의 에서 까지의 등가회로를 나타낸다.
도 12는 본 발명의 일 실시예에 따른 1차측 회로의 에서 까지의 등가회로를 나타낸다.
도 13은 본 발명의 일 실시예에 따른 1차측 회로의 에서 까지 및 에서 까지의 등가회로를 나타낸다.
도 14는 본 발명의 실시예에 따른 PT의 기생 커패시터를 나타내는 도면이다.
도 15는 본 발명의 실시예에 따른 변압기의 1차 및 2차 레이어에서 전압 전위 대 접지를 나타낸다.
도 16은 본 발명의 실시예에 따른 컨버터의 변압기의 권선 레이아웃을 나타내는 도면이다. 1 shows a parasitic capacitor model of a transformer according to the prior art according to an embodiment of the present invention.
2 shows a circuit diagram of a Full-Bridge (FB) LLC resonant converter according to the prior art.
3 shows the main operating waveforms in a below region and an above region of a converter according to the prior art.
4 is a primary-side and secondary-side circuit according to the prior art; at up to and at An equivalent circuit is shown.
5 is a primary side circuit and a secondary side circuit according to the prior art; at An equivalent circuit is shown.
6 is a primary side circuit and a secondary side circuit according to the prior art. at The equivalent circuit to
7 is a primary and secondary circuit according to the prior art. at up to and at The equivalent circuit to
8 shows a circuit diagram of a low common mode noise full-bridge LLC resonant converter having a balanced resonant tank according to an embodiment of the present invention.
9 shows main operating waveforms in a below region and an above region of a converter according to an embodiment of the present invention.
10 is a diagram of a primary side circuit according to an embodiment of the present invention; at up to and at The equivalent circuit to
11 is a diagram of a primary side circuit according to an embodiment of the present invention; at The equivalent circuit to
12 is a diagram of a primary side circuit according to an embodiment of the present invention; at The equivalent circuit to
13 is a diagram of a primary side circuit according to an embodiment of the present invention; at up to and at The equivalent circuit to
14 is a diagram illustrating a parasitic capacitor of a PT according to an embodiment of the present invention.
15 shows voltage potential versus ground at the primary and secondary layers of a transformer according to an embodiment of the present invention.
16 is a diagram illustrating a winding layout of a transformer of a converter according to an embodiment of the present invention.
본 발명에서는 FB(Full-Bridge) LLC 공진 컨버터를 위한 공통 모드(Common Mode; CM) 노이즈 감소 방법을 제안한다. 공진 인덕터 및 공진 커패시터는 동일한 값을 갖는 2 개의 컴포넌트들로 분할된다. 대칭 회로로 인해 평면 변압기(Planar Transformer; PT)에서 생성된 CM 노이즈가 줄어든다. 인접한 1차 및 2차 레이어는 1차 및 2차 레이어 사이의 CM 전류를 감소시키기 위해 동일한 dv/dt 특성을 갖는다. 결과적으로, 제안된 컨버터는 변압기에서 기생 커패시터를 통해 흐르는 CM 전류를 감소시킬 수 있으며 EMI 필터의 크기를 줄임으로써 높은 전력 밀도를 달성할 수 있다. 이하, 본 발명의 실시 예를 첨부된 도면을 참조하여 상세하게 설명한다.The present invention proposes a common mode (CM) noise reduction method for a full-bridge (FB) LLC resonant converter. The resonant inductor and the resonant capacitor are divided into two components with equal values. Due to the symmetrical circuit, the CM noise generated by the Planar Transformer (PT) is reduced. Adjacent primary and secondary layers have the same dv / dt characteristics to reduce the CM current between primary and secondary layers. As a result, the proposed converter can reduce the CM current flowing through the parasitic capacitor in the transformer and achieve high power density by reducing the size of the EMI filter. Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
종래기술에 따른 컨버터의 CM 노이즈 특성을 설명한다. The CM noise characteristics of the converter according to the prior art will be described.
평면 변압기에서 생성된 CM 잡음은 1차 레이어와 2차 레이어 사이의 기생 커패시터를 통해 흐르는 CM 전류 에 의해 발생한다. The CM noise generated by the planar transformer is the CM current flowing through the parasitic capacitor between the primary and secondary layers. is caused by
도 1은 종래기술에 따른 변압기의 기생 커패시터 모델을 나타낸다. 1 shows a parasitic capacitor model of a transformer according to the prior art.
변압기가 대칭적으로 구성된 경우, 및 이라고 가정할 수 있으며, 은 다음과 같이 표현 될 수 있다: If the transformer is configured symmetrically, and It can be assumed that can be expressed as:
여기서 도 1에 도시된 바와 같이, , , , 및 는 변압기의 1차측과 2차측 사이의 기생 커패시터이고, , , 및 는 각각 지점 , , 및 에서의 전압 대 접지이다. Here, as shown in Figure 1, , , , and is the parasitic capacitor between the primary and secondary sides of the transformer, , , and is each point , , and is the voltage to ground at
식(1)에 따르면, 은 변압기의 1차측 단자와 2차측 단자 간의 dv/dt 차이에 비례한다. 따라서 작은 에는 작은 dv/dt 차이가 필요하다. 두 개의 상이한 1차 또는 2차 레이어 사이에 기생 커패시터의 경우, 레이어들 사이에 CM 전류가 없다. According to equation (1), is proportional to the dv / dt difference between the primary and secondary terminals of the transformer. therefore small requires a small dv / dt difference. In the case of a parasitic capacitor between two different primary or secondary layers, there is no CM current between the layers.
도 2는 종래기술에 따른 FB(Full-Bridge) LLC 공진 컨버터의 회로도를 나타낸다. 2 shows a circuit diagram of a Full-Bridge (FB) LLC resonant converter according to the prior art.
의 턴온 시간은 데드 타임으로 의 턴온 시간과 상보적이며 동일한 게이트 신호들이 및 에 적용된다. turn-on time is the dead time gate signals that are complementary to and equal to the turn-on time of and applies to
도 3은 종래기술에 따른 컨버터의 빌로우 영역(below region) 및 어보브 영역(above region)에서 주요 작동 파형을 나타낸다. 3 shows the main operating waveforms in a below region and an above region of a converter according to the prior art.
LLC 공진 컨버터의 동작은 종래기술에 따라 나뉘며, 각 모드의 CM 전류에 대해 설명한다. 도 3(a)는 빌로우 영역(below region)에서의 작동 파형이고, 도 3(b)는 어보브 영역(above region)에서의 작동 파형이다. The operation of the LLC resonant converter is divided according to the prior art, and the CM current of each mode will be described. Fig. 3(a) is an operation waveform in a below region, and Fig. 3(b) is an operation waveform in an above region.
도 4는 종래기술에 따른 1차측 및 2차측 회로에서 에서 까지 및 에서 까지의 등가회로를 도시한다. 4 is a primary-side and secondary-side circuit according to the prior art; at up to and at An equivalent circuit is shown.
도 4(a)는 1차측 등가회로, 도 4(b)는 2차측 등가회로를 나타낸다. 이러한 작동 중, 자화 인덕터 양단의 전압 ()은 출력 전압()의 턴-비율()의 배이다. 또한, 2차 다이오드 및 가 전도된다. 따라서 기존 컨버터의 변압기 단자에서 전압 전위 대 접지 및 dv/dt 특성은 다음과 같이 계산할 수 있다: Fig. 4(a) shows the primary side equivalent circuit, and Fig. 4(b) shows the secondary side equivalent circuit. During this operation, the voltage across the magnetizing inductor ( ) is the output voltage ( ) of turn-ratio ( ) is a double of Also, the secondary diode and is transmitted Therefore, the voltage potential versus ground and dv / dt characteristics at the transformer terminals of a conventional converter can be calculated as:
여기서, 및 는 기존 컨버터에서 변압기의 1차측 단자에서 전압 전위 대 접지이고, 및 는 종래 컨버터에서 변압기의 2 차측 단자에서의 전압 전위 대 접지이다. 식(1) 및 식(6)으로부터, 도 4의 종래 컨버터의 CM 전류 는 0이다. here, and is the voltage potential versus ground at the primary terminal of the transformer in a conventional converter, and is the voltage potential at the secondary terminal of the transformer in a conventional converter versus ground. From equations (1) and (6), it can be seen that the CM current of the conventional converter in Fig. is 0.
도 5는 종래기술에 따른 1차측 및 2차측 회로에서 에서 까지의 등가회로를 도시한다. 5 is a primary side circuit and a secondary side circuit according to the prior art; at An equivalent circuit is shown.
도 5(a)는 1차측 등가회로, 도 5(b)는 2차측 등가회로를 나타낸다. 2차측 다이오드를 통해 흐르는 전류가 없기 때문에 는 1차 측에 반영되지 않는다. 따라서, 1차측의 등가회로는 공진 인덕터 , 공진 커패시터 및 자화 인덕터 로 구성되고, 1차측 단자의 및 dv/dt 특성을 다음과 같이 나타낼 수 있다: Fig. 5(a) shows the primary side equivalent circuit, and Fig. 5(b) shows the secondary side equivalent circuit. Because there is no current flowing through the secondary side diode is not reflected on the primary side. Therefore, the equivalent circuit of the primary side is a resonant inductor , resonant capacitor and magnetizing inductors is composed of, and the primary terminal of and dv / dt characteristics can be expressed as:
2차 다이오드의 기생 커패시터 , , 및 가 같다고 가정하면, 정류기 다이오드의 접합 커패시터를 통해 흐르는 전류의 크기는 동일하고, 즉, 출력 전류 가 0이기 때문에, 이다. 또한, 과 의 전압은 동일하고, 와 의 전압은 동일하다. 따라서 와 간의 관계는 다음과 같이 얻을 수 있다: Parasitic capacitor of secondary diode , , and Assuming that is equal, the magnitude of the current flowing through the junction capacitor of the rectifier diode is equal, i.e. the output current Since is 0, to be. In addition, class voltage is the same, Wow voltage is the same. therefore Wow The relationship between them can be obtained as follows:
식(10)과 식(11)에서 2차측 단자의 , 및 dv/dt 특성은 다음과 같이 계산할 수 있다: In equations (10) and (11), the secondary terminal , and dv / dt characteristics can be calculated as:
식(1), 식(6) 및 식(14)를 사용하여 도 5의 작동 중 CM 전류 는 다음과 같이 계산할 수 있다: CM current during operation in Fig. 5 using equations (1), (6) and (14) can be calculated as:
도 6은 종래기술에 따른 1차측 및 2차측 회로에서 에서 까지의 등가회로를 나타낸다. 6 is a primary side circuit and a secondary side circuit according to the prior art. at The equivalent circuit to
도 6(a)는 1차측 등가회로, 도 6(b)는 2차측 등가회로를 나타낸다. 이 작동 중에 1차 스위치가 꺼지고 2차측 다이오드를 통해 전류가 흐른다. , 및 간의 관계는 다음과 같이 얻을 수 있다: Fig. 6(a) shows the primary side equivalent circuit, and Fig. 6(b) shows the secondary side equivalent circuit. During this operation, the primary switch is turned off and current flows through the secondary side diode. , and The relationship between them can be obtained as follows:
여기서 은 양단의 전압이고 은 양단의 전압이다. 식(16), 식(17) 및 식(18)을 사용하여 , 및 1차측 단자의 dv/dt 특성은 다음과 같이 나타낼 수 있다: here silver is the voltage at both ends silver is the voltage at both ends. Using Equation (16), Equation (17) and Equation (18) , And the dv / dt characteristic of the primary side terminal can be expressed as:
2차측의 등가회로는 도 5(b)의 회로와 동일하다. 따라서, 및 의 dv/dt는 식(14)로부터 계산될 수 있다. 식(1), 식(14) 및 식(21)을 사용하여 도 6의 작동 중 CM 전류 는 다음과 같이 계산할 수 있다: The equivalent circuit on the secondary side is the same as the circuit in Fig. 5(b). therefore, and dv / dt of can be calculated from equation (14). CM current during operation in Fig. 6 using equations (1), (14) and (21) can be calculated as:
도 7은 종래기술에 따른 1차측 및 2차측 회로에서 에서 까지 및 에서 까지의 등가회로를 나타낸다.7 is a primary and secondary circuit according to the prior art. at up to and at The equivalent circuit to
도 7(a)는 1차측 등가회로, 도 7(b)는 2차측 등가회로를 나타낸다. 이 작동 중에 1차 스위치가 꺼지고 2차 다이오드를 통해 전류가 흐르지 않는다. 1차측의 등가회로는 도 6(a)의 회로와 유사하고, 1 차측 단자의 , 및 dv/dt 특성은 다음과 같이 계산할 수 있다: Fig. 7(a) shows the primary side equivalent circuit, and Fig. 7(b) shows the secondary side equivalent circuit. During this operation, the primary switch is off and no current flows through the secondary diode. The equivalent circuit of the primary side is similar to the circuit of Fig. 6(a), and the , and dv / dt characteristics can be calculated as:
2차측의 등가회로는 도 4(b)의 회로와 동일하다. 따라서 및 의 dv/dt는 식(6)에 따라 0이다. 식(1), 식(6), 식(25) 및 식(26)으로부터, 도 7의 작동 중 CM 전류 는 다음과 같이 계산될 수 있다: The equivalent circuit on the secondary side is the same as the circuit in Fig. 4(b). therefore and dv / dt of is 0 according to equation (6). From equations (1), (6), (25) and (26), it can be seen that the CM current during operation in Fig. 7 can be calculated as:
기존 컨버터의 2차측 회로는 변압기를 기준으로 대칭이다. 하지만, 종래의 컨버터의 1차측 회로는 비대칭이다. 따라서 변압기에서 1차측과 2차측 단자의 dv/dt 특성이 다르기 때문에 변압기로부터 CM 노이즈가 커진다.The secondary circuit of a conventional converter is symmetrical with respect to the transformer. However, the primary circuit of the conventional converter is asymmetric. Therefore, the CM noise from the transformer increases because the dv / dt characteristics of the primary and secondary terminals of the transformer are different.
도 8은 본 발명의 일 실시예에 따른 균형 공진 탱크를 갖는 낮은 공통모드 노이즈 풀-브리지 LLC 공진 컨버터의 회로도를 나타낸다.8 shows a circuit diagram of a low common mode noise full-bridge LLC resonant converter having a balanced resonant tank according to an embodiment of the present invention.
본 발명에서 제안하는 균형 공진 탱크를 갖는 낮은 공통모드 노이즈 풀-브리지 LLC 공진 컨버터는 복수의 레이어를 포함하는 평면 변압기(Planar Transformer; PT)(Lm,p)를 갖는 1차측 회로 및 복수의 레이어를 포함하는 평면 변압기)(Lm,s)를 갖는 2차측 회로를 포함한다. 1차측 회로는 평면 변압기 일단에 연결된 제1 공진 인덕터(Lr1) 및 제1 공진 커패시터(Cr1) 및 평면 변압기의 또 다른 일단에 연결된 제2 공진 인덕터(Lr2) 및 제2 공진 커패시터(Cr2)를 포함한다. A low common mode noise full-bridge LLC resonant converter having a balanced resonance tank proposed in the present invention is a primary circuit having a planar transformer (PT) (L m,p ) including a plurality of layers and a plurality of layers A secondary-side circuit with a planar transformer (L m,s ) comprising The primary circuit includes a first resonant inductor (L r1 ) and a first resonant capacitor (C r1 ) connected to one end of the planar transformer, and a second resonant inductor (L r2 ) and a second resonant capacitor (C) connected to another end of the planar transformer r2 ).
제1 공진 인덕터와 제2 공진 인덕터는 같은 값을 갖고, 제1 공진 커패시터와 제2 공진 커패시터는 같은 값을 가지며, 1차측 회로와 2차측 회로가 평면 변압기를 기준으로 상하 대칭 구조이고, 균형 공진 탱크로 인해 평면 변압기의 기생 커패시터를 통해 흐르는 공통 모드(Common Mode; CM) 전류를 감소시킨다. The first resonant inductor and the second resonant inductor have the same value, the first resonant capacitor and the second resonant capacitor have the same value, the primary circuit and the secondary circuit have a vertical symmetric structure with respect to the planar transformer, and balanced resonance The tank reduces the Common Mode (CM) current flowing through the parasitic capacitor of the planar transformer.
1차측 회로의 작동 중, 평면 변압기를 기준으로 제1 공진 인덕터의 전압과 제1 공진 커패시터의 전압의 합은 제2 공진 인덕터의 전압과 제2 공진 커패시터의 전압의 합과 같다. During operation of the primary circuit, the sum of the voltage of the first resonant inductor and the voltage of the first resonant capacitor with respect to the planar transformer is equal to the sum of the voltage of the second resonant inductor and the voltage of the second resonant capacitor.
1차측 회로의 작동 중, 평면 변압기 양단의 전압 전위 대 접지의 dv/dt 특성은 0이된다. During operation of the primary circuit, the dv / dt characteristic of the voltage potential across the planar transformer versus ground becomes zero.
2차측 회로의 작동 중, 평면 변압기 양단의 전압 전위 대 접지의 dv/dt 특성도 0이 되고, 공통 모드 전류가 0이된다. During the operation of the secondary circuit, the dv / dt characteristic of the voltage potential across the planar transformer versus ground also becomes zero, and the common mode current becomes zero.
1차측 회로 및 2차측 회로의 평면 변압기의 각 레이어는 1차 또는 2차 권선을 포함하고, 인접한 레이어의 턴 수가 동일하고, 레이아웃은 대칭 구조이다. Each layer of the planar transformer of the primary side circuit and the secondary side circuit includes a primary or secondary winding, the adjacent layers have the same number of turns, and the layout is a symmetrical structure.
1차측 회로 및 2차측 회로의 평면 변압기 각 양단에서 인접한 레이어 간의 접지 대 전압 전위의 dv/dt 특성은 동일하고, 공통 모드 전류가 0이 된다. The dv / dt characteristics of the ground-to-voltage potential between adjacent layers at each end of the planar transformer in the primary and secondary circuits are the same, and the common mode current is zero.
제안된 컨버터의 게이트 신호는 기존 컨버터의 게이트 신호와 동일하다. 제안된 컨버터에서 공진 인덕터와 공진 커패시터는 균형 공진 탱크를 만들기 위해 두 개의 컴포넌트로 똑같이 나뉜다. 따라서 1차측과 2차측이 변압기를 기준으로 대칭이기 때문에 제안된 컨버터의 CM 노이즈는 기존의 컨버터 보다 더 작다. 아래에서 제안된 컨버터의 CM 노이즈에 관하여 더욱 상세히 설명한다. The gate signal of the proposed converter is the same as that of the conventional converter. In the proposed converter, the resonant inductor and the resonant capacitor are equally divided into two components to make a balanced resonant tank. Therefore, the CM noise of the proposed converter is smaller than that of the conventional converter because the primary and secondary sides are symmetric with respect to the transformer. The CM noise of the proposed converter will be described in more detail below.
도 9는 본 발명의 일 실시예에 따른 컨버터의 빌로우 영역(below region) 및 어보브 영역(above region)에서 주요 작동 파형을 나타낸다. 9 shows main operating waveforms in a below region and an above region of a converter according to an embodiment of the present invention.
도 9(a)는 빌로우 영역(below region)에서의 작동 파형이고, 도 9(b)는 어보브 영역(above region)에서의 작동 파형이다. Fig. 9(a) is an operation waveform in a below region, and Fig. 9(b) is an operation waveform in an above region.
제안된 컨버터의 2차측에 대한 작동 및 등가회로는 종래의 컨버터와 동일하다. 아래에서 각 모드에 대해 제안된 컨버터의 CM 전류에 대해 설명한다. The operation and equivalent circuit for the secondary side of the proposed converter is the same as that of the conventional converter. The CM current of the proposed converter for each mode is described below.
도 9의 타이밍도를 참조하면, 본 발명에서 제안하는 균형 공진 탱크를 갖는 낮은 공통모드 노이즈 풀-브리지 LLC 공진 컨버터의 노이즈 저감 방법은 제1 스위치 및 제4 스위치가 턴 온되어 1차측 회로의 자화 인덕터 양단에 출력 전압에 비례하는 전압이 인가되는 단계(에서 까지 및 에서 까지), 제2 스위치 및 제3 스위치가 턴 온되어 1차측 회로의 등가회로가 제1 공진 인덕터, 제1 공진 커패시터, 제2 공진 인덕터, 제2 공진 커패시터 및 자화 인덕터로 나타나고, 출력 전압은 1차측 회로에 반영되지 않는 단계(에서 까지), 제1 스위치, 제2 스위치, 제3 스위치 및 제4 스위치가 턴 오프되고, 2차측 회로에 전류가 흐르는 단계(에서 까지) 및 제1 스위치, 제2 스위치, 제3 스위치 및 제4 스위치가 턴 오프되고, 2차측 회로에 전류가 흐르지 않는 단계(에서 까지 및 에서 까지)를 포함한다. 본 발명의 실시예에 따른 노이즈 저감 방법에 대하여 도 10 내지 도 13을 참조하여 더욱 상세히 설명한다. Referring to the timing diagram of FIG. 9 , in the noise reduction method of the low common mode noise full-bridge LLC resonant converter having a balanced resonance tank proposed in the present invention, the first switch and the fourth switch are turned on to magnetize the primary circuit. A step in which a voltage proportional to the output voltage is applied across the inductor ( at up to and at until), the second switch and the third switch are turned on, so that the equivalent circuit of the primary circuit appears as the first resonant inductor, the first resonant capacitor, the second resonant inductor, the second resonant capacitor and the magnetizing inductor, and the output voltage is 1 Steps not reflected in the secondary circuit ( at until), the first switch, the second switch, the third switch and the fourth switch are turned off, and a current flows in the secondary circuit ( at until) and the first switch, the second switch, the third switch, and the fourth switch are turned off, and no current flows in the secondary circuit ( at up to and at up to) is included. A noise reduction method according to an embodiment of the present invention will be described in more detail with reference to FIGS. 10 to 13 .
도 10은 본 발명의 일 실시예에 따른 1차측 회로의 에서 까지 및 에서 까지의 등가회로를 나타낸다. 10 is a diagram of a primary side circuit according to an embodiment of the present invention; at up to and at The equivalent circuit to
이러한 작동 중, 자화 인덕터 양단의 전압 은 이다. 동등하게 나뉘어져 있기 때문에, 은 와 같고, 은 와 같다. 따라서 의 전압 , 의 전압 , 의 전압 및 의 전압 간의 관계는 다음과 같이 계산될 수 있다: During this operation, the voltage across the magnetizing inductor silver to be. Since they are equally divided, silver same as, silver same as therefore voltage of , voltage of , voltage of and voltage of The relationship between them can be calculated as:
제안된 컨버터에서 변압기의 1차측 단자들에서의 전압 전위 대 접지 및 는 식(28)에서 계산할 수 있다. 따라서 , 및 해당 dv/dt 특성은 다음과 같이 계산할 수 있다: Voltage potential at the primary terminals of the transformer in the proposed converter versus ground and can be calculated from Equation (28). therefore , and the corresponding dv / dt characteristic can be calculated as:
2차측의 등가회로는 도 4(b)의 회로와 동일하다. 따라서 제안된 컨버터에서 변압기의 2차측 단자들에서의 전압 전위 대 접지 및 는 식(4) 및 식(5)에 따라 0이고, 및 의 dv/dt 특성도 0이다. 식(1), 식(6) 및 식(31)을 사용하여 도 10의 작동 중 CM 전류 는 0이다. The equivalent circuit on the secondary side is the same as the circuit in Fig. 4(b). Therefore, in the proposed converter, the voltage potential at the secondary terminals of the transformer versus ground and is 0 according to equations (4) and (5), and The dv / dt characteristic of is also zero. CM current during operation in Fig. 10 using equations (1), (6) and (31) is 0.
도 11은 본 발명의 일 실시예에 따른 1차측 회로의 에서 까지의 등가회로를 나타낸다. 11 is a diagram of a primary side circuit according to an embodiment of the present invention; at The equivalent circuit to
과 의 합은 와 의 합과 같다. 따라서 , 및 해당 dv/dt 특성은 다음과 같이 계산할 수 있다: class the sum of Wow equal to the sum of therefore , and the corresponding dv / dt characteristic can be calculated as:
여기서, 는 의 전압이다. here, Is is the voltage of
2차측의 등가회로는 도 5(b)의 회로와 동일하다. 따라서, 및 의 dv/dt는 각각 식(17) 및 식(18)을 사용하여 계산될 수 있다. 식(2), 식(14) 및 식(34)를 사용하여, 도 11의 작동 중 CM 전류 는 0이다. The equivalent circuit on the secondary side is the same as the circuit in Fig. 5(b). therefore, and dv / dt of can be calculated using equations (17) and (18), respectively. Using equations (2), (14) and (34), the CM current during operation of Fig. 11 is 0.
도 12는 본 발명의 일 실시예에 따른 1차측 회로의 에서 까지의 등가회로를 나타낸다. 12 is a diagram of a primary side circuit according to an embodiment of the present invention; at The equivalent circuit to
1차측의 등가회로는 도 6(a)의 회로와 유사하며, 과 의 합은 와 의 합과 같다. 따라서 , , , 및 와 의 dv/dt 특성 간의 관계는 다음과 같이 얻을 수 있다: The equivalent circuit of the primary side is similar to the circuit of Fig. 6(a), class the sum of Wow equal to the sum of therefore , , , and Wow The relationship between the dv / dt properties of can be obtained as:
도 4(b)의 동일한 등가회로에 기초하여, 및 의 dv/dt 특성은 0이다. 식(1), 식(6) 및 식(39)에서, 도 12에서의 작동 중 CM 전류 는 0이다. Based on the same equivalent circuit of Fig. 4(b), and The dv / dt characteristic of is zero. In equations (1), (6) and (39), the CM current during operation in Fig. 12 is 0.
도 13은 본 발명의 일 실시예에 따른 1차측 회로의 에서 까지 및 에서 까지의 등가회로를 나타낸다. 13 is a diagram of a primary side circuit according to an embodiment of the present invention; at up to and at The equivalent circuit to
1차측의 등가회로는 도 7(a)의 회로와 유사하며, 과 의 합은 와 의 합과 같다. 따라서, , , , 및 와 의 dv/dt 특성 간의 관계는 다음과 같이 얻을 수 있다: The equivalent circuit of the primary side is similar to the circuit of Fig. 7(a), class the sum of Wow equal to the sum of therefore, , , , and Wow The relationship between the dv / dt properties of can be obtained as:
2차측의 등가회로는 도 5(b)의 회로와 동일하다. 따라서, 식(14)에 따라 및 의 dv/dt는 0이다. 식(1), 식(14) 및 식(42)를 사용하여, 도 13에서의 작동 중 CM 전류 는 0이다. The equivalent circuit on the secondary side is the same as the circuit in Fig. 5(b). Therefore, according to equation (14) and dv / dt is zero. Using equations (1), (14) and (42), the CM current during operation in Fig. 13 is 0.
제안된 컨버터의 CM 전류는 모든 작동 조건에서 기존 컨버터의 CM 전류와 같거나 작다. 따라서, 제안된 컨버터의 CM 노이즈는 기존 컨버터의 CM 노이즈보다 작을 수있다.The CM current of the proposed converter is equal to or less than the CM current of the conventional converter under all operating conditions. Therefore, the CM noise of the proposed converter can be smaller than that of the conventional converter.
분석에 따르면, 본 발명의 실시예에 따른 컨버터 컨버터는 기존 컨버터에 비해 변압기에 더 작은 CM 전류가 흐르는 기생 커패시터를 갖는다. 하지만, 도 1의 변압기의 기생 커패시터 모델은 각 권선 사이의 기생 커패시터의 영향을 포함하지 않는다. According to the analysis, the converter converter according to the embodiment of the present invention has a parasitic capacitor through which a smaller CM current flows in the transformer compared to the conventional converter. However, the parasitic capacitor model of the transformer of FIG. 1 does not include the effect of the parasitic capacitor between each winding.
도 14는 본 발명의 실시예에 따른 PT의 기생 커패시터를 나타내는 도면이다. 14 is a diagram illustrating a parasitic capacitor of a PT according to an embodiment of the present invention.
PT에서 변압기의 각 레이어는 1차 또는 2차 권선을 포함하며 도 14와 같이 인접한 레이어 사이에 큰 기생 커패시터가 있다. 따라서 기생 커패시터는 변압기의 CM 전류를 분석하기 위해 고려해야 한다. 인접한 레이어들 사이의 CM 전류 는 식(1)과 유사하다. 인접한 레이어의 턴 수와 대칭 레이아웃이 동일한 경우, 기생 커패시턴스는 동일한 값으로 가정할 수 있다. 따라서 은 다음과 같이 계산할 수 있다: In the PT, each layer of the transformer contains a primary or secondary winding, with large parasitic capacitors between adjacent layers as shown in FIG. 14 . Therefore, the parasitic capacitor should be considered to analyze the CM current of the transformer. CM current between adjacent layers is similar to Equation (1). When the number of turns and the symmetric layout of adjacent layers are the same, the parasitic capacitance can be assumed to be the same value. therefore can be calculated as:
여기서 와 는 변압기에서 인접한 1차 레이어와 2차 레이어 사이의 기생 커패시터이고, , , , 는 각각 a, b, c 및 d 지점에서의 전압 대 접지이다.here Wow is the parasitic capacitor between adjacent primary and secondary layers in the transformer, , , , is the voltage versus ground at points a , b , c , and d , respectively.
식(43)에 따르면, 인접한 1차 및 2차 레이어의 접지 대 전압 전위의 dv/dt 특성이 동일하면, 은 0이다. According to equation (43), if the dv / dt characteristics of the ground-to-voltage potential of adjacent primary and secondary layers are equal, then is 0.
도 15는 본 발명의 실시예에 따른 변압기의 1차 및 2차 레이어에서 전압 전위 대 접지를 나타낸다. 15 shows voltage potential versus ground at the primary and secondary layers of a transformer according to an embodiment of the present invention.
1차측의 1차 레이어 및 레이어의 전압은 에 기초하여 의 진폭에 따라 변하고, 진폭은 턴당 만큼 변한다. 1차측에서 레이어의 전압 전위 는 이된다. 따라서 의 dv/dt는 도 15에 도시된 바와 같이 정적 포인트이기 때문에 0이다. the primary layer on the primary side and The voltage of the layer is based on changes with the amplitude of change as much on the first side voltage potential of the layer Is becomes therefore dv / dt of is 0 because it is a static point as shown in FIG.
도 16은 본 발명의 실시예에 따른 컨버터의 변압기의 권선 레이아웃을 나타내는 도면이다. 16 is a diagram illustrating a winding layout of a transformer of a converter according to an embodiment of the present invention.
2차측의 1차 레이어 및 레이어의 전압은 에 기초하여 의 진폭에 따라 변하고, 진폭은 턴당 만큼 변한다. 2차측에서 레이어의 전압 전위 는 가된다. 따라서, 의 dv/dt 특성은 0이며, 이는 도 15에 도시된 바와 같이 정적 포인트를 의미한다. 1차측의 레이어와 2차측의 레이어 사이에는 dv/dt의 차이가 없다. n이 이기 때문에 양쪽의 턴당 전압 진폭 변화는 동일하다. 따라서, 1차 및 2차 레이어가 도 16에 도시된 바와 같이 1차측에 대한 레이어와 2차측에 대한 레이어에 기초하여 하나씩 중첩되면 1차 및 2차 레이어는 동일한 dv/dt 특성을 가질 수 있다. the primary layer on the secondary side and The voltage of the layer is based on changes with the amplitude of change as much on the second side voltage potential of the layer Is goes therefore, The dv / dt characteristic of is 0, which means a static point as shown in FIG. primary side layer and secondary There is no difference in dv / dt between the layers. n is Therefore, the voltage amplitude change per turn of both sides is the same. Therefore, the primary and secondary layers are applied to the primary side as shown in FIG. layer and secondary If they are overlapped one by one based on the layers, the primary and secondary layers may have the same dv / dt characteristics.
가 인 경우, 모든 1차 레이어 및 2차 레이어는 해당 쌍을 갖는다. 하지만, 와 는 일반적으로 다르기 때문에 쌍이 없는 레이어를 고려해야 한다. 여기서는 가 보다 큰 경우에 대해 설명한다. 쌍이 없는 레이어는 도 16에서 도트 무늬 레이어이며 쌍이 있는 기본 레이어 사이에 있다. CM 전류는 변압기의 같은 쪽의 기생 커패시터 사이에 흐르지 않기 때문에 이들 레이어를 통해 CM 전류가 흐르지 않는다. go , all primary and secondary layers have a corresponding pair. However, Wow are usually different, so unpaired layers should be considered. here go A larger case will be described. The unpaired layer is the polka dot layer in FIG. 16 and lies between the paired base layer. No CM current flows through these layers because no CM current flows between the parasitic capacitors on the same side of the transformer.
이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.As described above, although the embodiments have been described with reference to the limited embodiments and drawings, various modifications and variations are possible by those skilled in the art from the above description. For example, the described techniques are performed in a different order than the described method, and/or the described components of the system, structure, apparatus, circuit, etc. are combined or combined in a different form than the described method, or other components Or substituted or substituted by equivalents may achieve an appropriate result.
그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.Therefore, other implementations, other embodiments, and equivalents to the claims are also within the scope of the following claims.
Claims (20)
복수의 레이어를 포함하는 평면 변압기(Planar Transformer; PT)를 갖는 1차측 회로; 및
복수의 레이어를 포함하는 평면 변압기를 갖는 2차측 회로
를 포함하고,
1차측 회로는,
평면 변압기 일단에 연결된 제1 공진 인덕터 및 제1 공진 커패시터; 및
평면 변압기의 또 다른 일단에 연결된 제2 공진 인덕터 및 제2 공진 커패시터를 포함하고,
1차측 회로 및 2차측 회로의 평면 변압기 각 양단에서 인접한 레이어 간의 접지 대 전압 전위의 dv/dt 특성은 동일하고, 공통 모드 전류가 0이 되는
노이즈 저감을 위한 공진 컨버터. In the resonant converter for noise reduction,
a primary side circuit having a planar transformer (PT) comprising a plurality of layers; and
Secondary-side circuit with a planar transformer comprising multiple layers
including,
The primary circuit is
a first resonant inductor and a first resonant capacitor connected to one end of the planar transformer; and
a second resonant inductor and a second resonant capacitor connected to another end of the planar transformer;
The dv / dt characteristics of the ground-to-voltage potential between adjacent layers at each end of the planar transformer in the primary circuit and the secondary circuit are the same, and the common mode current becomes zero.
Resonant converter for noise reduction.
제1 공진 인덕터와 제2 공진 인덕터는 같은 값을 갖고, 제1 공진 커패시터와 제2 공진 커패시터는 같은 값을 가지며,
1차측 회로와 2차측 회로가 평면 변압기를 기준으로 대칭 구조이고,
균형 공진 탱크로 인해 평면 변압기의 기생 커패시터를 통해 흐르는 공통 모드(Common Mode; CM) 전류를 감소시키는
노이즈 저감을 위한 공진 컨버터. According to claim 1,
The first resonant inductor and the second resonant inductor have the same value, and the first resonant capacitor and the second resonant capacitor have the same value,
The primary circuit and secondary circuit are symmetrical with respect to the planar transformer,
It reduces the common mode (CM) current flowing through the parasitic capacitor of the planar transformer due to the balanced resonant tank.
Resonant converter for noise reduction.
1차측 회로의 작동 중, 평면 변압기를 기준으로 제1 공진 인덕터의 전압과 제1 공진 커패시터의 전압의 합은 제2 공진 인덕터의 전압과 제2 공진 커패시터의 전압의 합과 같은
노이즈 저감을 위한 공진 컨버터. According to claim 1,
During operation of the primary circuit, the sum of the voltage of the first resonant inductor and the voltage of the first resonant capacitor with respect to the planar transformer is equal to the sum of the voltage of the second resonant inductor and the voltage of the second resonant capacitor
Resonant converter for noise reduction.
1차측 회로의 작동 중, 평면 변압기 양단의 전압 전위 대 접지의 dv/dt 특성은 0이되는
노이즈 저감을 위한 공진 컨버터. 4. The method of claim 3,
During operation of the primary circuit, the voltage potential across the planar transformer versus the dv / dt characteristic of ground becomes zero.
Resonant converter for noise reduction.
2차측 회로의 작동 중, 평면 변압기 양단의 전압 전위 대 접지의 dv/dt 특성도 0이 되고, 공통 모드 전류가 0이되는
노이즈 저감을 위한 공진 컨버터. 5. The method of claim 4,
During the operation of the secondary circuit, the dv / dt characteristic of the voltage potential across the planar transformer versus ground also becomes zero, and the common mode current becomes zero.
Resonant converter for noise reduction.
1차측 회로 및 2차측 회로의 평면 변압기의 각 레이어는 1차 또는 2차 권선을 포함하고, 인접한 레이어의 턴 수가 동일하고, 레이아웃은 대칭 구조인
노이즈 저감을 위한 공진 컨버터.According to claim 1,
Each layer of the planar transformer of the primary side circuit and the secondary side circuit contains a primary or secondary winding, the adjacent layers have the same number of turns, and the layout is a symmetrical structure.
Resonant converter for noise reduction.
변압기를 갖는 1차측 회로; 및
변압기를 갖는 2차측 회로
를 포함하고,
1차측 회로는,
변압기 일단에 연결된 제1 공진 인덕터 및 제1 공진 커패시터; 및
변압기의 또 다른 일단에 연결된 제2 공진 인덕터 및 제2 공진 커패시터를 포함하고,
1차측 회로 및 2차측 회로의 변압기 각 양단에서 접지 대 전압 전위의 dv/dt 특성은 동일하고, 공통 모드 전류가 0이 되는
노이즈 저감을 위한 공진 컨버터.In the resonant converter for noise reduction,
a primary side circuit with a transformer; and
Secondary circuit with transformer
including,
The primary circuit is
a first resonant inductor and a first resonant capacitor connected to one end of the transformer; and
a second resonant inductor and a second resonant capacitor connected to another end of the transformer;
The dv / dt characteristics of the ground-to-voltage potential at both ends of the transformer in the primary circuit and the secondary circuit are the same, and the common mode current becomes zero.
Resonant converter for noise reduction.
제1 공진 인덕터와 제2 공진 인덕터는 같은 값을 갖고, 제1 공진 커패시터와 제2 공진 커패시터는 같은 값을 가지며,
1차측 회로와 2차측 회로가 변압기를 기준으로 대칭 구조이고,
균형 공진 탱크로 인해 변압기의 기생 커패시터를 통해 흐르는 공통 모드(Common Mode; CM) 전류를 감소시키는
노이즈 저감을 위한 공진 컨버터. 9. The method of claim 8,
The first resonant inductor and the second resonant inductor have the same value, and the first resonant capacitor and the second resonant capacitor have the same value,
The primary circuit and secondary circuit are symmetrical with respect to the transformer,
It reduces the common mode (CM) current flowing through the parasitic capacitor of the transformer due to the balanced resonant tank.
Resonant converter for noise reduction.
1차측 회로의 작동 중, 변압기를 기준으로 제1 공진 인덕터의 전압과 제1 공진 커패시터의 전압의 합은 제2 공진 인덕터의 전압과 제2 공진 커패시터의 전압의 합과 같은
노이즈 저감을 위한 공진 컨버터. 9. The method of claim 8,
During operation of the primary circuit, the sum of the voltage of the first resonant inductor and the voltage of the first resonant capacitor with respect to the transformer is equal to the sum of the voltage of the second resonant inductor and the voltage of the second resonant capacitor
Resonant converter for noise reduction.
1차측 회로의 작동 중, 변압기 양단의 전압 전위 대 접지의 dv/dt 특성은 0이되는
노이즈 저감을 위한 공진 컨버터. 11. The method of claim 10,
During operation of the primary circuit, the dv / dt characteristic of the voltage potential across the transformer versus ground becomes zero.
Resonant converter for noise reduction.
2차측 회로의 작동 중, 변압기 양단의 전압 전위 대 접지의 dv/dt 특성도 0이 되고, 공통 모드 전류가 0이되는
노이즈 저감을 위한 공진 컨버터. 12. The method of claim 11,
During the operation of the secondary circuit, the dv / dt characteristic of the voltage potential across the transformer versus ground also becomes zero, and the common mode current becomes zero.
Resonant converter for noise reduction.
1차측 회로 및 2차측 회로의 변압기의 레이아웃은 대칭 구조인
노이즈 저감을 위한 공진 컨버터.9. The method of claim 8,
The layout of the transformer in the primary circuit and secondary circuit is a symmetrical structure.
Resonant converter for noise reduction.
공진 컨버터는 복수의 레이어를 포함하는 평면 변압기(Planar Transformer; PT)를 갖는 1차측 회로; 및 복수의 레이어를 포함하는 평면 변압기를 갖는 2차측 회로를 포함하고,
1차측 회로는 평면 변압기 일단에 연결된 제1 공진 인덕터 및 제1 공진 커패시터, 제1 공진 인덕터에 일단이 각각 연결될 제1 스위치 및 제2 스위치, 평면 변압기의 또 다른 일단에 연결된 제2 공진 인덕터 및 제2 공진 커패시터, 제2 공진 인덕터에 일단이 각각 연결될 제3 스위치 및 제4 스위치를 포함하고,
제1 스위치 및 제4 스위치가 턴 온되어 1차측 회로의 자화 인덕터 양단에 출력 전압에 비례하는 전압이 인가되는 단계;
제2 스위치 및 제3 스위치가 턴 온되어 1차측 회로의 등가회로가 제1 공진 인덕터, 제1 공진 커패시터, 제2 공진 인덕터, 제2 공진 커패시터 및 자화 인덕터로 나타나고, 출력 전압은 1차측 회로에 반영되지 않는 단계;
제1 스위치, 제2 스위치, 제3 스위치 및 제4 스위치가 턴 오프되고, 2차측 회로에 전류가 흐르는 단계; 및
제1 스위치, 제2 스위치, 제3 스위치 및 제4 스위치가 턴 오프되고, 2차측 회로에 전류가 흐르지 않는 단계
를 포함하고,
상기 제1 스위치, 제2 스위치, 제3 스위치 및 제4 스위치가 턴 오프되고, 2차측 회로에 전류가 흐르는 단계는,
2차측 회로의 작동 중, 평면 변압기 양단의 전압 전위 대 접지의 dv/dt 특성도 0이 되고, 공통 모드 전류가 0이되는
공진 컨버터의 노이즈 저감 방법. A method for reducing noise in a resonant converter, the method comprising:
The resonant converter includes a primary-side circuit having a planar transformer (PT) including a plurality of layers; and a secondary side circuit having a planar transformer comprising a plurality of layers;
The primary-side circuit includes a first resonant inductor and a first resonant capacitor connected to one end of the planar transformer, a first switch and a second switch having one end connected to the first resonant inductor, respectively, a second resonant inductor and a second resonant inductor connected to another end of the planar transformer 2 resonant capacitors, and a third switch and a fourth switch each having one end connected to the second resonant inductor,
turning on the first switch and the fourth switch to apply a voltage proportional to the output voltage across the magnetizing inductor of the primary circuit;
When the second switch and the third switch are turned on, the equivalent circuit of the primary circuit appears as the first resonant inductor, the first resonant capacitor, the second resonant inductor, the second resonant capacitor and the magnetizing inductor, and the output voltage is applied to the primary circuit step not reflected;
the first switch, the second switch, the third switch, and the fourth switch are turned off, and a current flows in the secondary circuit; and
A step in which the first switch, the second switch, the third switch, and the fourth switch are turned off, and no current flows in the secondary circuit
including,
The first switch, the second switch, the third switch, and the fourth switch are turned off, the step of flowing a current in the secondary circuit,
During the operation of the secondary circuit, the dv / dt characteristic of the voltage potential across the planar transformer versus ground also becomes zero, and the common mode current becomes zero.
A method of reducing noise in a resonant converter.
제1 스위치 및 제4 스위치가 턴 온되어 1차측 회로의 자화 인덕터 양단에 출력 전압에 비례하는 전압이 인가되는 단계는,
1차측 회로의 작동 중, 평면 변압기를 기준으로 제1 공진 인덕터의 전압과 제1 공진 커패시터의 전압의 합은 제2 공진 인덕터의 전압과 제2 공진 커패시터의 전압의 합과 같아지는
공진 컨버터의 노이즈 저감 방법. 16. The method of claim 15,
The first switch and the fourth switch are turned on to apply a voltage proportional to the output voltage across the magnetizing inductor of the primary circuit,
During operation of the primary circuit, the sum of the voltage of the first resonant inductor and the voltage of the first resonant capacitor with respect to the planar transformer is equal to the sum of the voltage of the second resonant inductor and the voltage of the second resonant capacitor.
A method of reducing noise in a resonant converter.
1차측 회로의 작동 중, 평면 변압기 양단의 전압 전위 대 접지의 dv/dt 특성은 0이되는
공진 컨버터의 노이즈 저감 방법. 17. The method of claim 16,
During operation of the primary circuit, the voltage potential across the planar transformer versus the dv / dt characteristic of ground becomes zero.
A method of reducing noise in a resonant converter.
1차측 회로 및 2차측 회로의 평면 변압기의 각 레이어는 1차 또는 2차 권선을 포함하고, 인접한 레이어의 턴 수가 동일하고, 레이아웃은 대칭 구조인
공진 컨버터의 노이즈 저감 방법. 16. The method of claim 15,
Each layer of the planar transformer of the primary side circuit and the secondary side circuit contains a primary or secondary winding, the adjacent layers have the same number of turns, and the layout is a symmetrical structure.
A method of reducing noise in a resonant converter.
1차측 회로 및 2차측 회로의 평면 변압기 각 양단에서 인접한 레이어 간의 접지 대 전압 전위의 dv/dt 특성은 동일하고, 공통 모드 전류가 0이 되는
공진 컨버터의 노이즈 저감 방법. 20. The method of claim 19,
The dv / dt characteristics of the ground-to-voltage potential between adjacent layers at each end of the planar transformer in the primary circuit and the secondary circuit are the same, and the common mode current becomes zero.
A method of reducing noise in a resonant converter.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020200078248A KR102453928B1 (en) | 2020-06-26 | 2020-06-26 | Low Common Mode Noise Full-Bridge LLC Resonant Converter with Balanced Resonant Tank |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020200078248A KR102453928B1 (en) | 2020-06-26 | 2020-06-26 | Low Common Mode Noise Full-Bridge LLC Resonant Converter with Balanced Resonant Tank |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20220000511A KR20220000511A (en) | 2022-01-04 |
KR102453928B1 true KR102453928B1 (en) | 2022-10-14 |
Family
ID=79342524
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020200078248A KR102453928B1 (en) | 2020-06-26 | 2020-06-26 | Low Common Mode Noise Full-Bridge LLC Resonant Converter with Balanced Resonant Tank |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR102453928B1 (en) |
-
2020
- 2020-06-26 KR KR1020200078248A patent/KR102453928B1/en active IP Right Grant
Non-Patent Citations (3)
Title |
---|
Bin Li et al., "A symmetrical resonant converter and PCB transformer structure for common mode noise reduction"(2017.10.05.) |
Lihong Xie et al., "Reducing Common Mode Noise in Phase-Shifted Full-Bridge Converter", IEEE Transactions on Industrial Electronics (Volume: 65, Issue: 10, Oct. 2018)(2018.02.08.) |
M. Borage et al.,"Common-mode noise source and its passive cancellation in full-bridge resonant converter", 8th International Conference on Electromagnetic Interference and Compatibility(2003.12.19.) |
Also Published As
Publication number | Publication date |
---|---|
KR20220000511A (en) | 2022-01-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Fei et al. | Shielding technique for planar matrix transformers to suppress common-mode EMI noise and improve efficiency | |
Chu et al. | A generalized common-mode current cancelation approach for power converters | |
US7378929B2 (en) | Method and apparatus for substantially reducing electrical displacement current flow between input and output circuits coupled to input and output windings of an energy transfer element | |
Fu et al. | Novel techniques to suppress the common-mode EMI noise caused by transformer parasitic capacitances in DC–DC converters | |
US7567162B2 (en) | Apparatus and method for winding an energy transfer element core | |
US8670250B2 (en) | Common mode noise reduction apparatus and method | |
US7564334B2 (en) | Method and apparatus for substantially reducing electrical earth displacement current flow generated by wound components | |
Zhang et al. | Common-mode noise modeling and reduction for 1-MHz eGaN multioutput DC–DC converters | |
US7142440B2 (en) | Ripple-current reduction for transformers | |
JP4920417B2 (en) | Ripple current reduction for transformers | |
US11398344B2 (en) | Transformer | |
CN103190063A (en) | Circuit arrangement and method for reducing common-mode noise in a switched-mode power supply, and a switched-mode power supply | |
WO2016027374A1 (en) | Power conversion device | |
US20220310303A1 (en) | Coupled inductor winding structure for common-mode noise reduction | |
US20220166330A1 (en) | Switching power supply apparatus for reducing common mode noise due to line-to-ground capacitances | |
US20220270816A1 (en) | Transformer and switching power supply apparatus for reducing common mode noise due to line-to-ground capacitances | |
Jin et al. | Shielding Technique of Planar Transformers to Suppress Common-Mode EMI Noise for LLC Converter with Full Bridge Rectifier | |
KR102453928B1 (en) | Low Common Mode Noise Full-Bridge LLC Resonant Converter with Balanced Resonant Tank | |
WO2023098280A1 (en) | Planar transformer, power source conversion circuit and adapter | |
CN109639128B (en) | Method for reducing conducted common-mode interference of flyback switching power supply by optimizing transformer structure | |
Li et al. | A novel inductively coupled RLC damping scheme for eliminating switching oscillations of SiC MOSFET | |
KR101665582B1 (en) | Transformer and converter including the same | |
KR20220159773A (en) | Low Common-Mode Noise LLC Resonant Converter with Static-Point-Connected Transformer | |
Tang et al. | A new winding structure with low common‐mode current in input series output parallel planar transformer LLC converter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right |