KR102452631B1 - Semiconductor package comprising electrostatic discharge and impact protecting structure - Google Patents

Semiconductor package comprising electrostatic discharge and impact protecting structure Download PDF

Info

Publication number
KR102452631B1
KR102452631B1 KR1020170049827A KR20170049827A KR102452631B1 KR 102452631 B1 KR102452631 B1 KR 102452631B1 KR 1020170049827 A KR1020170049827 A KR 1020170049827A KR 20170049827 A KR20170049827 A KR 20170049827A KR 102452631 B1 KR102452631 B1 KR 102452631B1
Authority
KR
South Korea
Prior art keywords
semiconductor die
semiconductor package
semiconductor
package
pcb
Prior art date
Application number
KR1020170049827A
Other languages
Korean (ko)
Other versions
KR20180116918A (en
Inventor
임재성
김동현
Original Assignee
하나 마이크론(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 하나 마이크론(주) filed Critical 하나 마이크론(주)
Priority to KR1020170049827A priority Critical patent/KR102452631B1/en
Publication of KR20180116918A publication Critical patent/KR20180116918A/en
Application granted granted Critical
Publication of KR102452631B1 publication Critical patent/KR102452631B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

정전기 및 충격에 의한 반도체 다이의 파손을 방지하는 정전기 및 충격 보호 구조를 갖는 반도체 패키지가 개시된다.Disclosed is a semiconductor package having a static electricity and impact protection structure that prevents damage to a semiconductor die due to static electricity and impact.

Description

정전기 및 충격 보호 구조를 갖는 반도체 패키지{SEMICONDUCTOR PACKAGE COMPRISING ELECTROSTATIC DISCHARGE AND IMPACT PROTECTING STRUCTURE}Semiconductor package with electrostatic and impact protection structure {SEMICONDUCTOR PACKAGE COMPRISING ELECTROSTATIC DISCHARGE AND IMPACT PROTECTING STRUCTURE}

본 발명은 정전기 및 충격 보호 구조를 갖는 반도체 패키지에 관한 것으로서, 보다 상세하게는 반도체 다이가 외부의 정전기 및 충격으로부터 파손되는 것을 방지하기 위해 반도체 패키지 몰딩 구조의 상부에 패키지 보호층을 포함하는 것을 특징으로 하는 반도체 패키지에 관한 것이다.The present invention relates to a semiconductor package having an electrostatic and impact protection structure, and more particularly, to include a package protection layer on the semiconductor package molding structure to prevent the semiconductor die from being damaged from external static electricity and shock. It relates to a semiconductor package comprising

현재 전자 산업은 그 응용 범위를 다양하게 넓혀가고 있다. 이에, 반도체 메모리 등과 같은 집적회로 소자에 대한 패키징 기술도 점점 고용량화, 박형화 및 소형화 등에 대한 요구가 높아지고 있고, 이를 해결하기 위한 다양한 솔루션이 개발되고 있다. Currently, the electronic industry is expanding its application range in various ways. Accordingly, the packaging technology for integrated circuit devices, such as semiconductor memories, is increasingly demanding for higher capacity, thinner, smaller, and the like, and various solutions are being developed to solve the problems.

더불어, 반도체 패키지는 반도체 다이를 보호하기 위해 몰딩 구조를 갖추고 있으나, 몰딩 구조만으로 반도체 다이의 정전기 및 외부에서 가해지는 충격 등으로부터 보호하는 것이 충분하지 못하여 반도체 다이가 내부에서 파손되는 취약한 문제점이 있다. In addition, although the semiconductor package has a molding structure to protect the semiconductor die, the molding structure alone is not sufficient to protect the semiconductor die from static electricity and external impact, and thus the semiconductor die is vulnerable to damage from the inside.

따라서, 반도체 다이는 정전기 및 충격에 취약한 특성을 가지고 있기 때문에 갑작스럽게 발생하는 정전기나 충격에 의해 반도체 다이가 파손되는 것을 방지할 수 있는 반도체 패키지의 새로운 구조가 필요한 실정이다.Therefore, since the semiconductor die has characteristics vulnerable to static electricity and shock, a new structure of the semiconductor package capable of preventing the semiconductor die from being damaged by sudden static electricity or shock is needed.

특히, 사람의 신체와의 접촉이 빈번한 반도체 패키지, 예를 들어, 지문 인식 센서 패키지의 경우, 반도체 센서의 파괴 가능성이 높아질 수 있으므로, 정전기와 충격 보호 구조는 반도체 패키지에 있어 필수적이라 할 수 있다. In particular, in the case of a semiconductor package that frequently comes into contact with a person's body, for example, a fingerprint recognition sensor package, the possibility of destruction of the semiconductor sensor may increase, so that the static electricity and impact protection structure is essential for the semiconductor package.

본 발명의 일 실시예에 따른 정전기 및 충격 보호 구조를 갖는 반도체 패키지는 반도체 패키지에 가해질 수 있는 정전기 및 충격을 보호하는 것을 목적으로 한다.A semiconductor package having a structure for protecting static electricity and impact according to an embodiment of the present invention aims to protect static electricity and impact that may be applied to the semiconductor package.

또한, 본 발명의 일 실시예에 따른 정전기 및 충격 보호 구조를 갖는 반도체 패키지는 반도체 다이의 파손을 방지하는 것을 목적으로 한다.In addition, the semiconductor package having the static electricity and impact protection structure according to an embodiment of the present invention aims to prevent damage to a semiconductor die.

또한, 본 발명의 일 실시예에 따른 정전기 및 충격 보호 구조를 갖는 반도체 패키지는 신체와의 접촉이 빈번한 반도체 패키지의 파손을 방지하는 것을 목적으로 한다.In addition, the semiconductor package having a structure for protecting against static electricity and impact according to an embodiment of the present invention aims to prevent damage to the semiconductor package that is frequently in contact with the body.

본 발명의 일 실시예에 따른 정전기 및 충격 보호 구조를 갖는 반도체 패키지는 반도체 패키지, 예를 들어, 신체와의 접촉이 빈번한 반도체 패키지에 가해질 수 있는 정전기 및 충격을 방지할 수 있다.The semiconductor package having the static electricity and impact protection structure according to an embodiment of the present invention can prevent static electricity and impact that may be applied to a semiconductor package, for example, a semiconductor package that is in frequent contact with the body.

또한, 본 발명의 일 실시예에 따른 정전기 및 충격 보호 구조를 갖는 반도체 패키지는 반도체 다이의 파손을 방지할 수 있다.In addition, the semiconductor package having the static electricity and impact protection structure according to an embodiment of the present invention can prevent damage to the semiconductor die.

다만, 본 발명의 일 실시예에 따른 정전기 및 충격 보호 구조를 갖는 반도체 패키지가 달성할 수 있는 효과는 이상에서 언급한 것들로 제한되지 않으며, 언급하지 않은 또 다른 효과들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.However, the effects that can be achieved by the semiconductor package having the static electricity and impact protection structure according to an embodiment of the present invention are not limited to those mentioned above, and other effects not mentioned are the effects of the present invention from the description below. It will be clearly understood by those of ordinary skill in the art.

도 1은 본 발명의 일 실시예에 따른 반도체 패키지 구조를 도시하는 도면이다.
도 2는 본 발명의 다른 실시예에 따른 반도체 패키지 구조를 도시하는 도면이다.
도 3은 본 발명의 또 다른 실시예에 따른 반도체 패키지 구조를 도시하는 도면이다.
도 4는 본 발명의 또 다른 실시예에 따른 반도체 패키지 구조를 도시하는 도면이다.
도 5는 본 발명의 또 다른 실시예에 따른 반도체 패키지 구조를 도시하는 도면이다.
도 6은 도 5에 도시된 반도체 패키지의 평면도이다.1 is a diagram illustrating a structure of a semiconductor package according to an embodiment of the present invention.
2 is a diagram illustrating a structure of a semiconductor package according to another embodiment of the present invention.
3 is a diagram illustrating a structure of a semiconductor package according to another embodiment of the present invention.
4 is a diagram illustrating a structure of a semiconductor package according to another embodiment of the present invention.
5 is a diagram illustrating a structure of a semiconductor package according to another embodiment of the present invention.
6 is a plan view of the semiconductor package shown in FIG. 5 .

본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고, 이를 상세한 설명을 통해 상세히 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명은 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.Since the present invention can have various changes and can have various embodiments, specific embodiments are illustrated in the drawings and will be described in detail through the detailed description. However, this is not intended to limit the present invention to specific embodiments, and it should be understood that the present invention includes all modifications, equivalents and substitutes included in the spirit and scope of the present invention.

본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 본 명세서의 설명 과정에서 이용되는 숫자(예를 들어, 제 1, 제 2 등)는 하나의 구성요소를 다른 구성요소와 구분하기 위한 식별기호에 불과하다.In describing the present invention, if it is determined that a detailed description of a related known technology may unnecessarily obscure the gist of the present invention, the detailed description thereof will be omitted. In addition, numbers (eg, first, second, etc.) used in the description process of the present specification are only identification symbols for distinguishing one component from other components.

또한, 본 명세서에서, 일 구성요소가 다른 구성요소와 "연결된다" 거나 "접속된다" 등으로 언급된 때에는, 상기 일 구성요소가 상기 다른 구성요소와 직접 연결되거나 또는 직접 접속될 수도 있지만, 특별히 반대되는 기재가 존재하지 않는 이상, 중간에 또 다른 구성요소를 매개하여 연결되거나 또는 접속될 수도 있다고 이해되어야 할 것이다.In addition, in this specification, when a component is referred to as "connected" or "connected" with another component, the component may be directly connected or directly connected to the other component, but in particular It should be understood that, unless there is a description to the contrary, it may be connected or connected through another element in the middle.

이하에서는, 도면을 참조하여 본 발명의 기술적 사상에 따른 예시적인 실시예 들에 대해 설명한다.Hereinafter, exemplary embodiments according to the technical spirit of the present invention will be described with reference to the drawings.

도 1은 본 발명의 일 실시예에 따른 반도체 패키지(100) 구조를 도시하는 도면이다.1 is a diagram illustrating a structure of a semiconductor package 100 according to an embodiment of the present invention.

도 1을 참조하면, 본 발명의 일 실시예에 따른 반도체 패키지(100)는 PCB(pricted circuit board)(110), 반도체 다이(120)(또는, 반도체 소자), 및 패키지 보호층(160)을 포함한다.Referring to FIG. 1 , a semiconductor package 100 according to an embodiment of the present invention includes a printed circuit board (PCB) 110 , a semiconductor die 120 (or a semiconductor device), and a package protection layer 160 . include

PCB(110)의 상부에는 반도체 다이(120)가 위치하며, 반도체 다이(120)와 PCB(110)는 도전 와이어(130)를 통해 서로 연결될 수 있다. 구현예에 따라, 반도체 다이(120)와 PCB(110)는 TSV(through silicon via) 전극을 통해 서로 연결될 수도 있다.The semiconductor die 120 is positioned on the PCB 110 , and the semiconductor die 120 and the PCB 110 may be connected to each other through the conductive wire 130 . According to an embodiment, the semiconductor die 120 and the PCB 110 may be connected to each other through a through silicon via (TSV) electrode.

PCB(110)는 유연 PCB(flexible printed circuit board) 또는 리지드 PCB(rigid printed circuit board)를 포함할 수 있다. 또한, 반도체 다이(120)는 반도체를 기반으로 하여 제조된 소자로서, 예를 들어, 지문 인식 센서, 메모리 반도체 등을 포함할 수 있다.The PCB 110 may include a flexible printed circuit board (PCB) or a rigid printed circuit board (PCB). In addition, the semiconductor die 120 is a device manufactured based on a semiconductor, and may include, for example, a fingerprint recognition sensor, a memory semiconductor, and the like.

PCB(110)가 유연 PCB인 경우, 반도체 다이(120) 역시 유연하게 구부러지거나 휘어질 수 있도록 수 내지 수십 ㎛ 정도의 얇은 두께를 갖도록 형성될 수 있는 것으며, 예를 들어, 약 1 내지 100㎛의 두께를 가질 수 있고, 보다 바람직하게는 1 내지 60㎛의 두께를 가질 수도 있다. When the PCB 110 is a flexible PCB, the semiconductor die 120 may also be formed to have a thin thickness of several to tens of μm so that it can also be flexibly bent or bent, for example, about 1 to 100 μm. may have a thickness of, and more preferably, may have a thickness of 1 to 60 μm.

패키지 보호층(160)은 반도체 다이(120)의 상부에 형성되며, 정전기 및 충격에 의한 반도체 다이(120)의 손상을 방지한다. 또한 패키지 보호층(160)은 충격으로부터 오는 에너지를 분산시키지 위한 충격 완충의 역할을 한다. The package protective layer 160 is formed on the semiconductor die 120 and prevents damage to the semiconductor die 120 due to static electricity and impact. In addition, the package protective layer 160 serves as a shock buffer to dissipate energy from the shock.

패키지 보호층(160)은 내열성, 절연 특성 및 기계 강도가 우수한 소자, 예를 들어, 고분자 소자로 이루어질 수 있다. 패키지 보호층(160)은 예를 들어, 폴리이미드(polyimide), 폴리아미드(Polyamide), 폴리아세탈(Polyacetal), 폴리카보네이트(Polycarbonate), 모디파이드 폴리페놀 옥사이드(Modified Polyphenol oxide), 폴리부틸렌 테레프탈레이드(Polybutylene terephthalate), 폴리설폰(Polysulfone), 폴리페닐렌 설파이드(Polyphenylene sulfide), 폴라아미드 이미드(Polyamide imide), 폴리아크릴레이트(Polyacrylate), 폴리에테르 설폰(Polyether sulfone), 폴리에테르 에테르 케톤(Polyether ether ketone), 폴리에테르 이미드(Polyether imide), 폴리아릴레이트(Polyarylate), 폴리에테르 켑톤(Polyether ketone) 및 폴리벤즈이미다졸(Polybenzimidazole) 중 적어도 하나로 이루어질 수 있다.The package protective layer 160 may be formed of a device having excellent heat resistance, insulating properties, and mechanical strength, for example, a polymer device. The package protective layer 160 is, for example, polyimide, polyamide, polyacetal, polycarbonate, modified polyphenol oxide, polybutylene terephthalate. Polybutylene terephthalate, Polysulfone, Polyphenylene sulfide, Polyamide imide, Polyacrylate, Polyether sulfone, Polyether ether ketone ( Polyether ether ketone), polyether imide (Polyether imide), polyarylate (Polyarylate), polyether ketone (Polyether ketone), and may be made of at least one of polybenzimidazole (Polybenzimidazole).

도 1에 도시된 바와 같이, 패키지 보호층(160)은 PCB(110)의 상부, 반도체 다이(120)의 측부 및 반도체 다이(120)의 상부에 형성된 몰딩부(150)의 상부에 위치할 수 있다.As shown in FIG. 1 , the package protection layer 160 may be located on the upper portion of the PCB 110 , the side of the semiconductor die 120 , and the upper portion of the molding unit 150 formed on the upper portion of the semiconductor die 120 . have.

몰딩부(150)는 충격 등으로부터 반도체 패키지(100)를 보호하고, 전기적 절연 효과를 가지며, 칩 작동 시에 열 방출을 효과적으로 하기 위해 구비된다. 실제로 몰딩의 목적은 와이어 본딩 또는 플립칩 본딩이 완료된 반도체를 공기 또는 외부에 대한 부식 등 여러 가지 원인에 의한 전기적 열화로부터 보호하고, 기계적인 안정성을 도모하면서 반도체에서 발생하는 열을 효과적으로 발산시키기 위한 것이다. The molding part 150 is provided to protect the semiconductor package 100 from impact, etc., to have an electrical insulation effect, and to effectively dissipate heat during operation of the chip. In fact, the purpose of molding is to protect the semiconductor that has been wire bonded or flip chip bonded from electrical deterioration due to various causes such as corrosion to air or the outside, and to effectively dissipate heat generated from the semiconductor while promoting mechanical stability. .

일반적으로 반도체 패키지의 몰딩 재료로는 열경화성 수지인 에폭시 몰딩 컴파운드 (epoxy molding compound, EMC)를 사용할 수 있다. In general, as a molding material for a semiconductor package, an epoxy molding compound (EMC), which is a thermosetting resin, may be used.

몰딩부(150)만을 사용한 패키지로는 충격에 대한 보호가 미흡하며, 충격 이후에 몰딩부(150)는 탄성과 같은 복원력이 존재하지 않아, 2차적인 충격이 가해지면 반도체 다이(120)가 충격에 의한 파손을 그대로 입게 되는 문제점이 있다. 또한, 몰딩부(150)는 정전기 방지 역할을 하고 있으나, 이 또한, 효과가 크지 않다. In a package using only the molding part 150, protection against impact is insufficient, and the molding part 150 does not have a restoring force such as elasticity after the impact. There is a problem in that it suffers damage as it is. In addition, the molding part 150 serves to prevent static electricity, but this effect is also not great.

따라서, 도 1에 도시된 바와 같이, 정전기 방지 및 충격에 강한 고분자 수지를 이용한 패키지 보호층(160)을 몰딩부(150)의 상부에 부가함으로서, 연속적인 충격 및 정전기가 가해지더라도, 복원력이 우수하고, 탁월한 정전기 방지의 효과를 가짐으로써, 몰딩부(150)만을 구비한 반도체 패키지의 문제점을 탁월히 개선할 수 있다.Accordingly, as shown in FIG. 1 , by adding a package protective layer 160 using a polymer resin strong against static electricity and impact to the upper portion of the molding part 150 , even when continuous impact and static electricity are applied, the restoring force is excellent. And, by having an excellent antistatic effect, it is possible to significantly improve the problems of the semiconductor package having only the molding part 150 .

도 1을 참조하면, 본 발명의 일 실시예에 따른 반도체 패키지(100)는 다이 보호층(140) 및 코팅 레이어(170)를 더 포함할 수 있다. 코팅 레이어(170)는 색상을 부가하거나, 표면경도를 높여 반도체 패키지(100) 및 반도체 다이(120)의 손상을 방지하고, 다수의 층으로 구성될 수 있다. 다이 보호층(140)은 반도체 다이(120)의 하부에서 반도체 다이(120)를 보호한다. 다이 보호층(140)의 하부에는 접착층(180)이 위치하여 PCB(110)와 결합될 수 있다. 본 발명의 일 실시예에서 반도체 다이(120)는 매우 얇은 두께의 실리콘 센서를 포함할 수 있으며, 그 두께가 매우 얇기 때문에 벤딩(bending)이 가능한 유연성을 가질 수 있다. 이와 마찬가지로, 다이 보호층(140)은 반도체 다이(120)와 마찬가지로 휘거나 접을 수 있는 유연한 재질로 이루어질 수 있다. 예를 들어, 다이 보호층(140)은 폴리이미드와 같은 고분자 재질 또는 금속 재질로 이루어질 수 있다. 그리고 언급한 금속 재질의 예로서는 구리, 알루미늄, 금 등을 들 수 있고, 이들을 단독으로 사용하거나 또는 둘 이상을 혼합하여 사용할 수 있다.Referring to FIG. 1 , a semiconductor package 100 according to an exemplary embodiment may further include a die protection layer 140 and a coating layer 170 . The coating layer 170 may add a color or increase surface hardness to prevent damage to the semiconductor package 100 and the semiconductor die 120 , and may include a plurality of layers. The die protection layer 140 protects the semiconductor die 120 under the semiconductor die 120 . An adhesive layer 180 may be positioned under the die protective layer 140 to be coupled to the PCB 110 . In an embodiment of the present invention, the semiconductor die 120 may include a silicon sensor having a very thin thickness, and since the thickness is very thin, bending may be possible. Similarly, the die protection layer 140 may be made of a flexible material that can be bent or folded like the semiconductor die 120 . For example, the die protective layer 140 may be made of a polymer material such as polyimide or a metal material. In addition, examples of the metal material mentioned above include copper, aluminum, gold, and the like, and these may be used alone or in combination of two or more.

코팅 레이어(170)는 반도체 패키지(100)에 컬러를 부여하거나, 지문 등과 같은 이물질이 반도체 패키지(100)에 발생하는 것을 방지하는데 이용된다.The coating layer 170 is used to impart color to the semiconductor package 100 or to prevent foreign substances such as fingerprints from being generated in the semiconductor package 100 .

본 발명의 일 실시예에서는 반도체 다이(120)를 상부의 패키지 보호층(160)과 하부의 다이 보호층(140)이 샌드위치 구조로 보호하고 있으므로, 갑작스럽게 발생할 수 있는 정전기와 충격으로부터 반도체 다이(120)를 효과적으로 보호할 수 있다.In an embodiment of the present invention, since the semiconductor die 120 is protected by a sandwich structure between the upper package protective layer 160 and the lower die protective layer 140, the semiconductor die 120 is protected from static electricity and shock that may occur suddenly. 120) can be effectively protected.

도 2는 본 발명의 다른 실시예에 따른 반도체 패키지(200) 구조를 도시하는 도면이다.2 is a diagram illustrating a structure of a semiconductor package 200 according to another embodiment of the present invention.

도 2에 도시된 반도체 패키지(200) 구조는 몰딩부(150)가 서로 다른 소재로 이루어진 제 1 서브 몰딩부(150a)와 제 2 서브 몰딩부(150b)로 구분될 수 있다는 것을 제외하고는 도 1에 도시된 반도체 패키지(100)와 동일한다. 도 1과 관련하여 설명한 내용들은 도 2의 반도체 패키지(200) 구조에도 적용될 수 있다.The structure of the semiconductor package 200 shown in FIG. 2 is a diagram except that the molding part 150 may be divided into a first sub-molding part 150a and a second sub-molding part 150b made of different materials. It is the same as the semiconductor package 100 shown in 1 . The contents described with reference to FIG. 1 may also be applied to the structure of the semiconductor package 200 of FIG. 2 .

반도체 패키지(200) 구조를 유연하게 제작하는 경우, 반도체 패키지(200)의 벤딩에 따라 도전 와이어(130)에 손상이 발생하기 쉬워진다. 즉, 반도체 패키지(200)의 벤딩에 따라 도전 와이어(130)가 절단되거나, 위치가 변경됨으로써, 반도체 다이(120)와 PCB(110) 사이의 연결이 단절될 수 있다.When the structure of the semiconductor package 200 is flexibly manufactured, damage to the conductive wire 130 is likely to occur due to bending of the semiconductor package 200 . That is, as the conductive wire 130 is cut or a position is changed according to bending of the semiconductor package 200 , the connection between the semiconductor die 120 and the PCB 110 may be cut off.

도전 와이어(130)의 보호를 위해, 본 발명의 다른 실시예에서는 도전 와이어(130)를 감싸는 제 1 서브 몰딩부(150a)를 먼저 형성시킨 후, 제 1 서브 몰딩부(150a)를 감싸는 제 2 서브 몰딩부(150b)를 형성시켜 전체적으로 몰딩부(150)를 형성시킬 수 있다. 이때 제 1 서브 몰딩부(150a)를 구성하는 소재는 제 2 서브 몰딩부(150b)를 구성하는 소재에 비해 유연성이 높은 소재인 것이 바람직하다. 다시 말하면, 제 1 서브 몰딩부(150a)는 제 2 서브 몰딩부(150b)보다 연성일 수 있다.In order to protect the conductive wire 130 , in another embodiment of the present invention, the first sub-molding part 150a surrounding the conductive wire 130 is first formed, and then the second sub-molding part 150a surrounding the first sub-molding part 150a is formed. By forming the sub-molding part 150b, the molding part 150 may be formed as a whole. In this case, the material constituting the first sub-molding part 150a is preferably a material having higher flexibility than the material constituting the second sub-molding part 150b. In other words, the first sub-molding part 150a may be softer than the second sub-molding part 150b.

이와 같은 구조를 통해 반도체 패키지(200)가 벤딩되더라도 도전 와이어(130)의 손상이 방지될 수 있다.Through such a structure, even when the semiconductor package 200 is bent, damage to the conductive wire 130 may be prevented.

도 3은 본 발명의 또 다른 실시예에 따른 반도체 패키지(300) 구조를 도시하는 도면이다. 3 is a diagram illustrating a structure of a semiconductor package 300 according to another embodiment of the present invention.

도 1과 도 3을 비교하면, 도 3에 도시된 반도체 패키지(300)에서 반도체 다이(120)의 상부에 바로 패키지 보호층(160)이 위치하는 것을 알 수 있다. 다만, 반도체 다이(120)와 PCB(110)의 연결을 위해 반도체 다이(120)의 전체 상부면 중 일부 영역에는 패키지 보호층(160)이 위치하지 않을 수 있다.Comparing FIGS. 1 and 3 , it can be seen that in the semiconductor package 300 illustrated in FIG. 3 , the package protection layer 160 is located directly on the semiconductor die 120 . However, in order to connect the semiconductor die 120 and the PCB 110 , the package protection layer 160 may not be located on a portion of the entire upper surface of the semiconductor die 120 .

몰딩부(150)는 패키지 보호층(160)의 측면, 반도체 다이(120)의 측면, 반도체 다이(120)의 일부 상부면 및 다이 보호층(140)의 측면에 형성될 수 있다.The molding part 150 may be formed on a side surface of the package protection layer 160 , a side surface of the semiconductor die 120 , a partial upper surface of the semiconductor die 120 , and a side surface of the die protection layer 140 .

도 3에 도시된 구조는 반도체 패키지(300)의 최상면(도면상에서는 코팅 레이어(170)의 상부면)과 반도체 다이(120) 사이의 간격을 감소시키기 위한 것이다. 예를 들어, 반도체 다이(120)가 지문 인식 센서인 경우, 사람의 손가락이 위치하는 지점과 지문 인식 센서 사이의 간격(clearance)가 좁아야 센싱 감도가 향상될 수 있다. 즉, 도 3에 도시된 구조에 따르면, 앞서 설명한 바와 같이, 반도체 다이(120)를 샌드위치 구조로 보호하되, 반도체 패키지(300)의 외면과 반도체 다이(120) 사이의 간격을 감소시켜 반도체 패키지(300)의 성능도 향상시킬 수 있는 것이다.The structure shown in FIG. 3 is for reducing the gap between the top surface of the semiconductor package 300 (the upper surface of the coating layer 170 in the drawing) and the semiconductor die 120 . For example, when the semiconductor die 120 is a fingerprint recognition sensor, the sensing sensitivity may be improved only when a clearance between a point where a human finger is positioned and the fingerprint recognition sensor is narrow. That is, according to the structure shown in FIG. 3 , as described above, the semiconductor die 120 is protected with a sandwich structure, but the distance between the outer surface of the semiconductor package 300 and the semiconductor die 120 is reduced to reduce the semiconductor package ( 300) can also be improved.

도 4는 본 발명의 또 다른 실시예에 따른 반도체 패키지(400) 구조를 도시하는 도면이다.4 is a diagram illustrating a structure of a semiconductor package 400 according to another embodiment of the present invention.

도 4를 참조하면, 도 1 내지 도 3에서 도시된 몰딩부(150)가 패키지 보호층(160)으로 치환된 것을 알 수 있다. 패키지 보호층(160) 자체를 몰딩부로 형성하여 그 제조 공정을 단순화시킴과 동시에 반도체 다이(120)를 효과적으로 보호할 수 있다. 또한, 도 3에서와 같이, 반도체 패키지(400)의 외면과 반도체 다이(120) 사이의 간격도 좁힐 수 있으므로, 센싱 성능도 보장할 수 있다.Referring to FIG. 4 , it can be seen that the molding part 150 illustrated in FIGS. 1 to 3 is replaced with the package protective layer 160 . By forming the package protective layer 160 itself as a molding part, a manufacturing process thereof can be simplified and the semiconductor die 120 can be effectively protected. In addition, as shown in FIG. 3 , since the gap between the outer surface of the semiconductor package 400 and the semiconductor die 120 may be narrowed, sensing performance may also be guaranteed.

도 5는 본 발명의 또 다른 실시예에 따른 반도체 패키지(500) 구조를 도시하는 도면이다.5 is a diagram illustrating a structure of a semiconductor package 500 according to another embodiment of the present invention.

도 5를 참조하면, 도 1 내지 도 4와 달리 반도체 다이(120)가 PCB(510)의 하부에 위치하고, PCB(510)와 반도체 다이(120)가 ACF(Anisotropic Conductive Film), NCF(non-conductive film)등과 같은 본딩부(580)를 통해 서로 연결될 수 있다. 상기 본딩부(580)는 반도체 다이(120)의 전극을 PCB(510)의 회로 배선에 적접 접속하는 플립 칩(flip chip) 본딩 방식에 의해 형성될 수 있다.Referring to FIG. 5 , unlike FIGS. 1 to 4 , the semiconductor die 120 is positioned below the PCB 510 , and the PCB 510 and the semiconductor die 120 are anisotropic conductive film (ACF) and non- They may be connected to each other through a bonding unit 580 such as a conductive film. The bonding part 580 may be formed by a flip chip bonding method for directly connecting the electrode of the semiconductor die 120 to the circuit wiring of the PCB 510 .

도 5에 도시된 PCB(510)는 앞서 설명한 패키지 보호층(160)과 같이내열성, 절연 특성 및 기계 강도가 우수한 고분자 소자로 이루어질 수 있다 예를 들어, 폴리이미드(polyimide), 폴리아미드(Polyamide), 폴리아세탈(Polyacetal), 폴리카보네이트(Polycarbonate), 모디파이드 폴리페놀 옥사이드(Modified Polyphenol oxide), 폴리부틸렌 테레프탈레이드(Polybutylene terephthalate), 폴리설폰(Polysulfone), 폴리페닐렌 설파이드(Polyphenylene sulfide), 폴라아미드 이미드(Polyamide imide), 폴리아크릴레이트(Polyacrylate), 폴리에테르 설폰(Polyether sulfone), 폴리에테르 에테르 케톤(Polyether ether ketone), 폴리에테르 이미드(Polyether imide), 폴리아릴레이트(Polyarylate), 폴리에테르 켑톤(Polyether ketone) 및 폴리벤즈이미다졸(Polybenzimidazole) 중 적어도 하나로 이루어질 수 있다. PCB(510)를 고분자 소자로 구성함으로써, 패키지 보호층(160)의 역할, 즉, 정전기 및 충격 보호 기능이 달성될 수 있다.The PCB 510 shown in FIG. 5 may be made of a polymer device having excellent heat resistance, insulating properties, and mechanical strength like the package protective layer 160 described above. For example, polyimide, polyamide). , Polyacetal, Polycarbonate, Modified Polyphenol oxide, Polybutylene terephthalate, Polysulfone, Polyphenylene sulfide, Polar Polyamide imide, Polyacrylate, Polyether sulfone, Polyether ether ketone, Polyether imide, Polyarylate, Poly It may be made of at least one of ether ketone (Polyether ketone) and polybenzimidazole (Polybenzimidazole). By configuring the PCB 510 with a polymer device, the role of the package protective layer 160 , that is, a function of protecting against static electricity and impact can be achieved.

또한 PCB(510)에는 하부 방향으로 연장되어 외부로 노출되는 입출력 단자(530)가 연결될 수 있으며, 입출력 단자(530), 반도체 다이(120)의 상부와 측부 및 다이 보호층(140)의 하부 및 측부에 몰딩부(150)가 형성될 수 있다.In addition, the input/output terminal 530 extending downward and exposed to the outside may be connected to the PCB 510 , and the input/output terminal 530 , the upper and side portions of the semiconductor die 120 , and the lower portion of the die protective layer 140 , and A molding part 150 may be formed on the side.

반도체 패키지(500)가 지문 인식 패키지로 이용되는 경우, PCB(510)에 형성된 회로 배선이 지문 인식 성능을 저감시킬 수 있다. 즉, 사람의 손가락이 반도체 패키지(500)의 상부 방향에서 접근하는 경우, PCB(510)에 형성된 회로 배선(516)에 의해 지문 센싱 동작이 이루어지지 않거나, 그 정확성이 감소될 수 있다. 이러한 점을 방지하기 위해, 본 발명의 일 실시예에서는 PCB(510)를 센싱 영역과 배선 영역으로 구분하여 배선 영역에만 회로 배선을 배치할 수 있다. 이에 대해서는 도 6을 참조하여 설명한다.When the semiconductor package 500 is used as a fingerprint recognition package, circuit wiring formed on the PCB 510 may reduce fingerprint recognition performance. That is, when a human finger approaches from the upper direction of the semiconductor package 500 , the fingerprint sensing operation may not be performed by the circuit wiring 516 formed on the PCB 510 , or accuracy thereof may be reduced. In order to prevent this, in an embodiment of the present invention, the PCB 510 may be divided into a sensing region and a wiring region, and circuit wiring may be disposed only in the wiring region. This will be described with reference to FIG. 6 .

도 6은 도 5에 도시된 반도체 패키지(500)의 평면도이다.6 is a plan view of the semiconductor package 500 illustrated in FIG. 5 .

도 6에 도시된 바와 같이, PCB(510)는 회로 배선(516)이 배치되지 않은 센싱 영역(512)과 회로 배선(516)이 배치되는 배선 영역(514)을 포함한다. 배선 영역(514)은 센싱 영역(512)의 외부에 위치할 수 있다. As shown in FIG. 6 , the PCB 510 includes a sensing region 512 in which the circuit wiring 516 is not disposed and a wiring region 514 in which the circuit wiring 516 is disposed. The wiring region 514 may be located outside the sensing region 512 .

센싱 영역(512)의 하부에는 반도체 다이(120)가 위치한다. 다만, 반도체 다이(120)와 회로 배선(516)의 전기적 연결을 위해 반도체 다이(120)의 일부 영역이 배선 영역(514)에 포함될 수 있으며, 배선 영역(514)에 포함되는 반도체 다이(120)의 일부 영역에 형성된 본딩부(580)가 배선 영역(514)의 회로 배선(516)과 연결될 수 있다. The semiconductor die 120 is positioned under the sensing region 512 . However, for electrical connection between the semiconductor die 120 and the circuit wiring 516 , a partial region of the semiconductor die 120 may be included in the wiring region 514 , and the semiconductor die 120 included in the wiring region 514 . A bonding portion 580 formed in a partial region of , may be connected to the circuit wiring 516 of the wiring region 514 .

도 6을 참조하면, 배선 영역(514)의 회로 배선(516)들이 반도체 다이(120)의 상부에 형성된 본딩부(580)와 입출력 단자(530)들을 서로 연결하고 있는 것을 알 수 있다.Referring to FIG. 6 , it can be seen that circuit wirings 516 of the wiring region 514 connect the bonding portion 580 formed on the semiconductor die 120 and the input/output terminals 530 to each other.

이상, 본 발명의 일 실시예에 따른 반도체 패키지 구조에 대해 설명하였는데, 본 발명의 일 실시예에 따른 반도체 패키지는 반도체 패키지에 가해질 수 있는 정전기 및 충격을 보호할 수 있는 동시에 그 성능을 보장할 수 있다.As described above, the structure of the semiconductor package according to an embodiment of the present invention has been described. The semiconductor package according to the embodiment of the present invention can protect the static electricity and impact that may be applied to the semiconductor package and at the same time ensure its performance. have.

첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.Although embodiments of the present invention have been described with reference to the accompanying drawings, those of ordinary skill in the art to which the present invention pertains will realize that the present invention may be embodied in other specific forms without changing the technical spirit or essential features thereof. You will understand. Therefore, it should be understood that the embodiments described above are illustrative in all respects and not restrictive.

100, 200, 300, 400, 500: 반도체 패키지
110, 510: PCB
120: 반도체 다이
130: 도전 와이어
140: 다이 보호층
150: 몰딩부
160: 패키지 보호층
170: 코팅 레이어
180: 접착층
512: 센싱 영역
514: 배선 영역
516: 회로 배선
530: 입출력 단자
580: 본딩부100, 200, 300, 400, 500: semiconductor package
110, 510: PCB
120: semiconductor die
130: conductive wire
140: die protective layer
150: molding unit
160: package protective layer
170: coating layer
180: adhesive layer
512: sensing area
514: wiring area
516: circuit wiring
530: input/output terminal
580: bonding unit

Claims (2)

PCB(Printed Circuit Board);
상기 PCB의 상부에 위치하며 지문을 인식하는 반도체 다이;
상기 반도체 다이와 PCB를 연결하는 도전 와이어;
상기 반도체 다이의 측부에 형성되는 몰딩부;
상기 반도체 다이의 하부에 위치하며, 상기 반도체 다이를 보호하기 위한 다이 보호층; 및
상기 반도체 다이의 상부에 위치하며, 상기 반도체 다이를 보호하기 위한 패키지 보호층; 을 포함하는 것으로,
상기 몰딩부는
상기 도전 와이어를 감싸는 제1 서브 몰딩부; 및
상기 제1 서브 몰딩부를 감싸는 제2 서브 몰딩부를 포함하고,
상기 제1 서브 몰딩부는 상기 제2 서브 몰딩부 보다 유연성이 높은 소재로 형성되며,
상기 반도체 다이의 상부면은 상기 패키지 보호층과 접하고,
상기 반도체 다이의 상부면에는, 상기 반도체 다이와 상기 PCB의 연결을 위해, 상기 패키지 보호층이 위치하지 않는 영역을 포함하는 것을 특징으로 하는 반도체 패키지.
Printed Circuit Board (PCB);
a semiconductor die positioned on the PCB for recognizing a fingerprint;
a conductive wire connecting the semiconductor die and the PCB;
a molding portion formed on a side of the semiconductor die;
a die protection layer disposed under the semiconductor die and configured to protect the semiconductor die; and
a package protection layer disposed on the semiconductor die and configured to protect the semiconductor die; to include,
The molding part
a first sub-molding part surrounding the conductive wire; and
a second sub-molding part surrounding the first sub-molding part;
The first sub-molding part is formed of a material having higher flexibility than the second sub-molding part,
a top surface of the semiconductor die is in contact with the package protection layer;
and a region on the upper surface of the semiconductor die in which the package protection layer is not positioned to connect the semiconductor die and the PCB.
 삭제delete
KR1020170049827A 2017-04-18 2017-04-18 Semiconductor package comprising electrostatic discharge and impact protecting structure KR102452631B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170049827A KR102452631B1 (en) 2017-04-18 2017-04-18 Semiconductor package comprising electrostatic discharge and impact protecting structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170049827A KR102452631B1 (en) 2017-04-18 2017-04-18 Semiconductor package comprising electrostatic discharge and impact protecting structure

Publications (2)

Publication Number Publication Date
KR20180116918A KR20180116918A (en) 2018-10-26
KR102452631B1 true KR102452631B1 (en) 2022-10-11

Family

ID=64099197

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170049827A KR102452631B1 (en) 2017-04-18 2017-04-18 Semiconductor package comprising electrostatic discharge and impact protecting structure

Country Status (1)

Country Link
KR (1) KR102452631B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100341945B1 (en) * 1994-04-05 2002-11-23 모토로라 인코포레이티드 Method of adhesion to a polyimide surface by formation of covalent bonds
JP2003282609A (en) * 2002-03-27 2003-10-03 Fujitsu Ltd Semiconductor device for fingerprint recognition and manufacturing method thereof

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101435450B1 (en) * 2012-11-26 2014-08-28 (주)와이솔 Fingerprint Sensor Package and Manufacturing Method thereof
KR20160036702A (en) * 2014-09-25 2016-04-05 삼성전자주식회사 Semiconductor package and method for manufacturing the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100341945B1 (en) * 1994-04-05 2002-11-23 모토로라 인코포레이티드 Method of adhesion to a polyimide surface by formation of covalent bonds
JP2003282609A (en) * 2002-03-27 2003-10-03 Fujitsu Ltd Semiconductor device for fingerprint recognition and manufacturing method thereof

Also Published As

Publication number Publication date
KR20180116918A (en) 2018-10-26

Similar Documents

Publication Publication Date Title
JP5819475B2 (en) Fingerprint authentication chip mounting module and manufacturing method thereof
TWI672749B (en) Packaging structure and packaging method of fingerprint identification chip
KR102195672B1 (en) Fingerprint sensor package and fingerprint sensor card and fingerprint sensor module comprising the same
US9642231B2 (en) ESD protection for fingerprint sensor
US9978673B2 (en) Package structure and method for fabricating the same
US10445553B2 (en) Package structure of fingerprint identification chip
US9542598B2 (en) Package structure and fabrication method thereof
US9607951B2 (en) Chip package
US11987031B2 (en) Protection tape for printed circuit board and display device including the same
US10445554B2 (en) Package structure of fingerprint identification chip
KR102071490B1 (en) Fingerprint sensor package and fingerprint sensor module comprising the same
KR102452631B1 (en) Semiconductor package comprising electrostatic discharge and impact protecting structure
US20070252263A1 (en) Memory package structure
KR101846853B1 (en) Flexible circuit board having rigid dummy
US10217701B1 (en) Semiconductor device
US7193282B2 (en) Contact sensor package
KR20170126337A (en) Fingerprint recognition sensor package and method of manufacturing the same
KR102025468B1 (en) Package of finger print sensor
US9578733B2 (en) Esd protection of electronic device
CN106815549B (en) Package structure and method for fabricating the same
US11088087B2 (en) Micro module with a support structure
KR101948118B1 (en) Semiconductor package and manufacturing method thereof
KR20240071809A (en) Finger sensor package and fingerprint recognition smart card having the same
TWI526942B (en) Fingerprint sensor device
KR20210071561A (en) Fingerprint sensor package

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant