KR102451268B1 - 신호 처리 방법, 신호 필터링 장치 및 신호 처리 장치 - Google Patents

신호 처리 방법, 신호 필터링 장치 및 신호 처리 장치 Download PDF

Info

Publication number
KR102451268B1
KR102451268B1 KR1020150174790A KR20150174790A KR102451268B1 KR 102451268 B1 KR102451268 B1 KR 102451268B1 KR 1020150174790 A KR1020150174790 A KR 1020150174790A KR 20150174790 A KR20150174790 A KR 20150174790A KR 102451268 B1 KR102451268 B1 KR 102451268B1
Authority
KR
South Korea
Prior art keywords
signal
offset
filter
input
target
Prior art date
Application number
KR1020150174790A
Other languages
English (en)
Other versions
KR20170068055A (ko
Inventor
권의근
박창순
윤승근
김상준
이재천
최창목
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020150174790A priority Critical patent/KR102451268B1/ko
Priority to US15/349,230 priority patent/US10382074B2/en
Publication of KR20170068055A publication Critical patent/KR20170068055A/ko
Priority to US16/512,890 priority patent/US10530404B2/en
Priority to US16/733,617 priority patent/US10826544B2/en
Priority to KR1020220124567A priority patent/KR20220137856A/ko
Application granted granted Critical
Publication of KR102451268B1 publication Critical patent/KR102451268B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B1/0475—Circuits with means for limiting noise, interference or distortion
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B5/00—Measuring for diagnostic purposes; Identification of persons
    • A61B5/72—Signal processing specially adapted for physiological signals or for diagnostic purposes
    • A61B5/7225—Details of analog processing, e.g. isolation amplifier, gain or sensitivity adjustment, filtering, baseline or drift compensation
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B5/00—Measuring for diagnostic purposes; Identification of persons
    • A61B5/24—Detecting, measuring or recording bioelectric or biomagnetic signals of the body or parts thereof
    • A61B5/30—Input circuits therefor
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B5/00—Measuring for diagnostic purposes; Identification of persons
    • A61B5/68—Arrangements of detecting, measuring or recording means, e.g. sensors, in relation to patient
    • A61B5/6801—Arrangements of detecting, measuring or recording means, e.g. sensors, in relation to patient specially adapted to be attached to or worn on the body surface
    • A61B5/6813—Specially adapted to be attached to a specific body part
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B5/00—Measuring for diagnostic purposes; Identification of persons
    • A61B5/72—Signal processing specially adapted for physiological signals or for diagnostic purposes
    • A61B5/7203—Signal processing specially adapted for physiological signals or for diagnostic purposes for noise prevention, reduction or removal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/0248—Filters characterised by a particular frequency response or filtering method
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
    • H04B1/12—Neutralising, balancing, or compensation arrangements
    • H04B1/123—Neutralising, balancing, or compensation arrangements using adaptive balancing or compensation means
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03178—Arrangements involving sequence estimation techniques
    • H04L25/03248—Arrangements for operating in conjunction with other apparatus
    • H04L25/03254—Operation with other circuitry for removing intersymbol interference
    • H04L25/03261—Operation with other circuitry for removing intersymbol interference with impulse-response shortening filters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • H04L25/061—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing hard decisions only; arrangements for tracking or suppressing unwanted low frequency components, e.g. removal of dc offset
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H2017/0072—Theoretical filter design
    • H03H2017/009—Theoretical filter design of IIR filters

Abstract

신호 처리 방법, 신호 필터링 장치 및 신호 처리 장치가 개시된다. 일실시예에 따르면, 입력신호는 미리 정해진 통과대역을 갖는 필터에 입력되고, 필터로부터 통과대역의 불요신호가 출력된다. 일실시예에 따르면, 입력신호에서 불요신호가 제거되어, 타겟신호가 획득된다.

Description

신호 처리 방법, 신호 필터링 장치 및 신호 처리 장치{SIGNAL PROCESSING METHOD, SIGNAL FILTERING APPARATUS AND SIGNAL PROCESSING UNIT}
신호 처리 기술이 개시된다. 구체적으로 잡음 신호를 제거하는 신호 필터링 기술이 개시된다.
고령화된 인구구조, 급증하는 의료비 및 전문 의료서비스 인력의 부족 등으로 인해, IT기술과 의료기술이 접목된 IT-의료 융합기술에 대한 연구가 활발하다. 병원에 국한되던 인체의 건강상태에 대한 모니터링은, IT-의료 융합기술의 발전으로 인해 가정과 사무실 등의 일상생활 속에서도 이루어지고 있고, 움직이는 사용자의 건강상태에 대한 모니터링을 언제 어디서나 가능하게 하는 모바일 헬스케어(mobile healthcare)의 분야에 대한 기술도 발전하고 있다.
모바일 헬스케어 관련 어플리케이션은 사용자가 움직이는 환경에서 건강상태의 모니터링을 제공하는데, 이는 웨어러블 디바이스(wearable device)를 기반으로 동작하여 사용자에게 편의성을 보장해준다. 웨어러블 디바이스의 경우 전문 의료용 기기에 비해 제품의 사이즈, 사용 전력량, 개별 센서의 성능 등 여러 면에서 제약이 따를 수 밖에 없다. 이러한 제약은, 웨어러블 디바이스로부터 측정된 생체신호의 신호대잡음비 (Signal to Noise Ratio; SNR)가 열화될 수 있음을 의미한다. 따라서, 웨어러블 디바이스에서는 생체신호 외의 잡음신호를 저 복잡도로 안정적으로 처리하는 기술이 요구된다.
일실시예에 따른 신호 처리 방법은, 입력신호가 미리 정해진 통과대역을 갖는 필터에 입력되는 단계; 상기 필터를 통해 상기 통과대역의 불요신호(unnecessary signal)를 획득하는 단계; 및 상기 입력신호와 상기 불요신호를 감산기로 입력하여 상기 입력신호에서 상기 불요신호가 제거된 타겟신호를 획득하는 단계를 포함한다.
일실시예에 따르면, 상기 필터는 저주파수 대역 통과 필터이다.
일실시예에 따르면, 상기 필터는 무한임펄스응답(Infinite Impulse Response; IIR) 필터이다.
일실시예에 따르면, 상기 감산기로 입력되는 상기 입력신호는, 상기 불요신호를 획득하는데 소요된 시간 지연이 보상된 신호이다.
일실시예에 따르면, 상기 입력신호는, 원신호(raw signal)에서 추정된 DC 오프셋(offset)이 제거된 신호이다.
일실시예에 따르면, 상기 신호 처리 방법은, 상기 타겟신호에 대해 상기 DC 오프셋을 보상할지 여부를 판단하는 단계; 및 상기 판단결과에 기초하여, 상기 타겟신호에 대해 상기 DC 오프셋을 보상하는 단계를 더 포함한다.
일실시예에 따르면, 상기 DC 오프셋을 보상할지 여부를 판단하는 단계는, 상기 타겟신호가 미리 정해진 주파수보다 저주파수인 경우, 상기 DC 오프셋을 보상하고, 상기 타겟신호가 상기 미리 정해진 주파수보다 고주파수인 경우, 상기 DC 오프셋을 보상하지 않도록 판단하는 단계를 포함한다.
일실시예에 따른 신호 필터링 장치는 미리 정해진 통과대역을 갖는 필터; 및 입력신호를 상기 필터에 인가하여 획득된 상기 통과대역의 불요신호와 상기 입력신호가 입력되고, 상기 입력신호에서 상기 불요신호가 제거된 타겟신호를 출력하는 감산기를 포함한다.
일실시예에 따르면, 상기 입력신호는 생체신호가 전처리된 것이다.
일실시예에 따르면, 상기 전처리는 DC 오프셋의 제거이다.
일실시예에 따르면, 상기 불요신호는 DC 성분 및 미리 정해진 컷오프 주파수 미만의 저주파수 대역 신호이다.
일실시예에 따른 신호 처리 방법은, 원신호(raw signal)로부터 DC 오프셋(offset)을 추정하는 단계; 상기 원신호로부터 상기 DC 오프셋을 제거하여 입력신호를 생성하는 단계; 및 상기 입력신호를 미리 정해진 통과대역을 갖는 필터에 입력하여 상기 통과대역의 불요신호(unnecessary signal)가 제거된 타겟신호를 획득하는 단계를 포함한다.
일실시예에 따르면, 상기 타겟신호를 획득하는 단계는, 상기 필터를 통해 상기 불요신호를 획득하는 단계; 및 상기 입력신호와 상기 불요신호를 감산기로 입력하여, 상기 입력신호에서 상기 불요신호가 제거된 상기 타겟신호를 획득하는 단계를 포함한다.
일실시예에 따르면, 상기 감산기로 입력되는 상기 입력신호는, 상기 불요신호를 획득하는데 소요된 시간 지연이 보상된 신호이다.
일실시예에 따르면, 상기 신호 처리 방법은, 상기 타겟신호에 대해 상기 DC 오프셋을 보상할지 여부를 판단하는 단계; 및 상기 판단결과에 기초하여, 상기 타겟신호에 대해 상기 DC 오프셋을 보상하는 단계를 더 포함한다.
일실시예에 따른 신호 처리 장치는, 원신호(raw signal)로부터 DC 오프셋(offset)을 추정하고, 상기 원신호로부터 상기 DC 오프셋을 제거하여 입력신호를 출력하는 DC 오프셋 제거부; 및 상기 입력신호에서 미리 정해진 통과대역의 불요신호를 제거하여, 타겟신호를 출력하는 필터부를 포함한다.
일실시예에 따르면, 상기 신호 처리 장치는, 상기 타겟신호에 대해 상기 DC 오프셋을 보상할지 여부를 판단하고, 상기 판단결과에 따라 상기 DC 오프셋을 보상하는 DC 오프셋 보상부를 더 포함한다.
일실시예에 따르면, 상기 DC 오프셋 보상부는, 상기 타겟신호가 미리 정해진 주파수보다 저주파수인 경우, 상기 DC 오프셋을 보상하고, 상기 타겟신호가 상기 미리 정해진 주파수보다 고주파수인 경우, 상기 DC 오프셋을 보상하지 않는다.
일실시예에 따르면, 상기 필터부는, 상기 통과대역을 갖는 필터; 및 상기 입력신호를 상기 필터에 인가하여 획득된 상기 불요신호와 상기 입력신호가 입력되고, 상기 입력신호에서 상기 불요신호가 제거된 상기 타겟신호를 출력하는 감산기를 포함한다.
도 1은 일실시예에 따른 신호 처리 방법을 설명하는 순서도이다.
도 2는 일실시예에 따른 신호 필터링 장치의 구성의 일례이다.
도 3은 일실시예에 따른 신호 필터링 장치의 구성의 일례이다.
도 4는 일실시예에 따른 입력신호, 불요신호 및 타겟신호의 일례이다.
도 5는 일실시예에 따른 신호 처리 방법을 설명하는 순서도이다.
도 6은 일실시예에 따른 신호 처리 장치의 구성의 일례이다.
도 7은 일실시예에 따른 신호 처리 장치의 구성의 일례이다.
도 8은 일실시예에 따른 신호 처리 장치의 구성의 일례이다.
실시예들에 대한 특정한 구조적 또는 기능적 설명들은 단지 예시를 위한 목적으로 개시된 것으로서, 다양한 형태로 변경되어 실시될 수 있다. 따라서, 실시예들은 특정한 개시형태로 한정되는 것이 아니며, 본 명세서의 범위는 기술적 사상에 포함되는 변경, 균등물, 또는 대체물을 포함한다.
제1 또는 제2 등의 용어를 다양한 구성요소들을 설명하는데 사용될 수 있지만, 이런 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 해석되어야 한다. 예를 들어, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소는 제1 구성요소로도 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다.
단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 설명된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함으로 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 해당 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
실시예들은 퍼스널 컴퓨터, 랩톱 컴퓨터, 태블릿 컴퓨터, 스마트 폰, 텔레비전, 스마트 가전 기기, 지능형 자동차, 키오스크, 웨어러블 장치 등 다양한 형태의 제품으로 구현될 수 있다. 예를 들어, 실시예들은 스마트 폰, 모바일 기기, 스마트 홈 시스템 등에서 사용자를 인식하는데 적용될 수 있다. 실시예들은 사용자 인식을 통한 결제 서비스에 적용될 수 있다. 또한, 실시예들은 사용자를 인식하여 자동으로 시동을 거는 지능형 자동차 시스템 등에도 적용될 수 있다. 이하, 실시예들을 첨부된 도면을 참조하여 상세하게 설명한다. 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.
도 1은 일실시예에 따른 신호 처리 방법을 설명하는 순서도이다.
원신호로부터 특정신호를 제거하거나, 원하는 신호를 제외한 나머지 성분을 제거하기 위해 다양한 필터링 기술이 활용된다. 예를 들어, 통신 시스템의 수신 신호에서 원하는 신호대역 외 인접대역에 존재하는 간섭신호를 제거하거나, 계측장비를 통해 측정된 생체신호(bio signal)에서 관심 주파수대역 외 성분을 제거하기 위해 다양한 필터링 기술이 활용된다.
생체신호는 사람의 생체활동에서 필수적으로 생성되는 신호를 의미하는데, 개인의 건강상태를 나타내는 생체신호의 종류에는 심전도(Electrocardiography; ECG), 광전용적맥파(Photoplethysmogram; PPG) 및 근전도(Electromyography; EMG) 등이 있다. ECG 또는 PPG 의 경우, 생체신호 센서로부터 획득된 생체신호의 분석을 통해, 심장 움직임과 관련된 다양한 정보를 획득하고, 각 개인별로 다른 인체 고유의 건강 관련 수치를 추정하는데 활용된다. 또한, EMG 센서의 경우는 근육에 흐르는 미세한 전류의 흐름을 감지하여 근육의 상태변화를 측정할 수 있다. 근전도 검사를 통한 근육량 등의 모니터링은 근력강화운동 프로그램에 이용될 수 있고, 근전도의 센싱은 인체의 서로 다른 근육이 수축 이완하는 패턴의 구분을 통해 동작을 인식하는데 활용될 수 있다.
PPG 신호는 동맥(Arterial) 신호인 AC 성분, DC 성분, DC에 가까운 성분 및 AWGN(Additive White Gaussian Noise)으로 구성된다. DC 성분은 시스템 바이어스(system bias), 주변 광(ambient light), 정맥 PPG 및 호흡(Respiration) 등을 포함하는데, 이는 대체로 0.3 Hz 미만에 분포될 수 있다. PPG 신호 중에서 DC 성분과 잡음(noise) 신호를 제거한 AC 성분의 신호는 대부분 0.3 ~ 50 Hz 의 주파수 대역에 분포되어 있기 때문에, 50 Hz 이상의 주파수 대역의 신호 및 0~0.3 Hz 사이에 포함된 신호를 제거하는 과정이 필요하다. 여기서, 0~0.3 Hz 사이의 좁은 대역의 저주파 신호를 제거하기 위해서는 정교한 필터의 설계가 필요하고, 해당 대역을 제거하는 과정에서 신호의 지연이 유발되거나 신호왜곡이 발생할 수 있다.
디지털 필터는, 통과대역(passband) 또는 컷오프(cutoff) 주파수가 설정되고, 용도나 목적에 맞게 필터차수와 종류에 따른 필터 값이 정의되어 설계된다. 이렇게 설계된 필터는 원신호에서 잡음을 제거하여 원하는 신호만을 추출하는데 이용된다. 이러한 필터의 예로 FIR (Finite Impulse Response) 필터, IIR (Infinite Impulse Response) 필터 및 ZPF (Zero Phase Filter) 등을 들 수 있다. 각 필터는 관심대역의 신호를 추출하거나, 원신호로부터 잡음을 제거하는데 이용되는데, FIR 필터의 경우 좁은 구간의 주파수 대역의 신호를 제거하기 위해서는 수천 tap 이상의 길이를 갖는 필터의 설계가 필요하다. 이러한 경우, 필터링 과정에서의 신호 지연(delay)을 피할 수 없고, 계산 복잡도가 커지게 되는데, 이는 생체신호를 처리하는 웨어러블 디바이스(wearable device)에 적용되기에 적합하지 않을 수 있다. 또한, FIR 필터 대신에 IIR 필터를 사용한다면 계산 복잡도는 낮출 수 있지만, 신호대역의 왜곡현상이 발생할 수 있다. 생체신호를 처리하는 웨어러블 디바이스(wearable device)에서 원신호로부터 잡음을 제거하고, 관심대역의 신호를 추출하는 필터링 기술의 적용이 필요하다면, 효과적으로 잡음을 제거하고 신호의 왜곡을 최소화하면서 계산 복잡도가 낮은 필터링 기법이 요구된다.
일실시예에 따르면, 입력신호는 미리 정해진 통과대역을 갖는 필터에 입력된다(101). 여기서, 필터의 통과대역은 관심대역을 제외한 주파수대역을 포함하도록 미리 정의될 수 있다.
일실시예에 따르면, 필터는 저주파수 대역 통과 필터일 수 있다. 이 경우, 관심대역은 고주파수 대역일 수 있다. 다른 실시예에 따르면, 필터는 고주파수 대역 통과일 수 있고, 이 경우 관심대역은 저주파수 대역일 수 있다. 입력신호가 입력되는 필터는 대역통과필터로 설계될 수도 있고, 필터의 통과대역의 실시예는 설계방식이나 설계조건에 따라 다양하게 응용될 수 있다. 또한, 필터는 무한임펄스응답(Infinite Impulse Response; IIR) 필터 또는 무한임펄스응답(Finite Impulse Response; FIR) 필터로 설계될 수 있는데, 이에 한정하지 않는다. 예를 들어, 입력신호가 PPG 신호의 경우, 0 ~ 0.3 Hz의 저주파수 대역의 신호를 제거하기 위해, 저주파수 대역 통과 필터로 IIR 필터가 적용될 수 있지만, 이는 실시예의 일측에 불과하고 관심대역에 따라 필터의 설계는 다양하게 변형되어 응용될 수 있다.
일실시예에 따르면, 입력신호가 입력된 필터를 통해 입력신호에 대한 통과대역의 불요신호(unnecessary signal)가 획득된다(102). 불요신호는 입력신호로부터 제거하고자 하는 신호이다.
일실시예에 따르면, 입력신호와 불요신호가 감산기로 입력되고, 감산기의 출력으로 입력신호에서 불요신호가 제거된 타겟신호가 획득된다(103). 여기서, 입력신호로부터 획득하고자 하는 관심대역의 신호는 타겟신호라 하고, 타겟신호를 획득하기 위해 입력신호로부터 제거되는 신호는 불요신호라 한다. 불요신호는 잡음, 시스템 바이어스 및 주변 광등의 입력신호로부터 제거하고자 하는 신호를 포함한다. 입력신호로부터 불요신호를 제거하는 동작은 프로세서에 의해 제어될 수 있다.
일실시예에 따르면, 감산기로 입력되는 입력신호는 불요신호를 획득하는데 소요된 시간 지연이 보상된 신호일 수 있다. 입력신호가 필터에 인가되어 불요신호가 획득되는 데 시간이 지연될 수 있는데, 이때 지연된 시간이 입력신호에 대해 보상되고, 보상된 입력신호로부터 불요신호가 제거될 수 있다.
일실시예에 따르면, 입력신호는 원신호(raw signal)로부터 DC 오프셋(offset)이 제거된 신호일 수 있다. 만약, DC 오프셋이 큰 신호가 필터에 인가되는 경우, 필터링을 통한 신호의 정착 시간(settling time)이 소요된다. 필터에 신호를 인가하기 이전에 미리 DC 오프셋을 제거한다면, 정착 시간을 줄일 수 있다. 원신호로부터 DC 오프셋이 추정되고, 원신호로부터 추정된 DC 오프셋을 제거한 입력신호가 필터에 인가된다면, 타겟 신호의 정착 시간을 줄일 수 있다.
일실시예에 따르면, 입력신호가 원신호로부터 추정된 DC 오프셋이 제거된 신호인 경우, 타겟신호에 대해 DC 오프셋이 보상될 수 있다. 예를 들어, 타겟신호가 미리 정해진 주파수보다 저주파수인 경우, 타겟신호의 관심대역은 DC 성분을 포함하므로, 타겟신호에 대해 DC 오프셋이 보상될 수 있다. 타겟신호가 미리 정해진 주파수보다 고주파수인 경우, 타겟신호의 관심대역에는 DC 성분이 제외되어야 하므로, 타겟신호에 대한 DC 오프셋의 보상은 수행되지 않는다. 일실시예에 따르면, 타겟신호에 대해 DC 오프셋을 보상할지 여부를 판단한 판단결과에 기초하여 타겟신호에 대한 DC 오프셋이 보상될 수 있다.
도 2는 일실시예에 따른 신호 필터링 장치의 구성의 일례이다.
일실시예에 따르면, 신호 필터링 장치(200)는 필터(201) 및 감산기(202)를 포함한다. 필터(201)는 미리 정해진 통과대역을 갖고, 입력신호를 통과대역으로 필터링하여, 통과대역에 있는 불요신호를 출력한다.
일실시예에 따르면, 감산기(202)는 필터(201)에 의해 출력되는 불요신호와 입력신호를 입력 받는다. 감산기(202)는 입력신호에서 불요신호를 제거(subtract)하여, 타겟신호를 출력한다. 여기서, 필터(201) 및 감산기(202)로 신호를 입력하고 출력하는 동작의 명령은 프로세서에 의해 제어된다.
일실시예에 따르면, 입력신호는 원신호가 전처리된 것일 수 있고, 원신호는 생체신호를 포함할 수 있다. 생체신호는 ECG, PPG 및 EMG 등의 신호 중 어느 하나일 수 있다. 원신호에 대한 전처리는 DC 오프셋을 제거하는 동작을 포함한다.
일실시예에 따르면, ECG, PPG 및 EMG 등의 원신호로부터 DC 오프셋이 추정되고, 추정된 DC 오프셋이 원신호로부터 제거되고, 원신호로부터 DC 오프셋이 제거된(전처리된) 입력신호가 필터(201)에 입력되고, 감산기(202)를 통해 타겟신호가 획득될 수 있다.
도 3은 일실시예에 따른 신호 필터링 장치의 구성의 일례이다.
일실시예에 따르면, 입력신호로부터 제거하고자 하는 신호의 대역이 추정된다. 여기서 추정된 신호의 대역을 통과대역으로 하는 필터(301)로 입력신호가 인가된다. 필터(301)는 입력신호로부터 통과대역에 있는 불요신호를 출력한다.
필터(301)를 통해 불요신호가 출력되는 동안에 신호의 지연현상(propagation delay)이 발생할 수 있다. 따라서, 입력신호로부터 불요신호를 빼주기 이전에, 해당 입력신호에 대해 필터(301)에 의해 지연된 시간만큼의 지연 보상이 수행된다. 지연 보상부(302)는 입력신호가 필터(301)를 통과하여 불요신호가 출력되는데 지연된 시간만큼 입력신호에 대한 시간 지연을 보상하고, 시간 지연된 입력신호를 가감산기(303)에 입력한다.
가감산기(303)는 필터(301)로부터 출력된 불요신호와 지연 보상부(302)로부터 출력된 시간 지연된 입력신호를 이용하여, 시간 지연된 입력신호로부터 불요신호를 제거하고, 타겟 신호를 출력한다.
도 4는 일실시예에 따른 입력신호, 불요신호 및 타겟신호의 일례이다.
일실시예에 따라서, 입력신호를 필터에 입력하고, 필터를 통해 불요신호가 출력되고, 입력신호로부터 불요신호가 제거되면, 각 신호들은 도 4와 같은 형태를 가질 수 있는데, 이는 타겟신호가 고주파수 대역의 신호인 실시예를 나타낸다. 이 때, 일실시예에 따른 신호 필터링 장치는 하이 패스 필터(High Pass Filter; HPF)로 대체될 수 있다. 만약, 타겟신호가 저주파수 대역의 신호인 경우에는, 일실시예에 따른 신호 필터링 장치는 로우 패스 필터(Low Pass Filter; LPF)로 대체될 수 있다. 이는 설계 방식에 따라 다양하게 응용될 수 있다.
일실시예에 따르면, 입력신호(401)로부터 컷 오프 주파수 미만의 미리 정해진 통과대역의 필터를 통해, 불요신호(402)가 추출된다. 추출된 불요신호(402)를 입력신호(401)에서 제거하여, 관심대역의 타겟신호(403)가 획득될 수 있다.
일실시예에 따르면, 미리 정해진 통과대역의 필터를 통해 불요신호(402)를 추출할 때, IIR 필터가 이용된다면 낮은 계산 복잡도로 통과대역의 불요신호(402)의 추출이 가능하다.
도 5는 일실시예에 따른 신호 처리 방법을 설명하는 순서도이다.
일실시예에 따르면, 원신호(raw signal)로부터 DC 오프셋(offset)이 추정된다(501). DC 오프셋이 큰 원신호가 필터에 입력되는 경우, 미리 정해진 통과대역을 갖는 필터로부터 출력되는 신호가 수렴하는 데 수초 이상의 정착 시간(settling time)이 필요하다.
일실시예에 따르면, 원신호로부터 추정된 DC 오프셋이 제거된 입력신호가 생성될 수 있다(502). 원신호를 필터에 인가하기 전에, 원신호에서 DC 오프셋을 제거한 입력신호를 필터에 인가한다면, 필터에 의한 정착 시간이 줄어들 수 있다.
일실시예에 따르면, 입력신호가 미리 정해진 통과대역을 갖는 필터에 입력되어, 통과대역의 불요신호가 제거된 타겟신호가 획득될 수 있다(503). 일실시예에 따르면, 미리 정해진 통과대역의 필터를 통해 입력된 입력신호로부터 불요신호가 획득되고, 입력신호와 불요신호가 감산기에 입력될 수 있다. 감산기에 의해 입력신호에서 불요신호가 제거된 타겟신호가 획득되는데, 감산기로 입력되는 입력신호는 불요신호를 획득하는데 소요된 시간 지연이 보상된 신호일 수 있다.
일실시예에 따르면, 추정된 DC 오프셋을 타겟신호에 대해 보상할지 여부에 대한 판단결과에 기초하여 타겟신호에 대해 DC 오프셋이 보상될 수 있다. 예를 들어, 타겟신호가 미리 정해진 주파수보다 저주파수인 경우, DC 오프셋을 보상하고, 타겟신호가 미리 정해진 주파수보다 고주파수인 경우, DC 오프셋을 보상하지 않도록 판단될 수 있다. 여기서, 입력신호로부터 불요신호를 제거하는 동작에 대해서는, 도 1 내지 도 4를 참조하여 설명된 실시예가 적용될 수 있지만, 이에 한정되지 않는다.
도 6은 일실시예에 따른 신호 처리 장치의 구성의 일례이다.
일실시예에 따르면, 신호 처리 장치(600)는 DC 오프셋 제거부(601), 필터부(602) 및 DC 오프셋 보상부(603)를 포함한다.
일실시예에 따른 DC 오프셋 제거부(601)는 원신호로부터 DC 오프셋을 추정하고, 원신호로부터 DC 오프셋을 제거하여 입력신호를 출력한다. DC 오프셋을 추정하는 동작은 미리 알고 있는 정보에 대한 조회일 수 있고, 원신호로부터 DC 오프셋의 값을 추정하는 것일 수 있다.
일실시예에 따른 필터부(602)는 입력신호에서 미리 정해진 통과대역의 불요신호를 제거하여, 타겟신호를 출력한다. 도 6에는 도시하지 않았지만, 필터부(602)는 미리 정해진 통과대역을 갖는 필터와 감산기를 포함할 수 있다. 필터부(602)의 필터는 인가된 입력신호에 대해 통과대역의 불요신호를 추출하고, 추출된 불요신호를 출력할 수 있다. 필터부(602)의 감산기는 불요신호와 입력신호를 입력 받고, 입력신호로부터 불요신호를 제거하여 타겟신호를 출력할 수 있다. 이 때, 감산기에 입력되는 입력신호는 필터부(602)를 경유하는데 소요된 시간만큼 시간 지연이 보상된 것일 수 있다.
일실시예에 따른 DC 오프셋 보상부(603)는 타겟신호에 대해 DC 오프셋을 보상할지 여부를 판단하고, 판단결과에 따라 DC 오프셋을 보상한다. DC 오프셋 보상부(603)는 타겟신호가 미리 정해진 주파수보다 저주파수인 경우, DC 오프셋을 보상하고, 타겟신호가 미리 정해진 주파수보다 고주파수인 경우, DC 오프셋을 보상하지 않을 수 있다.
도 7은 일실시예에 따른 신호 처리 장치의 구성의 일례이다.
도 7을 참조하면, DC 오프셋 추정부(701)는 원신호를 입력 받아서, 원신호로부터 DC 오프셋을 추정하고, 추정된 DC 오프셋을 출력하고, 출력된 DC 오프셋을 가감산기(702)로 입력한다. 가감산기(702)는 원신호와 DC 오프셋을 입력 받고, 원신호로부터 DC 오프셋을 제거하여 출력하는데, 여기서 출력된 신호를 입력신호라 한다.
필터부(703)는 가감산기(702)로부터 출력된 입력신호에서 미리 정해진 통과대역의 불요신호를 추출하고, 입력신호에서 불요신호를 제거한 타겟신호를 출력한다. 필터부(703)는 출력된 타겟신호를 가감산기(705)로 입력한다.
DC 오프셋 보상 판단부(704)는 추정된 DC 오프셋과 원신호에 대한 정보를 DC 오프셋 추정부(701)로부터 입력 받아, 타겟신호에 대한 DC 오프셋의 보상이 필요한지 여부를 판단한다. DC 오프셋 보상 판단부(704)는 타겟신호가 미리 정해진 주파수보다 큰 고주파수 대역의 신호인 경우에는 DC 오프셋의 보상이 필요하므로, DC 오프셋을 가감산기(705)로 입력한다. 만약, 타겟신호가 미리 정해진 주파수보다 작은 저주파수 대역의 신호인 경우에는, DC 오프셋의 보상이 필요하지 않으므로, DC 오프셋 보상 판단부(704)는 DC 오프셋을 가감산기(705)로 입력하지 않는다.
가감산기(705)는 필터부(703)로부터 출력된 타겟신호와 DC 오프셋 보상 판단부(704)로부터 출력된 DC 오프셋을 이용하여, DC 오프셋이 보상된 타겟신호를 출력한다.
도 8은 일실시예에 따른 신호 처리 장치의 구성의 일례이다.
도 8을 참조하면, DC 오프셋 제거부(801)는 원신호를 입력 받아서, 원신호로부터 추정되는 DC 오프셋을 원신호에서 제거하여, 입력신호를 출력한다. DC 오프셋 제거부(801)는 입력신호를 필터(802) 및 지연 보상부(803)로 입력한다.
필터(802)는 미리 정해진 통과대역을 갖는다. 필터(802)는 DC 오프셋 제거부(801)로부터 출력된 입력신호에 대한 통과대역의 불요신호를 출력한다.
지연 보상부(803)는 DC 오프셋 제거부(801)로부터 출력된 입력신호에 대해 시간 지연을 수행한다. 지연 보상부(803)는 필터(802)를 통해 불요신호가 추출되는데 소요되는 지연 시간을 입력신호에 대해 보상한다. 지연 보상부(803)는 지연 시간이 보상된 입력신호를 출력한다.
가감산기(804)는 지연 보상부(803)로부터 출력되는 지연 시간이 보상된 입력신호에서 필터(802)로부터 출력되는 불요신호를 제거하여 타겟신호를 출력한다.
DC 오프셋 보상 판단부(805)는 DC 오프셋 제거부(801)로부터 추정된 DC 오프셋과 원신호에 대한 정보를 입력 받아서, 타겟신호에 대한 DC 오프셋의 보상이 필요한지 여부를 판단하고, 판단결과에 기초하여 보상이 필요한 DC 오프셋을 출력한다. 가감산기(806)는 타겟신호와 DC 오프셋 보상 판단부(805)로부터 출력되는 DC 오프셋을 입력 받고, 타겟신호에 대한 DC 오프셋을 보상하여, DC 오프셋이 보상된 타겟신호를 출력한다.
이상에서 설명된 실시예들은 하드웨어 구성요소, 소프트웨어 구성요소, 및/또는 하드웨어 구성요소 및 소프트웨어 구성요소의 조합으로 구현될 수 있다. 예를 들어, 실시예들에서 설명된 장치, 방법 및 구성요소는, 예를 들어, 프로세서, 콘트롤러, ALU(arithmetic logic unit), 디지털 신호 프로세서(digital signal processor), 마이크로컴퓨터, FPGA(field programmable gate array), PLU(programmable logic unit), 마이크로프로세서, 또는 명령(instruction)을 실행하고 응답할 수 있는 다른 어떠한 장치와 같이, 하나 이상의 범용 컴퓨터 또는 특수 목적 컴퓨터를 이용하여 구현될 수 있다. 처리 장치는 운영 체제(OS) 및 상기 운영 체제 상에서 수행되는 하나 이상의 소프트웨어 애플리케이션을 수행할 수 있다. 또한, 처리 장치는 소프트웨어의 실행에 응답하여, 데이터를 접근, 저장, 조작, 처리 및 생성할 수도 있다. 이해의 편의를 위하여, 처리 장치는 하나가 사용되는 것으로 설명된 경우도 있지만, 해당 기술분야에서 통상의 지식을 가진 자는, 처리 장치가 복수 개의 처리 요소(processing element) 및/또는 복수 유형의 처리 요소를 포함할 수 있음을 알 수 있다. 예를 들어, 처리 장치는 복수 개의 프로세서 또는 하나의 프로세서 및 하나의 콘트롤러를 포함할 수 있다. 또한, 병렬 프로세서(parallel processor)와 같은, 다른 처리 구성(processing configuration)도 가능하다.
소프트웨어는 컴퓨터 프로그램(computer program), 코드(code), 명령(instruction), 또는 이들 중 하나 이상의 조합을 포함할 수 있으며, 원하는 대로 동작하도록 처리 장치를 구성하거나 독립적으로 또는 결합적으로(collectively) 처리 장치를 명령할 수 있다. 소프트웨어 및/또는 데이터는, 처리 장치에 의하여 해석되거나 처리 장치에 명령 또는 데이터를 제공하기 위하여, 어떤 유형의 기계, 구성요소(component), 물리적 장치, 가상 장치(virtual equipment), 컴퓨터 저장 매체 또는 장치, 또는 전송되는 신호 파(signal wave)에 영구적으로, 또는 일시적으로 구체화(embody)될 수 있다. 소프트웨어는 네트워크로 연결된 컴퓨터 시스템 상에 분산되어서, 분산된 방법으로 저장되거나 실행될 수도 있다. 소프트웨어 및 데이터는 하나 이상의 컴퓨터 판독 가능 기록 매체에 저장될 수 있다.
실시예에 따른 방법은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 상기 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 상기 매체에 기록되는 프로그램 명령은 실시예를 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CD-ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical media), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다. 상기된 하드웨어 장치는 실시예의 동작을 수행하기 위해 하나 이상의 소프트웨어 모듈로서 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다.
이상과 같이 실시예들이 비록 한정된 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기를 기초로 다양한 기술적 수정 및 변형을 적용할 수 있다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.
그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.

Claims (20)

  1. 입력신호가 미리 정해진 통과대역을 갖는 필터에 입력되는 단계;
    상기 필터를 통해 상기 통과대역의 불요신호(unnecessary signal)를 획득하는 단계;
    상기 입력신호와 상기 불요신호를 감산기로 입력하여 상기 입력신호에서 상기 불요신호가 제거된 타겟신호를 획득하는 단계; 및
    상기 타겟신호의 주파수와 임계(threshold) 주파수의 비교에 기초하여, 상기 타겟신호에 대해 추정된 DC 오프셋(offset)을 보상할지 여부를 판단하는 단계
    를 포함하는,
    신호 처리 방법.
  2. 제1항에 있어서,
    상기 필터는 저주파수 대역 통과 필터인,
    신호 처리 방법.
  3. 제2항에 있어서,
    상기 필터는 무한임펄스응답(Infinite Impulse Response; IIR) 필터인,
    신호 처리 방법.
  4. 제1항에 있어서,
    상기 감산기로 입력되는 상기 입력신호는,
    상기 불요신호를 획득하는데 소요된 시간 지연이 보상된 신호인,
    신호 처리 방법.
  5. 제1항에 있어서,
    상기 입력신호는,
    원신호(raw signal)에서 상기 추정된 DC 오프셋(offset)이 제거된 신호인,
    신호 처리 방법.

  6. 삭제
  7. 제1항에 있어서,
    상기 DC 오프셋을 보상할지 여부를 판단하는 단계는,
    상기 타겟신호가 임계 주파수보다 낮은 경우, 상기 DC 오프셋을 보상하고, 상기 타겟신호가 상기 임계 주파수보다 높은 경우, 상기 DC 오프셋을 보상하지 않도록 판단하는 단계
    를 포함하는,
    신호 처리 방법.
  8. 미리 정해진 통과대역을 갖는 필터;
    입력신호를 상기 필터에 인가하여 획득된 상기 통과대역의 불요신호와 상기 입력신호가 입력되고, 상기 입력신호에서 상기 불요신호가 제거된 타겟신호를 출력하는 감산기; 및
    상기 타겟신호의 주파수와 임계(threshold) 주파수의 비교에 기초하여, 상기 타겟신호에 대해 추정된 DC 오프셋(offset)을 보상할지 여부를 판단하는 보상 판단기
    를 포함하는
    신호 필터링 장치.
  9. 제8항에 있어서,
    상기 입력신호는 생체신호인,
    신호 필터링 장치.
  10. 삭제
  11. 제8항에 있어서,
    상기 불요신호는 DC 성분 및 미리 정해진 컷오프 주파수 미만의 저주파수 대역 신호인,
    신호 필터링 장치.
  12. 원신호(raw signal)로부터 DC 오프셋(offset)을 추정하는 단계;
    상기 원신호로부터 상기 DC 오프셋을 제거하여 입력신호를 생성하는 단계;
    상기 입력신호를 미리 정해진 통과대역을 갖는 필터에 입력하여 상기 통과대역의 불요신호(unnecessary signal)가 제거된 타겟신호를 획득하는 단계
    상기 타겟신호가 임계 주파수보다 낮은 주파수인 경우, 상기 DC 오프셋을 보상하고, 상기 타겟신호가 상기 임계 주파수보다 높은 주파수인 경우, 상기 DC 오프셋을 보상하지 않도록 판단하는 단계
    를 포함하는,
    신호 처리 방법.
  13. 제12항에 있어서,
    상기 타겟신호를 획득하는 단계는,
    상기 필터를 통해 상기 불요신호를 획득하는 단계; 및
    상기 입력신호와 상기 불요신호를 감산기로 입력하여, 상기 입력신호에서 상기 불요신호가 제거된 상기 타겟신호를 획득하는 단계
    를 포함하는,
    신호 처리 방법.
  14. 제13항에 있어서,
    상기 감산기로 입력되는 상기 입력신호는,
    상기 불요신호를 획득하는데 소요된 시간 지연이 보상된 신호인,
    신호 처리 방법.
  15. 제12항에 있어서,
    상기 타겟신호에 대해 상기 DC 오프셋을 보상할지 여부를 판단하는 단계; 및
    상기 판단결과에 기초하여, 상기 타겟신호에 대해 상기 DC 오프셋을 보상하는 단계
    를 더 포함하는,
    신호 처리 방법.
  16. 삭제
  17. 원신호(raw signal)로부터 DC 오프셋(offset)을 추정하고, 상기 원신호로부터 상기 DC 오프셋을 제거하여 입력신호를 출력하는 DC 오프셋 제거부;
    상기 입력신호에서 미리 정해진 통과대역의 불요신호를 제거하여, 타겟신호를 출력하는 필터부; 및
    상기 타겟신호가 임계 주파수보다 낮은 주파수인 경우, 상기 DC 오프셋을 보상하고, 상기 타겟신호가 상기 임계 주파수보다 높은 주파수인 경우, 상기 DC 오프셋을 보상하지 않는 보상부
    를 포함하는신호 처리 장치.
  18. 제17항에 있어서,
    상기 타겟신호에 대해 상기 DC 오프셋을 보상할지 여부를 판단하고, 상기 판단결과에 따라 상기 DC 오프셋을 보상하는 DC 오프셋 보상부
    를 더 포함하는,
    신호 처리 장치.
  19. 삭제
  20. 제17항에 있어서,
    상기 필터부는,
    상기 통과대역을 갖는 필터; 및
    상기 입력신호를 상기 필터에 인가하여 획득된 상기 불요신호와 상기 입력신호가 입력되고, 상기 입력신호에서 상기 불요신호가 제거된 상기 타겟신호를 출력하는 감산기
    를 포함하는,
    신호 처리 장치.
KR1020150174790A 2015-12-09 2015-12-09 신호 처리 방법, 신호 필터링 장치 및 신호 처리 장치 KR102451268B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020150174790A KR102451268B1 (ko) 2015-12-09 2015-12-09 신호 처리 방법, 신호 필터링 장치 및 신호 처리 장치
US15/349,230 US10382074B2 (en) 2015-12-09 2016-11-11 Signal filtering and signal processing apparatus and method
US16/512,890 US10530404B2 (en) 2015-12-09 2019-07-16 Signal filtering and signal processing apparatus and method
US16/733,617 US10826544B2 (en) 2015-12-09 2020-01-03 Signal filtering and signal processing apparatus and method
KR1020220124567A KR20220137856A (ko) 2015-12-09 2022-09-29 신호 처리 방법, 신호 필터링 장치 및 신호 처리 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150174790A KR102451268B1 (ko) 2015-12-09 2015-12-09 신호 처리 방법, 신호 필터링 장치 및 신호 처리 장치

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020220124567A Division KR20220137856A (ko) 2015-12-09 2022-09-29 신호 처리 방법, 신호 필터링 장치 및 신호 처리 장치

Publications (2)

Publication Number Publication Date
KR20170068055A KR20170068055A (ko) 2017-06-19
KR102451268B1 true KR102451268B1 (ko) 2022-10-06

Family

ID=59020988

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020150174790A KR102451268B1 (ko) 2015-12-09 2015-12-09 신호 처리 방법, 신호 필터링 장치 및 신호 처리 장치
KR1020220124567A KR20220137856A (ko) 2015-12-09 2022-09-29 신호 처리 방법, 신호 필터링 장치 및 신호 처리 장치

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020220124567A KR20220137856A (ko) 2015-12-09 2022-09-29 신호 처리 방법, 신호 필터링 장치 및 신호 처리 장치

Country Status (2)

Country Link
US (3) US10382074B2 (ko)
KR (2) KR102451268B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10898144B2 (en) * 2016-11-22 2021-01-26 Microsoft Technology Licensing, Llc Photoplethysmography (PPG) indication discontinuity detection and correction

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060020218A1 (en) * 2004-02-26 2006-01-26 Warwick Freeman Method and apparatus for continuous electrode impedance monitoring
US20120116198A1 (en) * 2009-07-13 2012-05-10 Koninklijke Philips Electronics N.V. Electro-physiological measurement with reduced motion artifacts

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5269313A (en) * 1991-09-09 1993-12-14 Sherwood Medical Company Filter and method for filtering baseline wander
KR100400213B1 (ko) 1997-05-08 2003-11-14 삼성전자주식회사 심전도 신호의 기저선 동요 제거장치
KR20060119472A (ko) 2005-05-20 2006-11-24 건양대학교산학협력단 심전도 신호의 기저선 변동을 제거하는 방법
KR100857179B1 (ko) * 2006-12-26 2008-09-05 삼성전자주식회사 생체 신호 증폭 회로
KR100866547B1 (ko) 2007-02-09 2008-11-03 연세대학교 산학협력단 심전도 잡음 제거 수단을 구비한 뇌전도 검사 장치 및 방법
EP2143391B1 (en) * 2008-07-07 2011-06-08 BrainLAB AG Device for positioning or attaching a medical operating instrument, especially an incision block or a cutting block
TWI481196B (zh) * 2008-12-31 2015-04-11 Ind Tech Res Inst 生物電信號感測儀器與其基線漂移移除裝置
US8620978B2 (en) * 2008-12-31 2013-12-31 St. Jude Medical, Atrial Fibrillation Division, Inc. System and method for filtering electrophysiological signals
KR101276973B1 (ko) 2009-12-14 2013-06-19 연세대학교 원주산학협력단 맥박수 측정 방법 및 장치
KR101736978B1 (ko) 2010-06-10 2017-05-17 삼성전자주식회사 생체 신호를 측정하는 장치 및 방법
KR20120089780A (ko) 2010-11-17 2012-08-13 경북대학교 산학협력단 생체신호추정장치 및 그 생체신호추정방법
US20120265080A1 (en) * 2011-04-15 2012-10-18 Xiong Yu Non-contact sensing of physiological signals
JP5919722B2 (ja) 2011-10-18 2016-05-18 株式会社豊田中央研究所 生体信号推定装置及びプログラム
US9037223B2 (en) * 2012-01-10 2015-05-19 The Regents Of The University Of Michigan Atrial fibrillation classification using power measurement
KR101947676B1 (ko) 2012-10-29 2019-02-13 삼성전자주식회사 생체 신호를 측정하는 장치 및 방법
US9351653B1 (en) * 2012-11-29 2016-05-31 Intan Technologies, LLC Multi-channel reconfigurable systems and methods for sensing biopotential signals
KR101833254B1 (ko) 2013-06-20 2018-02-28 광주과학기술원 생체 신호 처리 장치
KR101517988B1 (ko) 2013-07-24 2015-05-06 광운대학교 산학협력단 심전도 검출 방법 및 그 장치
KR101539923B1 (ko) 2013-12-27 2015-07-29 가톨릭대학교 산학협력단 이중 기계학습 구조를 이용한 생체신호 기반의 안구이동추적 시스템 및 이를 이용한 안구이동추적 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060020218A1 (en) * 2004-02-26 2006-01-26 Warwick Freeman Method and apparatus for continuous electrode impedance monitoring
US20120116198A1 (en) * 2009-07-13 2012-05-10 Koninklijke Philips Electronics N.V. Electro-physiological measurement with reduced motion artifacts

Also Published As

Publication number Publication date
US10382074B2 (en) 2019-08-13
KR20170068055A (ko) 2017-06-19
US20170170852A1 (en) 2017-06-15
KR20220137856A (ko) 2022-10-12
US10530404B2 (en) 2020-01-07
US10826544B2 (en) 2020-11-03
US20200145034A1 (en) 2020-05-07
US20190341949A1 (en) 2019-11-07

Similar Documents

Publication Publication Date Title
AU2016201690B2 (en) Method and system for noise cleaning of photoplethysmogram signals
Castells-Rufas et al. Simple real-time QRS detector with the MaMeMi filter
JP6608824B2 (ja) 睡眠サイクルに基づいて睡眠段階を決定するためのシステム及び方法
Agarwal et al. Performance evaluation and implementation of FPGA based SGSF in smart diagnostic applications
KR20160026496A (ko) 심전도 신호를 이용한 사용자 인증 방법 및 장치
CN106681961B (zh) 信号特征提取方法和设备
CN105705079A (zh) 用于处理生理信号的设备、方法和系统
EP3094248A1 (en) Method and device for the detection of respiratory rate
CN107708531A (zh) 从生理数据中确定生理参数的方法
Satheeskumaran et al. A new LMS based noise removal and DWT based R-peak detection in ECG signal for biotelemetry applications
US20180070887A1 (en) Blood pressure measuring device and blood pressure measuring method using the same
Verma et al. A new morphological filtering algorithm for pre-processing of electrocardiographic signals
KR20220137856A (ko) 신호 처리 방법, 신호 필터링 장치 및 신호 처리 장치
Pangerc et al. Robust detection of heart beats in multimodal records using slope-and peak-sensitive band-pass filters
CN108992054A (zh) 一种脉搏信号峰值点检测方法及装置
Gupta et al. Design of Atangana–Baleanu–Caputo fractional-order digital filter
Bhogeshwar et al. To verify and compare denoising of ECG signal using various denoising algorithms of IIR and FIR filters
Kim et al. Semi-real-time removal of baseline fluctuations in electrocardiogram (ECG) signals by an infinite impulse response low-pass filter (IIR-LPF)
Silva PhysioNet 2010 challenge: A robust multi-channel adaptive filtering approach to the estimation of physiological recordings
KR20200081798A (ko) 심전도 신호의 기저선 변동 잡음 제거 방법 및 컴퓨터 프로그램
CN113229799A (zh) 一种ppg心率估计方法、系统、存储介质、设备
Pin et al. Circuit architectures reviews for portable ECG signal analyzer
Chien et al. Implementation of a real-time ECG signal processor
KR101928144B1 (ko) 임펄스 레이더를 이용한 타겟의 생체 정보 결정 장치 및 방법
Sasikala et al. ASIC Implementation of an Adaptive Noise Canceller for ECG Signal Processing Applications

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
A107 Divisional application of patent