KR102450190B1 - Backlight Unit And Method Of Driving The Same - Google Patents

Backlight Unit And Method Of Driving The Same Download PDF

Info

Publication number
KR102450190B1
KR102450190B1 KR1020170121722A KR20170121722A KR102450190B1 KR 102450190 B1 KR102450190 B1 KR 102450190B1 KR 1020170121722 A KR1020170121722 A KR 1020170121722A KR 20170121722 A KR20170121722 A KR 20170121722A KR 102450190 B1 KR102450190 B1 KR 102450190B1
Authority
KR
South Korea
Prior art keywords
input
pulse width
width modulation
light emitting
effective
Prior art date
Application number
KR1020170121722A
Other languages
Korean (ko)
Other versions
KR20190033224A (en
Inventor
이임근
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020170121722A priority Critical patent/KR102450190B1/en
Publication of KR20190033224A publication Critical patent/KR20190033224A/en
Application granted granted Critical
Publication of KR102450190B1 publication Critical patent/KR102450190B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3406—Control of illumination source
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
    • Y02B20/30—Semiconductor lamps, e.g. solid state lamps [SSL] light emitting diodes [LED] or organic LED [OLED]

Abstract

본 발명은, 다수의 발광다이오드 어레이를 포함하는 발광다이오드 어셈블리와, 외부시스템으로부터 전달되는 입력 펄스폭변조신호의 연속되는 다수의 입력펄스를 이용하여 유효 펄스폭변조신호를 생성하고, 상기 유효 펄스폭변조신호에 대응되는 발광다이오드 피드백신호를 생성하고, 상기 발광다이오드 피드백신호에 따라 상기 발광다이오드 어셈블리의 발광을 스위칭 하는 어셈블리 구동부를 포함하는 백라이트 유닛을 제공한다.According to the present invention, an effective pulse width modulated signal is generated using a light emitting diode assembly including a plurality of light emitting diode arrays, and a plurality of consecutive input pulses of an input pulse width modulated signal transmitted from an external system, and the effective pulse width Provided is a backlight unit including an assembly driver that generates a light emitting diode feedback signal corresponding to a modulation signal and switches light emission of the light emitting diode assembly according to the light emitting diode feedback signal.

Description

백라이트 유닛 및 그 구동방법 {Backlight Unit And Method Of Driving The Same}Backlight Unit And Method Of Driving The Same

본 발명은 백라이트 유닛에 관한 것으로, 특히 노이즈 성분을 갖는 입력 펄스폭변조신호를 복구하여 생성된 유효 펄스폭변조신호로 구동되어 플리커와 같은 불량이 방지되는 백라이트 유닛 및 그 구동방법에 관한 것이다.The present invention relates to a backlight unit, and more particularly, to a backlight unit that is driven with an effective pulse width modulated signal generated by recovering an input pulse width modulated signal having a noise component to prevent defects such as flicker, and a driving method thereof.

액정표시장치(Liquid Crystal Device)는 전극간에 발생하는 전기장을 이용하여 액정을 배열시키는 장치로서, 스스로 빛을 내어 화면을 표시하지 못하기 때문에 일반적으로 배면에 백라이트 유닛(backlight unit)을 구비한다.A liquid crystal device (LCD) is a device for arranging liquid crystals using an electric field generated between electrodes, and generally includes a backlight unit on the rear surface because it cannot display a screen by emitting light by itself.

백라이트 유닛은 일정 범위의 면에서 균일한 광을 발산하는 장치로, 종래에는 주로 냉음극관(Cold Cathode Fluorescent Lamp)을 광원으로 사용하였으나, 근래에 들어 소비 전력이 낮고 수명이 길며, 균일한 광을 공급할 수 있는 발광다이오드(light emitting diode: LED)를 광원으로 사용하는 추세이다.The backlight unit is a device that emits uniform light in a plane in a certain range. A Cold Cathode Fluorescent Lamp was used as a light source, but in recent years, a light emitting diode (LED) that has a low power consumption, a long lifespan, and is capable of supplying uniform light has been used as a light source.

이러한 발광다이오드를 포함하는 백라이트 유닛은 외부시스템으로부터 전달받은 펄스폭변조(pulse width modulation: PWM)신호에 따라 발광구간의 폭 및 발광량을 조절하는데, 이를 도면을 참조하여 설명한다.The backlight unit including such a light emitting diode controls the width and the amount of light emission of the light emitting section according to a pulse width modulation (PWM) signal received from an external system, which will be described with reference to the drawings.

도 1 및 도 2는 각각 종래의 발광다이오드를 포함하는 백라이트 유닛의 정상구동 및 비정상구동에 사용되는 다수의 신호의 파형을 도시한 도면으로, 도 1은 외부시스템의 입력신호에 노이즈 성분이 유입되지 않은 경우에 대응되고, 도 2는 외부시스템의 입력신호에 노이즈 성분이 유입된 경우에 대응된다.1 and 2 are diagrams showing waveforms of a plurality of signals used for normal and abnormal driving of a backlight unit including a conventional light emitting diode, respectively. This corresponds to the case where the noise component is introduced into the input signal of the external system in FIG. 2 .

도 1 및 도 2에 도시한 바와 같이, 종래의 백라이트 유닛은 외부시스템으로부터 전달받은 입력 펄스폭변조신호(PIN)의 듀티(duty)를 카운트하여 카운트신호(DC)를 생성하고, 생성된 카운터신호(DC)에 따라 발광다이오드 피드백신호(LFB)를 생성하고, 생성된 발광다이오드 피드백신호(LFB)에 따라 발광다이오드를 스위칭 한다.1 and 2, the conventional backlight unit counts the duty of the input pulse width modulation signal PIN received from an external system to generate a count signal DC, and the generated counter signal A light emitting diode feedback signal LFB is generated according to DC, and the light emitting diode is switched according to the generated light emitting diode feedback signal LFB.

구체적으로, 도 1에 도시한 바와 같이, 백라이트 유닛이 외부의 시스템으로부터 노이즈 성분을 포함하지 않는 입력 펄스폭변조신호(PIN)를 전달받은 정상동작의 경우, 입력 펄스폭변조신호(PIN)은 하이레벨(HL)의 제1하이구간(wh1) 및 로우레벨(LL)의 제1로우구간(wl1)이 일정한 구형파(rectangular wave) 형태를 갖는다. Specifically, as shown in FIG. 1 , in the case of a normal operation in which the backlight unit receives the input pulse width modulation signal PIN that does not include a noise component from an external system, the input pulse width modulation signal PIN is high. The first high section wh1 of the level HL and the first low section wl1 of the low level LL have a constant rectangular wave shape.

이에 따라, 카운트신호(DC)는 입력 펄스폭변조신호(PIN)의 제1하이구간(wh1)에 대응되어 일정한 카운트수(예를 들어, 3)를 갖고 입력 펄스폭변조신호(PIN)의 제1로우구간(wl1)에 대응되어 0의 카운트수(X)를 갖도록 생성된다. Accordingly, the count signal DC corresponds to the first high section wh1 of the input pulse width modulated signal PIN and has a constant number of counts (eg, 3). It is generated to have a count number X of 0 corresponding to one row section wl1.

그리고, 발광다이오드 피드백신호(LFB)는 하이레벨(HL)의 제2하이구간(wh2) 및 로우레벨(LL)의 제2로우구간(wl2)이 일정한 구형파 형태를 갖도록 생성된다.In addition, the LED feedback signal LFB is generated so that the second high section wh2 of the high level HL and the second low section wl2 of the low level LL have a constant square wave shape.

백라이트 유닛의 발광다이오드는, 발광다이오드 피드백신호(LFB)에 따라 스위칭 되는데, 제2하이구간(wh2) 동안 발광하고 제2로우구간(wl2) 동안 비발광하며, 그 결과 단위시간 당 일정한 발광량의 빛을 방출할 수 있다. The light emitting diode of the backlight unit is switched according to the light emitting diode feedback signal LFB, and it emits light during the second high period wh2 and does not emit light during the second low period wl2. As a result, a constant amount of light per unit time can emit.

한편, 도 2에 도시한 바와 같이, 백라이트 유닛이 외부의 시스템으로부터 노이즈 성분을 포함하는 입력 펄스폭변조신호(PIN)를 전달받은 비정상동작의 경우, 입력 펄스폭변조신호(PIN)은 하이레벨(HL)의 제1하이구간(wh1) 및 로우레벨(LL)의 제1로우구간(wl1)이 일정한 구형파 형태에, 노이즈 성분에 의한 제1로우구간(wl1) 중간에 하이구간이 포함되어 제3로우구간(wh3), 제3하이구간(wh3), 제3로우구간(wh3)이 합성된 구형파와, 노이즈 성분에 의한 제1로우구간(wl1)의 일부가 하이구간으로 제1하이구간(wh1)에 추가되어 제1하이구간(wh1)보다 긴 제5하이구간(wh5)과 제1로우구간(wl1)보다 짧은 제5로우구간(wl5)의 구형파가 산재한 형태를 갖는다. Meanwhile, as shown in FIG. 2 , in the case of an abnormal operation in which the backlight unit receives the input pulse width modulation signal PIN including a noise component from an external system, the input pulse width modulation signal PIN is set to a high level ( The first high section wh1 of HL) and the first low section wl1 of the low level LL are in the form of a constant square wave, and the high section is included in the middle of the first low section wl1 due to the noise component. A square wave in which the low section wh3, the third high section wh3, and the third low section wh3 are synthesized, and a part of the first low section wl1 due to the noise component are high sections, and the first high section wh1 ), the square waves of the fifth high section wh5 longer than the first high section wh1 and the fifth low section wl5 shorter than the first low section wl1 are scattered.

이에 따라, 카운트신호(DC)는, 입력 펄스폭변조신호(PIN)의 제1하이구간(wh1)에 대응되어 일정한 카운트수(예를 들어, 3)를 갖고 입력 펄스폭변조신호(PIN)의 제1로우구간(wl1)에 대응되어 0의 카운트수(X)를 갖고, 입력 펄스폭변조신호(PIN)의 제3로우구간(wh3), 제3하이구간(wh3), 제3로우구간(wh3)에 대응되어 각각 0의 카운트수(X), 상대적으로 작은 카운트수(예를 들어, 1), 0의 카운트수(X)를 갖고, 입력 펄스폭변조신호(PIN)의 제5하이구간(wh5)에 대응되어 상대적으로 큰 카운트수(예를 들어, 4)를 갖고 입력 펄스폭변조신호(PIN)의 제5로우구간(wl5)에 대응되어 0의 카운트수(X)를 갖도록 생성된다. Accordingly, the count signal DC corresponds to the first high section wh1 of the input pulse width modulated signal PIN and has a constant count number (eg, 3) of the input pulse width modulated signal PIN. Corresponding to the first low section wl1 and having a count number X of 0, the third low section wh3, the third high section wh3, and the third low section of the input pulse width modulation signal PIN wh3), each having a count number of zero (X), a relatively small number of counts (eg, 1), and a count number of zero (X), and the fifth high section of the input pulse width modulation signal PIN It has a relatively large count number (eg, 4) corresponding to (wh5) and is generated to have a count number X of 0 corresponding to the fifth row section wl5 of the input pulse width modulation signal PIN. .

그리고, 발광다이오드 피드백신호(LFB)는, 하이레벨(HL)의 제2하이구간(wh2) 및 로우레벨(LL)의 제2로우구간(wl2)이 일정한 구형파 형태에, 제4하이구간(wh4)과 제2로우구간(wl2)보다 긴 제4로우구간(wl4)의 구형파와, 제2하이구간(wl2)보다 긴 제6하이구간(wh6)과 제6로우구간(wl6)의 구형파가 산재한 형태를 갖도록 생성된다.The light emitting diode feedback signal LFB has a square wave shape in which the second high section wh2 of the high level HL and the second low section wl2 of the low level LL are constant, and the fourth high section wh4 ) and the square wave of the fourth low section (wl4) longer than the second low section (wl2) and the square wave of the sixth high section (wh6) and the sixth low section (wl6) longer than the second high section (wl2) are interspersed. created to have a shape.

백라이트 유닛의 발광다이오드는, 발광다이오드 피드백신호(LFB)에 따라 스위칭 되는데, 제2하이구간(wh2), 제4하이구간(wh4), 제6하이구간(wh6) 동안 발광하고 제2로우구간(wl2), 제4로우구간(wl4), 제6로우구간(wl6) 동안 비발광한다.The light emitting diode of the backlight unit is switched according to the light emitting diode feedback signal LFB, and emits light during the second high section wh2, the fourth high section wh4, and the sixth high section wh6, and emits light during the second low section (wh6). wl2), the fourth row section wl4, and the sixth row section wl6 do not emit light.

따라서, 노이즈 성분이 유입된 입력 펄스폭변조신호(PIN)를 이용하는 비정상구동 시, 백라이트 유닛의 단위시간 당 발광량이 변동하며, 이에 따라 액정표시장치가 표시하는 영상이 깜빡이는 플리커와 같은 불량이 발생하고, 영상의 표시품질이 저하되는 문제가 있다. Therefore, during abnormal driving using the input pulse width modulation signal (PIN) introduced with the noise component, the amount of light emitted per unit time of the backlight unit is changed, and accordingly, defects such as flicker in which the image displayed by the liquid crystal display device flickers occurs. However, there is a problem in that the display quality of the image is deteriorated.

본 발명은, 이러한 문제점을 해결하기 위하여 제시된 것으로, 노이즈 성분을 포함하는 입력 펄스폭변조신호를 복구하여 유효 펄스폭변조신호가 생성되고, 유효 펄스폭변조신호를 이용하여 노이즈 성분이 보상된 발광량의 빛이 방출되고 영상의 표시품질이 개선되는 백라이트 유닛 및 그 구동방법을 제공하는 것을 목적으로 한다. The present invention has been proposed to solve this problem, and an effective pulse width modulated signal is generated by recovering an input pulse width modulated signal including a noise component, and the noise component is compensated for by using the effective pulse width modulated signal. An object of the present invention is to provide a backlight unit in which light is emitted and the display quality of an image is improved, and a driving method thereof.

그리고, 본 발명은, 입력 펄스폭변조신호의 적어도 4개의 펄스를 이용하여 유효 펄스폭변조신호를 생성함으로써, 노이즈 성분이 보상되고 입력 펄스폭변조신호의 듀티비 변경 시에도 정상적으로 구동되는 백라이트 유닛 및 그 구동방법을 제공하는 것을 다른 목적으로 한다. In addition, the present invention provides a backlight unit that is normally driven even when the duty ratio of the input pulse width modulated signal is changed, and the noise component is compensated for by generating an effective pulse width modulated signal using at least four pulses of the input pulse width modulated signal; It is another object to provide the driving method.

위와 같은 과제의 해결을 위해, 본 발명은, 다수의 발광다이오드 어레이를 포함하는 발광다이오드 어셈블리와, 외부시스템으로부터 전달되는 입력 펄스폭변조신호의 연속되는 다수의 입력펄스를 이용하여 유효 펄스폭변조신호를 생성하고, 상기 유효 펄스폭변조신호에 대응되는 발광다이오드 피드백신호를 생성하고, 상기 발광다이오드 피드백신호에 따라 상기 발광다이오드 어셈블리의 발광을 스위칭 하는 어셈블리 구동부를 포함하는 백라이트 유닛을 제공한다. In order to solve the above problems, the present invention provides an effective pulse width modulation signal using a light emitting diode assembly including a plurality of light emitting diode arrays and a plurality of consecutive input pulses of an input pulse width modulation signal transmitted from an external system. and an assembly driver for generating a light emitting diode feedback signal corresponding to the effective pulse width modulation signal, and switching the light emission of the light emitting diode assembly according to the light emitting diode feedback signal.

그리고, 상기 어셈블리 구동부는, 상기 다수의 입력펄스를 저장하는 버퍼부와, 상기 다수의 입력펄스를 이용하여 유효펄스를 생성하는 복구부와, 상기 유효펄스를 수집 합성하여 상기 유효 펄스폭변조신호를 생성하는 생성부와, 상기 유효 펄스폭변조신호의 듀티를 카운트하여 카운트신호를 생성하는 카운터부와, 상기 카운트신호에 따라 상기 발광다이오드 피드백신호를 생성하는 스위칭부를 포함할 수 있다.The assembly driving unit includes a buffer unit for storing the plurality of input pulses, a recovery unit generating effective pulses using the plurality of input pulses, and collecting and synthesizing the effective pulses to generate the effective pulse width modulation signal. It may include a generator for generating, a counter for generating a count signal by counting the duty of the effective pulse width modulation signal, and a switching unit for generating the LED feedback signal according to the count signal.

또한, 상기 다수의 입력펄스는 연속되는 제N 내지 제(N+3)입력펄스를 포함하고, 상기 복구부는, 상기 제N 및 제(N+1)입력펄스가 입력되는 제1앤드게이트와, 상기 제(N+2) 및 제(N+3)입력펄스가 입력되는 제2앤드게이트와, 상기 제1 및 제2앤드게이트의 출력이 입력되고, 상기 유효펄스를 출력하는 오어게이트를 포함할 수 있다.In addition, the plurality of input pulses include consecutive Nth to (N+3)th input pulses, and the recovery unit includes: a first and gate to which the Nth and (N+1)th input pulses are input; a second andgate to which the (N+2)th and (N+3)th input pulses are input; can

그리고, 상기 입력 펄스폭변조신호는, 정상상태의 제1하이구간과, 상기 제1하이구간보다 짧은 비정상상태의 제3하이구간과, 상기 제1하이구간보다 긴 비정상상태의 제5하이구간을 포함하고, 상기 복구부는, 상기 제3 및 제5하이구간을 복구하여 상기 유효펄스를 생성하고, 상기 유효 펄스폭변조신호는, 상기 제1하이구간을 포함할 수 있다.The input pulse width modulation signal includes a first high period in a steady state, a third high period in an abnormal state shorter than the first high period, and a fifth high period in an abnormal state longer than the first high period. The recovery unit may generate the effective pulse by restoring the third and fifth high sections, and the effective pulse width modulation signal may include the first high section.

또한, 상기 입력 펄스폭변조신호는, 연속되는 다수의 제1하이구간과, 각각이 상기 다수의 제1하이구간 각각보다 짧고 연속되는 다수의 제3하이구간을 포함하고, 상기 복구부는, 상기 다수의 제1하이구간과 상기 다수의 제3하이구간을 이용하여 상기 유효펄스를 생성하고, 상기 유효 펄스폭변조신호는, 연속되는 상기 다수의 제1하이구간과 연속되는 상기 다수의 제3하이구간을 포함할 수 있다.In addition, the input pulse width modulation signal includes a plurality of consecutive first high sections, and a plurality of third high sections that are shorter and consecutive than each of the plurality of first high sections, and the recovery unit includes the plurality of first high sections. The effective pulse is generated by using the first high period and the plurality of third high periods of may include

그리고, 상기 입력 펄스폭변조신호는, 연속되는 다수의 제1하이구간과, 각각이 상기 다수의 제1하이구간 각각보다 길고 연속되는 다수의 제5하이구간을 포함하고, 상기 복구부는, 상기 다수의 제1하이구간과 상기 다수의 제5하이구간을 이용하여 상기 유효펄스를 생성하고, 상기 유효 펄스폭변조신호는, 연속되는 상기 다수의 제1하이구간과 연속되는 상기 다수의 제5하이구간을 포함할 수 있다.The input pulse width modulation signal includes a plurality of consecutive first high sections and a plurality of fifth high sections that are longer than each of the plurality of first high sections and are continuous, and the recovery unit includes the plurality of first high sections. The effective pulse is generated by using the first high period and the plurality of fifth high periods of may include.

한편, 본 발명은, 어셈블리 구동부가, 외부시스템으로부터 전달되는 입력 펄스폭변조신호의 연속되는 다수의 입력펄스를 이용하여 유효 펄스폭변조신호를 생성하는 단계와, 상기 어셈블리 구동부가, 상기 유효 펄스폭변조신호에 대응되는 발광다이오드 피드백신호를 생성하는 단계와, 상기 어셈블리 구동부가, 상기 발광다이오드 피드백신호신호에 따라 발광다이오드 어셈블리의 발광을 스위칭 하는 단계를 포함하는 백라이트 유닛의 구동방법을 제공한다.On the other hand, the present invention comprises the steps of: generating, by an assembly driver, an effective pulse width modulation signal using a plurality of consecutive input pulses of an input pulse width modulation signal transmitted from an external system; There is provided a driving method of a backlight unit, comprising: generating a light emitting diode feedback signal corresponding to a modulation signal; and switching, by the assembly driver, light emission of a light emitting diode assembly according to the light emitting diode feedback signal signal.

그리고, 상기 어셈블리 구동부가 상기 유효 펄스폭변조신호를 생성하는 단계는, 상기 어셈블리 구동부의 버퍼부가 상기 다수의 입력펄스를 저장하는 단계와, 상기 어셈블리 구동부의 복구부가 상기 다수의 입력펄스를 이용하여 유효펄스를 생성하는 단계와, 상기 어셈블리 구동부의 생성부가 상기 유효펄스를 수집 합성하여 상기 유효 펄스폭변조신호를 생성하는 단계를 포함할 수 있다.The generating of the effective pulse width modulation signal by the assembly driving unit includes: storing the plurality of input pulses by a buffer unit of the assembly driving unit; It may include generating a pulse, and generating the effective pulse width modulation signal by collecting and synthesizing the effective pulse by a generator of the assembly driving unit.

또한, 상기 다수의 입력펄스는 연속되는 제N 내지 제(N+3)입력펄스를 포함하고, 상기 복구부는, 상기 제N 및 제(N+1)입력펄스가 입력되는 제1앤드게이트와, 상기 제(N+2) 및 제(N+3)입력펄스가 입력되는 제2앤드게이트와, 상기 제1 및 제2앤드게이트의 출력이 입력되고, 상기 유효펄스를 출력하는 오어게이트를 포함할 수 있다.In addition, the plurality of input pulses include consecutive Nth to (N+3)th input pulses, and the recovery unit includes: a first and gate to which the Nth and (N+1)th input pulses are input; a second andgate to which the (N+2)th and (N+3)th input pulses are input; can

그리고, 상기 어셈블리 구동부가 상기 발광다이오드 피드백신호를 생성하는 단계는, 상기 어셈블리 구동부의 카운터부가 상기 유효 펄스폭변조신호의 듀티를 카운트하여 카운트신호를 생성하는 단계와, 상기 어셈블리 구동부의 스위칭부가 상기 카운트신호에 따라 상기 발광다이오드 피드백신호를 생성하는 단계를 포함할 수 있다.The generating of the feedback signal by the assembly driving unit may include generating a count signal by counting the duty of the effective pulse width modulation signal by the counter unit of the assembly driving unit, and the assembly driving unit switching unit counts the count. The method may include generating the light emitting diode feedback signal according to the signal.

본 발명은, 노이즈 성분을 포함하는 입력 펄스폭변조신호를 복구하여 유효 펄스폭변조신호가 생성되고, 유효 펄스폭변조신호를 이용하여 노이즈 성분이 보상된 발광량의 빛이 방출되고 영상의 표시품질이 개선되는 효과를 갖는다. According to the present invention, an effective pulse width modulated signal is generated by recovering an input pulse width modulated signal including a noise component, a light having a noise component compensated for by using the effective pulse width modulated signal is emitted, and the display quality of an image is improved. have an improving effect.

그리고, 본 발명은, 입력 펄스폭변조신호의 적어도 4개의 펄스를 이용하여 유효 펄스폭변조신호를 생성함으로써, 노이즈 성분이 보상되고 입력 펄스폭변조신호의 듀티비 변경 시에도 정상적으로 구동되는 효과를 갖는다. And, according to the present invention, by generating an effective pulse width modulated signal using at least four pulses of the input pulse width modulated signal, the noise component is compensated and the input pulse width modulated signal is normally driven even when the duty ratio is changed. .

도 1은 종래의 발광다이오드를 포함하는 백라이트 유닛의 정상구동에 사용되는 다수의 신호의 파형을 도시한 도면.
도 2는 종래의 발광다이오드를 포함하는 백라이트 유닛의 비정상구동에 사용되는 다수의 신호의 파형을 도시한 도면.
도 3은 본 발명의 실시예에 따른 백라이트 유닛을 도시한 도면.
도 4는 본 발명의 실시예에 따른 백라이트 유닛의 복구부를 도시한 도면.
도 5는 본 발명의 실시예에 따른 백라이트 유닛의 다수의 신호의 파형을 도시한 도면.
도 6a 내지 도 6d는 각각 본 발명의 실시예에 따른 백라이트 유닛의 복구부의 동작을 도시한 도면.
도 7은 본 발명의 실시예에 따른 백라이트 유닛의 듀티비 감소의 경우의 다수의 신호의 파형을 도시한 도면.
도 8a 내지 도 8d는 각각 본 발명의 실시예에 따른 백라이트 유닛의 듀티비 감소의 경우의 복구부의 동작을 도시한 도면.
도 9는 본 발명의 실시예에 따른 백라이트 유닛의 듀티비 증가의 경우의 다수의 신호의 파형을 도시한 도면.
도 10a 내지 도 10d는 각각 본 발명의 실시예에 따른 백라이트 유닛의 듀티비 증가의 경우의 복구부의 동작을 도시한 도면1 is a view showing waveforms of a plurality of signals used for normal driving of a backlight unit including a conventional light emitting diode;
2 is a view showing waveforms of a plurality of signals used for abnormal driving of a backlight unit including a conventional light emitting diode;
3 is a view showing a backlight unit according to an embodiment of the present invention.
4 is a view illustrating a recovery unit of a backlight unit according to an embodiment of the present invention.
5 is a diagram illustrating waveforms of a plurality of signals of a backlight unit according to an embodiment of the present invention;
6A to 6D are views illustrating an operation of a recovery unit of a backlight unit according to an exemplary embodiment of the present invention.
7 is a diagram illustrating waveforms of a plurality of signals when a duty ratio of a backlight unit is reduced according to an embodiment of the present invention;
8A to 8D are views illustrating an operation of a recovery unit when a duty ratio of a backlight unit is reduced, respectively, according to an embodiment of the present invention;
9 is a diagram illustrating waveforms of a plurality of signals when a duty ratio of a backlight unit is increased according to an embodiment of the present invention;
10A to 10D are views illustrating an operation of a recovery unit when a duty ratio of a backlight unit is increased, respectively, according to an embodiment of the present invention;

이하, 첨부한 도면을 참조하여 본 발명에 따른 백라이트 유닛 및 그 구동방법을 설명한다. Hereinafter, a backlight unit and a driving method thereof according to the present invention will be described with reference to the accompanying drawings.

도 3은 본 발명의 실시예에 따른 백라이트 유닛을 도시한 도면이다. 3 is a diagram illustrating a backlight unit according to an embodiment of the present invention.

도 3에 도시한 바와 같이, 본 발명의 실시예에 따른 백라이트 유닛(110)은, 인덕터(L), 다이오드(D), 어셈블리 구동부(120), 발광다이오드 어셈블리(140)를 포함한다.3 , the backlight unit 110 according to the embodiment of the present invention includes an inductor L, a diode D, an assembly driver 120 , and a light emitting diode assembly 140 .

백라이트 유닛(110)은, 그래픽처리장치(graphic processing unit: GPU)와 같은 외부시스템(150)으로부터 연결케이블(152)를 통하여 입력전압(VIN), 발광다이오드 인에이블신호(LEN), 입력 펄스폭변조신호(PIN)를 공급받아 발광다이오드 어셈블리(140)를 구동한다.The backlight unit 110 includes an input voltage VIN, a light emitting diode enable signal LEN, and an input pulse width from an external system 150 such as a graphic processing unit (GPU) through a connection cable 152 . The light emitting diode assembly 140 is driven by receiving the modulation signal PIN.

구체적으로, 외부시스템(150)의 입력전압(VIN)은, 인덕터(L)를 통하여 어셈블리 구동부(120)에 입력되고, 인덕터(L), 다이오드(D)를 통하여 출력전압(VOUT)으로 발광다이오드 어셈블리(140)에 입력된다.Specifically, the input voltage VIN of the external system 150 is input to the assembly driver 120 through the inductor L, and the light emitting diode is converted to the output voltage VOUT through the inductor L and the diode D. input to assembly 140 .

외부시스템(150)의 발광다이오드 인에이블신호(LEN), 입력 펄스폭변조신호(PIN)는 어셈블리 구동부(120)에 전달된다.The light emitting diode enable signal LEN and the input pulse width modulation signal PIN of the external system 150 are transmitted to the assembly driver 120 .

입력전압(VIN)을 전원전압으로 이용하는 어셈블리 구동부(120)는, 발광다이오드 인에이블신호(LEN)에 따라 활성화 되어 입력 펄스폭변조신호(PIN)를 복구하고, 노이즈 성분의 영향이 없는 발광다이오드 피드백신호(LFB)를 이용하여 발광다이오드 어셈블리(140)를 구동한다.The assembly driving unit 120 using the input voltage VIN as the power supply voltage is activated according to the light emitting diode enable signal LEN to restore the input pulse width modulation signal PIN, and the light emitting diode feedback without the influence of the noise component The light emitting diode assembly 140 is driven using the signal LFB.

이를 위하여 어셈블리 구동부(120)는, 버퍼부(122), 복구부(124), 생성부(126), 카운터부(128), 스위칭부(130)를 포함하는데, 집적회로(integrated circuit: IC)의 형태로 구성될 수 있다.To this end, the assembly driving unit 120 includes a buffer unit 122 , a recovery unit 124 , a generation unit 126 , a counter unit 128 , and a switching unit 130 , and includes an integrated circuit (IC). may be in the form of

버퍼부(122)는, 입력 펄스폭변조신호(PIN)의 연속된 다수의 입력펄스를 저장하는데, 예를 들어 제N 내지 제(N+3)입력펄스(PIN(N) 내지 PIN(N+3))를 저장할 수 있다. The buffer unit 122 stores a plurality of consecutive input pulses of the input pulse width modulation signal PIN, for example, Nth to (N+3)th input pulses PIN(N) to PIN(N+). 3)) can be saved.

복구부(124)는, 버퍼부(122)의 입력 펄스폭변조신호(PIN)의 연속된 다수의 입력펄스를 이용하여 유효 펄스폭변조신호(PV)의 하나의 유효펄스를 생성하는데, 예를 들어 제N 내지 제(N+3)입력펄스(PIN(N) 내지 PIN(N+3))를 이용하여 제M유효펄스(PV(M))를 생성할 수 있다. The recovery unit 124 generates one effective pulse of the effective pulse width modulated signal PV using a plurality of consecutive input pulses of the input pulse width modulated signal PIN of the buffer unit 122, for example, For example, an Mth effective pulse PV(M) may be generated using the Nth to (N+3)th input pulses PIN(N) to PIN(N+3).

이때, 입력 펄스폭변조신호(PIN)에 노이즈 성분이 유입된 경우에도, 입력 펄스폭변조신호(PIN)의 연속된 다수의 입력펄스의 비정상 성분이 복구되어 유효펄스는 정상형태를 갖는다.At this time, even when a noise component is introduced into the input pulse width modulated signal PIN, the abnormal components of a plurality of consecutive input pulses of the input pulse width modulated signal PIN are restored, so that the effective pulse has a normal shape.

이러한 복구부(124)의 구성 및 동작은 뒤에서 상세히 설명한다. The configuration and operation of the recovery unit 124 will be described in detail later.

생성부(126)는, 복구부(124)의 각 유효펄스를 수집 합성하여 유효 펄스폭변조신호(PV)를 생성하는데, 각 유효펄스가 정상형태를 가지므로, 유효 펄스폭변조신호(PV)는 노이즈 성분의 유입과 무관하게 정상형태를 갖게 된다.The generating unit 126 collects and synthesizes each effective pulse of the recovery unit 124 to generate an effective pulse width modulated signal (PV). Since each effective pulse has a normal shape, the effective pulse width modulated signal (PV) has a normal shape irrespective of the inflow of noise components.

카운터부(128), 유효 펄스폭변조신호(PV)의 듀티(duty)를 카운트하여 카운트신호(DC)를 생성하는데, 유효 펄스폭변조신호(PV)가 노이즈 성분의 유입과 무관하게 정상형태를 가지므로, 카운트신호(DC)는 듀티 변동 이외의 경우에는 균일한 카운트수를 가질 수 있다.The counter unit 128 counts the duty of the effective pulse width modulation signal PV to generate a count signal DC, and the effective pulse width modulation signal PV maintains a normal shape regardless of the inflow of noise components. Therefore, the count signal DC may have a uniform number of counts except for duty variations.

스위칭부(130)는, 카운트신호(DC)에 따라 발광다이오드 피드백신호(LFB)를 생성하는데, 카운트신호(DC)가 듀티 변동 이외의 경우에는 균일한 카운트수를 가지므로, 발광다이오드 피드백신호(LFB)는 균일한 하이구간을 가질 수 있다. The switching unit 130 generates a light emitting diode feedback signal LFB according to the count signal DC, and since the count signal DC has a uniform number of counts other than the duty change, the light emitting diode feedback signal ( LFB) may have a uniform high section.

그리고, 어셈블리 구동부(120)는 발광다이오드 피드백신호(LFB)에 따라 발광다이오드 어셈블리(140)를 스위칭 하는데, 발광다이오드 피드백신호(LFB)가 균일한 하이구간을 가지므로, 발광다이오드 어셈블리(140)는 균일한 단위시간 당 발광량의 빛을 방출할 수 있다. In addition, the assembly driver 120 switches the light emitting diode assembly 140 according to the light emitting diode feedback signal LFB. Since the light emitting diode feedback signal LFB has a uniform high section, the light emitting diode assembly 140 is A uniform amount of light per unit time can be emitted.

발광다이오드 어셈블리(140)는, 각각이 직렬연결된 다수의 발광다이오드를 포함하는 다수의 발광다이오드 어레이(LA)를 포함하는데, 다수의 발광다이오드 어레이(LA)에는 입력전압(VOUT)이 입력되고, 다수의 발광다이오드 어레이(LA)는 각각 발광다이오드 피드백신호(LFB)의 하이구간 동안 발광하고 발광다이오드 피드백신호(LFB)의 로우구간 동안 비발광 할 수 있다.The light emitting diode assembly 140 includes a plurality of light emitting diode arrays LA each including a plurality of light emitting diodes connected in series, and an input voltage VOUT is input to the plurality of light emitting diode arrays LA, Each of the light emitting diode arrays LA may emit light during the high period of the light emitting diode feedback signal LFB and may not emit light during the low period of the light emitting diode feedback signal LFB.

이러한 어셈블리 구동부(120)의 복구부(124)의 구성 및 동작을 도면을 참조하여 설명한다.The configuration and operation of the recovery unit 124 of the assembly driving unit 120 will be described with reference to the drawings.

도 4는 본 발명의 실시예에 따른 백라이트 유닛의 복구부를 도시한 도면이고, 도 5는 본 발명의 실시예에 따른 백라이트 유닛의 다수의 신호의 파형을 도시한 도면이고, 도 6a 내지 도 6d는 각각 본 발명의 실시예에 따른 백라이트 유닛의 복구부의 동작을 도시한 도면으로, 노이즈 성분에 의한 비정상상태의 펄스를 포함하는 입력 펄스폭변조신호가 입력된 경우에 대한 것이며, 도 3을 함께 참조하여 설명한다.4 is a diagram illustrating a recovery unit of a backlight unit according to an embodiment of the present invention, FIG. 5 is a diagram illustrating waveforms of a plurality of signals of a backlight unit according to an embodiment of the present invention, and FIGS. 6A to 6D are Each of the diagrams shows the operation of the recovery unit of the backlight unit according to an embodiment of the present invention, and is for a case in which an input pulse width modulation signal including a pulse in an abnormal state due to a noise component is input. Explain.

도 4에 도시한 바와 같이, 본 발명의 실시예에 따른 백라이트 유닛(110)의 어셈블리 구동부(120)의 복구부(124)는, 제1 및 제2앤드게이트(AND1, AND2)와 오어게이트(OR)를 포함한다.As shown in FIG. 4 , the recovery unit 124 of the assembly driving unit 120 of the backlight unit 110 according to the embodiment of the present invention includes first and second AND gates AND1 and AND2 and or gates. OR).

제1앤드게이트(AND1)에는 입력 펄스폭변조신호(PIN)의 제N 및 제(N+1)입력펄스(P(N), P(N+1))가 입력되고, 제2앤드게이트(AND2)에는 입력 펄스폭변조신호(PIN)의 제(N+2) 및 제(N+3)입력펄스(P(N+2), P(N+3))가 입력된다.The Nth and (N+1)th input pulses P(N), P(N+1) of the input pulse width modulation signal PIN are input to the first and gate AND1, and the second and gate ( AND2), the (N+2)th and (N+3)th input pulses P(N+2), P(N+3) of the input pulse width modulation signal PIN are input.

오어게이트(OR)에는 제1 및 제2앤드게이트(AND1, AND2)의 출력이 입력되고, 오어게이트(OR)로부터는 제M유효펄스(PV(M))가 출력된다. The outputs of the first and second AND gates AND1 and AND2 are input to the OR gate OR, and the Mth effective pulse PV(M) is output from the OR gate OR.

도 5에 도시한 바와 같이, 입력 펄스폭변조신호(PIN)는 제N 내지 제(N+8)입력펄스(PIN(N) 내지 PIN(N+8))를 포함하는데, 제N, 제(N+1), 제(N+3), 제(N+4), 제(N+6), 제(N+7), 제(N+8)입력펄스(PIN(N), PIN(N+1), PIN(N+3), PIN(N+4), PIN(N+6), PIN(N+7), PIN(N+8))는 정상형태의 하이레벨(HL)의 제1하이구간(wh1)을 갖고, 제N, 제(N+3), 제(N+4), 제(N+6), 제(N+7), 제(N+8)입력펄스(PIN(N), PIN(N+3), PIN(N+4), PIN(N+6), PIN(N+7), PIN(N+8)) 이후에는 정상형태의 로우레벨(LL)의 제1로우구간(wl1)을 갖는다.As shown in FIG. 5, the input pulse width modulation signal PIN includes Nth to (N+8)th input pulses PIN(N) to PIN(N+8). N+1), (N+3), (N+4), (N+6), (N+7), (N+8)th input pulse (PIN(N), PIN(N) +1), PIN(N+3), PIN(N+4), PIN(N+6), PIN(N+7), PIN(N+8)) 1 high section (wh1), Nth, (N+3), (N+4), (N+6), (N+7), (N+8)th input pulse (PIN) After (N), PIN(N+3), PIN(N+4), PIN(N+6), PIN(N+7), PIN(N+8)) It has a first row section wl1.

반면에, 노이즈 성분에 의하여, 제(N+2)입력펄스(PIN(N+2))는 제1하이구간(wh1)보다 짧은 제3하이구간(wh3)을 갖고, 제(N+2)입력펄스(PIN(N+2))의 전후에는 제1로우구간(wl1)보다 짧은 제3로우구간(wl3)을 갖는다. On the other hand, due to the noise component, the (N+2)th input pulse PIN(N+2) has a third high section wh3 shorter than the first high section wh1, and the (N+2)th input pulse (N+2) Before and after the input pulse PIN(N+2), a third row section wl3 shorter than the first row section wl1 is provided.

그리고, 노이즈 성분에 의하여, 제(N+5)입력펄스(PIN(N+5))는 제1하이구간(wh1)보다 긴 제5하이구간(wh5)을 갖고, 제(N+5)입력펄스(PIN(N+5)) 이후에는 제1로우구간(wl1)보다 짧은 제5로우구간(wl5)을 갖는다. And, due to the noise component, the (N+5)th input pulse PIN(N+5) has a fifth high section wh5 longer than the first high section wh1, and the (N+5)th input pulse After the pulse PIN(N+5), a fifth row period wl5 shorter than the first row period wl1 is provided.

이러한 형태의 입력 펄스폭변조신호(PIN)의 연속되는 4개의 펄스가 어셈블리 구동부(120)의 복구부(124)에 입력될 경우, 도 6a에 도시한 바와 같이, 제1하이구간(wh1)을 갖는 제N입력펄스(PIN(N))와 제1하이구간(wh1)을 갖는 제(N+1)입력펄스(PIN(N+1))가 제1앤드게이트(AND1)에 입력되어 제1앤드게이트(AND1)로부터 제1하이구간(wh1)을 갖는 펄스가 출력되고, 제3하이구간(wh3)을 갖는 제(N+2)입력펄스(PIN(N+2))와 제1하이구간(wh1)을 갖는 제(N+3)입력펄스(PIN(N+3))가 제2앤드게이트(AND2)에 입력되어 제2앤드게이트(AND2)로부터 제3하이구간(wh3)을 갖는 펄스가 출력된다. When four consecutive pulses of the input pulse width modulation signal PIN of this type are input to the recovery unit 124 of the assembly driving unit 120 , as shown in FIG. 6A , the first high section wh1 is The N-th input pulse PIN(N) having an N-th input pulse PIN(N) and an (N+1)-th input pulse PIN(N+1)-th input pulse PIN(N+1) having a first high section wh1 are input to the first and gate AND1 and the first A pulse having a first high section wh1 is output from the AND gate AND1, and an (N+2)th input pulse PIN(N+2) having a third high section wh3 and a first high section The (N+3)th input pulse PIN(N+3) having (wh1) is input to the second and gate AND2 and has a third high period wh3 from the second and gate AND2 is output

이에 따라, 제1하이구간(wh1)을 갖는 펄스와 제3하이구간(wh3)을 갖는 펄스가 오어게이트(OR)에 입력되어 오어게이트(OR)로부터 제1하이구간(wh1)을 갖는 제M유효펄스(PV(M))가 출력된다. Accordingly, the pulse having the first high period wh1 and the pulse having the third high period wh3 are input to the OR gate OR, and the Mth pulse having the first high period wh1 from the OR gate OR An effective pulse PV(M) is output.

도 6b에 도시한 바와 같이, 제1하이구간(wh1)을 갖는 제(N+1)입력펄스(PIN(N+1))와 제3하이구간(wh3)을 갖는 제(N+2)입력펄스(PIN(N+2))가 제1앤드게이트(AND1)에 입력되어 제1앤드게이트(AND1)로부터 제3하이구간(wh3)을 갖는 펄스가 출력되고, 제1하이구간(wh1)을 갖는 제(N+3)입력펄스(PIN(N+3))와 제1하이구간(wh1)을 갖는 제(N+4)입력펄스(PIN(N+4))가 제2앤드게이트(AND2)에 입력되어 제2앤드게이트(AND2)로부터 제1하이구간(wh1)을 갖는 펄스가 출력된다. As shown in FIG. 6B , an (N+1)th input pulse PIN(N+1) having a first high section wh1 and a (N+2)th input pulse having a third high section wh3 A pulse PIN(N+2) is input to the first and gate AND1, a pulse having a third high period wh3 is output from the first and gate AND1, and the first high period wh1 is outputted. The (N+3)th input pulse (PIN(N+3)) with ) and a pulse having a first high period wh1 is output from the second and gate AND2.

이에 따라, 제3하이구간(wh3)을 갖는 펄스와 제1하이구간(wh1)을 갖는 펄스가 오어게이트(OR)에 입력되어 오어게이트(OR)로부터 제1하이구간(wh1)을 갖는 제(M+1)유효펄스(PV(M+1))가 출력된다. Accordingly, the pulse having the third high section wh3 and the pulse having the first high section wh1 are input to the OR gate OR, and the pulse having the first high section wh1 from the OR gate OR M+1) effective pulse PV(M+1) is output.

도 6c에 도시한 바와 같이, 제3하이구간(wh3)을 갖는 제(N+2)입력펄스(PIN(N+2))와 제1하이구간(wh1)을 갖는 제(N+3)입력펄스(PIN(N+3))가 제1앤드게이트(AND1)에 입력되어 제1앤드게이트(AND1)로부터 제3하이구간(wh3)을 갖는 펄스가 출력되고, 제1하이구간(wh1)을 갖는 제(N+4)입력펄스(PIN(N+4))와 제5하이구간(wh5)을 갖는 제(N+5)입력펄스(PIN(N+5))가 제2앤드게이트(AND2)에 입력되어 제2앤드게이트(AND2)로부터 제1하이구간(wh1)을 갖는 펄스가 출력된다. As shown in FIG. 6C , an (N+2)th input pulse PIN(N+2) having a third high section wh3 and an (N+3)th input pulse having a first high section wh1 A pulse PIN(N+3) is input to the first and gate AND1, a pulse having a third high period wh3 is output from the first and gate AND1, and the first high period wh1 is output. The (N+4)th input pulse (PIN(N+4)) having the (N+4)th input pulse (PIN(N+4)) having the ) and a pulse having a first high period wh1 is output from the second and gate AND2.

이에 따라, 제3하이구간(wh3)을 갖는 펄스와 제1하이구간(wh1)을 갖는 펄스가 오어게이트(OR)에 입력되어 오어게이트(OR)로부터 제1하이구간(wh1)을 갖는 제(M+2)유효펄스(PV(M+2))가 출력된다. Accordingly, the pulse having the third high section wh3 and the pulse having the first high section wh1 are input to the OR gate OR, and the pulse having the first high section wh1 from the OR gate OR M+2) effective pulse PV(M+2) is output.

도 6d에 도시한 바와 같이, 제1하이구간(wh1)을 갖는 제(N+3)입력펄스(PIN(N+3))와 제1하이구간(wh1)을 갖는 제(N+4)입력펄스(PIN(N+4))가 제1앤드게이트(AND1)에 입력되어 제1앤드게이트(AND1)로부터 제1하이구간(wh1)을 갖는 펄스가 출력되고, 제5하이구간(wh5)을 갖는 제(N+5)입력펄스(PIN(N+5))와 제1하이구간(wh1)을 갖는 제(N+6)입력펄스(PIN(N+6))가 제2앤드게이트(AND2)에 입력되어 제2앤드게이트(AND2)로부터 제1하이구간(wh1)을 갖는 펄스가 출력된다. As shown in FIG. 6D , the (N+3)th input pulse PIN(N+3) having the first high section wh1 and the (N+4)th input pulse having the first high section wh1 are shown in FIG. A pulse PIN(N+4) is input to the first and gate AND1, a pulse having a first high period wh1 is output from the first and gate AND1, and a fifth high period wh5 is outputted from the first and gate AND1. The (N+5)th input pulse (PIN(N+5)) having the (N+5)th input pulse (PIN(N+5)) and the (N+6th)th input pulse (PIN(N+6)) having the first high section (wh1) are the second and gate (AND2) ) and a pulse having a first high period wh1 is output from the second and gate AND2.

이에 따라, 제1하이구간(wh1)을 갖는 펄스와 제1하이구간(wh1)을 갖는 펄스가 오어게이트(OR)에 입력되어 오어게이트(OR)로부터 제1하이구간(wh1)을 갖는 제(M+3)유효펄스(PV(M+3))가 출력된다. Accordingly, the pulse having the first high period wh1 and the pulse having the first high period wh1 are input to the OR gate OR, and the pulse having the first high period wh1 from the OR gate OR M+3) effective pulse PV(M+3) is output.

이와 같이, 복구부(124)는, 노이즈 성분에 의한 비정상상태의 제3하이구간(wh3) 또는 제5하이구간(wh5)을 포함하는 제N 내지 제(N+6)입력펄스(PIN(N) 내지 PIN(N+6))을 복구하여 정상상태의 제1하이구간(wh1)을 포함하는 제M 내지 제(M+3)유효펄스(PV(M) 내지 PV(M+3))를 생성할 수 있다. In this way, the recovery unit 124 includes the Nth to (N+6)th input pulses PIN(N) including the third high section wh3 or the fifth high section wh5 in an abnormal state due to the noise component. ) to PIN(N+6)) to recover the Mth to (M+3)th valid pulses (PV(M) to PV(M+3)) including the first high section wh1 in a steady state. can create

즉, 도 5에 도시한 바와 같이, 생성부(126)가 다수의 유효펄스를 수집 합성하여 생성하는 유효 펄스폭변조신호(PV)는, 하이레벨(HL)의 제1하이구간(wh1) 및 로우레벨(LL)의 제1로우구간(wl1)이 일정한 구형파(rectangular wave) 형태를 갖는다. That is, as shown in FIG. 5 , the effective pulse width modulated signal PV generated by collecting and synthesizing a plurality of effective pulses by the generator 126 includes a first high section wh1 of a high level HL and The first low section wl1 of the low level LL has a constant rectangular wave shape.

카운터부(128)가 유효 펄스폭변조신호(PV)의 듀티를 카운트하여 생성하는 카운트신호(DC)는, 유효 펄스폭변조신호(PV)의 제1하이구간(wh1)에 대응되어 일정한 카운트수(예를 들어, 3)를 갖고 유효 펄스폭변조신호(PV)의 제1로우구간(wl1)에 대응되어 0의 카운트수(X)를 갖는다. The count signal DC generated by counting the duty of the effective pulse width modulated signal PV by the counter unit 128 corresponds to the first high period wh1 of the effective pulse width modulated signal PV and is a constant number of counts. (for example, 3) and has a count number X of 0 corresponding to the first row period wl1 of the effective pulse width modulation signal PV.

스위칭부(130)가 카운트신호(DC)에 따라 생성하는 피드백신호(LFB)는, 하이레벨(HL)의 제2하이구간(wh2) 및 로우레벨(LL)의 제2로우구간(wl2)이 일정한 구형파 형태를 갖는다. The feedback signal LFB generated by the switching unit 130 according to the count signal DC includes the second high section wh2 of the high level HL and the second low section wl2 of the low level LL. It has a constant square wave shape.

이상과 같이, 본 발명의 실시예에 따른 백라이트 유닛(110)에서는, 외부시스템(150)으로부터 전달되는 입력 펄스폭변조신호(PIN)에 노이즈 성분이 유입된 경우에도, 발광다이오드 구동부(120)가 입력 펄스폭변조신호(PIN)의 연속된 다수의 펄스를 이용하여 노이즈 성분에 의한 비정상상태가 복구된 유효 펄스폭변조신호(PV)를 생성하고, 정상상태의 유효 펄스폭변조신호(PV)로부터 생성된 균일한 하이구간 및 로우구간을 갖는 피드백신호(LFB)에 따라 발광다이오드 어셈블리(140)를 스위칭 하므로, 발광다이오드 어셈블리(140)는 균일한 단위시간 당 발광량의 빛을 방출할 수 있으며, 그 결과 백라이트 유닛(110)을 포함하는 액정표시장치는 표시품질이 개선된 영상을 표시할 수 있다.As described above, in the backlight unit 110 according to the embodiment of the present invention, even when a noise component is introduced into the input pulse width modulation signal PIN transmitted from the external system 150, the light emitting diode driver 120 is An effective pulse width modulated signal (PV) in which an abnormal state due to a noise component is recovered is generated using a plurality of consecutive pulses of the input pulse width modulated signal (PIN), and from the effective pulse width modulated signal (PV) in a steady state Since the light emitting diode assembly 140 is switched according to the generated feedback signal LFB having a uniform high section and a low section, the light emitting diode assembly 140 can emit a uniform amount of light per unit time, and the As a result, the liquid crystal display including the backlight unit 110 can display an image with improved display quality.

한편, 액정표시장치의 구동 중에 필요에 따라 듀티비를 변경하여 백라이트 유닛의 단위시간 당 발광량을 변경할 수도 있는데, 이를 도면을 참조하여 설명한다. Meanwhile, the amount of light emitted per unit time of the backlight unit may be changed by changing the duty ratio as necessary while driving the liquid crystal display, which will be described with reference to the drawings.

도 7은 본 발명의 실시예에 따른 백라이트 유닛의 다수의 신호의 파형을 도시한 도면이고, 도 8a 내지 도 8d는 각각 본 발명의 실시예에 따른 백라이트 유닛의 복구부의 동작을 도시한 도면으로, 발광량 감소를 위한 듀티비 감소의 경우에 대한 것이며, 도 3을 함께 참조하여 설명한다.7 is a diagram illustrating waveforms of a plurality of signals of a backlight unit according to an embodiment of the present invention, and FIGS. 8A to 8D are diagrams illustrating an operation of a recovery unit of a backlight unit according to an embodiment of the present invention, respectively; A case of reducing the duty ratio for reducing the amount of light emission will be described with reference to FIG. 3 .

도 7에 도시한 바와 같이, 입력 펄스폭변조신호(PIN)는 제N 내지 제(N+7)입력펄스(PIN(N) 내지 PIN(N+7))를 포함하는데, 제(N+2) 및 제(N+3)입력펄스(PIN(N+2), PIN(N+3) 사이에서 듀티비가 감소되도록 하이구간의 폭이 변경된다. As shown in FIG. 7 , the input pulse width modulation signal PIN includes Nth to (N+7)th input pulses PIN(N) to PIN(N+7), and (N+2th)th input pulses. ) and the (N+3)th input pulses PIN(N+2) and PIN(N+3), the width of the high section is changed so that the duty ratio is reduced.

즉, 제N 내지 제(N+2)입력펄스(PIN(N) 내지 PIN(N+2))는 하이레벨(HL)의 제1하이구간(wh1)과 로우레벨(LL)의 제1로우구간(wl1)을 갖고, 제(N+3) 내지 제(N+7)입력펄스(PIN(N+3) 내지 PIN(N+7))는 제1하이구간(wh1)보다 짧은 제3하이구간(wh3)과 제1로우구간(wl1)보다 긴 제3로우구간(wl3)을 갖는다. That is, the Nth to (N+2)th input pulses PIN(N) to PIN(N+2) have the first high section wh1 of the high level HL and the first row of the low level LL. It has a section wl1, and the (N+3) to (N+7)th input pulses PIN(N+3) to PIN(N+7) are a third high section shorter than the first high section wh1. It has a section wh3 and a third row section wl3 longer than the first row section wl1.

이러한 형태의 입력 펄스폭변조신호(PIN)의 연속되는 4개의 펄스가 어셈블리 구동부(120)의 복구부(124)에 입력될 경우, 도 8a에 도시한 바와 같이, 제1하이구간(wh1)을 갖는 제N입력펄스(PIN(N))와 제1하이구간(wh1)을 갖는 제(N+1)입력펄스(PIN(N+1))가 제1앤드게이트(AND1)에 입력되어 제1앤드게이트(AND1)로부터 제1하이구간(wh1)을 갖는 펄스가 출력되고, 제1하이구간(wh1)을 갖는 제(N+2)입력펄스(PIN(N+2))와 제3하이구간(wh3)을 갖는 제(N+3)입력펄스(PIN(N+3))가 제2앤드게이트(AND2)에 입력되어 제2앤드게이트(AND2)로부터 제3하이구간(wh3)을 갖는 펄스가 출력된다. When four consecutive pulses of the input pulse width modulation signal PIN of this type are input to the recovery unit 124 of the assembly driving unit 120 , as shown in FIG. 8A , the first high section wh1 is The N-th input pulse PIN(N) having an N-th input pulse PIN(N) and an (N+1)-th input pulse PIN(N+1)-th input pulse PIN(N+1) having a first high section wh1 are input to the first and gate AND1 and the first A pulse having a first high section wh1 is output from the AND gate AND1, and an (N+2)th input pulse PIN(N+2) having a first high section wh1 and a third high section The (N+3)th input pulse PIN(N+3) having (wh3) is input to the second and gate AND2 and has a third high period wh3 from the second and gate AND2 is output

이에 따라, 제1하이구간(wh1)을 갖는 펄스와 제3하이구간(wh3)을 갖는 펄스가 오어게이트(OR)에 입력되어 오어게이트(OR)로부터 제1하이구간(wh1)을 갖는 제M유효펄스(PV(M))가 출력된다. Accordingly, the pulse having the first high period wh1 and the pulse having the third high period wh3 are input to the OR gate OR, and the Mth pulse having the first high period wh1 from the OR gate OR An effective pulse PV(M) is output.

도 8b에 도시한 바와 같이, 제1하이구간(wh1)을 갖는 제(N+1)입력펄스(PIN(N+1))와 제1하이구간(wh1)을 갖는 제(N+2)입력펄스(PIN(N+2))가 제1앤드게이트(AND1)에 입력되어 제1앤드게이트(AND1)로부터 제1하이구간(wh1)을 갖는 펄스가 출력되고, 제3하이구간(wh3)을 갖는 제(N+3)입력펄스(PIN(N+3))와 제3하이구간(wh3)을 갖는 제(N+4)입력펄스(PIN(N+4))가 제2앤드게이트(AND2)에 입력되어 제2앤드게이트(AND2)로부터 제3하이구간(wh3)을 갖는 펄스가 출력된다. As shown in FIG. 8B , an (N+1)th input pulse PIN(N+1) having a first high section wh1 and an (N+2)th input pulse having a first high section wh1 A pulse PIN(N+2) is input to the first and gate AND1, a pulse having a first high period wh1 is output from the first and gate AND1, and a third high period wh3 is outputted from the first and gate AND1. The (N+3)th input pulse (PIN(N+3)) with ) and a pulse having a third high section wh3 is output from the second and gate AND2.

이에 따라, 제1하이구간(wh1)을 갖는 펄스와 제3하이구간(wh3)을 갖는 펄스가 오어게이트(OR)에 입력되어 오어게이트(OR)로부터 제1하이구간(wh1)을 갖는 제(M+1)유효펄스(PV(M+1))가 출력된다. Accordingly, a pulse having a first high section wh1 and a pulse having a third high section wh3 are input to the OR gate OR, and the pulse having a first high section wh1 from the OR gate OR M+1) effective pulse PV(M+1) is output.

도 8c에 도시한 바와 같이, 제1하이구간(wh1)을 갖는 제(N+2)입력펄스(PIN(N+2))와 제3하이구간(wh3)을 갖는 제(N+3)입력펄스(PIN(N+3))가 제1앤드게이트(AND1)에 입력되어 제1앤드게이트(AND1)로부터 제3하이구간(wh3)을 갖는 펄스가 출력되고, 제3하이구간(wh3)을 갖는 제(N+4)입력펄스(PIN(N+4))와 제3하이구간(wh3)을 갖는 제(N+5)입력펄스(PIN(N+5))가 제2앤드게이트(AND2)에 입력되어 제2앤드게이트(AND2)로부터 제3하이구간(wh3)을 갖는 펄스가 출력된다. As shown in FIG. 8C , an (N+2)th input pulse PIN(N+2) having a first high section wh1 and a (N+3)th input pulse having a third high section wh3 A pulse PIN(N+3) is input to the first and gate AND1, a pulse having a third high period wh3 is output from the first and gate AND1, and a third high period wh3 is outputted. The (N+4)th input pulse (PIN(N+4)) having a ) and a pulse having a third high section wh3 is output from the second and gate AND2.

이에 따라, 제3하이구간(wh3)을 갖는 펄스와 제3하이구간(wh3)을 갖는 펄스가 오어게이트(OR)에 입력되어 오어게이트(OR)로부터 제3하이구간(wh3)을 갖는 제(M+2)유효펄스(PV(M+2))가 출력된다. Accordingly, a pulse having a third high section wh3 and a pulse having a third high section wh3 are input to the OR gate OR, and the pulse having a third high section wh3 from the OR gate OR M+2) effective pulse PV(M+2) is output.

도 8d에 도시한 바와 같이, 제3하이구간(wh3)을 갖는 제(N+3)입력펄스(PIN(N+3))와 제3하이구간(wh3)을 갖는 제(N+4)입력펄스(PIN(N+4))가 제1앤드게이트(AND1)에 입력되어 제1앤드게이트(AND1)로부터 제3하이구간(wh3)을 갖는 펄스가 출력되고, 제3하이구간(wh3)을 갖는 제(N+5)입력펄스(PIN(N+5))와 제3하이구간(wh3)을 갖는 제(N+6)입력펄스(PIN(N+6))가 제2앤드게이트(AND2)에 입력되어 제2앤드게이트(AND2)로부터 제3하이구간(wh3)을 갖는 펄스가 출력된다. As shown in FIG. 8D , the (N+3)th input pulse PIN(N+3) having the third high section wh3 and the (N+4)th input pulse having the third high section wh3 are shown in FIG. A pulse PIN(N+4) is input to the first and gate AND1, a pulse having a third high section wh3 is output from the first and gate AND1, and a third high section wh3 is outputted from the first and gate AND1. The (N+5)th input pulse (PIN(N+5)) with ) and a pulse having a third high section wh3 is output from the second and gate AND2.

이에 따라, 제3하이구간(wh3)을 갖는 펄스와 제3하이구간(wh3)을 갖는 펄스가 오어게이트(OR)에 입력되어 오어게이트(OR)로부터 제3하이구간(wh3)을 갖는 제(M+3)유효펄스(PV(M+3))가 출력된다. Accordingly, a pulse having a third high section wh3 and a pulse having a third high section wh3 are input to the OR gate OR, and the pulse having a third high section wh3 from the OR gate OR M+3) effective pulse PV(M+3) is output.

이와 같이, 복구부(124)는, 제(N+2) 및 제(N+3)입력펄스(PIN(N+2), PIN(N+3)) 사이에서 듀티비가 감소되는 제N 내지 제(N+6)입력펄스(PIN(N) 내지 PIN(N+6))를 복구하여 제(M+1) 및 제(M+2)유효펄스(PV(M+1), PV(M+2)) 사이에서 듀티비가 감소되는 제M 내지 제(M+3)유효펄스(PV(M) 내지 PV(M+3))를 생성할 수 있다. In this way, the recovery unit 124, the (N+2)th and (N+3)th input pulses (PIN(N+2), PIN(N+3)), the duty ratio is reduced between the Nth to Nth th (N+6) Recovers the input pulses (PIN(N) to PIN(N+6)) to recover the (M+1)th and (M+2)th effective pulses (PV(M+1), PV(M+) 2)), the Mth to (M+3)th effective pulses PV(M) to PV(M+3)) having a reduced duty ratio may be generated.

즉, 도 7에 도시한 바와 같이, 생성부(126)가 다수의 유효펄스를 수집 합성하여 생성하는 유효 펄스폭변조신호(PV)는, 하이레벨(HL)의 제1하이구간(wh1)이 제3하이구간(wh3)으로 감소하고 로우레벨(LL)의 제1로우구간(wl1)이 제3로우구간(wl3)으로 증가하는 구형파(rectangular wave) 형태를 갖는다. That is, as shown in FIG. 7 , the effective pulse width modulation signal PV generated by collecting and synthesizing a plurality of effective pulses by the generator 126 has a first high section wh1 of the high level HL. It has a rectangular wave shape in which it decreases to the third high section wh3 and the first low section wl1 of the low level LL increases to the third low section wl3.

카운터부(128)가 유효 펄스폭변조신호(PV)의 듀티를 카운트하여 생성하는 카운트신호(DC)는, 유효 펄스폭변조신호(PV)의 제1 및 제3하이구간(wh1, wh3)에 대응되어 각각 일정한 카운트수(예를 들어, 각각 3 및 2)를 갖고 유효 펄스폭변조신호(PV)의 제1 및 제3로우구간(wl1, wl3)에 대응되어 0의 카운트수(X)를 갖는다. The count signal DC generated by counting the duty of the effective pulse width modulation signal PV by the counter unit 128 is in the first and third high sections wh1 and wh3 of the effective pulse width modulation signal PV. Correspondingly, each has a constant number of counts (for example, 3 and 2, respectively) and corresponds to the first and third row sections wl1 and wl3 of the effective pulse width modulation signal PV, and the count number X of 0 is have

스위칭부(130)가 카운트신호(DC)에 따라 생성하는 피드백신호(LFB)는, 하이레벨(HL)의 제2하이구간(wh2)이 제4하이구간(wh4)으로 감소하고 로우레벨(LL)의 제2로우구간(wl2)이 제4로우구간(wl4)으로 증가하는 구형파 형태를 갖는다. In the feedback signal LFB generated by the switching unit 130 according to the count signal DC, the second high section wh2 of the high level HL decreases to the fourth high section wh4 and the low level LL ) has a square wave shape in which the second row section wl2 increases to the fourth row section wl4.

이상과 같이, 본 발명의 실시예에 따른 백라이트 유닛(110)에서는, 외부시스템(150)으로부터 전달되는 입력 펄스폭변조신호(PIN)의 듀티비가 감소되는 경우에도, 발광다이오드 구동부(120)가 입력 펄스폭변조신호(PIN)의 연속된 다수의 펄스를 이용하여 듀티비가 감소되는 유효 펄스폭변조신호(PV)를 생성하고, 듀티비가 감소되는 유효 펄스폭변조신호(PV)로부터 생성된 하이구간이 감소되고 로우구간이 증가되는 피드백신호(LFB)에 따라 발광다이오드 어셈블리(140)를 스위칭 하므로, 발광다이오드 어셈블리(140)는 입력 펄스폭변조신호의 듀티비 감소에 대응되어 단위시간 당 발광량이 감소되는 빛을 방출하여 정상적으로 구동될 수 있다. As described above, in the backlight unit 110 according to the embodiment of the present invention, even when the duty ratio of the input pulse width modulation signal PIN transmitted from the external system 150 is reduced, the light emitting diode driver 120 is input An effective pulse width modulation signal PV with a reduced duty ratio is generated using a plurality of consecutive pulses of the pulse width modulation signal PIN, and a high section generated from the effective pulse width modulation signal PV with a reduced duty ratio is generated. Since the light emitting diode assembly 140 is switched according to the feedback signal LFB which is reduced and the low period is increased, the light emitting diode assembly 140 corresponds to a decrease in the duty ratio of the input pulse width modulation signal, so that the amount of light emitted per unit time is reduced. It can be driven normally by emitting light.

도 9는 본 발명의 실시예에 따른 백라이트 유닛의 다수의 신호의 파형을 도시한 도면이고, 도 10a 내지 도 10d는 각각 본 발명의 실시예에 따른 백라이트 유닛의 복구부의 동작을 도시한 도면으로, 발광량 증가를 위한 듀티비 증가의 경우에 대한 것이며, 도 3을 함께 참조하여 설명한다.9 is a diagram illustrating waveforms of a plurality of signals of a backlight unit according to an embodiment of the present invention, and FIGS. 10A to 10D are diagrams illustrating an operation of a recovery unit of a backlight unit according to an embodiment of the present invention, respectively; The case of increasing the duty ratio for increasing the amount of light emission will be described with reference to FIG. 3 .

도 9에 도시한 바와 같이, 입력 펄스폭변조신호(PIN)는 제N 내지 제(N+7)입력펄스(PIN(N) 내지 PIN(N+7))를 포함하는데, 제(N+2) 및 제(N+3)입력펄스(PIN(N+2), PIN(N+3) 사이에서 듀티비가 증가되도록 하이구간의 폭이 변경된다. As shown in FIG. 9 , the input pulse width modulation signal PIN includes the Nth to (N+7)th input pulses PIN(N) to PIN(N+7), and the (N+2th)th input pulse (N+2). ) and the (N+3)th input pulse (PIN(N+2) and PIN(N+3)), the width of the high section is changed to increase the duty ratio.

즉, 제N 내지 제(N+2)입력펄스(PIN(N) 내지 PIN(N+2))는 하이레벨(HL)의 제1하이구간(wh1)과 로우레벨(LL)의 제1로우구간(wl1)을 갖고, 제(N+3) 내지 제(N+7)입력펄스(PIN(N+3) 내지 PIN(N+7))는 제1하이구간(wh1)보다 긴 제5하이구간(wh5)과 제1로우구간(wl1)보다 짧은 제5로우구간(wl5)을 갖는다. That is, the Nth to (N+2)th input pulses PIN(N) to PIN(N+2) have the first high section wh1 of the high level HL and the first row of the low level LL. It has a section wl1, and the (N+3) to (N+7)th input pulses PIN(N+3) to PIN(N+7) have a fifth high section longer than the first high section wh1. It has a section wh5 and a fifth row section wl5 shorter than the first row section wl1.

이러한 형태의 입력 펄스폭변조신호(PIN)의 연속되는 4개의 펄스가 어셈블리 구동부(120)의 복구부(124)에 입력될 경우, 도 10a에 도시한 바와 같이, 제1하이구간(wh1)을 갖는 제N입력펄스(PIN(N))와 제1하이구간(wh1)을 갖는 제(N+1)입력펄스(PIN(N+1))가 제1앤드게이트(AND1)에 입력되어 제1앤드게이트(AND1)로부터 제1하이구간(wh1)을 갖는 펄스가 출력되고, 제1하이구간(wh1)을 갖는 제(N+2)입력펄스(PIN(N+2))와 제5하이구간(wh5)을 갖는 제(N+3)입력펄스(PIN(N+3))가 제2앤드게이트(AND2)에 입력되어 제2앤드게이트(AND2)로부터 제1하이구간(wh1)을 갖는 펄스가 출력된다. When four consecutive pulses of the input pulse width modulation signal PIN of this type are input to the recovery unit 124 of the assembly driving unit 120, as shown in FIG. 10A, the first high section wh1 is The N-th input pulse PIN(N) having an N-th input pulse PIN(N) and an (N+1)-th input pulse PIN(N+1)-th input pulse PIN(N+1) having a first high section wh1 are input to the first and gate AND1 and the first A pulse having a first high section wh1 is output from the AND gate AND1, and an (N+2)th input pulse PIN(N+2) having a first high section wh1 and a fifth high section The (N+3)th input pulse PIN(N+3) having (wh5) is input to the second and gate AND2 and has a first high period wh1 from the second and gate AND2 is output

이에 따라, 제1하이구간(wh1)을 갖는 펄스와 제1하이구간(wh1)을 갖는 펄스가 오어게이트(OR)에 입력되어 오어게이트(OR)로부터 제1하이구간(wh1)을 갖는 제M유효펄스(PV(M))가 출력된다. Accordingly, the pulse having the first high period wh1 and the pulse having the first high period wh1 are input to the OR gate OR, and the Mth pulse having the first high period wh1 from the OR gate OR An effective pulse PV(M) is output.

도 10b에 도시한 바와 같이, 제1하이구간(wh1)을 갖는 제(N+1)입력펄스(PIN(N+1))와 제1하이구간(wh1)을 갖는 제(N+2)입력펄스(PIN(N+2))가 제1앤드게이트(AND1)에 입력되어 제1앤드게이트(AND1)로부터 제1하이구간(wh1)을 갖는 펄스가 출력되고, 제5하이구간(wh5)을 갖는 제(N+3)입력펄스(PIN(N+3))와 제5하이구간(wh5)을 갖는 제(N+4)입력펄스(PIN(N+4))가 제2앤드게이트(AND2)에 입력되어 제2앤드게이트(AND2)로부터 제5하이구간(wh5)을 갖는 펄스가 출력된다. As shown in FIG. 10B, an (N+1)th input pulse PIN(N+1) having a first high section wh1 and an (N+2)th input pulse having a first high section wh1 A pulse PIN(N+2) is input to the first and gate AND1, a pulse having a first high period wh1 is output from the first and gate AND1, and a fifth high period wh5 is outputted from the first and gate AND1. The (N+3)th input pulse (PIN(N+3)) with ) and a pulse having a fifth high section wh5 is output from the second and gate AND2.

이에 따라, 제1하이구간(wh1)을 갖는 펄스와 제5하이구간(wh5)을 갖는 펄스가 오어게이트(OR)에 입력되어 오어게이트(OR)로부터 제5하이구간(wh5)을 갖는 제(M+1)유효펄스(PV(M+1))가 출력된다. Accordingly, the pulse having the first high period wh1 and the pulse having the fifth high period wh5 are input to the OR gate OR, and the pulse having the fifth high period wh5 from the OR gate OR M+1) effective pulse PV(M+1) is output.

도 10c에 도시한 바와 같이, 제1하이구간(wh1)을 갖는 제(N+2)입력펄스(PIN(N+2))와 제5하이구간(wh5)을 갖는 제(N+3)입력펄스(PIN(N+3))가 제1앤드게이트(AND1)에 입력되어 제1앤드게이트(AND1)로부터 제1하이구간(wh1)을 갖는 펄스가 출력되고, 제5하이구간(wh5)을 갖는 제(N+4)입력펄스(PIN(N+4))와 제5하이구간(wh5)을 갖는 제(N+5)입력펄스(PIN(N+5))가 제2앤드게이트(AND2)에 입력되어 제2앤드게이트(AND2)로부터 제5하이구간(wh5)을 갖는 펄스가 출력된다. As shown in FIG. 10C , an (N+2)th input pulse PIN(N+2) having a first high section wh1 and a (N+3)th input pulse having a fifth high section wh5 A pulse PIN(N+3) is input to the first and gate AND1, a pulse having a first high period wh1 is output from the first and gate AND1, and a fifth high period wh5 is outputted from the first and gate AND1. The (N+4)th input pulse (PIN(N+4)) having the (N+4)th input pulse (PIN(N+4)) having the ) and a pulse having a fifth high section wh5 is output from the second and gate AND2.

이에 따라, 제1하이구간(wh1)을 갖는 펄스와 제5하이구간(wh5)을 갖는 펄스가 오어게이트(OR)에 입력되어 오어게이트(OR)로부터 제5하이구간(wh5)을 갖는 제(M+2)유효펄스(PV(M+2))가 출력된다. Accordingly, the pulse having the first high period wh1 and the pulse having the fifth high period wh5 are input to the OR gate OR, and the pulse having the fifth high period wh5 from the OR gate OR M+2) effective pulse PV(M+2) is output.

도 10d에 도시한 바와 같이, 제5하이구간(wh5)을 갖는 제(N+3)입력펄스(PIN(N+3))와 제5하이구간(wh3)을 갖는 제(N+4)입력펄스(PIN(N+4))가 제1앤드게이트(AND1)에 입력되어 제1앤드게이트(AND1)로부터 제5하이구간(wh5)을 갖는 펄스가 출력되고, 제5하이구간(wh5)을 갖는 제(N+5)입력펄스(PIN(N+5))와 제5하이구간(wh5)을 갖는 제(N+6)입력펄스(PIN(N+6))가 제2앤드게이트(AND2)에 입력되어 제2앤드게이트(AND2)로부터 제5하이구간(wh5)을 갖는 펄스가 출력된다. As shown in FIG. 10D , an (N+3)th input pulse PIN(N+3) having a fifth high section wh5 and a (N+4)th input pulse having a fifth high section wh3 A pulse PIN(N+4) is input to the first and gate AND1, a pulse having a fifth high period wh5 is output from the first and gate AND1, and a fifth high period wh5 is outputted. The (N+5)th input pulse PIN(N+5) with ) and a pulse having a fifth high section wh5 is output from the second and gate AND2.

이에 따라, 제5하이구간(wh5)을 갖는 펄스와 제5하이구간(wh5)을 갖는 펄스가 오어게이트(OR)에 입력되어 오어게이트(OR)로부터 제5하이구간(wh5)을 갖는 제(M+3)유효펄스(PV(M+3))가 출력된다. Accordingly, a pulse having a fifth high period wh5 and a pulse having a fifth high period wh5 are input to the OR gate OR, and the pulse having a fifth high period wh5 from the OR gate OR M+3) effective pulse PV(M+3) is output.

이와 같이, 복구부(124)는, 제(N+2) 및 제(N+3)입력펄스(PIN(N+2), PIN(N+3)) 사이에서 듀티비가 증가되는 제N 내지 제(N+6)입력펄스(PIN(N) 내지 PIN(N+6))를 복구하여 제M 및 제(M+1)유효펄스(PV(M), PV(M+1)) 사이에서 듀티비가 증가되는 제M 내지 제(M+3)유효펄스(PV(M) 내지 PV(M+3))를 생성할 수 있다. In this way, the recovery unit 124, the (N+2)th and (N+3)th input pulses (PIN(N+2), PIN(N+3)), the duty ratio is increased between the Nth to Nth th The (N+6) input pulses (PIN(N) to PIN(N+6)) are recovered to provide a duty cycle between the Mth and (M+1)th effective pulses (PV(M), PV(M+1)). The Mth to (M+3)th effective pulses (PV(M) to PV(M+3)) of which the ratio is increased may be generated.

즉, 도 9에 도시한 바와 같이, 생성부(126)가 다수의 유효펄스를 수집 합성하여 생성하는 유효 펄스폭변조신호(PV)는, 하이레벨(HL)의 제1하이구간(wh1)이 제5하이구간(wh5)으로 증가하고 로우레벨(LL)의 제1로우구간(wl1)이 제5로우구간(wl5)으로 감소하는 구형파(rectangular wave) 형태를 갖는다. That is, as shown in FIG. 9 , the effective pulse width modulation signal PV generated by collecting and synthesizing a plurality of effective pulses by the generator 126 has a first high section wh1 of the high level HL. The first low section wl1 of the low level LL increases to the fifth high section wh5 and has a rectangular wave shape in which the fifth low section wl5 decreases.

카운터부(128)가 유효 펄스폭변조신호(PV)의 듀티를 카운트하여 생성하는 카운트신호(DC)는, 유효 펄스폭변조신호(PV)의 제1 및 제5하이구간(wh1, wh5)에 대응되어 각각 일정한 카운트수(예를 들어, 각각 3 및 4)를 갖고 유효 펄스폭변조신호(PV)의 제1 및 제5로우구간(wl1, wl5)에 대응되어 0의 카운트수(X)를 갖는다. The count signal DC generated by counting the duty of the effective pulse width modulation signal PV by the counter unit 128 is in the first and fifth high sections wh1 and wh5 of the effective pulse width modulation signal PV. Correspondingly, each has a certain number of counts (for example, 3 and 4, respectively) and corresponds to the first and fifth row sections wl1 and wl5 of the effective pulse width modulation signal PV, and the count number X of 0 is have

스위칭부(130)가 카운트신호(DC)에 따라 생성하는 피드백신호(LFB)는, 하이레벨(HL)의 제2하이구간(wh2)이 제6하이구간(wh6)으로 증가하고 로우레벨(LL)의 제2로우구간(wl2)이 제6로우구간(wl6)으로 감소하는 구형파 형태를 갖는다. In the feedback signal LFB generated by the switching unit 130 according to the count signal DC, the second high period wh2 of the high level HL increases to the sixth high period wh6 and the low level LL ) has a square wave shape in which the second row section wl2 decreases to the sixth row section wl6.

이상과 같이, 본 발명의 실시예에 따른 백라이트 유닛(110)에서는, 외부시스템(150)으로부터 전달되는 입력 펄스폭변조신호(PIN)의 듀티비가 증가되는 경우에도, 발광다이오드 구동부(120)가 입력 펄스폭변조신호(PIN)의 연속된 다수의 펄스를 이용하여 듀티비가 증가되는 유효 펄스폭변조신호(PV)를 생성하고, 듀티비가 증가되는 유효 펄스폭변조신호(PV)로부터 생성된 하이구간이 증가되고 로우구간이 감소되는 피드백신호(LFB)에 따라 발광다이오드 어셈블리(140)를 스위칭 하므로, 발광다이오드 어셈블리(140)는 입력 펄스폭변조신호의 듀티비 증가에 대응되어 증가되는 단위시간 당 발광량의 빛을 방출하여 정상적으로 구동될 수 있다. As described above, in the backlight unit 110 according to the embodiment of the present invention, even when the duty ratio of the input pulse width modulation signal PIN transmitted from the external system 150 is increased, the light emitting diode driver 120 is input An effective pulse width modulation signal PV with an increased duty ratio is generated using a plurality of consecutive pulses of the pulse width modulation signal PIN, and a high section generated from the effective pulse width modulation signal PV with an increased duty ratio is generated. Since the light emitting diode assembly 140 is switched according to the feedback signal LFB, which is increased and the low period is decreased, the light emitting diode assembly 140 increases the amount of light emitted per unit time corresponding to the increase in the duty ratio of the input pulse width modulation signal. It can be driven normally by emitting light.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 기술적 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although the above has been described with reference to the preferred embodiment of the present invention, those skilled in the art can variously modify and change the present invention within the scope without departing from the spirit and scope of the present invention described in the claims below. You will understand that it can be done.

110: 백라이트 유닛 120: 어셈블리 구동부
122: 버퍼부 124: 복구부
126: 생성부 128: 카운터부
130: 스위칭부 140: 발광다이오드 어셈블리110: backlight unit 120: assembly driving unit
122: buffer unit 124: recovery unit
126: generating unit 128: counter unit
130: switching unit 140: light emitting diode assembly

Claims (11)

다수의 발광다이오드 어레이를 포함하는 발광다이오드 어셈블리와;
외부시스템으로부터 전달되는 입력 펄스폭변조신호의 연속되는 다수의 입력펄스를 이용하여 유효 펄스폭변조신호를 생성하고, 상기 유효 펄스폭변조신호에 대응되는 발광다이오드 피드백신호를 생성하고, 상기 발광다이오드 피드백신호에 따라 상기 발광다이오드 어셈블리의 발광을 스위칭 하는 어셈블리 구동부
를 포함하고,
상기 어셈블리 구동부는,
상기 유효 펄스폭변조신호의 듀티를 카운트하여 카운트신호를 생성하는 카운터부와;
상기 카운트신호에 따라 상기 발광다이오드 피드백신호를 생성하는 스위칭부
를 포함하는 백라이트 유닛.
a light emitting diode assembly including a plurality of light emitting diode arrays;
An effective pulse width modulated signal is generated using a plurality of consecutive input pulses of an input pulse width modulated signal transmitted from an external system, and a light emitting diode feedback signal corresponding to the effective pulse width modulated signal is generated, and the light emitting diode feedback An assembly driver that switches the light emission of the light emitting diode assembly according to a signal
including,
The assembly driving unit,
a counter for generating a count signal by counting the duty of the effective pulse width modulation signal;
A switching unit generating the light emitting diode feedback signal according to the count signal
A backlight unit comprising a.
 제 1 항에 있어서,
상기 어셈블리 구동부는,
상기 다수의 입력펄스를 저장하는 버퍼부와;
상기 다수의 입력펄스를 이용하여 유효펄스를 생성하는 복구부와;
상기 유효펄스를 수집 합성하여 상기 유효 펄스폭변조신호를 생성하는 생성부
를 더 포함하는 백라이트 유닛.
The method of claim 1,
The assembly driving unit,
a buffer unit for storing the plurality of input pulses;
a recovery unit for generating effective pulses using the plurality of input pulses;
A generation unit for generating the effective pulse width modulation signal by collecting and synthesizing the effective pulses
A backlight unit further comprising a.
 제 2 항에 있어서,
상기 다수의 입력펄스는 연속되는 제N 내지 제(N+3)입력펄스를 포함하고,
상기 복구부는,
상기 제N 및 제(N+1)입력펄스가 입력되는 제1앤드게이트와;
상기 제(N+2) 및 제(N+3)입력펄스가 입력되는 제2앤드게이트와;
상기 제1 및 제2앤드게이트의 출력이 입력되고, 상기 유효펄스를 출력하는 오어게이트
를 포함하는 백라이트 유닛.
3. The method of claim 2,
The plurality of input pulses include consecutive Nth to (N+3)th input pulses,
The recovery unit,
a first and gate to which the Nth and (N+1)th input pulses are input;
a second AND gate to which the (N+2)th and (N+3)th input pulses are input;
OR-gates to which the outputs of the first and second AND gates are input and output the effective pulses
A backlight unit comprising a.
 제 2 항에 있어서,
상기 입력 펄스폭변조신호는, 정상상태의 제1하이구간과, 상기 제1하이구간보다 짧은 비정상상태의 제3하이구간과, 상기 제1하이구간보다 긴 비정상상태의 제5하이구간을 포함하고,
상기 복구부는, 상기 제3 및 제5하이구간을 복구하여 상기 유효펄스를 생성하고,
상기 유효 펄스폭변조신호는, 상기 제1하이구간을 포함하는 백라이트 유닛.
3. The method of claim 2,
The input pulse width modulation signal includes a first high section in a steady state, a third high section in an abnormal state shorter than the first high section, and a fifth high section in an abnormal state longer than the first high section, ,
The recovery unit generates the effective pulse by restoring the third and fifth high sections,
The effective pulse width modulation signal is a backlight unit including the first high period.
 제 2 항에 있어서,
상기 입력 펄스폭변조신호는, 연속되는 다수의 제1하이구간과, 각각이 상기 다수의 제1하이구간 각각보다 짧고 연속되는 다수의 제3하이구간을 포함하고,
상기 복구부는, 상기 다수의 제1하이구간과 상기 다수의 제3하이구간을 이용하여 상기 유효펄스를 생성하고,
상기 유효 펄스폭변조신호는, 연속되는 상기 다수의 제1하이구간과 연속되는 상기 다수의 제3하이구간을 포함하는 백라이트 유닛.
3. The method of claim 2,
The input pulse width modulation signal includes a plurality of consecutive first high sections and a plurality of third high sections that are shorter and successive than each of the plurality of first high sections,
The recovery unit generates the effective pulse by using the plurality of first high sections and the plurality of third high sections,
The effective pulse width modulation signal includes a plurality of consecutive first high periods and a plurality of consecutive third high periods.
 제 2 항에 있어서,
상기 입력 펄스폭변조신호는, 연속되는 다수의 제1하이구간과, 각각이 상기 다수의 제1하이구간 각각보다 길고 연속되는 다수의 제5하이구간을 포함하고,
상기 복구부는, 상기 다수의 제1하이구간과 상기 다수의 제5하이구간을 이용하여 상기 유효펄스를 생성하고,
상기 유효 펄스폭변조신호는, 연속되는 상기 다수의 제1하이구간과 연속되는 상기 다수의 제5하이구간을 포함하는 백라이트 유닛.
3. The method of claim 2,
The input pulse width modulation signal includes a plurality of consecutive first high sections and a plurality of fifth high sections that are longer than each of the plurality of first high sections and are continuous,
The recovery unit generates the effective pulse by using the plurality of first high sections and the plurality of fifth high sections,
The effective pulse width modulation signal includes a plurality of consecutive first high periods and a plurality of consecutive fifth high periods.
 어셈블리 구동부가, 외부시스템으로부터 전달되는 입력 펄스폭변조신호의 연속되는 다수의 입력펄스를 이용하여 유효 펄스폭변조신호를 생성하는 단계와;
상기 어셈블리 구동부가, 상기 유효 펄스폭변조신호에 대응되는 발광다이오드 피드백신호를 생성하는 단계와;
상기 어셈블리 구동부가, 상기 발광다이오드 피드백신호에 따라 발광다이오드 어셈블리의 발광을 스위칭 하는 단계
를 포함하고,
상기 어셈블리 구동부가 상기 발광다이오드 피드백신호를 생성하는 단계는,
상기 어셈블리 구동부의 카운터부가 상기 유효 펄스폭변조신호의 듀티를 카운트하여 카운트신호를 생성하는 단계와;
상기 어셈블리 구동부의 스위칭부가 상기 카운트신호에 따라 상기 발광다이오드 피드백신호를 생성하는 단계
를 포함하는 백라이트 유닛의 구동방법.
generating, by an assembly driver, an effective pulse width modulation signal using a plurality of consecutive input pulses of an input pulse width modulation signal transmitted from an external system;
generating, by the assembly driver, a light emitting diode feedback signal corresponding to the effective pulse width modulation signal;
switching, by the assembly driver, light emission of the light emitting diode assembly according to the light emitting diode feedback signal
including,
The step of the assembly driving unit generating the light emitting diode feedback signal,
generating a count signal by counting the duty of the effective pulse width modulation signal by the counter unit of the assembly driving unit;
generating the light emitting diode feedback signal according to the count signal by the switching unit of the assembly driving unit
A method of driving a backlight unit comprising a.
 제 7 항에 있어서,
상기 어셈블리 구동부가 상기 유효 펄스폭변조신호를 생성하는 단계는,
상기 어셈블리 구동부의 버퍼부가 상기 다수의 입력펄스를 저장하는 단계와;
상기 어셈블리 구동부의 복구부가 상기 다수의 입력펄스를 이용하여 유효펄스를 생성하는 단계와;
상기 어셈블리 구동부의 생성부가 상기 유효펄스를 수집 합성하여 상기 유효 펄스폭변조신호를 생성하는 단계
를 포함하는 백라이트 유닛의 구동방법.
8. The method of claim 7,
The step of the assembly driving unit generating the effective pulse width modulation signal,
storing the plurality of input pulses by a buffer unit of the assembly driving unit;
generating effective pulses by using the plurality of input pulses by the recovery unit of the assembly driving unit;
generating the effective pulse width modulation signal by collecting and synthesizing the effective pulses by the generating unit of the assembly driving unit
A method of driving a backlight unit comprising a.
 제 8 항에 있어서,
상기 다수의 입력펄스는 연속되는 제N 내지 제(N+3)입력펄스를 포함하고,
상기 복구부는,
상기 제N 및 제(N+1)입력펄스가 입력되는 제1앤드게이트와;
상기 제(N+2) 및 제(N+3)입력펄스가 입력되는 제2앤드게이트와;
상기 제1 및 제2앤드게이트의 출력이 입력되고, 상기 유효펄스를 출력하는 오어게이트
를 포함하는 백라이트 유닛의 구동방법.
9. The method of claim 8,
The plurality of input pulses include consecutive Nth to (N+3)th input pulses,
The recovery unit,
a first and gate to which the Nth and (N+1)th input pulses are input;
a second AND gate to which the (N+2)th and (N+3)th input pulses are input;
OR-gates to which the outputs of the first and second AND gates are input and output the effective pulses
A method of driving a backlight unit comprising a.
 삭제delete 제 1 항에 있어서,
상기 다수의 입력펄스 중 적어도 하나는 노이즈 성분에 의한 비정상상태를 갖고,
상기 어셈블리 구동부는, 상기 비정상상태를 복구하여 정상상태를 갖는 유효펄스를 생성하고, 상기 유효펄스를 수집 합성하여 상기 유효 펄스폭변조신호를 생성하는 백라이트 유닛.
The method of claim 1,
At least one of the plurality of input pulses has an abnormal state due to a noise component,
The assembly driver may restore the abnormal state to generate an effective pulse having a normal state, and collect and synthesize the effective pulse to generate the effective pulse width modulation signal.
KR1020170121722A 2017-09-21 2017-09-21 Backlight Unit And Method Of Driving The Same KR102450190B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170121722A KR102450190B1 (en) 2017-09-21 2017-09-21 Backlight Unit And Method Of Driving The Same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170121722A KR102450190B1 (en) 2017-09-21 2017-09-21 Backlight Unit And Method Of Driving The Same

Publications (2)

Publication Number Publication Date
KR20190033224A KR20190033224A (en) 2019-03-29
KR102450190B1 true KR102450190B1 (en) 2022-09-30

Family

ID=65899150

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170121722A KR102450190B1 (en) 2017-09-21 2017-09-21 Backlight Unit And Method Of Driving The Same

Country Status (1)

Country Link
KR (1) KR102450190B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR200304020Y1 (en) 2002-12-09 2003-02-14 비욘드 이노베이션 테크놀로지 컴퍼니 리미티드 Back light control circuit for multi-lamp liquid crystal display devices

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100292032B1 (en) * 1998-11-13 2001-06-01 윤종용 Apparatus for controlling function of liquid crystal monitor
KR101349777B1 (en) * 2006-12-21 2014-01-10 엘지디스플레이 주식회사 Back light control apparatus for liquid crystal display
KR101587603B1 (en) * 2009-09-21 2016-01-25 삼성디스플레이 주식회사 Display apparatus and method of driving the same
KR101857806B1 (en) * 2011-08-11 2018-05-14 엘지디스플레이 주식회사 Liquid Crystal Display Device and Driving Method the same
KR102258239B1 (en) * 2013-11-12 2021-06-02 삼성디스플레이 주식회사 Backlight unit and display device comprising the backlight unit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR200304020Y1 (en) 2002-12-09 2003-02-14 비욘드 이노베이션 테크놀로지 컴퍼니 리미티드 Back light control circuit for multi-lamp liquid crystal display devices

Also Published As

Publication number Publication date
KR20190033224A (en) 2019-03-29

Similar Documents

Publication Publication Date Title
US10720098B2 (en) Pulse-width-modulation control of micro LED
US8373643B2 (en) Frequency synthesis and synchronization for LED drivers
JP5284348B2 (en) LED backlight drive device
EP3128511A1 (en) Display panel and pixel circuit
US8605123B2 (en) Method of driving backlight assembly and display apparatus having the same
US20070211011A1 (en) Flat panel display device and data signal generating method thereof
CN109767721A (en) Method and apparatus for driving LED display
US11348542B2 (en) Driving method for display device and display device
US8928245B2 (en) Driving circuit and its method of light emitting diode
CN112735313B (en) Display panel and electronic device
US11710446B2 (en) LED driving device and LED driving method
JP5643268B2 (en) Light emitting diode driving circuit, light emitting diode driving device and driving method
KR102450190B1 (en) Backlight Unit And Method Of Driving The Same
TW202333130A (en) Driving circuit for display panel
KR102199942B1 (en) Pmoled display device and pmoled display method for reducing flicker having brightness linearity
US7830336B2 (en) Driver device of plasma display panel
CN115083339B (en) Driving method and driving device of display panel
KR20090041494A (en) Led driving device with pwm control employing sub-scan selector and method thereof
US9549439B2 (en) Display apparatus and method of driving backlight thereof
KR20000074625A (en) Driving circuit for pdp
TWI394132B (en) Light-source driving circuit
KR20180062864A (en) Display apparatus, driving method of thereof and non-transitory computer readable recording medium
US7768804B2 (en) Inverter and method for controlling output frequency of inverter
KR100327356B1 (en) apparatus and method for brightness control of flat panel display element
JP2008026678A (en) Passive matrix type display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant