KR102450010B1 - 제조 데이터에 기초한 반도체 디바이스의 타겟 리콜 - Google Patents

제조 데이터에 기초한 반도체 디바이스의 타겟 리콜 Download PDF

Info

Publication number
KR102450010B1
KR102450010B1 KR1020207030152A KR20207030152A KR102450010B1 KR 102450010 B1 KR102450010 B1 KR 102450010B1 KR 1020207030152 A KR1020207030152 A KR 1020207030152A KR 20207030152 A KR20207030152 A KR 20207030152A KR 102450010 B1 KR102450010 B1 KR 102450010B1
Authority
KR
South Korea
Prior art keywords
dies
die
manufacturing
fingerprint
profile
Prior art date
Application number
KR1020207030152A
Other languages
English (en)
Other versions
KR20200123857A (ko
Inventor
로버트 제이. 래더트
데이비드 더블유. 프라이스
Original Assignee
케이엘에이 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 케이엘에이 코포레이션 filed Critical 케이엘에이 코포레이션
Publication of KR20200123857A publication Critical patent/KR20200123857A/ko
Application granted granted Critical
Publication of KR102450010B1 publication Critical patent/KR102450010B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2894—Aspects of quality control [QC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q30/00—Commerce
    • G06Q30/01—Customer relationship services
    • G06Q30/014—Providing recall services for goods or products
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2831—Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Business, Economics & Management (AREA)
  • Finance (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Development Economics (AREA)
  • Economics (AREA)
  • General Engineering & Computer Science (AREA)
  • Marketing (AREA)
  • Strategic Management (AREA)
  • General Business, Economics & Management (AREA)
  • Theoretical Computer Science (AREA)
  • Accounting & Taxation (AREA)
  • Automation & Control Theory (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Memories (AREA)
  • Hall/Mr Elements (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Physical Vapour Deposition (AREA)
  • Non-Volatile Memory (AREA)

Abstract

타겟 리콜을 제공하기 위한 시스템은 인라인 측정 프로파일을 생성하기 위해 하나 이상의 제조 단계 후에 반도체 다이에서 인라인 측정을 수행하기 위한 계측 서브 시스템, 고장난 다이의 제조 지문을 결정하기 위한 고장 분석 서브 시스템, 및 제어기를 포함한다. 계측 서브 시스템은 또한, 패키지 특성화 프로파일을 생성하기 위해 하나 이상의 패키징 단계 후에 반도체 다이의 하나 이상의 측정을 수행할 수 있다. 제어기는 고유한 전자 칩 식별자에 참조되는 인라인 측정 프로파일 및 패키지 특성화 프로파일에 기초하여 반도체 다이에 대한 제조 지문을 생성할 수 있다. 제어기는 또한, 반도체 다이의 제조 지문을 고장난 다이의 제조 지문과 비교하여 위험 다이를 식별하고 하나 이상의 위험 다이에 대한 타겟 리콜을 지시할 수 있다.

Description

제조 데이터에 기초한 반도체 디바이스의 타겟 리콜
관련 출원에 대한 상호 참조
본 출원은 35 U.S.C. § 119(e) 하에서 2018년 3월 20일에 출원되고 명칭이 “METHOD TO ENABLE TARGETED RECALL LOF AT RISK SEMICONDUCTOR DEVICES USING HOLISTIC MANUFACTURING DATA AND MACHINE LEARNING”이고 발명자가 Robert J. Rathert 및 David W. Price인 미국 가출원 번호 제62/645,406호의 이익을 주장하고, 이는 그 전체가 본 명세서에 참고로 통합된다.
기술 분야
본 개시는 반도체 디바이스의 리콜에 관한 것으로, 특히 제조 데이터에 기초하여 반도체 디바이스의 리콜을 목표로하는 것에 관한 것이다.
반도체 장치의 고장으로 인한 제품 리콜은 일반적으로 기업과 소비자 모두에게 비용이 많이 들고 파괴적이다. 따라서, 관련 비용 및 파괴를 완화시키기 위해 고장날 것으로 예상되는 반도체 디바이스에 대한 리콜을 제한하는 것이 바람직하다. 일반적인 제품 리콜은 위치 및 제조 시간 윈도우와 같은 고장난(failed) 디바이스와 연관된 전체 속성에 기초한다. 그러나, 이러한 블랭킷 리콜은 향후 동일하거나 유사한 유형의 고장을 방지하는데 비효율적이거나 효율적이지 못할 수 있다.
반도체 디바이스의 고장은 일반적으로 제조 및 작동 조건에서의 결함을 포함하지만 이에 제한되지 않는 복수의 요인의 수렴과 연관된다. 실제로, 주어진 반도체 디바이스는 복수의 제조 위치 중 임의의 위치에서 제조될 수 있으며, 온도, 습도, 진동, 전자 과부하(EOS), 또는 정전기 방전(ESD) 조건과 같은 다양한 작동 조건에 더 노출될 수 있다. 따라서, 타겟 리콜을 제공하기 위해 디바이스 고장을 정확하게 예측하는 것은, 진행중인 과제로 남아있다.
본 개시 내용의 하나 이상의 예시적인 실시예에 따라 타겟 리콜을 제공하기 위한 시스템이 개시된다. 하나의 예시적인 실시예에서, 시스템은 인라인 측정 프로파일을 생성하기 위해 하나 이상의 제조 단계 후에 반도체 다이에 대해 인라인 측정을 수행하기 위한 계측 서브 시스템을 포함한다. 다른 예시적인 실시예에서, 계측 서브 시스템은 패키지 특성화 프로파일을 생성하기 위해 하나 이상의 패키징 단계 후에 반도체 다이의 하나 이상의 측정을 수행한다. 다른 예시적인 실시예에서, 시스템은 고장난 다이의 제조 지문의 적어도 일부를 결정하기 위한 고장 분석 서브 시스템을 포함한다. 다른 예시적인 실시예에서, 시스템은 제어기를 포함한다. 다른 예시적인 실시예에서, 제어기는 반도체 다이의 인라인 측정 프로파일 및 패키지 특성화 프로파일에 기초하여 반도체 다이에 대한 제조 지문을 생성한다. 다른 예시적인 실시예에서, 제조 지문은 반도체 다이에 대한 고유한 전자 칩 식별자에 참조된다. 다른 예시적인 실시예에서, 제어기는 반도체 다이의 제조 지문과 고장난 다이의 제조 지문의 적어도 일부와의 비교에 기초하여 하나 이상의 위험 다이를 식별한다. 다른 예시적인 실시예에서, 제어기는 하나 이상의 위험 다이에 대한 타겟 리콜을 지시한다.
본 개시 내용의 하나 이상의 예시적인 실시예에 따라 타겟 리콜을 제공하는 방법이 개시된다. 하나의 예시적인 실시예에서, 방법은 인라인 측정 프로파일을 생성하기 위해 하나 이상의 반도체 제조 단계 후에 반도체 다이에 대해 인라인 측정을 수행하는 단계를 포함한다. 다른 예시적인 실시 예에서, 방법은 패키지 특성화 프로파일을 생성하기 위해 하나 이상의 패키징 단계 후에 반도체의 하나 이상의 측정을 수행하는 단계를 포함한다. 다른 예시적인 실시예에서, 방법은 인라인 측정 프로파일 및 패키지 특성화 프로파일에 기초하여 반도체 다이에 대한 제조 지문을 생성하는 단계를 포함한다. 다른 예시적인 실시예에서, 제조 지문은 반도체 다이에 대한 고유한 전자 칩 식별자에 참조된다. 다른 예시적인 실시예에서, 방법은 복수의 다이 중 고장난 다이의 제조 지문의 적어도 일부를 결정하는 단계를 포함한다. 다른 예시적인 실시예에서, 방법은 복수의 다이의 제조 지문과 고장난 다이의 제조 지문의 적어도 일부와의 비교에 기초하여 복수의 다이의 하나 이상의 위험 다이를 식별하는 단계를 포함한다. 다른 예시적인 실시예에서, 방법은 하나 이상의 위험 다이를 포함하는 디바이스를 리콜하는 단계를 포함한다.
본 개시 내용의 하나 이상의 예시적인 실시예에 따라 타겟 리콜을 제공하기 위한 시스템이 개시된다. 하나의 예시적인 실시예에서, 시스템은 계측 서브 시스템 및 고장 분석 서브 시스템에 통신 가능하게 결합된 제어기를 포함한다. 또 다른 예시적인 실시예에서, 제어기는, 하나 이상의 반도체 제조 단계 후에 계측 서브 시스템으로부터 수신된 반도체 다이의 인라인 측정 프로파일에 기초하여, 그리고 하나 이상의 패키징 단계 후에 계측 서브 시스템으로부터 수신된 반도체 다이의 패키지 특성화 프로파일에 기초하여 반도체 다이에 대한 제조 지문을 생성한다. 다른 예시적인 실시예에서, 제조 지문은 반도체 다이에 대한 고유한 전자 칩 식별자에 참조된다. 다른 예시적인 실시예에서, 제어기는 반도체 다이의 제조 지문과 고장 분석 서브 시스템으로부터 수신된 고장난 다이의 제조 지문의 적어도 일부와의 비교에 기초하여 하나 이상의 위험 다이를 식별한다. 다른 예시적인 실시예에서, 제어기는 하나 이상의 위험 다이에 대한 타겟 리콜을 지시한다.
전술한 일반적인 설명과 이하의 상세한 설명은 단지 예시적이고 설명적인 것이며 청구된 본 발명을 반드시 제한하는 것은 아님을 이해해야 한다. 명세서에 포함되고 그 일부를 구성하는 첨부 도면은, 본 발명의 실시예를 예시하고, 일반적인 설명과 함께 본 발명의 원리를 설명하는 역할을 한다.
본 개시 내용의 수많은 이점은 이하와 같은 첨부 도면을 참조하여 당업자에 의해 더 잘 이해될 수 있다.
도 1a는 본 개시 내용의 하나 이상의 실시예에 따른, 타겟 리콜을 제공하기 위한 시스템의 개념도이다.
도 1b는 본 개시 내용의 하나 이상의 실시예에 따른, 계측 서브 시스템을 예시하는 개념도이다.
도 1c는 본 개시 내용의 하나 이상의 실시예에 따른, 입자 기반 계측 서브 시스템을 예시하는 개념도이다.
도 2는 반도체 디바이스의 타겟 리콜을 수행하기 위한 방법에서 수행되는 단계를 예시하는 흐름도이다.
도 3a는 본 개시 내용의 하나 이상의 실시예에 따른, 반도체 제조 프로세스의 웨이퍼 스테이지 동안의 인라인 측정의 개념도이다.
도 3b는 본 개시 내용의 하나 이상의 실시예에 따른, 반도체 제조 프로세스의 패키지 스테이지 동안의 측정의 개념도이다.
도 4a는 본 개시 내용의 하나 이상의 실시예에 따른, 손상을 나타내는 외부 인클로저의 광학 이미지를 포함한다.
도 4b는 본 개시 내용의 하나 이상의 실시예에 따른, 손상을 나타내는 외부 인클로저의 입자 빔 이미지를 포함한다.
첨부 도면에 도시된 개시된 주제에 대한 참조가 이제 상세하게 이루어질 것이다. 본 개시 내용은 임의의 실시예 및 이의 특정 피처와 관련하여 특히 도시되고 설명되었다. 본 명세서에 설명된 실시 예는 제한적인 것보다는 예시적인 것으로 간주된다. 본 개시 내용의 사상 및 범위를 벗어나지 않고 형태 및 세부 사항에 있어서 다양한 변경 및 수정이 이루어질 수 있다는 것이 당업자에게 손쉽게 명백할 것이다
본 개시 내용의 실시예는, 전체적인 제조 데이터에 기초하여 반도체 디바이스의 타겟 리콜을 제공하기 위한 시스템 및 방법에 관한 것이다.
일부 실시예에서, 제조 지문(예를 들어, 지문)은, 제조 프로파일, 인라인 측정 프로파일, 패키지 테스트 프로파일, 또는 번인 프로파일과 같은 (그러나, 이에 제한되지는 않는) 반도체 디바이스의 제조 이력과 관련된 데이터를 통합 및/또는 추적하기 위해 개발된다. 디바이스 고장(예를 들어, 현장에서 작동하는 디바이스의 고장)시에, 고장난 디바이스의 적어도 일부 지문이 추출될 수 있다. 그 후, 타겟 리콜에는 고장난 디바이스와 유사한 지문을 가진 반도체 디바이스만을 포함할 수 있다. 이와 관련하여, 타겟 리콜은 고장난 디바이스와 유사한 조건 하에서 고장날 가능성이 있는 유사한 결함 및/또는 테스트 프로파일을 갖는 반도체 디바이스의 서브세트를 식별하기 위해 디바이스 특정 제조 데이터를 활용할 수 있다.
일부 실시예에서, 제조 지문은 제조와 연관된 다양한 조건을 식별하는데 적합한 제조 프로파일 데이터를 포함한다. 예를 들어, 제조 프로파일 데이터는 제조 시설, 제조 시설 내의 제조 라인 등과 같은 제조 위치를 포함할 수 있다. 다른 예로서, 제조 프로파일 데이터는 제조 시간 또는 시간 윈도우를 포함할 수 있다. 다른 예로서, 제조 프로파일 데이터는 특정 웨이퍼, 웨이퍼 상의 특정 다이, 다이 내의 특정 위치 등에 관련된 입상(granular) 정보를 포함할 수 있다. 예를 들어, 제조 프로파일 데이터는 로트 식별자, 웨이퍼 식별자, 또는 웨이퍼 상의 다이 위치(예를 들어, X-Y 좌표, 극좌표 등)와 같은 입상 정보를 포함 할 수 있지만, 이에 제한되지는 않는다. 다른 예로서, 각 디바이스에 고유한 전자 ID(ECID)를 제조한다.
본 명세서에서 제조 프로파일 데이터가 불충분할 수 있고/있거나 때때로 반도체 디바이스의 고장율에 대한 불량한 예측자가 될 수 있음이 인식된다. 예를 들어, 제조 프로파일 데이터만을 기초한 제품 리콜은, 고장난 장치에 일시적으로 가까운 시간에 동일한 위치에서 제조된 디바이스가 고장난 장치와 유사한 고장률을 갖는다고 가정한다. 그러나, 이러한 전체적인 특성으로 식별되는 디바이스의 작동 조건이 상이할 수 있는 경우일 수 있다. 예를 들어, 동일한 제조 시설로부터의 반도체 디바이스 및 일부 경우에 있어서 고장난 디바이스와 동일한 로트가 다른 구성요소에 통합되어 다른 작동 조건에 노출될 수 있다. 따라서, 제조 프로파일 데이터만을 기초한 제품 리콜에는 이들 디바이스의 실제 작동 조건 하에서 고장날 가능성이 없는 반도체 디바이스가 포함될 수 있다. 또한, 제조 프로필 데이터만을 기초한 제품 리콜에는 다른 로트 또는 다른 시설에서 제조된 반도체 디바이스가 포함되지 않을 수 있지만, 그럼에도 불구하고 유사한 제조 이력을 가지고 있고, 고장 가능성이 높은 고장난 디바이스와 유사한 작동 조건에 노출될 수 있다.
일부 실시예에서, 제조 지문은 인라인 측정 프로파일 데이터(예를 들어, 결함 프로파일 데이터, 계측 프로파일 데이터, 검사 프로파일 데이터 등)를 포함한다. 본 명세서에서는 제조 결함(예를 들어, 설계 사양과의 편차) 및/또는 오염물의 존재가 디바이스 고장을 야기할 수 있음을 인식한다. 따라서, 인라인 측정 프로파일 데이터를 포함하는 지문은, 고장난 디바이스와 동일하거나 유사한 결함 기반 고장 메커니즘에 취약한 반도체 디바이스의 식별을 용이하게 할 수 있다. 예를 들어, 반도체 제조 프로세스는 제조 프로세스를 특성화, 모니터링, 및/또는 제어하기 위한 일련의 계측 단계를 포함할 수 있다. 예를 들어, 반도체 제조 프로세스는 오염물의 도입과 연관된 결함, 타겟 값으로부터의 제조된 피처의 편차 등을 식별하기 위한 검사 단계를 포함할 수 있다. 다른 예에서, 반도체 제조 프로세는 연속적으로 제조된 층의 상대적 위치를 결정하기 위한 오버레이 계측 단계를 포함할 수 있다. 따라서, 지문은 제조 중 임의의 지점에서 웨이퍼 및/또는 다이와 연관된 계측 결과를 포함할 수 있다.
일부 실시예에서, 제조 지문은 테스팅 프로파일 데이터를 포함한다. 반도체 웨이퍼는 일반적으로 복수의 디바이스를 병렬로 제조하기 위해 웨이퍼 디바이스에 걸쳐 분산된 복수의 다이를 포함한다. 제조 후, 웨이퍼는 다이싱될 수 있고, 각 다이는 반도체 디바이스를 형성하기 위해 단독으로 또는 추가 구성요소와 함께 패키징될 수 있다. 패키징된 구성요소(또는 부분적으로 패키징된 구성요소)는, 일반적으로 다양한 작동 조건 하에서 다양한 구성요소 간의 전기적 및/또는 기계적 연결을 특성화하기 위한 연결 테스트, 디바이스가 선택된 사양 내에서 작동하는지 여부를 결정하기 위한 기능 테스트, 또는 고장에 대하여 디바이스를 스크리닝하기 위하여 구성요소가 다양한 스트레스를 받게 되는 번인 테스트와 같은 (그러나, 이에 제한되지는 않는) 다양한 테스트를 거친다. 유사한 테스팅 프로파일을 갖는 디바이스는 고장난 디바이스와 동일하거나 유사한 작동 조건 기반 고장 메커니즘에 취약할 수 있음이 본 명세서에서 인식된다. 따라서, 지문은 패키징되거나 부분적으로 패키징된 디바이스와 연관된 테스트 결과를 포함할 수 있다.
일부 실시예에서, 제조 지문은 예상되는 작동 프로파일 데이터를 포함한다. 주어진 반도체 디바이스가 고장난 디바이스와 동일하거나 유사한 작동 조건에 노출되는지 여부가 예상 고장 가능성에 영향을 미칠 수 있음이 본 명세서에서 인식된다. 예를 들어, 예상되는 작동 환경(예를 들어, 온도, 압력, EOS, EDS 등) 및/또는 의도된 용도(예를 들어, 항공기 조종실, 자동차, 소비자 전자 디바이스 등)은 제조시에 알려져 있는 경우일 수 있다. 따라서, 지문은 예상되는 작동 조건을 포함할 수 있다.
일부 실시예에서, 동일하거나 유사한 유형의 반도체 디바이스와 연관된 제조 지문은, 지문 내의 다양한 데이터의 검색 및 상관 분석을 용이하게 하는 포맷으로 저장된다. 예를 들어, 지문은 검색 가능한 데이터베이스에 저장될 수 있다. 다른 예로서, 지문은 기계 학습 기술을 사용하는 상관 관계에 적합한 시스템에 저장될 수 있다.
일부 실시예에서, 디바이스 고장시에, 고장난 디바이스에 대해 전체 또는 부분 지문이 추출된다. 예를 들어, 특정의 고장난 디바이스에 대한 전체 제조 지문이 생성되고 저장되면 전체 지문이 알려질 수 있다. 또 다른 예로서, 미지 또는 미확인 부분의 고장 분석에 기초하여 전체 또는 부분 지문을 추출할 수 있다.
일부 실시예에서, 반도체 디바이스의 서브 세트는, 저장된 지문을 갖는 고장난 디바이스의 지문 (또는 적어도 부분 지문)의 비교 분석에 기초하여 타겟 리콜의 일부로서 식별될 수 있다. 비교 분석은 고장난 장치와 유사한 동작 조건 하에서 고장날 가능성이 있는 반도체 디바이스를 식별하는 데 적합한 당해 분야에 알려진 임의의 기술을 포함할 수 있다. 예를 들어, 비교 분석은 선택된 메트릭에 의해 결정된 것과 유사한 지문을 갖는 반도체 디바이스를 식별하기 위한 “최근접 이웃” 기술을 포함할 수 있지만, 반드시 포함할 필요는 없다. 다른 예로서, 비교 분석은 지문에 포함된 다양한 데이터 객체와 연관된 가중치를 포함할 수 있다. 본 명세서에서는 지문의 다른 데이터 객체(object) 또는 데이터 객체의 조합이 고장을 예측하기 위한 다른 관련성을 가질 수 있음을 인식한다. 예를 들어, 결함 및/또는 테스트 프로필 데이터는 제조 프로파일 데이터보다 더 높은 예측 가중치를 가질 수 있지만, 반드시 가질 필요는 없다. 다른 예로서, 알려진 결함 유형 및 알려진 작동 조건의 특정 조합은 디바이스 고장과 높은 상관 관계가 있을 수 있다.
이제 도 1 내지 도 4b를 참조하면, 본 개시 내용의 하나 이상의 실시예에 따라, 지문 제조에 기초하여 타겟 리콜을 제공하기 위한 시스템 및 방법이 더 상세하게 설명된다.
도 1a는 본 개시내용의 하나 이상의 실시예에 따른 타겟 리콜을 제공하기 위한 시스템(100)의 개념도이다. 일 실시예에서, 시스템(100)은 제조 지문(104)을 저장 및/또는 분석하기 위한 제조 지문 서브 시스템(102)을 포함한다. 예를 들어, 제조 지문 서브시스템(102)은 제조 공정에 따른 다양한 단계에서 반도체 다이(106)와 연관된 데이터 객체를 검색 가능한 포맷으로 컴파일하고 저장할 수 있어 제조 지문(104)을 형성할 수 있다. 다른 예로서, 고장난 다이(108)(예를 들어, 반도체 다이(106) 중 하나의 고장시, 제조 지문 서브시스템(102)은 저장된 제조 지문(104)을 분석하여 반도체 다이(106)의 서브세트를 고장난 다이(108)와 유사한 제조 지문(104)을 갖는 위험 다이(110)로서 식별할 수 있다. 따라서, 위험 다이(110)는 리콜을 보증하기 위해 고장난 다이(108)와 유사한 작동 조건 하에서 고장날 가능성이 충분히 있을 수 있다.
다른 실시예에서, 제조 지문 서브 시스템(102)은 메모리 매체(114) 상에 유지되는 프로그램 명령어를 실행하도록 구성된 하나 이상의 프로세서(112)를 포함한다. 이와 관련하여, 제조 지문 서브 시스템(102)의 하나 이상의 프로세서(112)는 본 개시 내용 전체에 걸쳐 설명된 다양한 프로세스 단계 중 임의의 것을 실행할 수 있다. 제조 지문 서브 시스템(102)의 하나 이상의 프로세서(112)는 당해 분야에 알려진 임의의 프로세싱 엘리먼트를 포함할 수 있다. 이러한 의미에서, 하나 이상의 프로세서(112)는 알고리즘 및/또는 명령어를 실행하도록 구성된 임의의 마이크로프로세서 유형의 디바이스를 포함할 수 있다. 일 실시예에서, 하나 이상의 프로세서(112)는, 본 개시 내용 전반에 걸쳐 설명되는 바와 같이, 데스크탑 컴퓨터, 메인프레임 컴퓨터 시스템, 워크스테이션, 이미지 컴퓨터, 병렬 프로세서, 또는 시스템(100)을 작동시키도록 구성된 프로그램을 실행하도록 구성된 임의의 다른 컴퓨터 시스템(예를 들어, 네트워크로 연결된 컴퓨터)으로 구성될 수 있다. 용어 “프로세서”는 비일시적 메모리 매체(114)로부터 프로그램 명령어를 실행하는 하나 이상의 프로세싱 엘리먼트를 갖는 임의의 디바이스를 포함하도록 광범위하게 정의될 수 있다는 것이 또한 인식된다.
메모리 매체(114)는 연관된 하나 이상의 프로세서(112)에 의해 실행 가능한 프로그램 명령어를 저장하기에 적합한 당해 분야에 알려진 임의의 저장 매체를 포함할 수 있다. 예를 들어, 메모리 매체(114)는 비일시적 메모리 매체를 포함할 수 있다. 다른 예로서, 메모리 매체(114)는 ROM(read-only memory), RAM(random-access memory), 자기 또는 광학 메모리 디바이스(예를 들어, 디스크), 자기 테이프, 솔리드 스테이트 드라이브 등을 포함할 수 있지만 이에 제한되지는 않는다. 또한, 메모리 매체(114)는 하나 이상의 프로세서(112)와 함께 공통 제어기 하우징에 수용될 수 있다는 점에 유의한다. 일 실시예에서, 메모리 매체(114)는 하나 이상의 프로세서(112)의 물리적 위치에 대해 원격으로 위치될 수 있다. 예를 들어, 제조 지문 서브 시스템(102)의 하나 이상의 프로세서(112)는 네트워크(예를 들어, 인터넷, 인트라넷 등)를 통해 액세스 가능한 원격 메모리(예를 들어, 서버)에 액세스할 수 있다. 따라서, 상기 설명은 본 발명을 제한하는 것으로 해석되어서는 안되며 단지 예시적인 것이다.
다른 실시예에서, 시스템(100)은 리소그래피 도구, 에칭 도구, 연마 도구, 다이싱 도구, 또는 패키징 도구과 같은 (그러나, 이에 제한되지 않는) 반도체 다이(106)를 제조하기 위한 하나 이상의 제조 도구를 갖는 제조 서브 시스템(116)을 포함한다. 제조 서브 시스템(116)(예를 들어, 임의의 관련 제조 도구)은 반도체 다이(106)와 연관된 제조 정보를 제공하기 위해 제조 지문 서브 시스템(102)에 통신가능하게 결합될 수 있다. 이와 관련하여, 제조 지문 서브 시스템(102)에 의해 저장된 제조 지문(104)은 제조 서브 시스템(116)에 대한 정보 및/또는 제조 서브 시스템(116)으로부터의 정보를 포함하는 제조 프로파일 데이터를 포함할 수 있다. 예를 들어, 제조 프로파일 데이터는 제조 시설, 제조 시설 내의 제조 라인, 또는 다양한 제조 단계에서 사용되는 제조 도구를 포함할 수 있지만, 이에 제한되지는 않는다. 다른 예로서, 제조 프로파일 데이터는, 로트 식별자, 웨이퍼 식별자, 다이 식별자, 또는 웨이퍼 상의 다이의 위치와 같은 (그러나, 이에 제한되지는 않는) 웨이퍼 및/또는 다이 특정 정보를 포함할 수 있다.
다른 실시예에서, 시스템(100)은 제조 프로세스의 다양한 단계에서 반도체 다이(106)를 특성화 및/또는 스크리닝하기 위한 하나 이상의 계측 도구를 포함하는 계측 서브 시스템(118)을 포함한다. 계측 서브 시스템(118)은 제조 프로세스의 임의의 지점에서 임의의 유형의 계측 및/또는 검사 측정에 적합한 임의의 유형의 계측 도구를 포함할 수 있다.
예를 들어, 계측 서브 시스템(118)은 퇴적된 막 및/또는 제조된 피처의 하나 이상의 양태를 특성화하기 위한 계측 도구를 포함할 수 있다. 따라서, 제조 지문(104)은 하나 이상의 프로세스 단계에서 계측 결과와 연관된 인라인 측정 프로파일을 포함할 수 있다.
계측 서브 시스템(118)은 당해 분야에 알려진 임의의 유형의 계측 도구를 포함할 수 있다. 일 례에서, 계측 서브 시스템(118)은, 웨이퍼 두께, 웨이퍼 평탄도, 막 두께, 막 평탄도, 굴절률, 또는 스트레스와 같은 (그러나, 이에 제한되지는 않는) 베어(bare) 웨이퍼 및/또는 패턴화되지 않은 막의 양태를 특성화하는 웨이퍼 계측 도구를 포함한다. 다른 예에서, 계측 서브 시스템(118)은 크기, 임계 치수(CD), 형상, 방향, 또는 라인 거칠기와 같은 (그러나, 이에 제한되지는 않는) 제조된 피처의 양태를 측정하기 위한 계측 도구를 포함한다. 다른 예에서, 계측 서브 시스템(118)은 반도체 다이(106)의 상이한 층 상에 제조된 피처 사이의 상대적 등록 위치를 측정하기 위한 오버레이 계측 도구를 포함한다.
다른 예로서, 계측 서브 시스템(118)은 오염물 또는 제조 결함과 같은 (그러나, 이에 제한되지는 않는) 결함을 식별 및/또는 특성화하기 위한 검사 도구를 포함할 수 있다. 따라서, 제조 지문(104)은 하나 이상의 프로세스 단계에서 검사 결과를 포함할 수 있다.
계측 서브 시스템(118)은 당해 분야에 알려진 임의의 유형의 검사 도구를 포함할 수 있다. 하나의 예에서, 계측 서브 시스템(118)은 임계 치수(CD) 오류, 구성 요소 간의 원치 않는 연결(예를 들어, 전기 단락), 구성 요소 내의 원치 않는 갭, 라인 거칠기 오류, 형상 편차(예를 들어, 둥근 모서리) 등과 같은 (그러나, 이에 제한되지는 않는) 설계 사양으로부터 제조된 피처의 편차를 특성화하는 검사 도구를 포함한다. 이와 관련하여, 제조 지문(104)은 제조 프로세스의 복수의 단계에서 검사 결과(예를 들어, 알려진 결함 및/또는 타겟 값으로부터의 제조된 피처의 변화)와 연관된 반도체 다이(106)의 인라인 측정 프로파일을 포함할 수 있다. 다른 실시예에서, 계측 서브 시스템(118)은 반도체 다이(106) 상에 퇴적된 원치 않는 재료 또는 제조 결함(예를 들어, 연마 단계 동안의 스크래치, 피트, 보이드 등)과 같은 (그러나, 이에 제한되지는 않는) 오염물을 검출하기 위한 검사 도구를 포함한다.
다른 예로서, 계측 서브 시스템(118)은 패키지된 반도체 다이(106)의 기능 및/또는 연결성을 조사하기 위한 패키지 검사 및/또는 테스팅 도구를 포함할 수 있다. 따라서, 제조 지문(104)은 웨이퍼가 개별 다이로 다이싱되는 다이싱 단계 또는 다이가 추가 구성 요소에 통합하기에 적합한 칩(예를 들어, 전기 리드, 외부 지지대, 케이스 등을 가짐)에 통합되는 패키징 단계와 같은 (그러나, 이에 제한되지는 않는) 하나 이상의 프로세스 단계에서의 테스트 결과를 포함할 수 있다.
계측 서브 시스템(118)은 당해 업계에 알려진 임의의 유형의 패키지 테스팅 도구를 포함할 수 있다. 일 례에서, 계측 서브 시스템(118)은 패키징된 반도체 다이(106)의 전기적 및/또는 기계적 연결을 특성화할 수 있는 테스팅 도구를 포함한다. 하나의 예에서, 계측 서브 시스템(118)은 패키지 반도체 다이(106)의 성능이 온도, 전압, 전류, 또는 기계적 스트레스와 같은 (그러나, 이에 제한되지는 않는) 다양한 작동 조건 하에서 테스트되는 번인 테스트 장비를 포함한다.
계측 서브 시스템(118)과 연관된 계측 도구는, 광학 계측 시스템(예를 들어, 광 기반 계측 시스템), 입자 기반 계측 시스템, 또는 프로브 기반 시스템과 같은 (그러나, 이에 제한되지는 않는) 당해 분야에 알려진 계측 시스템의 임의의 조합을 포함할 수 있다.
일 실시예에서, 계측 서브 시스템(118)은 반도체 다이(106)를 광으로 조명하고/하거나 반도체 다이(106)로부터 발산되는 광을 수집하는 것에 기초한 광학 계측 도구를 포함할 수 있다.
도 1b는 본 개시 내용의 하나 이상의 실시예에 따른, 계측 서브 시스템(118)을 예시하는 개념도이다. 예를 들어, 도 1b는 광학 계측 도구를 나타낼 수 있지만, 이에 제한되지는 않는다.
일 실시예에서, 계측 서브 시스템(118)은 계측 조명 빔(122)을 생성하기 위한 계측 조명 소스(120)를 포함한다. 계측 조명 빔(122)은 전자기 방사선 빔 또는 입자 빔을 포함할 수 있다. 예를 들어, 계측 조명 빔(122)은 X-선 방사선, 자외선(UV) 방사선, 가시 방사선, 또는 적외선(IR) 방사선를 포함하지만 이에 제한되지는 않는 전자기 방사선의 하나 이상의 선택된 파장을 포함할 수 있다. 다른 예로서, 계측 조명 빔(122)은 전자 빔, 이온 빔, 중성 입자 빔 등을 포함할 수 있다.
다른 실시예에서, 계측 조명 소스(120)는 조명 경로(124)를 통해 계측 조명 빔(122)을 샘플 스테이지(126) 상에 배치된 반도체 다이(106)로 지향시킨다. 조명 경로(124)는 하나 이상의 조명 경로 렌즈(128)를 포함할 수 있다. 또한, 조명 경로(124)는 계측 조명 빔(122)을 수정 및/또는 컨디셔닝하기에 적합한 하나 이상의 추가 광학 구성요소(130)를 포함할 수 있다. 예를 들어, 하나 이상의 광학 구성요소(130)는 하나 이상의 편광기, 하나 이상의 필터, 하나 이상의 빔 스플리터, 하나 이상의 확산기, 하나 이상의 균질화기, 하나 이상의 아포다이저, 또는 하나 이상의 빔 성형기를 포함할 수 있지만, 이에 제한되지 않는다.
일 실시예에서, 조명 경로(124)는 빔 스플리터(132)를 포함한다. 다른 실시예에서, 계측 서브 시스템(118)은 반도체 다이(106) 상에 계측 조명 빔(122)을 포커싱하기 위한 대물 렌즈(134)를 포함한다.
다른 실시예에서, 계측 서브 시스템(118)은 수집 경로(138)를 통해 반도체 다이(106)로부터 발산되는 방사선을 캡처하도록 구성된 하나 이상의 검출기(136)를 포함한다. 수집 경로(138)는 반도체 다이(106)로부터 방사선을 수집하기 위한 하나 이상의 수집 경로 렌즈(140)를 포함할 수 있지만, 이에 제한되지는 않는다. 예를 들어, 검출기(136)는 하나 이상의 수집 경로 렌즈(140)를 통해 반도체 다이(106)로부터 반사되거나 산란된(예를 들어, 정반사, 확산 반사 등을 통함) 방사선을 수신할 수 있다. 다른 예로서, 검출기(136)는 반도체 다이(106)에 의해 생성된 방사선(예를 들어, 계측 조명 빔(122)의 흡수와 연관된 발광 등)을 수신할 수 있다. 다른 예로서, 검출기(136)는 반도체 다이(106)로부터 하나 이상의 회절 차수의 방사선(예를 들어, 0차 회절, ± 1차 회절, ± 2차 회절 등)을 수신할 수 있다.
검출기(136)는 반도체 다이(106)로부터 수신된 방사선을 측정하기에 적합한 당해 분야에 공지 된 임의의 유형의 검출기를 포함할 수 있다. 예를 들어, 검출기(136)는 CCD 검출기, TDI 검출기, 광전자 증배관(PMT), 애벌란체 포토다이오드(APD) 등을 포함할 수 있지만, 이에 제한되지는 않는다. 다른 예로서, 검출기(136)는 반도체 다이(106)로부터 방출되는 방사선의 파장을 식별하기에 적합한 분광 검출기를 포함할 수 있다. 다른 예로서, 검출기(136)는 계측 조명 빔(122)에 응답하여 반도체 다이(106)로부터 방출되는 입자(예를 들어, 2차 전자, 후방 산란 전자 등)를 검출하기에 적합한 입자 검출기를 포함할 수 있다. 또한, 계측 서브 시스템(118)은 계측 서브 시스템(118)에 의한 복수의 계측 측정을 용이하게 하기 위해 (예를 들어, 하나 이상의 빔 스플리터에 의해 생성된 복수의 빔 경로와 연관된) 복수의 검출기(136)를 포함할 수 있다.
다른 예로서, 계측 서브 시스템(118)은 반도체 다이(106)를 입자 빔(예를 들어, 전자 빔, 이온 빔 등)으로 조명하는 것 및/또는 반도체 다이(106)로부터 입자 기반 방사선을 수집하는 것에 기초한 입자 기반 계측 도구를 포함할 수 있다. 예를 들어, 입자 기반 계측 도구는 주사 전자 현미경(SEM) 또는 포커싱 이온 빔(FIB) 시스템을 포함할 수 있지만, 이에 제한되지는 않는다.
도 1c는 본 개시 내용의 하나 이상의 실시예에 따른, 입자 기반 계측 서브 시스템(118)을 예시하는 개념도이다.
일 실시예에서, 계측 서브 시스템(118)은 입자 빔(144)(예를 들어, 전자 빔, 입자 빔 등)을 생성하기 위한 입자 소스(142)(예를 들어, 전자 빔 소스, 이온 빔 소스 등)를 포함한다. 입자 소스(142)는 입자 빔(144)을 생성하기에 적합한 당해 분야에 공지된 임의의 입자 소스를 포함할 수 있다. 예를 들어, 입자 소스(142)는 전자 총 또는 이온 총을 포함할 수 있으나, 이에 제한되지는 않는다. 다른 실시예에서, 입자 소스(142)는 조정 가능한 에너지를 입자 빔에 제공하도록 구성된다. 예를 들어, 전자 소스를 포함하는 입자 소스(142)는 0.1 kV 내지 30 kV 범위의 가속 전압을 제공할 수 있지만, 이에 제한되지는 않는다. 다른 예로서, 이온 소스를 포함하는 입자 소스(142)는 1 내지 50 keV 범위의 에너지를 갖는 이온 빔을 제공할 수 있지만, 반드시 필요하지는 않다.
다른 실시예에서, 계측 서브 시스템(118)은 하나 이상의 입자 포커싱 엘리먼트(146)를 포함한다. 예를 들어, 하나 이상의 입자 포커싱 엘리먼트(146)는 단일 입자 포커싱 엘리먼트 또는 복합 시스템을 형성하는 하나 이상의 입자 포커싱 엘리먼트를 포함할 수 있지만, 이에 제한되지는 않는다. 다른 실시예에서, 하나 이상의 입자 포커싱 엘리먼트(146)는 입자 빔(144)을 샘플 스테이지(126)에 위치된 반도체 다이(106)로 지향시키도록 구성된 입자 대물 렌즈(148)를 포함한다. 또한, 하나 이상의 입자 소스(142)는 정전, 자기, 단전위, 또는 이중 전위 렌즈를 포함하지만 이에 제한되지는 않는 당해 분야에 공지된 임의의 유형의 전자 렌즈를 포함할 수 있다.
일 실시예에서, 계측 서브 시스템(118)은 단일 포커싱 엘리먼트 또는 복합 포커싱 엘리먼트로서 배열된 하나 이상의 입자 포커싱 엘리먼트(예를 들어, 조명 경로 렌즈(128) 등)를 포함한다. 예를 들어, 하나 이상의 입자 포커싱 엘리먼트는, 단일 입자 포커싱 엘리먼트 또는 계측 조명 빔(122)을 반도체 다이(106)로 지향시키는데 적합한 복합 시스템을 형성하는 하나 이상의 입자 포커싱 엘리먼트를 포함할 수 있지만, 이에 제한되지는 않는다.
다른 실시예에서, 계측 서브 시스템(118)은 반도체 다이(106)로부터 방출되는 입자 및/또는 전자기 방사선을 이미징하거나 그렇지 않으면 이를 검출하기 위해 하나 이상의 오프셋 검출기(136)를 포함할 수 있다. 예를 들어, 검출기(136)는 전자 수집기(예를 들어, 2차 전자 수집기, 후방 산란 전자 검출기 등)를 포함할 수 있다. 다른 예로서, 검출기(136)는 전자 및/또는 광자를 샘플 표면으로부터 검출하기 위한 광자 검출기(예를 들어, 광 검출기, x-선 검출기, 광전자 증배관(PMT) 검출기에 결합된 섬광 엘리먼트 등)를 포함할 수 있다.
입자 기반 계측 도구는 복수의 병렬 측정을 제공하기 위해 하나 이상의 컬럼을 포함할 수 있다. 예를 들어, 도 1c는 입자 기반 계측 도구의 단일 컬럼(150)을 나타낼 수 있지만, 이를 나타내는 것에 제한되지는 않는다. 계측 서브 시스템(118)은 임의의 수의 컬럼(150)을 포함할 수 있다. 또한, 복수의 컬럼(150)을 포함하는 계측 서브 시스템(118)은 컬럼(150)을 위한 단일 계측 조명 소스(120) 또는 하나 이상의 컬럼(150)을 위한 전용 계측 조명 소스(120)를 포함할 수 있다.
또한, 계측 서브 시스템(118)(예를 들어, 광학 계측 시스템, 입자 기반 계측 시스템 등)과 연관된 계측 도구는 이미징 모드 또는 비이미징 모드에서 작동할 수 있다. 예를 들어, 이미지 기반 계측 도구는, 포인트별로 이미지를 구축하기 위한 테스트 하에서 선택된 시야를 렌즈로 이미징하거나 디바이스를 가로질러 조명 빔(예를 들어, 광 빔, 입자 빔 등)을 스캐닝함으로써 반도체 다이(106)의 이미지를 생성할 수 있다.
다른 예로서, 계측 서브 시스템(118)은 소스 및/또는 수집 프로브를 포함하는 프로브 기반 계측 도구를 포함할 수 있다. 예를 들어, 프로브 기반 계측 도구는 전기 전압 및/또는 전류를 공급하기 위한 프로브(예를 들어, 전기 패드)뿐만 아니라 회로의 선택된 부분에서 전압 및/또는 전류를 측정하기 위한 프로브(예를 들어, 선택된 구성요소 사이의 전기 패드 등)를 포함할 수 있다. 추가로, 프로브 기반 계측 도구는 테스트 중인 디바이스 또는 비접촉식 프로브와 물리적으로 접촉하도록 의도된 기계적 프로브와 같은 (그러나, 이에 제한되지는 않는) 당해 분야에 알려진 임의의 유형의 프로브를 가질 수 있음이 본 명세서에서 인식된다. 일 례로, 프로브 기반 계측 도구는 디바이스 내에서 전압 및/또는 전류를 유도하기 위해 하전 입자 빔을 활용할 수 있다.
측정 프로브는 독립형 프로브 기반 계측 시스템에 의해 활용되거나 광학 계측 시스템 또는 입자 기반 계측 시스템과 같은 (그러나, 이에 제한되지는 않는) 다른 계측 시스템에 통합될 수 있다. 일 실시예에서, 도 1b에 도시된 바와 같이, 하나 이상의 측정 프로브(152)는 이미징 광학 계측 시스템에 통합된다. 예를 들어, 광학 계측 시스템은, 반도체 다이(106) 상의 측정 프로브(152)의 위치가 가시화되어 정렬(예를 들어, 접촉 패드에 대한 측정 프로브(152)의 정렬 등)을 용이하게 할 수 있도록 이미징 시스템으로서 구성될 수 있다.
다른 실시예에서, 시스템(100)은 고장난 다이(108)와 연관된 고장 메커니즘을 결정하기 위한 하나 이상의 계측 및/또는 테스팅 도구를 포함하는 고장 분석 서브 시스템(154)을 포함한다. 예를 들어, 고장 분석 서브 시스템(154)은 계측 서브 시스템(118)의 임의의 계측 도구(예를 들어, 검사 도구, 프로브 기반 도구 등)를 포함할 수 있지만, 반드시 포함할 필요는 없다. 따라서, 고장 분석 서브 시스템(154)은, 선택된 구성요소들 사이의 전기적 연결을 특성화하기 위한 전기적 트레이스 테스트, 선택된 구성요소들 사이의 고장난 다이(108)의 주파수 응답, 또는 고장 지점을 식별하기 위해 고장난 다이(108)의 다양한 부분의 이미징, 또는 정보의 외부 소스(예를 들어, 사고 보고서, 로그 등)의 분석과 같은 당해 분야에 공지된 임의의 기술을 사용하여 고장난 다이(108)를 조사할 수 있다.
일 실시예에서, 고장 분석 서브 시스템(154)은 고장 메커니즘을 제조 지문(104)의 하나 이상의 엘리먼트에 링크할 수 있다. 예를 들어, 고장은 제조된 피처의 물리적, 전기적, 기계적, 광학적, 또는 화학적 특성과 같은 (그러나, 이에 제한되지는 않는) 고장난 다이(108)의 알려진 특성에 링크될 수 있다. 따라서, 고장 분석 서브 시스템(154)은, 고장 메커니즘에 기여했을 수도 있는 고장난 다이(108)의 제조 지문(104)의 하나 이상의 구성요소(예를 들어, 인라인 측정, 패키지 특성화 측정, 번인 테스트) 등을 식별할 수있다. 따라서, 제조 지문 서브 시스템(102)은 고장 메커니즘에 링크된 제조 지문(104)의 유사한 구성요소를 갖는 위험 다이(110)를 식별할 수 있다.
디바이스 고장시에, 고장난 다이(108)와 연관된 고장 메커니즘이 알려지지 않을 수 있다. 예를 들어, 고장난 다이(108)가 충분히 손상되어 고장 메커니즘이 원하는 신뢰 수준 내에서 결정되지 않을 수 있는 경우일 수 있다. 다른 예로서, 고장의 성격은 원하는 신뢰 수준 내에서 결정되지 않을 수 있다. 일 실시예에서, 하나 이상의 위험 다이(110)는 일반적으로 고장 메커니즘을 특별히 고려하지 않고 고장난 다이(108)의 제조 지문(104)에 기초하여 결정된다.
다른 실시예에서, 제조 지문 서브 시스템(102)은 제조 서브 시스템(116), 계측 서브 시스템(118) 또는 고장 분석 서브 시스템(154)과 같은 (그러나, 이에 제한되지는 않는) 장비로부터 제조 프로세스를 따라 여러 지점에서 생성된 데이터에 기초하여 반도체 다이(106)에 대한 제조 지문(104)을 생성한다. 예를 들어, 제조 지문 서브 시스템(102)은 메모리 매체(114)에 각 반도체 다이(106)와 연관된 제조 지문(104)을 저장할 수 있다. 또한, 제조 지문(104)은 당해 분야에 알려진 임의의 기술을 사용하여 반도체 다이(106)에 참조될 수 있다. 일 실시예에서, 각 반도체 다이(106)에는 고유한 전자 칩 식별자(ECID)가 주어진다. 따라서, 제조 지문(104) 및 그 안의 연관 데이터는 ECID를 참조할 수 있다.
다른 실시예에서, 제조 지문(104)은 다양한 데이터 객체(예를 들어, 제조 프로파일, 결함 프로파일, 테스팅 프로파일 등)가 고장난 다이(108)의 제조 지문(104)의 대응하는 데이터 객체와 비교하기 위해 개별적으로 액세스될 수 있도록 검색 가능한 포맷으로 저장된다. 또한, 제조 지문 서브 시스템(102)은 제조 지문(104) 또는 분석 결과를 저장, 액세스, 분석 및/또는 뷰잉에 적합한 임의의 프레임워크를 포함할 수있다. 예를 들어, 제조 서브 시스템(116)은 Apache Hadoop, Apache Spark, Apache Storm, 또는 Google BigQuery와 같은 (그러나, 이에 제한되지는 않는) 데이터 프레임워크(예를 들어, 빅 데이터 프레임워크 등)를 포함할 수 있지만, 이에 제한되지는 않는다. 이와 관련하여, 제조 지문 서브 시스템(102)은 배치(batch) 프로세싱 또는 스트림 프로세싱과 같은 (그러나, 이에 제한되지는 않는) 데이터 프로세싱 스킴의 임의의 조합을 구현할 수 있다.
또한, 제조 지문 서브 시스템(102)은 HDFS(Apache Hadoop Distributed File System), Ceph 파일 시스템, Luster 파일 시스템과 같은 (그러나, 이에 제한되지는 않는) 제조 지문(104)을 저장하기 위한 파일 시스템을 포함할 수 있다. 또한, 제조 지문 서브 시스템(102)은 MapReduce 프레임워크(예를 들어, Apache MapReduce, Google MapReduce, Pachyderm MapReduce 등), Apache Tez, Apache Ignite, Apache PIG, JAQL, 또는 Apache Flink와 같은 (그러나, 이에 한정되지는 않는) 저장된 제조 지문(104)에서 작동하기에 적합한 데이터 분석 및/또는 데이터 마이닝 모델을 포함할 수 있다..
제조 지문 서브 시스템(102)은 임의의 레벨의 구조로 제조 지문(104)(예를 들어, 제조 프로세스를 따른 다양한 단계로부터 반도체 다이(106)과 연관된 데이터 객체)을 저장할 수 있다. 또한, 제조 지문(104)은 상이한 레벨의 구조를 갖는 데이터를 포함할 수 있다. 예를 들어, 제조 지문(104) 또는 그 일부는 비구조화, 반구조화, 또는 구조화 데이터로서 저장될 수 있다. 그러나, 데이터는 일반적으로 라벨 구조화 데이터, 반구조화 데이터, 비구조화 데이터 등이 주어진 데이터세트 내의 구조의 양을 설명하는 스펙트럼의 일반적인 위치를 나타낼 수 있도록, 다양한 수준의 구조 또는 조직을 가질 수 있다. 따라서, 구조화되지 않은 데이터조차도 어느 정도의 조직이나 구조를 나타낼 수 있다.
예를 들어, 제조 지문(104) 또는 그 일부는, 정보가 정의된 일련의 조직 라벨(예를 들어, 식별 정보, 주어진 프로세싱 단계에서의 결함 프로파일, 주어진 패키징 단계에서의 데이터 테스트 등)로 조직화될 수 있는 구조화 또는 반구조화 데이터를 포함할 수 있다. 이와 관련하여, 데이터 구조는 제조 지문(104) 간의 비교를 용이하게 할 수 있고, 상이한 조직 라벨에 걸쳐 제조 지문(104) 간의 유사점 및 차이점을 식별할 수 있다. 또한, 모든 반도체 다이(106)가, 상이한 반도체 다이(106)의 제조 지문(104)이 다른 정의된 조직 구조와 연관된 데이터를 포함할 수 있도록 동일한 일련의 프로세싱 단계, 계측 단계, 및/또는 테스팅 단계를 거치는 것은 아니라는 것이 본 명세서에서 인식된다. 그러나, 특정 반도체 디바이스와 연관된 반도체 다이(106)가 공통 조직 라벨 내에 데이터를 가질 수 있는 경우일 수 있다. 다른 예로서, 제조 지문(104), 또는 그 일부는 구조화되지 않은 데이터로서 저장될 수 있다. 이와 관련하여, 제조 지문(104)은 제조 중에 발생하는 특별한 상황 또는 문제와 같은 (그러나, 이에 제한되지는 않는) 정의된 조직 라벨에 맞지 않을 수도 있는 정보를 포함할 수 있다.
제조 지문 서브 시스템(102)은 제조 지문(104) 또는 그 일부를 당해 분야에 알려진 임의의 유형의 데이터베이스 저장 프레임워크에 저장할 수 있다. 예를 들어, 제조 지문(104)과 연관된 구조화 데이터는 Apache Hive, Google BigQuery, Apache Tajo, 또는 Apache MRQL와 같은 (그러나, 이에 제한되지는 않는) 관계형 인프라스트럭쳐(예를 들어, 관계형 데이터베이스 등)에 저장될 수 있지만, 반드시 저장될 필요는 없다. 다른 예로서, 제조 지문(104)과 연관된 반구조화 데이터는, 문서 데이터 모델, 스트림 데이터 모델, 키-값 데이터 모델, 또는 그래프 데이터 모델과 같은 (그러나, 이에 제한되지는 않는) 임의의 유형의 NoSQL 데이터베이스에 저장될 수 있지만, 반드시 저장될 필요는 없다. 예를 들어, 반구조화 데이터는 Apache Cassandra, Apache HBase, Google BigTable, Hypertable 또는 Apache Kudu와 같은 (그러나, 이에 제한되지는 않는) 모든 유형의 반 구조화 데이터 인프라스트럭쳐에 저장될 수 있다. 다른 예로서, 구조화되지 않은 데이터는 임의의 검색 가능한 포맷으로 저장될 수 있다.
제조 지문(104)은 또한 단일 검색 가능한 데이터세트로 조직되거나 임의의 수의 개별 데이터세트 내에 분포될 수 있다. 예를 들어, 모든 알려진 제조 지문(104)을 포함하는 단일 데이터세트는 많은 상이한 반도체 다이(106) 간의 상관을 용이하게 할 수 있고, 임의의 이용 가능한 데이터에 기초하여 위험 다이(110)를 식별할 수 있다. 다른 실시예에서, 제조 지문(104)은 독립적으로 검색될 수 있는 복수의 데이터세트에 걸쳐 분할된다.
예를 들어, 효율적인 검색 및 유용한 상관 관계를 촉진하기 위해 주어진 데이터 세트의 크기를 제한하는 것이 바람직할 수 있다. 따라서, 제조 지문(104)는 제조 시간, 반도체 디바이스의 유형(예를 들어, 메모리 칩, 일반 프로세싱 칩, 비디오 프로세싱 칩 등), 또는 예상되는 운영 환경(예를 들어, 개인용 전자 제품, 자동차, 항공 전자 공학 등)과 같은 (그러나, 이에 제한되지 않는) 임의의 유형의 조직 스킴에 기초하여 하나 이상의 데이터 세트에 저장될 수 있다.
다른 예로서, 제조 지문(104)와 연관된 데이터 객체는 데이터 내의 구조 레벨에 기초하여 복수의 데이터 세트로 분산될 수 있다. 예를 들어, 제조 지문(104) 내의 데이터 객체의 조직 인프라스트럭쳐가 연관된 데이터 객체를 검색, 마이닝(mining), 및/또는 분석하기 위한 알고리즘의 가용성 및/또는 효율성을 안내할 수 있는 경우일 수 있다. 따라서, 위험 다이(110)는 상이한 레벨의 구조를 갖는 제조 지문(104)의 일부와 연관된 상이한 데이터 세트의 복수의 질의에 기초하여 식별될 수 있다.
다른 예로서, 제조 지문(104)은 연관된 데이터 객체가 하나 이상의 프로세싱 단계에서의 계측 데이터에 기초하여 (예를 들어, 계측 서브 시스템(118)으로부터) 이상치로 결정되는지 여부에 기초하여 복수의 데이터 세트로 분산될 수 있다. 선택된 품질 공차 내에 있는 것으로 간주되는 임의의 주어진 프로세싱 단계에서 반도체 다이(106)와 연관된 계측 데이터는, 일반적으로 값의 분포 및/또는 클러스터링을 특징으로 할 수 있고, 일부 반도체 다이(106)는 값(예를 들어, 이상치)의 분포 외의 계측 측정을 나타낼 수 있음이 본 명세서에서 인식된다. 그러나, 선택된 품질 공차 내에서 하나 이상의 계측 측정과 연관된 이상치 데이터를 나타내는 반도체 다이(106)가 분포 내의 반도체 다이(106)보다 고장에 더 취약할 수 있는 경우일 수 있다. 따라서, 하나 이상의 프로세싱 단계에서 이상치 데이터를 갖는 위험 다이(110)와 연관된 제조 지문(104)은 공통 데이터 세트에 저장될 수 있지만, 반드시 저장될 필요는 없다.
또한, 이상치 데이터는 당해 분야에 알려진 임의의 방법을 사용하여 식별될 수 있다. 예를 들어, 부품 평균 테스트(PAT) 분석을 사용하여 이상치 데이터를 식별할 수 있다. 일 실시예에서, 시스템(100)은 정적 PAT(S-PAT) 분석을 수행한다. 이와 관련하여, 계측 데이터는 일련의 반도체 다이(106)(일반적으로, 비록 반드시 다른 로트로부터는 아닐지라도)에 대해 생성되고 통계적으로 분석되어 선택된 품질 공차(tolerance)[예를 들어, 특정 계측 측정에 대하여 선택된 상한 및 하한] 내에서 계측 데이터의 분포를 결정한다. 예를 들어, 계측 데이터에 대한 평균 및 표준 편차가 생성될 수 있다. 통계 분석으로부터, PAT 한계를 생성하여 이상치 계측 데이터를 식별할 수 있다. 예를 들어, 계측 데이터의 가우스 분포에 대한 PAT 한계는 6 표준 편차보다 큰 평균(예를 들어, μ + 6σ)의 편차일 수 있지만 반드시 그럴 필요는 없다. 따라서, 제조 동안에 획득된 반도체 다이(106)에 대한 계측 데이터는 이상치를 결정하기 위해 PAT 한계와 비교될 수 있다. 또한, PAT 데이터는 이상치 데이터를 포함하는 반도체 다이(106)의 분포를 제한하기 위해 반도체 다이(106)를 스크리닝(screen)하는데 사용될 수 있고/있거나 배치될 반도체 다이(106)의 제조 지문(104)에 통합될 수 있다.
시스템(100)은 제조 서브 시스템(116), 계측 서브 시스템(118), 제조 지문 서브 시스템(102), 또는 추가 서브 시스템(도시되지 않음)과 같은 (그러나 이에 한정되지 않는) 구성 요소의 임의의 조합을 사용하여 PAT 분석을 수행할 수있다. 일 실시예에서, PAT 분석은 계측 서브 시스템(118)에 의해 수행되고, 결과 데이터는 제조 지문(104)으로의 통합을 위해 제조 지문 서브 시스템(102)에 제공된다. 다른 실시예에서, 제조 지문 서브 시스템(102)은 계측 서브 시스템(118)으로부터 계측 데이터를 수신하고, 제조 지문(104)에 포함시키기 위해 PAT 분석을 수행한다. 또한, 시스템(100)은 이상치의 결정을 위해 PAT 분석 변이의 임의의 조합을 수행할 수 있다. 일 실시예에서, 시스템(100)은 제조 동안에 인라인 검사 및/또는 계측 데이터에 기초하여 인라인 PAT(I-PAT)를 수행한다. I-PAT는 일반적으로 2017년 3월 23일에 출원되고 명칭이 “잠재 신뢰성 결함 검출을 위한 인라인 부품 평균 테스트(I-PAT) 방법론”인 미국 특허 출원 번호 제62/475,749에 기재되어 있으며, 이는 그 전체가 본 명세서에 참고로 통합된다. 다른 실시예에서, 시스템(100)은 롤링 데이터 세트를 사용하여 통계적 PAT 한계를 생성하는 것에 기초하여 동적 PAT(D-PAT)를 수행한다. 다른 실시예에서, 시스템(100)은 파라메트릭 데이터에 기초하여 파라메트릭 PAT(P-PAT)를 수행한다. 다른 실시예에서, 시스템(100)은 웨이퍼상의 측정의 지리적(예를 들어, 위치) 데이터에 기초한 계측 데이터의 클러스터링에 기초하여 지리적 PAT(G-PAT)를 수행한다.
제조 지문 서브 시스템(102)은 제조 지문(104)에 액세스하고/하거나 분석을 수행하기 위한 다양한 인터페이스를 포함할 수 있다. 예를 들어, 제조 지문 서브 시스템(102)은 질의를 제공하기 위해(예를 들어, 고장한 다이(108)의 제조 지문과 유사한 제조 지문(104)을 갖는 위험 다이(110)를 식별하기 위해) 로컬 인터페이스(예를 들어, 로컬 유선 또는 무선 네트워크 상의 컴퓨팅 디바이스)를 포함할 수 있으며, 연관된 결과를 볼 수 있다. 이와 관련하여, 제조 지문(104)에 대한 액세스는, 데이터 세트에 대한 강화된 보안 및/또는 액세스 제어를 용이하게 하기 위해 엄격하게 제어될 수 있다. 다른 예로서, 제조 지문 서브 시스템(102)은 하나 이상의 원격 컴퓨팅 디바이스가 저장된 제조 지문(104)에 액세스하고, 질의를 제공하고, 및/또는 질의 결과를 볼 수 있도록 원격 인터페이스를 제공할 수 있다. 예를 들어, 원격 인터페이스는 웹 포털(예를 들어, 임의의 적절한 디바이스에서 브라우저 또는 애플리케이션을 통해 볼 수 있음), 가상 사설망(VPN) 등을 포함할 수 있지만, 이에 제한되지는 않는다. 또한, 원격 인터페이스는 AES(Advanced Encryption Standard), Twofish, Blowfish 등과 같은 당해 분야에 알려진 임의의 유형의 보안 메커니즘을 포함할 수 있지만, 이에 제한되지는 않는다.
다른 실시 예에서, 제조 지문 서브 시스템(102)은 하나 이상의 선택된 유사성 메트릭에 기초하여 고장난 다이(108)[예를 들어, 위험 다이(110)]의 것과 유사한 제조 지문(104)을 갖는 반도체 다이(106)의 서브세트를 식별한다. 이와 관련하여, 위험 다이(110)는 고장난 다이(108)와 유사한 작동 조건 하에서 고장에 취약할 것으로 예측된다. 따라서, 위험 다이(110)만을 포함하도록 타겟 리콜이 개시될 수 있다. 예를 들어, 고장난 다이(108)의 전체 또는 부분 제조 지문(104)은 고장시에 추출될 수 있다. 예를 들어, 고장난 다이(108)의 전체 제조 지문(104)이 제조 지문 서브 시스템(102)에 저장되는 경우에, 전체 제조 지문(104)이 추출될 수 있다(예를 들어, ECID 등을 참조함으로써 추출될 수 있음). 또 다른 예에서, 고장난 다이(108)를 식별할 수 없는 경우(예를 들어, 인쇄 된 ECID가 고장 등에 의해 손상된 경우), 부분 제조 지문(104)은 고장 분석 서브 시스템(154)을 사용하여 추출될 수 있다. 비제한적인 예로서, 아크 관련 단락의 경우에, 고장 분석 서브 시스템(154)은 아크에 기여했을 수 있는 고장 지점 근처에서 크기를 가진 피처 및/또는 피처 분리를 식별할 수 있다.
제조 지문 서브 시스템(102)은 분류, 구분(sorting), 클러스터링, 이상치 검출, 신호 응답 계측, 회귀 분석, 인스턴스 기반 분석(예를 들어, 최근접 이웃 분석 등), 차원 감소(예를 들어, 요인 분석, 피처 추출, 주성분 분석 등), 지도 학습(예를 들어, 인공 신경망, 서포트 벡터 머신, 랜덤 포레스트 등), 준지도 학습(예를 들어, 생성 모델 등), 비지도 학습(예를 들어, 벡터 양자화 등), 심층 학습 또는 베이지안 통계와 같은 (그러나 이들로 한정되지 않는) 당해 분야에 알려진 임의의 분석 기술을 사용하여 제조 지문(104)을 비교할 수 있다. 분석 기술 및 임의의 연관된 라벨은 오로지 설명 목적으로만 제공되며 제한하려는 의도가 아님을 이해해야 한다. 예를 들어, 제조 지문 서브 시스템(102)은 본 명세서에 제공된 임의의 분석 기술을 포함할 수 있지만 이에 제한되지 않는 당해 분야에 공지된 임의의 기계 학습 기술을 사용하여 제조 지문(104)을 비교할 수 있다. 분석 기술은 다양한 방식으로 설명 및/또는 분류될 수 있음이 본 명세서에서 인식된다. 또한, 분석 기술의 조합이 구현될 수 있다.
또한, 제조 지문 서브 시스템(102)은 맞춤형 설계 도구, 상업적으로 이용 가능한 도구, 오픈 소스 도구, 또는 아파치 마아우트(Apache Mahout), WEKA(Waikato Environment for Knowledge Analysis), deeplearning4j, 스파쿨링 워터(Sparkling Water)또는 Apache SystemML과 같은 (그러나에 이에 제한되지 않는) 맞춤형 설계 도구, 상용 도구, 오픈 소스 도구의 임의의 조합을 사용하여 상기 선택된 분석 기술을 구현할 수 있다.
일 실시예에서, 제조 핑거프린트 서브 시스템(102)은 선택된 거리 메트릭에 기초하여 위험 다이(110)가 식별되는 최근접 이웃 분석에 적어도 부분적으로 기초하여 위험 다이(110)를 식별한다. 예를 들어, 제조 지문(104)과 연관된 다양한 데이터 객체는, 다차원 공간에서 표현될 수 있고, 위험 다이(110)는 선택된 거리 메트릭에 기초하여 고장난 다이(108)로부터의 거리에 기초하여 선택될 수 있다. 거리 메트릭은 유클리드 거리(그러나, 이에 제한되지 않는)와 같이 당해 분야에 알려진 임의의 유형의 거리 메트릭일 수 있다.
최근접 이웃 알고리즘은 복수의 방식으로 구현될 수 있다. 예를 들어, 제조 지문 서브 시스템(102)은 고정된 최근접 이웃 검색에 기초하여 위험 다이(110)를 식별할 수 있다. 이와 관련하여, 위험 다이(110)는 고장난 다이(108)의 제조 지문(104)으로부터 고정된 거리(선택된 거리 메트릭에 기초함) 내에 제조 지문(104)을 갖는 것으로 식별될 수 있다. 따라서, 하나 이상의 고정된 거리가 위험 다이(110)를 식별하기 위한 질의에서 고장난 다이(108)의 제조 지문(104)과 함께 제공될 수있다. 다른 예로서, 제조 지문 서브 시스템(102)은 k-최근접 이웃 검색에 기초하여 위험 다이(110)를 식별할 수 있다. 이와 관련하여, 최근접 이웃의 선택된 수 k가 식별될 수 있다. 따라서, k의 하나 이상의 값이, 위험 다이(110)를 식별하기 위한 질의에서 고장난 다이(108)의 제조 지문(104)과 함께 제공될 수 있다. 다른 예로서, 제조 지문 서브 시스템(102)은 k-최근접 이웃 검색에 기초하여 위험 다이(110)를 식별할 수 있다. 이와 관련하여, 최근접 이웃의 선택된 수 k가 식별될 수 있다. 따라서, k의 하나 이상의 값이 위험 다이(110)를 식별하기 위한 질의에서 고장난 다이(108)의 제조 지문(104)과 함께 제공될 수 있다. 다른 예로서, 제조 지문 서브 시스템(102)은 최근접 이웃 거리 비율에 기초하여 위험 다이(110)를 식별할 수 있다. 이와 관련하여, 이웃 간의 상대 거리는, 최근접 이웃을 식별하기 위한 임계값을 결정하는데 사용된다. 예를 들어, 최근접 이웃 검색의 결과는 임계 값 설정(예를 들어, 고정 거리 방법의 고정 거리, k-최근접 이웃 방법에서의 최근접 이웃의 수 k 등)에 크게 의존한다. 따라서, 이웃의 서브세트(예를 들어, 반도체 다이(106))가 유사한 조건하에서 고장으로 예상될 수 있도록 함께 클러스터링될 수 있지만, 주어진 최근접 이웃 검색은 클러스터 내의 모든 이웃을 포함하지 못할 수 있다. 일 례에서, 최근접 이웃 거리 비율 또는 클러스터링 기술 (그러나, 이에 제한되지 않는)과 같은 추가 기술은, 클러스터의 적어도 일부가 최근접 이웃 검색에 의해 식별될 때 클러스터화된 이웃을 식별할 수 있다.
일부 실시예에서, 제조 지문(104) 내의 데이터 객체는 임의의 선택된 기준에 기초한 임의의 분석 기술에서 가중될 수 있다. 제조 지문(104)에 포함된 모든 데이터 객체가 고장난 다이(108)와 유사한 조건 하에서 고장날 것으로 예상되는 반도체 다이(106)의 서브세트를 식별할 때 동일하게 관련될 수 있는 것은 아니라는 것이 본 명세서에서 인식된다. 따라서, 제조 지문(104) 내의 데이터 객체는 조직 라벨(예를 들어, 공장 ID, 공장의 지리적 위치, 로트 ID, 제조 기간, 주어진 제조 단계에서의 결함 프로파일, 주어진 제조 단계에서의 계측 결과, 패키징 단계에서의 테스트 프로파일, 완성된 디바이스의 번인(burn-in) 테스트 프로파일 등)과 같은 (그러나, 이에 제한되지 않는) 임의의 선택된 방식에 기초하여 질의 동안에 가중될 수 있다.
일 실시예에서, 질의 동안에 고장난 다이(108)의 고장과 연관된 고장(예를 들어, 고장 분석 서브 시스템(154)으로 식별됨)에 기초하여 제조 지문(104) 내의 다양한 데이터 객체에 가중치가 할당될 수 있다. 예를 들어, 고장 메커니즘은, 특정 제조 단계와 연관된 특정 결함(예를 들어, 특정 제조 단계에서 제조된 엘리먼트 간의 의도하지 않은 단락 또는 브리지, 2 개 이상의 제조된 계층에서 제조된 엘리먼트 간의 오버레이 에러, 연마 단계 동안의 연마의 에러, 패킹 단계 동안에 발생된 결함으로 인한 피처 두께의 편차 등)을 포함할 수 있다. 따라서, 식별된 결함에 링크될 수 있는 계측 서브 시스템(118)으로부터의 데이터를 포함하는 제조 지문(104) 내의 데이터 객체에는, 유사한 계측 데이터를 갖는 위험 다이(110)의 식별을 용이하게 하기 위해 더 높은 가중치가 할당될 수 있다.
이와 유사하게, 고장 메커니즘은 하나 이상의 제조 라인의 알려진 편위(excursion) 또는 드리프트에 링크될 수 있다. 따라서, 식별 정보와 연관된 데이터 객체(예를 들어, 공장 ID, 로트 ID, 제조 시간 등)는 위험 다이(110)와 거의 동일한 시간에 동일한 공장에서 제조된 반도체 다이(106)의 식별에 유리하도록 (반드시 제한하는 것은 아님) 더 높은 가중치가 할당될 수 있다. 예를 들어, 동일한 로트에서 제조된 반도체 다이(106) 또는 동일한 런(run)에서의 추가 로트가 편위에 의해 영향을 받을 수 있는 경우일 수 있다. 그러나, 편위는 반도체 다이(106)의 일부(예를 들어, 주어진 로트의 일부의 반도체 다이(106) 또는 웨이퍼의 특정 위치에 있는 반도체 다이(106) 등)에만 영향을 미칠 수 있다. 이와 관련하여, 복수의 유형의 조직 라벨에 가중치를 할당하는 것은, 고장난 다이(108)와 동시에 또는 거의 동시에 제조된 반도체 다이(106)의 향상된 정밀조사(scrutiny)를 용이하게 할 수 있지만, 여전히 고장 메커니즘에 링크된 계측 데이터에 기초한 미묘한 분석을 적용한다. 또한, 질의는 고장 메커니즘에 링크된 계측 데이터에 기초하여 다른 시간 또는 위치에서 제조된 반도체 다이(106)를 포함하기에 충분히 넓을 수 있다. 따라서, 시스템(100)은 다중 요인 분석에 기초하여 위험 다이(110)의 타겟화된 리콜을 제공할 수 있다.
또 다른 예로서, 반도체 다이(106)의 예상되거나 또는 알려진 동작 조건과 연관된 조직 라벨에 가중치가 할당될 수 있다. 예를 들어, 주어진 제조 결함이 특정 작동 조건(예를 들어, 극한 온도, 압력, 습도 레벨, 작동 주기 등) 하에서만 고장을 초래할 수 있는 경우일 수 있다. 이와 관련하여, 고장 메커니즘과 연관된 고장난 다이(108)와 유사한 계측 데이터를 갖지만 고장 메커니즘을 유발할 것으로 예상되지 않는 작동 조건에 배치된 반도체 다이(106)는, 위험 다이(110)로서 식별되지 않을 수 있으며 이에 따라 리콜에서 제외될 수 있다.
다른 예로서, 가중치는 이상치 분석에 기초하여 계측 데이터(예를 들어, 결함 프로파일 데이터, 오버레이 데이터, 테스팅 데이터, 번인 데이터 등)와 연관된 데이터 객체에 할당될 수 있다. 본 명세서에서 앞서 설명된 바와 같이, 여전히 선택된 품질 공차 내에 있는 것으로 간주되는 하나 이상의 프로세스 단계에서 이상치 계측 데이터를 나타내는 반도체 다이(106)가, 이상치 계측 데이터가 없는 반도체 다이(106)보다 고장에 더 민감할 수 있는 경우일 수 있다. 이와 관련하여, 이상치 데이터와 연관된 제조 지문(104) 내의 데이터 객체는, 타겟 리콜에 포함될 가능성을 증가시키기 위해, 특히 연관된 계측이 고장난 다이(108)의 고장 메커니즘에 링크될 수 있을 때, 임의의 분석 기술(예를 들어, 최근접 이웃 기술, 또는 임의의 선택된 분석 기술)에서 가중될 수 있다.
제조 지문 서브 시스템(102)은 텍스트, 테이블, 또는 그래픽 객체(예를 들어, 그래프, 반도체 다이(106) 간의 다차원 관계를 보여주는 지형도 등)와 같은 (그러나, 이에 제한되지 않는) 임의의 포맷 또는 포맷의 조합으로 질의의 결과를 제공할 수 있습니다. 또한, 제조 지문 서브 시스템(102)은 상이한 검색 기준에 기초한 타겟 리콜을 위해 복수의 위험 다이(110)의 세트를 제공할 수 있다. 예를 들어, 제조 지문 서브 시스템(102)은 복수의 질의(예를 들어, 제조 지문(104) 내의 다양한 데이터 객체에 할당된 상이한 가중치로 수행되고 상이한 데이터 세트에 대해 수행되는 다중 분석 기술 등)에 기초하여 위험 다이(110)의 세트를 제공할 수 있다. 다른 예로서, 제조 지문 서브 시스템(102)은 상이한 신뢰 레벨에 기초하여 위험 다이(110)의 세트를 제공할 수 있다. 이와 관련하여, 운영자는 상황(예를 들어, 고장의 심각성, 리콜의 예상된 영향 등)에 기초하여 선택된 위험 다이(110)의 타겟 리콜을 수행할 수 있다.
도 2는 반도체 디바이스의 타겟 리콜을 수행하기 위한 방법(200)에서 수행되는 단계를 예시하는 흐름도이다. 출원인은 시스템(100)과 관련하여 본 명세서에서 이전에 설명된 실시예 및 인에이블링 기술이 방법(200)으로 확장되도록 해석되어야 한다는 점에 주목한다. 그러나, 방법(200)은 시스템(100)의 아키텍처로 제한되지 않는다는 것이 추가로 주목된다.
일 실시예에서, 방법(200)은 복수의 다이에 대한 인라인 측정 프로파일을 생성하기 위해 하나 이상의 반도체 제조 단계 후에 복수의 다이에 대해 인라인 측정을 수행하는 단계(202)를 포함한다. 반도체 다이(예를 들어, 시스템(100)에 관하여 예시된 반도체 다이(106))는 제조 프로세스의 웨이퍼 스테이지에서 다양한 인라인 검사 및/또는 계측 단계를 특징으로 할 수 있다. 예를 들어, 복수의 반도체 다이가 단일 웨이퍼 상에 병렬로 제조될 수 있다.
도 3a는 본 개시내용의 하나 이상의 실시예에 따른 반도체 제조 프로세스의 웨이퍼 스테이지 동안의 인라인 측정의 개념도이다.
일 실시예에서, 반도체 다이는 퇴적 단계(302a), 리소그래피 단계(302b), 에칭 단계(302c), 및 연마 단계(302d)와 같은 (그러나, 이에 제한되지는 않는) 웨이퍼 제조 단계 동안에 일련의 프로세스 단계(302)를 거친다. 시스템(100)의 예시적인 예를 고려하면, 프로세스 단계(302)는, 퇴적 챔버, 리소그래피 도구, 에칭 도구(예를 들어, 플라즈마 에칭 도구, 액체 에칭 도구 등). 연마 도구(예를 들어, CMP(chemical-mechanical planarization) 도구 등)과 같은 (그러나, 이에 제한되지는 않는) 제조 서브 시스템(116)으로부터의 하나 이상의 제조 도구를 사용하여 수행될 수 있다.
다른 실시 예에서, 단계(202)는 임의의 수의 웨이퍼-스테이지 프로세스 단계(예를 들어, 도 3a에 예시된 프로세스 단계(302) 또는 도시되지 않은 추가 웨이퍼-스테이지 프로세스 단계)에서 하나 이상의 인라인 측정을 수행하는 것을 포함한다.
예를 들어, 하나 이상의 인라인 측정은, 퇴적된 막의 하나 이상의 양태 및/또는 막 두께, 굴절률, 막 응력, 임계 치수(CD), 및 제조된 피처의 형상 계측 측정, 제조된 피처의 표면 프로파일 측정, 또는 2 이상의 계층에 있는 피처 간의 오버레이 등록 측정과 같은 (그러나, 이에 제한되지는 않는) 제조된 피처의 하나 이상의 양태를 특성화하기 위한 계측 측정(304)을 포함할 수 있다.
다른 예로서, 하나 이상의 인라인 측정은 임의의 프로세스 단계에서 제조 결함 또는 오염물과 같은 (그러나, 이에 제한되지는 않는) 결함을 식별 및/또는 특성화하기 위한 검사 측정(306)을 포함할 수 있다. 예를 들어, 검사 도구(예를 들어, 시스템(100)의 계측 서브 시스템(118)의 일부)는 제조 이전에 패턴화되지 않은 웨이퍼와 연관된 결함(예를 들어, 웨이퍼 두께 편차, 웨이퍼 응력 측정, 스크래치, 피트(pit), 보이드 등), 또는 설계 사양에서 하나 이상의 계층에 대한 제조 피처의 편차를 모니터링 및/또는 특성화할 수 있다.
다른 실시예에서, 인라인 측정은 메모리 매체(308)(예를 들어, 시스템(100)의 메모리 매체(114) 등)에 저장될 수 있다. 이와 관련하여, 인라인 측정은 대응하는 반도체 다이에 링크되고 제조 지문(104)에 통합될 수 있다(예를 들어, 분석에 적합한 형식으로 구조화, 반구조화 또는 비구조화 데이터로서 저장됨).
인라인 측정은 임의의 수의 방식으로 활용될 수 있다. 일 실시예에서, 인라인 측정은 이상치를 식별하기 위해 사용된다. 예를 들어, 방법(200)은 하나 이상의 PAT 분석 기술(예를 들어, S-PAT, D-PAT, I-PAT, G-PAT, P-PAT 등)과 같은 (그러나, 이에 제한되지 않는) 당해 분야에 알려진 임의의 기술을 사용하여 이상치를 식별하는 단계를 포함할 수 있다.
또한, 이상치 분석의 결과는 복수의 방식으로 활용될 수 있다. 일 실시예에서, 인라인 측정과 연관된 이상치를 포함하는 반도체 다이의 적어도 일부는, 스크리닝되어 배치되지 않는다(예를 들어, 제조 동안에 거부됨). 다른 실시예에서, 인라인 측정과 연관된 이상치를 포함하는 반도체 다이의 적어도 일부가 배치되지만(예를 들어, 이들이 품질 공차를 통과한 것으로 간주 됨), 이상치 데이터가 제조 지문(104)에 통합된다.
다른 실시예에서, 방법(200)은 복수의 다이에 대한 패키지 특성화 프로파일을 생성하기 위해 하나 이상의 패키징 단계 후에 복수의 다이의 하나 이상의 측정을 수행하는 단계(204)를 포함한다. 반도체 다이(예를 들어, 시스템(100)과 관련하여 예시된 반도체 다이(106))는 제조의 패키징 스테이지 동안 또는 그 후에 다양한 검사 및/또는 계측 단계를 특징으로 할 수 있다. 예를 들어, 웨이퍼는 복수의 제조된 반도체 다이를 분리하기 위해 (예를 들어, 스크라이브 라인 등을 따라) 다이싱될 수 있다. 따라서, 반도체 다이는 기계적 지지, 인클로저, 전기 접점 등을 제공하기 위해 개별적으로 패키징될 수 있다. 이와 관련하여, 반도체 다이는 독립형 작동 또는 추가 시스템으로의 통합에 적합할 수 있다.
도 3b는 본 개시 내용의 하나 이상의 실시예에 따른 반도체 제조 프로세스의 패키지 스테이지 동안의 측정의 개념도이다.
일 실시예에서, 반도체 다이는 패키지 검사 단계(310a), 패키지 테스팅 단계(310b), 또는 번인 테스트 단계(310c)와 같은 (그러나, 이에 제한되지는 않는) 제조의 패키징 단계 동안 일련의 프로세스 단계(310)를 거친다. 시스템(100)의 예시적인 예를 고려하면, 프로세스 단계(310)는 다이싱 도구 또는 패키징 도구와 같은 (그러나, 이에 제한되지는 않는) 제조 서브 시스템(116)으로부터의 하나 이상의 제조 도구를 사용하여 수행될 수 있다.
다른 실시예에서, 단계(202)는 임의의 수의 패키지-스테이지 프로세스 단계(예를 들어, 도 3b에 예시된 프로세스 단계(310) 또는 도시되지 않은 추가 웨이퍼-스테이지 프로세스 단계)에서 하나 이상의 측정을 수행하는 것을 포함한다.
예를 들어, 패키지 검사 단계(310a)는 패키징된 반도체 다이의 하나 이상의 양태를 특성화할 수 있다. 예를 들어, 패키지 검사 단계(310a)는 반도체 다이의 다이싱된 에지의 검사, 부착된 리드의 기계적 및/또는 전기적 테스트, 또는 인클로저의 무결성을 포함할 수 있지만, 이에 제한되지 않는다. 다른 예로서, 패키지 테스팅 단계(310b)는 패키징된 반도체 디바이스의 성능을 특성화할 수 있다. 예를 들어, 패키지 테스팅 단계(310b)는 리드 간의 전기적 연결 분석 또는 패키징된 반도체 다이의 작동 성능 분석을 포함할 수 있지만, 이에 제한되지 않는다. 다른 예로서, 번인 테스트(310c)는 과도한 온도, 습도 조건, 동작 전압, 동작 전류, 또는 동작 주파수와 같은 극한 및/또는 스트레스 조건에서의 동작 테스트를 포함할 수 있지만, 이에 제한되지 않는다. 이와 관련하여, 번인 테스트(310c)는 고장이 발생하기 쉬운 반도체 다이 또는 반도체 다이의 그룹을 식별할 수 있다.
다른 실시예에서, 인라인 측정은 메모리 매체(308)(예를 들어, 시스템(100)의 메모리 매체(114) 등)에 저장될 수 있다. 이와 관련하여, 패키지 단계 측정은 대응하는 반도체 다이에 링크되고 제조 지문(104)에 통합될 수 있다(예를 들어, 분석에 적합한 포맷으로 구조화, 반구조화 또는 비구조화 데이터로서 저장됨).
인라인 측정과 관련하여 본 명세서에서 앞서 설명한 바와 같이, 패키지 스테이지 측정은 임의의 수의 방식으로 활용될 수 있다. 일 실시예에서, 패키지 단계 측정은 특이 치를 식별하기 위해 사용된다. 예를 들어, 방법(200)은 하나 이상의 PAT 분석 기술(예를 들어, S-PAT, D-PAT, I-PAT, G-PAT, P-PAT 등)과 같은 (그러나, 이에 제한되지 않는) 당해 분야에 알려진 임의의 기술을 사용하여 이상치를 식별하는 단계를 포함할 수 있다.
또한, 본 명세서에서 앞서 설명한 바와 같이, 이상치 분석의 결과는 복수의 방식으로 활용될 수 있다. 일 실시예에서, 패키지 스테이지 측정과 연관된 이상치를 포함하는 반도체 다이의 적어도 일부가 스크리닝되어 배치되지 않는다(예를 들어, 제조 동안에 거부됨). 다른 실시예에서, 패키지 스테이지 측정과 연관된 이상치를 포함하는 반도체 다이의 적어도 일부가 배치되지만(예를 들어, 품질 허용 오차를 통과한 것으로 간주됨), 이상치 데이터가 제조 지문(104)에 통합된다.
다른 실시예에서, 방법(200)은 복수의 다이에 대한 제조 지문(예를 들어, 시스템(100)의 제조 지문(104))을 생성하는 단계(206)를 포함한다.
일 실시예에서, 단계(206)는 반도체 다이에 대한 인라인 측정 프로파일 또는 패키지 특성화 프로파일과 연관된 데이터 객체를 집계하는 것을 포함한다. 예를 들어, 데이터 객체는 데이터를 생성한 계측 도구(예를 들어, 계측 서브 시스템(118)과 연관된 계측 도구 등)로부터 수신될 수 있다. 다른 예로서, 저장된 데이터 객체는 메모리 디바이스(예를 들어, 메모리 매체(114))로부터 검색될 수 있다.
제조 지문과 연관된 데이터 객체는 당해 분야에 공지된 임의의 방법을 사용하여 물리적 반도체 다이에 링크되거나 그렇지 않으면 상기 물리적 반도체와 연관될 수 있다. 일 실시예에서, 각 반도체 다이는 반도체 다이 상에서 보이거나 그렇지 않으면 그로부터 검색 가능한 고유한 전자 칩 식별자(ECID)로 제조된다. 이와 관련하여, 각 반도체 다이의 제조 지문은 연관된 ECID를 포함할 수 있다.
다른 실시예에서, 단계 206은 하나 이상의 데이터 객체(예를 들어, 인라인 측정 프로파일, 패키지 특성 프로파일 등과 연관된 데이터 객체)를 검색 및/또는 비교 분석(예를 들어, 시스템(100)의 제조 지문 서브 시스템(102) 등에 의함)에 적합한 포맷으로 변환하는 단계를 포함한다. 예를 들어, 반도체 다이와 연관된 데이터 객체 또는 그 일부는, 제조 지문의 선택된 조직 라벨에 기초하여 분류에 적합한 균일한 포맷으로 변환될 수 있다. 이와 관련하여, 제조 지문과 연관된 데이터 객체는 구조화 또는 반구조화 데이터로서 구성될 수 있다.
일 례에서, 데이터 객체(예를 들어, 계측 데이터, 검사 데이터, 패키지 검사 데이터, 패키지 테스트 데이터, 번인 데이터 등)는 구조화 데이터(예를 들어, 고정된 조직 라벨을 가진 관계형 데이터베이스에 있음)로서 또는 반구조화 데이터(예를 들어, 유연한 조직 구조를 허용하는 NoSQL 데이터베이스에 있음)로서 저장하기에 적합한 영숫자(alphanumeric) 포맷으로 변환될 수 있다. 따라서, 영숫자 포맷으로 저장하기에 적합한 데이터는, 측정 값, 복수의 피처와 연관된 통계(예를 들어, 평균 값, 표준 편차, 분산 등), 또는 이상치 정보(예를 들어, 평균 값으로부터의 측정 값의 편차 등)를 포함할 수 있지만, 이에 제한되지는 않는다. 또한, 통계적 및/또는 이상치 정보는 주어진 반도체 다이 상의 피처, 주어진 웨이퍼 상의 피처, 주어진 로트 상의 피처, 또는 주어진 제조 라인으로부터의 피처와 같은 (그러나, 이에 제한되지는 않는) 임의의 선택된 반도체 다이 세트에 참조될 수 있다.
다른 예에서, 데이터 객체(예를 들어, 계측 데이터, 검사 데이터, 패키지 검사 데이터, 패키지 테스팅 데이터, 번인 데이터 등)의 적어도 일부는, 이미지 또는 그래프과 같은 (그러나, 이에 제한되지는 않는) 그래픽 포맷으로 저장될 수 있다. 그래픽 데이터 간의 상관 관계는 다양한 기계 학습 기술을 사용하여 분석될 수 있음이 본 명세서에서 인식된다. 또한, 단계(206)에서 생성된 제조 지문은 영숫자 및 그래픽 데이터를 포함하지만 이에 제한되지 않는 임의의 유형의 데이터의 임의의 조합을 포함할 수 있다.
다른 실시예에서, 단계 206에서 생성된 제조 지문은 반도체 다이의 제조와 관련된 식별 정보와 연관된 제조 프로파일 데이터를 포함한다. 예를 들어, 제조 프로파일 데이터는 제조 시설, 제조 시설 내의 제조 라인 등과 같은 제조 위치를 포함할 수 있다. 다른 예로서, 제조 프로파일 데이터는 제조 시간 또는 시간 윈도우를 포함할 수 있다. 다른 예로서, 제조 프로파일 데이터는 특정 웨이퍼, 웨이퍼 상의 특정 다이, 다이 내의 특정 위치 등과 관련된 입상 정보를 포함할 수 있다. 예를 들어, 제조 프로파일 데이터는 로트 식별자, 웨이퍼 식별자, 또는 웨이퍼 상의 다이 위치(예를 들어, X-Y 좌표, 극좌표 등)와 같은 (그러나, 이에 제한되지는 않는) 입상 정보를 포함할 수 있다.
다른 실시예에서, 단계(206)에서 생성된 제조 지문은 예상되거나 알려진 작동 조건을 포함한다. 예를 들어, 예상되는 작동 환경(예를 들어, 온도, 압력, EOS, EDS 등) 및/또는 의도된 용도(예를 들어, 항공기 조종실, 자동차, 소비자 전자 디바이스 등)가 주어진 반도체 다이가 고장날 가능성에 영향을 미칠 수 있는 경우일 수 있다. 따라서, 달리 유사한 제조 지문을 갖는 반도체 다이는 일부 작동 조건에서는 고장나고 다른 경우에는 고장나지 않을 수 있다.
다른 실시예에서, 방법(200)은 고장난 다이(예를 들어, 도 1a에 도시된 바와 같은 고장난 다이(108) 등)의 제조 지문의 적어도 일부를 결정하는 단계(208)를 포함한다. 예를 들어, 고장난 다이의 제조 지문이 배치 전에 생성되었고, 고장난 다이의 ECID가 알려진 경우에, 제조 지문 또는 그 일부가 저장소로부터 (예를 들어, 메모리 매체(114) 등으로부터) 검색될 수 있다.
다른 실시예에서, 단계(208)는 고장난 다이의 제조 지문의 적어도 일부를 결정하기 위해 하나 이상의 계측 및/또는 테스팅 단계를 수행하는 것을 포함한다. 예를 들어, 고장난 다이의 제조 지문이 배포 전에 생성되지 않은 경우에, 하나 이상의 테스팅 또는 계측 단계가, 고장난 다이의 제조지문의 적어도 일부를 결정하기 위해(예를 들어, 고장난 다이의 하나 이상의 계층 상의 제조된 피처를 특성화 등) 수행될 수 있다(예를 들어, 시스템(100)의 계측 서브 시스템(118) 및/또는 고장 분석 서브 시스템(154)을 사용함).
다른 실시예에서, 단계(208)는 고장난 다이와 연관된 하나 이상의 고장 메커니즘을 식별하는 단계를 포함한다(예를 들어, 시스템(100)의 고장 분석 서브 시스템(154) 등을 사용함). 따라서, 단계(208)는 선택된 구성요소 간의 전기적 연결을 특성화하기 위한 전기 트레이스 테스트, 고장난 다이의 주파수 응답을 결정하기 위한 임피던스 테스트와 같은 (그러나, 이에 제한되지는 않는) 당해 분야에 알려진 임의의 기술을 사용하여 고장난 다이를 조사하는 것, 또는 고장 지점을 식별하기 위해 고장난 다이의 다양한 부분을 이미징하거나, 정보의 외부 소스(예를 들어, 사고 보고서, 로그 등)의 분석을 포함할 수 있다.
도 4a 및 4b는 본 개시의 하나 이상의 실시예에 따른 고장난 다이의 이미지를 도시한다. 도 4a는 본 개시 내용의 하나 이상의 실시예에 따른, 손상을 나타내는 외부 인클로저의 광학 이미지(402)를 포함한다. 예를 들어, 이미지(402)는 고장 유형(예를 들어, 과열)의 식별을 용이하게 할 수있다. 도 4b는 본 개시 내용의 하나 이상의 실시예에 따른, 손상을 나타내는 외부 인클로저의 입자 빔 이미지(404)를 포함한다. 예를 들어, 이미지(404)는 하나 이상의 특정 고장 지점 및/또는 특정 고장 지점에서의 고장 메커니즘의 식별을 용이하게 할 수 있다. 이와 관련하여, 고장 지점과 연관된 제조 지문의 엘리먼트(예를 들어, 설계 사양과의 편차 등)가 식별되고, 추가적인 위험 다이(110)의 결정을 위한 기초로서 사용될 수 있다.
다른 실시예에서, 단계 208은 고장 메커니즘을 제조 지문의 하나 이상의 엘리먼트에 링크하는 것을 포함할 수 있다. 예를 들어, 고장은 제조된 피처의 물리적, 전기적, 기계적, 광학적, 또는 화학적 특성과 같은 (그러나, 이에 제한되지 않는) 고장난 다이(108)의 알려진 특성에 링크될 수 있다. 따라서, 단계 208은 고장 메커니즘에 기여한 고장난 다이의 제조 지문의 하나 이상의 구성 요소(예를 들어, 인라인 측정, 패키지 특성화 측정, 번인 테스트) 등을 식별하는 것을 포함할 수 있다.
다른 실시예에서, 방법(200)은 하나 이상의 위험 다이의 제조 지문과 고장난 다이의 제조 지문의 적어도 일부와의 비교에 기초하여 하나 이상의 위험 다이를 식별하는 단계(210)를 포함한다. 다른 실시예에서, 방법(200)은 하나 이상의 추가 다이를 포함하는 디바이스를 리콜하는 단계(212)를 포함한다.
다른 실시예에서, 단계(210)는 하나 이상의 선택된 유사성 메트릭에 기초하여 고장난 다이(108)(예를 들어, 위험 다이(110))의 제조 지문과 유사한 제조 지문(104)을 갖는 반도체 다이(106)의 서브세트를 식별하는 것을 포함한다. 이와 관련하여, 위험 다이(110)는 고장난 다이(108)와 유사한 작동 조건 하에서 고장에 취약할 것으로 예측된다. 따라서, 위험 다이(110)만을 포함하도록 타겟 리콜이 개시될 수 있다.
단계(210)은 분류, 구분, 클러스터링, 이상치 검출, 신호 응답 계측, 회귀 분석, 인스턴스 기반 분석(예를 들어, 최근접 이웃 분석 등)과 같은 기술 분야에 알려진 임의의 분석 기술을 사용하여 제조 지문(104)을 비교하는 것을 포함 할 수 있습니다. 분석 등), 차원수 감소(예들 들어, 요인 분석, 피처 추출, 주성분 분석 등), 지도 학습(예를 들어, 인공 신경망, 서포트 벡터 머신, 랜덤 포레스트 등), 준지도 학습(예를 들어, 생성 모델 등), 비지도 학습(예를 들어, 벡터 양자화 등), 심층 학습 또는 베이지안 통계와 같은 (그러나, 이에 제한되지 않는) 당해 분야에 공지된 임의의 분석 기술을 사용하여 제조 지문(104)을 비교하는 것을 포함할 수 있다. 분석 기술 및 임의의 연관된 라벨은 오로지 설명 목적으로만 제공되며 제한하려는 의도가 아님을 이해해야 한다. 예를 들어, 제조 지문 서브 시스템(102)은 본 명세서에 제공된 임의의 분석 기술을 포함할 수 있지만 이에 제한되지 않는 당해 분야에 공지된 임의의 기계 학습 기술을 사용하여 제조 지문(104)을 비교할 수 있다. 분석 기술은 다양한 방식으로 설명 및/또는 분류될 수 있음이 본 명세서에서 인식된다. 또한, 분석 기술의 조합이 구현될 수 있다.
일 실시예에서, 제조 지문 서브 시스템(102)은 선택된 거리 메트릭에 기초하여 위험 다이(110)가 식별되는 최근접 이웃 분석에 적어도 부분적으로 기초하여 위험 다이(110)를 식별한다. 예를 들어, 제조 지문(104)과 연관된 다양한 데이터 객체는 다차원 공간에 표현될 수 있고, 위험 다이(110)는 선택된 거리 메트릭에 기초한 고장난 다이(108)로부터의 거리(예를 들어, 유클리드 거리 등)에 기초하여 선택될 수 있다.
일부 실시예에서, 단계(210)는 제조 지문의 구성 요소의 가중 분석에 기초하여 위험 다이를 식별하는 것을 포함한다. 제조 지문(104)에 포함된 모든 데이터 객체가 고장난 다이(108)와 유사한 조건 하에서 고장날 것으로 예상되는 반도체 다이(106)의 서브세트를 식별할 때 동일하게 관련될 수 있는 것은 아니라는 것이 본 명세서에서 인식된다. 따라서, 제조 지문(104) 내의 데이터 객체는 조직 라벨(예를 들어, 공장 ID, 공장의 지리적 위치, 로트 ID, 제조 기간, 주어진 제조 단계에서의 결함 프로파일, 주어진 제조 단계에서의 계측 결과, 패키징 단계에서의 테스팅 프로파일, 완성 된 디바이스의 번인 테스트 프로파일 등)과 같은 (그러나, 이에 제한되지 않는) 임의의 선택된 스킴에 기초하여 질의 동안에 가중될 수 있다.
위험 다이는, 광 메커니즘(예를 들어, 단계 208 등에서 결정됨)에 링크된 제조 지문의 구성 요소, 고장난 다이의 작동 조건과 유사할 수 있는 알려진 제조 지문을 가진 반도체 다이의 세트의 작동 조건, 또는 이상치 분석과 같은 (그러나, 이에 제한되지 않는) 임의의 유형의 가중 스킴에 기초하여 식별될 수 있다.
비제한적인 예로서, 수명 및/또는 재산의 손실을 포함하는 높은 프로파일 상황에서 반도체 다이의 산발적인 고장이 발생할 수 있다(예를 들어, 자동차 등에 통합된 반도체 다이와 연관됨). 디바이스 고장시, 고장난 다이의 고유한 ECID가 식별될 수 있고, 고장난 다이의 제조 지문이 검색될 수 있다. 고장 분석은 고장 메커니즘이 잠재적인 제조 결함과 연관되어 있음을 나타낼 수 있다. 예를 들어, 고장 분석은 운영 환경(예를 들어, 자동차으로의 통합과 연관됨)에 고유한 전기적 과부하 시에 고장날 수 있는 특정 프로세싱 계층에서 부분적인 개방이 있음을 나타낼 수 있다. 이 정보를 사용하여, 고장난 다이의 이력이 결정될 수 있으며, 제조 설비, 로트 ID, 웨이퍼 ID, 및 웨이퍼 상의 부분 개방 위치를 포함할 수 있지만 이에 제한되지 않는다. 또한, 계측 및/또는 검사 측정, 패키지 특성화 테스팅 결과, 및/또는 번인 테스팅 결과와 연관된 인라인 측정이, 제조 지문에 기초하여 고장난 다이에 대해 식별될 수 있으며, 제조 지문이 추출될 수 있다. 따라서, 타겟 리콜은 제조 지문의 임의의 원하는 조합 및/또는 가중치 조합에 기초하여 위험 다이를 식별할 수 있다. 예를 들어, 50개의 유사한 다이가 결함 프로파일(예를 들어, 부분 개방의 존재)에 기초하여 위험 다이로서 식별될 수 있다. 또한, 고장난 다이의 것과 시간에 있어서 유사한 제조와 연관되는 제조 설비, 식별자(예를 들어, 로트 ID, 웨이퍼 ID, 웨이퍼 상의 결함 위치 등)와 같은 위치 특정 요인은, 분석에 대한 요인이 될 수 있지만 분석에 요인화되도록 요구되지 않는다. 50 개의 유사한 다이로부터, 다이들 중 20 개의 다이만이 고장난 다이와 유사한 작동 조건에 배치되어, 고장의 위험이 있는 것으로 간주될 수 있다고 판단할 수 있다. 따라서, 20 개의 다이는 위험 다이로서 식별될 수 있으며, 타겟 리콜될 수 있다.
여기에 설명된 주제는 때때로 다른 구성 요소 내에 포함되거나 다른 구성 요소와 연결된 다른 구성 요소를 예시한다. 그러한 묘사된 아키텍처는 단지 예시일 뿐이며 실제로 동일한 기능을 달성하는 많은 다른 아키텍처가 구현될 수 있음을 이해해야 한다. 개념적 의미에서, 동일한 기능을 달성하기 위한 구성 요소의 임의의 배열은 원하는 기능이 달성되도록 효과적으로 “연관”된다. 따라서, 특정 기능을 달성하기 위해 본 명세서에서 결합된 임의의 2개의 구성 요소는, 아키텍처 또는 중간 구성 요소에 관계없이, 원하는 기능이 달성되도록 서로 “연관된 것”으로서 볼 수 있다. 마찬가지로, 이렇게 연관된 임의의 2개의 구성 요소는 원하는 기능을 달성하기 위해 서로 “연결” 또는 “결합”된 것으로 볼 수 있으며, 이렇게 연관될 수 있는 임의의 2개의 구성 요소는, 원하는 기능을 달성하기 위해 서로 “결합 가능한” 것으로 볼 수도 있다. 결합형의 특정 예는 물리적으로 상호 작용할 수 있는 및/또는 물리적으로 상호 작용하는 구성 요소 및/또는 무선으로 상호 작용할 수 있는 및/또는 무선으로 상호 작용하는 구성 요소 및/또는 논리적으로 상호 작용할 수 있는 및/또는 논리적으로 상호 작용하는 구성 요소를 포함하지만, 이에 제한되지는 않는다.
본 개시 내용 및 그에 수반되는 많은 이점은 전술한 설명에 의해 이해될 것으로 여겨지며, 구성 요소의 형태, 구성 및 배열에서, 개시된 주제로부터 벗어나지 않고 또는 그 물질적 이점 모두를 희생하지 않고 다양한 변경이 이루어질 수 있음이 명백할 것이다. 설명된 형태는 단지 설명적인 것이며, 이하의 청구 범위는 그러한 변경을 망라하고 포함하는 것으로 의도된다. 또한, 본 발명은 첨부된 청구 범위에 의해 정의된다는 것을 이해해야 한다.

Claims (29)

  1. 타겟 리콜을 제공하기 위한 시스템으로서,
    복수의 다이에 대한 인라인 측정 프로파일을 생성하기 위해 하나 이상의 반도체 제조 단계 후에 복수의 다이에 대해 인라인 측정을 수행하기 위한 계측 서브 시스템 - 상기 계측 서브 시스템은 상기 복수의 다이에 대한 패키지 특성화 프로파일을 생성하기 위해 하나 이상의 패키징 단계 후에 상기 복수의 다이의 하나 이상의 측정을 수행함 -;
    고장난 다이의 제조 지문(fingerprint)의 적어도 일부를 결정하기 위한 고장 분석 서브 시스템;
    프로그램 명령어를 실행하도록 구성된 하나 이상의 프로세서를 통신가능하게 포함하는 제어기
    를 포함하며,
    상기 프로그램 명령어는, 상기 하나 이상의 프로세서로 하여금,
    상기 복수의 다이에 대한 제조 지문을 생성하게 하고 - 상기 제조 지문은 계측 서브 시스템으로부터 수신된 인라인 측정 프로파일, 및 상기 계측 서브 시스템으로부터 수신된 복수의 다이의 패키지 특성화 프로파일을 포함하고, 상기 제조 지문은 공급망을 통해 전달되는 적어도 일부 다이에 대하여 메모리에 저장되고, 각각의 제조 지문은 상기 복수의 다이 중 각각의 다이에 대한 고유한 전자 칩 식별자(unique electronic chip identifier; ECID)에 참조됨 -;
    하나 이상의 기계 학습 기술을 적용하고 상기 고장난 다이의 제조 지문을 상기 고장난 다이의 최근접 이웃 다이와 연관된 제조 지문의 데이터베이스와 비교하여 상기 복수의 다이 중 하나 이상의 위험(at-risk) 다이를 식별하게 하고 - 상기 위험 다이는 고장 가능성을 나타내는 제조 지문을 표시하는 상기 최근접 이웃 다이 중 하나 이상의 다이를 포함함 -;
    상기 하나 이상의 위험 다이에 대한 타겟 리콜을 지시하게 하는 것인 타겟 리콜을 제공하기 위한 시스템.
  2. 제1항에 있어서,
    상기 복수의 다이에 대한 이상치 프로파일(outlier profile)을 생성하도록 상기 인라인 측정 프로파일 또는 상기 패키지 특성화 프로파일 중 적어도 하나에 기초하여 이상치 다이(outlier die)를 식별하는 것을 더 포함하며,
    상기 복수의 다이에 대한 제조 지문은 상기 이상치 프로파일을 포함하는 것인 타겟 리콜을 제공하기 위한 시스템.
  3. 제2항에 있어서, 상기 이상치 다이를 식별하는 것은, 부품(part) 평균 테스팅 기술에 기초하여 이상치 다이를 식별하는 것을 포함하는 것인 타겟 리콜을 제공하기 위한 시스템.
  4. 제3항에 있어서, 상기 부품 평균 테스팅 기술은,
    인라인 부품 평균 테스팅 기술, 동적 부품 평균 테스팅 기술, 또는 지리적 부품 평균 테스팅 기술 중 적어도 하나를 포함하는 것인 타겟 리콜을 제공하기 위한 시스템.
  5. 제3항에 있어서, 상기 인라인 측정 프로파일 또는 상기 패키지 특성화 프로파일 중 적어도 하나에 기초하여 이상치 다이를 식별하는 것은,
    선택된 편차 공차(deviation tolerance)를 초과하는 평균 값으로부터의 상기 인라인 측정 프로파일 또는 상기 패키지 특성화 프로파일 중 적어도 하나의 프로파일의 편차에 기초하여 이상치 다이를 식별하는 것을 포함하는 것인 타겟 리콜을 제공하기 위한 시스템.
  6. 제2항에 있어서, 상기 이상치 다이의 적어도 일부는 배치 전에 스크리닝되는(screened) 타겟 리콜을 제공하기 위한 시스템.
  7. 제1항에 있어서, 상기 복수의 다이의 제조 지문과 상기 고장난 다이의 제조 지문의 적어도 일부와의 비교에 기초하여 상기 복수의 다이 중 하나 이상의 위험 다이를 식별하는 것은,
    최근접 이웃 기술에 기초하여 상기 복수의 다이 중 하나 이상의 위험 다이를 식별하는 것을 포함하는 타겟 리콜을 제공하기 위한 시스템.
  8. 제1항에 있어서, 상기 복수의 다이의 제조 지문과 상기 고장난 다이의 제조 지문의 적어도 일부와의 비교에 기초하여 상기 복수의 다이 중 하나 이상의 위험 다이를 식별하는 것은,
    상기 복수의 다이의 제조 지문과 상기 고장난 다이의 제조 지문의 적어도 일부와의 상관 관계에 기초하여 상기 복수의 다이 중 하나 이상의 위험 다이를 식별하는 것을 포함하는 타겟 리콜을 제공하기 위한 시스템.
  9. 제8항에 있어서, 상기 복수의 다이의 제조 지문과 상기 고장난 다이의 제조 지문의 적어도 일부와의 상관 관계에 기초하여 상기 복수의 다이 중 하나 이상의 위험 다이를 식별하는 것은,
    상기 인라인 측정 프로파일 및 상기 패키지 특성화 프로파일의 가중 상관에 기초하여 상기 복수의 다이 중 하나 이상의 위험 다이를 식별하는 것을 포함하는 타겟 리콜을 제공하기 위한 시스템.
  10. 제9항에 있어서,
    상기 고장난 다이의 고장과 연관된 고장 메커니즘을 결정하는 것; 및
    상기 고장 메커니즘에 기초하여 상기 제조 지문의 엘리먼트에 상관 가중치를 할당하는 것
    을 더 포함하는 타겟 리콜을 제공하기 위한 시스템.
  11. 제1항에 있어서, 상기 제조 지문은 제조 프로파일을 더 포함하는 것인 타겟 리콜을 제공하기 위한 시스템.
  12. 제11항에 있어서, 상기 제조 프로파일은,
    전자 칩 식별자(ECID), 제조 시설, 로트 식별자, 웨이퍼 식별자, 또는 웨이퍼 위치 식별자 중 적어도 하나를 포함하는 것인 타겟 리콜을 제공하기 위한 시스템.
  13. 제11항에 있어서, 상기 복수의 다이의 제조 지문과 상기 고장난 다이의 제조 지문의 적어도 일부와의 비교에 기초하여 상기 복수의 다이 중 하나 이상의 위험 다이를 식별하는 것은,
    상기 인라인 측정 프로파일, 상기 패키지 특성화 프로파일, 및 상기 고장난 다이에 대한 상기 복수의 다이의 제조 이력 프로파일의 가중 비교에 기초하여 상기 복수의 다이 중 하나 이상의 위험 다이를 식별하는 것을 포함하는 것인 타겟 리콜을 제공하기 위한 시스템.
  14. 제13항에 있어서, 상기 제조 이력 프로파일은 상기 인라인 측정 프로파일 또는 상기 패키지 특성화 프로파일 중 적어도 하나보다 낮게 가중되는 것인 타겟 리콜을 제공하기 위한 시스템.
  15. 타겟 리콜을 제공하는 방법에 있어서,
    복수의 다이에 대한 인라인 측정 프로파일을 생성하기 위해 하나 이상의 반도체 제조 단계 후에 복수의 다이에 대해 인라인 측정을 수행하는 단계;
    상기 복수의 다이에 대한 패키지 특성화 프로파일을 생성하기 위해 하나 이상의 패키징 단계 후에 상기 복수의 다이의 하나 이상의 측정을 수행하는 단계;
    상기 복수의 다이에 대한 제조 지문을 생성하는 단계 - 상기 제조 지문은 상기 인라인 측정 프로파일 및 상기 복수의 다이의 패키지 특성화 프로파일을 포함하고, 상기 제조 지문은 공급망을 통해 전달되는 적어도 일부 다이에 대하여 메모리에 저장되고, 각각의 제조 지문은 상기 복수의 다이 중 각각의 다이에 대한 고유한 전자 칩 식별자(ECID)에 참조됨 -;
    상기 복수의 다이 중 고장난 다이의 제조 지문의 적어도 일부를 결정하는 단계;
    하나 이상의 기계 학습 기술을 적용하고 상기 고장난 다이의 제조 지문을 상기 고장난 다이의 최근접 이웃 다이와 연관된 제조 지문의 데이터베이스와 비교하여 상기 복수의 다이 중 하나 이상의 위험 다이를 식별하는 단계 - 상기 위험 다이는 고장 가능성을 나타내는 제조 지문을 표시하는 상기 최근접 이웃 다이 중 하나 이상의 다이를 포함함 -;
    상기 하나 이상의 위험 다이를 포함한 디바이스를 리콜하는 단계
    를 포함하는 타겟 리콜을 제공하는 방법.
  16. 제15항에 있어서,
    상기 복수의 다이에 대한 이상치 프로파일을 생성하도록 상기 인라인 측정 프로파일 또는 상기 패키지 특성화 프로파일 중 적어도 하나에 기초하여 이상치 다이를 식별하는 단계를 더 포함하며,
    상기 복수의 다이에 대한 제조 지문은 상기 이상치 프로파일을 포함하는 것인 타겟 리콜을 제공하는 방법.
  17. 제16항에 있어서, 상기 이상치 다이를 식별하는 단계는,
    부품 평균 테스팅 기술에 기초하여 이상치 다이를 식별하는 단계를 포함하는 것인 타겟 리콜을 제공하는 방법.
  18. 제17항에 있어서, 상기 부품 평균 테스팅 기술은,
    인라인 부품 평균 테스팅 기술, 동적 부품 평균 테스팅 기술, 또는 지리적 부품 평균 테스팅 기술 중 적어도 하나를 포함하는 것인 타겟 리콜을 제공하는 방법.
  19. 제17항에 있어서, 상기 인라인 측정 프로파일 또는 상기 패키지 특성화 프로파일 중 적어도 하나에 기초하여 이상치 다이를 식별하는 단계는,
    선택된 편차 공차를 초과하는 평균 값으로부터의 상기 인라인 측정 프로파일 또는 상기 패키지 특성화 프로파일 중 적어도 하나의 프로파일의 편차에 기초하여 이상치 다이를 식별하는 단계를 포함하는 것인 타겟 리콜을 제공하는 방법.
  20. 제16항에 있어서, 상기 이상치 다이의 적어도 일부는 배치 전에 스크리닝되는 것인 타겟 리콜을 제공하는 방법.
  21. 제15항에 있어서, 상기 복수의 다이의 제조 지문과 상기 고장난 다이의 제조 지문의 적어도 일부와의 비교에 기초하여 상기 복수의 다이 중 하나 이상의 위험 다이를 식별하는 것은,
    최근접 이웃 기술에 기초하여 상기 복수의 다이 중 하나 이상의 위험 다이를 식별하는 것을 포함하는 것인 타겟 리콜을 제공하는 방법.
  22. 제15항에 있어서, 상기 복수의 다이의 제조 지문과 상기 고장난 다이의 제조 지문의 적어도 일부와의 비교에 기초하여 상기 복수의 다이 중 하나 이상의 위험 다이를 식별하는 것은,
    상기 복수의 다이의 제조 지문과 상기 고장난 다이의 제조 지문의 적어도 일부와의 상관 관계에 기초하여 상기 복수의 다이 중 하나 이상의 위험 다이를 식별하는 것을 포함하는 것인 타겟 리콜을 제공하는 방법.
  23. 제22항에 있어서, 상기 복수의 다이의 제조 지문과 상기 고장난 다이의 제조 지문의 적어도 일부와의 상관 관계에 기초하여 상기 복수의 다이 중 하나 이상의 위험 다이를 식별하는 것은,
    상기 인라인 측정 프로파일 및 상기 패키지 특성화 프로파일의 가중 상관에 기초하여 상기 복수의 다이 중 하나 이상의 위험 다이를 식별하는 것을 포함하는 것인 타겟 리콜을 제공하는 방법.
  24. 제23항에 있어서,
    상기 고장난 다이의 고장과 연관된 고장 메커니즘을 결정하는 단계; 및
    상기 고장 메커니즘에 기초하여 상기 제조 지문의 엘리먼트에 상관 가중치를 할당하는 단계
    를 더 포함하는 타겟 리콜을 제공하는 방법.
  25. 제15항에 있어서, 상기 제조 지문은 제조 프로파일을 더 포함하는 것인 타겟 리콜을 제공하는 방법.
  26. 제25항에 있어서, 상기 제조 프로파일은,
    전자 칩 식별자(ECID), 제조 시설, 로트 식별자, 웨이퍼 식별자, 또는 웨이퍼 위치 식별자 중 적어도 하나를 포함하는 것인 타겟 리콜을 제공하는 방법.
  27. 제25항에 있어서, 상기 복수의 다이의 제조 지문과 상기 고장난 다이의 제조 지문의 적어도 일부와의 비교에 기초하여 상기 복수의 다이 중 하나 이상의 위험 다이를 식별하는 것은,
    상기 인라인 측정 프로파일, 상기 패키지 특성화 프로파일, 및 상기 고장난 다이에 대한 상기 복수의 다이의 제조 이력 프로파일의 가중 비교에 기초하여 상기 복수의 다이 중 하나 이상의 위험 다이를 식별하는 것을 포함하는 것인 타겟 리콜을 제공하는 방법.
  28. 제27항에 있어서, 상기 제조 이력 프로파일은 상기 인라인 측정 프로파일 또는 상기 패키지 특성화 프로파일 중 적어도 하나보다 낮게 가중되는 것인 타겟 리콜을 제공하는 방법.
  29. 타겟 리콜을 제공하기 위한 시스템으로서,
    계측 서브 시스템 및 고장 분석 서브 시스템에 통신 가능하게 결합된 제어기 - 상기 제어기는 프로그램 명령어를 실행하도록 구성된 하나 이상의 프로세서를 포함함 -
    를 포함하며,
    상기 프로그램 명령어는, 상기 하나 이상의 프로세서로 하여금,
    복수의 다이에 대한 제조 지문을 생성하게 하고 - 상기 제조 지문은 하나 이상의 반도체 제조 단계 후에 인라인 측정에 기초하여 상기 계측 서브 시스템으로부터 수신된 복수의 다이의 인라인 측정 프로파일을 포함하고, 상기 제조 지문은 하나 이상의 패키징 단계 후의 측정에 기초하여 상기 계측 서브 시스템으로부터 수신된 복수의 다이의 패키지 특성화 프로파일을 더 포함하고, 상기 제조 지문은 공급망을 통해 전달되는 적어도 일부 다이에 대하여 메모리에 저장되고, 각각의 제조 지문은 상기 복수의 다이 중 각각의 다이에 대한 고유한 전자 칩 식별자(ECID)에 참조됨 -;
    하나 이상의 기계 학습 기술을 적용하고 고장난 다이의 제조 지문을 상기 고장난 다이의 최근접 이웃 다이와 연관된 제조 지문의 데이터베이스와 비교하여 상기 복수의 다이 중 하나 이상의 위험 다이를 식별하게 하고 - 상기 위험 다이는 고장 가능성을 나타내는 제조 지문을 표시하는 상기 최근접 이웃 다이 중 하나 이상의 다이를 포함함 -;
    상기 하나 이상의 위험 다이에 대한 타겟 리콜을 지시하게 하는 것인 타겟 리콜을 제공하기 위한 시스템.
KR1020207030152A 2018-03-20 2019-03-19 제조 데이터에 기초한 반도체 디바이스의 타겟 리콜 KR102450010B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201862645406P 2018-03-20 2018-03-20
US62/645,406 2018-03-20
US16/038,973 US10867877B2 (en) 2018-03-20 2018-07-18 Targeted recall of semiconductor devices based on manufacturing data
US16/038,973 2018-07-18
PCT/US2019/022833 WO2019183008A1 (en) 2018-03-20 2019-03-19 Targeted recall of semiconductor devices based on manufacturing data

Publications (2)

Publication Number Publication Date
KR20200123857A KR20200123857A (ko) 2020-10-30
KR102450010B1 true KR102450010B1 (ko) 2022-09-30

Family

ID=67983244

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207030152A KR102450010B1 (ko) 2018-03-20 2019-03-19 제조 데이터에 기초한 반도체 디바이스의 타겟 리콜

Country Status (7)

Country Link
US (1) US10867877B2 (ko)
JP (1) JP7105904B2 (ko)
KR (1) KR102450010B1 (ko)
CN (1) CN111868903B (ko)
DE (1) DE112019001445T5 (ko)
TW (1) TWI787484B (ko)
WO (1) WO2019183008A1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7219045B2 (ja) * 2018-10-12 2023-02-07 株式会社アドバンテスト 解析装置、解析方法および解析プログラム
JP7219046B2 (ja) * 2018-10-12 2023-02-07 株式会社アドバンテスト 解析装置、解析方法および解析プログラム
US10930597B2 (en) * 2019-03-27 2021-02-23 Kla-Tencor Corporation Die screening using inline defect information
US11615533B2 (en) * 2019-07-12 2023-03-28 Bruker Nano, Inc. Methods and systems for product failure prediction based on X-ray image re-examination
US11293970B2 (en) * 2020-01-12 2022-04-05 Kla Corporation Advanced in-line part average testing
US11754625B2 (en) * 2020-01-30 2023-09-12 Kla Corporation System and method for identifying latent reliability defects in semiconductor devices
WO2021178361A1 (en) * 2020-03-03 2021-09-10 Pdf Solutions, Inc. Predicting die susceptible to early lifetime failure
US20220196723A1 (en) * 2020-12-18 2022-06-23 Kla Corporation System and method for automatically identifying defect-based test coverage gaps in semiconductor devices
US11656274B2 (en) * 2021-02-15 2023-05-23 Kla Corporation Systems and methods for evaluating the reliability of semiconductor die packages
US11798827B2 (en) 2021-05-06 2023-10-24 Kla Corporation Systems and methods for semiconductor adaptive testing using inline defect part average testing
US11624775B2 (en) 2021-06-07 2023-04-11 Kla Corporation Systems and methods for semiconductor defect-guided burn-in and system level tests
US11614480B2 (en) * 2021-06-08 2023-03-28 Kla Corporation System and method for Z-PAT defect-guided statistical outlier detection of semiconductor reliability failures
CN117074923B (zh) * 2023-10-11 2023-12-12 蓝芯存储技术(赣州)有限公司 芯片老化测试方法、装置、设备及存储介质

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060234496A1 (en) 2001-11-21 2006-10-19 Yan Zhao Method for in-line monitoring of via/contact holes etch process based on test structures in semiconductor wafer manufacturing
US20180275189A1 (en) 2017-03-23 2018-09-27 Kla-Tencor Corporation Methods and Systems for Inline Parts Average Testing and Latent Reliability Defect Detection

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7796801B2 (en) 1999-08-26 2010-09-14 Nanogeometry Research Inc. Pattern inspection apparatus and method
US7062411B2 (en) 2003-06-11 2006-06-13 Scientific Systems Research Limited Method for process control of semiconductor manufacturing equipment
JP3913715B2 (ja) * 2003-06-18 2007-05-09 株式会社東芝 不良検出方法
US7291507B2 (en) * 2004-09-23 2007-11-06 Pixim, Inc. Using a time invariant statistical process variable of a semiconductor chip as the chip identifier
JP4799574B2 (ja) * 2008-02-29 2011-10-26 株式会社東芝 線状パターンの検知方法および装置
US7878336B2 (en) * 2008-09-09 2011-02-01 Cheng Mei Instrument Technology Co., Ltd. System and method for inspection of chips on tray
JP5416025B2 (ja) 2010-04-22 2014-02-12 株式会社神戸製鋼所 表面形状測定装置および半導体ウェハ検査装置
US8627251B2 (en) * 2012-04-25 2014-01-07 Taiwan Semiconductor Manufacturing Co., Ltd. Systems and methods of automatically detecting failure patterns for semiconductor wafer fabrication processes
US8948495B2 (en) * 2012-08-01 2015-02-03 Kla-Tencor Corp. Inspecting a wafer and/or predicting one or more characteristics of a device being formed on a wafer
US9466101B2 (en) 2013-05-01 2016-10-11 Taiwan Semiconductor Manufacturing Company Limited Detection of defects on wafer during semiconductor fabrication
US10127652B2 (en) * 2014-02-06 2018-11-13 Kla-Tencor Corp. Defect detection and classification based on attributes determined from a standard reference image
JP2017009379A (ja) * 2015-06-19 2017-01-12 株式会社ニューフレアテクノロジー 検査装置および検査方法
US9891267B2 (en) * 2016-06-14 2018-02-13 Nxp Usa, Inc. Kernel based cluster fault analysis
US11435393B2 (en) 2017-11-03 2022-09-06 Tokyo Electron Limited Enhancement of yield of functional microelectronic devices

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060234496A1 (en) 2001-11-21 2006-10-19 Yan Zhao Method for in-line monitoring of via/contact holes etch process based on test structures in semiconductor wafer manufacturing
US20180275189A1 (en) 2017-03-23 2018-09-27 Kla-Tencor Corporation Methods and Systems for Inline Parts Average Testing and Latent Reliability Defect Detection

Also Published As

Publication number Publication date
JP7105904B2 (ja) 2022-07-25
CN111868903B (zh) 2024-03-19
US20190295908A1 (en) 2019-09-26
JP2021518657A (ja) 2021-08-02
DE112019001445T5 (de) 2020-12-10
CN111868903A (zh) 2020-10-30
TWI787484B (zh) 2022-12-21
TW202004947A (zh) 2020-01-16
WO2019183008A1 (en) 2019-09-26
US10867877B2 (en) 2020-12-15
KR20200123857A (ko) 2020-10-30

Similar Documents

Publication Publication Date Title
KR102450010B1 (ko) 제조 데이터에 기초한 반도체 디바이스의 타겟 리콜
US10014229B2 (en) Generating a wafer inspection process using bit failures and virtual inspection
US10539612B2 (en) Voltage contrast based fault and defect inference in logic chips
US10692203B2 (en) Measuring defectivity by equipping model-less scatterometry with cognitive machine learning
KR102352696B1 (ko) 효율적인 프로세스 윈도우 발견을 위한 하이브리드 검사 시스템
KR20180034677A (ko) 시편 상의 관심 패턴의 하나 이상의 특성의 결정
KR102472309B1 (ko) 검사를 위한 모드 선택
US20150120220A1 (en) Detecting IC Reliability Defects
IL281900B2 (en) Design and noise based treatment areas
JP2023509787A (ja) 高度なインライン部品平均試験
CN113260855A (zh) 无监督的缺陷分段
US9983148B2 (en) System and method for production line monitoring
TW201706590A (zh) 用於在檢測工具上之動態看護區域產生的系統及方法
US20220307990A1 (en) Imaging reflectometry for inline screening
KR102684459B1 (ko) 진보된 인라인 부품 평균 테스트

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant