KR102449515B1 - 디스플레이 디바이스 - Google Patents

디스플레이 디바이스 Download PDF

Info

Publication number
KR102449515B1
KR102449515B1 KR1020180002335A KR20180002335A KR102449515B1 KR 102449515 B1 KR102449515 B1 KR 102449515B1 KR 1020180002335 A KR1020180002335 A KR 1020180002335A KR 20180002335 A KR20180002335 A KR 20180002335A KR 102449515 B1 KR102449515 B1 KR 102449515B1
Authority
KR
South Korea
Prior art keywords
area
light emitting
electrode
emitting layer
sub
Prior art date
Application number
KR1020180002335A
Other languages
English (en)
Other versions
KR20180082968A (ko
Inventor
리우스 찬드라
리콴펭
충-웬 옌
차오-시앙 왕
Original Assignee
이노럭스 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이노럭스 코포레이션 filed Critical 이노럭스 코포레이션
Publication of KR20180082968A publication Critical patent/KR20180082968A/ko
Application granted granted Critical
Publication of KR102449515B1 publication Critical patent/KR102449515B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/352—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels the areas of the RGB subpixels being different
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H10K50/125—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers specially adapted for multicolour light emission, e.g. for emitting white light
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H01L51/5036—
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H01L27/3211—
    • H01L27/3276—
    • H01L51/5203—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Vehicle Body Suspensions (AREA)
  • Diaphragms For Electromechanical Transducers (AREA)
  • Measuring Pulse, Heart Rate, Blood Pressure Or Blood Flow (AREA)

Abstract

디스플레이 디바이스는 기판, 제1 및 제2 데이터 라인, 및 제1 및 제2 서브 픽셀 유닛을 포함한다. 제1 서브 픽셀 유닛은 제1 전극 및 제1 전극 상에 배치되는 제1 발광 층을 포함한다. 제1 전극은 제1 데이터 라인과 중첩하는 제1 면적을 갖는 제1 영역을 갖는다. 제2 서브 픽셀 유닛은 제2 전극 및 제2 전극 상에 배치되는 제2 발광 층을 포함한다. 제2 전극은 제2 데이터 라인과 중첩하는 제2 면적을 갖는 제2 영역을 구비하는데, 제1 면적은 상기 제2 면적보다 더 크다. 제1 발광 층의 발광 컬러와 제2 발광 층의 발광 컬러는 상이하며, 제1 발광 층의 발광 컬러는 청색이다.

Description

디스플레이 디바이스{DISPLAY DEVICE}
관련 출원에 대한 교차 참조
본 출원은 2017년 1월 11일자로 출원된 중국 출원 제201710019795.4호의 우선권 이익을 주장한다. 상기 언급된 특허 출원의 전체는 참조에 의해 본원에 통합되며 본 명세서의 일부가 된다.
배경
본 개시의 분야
본 개시는 디바이스, 특히, 디스플레이 디바이스에 관한 것이다.
관련 기술의 설명
최근, 전자 제품의 개발, 기술의 발전 및 이들의 더욱 폭 넓은 적용과 함께, 적은 체적 및 저전력 소비 특성을 갖는 디스플레이에 대한 수요가 급격하게 증가하였다. 디스플레이 중에서, 발광 다이오드(LED) 디스플레이가, 자체 발광, 고휘도, 넓은 시야각, 높은 응답 속도 및 등등과 같은 그들의 특성 때문에 차세대 디스플레이에 대한 후보 중 하나가 되었다. 높은 발광 효율성을 갖는 LED 디스플레이를 개발하는 것은 현재의 디스플레이 기술의 주요한 트렌드 중 하나이다.
본 개시의 디스플레이 디바이스는 기판, 제1 데이터 라인, 제2 데이터 라인, 제1 서브 픽셀 유닛 및 제2 서브 픽셀 유닛을 포함한다. 기판의 상부 표면(upper surface)은 법선 방향을 갖는다. 제1 데이터 라인 및 제2 데이터 라인은 기판 상에 배치된다. 제1 서브 픽셀 유닛은 기판 상에 배치되는데, 제1 서브 픽셀 유닛은 제1 전극 및 제1 발광 층을 포함한다. 제1 전극은 상기 제1 데이터 라인에 전기적으로 커플링된다. 제1 전극은 법선 방향에서 제1 데이터 라인과 중첩하는 제1 영역을 갖는다. 제1 영역은 제1 면적을 갖는다. 제1 발광 층은 제1 전극 상에 배치된다. 제2 서브 픽셀 유닛은 기판 상에 배치되는데, 제2 서브 픽셀 유닛은 제2 전극 및 제2 발광 층을 포함한다. 제2 전극은 상기 제2 데이터 라인에 전기적으로 커플링된다. 제2 전극은 법선 방향에서 제2 데이터 라인과 중첩하는 제2 영역을 갖는다. 제2 영역은 제2 면적을 가지는데, 제1 면적은 제2 면적보다 더 크다. 제2 발광 층은 제2 전극 상에 배치되는데, 제1 발광 층의 발광 컬러는 제2 발광 층의 발광 컬러와는 상이하고, 제1 발광 층의 발광 컬러는 청색이다.
본 개시의 상기의 피쳐 및 이점을 더욱 명확하고 이해하기 쉽게 만들기 위해, 도면과 함께 수반되는 실시형태가 다음과 같이 상세히 설명된다.
도 1은 본 개시의 제1 실시형태에 따른 디스플레이 디바이스의 부분적인 개략적 평면도이다.
도 2는 본 개시의 제1 실시형태에 따른 디스플레이 디바이스의 부분적인 등가 회로도이다.
도 3은 본 개시의 제2 실시형태에 따른 디스플레이 디바이스의 부분적인 개략적 평면도이다.
도 4는 본 개시의 제3 실시형태에 따른 디스플레이 디바이스의 부분적인 개략적 평면도이다.
도 5는 본 개시의 제4 실시형태에 따른 디스플레이 디바이스의 부분적인 개략적 평면도이다.
본원에서는, 가능한 곳 어디에서나, 동일한 또는 유사한 부분을 지칭하기 위해 도면 및 설명에서 동일한 참조 번호가 사용된다.
본 개시에서, 소정의 층이 다른 층의 "상에" 배치된다고 말하여지는 경우, 소정의 층은 다른 층 상에 "직접적으로" 있거나, 또는 다른 층 상에 "간접적으로" 있는 것(즉, 적어도 하나의 층이 소정의 층과 다른 층 사이에 개재할 수도 있다)을 의미할 수도 있다.
본 개시에서, 비교를 위해 임의의 두 개의 수치 값 또는 방향 사이에 소정의 편차가 존재할 수도 있다. 제1 값이 제2 값과 같으면, 그것은, 제1 값과 제2 값 사이에 약 10 %의 편차가 존재할 수도 있다는 것을 의미하고; 제1 방향이 제2 방향에 수직인 경우, 제1 방향과 제2 방향 사이의 각도는 80도 내지 100도 범위 안에 있을 수도 있고; 제1 방향이 제2 방향에 평행한 경우, 제1 방향과 제2 방향 사이의 각도는 0도 내지 10 도의 범위 안에 있을 수도 있다.
본 개시에서, 제1 컴포넌트가 제2 컴포넌트에 "전기적으로 커플링된"다고 말하여지는 경우, 그것은, 제1 컴포넌트와 제2 컴포넌트 사이에 전류가 흐른다는 것, 또는 제1 컴포넌트와 제2 컴포넌트 사이에는 전류가 흐르지 않지만, 제1 컴포넌트 및 제2 컴포넌트는 적어도 하나의 수동 컴포넌트 또는 능동 컴포넌트를 통해 간접적으로 연결된다는 것을 의미할 수도 있는데, 여기서 수동 컴포넌트는 저항기, 커패시터, 또는 인덕터 또는 등등일 수도 있고, 능동 컴포넌트는 트랜지스터, 정류기, 또는 진공 튜브 또는 등등일 수도 있다.
본 개시에서, 발광 층의 "발광 컬러"는, 발광 층이 두 개의 전극 사이에 위치되는 경우 그리고 발광 층을 통해 전류가 흐를 때, 관찰자의 눈이 전자기 방사선을 수신한 후에 관찰자에 의해 감지되는, 발광 층으로부터 생성되는 전자기 방사선의 컬러를 가리킨다. 이 때, 상이한 발광 컬러는 상이한 컬러에 대응한다. 대안적으로, 전자기 방사선은 가시 광선이 아닐 수도 있다. 이 때, 기기를 사용한 측정에 의해 대응하는 스펙트럼이 획득되고, 상이한 발광 컬러는 상이한 스펙트럼에 대응한다.
이하, 본 개시의 디스플레이 디바이스를 상세히 설명하기 위해 다양한 실시형태가 사용된다. 이들 실시형태는 본 개시를 구현하는 예로서 기능하는 것에 불과하며 본 개시를 제한하도록 의도되는 것은 아니다.
도 1은 본 개시의 제1 실시형태에 따른 디스플레이 디바이스의 부분적인 개략적 평면도이다. 도 2는 본 개시의 제1 실시형태에 따른 디스플레이 디바이스의 부분적인 등가 회로도이다. 도 1 및 도 2를 함께 참조하면, 본 실시형태에서, 디스플레이 디바이스(10)는 기판(100) 및 기판(100) 상에 배치되는 복수의 픽셀 유닛(U)을 포함하는데, 픽셀 유닛(U)의 각각은 서브 픽셀 유닛(B), 서브 픽셀 유닛(G) 및 서브 픽셀 유닛(R)을 포함한다. 또한, 본 실시형태에서, 디스플레이 디바이스(10)는 데이터 라인(DL1 내지 DL4), 주사 라인(SL) 및 전극 층(110)을 더 포함한다. 설명의 용이성을 위해, 도 1은 하나의 픽셀 유닛(U)을 예시한다. 그러나, 기술 분야의 숙련된 자는, 기판(100) 상에서 복수의 픽셀 유닛(U)이 어레이로 일반적으로 배열된다는 것을 이해해야 한다. 한편, 본 실시형태에서, 비록 픽셀 유닛(U)의 각각이 서브 픽셀 유닛(B, G, 및 R)을 포함하지만, 본 개시는 이들로 제한되는 것은 아니다. 다른 실시형태에서, 픽셀 유닛(U)의 각각은, 백색 서브 픽셀 유닛과 같은 다른 서브 픽셀 유닛을 더 포함할 수도 있다.
본 실시형태에서, 기판(100)의 상부 표면(X)은 법선 방향(D3)을 갖는다. 또한, 기판(100)의 재질은 유리, 석영, 유기 폴리머, 또는 금속 또는 등등일 수도 있다. 기판(100)의 재료가 유기 폴리머인 경우, 구체적인 예의 관점에서, 유기 폴리머는, 예를 들면, 폴리이미드(PI), 폴리에틸렌 테레프탈레이트(PET), 폴리카보네이트(PC) 또는 등등이다(그러나 이들로 제한되는 것은 아니다).
데이터 라인(DL1 내지 DL4) 및 주사 라인(SL)은 기판(100) 상에 배치되어 서로 상이한 방향으로 연장한다. 구체적으로, 본 실시형태에서, 데이터 라인(DL1 내지 DL4)은 방향 D1을 따라 연장하고, 주사 라인(SL)은 방향 D2를 따라 연장하는데, 여기서 방향 D1 및 D2는 서로 직교한다. 또한, 데이터 라인(DL1 내지 DL4) 및 주사 라인(SL)은 상이한 층에 속한다. 도전성을 고려하여, 데이터 라인(DL1 내지 DL4) 및 주사 라인(SL)은 일반적으로 금속 재료로 이루어진다. 그러나, 본 개시는 이것으로 제한되는 것은 아니다. 다른 실시형태에서, 데이터 라인(DL1 내지 DL4) 및 주사 라인(SL)은, 예를 들면: 합금, 금속 재료의 질화물, 금속 재료의 산화물, 금속 재료의 산질화물 또는 등등과 같은 다른 도전성 재료, 또는 금속 재료 및 상기 언급된 다른 도전성 재료의 적층된 층으로 이루어질 수도 있다(그러나 이들로 제한되는 것은 아니다).
서브 픽셀 유닛(B, G, 및 R)은 기판(100) 상에 배치된다. 구체적으로, 본 실시형태에서, 서브 픽셀 유닛(B)은 전극(BE) 및 전극(BE) 상에 배치되는 발광 층(BL)을 포함하고; 서브 픽셀 유닛(G)은 전극(GE) 및 전극(GE) 상에 배치되는 발광 층(GL)을 포함하고; 서브 픽셀 유닛(R)은 전극(RE) 및 전극(RE) 상에 배치되는 발광 층(RL)을 포함한다. 또한, 전극 층(110)은 발광 층(BL, GL 및 RL) 위에 위치된다. 전극(BE) 및 전극 층(110)의 일부는 각각 애노드 및 캐소드로서 작용하거나 캐소드 및 애노드로서 기능하고, 전극(BE) 및 전극 층(110)의 일부는 각각 발광 층(BL)과 접촉한다. 나머지에 대해서도 동일한 규칙이 적용된다. 일반적으로, 서브 픽셀 유닛(B, G, 및 R)을 구동하기 위해, 서브 픽셀 유닛(B)은 서브 픽셀 구동 유닛(Bu)을 더 포함하고, 서브 픽셀 유닛(G)은 서브 픽셀 구동 유닛(Gu)을 더 포함하고, 서브 픽셀 유닛(R)은 서브 픽셀 구동 유닛(Ru)을 더 포함한다는 것을 언급할 가치가 있다.
구체적으로, 본 실시형태에서, 서브 픽셀 구동 유닛(Bu)은 스위치 트랜지스터(BT1), 드라이버 트랜지스터(BT2) 및 커패시터(BC)를 포함할 수도 있고; 서브 픽셀 구동 유닛(Gu)은 스위치 트랜지스터(GT1), 드라이버 트랜지스터(GT2) 및 커패시터(GC)를 포함할 수도 있고; 서브 픽셀 구동 유닛(Ru)은 스위치 트랜지스터(RT1), 드라이버 트랜지스터(RT2) 및 커패시터(RC)를 포함할 수도 있다. 즉, 본 실시형태에서, 서브 픽셀 구동 유닛(Bu, Gu, 및 Ru)이 모두 2 트랜지스터 1 커패시터(two-transistor-one-capacitor; 2T1C) 구조를 갖는 예의 설명이 주어진다. 그러나, 본 개시는 이것으로 제한되는 것은 아니다. 다른 실시형태에서, 서브 픽셀 구동 유닛(Bu, Gu, 및 Ru)은 또한, 3 트랜지스터 1 커패시터(three-transistor-one-capacitor; 3T1C) 구조, 4 트랜지스터 2 커패시터(four-transistor-two-capacitor; 4T2C) 구조, 6 트랜지스터 1 커패시터(six-transistor-one-capacitor; 6T1C) 구조, 7 트랜지스터 2 커패시터(seven-transistor-two-capacitor; 7T2C) 구조, 또는 픽셀 구동 유닛으로서 사용될 수 있는 임의의 다른 구조를 가질 수도 있다. 본 개시의 실시형태에 따른 서브 픽셀 구동 유닛은 N형 금속 산화물 반도체(N-type metal oxide semiconductor; NMOS) 트랜지스터, P형 금속 산화물 반도체(P-type metal oxide semiconductor; PMOS) 트랜지스터 또는 상보형 금속 산화물 반도체(complementary metal oxide semiconductor; CMOS) 트랜지스터를 포함할 수도 있다. 대안적으로, 본 개시의 실시형태의 서브 픽셀 구동 유닛은 PMOS 트랜지스터와 결합하는 NMOS 트랜지스터를 포함할 수도 있다. 다시 말하면, 서브 픽셀 구동 유닛의 일부는 NMOS 트랜지스터를 포함할 수도 있고, 서브 픽셀 구동 유닛의 나머지 부분은 PMOS 트랜지스터를 포함할 수도 있다. 대안적으로, 본 개시의 실시형태의 트랜지스터에서 사용되는 활성 층 재료는: 비정질 실리콘, 저온 다결정 실리콘(low-temperature polycrystalline silicon; LTPS) 및 인듐 갈륨 아연 산화물(indium gallium zinc oxide; IGZO)을 포함할 수도 있다(그러나 이들로 제한되는 것은 아니다). 대안적으로, 본 개시의 실시형태의 트랜지스터에서 사용되는 활성 층 재료는, 상기에서 언급된 예의 조합일 수도 있다. 예를 들면, 트랜지스터의 일부의 활성 층 재료는 LTPS이고, 트랜지스터의 다른 부분의 활성 층 재료는 IGZO이다.
구체적으로는, 도 2에서 도시되는 바와 같이, NMOS 트랜지스터가 본 개시의 실시형태에서 한 예로서 사용되며, 트랜지스터의 소스 및 드레인은 전류의 흐름 방향에 따라 정의되는데, 여기서 전류는 NMOS 트랜지스터에서는 드레인으로부터 소스로 흐른다. 그럼에도 불구하고, 상기 정의는 이해를 용이하게 하기 위한 것이고, 본 개시는 이것으로 제한되는 것은 아니다. 스위치 트랜지스터(RT1)의 게이트는 주사 라인(SL)에 전기적으로 접속되고; 스위치 트랜지스터(RT1)의 드레인은 데이터 라인(DL3)에 전기적으로 접속되고; 스위치 트랜지스터(RT1)의 소스는 드라이버 트랜지스터(RT2)에 전기적으로 접속되고; 드라이버 트랜지스터(RT2)의 게이트는 스위치 트랜지스터(RT1)의 소스에 전기적으로 접속되고; 드라이버 트랜지스터(RT2)의 드레인은 전원 전압(Vdd)에 전기적으로 접속되고; 커패시터(RC)의 일 전극 단자는 드라이버 트랜지스터(RT2)의 게이트에 전기적으로 접속되고; 커패시터(RC)의 다른 전극 단자는 드라이버 트랜지스터(RT2)의 소스에 전기적으로 접속된다. 마찬가지로, 도 2에서 도시되는 바와 같이, 스위치 트랜지스터(GT1)의 게이트는 주사 라인(SL)에 전기적으로 접속되고; 스위치 트랜지스터(GT1)의 드레인은 데이터 라인(DL2)에 전기적으로 접속되고; 스위치 트랜지스터(GT1)의 소스는 드라이버 트랜지스터(GT2)에 전기적으로 접속되고; 드라이버 트랜지스터(GT2)의 게이트는 스위치 트랜지스터(GT1)의 소스에 전기적으로 접속되고; 드라이버 트랜지스터(GT2)의 드레인은 전원 전압(Vdd)에 전기적으로 접속되고; 커패시터(GC)의 일 전극 단자는 드라이버 트랜지스터(GT2)의 게이트에 전기적으로 접속되고; 커패시터(GC)의 다른 전극 단자는 드라이버 트랜지스터(GT2)의 소스에 전기적으로 접속된다. 마찬가지로, 도 2에서 도시되는 바와 같이, 스위치 트랜지스터(BT1)의 게이트는 주사 라인(SL)에 전기적으로 접속되고; 스위치 트랜지스터(BT1)의 드레인은 데이터 라인(DL1)에 전기적으로 접속되고; 스위치 트랜지스터(BT1)의 소스는 드라이버 트랜지스터(BT2)에 전기적으로 접속되고; 드라이버 트랜지스터(BT2)의 게이트는 스위치 트랜지스터(BT1)의 소스에 전기적으로 접속되고; 드라이버 트랜지스터(BT2)의 드레인은 전원 전압(Vdd)에 전기적으로 접속되고; 커패시터(BC)의 일 전극 단자는 드라이버 트랜지스터(BT2)의 게이트에 전기적으로 접속되고; 커패시터(BC)의 다른 전극 단자는 드라이버 트랜지스터(BT2)의 소스에 전기적으로 접속된다.
본 실시형태에서, 커패시터 RC는 노드(Ra)와 노드(Rb) 사이의 전압 차(VGS)를 제어할 수도 있고, 커패시터(GC)는 노드(Ga)와 노드(Gb) 사이의 전압 차(VGS)를 제어할 수도 있고, 커패시터(BC)는 노드(Ba)와 노드(Bb) 사이의 전압 차(VGS)를 제어할 수도 있다.
또한, 본 실시형태에서, 데이터 라인(DL3)과 서브 픽셀 구동 유닛(Ru)의 노드(Ra) 사이, 데이터 라인(DL2)과 서브 픽셀 구동 유닛(Gu)의 노드(Ga) 사이, 및 데이터 라인(DL1)과 서브 픽셀 구동 유닛(Bu)의 노드(Ba) 사이에서 기생 용량(Cxs)이 각각 생성된다. 이 방식에서, 데이터 라인(DL3)이 신호를 제공하고 전압 변동이 연속적으로 존재하는 경우, 기생 용량(Cx)에 의해 야기되는 커플링 효과로 인해, 노드(Ra)와 노드(Rb) 사이의 전압 차(VGS)에서 전압 차 변동량(ΔVGSR)이 발생한다. 마찬가지로, 데이터 라인(DL2)이 신호를 제공하고 전압 변동이 연속적으로 존재하는 경우, 기생 용량(Cx)에 의해 야기되는 커플링 효과로 인해, 노드(Ga)와 노드(Gb) 사이의 전압 차(VGS)에서 전압 차 변동량(ΔVGSG)이 발생하고; 데이터 라인(DL1)이 신호를 제공하고 전압 변동이 연속적으로 존재하는 경우, 기생 용량(Cx)에 의해 야기되는 커플링 효과로 인해, 노드(Ba)와 노드(Bb) 사이의 전압 차(VGS)에서 전압 차 변동량(ΔVGSB)이 발생한다.
또한, 도 2에서 도시되는 바와 같이, 드라이버 트랜지스터(RT2)의 소스는 또한 발광 컴포넌트(RO)의 애노드 단자에 전기적으로 접속되고, 드라이버 트랜지스터(GT2)의 소스는 또한 발광 컴포넌트(GO)의 애노드 단자에 전기적으로 접속되고, 드라이버 트랜지스터(BT2)의 소스는 또한 발광 컴포넌트(BO)의 애노드 단자에 전기적으로 접속된다. 구체적으로는, 본 실시형태에서, 전극(RE)은 발광 컴포넌트(RO)의 애노드로서 기능하고, 전극(GE)은 발광 컴포넌트(GO)의 애노드로서 기능하고, 전극(BE)은 발광 컴포넌트(BO)의 애노드로서 기능한다. 즉, 본 실시형태에서, 전극(RE)이 데이터 라인(DL3)에 전기적으로 커플링되고, 전극(GE)은 데이터 라인(DL2)에 전기적으로 커플링되고, 전극(BE)은 데이터 라인(DL1)에 전기적으로 커플링된다. 예를 들면, 본 실시형태에서, 전극(RE)은 스위치 트랜지스터(RT1) 및 드라이버 트랜지스터(RT2)를 통해 데이터 라인(DL3)에 전기적으로 커플링된다. 전극(GE)은 스위치 트랜지스터(GT1) 및 드라이버 트랜지스터(GT2)를 통해 데이터 라인(DL2)에 전기적으로 커플링된다. 전극(BE)은 스위치 트랜지스터(BT1) 및 드라이버 트랜지스터(BT2)를 통해 데이터 라인(DL1)에 전기적으로 커플링된다. 또한, 전극(RE, GE 및 BE)의 재료는, 예를 들면: 은, 알루미늄, 또는 높은 반사율을 갖는 다른 도전성 재료를 포함한다(그러나, 이들로 제한되는 것은 아니다). 전극(RE, GE 및 BE)의 재료는 또한 예를 들면: 인듐 주석 산화물(indium tin oxide; ITO), 인듐 아연 산화물(indium zinc oxide; IZO), 알루미늄 주석 산화물(aluminum tin oxide; ATO), 알루미늄 아연 산화물(aluminum zinc oxide; AZO) 또는 등등을 포함할 수도 있다(그러나 이들로 제한되는 것은 아니다).
본 실시형태에서, 발광 층(RL)의 발광 컬러, 발광 층(GL)의 발광 컬러 및 발광 층(BL)의 발광 컬러는 서로 상이하다. 구체적으로, 본 실시형태에서, 발광 층(RL)의 발광 컬러는 적색이고, 발광 층(GL)의 발광 컬러는 녹색이고, 발광 층(BL)의 발광 컬러는 청색이다. 즉, 본 실시형태에서, 서브 픽셀 유닛(R)은 적색 서브 픽셀 유닛이고, 서브 픽셀 유닛(G)은 녹색 서브 픽셀 유닛이고, 서브 픽셀 유닛(B)은 청색 서브 픽셀 유닛이다. 한편, 상기에서 언급되는 바와 같이, 픽셀 유닛(U)의 각각이 백색 서브 픽셀 유닛을 더 포함하는 경우, 상기 서브 픽셀 유닛의 발광 층은 백색 발광 층이다.
또한, 본 실시형태에서, 발광 층(RL)은 유효 발광 영역(RR)을 구비하고, 발광 층(GL)은 유효 발광 영역(GR)을 구비하고, 발광 층(BL)은 유효 발광 영역(BR)을 구비한다. 본원에서, 용어 "유효 발광 영역"은, 픽셀 정의 층에 의해 피복되지 않는 발광 층의 영역, 또는 발광 층이 점등될 때 실제로 발광하는 영역으로서 정의된다. 본 실시형태에서, 서브 픽셀 유닛(B, G, 및 R)은, 각각, 전극과 유효 발광 영역 사이의 면적 비율이 상이하다. 구체적으로, 기판(100) 상의 전극(RE)의 정사영(orthographic projection)의 면적이 AE1로서 정의되면, 기판(100) 상의 발광 층(RL)의 유효 발광 영역(RR)의 정사영의 면적이 AL1로서 정의되고, 면적(AE1) 대 면적(AL1)의 비율이 R1로서 정의되는데, 이 경우 R1=AE1/AL1이고; 기판(100) 상의 전극(GE)의 정사영의 면적이 AE2로서 정의되면, 기판(100) 상의 발광 층(GL)의 유효 발광 영역(GR)의 정사영의 면적이 AL2로 정의되고, 면적(AE2) 대 면적(AL2)의 비율이 R2로서 정의되는데, 이 경우 R2=AE2/AL2이고; 기판(100) 상의 전극(BE)의 정사영의 면적이 AE3으로서 정의되면, 기판(100) 상의 발광 층(BL)의 유효 발광 영역(BR)의 정사영의 면적이 AL3으로서 정의되고, 면적(AL3) 대 면적(AE3)의 비율이 R3으로서 정의되는데, 이 경우 R3=AE3/AL3이다. 비율(R1), 비율(R2) 및 비율(R3)은 다음 식을 따른다: R1<R2 또는 R3<R2. 본원에서, 기판(100) 상의 소정의 컴포넌트의 정사영은, 법선 방향(D3)에서의 기판(100)의 상부 표면(X)에 대한 컴포넌트의 투영을 지칭한다.
본 실시형태에서, 전극 층(110)은 기판(100)의 전면에 배치되고, 발광 층(RL, GL, 및 BL) 위에 위치된다. 구체적으로, 본 실시형태에서, 전극 층(110)은 발광 컴포넌트(RO, GO, 및 BO)의 캐소드로서 기능을 한다. 즉, 본 실시형태에서, 발광 층(RL)에 대응하는 전극 층(110)의 부분, 전극(RE) 및 발광 층(RL)은 발광 컴포넌트(RO)를 구성하고, 발광 층(GL)에 대응하는 전극 층(110)의 부분, 전극(GE) 및 발광 층(GL)은 발광 컴포넌트(GO)를 구성하고, 발광 층(BL)에 대응하는 전극 층(110)의 부분, 전극(BE) 및 발광 층(BL)은 발광 컴포넌트(BO)를 구성한다. 또한, 본 실시형태에서, 전극 층(110)의 재료는 예를 들면: ITO, IZO, ATO, AZO 또는 등등과 같은 투명 전도성 재료를 포함한다(그러나, 이들로 제한되는 것은 아니다). 본 실시형태에서, 발광 컴포넌트(RO, GO, 및 BO)는, 예를 들면, 유기 발광 다이오드(organic light emitting diode; OLED), 무기 발광 다이오드, 또는 퀀텀 닷 발광 다이오드(quantum dot light emitting diode)이다.
도 2에서 도시되는 바와 같이, 발광 컴포넌트(RO)의 캐소드 단자는 전원 전압(Vss)에 전기적으로 접속되고, 발광 컴포넌트(GO)의 캐소드 단자는 전원 전압(Vss)에 전기적으로 접속되며, 발광 컴포넌트(BO)의 캐소드 단자는 전원 전압(Vss)에 전기적으로 접속된다. 전원 전압(Vdd)의 전압 값이 전원 전압(Vss)의 전압 값보다 높다는 것을 언급할 가치가 있다. 예를 들면, 전원 전압(Vdd)은 0V보다 더 큰 전압을 제공하는 정전압원으로부터 공급되고, 전원 전압(Vss)은 접지 단자로부터 공급된다. 다른 관점에서, 본 실시형태에서, 데이터 라인(DL3)은 서브 픽셀 유닛(R)에 데이터 신호를 제공하고, 데이터 라인(DL2)은 서브 픽셀 유닛(G)에 데이터 신호를 제공하고, 데이터 라인(DL1) 서브 픽셀 유닛(B)에 데이터 신호를 공급한다.
본 실시형태에서, 전극(RE)은 법선 방향(D3)에서 데이터 라인(DL3)과 중첩하는 영역(J)을 구비하고, 전극(GE)은 법선 방향(D3)에서 데이터 라인(DL2)과 중첩하는 영역(I)을 구비하며, 전극(BE)은 법선 방향(D3)에서 데이터 라인(DL1)과 중첩하는 영역(H)을 구비하며, 여기서, 영역(H)의 면적은 영역(J)의 면적보다 더 크고, 영역(H)의 면적은 영역(I)의 면적보다 더 크고, 영역(J)의 면적은 영역(I)의 면적과 동일하다는 것이 특별히 언급되어야 한다. 즉, 본 실시형태에서, 전극(RE)은 데이터 라인(DL3) 위로 연장하고, 전극(GE)은 데이터 라인(DL2) 위로 연장하고, 전극(BE)은 데이터 라인(DL1) 위로 연장한다. 이 방식에서, 본 실시형태에서는, 전극(RE)과 데이터 라인(DL3) 사이에 커플링 용량(RCda)이 생성되고, 전극(GE)과 데이터 라인(DL2) 사이에 커플링 용량(GCda)이 생성되고, 전극(BE)과 데이터 라인(DL1) 사이에 커플링 용량(BCda)이 생성된다.
본 실시형태에서, 전극(BE)과 데이터 라인(DL1) 사이의 영역(H)의 면적이, 전극(RE)과 데이터 라인(DL3) 사이의 영역(J)의 면적보다 더 크고, 전극(BE)과 데이터 라인(DL1) 사이의 영역(H)의 면적이, 전극(GE)과 데이터 라인(DL2) 사이의 영역(I)의 면적보다 더 크기 때문에, 서브 픽셀(B, G, 및 R) 사이에서의 광 세기 변동은 대략적으로 동일하다는 것을 언급할 가치가 있다. 그 이유는 하기에서 상세하게 설명된다.
일반적으로, 적색 발광 층, 녹색 발광 층 및 청색 발광 층은 상이한 발광 효율성을 갖는다. 따라서, 동일한 전류에 의한 구동 하에서, 상이한 컬러의 광을 방출하는 서브 픽셀 유닛이 동일한 광도(luminous intensity)를 갖는 것을 가능하게 하기 위해, 적색 발광 층, 녹색 발광 층 및 청색의 발광 층의 유효 발광 영역은 상이한 면적을 가지도록 설계된다. 구체적으로, 본 실시형태에서, 유효 발광 영역(BR)의 면적은 유효 발광 영역(RR)의 면적보다 더 크고, 유효 발광 영역(RR)의 면적은 유효 발광 영역(GR)의 면적보다 더 크다.
한편, 상기에서 언급되는 바와 같이, 비록 서브 픽셀 유닛(R)에서, 기생 용량(Cx)에 의해 야기되는 커플링 효과로 인해 노드(Ra)와 노드(Rb) 사이의 전압 차(VGS)에서 전압 차 변동량(ΔVGSR)이 발생하지만, 전극(RE) 및 데이터 라인(DL3)을 중첩시키는 것에 의해 생성되는 커플링 용량(RCda)에 의해, 전압 차 변동량(ΔVGSR)은 감소될 수 있다. 마찬가지로, 전극(GE)과 데이터 라인(DL2)을 중첩시켜 커플링 용량(GCda)을 생성시키는 것에 의해, 노드(Ga)와 노드(Gb) 사이의 전압 차 변동량(ΔVGSG)이 감소될 수 있고; 전극(BE)과 데이터 라인(DL1)을 중첩시켜 커플링 용량(BCda)을 생성시키는 것에 의해, 노드(Ba)와 노드(Bb) 사이의 전압 차 변동량(ΔVGSB)이 감소될 수 있다.
또한, 시뮬레이션 실험을 통해, 전극과 데이터 라인 사이의 커플링 용량의 값이 커짐에 따라(즉, 전극과 데이터 라인 사이의 면적이 증가함에 따라), 전압 차 변동량(ΔVGS)이 감소한다는 것이 밝혀졌다. 구체적으로, 시뮬레이션 실험은, 서브 픽셀 구동 유닛이 4T2C 구조를 갖는 서브 픽셀 유닛을 사용하여 수행되었다. 시뮬레이션 실험의 결과는 하기 표 1에서 나타내어진다.
Figure 112018002185762-pat00001
상기에 기초하여, 전극과 데이터 라인 사이의 커플링 용량의 값이 커짐에 따라(즉, 전극과 데이터 라인 사이의 면적이 넓어짐에 따라), 전압 차 변동량(ΔVGS)은 더 작아진다. 데이터 라인 커플링의 결과로서 서브 픽셀 유닛(B, G, 및 R)의 광 강도 변동이 대략적으로 동일하게 되게 하기 위해, 서브 픽셀 유닛의 각각의 전극과 데이터 라인 사이의 중첩 면적을 설계하는 법이 다음과 같이 추론 및 설명된다.
광 강도는, 광 휘도를 발광 면적으로 승산하는 것에 의해 획득되는 곱(product)이고, 광 휘도는 전력의 함수이다. 따라서, 광 강도는 단순화된 방식에서 식 1-2로서 표현될 수도 있다:
Iv=Lv×A 식 1,
Lv=K×Y 식 1-1,
Iv=K×Y×A 식 1-2,
여기서, Iv는 광 강도를 나타내고, Lv는 광 휘도를 나타내고, A는 발광 층의 유효 발광 영역의 면적을 나타내고, Y는 전력을 나타내고, K는 광 휘도와 전력 사이의 관계의 계수를 나타내고 이 계수는 nits/mW의 단위이다.
또한, 노드(Ra)와 노드(Rb) 사이의 전압 차 변동량(ΔVGS)은 전력에서의 변동으로 나타나며, 그들 사이의 관계는 식 2로서 표현될 수도 있다:
ΔY=I×ΔVGS 식 2,
여기서 ΔY는 전력 변동량을 나타내고, I는 전류를 나타낸다.
데이터 라인 커플링의 결과로서 서브 픽셀 유닛(B, G, 및 R)의 광 강도 변동이 대략적으로 동일하게 되게 하기 위해, 다음 식이 얻어질 수도 있다:
ΔIv=KR×ΔYR×AR=KG×ΔYG×AG=KB×ΔYB×AB 식 3,
여기서, ΔIv는 광 강도 변동량을 나타내고, KR은 적색 발광 층의 광 휘도와 전력 사이의 관계의 계수를 나타내고, KG는 녹색 발광 층의 광 휘도와 전력 사이의 관계의 계수를 나타내고, KB는 청색 발광 층의 광 휘도와 전력 사이의 관계의 계수를 나타내고, AR은 적색 발광 층의 유효 발광 영역의 면적을 나타내고, AG는 녹색 발광 층의 유효 발광 영역의 면적을 나타내고, AB는 청색 발광 층의 유효 발광 영역의 면적을 나타낸다.
다음으로, 식 1-1에 따라, KR, KG 및 KB를 획득하기 위해, 발광 층의 각각의 광 휘도와 전력 사이의 관계가 실험을 통해 측정된다. 그 단계는 발광 층의 각각에 전력의 복수의 세트를 각각 제공하는 것 및 그 다음 발광 층의 각각에 의해 생성되는 광의 휘도를 기록하는 것을 포함한다. 측정 결과가 분석되고, 따라서, 적색 발광 층, 녹색 발광 층 및 청색 발광 층의 광 휘도와 전력 사이의 관계가, 각각, 다음의 식 4 내지 식 6으로서 표현될 수 있다는 것을 얻게 되는데, 여기서 4 내지 식 6의 상수는, 발광 층의 각각이 발광하는 데 필요한 최소의 전력을 가리킨다.
Y=2.66Lv+413.83 식 4,
Y=1.87Lv+423.14 식 5,
Y=3.91Lv+392.28 식 6,
여기서, Lv는 광 휘도를 나타내고 니트(nit)의 단위이며, Y는 전력을 나타내고 mW의 단위이다.
KR, KG 및 KB는 각각 2.66, 1.87 및 3.91의 역수이며, 이들 세 개의 계수는 nits/mW의 단위이다는 것을 상기 식 4 내지 6으로부터 알 수 있다. 다음으로, 식 2 및 KR, KG 및 KB의 값이 식 3에 대입되고, 발광 층의 각각으로 흐르는 전류는 동일하다는 것이 가정된다. 따라서, 다음 식이 얻어질 수도 있다:
KR×ΔVGSR×AR=KG×ΔVGSG×AG=KB×ΔVGSB×AB 식 7,
(1/2.66)×ΔVGSR×AR=(1/1.87)×ΔVGSG×AG=(1/3.91)×ΔVGSB×AB 식 8,
여기서, ΔVGSR은 노드(Ra)와 노드(Rb) 사이의 서브 픽셀 유닛(R)의 전압 차 변동량을 나타내고, ΔVGSG는 노드(Ga)와 노드(Gb) 사이의 서브 픽셀 유닛(G)의 전압 차 변동량을 나타내고, ΔVGSB는 노드(Ba)와 노드(Bb) 사이의 서브 픽셀 유닛(B)의 전압 차 변동량을 나타낸다.
다음으로, 다음의 것을 가정한다:
AR:AG:AB=1.40:1.00:2.80 식 9,
식 9가 식 8에 대입되면, 다음의 식이 얻어질 수도 있다:
ΔVGSR:ΔVGSG:ΔVGSB=1.00:0.98:0.73 식 10.
상기의 추론으로부터, 동일한 전류에 의한 구동 하에서 그리고 유효 발광 영역(BR)의 면적(AB)이 유효 발광 영역(RR)의 면적(AR)보다 더 크고 유효 영역(RR)의 면적(AR)이 유효 발광 영역(GR)의 면적(AG)보다 더 크다는 조건 하에서, 서브 픽셀 유닛(R, G 및 B)의 광도 변동이 일관적으로 되게 하기 위해, 서브 픽셀 유닛(B)의 전압 차 변동량(ΔVGSB)은 서브 픽셀 유닛(G)의 전압 차 변동량(ΔVGSG)보다 더 작아지도록 설계될 수도 있고, 서브 픽셀 유닛(G)의 전압 차 변동량(ΔVGSG)은 서브 픽셀 유닛(R)의 전압 차 변동량(ΔVGSR)보다 더 작아지도록 설계될 수도 있다.
전극과 데이터 라인 사이의 커플링 용량의 값이 클수록(즉, 전극과 데이터 라인 사이의 영역의 면적이 클수록), 전압 차 변동량(ΔVGS)은 더 작아진다. 따라서, 서브 픽셀 유닛(B)의 전극과 데이터 라인 사이의 커플링 용량은 서브 픽셀 유닛(G)의 전극과 데이터 라인 사이의 커플링 용량보다 더 크도록 설계되고, 서브 픽셀 유닛(G)의 전극과 데이터 라인 사이의 커플링 용량은 서브 픽셀 유닛(R)의 전극과 데이터 라인 사이의 커플링 용량보다 더 크도록 설계된다. 이 방식에서, 서브 픽셀 유닛(B)의 전극과 데이터 라인 사이의 영역의 면적은 서브 픽셀 유닛(G)의 전극과 데이터 라인 사이의 영역의 면적보다 더 크고, 서브 픽셀 유닛(G)의 전극과 데이터 라인 사이의 영역의 면적은 서브 픽셀 유닛(R)의 전극과 데이터 라인 사이의 영역의 면적보다 더 크다.
또한, 본 실시형태에서, 비록 전극(RE)과 데이터 라인(DL3) 사이의 영역(J)의 면적이 전극(GE)과 데이터 라인(DL2) 사이의 영역(I)의 면적과 동일하지만, 영역(J)의 면적과 영역(I)의 면적은 본 개시에서 특별히 제한되지는 않는다. 다시 말하면, 다른 실시형태에서, 영역(J)의 면적은 영역(I)의 면적보다 더 작을 수도 있거나 또는 더 클 수도 있다.
또한, 비록 상기 실시형태에서는 서브 픽셀 유닛(B, G, 및 R)이 도 1에서 도시되는 구조를 갖는 예가 주어지지만, 본 개시는 이것으로 제한되는 것은 아니다. 다시 말하면, 다른 실시형태에서, 서브 픽셀 유닛(B, G 및 R)은 다른 구조를 가질 수도 있다. 다른 실시형태는 도 3을 참조하여 아래에서 설명된다. 상기 실시형태의 참조 번호 및 내용의 일부는 다음의 실시형태에서 계속 사용되는데, 다음 실시형태에서, 동일한 또는 유사한 참조 번호는 동일한 또는 유사한 컴포넌트를 나타내고, 동일한 기술적 내용은 생략된다는 것을 유의해야 한다. 생략된 부분에 대한 설명은 상기 언급된 실시형태에서 발견될 수도 있으며, 다음의 실시형태에서는 반복되지 않을 것이다.
도 3은 본 개시의 제2 실시형태에 따른 디스플레이 디바이스의 부분적인 개략적 평면도이다. 도 3 및 도 1을 참조하면, 본 실시형태의 디스플레이 디바이스(20)는 도 1의 디스플레이 디바이스(10)와 유사하며, 그 차이점은, 주로, 서브 픽셀 유닛의 전극의 배열 방식에 있다. 따라서, 두 개의 디스플레이 디바이스(10, 20) 사이의 차이가 이하에서 설명된다. 또한, 설명의 편의를 위해, 기판(100), 서브 픽셀 구동 유닛(Ru, Gu 및 Bu), 및 전극(110)과 같은 몇몇 부재는 도 3에서는 생략되어 있다.
도 3을 참조하면, 본 실시형태에서, 서브 픽셀 유닛(2B)의 전극(2BE)은 법선 방향(D3)에서 데이터 라인(DL1)과 중첩하는 영역(2H)뿐만 아니라, 법선 방향(D3)에서 데이터 라인(DL4)과 중첩하는 영역(K)을 구비하는데, 여기서, 데이터 라인(DL4)은 데이터 라인(DL1)에 인접한다. 즉, 본 실시형태에서, 서브 픽셀 유닛(2B)의 전극(2BE)은, 서브 픽셀 유닛(2B)에 데이터 신호를 제공하는 데이터 라인(DL1) 위로 연장할뿐만 아니라, 다른 데이터 라인 위로도 또한 연장한다.
게다가, 본 실시형태에서, 서브 픽셀 유닛(2G)의 전극(2GE)은 법선 방향(D3)에서 데이터 라인(DL2)과 중첩하는 영역(2I)을 갖는다. 즉, 본 실시형태에서, 서브 픽셀 유닛(2G)의 전극(2GE)은, 서브 픽셀 유닛(2G)에 데이터 신호를 제공하는 데이터 라인(DL2) 위로 연장한다. 또한, 본 실시형태에서, 영역(2H)의 면적은 영역(2I)의 면적보다 더 크다.
게다가, 본 실시형태에서, 서브 픽셀 유닛(2R)의 전극(2RE)은, 서브 픽셀 유닛(2R)에 데이터 신호를 제공하는 데이터 라인(DL3)과 중첩하지 않는다. 즉, 본 실시형태에서, 법선 방향(D3)에서 데이터 라인(DL3)과 중첩하는 서브 픽셀 유닛(2R)의 전극(2RE)의 영역의 면적은 제로이다. 한편, 본 실시형태에서, 서브 픽셀 유닛(2R)의 전극(2RE)은 법선 방향(D3)에서 데이터 라인(DL2)과 중첩하는 영역(L)을 갖는다. 즉, 본 실시형태에서, 서브 픽셀 유닛(2R)의 전극(2RE)은, 서브 픽셀 유닛(2G)에 데이터 신호를 제공하는 데이터 라인(DL2) 위로 연장하지만, 그러나 데이터 신호를 서브 픽셀 유닛(2R)으로 제공하는 데이터 라인(DL3)과는 중첩하지 않는다.
상기에서 언급되는 바와 같이, 본 실시형태에서는, 동일한 전류에 의한 구동 하에서 그리고 발광 층(2BL)의 유효 발광 영역(2BR)의 면적이 발광 층(2RL)의 유효 발광 영역(2RR)의 면적보다 더 크고 발광 층(2RL)의 유효 발광 영역(2RR)의 면적이 발광 층(2GL)의 유효 발광 영역(2GR)의 면적보다 더 크다는 조건 하에서, 전극(2BE)과 데이터 라인(DL1) 사이의 영역(2H)의 면적이 전극(2GE)과 데이터 라인(DL2) 사이의 영역(2I)의 면적보다 더 크고, 전극(2BE)과 데이터 라인(DL1) 사이의 영역(2H)의 면적이 전극(2RE)과 데이터 라인(DL3) 사이의 영역의 면적(이것은 제로임)보다 더 크기 때문에, 서브 픽셀 유닛(2R, 2G 및 2B)의 광도 변동은 일관적이게 된다.
또한, 본 실시형태에서는, 서브 픽셀 유닛(2B)의 전극(2BE)이 데이터 라인(DL4)과 또한 중첩하고, 서브 픽셀 유닛(2R)의 전극(2RE)이 데이터 라인(DL2)과 중첩하기 때문에, 디스플레이 디바이스(20)의 색 온도가 조정될 수 있다.
또한, 비록 도 1 및 도 3의 상기 실시형태에서는, 픽셀 유닛(U)이 세 개의 서브 픽셀 유닛(즉, 서브 픽셀 유닛(R, G, B) 또는 서브 픽셀 유닛(2R, 2G 및 2B))을 포함하는 것에 의해 예시화되지만, 본 개시는 하나의 픽셀 유닛 내에서의 서브 픽셀 유닛의 수를 제한하지는 않는다. 다른 실시형태가 도 4 및 도 5를 참조하여 하기에서 설명된다. 상기 실시형태의 참조 번호 및 내용의 일부는 다음의 실시형태에서 계속 사용되는데, 다음 실시형태에서, 동일한 또는 유사한 참조 번호는 동일한 또는 유사한 컴포넌트를 나타내고, 동일한 기술적 내용은 생략된다는 것을 유의해야 한다. 생략된 부분에 대한 설명은 상기 언급된 실시형태에서 발견될 수도 있으며, 다음의 실시형태에서는 반복되지 않을 것이다.
도 4는 본 개시의 제3 실시형태에 따른 디스플레이 디바이스의 부분적인 개략적 평면도이다. 도 4 및 도 3을 참조하면, 본 실시형태의 디스플레이 디바이스(30)는 도 3의 디스플레이 디바이스(20)와 유사하고, 차이점은 주로 서브 픽셀 유닛의 전극 배열 방식에 있다. 따라서, 두 개의 디스플레이 디바이스(20, 30) 사이의 차이가 이하에서 설명된다. 또한, 설명의 용이성을 위해, 도 4에서는 몇몇 부재가 생략되어 있다.
도 4를 참조하면, 본 실시형태에서, 픽셀 유닛(U)은 서브 픽셀 유닛(3B), 서브 픽셀 유닛(3G1), 서브 픽셀 유닛(3G2) 및 서브 픽셀 유닛(3R)을 포함한다. 즉, 본 실시형태에서, 픽셀 유닛(U)은 네 개의 서브 픽셀 유닛을 포함한다.
구체적으로는, 본 실시형태에서, 서브 픽셀 유닛(3G1)의 발광 층(3GL1)의 발광 컬러 및 서브 픽셀 유닛(3G2)의 발광 층(3GL2)의 발광 컬러가 동일하고, 서브 픽셀 유닛(3G1)의 발광 층(3GL1)의 발광 컬러는 서브 픽셀 유닛(3B)의 발광 층(3BL) 및 서브 픽셀 유닛(3R)의 발광 층(3RL)의 발광 컬러와는 상이하다. 즉, 본 실시형태에서, 픽셀 유닛(U)의 네 개의 서브 픽셀 유닛은 세 개의 상이한 색의 광을 방출할 수도 있다. 구체적으로, 본 실시형태에서, 발광 층(3RL)은 적색 발광 층이고, 발광 층(3GL1 및 3GL2) 둘 다는 녹색 발광 층이며, 발광 층(3BL)은 청색 발광 층이다. 즉, 본 실시형태에서, 서브 픽셀 유닛(3R)은 적색 서브 픽셀 유닛이고, 서브 픽셀 유닛(3G1, 3G2) 둘 다는 녹색 서브 픽셀 유닛이며, 서브 픽셀 유닛(3B)은 청색 픽셀 유닛이다.
또한, 본 실시형태에서, 데이터 라인(DL5)은 서브 픽셀 유닛(3G1 및 3G2)으로 데이터 신호를 제공하고, 데이터 라인(DL6)은 서브 픽셀 유닛(3B, 3R)으로 데이터 신호를 제공한다. 즉, 본 실시형태에서, 서브 픽셀 유닛(3G1 및 3G2)은 동일한 데이터 라인(DL5)을 공유하고, 서브 픽셀 유닛(3B 및 3R)은 동일한 데이터 라인(DL6)을 공유한다.
또한, 본 실시형태에서, 전극(3BE)은 법선 방향(D3)에서 데이터 라인(DL6)과 중첩하는 영역(3H)을 구비하고, 전극(3RE)은 법선 방향(D3)에서 데이터 라인(DL6)과 중첩하는 영역(3J)을 구비하고, 전극(3GE1)은 법선 방향(D3)에서 데이터 라인(DL5)과 중첩하는 영역(3I1)을 구비하고, 전극(3GE2)은 법선 방향(D3)에서 데이터 라인(DL5)과 중첩하는 영역(3I2)을 구비한다.
구체적으로, 본 실시형태에서, 영역(3H)의 면적은 영역(3J)의 면적보다 더 크고, 영역(3H)의 면적은 영역(3I1)의 면적보다 더 크며, 영역(3H)의 면적은 영역(3I2)의 면적보다 더 크다. 상기에서 언급되는 바와 같이, 본 실시형태에서는, 동일한 전류에 의한 구동 하에서 그리고 발광 층(3BL)의 유효 발광 영역(3BR)의 면적이 발광 층(3RL)의 유효 발광 영역(3RR)의 면적보다 더 크고 발광 층(3RL)의 유효 발광 영역(3RR)의 면적이 발광 층(3GL1)의 유효 발광 영역(3GR1)의 면적 및 발광 층(3GL2)의 유효 발광 영역(3GR2)의 면적보다 더 크다는 조건하에서, 전극(3BE)과 데이터 라인(DL6) 사이의 영역(3H)의 면적이 전극(3RE)과 데이터 라인(DL6) 사이의 영역(3J)의 면적보다 더 크고, 전극(3BE)과 데이터 라인(DL6) 사이의 영역(3H)의 면적이 전극(3GE1)과 데이터 라인(DL5) 사이의 영역(3I1)의 면적보다 더 크고, 전극(3BE)과 데이터 라인(DL6) 사이의 영역(3H)의 면적이 전극(3GE2)과 데이터 라인(DL5) 사이의 영역(3I2)의 면적보다 더 크기 때문에, 서브 픽셀 유닛(3B, 3G1, 3G2 및 3R)의 광도 변동은 일관적이게 된다.
본 실시형태에서, 서브 픽셀 유닛(3B, 3G1 및 3R)은, 각각, 전극과 유효 발광 영역 사이의 면적 비율이 상이하다. 구체적으로, 기판(100) 상의 전극(3RE)의 정사영의 면적이 AE1로서 정의되면, 기판(100) 상의 발광 층(3RL)의 유효 발광 영역(3RR)의 정사영의 면적이 AL1로서 정의되고, 면적(AE1) 대 면적(AL1)의 비율이 R1로서 정의되는데, 이 경우 R1=AE1/AL1이고; 기판(100) 상의 전극(3GE1)의 정사영의 면적이 AE2로서 정의되면, 기판(100) 상의 발광 층(3GL1)의 유효 발광 영역(3GR1)의 정사영의 면적이 AL2로서 정의되고, 면적(AE2) 대 면적(AL2)의 비율이 R2로서 정의되는데, 이 경우 R2=AE2/AL2이고; 기판(100) 상의 전극(3BE)의 정사영의 면적이 AE3으로서 정의되면, 기판(100) 상의 발광 층(3BL)의 유효 발광 영역(3BR)의 정사영의 면적이 AL3으로서 정의되고, 면적(AE3) 대 면적(AL3)의 비율이 R3으로서 정의되는데, 이 경우 R3=AE3/AL3이다. 비율(R1), 비율(R2) 및 비율(R3)은 다음 식을 따른다: R1<R2 또는 R3<R2. 본 명세서에서, 기판(100) 상의 소정의 컴포넌트의 정사영은 법선 방향(D3)에서의 기판(100)의 상부 표면(X)에 대한 컴포넌트의 투영을 가리킨다는 것을 유의해야 한다.
또한, 비록 도 4의 상기 실시형태에서는, 서브 픽셀 유닛(3B, 3G1, 3G2 및 3R)이 도 4에서 도시되는 구조를 갖는 예가 주어지지만, 본 개시는 이것으로 제한되지는 않는다. 다시 말하면, 다른 실시형태에서, 서브 픽셀 유닛(3B, 3G1, 3G2 및 3R)은 다른 구조를 가질 수도 있다. 다른 실시형태는 도 5를 참조하여 아래에서 설명된다. 상기 실시형태의 참조 번호 및 내용의 일부는 다음의 실시형태에서 계속 사용되는데, 다음 실시형태에서, 동일한 또는 유사한 참조 번호는 동일한 또는 유사한 컴포넌트를 나타내고, 동일한 기술적 내용은 생략된다는 것을 유의해야 한다. 생략된 부분에 대한 설명은 상기 언급된 실시형태에서 발견될 수도 있으며, 다음의 실시형태에서는 반복되지 않을 것이다.
도 5는 본 개시의 제4 실시형태에 따른 디스플레이 디바이스의 부분적인 개략적 평면도이다. 도 5 및 도 4를 참조하면, 본 실시형태의 디스플레이 디바이스(40)는 도 4의 디스플레이 디바이스(30)와 유사하고, 차이점은 주로 서브 픽셀 유닛의 전극 배열 방식에 있다. 따라서, 두 개의 디스플레이 디바이스(30, 40) 사이의 차이가 이하에서 설명된다. 또한, 설명의 용이성을 위해, 몇몇 부재는 도 5에서 생략되어 있다.
도 5를 참조하면, 본 실시형태에서, 서브 픽셀 유닛(4B)의 전극(4BE)은 법선 방향(D3)에서 데이터 라인(DL6)과 중첩하는 영역(4H)뿐만 아니라, 법선 방향(D3)에서 데이터 라인(DL5)과 중첩하는 영역(4K)을 또한 구비한다. 즉, 본 실시형태에서, 서브 픽셀 유닛(4B)의 전극(4BE)은, 서브 픽셀 유닛(4B)에 데이터 신호를 제공하는 데이터 라인(DL6) 위로 연장할뿐만 아니라, 다른 데이터 라인 위로도 또한 연장한다.
또한, 본 실시형태에서는, 영역(4H)의 면적은 영역(3J)의 면적보다 더 크고, 영역(4H)의 면적은 영역(3I1)의 면적보다 더 크고, 영역(4H)의 면적은 영역(3I2)의 면적보다 더 크다. 이 방식에서, 상기에서 언급되는 바와 같이, 본 실시형태에서는, 동일한 전류에 의한 구동 하에서 그리고 발광 층(4BL)의 유효 발광 영역(4BR)의 면적이 발광 층(3RL)의 유효 발광 영역(3RR)의 면적보다 더 크고 발광 층(3RL)의 유효 발광 영역(3RR)의 면적이 발광 층(3GL1)의 유효 발광 영역(3GR1)의 면적 및 발광 층(3GL2)의 유효 발광 영역(3GR2)의 면적보다 더 크다는 조건하에서, 전극(4BE)과 데이터 라인(DL6) 사이의 영역(4H)의 면적이 전극(3RE)과 데이터 라인(DL6) 사이의 영역(3J)의 면적보다 더 크고, 전극(4BE)과 데이터 라인(DL6) 사이의 영역(4H)의 면적이 전극(3GE1)과 데이터 라인(DL5) 사이의 영역(3I1)의 면적보다 더 크고, 전극(4BE)과 데이터 라인(DL6) 사이의 영역(4H)의 면적이 전극(3GE2)과 데이터 라인(DL5) 사이의 영역(3I2)의 면적보다 더 크기 때문에, 서브 픽셀 유닛(4B, 3G1, 3G2 및 3R)의 광도 변동은 일관적이게 된다.
또한, 본 실시형태에서는, 서브 픽셀 유닛(4B)의 전극(4BE)이 데이터 라인(DL5)과 중첩하기 때문에, 디스플레이 디바이스(40)의 색 온도가 조정될 수 있다.
요약하면, 본 개시의 디스플레이 디바이스에서는, 기판 상부 표면의 법선 방향에서, 청색 발광 층을 포함하는 서브 픽셀 유닛(즉, 서브 픽셀 유닛(B, 2B, 3B 및 4B)과 그것의 대응하는 데이터 라인(즉, 데이터 라인(DL1 및 DL6)) 사이의 영역의 면적이, 광도가 청색 발광 층의 것과는 상이한 발광 층을 포함하는 서브 픽셀 유닛(즉, 서브 픽셀 유닛(G, 2G, 3G1, 3G2, R, 2R 및 3R))과 그것의 대응하는 데이터 라인(즉, 데이터 라인(DL3, DL2 및 DL5)) 사이의 영역의 면적보다 더 크기 때문에, 상기 언급된 서브 픽셀 유닛의 광동 변동은 일관적이게 되고, 따라서 디스플레이 디바이스의 디스플레이 품질을 향상시킨다.
비록 본 개시가 상기에서와 같은 실시형태의 관점에서 개시되었지만, 제1 내지 제4 실시형태 또는 본원에서 명시적으로 설명되지 않는 임의의 다른 실시형태에서 설명되는 다양한 기술적 수단 모두는, 그들 사이에 충돌이 없는 한, 혼합된 또는 조합된 형태로 사용될 수 있다. 또한, 본 개시의 다양한 실시형태는 다양한 터치 디바이스와 조합하여 사용될 수 있으며, 이동 전화, 태블릿, 노트북 컴퓨터, TV 및 등등과 같은 다양한 전자 디바이스에 적용될 수도 있다.
비록 본 개시가 상기에서와 같은 실시형태의 관점에서 개시되었지만, 이들 실시형태는 본 개시를 제한하도록 의도되지는 않는다. 기술 분야의 숙련된 임의의 사람은 본 개시의 취지와 범위를 벗어나지 않으면서 몇몇 변경예 및 수정예를 이룰 수도 있다. 따라서, 본 개시의 보호 범위는 청구범위에 의해 정의되어야 한다.

Claims (14)

  1. 디스플레이 디바이스에 있어서,
    기판 ― 상기 기판의 상부 표면은 법선 방향을 가짐 ―;
    상기 기판 상에 배치되는 제1 데이터 라인 및 제2 데이터 라인;
    상기 기판 상에 배치되는 제1 서브 픽셀 유닛 ― 상기 제1 서브 픽셀 유닛은:
    상기 제1 데이터 라인에 전기적으로 커플링되는 제1 전극, 및
    상기 제1 전극 상에 배치되는 제1 발광 층
    을 포함하고, 상기 제1 전극은 상기 법선 방향에서 상기 제1 데이터 라인과 중첩하는 제1 영역을 갖고, 상기 제1 영역은 제1 면적을 가짐 ―; 및
    상기 기판 상에 배치되는 제2 서브 픽셀 유닛 ― 상기 제2 서브 픽셀 유닛은:
    상기 제2 데이터 라인에 전기적으로 커플링되는 제2 전극, 및
    상기 제2 전극 상에 배치되는 제2 발광 층
    을 포함하고, 상기 제2 전극은 상기 법선 방향에서 상기 제2 데이터 라인과 중첩하는 제2 영역을 가지며, 상기 제2 영역은 제2 면적을 가지고, 상기 제1 면적은 상기 제2 면적보다 더 큼 ―
    을 포함하며, 상기 제1 발광 층의 발광 컬러는 상기 제2 발광 층의 발광 컬러와는 상이하고, 상기 제1 발광 층의 발광 컬러는 청색인 것인, 디스플레이 디바이스.
  2. 제1항에 있어서,
    상기 제2 발광 층의 발광 컬러는 녹색 또는 적색인 것인, 디스플레이 디바이스.
  3. 제1항에 있어서,
    상기 기판 상에 배치되는 제3 데이터 라인 및 제3 서브 픽셀 유닛을 더 포함하고, 상기 제3 서브 픽셀 유닛은:
    상기 제3 데이터 라인에 전기적으로 커플링되는 제3 전극 ― 상기 제3 전극은 상기 법선 방향에서 상기 제3 데이터 라인과 중첩하는 제3 영역을 가지며, 상기 제3 영역은 제3 면적을 가지며, 상기 제1 면적은 상기 제3 면적보다 더 큼 ― ; 및
    상기 제3 전극 상에 배치되는 제3 발광 층
    을 포함하고, 상기 제3 발광 층의 발광 컬러는 상기 제1 발광 층의 발광 컬러와 상이하고, 상기 제3 발광 층의 발광 컬러는 상기 제2 발광 층의 발광 컬러와 상이한 것인, 디스플레이 디바이스.
  4. 제3항에 있어서,
    상기 제2 발광 층의 발광 컬러는 녹색이고, 상기 제3 발광 층의 발광 컬러는 적색인 것인, 디스플레이 디바이스.
  5. 제3항에 있어서,
    상기 제3 면적은 상기 제2 면적과 동일한 것인, 디스플레이 디바이스.
  6. 제3항에 있어서,
    상기 제2 면적은 상기 제3 면적보다 더 큰 것인, 디스플레이 디바이스.
  7. 제3항에 있어서,
    상기 기판 상에 배치되는 제4 데이터 라인을 더 포함하고, 상기 제4 데이터 라인은 상기 제1 데이터 라인에 인접하고, 상기 제1 전극은 상기 법선 방향에서 상기 제4 데이터 라인과 중첩하는 제4 영역을 더 포함하는 것인, 디스플레이 디바이스.
  8. 제7항에 있어서,
    상기 제3 전극은 상기 법선 방향에서 상기 제2 데이터 라인과 중첩하는 제5 영역을 갖는 것인, 디스플레이 디바이스.
  9. 제3항에 있어서,
    상기 법선 방향에서 상기 기판의 상기 상부 표면에 대한 상기 제1 전극의 투영의 면적은 AE1로서 정의되고, 상기 법선 방향에서 상기 기판의 상기 상부 표면에 대한 상기 제1 발광 층의 유효 발광 영역의 투영의 면적은 AL1로서 정의되고, 면적(AE1) 대 면적(AL1)의 비율은 R1로서 정의되고;
    상기 법선 방향에서 상기 기판의 상기 상부 표면에 대한 상기 제2 전극의 투영의 면적은 AE2로서 정의되고, 상기 법선 방향에서 상기 기판의 상기 상부 표면에 대한 상기 제2 발광 층의 유효 발광 영역의 투영의 면적은 AL2로서 정의되고, 면적(AE2) 대 면적(AL2)의 비율은 R2로서 정의되고; 그리고
    상기 법선 방향에서 상기 기판의 상기 상부 표면에 대한 상기 제3 전극의 투영의 면적은 AE3으로서 정의되고, 상기 법선 방향에서 상기 기판의 상기 상부 표면에 대한 상기 제3 발광 층의 유효 발광 영역의 투영의 면적은 AL3으로서 정의되고, 면적(AE3) 대 면적(AL3)의 비율은 R3으로서 정의되고;
    상기 비율(R1), 상기 비율(R2) 및 상기 비율(R3)은 다음 식:
    R1<R2 또는 R3<R2
    를 따르는 것인, 디스플레이 디바이스.
  10. 제1항에 있어서,
    상기 기판 상에 배치되는 제3 서브 픽셀 유닛을 더 포함하고, 상기 제3 서브 픽셀 유닛은:
    상기 법선 방향에서 상기 제1 데이터 라인과 중첩하는 제6 영역 ― 상기 제6 영역은 제4 면적을 가지며, 상기 제1 면적은 상기 제4 면적보다 더 큼 ― 을 갖는 제3 전극; 및
    상기 제3 전극 상에 배치되는 제3 발광 층 ― 상기 제3 발광 층의 발광 컬러는 상기 제1 발광 층의 발광 컬러와는 상이하고, 상기 제3 발광 층의 발광 컬러는 상기 제2 발광 층의 발광 컬러와는 상이함 ―
    을 포함하는 것인, 디스플레이 디바이스.
  11. 제10항에 있어서,
    상기 제2 발광 층의 발광 컬러는 녹색이고, 상기 제3 발광 층의 발광 컬러는 적색인 것인, 디스플레이 디바이스.
  12. 제11항에 있어서,
    상기 제4 면적은 상기 제2 면적보다 더 큰 것인, 디스플레이 디바이스.
  13. 제12항에 있어서,
    상기 제1 전극은 상기 법선 방향에서 상기 제2 데이터 라인과 중첩하는 제7 영역을 갖는 것인, 디스플레이 디바이스.
  14. 제10항에 있어서,
    상기 법선 방향에서 상기 기판의 상기 상부 표면에 대한 상기 제1 전극의 투영의 면적은 AE1로서 정의되고, 상기 법선 방향에서 상기 기판의 상기 상부 표면에 대한 상기 제1 발광 층의 유효 발광 영역의 투영의 면적은 AL1로서 정의되고, 면적(AE1) 대 면적(AL1)의 비율은 R1로서 정의되고;
    상기 법선 방향에서 상기 기판의 상기 상부 표면에 대한 상기 제2 전극의 투영의 면적은 AE2로서 정의되고, 상기 법선 방향에서 상기 기판의 상기 상부 표면에 대한 상기 제2 발광 층의 유효 발광 영역의 투영의 면적은 AL2로서 정의되고, 면적(AE2) 대 면적(AL2)의 비율은 R2로서 정의되고; 그리고
    상기 법선 방향에서 상기 기판의 상기 상부 표면에 대한 상기 제3 전극의 투영의 면적은 AE3으로서 정의되고, 상기 법선 방향에서 상기 기판의 상기 상부 표면에 대한 상기 제3 발광 층의 유효 발광 영역의 투영의 면적은 AL3으로서 정의되고, 면적(AE3) 대 면적(AL3)의 비율은 R3으로서 정의되고;
    상기 비율(R1), 상기 비율(R2) 및 상기 비율(R3)은 다음 식:
    R1<R2 또는 R3<R2
    를 따르는 것인, 디스플레이 디바이스.
KR1020180002335A 2017-01-11 2018-01-08 디스플레이 디바이스 KR102449515B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201710019795.4 2017-01-11
CN201710019795.4A CN108305565B (zh) 2017-01-11 2017-01-11 显示装置

Publications (2)

Publication Number Publication Date
KR20180082968A KR20180082968A (ko) 2018-07-19
KR102449515B1 true KR102449515B1 (ko) 2022-09-29

Family

ID=62783840

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180002335A KR102449515B1 (ko) 2017-01-11 2018-01-08 디스플레이 디바이스

Country Status (3)

Country Link
US (2) US10304909B2 (ko)
KR (1) KR102449515B1 (ko)
CN (1) CN108305565B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108305565B (zh) * 2017-01-11 2020-06-30 刘敏钻 显示装置
TWI660501B (zh) * 2017-06-30 2019-05-21 財團法人工業技術研究院 發光裝置
US10916168B2 (en) * 2019-05-24 2021-02-09 Hannstouch Solution Incorporated Panel and pixel structure thereof
CN112388569A (zh) * 2020-11-04 2021-02-23 程昌锋 一种pvc螺纹管断裂取出工具

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101604503B (zh) * 2009-07-23 2011-03-23 友达光电股份有限公司 显示装置及显示驱动方法
KR101614876B1 (ko) * 2010-09-07 2016-04-25 삼성디스플레이 주식회사 유기 발광 표시 장치
TWI469123B (zh) * 2012-08-09 2015-01-11 Au Optronics Corp 顯示面板
CN103219359A (zh) * 2013-03-29 2013-07-24 京东方科技集团股份有限公司 有机电致发光阵列基板及其制作方法、显示装置
KR102182953B1 (ko) * 2013-11-26 2020-11-25 엘지디스플레이 주식회사 유기발광표시패널 및 이를 이용한 유기발광표시장치
US9490446B2 (en) * 2014-06-16 2016-11-08 Apple Inc. Organic light-emitting diode display with split anodes
KR102189223B1 (ko) * 2014-07-10 2020-12-10 삼성디스플레이 주식회사 유기 발광 표시 장치, 그 구동 방법 및 제조 방법
KR102203772B1 (ko) * 2014-08-27 2021-01-18 엘지디스플레이 주식회사 유기 발광 표시 소자
US9847051B2 (en) * 2014-11-04 2017-12-19 Apple Inc. Organic light-emitting diode display with minimized subpixel crosstalk
CN104465710B (zh) * 2014-12-26 2017-11-14 京东方科技集团股份有限公司 一种有机发光二极管显示面板及显示装置
KR102250805B1 (ko) * 2015-01-26 2021-05-13 삼성디스플레이 주식회사 액정 표시장치
CN106154619B (zh) * 2015-04-10 2023-06-02 群创光电股份有限公司 显示面板
CN104932137B (zh) * 2015-07-03 2018-06-05 京东方科技集团股份有限公司 一种彩膜基板、阵列基板、显示面板及显示装置
KR102491117B1 (ko) * 2015-07-07 2023-01-20 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20180030365A (ko) * 2016-09-13 2018-03-22 삼성디스플레이 주식회사 표시 장치
CN108305565B (zh) * 2017-01-11 2020-06-30 刘敏钻 显示装置

Also Published As

Publication number Publication date
CN108305565A (zh) 2018-07-20
US20180197925A1 (en) 2018-07-12
US10304909B2 (en) 2019-05-28
US20190237519A1 (en) 2019-08-01
US10872930B2 (en) 2020-12-22
KR20180082968A (ko) 2018-07-19
CN108305565B (zh) 2020-06-30

Similar Documents

Publication Publication Date Title
US10175797B2 (en) Array substrate for OLED display panel, method for driving the same, and OLED display panel and display apparatus having the same
WO2018054149A1 (zh) 有机发光二极管(oled)阵列基板及其制备方法、显示装置
US10439006B2 (en) Controlling luminance of a display unit
JP2024074976A (ja) アレイ基板及びその製作方法、表示装置及び表示基板
KR102449515B1 (ko) 디스플레이 디바이스
US11839113B2 (en) Organic light emitting diode display and manufacturing method thereof
KR101736929B1 (ko) 백색 유기발광다이오드 표시소자
US10304918B2 (en) Organic light emitting display device
US10916613B1 (en) Array substrate and OLED display device
US9660009B2 (en) Organic light emitting diode display
US20220037447A1 (en) Organic light emitting display device
WO2021097754A1 (zh) 显示面板及其制作方法、显示装置
CN115000092A (zh) 显示基板及其制备方法、显示装置
KR20210050144A (ko) 발광 표시 패널
US20070278940A1 (en) System for displaying image
KR102047731B1 (ko) 유기발광다이오드 표시장치
WO2020103224A1 (zh) 显示面板及显示装置
CN114616616B (zh) 一种显示基板及其制作方法、显示装置
KR20220038649A (ko) 표시장치
WO2023245490A1 (zh) 显示面板和显示装置
CN118201394A (zh) 显示设备
CN115620639A (zh) 显示基板及显示装置
CN117751704A (zh) 显示面板及显示装置
CN117501847A (zh) 显示面板及显示装置
CN115552622A (zh) 显示基板及显示装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant