KR102446015B1 - Light emitting device, display panel and display device - Google Patents
Light emitting device, display panel and display device Download PDFInfo
- Publication number
- KR102446015B1 KR102446015B1 KR1020170178664A KR20170178664A KR102446015B1 KR 102446015 B1 KR102446015 B1 KR 102446015B1 KR 1020170178664 A KR1020170178664 A KR 1020170178664A KR 20170178664 A KR20170178664 A KR 20170178664A KR 102446015 B1 KR102446015 B1 KR 102446015B1
- Authority
- KR
- South Korea
- Prior art keywords
- light emitting
- emitting device
- semiconductor layer
- electrode
- light
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 claims description 140
- 210000003771 C cell Anatomy 0.000 claims description 19
- 238000000034 method Methods 0.000 claims description 12
- 239000003086 colorant Substances 0.000 claims description 10
- 239000003990 capacitor Substances 0.000 claims description 8
- 239000004020 conductor Substances 0.000 claims description 7
- 230000000149 penetrating effect Effects 0.000 claims 1
- 210000004027 cell Anatomy 0.000 description 36
- 238000010586 diagram Methods 0.000 description 15
- 239000000463 material Substances 0.000 description 10
- 101100451713 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) HTL1 gene Proteins 0.000 description 7
- 239000000758 substrate Substances 0.000 description 7
- 101000647095 Homo sapiens Transcriptional protein SWT1 Proteins 0.000 description 5
- 102100025094 Transcriptional protein SWT1 Human genes 0.000 description 5
- 101150040546 PXL1 gene Proteins 0.000 description 4
- 238000005070 sampling Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 229910002704 AlGaN Inorganic materials 0.000 description 2
- 101100513400 Arabidopsis thaliana MIK1 gene Proteins 0.000 description 2
- 101150076592 CST3 gene Proteins 0.000 description 2
- -1 Cst2 Proteins 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 101150037603 cst-1 gene Proteins 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 229910052741 iridium Inorganic materials 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000008439 repair process Effects 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000003190 augmentative effect Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 239000011777 magnesium Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
- H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
- H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/0004—Devices characterised by their operation
- H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
- H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
- H01L33/385—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/50—Wavelength conversion elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Illuminated Signs And Luminous Advertising (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Display Devices Of Pinball Game Machines (AREA)
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
본 발명의 실시예들은, 발광소자, 표시패널 및 표시장치에 관한 것으로, 더욱 상세하게는, 발광소자를 서로 다른 라인에서 어긋나게 배열하고, 인접한 발광소자의 일부 서브픽셀로 픽셀을 구현한 발광소자, 표시패널 및 표시장치에 관한 것이다. 본 발명의 실시예들에 의하면, 하나의 발광소자가 서로 분리된 여러 개의 활성층이 여러 개의 서브픽셀을 구현하여, 고정세 및 고해상도의 디스플레이를 가능하게 하는 발광소자, 표시패널 및 표시장치를 제공할 수 있다.Embodiments of the present invention relate to a light emitting device, a display panel, and a display device, and more particularly, a light emitting device in which the light emitting devices are arranged to be shifted from each other in different lines, and pixels are implemented with some sub-pixels of the adjacent light emitting devices; It relates to a display panel and a display device. According to the embodiments of the present invention, it is possible to provide a light emitting device, a display panel, and a display device that enable a high-definition and high-resolution display by implementing a plurality of sub-pixels in a plurality of active layers separated from each other. can
Description
본 발명의 실시예들은 발광소자, 표시패널 및 표시장치에 관한 것이다.Embodiments of the present invention relate to a light emitting device, a display panel, and a display device.
정보화 사회가 발전함에 따라 화상을 표시하는 표시장치에 대한 요구가 증가하고 있으며, 액정 표시장치(Liquid Crystal Display Device), 유기발광 표시장치(Organic Light Emitting Display Device) 등과 같은 다양한 유형의 표시장치가 활용되고 있다.As the information society develops, the demand for display devices that display images is increasing, and various types of display devices such as liquid crystal display devices and organic light emitting display devices are utilized. is becoming
이러한 표시장치는, 다수의 서브픽셀이 배열된 표시패널과, 이를 구동하기 위한 게이트 구동 회로, 데이터 구동 회로 등과 같은 각종 구동 회로를 포함할 수 있다.Such a display device may include a display panel in which a plurality of sub-pixels are arranged, and various driving circuits such as a gate driving circuit and a data driving circuit for driving the display panel.
종래 표시장치에서, 표시패널은 기판 상에 트랜지스터, 각종 전극 및 각종 신호 배선 등이 형성되어 구성되고, 집적 회로로 구현될 수 있는 구동 회로는 인쇄 회로에 실장되어 표시패널과 전기적으로 연결된다.In a conventional display device, a display panel is configured by forming transistors, various electrodes, and various signal wires on a substrate, and a driving circuit that can be implemented as an integrated circuit is mounted on a printed circuit and electrically connected to the display panel.
이러한 표시패널은 기술의 발전에 따라 그 두께가 점점 얇아지고 있어 경량화된 표시장치를 구현할 수 있도록 한다.The thickness of such a display panel is getting thinner with the development of technology, so that a light-weight display device can be realized.
또한, 최근에는 소형 표시장치에 적합한 구조를 갖는 마이크로 발광 다이오드(μLED)를 이용한 표시장치(이하, "마이크로 표시장치"라고도 함)가 등장하고 있으며, 마이크로 발광 다이오드(μLED)는 수십 ㎛ 이하의 크기를 갖는 초소형 발광 다이오드를 의미한다.In addition, recently, a display device using a micro light emitting diode (μLED) having a structure suitable for a small display device (hereinafter also referred to as a “micro display device”) has appeared, and the micro light emitting diode (μLED) has a size of several tens of μm or less. means an ultra-small light emitting diode having
이러한 마이크로 표시장치는 마이크로 발광 다이오드(μLED) 자체를 픽셀로 이용하며, 소형화, 경량화가 가능하여 스마트 워치, 모바일 기기, 가상 현실 장치, 증강 현실 장치 및 플렉시블 표시장치 등에 다양하게 활용될 수 있는 이점을 제공한다.These micro-display devices use micro light-emitting diodes (μLEDs) themselves as pixels, and they can be miniaturized and lightweight, so they can be used in various ways such as smart watches, mobile devices, virtual reality devices, augmented reality devices, and flexible displays. to provide.
이러한 마이크로 발광 다이오드(μLED)는, 하나의 다이오드가 서브픽셀(Subpixel)을 구현하게 되므로, 고해상도의 표시장치를 구현하기 위해 표시패널에 다수의 다이오드가 포함되어야 한다.In such a micro light emitting diode (μLED), since one diode implements a subpixel, a plurality of diodes must be included in the display panel to implement a high-resolution display device.
그러나, 고정세(Fine pitch)의 마이크로 표시장치를 구현하기 위해서는, 마이크로 발광 다이오드(μLED) 자체의 크기를 줄일 필요가 있으나, 다이오드의 크기를 줄이는 것은 제조 상의 어려움 등으로 인한 한계가 존재한다.However, in order to implement a fine pitch micro display device, it is necessary to reduce the size of the micro light emitting diode (μLED) itself, but reducing the size of the diode is limited due to manufacturing difficulties.
따라서, 다이오드의 크기 자체를 줄이지 않고도 마이크로 표시장치의 고정세를 구현하여, 고해상도의 영상을 표시하는 마이크로 표시장치를 제공할 필요성이 있어왔다.Accordingly, there has been a need to provide a micro display device that displays a high-resolution image by realizing a high resolution of the micro display device without reducing the size of the diode itself.
본 발명의 실시예들의 목적은, 하나의 발광소자가 서로 분리된 여러 개의 활성층을 포함한 발광소자, 표시패널 및 표시장치를 제공하는 데 있다.SUMMARY OF THE INVENTION It is an object of the present invention to provide a light emitting device, a display panel, and a display device including a plurality of active layers in which one light emitting device is separated from each other.
본 발명의 실시예들의 목적은, 발광소자를 서로 다른 라인에서 어긋나게 배열하고, 인접한 발광소자의 일부 서브픽셀로 픽셀을 구현한 발광소자, 표시패널 및 표시장치를 제공하는 데 있다.SUMMARY OF THE INVENTION It is an object of the present invention to provide a light emitting device, a display panel, and a display device in which light emitting devices are arranged in different lines from each other, and pixels are implemented with some sub-pixels of adjacent light emitting devices.
또한, 본 발명의 실시예들의 목적은 여기에 제한되지 않으며, 언급되지 않은 또 다른 목적들은 아래의 기재로부터 통상의 기술자에게 명확하게 이해될 수 있을 것이다.In addition, the object of the embodiments of the present invention is not limited thereto, and other objects not mentioned will be clearly understood by those skilled in the art from the following description.
일 측면에서, 본 발명의 실시예들은, 발광소자의 활성층이 서로 분리되어, 하나의 소자에 여러 개의 서브픽셀이 구현된 발광소자, 표시패널 및 표시장치를 제공한다.In one aspect, embodiments of the present invention provide a light emitting device, a display panel, and a display device in which an active layer of a light emitting device is separated from each other and a plurality of sub-pixels are implemented in one device.
다른 측면에서, 본 발명의 실시예들은, 서로 다른 색상의 광을 방출하는 발광소자를 인접하게 위치시키고, 발광소자의 일부 서브픽셀이 픽셀을 구현하는 발광소자, 표시패널 및 표시장치를 제공한다.In another aspect, embodiments of the present invention provide a light emitting device, a display panel, and a display device in which light emitting devices emitting light of different colors are disposed adjacent to each other, and some subpixels of the light emitting device realize pixels.
또 다른 측면에서, 본 발명의 실시예들은, 발광소자를 서로 다른 라인에서 어긋나게 배열하고, 인접한 발광소자의 서브픽셀이 픽셀을 구현하는 발광소자, 표시패널 및 표시장치를 제공한다.In another aspect, embodiments of the present invention provide a light emitting device, a display panel, and a display device in which light emitting devices are arranged to be shifted from each other in different lines, and subpixels of adjacent light emitting devices realize pixels.
본 발명의 실시예들에 의하면, 하나의 발광소자가 서로 분리된 여러 개의 활성층이 여러 개의 서브픽셀을 구현하여, 고정세 및 고해상도의 디스플레이를 가능하게 하는 발광소자, 표시패널 및 표시장치를 제공할 수 있다.According to the embodiments of the present invention, it is possible to provide a light emitting device, a display panel, and a display device that enable a high-definition and high-resolution display by implementing a plurality of sub-pixels in a plurality of active layers separated from each other. can
본 발명의 실시예들에 의하면, 발광소자를 서로 다른 라인에서 어긋나게 배열하고, 인접한 발광소자의 서브픽셀로 픽셀을 구현하여 발광소자의 리던던시(Redundancy) 구현이 가능한 발광소자, 표시패널 및 표시장치를 제공할 수 있다.According to the embodiments of the present invention, there is provided a light emitting device, a display panel, and a display device capable of realizing redundancy of the light emitting device by arranging the light emitting devices in different lines from each other and implementing pixels as sub-pixels of the adjacent light emitting devices. can provide
또한, 본 발명의 실시예들에 의하면, 하나의 발광소자가 서로 분리된 여러 개의 서브픽셀을 포함하므로, 발광소자를 별도의 반도체 기판에서 성장시킨 후, 표시장치의 기판에 이식시키는 전사(Transfer) 공정을 줄일 수 있는 발광소자, 표시패널 및 표시장치를 제공할 수 있다.In addition, according to embodiments of the present invention, since one light emitting device includes several sub-pixels separated from each other, the light emitting device is grown on a separate semiconductor substrate and then transferred to the substrate of the display device. It is possible to provide a light emitting device, a display panel, and a display device capable of reducing the process.
도 1은 본 발명의 실시예들에 따른 표시장치의 개략적인 구성을 나타낸 도면이다.
도 2a는 서브픽셀의 회로 구조를 설명하기 위한 도면이다.
도 2b는 서브픽셀의 회로 구조를 설명하기 위한 다른 도면이다.
도 3a는 본 발명의 실시예들에 따른 표시장치의 표시패널에 배열된 서브픽셀의 회로 구조의 예시를 나타낸 도면이다.
도 3b는 본 발명의 실시예들에 따른 발광소자를 나타낸 도면이다.
도 3c는 본 발명의 실시예들에 따른 발광소자의 상면을 나타낸 도면이다.
도 3d는 본 발명의 실시예들에 따른 발광소자의 단면을 나타낸 도면이다.
도 3e는 본 발명의 실시예들에 따른 발광소자의 단면을 나타낸 도면이다.
도 3f는 본 발명의 실시예들에 따른 표시장치의 픽셀 회로 구조를 설명하기 위한 개략적인 도면이다.
도 3g는 본 발명의 실시예들에 따른 발광소자를 나타낸 도면이다.
도 4는 본 발명의 실시예들에 따른 발광소자의 배열을 설명하기 위한 도면이다.
도 5는 본 발명의 실시예들에 따른 발광소자가 배열된 표시장치를 설명하기 위한 도면이다.
도 6은 본 발명의 실시예들에 따른 발광소자가 배열된 표시장치를 설명하기 위한 도면이다.
도 7은 본 발명의 실시예들에 따른 발광소자가 배열된 표시패널을 설명하기 위한 도면이다.
도 8은 본 발명의 실시예들에 따른 표시장치의 효과를 개략적으로 나타내기 위한 도면이다.1 is a diagram illustrating a schematic configuration of a display device according to embodiments of the present invention.
2A is a diagram for explaining a circuit structure of a sub-pixel.
2B is another diagram for explaining a circuit structure of a sub-pixel.
3A is a diagram illustrating an example of a circuit structure of sub-pixels arranged on a display panel of a display device according to embodiments of the present invention.
3B is a diagram illustrating a light emitting device according to embodiments of the present invention.
3C is a view showing a top surface of a light emitting device according to embodiments of the present invention.
3D is a diagram illustrating a cross-section of a light emitting device according to embodiments of the present invention.
3E is a view showing a cross-section of a light emitting device according to embodiments of the present invention.
3F is a schematic diagram for explaining a structure of a pixel circuit of a display device according to embodiments of the present invention.
3G is a view showing a light emitting device according to embodiments of the present invention.
4 is a view for explaining the arrangement of light emitting devices according to embodiments of the present invention.
5 is a view for explaining a display device in which light emitting devices are arranged according to embodiments of the present invention.
6 is a view for explaining a display device in which light emitting devices are arranged according to embodiments of the present invention.
7 is a view for explaining a display panel in which light emitting devices are arranged according to embodiments of the present invention.
8 is a diagram schematically illustrating an effect of a display device according to embodiments of the present invention.
이하, 본 발명의 일부 실시예들을 예시적인 도면을 참조하여 상세하게 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 수 있다.Hereinafter, some embodiments of the present invention will be described in detail with reference to exemplary drawings. In adding reference numerals to components of each drawing, the same components may have the same reference numerals as much as possible even though they are indicated in different drawings. In addition, in describing the present invention, when it is determined that a detailed description of a related known configuration or function may obscure the gist of the present invention, the detailed description may be omitted.
또한, 본 발명의 구성요소를 설명하는 데 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성요소를 다른 구성요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다. 어떤 구성요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성요소 사이에 다른 구성요소가 "개재"되거나, 각 구성요소가 다른 구성요소를 통해 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.In addition, in describing the components of the present invention, terms such as first, second, A, B, (a), (b), etc. may be used. These terms are only for distinguishing the elements from other elements, and the nature, order, order, or number of the elements are not limited by the terms. When it is described that a component is “connected”, “coupled” or “connected” to another component, the component may be directly connected or connected to the other component, but other components may be interposed between each component. It will be understood that each component may be “interposed” or “connected”, “coupled” or “connected” through another component.
도 1은 본 발명의 실시예들에 따른 표시장치의 개략적인 구성을 나타낸 도면이고, 도 2a는 서브픽셀의 회로 구조를 설명하기 위한 도면이며, 도 2b는 서브픽셀의 회로 구조를 설명하기 위한 다른 도면이고, 도 3a는 본 발명의 실시예들에 따른 표시장치의 표시패널에 배열된 서브픽셀의 회로 구조의 예시를 나타낸 도면이며, 도 3b는 본 발명의 실시예들에 따른 발광소자를 나타낸 도면이고, 도 3c는 본 발명의 실시예들에 따른 발광소자의 상면을 나타낸 도면이며, 도 3d는 본 발명의 실시예들에 따른 발광소자의 단면을 나타낸 도면이고, 도 3e는 본 발명의 실시예들에 따른 발광소자의 단면을 나타낸 도면이며, 도 3f는 본 발명의 실시예들에 따른 표시장치의 픽셀 회로 구조를 설명하기 위한 개략적인 도면이고, 도 3g는 본 발명의 실시예들에 따른 발광소자를 나타낸 도면이며, 도 4는 본 발명의 실시예들에 따른 발광소자의 배열을 설명하기 위한가 배열된 표시장치를 설명하기 위한 도면이고, 도 5는 본 발명의 실시예들에 따른 발광소자가 배열된 표시장치를 설명하기 위한 도면이며, 도 6은 본 발명의 실시예들에 따른 발광소자가 배열된 표시장치를 설명하기 위한 도면이고, 도 7는 본 발명의 실시예들에 따른 발광소자가 배열된 표시패널을 설명하기 위한 도면이며, 도 8은 본 발명의 실시예들에 따른 표시장치의 효과를 개략적으로 나타내기 위한 도면이다.1 is a diagram schematically showing a configuration of a display device according to embodiments of the present invention, FIG. 2A is a diagram for explaining a circuit structure of a sub-pixel, and FIG. 2B is another diagram for explaining a circuit structure of a sub-pixel 3A is a diagram illustrating an example of a circuit structure of sub-pixels arranged on a display panel of a display device according to embodiments of the present invention, and FIG. 3B is a diagram illustrating a light emitting device according to embodiments of the present invention. 3C is a view showing a top surface of a light emitting device according to embodiments of the present invention, FIG. 3D is a view showing a cross section of a light emitting device according to embodiments of the present invention, and FIG. 3E is an embodiment of the present invention 3F is a schematic diagram for explaining the structure of a pixel circuit of a display device according to embodiments of the present invention, and FIG. 3G is a light emitting device according to embodiments of the present invention. It is a view showing a device, and FIG. 4 is a view for explaining an arrangement of a light emitting device according to embodiments of the present invention, and FIG. 5 is a view for explaining an arrangement of a light emitting device according to embodiments of the present invention It is a view for explaining an arranged display device, FIG. 6 is a view for explaining a display device in which light emitting devices are arranged according to embodiments of the present invention, and FIG. 7 is a light emitting device according to embodiments of the present invention It is a view for explaining an arranged display panel, and FIG. 8 is a view for schematically showing an effect of a display device according to embodiments of the present invention.
도 1은 본 발명의 실시예들에 따른 표시장치(100)의 개략적인 구성을 나타낸 것이다.1 shows a schematic configuration of a
도 1을 참조하면, 본 발명의 실시예들에 따른 표시장치(100)는, 다수의 서브픽셀(SP)이 배열된 표시패널(110)과, 표시패널(110)을 구동하기 위한 게이트 구동 회로(120), 데이터 구동 회로(130) 및 컨트롤러(140) 등을 포함할 수 있다.Referring to FIG. 1 , a
표시패널(110)에는, 다수의 게이트 라인(GL)과 다수의 데이터 라인(DL)이 배치되고, 게이트 라인(GL)과 데이터 라인(DL)이 교차하는 영역에 서브픽셀(SP)이 배치된다. 이러한 서브픽셀(SP)은 픽셀(PXL)을 구성할 수 있고, 둘 이상의 서브픽셀(SP)이 하나의 픽셀(PXL)을 구성할 수 있다. 일 예로, 도 1과 같이 4개의 서브픽셀(SP)이 하나의 픽셀(PXL)을 구성할 수 있으며, 이는 후술하여 부가적으로 설명하도록 한다.In the
게이트 구동 회로(120)는, 컨트롤러(140)에 의해 제어되며, 표시패널(110)에 배치된 다수의 게이트 라인(GL)으로 스캔 신호를 순차적으로 출력하여 다수의 서브픽셀(SP)의 구동 타이밍을 제어한다.The
게이트 구동 회로(120)는, 하나 이상의 게이트 드라이버 집적 회로(GDIC, Gate Driver Integrated Circuit)를 포함할 수 있으며, 구동 방식에 따라 표시패널(110)의 일 측에만 위치할 수도 있고 양 측에 위치할 수도 있다. 또는, 게이트 구동 회로(120)는, 표시패널(110)의 배면에 위치할 수도 있다.The
데이터 구동 회로(130)는, 컨트롤러(140)로부터 영상 데이터를 수신하고, 영상 데이터를 아날로그 형태의 데이터 전압으로 변환한다. 그리고, 게이트 라인(GL)을 통해 스캔 신호가 인가되는 타이밍에 맞춰 데이터 전압을 각각의 데이터 라인(DL)으로 출력하여 각각의 서브픽셀(SP)이 영상 데이터에 따른 밝기를 표현하도록 한다.The
데이터 구동 회로(130)는, 하나 이상의 소스 드라이버 집적 회로(SDIC, Source Driver Integrated Circuit)를 포함할 수 있다.The
컨트롤러(140)는, 게이트 구동 회로(120)와 데이터 구동 회로(130)로 각종 제어 신호를 공급하며, 게이트 구동 회로(120)와 데이터 구동 회로(130)의 동작을 제어한다.The
컨트롤러(140)는, 각 프레임에서 구현하는 타이밍에 따라 게이트 구동 회로(120)가 스캔 신호를 출력하도록 하며, 외부에서 수신한 영상 데이터를 데이터 구동 회로(130)에서 사용하는 데이터 신호 형식에 맞게 변환하여 변환된 영상 데이터를 데이터 구동 회로(130)로 출력한다.The
컨트롤러(140)는, 영상 데이터와 함께 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 입력 데이터 인에이블 신호(DE, Data Enable), 클럭 신호(CLK) 등을 포함하는 각종 타이밍 신호를 외부(예, 호스트 시스템)로부터 수신한다.The
컨트롤러(140)는, 외부로부터 수신한 각종 타이밍 신호를 이용하여 각종 제어 신호를 생성하고 게이트 구동 회로(120) 및 데이터 구동 회로(130)로 출력할 수 있다.The
일 예로, 컨트롤러(140)는, 게이트 구동 회로(120)를 제어하기 위하여, 게이트 스타트 펄스(GSP, Gate Start Pulse), 게이트 시프트 클럭(GSC, Gate Shift Clock), 게이트 출력 인에이블 신호(GOE, Gate Output Enable) 등을 포함하는 각종 게이트 제어 신호를 출력한다.For example, in order to control the
여기서, 게이트 스타트 펄스(GSP)는 게이트 구동 회로(120)를 구성하는 하나 이상의 게이트 드라이버 집적 회로의 동작 스타트 타이밍을 제어한다. 게이트 시프트 클럭(GSC)은 하나 이상의 게이트 드라이버 집적 회로에 공통으로 입력되는 클럭 신호로서, 스캔 신호의 시프트 타이밍을 제어한다. 게이트 출력 인에이블 신호(GOE)는 하나 이상의 게이트 드라이버 집적 회로의 타이밍 정보를 지정하고 있다.Here, the gate start pulse GSP controls the operation start timing of one or more gate driver integrated circuits constituting the
또한, 컨트롤러(140)는, 데이터 구동 회로(130)를 제어하기 위하여, 소스 스타트 펄스(SSP, Source Start Pulse), 소스 샘플링 클럭(SSC, Source Sampling Clock), 소스 출력 인에이블 신호(SOE, Source Output Enable) 등을 포함하는 각종 데이터 제어 신호를 출력한다.In addition, in order to control the
여기서, 소스 스타트 펄스(SSP)는 데이터 구동 회로(130)를 구성하는 하나 이상의 소스 드라이버 집적 회로의 데이터 샘플링 스타트 타이밍을 제어한다. 소스 샘플링 클럭(SSC)은 소스 드라이버 집적 회로 각각에서 데이터의 샘플링 타이밍을 제어하는 클럭 신호이다. 소스 출력 인에이블 신호(SOE)는 데이터 구동 회로(130)의 출력 타이밍을 제어한다.Here, the source start pulse SSP controls the data sampling start timing of one or more source driver integrated circuits constituting the
이러한 표시장치(100)는, 표시패널(110), 게이트 구동 회로(120), 데이터 구동 회로(130) 등으로 각종 전압 또는 전류를 공급해주거나, 공급할 각종 전압 또는 전류를 제어하는 전원 관리 집적 회로를 더 포함할 수 있다.The
표시패널(110)에는, 게이트 라인(GL)과 데이터 라인(DL) 이외에 각종 신호나 전압이 공급되는 전압 라인이 배치될 수 있으며, 각각의 서브픽셀(SP)에는 발광소자(300)와 이를 구동하기 위한 트랜지스터 등이 배치될 수 있다.In the
도 2a와 도 2b는 서브픽셀(SP)의 회로 구조를 설명하기 위한 도면이다. 이러한 회로 구조는 개념적인 것으로, 본 발명의 실시예들에 따른 표시장치(100)의 표시패널(110)은 이러한 회로 구조를 기초로 일부 변형된 픽셀 회로 구조를 가질 수 있다. 이는 후술하여 상세히 설명한다.2A and 2B are diagrams for explaining the circuit structure of the sub-pixel SP. This circuit structure is conceptual, and the
도 2a를 참조하면, 서브픽셀(SP)에는 게이트 라인(GL)과 데이터 라인(DL)이 교차하며 배치된다. 그리고, 구동 전압(Vdd)이 공급되는 구동 전압 라인(DVL)과 공통 전압(Vcom)이 공급되는 공통 전압 라인(CVL)이 배치될 수 있다.Referring to FIG. 2A , the gate line GL and the data line DL intersect each other in the subpixel SP. In addition, the driving voltage line DVL to which the driving voltage Vdd is supplied and the common voltage line CVL to which the common voltage Vcom is supplied may be disposed.
각각의 서브픽셀(SP)에는 마이크로 발광 다이오드(μLED)와, 이를 구동하기 위한 구동 트랜지스터(DRT)와, 구동 트랜지스터(DRT)의 동작 타이밍을 제어하는 스위칭 트랜지스터(SWT)와, 스토리지 캐패시터(Cst) 등이 배치될 수 있다.Each sub-pixel SP includes a micro light emitting diode (μLED), a driving transistor DRT for driving it, a switching transistor SWT for controlling the operation timing of the driving transistor DRT, and a storage capacitor Cst. etc. may be placed.
스위칭 트랜지스터(SWT)는, 데이터 라인(DL)과 구동 트랜지스터(DRT)의 제1 노드(N1) 사이에 전기적으로 연결되며, 게이트 라인(GL)으로 인가되는 스캔 신호에 의해 턴-온 되고 데이터 전압(Vdata)이 구동 트랜지스터(DRT)의 제1 노드(N1)로 공급되도록 한다.The switching transistor SWT is electrically connected between the data line DL and the first node N1 of the driving transistor DRT, and is turned on by a scan signal applied to the gate line GL and a data voltage (Vdata) is supplied to the first node N1 of the driving transistor DRT.
구동 트랜지스터(DRT)는, 제1 노드(N1)에 인가되는 데이터 전압(Vdata)에 따라 구동 전압(Vdd)이 마이크로 발광 다이오드(μLED)의 애노드 전극으로 인가되도록 한다.The driving transistor DRT allows the driving voltage Vdd to be applied to the anode electrode of the micro light emitting diode μLED according to the data voltage Vdata applied to the first node N1 .
스토리지 캐패시터(Cst)는, 구동 트랜지스터(DRT)의 제1 노드(N1)와 제3 노드(N3) 사이에 전기적으로 연결되며, 제1 노드(N1)에 인가된 데이터 전압(Vdata)을 한 프레임 동안 유지시켜줄 수 있다.The storage capacitor Cst is electrically connected between the first node N1 and the third node N3 of the driving transistor DRT, and receives the data voltage Vdata applied to the first node N1 for one frame. can keep it for a while.
마이크로 발광 다이오드(μLED)는, 애노드 전극으로 데이터 전압(Vdata)에 따라 공급되는 구동 전압(Vdd)을 인가받고, 캐소드 전극으로 공통 전압(Vcom)을 인가받는다. 그리고, 애노드 전극과 캐소드 전극의 전압 차에 따라 밝기를 나타낼 수 있다.The micro light emitting diode µLED receives the driving voltage Vdd supplied according to the data voltage Vdata to the anode electrode and the common voltage Vcom to the cathode electrode. In addition, brightness may be displayed according to a voltage difference between the anode electrode and the cathode electrode.
이러한 마이크로 발광 다이오드(μLED)는, 애노드 전극이 구동 트랜지스터(DRT)의 제3 노드(N3)와 연결될 수도 있으나, 구동 전압 라인(DVL)과 연결되는 구조일 수도 있다.The micro light emitting diode μLED may have a structure in which the anode electrode is connected to the third node N3 of the driving transistor DRT, or connected to the driving voltage line DVL.
도 2b를 참조하면, 각각의 서브픽셀(SP)에는 마이크로 발광 다이오드(μLED)와, 스위칭 트랜지스터(SWT), 구동 트랜지스터(DRT) 및 스토리지 캐패시터(Cst) 등이 배치될 수 있다.Referring to FIG. 2B , a micro light emitting diode (μLED), a switching transistor SWT, a driving transistor DRT, and a storage capacitor Cst may be disposed in each subpixel SP.
여기서, 마이크로 발광 다이오드(μLED)의 애노드 전극은 구동 전압(Vdd)이 인가되는 구동 전압 라인(DVL)과 연결된다. 그리고, 마이크로 발광 다이오드(μLED)의 캐소드 전극은 구동 트랜지스터(DRT)의 제2 노드(N2)와 전기적으로 연결될 수 있다.Here, the anode electrode of the micro light emitting diode μLED is connected to the driving voltage line DVL to which the driving voltage Vdd is applied. Also, the cathode electrode of the micro light emitting diode μLED may be electrically connected to the second node N2 of the driving transistor DRT.
이와 같이, 마이크로 발광 다이오드(μLED)의 캐소드 전극이 구동 트랜지스터(DRT)와 연결되도록 함으로써, 마이크로 발광 다이오드(μLED)에 흐르는 전류 제어가 용이하도록 할 수 있다.As described above, by connecting the cathode electrode of the micro light emitting diode (μLED) to the driving transistor (DRT), it is possible to easily control the current flowing through the micro light emitting diode (μLED).
구체적으로, 도 2a에 도시된 회로 구조와 같이, 마이크로 발광 다이오드(μLED)의 애노드 전극이 구동 트랜지스터(DRT)와 연결된 경우, 마이크로 발광 다이오드(μLED)에 흐르는 전류는 아래 수학식 1과 같이 산출될 수 있다.Specifically, as in the circuit structure shown in FIG. 2A , when the anode electrode of the micro light emitting diode μLED is connected to the driving transistor DRT, the current flowing through the micro light emitting diode μLED can be calculated as shown in
여기서, μ, Cp는 각각 구동 트랜지스터(DRT)의 이동도와 기생 정전 용량을 의미하고, W, L은 각각 구동 트랜지스터(DRT)의 채널의 폭과 길이를 의미한다. 그리고, Vgs는 제1 노드(N1)와 제3 노드(N3) 사이의 전압 차를 의미하고, Vth는 구동 트랜지스터(DRT)의 문턱 전압을 의미하며, Vled는 마이크로 발광 다이오드(μLED)의 애노드 전극과 캐소드 전극 사이의 전압 차를 의미한다.Here, μ and Cp denote mobility and parasitic capacitance of the driving transistor DRT, respectively, and W and L denote the width and length of a channel of the driving transistor DRT, respectively. And, Vgs is the voltage difference between the first node N1 and the third node N3, Vth is the threshold voltage of the driving transistor DRT, and Vled is the anode electrode of the micro light emitting diode (μLED). and the voltage difference between the cathode electrode.
반면, 도 2b에 도시된 회로 구조와 같이, 마이크로 발광 다이오드(μLED)의 캐소드 전극이 구동 트랜지스터(DRT)와 연결된 경우, 마이크로 발광 다이오드(μLED)에 흐르는 전류는 아래 수학식 2와 같이 산출될 수 있다.On the other hand, as in the circuit structure shown in FIG. 2B , when the cathode electrode of the micro light emitting diode μLED is connected to the driving transistor DRT, the current flowing through the micro light emitting diode μLED can be calculated as in Equation 2 below. have.
즉, 마이크로 발광 다이오드(μLED)의 애노드 전극이 구동 전압 라인(DVL)과 연결되고 캐소드 전극이 구동 트랜지스터(DRT)와 연결된 구조에서는, 마이크로 발광 다이오드(μLED)에 걸리는 전압 Vled를 고려하지 않고 공통 전압(Vcom)만 고려하여 데이터 전압(Vdata)을 인가하면 된다. 따라서, 마이크로 발광 다이오드(μLED)에 흐르는 전류를 용이하게 제어하도록 할 수 있다.That is, in a structure in which the anode electrode of the micro light emitting diode (μLED) is connected to the driving voltage line (DVL) and the cathode electrode is connected to the driving transistor (DRT), the voltage Vled applied to the micro light emitting diode (μLED) is not considered and the common voltage is not considered. It is sufficient to apply the data voltage (Vdata) in consideration of only (Vcom). Accordingly, it is possible to easily control the current flowing through the micro light emitting diode (μLED).
한편, 이러한 마이크로 발광 다이오드(μLED)가 각각 하나의 서브픽셀(SP)을 구현하는 경우, 서로 다른 3색을 발광하는 3개의 다이오드를 이용해 픽셀을 구현하여야 하므로, 동일한 기판 상에 배치될 수 있는 다이오드 개수의 한계로 인해 고해상도의 표시장치(100)를 구현하기 어려운 문제점이 존재한다.On the other hand, when each of these micro light emitting diodes (μLED) implements one subpixel (SP), since the pixel must be implemented using three diodes emitting light of three different colors, diodes that can be disposed on the same substrate There is a problem in that it is difficult to implement the high-
이하에서는 도 3을 참조하여 본 발명의 실시예들에 따른 표시장치(100)의 표시패널(110)과 발광소자(300)를 상세히 살펴본다.Hereinafter, the
먼저, 도 3a를 참조하면, 표시패널(110)에는, 다수의 데이터 라인(DL)과 다수의 게이트 라인(GL)이 배치되며, 이러한 다수의 데이터 라인(DL)과 다수의 게이트 라인(GL)으로 정의되는 다수의 서브픽셀이 배열된다.First, referring to FIG. 3A , a plurality of data lines DL and a plurality of gate lines GL are disposed on the
이때, 다수의 서브픽셀은, 동일한 색상의 광을 방출하며 인접하게 위치한 C(C는 3 이상의 자연수)개의 서브픽셀을 포함할 수 있다.In this case, the plurality of sub-pixels may include C (C is a natural number equal to or greater than 3) sub-pixels emitting light of the same color and positioned adjacent to each other.
이와 같은 C개의 서브픽셀을 도 3a를 참조하여 살펴보면, 도 3a에는 인접하게 위치한 4개의 서브픽셀을 포함한 표시패널(110)의 회로 구조의 일부가 도시되어 있다. 이하에서 별도로 언급하지 않는 한 C는 4를 의미하는 것으로 하여 설명하도록 한다.Referring to FIG. 3A of the C sub-pixels, a part of the circuit structure of the
C개의 서브픽셀 각각은, 후술할 발광소자(300)의 C개의 셀 중 대응되는 셀을 구동하며, 제1 노드(N1), 제2 노드(N2) 및 제3 노드(N3)를 갖는 구동 트랜지스터(DRT)와, 구동 트랜지스터(DRT)의 제1 노드와 데이터 라인(DL) 사이에 전기적으로 연결된 스위칭 트랜지스터(SWT)와, 구동 트랜지스터(DRT)의 제1 노드(N1)와 제3 노드(N3) 사이에 전기적으로 연결된 스토리지 캐패시터(Cst)를 포함하고, 구동 트랜지스터(DRT)의 제2 노드(N2)가 발광소자(300)의 C개의 제1 전극(311)과 연결될 수 있다.Each of the C sub-pixels drives a corresponding cell among C cells of the
도 3a에 도시된 마이크로 발광 다이오드(μLED)는, 셀이 C개로 분리된 발광소자(300)를 개념적으로 도시한 것으로, 도 3a의 각각의 서브픽셀(SP1, SP2, SP3, SP4)의 마이크로 발광 다이오드(μLED) 전체가 하나의 발광소자(300)에 대응된다.The micro light emitting diode (μLED) shown in FIG. 3A conceptually illustrates the
다만, 도 3a와 달리 C개의 서브픽셀 각각은, 도 2a와 같은 회로 구조를 가질 수도 있다. 즉, 구동 트랜지스터(DRT)의 제2 노드(N2)는 구동 전압 라인(DVL)에 연결되고, 제3 노드(N3)가 발광소자(300)의 제2 전극(313)과 연결될 수도 있다. 다만, 설명의 편의를 위해 아래에서는 C개의 서브픽셀 각각이 도 2b와 같은 구조로 연결되는 것으로 설명하도록 한다.However, unlike in FIG. 3A , each of the C sub-pixels may have the same circuit structure as in FIG. 2A . That is, the second node N2 of the driving transistor DRT may be connected to the driving voltage line DVL, and the third node N3 may be connected to the
도 3a를 참조하면, 좌측 상단의 서브픽셀(SP1)을 기준으로 시계 방향으로 4개의 서브픽셀(SP1, SP2, SP3, SP4)이 포함되어 있고, 각각의 서브픽셀은 구동 트랜지스터(DRT)와, 스위칭 트랜지스터(SWT)와, 스토리지 캐패시터(Cst)를 포함하고 있다.Referring to FIG. 3A , four sub-pixels SP1, SP2, SP3, and SP4 are included in a clockwise direction based on the sub-pixel SP1 at the upper left, and each sub-pixel includes a driving transistor DRT; It includes a switching transistor (SWT) and a storage capacitor (Cst).
한편, 이러한 C개의 서브픽셀마다 1개의 발광소자(300)가 배치될 수 있다. 즉, 4개의 서브픽셀(SP1, SP2, SP3, SP4)마다 1개의 발광소자(300)가 4개의 서브픽셀에 대응되게 배치될 수 있다.Meanwhile, one
이를, 도 3b 및 도 3c를 참조하여 살펴보면, 발광소자(300)는, 하나의 발광소자(300)에 여러 개의 서브픽셀(SP1, SP2, SP3, SP4)이 대응될 수 있다. 즉, 하나의 발광소자(300)는 C개의 셀(Cell)을 가질 수 있다. 여기서, 용어의 혼동을 방지하고자, 셀(Cell)은 광을 방출하는 발광소자(300)의 구조적인 영역을 의미하고, 이러한 셀을 통해 광이 방출되면서 인식된 공간을 서브픽셀(SP)로 구분하도록 한다.Referring to FIGS. 3B and 3C , in the
보다 구체적으로, 발광소자(300)는 하나의 발광소자(300)에 분리된 여러 개의 셀이 구비될 수 있으며, 셀은 4개로 분리되어 구비될 수 있다. 예를 들어, 도 3b를 참조하면, 하나의 발광소자(300)에 서로 분리된 4개의 셀이 구비될 수 있고, 이러한 발광소자(300)의 셀은 각각의 서브픽셀(SP1, SP2, SP3, SP4)에 대응될 수 있다.More specifically, the
그리고, 발광소자(300)는 전극(310)을 가지고 있으며, 전극(310)은 각각의 셀마다 분리된 전극과, 각각의 셀에 공통으로 형성된 전극으로 구현될 수도 있다.In addition, the
이러한 구조의 발광소자(300)는, 하나의 소자에 서로 다른 여러 개의 셀이 구비되고, 이러한 셀을 통해 광을 방출할 수 있으므로, 하나의 소자만으로 여러 개의 구분된 서브픽셀을 구현할 수 있다.In the
그리고, 각각의 셀이 독립적으로 구동되는 전극 구조를 가질 수 있어, 하나의 발광소자(300)에 구비된 여러 개의 셀을 독립적으로 동작하여, 발광소자(300)의 발광패턴을 다르게 구현할 수도 있다.In addition, since each cell may have an electrode structure that is driven independently, a plurality of cells provided in one
이러한 발광소자(300)를 도 3d 및 도 3e를 참조해 상세히 살펴본다. 도 3d 및 도 3e는 도 3c에 도시된 라인을 따른 단면을 나타낸다.The
도 3d를 참조하면, 발광소자(300)는 제1 반도체층(301), 활성층(303), 제2 반도체층(305), 제1 전극(311) 및 제2 전극(313)을 포함하고 있다.Referring to FIG. 3D , the
제1 반도체층(301)은 사파이어(Sapphire) 또는 실리콘(Si)과 같은 반도체 웨이퍼(wafer) 기판(미도시) 상에 적층되면서 결정화된다. 이러한 제1 반도체층(301)은 GaN, AlGaN, InGaN, 또는 AlInGaN 등과 같은 반도체 물질로 이루어질 수 있다.The
활성층(303)은 제1 반도체층(301) 상에 위치한다. 이러한 활성층(303)은 우물층과 우물층보다 밴드 갭이 높은 장벽층을 갖는 다중 양자 우물(MQW; Multi Quantum Well) 구조를 갖는다. 활성층(303)은 일 예로 InGaN/GaN 등의 다중 양자 우물 구조를 가질 수 있다.The
활성층(303)은 서로 전기적으로 분리된 C개인 것일 수 있다. 즉, 활성층(303)은 제1 반도체층(301) 상에서 전기적으로 분리된 4개인 것일 수 있다.The
그리고, 분리된 C개의 활성층(303)은 동일한 색상의 광을 방출하도록 동일한 물질을 포함할 수 있다. 이때 동일한 색상은 적색(Red), 녹색(Green) 및 청색(Blue) 중 어느 하나인 것일 수 있다.In addition, the separated C
예를 들어, 활성층(303)이 적색을 발광하는 경우, 활성층(303)은 InGaAlP 물질을 포함할 수 있고, 활성층(303)이 녹색이나 청색을 발광하는 경우, InGaN 물질을 포함하고, In 함량에 따라 녹색 또는 청색을 발광하도록 할 수 있다.For example, when the
제2 반도체층(305)은 C개의 활성층(303) 상에 대응하여 위치한다. 제2 반도체층(305)은 GaN, AlGaN, InGaN, 또는 AlInGaN 등과 같은 반도체 물질로 이루어질 수 있다.The
그리고, 제2 반도체층(305)은 C개의 활성층(303) 상에 위치하면서, C개의 활성층(303)과 마찬가지로 서로 전기적으로 분리된 C개로 존재할 수 있다. 즉, C개의 활성층(303)에 대응하여 제2 반도체층(305)도 C개로 분리될 수 있다.In addition, the
이러한 제1 반도체층(301)과 제2 반도체층(305)은, 제1 반도체층(301)이 n형 반도체층이고, 제2 반도체층(303)이 p형 반도체층인 것일 수 있다.In the
이 경우, 제1 반도체층(301)은 n형 반도체층으로, n-GaN계 반도체 물질로 이루어질 수 있으며, 반도체 물질에 불순물로 Si, Ge, Se, Te, 또는 C 등이 사용될 수 있다.In this case, the
그리고, 제2 반도체층(305)은 p형 반도체층으로, P-GaN계 반도체 물질로 이루어질 수 있으며, 반도체 물질에 불순물로는 Mg, Zn, 또는 Be 등이 사용될 수 있다.The
그리고, 제1 반도체층(301)이 n형 반도체층인 경우, 제1 반도체층(301)은 활성층(303)에 전자를 제공하고, 제2 반도체층(305)이 p형 반도체층인 경우, 제2 반도체층(305)은 활성층(303)에 정공을 제공할 수 있다.And, when the
한편, 발광소자(300)에 구비된 전극(310)은, 제1 전극(311)과 제2 전극(313)인 것일 수 있다.Meanwhile, the
제1 전극(311)은 C개의 제2 반도체층(305) 상에 위치하며, C개의 제2 반도체층(305)과 절연되며, 제1 반도체층(301)과 전기적으로 연결된다.The
제1 전극(311)은 Au, W, Pt, Si, Ir, Ag, Cu, Ni, Ti, 또는 Cr 등의 금속 물질 및 그 합금 중 하나 이상을 포함한 도전성 물질로 이루어질 수 있다. 다만, 활성층(303)으로부터 방출되는 광의 손실을 최소화 하기 위해, 제1 전극(311)은 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 등과 같은 투명 도전성 재질로 이루어질 수도 있다.The
이러한 제1 전극(311)은, C개의 제2 반도체층(305) 상에서 C개의 제2 반도체층(305)과 대응되는 C개의 전극으로 구비될 수 있다. 즉, 도 3d와 같이 C개의 제2 반도체층(305) 상에 대응되어 제1 전극(311)이 C개로 구비될 수 있다.The
이 경우, C개의 제1 전극(311) 각각은 C개의 제2 반도체층(305) 중 대응되는 제2 반도체층(305)과 C개의 활성층(303) 중 대응되는 활성층(303)을 관통하는 비아홀(320)을 통해 제1 반도체층(301)과 전기적으로 연결될 수 있다.In this case, each of the C
한편, 전술한 C개의 활성층(303), C개의 제2 반도체층(305) 및 C개의 제1 전극(311)은 서로 대응되어 C개의 셀을 구현할 수 있다.Meanwhile, the aforementioned C
즉, 서로 분리된 1개의 활성층(303), 제2 반도체층(305), 제1 전극(311)은 각각의 셀을 이루면서 C개의 셀을 구현할 수 있다. 전술한 바와 같이 이러한 C개의 셀은 C개의 서브픽셀에 각각 대응될 수 있다.That is, one
한편, 제2 전극(313)은 C개의 제2 반도체층(305) 상에 위치하며, 제1 반도체층(301)과 절연되고, C개의 제2 반도체층(305)과 전기적으로 연결된다.Meanwhile, the
제2 전극(313)은 Au, W, Pt, Si, Ir, Ag, Cu, Ni, Ti, 또는 Cr 등의 금속 물질 및 그 합금 중 하나 이상을 포함한 도전성 물질로 이루어질 수 있다. 다만, 활성층(303)으로부터 방출되는 광의 손실을 최소화 하기 위해 제2 전극(313)은 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 등과 같은 투명 도전성 재질로 이루어질 수도 있다.The
이러한 제2 전극(313)은, C개의 제2 반도체층(305)에 공통으로 연결되는 전극으로 구비될 수 있다. 즉, 도 3d와 같이 C개의 제2 반도체층(305)과 공통으로 연결되어 제2 전극(313)이 1개로 구비될 수 있다.The
이 경우, 제2 전극(313)은, C개의 제2 반도체층(305)의 일부와 공통으로 중첩되면서 전기적으로 연결될 수 있다.In this case, the
즉, 도 3d와 같이 제2 전극(313)은 C개의 제2 반도체층(305)의 단부 일부분을 덮으면서 제2 반도체층(305)와 접촉하여 제2 반도체층(305)과 연결될 수 있다.That is, as shown in FIG. 3D , the
그리고, C개의 제2 반도체층(305) 상에서 C개의 제1 전극(311)과 제2 전극(313) 사이에는 절연층(307)이 위치할 수 있다.In addition, an insulating
그리고, 절연층(307)은 C개의 활성층(303) 및 C개의 제2 반도체층(305)이 분리된 측면과 C개의 제2 반도체층(305)의 상면을 더 덮도록 마련될 수 있다. In addition, the insulating
또는, 절연층(307)이 발광소자(300)를 전체적으로 감싸도록 제1 반도체층(301), 활성층(303) 및 제2 반도체층(305)의 측면과 제1 반도체층(301)의 하면을 덮도록 마련되거나, 비아홀(320)에 마련될 수도 있다. 이러한 절연층(307)은 SiO2와 같은 물질을 포함할 수도 있다.Alternatively, the side surfaces of the
한편, 도 3d와 같은 구조를 갖는 발광소자(300)의 제1 전극(311)과 제2 전극(313)에 전류가 공급되면, 제1 전극(311)에 대응되는 제1 반도체층(301)에서는 전자가, 제2 전극(313)에 대응되는 제2 반도체층(305)에서는 정공이 존재하고, 이러한 전자와 정공이 활성층(303)에서 결합하면서 광을 방출하게 된다.On the other hand, when current is supplied to the
이때, C개의 제1 전극(311) 중 전류가 공급되는 제1 전극(311) 주위의 제1 반도체층(301)에만 전자가 존재하고, 이러한 전자는 쉽게 전파되지 않게 된다.At this time, electrons exist only in the
따라서, C개의 제1 전극(311) 중에서 일부 전극에만 전류를 인가하면, C개의 활성층(303) 중에서 이에 대응된 활성층(303)에서만 전자와 정공이 재결합하여, 이러한 활성층(303)에 대응된 특정 셀에서만 광이 방출될 수 있다.Therefore, when a current is applied to only some of the C
즉, C개의 제1 전극(311) 각각이 독립적으로 구동되면서 특정 셀에서만 광을 방출하도록 조절할 수 있다.That is, each of the C
전술한 제1 전극(311)과 제2 전극(313)은, 서로 위치적으로 반대로 구현될 수도 있다.The above-described
도 3e를 참조하면, 도 3d에서 C개의 전극으로 구비된 제1 전극(311)은, 도 3e에서 제1 반도체층(301)에 공통으로 연결되는 1개의 전극이고, 도 3d에서 1개의 전극으로 구비된 제2 전극(313)은, 도 3e에서 C개의 제2 반도체층(305) 각각에 전기적으로 연결되는 C개의 전극일 수 있다.Referring to FIG. 3E , the
즉, 도 3d는 제2 전극(313)을 공통의 전극으로 구비하나, 도 3e는 제1 전극(311)을 공통의 전극으로 구비할 수 있다.That is, although FIG. 3D includes the
이 경우, 제1 전극(311)은 분리된 C개의 활성층(303)과 C개의 제2 반도체층(305) 사이로 제1 반도체층(301)과 전기적으로 연결되는 1개의 전극이고, 제2 전극(313)은 C개의 제2 반도체층(305) 상에 대응되어 위치하면서 C개의 제2 반도체층 일부와 중첩되면서 전기적으로 연결되는 C개의 전극일 수 있다.In this case, the
그리고, 제1 전극(311)은, 제1 반도체층(301)이 n형 반도체층인 경우 캐소드인 것일 수 있고, 제2 전극(313)은, 제2 반도체층(305)이 p형 반도체층인 경우 애노드인 것일 수 있다. 다만, 제1 반도체층(301)과 제2 반도체층(305)은 n형과 p형이 서로 반대로 구현될 수도 있다.In addition, the
한편, 전술한 구조의 발광소자(300)와 표시패널(110)의 픽셀 회로의 연결 예시를 도 3f를 통해 살펴본다.Meanwhile, an example of the connection between the light emitting
도 3f를 참조하면, 표시패널(110)의 상에, 하나의 발광소자(300)와 대응되는 다수의 스위칭 트랜지스터(SWT1, SWT2, SWT3, SWT4), 다수의 구동 트랜지스터(DRT1, DRT2, DRT3, DRT4), 다수의 스토리지 캐패시터(Cst1, Cst2, Cst3, Cst4) 및 다수의 신호 라인(Scan, Data, Vdd, Vcom)이 배치되어 있다. 도 3f에 도시된 픽셀 회로는 발광소자(300)가 4개의 분리된 셀을 가지는 경우를 예시하여 도시한 것이다.Referring to FIG. 3F , on the
그리고, 도 3f에 도시된 다수의 신호 라인(Scan, Data, Vdd, Vcom)은, 2개의 데이터 라인(DL), 2개의 게이트 라인(GL), 2개의 구동 전압 라인(DVL) 및 2개의 공통 전압 라인(CVL)을 갖는 것으로 예시적으로 도시되어 있으나, 이에 한정되는 것은 아니다. 즉, 발광소자(300)의 분리된 셀에 대응된 서브픽셀(SP1, SP2, SP3, SP4) 서로 다른 신호를 공급하는 다양한 신호 라인 구조를 더 가질 수도 있다.In addition, the plurality of signal lines Scan, Data, Vdd, and Vcom illustrated in FIG. 3F include two data lines DL, two gate lines GL, two driving voltage lines DVL, and two common lines. Although it is illustrated as having a voltage line CVL by way of example, the present invention is not limited thereto. That is, the subpixels SP1 , SP2 , SP3 , and SP4 corresponding to the separated cells of the
또한, 도 3f에 도시된 다수의 신호 라인(Scan, Data, Vdd, Vcom)은, 발광소자(300)가 인버티드(Inverted) 형태로 연결된 경우의 회로 구조의 예시이나, 도 2a와 같은 회로 구조의 경우에도 적용되도록 구조가 달라질 수도 있다. 다만, 설명의 편의를 위해 인버티드 형태로 연결된 회로 구조로 설명하도록 한다.In addition, the plurality of signal lines (Scan, Data, Vdd, Vcom) shown in FIG. 3F is an example of a circuit structure when the
표시패널(110) 상에, 발광소자(300)의 분리된 C개의 셀, 즉 C개의 활성층(303)과 C개의 제2 반도체층(305) 각각에 대응되는 다수의 스위칭 트랜지스터(SWT1, SWT2, SWT3, SWT4), 다수의 구동 트랜지스터(DRT1, DRT2, DRT3, DRT4), 다수의 스토리지 캐패시터(Cst1, Cst2, Cst3, Cst4)가 위치할 수 있다. 이를 편의상 좌측 상단부터 시계 방향 순서대로 넘버링하여 설명하도록 한다.On the
도 3f를 참조하면, 제1 스위칭 트랜지스터(SWT1)는, 2개의 게이트 라인(GL) 중 어느 하나의 게이트 라인(GL)으로 인가되는 스캔 신호에 의해 턴-온되어, 데이터 전압(Vdata)이 제1 구동 트랜지스터(DRT1)로 공급되도록 한다.Referring to FIG. 3F , the first switching transistor SWT1 is turned on by a scan signal applied to one of the two gate lines GL, and the data voltage Vdata is first 1 to be supplied to the driving transistor DRT1.
제1 구동 트랜지스터(DRT1)는, 2개의 데이터 라인(DL) 중 어느 하나의 데이터 라인(DL)을 통해 인가되는 데이터 전압(Vdata)에 따라 턴-온되어, 데이터 전압(Vdata)이 서로 분리된 다수의 N-pad 중 어느 하나(도 3f 좌측 상단)로 인가되도록 한다.The first driving transistor DRT1 is turned on according to the data voltage Vdata applied through any one of the two data lines DL, so that the data voltage Vdata is separated from each other. It is applied to any one of a plurality of N-pads (top left of FIG. 3f).
한편, P-pad는 구동 전압(Vdd)이 인가되는 구동 전압 라인(DVL)과 연결되어 있다.Meanwhile, the P-pad is connected to the driving voltage line DVL to which the driving voltage Vdd is applied.
이러한 N-pad와, 발광소자(300)의 C개의 제1 전극(311) 중 어느 한 전극이 연결되고, P-pad에 발광소자(300)의 제2 전극(313)이 연결되면, 발광소자(300)의 제2 전극(313)에 인가되는 구동 전압(Vdd)과 제1 전극(311)에 인가되는 데이터 전압(Vdata)의 전압차로 인해 발생된 전류로 인해, 발광소자(300)의 제1 반도체층(301)의 전자와, C개의 제2 반도체층(305) 중 대응된 제2 반도체층(305)의 정공이, C개의 활성층(303) 중에서 대응된 활성층(303)에서 재결합하면서 발광할 수 있다.When any one of the N-pad and the C
한편, 도 3f를 참조하면, 제4 스위칭 트랜지스터(SWT4)는, 2개의 게이트 라인(GL) 중 제1 스위칭 트랜지스터(SWT1)와 연결되지 않은 다른 게이트 라인(GL)으로 인가되는 스캔 신호에 의해 턴-온되어, 데이터 전압(Vdata)이 제4 구동 트랜지스터(DRT4)의 제1 노드(N1)로 공급되도록 한다.Meanwhile, referring to FIG. 3F , the fourth switching transistor SWT4 is turned by a scan signal applied to the other gate line GL not connected to the first switching transistor SWT1 among the two gate lines GL. -on, so that the data voltage Vdata is supplied to the first node N1 of the fourth driving transistor DRT4.
그리고, 제2 구동 트랜지스터(DRT2)는, 2개의 데이터 라인(DL) 중 제1 구동 트랜지스터(DRT1)에 연결된 데이터 라인(DL)을 통해 인가되는 데이터 전압(Vdata)에 따라 턴-온되어, 데이터 전압(Vdata)이 서로 분리된 다수의 N-pad 중 어느 하나(도 3f 우측 상단)로 인가되도록 한다.And, the second driving transistor DRT2 is turned on according to the data voltage Vdata applied through the data line DL connected to the first driving transistor DRT1 among the two data lines DL, The voltage Vdata is applied to any one of a plurality of N-pads (top right of FIG. 3F ) separated from each other.
그리고, P-pad는 구동 전압(Vdd)이 인가되는 구동 전압 라인(DVL)과 연결되어 있다.In addition, the P-pad is connected to the driving voltage line DVL to which the driving voltage Vdd is applied.
이러한 N-pad와 발광소자(300)의 C개의 제1 전극(311) 중 어느 한 전극이 연결되고, P-pad와 발광소자(300)의 제2 전극(313)이 연결되면, 발광소자(300)의 제2 전극(313)에 인가되는 구동 전압(Vdd)과 제1 전극(311)에 인가되는 데이터 전압(Vdata)의 전압차로 인해 발생된 전류로 인해, 발광소자(300)의 제1 반도체층(301)의 전자와, C개의 제2 반도체층(305) 중 대응된 제2 반도체층(305)의 정공이 C개의 활성층(303) 중에서 대응된 활성층(303)에서 재결합하면서 발광할 수 있다.When any one of the N-pad and the C
이때, 발광소자(300)의 서로 다른 C개의 제1 전극(311)은, 이와 연결되는 각각의 N-pad가 서로 다른 스위칭 트랜지스터(SWT1, SWT2)와, 서로 다른 구동 트랜지스터(DRT1, DRT2)와 전기적으로 연결되어 있으므로, 비록 동일한 데이터 라인(DL)을 통해 데이터 전압(Vdata)이 인가되더라도, 서로 다른 게이트 라인(GL)을 통해 턴-온과 턴-오프가 다르게 제어됨에 따라 독립적 구동이 가능하다.At this time, the C different
이와 유사한 방식으로, 제3 스위칭 트랜지스터(SWT3)와 제3 구동 트랜지스터(DRT3) 및 제4 스위칭 트랜지스터(SWT4)와 제4 구동 트랜지스터(DRT4)를 각각 독립적으로 구동할 수 있으므로, 발광소자(300)의 C개의 셀이 독립적으로 구동될 수 있다.In a similar manner to this, since the third switching transistor SWT3 and the third driving transistor DRT3 and the fourth switching transistor SWT4 and the fourth driving transistor DRT4 can be independently driven, respectively, the
위와 같은 연결 구조로 표시패널(110)의 픽셀 회로와 연결된 발광소자(300)는, C개의 활성층(303)마다 독립적인 구동이 가능하여, 하나의 발광소자(300)를 통해 C개의 셀의 개별적인 발광이 가능하다. 다만, 전술한 픽셀 회로는 발광소자(300)의 셀의 독립적 구동을 가능하게 하는 일 예를 나타낸 것으로, 이 외에도 독립적 구동을 가능하게 하는 다양한 픽셀 회로의 구현이 가능할 수 있을 것이다.The
한편, 전술한 표시패널(110)의 픽셀 회로 상으로 발광소자(300)가 위치하게 되며, 표시패널(110)의 픽셀 회로와 발광소자(300)의 연결은, 도 3b 내지 도 3e와 같은 수평(Lateral) 구조를 갖는 발광소자(300)의 제1 전극(311)과 제2 전극(313)을, 와이어(Wire)를 이용해 N-pad와 P-pad에 연결할 수도 있고, 표시패널(110) 상에 픽셀 전극과 공통 전극을 형성하여 연결할 수도 있다. 또는, 발광소자(300)의 제1 전극(311)과 제2 전극(313)이 직접 픽셀 회로의 N-pad와 P-pad와 부착되어 연결되는 플립(Flip) 형태로 연결될 수도 있다.Meanwhile, the
또한, 발광소자(300)는 도시된 수평(Lateral) 구조 외에도, 제1 전극(311)과 제2 전극(313)이 발광소자(300)의 상면과 하면에 각각 위치하는 수직(Vertical) 구조를 가질 수도 있다.In addition, the
한편, 발광소자(300)는 도 3g와 같이, 하나의 발광소자(300)가 3개의 분리된 셀을 가져, 3개의 서브픽셀을 구현할 수도 있다. 즉, 전술한 분리된 C개의 셀에서 C가 3인 것일 수도 있다.Meanwhile, in the
도 3g를 참조하면, 하나의 발광소자(300)에는, 동일한 색상의 광을 방출하며 서로 분리된 3개의 셀이 구비되고, 3개의 셀을 각각 구동하기 위한 전극(310)이 위치할 수 있다.Referring to FIG. 3G , in one
이러한 전극(310)은, 각각의 셀마다 분리된 제1 전극(311)과, 각각의 셀이 공통으로 공유하는 제2 전극(313)인 것일 수 있다. 다만, 전술한 바와 같이 제1 전극(311)과 제2 전극(313)은 서로 치환될 수도 있다.The
그리고, 3개의 셀 각각에는, 셀마다 전기적으로 분리된 활성층(303)과 제2 반도체층(305)이 위치하고, 활성층(303) 아래에 하나의 제1 반도체층(301)이 위치할 수 있다. In addition, in each of the three cells, an
이와 같은 구조를 갖는 발광소자(300)는, 하나의 발광소자(300)가 3개의 서브픽셀을 구현할 수 있고, 이러한 발광소자(300)를 인접하게 위치시켜 픽셀(PXL)을 구현할 수 있으므로, 동일 면적의 표시장치(100)에 보다 많은 픽셀(PXL)이 구현될 수 있다.In the
도 4를 참조하여, 도 3g에 도시된 발광소자(300)를 표시패널(110)에 배열하여 픽셀을 구현하는 방법을 살펴본다.Referring to FIG. 4 , a method of realizing pixels by arranging the
그리고, 3개의 서브픽셀을 갖고, 서로 다른 색상의 광을 방출하는 발광소자(300) 3개를 인접하게 위치시켜 픽셀(PXL)을 구현할 수 있다.In addition, the pixel PXL may be implemented by arranging three light emitting
도 4에 도시된 3개의 발광소자(300)는 각각 적색, 녹색, 청색의 광을 방출하는 발광소자(300)인 것일 수 있고, 각각의 발광소자(300)는 분리된 3개의 서브픽셀을 가질 수 있다.The three light emitting
이때, 3개의 발광소자(300)를 서로 인접하게 위치시키면, 서로 다른 발광소자(300)의 서브픽셀이 서로 다른 색상의 광을 방출하므로, 각각의 발광소자(300)의 분리된 서브픽셀 3개가 모여 하나의 픽셀(PXL)을 이룰 수 있다.At this time, when the three light emitting
도 4에서는, 가장 좌측의 발광소자(300)가 적색광을 방출하고, 중앙의 발광소자(300)가 녹색광을 방출하며, 가장 우측의 발광소자(300)가 청색광을 방출하고 있다.In FIG. 4 , the leftmost
이 경우, 서로 다른 발광소자(300)의 서브픽셀 3개가 각각 적색, 녹색, 청색의 광을 방출할 수 있으므로, 이러한 서브픽셀 3개가 하나의 픽셀(PXL)을 이루고, 각각의 발광소자(300) 마다 3개의 서브픽셀이 구현되므로, 3개의 발광소자(300)를 통해 3개의 픽셀(PXL)을 구현할 수 있다.In this case, since three subpixels of different
전술한 바와 같이, 서로 다른 색상의 광을 방출하는 발광소자(300) 3개를 인접하게 위치시키면, 표시장치(100)의 픽셀(PXL)을 구현할 수 있으며, 이를 반복하여 배치하는 것으로 표시장치(100)의 다수의 픽셀(PXL)을 구현할 수 있다. 그리고, 각각의 발광소자(300)가 3개의 서브픽셀을 가지고 있으므로, 동일한 면적의 표시장치(100) 상에 보다 많은 픽셀(PXL)을 구현할 수 있는 이점이 있다.As described above, when three light emitting
한편, 도 5를 참조하여 표시패널(110)에 발광소자(300)가 배열되는 구현 예를 살펴보도록 한다.Meanwhile, an embodiment in which the
도 5를 참조하면, 표시패널(110)에 전술한 발광소자(300)가 배열된다.Referring to FIG. 5 , the above-described
그리고, 발광소자(300)는 전술한 바와 같이 하나의 발광소자(300)가 C개의 활성층(303)을 가지고 있으며, 도 5에서 표시패널(110)에 배열되는 발광소자(300)는 4개의 분리된 활성층(303)을 가져 4개의 셀을 가지는 것일 수 있다.In addition, as described above, in the
한편, 하나의 발광소자(300)에 포함된 C개의 활성층(303)은 서로 다른 C개의 셀을 구현하고, C개의 셀은 C개의 서브픽셀에 대응되며, 하나의 발광소자(300)의 C개의 활성층(303)은 동일한 색상의 광을 방출한다.On the other hand, C
일 예로, 발광소자(300)는, 제1 색상의 광을 방출하는 제1 발광소자(510)와, 제2 색상의 광을 방출하는 제2 발광소자(520)와, 제3 색상의 광을 방출하는 제3 발광소자(530)를 포함할 수 있다.For example, the
그리고, 제1 발광소자(510)의 제1 색상은 적색(Red)이고, 제2 발광소자(520)의 제2 색상은 녹색(Green)이고, 제3 발광소자(530)의 제3 색상은 청색(Blue)인 것일 수 있다.And, the first color of the first
한편, 다시 도 4를 참조하면, 표시패널(110) 상에 제1 수평 라인(L1)을 따라 발광소자(300)가 배열되고, 제1 수평 라인(L1) 아래에 위치한 제2 수평 라인(L2)을 따라 발광소자(300)가 배열될 수 있다.Meanwhile, referring back to FIG. 4 , the
그리고, 제1 수평 라인(L1)과 제2 수평 라인(L2)은 서로 평행하며, 표시패널(110) 상에서 교번하여 배열될 수 있다.In addition, the first horizontal line L1 and the second horizontal line L2 are parallel to each other and may be alternately arranged on the
이때, 제1 수평 라인(L1)에 배열된 발광소자(300)와 제2 수평 라인(L2)에 배열된 발광소자(300)는 서로 소정 간격만큼 어긋나게 배열될 수 있다.In this case, the
제1 수평 라인(L1)에 배열된 발광소자(300)와 제2 수평 라인(L2)에 배열된 발광소자(300)가 어긋난 간격은, 일 예로 각각의 발광소자(300)의 분리된 셀의 크기만큼 인 것일 수 있으나, 이에 한정되는 것은 아니고, 다양한 간격을 가질 수도 있다.The distance between the light emitting
그리고, 제1 수평 라인(L1)에 배열된 발광소자(300)는, 일 예로 제1 발광소자(510)와 제2 발광소자(520)와 제3 발광소자(530)가 순서대로 교번하여 배열될 수 있고, 제2 수평 라인(L2)에는, 일 예로 제3 발광소자(530)와 제1 발광소자(510)와 제2 발광소자(520)가 순서대로 교번하여 배열될 수 있다.In addition, in the
이때, 제1 발광소자(510)가 적색(Red, R)이고, 제2 발광소자(520)가 녹색(Green, G)이며, 제3 발광소자(530)가 청색(Blue, B)을 발광하는 경우, 제1 수평 라인(L1) 상에 배열된 발광소자(300)는 R, G, B 순서로 발광소자(300)가 배열되고, 제2 수평 라인(L2) 상에 배열된 발광소자(300)는 B, R, G 순서로 배열된다. 다만, 제1 수평 라인(L1)과 제2 수평 라인(L2)에 배열된 발광소자(300)의 색상은 다양한 형태로 변경될 수도 있다.In this case, the first
한편, 제1 수평 라인(L1)과 제2 수평 라인(L2) 상에 배열된 발광소자(300) 중 서로 인접한 3개의 발광소자(300)의 서브픽셀이 하나의 픽셀(PXL)을 이룰 수 있다. 이러한 발광소자(300)는 각각 방출되는 광의 색상이 서로 다를 수 있고, 각각의 발광소자(300)가 적색, 녹색 및 청색의 광을 방출할 수 있다.Meanwhile, subpixels of three light emitting
예를 들어, 제1 수평 라인(L1)에 배열된 R, G 색상의 발광소자(300)와, 제1 수평 라인(L1)에 배열된 발광소자(300)와 인접하여 어긋나게 배열된 제2 수평 라인(L2)에 배열된 B 색상의 발광소자(300)는, 제1 수평 라인(L1)과 제2 수평 라인(L2) 사이에 픽셀을 구현할 수 있다.For example, the
보다 구체적으로, 제1 수평 라인(L1)에 배열된 R, G 색상의 발광소자(300)의 일부 서브픽셀과, 제1 수평 라인(L1)의 발광소자(300)와 어긋나게 배열된 제2 수평 라인(L2)의 B 색상의 발광소자(300)의 일부 서브픽셀이 픽셀을 구현할 수 있다.More specifically, some subpixels of the
즉, 제1 수평 라인(L1)에 배열된 제1 발광소자(510, R)의 분리된 서브픽셀(510의 우측 하단)과, 제2 발광소자(520, G)의 분리된 서브픽셀(520의 좌측 하단)과, 제2 수평 라인(L2)에 어긋나게 배열된 제3 발광소자(530, B)의 분리된 서브픽셀(530의 좌우측 상단)이 하나의 픽셀(PXL1)을 구현하는 것일 수 있다.That is, the separated
이때, 각각의 발광소자(300)의 C개의 셀은 독립 구동되므로, 픽셀(PXL1)을 구현하지 않는 발광소자(300)의 나머지 셀은 오프(off)될 수도 있다. 이 경우, 발광소자(300)의 셀 중 온(on)된 셀과 오프(off)된 셀이 표시패널(110)의 표시영역(Active Area, A/A)과 비표시영역(Non-active area, N/A)을 구분하는 것일 수 있다.In this case, since the C cells of each light emitting
마찬가지로, 제1 수평 라인(L1)에 배열된 제2 발광소자(520, G)의 분리된 서브픽셀(520 우측 하단)과, 제3 발광소자(530, B)의 분리된 서브픽셀(530 좌측 하단)과, 제2 수평 라인(L2)에 어긋나게 배열된 제1 발광소자(510, R)의 분리된 서브픽셀(510 좌우측 상단)이 또 다른 픽셀(PXL2)을 구현하는 것일 수 있다.Similarly, the separated
한편, 각각의 픽셀(PXL1, PXL2)에 중복하여 구현된 서브픽셀로 인해 픽셀의 색감이 달라지는 것을 방지하기 위해, 발광소자(300)에서 중복하여 구현된 서브픽셀에 대응된 셀의 발광 세기를, 중복되지 않은 서브픽셀의 셀의 발광 세기의 절반으로 구동하는 것일 수도 있다.On the other hand, in order to prevent the color of the pixel from being changed due to the sub-pixels implemented overlapping each pixel (PXL1, PXL2), the light emitting intensity of the cells corresponding to the sub-pixels implemented in the
예를 들어, 청색 서브픽셀이 중복된 픽셀(PXL1)의 경우, 청색 서브픽셀을 갖는 제3 발광소자(530)의 일부 서브픽셀(좌우측 상단)의 발광 세기를 각각 절반으로 하여, 두 개의 청색 서브픽셀이 하나의 적색 서브픽셀 또는 하나의 녹색 서브픽셀의 밝기와 동일한 밝기로 발광하도록 구동될 수 있다.For example, in the case of the pixel PXL1 in which the blue sub-pixels are overlapped, the emission intensity of some sub-pixels (upper left and right) of the third
이와 같이 제1 수평 라인(L1)에 배열된 발광소자(300)의 서브픽셀과, 제1 수평 라인(L1)에 배열된 발광소자(300)와 서로 어긋나게 배열된 제2 수평 라인(L2)에 배열된 발광소자(300)의 서브픽셀이 연속하여 픽셀을 구현하면서, 표시장치(100)의 표시영역(A/A) 내에서 영상을 디스플레이할 수 있다.As described above, the sub-pixels of the
한편, 전술한 픽셀의 다른 구현 예로, 제1 수평 라인(L1)과 제2 수평 라인(L2) 사이에 인접한 3개의 발광소자(300)의 두 개의 서브픽셀을 하나의 픽셀로 구현할 수도 있다.Meanwhile, as another implementation example of the aforementioned pixel, two sub-pixels of the three light emitting
도 5를 참조하면, 제1 수평 라인(L1)에 배열된 제1 발광소자(510, R)의 분리된 두 개의 서브픽셀(좌우측 하단)과, 제2 발광소자(520, G)의 분리된 두 개의 서브픽셀(좌우측 하단)과, 제2 수평 라인(L2)에 어긋나게 배열된 제3 발광소자(530, B)의 분리된 두 개의 서브픽셀(좌우측 상단)이 하나의 픽셀(PXL3)을 구현하는 것일 수 있다.Referring to FIG. 5 , the separated two sub-pixels (lower left and right) of the first
이 경우, 보다 높은 휘도의 영상을 디스플레이 하기 위해, 픽셀(PXL3)을 구현하는 각각의 발광소자(300)의 서브픽셀 모두를 온 동작하여 사용할 수도 있고, 리던던시(Redundancy) 구현을 위해, 각각의 발광소자(300)의 서브픽셀의 일부(Main)만을 사용하고, 나머지(Spare)를 사용하지 않는 것일 수도 있다.In this case, in order to display a higher luminance image, all of the sub-pixels of each light emitting
한편, 전술한 발광소자(300)와는 다른 관점에서, 발광소자(300)의 C개의 셀을 발광소자부로 정의할 수도 있다.Meanwhile, from a different point of view from the
즉, 발광소자(300)는, 제1 색상의 광을 방출하며 제1 반도체층(301), 제1 전극(311), 제2 반도체층(305), 제2 전극(313), 활성층(303)을 포함하는 제1 발광소자부와, 제1 색상의 광을 방출하며 제1 반도체층(301), 제1 전극(311), 제2 반도체층(305), 제2 전극(313), 활성층(303)을 포함하는 제2 발광소자부와, 제1 색상의 광을 방출하며 제1 반도체층(301), 제1 전극(311), 제2 반도체층(305), 제2 전극(313), 활성층(303)을 포함하는 제3 발광소자부와, 제1 색상의 광을 방출하며 제1 반도체층(301), 제1 전극(311), 제2 반도체층(305), 제2 전극(313), 활성층(303)을 포함하는 제4 발광소자부를 포함하는 것일 수 있다. 이러한 제1 내지 제4 발광소자부는 전술한 발광소자(300)의 C개의 셀에 각각 대응될 수 있다.That is, the
이러한 제1 내지 제4 발광소자부를 갖는 발광소자(300)는, 도 3b와 같이 제1 반도체층(301) 및 제2 전극(313)을 공유하고, 제2 반도체층(305), 제1 전극(311) 및 활성층(303)을 개별적으로 포함할 수 있다.The
그리고, 제1 내지 제4 발광소자부 각각에 개별적으로 포함된 제1 전극(311)은 제1 반도체층(301)과 전기적으로 연결되고, 개별적으로 포함된 제2 반도체층(305)은 제2 전극(313)과 전기적으로 연결될 수 있다.In addition, the
또한 다른 관점에서, 전술한 표시패널(110)은 다수의 데이터 라인(DL) 및 다수의 게이트 라인(GL)이 배치되며, 다수의 데이터 라인(DL) 및 다수의 게이트 라인(GL)으로 정의되는 다수의 서브픽셀이 배열되고, 이러한 다수의 서브픽셀이 제1 서브픽셀 그룹(710)과, 제2 서브픽셀 그룹(720) 및 제3 서브픽셀 그룹(730)을 포함하는 것일 수 있다.Also, from another perspective, the
도 6을 참조하면, 제1 서브픽셀 그룹(710)은 제1 색상의 광을 방출하며, 인접하게 2행 2열로 배열된 4개의 제1 색상 서브픽셀을 포함한다. 이러한 제1 서브픽셀 그룹(710)은 도 4의 제1 발광소자(510)와 대응되거나 유사한 개념일 수 있고, 제1 색상 서브픽셀은 적색 서브픽셀일 수 있다.Referring to FIG. 6 , the
제2 서브픽셀 그룹(720)은 제2 색상의 광을 방출하며, 인접하게 2행 2열로 배열된 4개의 제2 색상 서브픽셀을 포함한다. 이러한 제2 서브픽셀 그룹(720)은 도 4의 제2 발광소자(520)와 대응되거나 유사한 개념일 수 있고, 제2 색상 서브픽셀은 녹색 서브픽셀일 수 있다.The
그리고, 제3 서브픽셀 그룹(730)은 제3 색상의 광을 방출하며, 인접하게 2행 2열로 배열된 4개의 제3 색상 서브픽셀을 포함한다. 이러한 제3 서브픽셀 그룹(730)은 도 4의 제3 발광소자(530)와 대응되거나 유사한 개념일 수 있고, 제3 색상 서브픽셀은 청색 서브픽셀일 수 있다.In addition, the
전술한 제2 서브픽셀 그룹(720)은 제1 서브픽셀 그룹(710)과 행(Row) 방향으로 인접하게 위치하고, 제3 서브픽셀 그룹(730)은 제1 서브픽셀 그룹(710) 및 제2 서브픽셀 그룹(720)의 열(Column) 방향으로, 제1 서브픽셀 그룹(710) 및 제2 서브픽셀 그룹(720)과 공통으로 인접하게 위치할 수 있다.The aforementioned
그리고, 제1 내지 제3 서브픽셀 그룹(710, 720, 730)에는 발광칩(700)이 배치될 수 있다.In addition, the
발광칩은 광을 방출하는 독립 제조된 발광장치로, 일 예로 마이크로 발광 다이오드(μLED)일 수 있으며, 전술한 발광소자(300)이거나, 발광소자(300)의 C개의 셀 하나에 대응되는 크기의 보다 작은 마이크로 발광 다이오드(μLED)일 수도 있다.The light emitting chip is an independently manufactured light emitting device that emits light, and may be, for example, a micro light emitting diode (μLED), the
발광칩(700)은 Case 1과 같이 제1 내지 제3 서브픽셀 그룹(710, 720, 730)마다 하나의 발광칩(700)이 배치될 수도 있고, Case 2와 같이 제1 내지 제3 서브픽셀 그룹(710, 720, 730)을 이루는 각각의 서브픽셀마다 하나의 발광칩(700)이 배치될 수도 있다.In the
도 7을 참조하여 본 발명의 실시예들에 따른 표시장치(100)의 효과를 개략적으로 살펴보면, 하나의 발광소자가 하나의 색상의 광을 하나의 서브픽셀을 통해 발광하는 종래의 표시장치의 경우, 3개의 발광소자가 하나의 픽셀을 구현하므로, 한정된 면적 내에 픽셀을 구현하는 데 한계가 존재한다.(4 pixel)Referring to FIG. 7 , the effect of the
이에 비해, 본 발명의 실시예들에 따른 표시장치(100)의 경우, 하나의 발광소자(300)가 4개의 서브픽셀을 구현하고 있으며, 인접한 발광소자(300)의 서브픽셀이 모여 하나의 픽셀을 구현하고 있으므로, 동일한 면적 내에 보다 다수의 픽셀을 구현할 수 있다.(9 pixel)In contrast, in the case of the
따라서, 발광소자(300)의 크기를 줄이지 않고도 표시장치(100)의 고정세 및 고해상도를 구현할 수 있게 되고, 표시장치(100)의 발광소자(300)의 리페어(Repair) 및 리던던시(Redundancy) 구현이 용이한 장점이 있다.Accordingly, high definition and high resolution of the
본 발명의 실시예들에 의하면, 하나의 발광소자가 서로 분리된 여러 개의 활성층을 포함하여, 고정세 및 고해상도의 디스플레이를 가능하게 하는 발광소자, 표시패널 및 표시장치를 제공할 수 있다.According to embodiments of the present invention, it is possible to provide a light emitting device, a display panel, and a display device in which one light emitting device includes a plurality of active layers separated from each other to enable high-definition and high-resolution display.
본 발명의 실시예들에 의하면, 발광소자를 서로 다른 라인에서 어긋나게 배열하고, 인접한 발광소자의 활성층이 픽셀을 구현하여 발광소자의 리페어(Repair) 및 리던던시(Redundancy) 구현이 가능한 발광소자, 표시패널 및 표시장치를 제공할 수 있다.According to embodiments of the present invention, a light emitting device and a display panel capable of realizing repair and redundancy of the light emitting device by arranging the light emitting devices to be misaligned in different lines, and by realizing pixels in the active layers of the adjacent light emitting devices and a display device.
또한, 본 발명의 실시예들에 의하면, 하나의 발광소자가 서로 분리된 여러 개의 활성층을 포함하므로, 발광소자를 별도의 반도체 기판에서 성장시킨 후, 표시장치의 기판에 이식시키는 전사(Transfer) 공정을 줄일 수 있는 발광소자, 표시패널 및 표시장치를 제공할 수 있다.In addition, according to embodiments of the present invention, since one light emitting device includes a plurality of active layers separated from each other, a transfer process of growing the light emitting device on a separate semiconductor substrate and then implanting the light emitting device on the substrate of the display device It is possible to provide a light emitting device, a display panel and a display device that can reduce the
이상에서, 본 발명의 실시예를 구성하는 모든 구성 요소들이 하나로 결합되거나 결합되어 동작하는 것으로 설명되었다고 해서, 본 발명이 반드시 이러한 실시예에 한정되는 것은 아니다. 즉, 본 발명의 목적 범위 안에서라면, 그 모든 구성 요소들이 하나 이상으로 선택적으로 결합하여 동작할 수도 있다.In the above, even though all the components constituting the embodiment of the present invention are described as being combined or operating in combination, the present invention is not necessarily limited to this embodiment. That is, within the scope of the object of the present invention, all the components may operate by selectively combining one or more.
또한, 이상에서 기재된 "포함하다", "구성하다" 또는 "가지다" 등의 용어는, 특별히 반대되는 기재가 없는 한, 해당 구성 요소가 내재될 수 있음을 의미하는 것이므로, 다른 구성 요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것으로 해석되어야 한다. 기술적이거나 과학적인 용어를 포함한 모든 용어들은, 다르게 정의되지 않는 한, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 사전에 정의된 용어와 같이 일반적으로 사용되는 용어들은 관련 기술의 문맥 상의 의미와 일치하는 것으로 해석되어야 하며, 본 발명에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.In addition, terms such as "comprises", "comprises" or "have" described above mean that the corresponding component may be embedded, unless otherwise stated, excluding other components. Rather, it should be construed as being able to include other components further. All terms, including technical and scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art to which the present invention belongs, unless otherwise defined. Terms commonly used, such as those defined in the dictionary, should be interpreted as being consistent with the meaning in the context of the related art, and are not interpreted in an ideal or excessively formal meaning unless explicitly defined in the present invention.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.The above description is merely illustrative of the technical spirit of the present invention, and various modifications and variations will be possible without departing from the essential characteristics of the present invention by those skilled in the art to which the present invention pertains. Therefore, the embodiments disclosed in the present invention are not intended to limit the technical spirit of the present invention, but to explain, and the scope of the technical spirit of the present invention is not limited by these embodiments. The protection scope of the present invention should be construed by the following claims, and all technical ideas within the equivalent range should be construed as being included in the scope of the present invention.
100 : 표시장치 110 : 표시패널
120 : 게이트 구동 회로 130 : 데이터 구동 회로
300 : 발광소자 301 : 제1 반도체층
303 : 활성층 305 : 제2 반도체층
307 : 절연층 310 : 전극
311 : 제1 전극 313 : 제2 전극
320 : 비아홀 510 : 제1 발광소자
520 : 제2 발광소자 530 : 제3 발광소자
700 : 발광칩 710 : 제1 서브픽셀 그룹
720 : 제2 서브픽셀 그룹 730 : 제3 서브픽셀 그룹100: display device 110: display panel
120: gate driving circuit 130: data driving circuit
300: light emitting device 301: first semiconductor layer
303: active layer 305: second semiconductor layer
307: insulating layer 310: electrode
311: first electrode 313: second electrode
320: via hole 510: first light emitting device
520: second light emitting device 530: third light emitting device
700: light emitting chip 710: first sub-pixel group
720: second sub-pixel group 730: third sub-pixel group
Claims (23)
상기 제1 반도체층 상에 위치하며, 전기적으로 분리된 C(C는 3 이상의 자연수)개의 활성층;
상기 C개의 활성층 상에 대응되어 위치하며, 전기적으로 분리된 C개의 제2 반도체층;
상기 C개의 제2 반도체층 상에 대응되어 위치하며, 상기 C개의 제2 반도체층과 절연되고, 상기 제1 반도체층과 전기적으로 연결된 C개의 제1 전극; 및
상기 C개의 제2 반도체층 상에 위치하며, 상기 제1 반도체층과 절연되고, 상기 C개의 제2 반도체층의 일부와 공통으로 중첩되면서 전기적으로 연결된 제2 전극을 포함하고,
상기 제1 전극 및 상기 제2 전극은 투명 도전성 재질인 발광소자.a first semiconductor layer;
C (C is a natural number greater than or equal to 3) active layers disposed on the first semiconductor layer and electrically separated;
C number of second semiconductor layers correspondingly positioned on the C active layers and electrically separated from each other;
C number of first electrodes corresponding to the C number of second semiconductor layers, insulated from the C number of second semiconductor layers, and electrically connected to the first semiconductor layer; and
a second electrode positioned on the C second semiconductor layers, insulated from the first semiconductor layer, overlapping a portion of the C second semiconductor layers and electrically connected to each other;
The first electrode and the second electrode are a light emitting device made of a transparent conductive material.
상기 C개의 활성층, 상기 C개의 제2 반도체층 및 상기 C개의 제1 전극은 서로 대응되어 C개의 셀을 구현하는 발광소자.According to claim 1,
The C active layers, the C second semiconductor layers, and the C first electrodes correspond to each other to realize C cells.
상기 제1 반도체층은 n형 반도체층이고,
상기 제2 반도체층은 p형 반도체층인 발광소자.According to claim 1,
The first semiconductor layer is an n-type semiconductor layer,
The second semiconductor layer is a p-type semiconductor layer.
상기 C개의 활성층은 동일한 색상의 광을 방출하는 발광소자.According to claim 1,
The C active layers are light emitting devices that emit light of the same color.
상기 동일한 색상은 적색, 녹색 및 청색 중 어느 하나인 발광소자.6. The method of claim 5,
The same color is any one of red, green and blue light emitting device.
상기 C개의 제1 전극 각각은,
상기 C개의 제2 반도체층 중 대응되는 제2 반도체층과 상기 C개의 활성층 중 대응되는 활성층을 관통하는 비아홀을 통해 상기 제1 반도체층과 전기적으로 연결되는 발광소자.According to claim 1,
Each of the C first electrodes,
A light emitting device electrically connected to the first semiconductor layer through a via hole penetrating a corresponding second semiconductor layer among the C second semiconductor layers and a corresponding one of the C active layers.
상기 C개의 제2 반도체층 상에서 상기 C개의 제1 전극과 상기 제2 전극 사이에 절연층이 위치하는 발광소자.According to claim 1,
A light emitting device in which an insulating layer is positioned between the C first electrodes and the second electrode on the C second semiconductor layers.
상기 C개의 제1 전극 각각은 독립적으로 구동되는 발광소자.According to claim 1,
Each of the C first electrodes is a light emitting device that is driven independently.
상기 다수의 데이터 라인을 구동하는 데이터 구동 회로;
상기 다수의 게이트 라인을 구동하는 게이트 구동 회로를 포함하며,
상기 다수의 서브픽셀은 동일한 색상의 광을 방출하며 인접하게 위치한 C(C는 3 이상의 자연수)개의 서브픽셀을 포함하고,
상기 C개의 서브픽셀마다 1개의 발광소자가 배치되고,
상기 발광소자는,
제1 반도체층;
상기 제1 반도체층 상에 위치하며, 전기적으로 분리된 C개의 활성층;
상기 C개의 활성층 상에 대응되어 위치하며, 전기적으로 분리된 C개의 제2 반도체층;
상기 C개의 제2 반도체층 상에 대응되어 위치하며, 상기 C개의 제2 반도체층과 절연되고, 상기 제1 반도체층과 전기적으로 연결된 C개의 제1 전극; 및
상기 C개의 제2 반도체층 상에 위치하며, 상기 제1 반도체층과 절연되고, 상기 C개의 제2 반도체층의 일부와 공통으로 중첩되면서 전기적으로 연결되는 제2 전극을 포함하고,
상기 제1 전극 및 상기 제2 전극은 투명 도전성 재질인 표시장치.a display panel on which a plurality of data lines and a plurality of gate lines are disposed, and a plurality of subpixels defined by the plurality of data lines and the plurality of gate lines are arranged; and
a data driving circuit for driving the plurality of data lines;
a gate driving circuit for driving the plurality of gate lines;
The plurality of sub-pixels emit light of the same color and include C (C is a natural number equal to or greater than 3) adjacently positioned sub-pixels,
One light emitting device is disposed in each of the C sub-pixels,
The light emitting device,
a first semiconductor layer;
C active layers disposed on the first semiconductor layer and electrically separated;
C number of second semiconductor layers correspondingly positioned on the C active layers and electrically separated from each other;
C number of first electrodes corresponding to the C number of second semiconductor layers, insulated from the C number of second semiconductor layers, and electrically connected to the first semiconductor layer; and
a second electrode positioned on the C second semiconductor layers, insulated from the first semiconductor layer, and electrically connected to a portion of the C second semiconductor layers while overlapping in common;
The first electrode and the second electrode are made of a transparent conductive material.
상기 발광소자는,
상기 C개의 활성층, 상기 C개의 제2 반도체층 및 상기 C개의 제1 전극이 서로 대응되어 C개의 셀을 구현하고,
상기 C개의 셀은 상기 C개의 서브픽셀에 대응된 표시장치.13. The method of claim 12,
The light emitting device,
The C active layers, the C second semiconductor layers, and the C first electrodes correspond to each other to implement C cells,
The C cells correspond to the C subpixels.
상기 C개의 서브픽셀 각각은,
상기 C개의 셀 중 대응되는 셀을 구동하며, 제1 노드, 제2 노드 및 제3 노드를 갖는 구동 트랜지스터;
상기 구동 트랜지스터의 제1 노드와 상기 데이터 라인 사이에 전기적으로 연결된 스위칭 트랜지스터; 및
상기 구동 트랜지스터의 제1 노드와 제3 노드 사이에 전기적으로 연결된 스토리지 캐패시터를 포함하고,
상기 C개의 서브픽셀 각각에서의 상기 구동 트랜지스터의 제2 노드는 상기 C개의 제1 전극과 연결되는 표시장치.14. The method of claim 13,
Each of the C subpixels,
a driving transistor for driving a corresponding one of the C cells and having a first node, a second node, and a third node;
a switching transistor electrically connected between a first node of the driving transistor and the data line; and
a storage capacitor electrically connected between the first node and the third node of the driving transistor;
A second node of the driving transistor in each of the C subpixels is connected to the C first electrodes.
상기 표시패널 상의 제1 수평 라인을 따라 상기 발광소자가 배열되고,
상기 제1 수평 라인 아래에 위치한 제2 수평 라인을 따라 상기 발광소자가 배열되며,
상기 제1 수평 라인과 상기 제2 수평 라인은 상기 표시패널 상에서 교번하여 배열되고,
상기 제1 수평 라인에 배열된 발광소자와 상기 제2 수평 라인에 배열된 발광소자는 서로 소정 간격만큼 어긋나게 배열된 표시장치.14. The method of claim 13,
the light emitting devices are arranged along a first horizontal line on the display panel;
The light emitting devices are arranged along a second horizontal line located below the first horizontal line,
the first horizontal line and the second horizontal line are alternately arranged on the display panel;
The light emitting devices arranged on the first horizontal line and the light emitting devices arranged on the second horizontal line are arranged to be shifted from each other by a predetermined distance.
상기 발광소자는,
제1 색상의 광을 방출하는 제1 발광소자;
제2 색상의 광을 방출하는 제2 발광소자; 및
제3 색상의 광을 방출하는 제3 발광소자를 포함하는 표시장치.16. The method of claim 15,
The light emitting device,
a first light emitting device emitting light of a first color;
a second light emitting device emitting light of a second color; and
A display device including a third light emitting element emitting light of a third color.
상기 제1 수평 라인에는 상기 제1 발광소자, 상기 제2 발광소자 및 상기 제3 발광소자가 교번하여 배열되고,
상기 제2 수평 라인에는 상기 제3 발광소자, 상기 제1 발광소자 및 상기 제2 발광소자가 발광소자가 교번하여 배열된 표시장치.17. The method of claim 16,
The first light emitting device, the second light emitting device and the third light emitting device are alternately arranged on the first horizontal line,
A display device in which the third light emitting element, the first light emitting element, and the second light emitting element are alternately arranged on the second horizontal line.
상기 제1 수평 라인과 상기 제2 수평 라인 상에 배열된 발광소자 중 서로 인접한 3개의 발광소자의 서브픽셀이 하나의 픽셀을 이루며,
상기 3개의 발광소자에서 방출되는 광의 색상이 각각 다른 표시장치.16. The method of claim 15,
Subpixels of three light emitting devices adjacent to each other among the light emitting devices arranged on the first horizontal line and the second horizontal line constitute one pixel,
A display device having different colors of light emitted from the three light emitting devices.
상기 3개의 발광소자는 각각 적색, 녹색 및 청색의 광을 방출하는 표시장치.19. The method of claim 18,
The three light emitting devices emit red, green, and blue light, respectively.
제1 색상의 광을 방출하며, 제1 반도체층, 제1 전극, 제2 반도체층, 제2 전극 및 활성층을 포함하는 제1 발광소자부;
상기 제1 색상의 광을 방출하며, 제1 반도체층, 제1 전극, 제2 반도체층, 제2 전극 및 활성층을 포함하는 제2 발광소자부;
상기 제1 색상의 광을 방출하며, 제1 반도체층, 제1 전극, 제2 반도체층, 제2 전극 및 활성층을 포함하는 제3 발광소자부; 및
상기 제1 색상의 광을 방출하며, 제1 반도체층, 제1 전극, 제2 반도체층, 제2 전극 및 활성층을 포함하는 제4 발광소자부를 포함하고,
상기 제1 내지 제4 발광소자부는,
상기 제1 반도체층 및 상기 제2 전극을 공유하고, 상기 제2 반도체층, 상기 제1 전극 및 활성층을 개별적으로 포함하고,
상기 제1 내지 제4 발광소자부 각각에 개별적으로 포함된 상기 제1 전극은 상기 제1 반도체층과 전기적으로 연결되고,
상기 제1 내지 제4 발광소자부 각각에 개별적으로 포함된 상기 제2 반도체층은 상기 제2 반도체층의 일부와 공통으로 중첩되면서 상기 제2 전극과 전기적으로 연결되고,
상기 제1 전극 및 상기 제2 전극은 투명 도전성 재질인 발광소자.In the light emitting device,
a first light emitting device emitting light of a first color and including a first semiconductor layer, a first electrode, a second semiconductor layer, a second electrode, and an active layer;
a second light emitting device emitting the light of the first color and including a first semiconductor layer, a first electrode, a second semiconductor layer, a second electrode, and an active layer;
a third light emitting device emitting the light of the first color and including a first semiconductor layer, a first electrode, a second semiconductor layer, a second electrode, and an active layer; and
It emits light of the first color, and includes a fourth light emitting device unit including a first semiconductor layer, a first electrode, a second semiconductor layer, a second electrode, and an active layer,
The first to fourth light emitting device parts,
sharing the first semiconductor layer and the second electrode, and separately comprising the second semiconductor layer, the first electrode, and the active layer;
The first electrodes individually included in each of the first to fourth light emitting device parts are electrically connected to the first semiconductor layer,
The second semiconductor layer individually included in each of the first to fourth light emitting device parts is electrically connected to the second electrode while overlapping a portion of the second semiconductor layer in common,
The first electrode and the second electrode are a light emitting device made of a transparent conductive material.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020170178664A KR102446015B1 (en) | 2017-12-22 | 2017-12-22 | Light emitting device, display panel and display device |
| KR1020220116560A KR102550859B1 (en) | 2017-12-22 | 2022-09-15 | Light emitting device, display panel and display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020170178664A KR102446015B1 (en) | 2017-12-22 | 2017-12-22 | Light emitting device, display panel and display device |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020220116560A Division KR102550859B1 (en) | 2017-12-22 | 2022-09-15 | Light emitting device, display panel and display device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20190076673A KR20190076673A (en) | 2019-07-02 |
| KR102446015B1 true KR102446015B1 (en) | 2022-09-22 |
Family
ID=67258158
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020170178664A KR102446015B1 (en) | 2017-12-22 | 2017-12-22 | Light emitting device, display panel and display device |
| KR1020220116560A KR102550859B1 (en) | 2017-12-22 | 2022-09-15 | Light emitting device, display panel and display device |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020220116560A KR102550859B1 (en) | 2017-12-22 | 2022-09-15 | Light emitting device, display panel and display device |
Country Status (1)
| Country | Link |
|---|---|
| KR (2) | KR102446015B1 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20210082754A (en) * | 2019-12-26 | 2021-07-06 | 엘지디스플레이 주식회사 | Led display apparatus and manufacturing method of the same |
| WO2024072873A2 (en) * | 2022-09-29 | 2024-04-04 | Glo Technologies Llc | Light emitting device including led die having portions located in adjacent pixels and method of making same |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005129505A (en) * | 2003-09-30 | 2005-05-19 | Sanyo Electric Co Ltd | Luminescent display device and its pixel layout formation method |
| US20120161184A1 (en) * | 2010-12-28 | 2012-06-28 | Nichia Corporation | Semiconductor light emitting device |
| KR101639977B1 (en) * | 2014-07-10 | 2016-07-18 | 엘지디스플레이 주식회사 | Display device and display panel |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB201502324D0 (en) * | 2015-02-12 | 2015-04-01 | Bae Systems Plc | Improvements in and relating to drivers |
| KR102551988B1 (en) * | 2015-12-31 | 2023-07-07 | 엘지디스플레이 주식회사 | Display pannel and display device having the same |
| KR20170120962A (en) * | 2016-04-22 | 2017-11-01 | 엘지이노텍 주식회사 | Light emitting device and display device having thereof |
-
2017
- 2017-12-22 KR KR1020170178664A patent/KR102446015B1/en active IP Right Grant
-
2022
- 2022-09-15 KR KR1020220116560A patent/KR102550859B1/en active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005129505A (en) * | 2003-09-30 | 2005-05-19 | Sanyo Electric Co Ltd | Luminescent display device and its pixel layout formation method |
| US20120161184A1 (en) * | 2010-12-28 | 2012-06-28 | Nichia Corporation | Semiconductor light emitting device |
| KR101639977B1 (en) * | 2014-07-10 | 2016-07-18 | 엘지디스플레이 주식회사 | Display device and display panel |
Also Published As
| Publication number | Publication date |
|---|---|
| KR102550859B1 (en) | 2023-07-04 |
| KR20190076673A (en) | 2019-07-02 |
| KR20220131507A (en) | 2022-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102698405B1 (en) | Light emitting device and display device having the same | |
| US11004394B2 (en) | Display apparatus | |
| US11790837B2 (en) | Pixel and display apparatus including same | |
| KR101890582B1 (en) | Light emitting chip, micro display device | |
| KR102550859B1 (en) | Light emitting device, display panel and display device | |
| US9502389B2 (en) | Display device using semiconductor light emitting device | |
| CN110783373B (en) | Display device | |
| EP2293275A1 (en) | Pixel driving circuit for light emitting display panel | |
| CN110047827B (en) | Luminous audio device, audio output device and display device | |
| CN109920375B (en) | Micro display device and display integrated circuit | |
| US9093407B2 (en) | Organic light emitting display | |
| KR102648463B1 (en) | Light-emitting element, display integrated circuit and micro display device | |
| US10840308B2 (en) | Organic light-emitting display | |
| US11811002B2 (en) | Display with dual red emitters | |
| CN112673412B (en) | Display device | |
| CN111326673B (en) | Display device | |
| JP2011081043A (en) | Self-light emitting device panel, image display device, and passive driving method of self-light emitting device | |
| US11328659B2 (en) | Display device | |
| KR102588293B1 (en) | Light emitting device, and micor display device | |
| CN114080687A (en) | Display device | |
| KR102594557B1 (en) | Organic light emitting display panel and organic light emitting display apparatus using the same | |
| KR102442725B1 (en) | light emitting device, micro display device | |
| US20240062723A1 (en) | Display device | |
| CN114586090A (en) | Light emitting display device | |
| KR20240065670A (en) | Light emitting device and display device including the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right |