KR102430198B1 - 플래시 저장 장치의 어드레스 매핑 테이블 정리 방법 - Google Patents

플래시 저장 장치의 어드레스 매핑 테이블 정리 방법 Download PDF

Info

Publication number
KR102430198B1
KR102430198B1 KR1020150047338A KR20150047338A KR102430198B1 KR 102430198 B1 KR102430198 B1 KR 102430198B1 KR 1020150047338 A KR1020150047338 A KR 1020150047338A KR 20150047338 A KR20150047338 A KR 20150047338A KR 102430198 B1 KR102430198 B1 KR 102430198B1
Authority
KR
South Korea
Prior art keywords
mapping table
size
address mapping
page
entries
Prior art date
Application number
KR1020150047338A
Other languages
English (en)
Other versions
KR20150142583A (ko
Inventor
카비라야니 벤카타 라마크리쉬나 차이타니아
산토쉬 싱
비크람 싱
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Publication of KR20150142583A publication Critical patent/KR20150142583A/ko
Application granted granted Critical
Publication of KR102430198B1 publication Critical patent/KR102430198B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0607—Interleaved addressing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0608—Saving storage space on storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0616—Improving the reliability of storage systems in relation to life time, e.g. increasing Mean Time Between Failures [MTBF]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1041—Resource optimization
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1041—Resource optimization
    • G06F2212/1044—Space efficiency improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Memory System (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

플래시 저장 장치의 어드레스 매핑 테이블 정리 방법이 제공된다. 상기 플래시 저장 장치의 어드레스 매핑 테이블 정리 방법은 로지컬 블록 어드레스(Logical Block Address, LBA) 사이즈 및 플래시 페이지 사이즈(flash page size) 사이의 상관 관계(correlation)의 계수(extent)를 확인하되, 상기 상관 관계의 계수는 더 큰 계수 및 더 작은 계수 중 하나를 나타내고, 어드레스 매핑 테이블(address mapping table)의 각각의 메타 페이지(meta page) 내의 엔트리들(entries)의 총 개수를 산출하고, 산출된 상기 어드레스 매핑 테이블(address mapping table)의 각각의 메타 페이지(meta page) 내의 엔트리들(entries)의 총 개수를 이용하여, 상기 어드레스 매핑 테이블을 정리하는 것을 포함한다.

Description

플래시 저장 장치의 어드레스 매핑 테이블 정리 방법{A method of organizing an address mapping table in a flash storage device}
본 발명은 플래시 저장 장치의 어드레스 매핑 테이블 정리 방법에 관한 것이다.
플래시 저장 장치는 그들의 비휘발성 특성, 빠른 접근 속도, 폼 팩터(form factor), 저전력 소모 등과 같은 점으로 인해서PDA(Personal digital assistants), MP3 플레이어, 카메라, 비디오 게임기, 자동기계 장치 등과 같은 전자 기기의 데이터 저장 장치로서 급속도로 개발되고 있다. 플래시 저장 장치는 대개 2가지 다른 로지컬 기술 즉, 노아(NOR) 플래시 저장장치 및 낸드(NAND) 플래시 저장장치로 생산되고, 사용된다. 노아 플래시 저장장치는 일반적으로 컴퓨터 장치의 스타트 업 시에 실행되는 BIOS(Basic Input/output System) 프로그램 내에서 사용된다. 낸드 플래시 저장 장치는 대개 노아 기반의 플래시 저장 장치에 비해 저렴하고, 낸드 플래시 저장 장치는 빠른 속도에서의 읽기와 쓰기가 연속적으로 가능하다. 나아가, 낮은 비용과 높은 저장 공간 때문에 낸드 플래시 저장 장치는 일반적으로 USB(Universal Serial Bus) 플래시 드라이브, 디지털 카메라, 오디오 및 비디오 플레이어 및 TV 셋탑 박스에 사용된다.
낸드 플래시 저장 장치는 호스트 상의 파일 시스템과 플래시 저장 장치를 통신하기 위해 매개 FTL(Flash Translation Layer)을 사용한다. 기존의 FTL은 로지컬 페이지(logical page)를 대응하는 피지컬 낸드 기반 플래시 페이지(physical NAND based flash page)에 매핑하기 위해 페이지 레벨 매핑(page level mapping), 블록 레벨 매핑(block level mapping) 및 하이브리드 매핑(hybrid mapping)과 같은 서로 다른 접근 방식을 사용한다. 블록 레벨 매핑에서는, FTL은 각각의 로지컬 블록 넘버(Logical Block Number, LBN)를 블록 매핑 테이블(block mapping table) 내의 피지컬 블록 넘버(Physical Block Number, PBN)로 매핑한다. 블록 매핑 테이블 내의 페이지로의 업데이트는 대응하는 페이지를 포함하는 블록의 삭제를 불러온다. 따라서, 블록 레벨 매핑의 사용은 특히 막대한 쓰기 동작 중에서의 열악한 성능을 불러올 수 있다. 페이지 레벨 매핑에서는, FTL이 각각 로지컬 페이지 넘버(LPN)를 페이지 매핑 테이블(Page Mapping Table, PMT) 내의 피지컬 페이지 넘버(PPN)으로 매핑한다. 페이지 레벨 매핑 기술은 데이터가 플래시 저장 장치의 어떤 프리 페이지(free page)에도 쓰일 수 있게 한다. 불변 블록 삭제(constant block erasure)를 요구하는 블록 레벨 매핑과 달리, 페이지 레벨 매핑은 빈번한 블록 삭제 없이 무작위 쓰기 접근 동작(random write access operations)을 허용한다.
비록 페이지 레벨 매핑 기술이 블록 레벨 매핑 기술과 같은 기존의 매핑 기술과 비교하여 몇몇 장점을 제공함에도 불구하고, 이는 페이지 매핑 테이블(page mapping table)을 저장하기 위한 상당한 양의 메모리를 요구한다. 페이지 매핑 테이블에 대한 과도한 메모리의 할당은 플래시 저장 장치의 수행 특성 비용의 증가로 인해 실행 가능 하지 않을 수 있다.
본 발명이 해결하려는 과제는, 로지컬 블록 어드레스(Logical Block Address, LBA) 사이즈에 기초하여 플래시 저장 장치 내의 어드레스 매핑 테이블의 정리 방법 및 시스템을 제공하는 것이다.
본 발명이 해결하려는 다른 과제는, LBA 사이즈 및 낸드 페이지 사이즈 사이의 상관 관계의 계수에 기초하여 낸드 플래시 저장 장치의 성능을 최적화하는 것이다.
본 발명이 해결하려는 또 다른 과제는, 캐시 적중률(cache hit ratio) 및 플래시 스토리지 장치의 내구성을 향상시키는 것이다.
본 발명이 해결하려는 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 플래시 저장 장치의 어드레스 매핑 테이블 정리 방법은, 로지컬 블록 어드레스(Logical Block Address, LBA) 사이즈 및 플래시 페이지 사이즈(flash page size) 사이의 상관 관계(correlation)의 계수(extent)를 확인하되, 상기 상관 관계의 계수는 더 큰 계수 및 더 작은 계수 중 하나를 나타내고, 어드레스 매핑 테이블(address mapping table)의 각각의 메타 페이지(meta page) 내의 엔트리들(entries)의 총 개수를 산출하고, 산출된 상기 어드레스 매핑 테이블(address mapping table)의 각각의 메타 페이지(meta page) 내의 엔트리들(entries)의 총 개수를 이용하여, 상기 어드레스 매핑 테이블을 정리하는 것을 포함한다.
상기 LBA 사이즈에 기초하여 상기 어드레스 매핑 테이블(address mapping table)의 각각의 메타 페이지(meta page) 내의 엔트리들(entries)의 총 개수를 산출하는 것은, 상기 LBA 사이즈 및 상기 플래시 페이지 사이즈 사이의 계수 값(extent value)을 계산하되, 상기 계수 값은 상기 LBA 사이즈가 상기 플래시 페이지 사이즈 보다 큰 횟수 및 상기 LBA 사이즈가 상기 플래시 페이지 사이즈 보다 작은 횟수 중 하나를 나타내고, 상기 LBA 사이즈 및 상기 플래시 페이지 사이즈 중 하나에 기초하여 상기 어드레스 매핑 테이블 내의 각각의 상기 엔트리가 유지되는지 결정하고, 상기 LBA 사이즈 및 상기 플래시 페이지 사이즈 중 하나에 기초하여 상기 어드레스 매핑 테이블 내의 각각의 상기 엔트리가 유지되는지를 결정한 것에 따라서, 상기 페이지 사이즈 및 상기 메타 페이지 내의 각각의 엔트리의 사이즈 중 하나에 기초하여 각각의 상기 페이지 내의 엔트리들의 총 개수를 산출하는 것을 포함할 수 있다.
산출된 상기 어드레스 매핑 테이블의 각각의 메타 페이지 내의 엔트리들의 총 개수를 이용하여 상기 어드레스 매핑 테이블을 정리하는 것은, 산출된 상기 각각의 메타 페이지 내의 엔트리들의 총 개수에 기초하여 어드레스 매핑 테이블 엔트리들의 저장이 요구된 메타 페이지들의 개수를 계산하고, 계산된 상기 메타 페이지들의 개수가 저장되는 메모리를 할당하는 것을 포함할 수 있다.
상기 LBA 사이즈의 데이터는 상기 메타 페이지들 내에 연속적으로 저장될 수 있다.
여기서, 상기 상관 관계에 기초하여 상기 LBA 사이즈의 데이터를 나타내는(representing) 상기 어드레스 매핑 테이블 내의 각각의 엔트리를 유지하는 것을 더 포함할 수 있다.
여기서, 입력 동작 및 출력 동작 중 어느 하나에 의해서 상기 정리된 어드레스 맵핑 테이블에 접근하는 것을 더 포함할 수 있다.
상기 입력 동작 및 출력 동작 중 어느 하나에 의해서 상기 정리된 어드레스 매핑 테이블에 접근하는 것은, 상기 입력 동작 및 출력 동작 중 어느 하나와 관련된 데이터를 나타내는(representing) 엔트리를 확인하되, 상기 엔트리는 상기 복수의 엔트리들 사이에서 확인되고, 상기 어드레스 매핑 테이블 내의 각각의 엔트리의 사이즈 및 상기 플래시 페이지 사이즈에 기초하여 상기 데이터에 접근한 페이지들의 개수를 산출하는 것을 포함할 수 있다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 기초하여 어드레스 매핑 테이블을 정리하는 플래시 저장 장치는 데이터를 저장하는 복수의 플래시 어레이들(flash arrays) 및 컨트롤러를 포함하되, 상기 컨트롤러는, 상기 LBA 사이즈 및 플래시 페이지 사이즈 사이의 상관 관계의 계수를 확인하되, 상기 상관 관계의 계수는 더 큰 계수 및 더 작은 계수 중 어느 하나를 나타내고, 상기 어드레스 매핑 테이블의 각각의 메타 페이지 내의 엔트리들의 총 개수를 산출하고, 산출된 상기 어드레스 매핑 테이블의 각각의 상기 메타 페이지 내의 엔트리들의 총 개수를 이용하여 상기 어드레스 매핑 테이블을 정리한다.
상기 컨트롤러가 LBA 사이즈에 기초하여 상기 어드레스 매핑 테이블의 각각의 상기 메타 페이지 내의 상기 엔트리들의 총 개수를 산출하는 것은, 상기 LBA 사이즈 및 상기 플래시 페이지 사이즈 사이의 계수 값을 계산하되, 상기 계수 값은 상기 LBA 사이즈가 상기 플래시 페이지 사이즈보다 큰 횟수 및 상기 LBA 사이즈가 상기 플래시 페이지 사이즈보다 작은 횟수 중 어느 하나를 나타내고, 상기 LBA 사이즈 및 상기 플래시 페이지 사이즈 중 어느 하나에 기초하여 상기 어드레스 매핑 테이블 내의 각각의 상기 엔트리가 유지되는지 결정하고, 상기 LBA 사이즈 및 상기 플래시 페이지 사이즈 중 어느 하나에 기초하여 상기 어드레스 매핑 테이블 내의 각각의 상기 엔트리가 유지되는지를 결정한 것에 따라서, 상기 페이지 사이즈 및 상기 메타 페이지 내의 각각의 엔트리의 사이즈 중 어느 하나에 기초하여 각각의 상기 페이지 내의 엔트리들의 상기 총 개수를 산출하는 것을 포함할 수 있다.
상기 컨트롤러가 LBA 사이즈에 기초하여 상기 어드레스 매핑 테이블의 각각의 상기 메타 페이지 내의 상기 엔트리들의 총 개수를 산출하는 것은, 상기 LBA 사이즈 및 상기 플래시 페이지 사이즈 사이의 계수 값을 계산하되, 상기 계수 값은 상기 LBA 사이즈가 상기 플래시 페이지 사이즈보다 큰 횟수 및 상기 LBA 사이즈가 상기 플래시 페이지 사이즈보다 작은 횟수 중 어느 하나를 나타내고, 상기 LBA 사이즈 및 상기 플래시 페이지 사이즈 중 어느 하나에 기초하여 상기 어드레스 매핑 테이블 내의 각각의 상기 엔트리가 유지되는지 결정하고, 상기 LBA 사이즈 및 상기 플래시 페이지 사이즈 중 어느 하나에 기초하여 상기 어드레스 매핑 테이블 내의 각각의 상기 엔트리가 유지되는지를 결정한 것에 따라서, 상기 페이지 사이즈 및 상기 메타 페이지 내의 각각의 엔트리의 사이즈 중 어느 하나에 기초하여 각각의 상기 페이지 내의 엔트리들의 상기 총 개수를 산출하는 것을 포함할 수 있다.
상기 컨트롤러가 산출된 상기 어드레스 매핑 테이블의 각각의 메타 페이지 내의 엔트리들의 총 개수를 이용하여 상기 어드레스 매핑 테이블을 정리하는 것은, 산출된 상기 각각의 메타 페이지 내의 엔트리들의 총 개수에 기초하여 어드레스 매핑 테이블 엔트리들의 저장이 요구된 메타 페이지들의 개수를 계산하고, 계산된 상기 메타 페이지들의 개수가 저장되는 메모리를 할당하는 것을 포함할 수 있다.
상기 LBA 사이즈의 데이터는 상기 메타 페이지들 내에 연속적으로 저장될 수 있다.
여기서, 상기 컨트롤러가 상기 상관 관계에 기초하여 상기 LBA 사이즈의 데이터를 나타내는(representing) 상기 어드레스 매핑 테이블 내의 각각의 엔트리를 유지하는 것을 더 포함할 수 있다.
여기서, 상기 컨트롤러가 입력 동작 및 출력 동작 중 어느 하나에 의해서 상기 정리된 어드레스 맵핑 테이블에 접근하는 것을 더 포함할 수 있다.
상기 컨트롤러가 상기 입력 동작 및 출력 동작 중 어느 하나에 의해서 상기 정리된 어드레스 매핑 테이블에 접근하는 것은, 상기 입력 동작 및 출력 동작 중 어느 하나와 관련된 데이터를 나타내는(representing) 엔트리를 확인하되, 상기 엔트리는 상기 복수의 엔트리들 사이에서 확인되고, 상기 어드레스 매핑 테이블 내의 각각의 엔트리의 사이즈 및 상기 플래시 페이지 사이즈에 기초하여 상기 데이터에 접근한 페이지들의 개수를 산출하는 것을 포함할 수 있다.
도 1은 본 발명의 일 실시예에 따른 시스템의 오버뷰(overview)를 나타낸 도면이다.
도 2는 본 발명의 일 실시예에 따른 LBA의 구조 다이어그램을 나타낸 도면이다.
도 3은 본 발명의 일 실시예에 따른 어드레스 매핑 테이블의 구조 다이어그램을 나타낸 도면이다.
도 4는 본 발명의 일 실시예에 따른 어드레스 매핑 테이블을 정리하는 방법을 나타낸 순서 다이어그램이다.
도 5는 본 발명의 일 실시예에 따른 어드레스 매핑 테이블을 이용하는 플래시 저장 장치 내에 데이터를 쓰는 방법을 나타낸 순서 다이어그램이다.
도 6은 본 발명의 일 실시예에 따른 어드레스 매핑 테이블을 이용하는 플래시 저장 장치 내에 데이터를 읽는 방법을 나타낸 순서도이다.
도 7은 본 발명의 일 실시예에 따른 처리되는 입력/출력 동작의 구조 다이어 그램을 나타낸 도면이다.
도 8은 본 발명의 일 실시예에 따른 페이지 레벨 매핑 기술을 통한 플래시 저장 장치의 쓰기 동작의 향상을 보여주는 그래프이다.
도 9는 본 발명의 일 실시예에 따른 페이지 레벨 매핑 기술을 통한 플래시 저장 장치의 내구성의 향상을 보여주는 그래프이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 도면에서 층 및 영역들의 상대적인 크기는 설명의 명료성을 위해 과장된 것일 수 있다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
하나의 소자(elements)가 다른 소자와 "접속된(connected to)" 또는 "커플링된(coupled to)" 이라고 지칭되는 것은, 다른 소자와 직접 연결 또는 커플링된 경우 또는 중간에 다른 소자를 개재한 경우를 모두 포함한다. 반면, 하나의 소자가 다른 소자와 "직접 접속된(directly connected to)" 또는 "직접 커플링된(directly coupled to)"으로 지칭되는 것은 중간에 다른 소자를 개재하지 않은 것을 나타낸다.
명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.
소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않은 것을 나타낸다.
비록 제1, 제2 등이 다양한 소자, 구성요소 및/또는 섹션들을 서술하기 위해서 사용되나, 이들 소자, 구성요소 및/또는 섹션들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자, 구성요소 또는 섹션들을 다른 소자, 구성요소 또는 섹션들과 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 소자, 제1 구성요소 또는 제1 섹션은 본 발명의 기술적 사상 내에서 제2 소자, 제2 구성요소 또는 제2 섹션일 수도 있음은 물론이다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
본 발명의 일 실시예는 LBA사이즈에 기초한 플래시 저장 장치의 어드레스 매핑 테이블 정리 방법을 제공한다. 상기 방법은 LBA 사이즈 및 플래시 페이지 사이즈 사이의 상관 관계의 계수를 확인하는 것을 포함한다. 상기 방법은 LBA 사이즈 및 플래시 페이지 사이즈 사이의 계수 값을 계산하는 것을 포함한다. 상기 계수 값은 LBA 사이즈 및 상기 페이지 사이즈 사이의 관계를 나타낸다. 상기 계수 값은 상기 LBA 사이즈가 상기 플래시 페이지 사이즈 보다 큰지 또는 상기 LBA 사이즈가 상기 플래시 페이지 사이즈보다 작은지를 나타낸다. 상기 방법은 상기 어드레스 매핑 테이블 내의 상기 엔트리들이 LBA 사이즈 또는 플래시 페이지 사이즈에 기초하는지 여부를 규정하는 것을 포함한다. 상기 방법은 상기 페이지 사이즈 및 각각 엔트리의 사이즈 중 어느 하나에 기초하여 각각의 메타 페이지 내의 엔트리들의 총 개수를 산출하는 것을 포함한다. 상기 방법은 산출된 상기 어드레스 매핑 테이블의 각각의 메타 페이지 내의 엔트리들의 상기 총 개수를 이용하여 상기 어드레스 매핑 테이블을 정리하는 것을 포함한다.
도 1은 본 발명의 일 실시예에 따른 시스템의 오버뷰(overview)를 나타낸 도면이다. 플래시 저장 장치(100)는 컨트롤러(102), 인풋/아웃풋 인터페이스(104), 데이터 경로(106), 낸드 플래시 메모리(108), FTL(110) 및 호스트(112)를 포함한다. 호스트(112)는 인풋/아웃풋 인터페이스(104)를 이용하여 플래시 저장 장치(100)와 통신한다. 낸드 플래시 메모리(108)는 데이터를 저장하기 위한 복수의 낸드 플래시 어레이들을 포함한다.
컨트롤러(102)는 낸드 기반의 플래시 메모리(108)와 통신하기 위해 소프트웨어 기반의 FTL(110)과 통신한다. FTL(110)은 상기 낸드 플래시 페이지들을 LBA 어레이들의 모양으로 호스트(112)로 제공한다. 예를 들어, FTL(110)은 이미 존재하는 오퍼레이팅 시스템과 연계하여(또는, 몇몇 실시예에서는 오퍼레이팅 시스템으로서) 작동하는 드라이버가 될 수 있다.
상기 낸드 플래시 어레이는 블록 형태로 결합될 수 있고, 각각의 블록은 복수의 페이지들을 포함한다. 예를 들면, 일반적으로 사용되는 낸드 기반 플래시 페이지 사이즈들은 제한되지는 않지만 2k, 4k, 8k 및 16k 등을 포함할 수 있다. 낸드 플래시 메모리(108)는 고정된 개수의 블록들을 가지고, 각각의 블록은 최대 256개의 페이지들을 포함할 수 있다. 컨트롤러(102)는 어드레스 매핑 테이블(도면에 도시되지 않음)을 FTL(110)을 사용하여 유지한다. 상기 어드레스 매핑 테이블은 컨트롤러(102)가 호스트(112)에서의 로지컬 블록 어드레스(LBA)들을 상기 물리적인 낸드 플래시 메모리 내의 피지컬 페이지 어드레스(PPA)들로 번역하도록 한다. 이러한 매핑 정보는 상기 어드레스 매핑 테이블 내에서 유지된다. 상기 각각의 피지컬 플래시 페이지 상의 데이터는 어드레스 매핑 테이블 내의 대응되는 엔트리를 포함한다. 엔트리들의 개수는 상기 엔트리 사이즈 및 상기 플래시 페이지 사이즈에 의해 결정된다. 예를 들어, 만일 상기 어드레스 매핑 테이블 내의 각각의 엔트리가 4 바이트를 차지하고, 상기 플래시 페이지 사이즈가 8k라면, 2048개의 엔트리들이 플래시 페이지 사이즈 내에 저장될 수 있다. 상기 어드레스 매핑 테이블 내의 상기 엔트리들에 대한 데이터를 저장하는 상기 플래시 페이지들은 "메타 페이지(Meta pages)들"이라 불릴 수 있다. 상기 어드레스 매핑 테이블은 접근 스피드(speed of access)를 위해 플래시 저장 장치(100)의 RAM 내에 저장된다. 상기 플래시 저장 장치(100)의 전원이 켜질 때에, 상기 어드레스 매핑 테이블은 가장 최근에 저장된 버전으로부터 읽히고, 상기 플래시 저장 장치의 RAM으로 재건(reconstructed)되게 된다. 본 발명의 일 실시예에서는, 상기 어드레스 매핑 테이블의 상기 엔트리들의 일부는 온 플래시(on-flash) SRAM 기반의 캐시 내에서 유지되고, 상기 남겨진 엔트리들은 메타 페이지 내에서 유지된다. 데이터 경로(106)는 입력/출력 동작에 기초하여 상기 입력 경로 및 출력 경로 사이의 스위칭을 허용하는 회로를 포함한다.
호스트(112)는 인풋/아웃풋 인터페이스(104)를 사용하는 컨트롤러(102)를 통해 사용된 LBA 사이즈를 보낼 수 있다. 상기 수신된 LBA 사이즈에 기초하여, 컨트롤러(102)는 FTL(110)이 플래시 메모리(108)를 포맷하도록 지시한다. 호스트(112)는 플래시 저장 장치(100)와 통신하기 위해 NVMe(Non Volatile Memory Express)를 사용한다. 상기 NVMe는 상기 LBA 사이즈에 대한 네임 스페이스 레인지(namespace range)를 정의하기 위해 사용될 수 있다. 나아가, 각각의 네임 스페이스는 호스트(112)에서의 상기 네임 스페이스의 사용에 따라 서로 다른 LBA 사이즈를 가질 수 있다. 상기 네임 스페이스 레인지는 호스트(112)에서의 상기 NVMe가 상기 플래시 메모리(108)를 로지컬 블록들(logical blocks)로 포맷하도록 한다. 사이즈 "n"의 네임 스페이스는 로지컬 블록 어드레스들(logical block addresses)이 "0"부터 "(n-1)"까지인 로지컬 블록들의 집합(collection)이 될 수 있다. 예를 들어, 16K의 LBA 사이즈는 0에서 15까지의 로지컬 블록 어드레스들의 집합이다. 기존의 플래시 메모리들에서는, 상기 LBA의 상기 사이즈는 상기 플래시 페이지 사이즈의 고려 없이 정의된다. 예를 들어, 일반적으로 사용되는 LBA 사이즈는 512바이트, 4KB, 8KB, 32KB 및 64KB를 포함한다. 본 발명의 일 실시예에 따른 방법은 호스트(112)가 상기 LBA 사이즈 및 상기 낸드 페이지의 사이즈 사이의 상관 관계의 상기 계수를 확인하는 것을 허용한다. 상기 계수 값은 상기 LBA 사이즈 및 상기 플래시 페이지 사이즈를 통해 계산될 수 있다. 상기 계수 값은 상기 LBA 사이즈 및 상기 플래시 페이지 사이즈 사이의 비율을 제공한다. 나아가, 상기 계수 값에 따라, 호스트(112)는 상기 LBA 사이즈가 상기 플래시 페이지 사이즈보다 큰 횟수(number of times) 또는 상기 LBA 사이즈가 상기 플래시 페이지 사이즈보다 작은 횟수를 규정한다. 상기 계수 값에 따라 상기 어드레스 매핑 테이블의 상기 정리는 변경될 수 있다.
제1 케이스-LBA 사이즈가 플래시 페이지 사이즈 보다 큰 경우
상기 LBA 사이즈가 상기 낸드 페이지 사이즈 보다 큰 경우에는, 복수의 피지컬 페이지는 호스트에 의해 보내진 하나의 로지컬 블록으로 매핑될 수 있다. 상기 계수 값은 하나의 LBA와 관련될 수 있는 페이지들의 개수를 결정한다. 컨트롤러(102)는 상기 결정된 계수 값에 기초하여 상기 LBA 사이즈를 포맷할 수 있다. 상기 LBA 사이즈는 64k이고 상기 플래시 페이지 사이즈는 16k 일 때를 예로 들 수 있다. 상기 계수 값 4 (64k/16k)는 하나의 LBA 사이즈와 관련될 수 있는 페이지들의 개수를 정의하기 위해 사용될 수 있다.
컨트롤러(102)는 각각의 플래시 페이지 내의 엔트리들의 개수를 기초하여 상기 어드레스 매핑 테이블을 정리할 수 있다. 페이지 당 엔트리들의 개수는 상기 계수 값에 기초하여 증가한다. 예를 들어, 각각의 플래시 페이지 내의 엔트리들의 개수가 2048이었으면, 엔트리들의 개수는 페이지 당 4*2048=8192개가 될 수 있다. 상기 LBA 사이즈는 64k의 메타 페이지를 포함하도록 포맷된다. 더 많은 엔트리들이 하나의 LBA와 관련됨에 따라, 상기 어드레스 매핑 테이블을 통한 데이터의 상기 접근은 더 빨라질 수 있다. 포맷된 상기 LBA 사이즈는 더욱 많은 메타 페이지들이 하나의 LBA와 관련되고, 각각의 메타 페이지가 더욱 많은 엔트리들을 저장하도록 한다. 예를 들어, 64K LBA 사이즈는 64K의 데이터가 하나의 LBA와 관련될 수 있게 허용한다. 상기 어드레스 매핑 테이블의 구조 및 복수의 엔트리 들의 더욱 자세한 사항은 도 2및 도 3을 조합하여 설명된다. 전체적인 메타 데이터의 사이즈 및 메타 페이지들의 개수는 상당히 줄어들 수 있기 때문에, 상기 메타 페이지 상의 업데이트의 횟수는 감소된다. 나아가, 상기 플래시 저장 장치(100)의 쓰기 성능 및 내구성은 향상된다. 상기 플래시 저장 장치(100)의 쓰기 성능과 내구성을 강조하는 실험 결과들은 도 8 및 도 9에서 제공된다.
제2 케이스-LBA 사이즈가 낸드 플래시 페이지 사이즈 보다 작거나 같은 경우
상기 LBA 사이즈가 상기 낸드 페이지 사이즈 보다 작은 경우에는, 상기 페이지 매핑 테이블은 상기 낸드 페이지 사이즈에 기초하여 유지된다. 예를 들어, 만일 각각의 엔트리가 4 바이트를 차지한다면, 2048개의 엔트리들이 8k의 플래시 페이지 내에 저장될 수 있다. 컨트롤러(102)는 상기 플래시 페이지 사이즈를 사용하여 상기 어드레스 매핑 테이블을 유지할 수 있다.
상기 플래시 메모리(108)는 플래시 저장 장치(100) 내의 저장 장치로서 사용되는 것으로 이해되어야 할 것이다.
도 2는 본 발명의 일 실시예에 따른 LBA의 구조 다이어그램을 나타낸 도면이다. 도 2는 상기 LBA 사이즈가 상기 플래시 페이지 사이즈보다 클 때, 플래시 페이지들의 상기 LBA로의 매핑을 보여준다. 상기 LBA는 1부터 N까지 배열된다(202에 표시됨). 각각의 LBA는 이와 관련된 특정한 페이지들의 개수를 가진다. 예를 들어, 상기 LBA 2는 페이지들 X, X+1……, X+n과 대응한다. 상기 페이지들은 208에 보여지듯, 데이터가 페이지들 X, X+1……, X+n을 거쳐 연속적으로 쓰여지도록 한다. 나아가, 상기 어드레스 매핑 테이블이 상기 LBA 사이즈에 기초하여 배열됨에 따라, 상기 페이지 당 엔트리들의 개수 또한 증가한다. 페이지 당 엔트리들의 개수는 206에 보이듯이 2048개부터 n*2048개까지 증가한다. 숫자"n"은 상기 LBA 사이즈 및 상기 플래시 페이지 사이즈 사이에서 계산된 계수 값이다.
도 3은 본 발명의 일 실시예에 따른 어드레스 매핑 테이블의 구조 다이어그램을 나타낸 도면이다. 상기 어드레스 매핑 테이블은 상기 LBA 사이즈에 기초하여 배열된다. 각각의 LBA 사이즈는 그와 관련된 피지컬 페이지들을 가진다. 각각의 LBA 사이즈와 관련된 상기 피지컬 페이지들은 상기 LBA 사이즈 및 상기 플래시 페이지 사이즈의 상관 관계의 계수에 따라 결정된다. 하나의 LBA사이즈 엔트리와 관련된 엔트리들의 개수는 상기 상관 관계의 계수 및 계산된 상기 계수 값에 기초하여 증가한다. 예를 들어, 상기 LBA 사이즈 엔트리 0은 피지컬 페이지 넘버 X, X+1, X+2,X+3 ….X+n에 대응한다. 각각의 LBA 엔트리는 상기 LBA 사이즈와 관련된 복수의 연속되는 페이지들을 가진다.
도 4는 본 발명의 일 실시예에 따른 어드레스 매핑 테이블을 정리하는 방법을 나타낸 순서 다이어그램이다. 상기 방법(400)의 다양한 단계들은 상기 플래시 저장 장치(100) 및 호스트(112) 등과 같은 다양한 모듈들에 의해 몇몇의 단계들이 수행될 수 있는 개별적인 블록들로 요약된다. 여기에 설명된 상기 방법(400) 및 다른 서술은 컨트롤 프로그램의 마이크로컨트롤러(microcontroller), 마이크로프로세서(microprocessor) 또는 그와 동등한 것들에 의해서 실행될 수 있는 동작 구성(basis)을 제공한다.
단계(402)에서 방법(400)은 LBA 사이즈 및 플래시 페이지 사이즈 사이의 상관 관계의 계수를 확인하는 것을 포함한다. 상기 상관 관계의 계수는 상기 LBA 사이즈 및 상기 플래시 페이지 사이즈 사이의 계수 값을 계산하는 것에 의해 확인될 수 있다. 방법(400)은 컨트롤러(102)가 호스트(112)에 의해 보내진 상기 LBA 사이즈에 기초하여 상기 상관 관계의 계수를 결정하도록 한다. 상기 상관 관계의 계수는 더 큰 계수 또는 더 작은 계수 여부를 식별할 수 있다. 상기 더 큰 계수는 상기 LBA 사이즈가 상기 플래시 페이지 사이즈 보다 클 때의 시나리오에 대응한다. 상기 더 작은 계수는 상기 LBA 사이즈가 상기 플래시 페이지 사이즈 보다 작을 때의 시나리오에 대응한다. 예를 들면, 상기 LBA 사이는 16k이고, 상기 플래시 페이지는 8k 일 때, 상기 상관 관계의 계수는 2로 주어진다. 상기 LBA 사이즈는 상기 플래시 페이지 사이즈의 2배이다. 따라서, 각각의 LBA 사이즈 엔트리는 2개의 페이지들 및 2*2048개의 엔트리들과 관련될 수 있다. 단계(404)에서, 방법(400)은 상기 어드레스 매핑 테이블 내의 각각의 엔트리를 유지하는 것을 포함한다. 방법(400)은 컨트롤러(102)가 FTL(110)을 이용하여 상기 어드레스 매핑 테이블을 유지하도록 한다. 단계(406)에서, 방법(400)은 어드레스 매핑 테이블 내의 각각의 엔트리가 LBA 사이즈, 플래시 페이지 사이즈 또는 다른 사이즈에 기초하여 유지되었는지를 규정하는 것을 포함한다. 방법(400)은 컨트롤러(102)가 상기 어드레스 매핑 테이블 내에 사용된 상기 매핑 기술을 확인하는 것을 허용한다. 나아가, 컨트롤러(102)는 상기 플래시 페이지 사이즈 및 상기 LBA 사이즈에 기초하여 상기 매핑 기술의 타입을 확인할 수 있다. 단계(408)에서, 상기 방법은 상기 플래시 페이지 사이즈, 상기 LBA 사이즈 또는 다른 사이즈에 기초하여 각각의 메타 페이지 내의 상기 엔트리들의 총 개수를 산출하는 것을 포함한다. 엔트리들의 개수는 상기 어드레스 매핑 테이블에 기초하여 계산될 수 있다. 일 시나리오에 따르면, 만일 상기 어드레스 매핑 테이블이 상기 플래시 사이즈에 기초하여 배열되면, 엔트리들의 개수는 이에 따라서 계산될 수 있다. 다른 시나리오에 따르면, 만일 상기 어드레스 매핑 테이블이 상기 LBA 사이즈에 기초하여 배열되면, 엔트리들의 개수는 이에 따라서 계산될 수 있다. 단계(410)에서, 방법(400)은 어드레스 매핑 테이블 엔트리들을 저장하는 것이 요구된 메타 페이지들의 개수를 계산하는 것을 포함한다. 상기 계산된 엔트리들의 개수 및 상기 플래시 페이지 사이즈에 기초하여, 상기 메타 페이지들(매핑 정보를 저장하는 플래시 페이지들)의 개수는 컨트롤러(102)에 의해 계산될 수 있다. 단계(412)에서, 방법(400)은 상기 계산된 메타 페이지들의 개수를 저장하기 위해 메모리를 할당하는 것을 포함한다. 방법(400)은 컨트롤러(102)가 상기 계산된 엔트리들에 대하여 요구된 메모리를 할당하는 것을 허용한다. 각각의 LBA 사이즈 엔트리와 관련된 상기 엔트리들의 개수가 증가함에 따라, 상기 계산된 엔트리들의 저장이 요구된 상기 메타 페이지들의 개수는 상기 LBA 사이즈 및 상기 플래시 페이지 사이즈 사이의 상관 관계의 계수를 인자(factor)로 하여 감소한다.
방법(400) 내의 상기 다양한 행동들, 행위들, 블록들 및 단계들 등은 제시된 순서대로, 동시에, 또는 다른 순서대로 수행될 수 있다. 나아가, 몇몇 실시예에서는 몇몇 행동들, 행위들, 블록들 및 단계들은 발명의 범위 내에서 생략되거나, 추가되거나, 변경되거나, 제외될 수 있다.
도 5는 본 발명의 일 실시예에 따른 어드레스 매핑 테이블을 이용하는 플래시 저장 장치 내에 데이터를 쓰는 방법을 나타낸 순서 다이어그램이다. 방법(500)의 상기 다양한 단계들은 상기 플래시 저장 장치(100) 및 호스트(112) 등과 같은 다양한 모듈들에 의해 몇몇의 단계들이 수행될 수 있는 몇몇의 단계들이 개별적인 블록들로 요약될 수 있다. 여기에 설명된 상기 방법(500) 및 다른 서술은 컨트롤 프로그램의 마이크로컨트롤러(microcontroller), 마이크로프로세서(microprocessor) 또는 그와 동등한 것들에 의해서 실행될 수 있는 동작 구성(basis)을 제공한다.
단계(502)에서, 방법(500)은 데이터 쓰기 동작에 대한 요청을 수신하는 것을 포함한다. 컨트롤러(102)는 호스트(112)로부터 상기 쓰기 동작을 수신한다. 단계(504)에서는 방법(500)은 상기 어드레스 매핑 테이블을 로딩하고, 데이터가 들어갈 수 있는 상기 피지컬 페이지 로케이션(physical page location)을 확인하는 것을 포함한다. 방법(500)은 컨트롤러(102)가 상기 데이터가 들어갈 수 있는 상기 피지컬 페이지들을 확인하기 위해 상기 어드레스 매핑 테이블을 그의 캐시 메모리로 로딩하는 것을 허용한다. 단계(506)에서 방법(500)은 상기 데이터가 연속적인 피지컬 페이지들로 들어가는 것을 포함한다. 상기 어드레스 매핑 테이블이 상기 LBA 사이즈에 기초하여 배열되면, 데이터는 연속적인 피지컬 페이지들로 들어갈 수 있고, 대응하는 엔트리들은 상기 동일한 LBA 엔트리와 관련될 수 있다. 단계(508)에서, 방법(500)은 상기 어드레스 매핑 테이블을 업데이트 하는 것을 포함한다. 들어간 상기 데이터에 기초하여, 대응하는 메타 데이터 엔트리는 상기 어드레스 매핑 테이블 내에서 생성되고, 업데이트된다.
방법(500) 내의 상기 다양한 행동들, 행위들, 블록들 및 단계들 등은 제시된 순서대로, 동시에, 또는 다른 순서대로 수행될 수 있다. 나아가, 몇몇 실시예에서는 몇몇 행동들, 행위들, 블록들 및 단계들은 발명의 범위 내에서 생략되거나, 추가되거나, 변경되거나, 제외될 수 있다.
도 6은 본 발명의 일 실시예에 따른 어드레스 매핑 테이블을 이용하는 플래시 저장 장치 내에 데이터를 읽는 방법을 나타낸 순서도이다. 방법(600)의 상기 다양한 단계들은 상기 플래시 저장 장치(100) 및 호스트(112) 등과 같은 다양한 모듈들에 의해 몇몇의 단계들이 수행될 수 있는 몇몇의 단계들이 개별적인 블록들로 요약될 수 있다. 여기에 설명된 상기 방법(600) 및 다른 서술은 컨트롤 프로그램의 마이크로컨트롤러(microcontroller), 마이크로프로세서(microprocessor) 또는 그와 동등한 것들에 의해서 실행될 수 있는 동작 구성(basis)을 제공한다.
단계(602)에서, 방법(600)은 데이터 읽기 동작에 대한 요청을 수신하는 것을 포함한다. 컨트롤러(102)는 호스트(112)로부터 상기 읽기 동작을 수신한다. 단계(604)에서는 방법(600)은 상기 어드레스 매핑 테이블 로딩하고, 상기 어드레스 매핑 테이블 내의 상기 엔트리들에 기초하여 데이터를 확인하기 위해 상기 피지컬 페이지 로케이션(physical page location)을 확인하는 것을 포함한다. 방법(600)은 컨트롤러(102)가 상기 데이터를 확인하기 위한 상기 피지컬 페이지들을 확인하기 위해 상기 어드레스 매핑 테이블을 그의 캐시 메모리로 로딩하는 것을 허용한다. 단계(606)에서 방법(600)은 상기 요청된 데이터를 복구하기 위해 접근하는 메타 페이지들의 개수를 산출하는 것을 포함한다. 만일 상기 어드레스 매핑 테이블이 상기 LBA 사이즈에 기초하여 배열되면, 상기 데이터는 연속적인 피지컬 페이지들로 들어가있고, 대응하는 엔트리들은 상기 동일한 LBA 엔트리와 관련된다. 따라서, 상기 데이터는 빠른 속도로 복구될 수 있다. 단계(608)에서, 방법(600)은 I/O 인터페이스를 통해 호스트로 데이터를 보내는 것을 포함한다.
방법(600) 내의 상기 다양한 행동들, 행위들, 블록들 및 단계들 등은 제시된 순서대로, 동시에, 또는 다른 순서대로 수행될 수 있다. 나아가, 몇몇 실시예에서는 몇몇 행동들, 행위들, 블록들 및 단계들은 발명의 범위 내에서 생략되거나, 추가되거나, 변경되거나, 제외될 수 있다.
비록 방법(500) 및 방법(600)은 플래시 저장 장치(100) 내에서 수행된 상기 쓰기 및 읽기 동작으로 설명되지만, 삭제 동작도 방법(500) 및 방법(600)에 설명된 단계들을 사용하여 수행될 수 있다고 이해되어야 한다.
도 7은 본 발명의 일 실시예에 따른 처리되는 입력/출력 동작의 구조 다이어 그램을 나타낸 도면이다. 로지컬 블록 어드레스 32 의 데이터가 요청될 때에, 컨트롤러(102)는 상기 캐시 메모리 내의 상기 매핑 테이블을 로딩할 수 있다. 상기 어드레스 매핑 테이블 내에, 상기 LBA 엔트리 32는 상기 페이지 넘버 105, 106, 107 및 108을 각각 포함한다. 각각의 LBA 엔트리는 그 데이터와 관련된 복수의 페이지들을 가지고, 상기 관련된 페이지들에 걸쳐서 연속적으로 저장될 수 있다. 나아가, 데이터의 접근도 쉬워진다.
캐시 적중률
기존의 어드레스 매핑 테이블들에서, 상기 플래시 저장 장치의 내구성을 다시 사용하는 복수의 삭제의 결과로 인한 빈번한 페이지 매핑 테이블(page mapping table, PMT)의 업데이트에 의한 지연이 발생한다.
예를 들어 보면,
The data program time = Tprog
PMT update time = Tprog + Tread (1 page write +1 page read)
The Cache hit ratio = Chit
Write time TW = Tprog + (1- Chit)*(Tprog + Tread)
내구성은 삭제 횟수(erase count) 및 적중 횟수(the number of hits)의 역수와 비례한다.
나아가, 상기 내구성은 상기 PMT 테이블 내의 엔트리들의 개수 및 캐시 적중률과 직접적으로 비례한다.
호스트(112)로부터 플래시 저장 장치(100)로의 완전한 입력/출력 동작 사이클은 더욱 많은 엔트리들을 수용하는 포맷된 LBA 사이즈로 인해 증가한다.
계산 및 실험 결과들
기존의 페이지 매핑 테이블 및 상기 제안된 어드레스 매핑 테이블의 성능의 비교를 위해, 상기 제안된 어드레스 매핑 테이블은 상기 피지컬 페이지들을 배열하기 위한 상기 LBA 사이즈 및 낸드 사이즈 사이의 상기 상관 관계의 계수를 확인한다.
Let Tprog += 3* Tread (industry standard)
LBA size = n* NAND page size.
Chit = 0.2로 가정한다. 즉, 지금 작업에 대하여 30%의 캐시 적중률이 발생한다.
기존의 페이지 매핑 테이블:
Figure 112015032816493-pat00001
= (7 - 4*
Figure 112015032816493-pat00002
) *
Figure 112015032816493-pat00003

Endurance
Figure 112015032816493-pat00004
Figure 112015032816493-pat00005

= k1*
Figure 112015032816493-pat00006
제안된 방법에서, 메타 페이지 당 엔트리들의 개수는 기존의 페이지 매핑 테이블의 엔트리들의 개수의 n배이다. 따라서, 상기 캐시 적중률은 "n"에 비례하여 향상될 수 있다.
i.e.
Figure 112015032816493-pat00007
(New method) = k*n*
Figure 112015032816493-pat00008
Figure 112015032816493-pat00009

= (7 - 4*k*n*
Figure 112015032816493-pat00010
) *
Figure 112015032816493-pat00011

Endurance = k1*k*n*
Figure 112015032816493-pat00012
"K"는 "n"에 따라 변하는 비례 상수
k = 1 if n = 1
k < 1 & k . 0.5 if n > 1
쓰기 프로그래밍 시간(기존 방법/ 제안 방법)
쓰기 프로그래밍 시간
=
Figure 112015032816493-pat00013
따라서, 쓰기 성능은
=
Figure 112015032816493-pat00014

도 8은 본 발명의 일 실시예에 따른 페이지 레벨 매핑 기술을 통한 플래시 저장 장치의 쓰기 동작의 향상을 보여주는 그래프이다. 무작위 쓰기 성능은 상기 LBA 사이즈의 증가와 함께 향상된다. "n"이 증가함에 따라, 각각의 메타 페이지는 더욱 많은 수의 엔트리들을 저장할 수 있고, 따라서 더 높은 성능이 달성될 수 있다.
도 9는 본 발명의 일 실시예에 따른 페이지 레벨 매핑 기술을 통한 플래시 저장 장치의 내구성의 향상을 보여주는 그래프이다.
내구성 비교는 아래와 같다.
Figure 112015032816493-pat00015
= k*n= 0.6*n
상기 플래시 저장 장치의 내구성은 LBA 사이즈 및 낸드 사이즈 사이의 상관 관계의 계수(n)가 증가함에 따라 증가한다. 메타 블록들/페이지들의 수명은 캐시 적중률이 향상됨에 따라 향상될 수 있다.
본 발명의 일 실시예는 적어도 하나의 하드웨어 장치 상에 실행되는 적어도 하나의 소프트웨어 프로그램을 통해 실행될 수 있고, 상기 구성요소를 제어하기 위해 네트워크 매니지먼트 기능을 수행할 수 있다. 도 1, 도 2 및 도 6에 나타난 상기 구성요소는 적어도 하나의 하드웨어 장치 또는 하드웨어 장치 및 소프트웨어 모듈의 조합이 될 수 있는 블록들을 포함한다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
100: 플래시 저장 장치
102: 컨트롤러
104: 인풋/아웃풋 인터페이스
106: 데이터 경로
108: 낸드 플래시 메모리
110: FTL
112: 호스트

Claims (10)

  1. 로지컬 블록 어드레스(Logical Block Address, LBA) 사이즈 및 플래시 페이지 사이즈(flash page size) 사이의 상관 관계(correlation)의 계수(extent)를 확인하되, 상기 상관 관계의 계수는 더 큰 계수 및 더 작은 계수 중 하나를 나타내고,
    어드레스 매핑 테이블(address mapping table)의 각각의 메타 페이지(meta page) 내의 엔트리들(entries)의 총 개수를 산출하고,
    산출된 상기 어드레스 매핑 테이블(address mapping table)의 각각의 메타 페이지(meta page) 내의 엔트리들(entries)의 총 개수를 이용하여, 상기 어드레스 매핑 테이블을 정리하는 것을 포함하는 LBA사이즈에 기초한 플래시 저장 장치의 어드레스 매핑 테이블 정리 방법.
  2. 제1 항에 있어서,
    상기 어드레스 매핑 테이블(address mapping table)의 각각의 메타 페이지(meta page) 내의 엔트리들(entries)의 총 개수를 산출하는 것은,
    상기 LBA 사이즈 및 상기 플래시 페이지 사이즈 사이의 계수 값(extent value)을 계산하되, 상기 계수 값은 상기 LBA 사이즈가 상기 플래시 페이지 사이즈 보다 큰 횟수 및 상기 LBA 사이즈가 상기 플래시 페이지 사이즈 보다 작은 횟수 중 하나를 나타내고,
    상기 LBA 사이즈 및 상기 플래시 페이지 사이즈 중 하나에 기초하여 상기 어드레스 매핑 테이블 내의 각각의 상기 엔트리가 유지되는지 결정하고,
    상기 LBA 사이즈 및 상기 플래시 페이지 사이즈 중 하나에 기초하여 상기 어드레스 매핑 테이블 내의 각각의 상기 엔트리가 유지되는지를 결정한 것에 따라서, 상기 페이지 사이즈 및 상기 메타 페이지 내의 각각의 엔트리의 사이즈 중 하나에 기초하여 각각의 상기 메타 페이지 내의 엔트리들의 총 개수를 산출하는 것을 포함하는 LBA사이즈에 기초한 플래시 저장 장치의 어드레스 매핑 테이블 정리 방법.
  3. 제 1항에 있어서,
    산출된 상기 어드레스 매핑 테이블의 각각의 메타 페이지 내의 엔트리들의 총 개수를 이용하여 상기 어드레스 매핑 테이블을 정리하는 것은,
    산출된 상기 각각의 메타 페이지 내의 엔트리들의 총 개수에 기초하여 어드레스 매핑 테이블 내의 엔트리들을 저장하는데 필요한 메타 페이지들의 개수를 계산하고,
    계산된 상기 메타 페이지들의 개수가 저장되는 메모리를 할당하는 것을 포함하는 LBA사이즈에 기초한 플래시 저장 장치의 어드레스 매핑 테이블 정리 방법.
  4. 제 1항에 있어서,
    상기 LBA 사이즈의 데이터는 상기 메타 페이지들 내에 연속적으로 저장되는 LBA사이즈에 기초한 플래시 저장 장치의 어드레스 매핑 테이블 정리 방법.
  5. 제 1항에 있어서,
    상기 상관 관계에 기초하여 상기 LBA 사이즈의 데이터를 나타내는(representing) 상기 어드레스 매핑 테이블 내의 각각의 엔트리를 유지하는 것을 더 포함하는 LBA사이즈에 기초한 플래시 저장 장치의 어드레스 매핑 테이블 정리 방법.
  6. 제 1항에 있어서,
    입력 동작 및 출력 동작 중 어느 하나에 의해서 상기 정리된 어드레스 맵핑 테이블에 접근하는 것을 더 포함하는 LBA사이즈에 기초한 플래시 저장 장치의 어드레스 매핑 테이블 정리 방법.
  7. 제 6항에 있어서,
    상기 입력 동작 및 출력 동작 중 어느 하나에 의해서 상기 정리된 어드레스 매핑 테이블에 접근하는 것은,
    상기 입력 동작 및 출력 동작 중 어느 하나와 관련된 데이터를 나타내는(representing) 엔트리를 확인하되, 상기 엔트리는 상기 복수의 엔트리들 사이에서 확인되고,
    상기 어드레스 매핑 테이블 내의 각각의 엔트리의 사이즈 및 상기 플래시 페이지 사이즈에 기초하여 상기 데이터에 접근한 페이지들의 개수를 산출하는 것을 포함하는 LBA사이즈에 기초한 플래시 저장 장치의 어드레스 매핑 테이블 정리 방법.
  8. 데이터를 저장하는 복수의 플래시 어레이들(flash arrays); 및
    컨트롤러를 포함하되,
    상기 컨트롤러는,
    LBA 사이즈 및 플래시 페이지 사이즈 사이의 상관 관계의 계수를 확인하되, 상기 상관 관계의 계수는 더 큰 계수 및 더 작은 계수 중 어느 하나를 나타내고,
    어드레스 매핑 테이블의 각각의 메타 페이지 내의 엔트리들의 총 개수를 산출하고,
    산출된 상기 어드레스 매핑 테이블의 각각의 상기 메타 페이지 내의 엔트리들의 총 개수를 이용하여 상기 어드레스 매핑 테이블을 정리하는 LBA 사이즈에 기초하여 어드레스 매핑 테이블을 정리하는 플래시 저장 장치.
  9. 제 8항에 있어서,
    상기 컨트롤러가 상기 어드레스 매핑 테이블의 각각의 상기 메타 페이지 내의 상기 엔트리들의 총 개수를 산출하는 것은,
    상기 LBA 사이즈 및 상기 플래시 페이지 사이즈 사이의 계수 값을 계산하되, 상기 계수 값은 상기 LBA 사이즈가 상기 플래시 페이지 사이즈보다 큰 횟수 및 상기 LBA 사이즈가 상기 플래시 페이지 사이즈보다 작은 횟수 중 어느 하나를 나타내고,
    상기 LBA 사이즈 및 상기 플래시 페이지 사이즈 중 어느 하나에 기초하여 상기 어드레스 매핑 테이블 내의 각각의 상기 엔트리가 유지되는지 결정하고,
    상기 LBA 사이즈 및 상기 플래시 페이지 사이즈 중 어느 하나에 기초하여 상기 어드레스 매핑 테이블 내의 각각의 상기 엔트리가 유지되는지를 결정한 것에 따라서, 상기 페이지 사이즈 및 상기 메타 페이지 내의 각각의 엔트리의 사이즈 중 어느 하나에 기초하여 각각의 상기 메타 페이지 내의 엔트리들의 상기 총 개수를 산출하는 것을 포함하는 LBA 사이즈에 기초하여 어드레스 매핑 테이블을 정리하는 플래시 저장 장치.
  10. 제 8항에 있어서,
    상기 컨트롤러가 산출된 상기 어드레스 매핑 테이블의 각각의 메타 페이지 내의 엔트리들의 총 개수를 이용하여 상기 어드레스 매핑 테이블을 정리하는 것은,
    산출된 상기 각각의 메타 페이지 내의 엔트리들의 총 개수에 기초하여 어드레스 매핑 테이블 내의 엔트리들을 저장하는데 필요한 메타 페이지들의 개수를 계산하고,
    계산된 상기 메타 페이지들의 개수가 저장되는 메모리를 할당하는 것을 포함하는 LBA 사이즈에 기초하여 어드레스 매핑 테이블을 정리하는 플래시 저장 장치.
KR1020150047338A 2014-06-12 2015-04-03 플래시 저장 장치의 어드레스 매핑 테이블 정리 방법 KR102430198B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
IN3449CH2013 2014-06-12
IN3449/CHE/2013 2014-06-12

Publications (2)

Publication Number Publication Date
KR20150142583A KR20150142583A (ko) 2015-12-22
KR102430198B1 true KR102430198B1 (ko) 2022-08-05

Family

ID=54836269

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150047338A KR102430198B1 (ko) 2014-06-12 2015-04-03 플래시 저장 장치의 어드레스 매핑 테이블 정리 방법

Country Status (2)

Country Link
US (1) US9600209B2 (ko)
KR (1) KR102430198B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101289931B1 (ko) * 2011-09-23 2013-07-25 한양대학교 산학협력단 다양한 블록 크기를 지원하는 주소 사상을 사용하여 플래시 메모리 내에 데이터를 저장하는 방법 및 장치
US10394480B2 (en) * 2016-01-22 2019-08-27 Hitachi, Ltd. Storage device and storage device control method
KR101923661B1 (ko) * 2016-04-04 2018-11-29 주식회사 맴레이 플래시 기반 가속기 및 이를 포함하는 컴퓨팅 디바이스
US10416891B2 (en) * 2016-09-15 2019-09-17 The United States Of America, As Represented By The Secretary Of The Navy Systems and methods for transitioning and updating/tailoring machine instructions from a first system with an older or initial one or set of components to a second system or platform with one or more different components and new or modified operations or functions along with additional potential applications including use in network security and intrusion detection
KR20180047402A (ko) 2016-10-31 2018-05-10 삼성전자주식회사 멀티 네임스페이스를 관리하는 스토리지 장치 및 상기 스토리지 장치의 동작 방법
US10977189B2 (en) 2019-09-06 2021-04-13 Seagate Technology Llc Reducing forward mapping table size using hashing
US11650932B2 (en) 2020-10-25 2023-05-16 Western Digital Technologies, Inc. Integrated non-volatile memory assembly with address translation

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110125955A1 (en) 2009-11-25 2011-05-26 Silicon Motion, Inc. Flash storage device, data storage system, and data writing method
JP2012164114A (ja) 2011-02-07 2012-08-30 Renesas Electronics Corp 不揮発性半導体記憶装置及びデータ処理システム
US20140223089A1 (en) 2011-09-23 2014-08-07 Industry-University Cooperation Foundation Hanyang University Method and device for storing data in a flash memory using address mapping for supporting various block sizes

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100526188B1 (ko) 2003-12-30 2005-11-04 삼성전자주식회사 플래시 메모리의 주소 사상 방법, 사상 정보 관리 방법 및상기 방법을 이용한 플래시 메모리
KR100706242B1 (ko) * 2005-02-07 2007-04-11 삼성전자주식회사 메모리 시스템 및 그것의 런 단위 어드레스 매핑 테이블 구성 방법
WO2007013372A1 (ja) 2005-07-29 2007-02-01 Matsushita Electric Industrial Co., Ltd. メモリコントローラ、不揮発性記憶装置、不揮発性記憶システム及び不揮発性メモリのアドレス管理方法
JP2007233838A (ja) 2006-03-02 2007-09-13 Toshiba Corp メモリシステムの制御方法
US9547589B2 (en) * 2008-06-18 2017-01-17 Super Talent Technology, Corp. Endurance translation layer (ETL) and diversion of temp files for reduced flash wear of a super-endurance solid-state drive
KR20100055565A (ko) 2008-11-18 2010-05-27 삼성전자주식회사 메모리 장치 및 메모리 장치의 관리 방법
TWI413931B (zh) 2009-01-15 2013-11-01 Phison Electronics Corp 快閃記憶體資料之存取方法及其儲存系統與控制系統
US8364931B2 (en) 2009-06-29 2013-01-29 Mediatek Inc. Memory system and mapping methods using a random write page mapping table
US20110004720A1 (en) 2009-07-02 2011-01-06 Chun-Ying Chiang Method and apparatus for performing full range random writing on a non-volatile memory
JP5702808B2 (ja) 2011-01-12 2015-04-15 パナソニック株式会社 プログラム実行装置およびコンパイラシステム
TWI475385B (zh) 2012-03-14 2015-03-01 Phison Electronics Corp 程式化記憶胞與資料讀取方法、記憶體控制器與儲存裝置
US9251067B1 (en) * 2012-11-01 2016-02-02 Western Digital Technologies, Inc. High speed trim command processing in a solid state drive
US8954657B1 (en) * 2013-09-27 2015-02-10 Avalanche Technology, Inc. Storage processor managing solid state disk array

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110125955A1 (en) 2009-11-25 2011-05-26 Silicon Motion, Inc. Flash storage device, data storage system, and data writing method
JP2012164114A (ja) 2011-02-07 2012-08-30 Renesas Electronics Corp 不揮発性半導体記憶装置及びデータ処理システム
US20140223089A1 (en) 2011-09-23 2014-08-07 Industry-University Cooperation Foundation Hanyang University Method and device for storing data in a flash memory using address mapping for supporting various block sizes

Also Published As

Publication number Publication date
US20150363327A1 (en) 2015-12-17
KR20150142583A (ko) 2015-12-22
US9600209B2 (en) 2017-03-21

Similar Documents

Publication Publication Date Title
KR102430198B1 (ko) 플래시 저장 장치의 어드레스 매핑 테이블 정리 방법
US10229051B2 (en) Storage device including nonvolatile memory device and controller, operating method of storage device, and method for accessing storage device
US9229876B2 (en) Method and system for dynamic compression of address tables in a memory
CN109240938B (zh) 存储系统以及控制非易失性存储器的控制方法
US9383927B2 (en) Method and system for creating a mapping table cache from an interleaved subset of contiguous mapping data for a storage device
CN106874217B (zh) 存储器系统及控制方法
US9678676B2 (en) Method for storage devices to achieve low write amplification with low over provision
US8526234B1 (en) Controller management of memory array of storage device using magnetic random access memory (MRAM)
US9753847B2 (en) Non-volatile semiconductor memory segregating sequential, random, and system data to reduce garbage collection for page based mapping
US20180089074A1 (en) Techniques to Manage Key-Value Storage at a Memory or Storage Device
US9990277B2 (en) System and method for efficient address translation of flash memory device
US20140089564A1 (en) Method of data collection in a non-volatile memory
KR102603070B1 (ko) 메모리 시스템, 메모리 시스템에 데이터를 기록하는 방법 및 메모리 시스템으로부터 데이터를 판독하는 방법
US20130080689A1 (en) Data storage device and related data management method
US20150186259A1 (en) Method and apparatus for storing data in non-volatile memory
KR20110117099A (ko) 메모리 장치에서 맵핑 어드레스 테이블을 유지관리하는 방법
US20130166828A1 (en) Data update apparatus and method for flash memory file system
CN107797934B (zh) 处理去分配命令的方法与存储设备
US20130103893A1 (en) System comprising storage device and related methods of operation
JP2013065310A (ja) 不揮発性メモリを有するシステムのための高速ツリー平坦化
US20100318726A1 (en) Memory system and memory system managing method
KR20160139864A (ko) 비휘발성 메모리 시스템
CN114077389A (zh) 控制器、存储器系统以及数据处理系统
JP2021528783A (ja) Ｎａｎｄ動作レイテンシの制御
CN110968527B (zh) Ftl提供的缓存

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant