JP2021528783A - Nand動作レイテンシの制御 - Google Patents
Nand動作レイテンシの制御 Download PDFInfo
- Publication number
- JP2021528783A JP2021528783A JP2020572977A JP2020572977A JP2021528783A JP 2021528783 A JP2021528783 A JP 2021528783A JP 2020572977 A JP2020572977 A JP 2020572977A JP 2020572977 A JP2020572977 A JP 2020572977A JP 2021528783 A JP2021528783 A JP 2021528783A
- Authority
- JP
- Japan
- Prior art keywords
- garbage collection
- memory
- block
- physical block
- page
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
- G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0253—Garbage collection, i.e. reclamation of unreferenced memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/0292—User address space allocation, e.g. contiguous or non contiguous base addressing using tables or multilevel address translation means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
- G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/08—Address circuits; Decoders; Word-line control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1016—Performance improvement
- G06F2212/1024—Latency reduction
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
- G06F2212/7201—Logical to physical mapping or translation of blocks or pages
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
- G06F2212/7205—Cleaning, compaction, garbage collection, erase control
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Read Only Memory (AREA)
- Memory System (AREA)
Abstract
Description
本出願は、2018年6月29日に出願された米国出願第16/024,380号に優先権の利益を主張するものであり、参照によりその全体が本明細書に援用される。
実施例1は、NAND動作レイテンシを制御するデバイスであり、前記デバイスは、いくつかのブロックを含むNANDアレイであって、前記いくつかの物理ブロックの少なくとも1つの物理ブロックが閉じられている、前記NANDアレイと、コントローラとを含み、前記コントローラは、書き込み要求を受信し、閉じられている前記物理ブロック上で実行するガベージコレクション動作数を計算し、前記計算がガベージコレクションについてのケイデンス計算への論理対物理(L2P)領域検索比率の追加を含み、前記計算されたガベージコレクション動作数を前記物理ブロック上で実行し、各ガベージコレクション動作が、ページを前記物理ブロック内に与えられると、L2Pテーブルを検索して前記ページが有効であるかどうかを判定し、L2Pテーブル領域ごとにエントリを含むブロックデータ構造によって前記検索が指示され、前記L2Pテーブル領域内の論理ページが前記物理ブロックに対応したかどうかを前記エントリが示し、前記ページが有効であることに応答して前記ページを前記いくつかのブロックのうちの新しい物理ブロックに書き込む前記コントローラを含み、前記計算されたガベージコレクション動作数が実行されることに応答して前記書き込み要求を実行する。
Claims (20)
- いくつかのブロックを含むNANDアレイであって、前記いくつかの物理ブロックのうちの少なくとも1つの物理ブロックは閉じられている、前記NANDアレイと、
コントローラと、
を含む、NAND動作レイテンシを制御するデバイスであって、
前記コントローラは、
書き込み要求を受信し、
閉じられている前記物理ブロック上で実行するガベージコレクション動作数を計算し、前記計算はガベージコレクションについてのケイデンス計算への論理対物理(L2P)領域検索比率の追加を含み、
前記物理ブロック上で前記計算されたガベージコレクション動作数を実行し、各ガベージコレクション動作はページを前記物理ブロック内に与えられると、
前記ページが有効であるかどうかを判定するためにL2Pテーブルを検索し、前記検索がL2Pテーブル領域ごとにエントリを含むブロックデータ構造によって指示され、前記L2Pテーブル領域内の論理ページが前記物理ブロックに対応したかどうかを前記エントリが示し、
前記ページが有効であることに応答して、前記ページを前記いくつかのブロックの新しい物理ブロックに書き込む、前記コントローラを含み、
前記計算されたガベージコレクション動作数が実行されることに応答して、前記書き込み要求を実行する、前記デバイス。 - 前記L2P領域検索比率は、前記物理ブロックへの論理ページ対応を示す前記ブロックデータ構造内のエントリカウントに等しい分子を含む、請求項1に記載のデバイス。
- 前記L2P領域検索比率は、負荷閾値パラメータに等しい分母を含む、請求項2に記載のデバイス。
- 前記コントローラは、
第二書き込み要求を受信し、
前記ブロックデータ構造内の前記エントリカウントが前記負荷閾値パラメータよりも大きいことに応答して、前記ガベージコレクション動作をサスペンドし、
前記第二書き込み要求を実行する、
ように構成される、請求項3に記載のデバイス。 - 前記コントローラは、
第二書き込み要求を受信し、
ガベージコレクション動作閾値数がガベージコレクションサイクルでは前記物理ブロック上に実行されたことに応答して、前記ガベージコレクション動作をサスペンドし、
前記第二書き込み要求を実行する、
ように構成される、請求項1に記載のデバイス。 - NAND動作レイテンシを制御する方法であって、
書き込み要求をNANDデバイスのコントローラで受信することと、
閉じられている物理ブロック上で実行するガベージコレクション動作数を計算することであって、前記計算することがガベージコレクションについてのケイデンス計算に論理対物理(L2P)領域検索比率を追加することを含む、前記計算することと、
前記物理ブロック上で前記計算されたガベージコレクション動作数を実行することであって、各ガベージコレクション動作はページを前記物理ブロック内に与えられると、
前記ページが有効であるかどうかを判定するためにL2Pテーブルを検索することであって、前記検索することがL2Pテーブル領域ごとにエントリを含むブロックデータ構造によって指示され、前記L2Pテーブル領域内の論理ページが前記物理ブロックに対応したかどうかを前記エントリが示す、前記検索すること、及び
前記ページが有効であることに応答して、前記ページを新しい物理ブロックに書き込むこと、
を含む、前記実行することと、
前記計算されたガベージコレクション動作数が実行されることに応答して、前記書き込み要求を実行することと、
を備える、前記方法。 - 前記L2P領域検索比率は、前記物理ブロックへの論理ページ対応を示す前記ブロックデータ構造内のエントリカウントに等しい分子を含む、請求項6に記載の方法。
- 前記L2P領域検索比率は、負荷閾値パラメータに等しい分母を含む、請求項7に記載の方法。
- 第二書き込み要求を受信することと、
前記ブロックデータ構造内の前記エントリカウントが前記負荷閾値パラメータよりも大きいことに応答して、前記ガベージコレクション動作をサスペンドすることと、
前記第二書き込み要求を実行することと、
を含む、請求項8に記載の方法。 - 前記L2P領域検索比率を前記ケイデンス計算に追加することは、前記L2P領域検索比率を前記ガベージコレクション書き込みに追加することを含む、請求項9に記載の方法。
- 第二書き込み要求を受信することと、
ガベージコレクション動作閾値数がガベージコレクションサイクルでは前記物理ブロック上に実行されたことに応答して、前記ガベージコレクション動作をサスペンドすることと、
前記第二書き込み要求を実行することと、
を含む、請求項6に記載の方法。 - 前記ケイデンス計算は、ガベージコレクション書き込みとホスト書き込みとの間の比率であり、前記ガベージコレクション書き込みは、前記物理ブロックから前記新しい物理ブロックにすべての有効なページを移動させるガベージコレクション動作カウントであり、前記ホスト書き込みは、ホスト書き込みカウントを定義するパラメータであり、前記ホスト書き込みカウントを上回る前記ガベージコレクション書き込みを拡散させる、請求項6に記載の方法。
- 前記ブロックデータ構造はビットマップである、請求項6に記載の方法。
- 前記データ構造内のエントリはシングルビットである、請求項13に記載の方法。
- エントリ内の論理1は、前記ビットの位置に対応するL2P領域が前記物理ブロックに対応した論理ページを含むことを示す、請求項14に記載の方法。
- 前記データ構造は前記物理ブロックに書き込まれる、請求項6に記載の方法。
- 前記NANDデバイスは、ワーキングメモリを含み、前記L2Pテーブルは、前記ワーキングメモリよりも大きく、L2P領域は、前記ワーキングメモリよりも大きくない、請求項6に記載の方法。
- 前記L2Pテーブルを検索することは、論理ページを示す前記ブロックデータ構造内の対応するエントリが前記物理ブロックに対応したことに応答して、L2P領域を前記ワーキングメモリにロードすることを含む、請求項17に記載の方法。
- 請求項6〜18に記載のいずれかの方法を実行する手段を含むシステム。
- 実行されるときに、請求項6〜18に記載のいずれかの方法を処理回路に実行させるインストラクションを含むコンピュータ可読媒体。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US16/024,380 US10552316B2 (en) | 2018-06-29 | 2018-06-29 | Controlling NAND operation latency |
US16/024,380 | 2018-06-29 | ||
PCT/US2019/038262 WO2020005714A1 (en) | 2018-06-29 | 2019-06-20 | Controlling nand operation latency |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2021528783A true JP2021528783A (ja) | 2021-10-21 |
Family
ID=68987386
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020572977A Ceased JP2021528783A (ja) | 2018-06-29 | 2019-06-20 | Nand動作レイテンシの制御 |
Country Status (6)
Country | Link |
---|---|
US (3) | US10552316B2 (ja) |
EP (1) | EP3814911A4 (ja) |
JP (1) | JP2021528783A (ja) |
KR (1) | KR20210013656A (ja) |
CN (1) | CN112470132B (ja) |
WO (1) | WO2020005714A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10552316B2 (en) | 2018-06-29 | 2020-02-04 | Micron Technology, Inc. | Controlling NAND operation latency |
CN114138189A (zh) * | 2021-11-17 | 2022-03-04 | 厦门大学 | 一种加速3d nand闪存中的子块擦除的方法 |
CN114489489B (zh) * | 2021-12-30 | 2024-02-23 | 山东云海国创云计算装备产业创新中心有限公司 | 一种用于固态硬盘的垃圾回收方法、装置、设备及介质 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110202578A1 (en) * | 2010-02-16 | 2011-08-18 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
WO2014147768A1 (ja) * | 2013-03-19 | 2014-09-25 | 富士通株式会社 | 制御装置、制御プログラム、および制御方法 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20130076429A (ko) | 2011-12-28 | 2013-07-08 | 삼성전자주식회사 | 메모리 장치의 저장 영역 관리 방법 및 이를 이용한 저장 장치 |
US9116793B2 (en) | 2012-06-12 | 2015-08-25 | International Business Machines Corporation | Maintaining versions of data in solid state memory |
KR20150105323A (ko) | 2013-01-08 | 2015-09-16 | 바이올린 메모리 인코포레이티드 | 데이터 스토리지 방법 및 시스템 |
KR20140112303A (ko) * | 2013-03-13 | 2014-09-23 | 삼성전자주식회사 | 불휘발성 메모리 장치, 전자 장치 그리고 그것을 포함하는 컴퓨팅 시스템 |
CN104346287B (zh) * | 2013-08-09 | 2019-04-16 | Lsi公司 | 在固态介质中使用多级别映射的修整机制 |
US20160232088A1 (en) * | 2014-07-17 | 2016-08-11 | Sandisk Enterprise Ip Llc | Garbage Collection in Storage System with Distributed Processors |
JP2016024678A (ja) * | 2014-07-22 | 2016-02-08 | 株式会社東芝 | メモリシステム |
US10296452B2 (en) | 2015-05-11 | 2019-05-21 | SK Hynix Inc. | Data separation by delaying hot block garbage collection |
US9891833B2 (en) * | 2015-10-22 | 2018-02-13 | HoneycombData Inc. | Eliminating garbage collection in nand flash devices |
US10102119B2 (en) | 2015-10-30 | 2018-10-16 | Sandisk Technologies Llc | Garbage collection based on queued and/or selected write commands |
US10185657B2 (en) * | 2016-04-13 | 2019-01-22 | Nanjing University | Method and system for optimizing deterministic garbage collection in NAND flash storage systems |
US9940261B2 (en) * | 2016-05-05 | 2018-04-10 | Western Digital Technology, Inc. | Zoning of logical to physical data address translation tables with parallelized log list replay |
US20170351604A1 (en) * | 2016-06-02 | 2017-12-07 | Futurewei Technologies, Inc. | Host and garbage collection write ratio controller |
KR102655347B1 (ko) | 2016-07-04 | 2024-04-08 | 에스케이하이닉스 주식회사 | 데이터 저장 장치 및 그것의 동작 방법 |
US9921956B2 (en) * | 2016-07-20 | 2018-03-20 | Sandisk Technologies Llc | System and method for tracking block level mapping overhead in a non-volatile memory |
JP6529941B2 (ja) * | 2016-08-30 | 2019-06-12 | 東芝メモリ株式会社 | メモリシステム |
US10915475B2 (en) * | 2017-10-12 | 2021-02-09 | Western Digital Technologies, Inc. | Methods and apparatus for variable size logical page management based on hot and cold data |
US10552316B2 (en) | 2018-06-29 | 2020-02-04 | Micron Technology, Inc. | Controlling NAND operation latency |
-
2018
- 2018-06-29 US US16/024,380 patent/US10552316B2/en active Active
-
2019
- 2019-06-20 WO PCT/US2019/038262 patent/WO2020005714A1/en active Application Filing
- 2019-06-20 CN CN201980043642.0A patent/CN112470132B/zh active Active
- 2019-06-20 KR KR1020217002653A patent/KR20210013656A/ko not_active Application Discontinuation
- 2019-06-20 EP EP19825721.4A patent/EP3814911A4/en not_active Withdrawn
- 2019-06-20 JP JP2020572977A patent/JP2021528783A/ja not_active Ceased
-
2020
- 2020-01-14 US US16/742,215 patent/US11169917B2/en active Active
-
2021
- 2021-11-08 US US17/521,340 patent/US11663120B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110202578A1 (en) * | 2010-02-16 | 2011-08-18 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
JP2011192260A (ja) * | 2010-02-16 | 2011-09-29 | Toshiba Corp | 半導体記憶装置 |
WO2014147768A1 (ja) * | 2013-03-19 | 2014-09-25 | 富士通株式会社 | 制御装置、制御プログラム、および制御方法 |
Also Published As
Publication number | Publication date |
---|---|
US20200004673A1 (en) | 2020-01-02 |
US20220066926A1 (en) | 2022-03-03 |
KR20210013656A (ko) | 2021-02-04 |
CN112470132B (zh) | 2024-05-07 |
CN112470132A (zh) | 2021-03-09 |
US11663120B2 (en) | 2023-05-30 |
EP3814911A1 (en) | 2021-05-05 |
WO2020005714A1 (en) | 2020-01-02 |
US11169917B2 (en) | 2021-11-09 |
US10552316B2 (en) | 2020-02-04 |
US20200226059A1 (en) | 2020-07-16 |
EP3814911A4 (en) | 2022-03-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11720489B2 (en) | Scheme to improve efficiency of device garbage collection in memory devices | |
US10983918B2 (en) | Hybrid logical to physical caching scheme | |
JP7080327B2 (ja) | Nand論理対物理テーブル領域追跡 | |
US11341041B2 (en) | Synchronizing NAND logical-to-physical table region tracking | |
US11663120B2 (en) | Controlling NAND operation latency | |
US10970228B2 (en) | Mapping table compression using a run length encoding algorithm | |
US11972294B2 (en) | Allocation schema for a scalable memory area | |
US11163692B2 (en) | Memory constrained translation table management | |
US11922012B2 (en) | Memory mapping device and method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210222 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220322 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220614 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20221025 |
|
A045 | Written measure of dismissal of application [lapsed due to lack of payment] |
Free format text: JAPANESE INTERMEDIATE CODE: A045 Effective date: 20230228 |