KR102428935B1 - Method and apparatus of performing synchronization - Google Patents

Method and apparatus of performing synchronization Download PDF

Info

Publication number
KR102428935B1
KR102428935B1 KR1020200093319A KR20200093319A KR102428935B1 KR 102428935 B1 KR102428935 B1 KR 102428935B1 KR 1020200093319 A KR1020200093319 A KR 1020200093319A KR 20200093319 A KR20200093319 A KR 20200093319A KR 102428935 B1 KR102428935 B1 KR 102428935B1
Authority
KR
South Korea
Prior art keywords
synchronization
variable
target terminal
response function
phase
Prior art date
Application number
KR1020200093319A
Other languages
Korean (ko)
Other versions
KR20210055580A (en
Inventor
강준혁
공진우
김완직
Original Assignee
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원 filed Critical 한국과학기술원
Priority to PCT/KR2020/009929 priority Critical patent/WO2021091048A1/en
Publication of KR20210055580A publication Critical patent/KR20210055580A/en
Application granted granted Critical
Publication of KR102428935B1 publication Critical patent/KR102428935B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/02Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/027Speed or phase control by the received code signals, the signals containing no special synchronisation information extracting the synchronising or clock signal from the received signal spectrum, e.g. by using a resonant or bandpass circuit
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/0016Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/002Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation
    • H04L7/0025Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation interpolation of clock signal
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/04Speed or phase control by synchronisation signals
    • H04L7/08Speed or phase control by synchronisation signals the synchronisation signals recurring cyclically

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

일 실시예에 따른 동기화 수행 방법 및 장치는 네트워크 상에서 분산된 단말들의 동기 환경에 대한 정보를 획득하고, 동기 환경에 대한 정보를 기초로, 단말들 각각으로부터 수신한 동기 신호에 따라 대상 단말의 클럭 위상을 수정하는 위상 응답 함수의 변수 값들을 조절하며, 위상 응답 함수의 변수 값들에 기초하여 대상 단말의 클럭 위상을 제어함으로써 동기화를 수행한다.A method and apparatus for performing synchronization according to an embodiment obtains information on a synchronization environment of terminals distributed on a network, and based on the information on the synchronization environment, a clock phase of a target terminal according to a synchronization signal received from each of the terminals Synchronization is performed by adjusting the variable values of the phase response function for correcting , and controlling the clock phase of the target terminal based on the variable values of the phase response function.

Description

동기화 수행 방법 및 장치{METHOD AND APPARATUS OF PERFORMING SYNCHRONIZATION}SYNCHRONIZATION METHOD AND APPARATUS OF PERFORMING SYNCHRONIZATION

일 실시예에 따르면, 분산 동기 시스템에서 동기 신뢰도를 높이기 위해 동기 방해 신호에 강인한 펄스-커플링 동기화 수행 방법 및 장치가 개시된다.According to one embodiment, a method and apparatus for performing pulse-coupling synchronization robust to a synchronization interference signal to increase synchronization reliability in a distributed synchronization system are disclosed.

분산 동기 알고리즘은 단말들 간에 동기와 관련된 정보를 주고받으며 분산된 형태로 동기를 맞춰 나가는 방법으로서, 예를 들어, 지피에스(Global Positioning System; GPS) 신호와 같이 네트워크 상에서 중심이 되어 동기를 맞춰줄 수 있는 구심점이 없을 때 사용될 수 있다. 분산 동기 알고리즘의 일 예시로서, 반딧불이와 같은 생물학적인 분야에서 영감을 얻어 각 단말들끼리 일정 주기를 갖는 발광 신호를 교환하며 동기를 맞춰 나가는 펄스-커플링 동기화(Pulse-Coupled Synchronization; PCS) 방법을 예로 들 수 있다. Distributed synchronization algorithm is a method of synchronizing in a distributed form by exchanging synchronization-related information between terminals. It can be used when there is no centripetal point. As an example of a distributed synchronization algorithm, a Pulse-Coupled Synchronization (PCS) method in which each terminal synchronizes by exchanging light emission signals having a certain period with each other, inspired by a biological field such as a firefly for example.

일반적으로 데이터 패킷 기반의 동기화 방법은 단말의 수가 증가함에 따라 동기화에 필요한 데이터가 증가하고, 이로 인한 불필요한 전력 및 계산양이 증가하므로 단말 수가 많은 네트워크에서는 적용이 어렵다. In general, the data packet-based synchronization method is difficult to apply in a network with a large number of terminals because data required for synchronization increases as the number of terminals increases, and unnecessary power and calculation amount increase accordingly.

이와 달리, 펄스-커플링 동기화(PCS) 방법은 동기화를 위해 발광 신호인 임펄스(impulse)만을 사용하기 때문에 단말의 수에 구애받지 않는다. 하지만, 펄스-커플링 동기화(PCS) 방법은 모든 단말들이 해당 방법을 따르는 경우에만 동기화 수행이 가능하며, 특정 단말이 해당 방법을 따르지 않거나, 동기화 방해 공격이 있는 경우에는 동기화를 보장할 수 없다. In contrast, the pulse-coupling synchronization (PCS) method does not depend on the number of terminals because only an impulse, which is a light emitting signal, is used for synchronization. However, in the pulse-coupling synchronization (PCS) method, synchronization can be performed only when all terminals comply with the method, and synchronization cannot be guaranteed if a specific terminal does not follow the method or there is a synchronization interference attack .

전술한 배경 기술은 발명자가 본원의 개시 내용을 도출하는 과정에서 보유하거나 습득한 것으로서, 반드시 본 출원 전에 일반 공중에 공개된 공지기술이라고 할 수는 없다.The above-mentioned background art is possessed or acquired by the inventor in the process of deriving the disclosure of the present application, and it cannot be said that it is necessarily known technology disclosed to the general public prior to the present application.

일 실시예에 따르면, 동기 방해 신호에 강인한 펄스-커플링 동기화 방법에 의해 분산 동기 시스템에서 동기 신뢰도를 향상시킬 수 있다. According to an embodiment, synchronization reliability may be improved in a distributed synchronization system by a pulse-coupling synchronization method that is robust to a synchronization interference signal.

일 실시예에 따르면, 네트워크 상에서 분산된 단말들의 동기 환경에 대한 정보에 따라 위상 응답 함수의 변수 값들을 적절하게 조절함으로써 동기 공격 환경에 따른 적절한 분산 동기를 얻을 수 있다.According to an embodiment, appropriate distributed synchronization according to the synchronization attack environment can be obtained by appropriately adjusting the variable values of the phase response function according to information on the synchronization environment of terminals distributed on the network.

일 실시예에 따르면, 네트워크 상에서 분산된 단말들의 동기 환경에 대한 정보에 따라 조절된 변수 값들을 갖는 위상 응답 함수에 기초하여 대상 단말의 클럭 위상을 제어함으로써 임의의 주기를 갖는 동기 공격 하에서 동기 시스템을 강인하게 하는 한편, 동기화에 소요되는 시간을 개선할 수 있다.According to one embodiment, the synchronization system under a synchronization attack having an arbitrary period by controlling the clock phase of the target terminal based on the phase response function having variable values adjusted according to information on the synchronization environment of the terminals distributed on the network. While making it robust, it can improve the time it takes to synchronize.

일 실시예에 따르면, 동기화 수행 방법은 네트워크 상에서 분산된 단말들의 동기 환경에 대한 정보를 획득하는 단계; 상기 동기 환경에 대한 정보를 기초로, 상기 단말들 각각으로부터 수신한 동기 신호에 따라 대상 단말의 클럭 위상(clock phase)을 수정하는 위상 응답 함수(Phase Response Function; PRF)의 변수 값들을 조절하는 단계; 및 상기 위상 응답 함수의 변수 값들에 기초하여 상기 대상 단말의 클럭 위상을 제어함으로써 동기화를 수행하는 단계를 포함한다. According to an embodiment, a method for performing synchronization includes: obtaining information on a synchronization environment of terminals distributed on a network; adjusting variable values of a phase response function (PRF) that corrects a clock phase of a target terminal according to a synchronization signal received from each of the terminals based on the information on the synchronization environment ; and performing synchronization by controlling the clock phase of the target terminal based on the variable values of the phase response function.

상기 동기 환경에 대한 정보는 상기 단말들 중 서로 동기화되는 동기 단말들의 개수, 상기 대상 단말을 공격하는 공격자 단말의 개수, 상기 동기 단말들이 상기 동기 신호를 전송하는 동기화 주기(synchronization period), 및 상기 공격자 단말이 공격 신호를 전송하는 공격 주기(attack period) 중 적어도 하나를 포함할 수 있다. The information on the synchronization environment includes the number of synchronization terminals synchronized with each other among the terminals, the number of attacker terminals attacking the target terminal, a synchronization period in which the synchronization terminals transmit the synchronization signal, and the attacker It may include at least one of an attack period in which the terminal transmits an attack signal.

상기 위상 응답 함수의 변수 값들을 조절하는 단계는 상기 단말들에 대한 공격 신호의 유형 및 상기 동기 환경에 대한 정보 중 적어도 하나를 기초로, 상기 위상 응답 함수의 변수 값들을 조절하는 단계를 포함할 수 있다. Adjusting the variable values of the phase response function may include adjusting the variable values of the phase response function based on at least one of a type of an attack signal for the terminals and information on the synchronization environment. have.

상기 위상 응답 함수의 변수 값들은 상기 대상 단말의 클럭 위상에 대응하는 제1 변수 및 제2 변수, 상기 대상 단말에 대응하는 위상 임계치, 및 상기 대상 단말과 서로 동기화되는 단말 간의 커플링 강도(coupling strength) 중 적어도 하나를 포함할 수 있다. The variable values of the phase response function include a first variable and a second variable corresponding to the clock phase of the target terminal, a phase threshold corresponding to the target terminal, and a coupling strength between the target terminal and a terminal synchronized with each other. ) may include at least one of.

상기 위상 응답 함수의 변수 값들을 조절하는 단계는 상기 대상 단말을 공격하는 공격자 단말의 공격 주기에 따라 서로 동기화되는 동기 단말들 간의 커플링 강도의 범위를 결정함으로써 상기 위상 응답 함수의 변수 값들을 조절하는 단계를 포함할 수 있다. The step of adjusting the variable values of the phase response function includes adjusting the variable values of the phase response function by determining the range of coupling strength between synchronous terminals synchronized with each other according to the attack period of the attacker terminal attacking the target terminal. may include steps.

상기 위상 응답 함수의 변수 값들을 조절하는 단계는 서로 동기화되는 동기 단말들 간의 커플링 강도의 범위 및 상기 대상 단말을 공격하는 공격자 단말의 공격 주기의 조합에 따라 상기 대상 단말의 클럭 위상에 대응하는 제1 변수 및 제2 변수 간의 비율의 범위를 검출하는 단계; 및 상기 제1 변수 및 제2 변수 간의 비율의 범위를 기초로 상기 위상 응답 함수의 변수 값들을 조절하는 단계를 포함할 수 있다. The step of adjusting the variable values of the phase response function includes a first corresponding to the clock phase of the target terminal according to a combination of a range of coupling strength between synchronous terminals synchronized with each other and an attack period of an attacker terminal attacking the target terminal. detecting a range of ratios between the first variable and the second variable; and adjusting variable values of the phase response function based on a range of a ratio between the first variable and the second variable.

상기 제1 변수 및 제2 변수 간의 비율의 범위를 기초로 상기 위상 응답 함수의 변수 값들을 조절하는 단계는 상기 제1 변수 및 제2 변수 간의 비율이 하한 임계 비율보다 크지만, 1에 가까워지는 것을 배제하는 범위에 해당하도록 상기 위상 응답 함수의 변수 값들을 조절하는 단계를 포함할 수 있다. The step of adjusting the variable values of the phase response function based on the range of the ratio between the first variable and the second variable may include that the ratio between the first variable and the second variable is greater than the lower limit threshold ratio, but close to 1. It may include adjusting the variable values of the phase response function to correspond to the excluded range.

상기 위상 응답 함수의 변수 값들을 조절하는 단계는 상기 대상 단말의 클럭 위상에 대응하는 제1 변수 및 제2 변수 간의 비율이 동기화 성능에 미치는 영향을 산출하는 단계; 및 상기 영향을 고려하여 상기 위상 응답 함수의 변수 값들을 조절하는 단계를 포함할 수 있다. The adjusting of the variable values of the phase response function may include calculating an effect of a ratio between a first variable and a second variable corresponding to the clock phase of the target terminal on synchronization performance; and adjusting variable values of the phase response function in consideration of the influence.

상기 동기화 성능에 미치는 영향을 산출하는 단계는 상기 대상 단말에 대응하는 동기화 확률에 대응하는 제1 텀(term) 및 상기 대상 단말에 대응하는 동기화 속도에 대응하는 제2 텀을 포함하는 성능 함수를 이용하여 상기 제1 변수 및 제2 변수 간의 비율이 상기 동기화 성능에 미치는 영향을 산출하는 단계를 포함하고, 상기 제1 텀 및 상기 제2 텀 각각은 상기 대상 단말의 클럭 위상에 대응하는 제1 변수 및 제2 변수, 상기 대상 단말에 대응하는 위상 임계치, 및 상기 대상 단말과 서로 동기화되는 단말 간의 커플링 강도에 대한 함수일 수 있다. Calculating the effect on the synchronization performance using a performance function including a first term corresponding to a synchronization probability corresponding to the target terminal and a second term corresponding to a synchronization rate corresponding to the target terminal calculating the effect of the ratio between the first variable and the second variable on the synchronization performance, wherein each of the first and second terms includes a first variable corresponding to a clock phase of the target terminal and It may be a function of a second variable, a phase threshold corresponding to the target terminal, and a coupling strength between the target terminal and a terminal synchronized with each other.

상기 동기화 속도에 대응하는 제2 텀은 아래의 [수학식]으로 표현될 수 있다. The second term corresponding to the synchronization speed may be expressed by the following [Equation].

[수학식][Equation]

Figure 112020078528321-pat00001
Figure 112020078528321-pat00001

(여기서, D는 상기 대상 단말에 대응하는 위상 임계치를 나타냄.

Figure 112020078528321-pat00002
는 상기 위상 응답 함수의 상기 제1 변수를 나타내고,
Figure 112020078528321-pat00003
는 상기 위상 응답 함수의 상기 제2 변수를 나타내며, 0 ≤
Figure 112020078528321-pat00004
,
Figure 112020078528321-pat00005
≤ 1 인 실수임.) (Here, D represents a phase threshold corresponding to the target terminal.
Figure 112020078528321-pat00002
represents the first variable of the phase response function,
Figure 112020078528321-pat00003
denotes the second variable of the phase response function, 0 ≤
Figure 112020078528321-pat00004
,
Figure 112020078528321-pat00005
Real numbers with ≤ 1.)

상기 위상 응답 함수의 변수 값들의 제약 조건(constraints)은 상기 동기 환경에 대한 정보를 기초로 설정될 수 있다. Constraints of variable values of the phase response function may be set based on information about the synchronization environment.

상기 동기화를 수행하는 단계는 상기 위상 응답 함수의 변수 값들에 기초하여, 상기 대상 단말의 현재 시점의 클럭 위상을 제어한 결과를 산출하는 단계; 및 상기 현재 시점의 클럭 위상을 제어한 결과 및 상기 대상 단말의 커플링 강도에 의해 상기 현재 시점의 위상을 보상함으로써 상기 동기화를 수행하는 단계를 포함할 수 있다. The performing of the synchronization may include calculating a result of controlling the clock phase of the current time of the target terminal based on the variable values of the phase response function; and performing the synchronization by compensating for the phase of the current time by the result of controlling the clock phase of the current time and the coupling strength of the target terminal.

상기 대상 단말의 현재 시점의 위상을 제어한 결과를 산출하는 단계는 아래의 [수학식]과 같이 표현되는 상기 위상 응답 함수의 변수값들에 따라 상기 대상 단말의 현재 시점의 클럭 위상을 보상함으로써 펄스-커플링 동기화를 수행하는 단계를 포함할 수 있다. Calculating the result of controlling the phase of the current time of the target terminal is a pulse by compensating for the clock phase of the current time of the target terminal according to the variable values of the phase response function expressed as in the following [Equation] - It may include the step of performing coupling synchronization.

[수학식] [Equation]

Figure 112020078528321-pat00006
Figure 112020078528321-pat00006

(여기서,

Figure 112020078528321-pat00007
는 상기 위상 응답 함수의 제1 변수를 나타내고,
Figure 112020078528321-pat00008
는 상기 위상 응답 함수의 제2 변수를 나타냄,
Figure 112020078528321-pat00009
는 대상 단말의 클럭 위상을 나타내고, D는 상기 대상 단말에 대응하는 위상 임계치를 나타냄.)(here,
Figure 112020078528321-pat00007
represents the first variable of the phase response function,
Figure 112020078528321-pat00008
represents the second variable of the phase response function,
Figure 112020078528321-pat00009
denotes a clock phase of the target terminal, and D denotes a phase threshold corresponding to the target terminal.)

일 실시예에 따르면, 컴퓨터 판독 가능한 기록 매체에 저장된 컴퓨터 프로그램은 하드웨어와 결합되어 동기화 수행 방법을 실행할 수 있다. According to an embodiment, a computer program stored in a computer-readable recording medium may be combined with hardware to execute a method for performing synchronization.

일 실시예에 따르면, 동기화 수행 장치는 네트워크 상에서 분산된 단말들의 동기 환경에 대한 정보를 획득하는 통신 인터페이스; 및 상기 동기 환경에 대한 정보를 기초로, 상기 단말들 각각으로부터 수신한 동기 신호에 따라 대상 단말의 클럭 위상을 수정하는 위상 응답 함수의 변수 값들을 조절하고, 상기 위상 응답 함수의 변수 값들에 기초하여 상기 대상 단말의 클럭 위상을 제어함으로써 동기화를 수행하는 프로세서를 포함한다. According to an embodiment, an apparatus for performing synchronization includes: a communication interface for obtaining information about a synchronization environment of terminals distributed on a network; and adjusting variable values of a phase response function for correcting a clock phase of a target terminal according to a synchronization signal received from each of the terminals based on the information on the synchronization environment, and based on the variable values of the phase response function and a processor for performing synchronization by controlling the clock phase of the target terminal.

상기 동기 환경에 대한 정보는 상기 단말들 중 서로 동기화되는 동기 단말들의 개수, 상기 대상 단말을 공격하는 공격자 단말의 개수, 상기 동기 단말들이 상기 동기 신호를 전송하는 동기화 주기, 및 상기 공격자 단말이 공격 신호를 전송하는 공격 주기 중 적어도 하나를 포함할 수 있다. The information on the synchronization environment includes the number of synchronization terminals synchronized with each other among the terminals, the number of attacker terminals attacking the target terminal, a synchronization period in which the synchronization terminals transmit the synchronization signal, and an attack signal by the attacker terminal may include at least one of an attack cycle for transmitting

상기 프로세서는 상기 단말들에 대한 공격 신호의 유형 및 상기 동기 환경에 대한 정보 중 적어도 하나를 기초로, 상기 위상 응답 함수의 변수 값들을 조절할 수 있다. The processor may adjust variable values of the phase response function based on at least one of a type of an attack signal for the terminals and information on the synchronization environment.

상기 위상 응답 함수의 변수 값들은 상기 대상 단말의 클럭 위상에 대응하는 제1 변수 및 제2 변수, 상기 대상 단말에 대응하는 위상 임계치, 및 상기 대상 단말과 서로 동기화되는 단말 간의 커플링 강도 중 적어도 하나를 포함할 수 있다. The variable values of the phase response function are at least one of a first variable and a second variable corresponding to the clock phase of the target terminal, a phase threshold corresponding to the target terminal, and a coupling strength between the target terminal and a terminal synchronized with each other. may include.

상기 프로세서는 상기 대상 단말을 공격하는 공격자 단말의 공격 주기에 따라 서로 동기화되는 동기 단말들 간의 커플링 강도의 범위를 결정함으로써 상기 위상 응답 함수의 변수 값들을 조절할 수 있다. The processor may adjust variable values of the phase response function by determining a range of coupling strength between synchronous terminals synchronized with each other according to an attack period of an attacker terminal attacking the target terminal.

상기 프로세서는 서로 동기화되는 동기 단말들 간의 커플링 강도의 범위 및 상기 대상 단말을 공격하는 공격자 단말의 공격 주기의 조합에 따라 상기 대상 단말의 클럭 위상에 대응하는 제1 변수 및 제2 변수 간의 비율의 범위를 검출하고, 상기 제1 변수 및 제2 변수 간의 비율의 범위를 기초로 상기 위상 응답 함수의 변수 값들을 조절할 수 있다. The processor determines the ratio between the first variable and the second variable corresponding to the clock phase of the target terminal according to a combination of a range of coupling strength between synchronization terminals synchronized with each other and an attack period of an attacker terminal attacking the target terminal. A range may be detected, and variable values of the phase response function may be adjusted based on a range of a ratio between the first variable and the second variable.

상기 프로세서는 상기 위상 응답 함수의 변수 값들에 기초하여, 상기 대상 단말의 현재 시점의 클럭 위상을 제어한 결과를 산출하고, 상기 현재 시점의 클럭 위상을 제어한 결과 및 상기 대상 단말의 커플링 강도에 의해 상기 현재 시점의 위상을 보상함으로써 상기 동기화를 수행할 수 있다.The processor calculates a result of controlling the clock phase of the current time of the target terminal based on the variable values of the phase response function, and determines the result of controlling the clock phase of the current time and the coupling strength of the target terminal. The synchronization may be performed by compensating for the phase of the current time by the

일 측에 따르면, 동기 방해 신호에 강인한 펄스-커플링 동기화 방법에 의해 분산 동기 시스템에서 동기 신뢰도를 향상시킬 수 있다. According to one side, synchronization reliability in a distributed synchronization system can be improved by a pulse-coupling synchronization method that is robust to a synchronization interference signal.

일 측에 따르면, 네트워크 상에서 분산된 단말들의 동기 환경에 대한 정보에 따라 위상 응답 함수의 변수 값들을 적절하게 조절함으로써 동기 공격 환경에 따른 적절한 분산 동기를 얻을 수 있다.According to one side, it is possible to obtain appropriate distributed synchronization according to the synchronization attack environment by appropriately adjusting the variable values of the phase response function according to information on the synchronization environment of terminals distributed on the network.

일 측에 따르면, 네트워크 상에서 분산된 단말들의 동기 환경에 대한 정보에 따라 조절된 위상 응답 함수의 변수 값들을 갖는 위상 응답 함수에 기초하여 대상 단말의 클럭 위상을 제어함으로써 임의의 주기를 갖는 동기 공격 하에서 동기 시스템을 강인하게 하는 한편, 동기화에 소요되는 시간을 개선할 수 있다.According to one side, under a synchronization attack having an arbitrary period by controlling the clock phase of the target terminal based on the phase response function having variable values of the phase response function adjusted according to information on the synchronization environment of the terminals distributed on the network. While making the synchronization system robust, the time required for synchronization can be improved.

도 1은 일 실시예에 따른 분산 동기 시스템의 동기 환경을 도시한 도면.
도 2는 일 실시예에 따른 공격자 단말이 특수한 주기를 가지고 동기 공격을 수행하는 상황을 모의 실험한 결과를 도시한 그래프.
도 3은 일 실시예에 따른 동기화 수행 방법을 나타낸 흐름도.
도 4는 일 실시예에 따른 동기 환경 하의 분산 동기 시스템에서 커플링 강도와 변수 값들의 변화에 따른 위상 응답 함수의 동기화 확률을 모의 실험을 통해 분석한 결과를 도시한 그래프.
도 5는 일 실시예에 따른 동기 환경 하의 분산 동기 시스템에서 커플링 강도와 변수 값들의 변화에 따른 위상 응답 함수의 동기화 시간을 모의 실험을 통해 분석한 결과를 도시한 그래프.
도 6은 다른 실시예에 따른 동기 환경 하의 분산 동기 시스템에서 공격 주기와 변수 값들의 변화에 따른 위상 응답 함수의 동기화 확률을 모의 실험을 통해 분석한 결과를 도시한 도면.
도 7은 다른 실시예에 따른 동기 환경 하의 분산 동기 시스템에서 커플링 강도와 변수 값들의 변화에 따른 위상 응답 함수의 동기화 시간을 모의 실험을 통해 분석한 결과를 도시한 도면.
도 8은 일 실시예에 따른 동기화 수행 장치의 블록도.
1 is a diagram illustrating a synchronization environment of a distributed synchronization system according to an embodiment;
2 is a graph illustrating a result of a simulation of a situation in which an attacker terminal performs a synchronous attack with a special period according to an embodiment;
3 is a flowchart illustrating a method for performing synchronization according to an embodiment;
4 is a graph illustrating a result of analyzing a synchronization probability of a phase response function according to a change in coupling strength and variable values through a simulation experiment in a distributed synchronization system under a synchronization environment according to an embodiment;
5 is a graph illustrating a result of analyzing a synchronization time of a phase response function according to a change in coupling strength and variable values through a simulation experiment in a distributed synchronization system under a synchronization environment according to an embodiment;
6 is a diagram illustrating a result of analyzing a synchronization probability of a phase response function according to an attack period and a change in variable values through a simulation experiment in a distributed synchronization system under a synchronization environment according to another embodiment;
7 is a diagram illustrating a result of analyzing a synchronization time of a phase response function according to a change in coupling strength and variable values through a simulation experiment in a distributed synchronization system under a synchronization environment according to another embodiment;
8 is a block diagram of an apparatus for performing synchronization according to an embodiment;

이하에서, 첨부된 도면을 참조하여 실시예들을 상세하게 설명한다. 그러나, 실시예들에는 다양한 변경이 가해질 수 있어서 특허출원의 권리 범위가 이러한 실시예들에 의해 제한되거나 한정되는 것은 아니다. 실시예들에 대한 모든 변경, 균등물 내지 대체물이 권리 범위에 포함되는 것으로 이해되어야 한다.Hereinafter, embodiments will be described in detail with reference to the accompanying drawings. However, since various changes may be made to the embodiments, the scope of the patent application is not limited or limited by these embodiments. It should be understood that all modifications, equivalents and substitutes for the embodiments are included in the scope of the rights.

실시예에서 사용한 용어는 단지 설명을 목적으로 사용된 것으로, 한정하려는 의도로 해석되어서는 안된다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.Terms used in the examples are used for the purpose of description only, and should not be construed as limiting. The singular expression includes the plural expression unless the context clearly dictates otherwise. In the present specification, terms such as “comprise” or “have” are intended to designate that a feature, number, step, operation, component, part, or combination thereof described in the specification exists, but one or more other features It is to be understood that it does not preclude the possibility of the presence or addition of numbers, steps, operations, components, parts, or combinations thereof.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 실시예가 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.Unless defined otherwise, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art to which the embodiment belongs. Terms such as those defined in a commonly used dictionary should be interpreted as having a meaning consistent with the meaning in the context of the related art, and should not be interpreted in an ideal or excessively formal meaning unless explicitly defined in the present application. does not

또한, 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 관계없이 동일한 구성 요소는 동일한 참조부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 실시예를 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 실시예의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.In addition, in the description with reference to the accompanying drawings, the same components are assigned the same reference numerals regardless of the reference numerals, and the overlapping description thereof will be omitted. In the description of the embodiment, if it is determined that a detailed description of a related known technology may unnecessarily obscure the gist of the embodiment, the detailed description thereof will be omitted.

또한, 실시 예의 구성 요소를 설명하는 데 있어서, 제 1, 제 2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질이나 차례 또는 순서 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 접속될 수 있지만, 각 구성 요소 사이에 또 다른 구성 요소가 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다. In addition, in describing the components of the embodiment, terms such as first, second, A, B, (a), (b), etc. may be used. These terms are only for distinguishing the elements from other elements, and the essence, order, or order of the elements are not limited by the terms. When it is described that a component is “connected”, “coupled” or “connected” to another component, the component may be directly connected or connected to the other component, but between each component another component It will be understood that may also be "connected", "coupled" or "connected".

어느 하나의 실시 예에 포함된 구성요소와, 공통적인 기능을 포함하는 구성요소는, 다른 실시 예에서 동일한 명칭을 사용하여 설명하기로 한다. 반대되는 기재가 없는 이상, 어느 하나의 실시 예에 기재한 설명은 다른 실시 예에도 적용될 수 있으며, 중복되는 범위에서 구체적인 설명은 생략하기로 한다.Components included in one embodiment and components having a common function will be described using the same names in other embodiments. Unless otherwise stated, descriptions described in one embodiment may be applied to other embodiments as well, and detailed descriptions within the overlapping range will be omitted.

도 1은 일 실시예에 따른 분산 동기 시스템의 동기 환경을 도시한 도면이다. 도 1을 참조하면, 일 실시예에 따른 분산 동기 시스템에서 서로 동기화되는 2개의 동기 단말들(대상 단말(110), 단말(120)) 및 동기 단말들(대상 단말(110), 단말(120)) 간의 동기화를 방해 또는 공격하는 1개의 공격자 단말(130)이 있는 동기 환경이 도시된다. 일 실시예에 따른 분산 동기 시스템은 예를 들어, 펄스-커플링 동기화(Pulse-Coupled Synchronization; PCS) 시스템일 수 있다. 1 is a diagram illustrating a synchronization environment of a distributed synchronization system according to an embodiment. 1 , two synchronization terminals (target terminal 110, terminal 120) and synchronization terminals (target terminal 110, terminal 120) synchronized with each other in a distributed synchronization system according to an embodiment ), a synchronization environment is shown with one attacker terminal 130 interfering with or attacking synchronization between the two. The distributed synchronization system according to an embodiment may be, for example, a Pulse-Coupled Synchronization (PCS) system.

본 명세서에서 '동기 단말(들)'은 서로 동기화되는 단말들에 해당할 수 있다. 예를 들어, 도 1에서 단말(120)은 대상 단말(110)에게 동기 신호(Synchronization signal)를 전송함으로써 대상 단말(110)이 자신(단말(120))과 동기화되도록 할 수 있다. 단말(120)은 예를 들어, 대상 단말(110)과 동일 네트워크에 속하며 분산된 단말일 수 있다. 이와 같이 서로 동기화되는 대상 단말(110) 및 단말(120)을 동기 단말들(110, 120)이라 부를 수 있다. 동기 단말들(110, 120)은 예를 들어, 둘 또는 그 이상일 수 있다. 도 1에서 동기 단말들(110, 120) 중 대상 단말(110)을 동기화하고자 하는 단말(120)은 일정한 동기 주기마다 분산 동기를 위한 동기 신호를 송신할 수 있다. 단말(120)은 예를 들어, 브로드캐스트(broadcast) 방식으로 일정한 동기 주기마다 분산 동기를 위한 동기 신호를 주변의 단말들에게 송신할 수 있다. 동기 신호는 예를 들어, 임펄스 신호(impulse signal) 또는 발화 신호(firing signal)일 수 있다. 이때, '대상 단말'(110)은 단말(120)이 전송한 동기 신호에 맞춰 자신의 클럭 위상을 조절하여 다른 단말과의 동기화를 수행하고자 하는 단말에 해당할 수 있다. In this specification, 'synchronized terminal(s)' may correspond to terminals synchronized with each other. For example, in FIG. 1 , the terminal 120 may transmit a synchronization signal to the target terminal 110 so that the target terminal 110 is synchronized with itself (the terminal 120 ). The terminal 120 may be, for example, a distributed terminal belonging to the same network as the target terminal 110 . In this way, the target terminal 110 and the terminal 120 synchronized with each other may be referred to as synchronization terminals 110 and 120 . The synchronization terminals 110 and 120 may be, for example, two or more. In FIG. 1 , a terminal 120 desiring to synchronize the target terminal 110 among the synchronization terminals 110 and 120 may transmit a synchronization signal for distributed synchronization at regular synchronization intervals. The terminal 120 may transmit, for example, a synchronization signal for distributed synchronization to neighboring terminals at regular synchronization periods in a broadcast manner. The synchronization signal may be, for example, an impulse signal or a firing signal. In this case, the 'target terminal' 110 may correspond to a terminal that wants to perform synchronization with another terminal by adjusting its clock phase in accordance with the synchronization signal transmitted by the terminal 120 .

또한, '공격자 단말'(130)은 공격 신호를 전송함으로써 동기 단말들(110, 120) 간의 동기화를 방해 또는 공격하는 단말에 해당할 수 있다. 공격자 단말(130)은 예를 들어,하나일 수도 있고, 또는 복수 개일 수도 있다. 공격자 단말(130)은 특정 공격 주기로 동기 단말들(110, 120)에게 공격 신호를 전송할 수 있다. 도 1에서 공격자 단말(130)은 동기 단말들(110, 120)에게 공격 신호(attack signal)를 전송함으로써 동기 단말들(110, 120) 간의 동기를 방해 또는 공격할 수 있다. In addition, the 'attacker terminal' 130 may correspond to a terminal that interferes with or attacks synchronization between the synchronization terminals 110 and 120 by transmitting an attack signal. The attacker terminal 130 may be, for example, one, or may be plural. The attacker terminal 130 may transmit an attack signal to the synchronous terminals 110 and 120 at a specific attack cycle. 1 , the attacker terminal 130 may interfere with or attack synchronization between the synchronization terminals 110 and 120 by transmitting an attack signal to the synchronization terminals 110 and 120 .

일 실시예에 따른 펄스-커플링 동기화(Pulse-Coupled Synchronization; PCS)의 기본 개념은 각 단말에 내장된 특정 주기의 클럭(clock)을 활용하여 각 주기마다 발화 신호를 발산하고, 발산된 발화 신호를 통해 주변 단말들이 자신의 클럭 주기를 수정하여 동기를 맞추도록 하는 것이다. 이때, 동기 신호를 전송하는 단말(120)의 클럭 위상은 한 주기에서 0에서부터 1까지 점차적으로 증가하다가 감소할 수 있다. 단말(120)은 예를 들어, 클럭 위상이1이 되는 순간에 주변 단말들에게 동기 신호를 전송할 수 있다. 이때, 0에서부터 1까지의 클럭 위상은 예를 들어, 2π를 정규화(normalize)한 값에 해당할 수 있다. The basic concept of Pulse-Coupled Synchronization (PCS) according to an embodiment is to emit a firing signal at each cycle by using a clock of a specific cycle built in each terminal, and the emitted firing signal This is to allow peripheral terminals to synchronize by modifying their clock cycles. In this case, the clock phase of the terminal 120 transmitting the synchronization signal may gradually increase from 0 to 1 in one period and then decrease. The terminal 120 may transmit, for example, a synchronization signal to neighboring terminals at the moment when the clock phase becomes 1. In this case, the clock phase from 0 to 1 may correspond to, for example, a value obtained by normalizing 2π.

동기 신호를 수신한 주변 단말들은 자신의 클럭 위상을 동기 신호의 위상을 맞춰 수정할 수 있다. 주변 단말들은 예를 들어, 자신의 클럭 위상이 0.5 보다 작은 경우에는 자신의 클럭 위상을 0에 가깝게 수정하고, 자신의 클럭 위상이 0.5보다 큰 경우에는 자신의 클럭 위상을 1에 가깝게 수정할 수 있다. The peripheral terminals receiving the synchronization signal may correct their clock phase to match the phase of the synchronization signal. For example, peripheral terminals may correct their clock phase close to 0 when their clock phase is less than 0.5, and may correct their clock phase close to 1 when their clock phase is greater than 0.5.

전술한 펄스-커플링 동기화 과정은 아래의 수학식 1과 같이 정의될 수 있다. The above-described pulse-coupling synchronization process may be defined as in Equation 1 below.

Figure 112020078528321-pat00010
Figure 112020078528321-pat00010

여기서,

Figure 112020078528321-pat00011
Figure 112020078528321-pat00012
번째 단말에서 동기 신호를 받은 시간(sec)을 나타내며,
Figure 112020078528321-pat00013
Figure 112020078528321-pat00014
초 순간에서의
Figure 112020078528321-pat00015
번째 단말의 클럭 위상을 나타낸다.
Figure 112020078528321-pat00016
Figure 112020078528321-pat00017
초 직후를 의미한다. 또한,
Figure 112020078528321-pat00018
Figure 112020078528321-pat00019
번째 단말과
Figure 112020078528321-pat00020
번째 단말 사이 커플링 강도(coupling strength)를 나타낸다. 커플링 강도는 예를 들어, 채널 환경 및 커플링되는 단말들 간의 거리에 따라 정해질 수 있는 변수이다. 이때, 커플링되는 단말들은 예를 들어, 서로 동기화되는 동기 단말들일 수도 있고, 또는 대상 단말과 대상 단말을 공격하는 공격자 단말일 수도 있다.
Figure 112020078528321-pat00021
는 위상 응답 함수(Phase Response Function; PRF)로서, 단말들이 받은 동기 신호에 따라 자신의 클럭 위상을 수정하는 방법을 표현하는 함수이다. here,
Figure 112020078528321-pat00011
Is
Figure 112020078528321-pat00012
Indicates the time (sec) at which the synchronization signal is received from the second terminal,
Figure 112020078528321-pat00013
Is
Figure 112020078528321-pat00014
in seconds
Figure 112020078528321-pat00015
Indicates the clock phase of the second terminal.
Figure 112020078528321-pat00016
Is
Figure 112020078528321-pat00017
It means immediately after seconds. In addition,
Figure 112020078528321-pat00018
Is
Figure 112020078528321-pat00019
the second terminal
Figure 112020078528321-pat00020
Indicates the coupling strength between the second terminals. Coupling strength is, for example, a variable that may be determined according to a channel environment and a distance between coupled terminals. In this case, the coupled terminals may be, for example, synchronous terminals that are synchronized with each other, or may be a target terminal and an attacker terminal that attacks the target terminal.
Figure 112020078528321-pat00021
is a phase response function (PRF), and is a function expressing a method of correcting their clock phase according to the synchronization signal received by the terminals.

또한, 수학식 1에서

Figure 112020078528321-pat00022
는 예를 들어, 주변 단말(j)의 동기 신호에 의해 수정된 대상 단말(예를 들어, i번째 단말, 이하, 단말(i))의 클럭 위상에 해당할 수 있다. 대상 단말(i)은
Figure 112020078528321-pat00023
초 순간의 자신의 클럭 위상
Figure 112020078528321-pat00024
을, 자신과 커플링되는 주변 단말(j)과의 커플링 강도
Figure 112020078528321-pat00025
및 위상 응답 함수
Figure 112020078528321-pat00026
에 의해 보상함으로써 자신의 클럭 위상
Figure 112020078528321-pat00027
이 주변 단말(j)의 동기 신호에 동기화되도록 할 수 있다. 다시 말해,
Figure 112020078528321-pat00028
는 t초 순간의 자신의 클럭 위상
Figure 112020078528321-pat00029
에 대한 보상분에 해당할 수 있다. 이와 같이 펄스-커플링 동기화 시에는 어떠한 위상 응답 함수를 사용하는가에 따라 대상 단말(110)의 동기화 여부(예를 들어, 위상 응답 함수에 따라 동기화가 될 확률; 동기화 확률)과 동기화에 소요되는 시간(예를 들어, 위상 응답 함수에 따라 동기화에 요구되는 시간; 동기화 시간)이 결정될 수 있다. 실시예에 따라, 동기화 시간은 위상 응답 함수에 따른 동기화 속도로 표현될 수 있다.Also, in Equation 1
Figure 112020078528321-pat00022
For example, may correspond to the clock phase of the target terminal (eg, the i-th terminal, hereinafter, terminal (i)) modified by the synchronization signal of the peripheral terminal (j). The target terminal (i) is
Figure 112020078528321-pat00023
own clock phase in seconds
Figure 112020078528321-pat00024
, the strength of the coupling with the peripheral terminal (j) coupled to itself
Figure 112020078528321-pat00025
and phase response function
Figure 112020078528321-pat00026
their clock phase by compensating by
Figure 112020078528321-pat00027
It can be synchronized with the synchronization signal of the peripheral terminal (j). In other words,
Figure 112020078528321-pat00028
is its own clock phase at the t second instant
Figure 112020078528321-pat00029
may be eligible for compensation. As such, in the pulse-coupling synchronization, whether the target terminal 110 is synchronized according to which phase response function is used (eg, synchronization probability according to the phase response function; synchronization probability) and the time required for synchronization (eg, time required for synchronization according to the phase response function; synchronization time) may be determined. According to an embodiment, the synchronization time may be expressed as a synchronization rate according to a phase response function.

예를 들어, 단말의 동기를 방해하는 공격자 단말이 없는 네트워크를 가정하자. 공격자 단말이 없는 네트워크에서 각 단말마다 내장되어 있는 클럭의 주파수(주기)가 모두 같다고 하면, 예를 들어, 아래 수학식 2와 같이 정의되는 위상 응답 함수(

Figure 112020078528321-pat00030
)의 동기화 속도가 가장 빠를 수 있다. For example, assume a network in which there is no attacker terminal interfering with the synchronization of the terminal. In a network without an attacker terminal, if the frequencies (periods) of the clocks embedded in each terminal are all the same, for example, the phase response function (
Figure 112020078528321-pat00030
) may have the fastest synchronization speed.

Figure 112020078528321-pat00031
Figure 112020078528321-pat00031

여기서,

Figure 112020078528321-pat00032
는 대상 단말의 클럭 위상에 해당할 수 있다. here,
Figure 112020078528321-pat00032
may correspond to the clock phase of the target terminal.

하지만, 네트워크에서 동기 단말들(110,120)의 동기를 방해하기 위하여 거짓 동기 신호를 주기적으로 보내는 공격자 단말(130)이 존재하는 경우, 동기화 시간이 길어지거나 동기 단말들(110, 120)이 동기화에 실패하는 문제가 발생할 수 있다. 여기서, '동기화 시간'은 동기가 맞춰진 경우에 서로 동기화되는 두 단말의 클럭 위상의 차이가 0이 될 때까지 걸리는 시간을 의미한다.However, if there is an attacker terminal 130 that periodically sends a false synchronization signal to prevent synchronization of the synchronization terminals 110 and 120 in the network, the synchronization time becomes longer or the synchronization terminals 110 and 120 fail to synchronize. problems may arise. Here, the 'synchronization time' means the time it takes until the difference between the clock phases of the two terminals synchronized with each other becomes 0 when synchronization is achieved.

이러한 문제는 특히 아래의 도 2와 같이 공격자 단말이 특수한 주기를 가지고 동기 공격을 수행하는 상황에서 발생할 수 있다. Such a problem may occur especially in a situation in which the attacker terminal performs a synchronous attack with a special period as shown in FIG. 2 below.

도 2는 일 실시예에 따른 공격자 단말이 특수한 주기를 가지고 동기 공격을 수행하는 상황을 모의 실험한 결과를 도시한 그래프이다. 도 2를 참조하면, 예를 들어, 각 단말이 전술한 수학식 2로 정의되는 위상 응답 함수(

Figure 112020078528321-pat00033
)를 사용하여 동기화를 수행하고, 공격자 단말이 특수한 주기를 가지는 공격 신호를 전송하여 동기화를 방해함으로써 동기 단말들의 클럭 위상들의 차이가 무한히 진동하는 상황이 도시된다. 2 is a graph illustrating a result of a simulation of a situation in which an attacker terminal performs a synchronous attack with a special period according to an embodiment. Referring to FIG. 2, for example, each terminal has a phase response function (
Figure 112020078528321-pat00033
) to perform synchronization, and the attacker terminal transmits an attack signal having a special period to prevent synchronization, so that the difference in clock phases of the synchronization terminals vibrates infinitely.

예를 들어, 각 단말이 위상 응답 함수(

Figure 112020078528321-pat00034
)를 사용하여 동기화를 수행하는 경우, 공격자 단말이 도 2에서와 같이 특수한 주기(예를 들어, 동기 신호의 송신 주기)를 가진 공격 신호를 전송한다고 하자. 이 경우, 단말들은 동기화되지 못하고, 동기 단말들의 클럭 위상들의 차이가 무한히 진동하는 형태가 되어 동기화에 실패할 수 있다. For example, each terminal has a phase response function (
Figure 112020078528321-pat00034
), it is assumed that the attacker terminal transmits an attack signal having a special period (eg, a synchronization signal transmission period) as shown in FIG. 2 . In this case, the terminals may not be synchronized, and the difference between clock phases of the synchronization terminals may be in the form of infinite oscillation, and synchronization may fail.

이와 같이 의도적으로 잘못된 신호를 다른 단말들에게 전송함으로써 동기화를 방해하는 공격을 '비잔틴 공격(Byzantine attack)'이라 부를 수 있다. 이러한 비잔틴 공격에 대비한 위상 응답 함수로는 예를 들어, 아래의 수학식 3과 같이 정의되는 위상 응답 함수(

Figure 112020078528321-pat00035
)를 일 예로 들 수 있다.An attack that prevents synchronization by intentionally transmitting an erroneous signal to other terminals may be referred to as a 'Byzantine attack'. As a phase response function against such a Byzantine attack, for example, the phase response function (
Figure 112020078528321-pat00035
) can be given as an example.

Figure 112020078528321-pat00036
Figure 112020078528321-pat00036

여기서, D는 동기 신호를 수신한 시점의 대상 단말의 클럭 위상을 얼마로 보상할 지를 구분하는 위상 임계치에 해당할 수 있다. Here, D may correspond to a phase threshold for determining how much to compensate for the clock phase of the target terminal when the synchronization signal is received.

수학식 3에 따르면, 위상 응답 함수(

Figure 112020078528321-pat00037
)는 위상 임계치(D)보다 작은 클럭 위상에 대해서는 위상 제어(phase control)를 수행하기 않기 때문에 예를 들어, 동기 신호의 송신 주기와 같은 특정 주기를 가진 동기화 방해 공격에 강인할 수 있다. 하지만, 위상 응답 함수(
Figure 112020078528321-pat00038
)는 위상 임계치(D)보다 작은 클럭 위상에 대해서는 위상 제어를 수행하기 않기 때문에 위상을 보상하는 정도가 줄어들게 되고, 이에 따라 동기화 시간이 오래 소요될 수 있다. According to Equation 3, the phase response function (
Figure 112020078528321-pat00037
) does not perform phase control with respect to a clock phase smaller than the phase threshold D, so it can be robust against a synchronization interference attack having a specific period such as a transmission period of a synchronization signal. However, the phase response function (
Figure 112020078528321-pat00038
), since phase control is not performed for a clock phase smaller than the phase threshold D, the degree of phase compensation is reduced, and accordingly, a long synchronization time may be required.

따라서, 일 실시예에서는 새로운 형태의 위상 응답 함수(

Figure 112020078528321-pat00039
)를 이용하여 위상 응답 함수(
Figure 112020078528321-pat00040
)을 사용하는 경우에 특정 주기를 가지는 공격 신호에 의해 동기 단말들의 클럭 위상들의 차이가 무한히 진동하여 동기화에 실패하는 문제 및 위상 응답 함수(
Figure 112020078528321-pat00041
)를 사용하는 경우에 동기화 시간이 길어지는 문제를 해결할 수 있다. Therefore, in one embodiment, a new form of the phase response function (
Figure 112020078528321-pat00039
) using the phase response function (
Figure 112020078528321-pat00040
), the problem that synchronization fails because the difference between the clock phases of the synchronous terminals is infinitely oscillated by an attack signal having a specific period and the phase response function (
Figure 112020078528321-pat00041
) can solve the problem that the synchronization time becomes long.

일 실시예에 따른 위상 응답 함수(

Figure 112020078528321-pat00042
)는 예를 들어, 아래의 수학식 4와 같이 정의될 수 있다. A phase response function according to an embodiment (
Figure 112020078528321-pat00042
) may be defined as, for example, Equation 4 below.

Figure 112020078528321-pat00043
Figure 112020078528321-pat00043

여기서,

Figure 112020078528321-pat00044
은 대상 단말의 클럭 위상(
Figure 112020078528321-pat00045
)에 대응하는 제1 변수이고,
Figure 112020078528321-pat00046
는 대상 단말의 클럭 위상(
Figure 112020078528321-pat00047
)에 대응하는 제2 변수일 수 있다. 또한, D는 대상 단말에 대응하는 위상 임계치로서, 예를 들어, 0보다 크고, 1보다 작은 실수에 해당할 수 있다. here,
Figure 112020078528321-pat00044
is the clock phase of the target terminal (
Figure 112020078528321-pat00045
) is the first variable corresponding to,
Figure 112020078528321-pat00046
is the clock phase of the target terminal (
Figure 112020078528321-pat00047
) may be a second variable corresponding to . In addition, D is a phase threshold corresponding to the target terminal, and may correspond to, for example, a real number greater than 0 and less than 1.

수학식 4에서 위상 임계치(D)는 대상 단말이 동기화 신호를 수신한 시점의 클럭 위상에 대하여 제1 변수를 적용할 지 또는 제2 변수를 적용할지를 결정해 주는 위상 값에 해당할 수 있다. In Equation 4, the phase threshold D may correspond to a phase value that determines whether to apply the first variable or the second variable to the clock phase when the target terminal receives the synchronization signal.

일 실시예에서는 위상 응답 함수(

Figure 112020078528321-pat00048
)의 변수들의 값을 적절하게 조절함으로써 특정 주기를 가지는 비잔틴 공격에 따른 동기화 조건을 회피할 수 있다. 일 실시예에 따른 위상 응답 함수(
Figure 112020078528321-pat00049
)를 이용하여 동기화를 수행하는 과정은 아래의 도 3을 참조하여 구체적으로 설명한다. In one embodiment, the phase response function (
Figure 112020078528321-pat00048
), it is possible to avoid the synchronization condition according to the Byzantine attack having a specific period by appropriately adjusting the values of the variables. A phase response function according to an embodiment (
Figure 112020078528321-pat00049
), the process of performing synchronization will be described in detail with reference to FIG. 3 below.

도 3은 일 실시예에 따른 동기화 수행 방법을 나타낸 흐름도이다. 도 3을 참조하면, 일 실시예에 따른 동기화 수행 장치는 네트워크 상에서 분산된 단말들의 동기 환경에 대한 정보를 획득한다(310). 일 실시예에 따른 네트워크는 예를 들어, 다수의 장치들을 포함하는 IoT(Internet of Things) 네트워크이거나, 또는 분산된 장치들 간의 동기화 셋업(set-up)이 수행되지 않는 네트워크에 해당할 수 있으며, 반드시 이에 한정되지는 않는다. 여기서, 단말들은 예를 들어, 핸드폰, 태블릿, 넷북, PC(Personal Computer) 이외에도, IoT 기능을 포함하는 스마트 TV, 스마트 냉장고, AI 스피커, 센서 단말 등과 같이 다양한 장치들을 포함할 수 있으며, 반드시 이에 한정되지는 않는다. 3 is a flowchart illustrating a method for performing synchronization according to an embodiment. Referring to FIG. 3 , the apparatus for performing synchronization according to an embodiment obtains information on synchronization environments of terminals distributed on a network ( 310 ). The network according to an embodiment may correspond to, for example, an Internet of Things (IoT) network including a plurality of devices, or a network in which synchronization set-up between distributed devices is not performed, It is not necessarily limited thereto. Here, the terminals may include, for example, various devices such as a smart TV including an IoT function, a smart refrigerator, an AI speaker, a sensor terminal, etc., in addition to a mobile phone, a tablet, a netbook, and a personal computer (PC), and must be limited thereto. it doesn't happen

동기 환경에 대한 정보는 예를 들어, 네트워크 상에서 분산된 단말들 중 서로 동기화되는 단말들('동기 단말들')의 개수, 대상 단말을 공격하는 공격자 단말의 개수, 동기 단말들이 동기 신호를 전송하는 동기화 주기(synchronization period), 및 공격자 단말이 공격 신호를 전송하는 공격 주기(attack period) 중 적어도 하나를 포함할 수 있다. Information on the synchronization environment includes, for example, the number of terminals synchronized with each other ('synchronization terminals') among terminals distributed on the network, the number of attacker terminals attacking the target terminal, It may include at least one of a synchronization period and an attack period in which the attacker terminal transmits an attack signal.

동기화 수행 장치는 단계(310)에서 획득한 동기 환경에 대한 정보를 기초로, 단말들 각각으로부터 수신한 동기 신호에 따라 대상 단말의 클럭 위상(clock phase)을 수정하는 위상 응답 함수(Phase Response Function; PRF)의 변수 값들을 조절한다(320). 여기서, 위상 응답 함수의 변수 값들은 대상 단말의 클럭 위상(

Figure 112020078528321-pat00050
)에 대응하는 제1 변수(
Figure 112020078528321-pat00051
) 및 제2 변수(
Figure 112020078528321-pat00052
),대상 단말에 대응하는 위상 임계치(
Figure 112020078528321-pat00053
), 및 대상 단말(i)과 서로 동기화되는 단말(j) 간의 커플링 강도(
Figure 112020078528321-pat00054
) 중 적어도 하나를 포함할 수 있다. 커플링 강도는 예를 들어, 대상 단말의 현재 시점의 채널 환경과 대상 단말과 커플링되는 단말 간의 거리에 의해 결정될 수 있다. The synchronization performing apparatus includes: a phase response function for correcting a clock phase of a target terminal according to a synchronization signal received from each of the terminals based on the information on the synchronization environment obtained in step 310; PRF) variable values are adjusted ( 320 ). Here, the variable values of the phase response function are the clock phase (
Figure 112020078528321-pat00050
) corresponding to the first variable (
Figure 112020078528321-pat00051
) and the second variable (
Figure 112020078528321-pat00052
), the phase threshold corresponding to the target terminal (
Figure 112020078528321-pat00053
), and the coupling strength between the target terminal (i) and the terminal (j) synchronized with each other (
Figure 112020078528321-pat00054
) may include at least one of. The coupling strength may be determined, for example, by the channel environment of the current view of the target UE and the distance between the target UE and the coupled UE.

동기화 수행 장치는 단말들(예를 들어, 동기 단말들)에 대한 공격 신호의 유형(또는 종류) 및 동기 환경에 대한 정보 중 적어도 하나를 기초로, 위상 응답 함수의 변수 값들을 조절할 수 있다. The synchronization performing apparatus may adjust variable values of the phase response function based on at least one of a type (or type) of an attack signal for terminals (eg, synchronization terminals) and information on a synchronization environment.

단계(320)에서, 동기화 수행 장치는 예를 들어, 서로 동기화되는 동기 단말들 간의 커플링 강도의 범위 및 대상 단말을 공격하는 공격자 단말의 공격 주기의 조합에 따라 대상 단말의 클럭 위상에 대응하는 제1 변수 및 제2 변수 간의 비율의 범위를 검출할 수 있다. 동기화 수행 장치는 제1 변수 및 제2 변수 간의 비율의 범위를 기초로 위상 응답 함수의 변수 값들을 조절할 수 있다. In step 320, the synchronization performing apparatus, for example, according to the combination of the range of the coupling strength between the synchronization terminals are synchronized with each other and the attack period of the attacker terminal attacking the target terminal, the second corresponding to the clock phase of the target terminal A range of ratios between the first variable and the second variable may be detected. The synchronization performing apparatus may adjust variable values of the phase response function based on a range of a ratio between the first variable and the second variable.

또는, 동기화 수행 장치는 대상 단말의 클럭 위상에 대응하는 제1 변수 및 제2 변수 간의 비율이 동기화 성능에 미치는 영향을 산출할 수 있다. 동기화 수행 장치는 예를 들어, 동기화 확률 및 동기화 속도(또는 동기화 시간)에 대한 성능 함수를 이용하여 동기화 성능에 미치는 영향을 산출할 수 있다. 성능 함수는 예를 들어, 대상 단말에 대응하는 동기화 확률에 대응하는 제1 텀(term) 및 대상 단말에 대응하는 동기화 속도에 대응하는 제2 텀을 포함할 수 있다. 동기화 수행 장치는 제1 변수 및 제2 변수 간의 비율이 동기화 성능에 미치는 영향을 고려하여 위상 응답 함수의 변수 값들을 조절할 수 있다. Alternatively, the synchronization performing apparatus may calculate the effect of a ratio between the first variable and the second variable corresponding to the clock phase of the target terminal on synchronization performance. The synchronization performing apparatus may calculate the effect on synchronization performance by using, for example, a performance function for synchronization probability and synchronization speed (or synchronization time). The performance function may include, for example, a first term corresponding to a synchronization probability corresponding to the target terminal and a second term corresponding to a synchronization rate corresponding to the target terminal. The synchronization performing apparatus may adjust variable values of the phase response function in consideration of an effect of a ratio between the first variable and the second variable on synchronization performance.

동기화 수행 장치가 동기 환경에 대한 정보를 기초로, 위상 응답 함수의 변수 값들을 조절하는 방법은 아래의 도 4 내지 도 7을 참조하여 구체적으로 설명한다. A method in which the synchronization performing apparatus adjusts variable values of the phase response function based on information on the synchronization environment will be described in detail with reference to FIGS. 4 to 7 below.

실시예에 따라서, 동기화 수행 장치는 환경에 따라 라이브러리 또는 컴퓨터 시뮬레이션을 통해 최적화된 위상 응답 함수의 변수 값들을 조절할 수 있다. According to an embodiment, the apparatus for performing synchronization may adjust variable values of the phase response function optimized through a library or computer simulation according to an environment.

동기화 수행 장치는 위상 응답 함수의 변수 값들에 기초하여 대상 단말의 클럭 위상을 제어함으로써 동기화를 수행한다(330). 여기서, 동기화는 예를 들어, 펄스-커플링 동기화(Pulse-Coupled Synchronization; PCS)에 해당할 수 있다. 동기화 수행 장치는 단계(320)에서 조절된 변수 값들을 갖는 위상 응답 함수에 의해, 주변의 동기 신호가 현재 클럭 위상에 미치는 영향을 커플링 강도와 함께 고려하여 보상치를 결정하고, 결정된 보상치를 현재 클럭 위상에 반영하여 동기화를 수행할 수 있다. 동기화 수행 장치는 예를 들어, 전술한 수학식 1에 의해 동기화를 수행할 수 있다. The synchronization performing apparatus performs synchronization by controlling the clock phase of the target terminal based on the variable values of the phase response function ( 330 ). Here, the synchronization may correspond to, for example, Pulse-Coupled Synchronization (PCS). The synchronization performing apparatus determines the compensation value by considering the influence of the surrounding synchronization signal on the current clock phase along with the coupling strength by the phase response function having the variable values adjusted in step 320, and sets the determined compensation value to the current clock phase. Synchronization can be performed by reflecting the phase. The synchronization performing apparatus may perform synchronization by, for example, Equation 1 described above.

단계(330)에서, 동기화 수행 장치는 예를 들어, 위상 응답 함수의 변수 값들에 기초하여, 대상 단말의 현재 시점의 클럭 위상을 제어한 결과를 산출할 수 있다. 동기화 수행 장치는 예를 들어, 전술한 수학식 4와 같이 정의되는 위상 응답 함수의 변수값들에 따라 대상 단말의 현재 시점의 클럭 위상을 보상함으로써 펄스-커플링 동기화를 수행할 수 있다. In operation 330 , the synchronization performing apparatus may calculate a result of controlling the clock phase of the current time of the target terminal based on, for example, variable values of the phase response function. The synchronization performing apparatus may perform pulse-coupling synchronization by, for example, compensating for the clock phase of the current time of the target terminal according to variable values of the phase response function defined as in Equation 4 above.

단계(330)에서 동기화 수행 장치는 현재 시점의 클럭 위상을 제어한 결과 및 대상 단말의 커플링 강도에 의해 현재 시점의 위상을 보상함으로써 동기화를 수행할 수 있다. 이때, 대상 단말은 서로 동기화되는 다른 단말(동기 단말)로부터 수신한 동기 신호를 통해 자신의 클럭 위상을 조절함으로써 다른 단말과 동기를 맞추는 동기화를 수행할 수 있다. In step 330 , the synchronization performing apparatus may perform synchronization by compensating for the phase of the current time based on the result of controlling the clock phase of the current time and the coupling strength of the target terminal. In this case, the target terminal may perform synchronization to synchronize with another terminal by adjusting its clock phase through a synchronization signal received from another terminal (synchronization terminal) that is synchronized with each other.

도 4는 일 실시예에 따른 동기 환경 하의 분산 동기 시스템에서 커플링 강도와 변수 값들의 변화에 따른 위상 응답 함수의 동기화 확률을 모의 실험을 통해 분석한 결과를 도시한 그래프이다. 도 4를 참조하면, 일 실시예에 따른 동기 단말들이 2개, 공격자 단말이 1개가 있는 동기 환경에서의 동기화 확률(Synchronization probability)을 분석 결과가 도시된다. 4 is a graph illustrating a result of analyzing a synchronization probability of a phase response function according to a change in coupling strength and variable values through a simulation experiment in a distributed synchronization system under a synchronization environment according to an embodiment. Referring to FIG. 4 , a result of analyzing a synchronization probability in a synchronization environment in which there are two synchronization terminals and one attacker terminal according to an embodiment is shown.

도 4의 그래프는 전술한 동기 환경에서 위상 응답 함수의 제1 변수(

Figure 112020078528321-pat00055
) = 1인 경우에 커플링 강도와 제2 변수(
Figure 112020078528321-pat00056
) 값의 변화에 따른 위상 응답 함수의 동기화 확률을 나타낸다. The graph of FIG. 4 shows the first variable (
Figure 112020078528321-pat00055
) = 1, the coupling strength and the second variable (
Figure 112020078528321-pat00056
) represents the synchronization probability of the phase response function according to the change of the value.

예를 들어, 비잔틴 공격의 주기가 0.6이고, 공격자 단말과 대상 단말 간의 커플링 강도는 동기 단말들 간의 커플링 강도와 같다고 가정하자. 이 경우, 도 4의 각 그래프에서 동기화 확률은 대상 단말의 초기 클럭 위상을 랜덤(random)하게 보았을 때 30주기 이내에 대상 단말이 동기화될 확률로 정의될 수 있다. For example, it is assumed that the period of the Byzantine attack is 0.6, and the coupling strength between the attacker terminal and the target terminal is equal to the coupling strength between the synchronous terminals. In this case, the synchronization probability in each graph of FIG. 4 may be defined as the probability that the target terminal is synchronized within 30 cycles when the initial clock phase of the target terminal is viewed randomly.

도 4의 그래프는 예를 들어, 위상 응답 함수(

Figure 112020078528321-pat00057
)의 제1 변수(
Figure 112020078528321-pat00058
) = 1이고, 제2 변수(
Figure 112020078528321-pat00059
) 값이 0.25, 0.5, 및 0.75로 각각 변화되는 경우의 동기화 확률을 나타낸다.The graph of FIG. 4 is, for example, a phase response function (
Figure 112020078528321-pat00057
) of the first variable (
Figure 112020078528321-pat00058
) = 1, and the second variable (
Figure 112020078528321-pat00059
) represents the synchronization probability when the values are changed to 0.25, 0.5, and 0.75, respectively.

도 4의 그래프에 따르면, 전술한 위상 응답 함수(

Figure 112020078528321-pat00060
)와 달리, 일 실시예에서는 위상 응답 함수(
Figure 112020078528321-pat00061
)의 제1 변수(
Figure 112020078528321-pat00062
) = 1이고, 제2 변수(
Figure 112020078528321-pat00063
) = 0.25 인 경우에 커플링 강도가 0.5보다 크면 동기화 확률이 항상 1이 됨을 파악할 수 있다. 또한, 위상 응답 함수(
Figure 112020078528321-pat00064
)의 제1 변수(
Figure 112020078528321-pat00065
) = 1이고, 제2 변수(
Figure 112020078528321-pat00066
) = 0.5인 경우에는 커플링 강도가 0.55보다 낮은 경우를 제외하고는 동기화 확률이 1이 됨을 파악할 수 있다. 이와 달리, 위상 응답 함수(
Figure 112020078528321-pat00067
)의 제1 변수(
Figure 112020078528321-pat00068
) = 1이고, 제2 변수(
Figure 112020078528321-pat00069
) = 0.75인 경우에는 커플링 강도와 무관하게 동기화 확률이 1이 되지 않음을 파악할 수 있다. According to the graph of FIG. 4, the above-described phase response function (
Figure 112020078528321-pat00060
), in one embodiment the phase response function (
Figure 112020078528321-pat00061
) of the first variable (
Figure 112020078528321-pat00062
) = 1, and the second variable (
Figure 112020078528321-pat00063
) = 0.25, it can be seen that the synchronization probability is always 1 if the coupling strength is greater than 0.5. Also, the phase response function (
Figure 112020078528321-pat00064
) of the first variable (
Figure 112020078528321-pat00065
) = 1, and the second variable (
Figure 112020078528321-pat00066
) = 0.5, it can be seen that the synchronization probability becomes 1, except when the coupling strength is lower than 0.55. In contrast, the phase response function (
Figure 112020078528321-pat00067
) of the first variable (
Figure 112020078528321-pat00068
) = 1, and the second variable (
Figure 112020078528321-pat00069
) = 0.75, it can be seen that the synchronization probability does not become 1 regardless of the coupling strength.

다시 말해, 동기화 수행 장치는 제1 변수가 고정되는 경우에 제2 변수를 0.25에서 0.5이내의 범위의 값으로 결정함으로써 동기화가 완벽하게 수행되도록 할 수 있다. 이때, 커플링 강도는 0.5보다 크거나, 또는 0.55보다 같거나 큰 값의 범위에 해당해야 하는 제약 조건을 가질 수 있다. In other words, when the first variable is fixed, the synchronization performing apparatus determines the second variable to have a value in the range of 0.25 to 0.5 so that synchronization is perfectly performed. In this case, the coupling strength may have a constraint that must be greater than 0.5 or a range of values greater than or equal to 0.55.

또는, 도 4의 그래프에서 위상 응답 함수(

Figure 112020078528321-pat00070
)를 사용하는 경우, 커플링 강도가 0.5보다 크면, 동기화 확률이 항상 1이 됨을 알 수 있다. 일 실시예에 따른 위상 응답 함수(
Figure 112020078528321-pat00071
)에서 예를 들어, 제1 변수(
Figure 112020078528321-pat00072
) = 0으로 설정하고, 제2 변수(
Figure 112020078528321-pat00073
) = 1로 설정하는 경우, 위상 응답 함수(
Figure 112020078528321-pat00074
)는 위상 응답 함수(
Figure 112020078528321-pat00075
)와 같아질 수 있다. 따라서, 동기화 수행 장치는 예를 들어, 제1 변수(
Figure 112020078528321-pat00076
) = 0 으로, 제2 변수(
Figure 112020078528321-pat00077
) = 1로 설정함으로써 커플링 강도가 0.5보다 큰 대상 단말의 동기화 확률을 최대화할 수 있다. Alternatively, in the graph of FIG. 4, the phase response function (
Figure 112020078528321-pat00070
), if the coupling strength is greater than 0.5, it can be seen that the synchronization probability is always 1. A phase response function according to an embodiment (
Figure 112020078528321-pat00071
) in, for example, the first variable (
Figure 112020078528321-pat00072
) = 0, and the second variable (
Figure 112020078528321-pat00073
) = 1, the phase response function (
Figure 112020078528321-pat00074
) is the phase response function (
Figure 112020078528321-pat00075
) can be equal to Therefore, the synchronization performing device, for example, the first variable (
Figure 112020078528321-pat00076
) = 0 , so that the second variable (
Figure 112020078528321-pat00077
) = 1, it is possible to maximize the synchronization probability of the target terminal having a coupling strength greater than 0.5.

일 실시예에 따른 동기화 수행 장치는 예를 들어, 위상 응답 함수의 공격 주기, 동기화 주기 등과 같은 동기 환경에 대한 정보를 기초로, 제1 변수, 제2 변수, 커플링 강도 등과 같은 위상 응답 함수의 변수 값들의 제약 조건(constraints), 다시 말해 위상 응답 함수의 변수 값들의 범위를 설정함으로써 동기화가 완벽하게 수행되도록 할 수 있다. Synchronization performing apparatus according to an embodiment, for example, based on the information on the synchronization environment such as the attack period of the phase response function, the synchronization period, the first variable, the second variable, the phase response function, such as the strength of the coupling By setting constraints on variable values, that is, the range of variable values of the phase response function, synchronization can be performed perfectly.

도 5는 일 실시예에 따른 동기 환경 하의 분산 동기 시스템에서 커플링 강도와 변수 값들의 변화에 따른 위상 응답 함수의 동기화 시간을 모의 실험을 통해 분석한 결과를 도시한 그래프이다. 도 5를 참조하면, 일 실시예에 따른 동기 단말은 2개, 공격자 단말은 1개가 있는 동기 환경에서의 대상 단말의 동기화 시간(Synchronization time)을 분석한 결과가 도시된다.5 is a graph illustrating a result of analyzing a synchronization time of a phase response function according to a change in coupling strength and variable values through a simulation experiment in a distributed synchronization system under a synchronization environment according to an embodiment. Referring to FIG. 5 , a result of analyzing a synchronization time of a target terminal in a synchronization environment with two synchronization terminals and one attacker terminal according to an embodiment is shown.

예를 들어, 공격자 단말과 대상 단말 간의 커플링 강도는 동기 단말들 간의 커플링 강도와 같다고 가정하자. 이 경우, 도 5의 각 그래프는 커플링 강도와 제2 변수 값의 변화에 따른 대상 단말의 동기화 시간을 나타낸다.For example, it is assumed that the coupling strength between the attacker terminal and the target terminal is equal to the coupling strength between the synchronization terminals. In this case, each graph of FIG. 5 represents the synchronization time of the target terminal according to the change of the coupling strength and the value of the second variable.

도 5의 그래프에서 일 실시예에 따른 위상 응답 함수(

Figure 112020078528321-pat00078
)를 사용하여 동기화를 수행한 경우에 위상 응답 함수(
Figure 112020078528321-pat00079
)을 사용한 경우보다는 동기화 시간이 길지만, 위상 응답 함수(
Figure 112020078528321-pat00080
)를 사용한 경우보다는 동기화 시간이 짧음을 확인할 수 있다. In the graph of FIG. 5, the phase response function (
Figure 112020078528321-pat00078
) using the phase response function (
Figure 112020078528321-pat00079
) is longer than when using the phase response function (
Figure 112020078528321-pat00080
), it can be seen that the synchronization time is shorter than in the case of using

일 실시예에 따른 위상 응답 함수(

Figure 112020078528321-pat00081
)에서 예를 들어, 제1 변수(
Figure 112020078528321-pat00082
) = 0로 설정하고, 제2 변수(
Figure 112020078528321-pat00083
) = 0.5로 설정하는 경우, 위상 응답 함수(
Figure 112020078528321-pat00084
)는 위상 응답 함수(
Figure 112020078528321-pat00085
)와 같아질 수 있다. 따라서, 동기화 수행 장치는 예를 들어, 제1 변수(
Figure 112020078528321-pat00086
) = 0로 설정하고, 제2 변수(
Figure 112020078528321-pat00087
) = 0.5로 설정함으로써 대상 단말의 동기화 시간을 최소화할 수 있다. A phase response function according to an embodiment (
Figure 112020078528321-pat00081
) in, for example, the first variable (
Figure 112020078528321-pat00082
) = 0, and the second variable (
Figure 112020078528321-pat00083
) = 0.5, the phase response function (
Figure 112020078528321-pat00084
) is the phase response function (
Figure 112020078528321-pat00085
) can be equal to Therefore, the synchronization performing device, for example, the first variable (
Figure 112020078528321-pat00086
) = 0, and the second variable (
Figure 112020078528321-pat00087
) = 0.5, the synchronization time of the target terminal can be minimized.

일 실시예에 따르면, 위상 응답 함수의 변수 값들에 따라서, 동기화를 방해하는 공격 신호에 대한 강인함(robustness)의 정도, 다시 말해 동기화 확률과 동기화에 소요되는 동기화 시간 사이의 트레이드 오프(trade-off)가 존재함을 확인할 수 있다. 일 실시예에서는 위상 응답 함수의 변수 값들을 조절함으로써 동기 공격 환경에 따른 적절한 분산 동기를 획득할 수 있다. According to one embodiment, according to the variable values of the phase response function, the degree of robustness to the attack signal that interferes with synchronization, that is, a trade-off between the synchronization probability and the synchronization time required for synchronization It can be confirmed that there is In an embodiment, appropriate distributed synchronization according to a synchronization attack environment may be obtained by adjusting variable values of the phase response function.

도 6은 다른 실시예에 따른 동기 환경 하의 분산 동기 시스템에서 커플링 강도와 변수 값들의 변화에 따른 위상 응답 함수의 동기화 확률을 모의 실험을 통해 분석한 결과를 도시한 도면이다. 도 6을 참조하면, 일 실시예에 따른 동기 단말들은 3개이고, 공격자 단말은 1개가 있는 동기 환경에서의 위상 응답 함수의 동기화 확률을 분석한 그래프들(610, 620, 630, 640)이 도시된다.예를 들어, 도 6 의 동기 환경에서 동기 주기가 1000이고, 공격 주기가 400이라고 가정하자. 일 실시예에서 '공격 주기'는 동기화 방해 공격을 위한 주기이고, '동기 주기'는 동기를 맞추기 위한 주기에 해당할 수 있다. 또한, 이와 같은 맥락에서 동기 주기가 1000이고, 공격 주기가 400이라는 것은 동기를 맞추고자 하는 기기들의 동기 주기가 10ms 라고 했을 때 공격 주기가 4ms 라는 상대적인 개념을 나타내는 것일 수 있다. 이때, 동기 주기가 1000이라는 것은 알고리즘을 행하기 위해 1개의 주기를 1000개의 시간들로 쪼갠 것이고, 쪼갠 시간들을 편의상 1로 보기 위해 동기 주기를 1000이라고 표현한 것일 수 있다. 일 실시예에서 동기 주기와 공격 주기의 절대적인 시간 단위는 동기화 수행 장치의 하드웨어적인 조건에 따라 달라질 수 있다. 예를 들어, 주기가 10ms 인 하드웨어가 있으면 1/100ms 가 단위가 되고, 주기가 1초라면 ms가 단위가 될 수 있다.6 is a diagram illustrating a result of analyzing a synchronization probability of a phase response function according to a change in coupling strength and variable values through a simulation experiment in a distributed synchronization system under a synchronization environment according to another embodiment. Referring to FIG. 6 , graphs 610 , 620 , 630 , and 640 analyzing the synchronization probability of a phase response function in a synchronization environment in which there are three synchronization terminals and one attacker terminal according to an embodiment are shown. For example, assume that the synchronization period is 1000 and the attack period is 400 in the synchronization environment of FIG. 6 . In an embodiment, the 'attack period' may be a period for a synchronization interference attack, and the 'synchronization period' may correspond to a period for synchronizing. Also, in this context, the synchronization period of 1000 and the attack period of 400 may indicate a relative concept that the attack period is 4 ms when the synchronization period of devices to be synchronized is 10 ms. In this case, when the synchronization period is 1000, one period is divided into 1000 times for performing the algorithm, and the synchronization period is expressed as 1000 to view the divided times as 1 for convenience. In an embodiment, the absolute time units of the synchronization period and the attack period may vary according to hardware conditions of the synchronization performing apparatus. For example, if there is hardware with a period of 10 ms, 1/100 ms is the unit, and if the period is 1 second, ms may be the unit.

이 경우, 도 6에서 커플링 강도(l), 위상 응답 함수의 제1 변수(

Figure 112020078528321-pat00088
)의 값 및 제2 변수(
Figure 112020078528321-pat00089
)의 값을 변화시킴에 따라 위상 응답 함수(PRF)의 동기화 확률이 변화되는 것을 볼 수 있다. 도 6에서 각 그래프에서 노란색과 같이 색상이 연한 부분일수록 동기화 확률이 높음을 나타내고, 남색과 같이 색상이 진한 부분일수록 동기화 확률이 낮음을 나타낼 수 있다. In this case, in FIG. 6, the coupling strength (l), the first variable of the phase response function (
Figure 112020078528321-pat00088
) and the second variable (
Figure 112020078528321-pat00089
It can be seen that the synchronization probability of the phase response function (PRF) is changed as the value of ) is changed. In each graph in FIG. 6 , a lighter color such as yellow may indicate a higher synchronization probability, and a darker color such as indigo blue may indicate a lower synchronization probability.

예를 들어, 도 6의 그래프(630) 및 그래프(640)와 같이 커플링 강도(l)가 0.5 보다 커지는 경우, 위상 응답 함수의 제1 변수(

Figure 112020078528321-pat00090
) 및 제2 변수(
Figure 112020078528321-pat00091
)를 '1'로 설정함으로써 동기화 확률 '1'을 달성할 수 있음을 볼 수 있다. For example, when the coupling strength l is greater than 0.5 as in the graph 630 and graph 640 of FIG. 6 , the first variable of the phase response function (
Figure 112020078528321-pat00090
) and the second variable (
Figure 112020078528321-pat00091
) to '1', it can be seen that the synchronization probability '1' can be achieved.

또한, 도 6의 그래프(610) 및 그래프(620)와 같이 커플링 강도(l)가 0.1보다 작아지는 경우, 위상 응답 함수의 제1 변수(

Figure 112020078528321-pat00092
) 및 제2 변수(
Figure 112020078528321-pat00093
)가 서로 비슷한 값을 가지는 환경에서 동기화 확률이 열화되는 것을 볼 수 있다. In addition, as in the graph 610 and the graph 620 of FIG. 6 , when the coupling strength l becomes smaller than 0.1, the first variable of the phase response function (
Figure 112020078528321-pat00092
) and the second variable (
Figure 112020078528321-pat00093
), it can be seen that the synchronization probability deteriorates in the environment where the values are similar to each other.

이 밖에도, 수치 분석을 통해 그래프(610) 및 그래프(620)와 같이 커플링 강도(l)가 0.1이하인 구간에서는 예를 들어, 위상 응답 함수의 제1 변수(

Figure 112020078528321-pat00094
)의 값이 0.4이고, 제2 변수(
Figure 112020078528321-pat00095
)의 값이 1인 경우에 가장 높은 동기화 확률 값(예를 들어, 0.7 또는 0.8)을 가짐을 볼 수 있다. In addition, in the section where the coupling strength l is 0.1 or less as in the graph 610 and the graph 620 through numerical analysis, for example, the first variable (
Figure 112020078528321-pat00094
) has a value of 0.4, and the second variable (
Figure 112020078528321-pat00095
) is 1, it can be seen that it has the highest synchronization probability value (eg, 0.7 or 0.8).

도 7은 다른 실시예에 따른 동기 환경 하의 분산 동기 시스템에서 공격 주기와 변수 값들의 변화에 따른 위상 응답 함수의 동기화 시간을 모의 실험을 통해 분석한 결과를 도시한 그래프이다. 도 7을 참조하면, 동기 단말은 3개, 공격자 단말은 1개가 있는 동기 환경에서의 위상 응답 함수(PRF)의 동기화 시간을 분석한 그래프들(710, 720, 730, 740)이 도시된다.7 is a graph illustrating a result of analyzing the synchronization time of a phase response function according to an attack period and a change in variable values through a simulation experiment in a distributed synchronization system under a synchronization environment according to another embodiment. Referring to FIG. 7 , graphs 710 , 720 , 730 , and 740 analyzing the synchronization time of the phase response function (PRF) in a synchronization environment in which there are three synchronization terminals and one attacker terminal are shown.

예를 들어, 도 7의 동기 환경에서 동기 주기가 1000이라고 가정하자. For example, assume that the synchronization period is 1000 in the synchronization environment of FIG. 7 .

이 경우, 도 7에서 공격 주기(Attack period), 위상 응답 함수의 제1 변수(

Figure 112020078528321-pat00096
)의 값 및 제2 변수(
Figure 112020078528321-pat00097
)의 값을 변화시킴에 따라 위상 응답 함수(PRF)의 동기화 확률이 변화되는 것을 볼 수 있다. 도 7의 각 그래프에서 색상이 연한 부분일수록 동기화 확률이 높음을 나타내고, 색상이 진한 부분일수록 동기화 확률이 낮음을 나타낼 수 있다. In this case, in FIG. 7, the attack period, the first variable of the phase response function (
Figure 112020078528321-pat00096
) and the second variable (
Figure 112020078528321-pat00097
It can be seen that the synchronization probability of the phase response function (PRF) is changed as the value of ) is changed. In each graph of FIG. 7 , a lighter color may indicate a higher synchronization probability, and a darker color may indicate a lower synchronization probability.

예를 들어, 도 7의 그래프(730) 및 그래프(740)와 같이 공격 주기가 700이상으로 충분히 긴 경우, 위상 응답 함수의 제1 변수(

Figure 112020078528321-pat00098
) 및 제2 변수(
Figure 112020078528321-pat00099
)가 '1'이 되는 경우에 가장 높은 동기화 확률을 달성하는 것을 볼 수 있다. 또한, 그래프(710) 및 그래프(720)와 같이, 공격 주기가 200 또는 400으로 짧아질수록 위상 응답 함수의 제1 변수(
Figure 112020078528321-pat00100
)와 제2 변수(
Figure 112020078528321-pat00101
)가 서로 비슷한 값을 가지는 경우, 다시 말해, 제1 변수와 제2 변수 간의 비율이 1에 가까워지는 경우에 동기화 확률이 열화되는 것을 볼 수 있다. 이때, 제1 변수 및 제2 변수 간의 비율은 하한 임계 비율(예를 들어, 0.05)보다는 클 수 있다. For example, when the attack period is sufficiently long, such as 700 or more, as in the graph 730 and graph 740 of FIG. 7 , the first variable (
Figure 112020078528321-pat00098
) and the second variable (
Figure 112020078528321-pat00099
) becomes '1', it can be seen that the highest synchronization probability is achieved. In addition, as in the graph 710 and the graph 720, the shorter the attack period is to 200 or 400, the shorter the first variable (
Figure 112020078528321-pat00100
) and the second variable (
Figure 112020078528321-pat00101
) have similar values, that is, when the ratio between the first variable and the second variable approaches 1, it can be seen that the synchronization probability deteriorates. In this case, the ratio between the first variable and the second variable may be greater than the lower limit threshold ratio (eg, 0.05).

이 밖에도, 수치 분석을 통해 그래프(710) 및 그래프(720)와 같이 공격 주기가 낮은 값(예를 들어, 400보다 낮은 값)을 갖는 경우에는 예를 들어, 위상 응답 함수의 제1 변수(

Figure 112020078528321-pat00102
) = 0.5이고, 제2 변수(
Figure 112020078528321-pat00103
) = 1인 경우에 가장 높은 동기화 확률 값(예를 들어, 0.7 또는 0.8)을 가짐을 볼 수 있다. In addition, when the attack period has a low value (for example, a value lower than 400) as in the graph 710 and the graph 720 through numerical analysis, for example, the first variable (
Figure 112020078528321-pat00102
) = 0.5, and the second variable (
Figure 112020078528321-pat00103
) = 1, it can be seen that it has the highest synchronization probability value (eg, 0.7 or 0.8).

일 실시예에서는 전술한 사항들을 기초로, 대상 단말을 공격하는 공격자 단말의 공격 주기에 따라 서로 동기화되는 동기 단말들 간의 커플링 강도의 범위를 결정함으로써 위상 응답 함수의 변수 값들을 조절할 수 있다. In an embodiment, variable values of the phase response function may be adjusted by determining the range of the coupling strength between synchronous terminals synchronized with each other according to the attack period of the attacker terminal attacking the target terminal based on the above-mentioned matters.

일 실시예에 따른 동기화 수행 장치는 예를 들어, 서로 동기화되는 동기 단말들 간의 커플링 강도의 범위 및 대상 단말을 공격하는 공격자 단말의 공격 주기의 조합에 따라 대상 단말의 클럭 위상에 대응하는 제1 변수 및 제2 변수 간의 비율의 범위를 검출할 수 있다. 동기화 수행 장치는 제1 변수 및 제2 변수 간의 비율의 범위를 기초로 위상 응답 함수의 변수 값들을 조절할 수 있다. 동기화 수행 장치는 예를 들어, 제1 변수 및 제2 변수 간의 비율이 하한 임계 비율보다 크지만, 1에 가까워지는 것을 배제하는 범위에 해당하도록 위상 응답 함수의 변수 값들을 조절할 수 있다. The apparatus for performing synchronization according to an embodiment includes, for example, a first corresponding to a clock phase of a target terminal according to a combination of a range of coupling strength between synchronization terminals synchronized with each other and an attack period of an attacker terminal attacking the target terminal A range of ratios between the variable and the second variable may be detected. The synchronization performing apparatus may adjust variable values of the phase response function based on a range of a ratio between the first variable and the second variable. For example, the synchronization performing apparatus may adjust the variable values of the phase response function so that the ratio between the first variable and the second variable is greater than the lower limit threshold ratio, but falls within a range excluding approaching to 1.

또는 일 실시예에 따른 동기화 수행 장치는 대상 단말의 클럭 위상에 대응하는 제1 변수 및 제2 변수 간의 비율이 동기화 성능에 미치는 영향을 산출하고, 산출한 영향을 고려하여 위상 응답 함수의 변수 값들을 조절할 수 있다.Alternatively, the apparatus for performing synchronization according to an embodiment calculates the effect of the ratio between the first variable and the second variable corresponding to the clock phase of the target terminal on the synchronization performance, and calculates the variable values of the phase response function in consideration of the calculated effect. can be adjusted

동기화 수행 장치는 예를 들어, 성능 함수를 이용하여 제1 변수 및 제2 변수 간의 비율이 동기화 성능에 미치는 영향을 산출할 수 있다. 이때, 성능 함수는 예를 들어, 대상 단말에 대응하는 동기화 확률에 대응하는 제1 텀(term) 및 대상 단말에 대응하는 동기화 속도에 대응하는 제2 텀을 포함할 수 있다. 제1 텀 및 제2 텀 각각은 대상 단말의 클럭 위상에 대응하는 제1 변수 및 제2 변수, 대상 단말에 대응하는 위상 임계치, 및 대상 단말과 서로 동기화되는 단말 간의 커플링 강도에 대한 함수일 수 있다. The synchronization performing apparatus may calculate, for example, an effect of a ratio between the first variable and the second variable on synchronization performance by using a performance function. In this case, the performance function may include, for example, a first term corresponding to a synchronization probability corresponding to the target terminal and a second term corresponding to a synchronization rate corresponding to the target terminal. Each of the first term and the second term may be a function of a first variable and a second variable corresponding to the clock phase of the target terminal, a phase threshold corresponding to the target terminal, and a coupling strength between the target terminal and the terminal synchronized with each other. .

동기화 속도는 예를 들어, 위상 임계치(D)에 따른 각 구간(예를 들어, 제1 변수가 적용되는 클럭 위상의 구간 및 제2 변수가 적용되는 클럭 위상의 구간)의 확률과 해당하는 구간의 변수 값에 기초하여 결정될 수 있다. The synchronization speed is, for example, the probability of each section (for example, the section of the clock phase to which the first variable is applied and the section of the clock phase to which the second variable is applied) according to the phase threshold (D) and the corresponding section It may be determined based on the variable value.

이때, 동기화 속도에 대응하는 제2 텀은 예를 들어,

Figure 112020078528321-pat00104
에 의해 구할 수 있다. In this case, the second term corresponding to the synchronization rate is, for example,
Figure 112020078528321-pat00104
can be obtained by

여기서, D는 대상 단말에 대응하는 위상 임계치를 나타내고,

Figure 112022003034918-pat00106
는 위상 응답 함수의 제1 변수를,
Figure 112022003034918-pat00107
는 위상 응답 함수의 상기 제2 변수를 나타내며, 각 변수는 0 ≤
Figure 112022003034918-pat00108
,
Figure 112022003034918-pat00109
≤ 1인 실수일 수 있다. Here, D represents the phase threshold corresponding to the target terminal,
Figure 112022003034918-pat00106
is the first variable of the phase response function,
Figure 112022003034918-pat00107
denotes the second variable of the phase response function, each variable being 0 ≤
Figure 112022003034918-pat00108
,
Figure 112022003034918-pat00109
It can be a real number with ≤ 1.

도 8은 일 실시예에 따른 동기화 수행 장치의 블록도이다. 도 8을 참조하면, 동기화 수행 장치(800)는 통신 인터페이스(810), 프로세서(830) 및 메모리(850)를 포함한다. 통신 인터페이스(810), 프로세서(830) 및 메모리(850)는 통신 버스(805)를 통해 서로 통신할 수 있다. 8 is a block diagram of an apparatus for performing synchronization according to an embodiment. Referring to FIG. 8 , the apparatus 800 for performing synchronization includes a communication interface 810 , a processor 830 , and a memory 850 . The communication interface 810 , the processor 830 , and the memory 850 may communicate with each other via the communication bus 805 .

통신 인터페이스(810)는 네트워크 상에서 분산된 단말들의 동기 환경에 대한 정보를 획득한다. 동기 환경에 대한 정보는 단말들 중 대상 단말과 서로 동기화되는 단말들의 개수, 대상 단말을 공격하는 공격자 단말의 개수, 적어도 하나의 동기 단말이 동기 신호를 전송하는 동기화 주기, 및 공격자 단말이 공격 신호를 전송하는 공격 주기 중 적어도 하나를 포함할 수 있다. The communication interface 810 acquires information on the synchronization environment of terminals distributed on the network. Information on the synchronization environment includes the number of terminals synchronized with the target terminal among the terminals, the number of attacker terminals attacking the target terminal, a synchronization period in which at least one synchronization terminal transmits a synchronization signal, and an attack signal by the attacker terminal. It may include at least one of the transmission attack period.

프로세서(830)는 동기 환경에 대한 정보를 기초로, 단말들 각각으로부터 수신한 동기 신호에 따라 대상 단말의 클럭 위상을 수정하는 위상 응답 함수의 변수 값들을 조절한다. 위상 응답 함수의 변수 값들은 예를 들어, 대상 단말의 클럭 위상(

Figure 112020078528321-pat00110
)에 대응하는 제1 변수(
Figure 112020078528321-pat00111
) 및 제2 변수(
Figure 112020078528321-pat00112
),대상 단말에 대응하는 위상 임계치(
Figure 112020078528321-pat00113
), 및 대상 단말(i)과 서로 동기화되는 적어도 하나의 동기 단말(j) 간의 커플링 강도(
Figure 112020078528321-pat00114
) 중 적어도 하나를 포함할 수 있다. The processor 830 adjusts variable values of a phase response function that corrects a clock phase of a target terminal according to a synchronization signal received from each of the terminals, based on information on the synchronization environment. The variable values of the phase response function are, for example, the clock phase (
Figure 112020078528321-pat00110
) corresponding to the first variable (
Figure 112020078528321-pat00111
) and the second variable (
Figure 112020078528321-pat00112
), the phase threshold corresponding to the target terminal (
Figure 112020078528321-pat00113
), and the coupling strength between the target terminal (i) and at least one synchronization terminal (j) synchronized with each other (
Figure 112020078528321-pat00114
) may include at least one of.

프로세서(830)는 위상 응답 함수의 변수 값들에 기초하여 대상 단말의 클럭 위상을 제어함으로써 동기화를 수행한다. The processor 830 performs synchronization by controlling the clock phase of the target terminal based on variable values of the phase response function.

프로세서(830)는 단말들에 대한 공격 신호의 유형 및 동기 환경에 대한 정보 중 적어도 하나를 기초로, 위상 응답 함수의 변수 값들을 조절할 수 있다. The processor 830 may adjust variable values of the phase response function based on at least one of a type of an attack signal for the terminals and information on a synchronization environment.

프로세서(830)는 대상 단말을 공격하는 공격자 단말의 공격 주기에 따라 대상 단말과 서로 동기화되는 적어도 하나의 동기 단말 간의 커플링 강도의 범위를 결정함으로써 위상 응답 함수의 변수 값들을 조절할 수 있다. The processor 830 may adjust variable values of the phase response function by determining a range of coupling strength between the target terminal and at least one synchronization terminal synchronized with each other according to the attack period of the attacker terminal attacking the target terminal.

프로세서(830)는 대상 단말과 서로 동기화되는 적어도 하나의 동기 단말 간의 커플링 강도의 범위 및 대상 단말을 공격하는 공격자 단말의 공격 주기의 조합에 따라 대상 단말의 클럭 위상에 대응하는 제1 변수 및 제2 변수 간의 비율의 범위를 검출하고, 제1 변수 및 제2 변수 간의 비율의 범위를 기초로 위상 응답 함수의 변수 값들을 조절할 수 있다. The processor 830 configures the first variable and the second variable corresponding to the clock phase of the target terminal according to a combination of a range of coupling strength between the target terminal and at least one synchronization terminal synchronized with each other and an attack period of an attacker terminal attacking the target terminal. The range of the ratio between the two variables may be detected, and variable values of the phase response function may be adjusted based on the range of the ratio between the first variable and the second variable.

프로세서(830)는 위상 응답 함수의 변수 값들에 기초하여, 대상 단말의 현재 시점의 클럭 위상을 제어한 결과를 산출할 수 있다. 프로세서(830)는 현재 시점의 클럭 위상을 제어한 결과 및 대상 단말의 커플링 강도에 의해 현재 시점의 위상을 보상함으로써 동기화를 수행할 수 있다. The processor 830 may calculate a result of controlling the clock phase of the current time of the target terminal based on the variable values of the phase response function. The processor 830 may perform synchronization by compensating for the phase of the current time by the result of controlling the clock phase of the current time and the coupling strength of the target terminal.

메모리(850)는 통신 인터페이스(810)가 획득한 동기 환경에 대한 정보에 대한 정보를 저장할 수 있다. 또한, 메모리(850)는 프로세서(830)에 의해 조절된 위상 응답 함수의 변수 값들을 저장할 수 있다. 메모리(850)는 프로세서(830)에 의한 동기화 수행 결과에 따라 대상 단말의 최종 클럭 위상을 저장할 수 있다. The memory 850 may store information about the information on the synchronization environment acquired by the communication interface 810 . Also, the memory 850 may store variable values of the phase response function adjusted by the processor 830 . The memory 850 may store the final clock phase of the target terminal according to a result of synchronization performed by the processor 830 .

또한, 프로세서(830)는 도 1 내지 도 7을 통해 전술한 적어도 하나의 방법 또는 적어도 하나의 방법에 대응되는 알고리즘을 수행할 수 있다. 프로세서(830)는 목적하는 동작들(desired operations)을 실행시키기 위한 물리적인 구조를 갖는 회로를 가지는 하드웨어로 구현된 데이터 처리 장치일 수 있다. 예를 들어, 목적하는 동작들은 프로그램에 포함된 코드(code) 또는 인스트럭션들(instructions)을 포함할 수 있다. 예를 들어, 하드웨어로 구현된 예측 장치는 마이크로프로세서(microprocessor), 중앙 처리 장치(central processing unit), 프로세서 코어(processor core), 멀티-코어 프로세서(multi-core processor), 멀티프로세서(multiprocessor), ASIC(Application-Specific Integrated Circuit), FPGA(Field Programmable Gate Array)를 포함할 수 있다.Also, the processor 830 may perform the at least one method described above with reference to FIGS. 1 to 7 or an algorithm corresponding to the at least one method. The processor 830 may be a hardware-implemented data processing device having a circuit having a physical structure for executing desired operations. For example, desired operations may include code or instructions included in a program. For example, a hardware-implemented prediction device may include a microprocessor, a central processing unit, a processor core, a multi-core processor, a multiprocessor, It may include an application-specific integrated circuit (ASIC) or a field programmable gate array (FPGA).

프로세서(830)는 프로그램을 실행하고, 동기화 수행 장치(800)를 제어할 수 있다. 프로세서(830)에 의하여 실행되는 프로그램 코드는 메모리(850)에 저장될 수 있다.The processor 830 may execute a program and control the synchronization performing apparatus 800 . The program code executed by the processor 830 may be stored in the memory 850 .

메모리(850)는 상술한 프로세서(830)의 처리 과정에서 생성되는 다양한 정보들을 저장할 수 있다. 이 밖에도, 메모리(850)는 각종 데이터와 프로그램 등을 저장할 수 있다. 메모리(850)는 휘발성 메모리 또는 비휘발성 메모리를 포함할 수 있다. 메모리(850)는 하드 디스크 등과 같은 대용량 저장 매체를 구비하여 각종 데이터를 저장할 수 있다.The memory 850 may store various pieces of information generated in the process of the above-described processor 830 . In addition, the memory 850 may store various data and programs. The memory 850 may include a volatile memory or a non-volatile memory. The memory 850 may include a mass storage medium such as a hard disk to store various data.

실시예에 따른 방법은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 상기 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 상기 매체에 기록되는 프로그램 명령은 실시예를 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CD-ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical media), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다. 상기된 하드웨어 장치는 실시예의 동작을 수행하기 위해 하나 이상의 소프트웨어 모듈로서 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다.The method according to the embodiment may be implemented in the form of program instructions that can be executed through various computer means and recorded in a computer-readable medium. The computer-readable medium may include program instructions, data files, data structures, etc. alone or in combination. The program instructions recorded on the medium may be specially designed and configured for the embodiment, or may be known and available to those skilled in the art of computer software. Examples of the computer-readable recording medium include magnetic media such as hard disks, floppy disks and magnetic tapes, optical media such as CD-ROMs and DVDs, and magnetic such as floppy disks. - includes magneto-optical media, and hardware devices specially configured to store and execute program instructions, such as ROM, RAM, flash memory, and the like. Examples of program instructions include not only machine language codes such as those generated by a compiler, but also high-level language codes that can be executed by a computer using an interpreter or the like. The hardware devices described above may be configured to operate as one or more software modules to perform the operations of the embodiments, and vice versa.

소프트웨어는 컴퓨터 프로그램(computer program), 코드(code), 명령(instruction), 또는 이들 중 하나 이상의 조합을 포함할 수 있으며, 원하는 대로 동작하도록 처리 장치를 구성하거나 독립적으로 또는 결합적으로(collectively) 처리 장치를 명령할 수 있다. 소프트웨어 및/또는 데이터는, 처리 장치에 의하여 해석되거나 처리 장치에 명령 또는 데이터를 제공하기 위하여, 어떤 유형의 기계, 구성요소(component), 물리적 장치, 가상 장치(virtual equipment), 컴퓨터 저장 매체 또는 장치, 또는 전송되는 신호 파(signal wave)에 영구적으로, 또는 일시적으로 구체화(embody)될 수 있다. 소프트웨어는 네트워크로 연결된 컴퓨터 시스템 상에 분산되어서, 분산된 방법으로 저장되거나 실행될 수도 있다. 소프트웨어 및 데이터는 하나 이상의 컴퓨터 판독 가능 기록 매체에 저장될 수 있다.Software may comprise a computer program, code, instructions, or a combination of one or more of these, which configures a processing device to operate as desired or is independently or collectively processed You can command the device. The software and/or data may be any kind of machine, component, physical device, virtual equipment, computer storage medium or device, to be interpreted by or to provide instructions or data to the processing device. , or may be permanently or temporarily embody in a transmitted signal wave. The software may be distributed over networked computer systems and stored or executed in a distributed manner. Software and data may be stored in one or more computer-readable recording media.

이상과 같이 실시예들이 비록 한정된 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기를 기초로 다양한 기술적 수정 및 변형을 적용할 수 있다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.As described above, although the embodiments have been described with reference to the limited drawings, those skilled in the art may apply various technical modifications and variations based on the above. For example, the described techniques are performed in an order different from the described method, and/or the described components of the system, structure, apparatus, circuit, etc. are combined or combined in a different form than the described method, or other components Or substituted or substituted by equivalents may achieve an appropriate result.

그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 청구범위의 범위에 속한다.Therefore, other implementations, other embodiments, and equivalents to the claims are also within the scope of the following claims.

110: 대상 단말
115: 동기 신호(Synchronization signal)
120: 동기 단말
130: 공격자 단말
135: 공격 신호(Attack signal)
110: target terminal
115: Synchronization signal
120: synchronous terminal
130: attacker terminal
135: attack signal (Attack signal)

Claims (20)

네트워크 상에서 분산된 단말들의 동기 환경에 대한 정보를 획득하는 단계;
상기 동기 환경에 대한 정보를 기초로, 상기 단말들 각각으로부터 수신한 동기 신호에 따라 대상 단말의 클럭 위상(clock phase)을 수정하는 위상 응답 함수(Phase Response Function; PRF)의 변수 값들을 조절하는 단계; 및
상기 위상 응답 함수의 변수 값들에 기초하여 상기 대상 단말의 클럭 위상을 제어함으로써 동기화를 수행하는 단계
를 포함하고,
상기 위상 응답 함수의 변수 값들을 조절하는 단계는
서로 동기화되는 동기 단말들 간의 커플링 강도의 범위 및 상기 대상 단말을 공격하는 공격자 단말의 공격 주기의 조합에 따라 상기 대상 단말의 클럭 위상에 대응하는 제1 변수 및 제2 변수 간의 비율의 범위를 검출하는 단계; 및
상기 제1 변수 및 제2 변수 간의 비율의 범위를 기초로 상기 위상 응답 함수의 변수 값들을 조절하는 단계
를 포함하는,
동기화 수행 방법.
obtaining information on a synchronization environment of terminals distributed on a network;
adjusting variable values of a phase response function (PRF) that corrects a clock phase of a target terminal according to a synchronization signal received from each of the terminals based on the information on the synchronization environment ; and
performing synchronization by controlling the clock phase of the target terminal based on variable values of the phase response function
including,
The step of adjusting the variable values of the phase response function is
The range of the ratio between the first variable and the second variable corresponding to the clock phase of the target terminal is detected according to a combination of a range of coupling strength between synchronization terminals synchronized with each other and an attack period of an attacker terminal attacking the target terminal to do; and
adjusting variable values of the phase response function based on a range of a ratio between the first variable and the second variable;
containing,
How to do synchronization.
제1항에 있어서,
상기 동기 환경에 대한 정보는
상기 단말들 중 서로 동기화되는 동기 단말들의 개수, 상기 대상 단말을 공격하는 공격자 단말의 개수, 상기 동기 단말들이 상기 동기 신호를 전송하는 동기화 주기(synchronization period), 및 상기 공격자 단말이 공격 신호를 전송하는 공격 주기(attack period) 중 적어도 하나를 포함하는,
동기화 수행 방법.
According to claim 1,
Information about the synchronous environment is
The number of synchronization terminals synchronized with each other among the terminals, the number of attacker terminals attacking the target terminal, a synchronization period in which the synchronization terminals transmit the synchronization signal, and the attacker terminal transmitting an attack signal comprising at least one of an attack period;
How to do synchronization.
제1항에 있어서,
상기 위상 응답 함수의 변수 값들을 조절하는 단계는
상기 단말들에 대한 공격 신호의 유형 및 상기 동기 환경에 대한 정보 중 적어도 하나를 기초로, 상기 위상 응답 함수의 변수 값들을 조절하는 단계
를 포함하는,
동기화 수행 방법.
According to claim 1,
The step of adjusting the variable values of the phase response function is
adjusting variable values of the phase response function based on at least one of a type of an attack signal for the terminals and information on the synchronization environment
containing,
How to do synchronization.
제1항에 있어서,
상기 위상 응답 함수의 변수 값들은
상기 대상 단말의 클럭 위상에 대응하는 제1 변수 및 제2 변수, 상기 대상 단말에 대응하는 위상 임계치, 및 상기 대상 단말과 서로 동기화되는 단말 간의 커플링 강도(coupling strength) 중 적어도 하나를 포함하는,
동기화 수행 방법.
According to claim 1,
The variable values of the phase response function are
Including at least one of a first variable and a second variable corresponding to the clock phase of the target terminal, a phase threshold corresponding to the target terminal, and a coupling strength between the target terminal and a terminal synchronized with each other,
How to do synchronization.
제1항에 있어서,
상기 위상 응답 함수의 변수 값들을 조절하는 단계는
상기 대상 단말을 공격하는 공격자 단말의 공격 주기에 따라 서로 동기화되는 동기 단말들 간의 커플링 강도의 범위를 결정함으로써 상기 위상 응답 함수의 변수 값들을 조절하는 단계
를 포함하는,
동기화 수행 방법.
According to claim 1,
The step of adjusting the variable values of the phase response function is
Adjusting variable values of the phase response function by determining a range of coupling strength between synchronous terminals synchronized with each other according to an attack period of an attacker terminal attacking the target terminal
containing,
How to do synchronization.
삭제delete 제1항에 있어서,
상기 제1 변수 및 제2 변수 간의 비율의 범위를 기초로 상기 위상 응답 함수의 변수 값들을 조절하는 단계는
상기 제1 변수 및 제2 변수 간의 비율이 하한 임계 비율보다 크지만, 1에 가까워지는 것을 배제하는 범위에 해당하도록 상기 위상 응답 함수의 변수 값들을 조절하는 단계
를 포함하는,
동기화 수행 방법.
According to claim 1,
Adjusting the variable values of the phase response function based on the range of the ratio between the first variable and the second variable comprises:
adjusting variable values of the phase response function so that the ratio between the first variable and the second variable is greater than a lower limit threshold ratio, but falls within a range excluding getting close to 1.
containing,
How to do synchronization.
제1항에 있어서,
상기 위상 응답 함수의 변수 값들을 조절하는 단계는
상기 대상 단말의 클럭 위상에 대응하는 제1 변수 및 제2 변수 간의 비율이 동기화 성능에 미치는 영향을 산출하는 단계; 및
상기 영향을 고려하여 상기 위상 응답 함수의 변수 값들을 조절하는 단계
를 포함하는,
동기화 수행 방법.
According to claim 1,
The step of adjusting the variable values of the phase response function is
calculating an effect of a ratio between a first variable and a second variable corresponding to the clock phase of the target terminal on synchronization performance; and
adjusting variable values of the phase response function in consideration of the influence
containing,
How to do synchronization.
제8항에 있어서,
상기 동기화 성능에 미치는 영향을 산출하는 단계는
상기 대상 단말에 대응하는 동기화 확률에 대응하는 제1 텀(term) 및 상기 대상 단말에 대응하는 동기화 속도에 대응하는 제2 텀을 포함하는 성능 함수를 이용하여 상기 제1 변수 및 제2 변수 간의 비율이 상기 동기화 성능에 미치는 영향을 산출하는 단계
를 포함하고,
상기 제1 텀 및 상기 제2 텀 각각은
상기 대상 단말의 클럭 위상에 대응하는 제1 변수 및 제2 변수, 상기 대상 단말에 대응하는 위상 임계치, 및 상기 대상 단말과 서로 동기화되는 단말 간의 커플링 강도에 대한 함수인,
동기화 수행 방법.
9. The method of claim 8,
The step of calculating the effect on the synchronization performance is
A ratio between the first variable and the second variable using a performance function including a first term corresponding to a synchronization probability corresponding to the target terminal and a second term corresponding to a synchronization rate corresponding to the target terminal Calculating the effect of this on the synchronization performance
including,
Each of the first term and the second term is
A function of a first variable and a second variable corresponding to the clock phase of the target terminal, a phase threshold corresponding to the target terminal, and a coupling strength between the target terminal and a terminal synchronized with each other,
How to do synchronization.
제9항에 있어서,
상기 동기화 속도에 대응하는 제2 텀은
아래의 [수학식]으로 표현되는,
동기화 수행 방법.
[수학식]
Figure 112020078528321-pat00115

(여기서, D는 상기 대상 단말에 대응하는 위상 임계치를 나타냄.
Figure 112020078528321-pat00116
는 상기 위상 응답 함수의 상기 제1 변수를 나타내고,
Figure 112020078528321-pat00117
는 상기 위상 응답 함수의 상기 제2 변수를 나타내며, 0 ≤
Figure 112020078528321-pat00118
,
Figure 112020078528321-pat00119
≤ 1 인 실수임.)
10. The method of claim 9,
The second term corresponding to the synchronization rate is
Expressed in the [Equation] below,
How to do synchronization.
[Equation]
Figure 112020078528321-pat00115

(Here, D represents a phase threshold corresponding to the target terminal.
Figure 112020078528321-pat00116
represents the first variable of the phase response function,
Figure 112020078528321-pat00117
denotes the second variable of the phase response function, 0 ≤
Figure 112020078528321-pat00118
,
Figure 112020078528321-pat00119
Real numbers with ≤ 1.)
제1항에 있어서,
상기 위상 응답 함수의 변수 값들의 제약 조건(constraints)은
상기 동기 환경에 대한 정보를 기초로 설정되는,
동기화 수행 방법.
According to claim 1,
Constraints of the variable values of the phase response function are
Set based on the information about the synchronization environment,
How to do synchronization.
제1항에 있어서,
상기 동기화를 수행하는 단계는
상기 위상 응답 함수의 변수 값들에 기초하여, 상기 대상 단말의 현재 시점의 클럭 위상을 제어한 결과를 산출하는 단계; 및
상기 현재 시점의 클럭 위상을 제어한 결과 및 상기 대상 단말의 커플링 강도(coupling strength)에 의해 상기 현재 시점의 위상을 보상함으로써 상기 동기화를 수행하는 단계
를 포함하는,
동기화 수행 방법.
According to claim 1,
The step of performing the synchronization is
calculating a result of controlling the clock phase of the current time of the target terminal based on the variable values of the phase response function; and
performing the synchronization by compensating for the phase of the current time by a result of controlling the clock phase of the current time and a coupling strength of the target terminal
containing,
How to do synchronization.
제12항에 있어서,
상기 대상 단말의 현재 시점의 클럭 위상을 제어한 결과를 산출하는 단계는
아래의 [수학식]과 같이 표현되는 상기 위상 응답 함수의 변수값들에 따라 상기 대상 단말의 현재 시점의 클럭 위상을 보상함으로써 펄스-커플링 동기화를 수행하는 단계
를 포함하는,
동기화 수행 방법.
[수학식]
Figure 112020078528321-pat00120

(여기서,
Figure 112020078528321-pat00121
는 상기 위상 응답 함수의 제1 변수를 나타내고,
Figure 112020078528321-pat00122
는 상기 위상 응답 함수의 제2 변수를 나타냄,
Figure 112020078528321-pat00123
는 대상 단말의 클럭 위상을 나타내고, D는 상기 대상 단말에 대응하는 위상 임계치를 나타냄)
13. The method of claim 12,
Calculating the result of controlling the clock phase of the current time of the target terminal comprises:
Performing pulse-coupling synchronization by compensating for the clock phase of the current time of the target terminal according to the variable values of the phase response function expressed as shown in the following [Equation]
containing,
How to do synchronization.
[Equation]
Figure 112020078528321-pat00120

(here,
Figure 112020078528321-pat00121
represents the first variable of the phase response function,
Figure 112020078528321-pat00122
represents the second variable of the phase response function,
Figure 112020078528321-pat00123
represents the clock phase of the target terminal, and D represents the phase threshold corresponding to the target terminal)
하드웨어와 결합되어 제1항 내지 제5항 및 제7항 내지 제13항 중에서 어느 하나의 항의 방법을 실행시키기 위하여 컴퓨터로 판독 가능한 기록 매체에 저장된 컴퓨터 프로그램.A computer program stored in a computer-readable recording medium in combination with hardware to execute the method of any one of claims 1 to 5 and 7 to 13. 네트워크 상에서 분산된 단말들의 동기 환경에 대한 정보를 획득하는 통신 인터페이스; 및
상기 동기 환경에 대한 정보를 기초로, 상기 단말들 각각으로부터 수신한 동기 신호에 따라 대상 단말의 클럭 위상을 수정하는 위상 응답 함수의 변수 값들을 조절하고, 상기 위상 응답 함수의 변수 값들에 기초하여 상기 대상 단말의 클럭 위상을 제어함으로써 동기화를 수행하는 프로세서
를 포함하고,
상기 프로세서는
서로 동기화되는 동기 단말들 간의 커플링 강도의 범위 및 상기 대상 단말을 공격하는 공격자 단말의 공격 주기의 조합에 따라 상기 대상 단말의 클럭 위상에 대응하는 제1 변수 및 제2 변수 간의 비율의 범위를 검출하고,
상기 제1 변수 및 제2 변수 간의 비율의 범위를 기초로 상기 위상 응답 함수의 변수 값들을 조절하는,
동기화 수행 장치.
a communication interface for obtaining information on a synchronization environment of terminals distributed on a network; and
Based on the information on the synchronization environment, the variable values of the phase response function for correcting the clock phase of the target terminal are adjusted according to the synchronization signal received from each of the terminals, and based on the variable values of the phase response function, the A processor that performs synchronization by controlling the clock phase of the target terminal
including,
the processor
The range of the ratio between the first variable and the second variable corresponding to the clock phase of the target terminal is detected according to a combination of a range of coupling strength between synchronization terminals synchronized with each other and an attack period of an attacker terminal attacking the target terminal do,
adjusting variable values of the phase response function based on a range of a ratio between the first variable and the second variable;
Synchronization device.
제15항에 있어서,
상기 동기 환경에 대한 정보는
상기 단말들 중 서로 동기화되는 동기 단말들의 개수, 상기 대상 단말을 공격하는 공격자 단말의 개수, 상기 동기 단말들이 상기 동기 신호를 전송하는 동기화 주기, 및 상기 공격자 단말이 공격 신호를 전송하는 공격 주기 중 적어도 하나를 포함하는,
동기화 수행 장치.
16. The method of claim 15,
Information about the synchronous environment is
At least among the number of synchronization terminals synchronized with each other among the terminals, the number of attacker terminals attacking the target terminal, a synchronization period in which the synchronization terminals transmit the synchronization signal, and an attack period in which the attacker terminal transmits an attack signal including one,
Synchronization device.
제15항에 있어서,
상기 프로세서는
상기 단말들에 대한 공격 신호의 유형 및 상기 동기 환경에 대한 정보 중 적어도 하나를 기초로, 상기 위상 응답 함수의 변수 값들을 조절하는,
동기화 수행 장치.
16. The method of claim 15,
the processor
Adjusting variable values of the phase response function based on at least one of a type of an attack signal for the terminals and information on the synchronization environment,
Synchronization device.
제15항에 있어서,
상기 위상 응답 함수의 변수 값들은
상기 대상 단말의 클럭 위상에 대응하는 제1 변수 및 제2 변수, 상기 대상 단말에 대응하는 위상 임계치, 및 상기 대상 단말과 서로 동기화되는 단말 간의 커플링 강도 중 적어도 하나를 포함하는,
동기화 수행 장치.
16. The method of claim 15,
The variable values of the phase response function are
Including at least one of a first variable and a second variable corresponding to the clock phase of the target terminal, a phase threshold corresponding to the target terminal, and a coupling strength between the target terminal and a terminal synchronized with each other,
Synchronization device.
제15항에 있어서,
상기 프로세서는
상기 대상 단말을 공격하는 공격자 단말의 공격 주기에 따라 서로 동기화되는 동기 단말들 간의 커플링 강도의 범위를 결정함으로써 상기 위상 응답 함수의 변수 값들을 조절하는,
동기화 수행 장치.
16. The method of claim 15,
the processor
Adjusting the variable values of the phase response function by determining the range of coupling strength between synchronous terminals synchronized with each other according to the attack period of the attacker terminal attacking the target terminal,
Synchronization device.
제15항에 있어서,
상기 프로세서는
상기 위상 응답 함수의 변수 값들에 기초하여, 상기 대상 단말의 현재 시점의 클럭 위상을 제어한 결과를 산출하고, 상기 현재 시점의 클럭 위상을 제어한 결과 및 상기 대상 단말의 커플링 강도에 의해 상기 현재 시점의 위상을 보상함으로써 상기 동기화를 수행하는,
동기화 수행 장치.
16. The method of claim 15,
the processor
Based on the variable values of the phase response function, a result of controlling the clock phase of the current time of the target terminal is calculated, and the current time by the result of controlling the clock phase of the current time and the coupling strength of the target terminal performing the synchronization by compensating for the phase of the viewpoint,
Synchronization device.
KR1020200093319A 2019-11-07 2020-07-27 Method and apparatus of performing synchronization KR102428935B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/KR2020/009929 WO2021091048A1 (en) 2019-11-07 2020-07-28 Synchronizing method and device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20190141917 2019-11-07
KR1020190141917 2019-11-07

Publications (2)

Publication Number Publication Date
KR20210055580A KR20210055580A (en) 2021-05-17
KR102428935B1 true KR102428935B1 (en) 2022-08-04

Family

ID=76158234

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200093319A KR102428935B1 (en) 2019-11-07 2020-07-27 Method and apparatus of performing synchronization

Country Status (1)

Country Link
KR (1) KR102428935B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024071755A1 (en) * 2022-09-28 2024-04-04 삼성전자주식회사 Phase offset compensation device and method

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150069283A (en) * 2013-12-13 2015-06-23 한국전자통신연구원 Phase locked loop apparatus and method for operating phase locked loop apparatus
KR102237660B1 (en) * 2019-05-28 2021-04-07 주식회사 엘지유플러스 Method and apparatus for cell synchronization
KR20210055458A (en) * 2019-11-07 2021-05-17 한국과학기술원 Method and apparatus of windowed pulse-coupling synchronization for practical implementation

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Yongqiang Wang et al., "Optimal Phase Response Functions for Fast Pulse-Coupled Synchronization in Wireless Sensor Networks", IEEE Transactions on Signal Processing(2012.07.11.)*
공진우 외, "동기화 방해 공격에 강인한 개선된 형태의 Pulse-Coupled Synchronization", 한국통신학회 학술대회논문집(2019.01.24.)*

Also Published As

Publication number Publication date
KR20210055580A (en) 2021-05-17

Similar Documents

Publication Publication Date Title
JP5285497B2 (en) Mobile communication method and radio base station
WO2018040573A1 (en) Antenna control method, apparatus and computer storage medium
CN102124369A (en) Two-way ranging with inter-pulse transmission and reception
US9967084B2 (en) Synchronising devices using clock signal time difference estimation
US11650619B2 (en) Synchronising devices using clock signal delay estimation
WO2018040572A1 (en) Antenna control method, apparatus and computer storage medium
US20140241381A1 (en) Time control device, time control method, and program
KR102428935B1 (en) Method and apparatus of performing synchronization
US20170195980A1 (en) Synchronizing clocks in a network
US20140119277A1 (en) Wireless device
US10725183B2 (en) GNSS multipath mitigation via pattern recognition
US20200259631A1 (en) Synchronising Devices Using Clock Signal Delay Comparison
KR100952281B1 (en) Method of deciding a delay for network synchronization in network system
AU2014403118B2 (en) Methods implemented in access nodes for maintaining synchronization in radio access network and associated access nodes
KR20170058629A (en) Method, apparatus, system and computer program for enhancing the accuracy of Time Synchronization between devices
KR102326764B1 (en) Method of improving mobility and security of time synchronization protocol using status information of neighbor nodes in wireless ad hoc networks
KR20210055458A (en) Method and apparatus of windowed pulse-coupling synchronization for practical implementation
KR101934111B1 (en) Apparatus and method for synchronization controlling of GPS signal
US11860688B1 (en) Network generated precision time
KR20140134089A (en) Synchronization apparatus and synchronization method for underwater acoustic modem
KR102358614B1 (en) Ground station terminal and method for uplink synchronization in frequency hopping satellite system thereof
KR101001553B1 (en) Method and apparatus of bit and frame synchronization for satellite navigation receiver
KR101232929B1 (en) Method and apparatus for time synchronization of distributed nodes over wideband high frequency wireless
US20230259485A1 (en) Communication apparatus, communication method, and program
KR20190033983A (en) Audio device and control method thereof

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right