KR102427297B1 - 결정 음향 공진기 디바이스를 가지고 구성된 집적 회로 - Google Patents

결정 음향 공진기 디바이스를 가지고 구성된 집적 회로 Download PDF

Info

Publication number
KR102427297B1
KR102427297B1 KR1020177000482A KR20177000482A KR102427297B1 KR 102427297 B1 KR102427297 B1 KR 102427297B1 KR 1020177000482 A KR1020177000482 A KR 1020177000482A KR 20177000482 A KR20177000482 A KR 20177000482A KR 102427297 B1 KR102427297 B1 KR 102427297B1
Authority
KR
South Korea
Prior art keywords
electrode
electrode structure
single crystal
node
delete delete
Prior art date
Application number
KR1020177000482A
Other languages
English (en)
Other versions
KR20170026459A (ko
Inventor
제프리 비. 쉴리
Original Assignee
어쿠스티스, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US14/298,100 external-priority patent/US9571061B2/en
Priority claimed from US14/298,057 external-priority patent/US9673384B2/en
Application filed by 어쿠스티스, 인크. filed Critical 어쿠스티스, 인크.
Priority to KR1020227025780A priority Critical patent/KR20220108210A/ko
Publication of KR20170026459A publication Critical patent/KR20170026459A/ko
Application granted granted Critical
Publication of KR102427297B1 publication Critical patent/KR102427297B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/15Constructional features of resonators consisting of piezoelectric or electrostrictive material
    • H03H9/17Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator
    • H03H9/171Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator implemented with thin-film techniques, i.e. of the film bulk acoustic resonator [FBAR] type
    • H03H9/172Means for mounting on a substrate, i.e. means constituting the material interface confining the waves to a volume
    • H03H9/174Membranes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/0023Balance-unbalance or balance-balance networks
    • H03H9/0095Balance-unbalance or balance-balance networks using bulk acoustic wave devices
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02Details
    • H03H9/02007Details of bulk acoustic wave devices
    • H03H9/02015Characteristics of piezoelectric layers, e.g. cutting angles
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02Details
    • H03H9/02535Details of surface acoustic wave devices
    • H03H9/02543Characteristics of substrate, e.g. cutting angles
    • H03H9/02574Characteristics of substrate, e.g. cutting angles of combined substrates, multilayered substrates, piezoelectrical layers on not-piezoelectrical substrate
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02Details
    • H03H9/05Holders; Supports
    • H03H9/0538Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0542Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a lateral arrangement
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/15Constructional features of resonators consisting of piezoelectric or electrostrictive material
    • H03H9/17Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator
    • H03H9/171Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator implemented with thin-film techniques, i.e. of the film bulk acoustic resonator [FBAR] type
    • H03H9/172Means for mounting on a substrate, i.e. means constituting the material interface confining the waves to a volume
    • H03H9/175Acoustic mirrors
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/46Filters
    • H03H9/54Filters comprising resonators of piezo-electric or electrostrictive material
    • H03H9/56Monolithic crystal filters
    • H03H9/566Electric coupling means therefor
    • H03H9/568Electric coupling means therefor consisting of a ladder configuration
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/46Filters
    • H03H9/54Filters comprising resonators of piezo-electric or electrostrictive material
    • H03H9/58Multiple crystal filters
    • H03H9/60Electric coupling means therefor
    • H03H9/605Electric coupling means therefor consisting of a ladder configuration

Abstract

구성가능 단결정 음향 공진기(single crystal acoustic resonator; SCAR) 디바이스 집적 회로. 회로는 1 내지 N으로 넘버링된 복수의 SCAR 디바이스들을 포함하며, 여기에서 N은 2 이상의 정수이다. SCAR 디바이스의 각각은 기판 부재의 표면 영역 위에 놓여 형성된 단결정 피에조 재료의 층을 갖는다. 단결정 피에조 재료는 1012 결함/cm2보다 더 작은 전위 밀도에 의해 특징지어진다.

Description

결정 음향 공진기 디바이스를 가지고 구성된 집적 회로{INTEGRATED CIRCUIT CONFIGURED WITH A CRYSTAL ACOUSTIC RESONATOR DEVICE}
관련 출원들에 대한 상호 참조
본 출원은 2014년 06월 06일자로 출원된 미국 출원 제14/298,057호 및 2016년 06월 06일자로 출원된 미국 출원 제14/298,100호에 대한 우선권을 주장한다.
본 발명은 전반적으로 전자 디바이스들에 관한 것이다. 더 구체적으로, 본 발명은 단결정(single crystal) 음향 공진기와 관련된 기술들을 제공한다. 단지 예로서, 본 발명은, 다른 것들 중에서도 특히 통신 디바이스, 모바일 디바이스, 컴퓨팅 디바이스에 대한 공진기 디바이스에 적용되었다.
모바일 통신 디바이스들이 전 세계적으로 성공적으로 효율적으로 사용되어 왔다. 셀 폰들 및 스마트 폰들을 포함하여 십억 개가 넘는 모바일 디바이스들이 매년 제조되었으며, 유닛 볼륨(unit volume)이 매년 계속해서 증가하고 있다. 약 2012년의 4G/LTE의 램프(ramp) 및 모바일 데이터 트래픽의 폭발과 함께, 데이터 풍부 컨텐츠(data rich content)가 스마트폰 부분의 성장을 이끌고 있으며 - 이는 다음 수년 내에 연간 2B에 도달할 것으로 예상된다. 새로운 표준과 레거시(legacy) 표준의 공존 및 더 높은 데이터 레이트(rate) 요건들에 대한 갈망이 스마트폰들 내의 RF 복잡성을 이끌고 있다. 불행히도, 통상적인 RF 기술을 이용할 때 문제가 되며 장래에 단점들을 초래할 수 있는 한계들이 존재한다.
이상으로부터, 전자 디바이스들을 개선하기 위한 기술들이 강력하게 희망된다는 것이 보여진다.
본 발명에 따르면, 전반적으로 전자 디바이스들과 연관된 기술들이 제공된다. 더 구체적으로, 본 발명은 단결정(single crystal) 음향 공진기와 관련된 기술들을 제공한다. 단지 예로서, 본 발명은, 다른 것들 중에서도 특히 통신 디바이스, 모바일 디바이스, 컴퓨팅 디바이스에 대한 공진기 디바이스에 적용되었다.
일 예에 있어서, 본 발명은 제한 영역 에피택시(limited area epitaxy)에 의해 기판 상에 구성된 단결정 커패시터 유전체 재료를 제공한다. 재료는, 일 예에 있어서, 기판 부재의 상면(topside) 및 후면(backside)으로부터 구성되는 전극들의 쌍 사이에 결합된다. 일 예에 있어서, 단결정 커패시터 유전체 재료는 유기-금속 화학 기상 증착, 분자 빔 에피택시, 펄스 레이저 증착, 화학 기상 증착, 또는 웨이퍼 접합 프로세스를 사용하여 제공된다. 일 예에 있어서, 제한 영역 에피택시는 기판으로부터 리프트-오프(lift-off)되며 다른 기판으로 전달된다. 일 예에 있어서, 재료는 제곱 센티미터 당 1E+11 결함들보다 더 적은 결함 밀도에 의해 특징지어진다. 일 예에 있어서, 단결정 커패시터 재료는, AlN, AlGaN, InN, BN, 또는 다른 III 족 질화물들 중 적어도 하나로부터 선택된다. 일 예에 있어서, 단결정 커패시터 재료는 하이 K(high K) 유전체, ZnO, 또는 MgO를 포함하는 단결정 산화물 중 적어도 하나로부터 선택된다.
일 예에 있어서, 단결정 음향 전자 디바이스가 제공된다. 디바이스는 표면 영역을 갖는 기판을 갖는다. 디바이스는 기판의 일 부분에 결합된 제 1 전극 재료 및, 제 1 전극 재료에 결합되고 표면 영역의 노출된 부분 위에 놓이며(overlying) 0.4 마이크론보다 더 큰 두께를 갖는 단결정 커패시터 유전체 재료를 갖는다. 일 예에 있어서, 단결정 커패시터 유전체 재료는 1012 결함/cm2보다 더 작은 전위 밀도에 의해 특징지어진다. 제 2 전극 재료는 단결정 커패시터 유전체 재료 위에 놓인다.
일 예에 있어서, 본 발명은 구성가능 단결정 음향 공진기(single crystal acoustic resonator; SCAR) 디바이스 집적 회로를 제공한다. 회로는 1 내지 N으로 넘버링된 복수의 SCAR 디바이스들을 포함하며, 여기에서 N은 2 이상의 정수이다. SCAR 디바이스의 각각은 기판 부재의 표면 영역 위에 놓여 형성된 단결정 피에조 재료의 층(thickness)을 갖는다. 단결정 피에조 재료는 1012 결함/cm2보다 더 작은 전위 밀도에 의해 특징지어진다.
본 발명을 사용하여 기존의 기술들을 뛰어 넘는 하나 이상의 이점들이 달성된다. 특히, 본 발명은 통신 애플리케이션들에 대한 비용-효율적인 공진기 디바이스를 가능하게 한다. 특정 실시예에 있어서, 본 디바이스는 상대적으로 간단하고 비용 효율적인 방식으로 제조될 수 있다. 실시예에 의존하여, 본 장치 및 방법은 당업계의 일반적인 기술 중 하나에 따라서 통상적인 재료들 및/또는 방법들을 사용하여 제조될 수 있다. 본 디바이스는 단일 결정질인 재료를 함유하는 질소 및 갈륨을 사용한다. 실시예에 의존하여, 이러한 이점들 중 하나 이상이 달성될 수 있다. 물론, 다른 변형예들, 수정예들, 및 대안예들이 존재할 수 있다.
본 발명의 성질 및 이점들의 추가적인 이해는 첨부된 도면 및 이후의 상세한 설명의 부분들을 참조함으로써 인식될 수 있다.
본 발명을 더 완전하게 이해하기 위하여, 첨부된 도면들에 대한 참조가 이루어진다. 이러한 도면들이 본 발명의 범위에 있어서의 제한들로서 여겨지지 않아야 하며, 본 발명의 현재 설명되는 실시예들 및 현재 이해되는 최적의 모드가 첨부된 도면들을 사용하여 추가적인 세부사항들과 함께 설명된다는 것이 이해되어야 한다.
도 1은 본 발명의 일 예에 따른 표면 단결정 음향 공진기를 예시하는 간략화된 도면이다.
도 2는 본 발명의 일 예에 따른 벌크(bulk) 단결정 음향 공진기를 예시하는 간략화된 도면이다.
도 3은 본 발명의 일 예에 따른 벌크 단결정 음향 공진기의 특징을 예시하는 간략화된 도면이다.
도 4는 본 발명의 일 예에 따른 피에조 구조체를 예시하는 간략화된 도면이다.
도 5는 본 발명의 대안적인 예에 따른 피에조 구조체를 예시하는 간략화된 도면이다.
도 6은 본 발명의 대안적인 예에 따른 피에조 구조체를 예시하는 간략화된 도면이다.
도 7은 본 발명의 대안적인 예에 따른 피에조 구조체를 예시하는 간략화된 도면이다.
도 8은 본 발명의 대안적인 예에 따른 피에조 구조체를 예시하는 간략화된 도면이다.
도 9는 본 발명의 대안적인 예에 따른 피에조 구조체를 예시하는 간략화된 도면이다.
도 10은 본 발명의 대안적인 예에 따른 피에조 구조체를 예시하는 간략화된 도면이다.
도 11은 본 발명의 일 예에 따른 기판 부재의 간략화된 도면이다.
도 12는 본 발명의 일 예에 따른 기판 부재의 간략화된 도면이다.
도 13은 본 발명의 예들에 따른 본 예들과 비교된 통상적인 필터의 특징들을 예시하는 간략화된 표이다.
도 14 내지 도 22는 본 발명의 일 예에 있어서 단결정 음향 공진기 디바이스에 대한 제조 방법을 예시한다.
도 23은 본 발명의 일 예에 있어서 단결정 음향 공진기 디바이스의 회로도들을 예시한다.
도 24 내지 도 32는 본 발명의 일 예에 있어서 단결정 음향 공진기 디바이스에 대한 제조 방법을 예시한다.
도 33은 본 발명의 일 예에 있어서 단결정 음향 공진기 디바이스의 회로도들을 예시한다.
도 34 및 도 35는 본 발명의 일 예에 있어서 단결정 음향 공진기 상에 구성된 반사기 구조체를 예시한다.
도 36은 이상에서 언급된 도면들의 단결정 음향 공진기 디바이스를 갖는 통합된 반사기 구조체의 회로도들을 예시한다.
도 37 및 도 38은 본 발명의 일 예에 있어서 단결정 음향 공진기 디바이스 상에 구성된 반사기 구조체를 예시한다.
도 39는 이상에서 언급된 도면들의 단결정 음향 공진기 디바이스를 갖는 통합된 반사기 구조체의 회로도들을 예시한다.
도 40은 본 발명의 일 예에 있어서 단결정 음향 공진기 디바이스에 대한 상단 표면 영역 및 하단 표면 영역의 간략화된 도면들을 예시한다.
도 41 내지 도 44는 본 발명의 일 예에 있어서 필터 래더 네트워크(filter ladder network) 내에 구성된 단결정 음향 공진기 디바이스의 간략화된 예들을 예시한다.
도 45 내지 도 52는 본 발명의 예들에 따른 2 및 3 엘러먼트 단결정 음향 공진기 디바이스들의 간략화된 예들을 예시한다.
본 발명에 따르면, 전반적으로 전자 디바이스들과 연관된 기술들이 제공된다. 더 구체적으로, 본 발명은 단결정 음향 공진기와 관련된 기술들을 제공한다. 단지 예로서, 본 발명은, 다른 것들 중에서도 특히 통신 디바이스, 모바일 디바이스, 컴퓨팅 디바이스에 대한 공진기 디바이스에 적용되었다.
추가적인 배경기술로서, 스마트폰들에 의해 지원되는 대역들의 수는 통상적인 기술들에 비하여 7-배(7-fold)만큼 성장할 것으로 추정된다. 결과적으로, 스마트폰들의 RF 프런트 엔드(front end)에서의 더 많은 대역 평균 고 선택성 필터 성능이 구별자가 된다. 불행히도, 통상적인 기술들은 몇몇 제한들을 갖는다.
즉, 통상적인 필터 기술은 비정질 재료에 기반하며, 그것의 전기기계적 결합 효율이 열악하고(재료들을 함유하는 비-리드(non-lead)에 대하여 단지 7.5%), 이는 고 선택성 필터들에서 거의 절반의 송신 전력이 소산되는 것을 야기한다. 이에 더하여, 단결정 음향파 디바이스들은 인접 채널 거절에 있어서 개선들을 제공할 것으로 예상된다. 현재 스마트폰 내에 이십(20)개 이상의 필터들이 존재하며, 필터들이 전력 증폭기와 안테나 솔루션(antenna solution) 사이에 삽입되기 때문에, 시스템 내에서 스펙트럼 효율을 최대화하고 스마트폰 수신기의 신호 품질을 향상시키면서, 전력 증폭기의 크기, 열 소산을 감소시킴으로써 RF 프런트 엔드를 개선할 수 있는 기회가 존재한다.
단결정 음향파(single crystal acoustic wave) 디바이스(이하에서 "SAW" 디바이스) 및 필터 솔루션을 사용하면, 다음의 이점들 중 하나 이상이 달성될 수 있다: (1) (200mm에 이르는) 큰 직경의 실리콘 웨이퍼들이 비용-효율적인 고 성능 솔루션들을 실현할 것으로 예상되며, (2) 최근 엔지니어링된(engineered) 변형 피에조(strained piezo) 전기 재료들을 가지고 3배 이상의 전기기계적 결합 효율이 예상되고, (3) 필터 삽입 손실이 1dB만큼 감소될 것으로 예상되며 이는 더 긴 배터리 수명을 가능하게 하고, 더 작은 RF 풋프린트(footprint)를 가지고 열 관리를 개선할 것으로 예상되고 이는 신호 품질 및 사용자 경험을 개선한다. 이러한 그리고 다른 이점들은, 본 명세서 전체에 걸쳐서 더 구체적으로는 아래에 추가적으로 제공되는 바와 같은 본 디바이스 및 방법에 의해 실현될 수 있다.
도 1은 본 발명의 일 예에 따른 표면 단결정 음향 공진기를 예시하는 간략화된 도면이다. 이러한 도면은 단지 일 예이며, 이는 청구항들의 범위를 부당하게 제한하지 않아야만 한다. 기판(110) 위에 놓인 결정질 피에조 재료(120)를 갖는 본 표면 단결정 음향 공진기 디바이스(100)가 예시된다. 도시된 바와 같이, 음향파는 제 1 공간 영역으로부터 전기적 포트들(140)의 쌍에 실질적으로 평행한 제 2 공간 영역으로 측면 방향으로 전파하며, 이는 전기적 포트들(140) 사이에 공간적으로 배치된 복수의 금속 라인들(131)을 갖는 인터-디지털 트랜스듀서(inter-digital transducer) 구성(130)을 형성한다. 일 예에 있어서, 좌측 편 상의 전기적 포트들은 신호 입력을 위해 지정될 수 있으며, 반면 우측 편 상의 전기적 포트들은 신호 출력을 위해 지정된다. 일 예에 있어서, 전극 영역들의 쌍이 구성되며, 이는 제 2 전극 재료에 결합된 접촉 영역에 평행한 평면 부근으로 라우팅(route)된다.
SAW 디바이스 예에 있어서, 표면 탄성파(surface acoustic wave)들은 880MHz 내지 915MHz 주파수 대역 - 유럽, 중동 및 아프리카(Europe, Middle East and Africa; EMEA) LTE 가능 모바일 스마트 폰에 대하여 지정된 통과대역 - 근처의 협소한 주파수 대역에 걸쳐 공진 작용(resonant behavior)을 생성한다. 통신 디바이스에 대한 동작의 지역에 따라서, 변형들이 존재할 수 있다. 예를 들어, 북미 송신 대역들에 있어서, 공진기는, 공진 작용이 777MHz 내지 787MHz 주파수 통과대역 근처에 존재하도록 설계될 수 있다. 2570MHz 내지 2620 MHz 통과대역 내의 아시아 송신 대역과 같이, 다른 지역들에서 발견되는 다른 송신 대역들은 주파수가 훨씬 더 높을 수 있다. 또한, 본원에서 제공되는 예들은 송신 대역들을 위한 것이다. 유사한 방식으로, 라디오 프런트 엔드의 수신기 측 상의 통과대역이 또한 유사한 수행 공진 필터들을 필요로 한다. 물론, 변형예들, 수정예들, 및 대안예들이 존재할 수 있다.
표면 탄성파 디바이스들의 다른 특성들은, (도 1에서 서로 맞물린(interdigitated) 레이아웃에서 핑거(finger)들에 의해 결정되는) 파장으로 나누어진 (공진기에 대하여 선택된 피에조-전기 재료의 결정질 품질에 의해 결정되는) 표면 전파 속도에 의해 결정되는 SAW 디바이스의 기본 주파수를 포함한다. GaN에서 측정된 약 5800m/s의 (SAW 속도로도 지칭되는) 전파 속도가 기록되었으며, 반면 유사한 값들이 AlN에 대해서도 예상된다. 따라서, 이러한 III 족-질화물의 더 높은 SAW 속도는, 공진기가 주어진 디바이스 기하구조에 대하여 더 높은 주파수 신호들을 프로세싱하는 것을 가능하게 한다.
III 족-질화물들로부터 만들어진 공진기들이 바람직하며, 예컨대 재료들이 고전력(그들의 높은 임계 전기장을 레버리징(leverage)하여), 높은 온도(그들의 큰 밴드갭(bandgap)으로부터의 낮은 진성(intrinsic) 캐리어 농도) 및 높은 주파수(높은 포화된 전자 속도들)에서 동작한다. 몇 가지만 예를 들면, (10 와트보다 더 큰) 이러한 고전력 디바이스들이 무선 인프라스트럭처, 및 상용 및 군사 레이더 시스템들에서 사용된다. 추가로, 이러한 디바이스들의 안정성, 생존성 및 신뢰성이 필드 배치(field deployment)를 위하여 중요하다.
본 디바이스 내에 제공되는 엘러먼트들의 각각의 추가적인 세부사항들은 본 명세서 도처에서 그리고 더 구체적으로는 아래에서 발견될 수 있다.
도 2는 본 발명의 일 예에 따른 벌크 단결정 음향 공진기를 예시하는 간략화된 도면이다. 이러한 도면은 단지 일 예이며, 이는 청구항들의 범위를 부당하게 제한하지 않아야만 한다. 결정질 피에조 재료를 갖는 본 벌크 단결정 음향 공진기 디바이스(200)가 예시된다. 도시된 바와 같이, 음향파는 상부 전극 재료(231)와 기판 부재(210) 사이에서 제 1 공간 영역으로부터 제 2 공간 영역으로 수직 방향으로 전파한다. 도시된 바와 같이, 결정질 피에조 재료(220)는 상부(231)와 하부(232) 전극 재료 사이에 구성된다. 상단 전극 재료(231)는 복수의 선택적인 반사기 층들 아래에 구성되며, 이들은 음향 반사 영역(240)을 형성하기 위하여 상단 전극(231) 위에 놓이도록 형성된다.
벌크 탄성파(bulk acoustic wave)(이하에서, "BAW") 디바이스 예에 있어서, 음향파들은 3600MHz 내지 3800MHz 주파수 대역 - LTE 가능 모바일 스마트 폰에 대하여 지정된 통과대역 - 근처의 협소한 주파수 대역에 걸쳐 공진 작용을 생성한다. 통신 디바이스에 대한 동작의 지역에 따라서, 변형들이 존재할 수 있다. 예를 들어, 북미 송신 대역들에 있어서, 공진기는, 공진 작용이 2000MHz 내지 2020MHz 주파수 통과대역 근처에 존재하도록 설계될 수 있다. 2500MHz 내지 2570 MHz 통과대역 내의 아시아 송신 대역과 같은 다른 송신 대역들이 다른 지역들에서 발견된다. 또한, 본원에서 제공되는 예들은 송신 대역들을 위한 것이다. 유사한 방식으로, 라디오 프런트 엔드의 수신기 측 상의 통과대역이 또한 유사한 수행 공진 필터들을 필요로 한다. 물론, 변형예들, 수정예들, 및 대안예들이 존재할 수 있다.
단결정 BAW 디바이스들의 다른 특성들은 디바이스 내의 전기기계적 음향 결합을 포함하며, 이는, (피에조 재료 내의 산란 및 반사들에 의해 영향을 받는) 음향파 속도로 나누어진 (단결정 피에조 층의 설계 및 변형에 의해 영향을 받는) 피에조 전기 상수에 비례한다. GaN 내에서 5300m/s가 넘는 음향파 속도가 관찰되었다. 따라서, 이러한 III 족-질화물의 높은 음향파 속도는, 공진기가 주어진 디바이스 기하구조에 대하여 더 높은 주파수 신호들을 프로세싱하는 것을 가능하게 한다.
SAW 디바이스들과 유사하게, III 족-질화물들로부터 만들어진 공진기들이 바람직하며, 예컨대 재료들이 고전력(그들의 높은 임계 전기장을 레버리징하는), 높은 온도(그들의 큰 밴드갭으로부터의 낮은 진성 캐리어 농도) 및 높은 주파수(높은 포화된 전자 속도들)에서 동작한다. 몇 가지만 예를 들면, (10 와트보다 더 큰) 이러한 고전력 디바이스들이 무선 인프라스트럭처, 및 상용 및 군사 레이더 시스템들에서 사용된다. 추가로, 이러한 디바이스들의 안정성, 생존성 및 신뢰성이 필드 배치를 위하여 중요하다.
본 디바이스 내에 제공되는 재료들의 각각의 추가적인 세부사항들은 본 명세서 도처에서 그리고 더 구체적으로는 아래에서 발견될 수 있다.
일 예에 있어서, 디바이스는, 표면 영역을 가진 기판을 갖는다. 일 예에 있어서, 기판은 재료, 복합물, 또는 다른 구조체의 층일 수 있다. 일 예에 있어서, 기판은 유전체 재료, 전도성 재료, 반도체 재료, 또는 이러한 재료들의 임의의 조합으로부터 선택될 수 있다. 일 예에 있어서, 기판은 또한 폴리머 부재 또는 유사한 것일 수 있다. 선호되는 예에 있어서, 기판은, 실리콘, 비화 갈륨, 산화 알루미늄, 또는 다른 것들, 및 이들의 조합들로부터 제공된 재료로부터 선택된다.
일 예에 있어서, 기판은 실리콘이다. 기판은, 오프-셋(off-set) 또는 오프 컷(off cut) 구성일 수 있는 표면 영역을 갖는다. 일 예에 있어서, 표면 영역은 0.5 도 내지 1.0 도 범위의 오프-셋 각도로 구성된다. 일 예에 있어서, 기판은 <111> 배향되며, (103 ohm-cm보다 더 큰) 높은 비저항을 갖는다. 물론, 다른 변형예들, 수정예들, 및 대안예들이 존재할 수 있다.
일 예에 있어서, 디바이스는 기판의 일 부분에 결합된 제 1 전극 재료 및, 0.4 마이크론보다 더 큰 두께를 갖는 단결정 커패시터 유전체 재료를 갖는다. 일 예에 있어서, 단결정 커패시터 유전체 재료는 적절한 전위 밀도를 갖는다. 전위 밀도는 1012 결함/cm2보다는 더 작으며, cm2 당 104 결함보다는 더 크고, 및 이들의 변형들이다. 디바이스는 단결정 커패시터 유전체 재료 위에 놓이는 제 2 전극 재료를 갖는다. 이러한 재료들의 각각의 추가적인 세부사항들은 본 명세서 도처에서 그리고 더 구체적으로는 이하에서 발견될 수 있다.
일 예에 있어서, 단결정 커패시터 재료는 바람직한 전기적 속성들을 갖는 적절한 단결정 재료이다. 일 예에 있어서, 단결정 커패시터 재료는 일반적으로, InN, InGaN, BN, 또는 다른 III 족 질화물들 사이에서 특히 AlN, AlGaN, 또는 GaN과 같은 재료를 함유하는 질소 및 갈륨이다. 일 예에 있어서, 단결정 커패시터 재료는 하이 K 유전체, ZnO, MgO, 또는 MgZnGaInO의 합금들을 포함하는 단결정 산화물 중 적어도 하나로부터 선택된다. 일 예에 있어서, 하이 K는, 1012 결함/cm2보다는 더 작으며 cm2 당 104 결함보다는 더 큰 결함 밀도에 의해 특징지어진다. 물론, 다른 변형예들, 수정예들, 및 대안예들이 존재할 수 있다.
일 예에 있어서, 단결정 커패시터 유전체 재료는 적어도 50 마이크론 곱하기 50 마이크론의 표면 영역, 및 변형들에 의해 특징지어진다. 일 예에 있어서, 표면 영역은 200 마이크로 x 200um일 수 있거나 또는 1000um x 1000um만큼 클 수 있다. 물론, 변형예들, 수정예들, 및 대안예들이 존재한다.
일 예에 있어서, 단결정 커패시터 유전체 재료는 기판에 대하여 보상하기 위하여 제 1 변형 상태(strain state)로 구성된다. 즉, 단결정 재료는 위에 놓인 기판 재료에 대하여 압축 또는 인장 변형 상태이다. 일 예에 있어서, 실리콘 상에 증착될 때 GaN의 변형 상태는 인장 변형되며, 반면 AlN 층은 실리콘 기판에 대하여 압축적인 변형이다.
선호되는 예에 있어서, 단결정 커패시터 유전체 재료는 기판의 노출된 표면 위에 놓이게 증착된다. 일 예에 있어서, 단결정 커패시터 유전체는 기판의 결정질 구조에 대하여 격자 불일치되며, AlN 또는 SiN과 같은 압축적인 변형 피에조 핵형성 층을 사용하여 변형 보상될(strain compensated) 수 있다.
일 예에 있어서, 디바이스는 기판의 후면을 통해 구성된 제 1 전극 재료를 갖는다. 일 예에 있어서, 제 1 전극 재료는 기판의 후면을 통해 구성된다. 구성은 기판의 두께 내에 구성된 비아(via) 구조체를 포함한다.
일 예에 있어서, 전극 재료들은 적절한 재료 또는 재료들로 만들어질 수 있다. 일 예에 있어서, 제 1 전극 재료 및 제 2 전극 재료의 각각은 내화 금속 또는 다른 귀금속들로부터 선택된다. 일 예에 있어서, 제 1 전극 재료 및 제 2 전극 재료의 각각은, 탄탈럼, 몰리브데넘, 백금, 티타늄, 금, 알루미늄, 텅스텐, 또는 백금, 이들의 조합들, 또는 유사한 것으로부터 선택된다.
일 예에 있어서, 제 1 전극 재료 및 단결정 커패시터 유전체 재료는 실질적으로 산화물 함유 재료가 없는 제 1 계면 영역을 포함한다. 일 예에 있어서, 제 1 전극 재료 및 단결정 커패시터 유전체 재료는 실질적으로 산화물 함유 재료가 없는 제 2 계면 영역을 포함한다. 일 예에 있어서, 디바이스는, 제 1 접촉부 및 제 2 접촉부의 각각이 동일-평면 배열로 구성될 수 있도록 제 1 전극 재료에 결합된 제 1 접촉부 및 제 2 전극 재료에 결합된 제 2 접촉부를 포함한다.
일 예에 있어서, 디바이스는 제 1 전극 재료에 대해 구성된 반사기 영역을 갖는다. 일 예에 있어서, 디바이스는 또한 제 2 전극 재료에 대해 구성된 반사기 영역을 갖는다. 반사기 영역은 교번하는 저 임피던스(예를 들어, 유전체) 및 고-임피던스(예를 들어, 금속) 반사기 층들로 만들어지며, 여기에서 각각의 층은 두께 내에서 1/4-파장(one quarter-wave)을 목표로 하지만, 다른 변형들이 존재할 수 있다.
일 예에 있어서, 디바이스는 제 1 전극 재료와 단결정 커패시터 유전체 재료 사이에 제공되는 핵형성 재료를 갖는다. 핵형성 재료는 전형적으로 AlN 또는 SiN이다.
일 예에 있어서, 디바이스는 제 2 전극 재료와 단결정 커패시터 유전체 재료 사이에 제공되는 캐핑(capping) 재료를 갖는다. 일 예에 있어서, 캐핑 재료는 GaN이다.
일 예에 있어서, 단결정 커패시터 유전체 재료는 바람직하게는 다른 속성들을 갖는다. 즉, 단결정 커패시터 유전체 재료는 1 도보다 더 작은 FWHM에 의해 특징지어 진다.
일 예에 있어서, 단결정 커패시터 유전체는 5000 미터/초 이상의 음향 속도로 길이 방향(longitudinal) 신호를 전파하도록 구성된다. 변형이 엔지니어링되는 다른 실시예들에 있어서, 신호는 6000 m/s 이상 및 12,000 m/s 이하일 수 있다. 물론, 변형예들, 수정예들, 및 대안예들이 존재할 수 있다.
디바이스는 또한 2-포트 네트워크 분석기를 사용하여 테스트될 때 바람직한 공진 작용을 갖는다. 공진 작용은 - 하나는 무한의 전기적 임피던스를 나타내며 다른 하나는 0의 임피던스를 나타내는 - 2개의 공진 주파수들(소위 직렬 및 병렬)에 의해 특징지어진다. 이러한 주파수들 사이에서, 디바이스는 유도적으로 행동한다. 일 예에 있어서, 디바이스는 2-포트 분석으로부터 도출되는 s-파라미터를 가지며, 이는 임피던스로 변환될 수 있다. s11 파라미터로부터, 디바이스의 실수 및 허수 임피던스가 추출될 수 있다. s21로부터, 공진기의 송신 이득이 계산될 수 있다. 알려진 피에조 층 두께를 따라 병렬 공진 주파수를 사용하면, 디바이스에 대하여 음향 속도가 계산될 수 있다.
도 3은 본 발명의 일 예에 따른 벌크 단결정 음향 공진기의 특징을 예시하는 간략화된 도면이다. 이러한 도면은 단지 일 예이며, 이는 청구항들의 범위를 부당하게 제한하지 않아야만 한다. 도시된 바와 같이, 도면(300)은 RF 신호들에 대한 대역 통과 필터로서 적용된 본 발명을 예시한다. 아래의 RF 스펙트럼 파장 예시로부터 상승된 어두운 블록에 의해 도시되는 바와 같이, 특정 주파수 영역이 필터를 통과하도록 허용된다. 이러한 블록은 이상의 예시에서 필터를 통과하도록 허용된 신호에 매칭된다. 단결정 디바이스들은, 더 낮은 필터 손실 및 전력 증폭기에 대한 명세 요건들의 완화에 기인하여 BAW 디바이스들에 비하여 더 양호한 음향 품질을 제공할 수 있다. 이들은, 본 발명을 사용하는 디바이스들에 대하여 이점들, 예컨대 연장된 배터리, 효율적인 스펙트럼 사용, 중단되지 않는 통화자(caller) 경험, 및 다른 것들을 야기할 수 있다.
도 4는 본 발명의 일 예에 따른 피에조 구조체를 예시하는 간략화된 도면이다. 이러한 도면은 단지 일 예이며, 이는 청구항들의 범위를 부당하게 제한하지 않아야만 한다. 일 예에 있어서, 구조체(400)는 표면 영역을 포함하는 벌크 기판 부재(410) 상에 구성된다. 일 예에 있어서, 단결정 피에조 재료 에피택셜(420)은 성장 프로세스를 사용하여 형성된다. 성장 프로세스는 화학 기상 증착, 분자 빔 에피택셜 성장, 또는 기판의 표면 위에 놓는 다른 기술들을 포함할 수 있다. 일 예에 있어서, 단결정 피에조 재료는 단결정 질화 갈륨(GaN) 재료, 단결정 Al(x)Ga(1-x)N(여기에서 0<x<1.0(x="Al 몰 분율")) 재료, 단결정 질화 알루미늄(AlN) 재료, 또는 서로 조합된 전술한 것들 중 임의의 것을 포함할 수 있다. 물론, 수정예들, 대안예들, 및 변형예들이 존재할 수 있다. 기판의 각각의 추가적인 세부사항들은 본 명세서 도처에서 그리고 더 구체적으로는 이하에서 발견될 수 있다.
도 5는 본 발명의 대안적인 예에 따른 피에조 구조체를 예시하는 간략화된 도면이다. 이러한 도면은 단지 일 예이며, 이는 청구항들의 범위를 부당하게 제한하지 않아야만 한다. 일 예에 있어서, 구조체(500)는, 기판(510)의 표면 위에 놓이는 핵형성 영역(530)을 위에 놓도록 구성된다. 일 예에 있어서, 핵형성 영역(530)은 하나의 층이거나 또는 복수의 층들일 수 있다. 핵형성 영역은 공진기 회로 내의 음향 결합을 가능하게 하기 위하여 피에조-전기 재료를 사용하여 만들어진다. 일 예에 있어서, 핵형성 영역은 얇은 피에조-전기 핵형성 층이며, 이는 0 내지 100nm 두께의 범위를 가질 수 있고, 기판의 표면 위에 놓이는 단결정 피에조 재료(520)의 성장을 개시하는데 사용될 수 있다. 일 예에 있어서, 핵형성 영역은 얇은 SiN 또는 AlN 재료를 사용하여 만들어질 수 있지만, 변형들을 포함할 수 있다. 일 예에 있어서, 단결정 피에조 재료는 0.2um 내지 20um의 범위일 수 있는 두께를 갖지만, 변형들이 존재할 수 있다. 일 예에 있어서, 약 2um의 두께를 갖는 피에조 재료는 전형적으로 2GHz 음향 공진기 디바이스를 위한 것이다. 기판의 각각의 추가적인 세부사항들은 본 명세서 도처에서 그리고 더 구체적으로는 이하에서 발견될 수 있다.
도 6은 본 발명의 대안적인 예에 따른 피에조 구조체를 예시하는 간략화된 도면이다. 이러한 도면은 단지 일 예이며, 이는 청구항들의 범위를 부당하게 제한하지 않아야만 한다. 일 예에 있어서, 구조체(600)는 GaN 피에조 재료(620)를 사용하여 구성된다. 일 예에 있어서, 영역들의 각각은 단결정이거나 또는 실질적으로 단결정이다. 일 예에 있어서, 하나의 층이거나 또는 층들일 수 있는 얇은 AlN 또는 SiN 피에조 핵형성 영역(630)을 사용하여 구조체가 제공된다. 일 예에 있어서, 영역은 비의도적 도핑(unintentional dope; UID)되며, 기판(610)의 표면 영역 상의 GaN을 변형 보상하기 위하여 제공된다. 일 예에 있어서, 핵형성 영역은 위에 놓이는 (1014/cm3 내지 1018/cm3 사이의 Nd-Na를 갖는) GaN 단결정 피에조 영역을 가지며, 두께는 1.0um 내지 10um 사이의 범위이지만, 변형들이 존재한다. 기판의 각각의 추가적인 세부사항들은 본 명세서 도처에서 그리고 더 구체적으로는 이하에서 발견될 수 있다.
도 7은 본 발명의 대안적인 예에 따른 피에조 구조체를 예시하는 간략화된 도면이다. 이러한 도면은 단지 일 예이며, 이는 청구항들의 범위를 부당하게 제한하지 않아야만 한다. 도시된 바와 같이, 구조체(700)는 AlN 피에조 재료(720)를 사용하여 구성된다. 영역들의 각각은 단결정이거나 또는 실질적으로 단결정이다. 일 예에 있어서, 하나의 층이거나 또는 층들일 수 있는 얇은 AlN 또는 SiN 피에조 핵형성 영역(730)을 사용하여 구조체가 제공된다. 일 예에 있어서, 영역은 비의도적 도핑(UID)되며, 기판(710)의 표면 영역 상의 AlN을 변형 보상하기 위하여 제공된다. 일 예에 있어서, 핵형성 영역은 위에 놓이는 (1014/cm3 내지 1018/cm3 사이의 Nd-Na를 갖는) AlN 단결정 피에조 영역을 가지며, 두께는 1.0um 내지 10um 사이의 범위이지만, 변형들이 존재한다. 기판의 각각의 추가적인 세부사항들은 본 명세서 도처에서 그리고 더 구체적으로는 이하에서 발견될 수 있다.
도 8은 본 발명의 대안적인 예에 따른 피에조 구조체를 예시하는 간략화된 도면이다. 이러한 도면은 단지 일 예이며, 이는 청구항들의 범위를 부당하게 제한하지 않아야만 한다. 도시된 바와 같이, 구조체(800)는 AlGaN 피에조 재료(820)를 사용하여 구성된다. 영역들의 각각은 단결정이거나 또는 실질적으로 단결정이다. 일 예에 있어서, 하나의 층이거나 또는 층들일 수 있는 얇은 AlN 또는 SiN 피에조 핵형성 영역(830)을 사용하여 구조체가 제공된다. 일 예에 있어서, 영역은 비의도적 도핑(UID)되며, 기판(810)의 표면 영역 상의 AlN을 변형 보상하기 위하여 제공된다. 일 예에 있어서, Al(x)Ga(1-x)N인 AlGaN 단결정 피에조 층은, 다른 특징들 중에서도 특히, 0<x<1.0의 Al 몰 조성, (Nd-Na: 1014/cm3 내지 1018/cm3 사이), 1um 내지 10um 사이의 범위의 두께를 갖는다. 기판의 각각의 추가적인 세부사항들은 본 명세서 도처에서 그리고 더 구체적으로는 이하에서 발견될 수 있다.
도 9는 본 발명의 대안적인 예에 따른 피에조 구조체를 예시하는 간략화된 도면이다. 이러한 도면은 단지 일 예이며, 이는 청구항들의 범위를 부당하게 제한하지 않아야만 한다. 구조체(900)는 AlN/AlGaN 피에조 재료(931, 920)를 사용하여 구성된다. 영역들의 각각은 단결정이거나 또는 실질적으로 단결정이다. 일 예에 있어서, 하나의 층이거나 또는 층들일 수 있는 얇은 AlN 또는 SiN 피에조 핵형성 영역(930)을 사용하여 구조체가 제공된다. 일 예에 있어서, 영역은 비의도적 도핑(UID)되며, 기판(910)의 표면 영역 상의 AlN을 변형 보상하기 위하여 제공된다. 일 예에 있어서, 하나 이상의 교번하는 스택(stack)들이 핵형성 영역 위에 놓이도록 형성된다. 일 예에 있어서, 스택은 AlGaN/AlN 단결정 피에조 층을 포함하고, 여기에서 Al(x)Ga(1-x)N은, 0<x<1.0의 Al 몰 조성; (Nd-Na: 1014/cm3 내지 1018/cm3 사이), 1um 내지 10um 사이의 범위의 두께를 가지며; AlN(1nm<두께<30nm)은 격자를 변형 보상하고 더 두꺼운 AlGaN 피에조 층을 가능하게 하도록 역할한다. 일 예에 있어서, 최종 단결정 피에조 층은 AlGaN이다. 일 예에 있어서, 구조체는, 다른 것들 중에서도 특히, 적어도 1um의 그리고 10um보다는 작은 총 스택 두께를 갖는다. 기판의 각각의 추가적인 세부사항들은 본 명세서 도처에서 그리고 더 구체적으로는 이하에서 발견될 수 있다.
도 10은 본 발명의 대안적인 예에 따른 피에조 구조체를 예시하는 간략화된 도면이다. 이러한 도면은 단지 일 예이며, 이는 청구항들의 범위를 부당하게 제한하지 않아야만 한다. 도시된 바와 같이, 구조체(1000)는 선택적인 GaN 피에조-전기 캡 층 또는 층들(1040)을 갖는다. 일 예에 있어서, 캡 층(1040) 또는 영역은, 다른 것들 중에서도 특히, 전술된 예들 중 임의의 것 상에 구성될 수 있다. 일 예에 있어서, 캡 영역은 적어도 하나 이상의 이점들을 포함할 수 있다. 이러한 이점들은, 다른 것들 중에서도 특히, 상면 금속(전극 1)으로부터 피에조 재료 내로의 개선된 전기-음향 결합, 감소된 표면 산화, 개선된 제조를 포함한다. 일 예에 있어서, GaN 캡 영역은 1nm-10nm 사이의 범위의 두께를 가지며, 1014/cm3 내지 1018/cm3 사이의 Nd-Na를 갖지만, 변형들이 존재할 수 있다. 기판의 각각의 추가적인 세부사항들은 본 명세서 도처에서 그리고 더 구체적으로는 이하에서 발견될 수 있다.
도 11은 본 발명의 일 예에 따른 기판 부재(1100)의 간략화된 도면이다. 이러한 도면은 단지 일 예이며, 이는 청구항들의 범위를 부당하게 제한하지 않아야만 한다. 일 예에 있어서, 단결정 음향 공진기 재료(1120)는 기판(1110) 상에서 (CVD 또는 MBE 기술을 사용하여) 에피택셜 성장된 단결정 피에조 재료일 수 있다. 기판(1110)은 벌크 기판, 합성물, 또는 다른 부재일 수 있다. 벌크 기판(1110)은 바람직하게는, 질화 갈륨(GaN), 탄화 실리콘(SiC), 실리콘(Si), 사파이어(Al2O3), 질화 알루미늄(AlN), 이들의 조합들, 및 유사한 것이다.
도 12는 본 발명의 일 예에 따른 기판 부재(1200)의 간략화된 도면이다. 이러한 도면은 단지 일 예이며, 이는 청구항들의 범위를 부당하게 제한하지 않아야만 한다. 일 예에 있어서, 단결정 음향 공진기 재료(1220)는 기판(1210) 상에서 (CVD 또는 MBE 기술을 사용하여) 에피택셜 성장된 단결정 피에조 재료일 수 있다. 기판(1210)은 벌크 기판, 합성물, 또는 다른 부재일 수 있다. 벌크 기판(1210)은 바람직하게는, 질화 갈륨(GaN), 탄화 실리콘(SiC), 실리콘(Si), 사파이어(Al2O3), 질화 알루미늄(AlN), 이들의 조합들, 및 유사한 것이다. 일 예에 있어서, 기판의 표면 영역(1211)은 드러나 있으며, 노출된 결정질 재료이다.
도 13은 본 발명의 예들에 따른 본 예들과 비교된 통상적인 필터의 특징들을 예시하는 간략화된 표이다. 도시된 바와 같이, "본 예" 대 "통상적인" 실시예들의 명세들이 "필터 솔루션" 아래의 기준에 대하여 도시된다.
일 예에 있어서, GaN, SiC 및 Al2O3 배향은 피에조-전기 재료 내의 분극 필드(polarization field)를 개선하거나 또는 한층 더 최대화하기 위하여 c-축이다. 일 예에 있어서, 실리콘 기판 배향은 동일하거나 또는 유사한 이유로 <111> 배향이다. 일 예에 있어서, 기판은 오프-커팅되거나 또는 오프셋될 수 있다. c-축 또는 <111>은 공칭 배향인 반면, +/- 1.5 도 사이의 오프컷 각도는 다음의 이유들 중 하나 이상을 위하여 선택될 수 있다: (1) 프로세스의 제어성; (2) 음향 공진기의 K2의 최대화, 및 다른 이유들. 일 예에 있어서, 기판은 면(face), 예컨대 성장 면 상에서 성장된다. (더 성숙한 프로세스에 기인하여) Ga-면이 선호되는 성장 표면이다. 일 예에 있어서, 기판은 104 ohm-cm보다 더 큰 기판 비저항을 갖지만, 변형들이 존재할 수 있다. 일 예에 있어서, 기판 두께는 단결정 피에조 증착 재료의 성장의 시점에 100um 내지 1mm의 범위이다. 물론, 변형예들, 수정예들, 및 대안예들이 존재할 수 있다.
본원에서 사용되는 용어들 "제 1", "제 2", "제 3" 및 "제 n"은 일반적인 의미 하에서 해석되어야만 한다. 이러한 용어들은, 단독으로 또는 함께, 당업자에 의해 그렇게 이해되지 않는 한, 반드시 순서를 의미하지는 않는다. 추가적으로, 용어들 "상단" 및 "하단"은 중력의 방향에 대한 기준의 의미를 갖지 않을 수 있으며, 동시에 일반적인 의미 하에서 해석되어야만 한다. 이러한 용어들이 본원의 청구항들의 범위를 부당하게 제한하지 않아야만 한다.
본원에서 사용되는 용어 기판은, GaN, InGaN, AlGaN, 또는 III 족 함유 합금들 또는 시작 재료들로서 사용되는 조성물들, 또는 AlN 또는 유사한 것을 포함하는 III 족-질화물 기반 재료들과 연관된다. 이러한 시작 재료는 극성 GaN 기판들(즉, 최대 면적 표면이 공칭적으로 (h k l) 평면이며, h=k=0이고 l은 0이 아닌 기판), 비-극성 GaN 기판들(즉, 최대 면적 표면이 이상에서 설명된 극성 배향으로부터 (h k l) 평면을 향해 약 80-100 도 범위의 각도로 배향되며, l=0이고 h 및 k 중 적어도 하나는 0이 아닌 기판 재료), 또는 반-극성(semi-polar) GaN 기판들(즉, 즉, 최대 면적 표면이 이상에서 설명된 극성 배향으로부터 (h k l) 평면을 향해 약 +0.1 내지 80 도 또는 110-179.9 도 범위의 각도로 배향되며, l=0이고 h 및 k 중 적어도 하나는 0이 아닌 기판 재료)을 포함한다.
도시된 바와 같이, 본 디바이스는 적절한 패키지 내에 봉입(enclose)될 수 있다. 일 예로서, 패키징된 디바이스는 이상에서 설명된 엘러먼트들의 임의의 조합뿐만 아니라, 본 명세서 외부의 것을 포함할 수 있다. 본원에서 사용되는 용어 "기판"은 벌크 기판을 의미할 수 있거나 또는, 에피택셜 영역들, 또는 기능적 영역들을 포함하는 갈륨 및 질소, 조합들, 및 유사한 것과 같은 위에 놓이는 성장 구조체들을 포함할 수 있다.
일 예에 있어서, 본 개시는 단결정 음향 공진기(SCAR) 디바이스의 단계적인 제조를 제공한다. 추가적으로, 본 개시는, 다른 디바이스들 중에서도 특히, SCAR 필터를 제공하기 위하여 2개 이상의 공진기들을 함께 제조하기 위한 제조 프로세스들을 제공한다. 일 예에 있어서, 본 프로세스들은 효율적인 동작들, 및 경쟁력 있는 비용들을 위하여 통상적인 대량 웨이퍼 제조 설비들을 사용하여 구현될 수 있다. 물론, 다른 변형예들, 수정예들, 및 대안예들이 존재할 수 있다.
도 14 내지 도 22는 본 발명의 일 예에 있어서 단결정 음향 공진기 디바이스에 대한 제조 방법을 예시한다. 이러한 예시들은 단지 예들이며, 이들이 본원의 청구항들의 범위를 부당하게 제한하지 않아야만 한다.
도면들을 참조하면, 제조 프로세스의 일 예는 아래와 같이 간략하게 설명될 수 있다:
1. 시작;
2. 표면 영역을 갖는, 예를 들어, 150mm 또는 200mm 직경의 재료의 기판 부재를 제공한다;
3. 표면 영역을 처리한다;
4. 표면 영역 위에 놓이는 단결정 피에조 재료를 포함하는 에피택셜 재료를 희망되는 두께까지 형성한다;
5. 트렌치(trench) 영역을 형성하기 위하여 마스킹 및 에칭 프로세스를 사용하여 에피택셜 재료에 제공되는 패턴을 통해 표면 영역의 노출된 부분을 형성하는 것을 초래함으로써 에피택셜 재료를 패턴화한다;
6. 상면 랜딩 패드(landing pad) 금속을 형성하되, 이는, 이하에서 정의되는 바와 같이, 후면 기판 에칭 프로세스에서 에칭제(etchant)들과 느리게 반응하는 금속 층을 갖는 스택을 포함할 수 있다;
7. 에피택셜 재료의 일 부분 위에 놓이는 제 1 전극 부재, 및 상면 랜딩 패드 금속 위에 놓이는 제 2 전극 부재를 포함하는 상면 전극 부재들을 형성한다;
8. 제 1 전극 부재 위에 놓이는 에피택셜 재료의 후면을 노출시키는 제 1 트렌치 영역 및 랜딩 패드 금속의 후면을 노출시키는 제 2 트렌치 영역을 형성하기 위하여 후면으로부터 기판의 일 부분을 마스킹하고 (에칭을 통해) 제거한다.
9. 에피택셜 재료로부터 상면 랜딩 패드 금속 위에 놓이는 제 2 전극 부재에 결합된 랜딩 부재 금속의 후면으로의 연결을 형성하기 위하여 에피택셜 재료(또는 피에조 멤브레인(membrane))의 노출된 부분 위에 놓이는 제 2 전극에 대한 후면 공진기 금속 재료를 형성한다;
10. 마스킹 및 에칭 프로세스를 사용하여 공진기 활성 영역을 형성하고, 동시에 상단 면 상의 제 2 전극 부재로부터 제 1 전극 부재를 전기적으로 그리고 공간적으로 분리하며, 동시에 공진 커패시터를 또한 미세 튜닝(tune)한다;
11. 상면 표면 상의 상부 표면 영역 위에 놓이는 보호 유전체 재료(예를 들어, SiO2, SiN)의 위에 놓이는 층을 형성한다; 및
12. 희망되는 바와 같이 다른 단계들을 수행한다.
전술된 단계들은 단결정 커패시터 유전체를 사용하여 공진기 디바이스를 형성하기 위하여 제공된다. 보여진 바와 같이, 전극 부재들의 쌍은 디바이스의 일 측으로부터의 접촉을 가능하게 하도록 구성된다. 전극 부재들 중 하나는 후면 접촉을 사용하며, 이는 전극들의 쌍을 구성하기 위하여 금속 스택 층에 결합된다. 물론, 실시예들에 의존하여, 단계들 또는 단계가 부가되거나, 제거되거나, 결합되거나, 재배열되거나, 또는 대체될 수 있거나, 또는 다른 변형들, 대안들, 및 수정들을 갖는다. 본 제조 프로세스의 추가적인 세부사항들은 본 명세서 도처에서 그리고 더 구체적으로는 이하에서 발견될 수 있다.
도 14에 도시된 바와 같이, 방법은 기판 부재(1410)를 제공함으로써 시작한다. 기판 부재는 표면 영역을 갖는다. 일 예에 있어서, 기판 부재 두께(t)는 400um이며, 이는 150mm 또는 200mm 직경 재료의 직경을 가질 수 있지만, 50mm 내지 300mm의 변형들이 존재할 수 있다.
일 예에 있어서, 기판 부재의 표면 영역이 처리된다. 처리는 흔히 세척 및/또는 컨디셔닝(conditioning)을 포함한다. 일 예에 있어서, 처리는 4/1 기압(atmosphere) 내지 1 기압의 범위의 압력에서 (예를 들어, 940℃ 내지 1100℃의 범위 내의) 높은 온도로 흐르는 암모니아 가스를 가지고 MOCVD 또는 LPCVD 반응기 내에서 일어난다. 실시예에 의존하여, 다른 처리 프로세스들이 또한 사용될 수 있다.
일 예에 있어서, 방법은, 디바이스(1400)에 의해 도시된 바와 같이 표면 영역 위에 놓이는 단결정 피에조 재료를 포함하는 에피택셜 재료(1420)를 희망되는 두께까지 형성하는 단계를 포함한다. 트리메틸갈륨(Trimethylgallium; TMG), 트리메틸알루미늄(Trimethylaluminium; TMA), 암모니아(NH3) 및 수소(H2) 가스들의 조합을 사용하면, 커패시터 디바이스의 목표 공진 주파수에 의존하여, 에피택셜 재료는 MOCVD 또는 LPCVD 성장 장치를 사용하여 분위기 제어형 환경(atmospheric controlled environment)에서 940℃ 내지 1100℃ 범위의 높은 온도 하에서 0.4um 내지 7.0um 범위의 두께까지 성장된다. 재료는 또한 cm2 당 104 내지 1012의 결함 밀도를 갖지만, 변형들이 존재할 수 있다.
일 예에 있어서, 디바이스(1500)의 에피택셜 재료(1521)가 패턴화된다(도 15). 패턴화하는 단계는 마스킹 및 에칭 프로세스를 수반한다. 마스크는 보통 1-3 um의 포토레지스트(photoresist)이다. 에칭은, 에칭 레이트(rate) 및 측벽 프로파일을 조정하기 위하여 제어되는 온도 및 압력 조건들 하에서 RIE 또는 ICP 에칭 툴(tool) 내에서 불소-기반 화학물질들(가스들은 BCl3, Cl2, 및/또는 아르곤을 포함할 수 있음)을 사용한다. 패터닝하는 단계는, 에피택셜 재료에 제공되는 패턴을 통해 표면 영역의 노출된 부분의 형성을 초래함으로써 트렌치 영역(또는 비아 구조체)을 형성한다.
일 예에 있어서, 방법은 디바이스(1600)의 상면 랜딩 패드 금속(1630)(도 16)을 형성하며, 이는, 이하에서 정의되는 바와 같이, 후면 기판 에칭 프로세스에서 에칭제들과 느리게 반응하는 금속 층을 갖는 스택을 포함할 수 있다. 일 예에 있어서, 금속은 (탄탈럼, 몰리브데넘, 텅스텐과 같은) 내화 금속 또는 (금, 알루미늄, 티타늄 또는 백금과 같은) 다른 금속이다. 금속은 그 후에, 언급되는 바와 같이 후면 에칭 프로세스에 대한 중단 영역으로서 사용된다.
일 예에 있어서, 방법은 디바이스(1700)의 상면 금속 구조체를 형성한다(도 17). 도시된 바와 같이, 구조체는, 에피택셜 재료의 일 부분 위에 놓이는 제 1 전극 부재(1741), 및 상면 랜딩 패드 금속 위에 놓이는 제 2 전극 부재(1742)를 포함하는 상면 전극 부재들을 갖는다. 금속 구조체는 (탄탈럼, 몰리브데넘, 텅스텐과 같은) 내화 금속을 사용하여 만들어지며, 커패시터 디바이스의 공진 주파수를 정의하기 위해 선택된 300nm의 두께를 갖는다.
일 예에 있어서, 방법은, 기판 상측-면을 아래로 뒤집음으로써 디바이스(1800)의 후면 프로세싱을 수행한다(도 18). 일 예에 있어서, 방법은 기판의 후면의 패턴화 프로세스를 포함한다. 프로세스는, 제 1 전극 부재 위에 놓이는 에피택셜 재료의 후면을 노출시키는 제 1 트렌치 영역 및 랜딩 패드 금속의 후면을 노출시키는 제 2 트렌치 영역을 형성하기 위하여 후면으로부터 기판의 일 부분(1811)의 마스킹 및 에칭을 통한 제거 프로세스를 사용한다. 일 예에 있어서, 에칭은, 에칭 레이트, 선택성 및 측벽 경사도를 제어하기 위하여 정의된 온도 및 압력을 가지고 RIE 또는 ICP 반응기 중 하나에서 불소-기반 가스를 사용하여 수행된다.
다음으로, 방법은, 에피택셜 재료로부터 상면 랜딩 패드 금속 위에 놓이는 제 2 전극 부재에 결합된 랜딩 부재 금속의 후면으로의 연결을 형성하기 위하여 에피택셜 재료(또는 피에조 멤브레인)의 노출된 부분 위에 놓이는 제 2 전극에 대한 디바이스(1900)의 후면 공진기 금속 재료(1943)(도 19)의 형성을 포함한다.
도시된 바와 같이, 피에조 멤브레인(1921)은, 기판 부재(1911)의 상면 및 후면으로부터 구성되는 전극들의 쌍 사이에 샌드위치된다. 부재는 10 ohm-cm보다 더 큰 비저항을 갖는 <111> 배향된 실리콘 기판이다.
일 예에 있어서, 방법은 디바이스(2000)의 마스킹 및 에칭 프로세스를 사용하여 공진기 활성 영역(2022)을 형성하거나 또는 이를 패턴화한다(도 20). 최종 목적은, 상면 측 상에서 제 2 전극 부재로부터 제 1 전극 부재를 전기적으로 그리고 공간적으로 분리하고, 동시에 또한 공진 커패시터를 미세 튜닝하는 것이다. 일 예에 있어서, 공진기 활성 영역은 200um x 200um이다. 패턴화하는 단계는 불소-기반 RIE 또는 ICP 에칭 기술을 사용한다.
방법은 디바이스(2100)의 보호 재료(2150)(도 21)의 층을 형성한다. 일 예에 있어서, 방법은, 순응(conforming) 구조체를 형성하는 이산화 실리콘 및 위에 놓이는 질화 실리콘 캐핑 재료의 조합을 형성한다. 이산화 실리콘 및 질화 실리콘 재료들은 실란, 질소 및 산소 소스들의 조합을 사용하여 형성되고 PECVD 챔버를 사용하여 증착된다.
방법은, 디바이스(2200) 내에, 각기 제 1 상단 전극(1741) 및 제 2 상단 전극(1742)에 전기적으로 결합된 제 1 및 제 2 전극(2261, 2262)을 형성한다(도 22). 진성 디바이스는 2201로서 마킹된다. 일 예에 있어서, 방법은 또한 바람직한 바와 같은 다른 단계들 또는 다른 재료들을 포함할 수 있다.
일 예에 있어서, 본 방법은 또한, 후면 프로세싱, 패시베이션(passivation) 재료, 및 상부 전극 구조체들의 형성을 위하여 이러한 프로세스들 중 하나 이상을 포함할 수 있다. 일 예에 있어서, 위에 놓이는 구조체들을 포함하는 본 기판은 미리 결정된 양의 시간 동안의 HCl:H2O(1:1)를 사용하는 표면 세정을 포함할 수 있으며, 그 다음 헹굼 및 스퍼터링(sputtering) 툴 내로의 로딩(load)이 이어질 수 있다.
전극 금속화(metallization)를 형성하기 위하여 스퍼터링 툴 내에서, 본 방법은 단결정 피에조 재료의 노출된 상면 상에서 스퍼터링 기술을 사용하는 몰리브데넘(Mo) 금속(3000Å) 블랭킷(blanket) 증착을 포함한다. 일 예에 있어서, 희망되는 경우, 얇은 티타늄 접착 금속(<100Å)이 Mo 금속의 형성 이전에 증착될 수 있다. 이러한 티타늄 금속은, 다른 특징들 중에서도 특히 글루(glue) 층으로서 역할한다. 일 예에 있어서, 방법은, (프로브 패드에 Mo를 남기면서) 필드 영역들, 동일 평면 도파관(coplanar waveguide; CPW) 상호연결부, 상단-플레이트/제 1 전극, 비아 랜딩 패드/제 2 전극, 및 정렬 마킹 영역들에서 Mo를 에칭해 제거하기 위하여 마스킹 및 패턴화 프로세스를 수행한다. 일 예에 있어서, 티타늄-알루미늄(100Å/4um)이 프로브 패드 및 CPW 영역들 내의 Mo 금속 상에 증착된다. 일 예에 있어서, Ti/Al은 웨이퍼-레벨 플립-칩 패키지를 위하여 그 후에 증착되는 구리-주석 금속 필라(pillar)들에 대한 랜딩 패드 상에 형성되며 - CuSn 필라들 및 다이 소잉(die sawing)이 증착된다. 일 예에 있어서, 방법은 상면 표면의 유전체 패시베이션(25um의 스핀-온(Spin-on) 폴리머 포토-유전체(ELECTRA WLP SH32-1-1))를 형성하거나, 또는 대안적으로 SiN 또는 SiO2의 조합이 상단 표면 위에 놓이도록 형성된다.
일 예에 있어서, 방법은, 포토-유전체를 노출시키고 패드들 상에서 유전체 재료를 멀어지도록 발달시킴(develop away)으로써 본딩 패드(bond pad)들 및 프로브 패드들을 개방하기 위하여 패턴화하는 단계를 포함한다. 패턴화 프로세스는, 후면 프로세싱이 수행되기 이전에 기판 구조체의 상부 영역을 완료한다. 본 방법의 추가적인 세부사항들은 본 명세서 도처에서 그리고 더 구체적으로는 이하에서 발견될 수 있다.
일 예에 있어서, 기판은 플립 마운트(mount) 웨이퍼 상에 제공되며, (포토레지스트를 사용하여) 후면 프로세스를 시작하기 위하여 캐리어 웨이퍼 상으로 마운팅된다. 일 예에 있어서, 후면 프로세싱은 다-단계(예를 들어, 2 단계) 프로세스를 사용한다. 일 예에 있어서, 웨어퍼는 후면 그라인딩 프로세스를 사용하여 약 500um로부터 약 300um 이하까지 얇아지며, 이는 또한 연마 및 세정을 포함할 수 있다. 일 예에 있어서, 후면은 포토레지스트와 같은 마스킹 재료로 코팅되며, 피에조 재료를 위한 트렌치 영역들 및 랜딩 패드 영역들을 개방하기 위하여 패턴화된다. 일 예에 있어서, 방법은, 예를 들어, 실리콘일 수 있는 기판 내로의 얕은 에칭(shallow etch) 프로세스를 포함한다. 일 예에 있어서, 방법은 피에조 재료의 후면 영역을 개방하고 노출시키기 위하여 포토레지스트로 후면을 코팅하며, 이는 전체 멤브레인 영역을 노출시키고, 이는 봉입된(enclosed) 피에조 재료 및 랜딩 패드 영역들을 포함한다. 일 예에 있어서, 방법은 또한 피에조 재료 및 랜딩 패드들이 노출될 때까지 에칭을 수행한다. 일 예에 있어서, "립(rib)" 지지부는 2-단계 프로세스로부터 기인하는 특징이지만, 이하에서 추가로 설명되는 바와 같이 변형들이 존재할 수 있다.
일 예에 있어서, 후면은 후면 패드 금속(전극 #2), 상호연결부 및 랜딩 패드를 정렬하기 위하여 포토레지스트로 패턴화된다. 일 예에 있어서, 후면은, 다른 적절한 프로세스들 중에서도 특히, 희석된 HCl:H2O(1:1)를 사용하는 세정 프로세스를 사용하여 처리된다. 일 예에 있어서, 방법은 또한 선택적인 영역들 내에 약 3000A의 Mo 금속의 증착을 포함하며, 단, 웨이퍼의 후면은 블랭킷 증착이 아니라 선택적인 방식으로 금속을 가지고 패턴화된다. 일 예에 있어서, 금속은, 기생 커패시턴스를 감소시키고 회로 구현을 위한 후면의 라우팅을 가능하게 하도록 형성되며, 이는 상이한 회로 노드 상호연결들을 위하여 유익하다. 일 예에 있어서, 희망되는 경우, 얇은 티타늄 접착 금속(<100Å)이 Mo 금속의 형성 이전에 글루 재료로서 증착될 수 있다.
일 예에 있어서, 방법은 또한 기계적인 안정성을 위하여 후면 측 표면의 유전체 패시베이션(25um의 스핀-온 폴리머 포토-유전체(ELECTRA WLP SH32-1-1))의 형성을 포함한다. 대안적인 예에 있어서의 일 예에 있어서, 방법은 적절한 보호, 분리를 제공하기 위하여, 그리고 희망되는 경우 다른 특징들을 제공하기 위하여 후면 트렌치 영역을 충전하기 위한 SiN 및/또는 SiO2의 증착을 포함한다.
일 예에 있어서, 방법은 그런 다음 웨이퍼 캐리어 내로의 이송을 위하여 완료된 기판을 분리하고 및/또는 언마운트(unmount)한다. 완료된 기판은 디바이스들, 및 위에 놓이는 보호 재료들을 갖는다. 일 예에 있어서, 기판은 이제 소잉 및 브레이크(saw and break) 및 다른 백엔드(backend) 프로세스들, 예컨대 웨이퍼 레벨 패키징, 또는 다른 기술들을 위해 준비가 된다. 물론, 다른 변형예들, 수정예들, 및 대안예들이 존재할 수 있다.
도 23은 본 발명의 일 예에 있어서 단결정 음향 공진기 디바이스의 회로도들을 예시한다. 이러한 예시는 단지 일 예이며, 본원의 청구항들의 범위를 부당하게 제한하지 않아야만 한다. 회로(2301)는, 피에조 멤브레인(2322)이 제 1 상단 전극(2361)과 제 2 상단 전극(2362) 사이에 샌드위치된 상태의 블록도를 도시한다. 블록도(2301)의 연결 영역(2303)은 회로도(2302) 내에 표현되며, 이는 등가 회로 구성을 도시한다.
도 24 내지 도 32는 본 발명의 일 예에 있어서 단결정 음향 공진기 디바이스에 대한 제조 방법을 예시한다. 이러한 예시는 단지 일 예이며, 본원의 청구항들의 범위를 부당하게 제한하지 않아야만 한다.
대안적인 제조 프로세스의 일 예가 아래와 같이 짧게 설명될 수 있다:
1. 시작;
2. 표면 영역을 갖는, 예를 들어, 150mm 또는 200mm 직경의 재료의 기판 부재를 제공한다;
3. 에피택셜 성장을 위한 준비를 위해 표면 영역을 처리한다;
4. 표면 영역 위에 놓이는 단결정 피에조 재료를 포함하는 에피택셜 재료를 희망되는 두께까지 형성한다;
5. 트렌치 영역을 형성하기 위하여 마스킹 및 에칭 프로세스를 사용하여 에피택셜 재료에 제공되는 패턴을 통해 표면 영역의 노출된 부분을 형성하는 것을 초래함으로써 에피택셜 재료를 패턴화하며; 대안적으로, 에피택셜 재료의 패턴화는 또한 레이저 드릴링(laser drill) 기술을 사용하여 일어날 수 있다;
6. 상면 랜딩 패드 금속을 형성하되, 이는, 이하에서 정의되는 바와 같이, 후면 기판 에칭 프로세스에서 에칭제들과 느리게 반응하는 금속 층을 갖는 스택을 포함할 수 있다;
7. 에피택셜 재료의 일 부분 위에 놓이는 제 1 전극 부재, 및 상면 랜딩 패드 금속 위에 놓이는 제 2 전극 부재를 포함하는 상면 전극 부재들을 형성한다;
8. 제 1 전극 부재 위에 놓이는 에피택셜 재료의 후면을 노출시키고 랜딩 패드 금속의 후면을 노출시키는 단일 트렌치 영역을 형성하기 위하여 후면으로부터 기판의 일 부분을 마스킹하고 (에칭을 통해) 제거하며; 에피택셜 재료에 대한 기계적인 지지를 제공하려는 목적을 가지고 얕은 "립" 구조체가 2-단계 마스킹 및 에칭 프로세스를 사용하여 형성될 수 있다;
9. 에피택셜 재료로부터 상면 랜딩 패드 금속 위에 놓이는 제 2 전극 부재에 결합된 랜딩 부재 금속의 후면으로의 연결을 형성하기 위하여 에피택셜 재료(또는 피에조 멤브레인)의 노출된 부분 위에 놓이는 제 2 전극에 대한 후면 공진기 금속 재료를 형성한다;
10. 상면 상에서 제 2 전극 부재로부터 제 1 전극 부재를 전기적으로 그리고 공간적으로 분리하는 패시베이션 프로세스를 사용하여 낮은 표면 누설 전류를 갖는 공진기 활성 영역을 형성하고, 동시에 공진 커패시터를 미세 조정하며; 유전체 굴절률을 제어하기 위하여 (SiN 또는 SiO2와 같은) 유전체 패시베이션 층이 제어되는 온도 및 압력 환경에서 실란 가스를 사용하는 PECVD 기술을 사용하여 증착된다;
11. 상면 표면 상의 상부 표면 영역 위에 놓이는 보호 유전체 재료(옵션들은 SiO2, SiN, 또는 스핀-온 폴리머 코팅을 포함함)의 위에 놓이는 두께를 형성한다; 및
12. 희망되는 바와 같이 다른 단계들을 수행한다.
전술된 단계들은 단결정 커패시터 유전체를 사용하여 공진기 디바이스를 형성하기 위하여 제공된다. 보여진 바와 같이, 전극 부재들의 쌍은 디바이스의 일 측으로부터의 접촉을 가능하게 하도록 구성된다. 전극 부재들 중 하나는 후면 접촉을 사용하며, 이는 전극들의 쌍을 구성하기 위하여 금속 스택 층에 결합된다. 물론, 실시예들에 의존하여, 단계들 또는 단계가 부가되거나, 제거되거나, 결합되거나, 재배열되거나, 또는 대체될 수 있거나, 또는 다른 변형들, 대안들, 및 수정들을 갖는다. 본 제조 프로세스의 추가적인 세부사항들은 본 명세서 도처에서 그리고 더 구체적으로는 이하에서 발견될 수 있다.
도 24에 도시된 바와 같이, 방법은 기판 부재(2410)를 제공함으로써 시작한다. 기판 부재는 표면 영역을 갖는다. 일 예에 있어서, 기판 부재 두께는 400um이며, 이는 150mm 또는 200mm 직경 재료의 직경을 가질 수 있지만, 50mm 내지 300mm의 변형들이 존재할 수 있다.
일 예에 있어서, 기판 부재의 표면 영역이 처리된다. 처리는 흔히 세척 및/또는 컨디셔닝을 포함한다. 일 예에 있어서, 처리는 4/1 기압 내지 1 기압의 범위의 압력에서 (예를 들어, 940℃ 내지 1100℃의 범위 내의) 높은 온도로 흐르는 암모니아 가스를 가지고 MOCVD 또는 LPCVD 반응기 내에서 일어난다.
일 예에 있어서, 방법은, 디바이스(2400)에 의해 도시된 바와 같이 표면 영역 위에 놓이는 단결정 피에조 재료를 포함하는 에피택셜 재료(2420)를 희망되는 두께(t)까지 형성하는 단계를 포함한다. 트리메틸갈륨(TMG), 트리메틸알루미늄(TMA), 암모니아(NH3) 및 수소(H2) 가스들의 조합을 사용하면, 커패시터 디바이스의 목표 공진 주파수에 의존하여, 에피택셜 재료는 MOCVD 또는 LPCVD 성장 장치를 사용하여 분위기 제어형 환경에서의 940℃ 내지 1100℃ 범위의 높은 온도 하에서 0.4um 내지 7.0um 범위의 두께까지 성장된다. 재료는 또한 cm2 당 104 내지 1012의 결함 밀도를 갖는다.
일 예에 있어서, 디바이스(2500)의 에피택셜 재료(2521)가 패턴화된다(도 25). 패턴화하는 단계는 마스킹 및 에칭 프로세스를 수반한다. 마스크는 보통 1-3 um의 포토레지스트이다. 에칭은, 에칭 레이트 및 측벽 프로파일을 조정하기 위하여 제어되는 온도 및 압력 조건들 하에서 RIE 또는 ICP 에칭 툴 내에서 불소-기반 화학물질들(가스들은 BCl3, Cl2, 및/또는 아르곤을 포함할 수 있음)을 사용한다. 패터닝하는 단계는, 에피택셜 재료에 제공되는 패턴을 통해 표면 영역의 노출된 부분의 형성을 초래함으로써 트렌치 영역(또는 비아 구조체)을 형성한다.
일 예에 있어서, 방법은 디바이스(2600)의 상면 랜딩 패드 금속(2630)(도 26)을 형성하며, 이는, 이하에서 정의되는 바와 같이, 후면 기판 에칭 프로세스에서 에칭제들과 느리게 반응하는 금속 층을 갖는 스택을 포함할 수 있다. 일 예에 있어서, 금속은 (탄탈럼, 몰리브데넘, 텅스텐과 같은) 내화 금속 또는 (금, 알루미늄, 티타늄 또는 백금과 같은) 다른 금속이다. 금속은 그 후에, 언급된 바와 같이 후면 에칭 프로세스에 대한 중단 영역으로서 사용된다.
일 예에 있어서, 방법은 디바이스(2700)의 상면 금속 구조체를 형성한다(도 27). 도시된 바와 같이, 구조체는, 에피택셜 재료의 일 부분 위에 놓이는 제 1 전극 부재(2741), 및 상면 랜딩 패드 금속 위에 놓이는 제 2 전극 부재(2742)를 포함하는 상면 전극 부재들을 갖는다. 금속 구조체는 (탄탈럼, 몰리브데넘, 텅스텐과 같은) 내화 금속을 사용하여 만들어지며, 커패시터 디바이스의 공진 주파수를 정의하기 위해 선택된 300nm의 두께를 갖는다.
일 예에 있어서, 방법은, 기판 상측-면을 아래로 뒤집음으로써 디바이스(2800)의 후면 프로세싱을 수행한다(도 28). 일 예에 있어서, 방법은 기판의 후면(2811)의 패턴화 프로세스를 포함한다. 프로세스는, 제 1 전극 부재 위에 놓이는 에피택셜 재료의 후면을 노출시키는 제 1 트렌치 영역 및 랜딩 패드 금속의 후면을 노출시키는 제 2 트렌치 영역을 형성하기 위하여 후면으로부터 기판의 일 부분의 마스킹 및 에칭을 통한 제거 프로세스를 사용한다. 지지 부재(2812)는 2개의 트렌치 영역들 사이에 구성될 수 있다. 일 예에 있어서, 지지 부재는 하단 면 표면 영역으로부터 리세스(recess)될 수 있지만, 다른 변형들이 존재할 수 있다. 일 예에 있어서, 에칭은, 에칭 레이트, 선택성 및 측벽 경사도를 제어하기 위하여 정의된 온도 및 압력을 가지고 RIE 또는 ICP 반응기 중 하나에서 불소-기반 가스를 사용하여 수행된다.
다음으로, 방법은, 에피택셜 재료로부터 상면 랜딩 패드 금속 위에 놓이는 제 2 전극 부재에 결합된 랜딩 부재 금속의 후면으로의 연결을 형성하기 위하여 에피택셜 재료(또는 피에조 멤브레인)의 노출된 부분 위에 놓이는 제 2 전극에 대한 디바이스(2900)의 후면 공진기 금속 재료(2943)(도 29)의 형성을 포함한다.
도시된 바와 같이, 피에조 멤브레인(2921)은, 기판 부재의 상면 및 후면으로부터 구성되는 전극들의 쌍 사이에 샌드위치된다. 부재는 10 ohm-cm보다 더 큰 비저항을 갖는 <111> 배향된 실리콘 기판이다.
일 예에 있어서, 방법은 마스킹 및 에칭 프로세스를 사용하여 공진기 활성 영역을 형성하거나 또는 이를 패턴화한다. 최종 목적은, 상면 측 상에서 제 2 전극 부재로부터 제 1 전극 부재를 전기적으로 그리고 공간적으로 분리하고, 동시에 또한 공진 커패시터를 미세 튜닝하는 것이다. 일 예에 있어서, 공진기 활성 영역은 200um x 200um이다. 패턴화하는 단계는 불소-기반 RIE 또는 ICP 에칭 기술을 사용한다.
방법은 디바이스(3000)의 패시베이션 층(3050)(도 30) 및 디바이스(3100)의 보호 재료의 층(3170)(도 31)을 형성한다. 일 예에 있어서, 방법은, 순응 구조체를 형성하는 이산화 실리콘 및 위에 놓이는 질화 실리콘 캐핑 재료의 조합을 형성한다. 이산화 실리콘 및 질화 실리콘 재료들은 실란, 질소 및 산소 소스들의 조합을 사용하여 형성되고 PECVD 챔버를 사용하여 증착된다.
방법은, 디바이스(3200) 내에, 각기 제 1 상단 전극(2741) 및 제 2 상단 전극(2742)에 전기적으로 결합되는 제 1 및 제 2 전극(3261, 3262)을 형성한다(도 32). 진성 디바이스는 3201로서 마킹된다. 일 예에 있어서, 방법은 또한 바람직한 바와 같은 다른 단계들 또는 다른 재료들을 포함할 수 있다.
일 예에 있어서, 본 방법은 또한, 후면 프로세싱, 패시베이션 재료, 및 상부 전극 구조체들의 형성을 위하여 이러한 프로세스들 중 하나 이상을 포함할 수 있다. 일 예에 있어서, 위에 놓이는 구조체들을 포함하는 본 기판은 미리 결정된 양의 시간 동안의 HCl:H2O(1:1)를 사용하는 표면 세정을 포함할 수 있으며, 그 다음 헹굼 및 스퍼터링 툴 내로의 로딩이 이어질 수 있다.
전극 금속화를 형성하기 위하여 스퍼터링 툴 내에서, 본 방법은 단결정 피에조 재료의 노출된 상면 상에서 스퍼터링 기술을 사용하는 몰리브데넘(Mo) 금속 (3000Å) 블랭킷 증착을 포함한다. 일 예에 있어서, 희망되는 경우, 얇은 티타늄 접착 금속(<100Å)이 Mo 금속의 형성 이전에 증착될 수 있다. 이러한 티타늄 금속은, 다른 특징들 중에서도 특히 글루 층으로서 역할한다. 일 예에 있어서, 방법은, (프로브 패드에 Mo를 남기면서) 필드 영역들, 동일 평면 도파관(CPW) 상호연결부, 상단-플레이트/제 1 전극, 비아 랜딩 패드/제 2 전극, 및 정렬 마킹 영역들에서 Mo를 에칭해 제거하기 위하여 마스킹 및 패턴화 프로세스를 수행한다. 일 예에 있어서, 티타늄-알루미늄(100Å/4um)이 프로브 패드 및 CPW 영역들 내의 Mo 금속 상에 증착된다. 일 예에 있어서, Ti/Al은 웨이퍼-레벨 플립-칩 패키지를 위하여 그 후에 증착되는 구리-주석 금속 필라들에 대한 랜딩 패드 상에 형성되며 - CuSn 필라들 및 다이 소잉이 증착된다. 일 예에 있어서, 방법은 상면 표면의 유전체 패시베이션(25um의 스핀-온 폴리머 포토-유전체(ELECTRA WLP SH32-1-1))를 형성하거나, 또는 대안적으로 SiN 또는 SiO2의 조합이 상단 표면 위에 놓이도록 형성된다.
일 예에 있어서, 방법은, 포토-유전체를 노출시키고 패드들 상에서 유전체 재료를 멀어지도록 발달시킴으로써 본딩 패드들 및 프로브 패드들을 개방하기 위하여 패턴화하는 단계를 포함한다. 패턴화 프로세스는, 후면 프로세싱이 수행되기 이전에 기판 구조체의 상부 영역을 완료한다. 본 방법의 추가적인 세부사항들은 본 명세서 도처에서 그리고 더 구체적으로는 이하에서 발견될 수 있다.
일 예에 있어서, 기판은 플립 마운트 웨이퍼 상에 제공되며, (포토레지스트를 사용하여) 후면 프로세스를 시작하기 위하여 캐리어 웨이퍼 상으로 마운팅된다. 일 예에 있어서, 후면 프로세싱은 다-단계(예를 들어, 2 단계) 프로세스를 사용한다. 일 예에 있어서, 웨어퍼는 후면 그라인딩 프로세스를 사용하여 약 500um로부터 약 300um 이하까지 얇아지며, 이는 또한 연마 및 세정을 포함할 수 있다. 일 예에 있어서, 후면은 포토레지스트와 같은 마스킹 재료로 코팅되며, 피에조 재료를 위한 트렌치 영역들 및 랜딩 패드 영역들을 개방하기 위하여 패턴화된다. 일 예에 있어서, 방법은, 예를 들어, 실리콘일 수 있는 기판 내로의 얕은 에칭 프로세스를 포함한다. 일 예에 있어서, 방법은 피에조 재료의 후면 영역을 개방하고 노출시키기 위하여 포토레지스트로 후면을 코팅하며, 이는 전체 멤브레인 영역을 노출시키고, 이는 봉입된 피에조 재료 및 랜딩 패드 영역들을 포함한다. 일 예에 있어서, 방법은 또한 피에조 재료 및 랜딩 패드들이 노출될 때까지 에칭을 수행한다. 일 예에 있어서, "립" 지지부는 2-단계 프로세스로부터 기인하는 특징이지만, 변형들이 존재할 수 있다.
일 예에 있어서, 후면은 후면 패드 금속(전극 #2), 상호연결부 및 랜딩 패드를 정렬하기 위하여 포토레지스트로 패턴화된다. 일 예에 있어서, 후면은, 다른 적절한 프로세스들 중에서도 특히, 희석된 HCl:H2O(1:1)를 사용하는 세정 프로세스를 사용하여 처리된다. 일 예에 있어서, 방법은 또한 선택적인 영역들 내에 약 3000A의 Mo 금속의 증착을 포함하며, 단, 웨이퍼의 후면은 블랭킷 증착이 아니라 선택적인 방식으로 금속을 가지고 패턴화된다. 일 예에 있어서, 금속은, 기생 커패시턴스를 감소시키고 회로 구현을 위한 후면의 라우팅을 가능하게 하도록 형성되며, 이는 상이한 회로 노드 상호연결들을 위하여 유익하다. 일 예에 있어서, 희망되는 경우, 얇은 티타늄 접착 금속(<100Å)이 Mo 금속의 형성 이전에 글루 재료로서 증착될 수 있다.
일 예에 있어서, 방법은 또한 기계적인 안정성을 위하여 후면 측 표면의 유전체 패시베이션(25um의 스핀-온 폴리머 포토-유전체(ELECTRA WLP SH32-1-1))의 형성을 포함한다. 대안적인 예에 있어서의 일 예에 있어서, 방법은 적절한 보호, 분리를 제공하기 위하여, 그리고 희망되는 경우 다른 특징들을 제공하기 위하여 후면 트렌치 영역을 충전하기 위한 SiN 및/또는 SiO2의 증착을 포함한다.
일 예에 있어서, 방법은 그런 다음 웨이퍼 캐리어 내로의 이송을 위하여 완료된 기판을 분리하고 및/또는 언마운트한다. 완료된 기판은 디바이스들, 및 위에 놓이는 보호 재료들을 갖는다. 일 예에 있어서, 기판은 이제 소잉 및 브레이크 및 다른 백엔드 프로세스들, 예컨대 웨이퍼 레벨 패키징, 또는 다른 기술들을 위해 준비가 된다. 물론, 다른 변형예들, 수정예들, 및 대안예들이 존재할 수 있다.
도 33은 본 발명의 일 예에 있어서 단결정 음향 공진기 디바이스의 회로도들을 예시한다. 이러한 예시는 단지 일 예이며, 본원의 청구항들의 범위를 부당하게 제한하지 않아야만 한다. 회로(3301)는, 피에조 멤브레인(3322)이 제 1 상단 전극(3361)과 제 2 상단 전극(3362) 사이에 샌드위치된 상태의 블록도를 도시한다. 블록도(3301)의 연결 영역(3303)은 회로도(3302) 내에 표현되며, 이는 등가 회로 구성을 도시한다.
일 예에 있어서, 본 개시는 필요한 경우에만 또는 바람직한 경우에만 부가될 수 있는 음향 반사기 구조체를 예시한다. 일 예에 있어서, 단결정 음향 공진기 디바이스(SCAR) 디바이스 상의 음향 반사기는 개선된 음향 결합, 소위 K2을 제공할 수 있다. 통상적인 BAW 디바이스들에 있어서, 음향 공진기는 기판/캐리어 재료 내로 삽입되며, 이는 사용된다고 하더라도 번거로우며 효율적이지 않을 수 있다. 일 예에 있어서, 기판의 일 부분이 디바이스로부터의 단결정 피에조 재료의 후면으로부터 제거되기 때문에, 음향 반사기는 음향 공진기의 어느 일 측 상에 요구되거나 또는 희망되지 않을 가능성이 있다. 그러나, 반사기가 기판 내로 통합되는 통상적인 벌크 음향파 디바이스들과는 대조적으로, 음향 반사기는 다음의 2가지 기능들을 제공할 수 있는 디바이스의 상면 상에 통합된다: 다른 기능들 중에서도 특히, (i) SCAR 디바이스에 대한 수분 민감도를 감소시키며, 및 (ii) 필터 디바이스 및 주변 환경으로부터의 음향 분리를 제공한다. 이러한 그리고 다른 특징들은 본 명세서 도처에서 그리고 더 구체적으로는 이하에서 발견될 수 있다.
도 34 및 도 35는 본 발명의 일 예에 있어서 단결정 음향 공진기 디바이스(3400, 3500) 상에 구성된 반사기 구조체를 예시한다. 도시된 바와 같이, 디바이스는 이전의 예들(도 14 내지 도 22) 중 하나와 유사한 특징들을 갖는다. 추가적으로, 디바이스는 고 음향 임피던스(3452, 3552)(예를 들어, Mo, W, Cu, Ta와 같은 금속들) 및 저 임피던스 재료들(3451, 3551)(예를 들어, 음향 공진기 디바이스 위에 음향 반사기를 형성하기 위한 것과 같은 유전체들)의 교번하는 1/4 파장 층들을 포함하는 반사기 구조체를 가지고 구성된다. 도 35는 또한, 제 1 상단 전극(1741)에 수평으로 결합된 제 1 전극(3561) 및 제 2 상단 전극(1742)에 수직으로 결합된 제 2 전극(3562)을 도시한다. 진성 디바이스는 3501로서 마킹된다. 물론, 다른 변형예들, 수정예들, 및 대안예들이 존재할 수 있다.
도 36은 이상에서 언급된 도면들의 단결정 음향 공진기 디바이스를 갖는 통합된 반사기 구조체의 회로도들을 예시한다. 이러한 예시는 단지 일 예이며, 본원의 청구항들의 범위를 부당하게 제한하지 않아야만 한다. 도시된 바와 같이, 회로(3601)는, 피에조 멤브레인(3622)이 제 1 상단 전극(3661)과 제 2 상단 전극(3662) 사이에 샌드위치된 상태의 블록도이다. 블록도(3601)의 연결 영역(3603)은 회로도(3602) 내에 표현되며, 이는 등가 회로 구성을 도시한다.
일 예에 있어서, 본 발명은 표면 영역을 갖는 벌크 기판 부재, 및 재료의 층을 포함하는 음향 공진기 디바이스를 제공할 수 있다. 일 예에 있어서, 벌크 기판은 제 1 리세스된 영역 및 제 2 리세스된 영역, 및 제 1 리세스된 영역과 제 2 리세스된 영역 사이에 배치되는 지지 부재를 갖는다.
일 예에 있어서, 디바이스는 표면 영역 위에 놓이도록 형성되는 단결정 피에조 재료의 층을 갖는다. 일 예에 있어서, 단결정 피에조 재료의 층은, 제 1 리세스된 영역을 가지고 구성된 노출된 후면 영역 및 제 2 리세스된 영역을 가지고 구성된 접촉 영역을 갖는다. 디바이스는, 단결정 피에조 재료의 층을 제 1 전극 부재 및 제 2 전극 부재를 가지고 샌드위치하기 위하여, 단결정 피에조 재료의 층의 상부 부분 위에 놓이도록 형성된 제 1 전극 부재 및 단결정 피에조 재료의 층의 하부 부분 위에 놓이도록 형성된 제 2 전극 부재를 갖는다. 일 예에 있어서, 제 2 전극 부재는 노출된 후면 영역을 포함하는 하부 부분으로부터 접촉 영역으로 연장한다. 일 예에 있어서, 디바이스는 접촉 영역을 가지고 구성된 제 2 전극 구조체 및 제 1 전극 부재를 가지고 구성된 제 1 전극 구조체를 갖는다.
도시된 바와 같이, 디바이스는 또한 벌크 기판 부재 위에 놓이는 결과적인 구조체의 상부 표면 영역 위에 놓이는 유전체 재료를 갖는다. 디바이스는, 제 1 전극 부재, 상부 부분, 하부 부분, 및 제 2 전극 부재 위에 놓이도록 구성된 음향 반사기 구조체를 갖는다. 도시된 바와 같이, 음향 반사기 구조체는 유전체 재료 내에 공간적으로 구성된 복수의 1/4 파장 층들을 갖는다.
도 37 및 도 38은 본 발명의 일 예에 있어서 단결정 음향 공진기 디바이스(3700, 3800) 상에 구성된 반사기 구조체를 예시한다. 이러한 예시는 단지 일 예이며, 본원의 청구항들의 범위를 부당하게 제한하지 않아야만 한다. 도시된 바와 같이, 디바이스는 이전의 예들(도 24 내지 도 32) 중 하나와 유사한 특징들을 갖는다. 추가적으로, 디바이스는 고 음향 임피던스(3752, 3852)(예를 들어, Mo, W, Cu, Ta와 같은 금속들) 및 저 임피던스 재료들(3751, 3752)(예를 들어, 음향 공진기 디바이스 위에 음향 반사기를 형성하기 위한 것과 같은 유전체들)의 교번하는 1/4 파장 층들을 포함하는 반사기 구조체를 가지고 구성된다. 도 38은 또한, 제 1 상단 전극(2741)에 수평으로 결합된 제 1 전극(3861) 및 제 2 상단 전극(2742)에 수직으로 결합된 제 2 전극(3862)을 도시한다. 진성 디바이스는 3801로서 마킹된다. 물론, 다른 변형예들, 수정예들, 및 대안예들이 존재할 수 있다.
도 39는 이상에서 언급된 도면들의 단결정 음향 공진기 디바이스를 갖는 통합된 반사기 구조체의 회로도들을 예시한다. 이러한 예시는 단지 일 예이며, 본원의 청구항들의 범위를 부당하게 제한하지 않아야만 한다. 도시된 바와 같이, 회로(3901)는, 피에조 멤브레인(3922)이 제 1 상단 전극(3961)과 제 2 상단 전극(3962) 사이에 샌드위치된 상태의 블록도이다. 블록도(3901)의 연결 영역(3903)은 회로도(3902) 내에 표현되며, 이는 등가 회로 구성을 도시한다.
일 예에 있어서, 본 발명은 표면 영역을 갖는 벌크 기판 부재, 및 재료의 층을 포함하는 음향 공진기 디바이스를 제공할 수 있다. 일 예에 있어서, 벌크 기판은 제 1 리세스된 영역 및 제 2 리세스된 영역, 및 제 1 리세스된 영역과 제 2 리세스된 영역 사이에 배치되는 지지 부재를 갖는다.
일 예에 있어서, 디바이스는 표면 영역 위에 놓이도록 형성되는 단결정 피에조 재료의 층을 갖는다. 일 예에 있어서, 단결정 피에조 재료의 층은, 제 1 리세스된 영역을 가지고 구성된 노출된 후면 영역 및 제 2 리세스된 영역을 가지고 구성된 접촉 영역을 갖는다. 디바이스는, 단결정 피에조 재료의 층을 제 1 전극 부재 및 제 2 전극 부재를 가지고 샌드위치하기 위하여, 단결정 피에조 재료의 층의 상부 부분 위에 놓이도록 형성된 제 1 전극 부재 및 단결정 피에조 재료의 층의 하부 부분 위에 놓이도록 형성된 제 2 전극 부재를 갖는다. 일 예에 있어서, 제 2 전극 부재는 노출된 후면 영역을 포함하는 하부 부분으로부터 접촉 영역으로 연장한다. 일 예에 있어서, 디바이스는 접촉 영역을 가지고 구성된 제 2 전극 구조체 및 제 1 전극 부재를 가지고 구성된 제 1 전극 구조체를 갖는다.
도시된 바와 같이, 디바이스는 또한 벌크 기판 부재 위에 놓이는 결과적인 구조체의 상부 표면 영역 위에 놓이는 유전체 재료를 갖는다. 디바이스는, 제 1 전극 부재, 상부 부분, 하부 부분, 및 제 2 전극 부재 위에 놓이도록 구성된 음향 반사기 구조체를 갖는다. 도시된 바와 같이, 음향 반사기 구조체는 유전체 재료 내에 공간적으로 구성된 복수의 1/4 파장 층들을 갖는다.
도 40은 본 발명의 일 예에 있어서 단결정 음향 공진기 디바이스에 대한 상단 표면 영역 및 하단 표면 영역의 간략화된 도면들을 예시한다. 도시된 바와 같이, 도 40은, 각각이 각기 단면도(4002 및 4004)를 갖는 상면도(4001) 및 저면도(4003)를 포함한다. 이러한 도면들은 이상에서 설명된 것들과 유사한 공진기 디바이스를 도시한다. 피에조 멤브레인(4020)은 기판(4010) 위에 놓이도록 배치된다. 디바이스의 상면은 제 1 및 제 2 상단 전극(4041, 4042)을 포함한다. 기판의 에칭된 밑면(underside)은 하단 전극(4043)을 포함한다. 물론, 변형예들, 수정예들, 및 대안예들이 존재할 수 있다.
도 41 및 도 44는 본 발명의 일 예에 있어서 필터 래더 네트워크 내에 구성된 단결정 음향 공진기 디바이스의 간략화된 예들을 예시한다. 이러한 예시는 단지 일 예이며, 본원의 청구항들의 범위를 부당하게 제한하지 않아야만 한다. 예들에 있어서, 다음의 설명은 다른 엘러먼트들 중에서도 특히, SCAR 필터를 생산하기 위하여 2개 이상의 공진기들을 함께 제조하기 위한 제조 프로세스들 및 예시들을 제공한다.
도 41을 참조하면, 방법은, 도시된 바와 같이, SCAR 디바이스(4100)(도 22에서 발견되는 세부사항들)에 대하여 물리적으로 구현하고 회로 엘러먼트(4102)로 변환(translate)함으로써 시작한다. 회로 엘러먼트는, 제 1 전극(4161), 제 2 전극(4162), 및 2개의 전극들 사이의 공진 회로 디바이스(4101)를 포함한다. 일 예에 있어서, 음향 공진기 디바이스들의 각각은, 표면 영역을 갖는 벌크 기판 구조체, 및 재료의 층을 포함한다. 일 예에 있어서, 벌크 기판 구조체는 제 1 리세스된 영역 및 제 2 리세스된 영역, 및 제 1 리세스된 영역과 제 2 리세스된 영역 사이에 배치되는 지지 부재를 갖는다. 물론, 다른 변형들이 존재할 수 있다.
일 예에 있어서, 디바이스는 표면 영역 위에 놓이도록 형성되는 단결정 피에조 재료의 층을 갖는다. 일 예에 있어서, 단결정 피에조 재료의 층은, 제 1 리세스된 영역을 가지고 구성된 노출된 후면 영역 및 제 2 리세스된 영역을 가지고 구성된 접촉 영역을 갖는다. 일 예에 있어서, 단결정 피에조 재료는 0.4 마이크론보다 더 큰 두께를 갖지만, 변형들이 존재할 수 있다. 일 예에 있어서, 단결정 커패시터 유전체 재료는 1012 결함/cm2보다 더 작은 전위 밀도에 의해 특징지어지지만, 변형들이 존재할 수 있다.
일 예에 있어서, 디바이스는, 제 1 전극 부재 및 제 2 전극 부재를 가지고 단결정 피에조 재료의 층을 샌드위치하기 위하여, 단결정 피에조 재료의 층의 상부 부분 위에 놓이도록 형성된 제 1 전극 부재 및 단결정 피에조 재료의 층의 하부 부분 위에 놓이도록 형성된 제 2 전극 부재를 가지며, 제 2 전극 부재는 노출된 후면 영역을 포함하는 하부 부분으로부터 접촉 영역으로 연장한다. 일 예에 있어서, 제 2 전극 구조체는 접촉 영역을 가지고 구성되며, 제 1 전극 구조체는 제 1 전극 부재를 가지고 구성된다. 일 예에 있어서, 디바이스는, 벌크 기판 부재 위에 놓이는 결과적인 구조체의 상부 표면 위에 놓이는 유전체 재료, 및 제 1 전극 부재, 상부 부분, 하부 부분, 및 제 2 전극 부재 위에 놓이도록 구성된 음향 반사기 구조체를 갖는다.
대안적으로, 디바이스는 전술된 특징들 중 임의의 것, 및 다른 것들을 포함할 수 있다. 물론, 다른 변형예들, 수정예들, 및 대안예들이 존재할 수 있다. 본 예들의 추가적인 세부사항들은 본 명세서 도처에서 그리고 더 구체적으로는 이하에서 발견될 수 있다.
도 42를 참조하면, 회로 엘러먼트들(R1, R2, R3, R4, R5, R6, 및 R7)의 직렬 션트(series shunt) 구성(4200)이 도시되지만, 변형들 및 수정들이 존재할 수 있다. 즉, 예에 의존하여, 구성은 더 큰 수량의 공진기들 또는 더 적은 수량의 공진기들을 포함할 수 있다. 도시된 바와 같이, 예시는 직렬-션트 구성 SCAR들로 이루어진 음향 필터 내에서 사용되는 필터 래더 네트워크를 구성한다.
이제 도 43을 참조하면, 모놀리식(monolithic) 필터 래더 네트워크는 공통 기판 부재 상에 구성된 복수의 단결정 음향 공진기 디바이스들(R1, R2, R3, R4, R5, R6, 및 R7)을 갖는다. 회로도(4300)는 디바이스 구성(4301)에 대응한다. 물론, 함께 구성되는 더 큰 수량의 또는 더 적은 디바이스들이 존재할 수 있다.
일 예에 있어서, 음향 공진기 디바이스의 각각은, 표면 영역을 갖는 벌크 기판 구조체, 및 재료의 층을 포함한다. 일 예에 있어서, 벌크 기판 구조체는 제 1 리세스된 영역 및 제 2 리세스된 영역, 및 제 1 리세스된 영역과 제 2 리세스된 영역 사이에 배치되는 지지 부재를 갖는다. 물론, 다른 변형들이 존재할 수 있다.
일 예에 있어서, 디바이스는 표면 영역 위에 놓이도록 형성되는 단결정 피에조 재료의 층을 갖는다. 일 예에 있어서, 단결정 피에조 재료의 층은, 제 1 리세스된 영역을 가지고 구성된 노출된 후면 영역 및 제 2 리세스된 영역을 가지고 구성된 접촉 영역을 갖는다. 일 예에 있어서, 단결정 피에조 재료는 0.4 마이크론보다 더 큰 두께를 갖지만, 변형들이 존재할 수 있다. 일 예에 있어서, 단결정 커패시터 유전체 재료는 1012 결함/cm2보다 더 작은 전위 밀도에 의해 특징지어지지만, 변형들이 존재할 수 있다.
일 예에 있어서, 디바이스는, 제 1 전극 부재 및 제 2 전극 부재를 가지고 단결정 피에조 재료의 층을 샌드위치하기 위하여, 단결정 피에조 재료의 층의 상부 부분 위에 놓이도록 형성된 제 1 전극 부재 및 단결정 피에조 재료의 층의 하부 부분 위에 놓이도록 형성된 제 2 전극 부재를 가지며, 제 2 전극 부재는 노출된 후면 영역을 포함하는 하부 부분으로부터 접촉 영역으로 연장한다. 일 예에 있어서, 제 2 전극 구조체는 접촉 영역을 가지고 구성되며, 제 1 전극 구조체는 제 1 전극 부재를 가지고 구성된다. 일 예에 있어서, 디바이스는, 벌크 기판 부재 위에 놓이는 결과적인 구조체의 상부 표면 위에 놓이는 유전체 재료, 및 제 1 전극 부재, 상부 부분, 하부 부분, 및 제 2 전극 부재 위에 놓이도록 구성된 음향 반사기 구조체를 갖는다. 대안적으로, 디바이스는 전술된 특징들 중 임의의 것, 및 다른 것들을 포함할 수 있다.
도시된 바와 같이, 제 1 단결정 음향 공진기 디바이스(R1), 제 3 단결정 음향 공진기 디바이스(R3), 제 5 단결정 음향 공진기 디바이스(R5), 및 제 7 단결정 음향 공진기 디바이스(R7)는, 제 1 단결정 음향 공진기 디바이스(R1)의 제 2 전극 구조체가 제 3 단결정 음향 공진기 디바이스(R3)의 제 1 전극 구조체에 결합되고, 제 3 단결정 음향 공진기 디바이스(R3)의 제 2 전극 구조체가 제 5 단결정 음향 공진기 디바이스(R5)의 제 1 전극 구조체에 결합되며, 제 5 단결정 음향 공진기 디바이스(R5)의 제 2 전극 구조체가 제 7 단결정 음향 공진기 디바이스(R7)의 제 1 전극 구조체에 결합되도록 직렬 방식으로 구성된다. 회로는 제 2 단결정 음향 공진기 디바이스(R2)의 제 2 전극 구조체와 제 3 단결정 음향 공진기 디바이스(R3)의 제 1 전극 구조체 사이에 구성된 제 1 노드를 더 포함하며, 제 2 노드는 제 3 단결정 음향 공진기 디바이스(R3)의 제 2 전극 구조체와 제 5 단결정 음향 공진기 디바이스(R5)의 제 1 전극 구조체 사이에 구성되고, 제 3 노드는 제 5 단결정 음향 공진기 디바이스(R5)의 제 2 전극 구조체와 제 7 단결정 음향 공진기 디바이스(R7)의 제 1 전극 구조체 사이에 구성된다.
일 예에 있어서, 제 2 단결정 음향 공진기 디바이스(R2)는, 제 2 단결정 음향 공진기 디바이스(R2)의 제 1 전극 구조체가 제 1 노드에 연결되고 제 2 단결정 음향 공진기 디바이스(R2)의 제 2 전극 구조체가 하부 공통 전극에 연결되도록 제 1 노드와 하부 공통 전극 사이에 구성된다. 일 예에 있어서, 제 4 단결정 음향 공진기 디바이스(R4)는, 제 1 전극 구조체가 제 2 노드에 연결되고 제 2 전극 구조체가 하부 공통 전극에 연결되도록 제 2 노드와 하부 공통 전극 사이에 구성된다. 일 예에 있어서, 제 6 단결정 음향 공진기 디바이스(R6)는, 제 6 단결정 음향 공진기 디바이스(R6)의 제 1 전극 구조체가 제 3 노드에 연결되고 제 6 단결정 음향 공진기 디바이스(R6)의 제 2 전극 구조체가 하부 공통 전극에 연결되도록 제 3 노드와 하부 공통 전극 사이에 구성된다.
일 예에 있어서, (후면 전극 2로부터 상면 전극 2로의) 후면 비아의 사용에 기인하여 단일 디바이스가 상단 표면(또는 공통 면) 상에 전극들 둘 모두를 가지면, 본 회로는 그에 따라서 상단 우측에 도시된 바와 같은 후면 비아를 갖는 각각의 SCAR 디바이스와 배선(wire)된다. 일 예에 있어서, 기판 구조체의 더 큰 부분들을 소비할 수 있는 7개의 후면 비아들이 포함된다. 본 회로 디바이스들의 추가적인 세부사항들은 본 명세서 도처에서 그리고 더 구체적으로는 이하에서 발견될 수 있다.
도 44를 참조하면, 다음의 예시는 기판 면적을 절약하기 위하여 감소되거나 또는 심지어 최소한의 비아들을 사용하여 필터를 구성한다. 회로도(4400)는 디바이스 구성(4401)에 대응한다. 일 예에 있어서, 본 필터 구성에 대한 값들의 범위는 7로부터 1에 이르기까지이거나, 또는 (우측에 도시된) 단일 비아이다. 일 예에 있어서, 본 예시는 다음의 경계 조건들을 사용한다: (1) 제 1 단결정 음향 공진기 디바이스(R1)의 입력 및 제 7 단결정 음향 공진기 디바이스(R7)의 출력은 이들이 모두 상면 노드 1 상에 존재하도록 배열되며; (2) 공통 노드를 사용하여 내부 노드들의 수를 최대화하고, 및 (3) (제 2 단결정 음향 공진기 디바이스(R2), 제 4 단결정 음향 공진기 디바이스(R4), 제 6 단결정 음향 공진기 디바이스(R6)의 하단의) 공통 노드는 기판 상단 표면에서 결합한다. 도시된 바와 같이, 오로지 단일 비아만이 포함되며, 이는 비용, 프로세싱, 및 기판 면적의 절감을 야기한다. 물론, 단일 비아로부터 7개의 비아들 또는 그 이상까지의 범위일 수 있는 복수의 예들이 존재한다.
일 예에 있어서, 제 2 전극들은 후면 연결 및 금속화를 사용하여 공통 내부 노드 상에서 공유된다. 일 예에 있어서, 제 1 전극들은 이들의 각각을 함께 결합하는 상면 연결을 사용하여 공유된다. 일 예에 있어서, 오로지 제 4 단결정 음향 공진기 디바이스(R4)만이 하부 공통 전극 부재에 결합하는 비아 구조체를 갖는다. 물론, 변형예들, 수정예들, 및 대안예들이 존재할 수 있다. 일 예에 있어서, 더 적은 비아들은 더 적은 기생 커패시턴스 또는 다른 부하들을 야기하고, 프로세스들을 감소시키며, 기판 사용량을 개선하고, 이들은 고도로 집적된 디바이스들의 제조를 위하여 유익하다.
도 45 내지 도 52는 본 발명의 예들에 따른 2 및 3 엘러먼트 단결정 음향 공진기 디바이스들의 간략화된 예들을 예시한다. 이러한 예시는 단지 일 예이며, 본원의 청구항들의 범위를 부당하게 제한하지 않아야만 한다. 예들에 있어서, 다음의 설명은 2-엘러먼트 또는 3-엘러먼트 SCAR 디바이스들에 대한 예시들을 제공하며, 이들은 필터를 구현하기 위하여 회로 레벨에서 유용하다. 일 예에 있어서, 일부 디바이스들은 비아 구조체를 포함하지 않으며, 이는 유익하고 더 효율적이다.
도 45를 참조하면, 예시는 이상에서 논의된 필터 래더 구조체(4500)를 도시하며, 이는 일 예에 있어서, 2 엘러먼트 디바이스들, 단결정 음향 공진기 디바이스들(R1, R2, R3, R4, R5, R6, 및 R7)로부터 구성될 수 있다. 도시된 바와 같이, 일 예에 있어서 제 1 단결정 음향 공진기 디바이스(R1) 및 제 2 단결정 음향 공진기 디바이스(R2)는 직렬 션트 2-엘러먼트 디바이스(4501)를 형성하도록 구성될 수 있다. 도시된 바와 같이, 일 예에 있어서 제 6 단결정 음향 공진기 디바이스(R6) 및 제 7 단결정 음향 공진기 디바이스(R7)는 직렬 션트 2-엘러먼트 디바이스(4502)를 형성하도록 구성될 수 있다. 물론, 다른 변형들이 존재할 수 있다.
도 46을 참조하면, 예시는 이상에서 논의된 동일한 필터 래더 구조체(4600)를 도시하며, 이들은 일 예에 있어서 3 엘러먼트 "Y" 및 "Pi" 디바이스들로 구성될 수 있다. 일 예에 있어서, 제 1 단결정 음향 공진기 디바이스(R1), 제 2 단결정 음향 공진기 디바이스(R2) 및 제 3 단결정 음향 공진기 디바이스(R3)는 직렬-션트-직렬 "Y" 엘러먼트 SCAR 디바이스(4601)를 형성하도록 구성될 수 있다. 일 예에 있어서, 제 4 단결정 음향 공진기 디바이스(R4), 제 5 단결정 음향 공진기 디바이스(R5) 및 제 6 단결정 음향 공진기 디바이스(R6)는 직렬-션트-직렬 3-엘러먼트 "Pi" SCAR 디바이스(4602)를 형성하도록 구성될 수 있다. 일 예에 있어서, 다른 3 엘러먼트 "Y" 및 "Pi" SCAR 디바이스들이 이러한 네트워크로부터 구성될 수 있으며, 예를 들어, 제 5 단결정 음향 공진기 디바이스(R5)-제 6 단결정 음향 공진기 디바이스(R6)-제 7 단결정 음향 공진기 디바이스(R7)는 "Y" 디바이스를 형성하고, 제 2 단결정 음향 공진기 디바이스(R2)-제 3 단결정 음향 공진기 디바이스(R3)-제 4 단결정 음향 공진기 디바이스(R4)는 "Pi" 디바이스를 형성한다. 물론, 다른 대안예들, 수정예들, 및 변형예들이 존재할 수 있다. 도 47을 참조하는 일 예에 있어서, 예시는 실시예에 의존하여 SCAR 필터 내에 최저 카운트(count)의 비아들 또는 임의의 바람직한 카운트를 제공할 수 있다. 도 47은 도 44에 도시된 것(4400/4401)과 유사한 구성(4700/4701)을 도시할 수 있다. 본 예들의 추가적인 세부사항들은 본 명세서 도처에서 그리고 더 구체적으로는 이하에서 발견될 수 있다.
일 예에 있어서, 설명은 도 48에 의해 직렬-션트 2-엘러먼트 3-단자 SCAR 디바이스를 예시한다. 일 예에 있어서, 언급된 바와 같이 다른 조합들 중에서도 특히 제 1 단결정 음향 공진기 디바이스(R1) & 제 2 단결정 음향 공진기 디바이스(R2)는 2개의 단순한 SCAR 구조체들로부터 구성될 수 있다. 일 예에 있어서, 이러한 2-엘러먼트 디바이스(4801)는 비아들을 갖지 않으며, 기판 부재의 상면 상에 존재하는 제 1 단자(T1), 제 2 단자(T2)를 포함하는 2개의 단자들 및 기판의 후면 상에 존재하는 제 3 단자(T3)를 갖는다. 일 예에 있어서, 설명은 션트-직렬 2-엘러먼트 3 단자 SCAR 디바이스(4800)를 예시한다. 일 예에 있어서, 좌측으로부터 우측으로 제 1 단결정 음향 공진기 디바이스(R1)-제 2 단결정 음향 공진기 디바이스(R2)를 참조하면, 직렬-션트 디바이스가 예시된다. 우측-대-좌측(right-to-left)으로부터 좌측으로, 션트-직렬 디바이스가 예시되며, 이는 전술된 디바이스와 동일한 물리적인 구조체를 갖는다. 물론, 다른 변형예들, 수정예들, 및 대안예들이 존재할 수 있다.
이제 도 49를 참조하면, 설명은 비아 구조체가 없는 "Y" 3-단자 SCAR 디바이스를 예시하며, 이는 디바이스의 크기를 감소시킨다. 도시되고 설명된 바와 같이, 일 예에 있어서, 다른 조합들 중에서도 특히 제 1 단결정 음향 공진기 디바이스(R1), 제 2 단결정 음향 공진기 디바이스(R2), 및 제 3 단결정 음향 공진기 디바이스(R3)는 3-엘러먼트 3 단자 "Y" 구성된 SCAR 디바이스(4900)를 형성한다. 이러한 예는 비아 구조체들이 없는 것과 같은 주목할만한 특징을 가지며, 제 1 단자(T1), 제 2 단자(T2), 제 3 단자(T3)는 본딩 와이어들에 대하여 기판 부재의 상면 상에 구성된 연결들이다. 일 예에 있어서, 디바이스는 또한 노드 2(2)를 가지며, 이는 제 1 단결정 음향 공진기 디바이스(R1), 제 2 단결정 음향 공진기 디바이스(R2), 및 제 3 단결정 음향 공진기 디바이스(R3)에 대하여 공통이고, "내부적으로" 구성되며, 기판 부재의 후면 상에 연결된다. 일 예에 있어서, 디바이스는 직렬 션트 직렬 구성이며, "Y" 구성 디바이스를 형성하기 위하여 3개의 디바이스들에 대응하는 3개의 별개의 SCAR 영역들을 갖는다.
이제 도 50을 참조하면, 설명은 단일 비아 구조체를 가진 "Y" 3-단자 SCAR 디바이스를 예시하며, 이는 디바이스의 크기를 감소시킨다. 도시되고 설명된 바와 같이, 일 예에 있어서, 다른 조합들 중에서도 특히 제 3 단결정 음향 공진기 디바이스(R3), 제 4 단결정 음향 공진기 디바이스(R4), 및 제 5 단결정 음향 공진기 디바이스(R5)는 3-엘러먼트 3 단자 "Y" 구성된 SCAR 디바이스(5000)를 형성한다. 이러한 예는, 기판 부재의 상면 또는 전면에 연결된 후면 상의 단일 비아와 같은 주목할만한 특징들을 갖는다. 일 예에 있어서, 디바이스는 또한 기판의 후면에 대하여 액세스가능하며 이를 위하여 구성된 제 1 접촉부(T1) 및 제 2 접촉부(T2)를 갖는다. 제 3 접촉부(T3)는 기판의 전면에 액세스가능하며 이를 위해 구성된다. 제 3 단결정 음향 공진기 디바이스(R3), 제 4 단결정 음향 공진기 디바이스(R4), 및 제 5 단결정 음향 공진기 디바이스(R5)에 대하여 공통인 노드 1(1)은 "내부적으로" 구성되며, 기판 부재의 전면 상에 연결된다. 일 예에 있어서, 디바이스는 직렬 션트 직렬 구성이며, "Y" 구성 디바이스를 형성하기 위하여 3개의 디바이스들에 대응하는 3개의 별개의 SCAR 영역들을 갖는다.
이제 도 51을 참조하면, 설명은 일 예에 있어서 단일 비아 구조체를 가진 "Pi" 3-단자 SCAR 디바이스를 예시한다. 예시에 도시된 바와 같이, 다른 조합들 중에서도 특히 제 2 단결정 음향 공진기 디바이스(R2), 제 3 단결정 음향 공진기 디바이스(R3), 및 제 4 단결정 음향 공진기 디바이스(R4)는 3-엘러먼트 3 단자 "Pi" 구성된 SCAR 디바이스(5100)를 형성한다. 이러한 디바이스는 후면 연결을 기판의 전면으로 라우팅하기 위한 단일 후면 비아 구조체와 같은 주목할만한 특징들을 갖는다. 일 예에 있어서, 디바이스들 제 2 단결정 음향 공진기 디바이스(R2) 및 제 3 단결정 음향 공진기 디바이스(R3)의 각각에 대한 노드 2(2)는 후면 상의 다른 하나에 연결되고 제 1 단자(T1)를 형성한다. 일 예에 있어서, 제 3 단자(T3)는 기판의 전면에 액세스가능한 접촉부이다. 일 예에 있어서, 각각의 디바이스 제 3 단결정 음향 공진기 디바이스(R3) 및 제 4 단결정 음향 공진기 디바이스(R4)에 대한 노드 1(1)은 전면 상에 연결되고 제 2 단자(T2)를 형성하도록 구성된다. 일 예에 있어서, 디바이스는 션트 직렬 션트 구성이다. 일 예에 있어서, 디바이스는 "Pi" 구성을 형성하고 이루는 세개의(3) 엘러먼트들을 형성하기 위하여 3개의 디바이스들에 대응하는 3개의 별개의 SCAR 영역들을 포함한다. 도시된 바와 같이, 션트 직렬 션트 3(3)-엘러먼트가 간략화되며, 3 단자 "Pi" SCAR 디바이스는 R4 션트 레그(leg) 또는 부재 상에 단일 비아 구조체를 갖는다. 물론, 변형예들, 대안예들, 및 수정예들이 존재할 수 있다.
이제 도 52를 참조하면, 설명은 일 예에 있어서 두개(2)의 후면 비아 구조체들을 가진 "Pi" 3-단자 SCAR 디바이스를 예시한다. 도시된 바와 같이, 디바이스가 이상의 예들에서 언급되었지만, 그러나, 본 디바이스는 이러한 예에 있어서 후면으로부터 전면으로의 접촉 영역으로 구성된 제 1 단자(T1) 상의 추가적인 비아를 갖는다. 일 예에 있어서, 디바이스는, 기판의 전면에 연결하기 위하여 후면 접촉 영역을 라우팅하기 위한 두개(2)의 후면 비아 구조체들과 같은 주목할만한 특징들을 갖는다. 일 예에 있어서, 디바이스는, 후면 상에서 서로 연결되며 그런 다음 제 1 단자(T1)를 형성하기 위하여 비아 구조체를 사용하여 기판의 전면으로 라우팅되는 각각의 제 2 단결정 음향 공진기 디바이스(R2) 및 제 3 단결정 음향 공진기 디바이스(R3)에 대한 노드 2(2)를 갖는다. 일 예에 있어서, 제 3 단자(T3)는 기판의 전면에 액세스가능한 접촉 영역에 대하여 구성된다. 일 예에 있어서, 각각의 제 3 단결정 음향 공진기 디바이스(R3) 및 제 4 단결정 음향 공진기 디바이스(R4)에 대한 노드 1(1)은 전면 상에 연결되고 제 2 단자(T2)를 형성하도록 구성된다. 일 예에 있어서, 디바이스는 션트 직렬 션트 구성을 제공한다. 추가적으로, 디바이스는, "Pi" 구성을 이루고 형성하는 디바이스들과 관련된 3개의 별개의 SCAR 영역들의 사용을 포함한다. 일 예에 있어서, 도시된 바와 같이, 션트 직렬 션트 3 엘러먼트 3 단자 "Pi" SCAR 디바이스(5200)는, 제 4 단결정 음향 공진기 디바이스(R4) 션트 레그 상의 단일 비아에 더하여 기판의 전면으로의 제 1 단자(T1) 연결을 만들고 이를 위하여 구성된 제 2 단결정 음향 공진기 디바이스(R2) 및 제 3 단결정 음향 공진기 디바이스(R3)에 대한 내부 노드 2(2)를 연결하는 단일 비아 구조체를 갖는다.
이상이 특정한 실시예들의 완전한 설명이지만, 다양한 수정예들, 대안적인 구성들 및 균등물들이 사용될 수 있다. 따라서, 이상의 설명 및 예시들은 첨부된 청구항들에 의해 정의되는 본 발명의 범위를 제한하는 것으로서 취해지지 않아야만 한다.

Claims (38)

  1. 모놀리식(monolithic) 필터 래더(ladder) 네트워크에 있어서,
    공통 기판 부재 상에 구성된, R1으로부터 N까지 넘버링된 복수의 단결정 음향 공진기 디바이스들로서, N은 1보다 더 큰 정수이며, 상기 음향 공진기 디바이스의 각각은,
    표면 영역 및 재료의 층(thickness)을 갖는 벌크(bulk) 기판 구조체로서, 상기 벌크 기판 구조체는 제 1 리세스(recess)된 영역과 제 2 리세스된 영역 및 상기 제 1 리세스된 영역과 제 2 리세스된 영역 사이에 배치되는 지지 부재를 갖는, 상기 벌크 기판 구조체;
    상기 표면 영역 위에 놓이도록 형성된 단결정 피에조 재료의 층으로서, 상기 단결정 피에조 재료의 층은 상기 제 1 리세스된 영역을 가지고 구성된 노출된 후면 영역 및 상기 제 2 리세스된 영역을 가지고 구성된 접촉 영역을 가지며, 상기 단결정 피에조 재료는 0.4 마이크론보다 더 큰 두께를 가지고, 상기 단결정 피에조 재료는 1012 결함/cm2보다 더 적은 전위 밀도에 의해 특징지어지는, 상기 단결정 피에조 재료의 층;
    상기 단결정 피에조 재료의 층의 상부 부분 위에 놓이도록 형성된 제 1 전극 부재;
    상기 제 1 전극 부재 및 제 2 전극 부재를 가지고 상기 단결정 피에조 재료의 층을 샌드위치하기 위하여 상기 단결정 피에조 재료의 층의 하부 부분 위에 놓이도록 형성된 상기 제 2 전극 부재로서, 상기 제 2 전극 부재는 상기 노출된 후면 영역을 포함하는 상기 하부 부분으로부터 상기 접촉 영역으로 연장하는, 상기 제 2 전극 부재;
    상기 접촉 영역을 가지고 구성된 제 2 전극 구조체;
    상기 제 1 전극 부재를 가지고 구성된 제 1 전극 구조체;
    상기 벌크 기판 구조체 위에 놓이는 결과적인 구조체의 상부 표면 영역 위에 놓이는 유전체 재료; 및
    상기 제 1 전극 부재, 상기 상부 부분, 상기 하부 부분, 및 상기 제 2 전극 부재 위에 놓이도록 구성된 음향 반사기 구조체를 포함하는, 상기 복수의 단결정 음향 공진기 디바이스들을 포함하는, 모놀리식 필터 래더 네트워크.
  2. 청구항 1에 있어서,
    상기 지지 부재는 상기 벌크 기판 구조체의 하단 표면 영역과 일치하는 평면 내에 구성되는, 모놀리식 필터 래더 네트워크.
  3. 청구항 1에 있어서,
    상기 지지 부재는 상기 벌크 기판 구조체의 하단 표면 영역과 관련하여 오프-셋(off-set)되고 리세스된 평면 내에 구성되는, 모놀리식 필터 래더 네트워크.
  4. 청구항 1에 있어서,
    상기 단결정 피에조 재료는 단결정 필름과 연관된 검출기 각도(2-세타(Theta))에서 명백한 피크(clear peak)를 갖는 X-선 회절에 의해 특징지어지며, 그것의 반치전폭(Full Width Half Maximum; FWHM)은 1.0°미만으로 측정되는, 모놀리식 필터 래더 네트워크.
  5. 청구항 1에 있어서,
    N은 적어도 7이고, R1, R3, R5, 및 R7은, R1의 상기 제 2 전극 구조체가 R3의 상기 제 1 전극 구조체에 결합되고, R3의 상기 제 2 전극 구조체가 R5의 상기 제 1 전극 구조체에 결합되며, R5의 상기 제 2 전극 구조체가 R7의 상기 제 1 전극 구조체에 결합되도록 직렬 방식으로 구성되며; 및 R2의 상기 제 2 전극 구조체와 R3의 상기 제 1 전극 구조체 사이에 구성된 제 1 노드; R3의 상기 제 2 전극 구조체와 R5의 상기 제 1 전극 구조체 사이에 구성된 제 2 노드; 및 R5의 상기 제 2 전극 구조체와 R7의 상기 제 1 전극 구조체 사이에 구성된 제 3 노드를 더 포함하는, 모놀리식 필터 래더 네트워크.
  6. 청구항 1에 있어서,
    N은 적어도 7이고, R1, R3, R5, 및 R7은, R1의 상기 제 2 전극 구조체가 R3의 상기 제 1 전극 구조체에 결합되고, R3의 상기 제 2 전극 구조체가 R5의 상기 제 1 전극 구조체에 결합되며, R5의 상기 제 2 전극 구조체가 R7의 상기 제 1 전극 구조체에 결합되도록 직렬 방식으로 구성되며; 및 R2의 상기 제 2 전극 구조체와 R3의 상기 제 1 전극 구조체 사이에 구성된 제 1 노드; R3의 상기 제 2 전극 구조체와 R5의 상기 제 1 전극 구조체 사이에 구성된 제 2 노드; 및 R5의 상기 제 2 전극 구조체와 R7의 상기 제 1 전극 구조체 사이에 구성된 제 3 노드를 더 포함하고; 및 R2는 상기 제 1 노드와 하부 공통 전극 사이에 구성되며; R4는 상기 제 2 노드와 상기 하부 공통 전극 사이에 구성되고; 및 R6은 상기 제 3 노드와 상기 하부 공통 전극 사이에 구성되는, 모놀리식 필터 래더 네트워크.
  7. 청구항 1에 있어서,
    N은 적어도 7이고, R1, R3, R5, 및 R7은, R1의 상기 제 2 전극 구조체가 R3의 상기 제 1 전극 구조체에 결합되고, R3의 상기 제 2 전극 구조체가 R5의 상기 제 1 전극 구조체에 결합되며, R5의 상기 제 2 전극 구조체가 R7의 상기 제 1 전극 구조체에 결합되도록 직렬 방식으로 구성되며; 및 R2의 상기 제 2 전극 구조체와 R3의 상기 제 1 전극 구조체 사이에 구성된 제 1 노드; R3의 상기 제 2 전극 구조체와 R5의 상기 제 1 전극 구조체 사이에 구성된 제 2 노드; 및 R5의 상기 제 2 전극 구조체와 R7의 상기 제 1 전극 구조체 사이에 구성된 제 3 노드를 더 포함하고; 및 R2는 R2의 상기 제 1 전극 구조체가 상기 제 1 노드에 연결되고 R2의 상기 제 2 전극 구조체가 하부 공통 전극에 연결되도록 상기 제 1 노드와 상기 하부 공통 전극 사이에 구성되며; R4는 상기 제 1 전극 구조체가 상기 제 2 노드에 연결되고 상기 제 2 전극 구조체가 상기 하부 공통 전극에 연결되도록 상기 제 2 노드와 상기 하부 공통 전극 사이에 구성되고; R6은 R6의 상기 제 1 전극 구조체가 상기 제 3 노드에 연결되고 R6의 상기 제 2 전극 구조체가 상기 하부 공통 전극에 연결되도록 상기 제 3 노드와 상기 하부 공통 전극 사이에 구성되는, 모놀리식 필터 래더 네트워크.
  8. 청구항 1에 있어서,
    N은 적어도 7이며, R1, R2, 및 R3은 제 1 공통 노드를 공유하도록 구성되고; R5, R6, 및 R7은 상기 제 1 공통 노드를 공유하도록 구성되며; R1, R2, 및 R3은 제 2 공통 노드를 공유하도록 구성되고; R5, R6, 및 R7은 제 2 공통 노드를 공유하도록 구성되며; 및 R4는 상기 제 1 공통 노드를 공유하도록 구성되는, 모놀리식 필터 래더 네트워크.
  9. 청구항 1에 있어서,
    R1, R2, R3, R4, R5, R6, 또는 R7을 포함하는 상기 복수의 음향 공진기 디바이스들 중 적어도 하나는 접촉 구조체에 대한 비아 구조체를 포함하는, 모놀리식 필터 래더 네트워크.
  10. 청구항 1에 있어서,
    N은 적어도 7이며, R1, R2, 및 R3은 제 1 공통 노드를 공유하도록 구성되고; R5, R6, 및 R7은 상기 제 1 공통 노드를 공유하도록 구성되며; R1, R2, 및 R3은 제 2 공통 노드를 공유하도록 구성되고; R5, R6, 및 R7은 제 2 공통 노드를 공유하도록 구성되며; R4는 상기 제 1 공통 노드를 공유하도록 구성되고; 및 R4는 상기 제 1 공통 노드에 결합된 비아 구조체를 가지고 구성되는, 모놀리식 필터 래더 네트워크.
  11. 청구항 1에 있어서,
    상기 단결정 피에조 재료의 층은 AlN, AlGaN, InN, BN, 또는 다른 III 족 질화물들 중 적어도 하나로부터 선택되는, 모놀리식 필터 래더 네트워크.
  12. 청구항 1에 있어서,
    상기 단결정 피에조 재료의 층은 하이 K(high K) 유전체, ZnO, 또는 MgO를 포함하는 단결정 산화물 중 적어도 하나로부터 선택되는, 모놀리식 필터 래더 네트워크.
  13. 청구항 1에 있어서,
    상기 제 1 전극 구조체 및 상기 제 2 전극 구조체 각각은 탄탈럼 또는 몰리브데넘 중 하나로부터 선택되며; 상기 벌크 기판 구조체는 실리콘, 비화 갈륨, 질화 갈륨, 질화 알루미늄, 산화 알루미늄, 또는 다른 것들로부터 선택되는, 모놀리식 필터 래더 네트워크.
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
  31. 삭제
  32. 삭제
  33. 삭제
  34. 삭제
  35. 삭제
  36. 삭제
  37. 삭제
  38. 삭제
KR1020177000482A 2014-06-06 2015-06-05 결정 음향 공진기 디바이스를 가지고 구성된 집적 회로 KR102427297B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020227025780A KR20220108210A (ko) 2014-06-06 2015-06-05 결정 음향 공진기 디바이스를 가지고 구성된 집적 회로

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US14/298,100 US9571061B2 (en) 2014-06-06 2014-06-06 Integrated circuit configured with two or more single crystal acoustic resonator devices
US14/298,057 US9673384B2 (en) 2014-06-06 2014-06-06 Resonance circuit with a single crystal capacitor dielectric material
US14/298,100 2014-06-06
US14/298,057 2014-06-06
PCT/US2015/034560 WO2015188147A1 (en) 2014-06-06 2015-06-05 Integrated circuit configured with a crystal acoustic resonator device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020227025780A Division KR20220108210A (ko) 2014-06-06 2015-06-05 결정 음향 공진기 디바이스를 가지고 구성된 집적 회로

Publications (2)

Publication Number Publication Date
KR20170026459A KR20170026459A (ko) 2017-03-08
KR102427297B1 true KR102427297B1 (ko) 2022-07-29

Family

ID=54767480

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020227025780A KR20220108210A (ko) 2014-06-06 2015-06-05 결정 음향 공진기 디바이스를 가지고 구성된 집적 회로
KR1020177000482A KR102427297B1 (ko) 2014-06-06 2015-06-05 결정 음향 공진기 디바이스를 가지고 구성된 집적 회로

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020227025780A KR20220108210A (ko) 2014-06-06 2015-06-05 결정 음향 공진기 디바이스를 가지고 구성된 집적 회로

Country Status (3)

Country Link
KR (2) KR20220108210A (ko)
CN (2) CN106575957B (ko)
WO (1) WO2015188147A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109146847B (zh) * 2018-07-18 2022-04-05 浙江大学 一种基于半监督学习的晶圆图批量分析方法
CN109150135A (zh) * 2018-11-13 2019-01-04 杭州左蓝微电子技术有限公司 基于键合的薄膜体声波谐振器及其加工方法
CN113411064A (zh) * 2020-03-17 2021-09-17 济南晶正电子科技有限公司 一种薄膜体声波器件及其制备方法
WO2022087445A1 (en) * 2020-10-23 2022-04-28 Murata Manufacturing Co., Ltd. Acoustic wave device
WO2022165120A1 (en) * 2021-01-29 2022-08-04 Murata Manufacturing Co., Ltd. Acoustic wave device
WO2022174519A1 (zh) * 2021-02-20 2022-08-25 偲百创(深圳)科技有限公司 谐振器件及声学滤波器
WO2024055388A1 (en) * 2022-09-14 2024-03-21 Huawei Technologies Co., Ltd. Acoustic resonator

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010068109A (ja) * 2008-09-09 2010-03-25 Sumitomo Electric Ind Ltd 弾性表面波素子

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09321361A (ja) * 1996-05-27 1997-12-12 Tdk Corp 圧電振動部品及びその製造方法
TW573375B (en) * 2001-12-17 2004-01-21 Intel Corp Film bulk acoustic resonator structure and method of making
EP1489740A3 (en) * 2003-06-18 2006-06-28 Matsushita Electric Industrial Co., Ltd. Electronic component and method for manufacturing the same
DE602004024224D1 (de) * 2003-10-06 2009-12-31 Nxp Bv Dünnfilm-körper-oberflächenwellenfilter des leitertyps
KR20050072576A (ko) * 2004-01-07 2005-07-12 엘지전자 주식회사 박막 용적 탄성파 공진기 필터 및 그 제조방법
JP4077805B2 (ja) * 2004-04-23 2008-04-23 松下電器産業株式会社 共振器の製造方法
JP4435049B2 (ja) * 2005-08-08 2010-03-17 株式会社東芝 薄膜圧電共振器及びその製造方法
JP2007074647A (ja) * 2005-09-09 2007-03-22 Toshiba Corp 薄膜圧電共振器及びその製造方法
US7982363B2 (en) * 2007-05-14 2011-07-19 Cree, Inc. Bulk acoustic device and method for fabricating
JP5339582B2 (ja) * 2008-07-31 2013-11-13 太陽誘電株式会社 弾性波デバイス
FR2951336B1 (fr) * 2009-10-09 2017-02-10 Commissariat A L'energie Atomique Dispositif a ondes acoustiques comprenant un filtre a ondes de surface et un filtre a ondes de volume et procede de fabrication

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010068109A (ja) * 2008-09-09 2010-03-25 Sumitomo Electric Ind Ltd 弾性表面波素子

Also Published As

Publication number Publication date
WO2015188147A1 (en) 2015-12-10
CN106575957B (zh) 2019-12-17
CN110912529B (zh) 2023-07-18
CN106575957A (zh) 2017-04-19
CN110912529A (zh) 2020-03-24
KR20170026459A (ko) 2017-03-08
KR20220108210A (ko) 2022-08-02

Similar Documents

Publication Publication Date Title
US20230025951A1 (en) Method of manufacturing integrated circuit configured with two or more single crystal acoustic resonator devices
US11495734B2 (en) Method of manufacture for single crystal capacitor dielectric for a resonance circuit
US11245376B2 (en) Single crystal acoustic resonator and bulk acoustic wave filter
US11398402B2 (en) Wafer scale packaging
KR102427297B1 (ko) 결정 음향 공진기 디바이스를 가지고 구성된 집적 회로
US10319898B2 (en) Resonance circuit with a single crystal capacitor dielectric material
US11711064B2 (en) Acoustic wave resonator, RF filter circuit and system
US11804819B2 (en) Method and structure for high performance resonance circuit with single crystal piezoelectric capacitor dielectric material
US11736177B2 (en) Front end modules for 5.6 GHz and 6.6 GHz Wi-Fi acoustic wave resonator RF filter circuits
US11689186B2 (en) 5.5 GHz Wi-Fi 5G coexistence acoustic wave resonator RF filter circuit
US11683021B2 (en) 4.5G 3.55-3.7 GHz band bulk acoustic wave resonator RF filter circuit
US11646718B2 (en) Acoustic wave resonator, RF filter circuit device and system
CN114497114A (zh) 集成芯片及其制作方法和集成电路

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
A107 Divisional application of patent
GRNT Written decision to grant