KR102424408B1 - Three dimension flash memory with efficient word line connection structure - Google Patents

Three dimension flash memory with efficient word line connection structure Download PDF

Info

Publication number
KR102424408B1
KR102424408B1 KR1020200092124A KR20200092124A KR102424408B1 KR 102424408 B1 KR102424408 B1 KR 102424408B1 KR 1020200092124 A KR1020200092124 A KR 1020200092124A KR 20200092124 A KR20200092124 A KR 20200092124A KR 102424408 B1 KR102424408 B1 KR 102424408B1
Authority
KR
South Korea
Prior art keywords
word lines
flash memory
row decoder
plane
contact
Prior art date
Application number
KR1020200092124A
Other languages
Korean (ko)
Other versions
KR20220013089A (en
Inventor
송윤흡
Original Assignee
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단 filed Critical 한양대학교 산학협력단
Priority to KR1020200092124A priority Critical patent/KR102424408B1/en
Priority to US18/005,929 priority patent/US20230276631A1/en
Priority to PCT/KR2021/008499 priority patent/WO2022019522A1/en
Publication of KR20220013089A publication Critical patent/KR20220013089A/en
Application granted granted Critical
Publication of KR102424408B1 publication Critical patent/KR102424408B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • H01L27/11573—
    • H01L27/1157—
    • H01L27/11582—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND

Landscapes

  • Semiconductor Memories (AREA)
  • Pens And Brushes (AREA)
  • Non-Volatile Memory (AREA)

Abstract

효율적인 워드 라인 연결 구조가 적용된 3차원 플래시 메모리가 개시된다. 일 실시예에 따르면, 3차원 플래시 메모리는, 일 방향으로 연장 형성되는 적어도 하나의 메모리 셀 스트링; 상기 적어도 하나의 메모리 셀 스트링과 수직으로 연결되는 복수의 워드 라인들; 및 상기 복수의 워드 라인들의 하부에 위치하는 로우 디코더(Row Decoder)를 포함하고, 상기 복수의 워드 라인들 각각은, 상기 복수의 워드 라인들 각각의 콘택트(Contact)와 연결되는 플러그 비아(Plug Via)를 통해 상기 로우 디코더와 연결되는 것을 특징으로 한다.A three-dimensional flash memory to which an efficient word line connection structure is applied is disclosed. According to an embodiment, a 3D flash memory may include at least one memory cell string extending in one direction; a plurality of word lines vertically connected to the at least one memory cell string; and a row decoder positioned below the plurality of word lines, wherein each of the plurality of word lines has a plug via connected to a contact of each of the plurality of word lines. ) through the row decoder.

Description

효율적인 워드 라인 연결 구조가 적용된 3차원 플래시 메모리{THREE DIMENSION FLASH MEMORY WITH EFFICIENT WORD LINE CONNECTION STRUCTURE}Three-dimensional flash memory with efficient word line connection structure {THREE DIMENSION FLASH MEMORY WITH EFFICIENT WORD LINE CONNECTION STRUCTURE}

아래의 실시예들은 3차원 플래시 메모리에 관한 것으로, 보다 상세하게 3차원 플래시 메모리에서의 워드 라인(Word Line; WL) 연결 구조에 대한 기술이다.The following embodiments relate to a three-dimensional flash memory, and in more detail, a description of a word line (WL) connection structure in the three-dimensional flash memory.

플래시 메모리는 전기적으로 소거가능하며 프로그램 가능한 판독 전용 메모리(Electrically Erasable Programmable Read Only Memory; EEPROM)로서, F-N 터널링(Fowler-Nordheimtunneling) 또는 열전자 주입(Hot electron injection)에 의해 전기적으로 데이터의 입출력을 제어한다.Flash memory is an electrically erasable programmable read only memory (EEPROM), which electrically controls input and output of data by Fowler-Nordheimtunneling or hot electron injection. .

최근 플래시 메모리에는, 소비자가 요구하는 우수한 성능 및 저렴한 가격을 충족시키기 위해 메모리 셀 스트링의 수직 방향의 길이를 늘려 집적도를 증가시키는 3차원 구조가 적용되었다. 이러한 기존의 3차원 플래시 메모리를 나타낸 도 1을 참조하면, 3차원 플래시 메모리(100)는 기판(110)에 수직 방향으로 형성된 채널층(120), 채널층(120)을 감싸도록 형성된 전하 저장층(130), 전하 저장층(130)에 연결되며 수평 방향으로 적층된 복수의 워드 라인들(140) 및 복수의 워드 라인들(140)에 교번하며 개재되는 복수의 절연층들(150)을 포함하는 구조를 갖는다. 이하, 데이터의 저장 및 판독과 직접적으로 관련된 구성요소인 전하 저장층(130), 채널층(120) 및 복수의 워드 라인들(140)은 메모리 셀 스트링을 구성할 수 있다.Recently, a three-dimensional structure of increasing the density of a memory cell string by increasing the vertical length of the memory cell string has been applied to the flash memory in order to satisfy the excellent performance and low price demanded by consumers. Referring to FIG. 1 showing such a conventional three-dimensional flash memory, the three-dimensional flash memory 100 includes a channel layer 120 formed in a vertical direction on a substrate 110 and a charge storage layer formed to surround the channel layer 120 . 130 , including a plurality of word lines 140 connected to the charge storage layer 130 and stacked in a horizontal direction, and a plurality of insulating layers 150 alternately interposed between the plurality of word lines 140 . has a structure that Hereinafter, the charge storage layer 130 , the channel layer 120 , and the plurality of word lines 140 , which are components directly related to storage and reading of data, may constitute a memory cell string.

이러한 기존의 3차원 플래시 메모리(100)는, 복수의 워드 라인들(140)의 하부에 배치되며 복수의 워드 라인들(140)에 대한 선택 동작을 수행하는 로우 디코더(Row Decoder)(160)를 더 포함할 수 있다.The conventional 3D flash memory 100 includes a row decoder 160 disposed below the plurality of word lines 140 and performing a selection operation on the plurality of word lines 140 . may include more.

이와 같은 구조의 3차원 플래시 메모리(100)에서, 복수의 워드 라인들(140) 각각은 복수의 워드 라인들(140) 각각의 콘택트(141)와 연결되는 외곽 배선(161)을 통해 로우 디코더(160)와 연결되게 된다. 이에, 외곽 배선(161)이 복수의 워드 라인들(140)의 평면을 벗어나는 연결 경로를 갖기 때문에, 기존의 3차원 플래시 메모리(100)에서는 동작 속도가 지연되고 집적도가 떨어지며 복잡한 레이아웃 구조를 갖는 문제점이 발생될 수 있다.In the 3D flash memory 100 having such a structure, each of the plurality of word lines 140 is connected to the row decoder ( 160) is connected. Accordingly, since the outer wiring 161 has a connection path out of the plane of the plurality of word lines 140 , in the conventional 3D flash memory 100 , the operation speed is delayed, the degree of integration is lowered, and the problem of having a complex layout structure This can happen.

따라서, 기존의 3차원 플래시 메모리(100)가 갖는 문제점을 해결하기 위한 기술이 제안될 필요가 있다.Therefore, there is a need to propose a technique for solving the problems of the existing three-dimensional flash memory 100 .

일 실시예들은 동작 속도 지연을 방지하고 집적도를 향상시키며 단순한 레이아웃 구조를 갖고자, 복수의 워드 라인들로부터 로우 디코더까지의 연결 경로를 복수의 워드 라인들의 평면 내에 배치하여 연결 경로의 길이를 최소화하는 구조의 3차원 플래시 메모리를 제안한다.In one embodiment, in order to prevent operation speed delay, improve integration, and have a simple layout structure, a connection path from a plurality of word lines to a row decoder is arranged in a plane of a plurality of word lines to minimize the length of the connection path. A three-dimensional flash memory with a structure is proposed.

보다 상세하게, 일 실시예들은 복수의 워드 라인들 각각이 복수의 워드 라인들 각각의 콘택트, 복수의 연결 배선들 및 복수의 워드 라인들 각각의 플러그 비아(Plug Via)를 통해 로우 디코더와 연결되는 구조의 3차원 플래시 메모리를 제안한다.More specifically, in some embodiments, each of a plurality of word lines is connected to a row decoder through a contact of each of the plurality of word lines, a plurality of connection wires, and a plug via of each of the plurality of word lines. A three-dimensional flash memory with a structure is proposed.

일 실시예에 따르면, 효율적인 워드 라인 연결 구조가 적용된 3차원 플래시 메모리는, 일 방향으로 연장 형성되는 적어도 하나의 메모리 셀 스트링; 상기 적어도 하나의 메모리 셀 스트링과 수직으로 연결되는 복수의 워드 라인들; 및 상기 복수의 워드 라인들의 하부에 위치하는 로우 디코더(Row Decoder)를 포함하고, 상기 복수의 워드 라인들 각각은, 상기 복수의 워드 라인들 각각의 콘택트(Contact)와 연결되는 플러그 비아(Plug Via)를 통해 상기 로우 디코더와 연결되는 것을 특징으로 한다.According to an embodiment, a 3D flash memory to which an efficient word line connection structure is applied may include at least one memory cell string extending in one direction; a plurality of word lines vertically connected to the at least one memory cell string; and a row decoder positioned below the plurality of word lines, wherein each of the plurality of word lines has a plug via connected to a contact of each of the plurality of word lines. ) through the row decoder.

일측에 따르면, 상기 복수의 워드 라인들 각각의 플러그 비아는, 상기 복수의 워드 라인들의 평면 상에서 상기 복수의 워드 라인들 각각을 관통하며 상기 로우 디코더와 접촉되는 것을 특징으로 할 수 있다.According to one side, the plug via of each of the plurality of word lines may pass through each of the plurality of word lines on a plane of the plurality of word lines and may be in contact with the row decoder.

다른 일측에 따르면, 상기 복수의 워드 라인들 각각의 플러그 비아는, 상기 복수의 워드 라인들 각각과 평면 상에서 격리되는 구조를 갖는 것을 특징으로 할 수 있다.According to another aspect, the plug via of each of the plurality of word lines may have a structure that is isolated from each of the plurality of word lines on a plane.

또 다른 일측에 따르면, 상기 복수의 워드 라인들 각각의 플러그 비아는, 상기 복수의 워드 라인들 각각과의 사이에 형성되는 산화막에 의해 상기 복수의 워드 라인들 각각과 평면 상에서 격리되는 것을 특징으로 할 수 있다.According to another aspect, the plug via of each of the plurality of word lines may be isolated from each of the plurality of word lines on a plane by an oxide film formed between each of the plurality of word lines. can

또 다른 일측에 따르면, 상기 복수의 워드 라인들 각각의 플러그 비아가 상기 복수의 워드 라인들 각각의 콘택트와 연결되는 복수의 연결 배선들은, 상기 복수의 워드 라인들의 평면 내에 배치되는 것을 특징으로 할 수 있다.According to another aspect, a plurality of connection wires through which a plug via of each of the plurality of word lines is connected to a contact of each of the plurality of word lines may be arranged in a plane of the plurality of word lines. have.

또 다른 일측에 따르면, 상기 복수의 워드 라인들 각각의 플러그 비아 및 상기 복수의 워드 라인들 각각의 콘택트가 상기 복수의 워드 라인들의 평면 상 형성되는 위치는, 상기 복수의 연결 배선들 각각의 길이가 최소화되도록 결정될 수 있다.According to another aspect, a position at which a plug via of each of the plurality of word lines and a contact of each of the plurality of word lines are formed on a plane of the plurality of word lines may have a length of each of the plurality of connection wires. can be determined to be minimized.

일 실시예에 따르면, 효율적인 워드 라인 연결 구조가 적용된 3차원 플래시 메모리의 제조 방법은, 일 방향으로 연장 형성되는 적어도 하나의 메모리 셀 스트링, 상기 적어도 하나의 메모리 셀 스트링과 수직으로 연결되는 복수의 워드 라인들 및 상기 복수의 워드 라인들의 하부에 위치하는 로우 디코더(Row Decoder)를 포함하는 반도체 구조체를 준비하는 단계; 상기 반도체 구조체에서 상기 복수의 워드 라인들 각각을 노출시키도록 상기 복수의 워드 라인들 각각에 대한 콘택트 홀(Contact Hole)을 상기 일 방향으로 연장 형성하는 단계; 상기 반도체 구조체에서 상기 로우 디코더가 노출되도록 상기 복수의 워드 라인들의 평면 상에서 상기 복수의 워드 라인들을 관통하는 상기 복수의 워드 라인들 각각에 대한 비아 홀(Via Hole)을 상기 일 방향으로 연장 형성하는 단계; 및 상기 복수의 워드 라인들 각각에 대한 콘택트 홀 및 비아 홀 내에 도전성 물질로 상기 복수의 워드 라인들 각각의 콘택트(Contact) 및 플러그 비아(Plug Via)를 각각 연장 형성하고 상기 복수의 워드 라인들 각각의 콘택트 및 플러그 비아를 서로 연결하여, 상기 복수의 워드 라인들 각각을 상기 로우 디코더와 연결하는 단계를 포함한다.According to an embodiment, a method of manufacturing a 3D flash memory to which an efficient word line connection structure is applied includes at least one memory cell string extending in one direction, and a plurality of words vertically connected to the at least one memory cell string. preparing a semiconductor structure including lines and a row decoder positioned below the plurality of word lines; forming a contact hole for each of the plurality of word lines to extend in the one direction to expose each of the plurality of word lines in the semiconductor structure; forming a via hole for each of the plurality of word lines penetrating the plurality of word lines extending in the one direction on a plane of the plurality of word lines to expose the row decoder in the semiconductor structure; ; and a contact and a plug via of each of the plurality of word lines using a conductive material in a contact hole and a via hole of each of the plurality of word lines to extend and form each of the plurality of word lines and connecting each of the plurality of word lines to the row decoder by connecting a contact and a plug via of .

일측에 따르면, 상기 복수의 워드 라인들 각각을 상기 로우 디코더와 연결하는 단계는, 상기 복수의 워드 라인들의 평면 상에서 상기 복수의 워드 라인들 각각을 관통하는 상기 복수의 워드 라인들 각각에 대한 비아 홀 내에 연장 형성되는 상기 복수의 워드 라인들 각각의 플러그 비아를 상기 로우 디코더와 접촉시키는 단계를 포함하는 것을 특징으로 할 수 있다.According to one side, the connecting each of the plurality of word lines to the row decoder may include a via hole for each of the plurality of word lines passing through each of the plurality of word lines on a plane of the plurality of word lines. and contacting a plug via of each of the plurality of word lines extending therein with the row decoder.

다른 일측에 따르면, 상기 복수의 워드 라인들 각각의 플러그 비아를 상기 로우 디코더와 접촉시키는 단계는, 상기 복수의 워드 라인들 각각에 대한 비아 홀 내에서 상기 복수의 워드 라인들 각각의 플러그 비아가 상기 복수의 워드 라인들 각각과 평면 상에서 격리되는 구조를 갖도록 상기 복수의 워드 라인들 각각의 플러그 비아를 연장 형성하는 단계를 포함하는 것을 특징으로 할 수 있다.According to another aspect, in the step of contacting the plug via of each of the plurality of word lines with the row decoder, the plug via of each of the plurality of word lines within the via hole of each of the plurality of word lines is the The method may include extending and forming a plug via of each of the plurality of word lines to have a structure insulated from each of the plurality of word lines on a plane.

또 다른 일측에 따르면, 상기 복수의 워드 라인들 각각의 플러그 비아를 연장 형성하는 단계는, 상기 복수의 워드 라인들 각각에 대한 비아 홀 내에 내부 홀을 포함하는 산화막을 연장 형성하는 단계; 및 상기 복수의 워드 라인들 각각의 산화막에 의해 상기 복수의 워드 라인들 각각과 평면 상에서 격리되도록 상기 복수의 워드 라인들 각각의 산화막의 내부 홀에 상기 도전성 물질로 상기 복수의 워드 라인들 각각의 플러그 비아를 연장 형성하는 단계를 포함하는 것을 특징으로 할 수 있다.According to another aspect, the step of extending the plug via of each of the plurality of word lines may include: extending and forming an oxide layer including an internal hole in the via hole of each of the plurality of word lines; and plug each of the plurality of word lines with the conductive material into an inner hole of the oxide film of each of the plurality of word lines so as to be isolated on a plane from each of the plurality of word lines by the oxide film of each of the plurality of word lines It may be characterized in that it comprises the step of extending the via.

또 다른 일측에 따르면, 상기 복수의 워드 라인들 각각을 상기 로우 디코더와 연결하는 단계는, 상기 복수의 워드 라인들 각각의 플러그 비아가 상기 복수의 워드 라인들 각각의 콘택트와 연결되는 복수의 연결 배선들이 상기 복수의 워드 라인들 평면 내에 배치되도록 상기 복수의 워드 라인들 각각의 콘택트 및 플러그 비아를 서로 연결하는 단계를 포함하는 것을 특징으로 할 수 있다.According to another aspect, in the connecting each of the plurality of word lines to the row decoder, a plurality of connection wirings in which a plug via of each of the plurality of word lines is connected to a contact of each of the plurality of word lines. and connecting a contact and a plug via of each of the plurality of word lines to each other so that they are arranged in the plane of the plurality of word lines.

또 다른 일측에 따르면, 상기 3차원 플래시 메모리의 제조 방법은, 상기 복수의 워드 라인들 각각에 대한 콘택트 홀 및 상기 복수의 워드 라인들 각각에 대한 비아 홀이 상기 복수의 워드 라인들의 평면 상 형성되는 위치를 상기 복수의 연결 배선들 각각의 길이가 최소화되도록 결정하는 단계를 더 포함하는 것을 특징으로 할 수 있다.According to another aspect, in the manufacturing method of the 3D flash memory, a contact hole for each of the plurality of word lines and a via hole for each of the plurality of word lines are formed on a plane of the plurality of word lines. The method may further include determining a location such that a length of each of the plurality of connection wires is minimized.

일 실시예들은 복수의 워드 라인들로부터 로우 디코더까지의 연결 경로를 복수의 워드 라인들의 평면 내에 배치하여 연결 경로의 길이를 최소화하는 구조의 3차원 플래시 메모리를 제안할 수 있다.Embodiments may propose a three-dimensional flash memory having a structure in which a connection path from a plurality of word lines to a row decoder is arranged in a plane of the plurality of word lines to minimize the length of the connection path.

보다 상세하게, 일 실시예들은 복수의 워드 라인들 각각이 복수의 워드 라인들 각각의 콘택트, 복수의 연결 배선들 및 복수의 워드 라인들 각각의 플러그 비아(Plug Via)를 통해 로우 디코더와 연결되는 구조의 3차원 플래시 메모리를 제안할 수 있다.More specifically, in some embodiments, each of a plurality of word lines is connected to a row decoder through a contact of each of the plurality of word lines, a plurality of connection wires, and a plug via of each of the plurality of word lines. A three-dimensional flash memory with a structure can be proposed.

따라서, 일 실시예들은 동작 속도 지연을 방지하고 집적도를 향상시키며 단순한 레이아웃 구조를 갖는 3차원 플래시 메모리를 제안할 수 있다.Accordingly, one embodiment may propose a three-dimensional flash memory that prevents operation speed delay, improves integration, and has a simple layout structure.

도 1은 기존의 3차원 플래시 메모리를 나타낸 X-Z 단면도이다.
도 2는 일 실시예에 따른 3차원 플래시 메모리를 나타낸 X-Y 평면도이다.
도 3은 도 2에 도시된 3차원 플래시 메모리의 A-A'의 단면을 나타낸 X-Z 단면도이다.
도 4는 도 2에 도시된 3차원 플래시 메모리의 B-B'의 단면을 나타낸 X-Z 단면도이다.
도 5는 일 실시예에 따른 3차원 플래시 메모리의 C-C'의 단면을 나타낸 Y-Z 단면도이다.
도 6은 일 실시예에 따른 3차원 플래시 메모리의 제조 방법을 나타낸 플로우 차트이다.
도 7a 내지 7e는 일 실시예에 따른 3차원 플래시 메모리의 제조 방법을 설명하기 위한 X-Y 평면도이다.
도 8a 내지 8d는 도 7a 내지 7e에 도시된 3차원 플래시 메모리의 A-A'의 단면을 통해 3차원 플래시 메모리의 제조 방법을 설명하기 위한 X-Z 단면도이다.
도 9a 내지 9d는 도 7a 내지 7e에 도시된 3차원 플래시 메모리의 B-B'의 단면을 통해 3차원 플래시 메모리의 제조 방법을 설명하기 위한 X-Z 단면도이다.
도 10a 내지 10e는 도 7a 내지 7e에 도시된 3차원 플래시 메모리의 C-C'의 단면을 통해 3차원 플래시 메모리의 제조 방법을 설명하기 위한 Y-Z 단면도이다.1 is an XZ cross-sectional view illustrating a conventional three-dimensional flash memory.
2 is an XY plan view illustrating a three-dimensional flash memory according to an exemplary embodiment.
FIG. 3 is an XZ cross-sectional view illustrating a cross-section taken along line A-A' of the three-dimensional flash memory shown in FIG. 2 .
FIG. 4 is an XZ cross-sectional view illustrating a cross-section taken along line B-B' of the three-dimensional flash memory shown in FIG. 2 .
5 is a YZ cross-sectional view illustrating a cross-section taken along line C-C' of a three-dimensional flash memory according to an exemplary embodiment.
6 is a flowchart illustrating a method of manufacturing a 3D flash memory according to an exemplary embodiment.
7A to 7E are XY plan views illustrating a method of manufacturing a 3D flash memory according to an exemplary embodiment.
8A to 8D are cross-sectional views taken along XZ for explaining a method of manufacturing a 3D flash memory through a cross-section taken along line A-A' of the 3D flash memory shown in FIGS. 7A to 7E.
9A to 9D are XZ cross-sectional views illustrating a method of manufacturing a 3D flash memory through a cross-section taken along line B-B' of the 3D flash memory shown in FIGS. 7A to 7E.
10A to 10E are YZ cross-sectional views illustrating a method of manufacturing a 3D flash memory through a cross-section taken along line C-C' of the 3D flash memory shown in FIGS. 7A to 7E .

이하, 실시예들을 첨부된 도면을 참조하여 상세하게 설명한다. 그러나 본 발명이 실시예들에 의해 제한되거나 한정되는 것은 아니다. 또한, 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.Hereinafter, embodiments will be described in detail with reference to the accompanying drawings. However, the present invention is not limited or limited by the examples. Also, like reference numerals in each figure denote like members.

또한, 본 명세서에서 사용되는 용어(terminology)들은 본 발명의 바람직한 실시예를 적절히 표현하기 위해 사용된 용어들로서, 이는 사용자, 운용자의 의도 또는 본 발명이 속하는 분야의 관례 등에 따라 달라질 수 있다. 따라서, 본 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.In addition, the terms used in this specification are terms used to properly express a preferred embodiment of the present invention, which may vary according to the intention of a user or operator or customs in the field to which the present invention belongs. Accordingly, definitions of these terms should be made based on the content throughout this specification.

도 2는 일 실시예에 따른 3차원 플래시 메모리를 나타낸 X-Y 평면도이고, 도 3은 도 2에 도시된 3차원 플래시 메모리의 A-A'의 단면을 나타낸 X-Z 단면도이며, 도 4는 도 2에 도시된 3차원 플래시 메모리의 B-B'의 단면을 나타낸 X-Z 단면도이고, 도 5는 일 실시예에 따른 3차원 플래시 메모리의 C-C'의 단면을 나타낸 Y-Z 단면도이다.FIG. 2 is an X-Y plan view showing a three-dimensional flash memory according to an embodiment, FIG. 3 is an X-Z cross-sectional view showing a cross-section A-A' of the three-dimensional flash memory shown in FIG. 2, and FIG. 4 is shown in FIG. It is an X-Z cross-sectional view showing a cross-section taken along line B-B' of the 3D flash memory, and FIG. 5 is a Y-Z cross-sectional view illustrating a cross-section taken along line C-C' of the three-dimensional flash memory according to an embodiment.

도 2 내지 도 5를 참조하면, 일 실시예에 따른 3차원 플래시 메모리(200)는 적어도 하나의 메모리 셀 스트링(210), 복수의 워드 라인들(220, 230) 및 로우 디코더(240)를 포함할 수 있다.2 to 5 , the 3D flash memory 200 according to an embodiment includes at least one memory cell string 210 , a plurality of word lines 220 and 230 , and a row decoder 240 . can do.

적어도 하나의 메모리 셀 스트링(210)은 기판(211) 상 일 방향(예컨대, Z 방향)으로 연장 형성되며, 채널층(212) 및 채널층(212)을 감싸는 전하 저장층(213)으로 구성될 수 있다. 채널층(212)은 단결정질의 실리콘 또는 폴리 실리콘(Poly-silicon)으로 형성될 수 있으며, 전하 저장층(213)은, 복수의 워드 라인들(220, 230)을 통해 유입되는 전류로부터 전하를 저장하는 구성요소로서, 일례로, ONO(Oxide-Nitride-Oxide)의 구조로도 형성될 수 있다. 이하, 적어도 하나의 메모리 셀 스트링(210) 각각은 기판(211)에 대해 직교하는 일 방향(예컨대, Z 방향)으로 연장 형성되는 수직 요소만을 포함하는 것으로 설명되나, 이에 제한되거나 한정되지 않고 기판(211)과 평행하는 전하 저장층(213)의 수평 요소(미도시)를 더 포함할 수 있다.At least one memory cell string 210 is formed to extend in one direction (eg, Z-direction) on the substrate 211 , and is composed of a channel layer 212 and a charge storage layer 213 surrounding the channel layer 212 . can The channel layer 212 may be formed of single-crystalline silicon or poly-silicon, and the charge storage layer 213 stores charges from current flowing through the plurality of word lines 220 and 230 . As a component to, for example, it may be formed in the structure of ONO (Oxide-Nitride-Oxide). Hereinafter, each of the at least one memory cell string 210 will be described as including only a vertical element extending in one direction (eg, Z direction) orthogonal to the substrate 211 , but is not limited thereto. It may further include a horizontal element (not shown) of the charge storage layer 213 parallel to the 211 .

로우 디코더(240)는 복수의 워드 라인들(220, 230)의 하부에 배치되며 복수의 워드 라인들(220, 230)에 대한 선택 동작을 수행할 수 있다. 로우 디코더(240)의 기능 및 배치 위치는 기존에 공지된 로우 디코터와 동일하므로 상세한 설명을 생략하기로 한다.The row decoder 240 is disposed below the plurality of word lines 220 and 230 and may perform a selection operation on the plurality of word lines 220 and 230 . Since the function and arrangement position of the row decoder 240 are the same as those of the conventionally known row decoder, a detailed description thereof will be omitted.

복수의 워드 라인들(220, 230)은 W(텅스텐), Ti(티타늄), Ta(탄탈륨), Au(구리) 또는 Au(금)과 같은 도전성 물질로 형성되어 워드 라인의 기능을 담당할 수 있다. 이러한 복수의 워드 라인들(220, 230)은 로우 디코더(240)와의 연결을 위해 일부분이 계단 형상을 갖게 되며, 복수의 워드 라인들(220, 230) 각각은 계단 형상 상에 형성된 컨택트(221, 231)를 포함할 수 있다.The plurality of word lines 220 and 230 may be formed of a conductive material such as W (tungsten), Ti (titanium), Ta (tantalum), Au (copper), or Au (gold) to function as a word line. have. A portion of the plurality of word lines 220 and 230 has a step shape for connection with the row decoder 240, and each of the plurality of word lines 220 and 230 has a contact 221, formed on the step shape. 231) may be included.

특히, 일 실시예에 따른 복수의 워드 라인들(220, 230) 각각은, 콘택트(221, 231)와 연결되는 플러그 비아(222, 232)를 통해 로우 디코더(240)와 연결되는 것을 특징으로 한다.In particular, each of the plurality of word lines 220 and 230 according to an embodiment is characterized in that it is connected to the row decoder 240 through the plug vias 222 and 232 connected to the contacts 221 and 231. .

보다 상세하게, 복수의 워드 라인들(220, 230) 각각의 플러그 비아(222, 232)가 로우 디코더(240)와 접촉되도록 구성됨에 따라, 복수의 워드 라인들(220, 230) 각각의 콘택트(221, 222)와 복수의 워드 라인들(220, 230) 각각의 플러그 비아(222, 232)가 복수의 연결 배선들(223, 233)을 통해 연결됨으로써, 복수의 워드 라인들(220, 230) 각각은 콘택트(221, 222), 연결 배선(223, 233) 및 플러그 비아(222, 232)를 경유하며 로우 디코더(240)와 연결될 수 있다.In more detail, as the plug vias 222 and 232 of each of the plurality of word lines 220 and 230 are configured to be in contact with the row decoder 240 , the contact ( 221 and 222 and the plug vias 222 and 232 of each of the plurality of word lines 220 and 230 are connected through the plurality of connection wires 223 and 233, and thus the plurality of word lines 220 and 230 Each may be connected to the row decoder 240 via the contacts 221 and 222 , the connection wires 223 and 233 , and the plug vias 222 and 232 .

이 때, 복수의 워드 라인들(220, 230) 각각의 콘택트(221, 222)와 복수의 워드 라인들(220, 230) 각각의 플러그 비아(222, 232)는 물론, 복수의 연결 배선들(223, 233)이 복수의 워드 라인들(220, 230)의 평면 내에 배치됨으로써, 복수의 워드 라인들(220, 230)로부터 로우 디코더(240)까지의 연결 경로가 복수의 워드 라인들(220, 230)의 평면을 벗어나지 않으며 짧은 거리를 갖게 될 수 있다.At this time, the contacts 221 and 222 of each of the plurality of word lines 220 and 230 and the plug vias 222 and 232 of each of the plurality of word lines 220 and 230, as well as the plurality of connection wires ( Since 223 and 233 are disposed in the plane of the plurality of word lines 220 and 230 , a connection path from the plurality of word lines 220 and 230 to the row decoder 240 is connected to the plurality of word lines 220 , 220 , 230) and can have a short distance.

더 나아가, 복수의 워드 라인들(220, 230) 각각의 플러그 비아(222, 232) 및 복수의 워드 라인들(220, 230) 각각의 콘택트(221, 231)가 복수의 워드 라인들(220, 230)의 평면 상 형성되는 위치가, 복수의 연결 배선들(223, 233) 각각의 길이(223-1, 233-1)를 최소화하도록 조절됨으로써, 복수의 워드 라인들(220, 230)로부터 로우 디코더(240)까지의 연결 경로가 최단 거리를 갖게 될 수 있다.Further, the plug vias 222 and 232 of each of the plurality of word lines 220 and 230 and the contacts 221 and 231 of each of the plurality of word lines 220 and 230 are connected to the plurality of word lines 220, The position formed on the plane of the plurality of connection wires 223 and 233 is adjusted to minimize the lengths 223 - 1 and 233 - 1 of each of the plurality of connection wires 223 and 233 , thereby forming a row from the plurality of word lines 220 and 230 . A connection path to the decoder 240 may have the shortest distance.

여기서, 복수의 워드 라인들(220, 230) 각각의 플러그 비아(222, 232)는, 복수의 워드 라인들(220, 230)의 평면 상에서 복수의 워드 라인들(220, 230) 각각을 관통하며 로우 디코더(240)와 접촉되는 구성요소로서, 복수의 워드 라인들(220, 230) 각각과 평면 상에서 격리되는 구조를 가질 수 있다. 일례로, 복수의 워드 라인들(220, 230) 각각의 플러그 비아(222, 232)는 복수의 워드 라인들(220, 230) 각각과의 사이에 형성되는 산화막(224, 234)에 의해 복수의 워드 라인들(220, 230) 각각과 평면 상에서 격리될 수 있다.Here, the plug vias 222 and 232 of each of the plurality of word lines 220 and 230 pass through each of the plurality of word lines 220 and 230 on the plane of the plurality of word lines 220 and 230 , respectively. As a component in contact with the row decoder 240 , it may have a structure that is isolated from each of the plurality of word lines 220 and 230 on a plane. For example, the plug vias 222 and 232 of each of the plurality of word lines 220 and 230 are formed by oxide layers 224 and 234 formed between the plurality of word lines 220 and 230 respectively. Each of the word lines 220 and 230 may be isolated on a plane.

이처럼 일 실시예에 따른 3차원 플래시 메모리(200)는, 복수의 워드 라인들(220, 230) 각각이 복수의 워드 라인들(220, 230) 각각의 콘택트(221, 231), 복수의 연결 배선들(223, 233) 및 복수의 워드 라인들(220, 230) 각각의 플러그 비아(222, 232)를 통해 로우 디코더(240)와 연결되어, 연결 경로를 복수의 워드 라인들(220, 230)의 평면 내에 배치하여 길이를 최소화하는 구조를 가짐으로써, 이를 통해 동작 속도 지연을 방지하고 집적도를 향상시키며 레이아웃 구조를 단순화하는 효과를 도모할 수 있다.As such, in the three-dimensional flash memory 200 according to an embodiment, each of the plurality of word lines 220 and 230 includes contacts 221 and 231 of the plurality of word lines 220 and 230, respectively, and a plurality of connection wires. It is connected to the row decoder 240 through the plug vias 222 and 232 of the plurality of word lines 220 and 230 and the plurality of word lines 220 and 230 to form a connection path through the plurality of word lines 220 and 230 . By having a structure that minimizes the length by arranging it within the plane of

3차원 플래시 메모리(200)의 제조 공정에 대한 상세한 설명은 아래의 도 6 내지 10e를 참조하며 기재하기로 한다.A detailed description of the manufacturing process of the 3D flash memory 200 will be described with reference to FIGS. 6 to 10E below.

도 6은 일 실시예에 따른 3차원 플래시 메모리의 제조 방법을 나타낸 플로우 차트이고, 도 7a 내지 7e는 일 실시예에 따른 3차원 플래시 메모리의 제조 방법을 설명하기 위한 X-Y 평면도이며, 도 8a 내지 8d는 도 7a 내지 7e에 도시된 3차원 플래시 메모리의 A-A'의 단면을 통해 3차원 플래시 메모리의 제조 방법을 설명하기 위한 X-Z 단면도이고, 도 9a 내지 9d는 도 7a 내지 7e에 도시된 3차원 플래시 메모리의 B-B'의 단면을 통해 3차원 플래시 메모리의 제조 방법을 설명하기 위한 X-Z 단면도이며, 도 10a 내지 10e는 도 7a 내지 7e에 도시된 3차원 플래시 메모리의 C-C'의 단면을 통해 3차원 플래시 메모리의 제조 방법을 설명하기 위한 Y-Z 단면도이다. 이하, 후술되는 제조 방법은 도 2에 설명된 3차원 플래시 메모리(200)를 제조하기 위한 것으로서, 자동화 및 기계화된 제조 시스템에 의해 수행됨을 전제로 한다.6 is a flowchart illustrating a method of manufacturing a 3D flash memory according to an exemplary embodiment, FIGS. 7A to 7E are X-Y plan views illustrating a method of manufacturing a 3D flash memory according to an exemplary embodiment, and FIGS. 8A through 8D is an X-Z cross-sectional view for explaining a method of manufacturing a three-dimensional flash memory through a cross-section taken along line A-A' of the three-dimensional flash memory shown in FIGS. 7A to 7E, and FIGS. 9A to 9D are three-dimensional views shown in FIGS. 7A to 7E. It is an X-Z cross-sectional view for explaining a method of manufacturing a three-dimensional flash memory through a cross-section of the flash memory B-B', and FIGS. It is a Y-Z cross-sectional view for explaining a manufacturing method of a three-dimensional flash memory. Hereinafter, the manufacturing method described below is for manufacturing the 3D flash memory 200 illustrated in FIG. 2 , and is assumed to be performed by an automated and mechanized manufacturing system.

도 6을 참조하면, 단계(S610)에서 제조 시스템은, 도 7a, 8a, 9a, 10a와 같이 기판(211) 상 일 방향으로 연장 형성되는 적어도 하나의 메모리 셀 스트링(210), 적어도 하나의 메모리 셀 스트링(210)과 수직으로 연결되는 복수의 워드 라인들(220, 230) 및 복수의 워드 라인들(220, 230)의 하부에 위치하는 로우 디코더(240)를 포함하는 반도체 구조체를 준비한다.Referring to FIG. 6 , in step S610 , the manufacturing system performs at least one memory cell string 210 extending in one direction on the substrate 211 as shown in FIGS. 7A , 8A , 9A and 10A , and at least one memory. A semiconductor structure including a plurality of word lines 220 and 230 vertically connected to the cell string 210 and a row decoder 240 positioned below the plurality of word lines 220 and 230 is prepared.

여기서, 반도체 구조체의 상부에는 상부 절연층(Insulation)이 형성되어 있으며, 설명의 편의 상 도 7a 내지 7e에서는 상부 절연층이 도시되지 않는다.Here, an upper insulating layer is formed on the semiconductor structure, and the upper insulating layer is not shown in FIGS. 7A to 7E for convenience of description.

이어서, 단계(S620)에서 제조 시스템은, 도 7b, 8b, 10b와 같이 반도체 구조체에서 복수의 워드 라인들(220, 230) 각각을 노출시키도록 복수의 워드 라인들(220, 230) 각각에 대한 콘택트 홀(250, 260)을 일 방향으로 연장 형성한다.Subsequently, in step S620, the manufacturing system for each of the plurality of word lines 220 and 230 to expose each of the plurality of word lines 220 and 230 in the semiconductor structure as shown in FIGS. 7B, 8B, and 10B. The contact holes 250 and 260 are formed to extend in one direction.

그 다음, 단계(S630)에서 제조 시스템은, 도 7c, 9b, 10c와 같이 반도체 구조체에서 로우 디코더(240)가 노출되도록 복수의 워드 라인들(220, 230)의 평면 상에서 복수의 워드 라인들(220, 230)을 관통하는 복수의 워드 라인들(220, 230) 각각에 대한 비아 홀(270, 280)을 일 방향으로 연장 형성한다.Then, in step S630, the manufacturing system performs a plurality of word lines on the plane of the plurality of word lines 220 and 230 such that the row decoder 240 is exposed in the semiconductor structure as shown in FIGS. 7C, 9B, and 10C. Via holes 270 and 280 for each of the plurality of word lines 220 and 230 passing through 220 and 230 are formed to extend in one direction.

그 후, 단계(S640)에서 제조 시스템은, 복수의 워드 라인들(220, 230) 각각에 대한 콘택트 홀(250, 260) 및 비아 홀 내(270, 280)에 도전성 물질로 복수의 워드 라인들(220, 230) 각각의 콘택트(221, 231) 및 플러그 비아(222, 232)를 각각 연장 형성하고 복수의 워드 라인들(220, 230) 각각의 콘택트(221, 231) 및 플러그 비아(222, 232)를 서로 연결하여, 복수의 워드 라인들(220, 230) 각각을 로우 디코더(240)와 연결한다.Thereafter, in step S640 , the manufacturing system provides a plurality of word lines with a conductive material in the contact holes 250 and 260 and the via holes 270 and 280 for the plurality of word lines 220 and 230 , respectively. Contacts 221 and 231 and plug vias 222 and 232 are respectively extended from 220 and 230, and each of the contacts 221 and 231 and plug vias 222 and 222 of the plurality of word lines 220 and 230 are formed. 232 , each of the plurality of word lines 220 and 230 is connected to the row decoder 240 .

보다 상세하게, 단계(S640)에서 제조 시스템은, 도 7d, 8c, 9c, 10d와 같이 복수의 워드 라인들(220, 230) 각각에 대한 콘택트 홀(250, 260) 내에 도전성 물질로 복수의 워드 라인들(220, 230) 각각의 콘택트(221, 231)를 형성하고, 복수의 워드 라인들(220, 230)의 평면 상에서 복수의 워드 라인들(220, 230) 각각을 관통하는 복수의 워드 라인들(220, 230) 각각에 대한 비아 홀(270, 280) 내에 도전성 물질로 복수의 워드 라인들(220, 230) 각각의 플러그 비아(222, 232)를 연장 형성하여 로우 디코더(240)와 접촉시킨 뒤, 도 7e, 8d, 9d, 10e와 같이 복수의 워드 라인들(220, 230) 각각의 콘택트(221, 231) 및 복수의 워드 라인들(220, 230) 각각의 플러그 비아(222, 232) 사이를 복수의 연결 배선들(223, 233)로 연결함으로써, 복수의 워드 라인들(220, 230) 각각을 로우 디코더(240)와 연결할 수 있다.More specifically, in step S640, the manufacturing system performs a plurality of words with a conductive material in the contact holes 250 and 260 for the plurality of word lines 220 and 230, respectively, as shown in FIGS. 7D, 8C, 9C, and 10D. A plurality of word lines forming contacts 221 and 231 of the lines 220 and 230, respectively, and passing through each of the plurality of word lines 220 and 230 on the plane of the plurality of word lines 220 and 230, respectively. The plug vias 222 and 232 of each of the plurality of word lines 220 and 230 are extended with a conductive material in the via holes 270 and 280 of the respective ones 220 and 230 to contact the row decoder 240 . 7e, 8d, 9d, and 10e, each of the contacts 221 and 231 of the plurality of word lines 220 and 230 and the plug vias 222 and 232 of each of the plurality of word lines 220 and 230 as shown in FIGS. ), by connecting the plurality of connection wires 223 and 233 to each other, each of the plurality of word lines 220 and 230 may be connected to the row decoder 240 .

복수의 워드 라인들(220, 230) 각각의 플러그 비아(222, 232)를 연장 형성하여 로우 디코더(240)와 접촉시키는 과정에서, 제조 시스템은, 복수의 워드 라인들(220, 230) 각각에 대한 비아 홀(270, 280) 내에서 복수의 워드 라인들(220, 230) 각각의 플러그 비아(222, 232)가 복수의 워드 라인들(220, 230) 각각과 평면 상에서 격리되는 구조를 갖도록 복수의 워드 라인들(220, 230) 각각의 플러그 비아(222, 232)를 연장 형성할 수 있다.In the process of extending and forming the plug vias 222 and 232 of the plurality of word lines 220 and 230 to contact the row decoder 240 , the manufacturing system provides the plurality of word lines 220 and 230 to each of the word lines 220 and 230 , respectively. The plurality of plug vias 222 and 232 of each of the plurality of word lines 220 and 230 within the via holes 270 and 280 for the plurality of words are separated from each of the plurality of word lines 220 and 230 on a plane. The plug vias 222 and 232 of each of the word lines 220 and 230 may be formed to extend.

일례로, 제조 시스템은 복수의 워드 라인들(220, 230) 각각에 대한 비아 홀(270, 280) 내에 내부 홀을 포함하는 산화막(224, 234)을 연장 형성한 뒤, 복수의 워드 라인들(220, 230) 각각의 산화막(224, 234)에 의해 복수의 워드 라인들(220, 230) 각각과 평면 상에서 격리되도록 복수의 워드 라인들(220, 230) 각각의 산화막(224, 234)의 내부 홀에 도전성 물질로 복수의 워드 라인들(220, 230) 각각의 플러그 비아(222, 232)를 연장 형성할 수 있다.For example, the manufacturing system extends and forms oxide films 224 and 234 including internal holes in the via holes 270 and 280 for the plurality of word lines 220 and 230, respectively, and then forms the plurality of word lines ( 220 and 230, the respective oxide films 224 and 234 of the plurality of word lines 220 and 230, respectively. The plug vias 222 and 232 of each of the plurality of word lines 220 and 230 may be formed to extend through the hole using a conductive material.

이 때, 단계(S640)에서 제조 시스템은, 복수의 워드 라인들(220, 230) 각각의 플러그 비아(222, 232)가 복수의 워드 라인들(220, 230) 각각의 콘택트(221, 231)와 연결되는 복수의 연결 배선들(223, 233)이 복수의 워드 라인들(220, 230) 평면 내에 배치되도록 복수의 워드 라인들(220, 230) 각각의 콘택트(221, 222) 및 플러그 비아(222, 232)를 서로 연결함으로써, 복수의 워드 라인들(220, 230)로부터 로우 디코더(240)까지의 연결 경로가 복수의 워드 라인들(220, 230)의 평면을 벗어나지 않으며 짧은 거리를 갖도록 할 수 있다.At this time, in step S640 , the manufacturing system determines that the plug vias 222 and 232 of each of the plurality of word lines 220 and 230 are connected to the contacts 221 and 231 of each of the plurality of word lines 220 and 230 , respectively. Contacts 221 and 222 of each of the plurality of word lines 220 and 230 and plug vias ( By connecting 222 and 232 to each other, the connection path from the plurality of word lines 220 and 230 to the row decoder 240 does not deviate from the plane of the plurality of word lines 220 and 230 and has a short distance. can

또한, 제조 시스템은 단계들(S620, S630) 이전에 복수의 워드 라인들(220, 230) 각각에 대한 콘택트 홀(250, 260) 및 복수의 워드 라인들(220, 230) 각각에 대한 비아 홀(270, 280)이 복수의 워드 라인들(220, 230)의 평면 상 형성되는 위치를 복수의 연결 배선들(223, 233) 각각의 길이가 최소화되도록 결정한 뒤, 결정된 위치에 따라 단계들(S620, S630)에서 복수의 워드 라인들(220, 230) 각각에 대한 콘택트 홀(250, 260) 및 복수의 워드 라인들(220, 230) 각각에 대한 비아 홀(270, 280)을 연장 형성함으로써, 복수의 워드 라인들(220, 230)로부터 로우 디코더(240)까지의 연결 경로가 최단 거리를 갖게 될 수 있다.In addition, the manufacturing system performs contact holes 250 and 260 for each of the plurality of word lines 220 and 230 and a via hole for each of the plurality of word lines 220 and 230 before the steps S620 and S630. After determining the positions where the plurality of word lines 220 and 230 are formed on the plane of the plurality of word lines 220 and 230 so that the length of each of the plurality of connection wires 223 and 233 is minimized, steps S620 are performed according to the determined positions. , S630 by extending contact holes 250 and 260 for each of the plurality of word lines 220 and 230 and via holes 270 and 280 for each of the plurality of word lines 220 and 230, A connection path from the plurality of word lines 220 and 230 to the row decoder 240 may have the shortest distance.

이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.As described above, although the embodiments have been described with reference to the limited embodiments and drawings, various modifications and variations are possible by those skilled in the art from the above description. For example, the described techniques are performed in a different order than the described method, and/or the described components of the system, structure, apparatus, circuit, etc. are combined or combined in a different form than the described method, or other components Or substituted or substituted by equivalents may achieve an appropriate result.

그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.Therefore, other implementations, other embodiments, and equivalents to the claims are also within the scope of the following claims.

200: 3차원 플래시 메모리
210: 적어도 하나의 메모리 셀 스트링
211: 기판
212: 채널층
213: 전하 저장층
220, 230: 복수의 워드 라인들
221, 231: 콘택트
222, 232: 플러그 비아
223, 233: 연결 배선
240: 로우 디코더
250, 260: 콘택트 홀
270, 280: 비아 홀200: three-dimensional flash memory
210: at least one memory cell string
211: substrate
212: channel layer
213: charge storage layer
220, 230: a plurality of word lines
221, 231: contact
222, 232: plug via
223, 233: connecting wiring
240: raw decoder
250, 260: contact hole
270, 280: via hole

Claims (12)

효율적인 워드 라인 연결 구조가 적용된 3차원 플래시 메모리에 있어서,
일 방향으로 연장 형성되는 적어도 하나의 메모리 셀 스트링;
상기 적어도 하나의 메모리 셀 스트링과 수직으로 연결되는 복수의 워드 라인들; 및
상기 복수의 워드 라인들의 하부에 위치하는 로우 디코더(Row Decoder)
를 포함하고,
상기 복수의 워드 라인들 각각은,
상기 복수의 워드 라인들 각각의 콘택트(Contact)와 연결되는 플러그 비아(Plug Via)를 통해 상기 로우 디코더와 연결되며,
상기 복수의 워드 라인들 각각의 플러그 비아가 상기 복수의 워드 라인들 각각의 콘택트와 연결되는 복수의 연결 배선들-상기 복수의 연결 배선들 각각은 수직 부분 및 수평 부분을 포함함-은, 상기 복수의 워드 라인들의 평면 내에 배치되고,
상기 복수의 워드 라인들 각각의 플러그 비아 및 상기 복수의 워드 라인들 각각의 콘택트가 상기 복수의 워드 라인들의 평면 상 형성되는 위치는, 상기 복수의 연결 배선들 각각의 수평 부분 길이가 최소화되도록 결정되는 것을 특징으로 하는 3차원 플래시 메모리.In a three-dimensional flash memory to which an efficient word line connection structure is applied,
at least one memory cell string extending in one direction;
a plurality of word lines vertically connected to the at least one memory cell string; and
A row decoder positioned below the plurality of word lines
including,
Each of the plurality of word lines,
connected to the row decoder through a plug via connected to a contact of each of the plurality of word lines;
a plurality of connection wirings through which a plug via of each of the plurality of word lines is connected to a contact of each of the plurality of word lines, each of the plurality of connection wirings including a vertical portion and a horizontal portion, the plurality of placed in the plane of the word lines of
A position at which a plug via of each of the plurality of word lines and a contact of each of the plurality of word lines are formed on a plane of the plurality of word lines is a horizontal portion of each of the plurality of connection wirings A three-dimensional flash memory, characterized in that the length is determined to be minimized. 제1항에 있어서,
상기 복수의 워드 라인들 각각의 플러그 비아는,
상기 복수의 워드 라인들의 평면 상에서 상기 복수의 워드 라인들 각각을 관통하며 상기 로우 디코더와 접촉되는 것을 특징으로 하는 3차원 플래시 메모리.According to claim 1,
A plug via of each of the plurality of word lines,
3D flash memory, passing through each of the plurality of word lines on a plane of the plurality of word lines and being in contact with the row decoder. 제2항에 있어서,
상기 복수의 워드 라인들 각각의 플러그 비아는,
상기 복수의 워드 라인들 각각과 평면 상에서 격리되는 구조를 갖는 것을 특징으로 하는 3차원 플래시 메모리.3. The method of claim 2,
A plug via of each of the plurality of word lines,
3D flash memory, characterized in that it has a structure isolated from each of the plurality of word lines on a plane. 제3항에 있어서,
상기 복수의 워드 라인들 각각의 플러그 비아는,
상기 복수의 워드 라인들 각각과의 사이에 형성되는 산화막에 의해 상기 복수의 워드 라인들 각각과 평면 상에서 격리되는 것을 특징으로 하는 3차원 플래시 메모리.4. The method of claim 3,
A plug via of each of the plurality of word lines,
The three-dimensional flash memory is characterized in that the plurality of word lines are isolated from each other on a plane by an oxide film formed between the word lines. 삭제delete 삭제delete 효율적인 워드 라인 연결 구조가 적용된 3차원 플래시 메모리의 제조 방법에 있어서,
일 방향으로 연장 형성되는 적어도 하나의 메모리 셀 스트링, 상기 적어도 하나의 메모리 셀 스트링과 수직으로 연결되는 복수의 워드 라인들 및 상기 복수의 워드 라인들의 하부에 위치하는 로우 디코더(Row Decoder)를 포함하는 반도체 구조체를 준비하는 단계;
상기 반도체 구조체에서 상기 복수의 워드 라인들 각각을 노출시키도록 상기 복수의 워드 라인들 각각에 대한 콘택트 홀(Contact Hole)을 상기 일 방향으로 연장 형성하는 단계;
상기 반도체 구조체에서 상기 로우 디코더가 노출되도록 상기 복수의 워드 라인들의 평면 상에서 상기 복수의 워드 라인들을 관통하는 상기 복수의 워드 라인들 각각에 대한 비아 홀(Via Hole)을 상기 일 방향으로 연장 형성하는 단계; 및
상기 복수의 워드 라인들 각각에 대한 콘택트 홀 및 비아 홀 내에 도전성 물질로 상기 복수의 워드 라인들 각각의 콘택트(Contact) 및 플러그 비아(Plug Via)를 각각 연장 형성하고 상기 복수의 워드 라인들 각각의 콘택트 및 플러그 비아를 서로 연결하여, 상기 복수의 워드 라인들 각각을 상기 로우 디코더와 연결하는 단계
를 포함하고,
상기 복수의 워드 라인들 각각을 상기 로우 디코더와 연결하는 단계는, 상기 복수의 워드 라인들 각각의 플러그 비아가 상기 복수의 워드 라인들 각각의 콘택트와 연결되는 복수의 연결 배선들-상기 복수의 연결 배선들 각각은 수직 부분 및 수평 부분을 포함함-이 상기 복수의 워드 라인들의 평면 내에 배치되도록 상기 복수의 워드 라인들 각각의 콘택트 및 플러그 비아를 서로 연결하는 단계를 포함하며,
상기 복수의 워드 라인들 각각의 콘택트 및 플러그 비아를 서로 연결하는 단계는, 상기 복수의 워드 라인들 각각에 대한 콘택트 홀 및 상기 복수의 워드 라인들 각각에 대한 비아 홀이 상기 복수의 워드 라인들의 평면 상 형성되는 위치를 상기 복수의 연결 배선들 각각의 수평 부분 길이가 최소화되도록 결정하는 단계
를 더 포함하는 것을 특징으로 하는 3차원 플래시 메모리의 제조 방법.A method of manufacturing a three-dimensional flash memory to which an efficient word line connection structure is applied, the method comprising:
at least one memory cell string extending in one direction, a plurality of word lines vertically connected to the at least one memory cell string, and a row decoder positioned below the plurality of word lines preparing a semiconductor structure;
forming a contact hole for each of the plurality of word lines to extend in the one direction to expose each of the plurality of word lines in the semiconductor structure;
forming a via hole for each of the plurality of word lines penetrating the plurality of word lines extending in the one direction on a plane of the plurality of word lines to expose the row decoder in the semiconductor structure; ; and
A contact and a plug via of each of the plurality of word lines are respectively extended and formed with a conductive material in a contact hole and a via hole of each of the plurality of word lines, and each of the plurality of word lines is formed with a conductive material. connecting each of the plurality of word lines to the row decoder by connecting a contact and a plug via to each other.
including,
The connecting each of the plurality of word lines to the row decoder may include: a plurality of connection lines connecting a plug via of each of the plurality of word lines to a contact of each of the plurality of word lines - the plurality of connections connecting a contact and a plug via of each of the plurality of word lines to each other such that each of the wires includes a vertical portion and a horizontal portion - disposed in a plane of the plurality of word lines;
In the step of connecting a contact and a plug via of each of the plurality of word lines to each other, a contact hole for each of the plurality of word lines and a via hole for each of the plurality of word lines are formed on a plane surface of the plurality of word lines. A horizontal portion of each of the plurality of connecting wires determining that the length is minimized
Method of manufacturing a three-dimensional flash memory, characterized in that it further comprises. 제7항에 있어서,
상기 복수의 워드 라인들 각각을 상기 로우 디코더와 연결하는 단계는,
상기 복수의 워드 라인들의 평면 상에서 상기 복수의 워드 라인들 각각을 관통하는 상기 복수의 워드 라인들 각각에 대한 비아 홀 내에 연장 형성되는 상기 복수의 워드 라인들 각각의 플러그 비아를 상기 로우 디코더와 접촉시키는 단계
를 포함하는 것을 특징으로 하는 3차원 플래시 메모리의 제조 방법.8. The method of claim 7,
Connecting each of the plurality of word lines to the row decoder includes:
connecting a plug via of each of the plurality of word lines extending in a via hole for each of the plurality of word lines passing through each of the plurality of word lines on the plane of the plurality of word lines to the row decoder step
A method of manufacturing a three-dimensional flash memory comprising a. 제8항에 있어서,
상기 복수의 워드 라인들 각각의 플러그 비아를 상기 로우 디코더와 접촉시키는 단계는,
상기 복수의 워드 라인들 각각에 대한 비아 홀 내에서 상기 복수의 워드 라인들 각각의 플러그 비아가 상기 복수의 워드 라인들 각각과 평면 상에서 격리되는 구조를 갖도록 상기 복수의 워드 라인들 각각의 플러그 비아를 연장 형성하는 단계
를 포함하는 것을 특징으로 하는 3차원 플래시 메모리의 제조 방법.9. The method of claim 8,
Contacting a plug via of each of the plurality of word lines with the row decoder includes:
The plug via of each of the plurality of word lines is formed in a via hole for each of the plurality of word lines so that the plug via of each of the plurality of word lines is isolated from each of the plurality of word lines on a plane. step of forming an extension
A method of manufacturing a three-dimensional flash memory comprising a. 제9항에 있어서,
상기 복수의 워드 라인들 각각의 플러그 비아를 연장 형성하는 단계는,
상기 복수의 워드 라인들 각각에 대한 비아 홀 내에 내부 홀을 포함하는 산화막을 연장 형성하는 단계; 및
상기 복수의 워드 라인들 각각의 산화막에 의해 상기 복수의 워드 라인들 각각과 평면 상에서 격리되도록 상기 복수의 워드 라인들 각각의 산화막의 내부 홀에 상기 도전성 물질로 상기 복수의 워드 라인들 각각의 플러그 비아를 연장 형성하는 단계
를 포함하는 것을 특징으로 하는 3차원 플래시 메모리의 제조 방법.10. The method of claim 9,
The step of extending and forming a plug via of each of the plurality of word lines may include:
extending and forming an oxide layer including an internal hole in a via hole for each of the plurality of word lines; and
A plug via of each of the plurality of word lines with the conductive material in the inner hole of the oxide film of each of the plurality of word lines so as to be plane-isolated from each of the plurality of word lines by the oxide film of each of the plurality of word lines forming an elongated
A method of manufacturing a three-dimensional flash memory comprising a. 삭제delete 삭제delete
KR1020200092124A 2020-07-24 2020-07-24 Three dimension flash memory with efficient word line connection structure KR102424408B1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200092124A KR102424408B1 (en) 2020-07-24 2020-07-24 Three dimension flash memory with efficient word line connection structure
US18/005,929 US20230276631A1 (en) 2020-07-24 2021-07-05 Three-dimensional flash memory having improved integration density
PCT/KR2021/008499 WO2022019522A1 (en) 2020-07-24 2021-07-05 Three-dimensional flash memory having improved integration density

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200092124A KR102424408B1 (en) 2020-07-24 2020-07-24 Three dimension flash memory with efficient word line connection structure

Publications (2)

Publication Number Publication Date
KR20220013089A KR20220013089A (en) 2022-02-04
KR102424408B1 true KR102424408B1 (en) 2022-07-22

Family

ID=80267746

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200092124A KR102424408B1 (en) 2020-07-24 2020-07-24 Three dimension flash memory with efficient word line connection structure

Country Status (1)

Country Link
KR (1) KR102424408B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20200227347A1 (en) * 2019-01-16 2020-07-16 SK Hynix Inc. Semiconductor memory device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102046504B1 (en) * 2013-01-17 2019-11-19 삼성전자주식회사 Step shape pad structure and wiring structure in vertical type semiconductor device
US10381371B2 (en) * 2015-12-22 2019-08-13 Sandisk Technologies Llc Through-memory-level via structures for a three-dimensional memory device
KR20190026418A (en) * 2017-09-05 2019-03-13 에스케이하이닉스 주식회사 Semiconductor memory device
KR102638740B1 (en) * 2018-12-12 2024-02-22 삼성전자주식회사 Three dimensional semiconductor memory device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20200227347A1 (en) * 2019-01-16 2020-07-16 SK Hynix Inc. Semiconductor memory device

Also Published As

Publication number Publication date
KR20220013089A (en) 2022-02-04

Similar Documents

Publication Publication Date Title
US20200350291A1 (en) Memory device
KR102411019B1 (en) Conductive structures, systems and devices including conductive structures and related methods
US9412752B1 (en) Reference line and bit line structure for 3D memory
US9276009B2 (en) NAND-connected string of transistors having the electrical channel in a direction perpendicular to a surface of the substrate
US11081494B2 (en) Semiconductor memory
CN106449595A (en) Semiconductor memory devices having closely spaced bit lines
CN109962075A (en) Semiconductor memory
CN102237368A (en) Nonvolatile memory device and method for fabricating the same
CN104425509A (en) Semiconductor device and method for fabricating the same
CN104662660A (en) Memory array having connections going through control gates
US20230143256A1 (en) Three-dimensional flash memory with reduced wire length and manufacturing method therefor
US20180337140A1 (en) 3d integrated circuit device having a buttress structure for resisting deformation
TW202114168A (en) Semiconductor memory device
KR20220000254A (en) Semiconductor memory device and manufacturing method thereof
CN112530970A (en) Semiconductor memory device with a plurality of memory cells
KR102424408B1 (en) Three dimension flash memory with efficient word line connection structure
US20220285208A1 (en) Semiconductor chip structure
CN105990251A (en) Memory architecture and method of manufacturing the same
US11778820B2 (en) Semiconductor storage device and manufacturing method for semiconductor device
US20230255035A1 (en) Three-dimensional flash memory with high degree of integration
KR102509656B1 (en) Three dimensional flash memory for increasing integration density
KR20220010882A (en) Three dimension flash memory with bit line arrangement structure for efficient cell on peripheral ciruit
KR20220028497A (en) Three dimensional flash memory including biried type source line
KR102316535B1 (en) Three dimensional flash memory with bit line for cost reduction and manufacturing method thereof
KR102365325B1 (en) Three dimension flash memory with cell on peripheral ciruit structure including common source line

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant