KR102412333B1

KR102412333B1 - Touch Display Device

Info

Publication number: KR102412333B1
Application number: KR1020170171281A
Authority: KR
Inventors: 조현국
Original assignee: 엘지디스플레이 주식회사
Priority date: 2017-12-13
Filing date: 2017-12-13
Publication date: 2022-06-23
Also published as: KR20190070601A

Abstract

본 발명의 터치표시장치는 기판과, 기판 상부에 제1 방향의 게이트 배선과, 게이트 배선과 교차하여 화소영역을 정의하는 제2 방향의 데이터 배선과, 게이트 배선 및 데이터 배선에 연결되는 박막트랜지스터와, 화소영역에 위치하고 박막트랜지스터에 연결되는 화소 전극과, 화소영역에 위치하고 화소 전극과 함께 전기장을 형성하는 공통 전극과, 데이터 배선에 연결된 데이터 패드와, 공통 전극에 연결되는 제2 방향의 터치 배선과, 터치 배선에 연결되는 터치 패드를 포함하며, 데이터 패드와 터치 패드는 서로 중첩하고, 데이터 패드와 터치 패드 중 어느 하나는 다른 하나를 노출한다. 이에 따라, 터치 패드가 추가되더라도 패드부의 길이가 증가하지 않으므로, 패드부에 대응하는 회로필름의 크기를 크게 할 필요가 없어, 비용 증가를 방지할 수 있다.The touch display device of the present invention includes a substrate, a gate line in a first direction on the upper portion of the substrate, a data line in a second direction that intersects the gate line to define a pixel area, and a thin film transistor connected to the gate line and the data line; , a pixel electrode positioned in the pixel region and connected to the thin film transistor, a common electrode positioned in the pixel region and forming an electric field together with the pixel electrode, a data pad connected to the data wire, and a touch wire in a second direction connected to the common electrode; , a touch pad connected to the touch wire, wherein the data pad and the touch pad overlap each other, and one of the data pad and the touch pad exposes the other. Accordingly, since the length of the pad unit does not increase even when the touch pad is added, it is not necessary to increase the size of the circuit film corresponding to the pad unit, thereby preventing an increase in cost.

Description

Touch Display Device

본 발명은 표시장치에 관한 것으로, 특히 터치 기능을 갖는 터치표시장치에 관한 것이다.The present invention relates to a display device, and more particularly, to a touch display device having a touch function.

정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있으며, 액정표시장치(liquid crystal display device: LCD) 및 전계발광 표시장치(Electroluminescent display device: ELD)와 같은 여러 가지 평판표시장치(flat panel display device: FPD)가 널리 개발되어 다양한 분야에 적용되고 있다.As the information society develops, the demand for a display device for displaying an image is increasing in various forms, and various types such as a liquid crystal display device (LCD) and an electroluminescent display device (ELD) A flat panel display device (FPD) has been widely developed and applied to various fields.

이러한 평판표시장치 중, 액정표시장치는 액정분자를 포함하는 액정층을 사이에 두고 합착된 상부 기판과 하부 기판을 포함하는 액정 패널을 필수 구성 요소로 포함하며, 화소 전극과 공통 전극 사이에 형성된 전계에 의해 액정층이 구동되어 영상을 표시한다.Among these flat panel displays, the liquid crystal display includes a liquid crystal panel including an upper substrate and a lower substrate bonded together with a liquid crystal layer including liquid crystal molecules interposed therebetween as essential components, and an electric field formed between a pixel electrode and a common electrode The liquid crystal layer is driven to display an image.

또한, 전계발광 표시장치는 발광층을 사이에 두고 마주하는 양극과 음극을 포함하는 발광다이오드를 필수 구성 요소로 포함하며, 양극과 음극 각각으로부터 주입된 정공과 전자가 발광층에서 결합하여 발광함으로써, 영상을 표시하게 된다.In addition, the electroluminescent display device includes a light emitting diode including an anode and a cathode facing each other with a light emitting layer therebetween as essential components, and holes and electrons injected from each of the anode and cathode combine in the light emitting layer to emit light, thereby displaying an image. will display

최근에는, 이러한 표시장치의 표시패널(display panel) 상에 터치패널(touch panel)을 부착한 터치표시장치(또는 터치스크린)가 각광받고 있다. Recently, a touch display device (or a touch screen) in which a touch panel is attached on a display panel of such a display device has been in the spotlight.

터치표시장치는, 영상을 표시하는 출력수단으로 사용되는 동시에, 표시된 영상의 특정부위를 터치하여 사용자의 명령을 입력 받는 입력수단으로 사용되는 것으로, 터치표시장치의 터치패널은 위치정보 검출방식에 따라 감압방식, 정전방식, 적외선방식, 초음파방식 등으로 구분될 수 있다. The touch display device is used as an output means for displaying an image, and is used as an input means for receiving a user's command by touching a specific part of the displayed image. It can be divided into a decompression method, an electrostatic method, an infrared method, an ultrasonic method, and the like.

즉, 사용자가 표시패널에 표시되는 영상을 보면서 터치패널을 터치하면, 터치패널은 해당 부위의 위치정보를 검출하고 검출된 위치정보를 영상의 위치정보와 비교하여 사용자의 명령을 인식할 수 있다. That is, when the user touches the touch panel while viewing the image displayed on the display panel, the touch panel detects the location information of the corresponding part and compares the detected location information with the location information of the image to recognize the user's command.

이러한 터치표시장치는, 별도의 터치패널을 표시패널에 부착하거나, 터치패널을 표시패널의 기판에 형성하여 일체화하는 형태로 제조될 수 있다. Such a touch display device may be manufactured in a form in which a separate touch panel is attached to the display panel or the touch panel is formed on a substrate of the display panel to be integrated.

특히, 최근에는 스마트폰, 태블릿 PC 등과 같은 휴대용 단말기의 슬림화를 위해 터치패널을 구성하는 터치 전극 및 터치 배선을 표시패널의 기판에 형성하여 일체화하는 형태의 인셀 타입(in-cell type) 터치표시장치에 대한 수요가 증가하고 있다.In particular, in recent years, an in-cell type touch display device in which a touch electrode and a touch wire constituting a touch panel are formed on a substrate of a display panel for slimming of portable terminals such as smart phones and tablet PCs to be integrated. demand is increasing.

그런데, 이러한 인셀 타입 터치표시장치는 표시패널의 기판 상에 게이트 배선 및 데이터 배선 이외에 터치 배선을 더 포함하므로, 일반 표시장치에 비해 터치 배선을 구동부에 연결하기 위한 채널이 더 필요하다. 이에 따라, 인셀 타입 터치표시장치는 일반 표시장치에 비해 채널의 수가 증가되고, 채널에 대응하는 패드부의 길이가 증가하게 된다. However, since the in-cell type touch display device further includes a touch wire in addition to the gate wire and the data wire on the substrate of the display panel, a channel for connecting the touch wire to the driver is more required than that of the general display device. Accordingly, in the in-cell type touch display device, the number of channels increases, and the length of the pad portion corresponding to the channel increases, compared to the general display device.

따라서, 패드부에 대응하는 회로필름의 크기가 커지게 되므로, 인셀 타입 터치표시장치의 비용이 증가하는 문제가 있다.Accordingly, since the size of the circuit film corresponding to the pad portion increases, there is a problem in that the cost of the in-cell type touch display device increases.

본 발명은, 상기한 문제점을 해결하기 위하여 제시된 것으로, 인셀 타입 터치표시장치의 비용 증가 문제를 해결하고자 한다.The present invention has been proposed to solve the above problems, and aims to solve the problem of increasing the cost of an in-cell type touch display device.

상기의 목적을 달성하기 위하여, 본 발명의 터치표시장치는 기판과; 상기 기판 상부에 제1 방향의 게이트 배선과; 상기 게이트 배선과 교차하여 화소영역을 정의하는 제2 방향의 데이터 배선과; 상기 게이트 배선 및 상기 데이터 배선에 연결되는 박막트랜지스터와; 상기 화소영역에 위치하고 상기 박막트랜지스터에 연결되는 화소 전극과; 상기 화소영역에 위치하고 상기 화소 전극과 함께 전기장을 형성하는 공통 전극과; 상기 데이터 배선에 연결된 데이터 패드와; 상기 공통 전극에 연결되는 제2 방향의 터치 배선과; 상기 터치 배선에 연결되는 터치 패드를 포함하며, 상기 데이터 패드와 상기 터치 패드는 서로 중첩하고, 상기 데이터 패드와 상기 터치 패드 중 어느 하나는 다른 하나를 노출한다.In order to achieve the above object, the touch display device of the present invention includes: a substrate; a gate wiring in a first direction on the substrate; a data line in a second direction crossing the gate line and defining a pixel area; a thin film transistor connected to the gate line and the data line; a pixel electrode positioned in the pixel region and connected to the thin film transistor; a common electrode positioned in the pixel region and forming an electric field together with the pixel electrode; a data pad connected to the data line; a touch wire in a second direction connected to the common electrode; a touch pad connected to the touch wire, wherein the data pad and the touch pad overlap each other, and one of the data pad and the touch pad exposes the other.

상기 터치 배선은 상기 데이터 배선과 중첩할 수 있다.The touch line may overlap the data line.

이와 달리, 상기 터치 배선은 상기 데이터 배선과 동일 물질로 동일 층에 형성되고, 상기 터치 패드는 상기 게이트 배선과 동일 물질로 동일 층에 형성될 수 있다. Alternatively, the touch wiring may be formed on the same layer with the same material as the data wiring, and the touch pad may be formed on the same layer with the same material as the gate wiring.

이때, 상기 터치 패드는 상기 데이터 패드의 외측으로 노출된다.At this time, the touch pad is exposed to the outside of the data pad.

상기 터치 배선을 기준으로 상기 제1 방향으로 인접한 두 화소영역의 박막트랜지스터는 동일한 데이터 배선에 연결되고, 서로 다른 게이트 배선에 연결될 수 있다.The thin film transistors of the two pixel areas adjacent in the first direction with respect to the touch line may be connected to the same data line and may be connected to different gate lines.

또한, 상기 데이터 배선을 기준으로 상기 제1 방향으로 인접한 두 화소영역의 박막트랜지스터는 동일한 게이트 배선에 연결되고, 서로 다른 데이터 배선에 연결될 수 있다.In addition, the thin film transistors of the two pixel areas adjacent in the first direction with respect to the data line may be connected to the same gate line and may be connected to different data lines.

본 발명의 터치표시장치는 상기 터치 패드에 연결되는 제1 패드 단자와 상기 데이터 패드에 연결되는 제2 패드 단자를 더 포함할 수 있다.The touch display device of the present invention may further include a first pad terminal connected to the touch pad and a second pad terminal connected to the data pad.

상기 제1 및 제2 패드 단자는 상기 화소 전극과 동일 물질로 동일 층에 형성될 수 있다.The first and second pad terminals may be formed of the same material as the pixel electrode and on the same layer.

한편, 상기 화소 전극은 상기 공통 전극 상부에 위치하고 상기 공통 전극과 중첩하며 다수의 개구부를 가질 수 있다.Meanwhile, the pixel electrode may be positioned on the common electrode, overlap the common electrode, and have a plurality of openings.

본 발명의 터치표시장치에서는 게이트 배선 및 데이터 배선과 동일 기판 상에 터치 전극 및 터치 배선을 형성함으로써, 표시장치의 두께를 줄일 수 있다. In the touch display device of the present invention, the thickness of the display device can be reduced by forming the touch electrode and the touch wire on the same substrate as the gate wire and the data wire.

또한, 본 발명의 터치표시장치에서는 데이터 패드와 터치 패드를 중첩하여 형성함으로써, 추가되는 터치 패드에 의해 패드부의 길이가 증가하지 않으므로, 패드부에 대응하는 회로필름의 크기를 크게 할 필요가 없어, 비용 증가를 방지할 수 있다. In addition, in the touch display device of the present invention, by overlapping the data pad and the touch pad, the length of the pad unit does not increase due to the added touch pad, so there is no need to increase the size of the circuit film corresponding to the pad unit, cost increase can be avoided.

또한, 본 발명의 터치표시장치는 듀얼 레이트 구동 방식을 이용하여 데이터 배선의 수를 감소시킴으로써, 동일 면적 대비 화소영역의 크기 및/또는 개수를 증가시킬 수 있다. In addition, the touch display device of the present invention can increase the size and/or the number of pixel areas relative to the same area by reducing the number of data lines by using the dual-rate driving method.

도 1은 본 발명의 제1 실시예에 따른 터치표시장치를 개략적으로 도시한 도면이다.
도 2는 본 발명의 제1 실시예에 따른 터치표시장치용 어레이 기판의 한 화소영역을 개략적으로 도시한 평면도이다.
도 3과 도 4는 본 발명의 제1 실시예에 따른 터치표시장치용 어레이 기판의 한 화소영역을 개략적으로 도시한 단면도이다.
도 5는 본 발명의 제1 실시예에 따른 터치표시장치용 어레이 기판의 패드부를 개략적으로 도시한 평면도이다.
도 6은 본 발명의 제1 실시예에 따른 터치표시장치용 어레이 기판의 패드부를 개략적으로 도시한 단면도이다.
도 7은 본 발명의 제1 실시예에 따른 터치표시장치의 회로필름을 개략적으로 도시한 평면도이다.
도 8은 본 발명의 제1 실시예에 따른 터치표시장치의 회로필름을 개략적으로 도시한 단면도이다.
도 9는 본 발명의 제2 실시예에 따른 터치표시장치를 개략적으로 도시한 도면이다.
도 10은 본 발명의 제2 실시예에 따른 터치표시장치용 어레이 기판을 개략적으로 도시한 평면도이다.
도 11과 도 12는 본 발명의 제2 실시예에 따른 터치표시장치용 어레이 기판을 개략적으로 도시한 단면도이다.
도 13은 본 발명의 제2 실시예에 따른 터치표시장치용 어레이 기판의 링크부를 개략적으로 도시한 평면도이다.
도 14는 본 발명의 제2 실시예에 따른 터치표시장치용 어레이 기판의 패드부를 개략적으로 도시한 평면도이다.
도 15와 도 16은 본 발명의 제2 실시예에 따른 터치표시장치용 어레이 기판의 링크부를 개략적으로 도시한 단면도이다.
도 17은 본 발명의 제2 실시예에 따른 터치표시장치용 어레이 기판의 패드부를 개략적으로 도시한 단면도이다. 1 is a diagram schematically illustrating a touch display device according to a first embodiment of the present invention.
2 is a plan view schematically illustrating one pixel area of the array substrate for a touch display device according to the first embodiment of the present invention.
3 and 4 are cross-sectional views schematically illustrating one pixel area of the array substrate for a touch display device according to the first embodiment of the present invention.
5 is a plan view schematically illustrating a pad portion of an array substrate for a touch display device according to the first embodiment of the present invention.
6 is a cross-sectional view schematically illustrating a pad part of the array substrate for a touch display device according to the first embodiment of the present invention.
7 is a plan view schematically illustrating a circuit film of the touch display device according to the first embodiment of the present invention.
8 is a cross-sectional view schematically illustrating a circuit film of the touch display device according to the first embodiment of the present invention.
9 is a diagram schematically illustrating a touch display device according to a second embodiment of the present invention.
10 is a plan view schematically illustrating an array substrate for a touch display device according to a second embodiment of the present invention.
11 and 12 are cross-sectional views schematically illustrating an array substrate for a touch display device according to a second embodiment of the present invention.
13 is a plan view schematically illustrating a link part of an array substrate for a touch display device according to a second exemplary embodiment of the present invention.
14 is a plan view schematically illustrating a pad portion of an array substrate for a touch display device according to a second exemplary embodiment of the present invention.
15 and 16 are cross-sectional views schematically illustrating a link part of an array substrate for a touch display device according to a second embodiment of the present invention.
17 is a cross-sectional view schematically illustrating a pad part of an array substrate for a touch display device according to a second embodiment of the present invention.

이하, 도면을 참조하여 본 발명의 실시예에 따른 터치표시장치에 대하여 상세히 설명한다.Hereinafter, a touch display device according to an embodiment of the present invention will be described in detail with reference to the drawings.

도 1은 본 발명의 제1 실시예에 따른 터치표시장치를 개략적으로 도시한 도면이다. 여기서, 본 발명의 제1 실시예에 따른 터치표시장치는 표시패널로 액정패널을 사용한다.1 is a diagram schematically illustrating a touch display device according to a first embodiment of the present invention. Here, the touch display device according to the first embodiment of the present invention uses a liquid crystal panel as a display panel.

도 1에 도시한 바와 같이, 본 발명의 제1 실시예에 따른 터치표시장치(100)는 영상이 표시되는 표시패널(102)을 포함한다. As shown in FIG. 1 , the touch display device 100 according to the first embodiment of the present invention includes a display panel 102 on which an image is displayed.

표시패널(102)은 표시영역(AA)과 비표시영역(NAA)을 포함하며, 씰 패턴(104)이 표시영역(AA)을 둘러싸고 있다. 표시영역(AA) 내에는 제1 방향으로 연장된 다수의 게이트 배선(GL)과 제2 방향으로 연장된 다수의 데이터 배선(DL)이 형성되고, 게이트 배선(GL)과 데이터 배선(DL)은 교차하여 다수의 화소영역(P)을 정의한다. 각 화소영역(P)에는 게이트 배선(GL) 및 데이터 배선(DL)에 연결되는 박막트랜지스터(Tr)와 박막트랜지스터(Tr)에 연결되는 액정 커패시터(Clc)가 위치한다. 또한, 본 발명의 제1 실시예에 따른 터치표시장치(100)에서는 표시영역(AA) 내에 제2 방향으로 연장된 다수의 터치 배선(TL)이 형성된다. 이러한 터치 배선(TL)은 데이터 배선(DL)과 중첩할 수 있다. The display panel 102 includes a display area AA and a non-display area NAA, and a seal pattern 104 surrounds the display area AA. A plurality of gate lines GL extending in the first direction and a plurality of data lines DL extending in the second direction are formed in the display area AA, and the gate lines GL and the data lines DL are connected to each other. They intersect to define a plurality of pixel areas P. In each pixel area P, a thin film transistor Tr connected to the gate line GL and data line DL and a liquid crystal capacitor Clc connected to the thin film transistor Tr are positioned. In addition, in the touch display device 100 according to the first embodiment of the present invention, a plurality of touch wires TL extending in the second direction are formed in the display area AA. The touch line TL may overlap the data line DL.

표시패널(102)의 표시영역(AA) 일측의 비표시영역(NAA)에는 데이터 배선(DL) 및 터치 배선(TL)에 신호전달을 위한 다수의 패드(PA)가 위치하며, 다수의 패드(PA)는 회로필름(108)을 통해 인쇄회로기판(106)과 전기적으로 연결된다. In the non-display area NAA on one side of the display area AA of the display panel 102 , a plurality of pads PA for transmitting signals to the data line DL and the touch line TL are positioned, and the plurality of pads ( PA) is electrically connected to the printed circuit board 106 through the circuit film 108 .

이러한 본 발명의 제1 실시예에 따른 터치표시장치의 화소영역 구조 및 패드 구조를 도면을 참조하여 상세히 설명한다.The structure of the pixel region and the pad structure of the touch display device according to the first embodiment of the present invention will be described in detail with reference to the drawings.

도 2는 본 발명의 제1 실시예에 따른 터치표시장치용 어레이 기판의 한 화소영역을 개략적으로 도시한 평면도이고, 도 3과 도 4는 본 발명의 제1 실시예에 따른 터치표시장치용 어레이 기판의 한 화소영역을 개략적으로 도시한 단면도이다. 여기서, 도 3은 도 2의 III-III선에 대응하는 단면을 도시하고, 도 4는 도 2의 IV-IV선에 대응하는 단면을 도시한다.2 is a plan view schematically illustrating one pixel area of an array substrate for a touch display device according to a first embodiment of the present invention, and FIGS. 3 and 4 are an array for a touch display device according to the first embodiment of the present invention. It is a cross-sectional view schematically showing one pixel area of a substrate. Here, FIG. 3 shows a cross section corresponding to the line III-III of FIG. 2 , and FIG. 4 shows a cross section corresponding to the line IV-IV of FIG. 2 .

도 2 내지 도 4에 도시한 바와 같이, 투명한 절연 기판(110) 위에 도전성 물질로 이루어진 게이트 배선(112)과 게이트 전극(114)이 형성된다. 2 to 4 , a gate wiring 112 and a gate electrode 114 made of a conductive material are formed on the transparent insulating substrate 110 .

기판(110)은 유리나 플라스틱으로 이루어질 수 있다. 또한, 게이트 배선(112)과 게이트 전극(114)은 알루미늄(aluminum)이나 몰리브덴(molybdenum), 니켈(nickel), 크롬(chromium), 구리(copper) 또는 이들의 합금으로 이루어질 수 있으며, 이에 제한되지 않는다. 게이트 배선(112)과 게이트 전극(114)은 단일층 또는 다중층 구조를 가질 수 있다. The substrate 110 may be made of glass or plastic. In addition, the gate wiring 112 and the gate electrode 114 may be made of aluminum, molybdenum, nickel, chromium, copper, or an alloy thereof, but is not limited thereto. does not The gate wiring 112 and the gate electrode 114 may have a single-layer or multi-layer structure.

게이트 배선(112)은 제1 방향을 따라 연장되고, 게이트 전극(114)은 게이트 배선(112)에 연결된다. 게이트 전극(114)은 게이트 배선(112)으로부터 돌출될 수 있으며, 이와 달리 게이트 배선(112)의 일부로 이루어질 수도 있다. The gate wiring 112 extends along the first direction, and the gate electrode 114 is connected to the gate wiring 112 . The gate electrode 114 may protrude from the gate wiring 112 , or alternatively, may be formed as a part of the gate wiring 112 .

이어, 게이트 배선(112)과 게이트 전극(114) 상부에는 게이트 절연막(120)이 형성되어 이들을 덮는다. 게이트 절연막(120)은 무기절연물질로 이루어질 수 있다. 일례로, 무기절연물질은 질화 실리콘(SiNx)이나 산화 실리콘(SiO2)일 수 있으며, 이에 제한되지 않는다. Next, the gate insulating layer 120 is formed on the gate wiring 112 and the gate electrode 114 to cover them. The gate insulating layer 120 may be made of an inorganic insulating material. For example, the inorganic insulating material may be silicon nitride (SiNx) or silicon oxide (SiO2), but is not limited thereto.

게이트 절연막(120) 위에는 게이트 전극(114)에 대응하여 반도체층(122)이 형성된다. A semiconductor layer 122 is formed on the gate insulating layer 120 to correspond to the gate electrode 114 .

반도체층(122)은 진성 비정질 실리콘의 액티브층(122a)과 불순물 도핑된 비정질 실리콘의 오믹 콘택층(122b)을 포함한다. 이때, 오믹 콘택층(122b)은 분리된 패턴으로 이루어진다. The semiconductor layer 122 includes an active layer 122a made of intrinsic amorphous silicon and an ohmic contact layer 122b made of amorphous silicon doped with impurities. In this case, the ohmic contact layer 122b is formed of a separated pattern.

이와 달리, 반도체층(122)은 산화물 반도체로 이루어질 수 있다. 이 경우, 오믹 콘택층은 생략되고, 반도체층의 상부에는 게이트 전극(114)에 대응하여 식각 방지막이 형성될 수 있다.Alternatively, the semiconductor layer 122 may be formed of an oxide semiconductor. In this case, the ohmic contact layer may be omitted, and an etch stop layer may be formed on the semiconductor layer to correspond to the gate electrode 114 .

다음, 반도체층(122) 상부에는 소스 전극(134)과 드레인 전극(136)이 형성된다. 소스 전극(134)과 드레인 전극(136)은 게이트 전극(114) 상부에서 이격되어 위치한다.Next, a source electrode 134 and a drain electrode 136 are formed on the semiconductor layer 122 . The source electrode 134 and the drain electrode 136 are spaced apart from each other on the gate electrode 114 .

게이트 전극(114)과 반도체층(122), 소스 전극(134) 및 드레인 전극(136)은 박막트랜지스터(Tr)를 이룬다.The gate electrode 114 , the semiconductor layer 122 , the source electrode 134 , and the drain electrode 136 form a thin film transistor Tr.

여기서, 오믹 콘택층(122b)은 소스 및 드레인 전극(134, 136)과 동일한 모양을 가지며, 소스 및 드레인 전극(134, 136) 사이의 액티브층(122a)은 노출된다. 노출된 액티브층(122a)은 박막트랜지스터(Tr)의 채널이 된다.Here, the ohmic contact layer 122b has the same shape as the source and drain electrodes 134 and 136 , and the active layer 122a between the source and drain electrodes 134 and 136 is exposed. The exposed active layer 122a becomes a channel of the thin film transistor Tr.

한편, 게이트 절연막(120) 상부에는 데이터 배선(132)이 소스 및 드레인 전극(134, 136)과 동일 물질로 형성된다. 데이터 배선(132)은 제2 방향을 따라 연장되고 게이트 배선(112)과 교차하여 화소영역을 정의한다.Meanwhile, on the gate insulating layer 120 , the data line 132 is formed of the same material as the source and drain electrodes 134 and 136 . The data line 132 extends along the second direction and crosses the gate line 112 to define a pixel area.

데이터 배선(132)과 소스 및 드레인 전극(134, 136)은 알루미늄(aluminum)이나 몰리브덴(molybdenum), 니켈(nickel), 크롬(chromium), 구리(copper) 또는 이들의 합금으로 이루어질 수 있으며, 이에 제한되지 않는다. 데이터 배선(132)과 소스 및 드레인 전극(134, 136)은 단일층 또는 다중층 구조를 가질 수 있다. The data line 132 and the source and drain electrodes 134 and 136 may be made of aluminum, molybdenum, nickel, chromium, copper, or an alloy thereof. not limited The data line 132 and the source and drain electrodes 134 and 136 may have a single-layer or multi-layer structure.

여기서, 반도체층(122)과 소스 및 드레인 전극(134, 136), 그리고 데이터 배선(132)은 하나의 마스크를 이용한 동일 사진식각공정을 통해 형성될 수 있다. 이에 따라, 데이터 배선(132)의 하부에 반도체층(122)과 동일 물질로 이루어진 반도체 패턴(124)이 형성된다. 즉, 반도체 패턴(124)은 진성 비정질 실리콘의 제1 패턴(124a)과 불순물 도핑된 비정질 실리콘의 제2 패턴(124b)을 포함한다.Here, the semiconductor layer 122, the source and drain electrodes 134 and 136, and the data line 132 may be formed through the same photolithography process using a single mask. Accordingly, a semiconductor pattern 124 made of the same material as the semiconductor layer 122 is formed under the data line 132 . That is, the semiconductor pattern 124 includes a first pattern 124a of intrinsic amorphous silicon and a second pattern 124b of amorphous silicon doped with impurities.

이와 달리, 반도체층(122)은 소스 및 드레인 전극(134, 136) 그리고 데이터 배선(132)과 다른 마스크를 이용한 다른 사진식각공정을 통해 형성될 수도 있다. 이 경우, 반도체층(122)의 측면은 소스 및 드레인 전극(134, 136)으로 덮이며, 데이터 배선(132) 하부의 반도체 패턴(124)은 생략될 수 있다. Alternatively, the semiconductor layer 122 may be formed through a different photolithography process using a mask different from the source and drain electrodes 134 and 136 and the data line 132 . In this case, side surfaces of the semiconductor layer 122 are covered with the source and drain electrodes 134 and 136 , and the semiconductor pattern 124 under the data line 132 may be omitted.

다음, 소스 및 드레인 전극(134, 136)과 데이터 배선(132) 상부에는 제1 보호층(140)이 형성된다. 이때, 제1 보호층(140)은 평탄한 표면을 갖는 것이 바람직하다. Next, the first passivation layer 140 is formed on the source and drain electrodes 134 and 136 and the data line 132 . In this case, the first protective layer 140 preferably has a flat surface.

제1 보호층(140)은 포토아크릴(photoacryl)과 같은 유기절연물질로 형성될 수 있으며, 이에 제한되지 않는다.The first protective layer 140 may be formed of an organic insulating material such as photoacryl, but is not limited thereto.

제1 보호층(140) 상부에는 터치 배선(142)이 형성된다. 터치 배선(142)은 제2 방향을 따라 연장되고, 데이터 배선(132)과 중첩할 수 있다. 이와 달리, 터치 배선(142)은 데이터 배선(132)과 이격되어 위치할 수도 있다. 본 발명의 제1 실시예에서 터치 배선(142)은 화소영역에 대응하여 데이터 배선(132)과 중첩하고, 그 외의 영역에서는 데이터 배선(132)과 이격되어 위치한다. A touch wire 142 is formed on the first protective layer 140 . The touch wire 142 may extend along the second direction and overlap the data wire 132 . Alternatively, the touch wire 142 may be spaced apart from the data wire 132 . In the first embodiment of the present invention, the touch wire 142 overlaps the data wire 132 in correspondence with the pixel area, and is spaced apart from the data wire 132 in other areas.

터치 배선(142) 상부에는 제2 보호층(150)이 형성된다. 제2 보호층(150)은 무기절연물질로 이루어질 수 있다. 일례로, 무기절연물질은 질화 실리콘(SiNx)이나 산화 실리콘(SiO2)일 수 있으며, 이에 제한되지 않는다.A second protective layer 150 is formed on the touch wiring 142 . The second protective layer 150 may be made of an inorganic insulating material. For example, the inorganic insulating material may be silicon nitride (SiNx) or silicon oxide (SiO2), but is not limited thereto.

제2 보호층(150)은 터치 배선(142)의 일부를 노출하는 터치 컨택홀(152)을 가진다. The second protective layer 150 has a touch contact hole 152 exposing a portion of the touch wiring 142 .

제2 보호층(150) 상부의 화소영역에는 공통 전극(162)이 형성된다. 공통 전극(162)은 인듐-틴-옥사이드(indium tin oxide)나 인듐-징크-옥사이드(indium zinc oxide)와 같은 투명도전물질로 형성될 수 있으며, 이에 제한되지 않는다. A common electrode 162 is formed in the pixel region on the second passivation layer 150 . The common electrode 162 may be formed of a transparent conductive material such as indium tin oxide or indium zinc oxide, but is not limited thereto.

공통 전극(162)은 터치 컨택홀(152)을 통해 터치 배선(142)과 접촉하며, 터치 전극의 역할을 한다. The common electrode 162 contacts the touch wiring 142 through the touch contact hole 152 and serves as a touch electrode.

공통 전극(162) 상부에는 제3 보호층(170)이 형성된다. 제3 보호층(170)은 무기절연물질로 이루어질 수 있다. 일례로, 무기절연물질은 질화 실리콘(SiNx)이나 산화 실리콘(SiO2)일 수 있으며, 이에 제한되지 않는다.A third passivation layer 170 is formed on the common electrode 162 . The third protective layer 170 may be made of an inorganic insulating material. For example, the inorganic insulating material may be silicon nitride (SiNx) or silicon oxide (SiO2), but is not limited thereto.

제3 보호층(170)은 제1 및 제2 보호층(140, 150)과 함께 드레인 전극(136)의 일부를 노출하는 드레인 컨택홀(172)을 가진다. The third passivation layer 170 has a drain contact hole 172 exposing a portion of the drain electrode 136 together with the first and second passivation layers 140 and 150 .

제3 보호층(170) 상부의 화소영역에는 화소 전극(182)이 형성된다. 화소 전극(182)은 인듐-틴-옥사이드(indium tin oxide)나 인듐-징크-옥사이드(indium zinc oxide)와 같은 투명도전물질로 형성될 수 있으며, 이에 제한되지 않는다. A pixel electrode 182 is formed in the pixel region on the third passivation layer 170 . The pixel electrode 182 may be formed of a transparent conductive material such as indium tin oxide or indium zinc oxide, but is not limited thereto.

화소 전극(182)은 공통 전극(162)과 중첩하며 다수의 개구부(182a)를 가진다. 다수의 개구부(182a)는 실질적으로 제1 방향을 따라 연장되고 제2 방향을 따라 이격되어 위치한다. 다수의 개구부(182a)는 게이트 배선(112)에 대해 일정 각도를 가지고 기울어지며, 화소영역의 중앙에 대해 대칭인 구조를 가질 수 있다. 화소 전극(182)은 드레인 컨택홀(172)을 통해 드레인 전극(136)과 접촉한다. The pixel electrode 182 overlaps the common electrode 162 and has a plurality of openings 182a. The plurality of openings 182a substantially extend along the first direction and are spaced apart from each other in the second direction. The plurality of openings 182a may be inclined at a predetermined angle with respect to the gate wiring 112 and may have a symmetrical structure with respect to the center of the pixel area. The pixel electrode 182 contacts the drain electrode 136 through the drain contact hole 172 .

한편, 도시하지 않았지만, 화소 전극(182) 상부에는 액정층의 초기 배향을 위한 배향막이 더 형성될 수 있다. Meanwhile, although not shown, an alignment layer for initial alignment of the liquid crystal layer may be further formed on the pixel electrode 182 .

이와 같이, 본 발명의 제1 실시예에 따른 터치표시장치는 게이트 배선(112) 및 데이터 배선(132)과 동일 기판(110) 상에 터치 전극(162) 및 터치 배선(142)을 포함하여 두께를 줄일 수 있다. As described above, the touch display device according to the first embodiment of the present invention includes the touch electrode 162 and the touch wire 142 on the same substrate 110 as the gate wire 112 and the data wire 132 to have a thickness. can reduce

이러한 본 발명의 제1 실시예에 따른 터치표시장치의 패드 구조를 도 5와 도 6에 도시한다.5 and 6 show the pad structure of the touch display device according to the first embodiment of the present invention.

도 5는 본 발명의 제1 실시예에 따른 터치표시장치용 어레이 기판의 패드부를 개략적으로 도시한 평면도이고, 도 6은 본 발명의 제1 실시예에 따른 터치표시장치용 어레이 기판의 패드부를 개략적으로 도시한 단면도로, 도 6은 도 5의 VI-VI선에 대응하는 단면을 도시한다. 5 is a plan view schematically illustrating a pad part of an array substrate for a touch display device according to a first embodiment of the present invention, and FIG. 6 is a schematic plan view of a pad part of an array substrate for a touch display device according to the first embodiment of the present invention. 6 is a cross-sectional view corresponding to the line VI-VI of FIG. 5 .

도 5와 도 6에 도시한 바와 같이, 기판(110) 상에 게이트 절연막(120)이 형성되고, 게이트 절연막(120) 상부에 데이터 패드(138)가 형성된다. 데이터 패드(138)는 데이터 배선(도 4의 132)과 연결되고, 데이터 배선(도 4의 132)과 동일 물질로 이루어질 수 있다. 이때, 데이터 패드(138) 하부에는 진성 비정질 실리콘의 제1 패턴(128a)과 불순물 도핑된 비정질 실리콘의 제2 패턴(128b)을 포함하는 반도체 패턴(128)이 형성될 수 있다.5 and 6 , a gate insulating layer 120 is formed on the substrate 110 , and a data pad 138 is formed on the gate insulating layer 120 . The data pad 138 is connected to the data line 132 of FIG. 4 , and may be made of the same material as the data line 132 of FIG. 4 . In this case, a semiconductor pattern 128 including a first pattern 128a of intrinsic amorphous silicon and a second pattern 128b of amorphous silicon doped with impurities may be formed under the data pad 138 .

데이터 패드(138) 상부에는 제1 보호층(140)이 형성되고, 제1 보호층(140) 상부에는 터치 패드(148)가 형성된다. 터치 패드(148)는 터치 배선(도 4의 142)과 연결되고, 터치 배선(도 4의 142)과 동일 물질로 이루어질 수 있다. 터치 패드(148)는 데이터 패드(138)와 중첩하며, 터치 패드(148)의 길이는 데이터 패드(138)의 길이보다 짧아, 데이터 패드(138)는 터치 패드(148)의 외측으로 노출된다. The first passivation layer 140 is formed on the data pad 138 , and the touch pad 148 is formed on the first passivation layer 140 . The touch pad 148 is connected to the touch wire ( 142 of FIG. 4 ) and may be made of the same material as the touch wire ( 142 of FIG. 4 ). The touch pad 148 overlaps the data pad 138 , and the length of the touch pad 148 is shorter than the length of the data pad 138 , so that the data pad 138 is exposed to the outside of the touch pad 148 .

터치 패드(148) 상부에는 제2 보호층(150)과 제3 보호층(170)이 순차적으로 형성된다. 제3 보호층(170)은 제1 및 제2 보호층(140, 150)과 함께 데이터 패드(138)를 노출하는 제1 컨택홀(174)을 가지며, 제2 보호층(150)과 함께 터치 패드(148)를 노출하는 제2 컨택홀(176)을 가진다.A second passivation layer 150 and a third passivation layer 170 are sequentially formed on the touch pad 148 . The third passivation layer 170 has a first contact hole 174 exposing the data pad 138 together with the first and second passivation layers 140 and 150 , and has a touch with the second passivation layer 150 . It has a second contact hole 176 exposing the pad 148 .

제3 보호층(170) 상부에는 제1 및 제2 패드 단자(184, 186)가 형성된다. 제1 및 제2 패드 단자(184, 186)는 화소 전극(도 4의 182)과 동일 물질로 이루어질 수 있다. 제1 패드 단자(184)는 제1 컨택홀(174)을 통해 데이터 패드(138)와 접촉하며, 제2 패드 단자(186)는 제2 컨택홀(176)을 통해 터치 패드(148)와 접촉한다.First and second pad terminals 184 and 186 are formed on the third passivation layer 170 . The first and second pad terminals 184 and 186 may be formed of the same material as the pixel electrode 182 of FIG. 4 . The first pad terminal 184 contacts the data pad 138 through the first contact hole 174 , and the second pad terminal 186 contacts the touch pad 148 through the second contact hole 176 . do.

이러한 본 발명의 제1 실시예에 따른 터치표시장치에서는 데이터 패드(138)와 터치 패드(148)를 중첩하여 형성하므로, 터치 배선(142) 및 이에 연결되는 터치 패드(148)가 추가되더라도, 패드부의 길이가 증가하지 않는다. 이에 따라, 패드부에 대응하는 회로필름의 크기를 크게 할 필요가 없으므로, 비용 증가를 방지할 수 있다. In the touch display device according to the first embodiment of the present invention, since the data pad 138 and the touch pad 148 are overlapped and formed, even if the touch wire 142 and the touch pad 148 connected thereto are added, the pad The length of the section does not increase. Accordingly, since it is not necessary to increase the size of the circuit film corresponding to the pad portion, it is possible to prevent an increase in cost.

이러한 데이터 패드(138) 및 터치 패드(148)와 연결되는 회로필름의 구성에 대해 도 7과 도 8을 참조하여 설명한다.The configuration of the circuit film connected to the data pad 138 and the touch pad 148 will be described with reference to FIGS. 7 and 8 .

도 7은 본 발명의 제1 실시예에 따른 터치표시장치의 회로필름을 개략적으로 도시한 평면도이고, 도 8은 본 발명의 제1 실시예에 따른 터치표시장치의 회로필름을 개략적으로 도시한 단면도로, 도 8은 도 7의 VIII-VIII선에 대응하는 단면을 도시한다.7 is a plan view schematically showing a circuit film of a touch display device according to a first embodiment of the present invention, and FIG. 8 is a cross-sectional view schematically showing a circuit film of a touch display device according to the first embodiment of the present invention. Thus, FIG. 8 shows a cross section corresponding to the line VIII-VIII of FIG. 7 .

도 7과 도 8에 도시한 바와 같이, 본 발명의 제1 실시예에 따른 터치표시장치의 회로필름은 베이스 필름(190)을 포함하고, 베이스 필름(190)의 일면에는 제1 및 제2 채널 배선(191, 193)과 제1 및 제2 채널 단자(192, 194)가 형성된다. 7 and 8 , the circuit film of the touch display device according to the first embodiment of the present invention includes a base film 190 , and first and second channels are provided on one surface of the base film 190 . Wirings 191 and 193 and first and second channel terminals 192 and 194 are formed.

여기서, 제1 및 제2 채널 배선(191, 193)은 제1 방향을 따라 이격되고 제2 방향을 따라 연장되며, 제1 및 제2 채널 단자(192, 194)는 제2 방향을 따라 이격되어 위치한다. 제1 및 제2 채널 단자(192, 194)는 각각 제1 및 제2 채널 배선(191, 193)에 연결된다.Here, the first and second channel wires 191 and 193 are spaced apart along the first direction and extend along the second direction, and the first and second channel terminals 192 and 194 are spaced apart along the second direction. Located. The first and second channel terminals 192 and 194 are connected to the first and second channel wirings 191 and 193, respectively.

제1 및 제2 채널 배선(191, 193) 상부에 절연막(196)이 형성된다. 절연막(196)은 제1 및 제2 채널 배선(191, 193)을 덮으며, 제1 및 제2 채널 단자(192, 194)를 노출한다. An insulating layer 196 is formed on the first and second channel wirings 191 and 193 . The insulating layer 196 covers the first and second channel wires 191 and 193 , and exposes the first and second channel terminals 192 and 194 .

한편, 베이스 필름(190)의 타면에는 구동 IC(integrated circuit)(도시하지 않음)가 위치하여 제1 및 제2 채널 배선(191, 193)과 연결될 수 있다. 이와 달리, 구동 IC는 제1 및 제2 채널 배선(191, 193)이 형성된 베이스 필름(190)의 일면에 위치할 수도 있다. Meanwhile, a driving integrated circuit (IC) (not shown) may be positioned on the other surface of the base film 190 to be connected to the first and second channel wires 191 and 193 . Alternatively, the driving IC may be positioned on one surface of the base film 190 on which the first and second channel wires 191 and 193 are formed.

본 발명의 제1 실시예에 따른 터치표시장치의 회로필름은 칩 온 필름(chip on film: COF) 형태일 수 있으며, 이에 제한되지 않는다.The circuit film of the touch display device according to the first embodiment of the present invention may be in the form of a chip on film (COF), but is not limited thereto.

이러한 회로필름은 이방성 도전 필름(anisotropic conductive film: ACF)를 통해 어레이 기판의 패드부에 부착될 수 있다. 이때, 제1 채널 단자(192)는 제1 패드 단자(도 5의 184)와 전기적으로 연결되고, 제2 채널 단자(194)는 제2 패드 단자(도 5의 186)와 전기적으로 연결될 수 있다. Such a circuit film may be attached to the pad portion of the array substrate through an anisotropic conductive film (ACF). In this case, the first channel terminal 192 may be electrically connected to the first pad terminal ( 184 in FIG. 5 ), and the second channel terminal 194 may be electrically connected to the second pad terminal ( 186 in FIG. 5 ). .

앞선 실시예에서는 회로필름의 제1 채널 단자(192)와 제2 채널 단자(194)가 동일 층에 형성된 경우에 대해 설명하였으나, 제1 채널 단자(192)와 제2 채널 단자(194)는 사이에 절연막을 개재하여 서로 다른 층에 형성될 수도 있다. 이때, 제1 채널 단자(192)가 상부에 형성되고, 제2 채널 단자(194)가 하부에 형성되며, 제1 채널 단자(192)는 제2 채널 단자(194)와 중첩하면서 제2 채널 단자(194)보다 짧아, 제2 채널 단자(194)는 제1 채널 단자(192)의 외측으로 노출될 수 있다.In the previous embodiment, the case in which the first channel terminal 192 and the second channel terminal 194 of the circuit film are formed on the same layer has been described, but the first channel terminal 192 and the second channel terminal 194 are interposed between the first channel terminal 192 and the second channel terminal 194. It may be formed in different layers with an insulating film interposed therebetween. In this case, the first channel terminal 192 is formed on the upper portion, the second channel terminal 194 is formed on the lower portion, and the first channel terminal 192 overlaps the second channel terminal 194 while overlapping the second channel terminal. shorter than 194 , the second channel terminal 194 may be exposed to the outside of the first channel terminal 192 .

한편, 최근에는 고해상도 표시장치가 요구되고 있는데, 고해상도 표시장치의 경우, 데이터 배선의 수 증가 및 화소영역의 할당면적 감소 문제가 있으며, 이를 해결하기 위하여, 하나의 데이터 배선으로 해당 데이터 배선의 양측 화소영역에 데이터 신호를 공급하는 듀얼 레이트 구동(dual rate driving: DRD) 방식의 표시장치가 제안되고 있다. Meanwhile, a high-resolution display device is recently required. In the case of a high-resolution display device, the number of data lines increases and the area allocated to the pixel area decreases. A dual rate driving (DRD) type display device for supplying a data signal to an area has been proposed.

이하, 도면을 참조하여 듀얼 레이트 구동 방식의 터치표시장치에 대해 상세히 설명한다.Hereinafter, a touch display device of a dual rate driving method will be described in detail with reference to the drawings.

도 9는 본 발명의 제2 실시예에 따른 터치표시장치를 개략적으로 도시한 도면으로, 듀얼 레이트 구동 방식의 터치표시장치를 도시한다. 여기서, 본 발명의 제2 실시예에 따른 터치표시장치는 표시패널로 액정패널을 사용한다. 9 is a diagram schematically illustrating a touch display device according to a second embodiment of the present invention, and shows a dual rate driving type touch display device. Here, the touch display device according to the second embodiment of the present invention uses a liquid crystal panel as a display panel.

도 9에 도시한 바와 같이, 본 발명이 제2 실시예에 따른 터치표시장치는 제1 방향으로 연장된 다수의 게이트 배선(GL1, GL2)과 제2 방향으로 연장된 다수의 데이터 배선(DL)을 포함한다. 9 , in the touch display device according to the second embodiment of the present invention, a plurality of gate lines GL1 and GL2 extending in a first direction and a plurality of data lines DL extending in a second direction are provided. includes

다수의 게이트 배선(GL1, GL2)과 다수의 데이터 배선(DL)의 각 교차영역에는 박막트랜지스터(Tr)가 위치하여 게이트 배선(GL1, GL2) 및 데이터 배선(DL)에 연결된다. A thin film transistor Tr is positioned in each crossing region of the plurality of gate lines GL1 and GL2 and the plurality of data lines DL and is connected to the gate lines GL1 and GL2 and the data line DL.

또한, 다수의 터치 배선(TL)이 제2 방향을 따라 연장되고, 각 터치 배선(TL)은 인접한 두 데이터 배선(DL) 사이에 위치한다. 즉, 데이터 배선(DL)과 터치 배선(TL)은 번갈아 배치된다. In addition, a plurality of touch lines TL extend in the second direction, and each touch line TL is positioned between two adjacent data lines DL. That is, the data line DL and the touch line TL are alternately disposed.

여기서, 두 게이트 배선(GL1, GL2)이 한 쌍을 이루며, 한 쌍의 게이트 배선(GL1, GL2)과 인접한 두 개의 데이터 배선(DL)에 의해 두 개의 화소영역이 정의된다. 즉, 하나의 화소영역은 한 쌍의 게이트 배선(GL1, GL2)과 인접한 데이터 배선(DL) 및 터치 배선(TL)으로 둘러싸인다.Here, the two gate lines GL1 and GL2 form a pair, and two pixel areas are defined by the pair of gate lines GL1 and GL2 and two adjacent data lines DL. That is, one pixel area is surrounded by a pair of gate lines GL1 and GL2 and adjacent data lines DL and touch lines TL.

각 화소영역에는 액정 커패시터(Clc)가 위치하며, 액정 커패시터(Clc)는 박막트랜지스터(Tr)에 연결된다. A liquid crystal capacitor Clc is positioned in each pixel region, and the liquid crystal capacitor Clc is connected to the thin film transistor Tr.

이때, 터치 배선(TL)을 기준으로 제1 방향으로 인접한 두 화소영역에 있어서, 두 화소영역의 액정 커패시터(Clc)와 각각 연결되는 박막트랜지스터(Tr)는 동일한 데이터 배선(DL)에 연결되고, 서로 다른 게이트 배선(GL1, GL2)에 연결된다. 즉, 인접한 두 화소영역이 데이터 배선(DL)을 공유한다.At this time, in two pixel areas adjacent to the touch line TL in the first direction, the thin film transistors Tr respectively connected to the liquid crystal capacitor Clc of the two pixel areas are connected to the same data line DL, It is connected to different gate wirings GL1 and GL2. That is, two adjacent pixel areas share the data line DL.

한편, 데이터 배선(DL)을 기준으로 제1 방향으로 인접한 두 화소영역에 있어서, 두 화소영역의 액정 커패시터(Clc)와 각각 연결되는 박막트랜지스터(Tr)는 서로 다른 데이터 배선(DL)에 연결되고, 동일한 게이트 배선에 연결된다.Meanwhile, in two pixel areas adjacent in the first direction with respect to the data line DL, the thin film transistors Tr respectively connected to the liquid crystal capacitor Clc of the two pixel areas are connected to different data lines DL, , are connected to the same gate wiring.

이러한 구조의 듀얼 레이트 구동 방식은 소비 전력을 줄일 수 있다. The dual-rate driving method of this structure can reduce power consumption.

이와 같이, 본 발명의 제2 실시예에 따른 터치표시장치는 듀얼 레이트 구동 방식을 이용하여 데이터 배선(DL)의 수를 감소시킴으로써, 동일 면적 대비 화소영역의 크기 및/또는 개수를 증가시킬 수 있다. As described above, in the touch display device according to the second embodiment of the present invention, the size and/or the number of pixel areas can be increased relative to the same area by reducing the number of data lines DL by using the dual-rate driving method. .

도 10은 본 발명의 제2 실시예에 따른 터치표시장치용 어레이 기판을 개략적으로 도시한 평면도이고, 도 11과 도 12는 본 발명의 제2 실시예에 따른 터치표시장치용 어레이 기판을 개략적으로 도시한 단면도이다. 여기서, 도 10은 도 9의 A1영역에 대응하는 평면을 도시하고, 도 11은 도 10의 XI-XI선에 대응하는 단면을 도시하며, 도 12는 도 10의 XII-XII선에 대응하는 단면을 도시한다.10 is a plan view schematically showing an array substrate for a touch display device according to a second embodiment of the present invention, and FIGS. 11 and 12 are schematic views of an array substrate for a touch display device according to a second embodiment of the present invention. It is a cross-sectional view shown. Here, FIG. 10 shows a plane corresponding to region A1 of FIG. 9 , FIG. 11 shows a cross section corresponding to line XI-XI of FIG. 10 , and FIG. 12 is a cross section corresponding to line XII-XII of FIG. 10 . shows

도 10 내지 도 12에 도시한 바와 같이, 투명한 절연 기판(210) 위에 도전성 물질로 이루어진 한 쌍의 게이트 배선(212)과 각 게이트 배선(212)에 연결된 게이트 전극(214)이 형성된다. 10 to 12 , a pair of gate wirings 212 made of a conductive material and a gate electrode 214 connected to each of the gate wirings 212 are formed on a transparent insulating substrate 210 .

기판(210)은 유리나 플라스틱으로 이루어질 수 있다. 또한, 게이트 배선(212)과 게이트 전극(214)은 알루미늄(aluminum)이나 몰리브덴(molybdenum), 니켈(nickel), 크롬(chromium), 구리(copper) 또는 이들의 합금으로 이루어질 수 있으며, 이에 제한되지 않는다. 게이트 배선(212)과 게이트 전극(214)은 단일층 또는 다중층 구조를 가질 수 있다. The substrate 210 may be made of glass or plastic. In addition, the gate wiring 212 and the gate electrode 214 may be made of aluminum, molybdenum, nickel, chromium, copper, or an alloy thereof, but is not limited thereto. does not The gate wiring 212 and the gate electrode 214 may have a single-layer or multi-layer structure.

한 쌍의 게이트 배선(212)은 제1 방향을 따라 연장되고, 일정 간격을 가지고 이격된다. 게이트 전극(214)은 각 게이트 배선(212)으로부터 돌출될 수 있으며, 이와 달리 게이트 배선(212)의 일부로 이루어질 수도 있다. The pair of gate wirings 212 extend along the first direction and are spaced apart from each other at a predetermined interval. The gate electrode 214 may protrude from each gate line 212 , or alternatively, may be formed as a part of the gate line 212 .

이어, 게이트 배선(212)과 게이트 전극(214) 상부에는 게이트 절연막(220)이 형성되어 이들을 덮는다. 게이트 절연막(220)은 무기절연물질로 이루어질 수 있다. 일례로, 무기절연물질은 질화 실리콘(SiNx)이나 산화 실리콘(SiO₂)일 수 있으며, 이에 제한되지 않는다. Next, a gate insulating layer 220 is formed on the gate wiring 212 and the gate electrode 214 to cover them. The gate insulating layer 220 may be made of an inorganic insulating material. For example, the inorganic insulating material may be silicon nitride (SiNx) or silicon oxide (SiO ₂ ), but is not limited thereto.

게이트 절연막(220) 위에는 게이트 전극(214)에 대응하여 반도체층(222)이 형성된다. A semiconductor layer 222 is formed on the gate insulating layer 220 to correspond to the gate electrode 214 .

반도체층(222)은 진성 비정질 실리콘의 액티브층(222a)과 불순물 도핑된 비정질 실리콘의 오믹 콘택층(222b)을 포함한다. 이때, 오믹 콘택층(222b)은 분리된 패턴으로 이루어진다. The semiconductor layer 222 includes an active layer 222a of intrinsic amorphous silicon and an ohmic contact layer 222b of amorphous silicon doped with impurities. In this case, the ohmic contact layer 222b is formed of a separated pattern.

이와 달리, 반도체층(222)은 산화물 반도체로 이루어질 수 있다. 이 경우, 오믹 콘택층은 생략되고, 반도체층의 상부에는 게이트 전극(214)에 대응하여 식각 방지막이 형성될 수 있다.Alternatively, the semiconductor layer 222 may be formed of an oxide semiconductor. In this case, the ohmic contact layer may be omitted, and an etch stop layer may be formed on the semiconductor layer to correspond to the gate electrode 214 .

다음, 반도체층(222) 상부에는 소스 전극(234)과 드레인 전극(236)이 형성된다. 소스 전극(234)과 드레인 전극(236)은 게이트 전극(214) 상부에서 이격되어 위치한다.Next, a source electrode 234 and a drain electrode 236 are formed on the semiconductor layer 222 . The source electrode 234 and the drain electrode 236 are spaced apart from each other on the gate electrode 214 .

게이트 전극(214)과 반도체층(222), 소스 전극(234) 및 드레인 전극(236)은 박막트랜지스터(Tr)를 이룬다.The gate electrode 214 , the semiconductor layer 222 , the source electrode 234 , and the drain electrode 236 form a thin film transistor Tr.

여기서, 오믹 콘택층(222b)은 소스 및 드레인 전극(234, 236)과 동일한 모양을 가지며, 소스 및 드레인 전극(234, 236) 사이의 액티브층(222a)은 노출된다. 노출된 액티브층(222a)은 박막트랜지스터(Tr)의 채널이 된다.Here, the ohmic contact layer 222b has the same shape as the source and drain electrodes 234 and 236 , and the active layer 222a between the source and drain electrodes 234 and 236 is exposed. The exposed active layer 222a becomes a channel of the thin film transistor Tr.

한편, 게이트 절연막(220) 상부에는 데이터 배선(232)과 터치 배선(242)이 소스 및 드레인 전극(234, 236)과 동일 물질로 형성된다. 데이터 배선(232)과 터치 배선(242)은 제2 방향을 따라 연장되고 서로 이격되어 위치한다. 데이터 배선(232)과 터치 배선(242)은 한 쌍의 게이트 배선(212)과 교차하여 화소영역을 정의한다. 즉, 한 화소영역은 한 쌍의 게이트 배선(212)과 데이터 배선(232) 및 터치 배선(242)으로 둘러싸인다.Meanwhile, on the gate insulating layer 220 , the data wire 232 and the touch wire 242 are formed of the same material as the source and drain electrodes 234 and 236 . The data wire 232 and the touch wire 242 extend along the second direction and are spaced apart from each other. The data line 232 and the touch line 242 cross the pair of gate lines 212 to define a pixel area. That is, one pixel area is surrounded by a pair of gate wirings 212 , data wirings 232 , and touch wirings 242 .

데이터 배선(232)과 터치 배선(242), 그리고 소스 및 드레인 전극(234, 236)은 알루미늄(aluminum)이나 몰리브덴(molybdenum), 니켈(nickel), 크롬(chromium), 구리(copper) 또는 이들의 합금으로 이루어질 수 있으며, 이에 제한되지 않는다. 데이터 배선(232)과 터치 배선(242), 그리고 소스 및 드레인 전극(234, 236)은 단일층 또는 다중층 구조를 가질 수 있다. The data wire 232 , the touch wire 242 , and the source and drain electrodes 234 and 236 are made of aluminum, molybdenum, nickel, chromium, copper, or a combination thereof. It may be made of an alloy, but is not limited thereto. The data wire 232 , the touch wire 242 , and the source and drain electrodes 234 and 236 may have a single-layered or multi-layered structure.

여기서, 반도체층(222)과 소스 및 드레인 전극(234, 236), 데이터 배선(232), 그리고 터치 배선(242)은 하나의 마스크를 이용한 동일 사진식각공정을 통해 형성될 수 있다. 이에 따라, 데이터 배선(232) 및 터치 배선(242)의 하부에 반도체층(222)과 동일 물질로 이루어진 제1 및 제2 반도체 패턴(224, 226)이 각각 형성된다. 즉, 제1 및 제2 반도체 패턴(224, 226) 각각은 진성 비정질 실리콘의 제1 패턴(224a, 226a)과 불순물 도핑된 비정질 실리콘의 제2 패턴(224b, 226b)을 포함한다.Here, the semiconductor layer 222 , the source and drain electrodes 234 and 236 , the data wire 232 , and the touch wire 242 may be formed through the same photolithography process using a single mask. Accordingly, first and second semiconductor patterns 224 and 226 made of the same material as the semiconductor layer 222 are respectively formed under the data line 232 and the touch line 242 . That is, each of the first and second semiconductor patterns 224 and 226 includes first patterns 224a and 226a of intrinsic amorphous silicon and second patterns 224b and 226b of amorphous silicon doped with impurities.

이와 달리, 반도체층(222)은 소스 및 드레인 전극(234, 236), 데이터 배선(232), 그리고 터치 배선(242)과 다른 마스크를 이용한 다른 사진식각공정을 통해 형성될 수도 있다. 이 경우, 반도체층(222)의 측면은 소스 및 드레인 전극(234, 236)으로 덮이며, 데이터 배선(232) 및 터치 배선(242) 하부의 제1 및 제2 반도체 패턴(224, 226)은 생략될 수 있다. Alternatively, the semiconductor layer 222 may be formed through another photolithography process using a mask different from the source and drain electrodes 234 and 236 , the data wiring 232 , and the touch wiring 242 . In this case, the side surface of the semiconductor layer 222 is covered with the source and drain electrodes 234 and 236 , and the first and second semiconductor patterns 224 and 226 under the data wire 232 and the touch wire 242 are may be omitted.

다음, 소스 및 드레인 전극(234, 236)과 데이터 배선(232), 그리고 터치 배선(242) 상부에는 제1 보호층(250)이 형성된다. 이때, 제1 보호층(250)은 평탄한 표면을 갖는 것이 바람직하다. Next, a first protective layer 250 is formed on the source and drain electrodes 234 and 236 , the data wire 232 , and the touch wire 242 . In this case, the first protective layer 250 preferably has a flat surface.

제1 보호층(250)은 포토아크릴(photoacryl)과 같은 유기절연물질로 형성될 수 있으며, 이에 제한되지 않는다.The first protective layer 250 may be formed of an organic insulating material such as photoacryl, but is not limited thereto.

제1 보호층(250) 상부의 화소영역에는 공통 전극(262)이 형성된다. 공통 전극(262)은 인듐-틴-옥사이드(indium tin oxide)나 인듐-징크-옥사이드(indium zinc oxide)와 같은 투명도전물질로 형성될 수 있으며, 이에 제한되지 않는다. A common electrode 262 is formed in the pixel region on the first passivation layer 250 . The common electrode 262 may be formed of a transparent conductive material such as indium tin oxide or indium zinc oxide, but is not limited thereto.

공통 전극(262) 상부에는 제2 보호층(270)이 형성된다. 제2 보호층(270)은 무기절연물질로 이루어질 수 있다. 일례로, 무기절연물질은 질화 실리콘(SiNx)이나 산화 실리콘(SiO₂)일 수 있으며, 이에 제한되지 않는다.A second passivation layer 270 is formed on the common electrode 262 . The second passivation layer 270 may be made of an inorganic insulating material. For example, the inorganic insulating material may be silicon nitride (SiNx) or silicon oxide (SiO ₂ ), but is not limited thereto.

제2 보호층(270)은 제1 보호층(250)과 함께 드레인 전극(236)의 일부를 노출하는 드레인 컨택홀(272)을 가진다. 또한, 제2 보호층(270)은 제1 보호층(250)과 함께 터치 배선(242) 및 공통 전극(262)을 노출하는 터치 컨택홀(274)을 가질 수 있다. The second passivation layer 270 has a drain contact hole 272 exposing a portion of the drain electrode 236 together with the first passivation layer 250 . Also, the second passivation layer 270 may have a touch contact hole 274 exposing the touch wiring 242 and the common electrode 262 together with the first passivation layer 250 .

제2 보호층(270) 상부의 화소영역에는 화소 전극(282)이 형성된다. 화소 전극(282)은 인듐-틴-옥사이드(indium tin oxide)나 인듐-징크-옥사이드(indium zinc oxide)와 같은 투명도전물질로 형성될 수 있으며, 이에 제한되지 않는다. A pixel electrode 282 is formed in the pixel region on the second passivation layer 270 . The pixel electrode 282 may be formed of a transparent conductive material such as indium tin oxide or indium zinc oxide, but is not limited thereto.

화소 전극(282)은 공통 전극(262)과 중첩하며 다수의 개구부(282a)를 가진다. 다수의 개구부(282a)는 실질적으로 제1 방향을 따라 연장되고 제2 방향을 따라 이격되어 위치한다. 다수의 개구부(282a)는 게이트 배선(212)에 대해 일정 각도를 가지고 기울어지며, 화소영역의 중앙에 대해 대칭인 구조를 가질 수 있다. 화소 전극(282)은 드레인 컨택홀(272)을 통해 드레인 전극(236)과 접촉한다. The pixel electrode 282 overlaps the common electrode 262 and has a plurality of openings 282a. The plurality of openings 282a extend substantially in the first direction and are spaced apart from each other in the second direction. The plurality of openings 282a may be inclined at a predetermined angle with respect to the gate wiring 212 and may have a symmetrical structure with respect to the center of the pixel area. The pixel electrode 282 contacts the drain electrode 236 through the drain contact hole 272 .

또한, 제2 보호층(270) 상부에는 화소 전극(282)과 동일한 물질로 접속 패턴(284)이 형성된다. 접속 패턴(284)은 터치 컨택홀(274)을 터치 배선(242) 및 공통 전극(262)와 연결되어, 공통 전극(262)을 터치 배선(242)에 연결한다. 이에 따라, 공통 전극(262)은 터치 전극의 역할을 한다. Also, a connection pattern 284 made of the same material as the pixel electrode 282 is formed on the second passivation layer 270 . The connection pattern 284 connects the touch contact hole 274 to the touch wire 242 and the common electrode 262 , and connects the common electrode 262 to the touch wire 242 . Accordingly, the common electrode 262 serves as a touch electrode.

한편, 도시하지 않았지만, 화소 전극(282) 상부에는 액정층의 초기 배향을 위한 배향막이 더 형성될 수 있다. Meanwhile, although not shown, an alignment layer for initial alignment of the liquid crystal layer may be further formed on the pixel electrode 282 .

이와 같이, 본 발명의 제2 실시예에 따른 터치표시장치는 게이트 배선(212) 및 데이터 배선(232)과 동일 기판(210) 상에 터치 전극(262) 및 터치 배선(242)을 포함하여 두께를 줄일 수 있다. As described above, the touch display device according to the second embodiment of the present invention includes the touch electrode 262 and the touch wire 242 on the same substrate 210 as the gate wire 212 and the data wire 232 to have a thickness. can reduce

이러한 본 발명의 제2 실시예에 따른 터치표시장치의 링크 구조 및 패드 구조를 도 13 내지 도 17에 도시한다.13 to 17 show the link structure and the pad structure of the touch display device according to the second embodiment of the present invention.

도 13은 본 발명의 제2 실시예에 따른 터치표시장치용 어레이 기판의 링크부를 개략적으로 도시한 평면도이고, 도 14는 본 발명의 제2 실시예에 따른 터치표시장치용 어레이 기판의 패드부를 개략적으로 도시한 평면도이며, 도 15와 도 16은 본 발명의 제2 실시예에 따른 터치표시장치용 어레이 기판의 링크부를 개략적으로 도시한 단면도이고, 도 17은 본 발명의 제2 실시예에 따른 터치표시장치용 어레이 기판의 패드부를 개략적으로 도시한 단면도이다. 여기서, 도 15는 도 13의 XV-XV선에 대응하는 단면을 도시하고, 도 16은 도 13의 XVI-XVI선에 대응하는 단면을 도시하며, 도 17은 도 14의 XVII-XVII선에 대응하는 단면을 도시한다. 13 is a plan view schematically showing a link part of an array substrate for a touch display device according to a second embodiment of the present invention, and FIG. 14 is a schematic plan view of a pad part of the array substrate for a touch display device according to the second embodiment of the present invention. 15 and 16 are cross-sectional views schematically illustrating a link part of an array substrate for a touch display device according to a second embodiment of the present invention, and FIG. 17 is a touch screen according to the second embodiment of the present invention. It is a cross-sectional view schematically illustrating a pad part of an array substrate for a display device. Here, FIG. 15 shows a cross section corresponding to line XV-XV of FIG. 13 , FIG. 16 shows a cross section corresponding to line XVI-XVI of FIG. 13 , and FIG. 17 corresponds to line XVII-XVII of FIG. 14 . shows the cross section.

도 13 내지 도 17에 도시한 바와 같이, 기판(110) 상에 제1 연결부(244)와 터치 링크선(246), 그리고 터치 패드(249)가 형성된다. 제1 연결부(244)와 터치 링크선(246), 그리고 터치 패드(249)는 게이트 배선(도 10의 212)과 동일 물질로 이루어질 수 있다. 13 to 17 , a first connection part 244 , a touch link line 246 , and a touch pad 249 are formed on the substrate 110 . The first connection part 244 , the touch link line 246 , and the touch pad 249 may be formed of the same material as the gate wiring 212 ( FIG. 10 ).

터치 링크선(246)의 일단에는 제1 연결부(244)가 연결되고, 타단에는 터치 패드(249)가 연결된다. The first connection part 244 is connected to one end of the touch link line 246 , and the touch pad 249 is connected to the other end of the touch link line 246 .

제1 연결부(244)와 터치 링크선(246), 그리고 터치 패드(249) 상부에는 게이트 절연막(220)이 형성된다. A gate insulating layer 220 is formed on the first connection part 244 , the touch link line 246 , and the touch pad 249 .

게이트 절연막(220) 상부에는 데이터 연결부(237)와 데이터 링크선(238), 데이터 패드(239), 그리고 제2 연결부(248)가 형성된다. 데이터 연결부(237)와 데이터 링크선(238), 데이터 패드(239), 그리고 제2 연결부(248)는 데이터 배선(232) 및 터치 배선(242)과 동일 물질로 이루어질 수 있다. A data connection part 237 , a data link line 238 , a data pad 239 , and a second connection part 248 are formed on the gate insulating layer 220 . The data connection part 237 , the data link line 238 , the data pad 239 , and the second connection part 248 may be made of the same material as the data wire 232 and the touch wire 242 .

이때, 데이터 연결부(237)와, 데이터 패드(239), 그리고 제2 연결부(248) 각각의 하부에는 진성 비정질 실리콘의 제1 패턴(227a, 228a, 229a)과 불순물 도핑된 비정질 실리콘의 제2 패턴(227b, 228b, 229b)을 포함하는 반도체 패턴(227, 228, 229)이 형성될 수 있다. 또한, 도시하지 않았지만, 데이터 링크선(238) 하부에도 진성 비정질 실리콘의 제1 패턴과 불순물 도핑된 비정질 실리콘의 제2 패턴을 포함하는 반도체 패턴이 형성될 수 있다. In this case, the first patterns 227a, 228a, and 229a of intrinsic amorphous silicon and the second pattern of amorphous silicon doped with impurities are under each of the data connection part 237 , the data pad 239 , and the second connection part 248 . Semiconductor patterns 227, 228, and 229 including 227b, 228b, and 229b may be formed. Also, although not shown, a semiconductor pattern including a first pattern of intrinsic amorphous silicon and a second pattern of amorphous silicon doped with impurities may be formed under the data link line 238 .

여기서, 데이터 연결부(237)는 데이터 배선(232)과 데이터 링크선(238)을 연결하며, 이에 따라, 데이터 링크선(238)의 일단에는 데이터 연결부(237)가 연결된다. 또한, 데이터 링크선(238)의 타단에는 데이터 패드(239)가 연결된다. 데이터 연결부(237)는 적어도 하나의 홀(237a)을 가질 수 있다. 이러한 데이터 연결부(237)의 홀(237a)은 단차를 이루어 추후 배향막의 형성을 원활하게 한다.Here, the data connection unit 237 connects the data line 232 and the data link line 238 . Accordingly, the data connection unit 237 is connected to one end of the data link line 238 . In addition, a data pad 239 is connected to the other end of the data link line 238 . The data connection unit 237 may have at least one hole 237a. The hole 237a of the data connection part 237 is stepped to facilitate the formation of an alignment layer later.

또한, 제2 연결부(248)는 터치 배선(242)에 연결되고, 제1 연결부(244)와 이격되어 위치한다. In addition, the second connection part 248 is connected to the touch wire 242 and is positioned to be spaced apart from the first connection part 244 .

한편, 데이터 패드(239)는 터치 패드(249)와 중첩하며, 데이터 패드(239)의 길이는 터치 패드(249)의 길이보다 짧아, 터치 패드(249)는 데이터 패드(239)의 외측으로 노출된다.Meanwhile, the data pad 239 overlaps the touch pad 249 , and the length of the data pad 239 is shorter than the length of the touch pad 249 , and the touch pad 249 is exposed to the outside of the data pad 239 . do.

데이터 연결부(237)와 데이터 링크선(238), 데이터 패드(239), 그리고 제2 연결부(248) 상부에는 제1 보호층(250)과 제2 보호층(270)이 순차적으로 형성된다. 제2 보호층(270)은 제1 보호층(250) 및 게이트 절연막(220), 또는 제1 보호층(250)과 함께 제1 내지 제5 컨택홀(275, 276, 277, 278, 279)를 가진다. 제1 컨택홀(275)은 터치 패드(249)를 노출하고, 제2 컨택홀(276)은 데이터 패드(239)를 노출하며, 제3 컨택홀(277)은 데이터 연결부(237)를 노출하고, 제4 컨택홀(278)은 제1 연결부(244)를 노출하며, 제5 컨택홀(279)은 제2 연결부(248)를 노출한다. 여기서, 제3 컨택홀(277)은 다수 개로 이루어질 수 있다. A first passivation layer 250 and a second passivation layer 270 are sequentially formed on the data connection unit 237 , the data link line 238 , the data pad 239 , and the second connection unit 248 . The second passivation layer 270 includes the first passivation layer 250 and the gate insulating layer 220 , or the first to fifth contact holes 275 , 276 , 277 , 278 and 279 together with the first passivation layer 250 . have The first contact hole 275 exposes the touch pad 249 , the second contact hole 276 exposes the data pad 239 , the third contact hole 277 exposes the data connection part 237 , and , the fourth contact hole 278 exposes the first connection part 244 , and the fifth contact hole 279 exposes the second connection part 248 . Here, the third contact hole 277 may be formed in plurality.

다음, 제2 보호층(270) 상부에는 제1 및 제2 패드 단자(288, 289)와 제1 및 제2 연결패턴(284, 286)이 형성된다. 제1 및 제2 패드 단자(288, 289)와 제1 및 제2 연결패턴(284, 286)은 화소 전극(도 10의 282)과 동일 물질로 이루어질 수 있다. 제1 패드 단자(288)는 제1 컨택홀(275)을 통해 터치 패드(249)와 접촉하고, 제2 패드 단자(289)는 제2 컨택홀(276)을 통해 데이터 패드(239)와 접촉한다. 또한, 제1 연결패턴(284)은 제3 컨택홀(277)을 통해 데이터 연결부(237)와 접촉하고, 제2 연결패턴(286)은 제4 컨택홀(278)을 통해 제1 연결부(244)와 접촉하며 제5 컨택홀(279)을 통해 제2 연결부(248)와 접촉한다. Next, first and second pad terminals 288 and 289 and first and second connection patterns 284 and 286 are formed on the second passivation layer 270 . The first and second pad terminals 288 and 289 and the first and second connection patterns 284 and 286 may be formed of the same material as the pixel electrode 282 of FIG. 10 . The first pad terminal 288 contacts the touch pad 249 through the first contact hole 275 , and the second pad terminal 289 contacts the data pad 239 through the second contact hole 276 . do. In addition, the first connection pattern 284 is in contact with the data connection part 237 through the third contact hole 277 , and the second connection pattern 286 is connected to the first connection part 244 through the fourth contact hole 278 . ) and in contact with the second connection part 248 through the fifth contact hole 279 .

이러한 본 발명의 제2 실시예에 따른 터치표시장치에서는 데이터 배선(232)과 터치 배선(242)을 동일 물질로 동일 층에 형성하는데 있어서, 데이터 배선(232) 및 터치 배선(242)과 각각 연결되는 데이터 패드(239) 및 터치 패드(249)를 서로 다른 층에 중첩하여 형성함으로써, 터치 배선(242) 및 이에 연결되는 터치 패드(249)가 추가되더라도, 패드부의 길이가 증가하지 않는다. 이에 따라, 패드부에 대응하는 회로필름의 크기를 크게 할 필요가 없으므로, 비용 증가를 방지할 수 있다. In the touch display device according to the second embodiment of the present invention, when the data wire 232 and the touch wire 242 are formed on the same layer using the same material, the data wire 232 and the touch wire 242 are respectively connected to each other. By forming the data pad 239 and the touch pad 249 to be overlapped on different layers, the length of the pad unit does not increase even if the touch wire 242 and the touch pad 249 connected thereto are added. Accordingly, since it is not necessary to increase the size of the circuit film corresponding to the pad portion, it is possible to prevent an increase in cost.

여기서, 터치 패드(249)가 게이트 배선(도 10의 212)과 동일 물질로 이루어지고, 데이터 패드(239)는 데이터 배선(232)과 동일 물질로 이루어진 경우에 대해 설명하였으나, 터치 패드(249)가 데이터 배선(232)과 동일 물질로 이루어지고 데이터 패드(239)가 게이트 배선(도 10의 212)과 동일 물질로 이루어질 수도 있다. 이때, 데이터 배선(232)과 데이터 패드(239)의 연결을 위해 연결부 및 연결 패턴이 더 형성될 수 있으며, 이러한 연결부 및 연결 패턴의 구조는 도 13 내지 도 17의 터치 배선(242)과 터치 패드(249)의 연결을 위한 구조와 동일할 수 있다. Here, the case where the touch pad 249 is made of the same material as the gate line 212 (in FIG. 10) and the data pad 239 is made of the same material as the data line 232 has been described. may be made of the same material as the data line 232 , and the data pad 239 may be made of the same material as the gate line 212 in FIG. 10 . In this case, a connection part and a connection pattern may be further formed to connect the data wire 232 and the data pad 239 , and the structure of the connection part and the connection pattern is the touch wire 242 and the touch pad of FIGS. 13 to 17 . It may be the same as the structure for the connection of (249).

한편, 본 발명의 제2 실시예에 따른 터치표시장치에서, 데이터 패드(239) 및 터치 패드(249)와 연결되는 회로필름은 제1 실시예의 도 7 및 도 8과 동일한 구성을 가질 수 있다. Meanwhile, in the touch display device according to the second embodiment of the present invention, the circuit film connected to the data pad 239 and the touch pad 249 may have the same configuration as in FIGS. 7 and 8 of the first embodiment.

앞선 실시예들에서는 표시패널로 액정패널을 이용한 경우에 대하여 설명하였으나, 이에 제한되지 않는다. In the previous embodiments, the case in which the liquid crystal panel is used as the display panel has been described, but the present invention is not limited thereto.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 통상의 지식을 가진 자는 하기의 특허청구범위에 기재된 본 발명의 기술적 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although the above has been described with reference to the preferred embodiment of the present invention, those of ordinary skill in the art can variously modify the present invention within the scope without departing from the spirit and scope of the present invention described in the claims below. and may be changed.

110: 기판 112: 게이트 배선
114: 게이트 전극 120: 게이트 절연막
122: 반도체층 122a: 액티브층
122b: 오믹 콘택층 132: 데이터 배선
134: 소스 전극 136: 드레인 전극
140: 제1 보호층 142: 터치 배선
150: 제2 보호층 152: 터치 컨택홀
162: 공통 전극 170: 제3 보호층
172: 드레인 컨택홀 182: 화소 전극110: substrate 112: gate wiring
114: gate electrode 120: gate insulating film
122: semiconductor layer 122a: active layer
122b: ohmic contact layer 132: data wiring
134: source electrode 136: drain electrode
140: first protective layer 142: touch wiring
150: second protective layer 152: touch contact hole
162: common electrode 170: third protective layer
172: drain contact hole 182: pixel electrode

Claims

a substrate;
a gate wiring in a first direction on the substrate;
a data line in a second direction crossing the gate line and defining a pixel area;
a thin film transistor connected to the gate line and the data line;
a pixel electrode positioned in the pixel region and connected to the thin film transistor;
a common electrode positioned in the pixel region and forming an electric field together with the pixel electrode;
a data pad connected to the data line;
a touch wire in a second direction connected to the common electrode;
a touch pad connected to the touch wire
includes,
The data pad and the touch pad overlap each other and have different lengths along the second direction, and one of the data pad and the touch pad exposes the other.

According to claim 1,
The touch wire overlaps the data wire.

According to claim 1,
The touch wiring is formed on the same layer with the same material as the data wiring, and the touch pad is formed on the same layer with the same material as the gate wiring.

4. The method of claim 3,
The touch pad is exposed to the outside of the data pad.

According to claim 1,
The thin film transistors of the two pixel areas adjacent in the first direction with respect to the touch line are connected to the same data line and connected to different gate lines.

5. The method of claim 4,
The thin film transistors of the two pixel areas adjacent in the first direction with respect to the data line are connected to the same gate line and are connected to different data lines.

7. The method according to any one of claims 1 to 6,
The touch display device further comprising a first pad terminal connected to the touch pad and a second pad terminal connected to the data pad.

8. The method of claim 7,
The first and second pad terminals are formed on the same layer with the same material as the pixel electrode.

7. The method according to any one of claims 1 to 6,
The pixel electrode is positioned above the common electrode, overlaps the common electrode, and has a plurality of openings.

3. The method of claim 2,
the data line is positioned between the substrate and the touch line, the data pad is formed on the same layer with the same material as the data line, the touch pad is formed on the same layer with the same material as the touch line, and The data pad is a touch display device exposed to the outside of the touch pad.

4. The method of claim 3,
The data pad is formed on the same layer with the same material as the data line, and the touch pad is connected to the touch line through a connection pattern formed on a different layer.

4. The method of claim 3,
The data wire and the touch wire are alternately disposed in the first direction, and the data wire or the touch wire is positioned between two pixel areas adjacent in the first direction.