KR102408639B1 - Electronic device and method of controlling electronic device - Google Patents
Electronic device and method of controlling electronic device Download PDFInfo
- Publication number
- KR102408639B1 KR102408639B1 KR1020200090832A KR20200090832A KR102408639B1 KR 102408639 B1 KR102408639 B1 KR 102408639B1 KR 1020200090832 A KR1020200090832 A KR 1020200090832A KR 20200090832 A KR20200090832 A KR 20200090832A KR 102408639 B1 KR102408639 B1 KR 102408639B1
- Authority
- KR
- South Korea
- Prior art keywords
- active layer
- electric field
- electrode part
- electrode
- mode
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0038—Power supply circuits
-
- H01L45/1233—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
- G11C2013/009—Write using potential difference applied between cell electrodes
Abstract
본 발명의 일 실시예는, 도전성 재료를 함유하는 제1 전극부; 상기 제1 전극과 이격되고 도전성 재료를 함유하는 제2 전극부; 상기 제1 전극부와 상기 제2 전극부의 사이에 배치되고 자발 분극성 재료를 포함하고 제1 전기 저항을 갖는 제1 모드 및 상기 제1 전기 저항보다 낮은 값을 갖는 제2 모드를 선택적으로 갖도록 형성된 활성층; 상기 활성층 상에 상기 제1 전극부 및 상기 제2 전극부와 이격되도록 형성된제1 연결 전극 및 제2 연결 전극; 및 상기 제1 전극부 및 상기 제2 전극부에 연결되어 전기장을 인가하도록 형성된 전기장 제어부를 포함하고, 상기 전기장 제어부는 적어도 상기 제2 모드에서 상기 제1 전극부 및 상기 제2 전극부에 바이어스 전압을 인가하는 전자 소자를 개시한다.One embodiment of the present invention includes a first electrode portion containing a conductive material; a second electrode part spaced apart from the first electrode and containing a conductive material; disposed between the first electrode portion and the second electrode portion and comprising a spontaneously polarizable material and formed to selectively have a first mode having a first electrical resistance and a second mode having a value lower than the first electrical resistance active layer; a first connection electrode and a second connection electrode formed on the active layer to be spaced apart from the first electrode part and the second electrode part; and an electric field controller connected to the first electrode part and the second electrode part to apply an electric field, wherein the electric field controller includes a bias voltage to the first electrode part and the second electrode part in at least the second mode. Disclosed is an electronic device for applying
Description
본 발명은 전자 소자 및 이의 제어 방법에 관한 것이다.The present invention relates to an electronic device and a method for controlling the same.
기술의 발전 및 사람들의 생활의 편의에 대한 관심이 증가함에 따라 다양한 전자 제품에 대한 개발 시도가 활발해지고 있다.With the development of technology and increased interest in people's convenience in life, attempts to develop various electronic products are being actively pursued.
또한 이러한 전자 제품은 갈수록 소형화되고 있고 집적화되고 있으며, 사용되는 장소가 광범위하게 증가하고 있다.In addition, these electronic products are becoming smaller and more integrated, and the places where they are used are increasing widely.
이러한 전자 제품은 다양한 전자 소자를 포함하고, 예를들면 CPU, 메모리, 기타 다양한 전자 소자를 포함한다. 이러한 전자 소자들은 다양한 종류의 전기 회로를 포함할 수 있다.These electronic products include various electronic devices, for example, CPUs, memories, and other various electronic devices. These electronic devices may include various types of electrical circuits.
예를들면 컴퓨터, 스마트폰 뿐만 아니라 IoT를 위한 가정용 센서 소자, 인체 공학용 바이오 전자 소자 등 다양한 분야의 제품에 전자 소자가 사용된다.For example, electronic devices are used not only in computers and smartphones, but also in products in various fields such as home sensor devices for IoT and bio-electronic devices for ergonomics.
한편, 최근의 기술 발달 속도와 사용자들의 생활 수준의 급격한 향상에 따라 이러한 전기 소자의 사용과 응용 분야가 급격하게 늘어나 그 수요도 이에 따라 증가하고 있다.On the other hand, the use and application fields of these electric devices are rapidly increasing according to the recent speed of technological development and the rapid improvement of the living standards of users, and the demand thereof is also increasing accordingly.
이러한 추세에 따라 흔히 사용하고 있는 다양한 전기 소자들에 쉽고 빠르게 적용하는 전자 회로를 구현하고 제어하는데 한계가 있다.According to this trend, there is a limit to realizing and controlling an electronic circuit that is easily and quickly applied to various electrical devices that are commonly used.
한편, 메모리 소자, 특히 비휘발성 메모리 소자는 컴퓨터뿐 아니라, 카메라, 통신기기 등 다양한 전자 장치의 정보 기억 및/또는 처리 장치로서 폭넓게 이용되고 있다. Meanwhile, memory devices, particularly nonvolatile memory devices, are widely used as information storage and/or processing devices of various electronic devices, such as cameras and communication devices, as well as computers.
이러한 메모리 소자는, 특히 수명과 속도의 면에서 많은 개발이 이루어지고 있는 데, 대부분의 과제는 메모리 수명과 속도의 확보에 있으나, 이를 향상한 메모리 소자를 구현하는데 한계가 있다.These memory devices, particularly in terms of lifespan and speed, are being developed a lot. Most of the problems are in securing the memory lifespan and speed, but there is a limit to realizing an improved memory device.
본 발명은 다양한 용도에 용이하게 적용할 수 있는 전자 소자 및 이의 제어 방법을 제공할 수 있다.The present invention can provide an electronic device that can be easily applied to various uses and a method for controlling the same.
본 발명의 일 실시예는, 도전성 재료를 함유하는 제1 전극부; 상기 제1 전극과 이격되고 도전성 재료를 함유하는 제2 전극부; 상기 제1 전극부와 상기 제2 전극부의 사이에 배치되고 자발 분극성 재료를 포함하고 제1 전기 저항을 갖는 제1 모드 및 상기 제1 전기 저항보다 낮은 값을 갖는 제2 모드를 선택적으로 갖도록 형성된 활성층; 상기 활성층 상에 상기 제1 전극부 및 상기 제2 전극부와 이격되도록 형성된제1 연결 전극 및 제2 연결 전극; 및 상기 제1 전극부 및 상기 제2 전극부에 연결되어 전기장을 인가하도록 형성된 전기장 제어부를 포함하고, 상기 전기장 제어부는 적어도 상기 제2 모드에서 상기 제1 전극부 및 상기 제2 전극부에 바이어스 전압을 인가하는 전자 소자를 개시한다.One embodiment of the present invention includes a first electrode portion containing a conductive material; a second electrode part spaced apart from the first electrode and containing a conductive material; disposed between the first electrode portion and the second electrode portion and comprising a spontaneously polarizable material and formed to selectively have a first mode having a first electrical resistance and a second mode having a value lower than the first electrical resistance active layer; a first connection electrode and a second connection electrode formed on the active layer to be spaced apart from the first electrode part and the second electrode part; and an electric field controller connected to the first electrode part and the second electrode part to apply an electric field, wherein the electric field controller includes a bias voltage to the first electrode part and the second electrode part in at least the second mode. Disclosed is an electronic device for applying
본 실시예에 있어서, 상기 바이어스 전압의 인가시, 상기 활성층의 컨덕션밴드에너지레벨과 밸러스밴드에너지레벨이 낮아질 수 있다.In this embodiment, when the bias voltage is applied, the conduction band energy level and the balance band energy level of the active layer may be lowered.
본 실시예에 있어서, 상기 제2 모드에서 상기 제1 연결 전극과 상기 제2 연결 전극 사이에 전류가 흐를 수 있다.In the present embodiment, in the second mode, a current may flow between the first connection electrode and the second connection electrode.
본 실시예에 있어서, 상기 활성층은 상기 제1 모드와 상기 제2 모드에서 서로 상이한 변위를 가질 수 있다.In this embodiment, the active layer may have different displacements in the first mode and the second mode.
본 발명의 다른 실시예는, 자발 분극성 재료를 포함하고 제1 전기 저항을 갖는 제1 모드 및 상기 제1 전기 저항보다 낮은 값을 갖는 제2 모드를 선택적으로 갖도록 형성된 활성층을 포함하는 전자 소자에 대하여, 상기 활성층이 상기 제1 모드 또는 상기 제2 모드를 가지도록 상기 활성층에 전기장을 인가하는 단계; 및 상기 활성층에 바이어스 전압을 인가하는 단계;를 포함하고, 상기 전기장은 상기 활성층을 사이에 두고 서로 이격되며, 상기 활성층과 접하여 형성된 제1 전극부와 상기 제2 전극부에 의해 형성되고, 상기 활성층이 적어도 상기 제2 모드를 가질 때, 상기 바이어스 전압은 상기 제1 전극부와 상기 제2 전극부를 통해 인가되며, 상기 바이어스 전압의 인가에 의해 상기 활성층의 컨덕션밴드에너지레벨과 밸러스밴드에너지레벨이 낮아지는 전자 소자 제어 방법을 개시한다.Another embodiment of the present invention relates to an electronic device comprising a spontaneously polarizable material and comprising an active layer formed to selectively have a first mode having a first electrical resistance and a second mode having a value lower than the first electrical resistance. applying an electric field to the active layer so that the active layer has the first mode or the second mode; and applying a bias voltage to the active layer, wherein the electric field is spaced apart from each other with the active layer interposed therebetween, and is formed by the first electrode portion and the second electrode portion formed in contact with the active layer, and the active layer When this mode has at least the second mode, the bias voltage is applied through the first electrode part and the second electrode part, and the conduction band energy level and the balance band energy level of the active layer are adjusted by the application of the bias voltage. Disclosed is a method for controlling an electronic device that is lowered.
본 실시예에 있어서, 상기 활성층 상에 상기 제1 전극부 및 상기 제2 전극부와 이격되도록 형성된 제1 연결 전극 및 제2 연결 전극을 포함하고, 상기 제1 모드 및 상기 제2 모드의 선택에 의해 상기 제1 연결 전극과 상기 제2 연결 전극 사이에서 전류가 흐름을 제어할 수 있다.In this embodiment, a first connection electrode and a second connection electrode formed to be spaced apart from the first electrode part and the second electrode part on the active layer are included, and the selection of the first mode and the second mode is performed. Thus, the flow of current between the first connection electrode and the second connection electrode may be controlled.
본 발명에 관한 전자 소자 및 이의 제어 방법은 전자 소자의 전기적 특성 및 제조 특성을 향상하고, 다양한 용도에 용이하게 적용할 수 있다.The electronic device and its control method according to the present invention improve electrical properties and manufacturing properties of the electronic device, and can be easily applied to various uses.
도 1은 본 발명의 일 실시예에 관한 전자 소자의 일 예를 개략적으로 도시한 단면도이다.
도 2는 도 1의 제2 전극의 선택적 실시예를 도시한 단면도이다.
도 3 및 도 4는 도 1의 전자 소자의 제1 모드 및 제2 모드로의 변환을 위하여 전기장 제어부를 제어하는 것을 설명하기 위한 단면도들이다.
도 5 내지 도 9는 도 1의 전자 소자의 제1 모드 및 제2 모드로의 변환을 설명하기 위한 도면들이다.
도 10은 도 1의 전자 소자의 제1 전극부와 제2 전극부로 바이어스 전압의 인가에 따른 밴드갭 변화를 도시한 도이다.
도 11은 본 발명의 다른 실시예에 관한 전자 소자를 개략적으로 도시한 단면도이다.
도 12는 본 발명의 또 다른 실시예에 관한 전자 소자를 개략적으로 도시한 단면도이다.
도 13은 본 발명의 또 다른 실시예에 관한 전자 소자를 개략적으로 도시한 단면도이다.
도 14는 본 발명의 또 다른 실시예에 관한 전자 소자를 개략적으로 도시한 단면도이다.
도 15는 본 발명의 또 다른 실시예에 관한 전자 소자를 개략적으로 도시한 단면도이다.
도 16은 도 15의 H 방향에서 본 평면도이다.1 is a cross-sectional view schematically illustrating an example of an electronic device according to an embodiment of the present invention.
FIG. 2 is a cross-sectional view illustrating an alternative embodiment of the second electrode of FIG. 1 .
3 and 4 are cross-sectional views for explaining the control of the electric field controller in order to change the first mode and the second mode of the electronic device of FIG. 1 .
5 to 9 are views for explaining the conversion of the electronic device of FIG. 1 to the first mode and the second mode.
FIG. 10 is a diagram illustrating a change in a band gap according to application of a bias voltage to a first electrode part and a second electrode part of the electronic device of FIG. 1 .
11 is a cross-sectional view schematically illustrating an electronic device according to another embodiment of the present invention.
12 is a cross-sectional view schematically illustrating an electronic device according to another embodiment of the present invention.
13 is a cross-sectional view schematically illustrating an electronic device according to another embodiment of the present invention.
14 is a cross-sectional view schematically illustrating an electronic device according to another embodiment of the present invention.
15 is a cross-sectional view schematically illustrating an electronic device according to another embodiment of the present invention.
FIG. 16 is a plan view viewed from the H direction of FIG. 15 .
이하 첨부된 도면들에 도시된 본 발명에 관한 실시예를 참조하여 본 발명의 구성 및 작용을 상세히 설명한다.Hereinafter, the configuration and operation of the present invention will be described in detail with reference to the embodiments of the present invention shown in the accompanying drawings.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다. Since the present invention can apply various transformations and can have various embodiments, specific embodiments are illustrated in the drawings and described in detail in the detailed description. Effects and features of the present invention, and a method for achieving them will become apparent with reference to the embodiments described below in detail in conjunction with the drawings. However, the present invention is not limited to the embodiments disclosed below and may be implemented in various forms.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings, and when described with reference to the drawings, the same or corresponding components are given the same reference numerals, and the overlapping description thereof will be omitted. .
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다. In the following embodiments, terms such as first, second, etc. are used for the purpose of distinguishing one component from another, not in a limiting sense.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. In the following examples, the singular expression includes the plural expression unless the context clearly dictates otherwise.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다. In the following embodiments, terms such as include or have means that the features or components described in the specification are present, and the possibility that one or more other features or components will be added is not excluded in advance.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. In the drawings, the size of the components may be exaggerated or reduced for convenience of description. For example, since the size and thickness of each component shown in the drawings are arbitrarily indicated for convenience of description, the present invention is not necessarily limited to the illustrated bar.
이하의 실시예에서, x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다. In the following embodiments, the x-axis, the y-axis, and the z-axis are not limited to three axes on a Cartesian coordinate system, and may be interpreted in a broad sense including them. For example, the x-axis, y-axis, and z-axis may be orthogonal to each other, but may refer to different directions that are not orthogonal to each other.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다. In cases where certain embodiments may be implemented otherwise, a specific process sequence may be performed different from the described sequence. For example, two processes described in succession may be performed substantially simultaneously, or may be performed in an order opposite to the order described.
도 1은 본 발명의 일 실시예에 관한 전자 소자의 일 예를 개략적으로 도시한 단면도이고, 도 2는 도 1의 제2 전극의 선택적 실시예를 도시한 도면이다.1 is a cross-sectional view schematically illustrating an example of an electronic device according to an embodiment of the present invention, and FIG. 2 is a diagram illustrating an optional embodiment of the second electrode of FIG. 1 .
먼저, 도 1을 참조하면, 본 실시예의 전자 소자(100)는 제1 전극부(120), 제2 전극부(130), 활성층(110), 제1 연결 전극(150), 제2 연결 전극(160) 및 전기장 제어부(190)를 포함할 수 있다.First, referring to FIG. 1 , the
제1 전극부(120)는 도전성 재료를 함유할 수 있다. The
예를들면 제1 전극부(120)는 알루미늄(Al), 크롬(Cr), 구리(Cu), 탄탈륨(Ta), 티타늄(Ti), 몰리브덴(Mo), 텅스텐(W), 금(Au), 은(Ag) 또는 백금(Pt)을 함유하도록 형성할 수 있다.For example, the
또한 다른 예로서 제1 전극부(120)는 도전성의 금속 산화물을 이용하여 형성할 수도 있다. 구체적 예로서 제1 전극부(120)은 스트론튬루테늄산화물(SrRuO3)을 함유할 수 있다.Also, as another example, the
또한 다른 예로서 제1 전극부(120)는 (LaxSry)CoOz를 함유할 수 있고, 예를들면 (La0 . 5Sr0 . 5)CoO3을 함유할 수 있다. 또한, 다른 예로서 제1 전극부(120)는 LaCoO3를 함유할 수 있다.Also, as another example, the
제2 전극부(130)는 도전성 재료를 함유할 수 있고, 상기 제1 전극부(120)와 이격될 수 있다.The
예를들면 제2 전극부(130)는 알루미늄(Al), 크롬(Cr), 구리(Cu), 탄탈륨(Ta), 티타늄(Ti), 몰리브덴(Mo), 텅스텐(W), 금(Au), 은(Ag) 또는 백금(Pt)을 함유하도록 형성할 수 있다.For example, the
또한 다른 예로서 제2 전극부(130)는 도전성의 금속 산화물을 이용하여 형성할 수도 있다. 구체적 예로서 제2 전극부(130)는 스트론튬루테늄산화물(SrRuO3)을 함유할 수 있다.Also, as another example, the
또한 다른 예로서 제2 전극부(130)는 (LaxSry)CoOz를 함유할 수 있고, 예를들면 (La0 . 5Sr0 . 5)CoO3을 함유할 수 있다. 또한, 다른 예로서 제2 전극부(130)는 LaCoO3를 함유할 수 있다.Also, as another example, the
제1 전극부(120)와 제2 전극부(130)는 상이한 특성을 갖도록 형성될 수 있다. The
일 예로서 제1 전극부(120)와 제2 전극부(130)는 상이한 전기적 특성을 가질 수 있고, 구체적 예로서 제1 전극부(120)와 제2 전극부(130)는 각각 일함수 값이 상이하도록 형성될 수 있다. 이를 통하여 활성층(110)에 비대칭적인 전기적 특성이 유도될 수 있다.As an example, the
선택적 실시예로서 제1 전극부(120)와 제2 전극부(130)는 상이한 재료를 함유할 수 있다. In an alternative embodiment, the
일 예로서 제1 전극부(120)는 백금(Pt)을 함유하고 제2 전극부(130)는 금(Au)을 함유할 수 있고, 다른 일 예로서 제1 전극부(120)는 백금(Pt)을 함유하고 제2 전극부(130)는 스트론튬루테늄산화물(SrRuO3)을 함유할 수 있다.As an example, the
또한 다른 일 예로서 제1 전극부(120)는 (LaxSry)CoOz를 함유할 수 있고, 구체적 예로서 (La0 . 5Sr0 . 5)CoO3을 함유할 수 있고, 제2 전극부(130)는 LaCoO3를 함유할 수 있다.Also, as another example, the
기타 이외에도 제1 전극부(120)와 제2 전극부(130)는 서로 상이한 특징을 갖도록 다양한 재료를 이용하여 형성할 수 있다.In addition to the others, the
예를 들어, 도 2에 도시하는 바와 같이, 제2 전극부(130)는 복층으로 형성될 수 있다. 도 2를 참조하면 제2 전극부(130)는 복층으로 형성될 수 있다. For example, as shown in FIG. 2 , the
예를들면 제2 전극부(130)는 제1 층(131) 및 제2 층(132)을 포함할 수 있고, 제1 층(131)은 활성층(110)을 향하도록 배치될 수 있고, 구체적 예로서 활성층(110)과 접할 수 있다.For example, the
제1 층(131)은 제1 전극부(120)와 상이한 재질로 형성될 수 있고, 제2 층(131)은 제1 층(131)과 상이한 재료를 포함할 수 있다. 예를들면 제2 층(131)은 제1 전극부(120)와 동일한 재질로 형성될 수도 있다. The
하나의 예로서 제1 전극부(120)은 백금(Pt)을 함유하고 제2 전극부(130)의 제1 층(131)은 스트론튬루테늄산화물(SrRuO3)을 함유할 수 있고, 제2 층(132)은 백금(Pt)을 함유할 수 있다.As an example, the
활성층(110)은 상기 제1 전극부(120)와 상기 제2 전극부(130)의 사이에 배치될 수 있다.The
활성층(110)은 자발 분극성 재료를 포함할 수 있다.The
예를들면 활성층(110)은 강유전성 재료를 포함할 수 있고, 전기장의 존재시 역전될 수 있는 자발적 전기 분극(전기 쌍극자)을 가진 재료를 포함할 수 있다.For example, the
선택적 실시예로서 활성층(110)은 페로브스카이트 계열 물질을 포함할 수 있고, 예를들면 BaTiO3, SrTiO3, BiFe3, PbTiO3, PbZrO3, SrBi2Ta2O9을 포함할 수 있다.In an alternative embodiment, the
또한 다른 예로서 활성층(110)은 ABX3 구조로서, A는 CnH2n+1의 알킬기, 및 페로브스카이트 태양전지 구조형성이 가능한 Cs, Ru 등의 무기물로부터 선택된 하나 이상의 물질을 포함할 수 있고, B는 Pb, Sn, Ti, Nb, Zr, 및 Ce으로 구성된 군으로부터 선택된 하나 이상의 물질을 포함할 수 있고, X는 할로겐 물질을 포함할 수 있다. 구체적인 예로서 활성층(110)은 CH3NH3PbI3, CH3NH3PbIxCl3 -x, MAPbI3 , CH3NH3PbIxBr3-x, CH3NH3PbClxBr3 -x, HC(NH2)2PbI3, HC(NH2)2PbIxCl3 -x, HC(NH2)2PbIxBr3 -x, HC(NH2)2PbClxBr3-x, (CH3NH3)(HC(NH2)2)1- yPbI3, (CH3NH3)(HC(NH2)2)1- yPbIxCl3 -x, (CH3NH3)(HC(NH2)2)1-yPbIxBr3-x, 또는 (CH3NH3)(HC(NH2)2)1- yPbClxBr3 -x (0x, y≤1)를 포함할 수 있다. In addition, as another example, the
기타 다양한 강유전성 재료를 이용하여 활성층(110)을 형성할 수 있는 바 이에 대한 모든 예시의 설명은 생략한다. 또한 활성층(110)을 형성 시 강유전성 재료에 기타 다양한 물질을 도핑을 하여 부가적인 기능을 포함하거나 전기적 특성의 향상을 진행할 수도 있다.The
활성층(110)은 자발 분극성을 갖고, 전기장의 인가에 따라 분극의 정도와 방향을 제어할 수 있다. 또한, 활성층(110)은 가해준 전기장이 제거되어도 분극 상태를 유지할 수 있다.The
활성층(110)은 제1 전기 저항을 갖는 제1 모드 및 상기 제1 전기 저항보다 낮은 값을 갖는 제2 모드를 선택적으로 갖도록 형성될 수 있다. 이에 대한 구체적 내용은 후술하기로 한다.The
본 실시예의 전자 소자(100)는 제1 전극부(120) 및 제2 전극부(130)의 사이에 활성층(110)이 배치될 수 있고, 예를들면 접하도록 배치될 수 있다. 또한, 제1 전극부(120) 및 제2 전극부(130)와 이격되도록 활성층(110) 상에 제1 연결 전극(150) 및 제2 연결 전극(160)이 형성될 수 있다.In the
제1 연결 전극(150) 및 제2 연결 전극(160)은 각각 활성층(110)의 면에 형성될 수 있다. 또한 제1 연결 전극(150) 및 제2 연결 전극(160)은 각각 제1 전극부(120) 및 제2 전극부(130)와 이격 되도록 배치될 수 있다.The
예를들면 제1 연결 전극(150) 및 제2 연결 전극(160)는 각각 활성층(210)의 면 중 제1 전극부(120) 및 제2 전극부(130)가 형성되지 않은 면에 배치될 수 있다.For example, the
구체적 예로서 제1 연결 전극(150) 및 제2 연결 전극(160)는 각각 활성층(210)의 면 중 제1 전극부(120) 및 제2 전극부(130)가 형성되지 않은 측면에 서로 마주보도록 배치될 수 있다.As a specific example, the
제1 연결 전극(150) 및 제2 연결 전극(160)은 다양한 도전성 재료를 이용하여 형성할 수 있다. 예를들면 제1 연결 전극(150) 및 제2 연결 전극(160)은 알루미늄, 크롬, 구리, 탄탈륨, 티타늄, 몰리브덴 또는 텅스텐을 함유하도록 형성할 수 있다.The
선택적 실시예로서 제1 연결 전극(150) 및 제2 연결 전극(160)은 복수의 도전층을 적층한 구조를 포함할 수 있다.As an optional embodiment, the
선택적 실시예로서 제1 연결 전극(150) 및 제2 연결 전극(160)은 도전성의 금속 산화물을 이용하여 형성할 수 있고, 예를들면 산화 인듐(예, In2O3), 산화 주석(예, SnO2), 산화 아연(예, ZnO), 산화 인듐 산화 주석 합금(예, In2O3―SnO2) 또는 산화 인듐 산화 아연 합금(예, In2O3―ZnO)을 함유하도록 형성할 수 있다.As an optional embodiment, the
선택적 실시예로서 제1 연결 전극(150) 및 제2 연결 전극(160)은 전기적 신호의 입출력을 포함하는 단자 부재일 수 있다.As an optional embodiment, the
또한 구체적 예로서 제1 연결 전극(150) 및 제2 연결 전극(160)은 소스 전극 또는 드레인 전극을 포함할 수 있다.Also, as a specific example, the
전기장 제어부(190)는 상기 제1 전극부(120) 및 상기 제2 전극부(130)에 연결되어 활성층(110)으로 전기장을 인가하도록 형성될 수 있다.The
또한, 전기장 제어부(190)를 통하여 활성층(110)에 인가되는 전기장의 방향을 제어할 수 있다. 예를들면 전기장 제어부(190)를 통하여 상기 제1 전극부(120) 및 상기 제2 전극부(130)에 연결된 활성층(110)에 전기장을 인가하고, 이러한 전기장에 의하여 활성층(110)은 일 방향으로 분극될 수 있고, 또한 전기장의 방향을 변경하여 활성층(110)의 분극 방향을 반대 방향으로 변하도록 제어할 수 있다. 선택적 실시예로서 전기장 제어부(190)를 통하여 전기장의 세기를 제어할 수 있다.Also, the direction of the electric field applied to the
또한, 전기장 제어부(190)는 상기 제1 전극부(120) 및 상기 제2 전극부(130)에 바이어스 전압을 인가하여, 상기 활성층(110)의 밴드갭을 조절할 수 있다. 이에 대한 구체적 내용은 후술하기로 한다.Also, the
도 3 및 도 4는 도 1의 전자 소자의 제1 모드 및 제2 모드로의 변환을 위하여 전기장 제어부를 제어하는 것을 설명하기 위한 단면도들, 도 5 내지 도 9는 도 1의 전자 소자의 제1 모드 및 제2 모드로의 변환을 설명하기 위한 도면들, 그리고 도 10은 도 1의 전자 소자의 제1 전극부와 제2 전극부로 바이어스 전압의 인가에 따른 밴드갭 변화를 도시한 도이다.3 and 4 are cross-sectional views for explaining controlling the electric field controller for conversion to the first mode and the second mode of the electronic device of FIG. 1, and FIGS. 5 to 9 are the first electronic device of FIG. FIG. 10 is a diagram illustrating a change in a bandgap according to application of a bias voltage to the first electrode part and the second electrode part of the electronic device of FIG.
도 3을 참조하면 전자 소자(100)의 전기장 제어부(190)를 통하여 제1 전기장(E1)을 제1 전극부(120) 및 제2 전극부(130)에 인가하는 것을 도시하고 있다. 이러한 제1 전기장(E1)이 제1 전극부(120) 및 제2 전극부(130)에 인가되면 제1 전극부(120) 및 제2 전극부(130)에 연결된 활성층(110)은 제1 분극 방향으로 분극된 형태를 가질 수 있다.Referring to FIG. 3 , the application of the first electric field E1 to the
도 4를 참조하면 전자 소자(100)의 전기장 제어부(190)를 통하여 제2 전기장(E2)을 제1 전극부(120) 및 제2 전극부(130)에 인가하는 것을 도시하고 있다. Referring to FIG. 4 , the application of the second electric field E2 to the
제2 전기장(E2)은 제1 전기장(E1)과 서로 다른 방향의 전기장일 수 있다. 예를들면 제2 전기장(E2)의 방향은 제1 전기장(E1)의 방향과 반대 방향일 수 있다.The second electric field E2 may be an electric field in a direction different from that of the first electric field E1 . For example, the direction of the second electric field E2 may be opposite to the direction of the first electric field E1 .
이러한 제2 전기장(E2)이 제1 전극부(120) 및 제2 전극부(130)에 인가되면 제1 전극부(120) 및 제2 전극부(130)에 연결된 활성층(110)은 상기 제1 분극 방향과 반대 방향인 제2 분극 방향으로 분극된 형태를 가질 수 있다.When the second electric field E2 is applied to the
이 때, 예를들면 제2 전기장(E2)의 크기는 제1 전기장(E1)의 크기와 동일한 값을 가질 수 있다.In this case, for example, the magnitude of the second electric field E2 may have the same value as the magnitude of the first electric field E1 .
한편, 도 5는 전자 소자(100)의 전기장 제어부(190)를 통하여 제1 전극부(120) 및 제2 전극부(130)에 전기장을 인가함에 따른 활성층(110)의 분극 이력 곡선을 도시한 도면이고, 도 6은 제1 전극부(120) 및 제2 전극부(130)에 전기장을 인가함에 따른 활성층(110)의 변위 이력 곡선을 도시한 도면이다. 도 7은 도 6의 K를 확대한 도면이다. 도 5에서 가로축은 전기장(E)을 나타내고 세로축은 분극(P)을 나타낸다. 또한, 도 6 및 도 7에서 가로축은 전기장(E)을 나타내고 세로축은 변위(S)를 나타낸다.Meanwhile, FIG. 5 shows a polarization history curve of the
도 5를 참조하면, 전자 소자(100)의 분극 이력 곡선은 대칭된 형태를 갖지 않는다. 예를들면 도 5를 참조하면 양의 값의 전기장(예를들면 제1 전기장(E1))을 인가하고 제거한 후의 제1 분극값(양의 Y절편값)은, 음의 값의 전기장(예를들면 제2 전기장(E2))을 인가하고 제거한 후의 제2 분극값(음의 Y절편값)과 상이하고, 구체적으로 제1 분극값(양의 Y절편값)의 크기는 제2 분극값(음의 Y절편값)의 크기보다 작은 값을 갖는다.Referring to FIG. 5 , the polarization hysteresis curve of the
이러한 분극값의 차이는 전술한 것과 같이 제1 전극부 및 제2 전극부가 상이한 특성을 가질 수 있고, 이를 통하여 활성층에 비대칭적인 전기적 특성이 유도되기 때문이다. 예를들면 제1 전극부(120)와 제2 전극부(130)가 서로 상이한 재료를 포함하는 등에 의한 비대칭성으로 인하여, 상이한 방향의 전기장을 인가시 전기장의 크기가 동일한 경우에도 전기장 제거 시점에서의 제1 분극 방향의 분극의 크기와 전기장 제거 시점에서의 2 분극 방향의 크기는 상이할 수 있다. The difference in polarization values is because, as described above, the first electrode part and the second electrode part may have different characteristics, and through this, asymmetric electrical characteristics are induced in the active layer. For example, due to asymmetry due to the fact that the
한편, 활성층(110)은 전기장을 가하여 분극 구조가 형성될 수 있고, 이에 대응하여 변위가 발생할 수 있다. 이때, 활성층(110)의 변위 이력 곡선은 대칭된 형태를 갖지 않는다. 예를들면 도 6 및 도 7에 도시된 바와 같이, 양의 값의 전기장(예를들면 제1 전기장(E1))을 인가하고 제거한 후의 제1 변위(SE1)는, 음의 값의 전기장(예를들면 제2 전기장(E2))을 인가하고 제거한 후의 제2 변위(SE2)와 상이하고, 구체적으로 제1 변위(SE1)의 크기는 제2 변위(SE2)의 크기보다 큰 값을 갖는다.Meanwhile, in the
즉, 도 5의 분극값의 차이에 따라 변위값도 비대칭 형태로서 서로 반대 방향의 제1 전기장(E1) 및 제2 전기장(E2)을 인가하고 제거함에 따른 서로 상이한 값을 갖게 될 수 있다.That is, according to the difference in the polarization values of FIG. 5 , the displacement values may have different values by applying and removing the first electric field E1 and the second electric field E2 in opposite directions in an asymmetric form.
이를 통하여 전자 소자(100)에 전기장을 인가하여 제거한 후에 발생하는 변형 상태는 한 개가 아니고 두 개의 상태를 가질 수 있게 된다.Through this, the deformation state that occurs after removal by applying an electric field to the
예를들면 도 8에 도시한 것과 같이 전자 소자(100)의 활성층(110)은 2가지의 변위 상태를 가질 수 있다.For example, as shown in FIG. 8 , the
구체적으로 도 8을 참조하면 활성층(110)은 제1 변위(SE1) 및 제2 변위(SE2)를 선택적으로 갖게될 수 있다. 제1 변위(SE1)의 크기는 제2 변위(SE2)의 크기보다 큰 값을 갖는다.Specifically, referring to FIG. 8 , the
예를들면 전술한 것과 같이 전자 소자(100)의 전기장 제어부(190)를 이용하여 전기장의 방향을 제어하고, 이에 따라 활성층(110)에 형성되는 분극 방향을 제어하여 도 5와 같이 분극 형태를 갖게 할 수 있고, 도 6과 같이 변위 형태를 갖게 할 수 있다.For example, as described above, the direction of the electric field is controlled using the
한편, 도 9는 전자 소자(100)의 활성층(110)의 변위값의 선택적 변화에 따라 에너지 밴드갭(Eb)의 변화를 도시하는 도면이다.Meanwhile, FIG. 9 is a diagram illustrating a change in the energy bandgap Eb according to a selective change in the displacement value of the
도 9을 참조하면, 활성층(110)이 제1 변위(SE1)를 가질 때 활성층(110)의 에너지 밴드갭(Eb)의 값은, 활성층(110)이 제2 변위(SE2)를 가질 때 활성층(110)의 에너지 밴드갭(Eb)의 값보다 큰 값을 가질 수 있다.Referring to FIG. 9 , the value of the energy bandgap Eb of the
이러한 활성층(110)이 선택적으로 에너지 밴드값(Eb)의 크기의 차이를 가짐에 따라 활성층(110)은 선택적으로 상이한 값의 두 가지의 전기적 저항을 가질 수 있다.As the
예를들면 활성층(110)은 제1 변위(SE1)를 가질 때 제1 전기 저항을 갖는 상태(제1 모드)를 가질 수 있다. 또한 활성층(110)은 제2 변위(SE2)를 가질 때 제1 전기 저항보다 낮은 제2 전기 저항을 갖는 상태(제2 모드)를 가질 수 있다. For example, the
그리고 활성층(110)은 이러한 제1 전기 저항을 갖는 상태(제1 모드) 및 제2 값을 갖는 전기 저항을 갖는 상태(제2 모드)를 선택적으로 가질 수 있다.In addition, the
예를들면 전술한 것과 같이 전기장 제어부(190)를 통한 전기장의 방향을 제어하여 활성층(110)의 분극 형태를 제어하고(도 5 참조), 이러한 분극 형태에 따라 변위 형태가 제어(도 6 및 도 7 참조)되어, 이에 따라 활성층(110)의 에너지 밴드갭(Eb) 값이 선택적으로 결정(도 9 참조)되어, 고저항의 제1 모드 또는 저저항의 제2 모드를 선택적으로 가질 수 있다.For example, as described above, the polarization shape of the
결과적으로 활성층(110)은 상대적으로 높은 전기적 저항값을 갖는 제1 모드 및 상대적으로 낮은 전기적 저항값을 갖는 제2 모드 중 하나를 선택적으로 가질 수 있다.As a result, the
예를들면 제1 전기장을 가한 후 제거 시 제1 모드를 유지하고, 제2 전기장을 가한 후 제거 시 제2 모드를 유지할 수 있다.For example, the first mode may be maintained when the first electric field is applied and then removed, and the second mode may be maintained when the second electric field is applied and then removed.
이를 통하여 활성층(110)이 높은 저항값을 갖는 제1 모드 및 낮은 저항값을 갖는 제2 모드에서 제1 연결 전극(150)과 제2 연결 전극(160) 사이의 전류의 흐름은 차이가 발생할 수 있다.Through this, in the first mode in which the
예를들면 제1 모드는 오프(off)에 대응하여 제1 연결 전극(150)과 제2 연결 전극(160) 사이에 전류의 흐름이 발생하지 않거나 전류의 흐름이 설정 기준 이하일 수 있고, 제2 모드는 온(on)에 대응하여 제1 연결 전극(150)과 제2 연결 전극(160) 사이에 전류의 흐름이 발생하거나 설정 기준을 초과할 수 있다.For example, in the first mode, in response to being off, the flow of current between the
이를 통하여 전자 소자(100)의 제1 연결 전극(150)과 제2 연결 전극(160) 사이의 전류의 흐름을 용이하게 제어할 수 있다.Through this, the flow of current between the
이와 같은 전자 소자(100)는 다양한 용도에 이용할 수 있다.Such an
일 예로서 전기적 스위칭 구조로서 전자 소자(100)를 이용할 수 있고, 활성층(110)이 높은 저항값을 갖는 제1 모드는 오프(off)에 대응하고, 활성층(110)이 낮은 저항값을 갖는 제2 모드는 온(on)에 대응하는 메모리 기타 다양한 전자 회로 구성 부재를 구현할 수 있다.As an example, the
한편, 전기장 제어부(190)는 제1 전극부(120) 및 상기 제2 전극부(130)에 바이어스 전압을 인가하여 활성층(110)의 밴드갭을 조절할 수 있다.Meanwhile, the
예를 들어, 활성층(110)이 제1 모드 및 제2 모드를 가질 때, 제1 전극부(120)와 제2 전극부(130)를 통해 정바이어스 전압을 인가하면, 제1 모드 및 제2 모드 상태에서, 에너지 밴드의 컨덕션밴드에너지레벨이 Ec에서 Ec'로 낮아지고, 밸러스밴드에너지레벨이 Ev에서 Ev'로 낮아질 수 있다. 이에 의해, 온(on)에 대응하는 제2 모드에서 제1 연결 전극(150)과 제2 연결 전극(160) 사이에 전류의 흐름이 더욱 원활하게 발생할 수 있다. 이에 반해, 오프(off)에 대응하는 제1 모드에서도 컨덕션밴드에너지레벨과 밸러스밴드에너지레벨이 낮아질 수는 있지만 쇼트키 장벽을 존재하므로 전류의 흐름이 발생하지 않거나 전류의 흐름이 설정 기준 이하일 수 있다.For example, when a positive bias voltage is applied through the
다른 예로, 전기장 제어부(190)는 활성층(110)이 제2 모드 상태일 때만 제1 전극부(120)와 제2 전극부(130)에 바이어스 전압을 인가할 수 있다. 이러한 경우, 제2 모드 상태에서 활성층(110)의 컨덕션밴드에너지레벨과 밸러스밴드에너지레벨이 낮아지지만, 제1 모드 상태에서는 활성층(110)의 밴드갭이 변하지 않을 수 있고, 이에 의해 오프(off)에 대응하는 제1 모드와 온(on)에 대응하는 제2 모드에서 제1 연결 전극(150)과 제2 연결 전극(160) 사이의 전류의 흐름을 더욱 확실하게 조절할 수 있다.As another example, the
한편, 제1 전극부(120)와 제2 전극부(130)에 가해지는 바이어스 전압에 의해 활성층(110)의 분극상태를 변경하지 않아야 한다. 따라서, 제1 전극부(120)와 제2 전극부(130)에 가해지는 바이어스 전압의 크기는, 활성층(110)의 분극 방향을 바꾸기 위해 활성층(110)에 제1 전기장(도 3의 E1) 또는 제2 전기장(도 4의 E2)을 인가하도록 제1 전극부(120)와 제2 전극부(130)에 가해지는 전압의 크기보다 작아야 한다. Meanwhile, the polarization state of the
도 11은 본 발명의 다른 실시예에 관한 전자 소자를 개략적으로 도시한 단면도이다.11 is a cross-sectional view schematically illustrating an electronic device according to another embodiment of the present invention.
도 11을 참조하면 본 실시예의 전자 소자(200)는 제1 전극부(220), 제2 전극부(230), 활성층(210), 제1 연결 전극(250), 제2 연결 전극(260) 및 전기장 제어부(290)를 포함할 수 있다. 이하에서는 앞서 설명한 바와 동일한 내용은 반복하여 설명하지 않으며, 차이점만을 설명하도록 한다.Referring to FIG. 11 , the
제1 전극부(220)와 제2 전극부(220)는 서로 이격되어 위치할 수 있다. 제1 전극부(220)와 제2 전극부(230)는 동일한 특성을 가지거나, 서로 상이한 전기적 특성을 가질 수 있다. 또한, 제1 전극부(220) 또는 제2 전극부(230)는 적층된 형태를 가질 수 있다.The
활성층(210)은 상기 제1 전극부(220)와 상기 제2 전극부(230)의 사이에 배치되며, 자발 분극성 재료를 포함할 수 있다. 따라서, 활성층(210)은 전기장의 인가에 따라 분극의 정도와 방향이 제어되며, 가해준 전기장이 제거되어도 분극 상태를 유지할 수 있다.The
활성층(210)의 일 영역에 이온 주입 영역이 형성될 수 있다.An ion implantation region may be formed in one region of the
예를들면 활성층(210)의 영역 중 제1 전극부(220)을 향하는 면에 도펀트를 주입하는 이온 임플랜테이션(ion implantation)등과 같은 방법을 이용하여 이온 주입 공정이 진행될 수 있다.For example, the ion implantation process may be performed using a method such as ion implantation in which a dopant is implanted into a surface of the
또한, 다른 예로서 활성층(210)의 영역 중 제2 전극(530)을 향하는 면에 도펀트를 주입하는 이온 임플랜테이션(ion implantation)등과 같은 방법을 이용하여 이온 주입 공정이 진행될 수 있다.Also, as another example, the ion implantation process may be performed using a method such as ion implantation in which a dopant is implanted into a surface of the
상기 활성층(210)에 이온 주입 형성은 다양한 물질을 이용하여 진행할 수 있다. Ion implantation into the
선택적 실시예로서 활성층(210)에 전이 금속을 이용한 이온 주입 영역이 형성될 수 있다.As an alternative embodiment, an ion implantation region using a transition metal may be formed in the
또한, 선택적 실시예로서 활성층(210)에 이테르븀(Yb) 또는 불소(F)를 이용한 이온 주입 영역이 형성될 수 있다.In addition, as an alternative embodiment, an ion implantation region using ytterbium (Yb) or fluorine (F) may be formed in the
활성층(210)은 제1 전기 저항을 갖는 제1 모드 및 상기 제1 전기 저항보다 낮은 값을 갖는 제2 모드를 선택적으로 갖도록 형성될 수 있다.The
제1 연결 전극(250) 및 제2 연결 전극(260)은 전기적 신호의 입출력을 포함하는 단자 부재일 수 있다.The
전기장 제어부(290)는 상기 제1 전극부(220) 및 상기 제2 전극부(230)에 연결되어 전기장을 인가하도록 형성될 수 있다.The
또한, 전기장 제어부(290)를 통하여 전기장의 방향을 제어할 수 있다. 예를들면 전기장 제어부(290)를 통하여 상기 제1 전극부(220) 및 상기 제2 전극부(230)에 연결된 활성층(210)에 전기장을 인가하고, 이러한 전기장에 의하여 활성층(210)은 일 방향으로 분극될 수 있고, 또한 전기장의 방향을 변경하여 활성층(210)의 분극 방향을 반대 방향으로 변하도록 제어할 수 있다. 선택적 실시예로서 전기장 제어부(290)를 통하여 전기장의 세기를 제어할 수 있다. Also, the direction of the electric field may be controlled through the
또한, 전기장 제어부(290)는 제1 전극부(220) 및 제2 전극부(230)에 바이어스 전압을 인가하여, 활성층(210)의 밴드갭을 조절할 수 있다.Also, the
이하에서는, 전자 소자(200)의 전기장 제어를 통한 활성층(210)의 제1 모드 및 제2 모드 선택 동작을 설명한다.Hereinafter, an operation of selecting the first mode and the second mode of the
전자 소자(200)의 전기장 제어부(290)를 통하여 제1 전기장을 제1 전극부(220) 및 제2 전극부(230)에 인가하면 제1 전극부(220) 및 제2 전극부(230)에 연결된 활성층(210)은 제1 분극 방향으로 분극된 형태를 가질 수 있다.When a first electric field is applied to the
또한, 전자 소자(200)의 전기장 제어부(290)를 통하여 제2 전기장을 제1 전극부(220) 및 제2 전극부(230)에 인가할 수 있다. 제2 전기장은 제1 전기장과 서로 다른 방향의 전기장일 수 있다. 예를들면 제2 전기장의 방향은 제1 전기장의 방향과 반대 방향일 수 있다.In addition, a second electric field may be applied to the
이러한 제2 전기장이 제1 전극부(220) 및 제2 전극부(230)에 인가되면 제1 전극부(220) 및 제2 전극부(230)에 연결된 활성층(210)은 상기 제1 분극 방향과 반대 방향인 제2 분극 방향으로 분극된 형태를 가질 수 있다. 이 때, 예를들면 제2 전기장의 크기는 제1 전기장의 크기와 동일한 값을 가질 수 있다.When such a second electric field is applied to the
한편, 본 실시예의 전자 소자(200)의 분극 이력 곡선은 대칭된 형태를 갖지 않는다. 예를들면 전술한 도 5에 도시한 것과 같이 양의 값의 전기장(예를들면 제1 전기장(E1))을 인가하고 제거한 후의 제1 분극값(분극 이력 곡선에서 양의 Y절편값)은, 음의 값의 전기장(예를들면 제2 전기장(E2))을 인가하고 제거한 후의 제2 분극값(분극 이력 곡선에서 음의 Y절편값)과 상이하고, 구체적으로 제1 분극값(분극 이력 곡선에서 양의 Y절편값)의 크기는 제2 분극값(분극 이력 곡선에서 음의 Y절편값)의 크기보다 작은 값을 갖게 될 수 있다.Meanwhile, the polarization hysteresis curve of the
이러한 분극값의 차이는 전술한 것과 같이 활성층(210)의 일 영역, 예를들면 제1 전극부(220)을 향하는 면 또는 제2 전극부(230)를 향하는 면에 형성된 이온 주입 영역으로 인한 것일 수 있다. This difference in polarization value is due to the ion implantation region formed in one region of the
구체적 예로서 활성층(210)의 영역 중 제1 전극부(220) 또는 제2 전극부(230)와 인접한 면이 이온 주입 영역으로 인하여 전하 농도 등과 같은 표면 특성이 변할 수 있고, 이를 통하여 제1 전극부(220) 및 제2 전극부(230)가 동일한 재질로 형성된 경우에도 전기장 제어부(290)를 통한 전기장의 인가 시, 예를들면 제1 전기장 및 이와 반대 방향의 제2 전기장 인가 시에 분극 값의 차이가 발생할 수 있다.As a specific example, a surface of the
이러한 분극의 차이로 인하여 변위 특성에 영향을 주고 예를들면 전술한 도 6과 같이 본 실시예의 활성층(210)은 전기장을 가하여 변위가 발생할 수 있다. This difference in polarization affects the displacement characteristics, and for example, as shown in FIG. 6 above, the
구체적 예로서 전자 소자(200)의 변위 이력 곡선은 대칭된 형태를 갖지 않을 수 있고, 양의 값의 전기장(예를들면 제1 전기장(E1))을 인가하고 제거한 후의 제1 변위(SE1)는, 음의 값의 전기장(예를들면 제2 전기장(E2))을 인가하고 제거한 후의 제2 변위(SE2)와 상이하고, 구체적 예로서 제1 변위(SE1)의 크기는 제2 변위(SE2)의 크기보다 큰 값을 갖게 될 수 있다.As a specific example, the displacement hysteresis curve of the
즉, 상기의 분극값의 차이에 따라 변위값도 비대칭 형태로서 서로 반대 방향의 제1 전기장(E1) 및 제2 전기장(E2)을 인가하고 제거함에 따라 서로 상이한 값을 갖게 될 수 있고, 이를 통하여 전자 소자(500)에 전기장을 인가하여 제거한 후에 발생하는 변형 상태는 한 개가 아니고 두 개의 상태를 가질 수 있게 된다.That is, according to the difference in the polarization values, the displacement values are also asymmetrical, and may have different values by applying and removing the first electric field E1 and the second electric field E2 in opposite directions. The deformation state that occurs after removal by applying an electric field to the
예를들면 전술한 도 8에 도시한 것과 같이 전자 소자(500)의 활성층(210)은 2가지의 변위 상태를 가질 수 있다.For example, as shown in FIG. 8 , the
구체적으로 활성층(210)은 제1 변위(SE1) 및 제2 변위(SE2)를 선택적으로 갖게될 수 있고, 제1 변위(SE1)의 크기는 제2 변위(SE2)의 크기보다 큰 값을 갖는다.Specifically, the
예를들면 전술한 것과 같이 전자 소자(500)의 전기장 제어부(590)를 이용하여 전기장의 방향을 제어하고, 이에 따라 활성층(210)에 형성되는 분극 방향을 제어하여 분극 형태 및 이에 대응하도록 전기장 제거 시 상이한 값의 2 가지 변위 상태를 갖게 할 수 있다.For example, as described above, the direction of the electric field is controlled by using the
또한, 활성층(210)이 값이 큰 제1 변위(SE1)를 가질 때 활성층(210)의 에너지 밴드갭의 값은, 활성층(210)이 제1 변위(SE1)보다 작은 값을 갖는 제2 변위(SE2)를 가질 때 활성층(210)의 에너지 밴드갭의 값보다 큰 값을 가질 수 있다.In addition, when the
이러한 활성층(210)이 선택적으로 에너지 밴드값의 크기의 차이를 가짐에 따라 활성층(210)은 선택적으로 상이한 값의 두 가지의 전기적 저항을 가질 수 있다.As the
예를들면 활성층(210)은 제1 변위(SE1)를 가질 때 제1 전기 저항을 갖는 상태(제1 모드)를 가질 수 있다. 또한 활성층(210)은 제2 변위(SE2)를 가질 때 제1 전기 저항보다 낮은 제2 전기 저항을 갖는 상태(제2 모드)를 가질 수 있다. For example, when the
그리고 활성층(210)은 이러한 제1 전기 저항을 갖는 상태(제1 모드) 및 제2 값을 갖는 전기 저항을 갖는 상태(제2 모드)를 선택적으로 가질 수 있다.In addition, the
예를들면 전술한 것과 같이 전기장 제어부(590)를 통한 전기장의 방향을 제어하여 활성층(210)의 분극 형태를 제어하고, 이러한 분극 형태에 따라 변위 형태가 제어되어, 이에 따라 활성층(210)의 에너지 밴드갭 값이 선택적으로 결정되어, 고저항의 제1 모드 또는 저저항의 제2 모드를 선택적으로 가질 수 있다.For example, as described above, the polarization form of the
또한, 전기장 제어부(290)는 제1 전극부(220) 및 상기 제2 전극부(230)에 바이어스 전압을 인가하여 활성층(210)의 밴드갭을 조절할 수 있다.Also, the
예를 들어, 제1 전극부(220)와 제2 전극부(230)를 통해 정바이어스 전압을 활성층(210)에 인가하면, 활성층(210)의 에너지 밴드의 컨덕션밴드에너지레벨과 밸러스밴드에너지레벨이 모두 낮아져, 제2 모드에서 제1 연결 전극(250)과 제2 연결 전극(260) 사이에 전류의 흐름이 더욱 원활하게 발생할 수 있다. For example, when a positive bias voltage is applied to the
다른 예로, 전기장 제어부(290)는 활성층(210)이 제2 모드 상태일 때만 제1 전극부(220)와 제2 전극부(230)에 바이어스 전압을 인가할 수 있다. 따라서, 제2 모드 상태에서만 활성층(210)의 컨덕션밴드에너지레벨과 밸러스밴드에너지레벨이 낮아지고, 제1 모드 상태에서는 활성층(210)의 밴드갭이 변하지 않으므로, 제1 모드와 제2 모드에서 제1 연결 전극(250)과 제2 연결 전극(260) 사이의 전류의 흐름을 더욱 확실하게 조절할 수 있다.As another example, the
한편, 제1 전극부(220)와 제2 전극부(230)에 가해지는 바이어스 전압의 크기는, 활성층(210)의 분극 방향을 바꾸기 위한 전기장을 인가하도록 제1 전극부(220)와 제2 전극부(230)에 가해지는 전압의 크기보다 작아야 한다. On the other hand, the magnitude of the bias voltage applied to the
도 12는 본 발명의 또 다른 실시예에 관한 전자 소자를 개략적으로 도시한 단면도이다.12 is a cross-sectional view schematically illustrating an electronic device according to another embodiment of the present invention.
도 12를 참조하면 본 실시예의 전자 소자(300)는 제1 전극부(320), 제2 전극부(330), 활성층(310), 제1 연결 전극(350), 제2 연결 전극(360) 및 전기장 제어부(390)를 포함할 수 있다. 이중 제1 전극부(320), 제2 전극부(330), 제1 연결 전극(350), 제2 연결 전극(360) 및 전기장 제어부(390)는 앞서 설명한 바와 동일한 내용은 반복하여 설명하지 않으며, 차이점만을 설명하도록 한다.Referring to FIG. 12 , the
활성층(310)은 자발 분극성 재료를 포함할 수 있다.The
예를들면 활성층(310)은 강유전성 재료를 포함할 수 있고, 전기장의 존재시 역전될 수 있는 자발적 전기 분극(전기 쌍극자)을 가진 재료를 포함할 수 있다.For example, the
선택적 실시예로서 활성층(310)은 페로브스카이트 계열 물질을 포함할 수 있고, 예를들면 BaTiO3, SrTiO3, BiFe3, PbTiO3, PbZrO3, SrBi2Ta2O9을 포함할 수 있다.As an optional embodiment, the
또한 다른 예로서 활성층(310)은 ABX3 구조로서, A는 CnH2n+1의 알킬기, 및 페로브스카이트 태양전지 구조형성이 가능한 Cs, Ru 등의 무기물로부터 선택된 하나 이상의 물질을 포함할 수 있고, B는 Pb, Sn, Ti, Nb, Zr, 및 Ce으로 구성된 군으로부터 선택된 하나 이상의 물질을 포함할 수 있고, X는 할로겐 물질을 포함할 수 있다. 구체적인 예로서 활성층(310)은 CH3NH3PbI3, CH3NH3PbIxCl3 -x, MAPbI3 , CH3NH3PbIxBr3-x, CH3NH3PbClxBr3 -x, HC(NH2)2PbI3, HC(NH2)2PbIxCl3 -x, HC(NH2)2PbIxBr3 -x, HC(NH2)2PbClxBr3-x, (CH3NH3)(HC(NH2)2)1- yPbI3, (CH3NH3)(HC(NH2)2)1- yPbIxCl3 -x, (CH3NH3)(HC(NH2)2)1-yPbIxBr3-x, 또는 (CH3NH3)(HC(NH2)2)1- yPbClxBr3 -x (0x, y≤1)를 포함할 수 있다. Also, as another example, the
기타 다양한 강유전성 재료를 이용하여 활성층(310)을 형성할 수 있는 바 이에 대한 모든 예시의 설명은 생략한다. 또한 활성층(310)을 형성 시 강유전성 재료에 기타 다양한 물질을 도핑을 하여 부가적인 기능을 포함하거나 전기적 특성의 향상을 진행할 수도 있다.The
활성층(310)은 자발 분극성을 갖고, 전기장의 인가에 따라 분극의 정도와 방향을 제어할 수 있다. 또한, 활성층(310)은 가해준 전기장이 제거되어도 분극 상태를 유지할 수 있다.The
활성층(310)의 일 영역에 표면 처리 영역이 형성될 수 있다.A surface treatment region may be formed in one region of the
예를들면 열처리 공정을 진행하여 활성층(310)의 영역 중 제1 전극부(320)를 향하는 면에 산소 변화 영역, 구체적 예로서 산소 결핍 영역을 포함하는 표면 처리 영역이 형성될 수 있다.For example, an oxygen change region, specifically, a surface treatment region including an oxygen depletion region, may be formed on a surface of the
또한, 다른 예로서 열처리 공정을 진행하여 활성층(310)의 영역 중 제2 전극부(330)을 향하는 면에 산소 변화 영역, 구체적 예로서 산소 결핍 영역을 포함하는 표면 처리 영역이 형성될 수 있다.Also, as another example, an oxygen change region, specifically, a surface treatment region including an oxygen depletion region, may be formed on a surface of the
이러한 표면 처리 영역 형성을 통하여 활성층(310)과 제1 전극부(320) 사이의 계면 특성은 활성층(310)과 제2 전극부(330) 사이의 계면 특성과 상이하게 변할 수 있다. 이러한 계면 특성의 변화로 인하여 활성층(310) 내부에서의 전기장은 비대칭적으로 유도될 수 있다.Through the formation of the surface treatment region, the interface characteristics between the
즉, 활성층(310)의 영역 중 제1 전극부(320)를 향하는 영역 또는 제2 전극부(330)을 향하는 영역에 선택적으로 표면 처리 영역을 포함하는 표면 처리 영역을 형성하여 활성층(310) 내에서의 전기장 특성이 비대칭으로 구현되도록 할 수 있다.That is, a surface treatment region including a surface treatment region is selectively formed in a region facing the
활성층(310)은 제1 전기 저항을 갖는 제1 모드 및 상기 제1 전기 저항보다 낮은 값을 갖는 제2 모드를 선택적으로 갖도록 형성될 수 있다.The
전기장 제어부(390)를 통하여 상기 제1 전극부(320) 및 상기 제2 전극부(330)에 연결된 활성층(310)에 전기장을 인가하고, 이러한 전기장에 의하여 활성층(310)은 일 방향으로 분극될 수 있고, 또한 전기장의 방향을 변경하여 활성층(310)의 분극 방향을 반대 방향으로 변하도록 제어할 수 있다.An electric field is applied to the
선택적 실시예로서 전기장 제어부(390)를 통하여 전기장의 세기를 제어할 수 있다.As an optional embodiment, the strength of the electric field may be controlled through the
전자 소자(300)의 전기장 제어를 통한 활성층(310)의 제1 모드 및 제2 모드 선택 동작을 설명한다.An operation of selecting the first mode and the second mode of the
전자 소자(300)의 전기장 제어부(390)를 통하여 제1 전기장(E1)을 제1 전극부(320) 및 제2 전극부(330)에 인가하면 제1 전극부(320) 및 제2 전극부(330)에 연결된 활성층(310)은 제1 분극 방향으로 분극된 형태를 가질 수 있다.When the first electric field E1 is applied to the
또한, 전자 소자(300)의 전기장 제어부(390)를 통하여 제2 전기장(E2)을 제1 전극부(320) 및 제2 전극부(330)에 인가할 수 있다.Also, the second electric field E2 may be applied to the
제2 전기장(E2)은 제1 전기장(E1)과 서로 다른 방향의 전기장일 수 있다. 예를들면 제2 전기장(E2)의 방향은 제1 전기장(E1)의 방향과 반대 방향일 수 있다.The second electric field E2 may be an electric field in a direction different from that of the first electric field E1 . For example, the direction of the second electric field E2 may be opposite to the direction of the first electric field E1 .
이러한 제2 전기장(E2)이 제1 전극부(320) 및 제2 전극부(330)에 인가되면 제1 전극부(320) 및 제2 전극부(330)에 연결된 활성층(310)은 상기 제1 분극 방향과 반대 방향인 제2 분극 방향으로 분극된 형태를 가질 수 있다.When this second electric field E2 is applied to the
이 때, 예를들면 제2 전기장(E2)의 크기는 제1 전기장(E1)의 크기와 동일한 값을 가질 수 있다.In this case, for example, the magnitude of the second electric field E2 may have the same value as the magnitude of the first electric field E1 .
본 실시예의 전자 소자(300)의 분극 이력 곡선은 대칭된 형태를 갖지 않는다. 예를들면 전술한 도 5에 도시한 것과 같이 양의 값의 전기장(예를들면 제1 전기장(E1))을 인가하고 제거한 후의 제1 분극값(분극 이력 곡선에서 양의 Y절편값)은, 음의 값의 전기장(예를들면 제2 전기장(E2))을 인가하고 제거한 후의 제2 분극값(분극 이력 곡선에서 음의 Y절편값)과 상이하고, 구체적으로 제1 분극값(분극 이력 곡선에서 양의 Y절편값)의 크기는 제2 분극값(분극 이력 곡선에서 음의 Y절편값)의 크기보다 작은 값을 갖게 될 수 있다.The polarization hysteresis curve of the
이러한 분극값의 차이는 전술한 것과 같이 활성층(310)의 일 영역, 예를들면 제1 전극부(320)를 향하는 면 또는 제2 전극부(330)을 향하는 면에 형성된 표면 처리 영역으로 인한 것일 수 있다. 구체적 예로서 활성층(310)의 영역 중 제1 전극부(320) 또는 제2 전극부(330)와 인접한 면이 열처리 공정으로 인하여 산소 결핍이 발생하고, 이러한 산소 결핍 영역 형성을 제어하여 표면 특성이 변화된 표면 처리 영역이 형성될 수 있다.This difference in polarization value is due to the surface treatment area formed on one region of the
이를 통하여 제1 전극부(320) 및 제2 전극부(330)이 동일한 재질로 형성된 경우에도 전기장 제어부(390)를 통한 전기장의 인가 시, 예를들면 제1 전기장 및 이와 반대 방향의 제2 전기장 인가 시 형성된 것일 수 있다.Through this, even when the
이러한 분극의 차이로 인하여 변위 특성에 영향을 주고 예를들면 전술한 도 6과 같이 본 실시예의 활성층(310)은 전기장을 가하여 변위가 발생할 수 있다. This difference in polarization affects the displacement characteristics, and for example, as shown in FIG. 6 above, the
구체적 예로서 전자 소자(300)의 변위 이력 곡선은 대칭된 형태를 갖지 않을 수 있고, 양의 값의 전기장(예를들면 제1 전기장(E1))을 인가하고 제거한 후의 제1 변위(SE1)는, 음의 값의 전기장(예를들면 제2 전기장(E2))을 인가하고 제거한 후의 제2 변위(SE2)와 상이하고, 구체적으로 제1 변위(SE1)의 크기는 제2 변위(SE2)의 크기보다 큰 값을 갖게 될 수 있다.As a specific example, the displacement hysteresis curve of the
즉, 상기의 분극값의 차이에 따라 변위값도 비대칭 형태로서 서로 반대 방향의 제1 전기장(E1) 및 제2 전기장(E2)을 인가하고 제거함에 따라 서로 상이한 값을 갖게 될 수 있고, 이를 통하여 전자 소자(300)에 전기장을 인가하여 제거한 후에 발생하는 변형 상태는 한 개가 아니고 두 개의 상태를 가질 수 있게 된다.That is, according to the difference in the polarization values, the displacement values are also asymmetrical, and may have different values by applying and removing the first electric field E1 and the second electric field E2 in opposite directions. The deformation state that occurs after removing by applying an electric field to the
예를들면 전술한 도 8에 도시한 것과 같이 전자 소자(300)의 활성층(310)은 2가지의 변위 상태를 가질 수 있다.For example, as shown in FIG. 8 , the
구체적으로 활성층(310)은 제1 변위(SE1) 및 제2 변위(SE2)를 선택적으로 갖게될 수 있고, 제1 변위(SE1)의 크기는 제2 변위(SE2)의 크기보다 큰 값을 갖는다.Specifically, the
예를들면 전술한 것과 같이 전자 소자(300)의 전기장 제어부(390)를 이용하여 전기장의 방향을 제어하고, 이에 따라 활성층(310)에 형성되는 분극 방향을 제어하여 분극 형태 및 이에 대응하도록 전기장 제거 시 상이한 값의 2 가지 변위 상태를 갖게 할 수 있다.For example, as described above, the direction of the electric field is controlled using the
또한, 활성층(310)이 값이 큰 제1 변위(SE1)를 가질 때 활성층(310)의 에너지 밴드갭의 값은, 활성층(310)이 제1 변위(SE1)보다 작은 값을 갖는 제2 변위(SE2)를 가질 때의 활성층(310)의 에너지 밴드갭의 값보다 큰 값을 가질 수 있다.In addition, when the
이러한 활성층(310)이 선택적으로 에너지 밴드값의 크기의 차이를 가짐에 따라 활성층(310)은 선택적으로 상이한 값의 두 가지의 전기적 저항을 가질 수 있다.As the
예를들면 활성층(310)은 제1 변위(SE1)를 가질 때 제1 전기 저항을 갖는 상태(제1 모드)를 가질 수 있다. 또한 활성층(310)은 제2 변위(SE2)를 가질 때 제1 전기 저항보다 낮은 제2 전기 저항을 갖는 상태(제2 모드)를 가질 수 있다. For example, the
그리고 활성층(310)은 이러한 제1 전기 저항을 갖는 상태(제1 모드) 및 제2 값을 갖는 전기 저항을 갖는 상태(제2 모드)를 선택적으로 가질 수 있다.In addition, the
예를들면 전술한 것과 같이 전기장 제어부(390)를 통한 전기장의 방향을 제어하여 활성층(310)의 분극 형태를 제어하고, 이러한 분극 형태에 따라 변위 형태가 제어되어, 이에 따라 활성층(310)의 에너지 밴드갭 값이 선택적으로 결정되어, 고저항의 제1 모드 또는 저저항의 제2 모드를 선택적으로 가질 수 있다.For example, as described above, the polarization form of the
또한, 전기장 제어부(390)는 제1 전극부(320) 및 상기 제2 전극부(330)에 바이어스 전압을 인가하여 활성층(310)의 밴드갭을 조절할 수 있다.Also, the
예를 들어, 제1 전극부(320)와 제2 전극부(330)를 통해 정바이어스 전압을 활성층(310)에 인가하면, 활성층(310)의 에너지 밴드의 컨덕션밴드에너지레벨과 밸러스밴드에너지레벨이 모두 낮아져, 제2 모드에서 제1 연결 전극(350)과 제2 연결 전극(360) 사이에 전류의 흐름이 더욱 원활하게 발생할 수 있다. For example, when a positive bias voltage is applied to the
다른 예로, 전기장 제어부(390)는 활성층(310)이 제2 모드 상태일 때만 제1 전극부(320)와 제2 전극부(330)에 바이어스 전압을 인가할 수 있다. 따라서, 제2 모드 상태에서만 활성층(310)의 컨덕션밴드에너지레벨과 밸러스밴드에너지레벨이 낮아지고, 제1 모드 상태에서는 활성층(310)의 밴드갭이 변하지 않으므로, 제1 모드와 제2 모드에서 제1 연결 전극(350)과 제2 연결 전극(360) 사이의 전류의 흐름을 더욱 확실하게 조절할 수 있다.As another example, the
한편, 제1 전극부(320)와 제2 전극부(330)에 가해지는 바이어스 전압의 크기는, 활성층(310)의 분극 방향을 바꾸기 위한 전기장을 인가하도록 제1 전극부(320)와 제2 전극부(330)에 가해지는 전압의 크기보다 작아야 한다. On the other hand, the magnitude of the bias voltage applied to the
도 13은 본 발명의 또 다른 실시예에 관한 전자 소자를 개략적으로 도시한 단면도이다.13 is a cross-sectional view schematically illustrating an electronic device according to another embodiment of the present invention.
도 13을 참조하면 본 실시예의 전자 소자(400)는 제1 전극부(420), 제2 전극부(430), 활성층(410), 제1 연결 전극(450), 제2 연결 전극(460) 및 전기장 제어부(490)를 포함할 수 있다. 이중 제1 전극부(420), 제2 전극부(430), 제1 연결 전극(450), 제2 연결 전극(460) 및 전기장 제어부(490)는 앞서 설명한 바와 동일한 내용은 반복하여 설명하지 않으며, 차이점만을 설명하도록 한다.Referring to FIG. 13 , the
활성층(410)은 강유전성 재료를 포함할 수 있고, 전기장의 존재시 역전될 수 있는 자발적 전기 분극(전기 쌍극자)을 가진 재료를 포함할 수 있다.
활성층(410)은 제1 층(411) 및 제2 층(412)을 포함할 수 있다.The
제1 층(411)은 제1 전극부(420)와 인접하고 제2 층(412)은 제2 전극부(430)와 인접할 수 있다. The
활성층(410)의 제1 층(411)은 제2 층(412)과 제1 전극부(420)의 사이에 배치될 수 있다.The
선택적 실시예로서 활성층(410)의 제1 층(411)은 페로브스카이트 계열 물질을 포함할 수 있고, 예를들면 BaTiO3 , SrTiO3 , BiFe3, PbTiO3, PbZrO3, SrBi2Ta2O9을 포함할 수 있다.As an optional embodiment, the
또한 다른 예로서 활성층(410)의 제1 층(411)은 ABX3 구조로서, A는 CnH2n+1의 알킬기, 및 페로브스카이트 태양전지 구조형성이 가능한 Cs, Ru 등의 무기물로부터 선택된 하나 이상의 물질을 포함할 수 있고, B는 Pb, Sn, Ti, Nb, Zr, 및 Ce으로 구성된 군으로부터 선택된 하나 이상의 물질을 포함할 수 있고, X는 할로겐 물질을 포함할 수 있다. 구체적인 예로서 활성층(410)은 CH3NH3PbI3, CH3NH3PbIxCl3 -x, MAPbI3, CH3NH3PbIxBr3 -x, CH3NH3PbClxBr3 -x, HC(NH2)2PbI3, HC(NH2)2PbIxCl3 -x, HC(NH2)2PbIxBr3-x, HC(NH2)2PbClxBr3 -x, (CH3NH3)(HC(NH2)2)1- yPbI3, (CH3NH3)(HC(NH2)2)1-yPbIxCl3-x, (CH3NH3)(HC(NH2)2)1- yPbIxBr3 -x, 또는 (CH3NH3)(HC(NH2)2)1- yPbClxBr3 -x (0x, y≤1)를 포함할 수 있다. In addition, as another example, the
기타 다양한 강유전성 재료를 이용하여 활성층(410)의 제1 층(411)을 형성할 수 있는 바 이에 대한 모든 예시의 설명은 생략한다. 또한 활성층(410)의 제1 층(411)을 형성 시 강유전성 재료에 기타 다양한 물질을 도핑을 하여 부가적인 기능을 포함하거나 전기적 특성의 향상을 진행할 수도 있다.The
활성층(410)의 제2 층(412)은 제1 층(411)과 제2 전극부(430)의 사이에 배치될 수 있다.The
선택적 실시예로서 활성층(410)의 제2 층(412)은 페로브스카이트 계열 물질을 포함할 수 있고, 예를들면 BaTiO3 , SrTiO3 , BiFe3, PbTiO3, PbZrO3, SrBi2Ta2O9을 포함할 수 있다.As an optional embodiment, the
또한 다른 예로서 활성층(410)의 제2 층(412)은 ABX3 구조로서, A는 CnH2n+1의 알킬기, 및 페로브스카이트 태양전지 구조형성이 가능한 Cs, Ru 등의 무기물로부터 선택된 하나 이상의 물질을 포함할 수 있고, B는 Pb, Sn, Ti, Nb, Zr, 및 Ce으로 구성된 군으로부터 선택된 하나 이상의 물질을 포함할 수 있고, X는 할로겐 물질을 포함할 수 있다. 구체적인 예로서 활성층(410)은 CH3NH3PbI3, CH3NH3PbIxCl3 -x, MAPbI3, CH3NH3PbIxBr3 -x, CH3NH3PbClxBr3 -x, HC(NH2)2PbI3, HC(NH2)2PbIxCl3 -x, HC(NH2)2PbIxBr3-x, HC(NH2)2PbClxBr3 -x, (CH3NH3)(HC(NH2)2)1- yPbI3, (CH3NH3)(HC(NH2)2)1-yPbIxCl3-x, (CH3NH3)(HC(NH2)2)1- yPbIxBr3 -x, 또는 (CH3NH3)(HC(NH2)2)1- yPbClxBr3 -x (0x, y≤1)를 포함할 수 있다. In addition, as another example, the
기타 다양한 강유전성 재료를 이용하여 활성층(410)의 제2 층(412)을 형성할 수 있는 바 이에 대한 모든 예시의 설명은 생략한다. 또한 활성층(410)의 제2 층(412)을 형성 시 강유전성 재료에 기타 다양한 물질을 도핑을 하여 부가적인 기능을 포함하거나 전기적 특성의 향상을 진행할 수도 있다.The
활성층(410)은 자발 분극성을 갖고, 전기장의 인가에 따라 분극의 정도와 방향을 제어할 수 있다. 또한, 활성층(410)은 가해준 전기장이 제거되어도 분극 상태를 유지할 수 있다.The
활성층(410)의 제1 층(411) 및 제2 층(412)은 각각 서로 상이한 특성을 가질 수 있다.The
예를들면 활성층(410)의 제1 층(411) 및 제2 층(412)은 각각 서로 상이한 재료를 포함할 수 있다.For example, the
선택적 실시예로서 활성층(410)의 제1 층(411)은 상기의 재료들 중 하나를 포함할 수 있고, 예를들면 PbTiO3를 함유하고, 제2 층(412)은 상기의 재료들 중 상기 제1 층(411)과 상이한 재료, 예를들면 BaTiO3를 함유할 수 있다.As an alternative embodiment, the
이를 통하여 활성층(410)의 영역 중 제1 전극부(420)을 향하는 영역과 제2 전극부(430)를 향하는 영역은 서로 상이한 특성을 가질 수 있고, 활성층(410) 내에서의 전기장 특성이 비대칭으로 구현되도록 할 수 있다.Accordingly, among the regions of the
활성층(410)은 제1 전기 저항을 갖는 제1 모드 및 상기 제1 전기 저항보다 낮은 값을 갖는 제2 모드를 선택적으로 갖도록 형성될 수 있다.The
이에 대한 구체적 내용은 후술하기로 한다.Specific details on this will be described later.
전기장 제어부(490)는 상기 제1 전극부(420) 및 상기 제2 전극부(430)에 연결되어 전기장을 인가하도록 형성될 수 있다.The
또한, 전기장 제어부(490)를 통하여 전기장의 방향을 제어할 수 있다. 예를들면 전기장 제어부(490)를 통하여 상기 제1 전극부(420) 및 상기 제2 전극부(430)에 연결된 활성층(410)에 전기장을 인가하고, 이러한 전기장에 의하여 활성층(410)은 일 방향으로 분극될 수 있고, 또한 전기장의 방향을 변경하여 활성층(410)의 분극 방향을 반대 방향으로 변하도록 제어할 수 있다.Also, the direction of the electric field may be controlled through the
선택적 실시예로서 전기장 제어부(490)를 통하여 전기장의 세기를 제어할 수 있다.As an optional embodiment, the strength of the electric field may be controlled through the
전자 소자(400)의 전기장 제어를 통한 활성층(410)의 제1 모드 및 제2 모드 선택 동작을 설명한다.An operation of selecting the first mode and the second mode of the
전자 소자(400)의 전기장 제어부(490)를 통하여 제1 전기장(E1)을 제1 전극부(420) 및 제2 전극부(430)에 인가하면 제1 전극부(420) 및 제2 전극부(430)에 연결된 활성층(410)은 제1 분극 방향으로 분극된 형태를 가질 수 있다.When the first electric field E1 is applied to the
또한, 전자 소자(400)의 전기장 제어부(490)를 통하여 제2 전기장(E2)을 제1 전극부(420) 및 제2 전극부(430)에 인가할 수 있다.Also, the second electric field E2 may be applied to the
제2 전기장(E2)은 제1 전기장(E1)과 서로 다른 방향의 전기장일 수 있다. 예를들면 제2 전기장(E2)의 방향은 제1 전기장(E1)의 방향과 반대 방향일 수 있다.The second electric field E2 may be an electric field in a direction different from that of the first electric field E1 . For example, the direction of the second electric field E2 may be opposite to the direction of the first electric field E1 .
이러한 제2 전기장(E2)이 제1 전극부(420) 및 제2 전극부(430)에 인가되면 제1 전극부(420) 및 제2 전극부(430)에 연결된 활성층(410)은 상기 제1 분극 방향과 반대 방향인 제2 분극 방향으로 분극된 형태를 가질 수 있다.When the second electric field E2 is applied to the
이 때, 예를들면 제2 전기장(E2)의 크기는 제1 전기장(E1)의 크기와 동일한 값을 가질 수 있다.In this case, for example, the magnitude of the second electric field E2 may have the same value as the magnitude of the first electric field E1 .
본 실시예의 전자 소자(400)의 분극 이력 곡선은 대칭된 형태를 갖지 않는다. 예를들면 전술한 도 5에 도시한 것과 같이 양의 값의 전기장(예를들면 제1 전기장(E1))을 인가하고 제거한 후의 제1 분극값(분극 이력 곡선에서 양의 Y절편값)은, 음의 값의 전기장(예를들면 제2 전기장(E2))을 인가하고 제거한 후의 제2 분극값(분극 이력 곡선에서 음의 Y절편값)과 상이하고, 구체적으로 제1 분극값(분극 이력 곡선에서 양의 Y절편값)의 크기는 제2 분극값(분극 이력 곡선에서 음의 Y절편값)의 크기보다 작은 값을 갖게 될 수 있다.The polarization hysteresis curve of the
이러한 분극값의 차이는 전술한 것과 같이 활성층(410)의 일 영역, 예를들면 제1 전극부(420)을 향하는 영역에는 제1 층(411)이 형성되고, 제2 전극부(430)를 향하는 영역에는 제1 층(411)과 상이한 제2 층(412)이 형성된 것에 기인한 것일 수 있다.As described above, the difference in polarization values results in the formation of the
구체적 예로서 활성층(410)의 제1 층(411)은 다양한 활성층(410)의 재료들 중 하나로서 PbTiO3를 함유하고, 제2 층(412)은 다양한 활성층(410)의 재료들 중 상기 제1 층(411)과 상이한 재료, 예를들면 BaTiO3를 함유할 수 있고, 이를 통하여 제1 전극부(420) 및 제2 전극부(430)이 동일한 재질로 형성된 경우에도 전기장 제어부(490)를 통한 전기장의 인가 시, 예를들면 제1 전기장 및 이와 반대 방향의 제2 전기장 인가 시 분극 값의 차이가 발생할 수 있다.As a specific example, the
이러한 분극의 차이로 인하여 변위 특성에 영향을 주고 예를들면 전술한 도 6과 같이 본 실시예의 활성층(410)은 전기장을 가하여 변위가 발생할 수 있다. This difference in polarization affects the displacement characteristics, and for example, as shown in FIG. 6 above, the
구체적 예로서 전자 소자(400)의 변위 이력 곡선은 대칭된 형태를 갖지 않을 수 있고, 양의 값의 전기장(예를들면 제1 전기장(E1))을 인가하고 제거한 후의 제1 변위(SE1)는, 음의 값의 전기장(예를들면 제2 전기장(E2))을 인가하고 제거한 후의 제2 변위(SE2)와 상이하고, 구체적 예로서 제1 변위(SE1)의 크기는 제2 변위(SE2)의 크기보다 큰 값을 갖게 될 수 있다.As a specific example, the displacement hysteresis curve of the
즉, 상기의 분극값의 차이에 따라 변위값도 비대칭 형태로서 서로 반대 방향의 제1 전기장(E1) 및 제2 전기장(E2)을 인가하고 제거함에 따라 서로 상이한 값을 갖게 될 수 있고, 이를 통하여 전자 소자(400)에 전기장을 인가하여 제거한 후에 발생하는 변형 상태는 한 개가 아니고 두 개의 상태를 가질 수 있게 된다.That is, according to the difference in the polarization values, the displacement values are also asymmetrical, and may have different values by applying and removing the first electric field E1 and the second electric field E2 in opposite directions. The deformation state that occurs after removal by applying an electric field to the
예를들면 전술한 도 8에 도시한 것과 같이 전자 소자(400)의 활성층(410)은 2가지의 변위 상태를 가질 수 있다.For example, as shown in FIG. 8 , the
구체적으로 활성층(410)은 제1 변위(SE1) 및 제2 변위(SE2)를 선택적으로 갖게될 수 있고, 제1 변위(SE1)의 크기는 제2 변위(SE2)의 크기보다 큰 값을 갖는다.Specifically, the
예를들면 전술한 것과 같이 전자 소자(400)의 전기장 제어부(490)를 이용하여 전기장의 방향을 제어하고, 이에 따라 활성층(410)에 형성되는 분극 방향을 제어하여 분극 형태 및 이에 대응하도록 전기장 제거 시 상이한 값의 2 가지 변위 상태를 갖게 할 수 있다.For example, as described above, the direction of the electric field is controlled by using the
또한, 활성층(410)이 값이 큰 제1 변위(SE1)를 가질 때 활성층(410)의 에너지 밴드갭의 값은, 활성층(410)이 제1 변위(SE1)보다 작은 값을 갖는 제2 변위(SE2)를 가질 때의 활성층(410)의 에너지 밴드갭의 값보다 큰 값을 가질 수 있다.In addition, when the
이러한 활성층(410)이 선택적으로 에너지 밴드값의 크기의 차이를 가짐에 따라 활성층(410)은 선택적으로 상이한 값의 두 가지의 전기적 저항을 가질 수 있다.As the
예를들면 활성층(410)은 제1 변위(SE1)를 가질 때 제1 전기 저항을 갖는 상태(제1 모드)를 가질 수 있다. 또한 활성층(410)은 제2 변위(SE2)를 가질 때 제1 전기 저항보다 낮은 제2 전기 저항을 갖는 상태(제2 모드)를 가질 수 있다. For example, when the
그리고 활성층(410)은 이러한 제1 전기 저항을 갖는 상태(제1 모드) 및 제2 값을 갖는 전기 저항을 갖는 상태(제2 모드)를 선택적으로 가질 수 있다.In addition, the
예를들면 전술한 것과 같이 전기장 제어부(490)를 통한 전기장의 방향을 제어하여 활성층(410)의 분극 형태를 제어하고, 이러한 분극 형태에 따라 변위 형태가 제어되어, 이에 따라 활성층(410)의 에너지 밴드갭 값이 선택적으로 결정되어, 고저항의 제1 모드 또는 저저항의 제2 모드를 선택적으로 가질 수 있다.For example, as described above, the polarization form of the
또한, 전기장 제어부(490)는 제1 전극부(420) 및 상기 제2 전극부(430)에 바이어스 전압을 인가하여 활성층(410)의 밴드갭을 조절할 수 있다.In addition, the
예를 들어, 제1 전극부(420)와 제2 전극부(430)를 통해 정바이어스 전압을 활성층(410)에 인가하면, 활성층(410)의 에너지 밴드의 컨덕션밴드에너지레벨과 밸러스밴드에너지레벨이 모두 낮아져, 제2 모드에서 제1 연결 전극(450)과 제2 연결 전극(460) 사이에 전류가 더욱 원활하게 흐를 수 있다. For example, when a positive bias voltage is applied to the
한편, 제1 전극부(420)와 제2 전극부(430)에 가해지는 바이어스 전압의 크기는, 활성층(410)의 분극 방향을 바꾸기 위한 전기장을 인가하도록 제1 전극부(420)와 제2 전극부(430)에 가해지는 전압의 크기보다 작아야 한다. On the other hand, the magnitude of the bias voltage applied to the
다른 예로, 전기장 제어부(490)는 활성층(410)이 제2 모드 상태일 때만 제1 전극부(420)와 제2 전극부(430)에 바이어스 전압을 인가할 수 있다. 따라서, 제2 모드 상태에서만 활성층(410)의 컨덕션밴드에너지레벨과 밸러스밴드에너지레벨이 낮아지고, 제1 모드 상태에서는 활성층(410)의 밴드갭이 변하지 않으므로, 제1 모드와 제2 모드에서 제1 연결 전극(450)과 제2 연결 전극(460) 사이의 전류의 흐름을 더욱 확실하게 조절할 수 있다.As another example, the
도 14는 본 발명의 또 다른 실시예에 관한 전자 소자를 개략적으로 도시한 단면도이다.14 is a cross-sectional view schematically illustrating an electronic device according to another embodiment of the present invention.
도 14를 참조하면 본 실시예의 전자 소자(500)는 제1 전극부(520), 제2 전극부(530), 활성층(510), 제1 연결 전극(550), 제2 연결 전극(560) 및 전기장 제어부(590)를 포함할 수 있다. Referring to FIG. 14 , the
제1 전극부(520), 제2 전극부(530), 활성층(510), 전기장 제어부(590)는 전술한 도 1 내지 도 13의 실시예의 전자 소자(100, 200, 300, 400)에서 설명한 바와 동일하거나 필요에 따라 유사한 범위 내에서 변형하여 적용할 수 있으므로 구체적 설명은 생략하고 상이한 부분을 중심으로 설명하기로 한다.The
제1 연결 전극(550) 및 제2 연결 전극(560)는 각각 활성층(510)의 면에 서로 이격되도록 형성될 수 있다.The
또한 제1 연결 전극(550) 및 제2 연결 전극(560)는 각각 제1 전극부(520) 및 제2 전극부(530)와 이격되도록 배치될 수 있다.Also, the
예를들면 제1 연결 전극(550)은 활성층(510)의 상면에 제1 전극부(520)와 이격되어 배치될 수 있고, 구체적 예로서 활성층(510)의 상면의 일 영역에 제1 전극부(520)가 형성되고 활성층(510)의 상면의 영역 중 제1 전극부(520)가 형성된 영역과 다른 일 영역에 제1 연결 전극(550)이 형성될 수 있다.For example, the
또한 제2 연결 전극(560)은 활성층(510)의 하면에 제2 전극부(530)과 이격되어 배치될 수 있고, 구체적 예로서 활성층(510)의 하면의 일 영역에 제2 전극부(530)가 형성되고 활성층(510)의 하면의 영역 중 제2 전극부(530)가 형성된 영역과 다른 일 영역에 제2 연결 전극(560)이 형성될 수 있다.In addition, the
제1 연결 전극(550) 및 제2 연결 전극(560)은 다양한 도전성 재료를 이용하여 형성할 수 있다. 예를들면 제1 연결 전극(550) 및 제2 연결 전극(560)은 알루미늄, 크롬, 구리, 탄탈륨, 티타늄, 몰리브덴 또는 텅스텐을 함유하도록 형성할 수 있다.The
선택적 실시예로서 제1 연결 전극(550) 및 제2 연결 전극(560)은 복수의 도전층을 적층한 구조를 포함할 수 있다.As an optional embodiment, the
선택적 실시예로서 제1 연결 전극(550) 및 제2 연결 전극(560)은 도전성의 금속 산화물을 이용하여 형성할 수 있고, 예를들면 산화 인듐(예, In2O3), 산화 주석(예, SnO2), 산화 아연(예, ZnO), 산화 인듐 산화 주석 합금(예, In2O3*?*SnO2) 또는 산화 인듐 산화 아연 합금(예, In2O3 ZnO)을 함유하도록 형성할 수 있다.As an optional embodiment, the
선택적 실시예로서 제1 연결 전극(550) 및 제2 연결 전극(560)은 전기적 신호의 입출력을 포함하는 단자 부재일 수 있다.As an optional embodiment, the
또한 구체적 예로서 제1 연결 전극(550) 및 제2 연결 전극(560)은 소스 전극 또는 드레인 전극을 포함할 수 있다.Also, as a specific example, the
본 실시예의 전자 소자(500)는 제1 전극부(520) 및 제2 전극부(530)의 사이에 활성층(510)이 배치될 수 있고, 예를들면 접하도록 배치될 수 있다. 또한, 제1 전극부(520) 및 제2 전극부(530)와 이격되도록 활성층(510) 상에 제1 연결 전극(550) 및 제2 연결 전극(560)이 형성될 수 있다.In the
또한, 활성층(510)의 면 중 일 면에 제1 전극부(520)와 제1 연결 전극(550)을 형성하고 활성층(510)의 면 중 이와 다른 일 면에 제2 전극부(530)와 제2 연결 전극(560)을 형성할 수 있다. 이를 통하여 전자 소자(500)의 소형화 또는 집적화를 용이하게 구현할 수 있다.In addition, the
또한, 경우에 따라 제1 전극부(520) 및 제1 연결 전극(550)은 동일한 재료를 이용하여 동시에 패터닝하여 형성하고 제2 전극부(530) 및 제2 연결 전극(560)은 동일한 재료를 이용하여 동시에 패터닝하여 형성할 수 있고, 이를 통하여 전자 소자(500)의 제조 특성을 향상하고 정밀한 패턴 형성을 통한 미세 선폭 구조를 용이하게 형성할 수 있다.In addition, in some cases, the
한편, 본 실시예는 전술한 실시예들과 같이 활성층(510) 내부에서의 전기장이 비대칭적으로 유도될 수 있고, 이로 인하여, 상이한 방향의 전기장을 인가시 전기장의 크기가 동일한 경우에도 전기장 제거 시점에서의 제1 분극 방향의 분극의 크기와 전기장 제거 시점에서의 2 분극 방향의 크기는 상이할 수 있다. On the other hand, in this embodiment, the electric field inside the
이에 따라 활성층(510)은 상이한 제1 변위 및 제2 변위를 갖게 될 수 있고, 활성층(510)은 서로 상이한 2개의 저항을 갖는 제1 모드 및 제2 모드를 용이하게 구현할 수 있다. Accordingly, the
이를 통하여 활성층(510)이 높은 저항값을 갖는 제1 모드 및 낮은 저항값을 갖는 제2 모드에서 제1 연결 전극과 제2 연결 전극 사이의 전류의 흐름은 차이가 발생할 수 있다. 예를들면 제1 모는 오프(off)에 대응하여 제1 연결 전극과 제2 연결 전극 사이에 전류의 흐름이 발생하지 않거나 전류의 흐름이 설정 기준 이하일 수 있고, 제2 모드는 온(on)에 대응하여 제1 연결 전극과 제2 연결 전극 사이에 전류의 흐름이 발생하거나 설정 기준을 초과할 수 있다.Through this, a difference in the flow of current between the first connection electrode and the second connection electrode may occur in the first mode in which the
또한, 제1 전극부(520)와 제2 전극부(530)를 통해 정바이어스 전압을 활성층(510)에 인가하면, 활성층(510)의 에너지 밴드의 컨덕션밴드에너지레벨과 밸러스밴드에너지레벨이 모두 낮아져, 제1 연결 전극(550)과 제2 연결 전극(560) 사이에 전류의 흐름이 더욱 원활하게 발생할 수 있다. In addition, when a positive bias voltage is applied to the
이를 통하여 전자 소자의 제1 연결 전극(550)과 제2 연결 전극(560) 사이의 전류의 흐름을 용이하게 제어할 수 있다.Through this, it is possible to easily control the flow of current between the
결과적으로 전자 소자(500)를 메모리 기타 다양한 전자 회로 구성 부재를 구현하는데 적용할 수 있다.As a result, the
도 15는 본 발명의 또 다른 실시예에 관한 전자 소자를 개략적으로 도시한 단면도이고, 도 16은 도 15의 H 방향에서 본 평면도이다.15 is a cross-sectional view schematically illustrating an electronic device according to another embodiment of the present invention, and FIG. 16 is a plan view viewed from the H direction of FIG. 15 .
도 15 및 도 16을 참조하면 본 실시예의 전자 소자(600)는 제1 전극부(620), 제2 전극부(630), 활성층(610), 전기장 제어부(690), 제1 연결 전극(650) 및 제2 연결 전극(660)를 포함할 수 있다.15 and 16 , the
제1 전극부(620), 제2 전극부(630), 활성층(610), 전기장 제어부(690)는 전술한 도 1 내지 도 12의 실시예의 전자 소자(100, 200, 300, 400)에서 설명한 바와 동일하거나 필요에 따라 유사한 범위 내에서 변형하여 적용할 수 있으므로 구체적 설명은 생략하고 상이한 부분을 중심으로 설명하기로 한다. The
제1 연결 전극(650) 및 제2 연결 전극(660)는 각각 활성층(610)의 면에 서로 이격되도록 형성될 수 있다.The
또한 제1 연결 전극(650) 및 제2 연결 전극(660)는 각각 제1 전극부(620) 및 제2 전극부(630)와 이격되도록 배치될 수 있다.Also, the
예를들면 제1 연결 전극(650)은 활성층(610)의 상면에 제1 전극부(620)와 이격되어 배치될 수 있고, 구체적 예로서 활성층(610)의 상면의 일 영역에 제1 연결 전극(650)이 형성되고 활성층(610)의 상면에 제1 연결 전극(650)을 둘러 싸도록 제1 전극부(620)가 형성될 수 있다.For example, the
제1 전극부(620)는 오픈부(620H)를 포함할 수 있고, 제1 연결 전극(650)은 오픈부(620H) 내에 제1 전극부(620)과 이격되도록 배치될 수 있다.The
또한 제2 연결 전극(660)은 활성층(610)의 하면에 제2 전극부(630)와 이격되어 배치될 수 있고, 구체적 예로서 활성층(610)의 하면의 일 영역에 제2 연결 전극(660)이 형성되고 활성층(610)의 하면에 제2 연결 전극(660)을 둘러 싸도록 제2 전극부(630)가 형성될 수 있다.In addition, the
제2 전극부(630)는 오픈부(630H)를 포함할 수 있고, 제2 연결 전극(560)은 오픈부(630H) 내에 제2 전극부(630)과 이격되도록 배치될 수 있다.The
제1 연결 전극(650) 및 제2 연결 전극(660)은 다양한 도전성 재료를 이용하여 형성할 수 있다. 예를들면 제1 연결 전극(650) 및 제2 연결 전극(660)은 알루미늄, 크롬, 구리, 탄탈륨, 티타늄, 몰리브덴 또는 텅스텐을 함유하도록 형성할 수 있다.The
선택적 실시예로서 제1 연결 전극(650) 및 제2 연결 전극(660)은 복수의 도전층을 적층한 구조를 포함할 수 있다.As an optional embodiment, the
선택적 실시예로서 제1 연결 전극(650) 및 제2 연결 전극(660)은 도전성의 금속 산화물을 이용하여 형성할 수 있고, 예를들면 산화 인듐(예, In2O3), 산화 주석(예, SnO2), 산화 아연(예, ZnO), 산화 인듐 산화 주석 합금(예, In2O3 SnO2) 또는 산화 인듐 산화 아연 합금(예, In2O3 ZnO)을 함유하도록 형성할 수 있다.As an optional embodiment, the
선택적 실시예로서 제1 연결 전극(650) 및 제2 연결 전극(660)은 전기적 신호의 입출력을 포함하는 단자 부재일 수 있다.As an optional embodiment, the
또한 구체적 예로서 제1 연결 전극(650) 및 제2 연결 전극(660)은 소스 전극 또는 드레인 전극을 포함할 수 있다.Also, as a specific example, the
이와 같이 본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.As such, the present invention has been described with reference to the embodiments shown in the drawings, which are merely exemplary, and those skilled in the art will understand that various modifications and equivalent other embodiments are possible therefrom. . Accordingly, the true technical protection scope of the present invention should be determined by the technical spirit of the appended claims.
실시예에서 설명하는 특정 실행들은 일 실시 예들로서, 어떠한 방법으로도 실시 예의 범위를 한정하는 것은 아니다. 또한, "필수적인", "중요하게" 등과 같이 구체적인 언급이 없다면 본 발명의 적용을 위하여 반드시 필요한 구성 요소가 아닐 수 있다.The specific implementations described in the embodiment are only embodiments, and do not limit the scope of the embodiment in any way. In addition, unless there is a specific reference such as "essential", "importantly", etc., it may not be a necessary component for the application of the present invention.
실시예의 명세서(특히 특허청구범위에서)에서 "상기"의 용어 및 이와 유사한 지시 용어의 사용은 단수 및 복수 모두에 해당하는 것일 수 있다. 또한, 실시 예에서 범위(range)를 기재한 경우 상기 범위에 속하는 개별적인 값을 적용한 발명을 포함하는 것으로서(이에 반하는 기재가 없다면), 상세한 설명에 상기 범위를 구성하는 각 개별적인 값을 기재한 것과 같다. 마지막으로, 실시 예에 따른 방법을 구성하는 단계들에 대하여 명백하게 순서를 기재하거나 반하는 기재가 없다면, 상기 단계들은 적당한 순서로 행해질 수 있다. 반드시 상기 단계들의 기재 순서에 따라 실시 예들이 한정되는 것은 아니다. 실시 예에서 모든 예들 또는 예시적인 용어(예들 들어, 등등)의 사용은 단순히 실시 예를 상세히 설명하기 위한 것으로서 특허청구범위에 의해 한정되지 않는 이상 상기 예들 또는 예시적인 용어로 인해 실시 예의 범위가 한정되는 것은 아니다. 또한, 당업자는 다양한 수정, 조합 및 변경이 부가된 특허청구범위 또는 그 균등물의 범주 내에서 설계 조건 및 팩터에 따라 구성될 수 있음을 알 수 있다.In the specification of embodiments (especially in the claims), the use of the term “the” and similar referential terms may be used in both the singular and the plural. In addition, when a range is described in the embodiment, it includes the invention to which individual values belonging to the range are applied (unless there is a description to the contrary), and each individual value constituting the range is described in the detailed description. . Finally, the steps constituting the method according to the embodiment may be performed in an appropriate order, unless the order is clearly stated or there is no description to the contrary. The embodiments are not necessarily limited according to the description order of the steps. The use of all examples or exemplary terms (eg, etc.) in the embodiment is merely for describing the embodiment in detail, and unless it is limited by the claims, the scope of the embodiment is limited by the examples or exemplary terminology. it is not In addition, those skilled in the art will appreciate that various modifications, combinations, and changes may be made in accordance with design conditions and factors within the scope of the appended claims or their equivalents.
100, 200, 300, 400, 500, 600: 전자 소자
110, 210, 310, 410, 510, 610: 활성층
120, 220, 320, 420, 520, 620: 제1 전극부
130, 230, 330, 430, 530, 630: 제2 전극부
150, 250, 350, 450, 550, 650: 제1 연결 전극
160, 260, 360, 460, 560, 660: 제2 연결 전극100, 200, 300, 400, 500, 600: electronic device
110, 210, 310, 410, 510, 610: active layer
120, 220, 320, 420, 520, 620: first electrode part
130, 230, 330, 430, 530, 630: second electrode part
150, 250, 350, 450, 550, 650: first connection electrode
160, 260, 360, 460, 560, 660: second connection electrode
Claims (8)
상기 제1 전극과 이격되고 도전성 재료를 함유하는 제2 전극부;
상기 제1 전극부와 상기 제2 전극부의 사이에 배치되고 자발 분극성 재료를 포함하고 제1 전기 저항을 갖는 제1 모드 및 상기 제1 전기 저항보다 낮은 값을 갖는 제2 모드를 선택적으로 갖도록 형성된 활성층;
상기 활성층 상에 상기 제1 전극부 및 상기 제2 전극부와 이격되도록 형성된 제1 연결 전극 및 제2 연결 전극; 및
상기 제1 전극부 및 상기 제2 전극부에 연결되어 전기장을 인가하도록 형성된 전기장 제어부를 포함하고,
상기 전기장 제어부는 적어도 상기 제2 모드에서 상기 제1 전극부 및 상기 제2 전극부에 바이어스 전압을 인가하고,
상기 제1 전극부와 상기 활성층 사이의 전기적 특성은 상기 제2 전극부와 상기 활성층 사이의 전기적 특성과 상이하도록 형성된 것을 포함하는,
전자 소자.a first electrode portion containing a conductive material;
a second electrode part spaced apart from the first electrode and containing a conductive material;
disposed between the first electrode portion and the second electrode portion and comprising a spontaneously polarizable material and formed to selectively have a first mode having a first electrical resistance and a second mode having a value lower than the first electrical resistance active layer;
a first connection electrode and a second connection electrode formed on the active layer to be spaced apart from the first electrode part and the second electrode part; and
and an electric field control unit connected to the first electrode unit and the second electrode unit to apply an electric field,
The electric field controller applies a bias voltage to the first electrode part and the second electrode part at least in the second mode,
Electrical characteristics between the first electrode part and the active layer include those formed to be different from the electrical characteristics between the second electrode part and the active layer,
electronic device.
상기 바이어스 전압의 인가시, 상기 활성층의 컨덕션밴드에너지레벨과 밸러스밴드에너지레벨이 낮아지는 전자 소자.According to claim 1,
When the bias voltage is applied, the conduction band energy level and the balance band energy level of the active layer are lowered.
상기 제2 모드에서 상기 제1 연결 전극과 상기 제2 연결 전극 사이에 전류가 흐르는 전자 소자.According to claim 1,
An electronic device through which a current flows between the first connection electrode and the second connection electrode in the second mode.
상기 활성층은 상기 제1 모드와 상기 제2 모드에서 서로 상이한 변위를 가지는 전자 소자.According to claim 1,
The active layer has different displacements in the first mode and the second mode.
상기 활성층이 상기 제1 모드 또는 상기 제2 모드를 가지도록 상기 활성층에 전기장을 인가하는 단계; 및
상기 활성층에 바이어스 전압을 인가하는 단계;를 포함하고,
상기 전기장은 상기 활성층을 사이에 두고 서로 이격되며, 상기 활성층과 접하여 형성된 제1 전극부와 제2 전극부에 의해 형성되고,
상기 활성층이 적어도 상기 제2 모드를 가질 때, 상기 바이어스 전압은 상기 제1 전극부와 상기 제2 전극부를 통해 인가되며,
상기 바이어스 전압의 인가에 의해 상기 활성층의 컨덕션밴드에너지레벨과 밸러스밴드에너지레벨이 낮아지고,
상기 제1 전극부와 상기 활성층 사이의 전기적 특성은 상기 제2 전극부와 상기 활성층 사이의 전기적 특성과 상이하도록 형성된 것을 포함하는,
전자 소자 제어 방법.For an electronic device comprising: an active layer comprising a spontaneously polarizable material and formed to selectively have a first mode having a first electrical resistance and a second mode having a value lower than the first electrical resistance;
applying an electric field to the active layer so that the active layer has the first mode or the second mode; and
Including; applying a bias voltage to the active layer;
The electric field is spaced apart from each other with the active layer therebetween, and is formed by a first electrode part and a second electrode part formed in contact with the active layer,
When the active layer has at least the second mode, the bias voltage is applied through the first electrode part and the second electrode part,
The conduction band energy level and the balance band energy level of the active layer are lowered by the application of the bias voltage,
Electrical characteristics between the first electrode part and the active layer include those formed to be different from the electrical characteristics between the second electrode part and the active layer,
Electronic device control method.
상기 활성층 상에 상기 제1 전극부 및 상기 제2 전극부와 이격되도록 형성된제1 연결 전극 및 제2 연결 전극을 포함하고,
상기 제1 모드 및 상기 제2 모드의 선택에 의해 상기 제1 연결 전극과 상기 제2 연결 전극 사이에서 전류의 흐름을 제어하는 전자 소자 제어 방법.6. The method of claim 5,
a first connection electrode and a second connection electrode formed on the active layer to be spaced apart from the first electrode part and the second electrode part;
An electronic device control method for controlling the flow of current between the first connection electrode and the second connection electrode by selecting the first mode and the second mode.
상기 전기장 제어부를 통하여 상기 활성층에 제1 전기장을 인가하고 제거한 후의 분극값의 크기는,
상기 전기장 제어부를 통하여 상기 활성층에 상기 제1 전기장과 같은 크기이고 방향이 반대인 제2 전기장을 인가하고 제거한 후의 분극값의 크기와 상이하도록 형성된 것을 포함하는, 전자 소자.According to claim 1,
The magnitude of the polarization value after applying and removing the first electric field to the active layer through the electric field controller is,
and a second electric field having the same magnitude and opposite direction to the first electric field to the active layer through the electric field controller and formed to be different from the polarization value after removal of the second electric field.
상기 제1 전기장을 인가하고 제거한 후의 상기 활성층의 전기적 저항은,
상기 제2 전기장을 인가하고 제거한 후의 상기 활성층의 전기적 저항과 상이한 값을 갖도록 형성된 것을 포함하는, 전자 소자.
8. The method of claim 7,
The electrical resistance of the active layer after application and removal of the first electric field is,
and formed to have a value different from an electrical resistance of the active layer after application and removal of the second electric field.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020200090832A KR102408639B1 (en) | 2020-07-22 | 2020-07-22 | Electronic device and method of controlling electronic device |
KR1020220038421A KR20220045941A (en) | 2020-07-22 | 2022-03-28 | Electronic device and method of controlling electronic device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020200090832A KR102408639B1 (en) | 2020-07-22 | 2020-07-22 | Electronic device and method of controlling electronic device |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020220038421A Division KR20220045941A (en) | 2020-07-22 | 2022-03-28 | Electronic device and method of controlling electronic device |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20220012450A KR20220012450A (en) | 2022-02-04 |
KR102408639B1 true KR102408639B1 (en) | 2022-06-16 |
Family
ID=80268401
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020200090832A KR102408639B1 (en) | 2020-07-22 | 2020-07-22 | Electronic device and method of controlling electronic device |
KR1020220038421A KR20220045941A (en) | 2020-07-22 | 2022-03-28 | Electronic device and method of controlling electronic device |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020220038421A KR20220045941A (en) | 2020-07-22 | 2022-03-28 | Electronic device and method of controlling electronic device |
Country Status (1)
Country | Link |
---|---|
KR (2) | KR102408639B1 (en) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010202439A (en) | 2009-03-02 | 2010-09-16 | Okayama Univ | Magnetoelectric effect material and electronic element comprising magnetoelectric effect material |
US20170256552A1 (en) | 2016-03-01 | 2017-09-07 | Namlab Ggmbh | Application of Antiferroelectric Like Materials in Non-Volatile Memory Devices |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7304880B2 (en) * | 2003-05-08 | 2007-12-04 | Matsushita Electric Industrial Co., Ltd. | Electric switch and memory device using the same |
KR101868348B1 (en) * | 2011-10-13 | 2018-06-19 | 엘지전자 주식회사 | Electric switch and method for manufacturing the same |
FR2989212B1 (en) * | 2012-04-10 | 2014-05-02 | Centre Nat Rech Scient | USE OF CENTROSYMETRIC MOTOR INSULATION IN A RESISTIVE SWITCHING DATA STORAGE MEMORY |
-
2020
- 2020-07-22 KR KR1020200090832A patent/KR102408639B1/en active IP Right Grant
-
2022
- 2022-03-28 KR KR1020220038421A patent/KR20220045941A/en not_active Application Discontinuation
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010202439A (en) | 2009-03-02 | 2010-09-16 | Okayama Univ | Magnetoelectric effect material and electronic element comprising magnetoelectric effect material |
US20170256552A1 (en) | 2016-03-01 | 2017-09-07 | Namlab Ggmbh | Application of Antiferroelectric Like Materials in Non-Volatile Memory Devices |
Also Published As
Publication number | Publication date |
---|---|
KR20220045941A (en) | 2022-04-13 |
KR20220012450A (en) | 2022-02-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20220173315A1 (en) | Rram crossbar array circuits with specialized interface layers for low current operation | |
CN103682093A (en) | Resistance memory cell, resistance memory array and method of forming the same | |
KR102652757B1 (en) | Variable low resistance line non-volatile memory device and operating method thereof | |
KR102408639B1 (en) | Electronic device and method of controlling electronic device | |
KR102326601B1 (en) | Electronic device and method of controlling electronic device | |
US20220131483A1 (en) | Method for controlling current path range by using electric field, and electronic circuit | |
KR102246248B1 (en) | Variable low resistance area based electronic device and controlling thereof | |
KR102623526B1 (en) | Variable low resistance area based electronic device and controlling thereof | |
KR102246247B1 (en) | Variable low resistance area based electronic device and controlling thereof | |
KR102246246B1 (en) | Variable low resistance area based electronic device and controlling thereof | |
KR102606509B1 (en) | Variable low resistance area based electronic device and controlling thereof | |
KR102599623B1 (en) | Variable low resistance area based electronic device and controlling thereof | |
KR102230796B1 (en) | Variable low resistance area based electronic device and controlling thereof | |
KR102280823B1 (en) | Variable low resistance area based memory device and controlling thereof | |
KR102629599B1 (en) | Variable low resistance area based memory device and controlling thereof | |
KR102302898B1 (en) | Variable low resistance area based electronic device and controlling thereof | |
KR102656291B1 (en) | Variable low resistance area based electronic device and controlling thereof | |
KR102154638B1 (en) | Variable low resistance line non-volatile memory device and operating method thereof | |
KR20200106015A (en) | Controlling method for electric current path using electric field and electric circuit | |
KR20210021201A (en) | Variable low resistance area based electronic device, method of manufacturing the same and method of controlling the same | |
KR20210052414A (en) | Variable low resistance area based electronic device and controlling thereof | |
KR20200106869A (en) | Variable low resistance line non-volatile memory device and operating method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
E701 | Decision to grant or registration of patent right |