KR102407386B1 - 표시 기판 및 이의 제조 방법 - Google Patents

표시 기판 및 이의 제조 방법 Download PDF

Info

Publication number
KR102407386B1
KR102407386B1 KR1020210181543A KR20210181543A KR102407386B1 KR 102407386 B1 KR102407386 B1 KR 102407386B1 KR 1020210181543 A KR1020210181543 A KR 1020210181543A KR 20210181543 A KR20210181543 A KR 20210181543A KR 102407386 B1 KR102407386 B1 KR 102407386B1
Authority
KR
South Korea
Prior art keywords
metal pattern
insulating layer
gate
semiconductor layer
layer
Prior art date
Application number
KR1020210181543A
Other languages
English (en)
Other versions
KR20210157907A (ko
Inventor
정중건
신용환
이광호
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210181543A priority Critical patent/KR102407386B1/ko
Publication of KR20210157907A publication Critical patent/KR20210157907A/ko
Application granted granted Critical
Publication of KR102407386B1 publication Critical patent/KR102407386B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

표시 기판은 베이스 기판, 게이트 금속 패턴, 게이트 절연층, 반도체층, 제1 절연층 및 데이터 금속 패턴을 포함한다. 상기 베이스 기판은 영상을 표시하는 표시 영역, 및 상기 표시 영역의 주변에 위치하는 주변 영역을 포함한다. 상기 게이트 금속 패턴은 상기 주변 영역의 상기 베이스 기판 상에 배치된다. 상기 게이트 절연층은 상기 게이트 금속 패턴 상에 배치된다. 상기 반도체층은 상기 주변 영역의 상기 게이트 절연층 상에 배치되고 제1 두께를 가진다. 상기 제1 절연층은 상기 반도체층 상에 배치된다. 상기 데이터 금속 패턴은 상기 주변 영역의 상기 제1 절연층 상에 배치되고 상기 반도체층의 상기 제1 두께보다 두꺼운 제2 두께를 가지며 상기 반도체층과 일부가 접촉하고 상기 게이트 금속 패턴과 전기적으로 연결된다. 따라서, 표시 장치의 표시 품질이 향상될 수 있다.

Description

표시 기판 및 이의 제조 방법{DISPLAY SUBSTRATE AND METHOD OF MANUFACTURING THE SAME}
본 발명은 영상 표시에 관한 것으로서, 더욱 상세하게는 표시 기판 및 이의 제조 방법에 관한 것이다.
표시 장치는 표시 패널 및 표시 패널 구동 장치를 포함한다.
상기 표시 패널은 하부 기판, 상부 기판 및 액정층을 포함한다. 상기 하부 기판은 제1 베이스 기판, 상기 제1 베이스 기판 상에 형성된 게이트 라인, 데이터 라인, 박막 트랜지스터, 및 상기 박막 트랜지스터에 전기적으로 연결된 화소 전극을 포함한다. 상기 상부 기판은 상기 제1 베이스 기판과 마주하는 제2 베이스 기판, 상기 제2 베이스 기판 상에 형성된 컬러 필터, 및 상기 컬러 필터 상에 형성된 공통 전극을 포함한다. 이와 달리, 상기 컬러 필터는 상기 하부 기판에 포함될 수 있다. 상기 액정층은 상기 하부 기판 및 상기 상부 기판 사이에 형성되고, 상기 화소 전극 및 상기 공통 전극 사이의 전계에 의해 배열이 변경되는 액정을 포함한다.
상기 표시 패널 구동 장치는 게이트 구동부, 데이터 구동부 및 타이밍 제어부를 포함한다. 상기 게이트 구동부는 상기 게이트 라인에 게이트 신호를 출력한다. 상기 데이터 구동부는 상기 데이터 라인에 데이터 신호를 출력한다. 상기 타이밍 제어부는 상기 게이트 구동부 및 상기 데이터 구동부의 타이밍을 제어한다.
상기 데이터 라인의 저항 값이 비교적 크면, 상기 데이터 신호가 상기 화소 전극에 충전되는 충전율이 감소될 수 있고, 이에 따라, 상기 표시 장치의 표시 품질이 저하될 수 있다.
이에, 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로, 본 발명의 목적은 표시 장치의 표시 품질을 향상시킬 수 있는 표시 기판을 제공하는 것이다.
본 발명의 다른 목적은 상기 표시 기판의 제조 방법을 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 기판은 베이스 기판, 게이트 금속 패턴, 게이트 절연층, 반도체층, 제1 절연층 및데이터 금속 패턴을 포함한다. 상기 베이스 기판은 영상을 표시하는 표시 영역, 및 상기 표시 영역의 주변에 위치하는 주변 영역을 포함한다. 상기 게이트 금속 패턴은 상기 주변 영역의 상기 베이스 기판 상에 배치된다. 상기 게이트 절연층은 상기 게이트 금속 패턴 상에 배치된다. 상기 반도체층은 상기 주변 영역의 상기 게이트 절연층 상에 배치되고 제1 두께를 가진다. 상기 제1 절연층은 상기 반도체층 상에 배치된다. 상기 데이터 금속 패턴은 상기 주변 영역의 상기 제1 절연층 상에 배치되고 상기 반도체층의 상기 제1 두께보다 두꺼운 제2 두께를 가지며 상기 반도체층과 일부가 접촉하고 상기 게이트 금속 패턴과 전기적으로 연결된다.
본 발명의 일 실시예에 있어서, 상기 표시 기판은 상기 주변 영역에서 상기게이트 금속 패턴 및 상기 데이터 금속 패턴을 전기적으로 연결하는 연결 전극을 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 연결 전극은 상기 제1 절연층 상에 배치될 수 있다.
본 발명의 일 실시예에 있어서, 상기 연결 전극은 상기 제1 절연층 및 상기 게이트 절연층에 형성된 콘택홀을 통해 상기 게이트 금속 패턴 및 상기 데이터 금속 패턴을 전기적으로 연결할 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 기판은 상기 주변 영역에서 상기 데이터 금속 패턴 상에 배치되는 제2 절연층을 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 연결 전극은 상기 제2 절연층 상에 배치될 수 있다.
본 발명의 일 실시예에 있어서, 상기 연결 전극은 상기 제1 절연층, 상기 제2 절연층 및 상기 게이트 절연층에 형성된 콘택홀을 통해 상기 게이트 금속 패턴 및 상기 데이터 금속 패턴을 전기적으로 연결할 수 있다.
본 발명의 일 실시예에 있어서, 상기 게이트 금속 패턴 및 상기 데이터 금속 패턴은 직접 연결될 수 있다.
본 발명의 일 실시예에 있어서, 상기 주변 영역은, 데이터 신호를 출력하는 데이터 구동부 및 상기 표시 영역에 배치된 데이터 라인 사이에 위치하는 팬아웃 영역을 포함할 수 있고, 상기 팬아웃 영역에는 정전기 방지 회로가 배치될 수 있다.
본 발명의 일 실시예에 있어서, 상기 게이트 금속 패턴, 상기 반도체층 및 상기 데이터 금속 패턴은 상기 정전기 방지 회로를 형성할 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 기판은 상기 주변 영역에 배치되고 게이트 신호를 출력하는 게이트 구동부를 더 포함할 수 있고, 상기 게이트 금속 패턴, 상기 반도체층 및 상기 데이터 금속 패턴은 상기 게이트 구동부를 형성할 수 있다.
본 발명의 일 실시예에 있어서, 상기 데이터 금속 패턴은 상기 주변 영역에서 상기 반도체층의 연장 방향을 따라 상기 반도체층과 접촉하여 연장할 수 있다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 기판의 제조 방법은 영상을 표시하는 표시 영역, 및 상기 표시 영역의 주변에 위치하는 주변 영역을 포함하는 베이스 기판 상 상기 주변 영역에 게이트 금속 패턴을 형성하는 단계, 상기 게이트 금속 패턴 상에 게이트 절연층을 형성하는 단계, 상기 주변 영역의 상기 게이트 절연층 상에 제1 두께를 가지는 반도체층을 형성하는 단계, 상기 반도체층 상에 제1 절연층을 형성하는 단계, 및 상기 주변 영역의 상기 제1 절연층 상에, 상기 반도체층의 상기 제1 두께보다 두꺼운 제2 두께를 가지며 상기 반도체층과 일부가 접촉하고 상기 게이트 금속 패턴과 전기적으로 연결되는 데이터 금속 패턴을 형성하는 단계를 포함한다.
본 발명의 일 실시예에 있어서, 상기 표시 기판의 제조 방법은 상기 주변 영역에서 상기 제1 절연층 상에 상기 게이트 금속 패턴 및 상기 데이터 금속 패턴을 전기적으로 연결하는 연결 전극을 형성하는 단계를 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 연결 전극은 상기 제1 절연층 및 상기 게이트 절연층에 형성된 콘택홀을 통해 상기 게이트 금속 패턴 및 상기 데이터 금속 패턴을 전기적으로 연결할 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 기판의 제조 방법은 상기 주변 영역에서 상기 데이터 금속 패턴 상에 제2 절연층을 형성하는 단계를 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 기판의 제조 방법은 상기 주변 영역에서 상기 제2 절연층 상에 상기 게이트 금속 패턴 및 상기 데이터 금속 패턴을 전기적으로 연결하는 연결 전극을 형성하는 단계를 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 연결 전극은 상기 제1 절연층, 상기 제2 절연층 및 상기 게이트 절연층에 형성된 콘택홀을 통해 상기 게이트 금속 패턴 및 상기 데이터 금속 패턴을 전기적으로 연결할 수 있다.
본 발명의 일 실시예에 있어서, 상기 데이터 금속 패턴은 상기 주변 영역에서 상기 채널금속층의 연장 방향을 따라 상기 반도체층과 접촉하여 연장할 수 있다.
본 발명의 일 실시예에 있어서, 상기 게이트 금속 패턴 및 상기 데이터 금속 패턴은 직접 연결될 수 있다.
이와 같은 표시 기판 및 이의 제조 방법에 의하면, 데이터 금속 패턴의 두께가 반도체층의 두께보다 두껍다. 그러므로, 상기 데이터 금속 패턴의 저항이 상대적으로 낮고, 이에 따라, 상기 데이터 금속 패턴에 포함된 데이터 라인을 통해 화소의 화소 전극에 충전되는 화소 전압의 충전율을 향상시킬 수 있다. 따라서, 표시 장치의 표시 품질을 향상시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다.
도 2는 도 1에 도시된 팬아웃 영역의 표시 기판을 나타내는 평면도이다.
도 3은 도 1에 도시된 게이트 구동부가 배치된 주변 영역의 표시 기판을 나타내는 평면도이다.
도 4는 도 2의 I-I'선을 따라 절단한 단면도이다.
도 5는 도 3의 II-II'선을 따라 절단한 단면도이다.
도 6은 도 3의 III-III'선을 따라 절단한 단면도이다.
도 7a 내지 7o는 도 2 내지 6의 상기 표시 기판의 제조 방법을 나타내는 단면도들이다.
도 8은 본 발명의 일 실시예에 따른 표시 기판을 나타내는 단면도이다.
도 9a 내지 9c는 도 8의 상기 표시 기판의 제조 방법을 나타내는 단면도들이다.
도 10은본 발명의 일 실시예에 따른 표시 기판을 나타내는 단면도이다.
도 11a 내지 11e는 도 10의 상기 표시 기판의 제조 방법을 나타내는 단면도들이다.
도 12는 본 발명의 일 실시예에 따른 게이트 구동부가 배치된 주변 영역의 표시 기판을 나타내는 평면도이다.
도 13은도 12의IV-IV' 선을 따라 절단한 단면도이다.
도 14a 및 14b는 도 13의 상기 표시 기판의 제조 방법을 나타내는 단면도들이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.
실시예 1
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다.
도 1을 참조하면, 본 실시예에 따른 상기 표시 장치(100)는 표시 패널(110), 게이트 구동부(130), 데이터 구동부(140) 및 타이밍 제어부(150)를 포함한다.
상기 표시 패널(110)은 표시 영역(DA) 및 주변 영역(PA)을 포함한다. 상기 표시 영역(DA)은 상기 데이터 구동부(140)로부터 데이터 신호(DS)를 수신하여 영상을 표시한다. 상기 표시 영역(DA)은게이트 라인(GL)들, 데이터 라인(DL)들 및 화소(120)들을 포함한다. 상기 게이트 라인(GL)들은 제1 방향(D1)으로 연장하고 상기 제1 방향(D1)에 수직한 제2 방향(D2)으로 배열된다. 상기 데이터 라인(DL)들은 상기 제2 방향(D2)으로 연장하고 상기 제1 방향(D1)으로 배열된다. 여기서, 상기 제1 방향(D1)은 상기 표시 패널(110)의 장변과 평행할 수 있고, 상기 제2 방향(D2)은 상기 표시 패널(110)의 단변과 평행할 수 있다.
상기 화소(120)들은 각각의 상기 게이트 라인(GL) 및 각각의 상기 데이터 라인(DL)들에 의해 정의된다. 예를 들면, 상기 화소(120)는 상기 게이트 라인(GL) 및 상기 데이터 라인(DL)에 전기적으로 연결된 박막 트랜지스터, 상기 박막 트랜지스터에 연결된 액정 캐패시터 및 스토리지 캐패시터를 포함할 수있다. 따라서, 상기 표시 패널(110)은 액정 표시 패널일 수 있다.
상기 주변 영역(PA)은 상기 표시 영역(DA)의 주변에 배치된다. 상기 주변 영역(PA)은 팬아웃 영역(FOA)을 포함할 수 있다. 상기 팬아웃 영역(FOA)은 상기 데이터 구동부(140) 및 상기 표시 영역(DA) 사이에 배치된다. 상기 팬아웃 영역(FOA)에는 정전기 방지 회로가 배치될 수 있다. 예를 들면, 상기 정전기 방지 회로는 정전기 방지 다이오드, 정전기 방지 트랜지스터 및 정전기 방지 캐패시터 중에서 적어도 하나 이상을 포함할 수 있다.
상기 표시 패널(110)은 표시 기판을 포함할 수 있다. 예를 들어, 상기 표시 패널(110)이 액정 표시 패널인 경우, 상기 표시 패널(110)은 박막 트랜지스터 및 화소 전극을 포함하는 표시 기판, 상기 표시 기판에 대향하고 공통 전극을 포함하는 대향 기판, 및 상기 표시 기판 및 상기 대향 기판 사이에 개재된 액정층을 포함할 수 있다.
상기 게이트 구동부(130), 상기 데이터 구동부(140) 및 상기 타이밍 제어부(150)는 상기 표시 패널(110)을 구동하기 위한 표시 패널 구동 장치로 정의될 수 있다.
상기 게이트 구동부(130)는 상기 타이밍 제어부(150)로부터 제공되는 수직 개시 신호(STV) 및 제1 클럭 신호(CLK1)에 응답하여 게이트 신호(GS)들을 생성하고, 상기 게이트 신호(GS)들을 상기 게이트 라인(GL)들로 출력한다. 상기 게이트 구동부(130)는 상기 표시 패널(110)의 상기 주변 영역(PA)에 배치될 수 있다. 예를 들면, 상기 게이트 구동부(130)는 아몰퍼스 실리콘 게이트(Amorphous Silicon Gate: ASG), 다결정 실리콘 및 산화물 반도체 중 적어도 하나를 포함할 수 있다.
상기 데이터 구동부(140)는 상기 타이밍 제어부(150)로부터 영상 데이터(DATA)를 수신하고, 상기 영상 데이터(DATA)를 기초로 하여 상기 데이터 신호(DS)를 생성하며, 상기 타이밍 제어부(150)로부터 제공되는 수평 개시 신호(STH) 및 제2 클럭 신호(CLK2)에 응답하여 상기 데이터 신호(DS)를 상기 데이터 라인(DL)으로 출력한다. 상기 데이터 구동부(140)는 상기 표시 패널(110)의 상기 주변 영역(PA)에 배치될 수있다.
상기 타이밍 제어부(150)는 외부로부터 입력 영상 데이터(IDATA) 및 제어 신호(CON)를 수신한다. 상기 입력 영상 데이터(IDATA)는 적색 데이터(R), 녹색 데이터(G) 및 청색 데이터(B)를 포함할 수 있다. 상기 제어 신호(CON)는 수평 동기 신호(Hsync), 수직 동기 신호(Vsync) 및 클럭 신호(CLK)를 포함할 수 있다. 상기 타이밍 제어부(150)는 상기 수평 동기 신호(Hsync)를 이용하여 상기 수평 개시 신호(STH)를 생성한 후 상기 수평 개시 신호(STH)를 상기 데이터 구동부(140)로 출력한다. 또한, 상기 타이밍 제어부(150)는 상기 수직 동기 신호(Vsync)를 이용하여 상기 수직 개시 신호(STV)를 생성한 후 상기 수직 개시 신호(STV)를 상기 게이트 구동부(130)로 출력한다. 또한, 상기 타이밍 제어부(150)는 상기 클럭 신호(CLK)를 이용하여 상기 제1 클럭 신호(CLK1) 및 상기 제2 클럭 신호(CLK2)를 생성한 후, 상기 제1 클럭 신호(CLK1)를 상기 게이트 구동부(130)로 출력하고, 상기 제2 클럭 신호(CLK2)를 상기 데이터 구동부(140)로 출력한다.
도 2는 도 1에 도시된 상기 팬아웃 영역(FOA)의 표시 기판을 나타내는 평면도이고, 도 3은 도 1에 도시된 상기 게이트 구동부(130)가 배치된 상기 주변 영역(PA)의 표시 기판을 나타내는 평면도이며, 도 4는 도 2의 I-I'선을 따라 절단한 단면도이고, 도 5는 도 3의 II-II'선을 따라 절단한 단면도이며, 도 6은 도 3의 III-III'선을 따라 절단한 단면도이다.
도 1 내지 6을 참조하면, 상기 표시 기판(300)은 베이스 기판(301), 게이트 금속 패턴(303), 게이트 절연층(305), 반도체층(307), 제1 패시베이션층(309), 제1 절연층(311), 데이터 금속 패턴(313), 제2 패시베이션층(315), 제2 절연층(317) 및 연결 전극(319)을 포함한다.
상기 베이스 기판(301)은 유리 기판 또는 플라스틱 기판일 수 있다. 상기 베이스 기판(301)은 상기 표시 영역(DA) 및 상기 주변 영역(PA)을 포함할 수 있다.
상기 게이트 금속 패턴(303)은 상기 베이스 기판(301) 상에 배치된다. 상기 게이트 금속 패턴(303)은 상기 주변 영역(PA)에 배치된다. 상기 게이트 금속 패턴(303)은 구리(Cu), 은(Ag), 크롬(Cr), 몰리브덴(Mo), 알루미늄(Al), 티타늄(Ti), 망간(Mn), 알루미늄 또는 이들의 합금을 포함하는 단일층 구조 또는 서로 다른 물질을 포함하는 복수의 금속층을 포함하는 다층 구조를 가질 수 있다. 상기 게이트 금속 패턴(303)은 도1의 상기 게이트 라인(GL)을 포함할 수 있다. 또한, 상기 게이트 금속 패턴(303)은 도 1의 상기 화소(120)에 포함된 상기 박막 트래지스터의 게이트 전극을 포함할 수 있다.
상기 게이트 금속 패턴(303) 및 상기 베이스 기판(301) 상에 상기 게이트 절연층(305)이 배치된다. 상기 게이트 절연층(305)은 무기 절연 물질을 포함할 수 있다. 예를 들면, 상기 게이트 절연층(305)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)를 포함할 수 있다. 예를 들면, 상기 게이트 절연층(305)은 실리콘 산화물(SiOx)을 포함하고, 500 Å의 두께를 가질 수 있다. 또한, 상기 게이트 절연층(305)은 서로 다른 물질을 포함하는 다층 구조를 가질 수 있다. 또한, 상기 게이트 절연층(305)은 산화물 반도체를 포함하는 활성층(active layer, 미도시)을 더 포함할 수 있다.
상기 게이트 절연층(305) 상에 상기 반도체층(307)이 배치된다. 상기 반도체층(307)은 상기 주변 영역(PA)에 배치된다. 상기 반도체층(307)은 도 3의 I-I'선을 따라 상기 데이터 금속 패턴(313)과 중첩한다. 상기 반도체층(307)은 제1 두께를 가진다. 상기 반도체층(307)은 금속 물질을 포함할 수 있다.
상기 반도체층(307) 상에 상기 제1 패시베이션층(309)이 배치된다. 상기 제1 패시베이션층(309)은 상기 반도체층(307)의 일부 상에 배치될 수 있다.
상기 제1 패시베이션층(309) 상에 상기 제1 절연층(311)이 배치된다. 상기 제1 절연층(311)은 유기 물질을 포함할 수 있다. 예를 들면, 상기 제1 절연층(311)은 컬러 필터층일 수 있다. 상기 제1 절연층(311)이 상기 컬러 필터층으로 형성되는 경우, 상기 컬러 필터층은 적색 컬러 필터층, 녹색 컬러 필터층, 청색 컬러 필터층 및 백색 컬러 필터층 중 적어도 하나를 포함할 수 있다.
상기 반도체층(307) 및 상기 제1 절연층(311) 상에 상기 데이터 금속 패턴(313)이 배치된다. 상기 데이터 금속 패턴(313)은 상기 주변 영역(PA)에 배치된다. 상기 데이터 금속 패턴(313)은 도 1의 상기 데이터 라인(DL)을 포함할 수 있다. 또한, 상기 데이터 금속 패턴(313)은 도 1의 상기 화소(120)에 포함된 상기 박막 트랜지스터의 소스 전극 및 드레인 전극을 포함할 수 있다. 상기 데이터 금속 패턴 (313)은 상기 반도체층(307)과 다른 구성요소이다. 상기 데이터 금속 패턴(313)은 상기 반도체층(307)과 접촉하는 부분, 및 상기 제1 절연층(311)에 의해 상기 반도체층(307)과 이격되는 부분을 포함할 수 있다. 상기 데이터 금속 패턴(313)은 제2 두께를 가진다. 여기서, 상기 데이터 금속 패턴(313)의 상기 제2 두께는 상기 반도체층(307)의 상기 제1 두께보다 두껍다. 그러므로, 상기 데이터 금속 패턴(313)의 저항이 상대적으로 낮고, 이에 따라, 상기 데이터 금속 패턴(313)에 포함된 상기 데이터 라인(DL)을 통해 상기 화소(120)의 화소 전극에 충전되는 화소 전압의 충전율을 향상시킬 수 있다.
상기 데이터 금속 패턴(313) 및 상기 제1 절연층(311) 상에 상기 제2 패시베이션층(315)이 배치된다.
상기 제2 패시베이션층(315) 상에 상기 제2 절연층(317)이 배치된다. 상기 제2 절연층(317)은 유기 물질을 포함할 수 있다. 예를 들면, 상기 제2 절연층(317)은 컬러 필터층일 수 있다. 상기 제2 절연층(317)이 상기 컬러 필터층으로 형성되는 경우, 상기 컬러 필터층은 적색 컬러 필터층, 녹색 컬러 필터층, 청색 컬러 필터층 및 백색 컬러 필터층 중 적어도 하나를 포함할 수 있다. 상기 제2 절연층(317)은 상기 표시 기판(300)을 실질적으로 평탄화할 수 있다.
상기 제2 절연층(317) 상에 상기 연결 전극(319)이 배치된다. 상기 연결 전극(319)은 상기 주변 영역(PA)에 배치된다. 상기 연결 전극(319)은 상기 표시 영역(DA)의 상기 화소(120)에 포함되는 화소 전극의 물질과 실질적으로 동일한 물질을 포함할 수 있다. 구체적으로, 상기 연결 전극(319)은 투명한 도전 물질을 포함할 수 있다. 예를 들면, 상기 연결 전극(319)은 산화 인듐 주석(indium tin oxide: ITO) 또는 산화 인듐 아연(indium zinc oxide: IZO)을 포함할 수 있다. 또한, 상기 연결 전극(319)은 티타늄(Ti) 또는 몰리브덴 티타늄 합금(MoTi)을 포함할 수 있다. 상기 연결 전극(319)은 상기 제2 절연층(317), 상기 제2 패시베이션층(315), 상기 제1 절연층(311), 상기 제1 패시베이션층(309) 및 상기 게이트 절연층(305)에 형성된 콘택홀들(318, 320)을 통해 상기 게이트 금속 패턴(303) 및 상기 데이터 금속 패턴(313)에 접촉할 수 있다. 따라서, 상기 게이트 금속 패턴(303) 및 상기 데이터 금속 패턴(313)은 상기 연결 전극(319)을 통해 서로 전기적으로 연결될 수 있다.
상기 게이트 금속 패턴(303), 상기 반도체층(307) 및 상기 데이터 금속 패턴(313)은 상기 팬아웃 영역(FOA)에 배치되는 상기 정전기 방지 회로를 형성할 수 있다. 예를 들면, 상기 게이트 금속 패턴(303), 상기 반도체층(307) 및 상기 데이터 금속 패턴(313)은 상기 정전기 방지 회로의 정전기 방지 다이오드 및 정전기 방지 트랜지스터를 형성할 수 있다. 또한, 상기 게이트 금속 패턴(303), 상기 반도체층(307) 및 상기 데이터 금속 패턴(313)은 상기 게이트 구동부(130)를 형성할 수 있다.
도 7a 내지 7o는 도 2 내지 6의 상기 표시 기판(300)의 제조 방법을 나타내는 단면도들이다.
도 7a, 7b 및 7c를 참조하면, 상기 베이스 기판(301) 상에 상기 게이트 금속 패턴(303)을 형성한다. 도 1의 상기 주변 영역(PA)의 상기 베이스 기판(301) 상에 상기 게이트 금속 패턴(303)을 형성한다. 상기 게이트 금속 패턴(303)은 구리(Cu), 은(Ag), 크롬(Cr), 몰리브덴(Mo), 알루미늄(Al), 티타늄(Ti), 망간(Mn), 알루미늄 또는 이들의 합금을 포함하는 단일층 구조 또는 서로 다른 물질을 포함하는 복수의 금속층을 포함하는 다층 구조를 가질 수 있다. 상기 게이트 금속 패턴(303)은 도 1의 상기 게이트 라인(GL)을 포함할 수 있다. 또한, 상기 게이트 금속 패턴(303)은 도 1의 상기 화소(120)에 포함된 상기 박막 트래지스터의 게이트 전극을 포함할 수 있다.
도 7d, 7e 및 7f를 참조하면, 상기 게이트 금속 패턴(303) 및 상기 베이스 기판(301) 상에 상기 게이트 절연층(305)을 형성한다. 상기 게이트 절연층(305)은 무기 절연 물질을 포함할 수 있다. 예를 들면, 상기 게이트 절연층(305)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)를 포함할 수 있다. 예를 들면, 상기 게이트 절연층(305)은 실리콘 산화물(SiOx)을 포함하고, 500 Å의 두께를 가질 수 있다. 또한, 상기 게이트 절연층(305)은 서로 다른 물질을 포함하는 다층 구조를 가질 수 있다. 또한, 상기 게이트 절연층(305)은 산화물 반도체를 포함하는 활성층(active layer, 미도시)을 더 포함할 수 있다.
또한, 상기 게이트 절연층(305) 상에 상기 반도체층(307)을 형성한다. 도 1의 상기 주변 영역(PA)의 상기 게이트 절연층(305) 상에 상기 반도체층(307)을 형성한다. 상기 반도체층(307)은 제1 두께를 가진다.
도 7g, 7h 및 7i를 참조하면, 상기 반도체층(307) 상에 상기 제1 패시베이션층(309)을 형성한다.
또한, 상기 제1 패시베이션층(309) 상에 상기 제1 절연층(311)을 형성한다. 상기 제1 절연층(311)은 유기 물질을 포함할 수 있다. 예를 들면, 상기 제1 절연층(311)은 컬러 필터층일 수 있다. 상기 제1 절연층(311)이 상기 컬러 필터층으로 형성되는 경우, 상기 컬러 필터층은 적색 컬러 필터층, 녹색 컬러 필터층, 청색 컬러 필터층 및 백색 컬러 필터층 중 적어도 하나를 포함할 수 있다.
도 7j 및 7k를 참조하면, 상기 반도체층(307) 및 상기 제1 절연층(311) 상에 상기 데이터 금속 패턴(313)을 형성한다. 도 1의 상기 주변 영역(PA)의 상기 반도체층(307) 및 상기 제1 절연층(311) 상에 상기 데이터 금속 패턴(313)을 형성한다. 상기 데이터 금속 패턴(313)은 도 1의 상기 데이터 라인(DL)을 포함할 수 있다. 또한, 상기 데이터 금속 패턴(313)은 도 1의 상기 화소(120)에 포함된 상기 박막 트랜지스터의 소스 전극 및 드레인 전극을 포함할 수 있다. 상기 데이터 금속 패턴(313)은 상기 반도체층(307)과 다른 구성요소이다. 상기 데이터 금속 패턴(313)은 상기 반도체층(307)과 접촉하는 부분, 및 상기 제1 절연층(311)에 의해 상기 반도체층(307)과 이격되는 부분을 포함할 수 있다. 상기 데이터 금속 패턴(313)은 상기 제2 두께를 가진다. 여기서, 상기 데이터 금속 패턴(313)의 상기 제2 두께는 상기 반도체층(307)의 상기 제1 두께보다 두껍다. 그러므로, 상기 데이터 금속 패턴(313)의 저항이 상대적으로 낮고, 이에 따라, 상기 데이터 금속 패턴(313)에 포함된 상기 데이터 라인(DL)을 통해 상기 화소(120)의 화소 전극에 충전되는 화소 전압의 충전율을 향상시킬 수 있다.
도 7l 및 7m을 참조하면, 상기 데이터 금속 패턴(313) 및 상기 제1 절연층(311) 상에 상기 제2 패시베이션층(315)을 형성한다.
또한, 상기 제2 패시베이션층(315) 상에 상기 제2 절연층(317)을 형성한다. 상기 제2 절연층(317)은 유기 물질을 포함할 수 있다. 예를 들면, 상기 제2 절연층(317)은 컬러 필터층일 수 있다. 상기 제2 절연층(317)이 상기 컬러 필터층으로 형성되는 경우, 상기 컬러 필터층은 적색 컬러 필터층, 녹색 컬러 필터층, 청색 컬러 필터층 및 백색 컬러 필터층 중 적어도 하나를 포함할 수 있다. 상기 제2 절연층(317)은 상기 표시 기판(300)을 실질적으로 평탄화할 수 있다.
도 7n 및 7o를 참조하면, 상기 제2 절연층(317) 상에 상기 연결 전극(319)을 형성한다. 도 1의 상기 주변 영역(PA)의 상기 제2 절연층(317) 상에 상기 연결 전극(319)을 형성한다. 상기 연결 전극(319)은 상기 표시 영역(DA)의 상기 화소(120)에 포함되는 화소 전극의 물질과 실질적으로 동일한 물질을 포함할 수 있다. 구체적으로, 상기 연결 전극(319)은 투명한 도전 물질을 포함할 수 있다. 예를 들면, 상기 연결 전극(319)은 산화 인듐 주석(indium tin oxide: ITO) 또는 산화 인듐 아연(indium zinc oxide: IZO)을 포함할 수 있다. 또한, 상기 연결 전극(319)은 티타늄(Ti) 또는 몰리브덴 티타늄 합금(MoTi)을 포함할 수 있다. 상기 연결 전극(319)은 상기 제2 절연층(317), 상기 제2 패시베이션층(315), 상기 제1 절연층(311), 상기 제1 패시베이션층(309) 및 상기 게이트 절연층(305)에 형성된 상기 콘택홀들(318, 320)을 통해 상기 게이트 금속 패턴(303) 및 상기 데이터 금속 패턴(313)에 접촉할 수 있다. 따라서, 상기 게이트 금속 패턴(303) 및 상기 데이터 금속 패턴(313)은 상기 연결 전극(319)을 통해 서로 전기적으로 연결될 수 있다.
본 실시예에 따르면, 상기 데이터 금속 패턴(313)의 상기 제2 두께는 상기 반도체층(307)의 상기 제1 두께보다 두껍다. 그러므로, 상기 데이터 금속 패턴(313)의 저항이 상대적으로 낮고, 이에 따라, 상기 데이터 금속 패턴(313)에 포함된 상기 데이터 라인(DL)을 통해 상기 화소(120)의 화소 전극에 충전되는 화소 전압의 충전율을 향상시킬 수 있다. 따라서, 상기 표시 장치(100)의 표시 품질을 향상시킬 수 있다.
실시예 2
도 8은 본 발명의 일 실시예에 따른 표시 기판을 나타내는 단면도이다.
도 8에 도시된 본 실시예에 따른 표시 기판(400)은 패시베이션층(409), 절연층(411), 데이터 금속 패턴(413) 및 연결 전극(419)을 제외하고는 도 4에 도시된 이전의 실시예에 따른 상기 표시 기판(300)과 실질적으로 동일하다. 따라서, 동일한 부재는 동일한 참조 부호로 나타낼 수 있고, 중복되는 상세한 설명은 생략될 수 있다.
도 1 및 8을 참조하면, 상기 표시 기판(400)은 상기 베이스 기판(301), 상기 게이트 금속 패턴(303), 상기 게이트 절연층(305), 상기 반도체층(307), 상기 패시베이션층(409), 상기 절연층(411), 상기 데이터 금속 패턴(413) 및 상기 연결 전극(419)을 포함한다. 상기 표시 기판(400)은 도 1에 도시된 상기 표시 장치(100)의 상기 표시 패널(110)에 포함될 수 있다.
상기 베이스 기판(301)은 유리 기판 또는 플라스틱 기판일 수 있다. 상기 베이스 기판(401)은 상기 표시 영역(DA) 및 상기 주변 영역(PA)을 포함할 수 있다.
상기 게이트 금속 패턴(303)은 상기 베이스 기판(301) 상에 배치된다. 상기 게이트 금속 패턴(303)은 상기 주변 영역(PA)에 배치된다.
상기 게이트 금속 패턴(303) 및 상기 베이스 기판(301) 상에 상기 게이트 절연층(305)이 배치된다. 상기 게이트 절연층(305)은 무기 절연 물질을 포함할 수 있다.
상기 게이트 절연층(305) 상에 상기 반도체층(307)이 배치된다. 상기 반도체층(307)은 상기 주변 영역(PA)에 배치된다. 상기 반도체층(307)은 제1 두께를 가진다.
상기 반도체층(307) 상에 상기 패시베이션층(409)이 배치된다. 상기 패시베이션층(409)은 상기 반도체층(307)의 일부 상에 배치될 수 있다.
상기 패시베이션층(409) 상에 상기 절연층(411)이 배치된다. 상기 절연층(411)은 유기 물질을 포함할 수 있다. 예를 들면, 상기 절연층(411)은 컬러 필터층일 수 있다. 상기 절연층(411)이 상기 컬러 필터층으로 형성되는 경우, 상기 컬러 필터층은 적색 컬러 필터층, 녹색 컬러 필터층, 청색 컬러 필터층 및 백색 컬러 필터층 중 적어도 하나를 포함할 수 있다. 상기 절연층(411)은 상기 표시 기판(400)을 실질적으로 평탄화할 수 있다.
상기 반도체층(407) 및 상기 절연층(411) 상에 상기 데이터 금속 패턴(413)이 배치된다. 상기 데이터 금속 패턴(413)은 상기 주변 영역(PA)에 배치된다. 상기 데이터 금속 패턴(413)은 도 1의 상기 데이터 라인(DL)을 포함할 수 있다. 또한, 상기 데이터 금속 패턴(413)은 도 1의 상기 화소(120)에 포함된 상기 박막 트랜지스터의 소스 전극 및 드레인 전극을 포함할 수 있다. 상기 데이터 금속 패턴(413)은 상기 반도체층(307)과 다른 구성요소이다. 상기 데이터 금속 패턴(413)은 상기 반도체층(307)과 접촉하는 부분, 및 상기 절연층(411)에 의해 상기 반도체층(307)과 이격되는 부분을 포함할 수 있다. 예를 들면, 상기 데이터 금속 패턴(413)은 상기 절연층(411) 및 상기 패시베이션층(409)에 형성된 콘택홀(412)을 통해 상기 반도체층(307)에 접촉할 수 있다. 상기 데이터 금속 패턴(413)은 제2 두께를 가진다. 여기서, 상기 데이터 금속 패턴(413)의 상기 제2 두께는 상기 반도체층(307)의 상기 제1 두께보다 두껍다. 그러므로, 상기 데이터 금속 패턴(413)의 저항이 상대적으로 낮고, 이에 따라, 상기 데이터 금속 패턴(413)에 포함된 상기 데이터 라인(DL)을 통해 상기 화소(120)의 화소 전극에 충전되는 화소 전압의 충전율을 향상시킬 수 있다.
상기 절연층(411) 상에 상기 연결 전극(419)이 배치된다. 상기 연결 전극(419)은 상기 주변 영역(PA)에 배치된다. 상기 연결 전극(419)은 상기 표시 영역(DA)의 상기 화소(120)에 포함되는 화소 전극의 물질과 실질적으로 동일한 물질을 포함할 수 있다. 구체적으로, 상기 연결 전극(419)은 투명한 도전 물질을 포함할 수 있다. 예를 들면, 상기 연결 전극(419)은 산화 인듐 주석(indium tin oxide: ITO) 또는 산화 인듐 아연(indium zinc oxide: IZO)을 포함할 수 있다. 또한, 상기 연결 전극(419)은 티타늄(Ti) 또는 몰리브덴 티타늄 합금(MoTi)을 포함할 수 있다. 상기 연결 전극(419)은 상기 절연층(411), 상기 패시베이션층(409) 및 상기 게이트 절연층(305)에 형성된 콘택홀(418)을 통해 상기 게이트 금속 패턴(303)에 접촉할 수 있다. 또한, 상기 연결 전극(419)은 상기 데이터 금속 패턴(413) 상에 배치될 수있다. 따라서, 상기 게이트 금속 패턴(303) 및 상기 데이터 금속 패턴(413)은 상기 연결 전극(419)을 통해 서로 전기적으로 연결될 수 있다.
도 9a 내지 9c는 도 8의 상기 표시 기판(400)의 제조 방법을 나타내는 단면도들이다.
도 9a를 참조하면, 상기 베이스 기판(301) 상에 상기 게이트 금속 패턴(303)을 형성한다. 도 1의 상기 주변 영역(PA)의 상기 베이스 기판(301) 상에 상기 게이트 금속 패턴(303)을 형성한다.
또한, 상기 게이트 금속 패턴(303) 및 상기 베이스 기판(301) 상에 상기 게이트 절연층(305)을 형성한다.
또한, 상기 게이트 절연층(305) 상에 상기 반도체층(307)을 형성한다. 도 1의 상기 주변 영역(PA)의 상기 게이트 절연층(305) 상에 상기 반도체층(307)을 형성한다. 상기 반도체층(307)은 제1 두께를 가진다.
또한, 상기 반도체층(307) 상에 상기 패시베이션층(409)을 형성한다. 또한, 상기 패시베이션층(409) 상에 상기 절연층(411)을 형성한다. 상기 절연층(411)은 유기 물질을 포함할 수 있다.
도 9b를 참조하면, 상기 반도체층(307) 및 상기 절연층(411) 상에 상기 데이터 금속 패턴(413)을 형성한다. 도 1의 상기 주변 영역(PA)의 상기 반도체층(307) 및 상기 절연층(411) 상에 상기 데이터 금속 패턴(413)을 형성한다. 상기 데이터 금속 패턴(413)은 도 1의 상기 데이터 라인(DL)을 포함할 수 있다. 또한, 상기 데이터 금속 패턴(413)은 도 1의 상기 화소(120)에 포함된 상기 박막 트랜지스터의 소스 전극 및 드레인 전극을 포함할 수 있다. 상기 데이터 금속 패턴(413)은 상기 반도체층(307)과 다른 구성요소이다. 상기 데이터 금속 패턴(413)은 상기 반도체층(307)과 접촉하는 부분, 및 상기 절연층(411)에 의해 상기 반도체층(307)과 이격되는 부분을 포함할 수 있다. 상기 데이터 금속 패턴(413)은 상기 패시베이션층(409) 및 상기 절연층(411)에 형성된 상기 콘택홀(412)을 통해 상기 반도체층(307)에 접촉할 수 있다. 상기 데이터 금속 패턴(413)은 상기 제2 두께를 가진다. 여기서, 상기 데이터 금속 패턴(413)의 상기 제2 두께는 상기 반도체층(307)의 상기 제1 두께보다 두껍다. 그러므로, 상기 데이터 금속 패턴(413)의 저항이 상대적으로 낮고, 이에 따라, 상기 데이터 금속 패턴(413)에 포함된 상기 데이터 라인(DL)을 통해 상기 화소(120)의 화소 전극에 충전되는 화소 전압의 충전율을 향상시킬 수 있다.
도 9c를 참조하면, 상기 절연층(411) 상에 상기 연결 전극(419)을 형성한다. 도 1의 상기 주변 영역(PA)의 상기 절연층(411) 상에 상기 연결 전극(419)을 형성한다. 상기 연결 전극(419)은 상기 표시 영역(DA)의 상기 화소(120)에 포함되는 화소 전극의 물질과 실질적으로 동일한 물질을 포함할 수 있다. 구체적으로, 상기 연결 전극(419)은 투명한 도전 물질을 포함할 수 있다. 예를 들면, 상기 연결 전극(419)은 산화 인듐 주석(indium tin oxide: ITO) 또는 산화 인듐 아연(indium zinc oxide: IZO)을 포함할 수 있다. 또한, 상기 연결 전극(419)은 티타늄(Ti) 또는 몰리브덴 티타늄 합금(MoTi)을 포함할 수 있다. 상기 연결 전극(419)은 상기 절연층(411), 상기 패시베이션층(409) 및 상기 게이트 절연층(305)에 형성된 콘택홀(418)을 통해 상기 게이트 금속 패턴(303)에 접촉할 수 있다. 또한, 상기 연결 전극(419)은 상기 데이터 금속 패턴(413) 상에 배치될 수있다. 따라서, 상기 게이트 금속 패턴(303) 및 상기 데이터 금속 패턴(413)은 상기 연결 전극(419)을 통해 서로 전기적으로 연결될 수 있다.
본 실시예에 따르면, 상기 데이터 금속 패턴(413)의 상기 제2 두께는 상기 반도체층(307)의 상기 제1 두께보다 두껍다. 그러므로, 상기 데이터 금속 패턴(413)의 저항이 상대적으로 낮고, 이에 따라, 상기 데이터 금속 패턴(413)에 포함된 상기 데이터 라인(DL)을 통해 상기 화소(120)의 화소 전극에 충전되는 화소 전압의 충전율을 향상시킬 수 있다. 따라서, 상기 표시 장치(100)의 표시 품질을 향상시킬 수 있다.
실시예 3
도 10은 본 발명의 일 실시예에 따른 표시 기판을 나타내는 단면도이다.
도 10에 도시된 본 실시예에 따른 표시 기판(500)은 제1 패시베이션층(509), 제1 절연층(511), 데이터 금속 패턴(513), 제2 패시베이션층(515), 제2 절연층(517) 및 연결 전극(519)을 제외하고는 도 6에 도시된 이전의 실시예에 따른 상기 표시 기판(300)과 실질적으로 동일하다. 따라서, 동일한 부재는 동일한 참조 부호로 나타낼 수 있고, 중복되는 상세한 설명은 생략될 수 있다.
도 10은 도 3의 III-III'선을 따라 절단한 단면도이다.
도 1, 3 및 10을 참조하면, 상기 표시 기판(500)은 상기 베이스 기판(301), 상기 게이트 금속 패턴(303), 상기 게이트 절연층(305), 상기 반도체층(307), 상기 제1 패시베이션층(509), 상기 제1 절연층(511), 상기 데이터 금속 패턴(513), 상기 제2 패시베이션층(515), 상기 제2 절연층(517) 및 상기 연결 전극(519)을 포함한다.
상기 베이스 기판(301)은 유리 기판 또는 플라스틱 기판일 수 있다. 상기 베이스 기판(301)은 상기 표시 영역(DA) 및 상기 주변 영역(PA)을 포함할 수 있다.
상기 게이트 금속 패턴(303)은 상기 베이스 기판(301) 상에 배치된다. 상기 게이트 금속 패턴(303)은 상기 주변 영역(PA)에 배치된다.
상기 게이트 금속 패턴(303) 및 상기 베이스 기판(301) 상에 상기 게이트 절연층(305)이 배치된다. 상기 게이트 절연층(305)은 무기 절연 물질을 포함할 수 있다.
상기 게이트 절연층(305) 상에 상기 반도체층(307)이 배치된다. 상기 반도체층(307)은 상기 주변 영역(PA)에 배치된다. 상기 반도체층(307)은 제1 두께를 가진다.
상기 반도체층(307) 상에 상기 제1 패시베이션층(509)이 배치된다. 상기 제1 패시베이션층(509)은 상기 반도체층(307)의 일부 상에 배치될 수 있다.
상기 제1 패시베이션층(509) 상에 상기 제1 절연층(511)이 배치된다. 상기 제1 절연층(511)은 유기 물질을 포함할 수 있다. 예를 들면, 상기 제1 절연층(511)은 컬러 필터층일 수 있다. 상기 제1 절연층(511)이 상기 컬러 필터층으로 형성되는 경우, 상기 컬러 필터층은 적색 컬러 필터층, 녹색 컬러 필터층, 청색 컬러 필터층 및 백색 컬러 필터층 중 적어도 하나를 포함할 수 있다.
상기 반도체층(307) 및 상기 제1 절연층(511) 상에 상기 데이터 금속 패턴(513)이 배치된다. 상기 데이터 금속 패턴(513)은 상기 주변 영역(PA)에 배치된다. 상기 데이터 금속 패턴(513)은 도 1의 상기 데이터 라인(DL)을 포함할 수 있다. 또한, 상기 데이터 금속 패턴(513)은 도 1의 상기 화소(120)에 포함된 상기 박막 트랜지스터의 소스 전극 및 드레인 전극을 포함할 수 있다. 상기 데이터 금속 패턴(513)은 상기 반도체층(307)과 다른 구성요소이다. 상기 데이터 금속 패턴(513)은 상기 반도체층(307)과 접촉하는 부분, 및 상기 제1 절연층(511)에 의해 상기 반도체층(307)과 이격되는 부분을 포함할 수 있다. 상기 데이터 금속 패턴(513)은 제2 두께를 가진다. 여기서, 상기 데이터 금속 패턴(513)의 상기 제2 두께는 상기 반도체층(307)의 상기 제1 두께보다 두껍다. 그러므로, 상기 데이터 금속 패턴(513)의 저항이 상대적으로 낮고, 이에 따라, 상기 데이터 금속 패턴(513)에 포함된 상기 데이터 라인(DL)을 통해 상기 화소(120)의 화소 전극에 충전되는 화소 전압의 충전율을 향상시킬 수 있다.
상기 데이터 금속 패턴(513)은 상기 제1 절연층(511) 및 상기 제1 패시베이션층(509)을 관통하여 상기 반도체층(307)에 접촉할 수 있다. 상기 데이터 금속 패턴(513)은 상기 반도체층(307) 및 상기 데이터 금속 패턴(513)이 연장하는 방향을 따라 상기 반도체층(307)에 접촉한 상태로 연장할 수 있다. 그러므로, 상기 반도체층(307)의 두께 감소로 인한 상기 반도체층(307)의 저항 증가를 방지할 수 있다.
상기 데이터 금속 패턴(513) 및 상기 제1 절연층(511) 상에 상기 제2 패시베이션층(515)이 배치된다.
상기 제2 패시베이션층(515) 상에 상기 제2 절연층(517)이 배치된다. 상기 제2 절연층(517)은 유기 물질을 포함할 수 있다. 예를 들면, 상기 제2 절연층(517)은 컬러 필터층일 수 있다. 상기 제2 절연층(517)이 상기 컬러 필터층으로 형성되는 경우, 상기 컬러 필터층은 적색 컬러 필터층, 녹색 컬러 필터층, 청색 컬러 필터층 및 백색 컬러 필터층 중 적어도 하나를 포함할 수 있다. 상기 제2 절연층(517)은 상기 표시 기판(500)을 실질적으로 평탄화할 수 있다.
상기 제2 절연층(517) 상에 상기 연결 전극(519)이 배치된다. 상기 연결 전극(319)은 상기 주변 영역(PA)에 배치된다. 상기 연결 전극(319)은 상기 표시 영역(DA)의 상기 화소(120)에 포함되는 화소 전극의 물질과 실질적으로 동일한 물질을 포함할 수 있다. 구체적으로, 상기 연결 전극(519)은 투명한 도전 물질을 포함할 수 있다. 예를 들면, 상기 연결 전극(519)은 산화 인듐 주석(indium tin oxide: ITO) 또는 산화 인듐 아연(indium zinc oxide: IZO)을 포함할 수 있다. 또한, 상기 연결 전극(519)은 티타늄(Ti) 또는 몰리브덴 티타늄 합금(MoTi)을 포함할 수 있다. 상기 연결 전극(519)은 상기 제2 절연층(517), 상기 제2 패시베이션층(515), 상기 제1 절연층(511), 상기 제1 패시베이션층(509) 및 상기 게이트 절연층(305)에 형성된 콘택홀(518)을 통해 상기 게이트 금속 패턴(303) 및 상기 데이터 금속 패턴(513)에 접촉할 수 있다. 따라서, 상기 게이트 금속 패턴(303) 및 상기 데이터 금속 패턴(513)은 상기 연결 전극(519)을 통해 서로 전기적으로 연결될 수 있다.
도 11a 내지 11e는 도 10의 상기 표시 기판(500)의 제조 방법을 나타내는 단면도들이다.
도 11a를 참조하면, 상기 베이스 기판(301) 상에 상기 게이트 금속 패턴(303)을 형성한다. 도 1의 상기 주변 영역(PA)의 상기 베이스 기판(301) 상에 상기 게이트 금속 패턴(303)을 형성한다.
또한, 상기 게이트 금속 패턴(303) 및 상기 베이스 기판(301) 상에 상기 게이트 절연층(305)을 형성한다. 상기 게이트 절연층(305)은 무기 절연 물질을 포함할 수 있다.
또한, 상기 게이트 절연층(305) 상에 상기 반도체층(307)을 형성한다. 도 1의 상기 주변 영역(PA)의 상기 게이트 절연층(305) 상에 상기 반도체층(307)을 형성한다. 상기 반도체층(307)은 제1 두께를 가진다.
도 11b 를 참조하면, 상기 반도체층(307) 상에 상기 제1 패시베이션층(509)을 형성한다.
또한, 상기 제1 패시베이션층(509) 상에 상기 제1 절연층(511)을 형성한다. 상기 제1 절연층(511)은 유기 물질을 포함할 수 있다. 예를 들면, 상기 제1 절연층(511)은 컬러 필터층일 수 있다. 상기 제1 절연층(511)이 상기 컬러 필터층으로 형성되는 경우, 상기 컬러 필터층은 적색 컬러 필터층, 녹색 컬러 필터층, 청색 컬러 필터층 및 백색 컬러 필터층 중 적어도 하나를 포함할 수 있다.
도 11c를 참조하면, 상기 반도체층(307) 및 상기 제1 절연층(511) 상에 상기 데이터 금속 패턴(513)을 형성한다. 도 1의 상기 주변 영역(PA)의 상기 반도체층(307) 및 상기 제1 절연층(511) 상에 상기 데이터 금속 패턴(513)을 형성한다. 상기 데이터 금속 패턴(513)은 도 1의 상기 데이터 라인(DL)을 포함할 수 있다. 또한, 상기 데이터 금속 패턴(513)은 도 1의 상기 화소(120)에 포함된 상기 박막 트랜지스터의 소스 전극 및 드레인 전극을 포함할 수 있다. 상기 데이터 금속 패턴(513)은 상기 반도체층(307)과 다른 구성요소이다. 상기 데이터 금속 패턴(513)은 상기 반도체층(307)과 접촉하는 부분, 및 상기 제1 절연층(511)에 의해 상기 반도체층(307)과 이격되는 부분을 포함할 수 있다. 상기 데이터 금속 패턴(513)은 상기 제2 두께를 가진다. 여기서, 상기 데이터 금속 패턴(513)의 상기 제2 두께는 상기 반도체층(307)의 상기 제1 두께보다 두껍다. 그러므로, 상기 데이터 금속 패턴(513)의 저항이 상대적으로 낮고, 이에 따라, 상기 데이터 금속 패턴(513)에 포함된 상기 데이터 라인(DL)을 통해 상기 화소(120)의 화소 전극에 충전되는 화소 전압의 충전율을 향상시킬 수 있다.
상기 데이터 금속 패턴(513)은 상기 제1 절연층(511) 및 상기 제1 패시베이션층(509)을 관통하여 상기 반도체층(307)에 접촉할 수 있다. 상기 데이터 금속 패턴(513)은 상기 반도체층(307) 및 상기 데이터 금속 패턴(513)이 연장하는 방향을 따라 상기 반도체층(307)에 접촉한 상태로 연장할 수 있다. 그러므로, 상기 반도체층(307)의 두께 감소로 인한 상기 반도체층(307)의 저항 증가를 방지할 수 있다.
도 11d를 참조하면, 상기 데이터 금속 패턴(513) 및 상기 제1 절연층(511) 상에 상기 제2 패시베이션층(515)을 형성한다.
또한, 상기 제2 패시베이션층(515) 상에 상기 제2 절연층(517)을 형성한다. 상기 제2 절연층(517)은 유기 물질을 포함할 수 있다. 예를 들면, 상기 제2 절연층(517)은 컬러 필터층일 수 있다. 상기 제2 절연층(517)이 상기 컬러 필터층으로 형성되는 경우, 상기 컬러 필터층은 적색 컬러 필터층, 녹색 컬러 필터층, 청색 컬러 필터층 및 백색 컬러 필터층 중 적어도 하나를 포함할 수 있다. 상기 제2 절연층(517)은 상기 표시 기판(500)을 실질적으로 평탄화할 수 있다.
도 11e를 참조하면, 상기 제2 절연층(517) 상에 상기 연결 전극(519)을 형성한다. 도 1의 상기 주변 영역(PA)의 상기 제2 절연층(517) 상에 상기 연결 전극(519)을 형성한다. 상기 연결 전극(519)은 상기 표시 영역(DA)의 상기 화소(120)에 포함되는 화소 전극의 물질과 실질적으로 동일한 물질을 포함할 수 있다. 구체적으로, 상기 연결 전극(519)은 투명한 도전 물질을 포함할 수 있다. 예를 들면, 상기 연결 전극(519)은 산화 인듐 주석(indium tin oxide: ITO) 또는 산화 인듐 아연(indium zinc oxide: IZO)을 포함할 수 있다. 또한, 상기 연결 전극(519)은 티타늄(Ti) 또는 몰리브덴 티타늄 합금(MoTi)을 포함할 수 있다. 상기 연결 전극(519)은 상기 제2 절연층(517), 상기 제2 패시베이션층(515), 상기 제1 절연층(511), 상기 제1 패시베이션층(509) 및 상기 게이트 절연층(305)에 형성된 상기 콘택홀(518)을 통해 상기 게이트 금속 패턴(303) 및 상기 데이터 금속 패턴(513)에 접촉할 수 있다. 따라서, 상기 게이트 금속 패턴(303) 및 상기 데이터 금속 패턴(513)은 상기 연결 전극(519)을 통해 서로 전기적으로 연결될 수 있다.
본 실시예에 따르면, 상기 데이터 금속 패턴(513)의 상기 제2 두께는 상기 반도체층(307)의 상기 제1 두께보다 두껍다. 그러므로, 상기 데이터 금속 패턴(513)의 저항이 상대적으로 낮다.
또한, 상기 데이터 금속 패턴(513)은 상기 반도체층(307) 및 상기 데이터 금속 패턴(513)이 연장하는 방향을 따라 상기 반도체층(307)에 접촉한 상태로 연장할 수 있다. 그러므로, 상기 반도체층(307)의 두께 감소로 인한 상기 반도체층(307)의 저항 증가를 방지할 수 있다.
따라서, 상기 데이터 금속 패턴(513)에 포함된 상기 데이터 라인(DL) 및 상기 반도체층(307)에 포함된 상기 박막 트랜지스터(121)의 채널층을 통해 상기 화소(120)의 화소 전극에 충전되는 화소 전압의 충전율을 향상시킬 수 있다. 따라서, 상기 표시 장치(100)의 표시 품질을 향상시킬 수 있다.
실시예 4
도 12는 본 발명의 일 실시예에 따른 게이트 구동부가 배치된 주변 영역의 표시 기판을 나타내는 평면도이고, 도 13은 도 12의 IV-IV' 선을 따라 절단한 단면도이다.
도 12 및 13에 도시된 본 실시예에 따른 게이트 구동부(630)가 배치된 표시 기판(600)은 패시베이션층(609), 절연층(611) 및 데이터 금속 패턴(613)을 제외하고는 도 3 및 6에 도시된 이전의 실시예에 따른 상기 게이트 구동부(130)가 배치된 상기 표시 기판(300)과 비교하여 실질적으로 동일하다. 따라서, 동일한 부재는 동일한 참조 부호로 나타낼 수 있고, 중복되는 상세한 설명은 생략될 수 있다.
도 1, 12 및 13을 참조하면, 상기 표시 기판(600)은 상기 베이스 기판(301), 상기 게이트 금속 패턴(303), 상기 게이트 절연층(305), 상기 반도체층(307), 상기 패시베이션층(609), 상기 절연층(611) 및 상기 데이터 금속 패턴(613)을 포함한다.
상기 베이스 기판(301)은 유리 기판 또는 플라스틱 기판일 수 있다. 상기 베이스 기판(301)은 상기 표시 영역(DA) 및 상기 주변 영역(PA)을 포함할 수 있다.
상기 게이트 금속 패턴(303)은 상기 베이스 기판(301) 상에 배치된다. 상기 게이트 금속 패턴(303)은 상기 주변 영역(PA)에 배치된다.
상기 게이트 금속 패턴(303) 및 상기 베이스 기판(301) 상에 상기 게이트 절연층(305)이 배치된다. 상기 게이트 절연층(305)은 무기 절연 물질을 포함할 수 있다.
상기 게이트 절연층(305) 상에 상기 반도체층(307)이 배치된다. 상기 반도체층(307)은 상기 주변 영역(PA)에 배치된다. 상기 반도체층(307)은 제1 두께를 가진다.
상기 반도체층(307) 상에 상기 패시베이션층(609)이 배치된다. 상기 패시베이션층(609)은 상기 반도체층(307)의 일부 상에 배치될 수 있다.
상기 패시베이션층(609) 상에 상기 절연층(611)이 배치된다. 상기 절연층(611)은 유기 물질을 포함할 수 있다. 예를 들면, 상기 절연층(611)은 컬러 필터층일 수 있다. 상기 절연층(611)이 상기 컬러 필터층으로 형성되는 경우, 상기 컬러 필터층은 적색 컬러 필터층, 녹색 컬러 필터층, 청색 컬러 필터층 및 백색 컬러 필터층 중 적어도 하나를 포함할 수 있다.
상기 반도체층(307), 상기 절연층(611) 및 상기 게이트 금속 패턴(303)상에 상기 데이터 금속 패턴(613)이 배치된다. 상기 데이터 금속 패턴(613)은 상기 주변 영역(PA)에 배치된다. 상기 데이터 금속 패턴(613)은 도 1의 상기 데이터 라인(DL)을 포함할 수 있다. 또한, 상기 데이터 금속 패턴(613)은 도 1의 상기 화소(120)에 포함된 상기 박막 트랜지스터의 소스 전극 및 드레인 전극을 포함할 수 있다. 상기 데이터 금속 패턴(613)은 상기 반도체층(307)과 다른 구성요소이다. 상기 데이터 금속 패턴(613)은 상기 반도체층(307)과 접촉하는 부분, 및 상기 절연층(611)에 의해 상기 반도체층(307)과 이격되는 부분을 포함할 수 있다. 상기 데이터 금속 패턴(613)은 제2 두께를 가진다. 여기서, 상기 데이터 금속 패턴(613)의 상기 제2 두께는 상기 반도체층(307)의 상기 제1 두께보다 두껍다. 그러므로, 상기 데이터 금속 패턴(613)의 저항이 상대적으로 낮고, 이에 따라, 상기 데이터 금속 패턴(613)에 포함된 상기 데이터 라인(DL)을 통해 상기 화소(120)의 화소 전극에 충전되는 화소 전압의 충전율을 향상시킬 수 있다.
상기 데이터 금속 패턴(613)은 상기 게이트 금속 패턴(303)에 직접 접촉할 수 있다. 구체적으로, 상기 데이터 금속 패턴(613)은 별도의 연결 전극 없이 상기 게이트 금속 패턴(303)에 직접 전기적으로 연결될 수 있다. 상기 데이터 금속 패턴(613)은 상기 절연층(611), 상기 패시베이션층(609) 및 상기 게이트 절연층(305)에 형성된 콘택홀(612)을 통해 상기 게이트 금속 패턴(303)에 연결될 수 있다.
도 14a 및 14b는 도 13의 상기 표시 기판(600)의 제조 방법을 나타내는 단면도들이다.
도 14a를 참조하면, 상기 베이스 기판(301) 상에 상기 게이트 금속 패턴(303)을 형성한다. 도 1의 상기 주변 영역(PA)의 상기 베이스 기판(301) 상에 상기 게이트 금속 패턴(303)을 형성한다.
또한, 상기 게이트 금속 패턴(303) 및 상기 베이스 기판(301) 상에 상기 게이트 절연층(305)을 형성한다. 상기 게이트 절연층(305)은 무기 절연 물질을 포함할 수 있다.
또한, 상기 게이트 절연층(305) 상에 상기 반도체층(307)을 형성한다. 도1의 상기 주변 영역(PA)의 상기 게이트 절연층(305) 상에 상기 반도체층(307)을 형성한다. 상기 반도체층(307)은 제1 두께를 가진다.
또한, 상기 반도체층(307) 상에 상기 패시베이션층(609)을 형성한다.
또한, 상기 패시베이션층(609) 상에 상기 절연층(611)을 형성한다. 상기 절연층(611)은 유기 물질을 포함할 수 있다. 예를 들면, 상기 절연층(611)은 컬러 필터층일 수 있다. 상기 절연층(611)이 상기 컬러 필터층으로 형성되는 경우, 상기 컬러 필터층은 적색 컬러 필터층, 녹색 컬러 필터층, 청색 컬러 필터층 및 백색 컬러 필터층 중 적어도 하나를 포함할 수 있다.
도 14b를 참조하면, 상기 반도체층(307), 상기 절연층(611) 및 상기 게이트 금속 패턴(303) 상에 상기 데이터 금속 패턴(613)을 형성한다. 도 1의 상기 주변 영역(PA)의 상기 반도체층(307), 상기 절연층(611) 및 상기 게이트 금속 패턴(303) 상에 상기 데이터 금속 패턴(613)을 형성한다. 상기 데이터 금속 패턴(613)은 도 1의 상기 데이터 라인(DL)을 포함할 수 있다. 또한, 상기 데이터 금속 패턴(613)은 도 2의 상기 박막 트랜지스터(121)의 소스 전극 및 드레인 전극을 포함할 수 있다. 상기 데이터 금속 패턴(613)은 상기 반도체층(307)과 다른 구성요소이다. 상기 데이터 금속 패턴(613)은 상기 반도체층(307)과 접촉하는 부분, 및 상기 절연층(611)에 의해 상기 반도체층(307)으로부터 절연되는 부분을 포함할 수 있다. 상기 데이터 금속 패턴(613)은 제2 두께를 가진다. 여기서, 상기 데이터 금속 패턴(613)의 상기 제2 두께는 상기 반도체층(307)의 상기 제1 두께보다 두껍다. 그러므로, 상기 데이터 금속 패턴(613)의 저항이 상대적으로 낮고, 이에 따라, 상기 데이터 금속 패턴(613)에 포함된 상기 데이터 라인(DL)을 통해 상기 화소(120)의 화소 전극에 충전되는 화소 전압의 충전율을 향상시킬 수 있다.
상기 데이터 금속 패턴(613)은 상기 게이트 금속 패턴(303)에 직접 접촉할 수 있다. 구체적으로, 상기 데이터 금속 패턴(613)은 별도의 연결 전극 없이 상기 게이트 금속 패턴(303)에 직접 전기적으로 연결될 수 있다. 상기 데이터 금속 패턴(613)은 상기 절연층(611), 상기 패시베이션층(609) 및 상기 게이트 절연층(305)에 형성된 상기 콘택홀(612)을 통해 상기 게이트 금속 패턴(303)에 연결될 수 있다.
본 실시예에 따르면, 상기 데이터 금속 패턴(613)의 상기 제2 두께는 상기 반도체층(307)의 상기 제1 두께보다 두껍다. 그러므로, 상기 데이터 금속 패턴(613)의 저항이 상대적으로 낮고, 이에 따라, 상기 데이터 금속 패턴(613)에 포함된 상기 데이터 라인(DL)을 통해 상기 화소(120)의 화소 전극에 충전되는 화소 전압의 충전율을 향상시킬 수 있다. 따라서, 상기 표시 장치(100)의 표시 품질을 향상시킬 수 있다.
또한, 별도의 연결 전극 없이 상기 데이터 금속 패턴(613)이 상기 게이트 금속 패턴(303)에 직접 연결되므로, 상기 연결 전극의 단선에 의한 문제를 방지할 수 있다.
본 발명은 표시 장치를 구비하는 모든 전자 기기에 적용될 수 있다. 예를 들어, 본 발명은 텔레비전, 컴퓨터 모니터, 노트북, 디지털 카메라, 휴대폰, 스마트폰, 태블릿 피씨(PC), 스마트패드, 피디에이(PDA), 피엠피(PMP), 엠피쓰리(MP3) 플레이어, 네비게이션 시스템, 캠코더, 휴대용 게임기 등에 적용될 수 있다.
이상에서는 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100: 표시 장치 110: 표시 패널
120: 화소 130: 게이트 구동부
140: 데이터 구동부 150: 타이밍 제어부
301: 베이스 기판 303: 게이트 금속 패턴
305: 게이트 절연층 307: 반도체층
309, 315, 409, 509, 515, 609: 패시베이션층
311, 317, 411, 511, 517, 611: 절연층
313, 413, 513, 613: 데이터 금속 패턴
319, 419, 519: 연결 전극

Claims (15)

  1. 영상을 표시하는 표시 영역, 및 상기 표시 영역의 주변에 위치하는 주변 영역을 포함하는 베이스 기판;
    상기 주변 영역의 상기 베이스 기판 상에 배치되는 게이트 금속 패턴;
    상기 게이트 금속 패턴 상에 배치되는 게이트 절연층;
    상기 주변 영역의 상기 게이트 절연층 상에 배치되고 제1 두께를 가지는 반도체층;
    상기 반도체층 상에 배치되는 제1 절연층;
    상기 주변 영역의 상기 제1 절연층 상에 배치되고, 상기 반도체층의 상기 제1 두께보다 두꺼운 제2 두께를 가지며, 상기 반도체층의 일부를 전체적으로 커버하도록 상기 반도체층과 일부가 접촉하고, 상기 게이트 금속 패턴과 전기적으로 연결되는 데이터 금속 패턴; 및
    상기 주변 영역에서 상기 게이트 금속 패턴 및 상기 데이터 금속 패턴을 전기적으로 연결하는 연결 전극을 포함하고,
    상기 연결 전극은 상기 제1 절연층 상에 배치되는 것을 특징으로 하는 표시 기판.
  2. 제1항에 있어서, 상기 연결 전극은 상기 제1 절연층 및 상기 게이트 절연층에 형성된 콘택홀을 통해 상기 게이트 금속 패턴 및 상기 데이터 금속 패턴을 전기적으로 연결하는 것을 특징으로 하는 표시 기판.
  3. 제1항에 있어서,
    상기 주변 영역에서 상기 데이터 금속 패턴 상에 배치되는 제2 절연층을 더 포함하는 것을 특징으로 하는 표시 기판.
  4. 제3항에 있어서, 상기 연결 전극은 상기 제2 절연층 상에 배치되는 것을 특징으로 하는 표시 기판.
  5. 제4항에 있어서, 상기 연결 전극은 상기 제1 절연층, 상기 제2 절연층 및 상기 게이트 절연층에 형성된 콘택홀을 통해 상기 게이트 금속 패턴 및 상기 데이터 금속 패턴을 전기적으로 연결하는 것을 특징으로 하는 표시 기판.
  6. 제1항에 있어서, 상기 주변 영역은, 데이터 신호를 출력하는 데이터 구동부 및 상기 표시 영역에 배치된 데이터 라인 사이에 위치하는 팬아웃 영역을 포함하고, 상기 팬아웃 영역에는 정전기 방지 회로가 배치되는 것을 특징으로 하는 표시 기판.
  7. 제6항에 있어서, 상기 게이트 금속 패턴, 상기 반도체층 및 상기 데이터 금속 패턴은 상기 정전기 방지 회로를 형성하는 것을 특징으로 하는 표시 기판.
  8. 제1항에 있어서,
    상기 주변 영역에 배치되고 게이트 신호를 출력하는 게이트 구동부를 더 포함하고, 상기 게이트 금속 패턴, 상기 반도체층 및 상기 데이터 금속 패턴은 상기 게이트 구동부를 형성하는 것을 특징으로 하는 표시 기판.
  9. 제1항에 있어서, 상기 데이터 금속 패턴은 상기 주변 영역에서 상기 반도체층의 연장 방향을 따라 상기 반도체층과 접촉하여 연장하는 것을 특징으로 하는 표시 기판.
  10. 영상을 표시하는 표시 영역, 및 상기 표시 영역의 주변에 위치하는 주변 영역을 포함하는 베이스 기판 상 상기 주변 영역에 게이트 금속 패턴을 형성하는 단계;
    상기 게이트 금속 패턴 상에 게이트 절연층을 형성하는 단계;
    상기 주변 영역의 상기 게이트 절연층 상에 제1 두께를 가지는 반도체층을 형성하는 단계;
    상기 반도체층 상에 제1 절연층을 형성하는 단계;
    상기 주변 영역의 상기 제1 절연층 상에, 상기 반도체층의 상기 제1 두께보다 두꺼운 제2 두께를 가지며 상기 반도체층의 일부를 전체적으로 커버하도록 상기 반도체층과 일부가 접촉하고 상기 게이트 금속 패턴과 전기적으로 연결되는 데이터 금속 패턴을 형성하는 단계; 및
    상기 주변 영역에서 상기 제1 절연층 상에 상기 게이트 금속 패턴 및 상기 데이터 금속 패턴을 전기적으로 연결하는 연결 전극을 형성하는 단계를 포함하는 표시 기판의 제조 방법.
  11. 제10항에 있어서, 상기 연결 전극은 상기 제1 절연층 및 상기 게이트 절연층에 형성된 콘택홀을 통해 상기 게이트 금속 패턴 및 상기 데이터 금속 패턴을 전기적으로 연결하는 것을 특징으로 하는 표시 기판의 제조 방법.
  12. 제10항에 있어서,
    상기 주변 영역에서 상기 데이터 금속 패턴 상에 제2 절연층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 표시 기판의 제조 방법.
  13. 제12항에 있어서, 상기 연결 전극은 상기 제2 절연층 상에 형성되는 것을 특징으로 하는 표시 기판의 제조 방법.
  14. 제13항에 있어서, 상기 연결 전극은 상기 제1 절연층, 상기 제2 절연층 및 상기 게이트 절연층에 형성된 콘택홀을 통해 상기 게이트 금속 패턴 및 상기 데이터 금속 패턴을 전기적으로 연결하는 것을 특징으로 하는 표시 기판의 제조 방법.
  15. 제10항에 있어서, 상기 데이터 금속 패턴은 상기 주변 영역에서 상기 반도체층의 연장 방향을 따라 상기 반도체층과 접촉하여 연장하는 것을 특징으로 하는 표시 기판의 제조 방법.
KR1020210181543A 2017-03-28 2021-12-17 표시 기판 및 이의 제조 방법 KR102407386B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210181543A KR102407386B1 (ko) 2017-03-28 2021-12-17 표시 기판 및 이의 제조 방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170039317A KR20180110317A (ko) 2017-03-28 2017-03-28 표시 기판 및 이의 제조 방법
KR1020210181543A KR102407386B1 (ko) 2017-03-28 2021-12-17 표시 기판 및 이의 제조 방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020170039317A Division KR20180110317A (ko) 2017-03-28 2017-03-28 표시 기판 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20210157907A KR20210157907A (ko) 2021-12-29
KR102407386B1 true KR102407386B1 (ko) 2022-06-13

Family

ID=63669342

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020170039317A KR20180110317A (ko) 2017-03-28 2017-03-28 표시 기판 및 이의 제조 방법
KR1020210181543A KR102407386B1 (ko) 2017-03-28 2021-12-17 표시 기판 및 이의 제조 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020170039317A KR20180110317A (ko) 2017-03-28 2017-03-28 표시 기판 및 이의 제조 방법

Country Status (2)

Country Link
US (1) US10317756B2 (ko)
KR (2) KR20180110317A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200136546A (ko) 2019-05-27 2020-12-08 삼성디스플레이 주식회사 표시장치

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08179359A (ja) * 1994-12-20 1996-07-12 Casio Comput Co Ltd アクティブマトリックスパネル
KR101331433B1 (ko) * 2006-11-30 2013-11-21 엘지디스플레이 주식회사 액정 표시장치 및 그 제조 방법
KR101362480B1 (ko) 2007-02-09 2014-02-24 삼성디스플레이 주식회사 어레이 기판 및 이의 제조 방법
KR101569766B1 (ko) * 2009-01-29 2015-11-17 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101626054B1 (ko) * 2009-10-19 2016-06-01 삼성디스플레이 주식회사 표시 기판, 이의 제조 방법 및 이를 포함하는 표시 장치

Also Published As

Publication number Publication date
KR20180110317A (ko) 2018-10-10
US10317756B2 (en) 2019-06-11
KR20210157907A (ko) 2021-12-29
US20180284519A1 (en) 2018-10-04

Similar Documents

Publication Publication Date Title
US10692438B2 (en) Display panel and display device
JP6847501B2 (ja) 補助負荷構造を有するディスプレイ
CN107731886B (zh) 一种有机发光显示面板和有机发光显示装置
KR20210093211A (ko) 표시장치
US9406271B2 (en) Liquid crystal display device with gate-in-panel structure
US20140232954A1 (en) Driver ic and image display device
US10937840B2 (en) Display device
CN206098392U (zh) 一种显示面板及显示装置
WO2020156057A1 (zh) 显示器及其显示面板
KR102509257B1 (ko) 표시 장치
KR20230023697A (ko) 유기발광 표시장치 및 이의 제조방법
US20150270291A1 (en) Array Substrate, Method for Preparing the Same and Display Device
US10712873B2 (en) Display device
US20210083033A1 (en) Display device
CN111952343A (zh) 阵列基板及显示面板
US20210175470A1 (en) Display device including block patterns
KR102407386B1 (ko) 표시 기판 및 이의 제조 방법
US10019090B2 (en) Display with touch sensor circuitry
US20240061527A1 (en) Touch sensing module and display device including the same
KR20190073732A (ko) 유기발광 표시장치
KR102662960B1 (ko) 면적이 감소된 연성필름 및 이를 구비한 표시장치
KR20200060941A (ko) Oled 표시패널
US12079422B2 (en) Touch detection module and display device including the same
US12067193B2 (en) Touch sensing module and display device including the same
US20240257740A1 (en) Light emitting display apparatus

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant