KR102401606B1 - vertically stacked multi-chamber for processing semiconductor - Google Patents

vertically stacked multi-chamber for processing semiconductor Download PDF

Info

Publication number
KR102401606B1
KR102401606B1 KR1020150102066A KR20150102066A KR102401606B1 KR 102401606 B1 KR102401606 B1 KR 102401606B1 KR 1020150102066 A KR1020150102066 A KR 1020150102066A KR 20150102066 A KR20150102066 A KR 20150102066A KR 102401606 B1 KR102401606 B1 KR 102401606B1
Authority
KR
South Korea
Prior art keywords
chamber
substrate
chambers
delete delete
control unit
Prior art date
Application number
KR1020150102066A
Other languages
Korean (ko)
Other versions
KR20150089999A (en
Inventor
안범주
Original Assignee
안범주
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 안범주 filed Critical 안범주
Priority to KR1020150102066A priority Critical patent/KR102401606B1/en
Publication of KR20150089999A publication Critical patent/KR20150089999A/en
Application granted granted Critical
Publication of KR102401606B1 publication Critical patent/KR102401606B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67155Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67155Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67178Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers vertical arrangement
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67155Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/6719Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the processing chambers, e.g. modular processing chambers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67155Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명의 수직 적층형 멀티 프로세스 챔버 구성을 갖는 반도체 프로세싱 장치에서, 프로세싱 챔버들 간에 웨이퍼를 이동시킬 시에 필요한 로드락 챔버가 필요없게 되며, 이를 위해서, 프로세스 챔버 간의 챔버 분리부가 개방될 수 있다.In the semiconductor processing apparatus having the vertically stacked multi-process chamber configuration of the present invention, a load lock chamber necessary for moving a wafer between processing chambers is not required, and for this purpose, a chamber separation unit between the process chambers may be opened.

Description

반도체 프로세싱을 위한 수직 적층형 다중 챔버{vertically stacked multi-chamber for processing semiconductor}Vertically stacked multi-chamber for processing semiconductor

본 발명은 반도체 프로세싱을 위한 수직 적층형 다중 챔버에 관한 것이다. FIELD OF THE INVENTION The present invention relates to a vertically stacked multi-chamber for semiconductor processing.

대한민국 공개특허 번호 10-2005-0093951는 반도체 공정을 위한 적층형 챔버를 개시하고 있다. 이 선해 문헌에서는 내부에 일정한 반응공간을 형성하고 기판을 안치하는 서셉터와, 상기 서셉터 상부에 위치하며 RF전원에 연결되는 플라즈마 전극과, 가스분사수단과, 배기수단을 각각 포함하는 다수의 공정챔버를 상하로 적층한 챔버 모듈과; 상기 다수의 공정챔버 각각의 측면에 도어를 사이에 두고 연결되며, 상기 기판을 임시 저장하는 다수의 로드락 챔버로 구성되는 로드락 모듈과; 상면에 상기 기판을 안치하여, 상기 로드락챔버와 상기 공정챔버 사이에서 다수의 롤러의 구동에 의해서 상기 기판을 운송하는 기판 트레이; 및 상기 로드락 모듈의 측면에 위치하며 상기 기판을 적재하는 카세트를 포함하는 기판 저장모듈을 포함하고 있다.Korean Patent Laid-Open Publication No. 10-2005-0093951 discloses a stacked-type chamber for a semiconductor process. In this document, a plurality of processes including a susceptor for forming a constant reaction space therein and for placing a substrate, a plasma electrode positioned above the susceptor and connected to an RF power source, a gas injection means, and an exhaust means, respectively a chamber module in which chambers are stacked up and down; a load lock module connected to each side of the plurality of process chambers with a door interposed therebetween, the load lock module including a plurality of load lock chambers for temporarily storing the substrate; a substrate tray for placing the substrate on an upper surface and transporting the substrate by driving a plurality of rollers between the load lock chamber and the process chamber; and a substrate storage module located on the side of the load lock module and including a cassette for loading the substrate.

본 발명은 로드락 챔버 (loadlock chamber) 가 필요없는 다수의 적층형 공정 챔버들을 갖는 반도체 프로세스 장치를 제공하는 것을 목적으로 한다. 이는 다음과 같은 기술적 구성에 의해서 달성될 수 있다. SUMMARY OF THE INVENTION It is an object of the present invention to provide a semiconductor process apparatus having a plurality of stacked process chambers that does not require a loadlock chamber. This can be achieved by the following technical configuration.

본 발명의 일 양태에 따라서, 수직 적층형 프로세스 챔버들을 갖는 반도체 프로세싱 장치로서, 수직으로 적층된 복수의 프로세스 챔버들; 및 상기 복수의 프로세스 챔버들 간을 분리하는 챔버 분리부들을 포함하며, 상기 복수의 챔버 분리부들 각각은 자신이 분리하고 있는 프로세스 챔버들이 서로 연통되도록 구성될 수 있는, 반도체 프로세싱 장치가 제공된다.According to one aspect of the present invention, there is provided a semiconductor processing apparatus having vertically stacked process chambers, comprising: a plurality of vertically stacked process chambers; and chamber separation units separating the plurality of process chambers, wherein each of the plurality of chamber separation units may be configured such that process chambers from which it is separated communicate with each other.

일 실시예에서, 상기 복수의 챔버 분리부들 각각은 프로세스 챔버 벽 내측에 배치되어서 자신이 분리하고 있는 프로세스 챔버들이 서로 연통되도록 개방되는, 반도체 프로세싱 장치가 제공된다.In one embodiment, each of the plurality of chamber separators is disposed inside a process chamber wall so that the process chambers it is separating are open to communicate with each other.

일 실시예에서, 상기 복수의 챔버 분리부들 각각은 자신이 분리하고 있는 프로세스 챔버들이 서로 연통되도록 프로세스 챔버들 내측 및 외측으로 수평으로 인입 또는 인출가능한, 반도체 프로세싱 장치가 제공된다.In one embodiment, each of the plurality of chamber separation units is horizontally retractable or withdrawable inside and out of the process chambers so that the process chambers from which they are separated communicate with each other, the semiconductor processing apparatus is provided.

일 실시예에서, 각 프로세스 챔버들에 대응되게 배치되며 해당 프로세스 챔버 내로 수평으로 인입 또는 인출가능한 복수의 프로세스 가스 공급 기구들을 더 포함하는, 반도체 프로세싱 장치가 제공된다.In one embodiment, a semiconductor processing apparatus is provided, which further includes a plurality of process gas supply mechanisms disposed to correspond to the respective process chambers and horizontally drawn into or withdrawn into the process chambers.

일 실시예에서, 작업 대상인 기판을 지지하는 기판 지지부; 및 상기 기판 지지부를 수직 방향으로 이동시키는 기판 수직 이동부를 더 포함하는, 반도체 프로세싱 장치가 제공된다.In one embodiment, a substrate support for supporting a substrate to be worked; and a substrate vertical movement unit configured to move the substrate support unit in a vertical direction.

일 실시예에서, 상기 기판 지지부는 위치 센서를 더 포함하는, 반도체 프로세싱 장치가 제공된다.In one embodiment, the substrate support further comprises a position sensor.

일 실시예에서, 상기 기판 수직 이동부가 상기 기판 지지부를 수직으로 이동시킬 때에, 해당 챔버 분리부를 개방시키거나 프로세스 챔버 벽 외측으로 수평으로 이동시키는 제어부를 더 포함하는, 반도체 프로세싱 장치가 제공된다.In one embodiment, there is provided a semiconductor processing apparatus, further comprising: a control unit for opening a corresponding chamber separation unit or horizontally moving a wall of the process chamber when the substrate vertical moving unit moves the substrate support unit vertically.

일 실시예에서, 상기 제어부는 상기 기판 지지부의 수직 이동이 종료되면, 해당 프로세스 가스 공급 기구를 해당 프로세스 챔버 내측으로 수평으로 인입시키는, 반도체 프로세스 장치가 제공된다.In an embodiment, when the vertical movement of the substrate support unit is finished, the control unit horizontally introduces the process gas supply mechanism into the process chamber.

도 1은 본 발명의 일 실시예에 따른 적층형 챔버들의 구성을 예시한다.
도 2는 본 발명의 일 실시예에 따른 챔버 분리부의 동작 상태를 예시한다.
도 3은 본 발명의 일 실시예에 따른 챔버 분리부의 구성을 예시한다.
도 4는 본 발명의 일 실시예에 따른 적층형 챔버들의 구성을 예시한다.
도 5는 본 발명의 일 실시예에 따른 적층형 챔버들의 이동 상태를 도시한다.
도 6은 본 발명의 일 실시예에 따른 적층형 챔버의 프로세스 제 1 준비 상태를 도시한다.
도 7은 본 발명의 일 실시예에 따른 적층형 챔버의 프로세스 제 2 준비 상태를 도시한다.
도 8은 본 발명의 일 실시에에 따른, 반도체 프로세싱 장치의 제어부의 블록도이다.
1 illustrates the configuration of stacked chambers according to an embodiment of the present invention.
2 illustrates an operating state of a chamber separation unit according to an embodiment of the present invention.
3 illustrates a configuration of a chamber separation unit according to an embodiment of the present invention.
4 illustrates the configuration of stacked chambers according to an embodiment of the present invention.
5 illustrates a movement state of the stacked-type chambers according to an embodiment of the present invention.
6 shows a process first preparation state of a stacked chamber according to an embodiment of the present invention.
7 shows a process second preparation state of a stacked chamber according to an embodiment of the present invention.
8 is a block diagram of a control unit of a semiconductor processing apparatus according to an exemplary embodiment.

도 1은 본 발명의 일 실시예에 따른 수직 적층형 다중 프로세스 챔버들을 포함하는 반도체 프로세싱 장치 (100) 의 개략도이다. 이 장치 (100) 는 상부 프로세스 챔버 (101), 중간 프로세스 챔버 (102) 및 하부 프로세스 챔버 (103) 를 포함하지만, 본 발명은 이러한 3 개의 프로세스 챔버로 한정되지 않고, 2 개의 중간, 4 개 이상의 프로세스 챔버에도 적용될 수 있다. 이러한 적용은 이하의 본 발명의 교시 사항들을 참조하면 본 발명의 당업자에게 용이하게 설계 변경될 수 있다. 이 3 개의 프로세스 챔버들 (101 내지 103) 은 서로 챔버 분리부 (104 및 105) 에 의해서 서로 분리되어 있다. 도 1은 작업 대상인 웨이퍼 또는 반도체 기판 (107) 이 중간 프로세스 챔버 (102) 내에 있는 상태를 예시적 차원에서 도시하고 있다. 도시되지는 않았지만, 상부 프로세스 챔버 (101), 중간 프로세스 챔버 (102) 및 하부 프로세스 챔버 (103) 는 그 외부의 진공 챔버 (미도시) 에 의해서 둘러싸여 있어서 진공 상태가 유지될 수 있다.1 is a schematic diagram of a semiconductor processing apparatus 100 including vertically stacked multiple process chambers in accordance with an embodiment of the present invention. The apparatus 100 includes an upper process chamber 101 , an intermediate process chamber 102 , and a lower process chamber 103 , but the present invention is not limited to these three process chambers, two intermediate, four or more It can also be applied to process chambers. These applications can be easily modified by those skilled in the art with reference to the teachings of the present invention below. These three process chambers 101 to 103 are separated from each other by chamber separators 104 and 105 . FIG. 1 shows, in an exemplary dimension, a state in which a wafer or semiconductor substrate 107 to be worked is in an intermediate process chamber 102 . Although not shown, the upper process chamber 101, the intermediate process chamber 102, and the lower process chamber 103 are surrounded by a vacuum chamber (not shown) outside thereof, so that a vacuum state can be maintained.

또한, 반도체 기판 또는 웨이퍼 (107) 가 지지되는 기판 지지부 (106) 가 도 1에서 수평 방향으로 설치되어 있으며, 기판 지지부 (106) 의 실례는 페데스탈이다. 이 페데스탈은 웨이퍼 척킹 또는 디척킹 (dechcuking) 메카니즘을 포함할 수 있다. 또한, 이 기판 지지부 (106) 를 상하 방향으로 이동시키기 위한 수직 이송 메카니즘 (108) 이 존재한다. 이러한 수직 이송 메카니즘의 실례는 리프트 기구일 수 있다. 이러한 수직 이송 메카니즘 (108) 은 수직 방향 구동부 (115) 에 의해서 구동될 수 있다.Further, a substrate support 106 on which a semiconductor substrate or wafer 107 is supported is provided in the horizontal direction in FIG. 1 , and an example of the substrate support 106 is a pedestal. This pedestal may include a wafer chucking or dechcuking mechanism. Also, there is a vertical transfer mechanism 108 for moving this substrate support 106 in the up-down direction. An example of such a vertical transport mechanism could be a lift mechanism. This vertical transport mechanism 108 can be driven by a vertical drive 115 .

또한, 상부 프로세스 챔버 (101) 내외를 수평 방향으로 이동할 수 있는 상부 가스 공급 기구 (109), 예를 들어서 상부 샤워헤드가 구성되어 있다. 이와 유사하게, 중간 프로세스 챔버 (102) 내외를 수평 방향으로 이동할 수 있는 중간 가스 공급 기구 (110), 예를 들어서 중간 샤워헤드가 구성되어 있다. 이와 유사하게, 하부 프로세스 챔버 (103) 내외를 수평 방향으로 이동할 수 있는 하부 가스 공급 기구 (111), 예를 들어서 하부 샤워헤드가 구성되어 있다. 이러한 상부 가스 공급 기구 (109), 중간 가스 공급 기구 (110) 및 하부 가스 공급 기구 (111) 는 공통 수평 방향 구동부 (112) 에 의해서 구동된다. 이와 달리, 이러한 상부 가스 공급 기구 (109), 중간 가스 공급 기구 (110) 및 하부 가스 공급 기구 (111) 는 개별 수평 방향 구동부들 (미도시) 에 의해서 구동될 수도 있다.In addition, an upper gas supply mechanism 109 capable of moving in and out of the upper process chamber 101 in the horizontal direction, for example, an upper showerhead is configured. Similarly, an intermediate gas supply mechanism 110 that can horizontally move in and out of the intermediate process chamber 102, for example, an intermediate showerhead is configured. Similarly, a lower gas supply mechanism 111 that can horizontally move in and out of the lower process chamber 103, for example, a lower showerhead is configured. These upper gas supply mechanism 109 , intermediate gas supply mechanism 110 , and lower gas supply mechanism 111 are driven by a common horizontal drive unit 112 . Alternatively, these upper gas supply mechanism 109, intermediate gas supply mechanism 110 and lower gas supply mechanism 111 may be driven by separate horizontal drive units (not shown).

또한, 상부 프로세스 챔버 (101) 와 중간 프로세스 챔버(102) 는 제 1 챔버 분리부 (104) 에 의해서 분리되고 있으며, 중간 프로세스 챔버 (102) 와 하부 프로세스 챔버(103) 는 제 2 챔버 분리부 (105) 에 의해서 분리되고 있다. 이러한 챔버 분리부들은 플레이트 형태로 존재할 수 있거나 다단 파이프 형태로 존재할 수 있다. 즉, 이러한 챔버 분리부 (104,105) 의 구성에 대해서는 도 2를 참조하여서 설명한다. 도 2의 상부 상태는 챔버 분리부 (104,105) 가 폐쇄된 상태 (CLOSED STATE) 를 말하고, 하부 상태는 챔버 분리부 (104,105) 가 개방된 상태 (OPEN STATE) 를 말한다. 폐쇄 상태에서는 챔버들이 서로 분리되어 있지만, 개방 상태에서는 챔버들이 서로 연통되어 있다. 폐쇄 상태 시에는 해당 프로세스가 해당 프로세스 챔버에서 수행되고, 개방 상태에서는 웨이퍼 또는 기판 (107) 이 다른 프로세스 챔버로 이동할 때의 상태이다. 일 실시예에서, 상부 프로세스 챔버 (101) 에서는 증착이 발생하고, 중간 프로세스 챔버 (102) 에서는 에칭이 발생하고, 하부 프로세스 챔버 (103) 에서는 세정이 발생할 수 있다. 그러나 이러한 바는 단지 예시적이며 반도체 공정 엔지니어에 의해서 각 챔버의 프로세스는 달리 특정될 수 있다. In addition, the upper process chamber 101 and the intermediate process chamber 102 are separated by a first chamber separator 104, and the intermediate process chamber 102 and the lower process chamber 103 are separated by a second chamber separator ( 105) is separated. These chamber separators may exist in the form of a plate or in the form of a multi-stage pipe. That is, the configuration of the chamber separation units 104 and 105 will be described with reference to FIG. 2 . The upper state of FIG. 2 refers to a state in which the chamber separation units 104 and 105 are closed (CLOSED STATE), and the lower state refers to a state in which the chamber separation units 104 and 105 are opened (OPEN STATE). In the closed state the chambers are isolated from each other, but in the open state the chambers are in communication with each other. In the closed state, the corresponding process is performed in the corresponding process chamber, and in the open state, the wafer or substrate 107 is moved to another process chamber. In one embodiment, deposition may occur in upper process chamber 101 , etching may occur in intermediate process chamber 102 , and cleaning may occur in lower process chamber 103 . However, these bars are exemplary only, and the process of each chamber may be differently specified by a semiconductor process engineer.

도 3은 이러한 개방 상태 또는 폐쇄 상태를 구현할 수 있는 챔버 분리부 (104, 105) 의 일 구성의 실례를 도시한다. 즉, 멀티 스텝 플레이트 타입으로 구성되어서 챔버 분리부 (104, 105) 의 일측 또는 양측이 확장 또는 수축될 수 있다. 즉, 챔버 분리부 (104, 105) 는 일반적으로 말해서 길이 조절이 가능한 구성을 가질 수 있다. 이러한 형태로는 자바라 타입이 있을 수도 있다. 이와 달리, 도 1과 달리 챔버 분리부 (104,105) 가 각 챔버 내측에 배치되는 것이 아니라, 챔버 외측에 있다가 구동부 (112) 에 의해서 수평으로 인입되거나 인출되는 구성을 취할 수도 있다. 즉, 이러한 챔버 분리부 (104,105) 는 반도체 기판 (107) 수직 이동 시에 기판 지지부 (106) 가 이동할 수 있도록 개방된 상태 또는 인출된 상태에 있다가 해당 프로세스 챔버에서 해당 프로세스를 시작하고자 할 때에 페쇄되거나 인입된 상태를 가질 수 있다. 도 4는 도 1과 달리 챔버 분리부 (104, 105) 가 외부에서 인출되거나 인입되는 구성의 반도체 프로세스 장치를 나타내고 있다. 3 shows an example of one configuration of chamber separators 104 , 105 that may implement such an open or closed state. That is, since it is configured as a multi-step plate type, one or both sides of the chamber separation units 104 and 105 can be expanded or contracted. That is, the chamber separators 104 and 105 may generally have a length-adjustable configuration. In this form, there may be a Javara type. Alternatively, unlike FIG. 1 , the chamber separation units 104 and 105 are not disposed inside each chamber, but may be horizontally drawn in or drawn out by the driving unit 112 after being outside the chamber. That is, these chamber separation units 104 and 105 are in an open or drawn out state so that the substrate support 106 can move when the semiconductor substrate 107 is vertically moved, and are closed when a corresponding process is started in the corresponding process chamber. or it may have an incoming state. FIG. 4 shows a semiconductor process apparatus having a configuration in which the chamber separation units 104 and 105 are drawn out or drawn in from the outside, unlike FIG. 1 .

또한, 상부 프로세스 챔버 (101), 중간 프로세스 챔버 (102) 및 하부 프로세스 챔버 (103) 내로는 각 상부 배기 채널 (114), 중간 배기 채널 (115) 및 하부 배기 채널 (116) 이 연통 설치되어 있다. 이러한 배기 채널이 각 챔버 내에서 해당 프로세스가 완료된 후에 해당 프로세스 가스를 배기하는 역할을 한다. 이러한 각 배기 채널들 각각은 공통 배기 펌프 또는 개별 배기 펌프 (미도시) 에 연결되어 있다.In addition, an upper exhaust channel 114, an intermediate exhaust channel 115, and a lower exhaust channel 116 are provided in communication with the upper process chamber 101, the intermediate process chamber 102, and the lower process chamber 103. . These exhaust channels serve to exhaust the corresponding process gas within each chamber after the corresponding process is completed. Each of these respective exhaust channels is connected to a common exhaust pump or a separate exhaust pump (not shown).

도 5는 웨이퍼 또는 기판 (107) 이 중간 프로세스 챔버 (102) 에서 작업을 마치고 상부 프로세스 챔버 (101) 에서 목표 작업을 받기 위해서 이동 중인 상태를 도시한다. 이를 위해서, 상부 프로세서 챔버 (101) 와 중간 프로세스 챔버 (102) 간의 챔버 분리부 (104) 가 개방 상태로 존재한다. 이러한 개방 상태는 도 3에서와 같은 다단 플레이트가 챔버 내측에서 외측으로 이동하거나, 아니면 도 4에서와 같이 분리 플레이트가 챔버 외측으로 인출됨으로써 이루어질 수 있다. 이러한 인출 및 인입 시에 기밀 상태를 유지하기 위해서, 챔버 벽과 챔버 분리부 간에는 밀봉 실링 (sealing) 이 존재한다. 또한, 이러한 밀봉 실링은 수평 이동하는 예를 들어서 샤워헤드와 같은 프로세스 공급 기구들 (109 내지 111) 과 챔버 벽 간에도 존재할 수 있다. 또한, 이러한 밀봉 실링은 수직 이동 기구 (108) 와 챔버 벽 간에도 존재할 수 있다. FIG. 5 shows a state in which the wafer or substrate 107 is being moved to finish operation in the intermediate process chamber 102 and receive a target operation in the upper process chamber 101 . For this purpose, the chamber separation 104 between the upper processor chamber 101 and the intermediate process chamber 102 is in an open state. Such an open state may be achieved by moving the multi-stage plate from the inside to the outside of the chamber as shown in FIG. 3 or by withdrawing the separation plate to the outside of the chamber as shown in FIG. 4 . In order to maintain airtightness during these withdrawals and retractions, there is a sealing sealing between the chamber wall and the chamber separation. Such a hermetic seal may also exist between the chamber wall and the process supply mechanisms 109 to 111 that move horizontally, for example a showerhead. Such a hermetic seal may also exist between the vertical movement mechanism 108 and the chamber wall.

도 6은 본 발명의 일 실시예에 따른 적층형 챔버의 프로세스 제 1 준비 상태를 도시한다. 도 7은 본 발명의 일 실시예에 따른 적층형 챔버의 프로세스 제 2 준비 상태를 도시한다. 제 1 준비 상태에서는 페데스탈과 같은 웨이퍼 지지부 (106) 가 챔버 분리부 (104) 와 동일한 높이에 위치하게 된다. 이러한 정밀한 높이 일치를 위해서 웨이퍼 지지부 (106) 에는 레이저 센서와 같은 위치 감지 센서가 존재할 수도 있다. 또한, 웨이퍼 지지부 (106) 와 챔버 분리부 (104) 간의 접촉 시에 그 접촉하는 곳에 역시 밀봉 실링이 존재할 수 있다. 제 2 준비 상태에서는 상부 챔버에 대응하는 상부 샤워헤드 (109) 가 상부 프로세스 챔버 (101) 내부로 이동하게 된다. 이러한 이동은 구동부 (112) 에 연결된 상부 수평 방향 구동부 (109a) (도 7 참조) 에 의해서 실현되게 된다. 이러한 제 2 준비 상태가 이루어지면, 해당 프로세스 가스가 상부 샤워헤드 (109) 를 통해서 기판 (107) 상으로 배출되게 된다. 해당 프로세스 가스는 공정이 증착이면 증착 가스, 에칭이면 에칭 가스, 세정이면 세정 가스가 배출된다. 6 shows a process first preparation state of a stacked chamber according to an embodiment of the present invention. 7 shows a process second preparation state of a stacked chamber according to an embodiment of the present invention. In the first ready state, the wafer support 106 such as a pedestal is positioned at the same height as the chamber separation 104 . For such precise height matching, a position detection sensor such as a laser sensor may be present on the wafer support 106 . Further, upon contact between the wafer support 106 and the chamber separator 104 , a hermetic seal may also be present where the contact is made. In the second preparation state, the upper showerhead 109 corresponding to the upper chamber moves into the upper process chamber 101 . This movement is realized by an upper horizontal drive unit 109a (see FIG. 7 ) connected to the drive unit 112 . When this second preparation state is achieved, the corresponding process gas is discharged onto the substrate 107 through the upper showerhead 109 . The process gas is a deposition gas if the process is deposition, an etching gas if etching, and a cleaning gas if cleaning.

도 8은 본 발명의 일 실시에에 따른, 반도체 프로세싱 장치의 제어부 (114) 의 블록도이다. 제어부 (114) 는 프로세스 챔버 분리부들 (104, 105) 의 개방 또는 폐쇄 동작, 또는 수평 인입 또는 인출 동작 또는 수평 내측 이동 또는 수평 외측 이동을 제어하는 챔버 분리부 동작 제어부 (114a) 를 포함한다. 제어부 (114) 는 해당 프로세스 가스 공급 기구들 (109 내지 111) 의 수평 인입 또는 인출 동작 또는 수평 내측 이동 또는 수평 외측 이동을 제어하는 프로세스 가스 공급 기구 동작 제어부 (114b) 를 포함한다. 제어부 (114) 는 기판 지지부를 이동시키는 기판 수직 이동 기구 (108) 의 상향 이동 또는 하향 이동 또는 정지를 제어하는 기판 수직 이동 기구 동작 제어부 (114c) 를 포함한다. 또한, 제어부 (114) 는 프로세스 가스의 공급을 제어하는 프로세 가스 공급 제어부 (114d) 를 포함한다. 또한, 제어부 (114) 는 프로세스 가스의 배출을 제어하는 프로세스 가스 배출 제어부 (114e) 를 포함한다. 이러한 각 제어부의 하위 컴포넌트들은 소프트웨어, 하드웨어 또는 이들의 조합으로 구현될 수 있다.8 is a block diagram of a control unit 114 of a semiconductor processing apparatus according to an embodiment of the present invention. The control unit 114 includes a chamber separation unit operation control unit 114a that controls the opening or closing operation of the process chamber separation units 104 , 105 , or a horizontal retracting or withdrawing operation or a horizontal inward movement or horizontal outward movement. The control unit 114 includes a process gas supply mechanism operation control unit 114b that controls the horizontal intake or withdrawal operation or horizontal inward movement or horizontal outward movement of the corresponding process gas supply mechanisms 109 to 111 . The control unit 114 includes a substrate vertical movement mechanism operation control unit 114c that controls the upward movement or downward movement or stop of the substrate vertical movement mechanism 108 for moving the substrate support. Also, the control unit 114 includes a process gas supply control unit 114d that controls the supply of the process gas. Also, the control unit 114 includes a process gas discharge control unit 114e that controls discharge of the process gas. Subcomponents of each of these controllers may be implemented in software, hardware, or a combination thereof.

상기 제어부 (114) 는 기판 수직 이동 기구 (108) 가 상기 기판 지지부 (107) 를 수직으로 이동시킬 때에, 해당 챔버 분리부 (104, 105) 를 개방시키거나 프로세스 챔버 벽 외측으로 수평으로 이동시킨다. 이 때에, 기판 수직 이동 기구 동작 제어부 (114c) 및 챔버 분리부 동작 제어부 (114a) 가 인에이블된다 (enabled). 또한, 상기 제어부 (114) 는 상기 기판 지지부의 수직 이동이 종료되면, 해당 프로세스 가스 공급 기구 (109 내지 111) 를 해당 프로세스 챔버 내측으로 수평으로 인입시킨다. 이를 위해서, 프로세스 가스 공급 기구 동작 제어부 (114b) 가 인에이블된다. 이러한 인에이블 시에, 해당 제어부들은 해당하는 구동부들 (112, 113) 에 연결될 수 있다. 한편, 챔버 분리부 (104, 105) 를, 개방 또는 폐쇄하거나, 수평 인입 또는 인출하거나, 수평 내측 이동 또는 외측 이동시키는 것을 실현하는 구동부로서 구동부 (112) 가 사용될 수 있지만, 별도의 구동부 (미도시) 가 사용될 수 있다. 이 경우에, 이 구동부에 챔버 분리부 동작 제어부 (114a) 가 연결된다. 이러한 연결은 무선 네트워크, 유선 네트워크, 근거리 통신 등 다양한 방법에 의해서 이루어질 수 있다. The control unit 114 opens or horizontally moves the chamber separators 104 and 105 to the outside of the process chamber wall when the substrate vertical movement mechanism 108 moves the substrate support 107 vertically. At this time, the substrate vertical movement mechanism operation control unit 114c and the chamber separation unit operation control unit 114a are enabled. Also, when the vertical movement of the substrate support unit is finished, the control unit 114 horizontally introduces the process gas supply mechanisms 109 to 111 into the process chamber. For this purpose, the process gas supply mechanism operation control unit 114b is enabled. When this is enabled, the corresponding control units may be connected to the corresponding driving units 112 and 113 . On the other hand, the driving unit 112 may be used as a driving unit for realizing opening or closing the chamber separation units 104 and 105, horizontally retracting or withdrawing, or horizontally inwardly moving or outwardly moving, but a separate driving unit (not shown) ) can be used. In this case, the chamber separation unit operation control unit 114a is connected to this driving unit. Such a connection may be made by various methods such as a wireless network, a wired network, and short-distance communication.

본 명세서에서는 본 발명의 실시를 위해서 필수적인 구성 요소인 플라즈마 발생과 관련된 RF 관련 컴포넌트들에 대한 구체적 기술을 하지 않았다. 이는 본 발명의 논점을 흐리지 않게 하기 위해서이다. In this specification, specific descriptions of RF-related components related to plasma generation, which are essential components for carrying out the present invention, are not described. This is in order not to obscure the point of the present invention.

프로세싱 챔버들은 다양한 재료들 및 이들 각각의 농도들, 압력, 온도, 및 다른 프로세스 파라미터들을 센싱하고 프로세스 동안 반응기 조건들에 관한 정보를 제어부에 제공하기 위한 센서들을 포함할 수도 있다. 프로세스 동안 모니터링될 수도 있는 챔버 센서들의 예들은 질량 유량 제어기들, 압력계들과 같은 압력 센서들, 및 페데스탈 내에 위치된 열전대들을 포함한다. 센서들은 또한 챔버 내의 가스들의 존재를 모니터링하기 위한 적외선 검출기 또는 광학 검출기를 포함할 수도 있다. The processing chambers may include sensors for sensing the various materials and their respective concentrations, pressure, temperature, and other process parameters and providing information to the control unit regarding reactor conditions during the process. Examples of chamber sensors that may be monitored during the process include mass flow controllers, pressure sensors such as manometers, and thermocouples located within the pedestal. The sensors may also include an infrared or optical detector for monitoring the presence of gases within the chamber.

특정한 실시예들에서, 제어부 (114) 는 처리 및/또는 후속하는 디포지션 동안 프로세스 조건들을 제어하도록 채택된다. 제어부 (114) 는 통상적으로 하나 이상의 메모리 디바이스들 및 하나 이상의 프로세서들을 포함할 것이다. 프로세서는 CPU 또는 컴퓨터, 아날로그 및/또는 디지털 입력/출력 접속부들, 스텝퍼 모터 제어기 보드들 등을 포함할 수도 있다. 통상적으로 제어부 (114) 와 연관된 사용자 인터페이스가 있을In certain embodiments, control 114 is adapted to control process conditions during processing and/or subsequent deposition. Control 114 will typically include one or more memory devices and one or more processors. A processor may include a CPU or computer, analog and/or digital input/output connections, stepper motor controller boards, and the like. There will typically be a user interface associated with control 114 .

것이다. 사용자 인터페이스는 디스플레이 스크린, 장치 및/또는 프로세스 조건들의 그래픽 소프트웨어 디스플레이들 및 포인팅 디바이스들, 키보드, 터치 스크린, 마이크로폰, 등과 같은 사용자 입력 디바이스들을 포함할수도 있다.will be. The user interface may include a display screen, graphical software displays of apparatus and/or process conditions and user input devices such as pointing devices, keyboard, touch screen, microphone, and the like.

특정한 실시예들에서, 제어부 (114) 는 또한 프로세스 동안, 가스 플로우 레이트, 챔버 압력, 생성기 프로세스 파라미터들을 포함하는, 모든 액티비티들을 제어할 수도 있다. 제어부 (114) 는 타이밍, 가스들의 혼합물, 챔버 압력, 페데스탈 (및 기판) 온도, 및 특정한 프로세스의 다른 파라미터들을 제어하기 위한 인스트럭션들의 세트들을 포함하는 시스템 제어 소프트웨어를 실행한다. 제어부는 또한 전달 시스템의 밸브들, 액체 전달 제어기들 및 MFC들뿐만 아니라 플로우 한정 밸브들 및 배출 라인을 조절함으로써 챔버 내의 다양한 프로세스 가스들의 농도를 제어할 수도 있다. 제어부는 타이밍, 가스들 및 액체들의 플로우 레이트들, 챔버 압력, 기판 온도, 및 특정한 프로세스의 다른 파라미터들을 제어하기 위한 인스트럭션들의 세트들을 포함하는 시스템 제어 소프트웨어를 실행한다. 일부 실시예들에서 제어기와 연관된 메모리 디바이스들 상에 저장된 다른 컴퓨터 프로그램들이 채택될 수도 있다. 특정한 실시예들에서, 제어부는 장치들의 다양한 컴포넌트들로/외부로의 기판의 이송을 제어한다.In certain embodiments, the controller 114 may also control all activities during the process, including gas flow rate, chamber pressure, generator process parameters. Control 114 executes system control software including sets of instructions for controlling timing, mixture of gases, chamber pressure, pedestal (and substrate) temperature, and other parameters of a particular process. The control may also control the concentration of various process gases in the chamber by adjusting the valves, liquid delivery controllers and MFCs of the delivery system, as well as flow limiting valves and exhaust line. The controller executes system control software comprising sets of instructions for controlling timing, flow rates of gases and liquids, chamber pressure, substrate temperature, and other parameters of a particular process. Other computer programs stored on memory devices associated with the controller may be employed in some embodiments. In certain embodiments, the control controls the transfer of the substrate to/out of the various components of the apparatus.

프로세스 시퀀스에서의 프로세스를 제어하기 위한 컴퓨터 프로그램 코드는 예를 들어 어셈블리 언어, C, C++,파스칼, 포트란, 또는 다른 것들과 같은 임의의 통상적인 컴퓨터 판독 가능한 프로그래밍 언어로 기록될 수 있다. 컴파일링된 객체 코드 또는 스크립이 프로그램 내에 특정된 태스크들을 수행하도록 프로세서에 의해서 실The computer program code for controlling a process in a process sequence may be written in any conventional computer readable programming language, such as, for example, assembly language, C, C++, Pascal, Fortran, or others. Compiled object code or scripts are executed by the processor to perform tasks specified in the program.

행된다. 시스템 소프트웨어는 다수의 상이한 방식들로 설계 또는 구성될 수도 있다. 예를 들어, 기술된 다양한 프로세스들을 수행하는데 필요한 챔버 컴포넌트들의 동작을 제어하도록 다양한 챔버 컴포넌트 서브루틴 또는 제어 객체가 기록될 수 있다. 이러한 목적을 위한 프로그램들 또는 프로그램들의 섹션들의 실례들은 가스 제어 코드, 압력 제어 코드 및 플라즈마 제어 코드를 포함한다.is done The system software may be designed or configured in many different ways. For example, various chamber component subroutines or control objects may be written to control the operation of the chamber components necessary to perform the various processes described. Examples of programs or sections of programs for this purpose include gas control code, pressure control code and plasma control code.

제어기 파라미터들은 예를 들어서, 각 동작 타이밍, 챔버 내 압력, 기판 온도, 프로세스 가스 플로우 레이트, RF 전력, 및 상기 기술된 다른 것들과 같은 프로세스 조건들에 관한 것이다. 이러한 파라미터들은 레시피의 형태로 사용자에게 제공되며 사용자 인터페이스를 사용하여서 입력될 수도 있다. 프로세스를 모니터링하기 위한The controller parameters relate to process conditions such as, for example, timing of each operation, pressure in the chamber, substrate temperature, process gas flow rate, RF power, and others described above. These parameters are provided to the user in the form of a recipe and may be entered using a user interface. to monitor the process

신호들이 제어부의 아날로그 및/또는 디지털 입력 접속부들에 의해서 제공될 수도 있다. 프로세스를 제어하기 위한 신호들은 장치의 아날로그 및 디지털 출력 접속부들 상의 출력이다.Signals may be provided by analog and/or digital input connections of the control unit. The signals for controlling the process are output on the analog and digital output connections of the device.

개시된 방법들 및 장치들은 또한 반도체 제조를 위한 리소그래피 및/또는 패터닝 하드웨어를 포함하는 시스템들에서 구현될 수도 있다. 또한, 개시된 방법들은 개시된 방법들에 선행하거나 후속하는 리소그래피 및/또는 패터닝 프로세스들로 구현될 수도 있다. 본 명세서에서 상술한 장치/프로세스는 예를 들어 반도체 소자, 디스플레이, LED, 광전 패널 등의 제조 또는 가공을 위한 리소그래피 패터닝 툴 또는 프로세스와 함께 사용될 수있다. 통상적으로, 이러한 툴들/프로세스들은 반드시 그러한 것은 아니지만 공통 제조 시설 내에서 함께 사용 또는 수행될 수 있다. 막 리소그래피 패터닝은 통상적으로 각각 복수의 가능한 툴을 사용하여 실현되는 다음의 동작들 중 몇몇 또는 모두를 포함하며, 이 동작들은 (1) 스핀 온 또는 스프레이 온 툴을 사용하여 기판과 같은 작업 대상에 포토레지스트를 도포하는 동작, (2) 고온 플레이트 퍼니스 또는 UV 경화 툴을 사용하여서 포토레지스트를 경화하는 동작, (3) 웨이퍼 스텝퍼와 같은 툴을 사용하여서 포토레지스트를 가시광선 또는 자외선 또는 x 선 광에 노출시키는 동작, (4) 습윤 벤치 (wet bench) 와 같은 툴을 사용하여서 레지스트를 선택적으로 제거하여 이를 패터닝하도록 상기 포토레지스트를 현상하는 동작, (5) 건식 또는 플라즈마 보조 에칭 툴을 사용하여 상기 레지스트 패턴을 그 아래의 막 또는 작업 대상에 전사하는 동작 및 (6) RF 또는 마이크로웨이브 플라즈마 레지스트 스트립퍼 (stripper) 와 같은 툴을 사용하여 포토레지스트를 제거하는 동작을 포함할 수 있다.The disclosed methods and apparatuses may also be implemented in systems including lithography and/or patterning hardware for semiconductor fabrication. Further, the disclosed methods may be implemented in lithography and/or patterning processes preceding or subsequent to the disclosed methods. The apparatus/processes described herein above may be used in conjunction with lithographic patterning tools or processes, for example, for the fabrication or processing of semiconductor devices, displays, LEDs, optoelectronic panels, and the like. Typically, but not necessarily, such tools/processes may be used or performed together within a common manufacturing facility. Film lithographic patterning includes some or all of the following operations, each typically realized using a plurality of possible tools, the operations comprising: (1) photolithography onto a workpiece, such as a substrate, using a spin-on or spray-on tool. applying the resist; (2) curing the photoresist using a hot plate furnace or UV curing tool; (3) exposing the photoresist to visible or ultraviolet or x-ray light using a tool such as a wafer stepper. (4) developing the photoresist to pattern it by selectively removing the resist using a tool such as a wet bench, (5) patterning the resist using a dry or plasma assisted etching tool and (6) removing the photoresist using a tool such as an RF or microwave plasma resist stripper.

전술한 발명이 이해의 명확성을 목적으로 다소 상세히 기술되었지만, 특정한 변화들 및 수정들이 첨부된 청구항들의 범위 내에서 실시될 수도 있다는 것이 자명할 것이다. 본 발명의 프로세스들, 시스템들, 및 장치를 구현하는 많은 대안적인 방식들이 있다는 것을 주의해야 한다. 따라서, 제공된 실시예들은 예시적이고 제한적인 것으로 간주되고, 본 발명은 본 명세서에 제공된 상세들로 제한되는 것은 아니다.Although the foregoing invention has been described in some detail for purposes of clarity of understanding, it will be apparent that certain changes and modifications may be practiced within the scope of the appended claims. It should be noted that there are many alternative ways of implementing the processes, systems, and apparatus of the present invention. Accordingly, the examples provided are to be considered illustrative and limiting, and the invention is not limited to the details provided herein.

Claims (8)

수직 적층형 프로세스 챔버들을 갖는 반도체 프로세싱 장치로서,
수직으로 적층된 복수의 프로세스 챔버들; 및
상기 복수의 프로세스 챔버들 간을 분리하는 챔버 분리부들을 포함하며,
상기 복수의 챔버 분리부들 각각은 자신에 의해서 서로 분리되고 있는 인접하는 프로세스 챔버들이 서로 연통되도록 변위가능하며,
상기 반도체 프로세싱 장치는,
작업 대상인 기판을 지지하는 기판 지지부; 및
상기 기판 지지부를 수직 방향으로 이동시키는 기판 수직 이동부를 더 포함하며,
상기 복수의 챔버 분리부들 각각은 상기 기판의 수직 이동 시에 상기 기판 지지부가 수직 이동할 수 있도록 해당 프로세스 챔버 외측으로 인출된 상태에 있다가 해당 프로세스 챔버에서 해당 프로세스를 시작하고자 할 때에 해당 프로세스 챔버 내로 인입되는 것을 특징으로 하는,
반도체 프로세싱 장치.
A semiconductor processing apparatus having vertically stacked process chambers, comprising:
a plurality of vertically stacked process chambers; and
and chamber separators separating the plurality of process chambers;
Each of the plurality of chamber separation parts is displaceable such that adjacent process chambers separated from each other by themselves communicate with each other,
The semiconductor processing device,
a substrate support for supporting a substrate to be worked; and
Further comprising a substrate vertical moving unit for moving the substrate support in a vertical direction,
Each of the plurality of chamber separation units is in a state of being drawn out of a corresponding process chamber so that the substrate support part can vertically move when the substrate is vertically moved, and is introduced into the corresponding process chamber when a corresponding process is to be started in the corresponding process chamber. characterized by being
semiconductor processing device.
삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete
KR1020150102066A 2015-07-18 2015-07-18 vertically stacked multi-chamber for processing semiconductor KR102401606B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150102066A KR102401606B1 (en) 2015-07-18 2015-07-18 vertically stacked multi-chamber for processing semiconductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150102066A KR102401606B1 (en) 2015-07-18 2015-07-18 vertically stacked multi-chamber for processing semiconductor

Publications (2)

Publication Number Publication Date
KR20150089999A KR20150089999A (en) 2015-08-05
KR102401606B1 true KR102401606B1 (en) 2022-05-23

Family

ID=53886279

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150102066A KR102401606B1 (en) 2015-07-18 2015-07-18 vertically stacked multi-chamber for processing semiconductor

Country Status (1)

Country Link
KR (1) KR102401606B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102170293B1 (en) 2019-03-29 2020-10-26 우석대학교 산학협력단 Portable gas burner

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5014985B2 (en) * 2004-06-04 2012-08-29 東京エレクトロン株式会社 Process processing system and method for processing substrates
JP5128918B2 (en) 2007-11-30 2013-01-23 株式会社Sokudo Substrate processing equipment
JP2014078669A (en) 2012-10-12 2014-05-01 Iza Corp Substrate processing apparatus and module for the same

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4358690B2 (en) * 2004-06-30 2009-11-04 東京エレクトロン株式会社 Vertical heat treatment apparatus and operation method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5014985B2 (en) * 2004-06-04 2012-08-29 東京エレクトロン株式会社 Process processing system and method for processing substrates
JP5128918B2 (en) 2007-11-30 2013-01-23 株式会社Sokudo Substrate processing equipment
JP2014078669A (en) 2012-10-12 2014-05-01 Iza Corp Substrate processing apparatus and module for the same

Also Published As

Publication number Publication date
KR20150089999A (en) 2015-08-05

Similar Documents

Publication Publication Date Title
TWI763759B (en) Methods and systems for performing atomic layer etching of a surface of a substrate that is exposed for processing
TW202043927A (en) Dry development of resists
US8440048B2 (en) Load lock having secondary isolation chamber
US20180308687A1 (en) Euv photopatterning and selective deposition for negative pattern mask
WO2020264571A1 (en) Dry chamber clean of photoresist films
KR102662003B1 (en) Vision-based wafer notch position measurement
US8801950B2 (en) Reduction of a process volume of a processing chamber using a nested dynamic inert volume
KR102673863B1 (en) Process tool for dry removal of photoresist
US10550469B2 (en) Plasma excitation for spatial atomic layer deposition (ALD) reactors
US20130000731A1 (en) Method and apparatus for fast gas exchange, fast gas switching, and programmable gas delivery
KR20150044421A (en) Abatement and strip process chamber in a load lock configuration
CN102308362A (en) Method and apparatus for minimizing contamination in semiconductor processing chamber
US20140069459A1 (en) Methods and apparatus for cleaning deposition chambers
US9613837B2 (en) Substrate processing apparatus and maintenance method thereof
TW202215570A (en) Dry backside and bevel edge clean of photoresist
JP2019525492A (en) Multi-chamber processing system with shared vacuum system
US20140179113A1 (en) Surface Treatment Methods and Systems for Substrate Processing
KR102401606B1 (en) vertically stacked multi-chamber for processing semiconductor
KR20210128017A (en) Multi-station semiconductor processing with independently adjustable pedestals
KR20160035982A (en) Gate valve and substrate processing system
KR101922811B1 (en) Substrate processing apparatus
US20160079100A1 (en) Vacuum carrier interface having a switchable reduced capacity airlock chamber
US20230360894A1 (en) High-conductance vacuum valves for wafer processing systems
KR102710214B1 (en) Atomic layer etching methods and apparatus
CN101266921A (en) Substrate processing method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant