KR102398734B1 - Low Inductance Type Capacitor - Google Patents
Low Inductance Type Capacitor Download PDFInfo
- Publication number
- KR102398734B1 KR102398734B1 KR1020220003704A KR20220003704A KR102398734B1 KR 102398734 B1 KR102398734 B1 KR 102398734B1 KR 1020220003704 A KR1020220003704 A KR 1020220003704A KR 20220003704 A KR20220003704 A KR 20220003704A KR 102398734 B1 KR102398734 B1 KR 102398734B1
- Authority
- KR
- South Korea
- Prior art keywords
- capacitor
- overlapping
- bus bar
- capacitor element
- output terminal
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 196
- 238000005192 partition Methods 0.000 claims abstract description 14
- 239000011347 resin Substances 0.000 claims abstract description 13
- 229920005989 resin Polymers 0.000 claims abstract description 13
- 238000004804 winding Methods 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims description 5
- 238000007751 thermal spraying Methods 0.000 claims 3
- 230000000052 comparative effect Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000002985 plastic film Substances 0.000 description 3
- 229920006255 plastic film Polymers 0.000 description 3
- 239000004734 Polyphenylene sulfide Substances 0.000 description 2
- 239000004743 Polypropylene Substances 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229920000728 polyester Polymers 0.000 description 2
- 229920000069 polyphenylene sulfide Polymers 0.000 description 2
- 229920001155 polypropylene Polymers 0.000 description 2
- 239000007921 spray Substances 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- 239000011701 zinc Substances 0.000 description 2
- 229910052725 zinc Inorganic materials 0.000 description 2
- 229910001297 Zn alloy Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 239000000446 fuel Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000004417 polycarbonate Substances 0.000 description 1
- 229920000515 polycarbonate Polymers 0.000 description 1
- 239000011112 polyethylene naphthalate Substances 0.000 description 1
- -1 polypropylene Polymers 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 230000007847 structural defect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
- H01G2/10—Housing; Encapsulation
- H01G2/106—Fixing the capacitor in a housing
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Inverter Devices (AREA)
Abstract
Description
본 발명은 균일하고 낮은 인덕턴스를 갖는 커패시터에 관한 것이다.The present invention relates to capacitors with uniform and low inductance.
일반적으로, 전기기기용, 진상용, 전자기기용, 전력전자용 커패시터 등은 각종 산업분야에서 널리 사용되고 있다. 이러한 커패시터는 유전체로 폴리에스터(PET) 수지, 폴리프로필렌(PP) 수지, 폴리에칠렌나프탈레이트(PEN) 수지, 폴리카보네이트(PC) 수지, 폴리페닐렌설파이드(PPS) 수지 등의 프라스틱필름을 사용하여, 프라스틱필름의 한면 또는 양면에 금속을 증착한 증착필름을 권취하고, 권취된 증착필름의 양면에는 아연, 아연 합금, 주석 또는 1차 아연 2차 주석을 용사하여, 용사면을 만들어 커패시터 소자를 제조한다.In general, capacitors for electric devices, jinsang, electronic devices, and power electronics are widely used in various industrial fields. These capacitors use plastic films such as polyester (PET) resin, polypropylene (PP) resin, polyethylene naphthalate (PEN) resin, polycarbonate (PC) resin, and polyphenylene sulfide (PPS) resin as dielectrics, A metal-deposited film is wound on one or both sides of a plastic film, and zinc, zinc alloy, tin or primary zinc secondary tin is thermally sprayed on both sides of the wound deposition film to make a thermal sprayed surface to manufacture a capacitor element. .
커패시터의 정전용량은 커패시터의 용도에 따라 차이가 있으므로 다른 N극부스바와 P극 부스바에 커패시터 소자(이하 소자)의 갯수를 가감하여 결선하여 커패시터를 제조하게 되는데, 작은 용량의 커패시터는 적은 수량의 소자를 결선하고 대용량 커패시터는 다수의 소자를 결선하여 커패시터를 제조한다.Since the capacitance of a capacitor is different depending on the purpose of the capacitor, a capacitor is manufactured by adding or subtracting the number of capacitor elements (hereinafter referred to as elements) to other N-pole busbars and P-pole busbars. is connected, and a large-capacity capacitor is manufactured by connecting a plurality of devices.
전력전자용 커패시터 부스바를 설계 방식에 따라 인덕턴스가 큰 차이가 발생한다. 전력전자용 커패시터의 인덕턴스 값이 큰 경우 인버터 내의 전력소자 IGBT, FET가 동작 시 스파이크성 전압의 크기가 결정된다. 즉 커패시터 인덕턴스가 작아지면 스파이크성 전압이 낮아지고 커패시터 인덕턴스가 커지면 스파이크성 전압이 커진다. A large difference in inductance occurs depending on the design method of capacitor busbars for power electronics. When the inductance value of the capacitor for power electronics is large, the magnitude of the spike voltage is determined when the power devices IGBT and FET in the inverter operate. That is, when the capacitor inductance decreases, the spike voltage decreases, and when the capacitor inductance increases, the spike voltage increases.
이 스파이크성 전압이 커지면 노이즈 발생량이 많아지면서 커패시터에 발열량이 증가하여 커패시터 내부 온도상승으로 내구성 수명이 저하되는 문제가 발생할 수 있다. 그리고 큰 스파이크성 전압은 커패시터의 유전체 프라스틱 필름의 절연력을 파괴시켜서 커패시터 용량감소로 수명이 저하 되는 문제가 발생할 수 있다. When the spike voltage increases, the amount of noise generated increases and the amount of heat generated in the capacitor increases, which may cause a problem in that the durability life is reduced due to the increase in the internal temperature of the capacitor. In addition, a large spike-like voltage may destroy the insulating power of the dielectric plastic film of the capacitor, which may cause a problem in that the lifespan of the capacitor is reduced due to a decrease in capacitor capacity.
그리고, 큰 스파이크성 전압이 발생 시 반도체 전력소자 IGBT, FET 등에서도 많은 열을 유발시키고 유발된 온도를 적절히 냉각시키지 못하면 전력소자의 정션 온도까지 도달 시 반조체 전력소자의 수명이 저하되었다. 큰 스파이크성 전압은 반도체 전력소자의 절연을 파괴시켜서 인버터의 치명적인 고장이 발생하는 경우가 있어 커패시터의 인덕턴스 값을 낮게 요청하여 전력전자용 커패시터 인덕턴스 값을 낮게 조립하는 방법을 창안하여 현실화시켜서 신재생 인버터(하이브리드 자동차, 전기 자동차, 연료전지 자동차 등에 사용됨)의 수명을 장수화 하는데 기여하기 위해서 본 발명을 고안하게 되었다.In addition, when a large spike-like voltage occurs, a lot of heat is induced even in semiconductor power devices such as IGBTs and FETs, and if the induced temperature is not properly cooled, the lifespan of the semi-structured power device is reduced when the junction temperature of the power device is reached. A large spike voltage destroys the insulation of the semiconductor power device, which in some cases causes fatal failure of the inverter. So, by requesting a low inductance value of the capacitor, we devise a method of assembling a low inductance value of the capacitor for power electronics and make it a reality. The present invention was devised in order to contribute to prolonging the lifespan of (used in hybrid vehicles, electric vehicles, fuel cell vehicles, etc.).
도 8은 종래의 커패시터이다. 도 8의 커패시터의 경우 커패시터 내부 및 커패시터 외장 케이스 밖으로 인출된 단자 모두 부스바가 서로 나란히 겹치지 않는 구조이므로 인덕턴스가 매우 큰 형태의 커패시터 구조이다.8 is a conventional capacitor. In the case of the capacitor of FIG. 8, since the busbars do not overlap each other in both the inside of the capacitor and the terminals drawn out of the capacitor exterior case, the capacitor structure has a very large inductance.
한국 특허 제10-1363285호( (주)뉴인텍 )는 분리 유닛형 부스바를 갖는 저인덕턴스형 케이스 탑재식 커패시터를 개시한다.Korean Patent No. 10-1363285 (New Intech Co., Ltd.) discloses a low-inductance-type case-mounted capacitor having a separate unit-type busbar.
본 발명은 두가지 종류의 커패시터 소자(드라이빙용 링크 커패시터, 급속 충전용 서브 커패시터)를 서로 다른 공간에 위치시키면서 하나의 케이스에 일체로 탑재되도록 구성함에 있어서 공간 활용도를 증가시킴과 함께 출력 단자에서 측정되는 유효 인덕턴스가 균일하여 편차가 적으며 또한 낮은 인덕턴스 값을 작을 수 있도록 하는 균일한 저인덕턴스형 커패시터를 제공하기 위함이다.The present invention increases space utilization in configuring two types of capacitor elements (a driving link capacitor, a fast charging sub-capacitor) to be mounted integrally in one case while locating them in different spaces. This is to provide a uniform low-inductance-type capacitor having a uniform effective inductance, so that the deviation is small, and the low inductance value can be small.
본 발명은 종래 기술보다 출력 단자 간의 인덕턴스 편차를 70% 이상 낮추고 인덕턴스를 약 30% 정도 감소시켜서 커패시터의 인덕턴스를 낮추므로 인버터 내 반도체 전력소자 IGBT, FET 스위칭 시 높은 스파이크성 전압을 현격히 감소시킬 수 있는 균일한 저인덕턴스형 커패시터를 제공하기 위함이다.The present invention lowers the inductance deviation between the output terminals by 70% or more and reduces the inductance by about 30% to lower the inductance of the capacitor compared to the prior art. This is to provide a uniform low inductance type capacitor.
본 발명은 커패시터, 전력소자 IGBT, FET의 온도상승이 감소되어 커패시터의 전기적인 특성향상과 품질의 신뢰성을 향상시킨 균일한 저인덕턴스형 커패시터를 제공하기 위한 것이다. 즉, 혹독한 온도특성 환경에서 커패시터의 성능향상과 커패시터와 반도체 전력소자 IGBT, FET의 내구성을 향상시킬 수 있는 균일한 저인덕턴스형 커패시터를 제공하기 위한 것이다.An object of the present invention is to provide a uniform low-inductance capacitor in which the temperature rise of the capacitor, the power device IGBT, and the FET is reduced, thereby improving the electrical characteristics of the capacitor and improving the reliability of the quality. That is, to provide a uniform low-inductance capacitor capable of improving the performance of the capacitor and the durability of the capacitor and semiconductor power devices IGBT and FET in a harsh temperature characteristic environment.
본 발명의 균일한 저인덕턴스형 커패시터는, 유전체 필름이 권취되어 형성되고 전도성의 용사면이 형성되고 나란하게 배열되는 복수개의 제1 커패시터 소자(10, High 커패시터 소자, 드라이빙 또는 완속 충전, 메인 커패시터 소자, 링크 케패시터 소자)들과; 상기 제1 커패시터 소자(10)의 상부 용사면에 전기적으로 접촉되고 링크 커패시터 소자(10) 영역 상부에 존재하는 제1 소자 접촉부(21)와, 상기 제1 소자 접촉부(21)로부터 일체로 연장되되 링크 커패시터 소자(10) 영역을 벗어나서 위치하는 제1 중첩부(23)와, 상기 제1 중첩부(23)를 사이에 두고 제1 소자 접촉부(21)의 반대편, 즉 전방 선단부에 형성되는 적어도 2개의 제1 출력 단자부(27)를 구비한 제1 부스바(20)와;The uniform low inductance type capacitor of the present invention is formed by winding a dielectric film, a conductive spray surface is formed, and a plurality of first capacitor elements (10, high capacitor element, driving or slow charging, main capacitor element) are arranged in parallel. , link capacitor elements) and; The first
상기 제1 커패시터 소자(10)의 하부 용사면에 전기적으로 접촉되는 제2 소자 접촉부(31)와, 상기 제2 소자 접촉부(31)의 선단에서 구부러져 상향 연장되는 격벽판부(32)와, 절연부재(S)를 사이에 두고 상기 제1 중첩부(23)와 겹쳐지는 제2 중첩부(33)와, 상기 제2 중첩부(33)를 사이에 두고 제2 소자 접촉부(31)의 반대편, 즉 전방 선단부 중 상기 제1 출력 단자부(27)와 상응하는 위치에 형성되는 제2 출력 단자부(37)를 구비한 제2 부스바(30)와; 상기 제1 커패시터 소자(10)와 제1 부스바(20)와 제2 부스바(30)와 서브 커패시터 소자(40)가 내장되는 케이스(미도시)와, 상기 케이스(미도시)에 충전되는 충전 수지;를 포함하여 구성되는 것이 특징이다.A second element contact
본 발명의 균일한 저인덕턴스형 커패시터에 있어서, 제1 커패시터 소자(10)는 케이스의 후방 영역에 위치하고, 케이스의 전방에 상기 제2 부스바(30)의 상기 격벽판부(22)와 제2 중첩부(33)에 의해 제2 소자용 공간(60)이 형성되고, 제2 커패시터 소자(40)가 상기 제2 소자용 공간(60)에 안치되고, 격벽판부(22)가 제1 커패시터 소자(10) 안치 공간과 상기 제2 소자용 공간(60)을 구획하는 것이 바람직하다.In the uniform low-inductance type capacitor of the present invention, the
본 발명의 균일한 저인덕턴스형 커패시터에 있어서, 제1 부스바(20)의 제1 소자 접촉부(21)의 폭과 제1 중첩부(13)의 폭의 비율, 또는 상기 제2 부스바(30)의 제2 소자 접촉부(31)의 폭(W1)과 제2 중첩부(33)의 폭(W2)의 비율은 1 : 0.2~0.6 범위 인 것이 바람직하다.In the uniform low inductance capacitor of the present invention, the ratio of the width of the first
본 발명의 균일한 저인덕턴스형 커패시터에 있어서, 제1 부스바(20)는 제1 중첩부(23)의 선단으로부터 상향 연장되는 제1 세로판(25)과 상기 제1 세로판(25)의 상단으로부터 전방으로 연장되는 제1 서브 중첩판(26)을 더 포함하여 구성되는 것이 바람직하다. 제2 부스바(30)는 제2 중첩부(33)의 선단으로부터 상향 연장되는 제2 세로판(35)과 상기 제2 세로판(35)의 상단으로부터 전방으로 연장되는 제2 서브 중첩판(36)을 더 포함하여 구성되고, 상기 제1 세로판(25)과 제2 세로판(35)은 절연부재(S)를 사이에 두고 겹쳐지고, 제1 서브 중첩판(26)과 제2 서브 중첩판(36)은 절연부재(S)를 사이에 두고 겹쳐지고, 제1 출력 단자부(27)는 상기 제1 서브 중첩판(26)의 선단으로부터 인출되어 구비되고, 제2 출력 단자부(37)는 상기 제2 서브 중첩판(36)의 선단으로부터 인출되어 구비된다.In the uniform low inductance type capacitor of the present invention, the
본 발명의 균일한 저인덕턴스형 커패시터에 있어서, 제2 부스바(30)의 제2 소자 접촉부(31)의 폭(W1)과 제2 중첩부(33)의 폭(W2)과 제2 서브 중첩판(36)의 폭(W3)의 비율은 1 : 0.31~0.60 : 0.1~0.30 범위 인 것이 바람직하다.In the uniform low-inductance capacitor of the present invention, the width W1 of the
본 발명에 따르는 경우, 두가지 종류의 커패시터 소자(드라이빙용 링크 커패시터, 급속 충전용 서브 커패시터)를 서로 다른 공간에 위치시키면서 하나의 케이스에 일체로 탑재되도록 구성함에 있어서 공간 활용도를 증가시킴과 함께 출력 단자에서 측정되는 유효 인덕턴스가 균일하여 편차가 적으며 또한 낮은 인덕턴스 값을 작을 수 있도록 하는 균일한 저인덕턴스형 커패시터가 제공된다.According to the present invention, two types of capacitor elements (a link capacitor for driving, a sub-capacitor for fast charging) are placed in different spaces, and space utilization is increased and the output terminal is configured to be mounted integrally in one case. A uniform low-inductance-type capacitor is provided that has a uniform effective inductance measured at , and thus has a small variation and allows a low inductance value to be small.
본 발명에 따르는 경우 종래 기술보다 출력 단자 간의 인덕턴스 편차를 70% 이상 낮추고 인덕턴스를 약 30% 정도 감소시켜서 커패시터의 인덕턴스를 낮추므로 인버터 내 반도체 전력소자 IGBT, FET 스위칭 시 높은 스파이크성 전압을 현격히 감소시킬 수 있는 균일한 저인덕턴스형 커패시터가 제공된다.According to the present invention, the inductance deviation between the output terminals is lowered by 70% or more and the inductance is reduced by about 30% to lower the inductance of the capacitor compared to the prior art. A uniform low inductance type capacitor is provided.
본 발명에 따르는 경우 커패시터, 전력소자 IGBT, FET의 온도상승이 감소되어 커패시터의 전기적인 특성향상과 품질의 신뢰성을 향상시킨 균일한 저인덕턴스형 커패시터를 제공하기 위한 것이다. 즉, 혹독한 온도특성 환경에서 커패시터의 성능향상과 커패시터와 반도체 전력소자 IGBT, FET의 내구성을 향상시킬 수 있는 균일한 저인덕턴스형 커패시터가 제공된다.According to the present invention, an object of the present invention is to provide a uniform low-inductance capacitor in which the temperature rise of the capacitor, the power device IGBT, and the FET is reduced, thereby improving the electrical characteristics of the capacitor and improving the reliability of the quality. That is, a uniform low-inductance type capacitor capable of improving the performance of the capacitor and the durability of the capacitor and semiconductor power devices IGBT and FET in a harsh temperature characteristic environment is provided.
도 1은 본 발명의 일실시예에 따른 균일한 저인덕턴스형 커패시터 후방 상부에서 바라본 사시도.
도 2(a, b)는 본 발명의 일실시예에 따른 균일한 저인덕턴스형 커패시터 전방 하부에서 바라본 사시도.
도 3은 본 발명의 일실시예에 따른 균일한 저인덕턴스형 커패시터 전방 상부에서 바라본 사시도.
도 4는 본 발명의 일실시예에 따른 균일한 저인덕턴스형 커패시터 측면도.
도 5는 본 발명의 일실시예에 따른 균일한 저인덕턴스형 커패시터 후방 상부에서 바라본 사시도(제5 부스바 추가).
도 6은 불균일 하고 높은 인덕턴스를 갖는 본 발명의 비교예 커패시터.
도 7은 본 발명의 일실시예에 따른 균일한 저인덕턴스형 커패시터 배치도.
도 8은 종래 기술에 따른 커패시터.1 is a perspective view seen from the upper rear of the uniform low inductance type capacitor according to an embodiment of the present invention.
2 (a, b) is a perspective view seen from the lower front of the uniform low inductance type capacitor according to an embodiment of the present invention.
3 is a perspective view of a uniform low-inductance capacitor in accordance with an embodiment of the present invention, as viewed from the top.
4 is a side view of a uniform low-inductance-type capacitor according to an embodiment of the present invention;
5 is a perspective view (with a fifth bus bar added) viewed from the upper rear of the uniform low inductance type capacitor according to an embodiment of the present invention.
6 is a comparative example capacitor of the present invention having a non-uniform and high inductance.
7 is a layout diagram of a uniform low inductance type capacitor according to an embodiment of the present invention.
8 is a capacitor according to the prior art.
이하에서 본 발명의 일실시예에 따른 균일한 저인덕턴스형 커패시터에 대하여 첨부된 도면을 참조하여 상세하게 설명한다. 도 1은 본 발명의 일실시예에 따른 균일한 저인덕턴스형 커패시터 후방 상부에서 바라본 사시도, 도 2(a, b)는 본 발명의 일실시예에 따른 균일한 저인덕턴스형 커패시터 전방 하부에서 바라본 사시도, 도 3은 본 발명의 일실시예에 따른 균일한 저인덕턴스형 커패시터 전방 상부에서 바라본 사시도, 도 4는 본 발명의 일실시예에 따른 균일한 저인덕턴스형 커패시터 측면도, 도 5는 본 발명의 일실시예에 따른 균일한 저인덕턴스형 커패시터 후방 상부에서 바라본 사시도(제5 부스바 추가), 도 6은 불균일 하고 높은 인덕턴스를 갖는 본 발명의 비교예 커패시터, 도 7은 본 발명의 일실시예에 따른 균일한 저인덕턴스형 커패시터 배치도이다.Hereinafter, a uniform low-inductance type capacitor according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings. 1 is a perspective view seen from the upper rear of a uniform low inductance type capacitor according to an embodiment of the present invention, and FIGS. 2A and 2B are a perspective view seen from the lower front of the uniform low inductance type capacitor according to an embodiment of the present invention. , FIG. 3 is a perspective view from the front of the uniform low inductance type capacitor according to an embodiment of the present invention, FIG. 4 is a side view of the uniform low inductance type capacitor according to an embodiment of the present invention, and FIG. 5 is an embodiment of the present invention A perspective view from the upper rear of the uniform low-inductance-type capacitor according to the embodiment (adding a fifth bus bar), FIG. 6 is a comparative example capacitor of the present invention having non-uniform and high inductance, and FIG. 7 is an embodiment of the present invention It is a layout diagram of a uniform low inductance type capacitor.
도 1 내지 도 3에 도시된 바와 같이, 본 발명의 일실시예에 따른 균일한 저인덕턴스형 커패시터는 제1 커패시터 소자(10, High 커패시터 소자, 드라이빙 또는 완속 충전, 메인 커패시터 소자, 링크 케패시터 소자)들과 제1 부스바(20)와 제2 부스바(30)와 케이스(미도시)와 케이스(미도시)에 충전되는 충전 수지를 포함하여 구성된다. 1 to 3, the uniform low-inductance capacitor according to an embodiment of the present invention is a first capacitor element (10, high capacitor element, driving or slow charging, main capacitor element, link capacitor element) ), the
도 1 내지 도 3에 도시된 바와 같이, 제1 커패시터 소자(10)는 유전체 필름이 권취되어 형성되고 전도성의 용사면이 형성되고 나란하게 배열되는 복수개(예를들어, 실시예에서 4개)로 구비된다. 제1 커패시터 소자(10)는 High 커패시터 소자, 메인 커패시터 소자, 링크 케패시터 소자 용어로 대체될 수 있으며 전기차 구동 모터 드라이빙 조건 또는 완속 충전 조건에서 사용될 수 있다. 전도성의 용사면은 소자의 양측면에 형성된 전극을 말하는 것으로 소자 전극이라는 용어를 포함하는 개념이며 전극이라는 용어로 대체될 수 있다. 1 to 3 , the
도 1 내지 도 3에 도시된 바와 같이, 제1 부스바(20)는 제1 커패시터 소자(10)의 상부 용사면에 전기적으로 접촉되고 링크 커패시터 소자(10) 영역 상부에 존재하는 제1 소자 접촉부(21)와, 상기 제1 소자 접촉부(21)로부터 일체로 연장되되 링크 커패시터 소자(10) 영역을 벗어나서 위치하는 제1 중첩부(23)와, 상기 제1 중첩부(23)를 사이에 두고 제1 소자 접촉부(21)의 반대편, 즉 전방 선단부에 형성되는 적어도 2개의 제1 출력 단자부(27)를 구비한다.1 to 3 , the
도 1 내지 도 3에 도시된 바와 같이, 제2 부스바(30)는 제1 커패시터 소자(10)의 하부 용사면에 전기적으로 접촉되는 제2 소자 접촉부(31)와, 상기 제2 소자 접촉부(31)의 선단에서 구부러져 상향 연장되는 격벽판부(32)와, 절연부재(S)를 사이에 두고 상기 제1 중첩부(23)와 겹쳐지는 제2 중첩부(33)와, 상기 제2 중첩부(33)를 사이에 두고 제2 소자 접촉부(31)의 반대편, 즉 전방 선단부 중 상기 제1 출력 단자부(27)와 상응하는 위치에 형성되는 제2 출력 단자부(37)를 구비한다.1 to 3 , the
케이스(미도시)는 제1 커패시터 소자(10)와 제1 부스바(20)와 제2 부스바(30)와 서브 커패시터 소자(40)가 내장되고 케이스(미도시)에 충전 수지가 충전된다. In the case (not shown), the
도 1 내지 도 3, 도 4에 도시된 바와 같이, 본 발명의 일실시예에 따른 균일한 저인덕턴스형 커패시터에 있어서, 제1 커패시터 소자(10)는 케이스의 후방 영역에 위치하고, 케이스의 전방에 상기 제2 부스바(30)의 상기 격벽판부(32)와 제2 중첩부(33)에 의해 제2 소자용 공간(60)이 형성되고, 제2 커패시터 소자(40)가 상기 제2 소자용 공간(60)에 안치되고, 격벽판부(32)가 제1 커패시터 소자(10) 안치 공간과 상기 제2 소자용 공간(60)을 구획한다.1 to 3 and 4, in the uniform low-inductance capacitor according to an embodiment of the present invention, the
도 4에 도시된 바와 같이, 본 발명의 일실시예에 따른 균일한 저인덕턴스형 커패시터에 있어서, 제1 부스바(20)의 제1 소자 접촉부(21)의 폭(커패시터 소자 영역의 상부에 위치하는 영역의 폭)과 제1 중첩부(23)의 폭(커패시터 소자 영역을 벗어나고 상기 제1 소자 접촉부와 동일한 평면을 형성하는 부분의 폭)의 비율, 또는 상기 제2 부스바(30)의 제2 소자 접촉부(31)의 폭(W1)과 제2 중첩부(33)의 폭(W2)의 비율은 1 : 0.2~0.6 범위 인 것이 바람직하다. 너무 작은 경우 인덕턴스 저감효과가 감소되고 제2 소자를 위한 공간이 작아지며, 너무 큰 경우 커패시터 용량에 비해 케이스의 크기 및 커패시터의 전체 크기가 과다해지는 문제점이 있어서 1 : 0.2~0.6 범위가 테스트 결과 적합함을 알수 있었다.4, in the uniform low-inductance capacitor according to the embodiment of the present invention, the width of the first
도 1 내지 도 3, 도 4에 도시된 바와 같이, 본 발명의 일실시예에 따른 균일한 저인덕턴스형 커패시터에 있어서, 제1 부스바(20)는 제1 중첩부(23)의 선단으로부터 상향 연장되는 제1 세로판(25)과 상기 제1 세로판(25)의 상단으로부터 전방으로 연장되는 제1 서브 중첩판(26)을 더 포함하여 구성된다. 제2 부스바(30)는 제2 중첩부(33)의 선단으로부터 상향 연장되는 제2 세로판(35)과 상기 제2 세로판(35)의 상단으로부터 전방으로 연장되는 제2 서브 중첩판(36)을 더 포함하여 구성된다.1 to 3 and 4 , in the uniform low inductance type capacitor according to the embodiment of the present invention, the
도시된 바와 같이, 제1 세로판(25)과 제2 세로판(35)은 절연부재(S)를 사이에 두고 겹쳐지고, 제1 서브 중첩판(26)과 제2 서브 중첩판(36)은 절연부재(S)를 사이에 두고 겹쳐지고, 제1 출력 단자부(27)는 상기 제1 서브 중첩판(26)의 선단으로부터 인출되어 구비된다. 제2 출력 단자부(37)는 상기 제2 서브 중첩판(36)의 선단으로부터 인출되어 구비된다.As shown, the first
이때 도 4에 도시된 바와 같이, 제2 부스바(30)의 제2 소자 접촉부(31)의 폭(W1)과 제2 중첩부(33)의 폭(W2)과 제2 서브 중첩판(36)의 폭(W3)의 비율은 1 : 0.2~0.60 : 0.1~0.30 범위 인 것이 바람직하다. 제2 서브 중첩판(36)의 폭(W3)이 너무 작은 경우 인덕턴스 저감효과가 감소되고 너무 큰 경우 커패시터 용량에 비해 커패시터의 전체 크기가 과다해지는 문제점이 있다.At this time, as shown in FIG. 4 , the width W1 of the second
도 1 내지 도 3에 도시된 바와 같이, 본 발명의 일실시예에 따른 균일한 저인덕턴스형 커패시터에 있어서, 제1 출력 단자부(27)는 상기 제1 서브 중첩판(26)의 선단으로부터 인출되게 적어도 2개 ~ 4개가 구비되고, 제2 출력 단자부(37)는 상기 제2 서브 중첩판(36)의 선단으로부터 인출되게 상기 제1 출력 단자부(27)와 상응하는 위치에 형성된다.1 to 3 , in the uniform low inductance type capacitor according to the embodiment of the present invention, the first output terminal part 27 is drawn out from the front end of the first
도 1 내지 도 3에 도시된 바와 같이, 본 발명의 일실시예에 따른 균일한 저인덕턴스형 커패시터에 있어서, 제1 커패시터 소자(10, High 커패시터 소자, 링크 케패시터 소자)는 전기차의 모터 구동 회로의 일부 요소를 이루고, 전기차의 드라이빙 또는 완속 충전시 사용되는 커패시터 소자(커패시터의 메인 소자)이다. 제2 커패시터 소자(40, Low 커패시터)는 전기차 고속 충전용( IGBT 또는 FET 이용)으로 사용되는 커패시터 소자(커패시터의 서브 소자, 서브 커패시터 소자, 전기 회로 내에서 링크 커패시터 소자와 다른 별도의 전기 소자로 구분됨)인 것이 바람직하다.1 to 3, in the uniform low-inductance capacitor according to an embodiment of the present invention, the first capacitor element 10 (high capacitor element, link capacitor element) is a motor driving circuit of an electric vehicle. It is a capacitor element (main element of the capacitor) that forms part of the element and is used for driving or slow charging of an electric vehicle. The second capacitor element (40, low capacitor) is a capacitor element (a sub element of a capacitor, a sub-capacitor element, and a separate electric element different from the link capacitor element in the electric circuit) used for high-speed charging of electric vehicles (using IGBT or FET). separated) is preferable.
도 5에 도시된 바와 같이, 제3 부스바(45)와 제4 부스바(46)와 제5 부스바(50)를 더 구비하고, 제3 부스바(45)와 제4 부스바(46)는 상기 제2 커패시터 소자(40)의 양측의 전도성 용사면에 각각 전기적으로 접촉된다. 제3 부스바(45)와 제4 부스바(46) 중 하나는 상기 링크 커패시터 소자(10)의 상부 용사면에 전기적으로 접촉된 제1 부스바(20)의 제1 중첩부(23) 상면보다 더 높게 인출되는 인출부(45a)를 구비한다. 제5 부스바(50)의 일지점은 상기 부스바 인출부(45a)와 전기적으로 접촉되도록 결합하고, 제5 부스바(50)는 상기 제1 부스바(20)의 제1 출력 단자부(27)와 상응하는 위치에 제5 출력 단자부(57)를 구비한다.5 , a
도 5에 도시된 바와 같이, 본 발명의 일실시예에 따른 균일한 저인덕턴스형 커패시터에 있어서 제5 부스바(50)는, 부스바 인출부(45a)와 전기적으로 접촉되도록 결합하는 수평판(51, 입력 단자 형성됨)과, 제1 부스바(20)의 제1 중첩부(23)의 선단으로부터 상향 연장되는 제1 세로판(25)과 절연부재(S)를 사이에 두고 겹쳐지도록 형성된 제5 세로판(55)과, 제5 세로판(55)의 상단으로부터 전방으로 연장되고 절연부재(S)를 사이에 두고 상기 제1 서브 중첩판(26)과 겹쳐지도록 형성된 제5 서브 중첩판(56)과, 제5 서브 중첩판(56)의 선단으로부터 인출되어 구비되는 제5 출력 단자부(57)를 구비한다.5, in the uniform low-inductance type capacitor according to an embodiment of the present invention, the
도 1 내지 도 4에 도시된 바와 같이, 본 발명의 일실시예에 따른 균일한 저인덕턴스형 커패시터는 상하면에 전극(전도성 용사면)을 구비하는 커패시터 소자와, 커패시터 소자의 상부 전극에 전기적으로 연결되는 상부 부스바와, 커패시터 소자의 하부 전극에 전기적으로 연결되는 하부 부스바와, 커패시터 소자와 상부 및 하부 부스바 유닛을 내장하는 케이스와, 케이스에 충전되는 충전 수지를 포함하여 구성된다.1 to 4, the uniform low-inductance capacitor according to an embodiment of the present invention is electrically connected to a capacitor element having electrodes (conductive sprayed surfaces) on upper and lower surfaces, and an upper electrode of the capacitor element. It is configured to include an upper busbar that is formed, a lower busbar electrically connected to a lower electrode of the capacitor element, a case in which the capacitor element and upper and lower busbar units are built, and a charging resin charged in the case.
또한, 본 발명의 일실시예에 따른 균일한 저인덕턴스형 커패시터는 상부 부스바와 하부 부스바는 절연부재(S)를 사이에 두고 겹쳐지는 제1, 제2 중첩부(23, 33)를 구비하고, 제1, 제2 중첩부(23, 33)를 사이에 두고 후방에 커패시터 소자의 상 하부 전극에 접촉하는 제1, 제2 소자 접촉부(21, 31)가 구비되고 전방에 각각 적어도 2개의 제1, 제 2출력 단자부(27, 37)들이 구비된다. 또한, 하부 부스바는 케이스 바닥에 위치하는 제2 소자 접촉부(31)와 제2 중첩부(33) 사이에 상기 제2 소자 접촉부(31)의 선단에서 상향 연장되는 격벽판부(32)를 구비한다.In addition, the uniform low-inductance capacitor according to an embodiment of the present invention includes first and second overlapping
<개선전 비교예 : 도 6><Comparative example before improvement: FIG. 6>
1) 커패시터 출력단자 P1.N1, P2N2, P3N3에서 인덕턴스(ESL) 측정시 P3N3 = 8.27, P2N2 = 11.16, P3N3 =12.25nH 산포가 크게 발생하였다.1) When measuring the inductance (ESL) at the capacitor output terminals P1.N1, P2N2, and P3N3, P3N3 = 8.27, P2N2 = 11.16, P3N3 = 12.25nH dispersion occurred significantly.
2) 출력단자에서 인덕턴스가 상기와 같이 차이가 크게 발생시 친환경자동차용 인버터에서 고속 스위칭시 인덕턴스에 비례하여 스파이크성 Harmonic 기전력이 증가하여 전력소자(IGBT) 및 필름 커패시터에서 열이 많이 발생하여 열화로 인하여 수명이 짧아지는 문제가 발생한다.2) When the inductance at the output terminal has a large difference as described above, the spike-like harmonic electromotive force increases in proportion to the inductance during high-speed switching in the inverter for eco-friendly vehicles. There is a problem that the lifespan is shortened.
3) 출력단자별 인덕턴스 측정시 P1N1 = 8.27nH, P2N2 = 11.16nH, P3N3 = 12.25nH 측정되었다.3) When measuring the inductance of each output terminal, P1N1 = 8.27nH, P2N2 = 11.16nH, P3N3 = 12.25nH were measured.
-. P3N3와 P2N2의 출력 단자 인덕턴스 값은 큰 차이가 없고 유사했고 P1N1의 출력단자에서는 인덕턴스 값이 가장 작게(8.27nH) 측정된 원인은 P3N3의 출력단자에 결선된 PN극 버스바가 나란히 겹처진 거리가 긴 상태에서 High Cap.에 결선되어 있어 인덕턴스 값이 작게 나왔다. -. The output terminal inductance values of P3N3 and P2N2 did not differ much and were similar, and the smallest inductance value (8.27 nH) was measured at the output terminal of P1N1. In this state, the inductance value is small because it is connected to the High Cap.
-. P2N2 및 P3N3의 출력단자 PN극 버스바가 나란히 겹친 거리가 매우 짧은 상태에서 High Cap.소자에 결선되어 있어 인덕턴스가 높게 형성된다.-. The PN pole bus bars of the output terminals of P2N2 and P3N3 are connected to the High Cap. device in a state where the overlapping distance is very short, so the inductance is formed high.
-. 도6과 같이 중앙에 High Cap. 소자 4개 + 우측 상단 Low Cap. 1개 + 좌측 하단에 Y Cap. 2개가 배치되어 있는 구조에서는 인덕턴스가 균일하게 나오기가 힘든 구조임, 즉 출력단 3개 유닛트(P1N1, P2N2, P3N3)에 커패시터 내측을 보면 PN극 버스바가 나란히 겹친 구조로 형성되고 겹친거리가 일정한 간격에서 High Cap.이 결선되어야 인덕턴스가 균일하게 나온다. -. As shown in Figure 6, the High Cap. 4 elements + Low Cap on the top right. 1 pc + Y Cap at the bottom left. In a structure in which two are arranged, the inductance is difficult to come out uniformly. That is, if you look inside the capacitor in the output terminal 3 units (P1N1, P2N2, P3N3), the PN pole busbar is formed in a structure that is overlapped side by side, and the overlapping distance is at a constant interval. High Cap. must be connected for uniform inductance.
비교예(도 6)의 구조는 구조적 결함이 있어 출력단자 3개 유닛트에서 커패시터 내측으로 PN극 버스바가 나란히 겹치게 하여 High Cap.에 일정한 간격에서 납땜이 되도록 실시예(도 1 내지 도 4)과 같이 개선하였다.The structure of the comparative example (FIG. 6) has a structural defect, so that the PN pole bus bars are overlapped side by side inside the capacitor from the three output terminal units to be soldered at regular intervals to the High Cap. improved.
<인덕턴스 개선 후 효과><Effect after improving inductance>
-. 출력단자에서 인덕턴스 측정시 개선 전 제품의 평균 인덕턴스는 10.56nh, 개선 후 제품의 평균 인덕턴스는 7.18nH, 32% 감소시킨다.-. When measuring the inductance at the output terminal, the average inductance of the product before the improvement is 10.56nh, and the average inductance of the product after the improvement is 7.18nH, which is reduced by 32%.
-. 출력단자에서 개선 전 제품의 인덕턴스 편차는 3.98nH, 개선 후 제품의 인덕턴스 편차는 1.28nH, 약 67.8% 편차 감소시킨다. -. At the output terminal, the inductance deviation of the product before improvement is 3.98nH, and the inductance deviation of the product after improvement is 1.28nH, which reduces the deviation by about 67.8%.
-. 본 필름 커패시터를 친환경 자동차용 인버터에 내장하여 시험 시 필름 커패시터 인덕턴스 감소로 인하여 스파이크성 Hamonic 기전력이 약 평균 32% 감소 및 편차는 약 67.8%가 감소할 것으로 예상된다.-. When this film capacitor is embedded in an eco-friendly car inverter and tested, it is expected that the spike-type Hamonic electromotive force will decrease by about 32% on average and the deviation by about 67.8% due to the reduction in film capacitor inductance.
아래는 측정 방법과 측정 결과를 보여준다. The measurement method and measurement result are shown below.
본 발명은 상기에서 언급한 바람직한 실시예와 관련하여 설명됐지만, 본 발명의 범위가 이러한 실시예에 한정되는 것은 아니며, 본 발명의 범위는 이하의 특허청구범위에 의하여 정하여지는 것으로 본 발명과 균등 범위에 속하는 다양한 수정 및 변형을 포함할 것이다.Although the present invention has been described with reference to the above-mentioned preferred embodiments, the scope of the present invention is not limited to these embodiments, and the scope of the present invention is defined by the following claims and is equivalent to the present invention various modifications and variations pertaining to
아래의 특허청구범위에 기재된 도면부호는 단순히 발명의 이해를 보조하기 위한 것으로 권리범위의 해석에 영향을 미치지 아니함을 밝히며 기재된 도면부호에 의해 권리범위가 좁게 해석되어서는 안될 것이다.The reference numerals described in the claims below are merely to aid the understanding of the invention and do not affect the interpretation of the scope of rights.
10 : 링크 커패시터 소자 20 : 제1 부스바
21 : 제1 소자 접촉부 23 : 제1 중첩부
25 : 제1 세로판 26 : 제1 서브 중첩판
27 : 제1 출력 단자부
30 : 제2 부스바 31 : 제2 소자 접촉부
32 : 격벽판부 33 : 제2 중첩부
35 : 제2 세로판 36 : 제2 서브 중첩판
37 : 제2 출력 단자부
40 : 제2 커패시터 소자 40a : 제2 소자용 공간
W1 : 제2 소자 접촉부 폭 W2 : 제2 중첩부 폭10: link capacitor element 20: first bus bar
21: first element contact portion 23: first overlapping portion
25: first vertical plate 26: first sub-overlap plate
27: first output terminal unit
30: second bus bar 31: second element contact part
32: bulkhead plate part 33: second overlapping part
35: second vertical plate 36: second sub-overlap plate
37: second output terminal unit
40: second capacitor element 40a: space for second element
W1: second element contact width W2: second overlapping portion width
Claims (10)
상기 제1 커패시터 소자(10)의 상부 용사면에 전기적으로 접촉되고 링크 커패시터 소자(10) 영역 상부에 존재하는 제1 소자 접촉부(21)와, 상기 제1 소자 접촉부(21)로부터 일체로 연장되되 제1 커패시터 소자(10) 영역을 벗어나서 위치하는 제1 중첩부(23)와, 상기 제1 중첩부(23)를 사이에 두고 제1 소자 접촉부(21)의 반대편, 즉 전방 선단부에 형성되는 적어도 2개의 제1 출력 단자부(27)를 구비한 제1 부스바(20)와;
상기 제1 커패시터 소자(10)의 하부 용사면에 전기적으로 접촉되는 제2 소자 접촉부(31)와, 상기 제2 소자 접촉부(31)의 선단에서 구부러져 상향 연장되는 격벽판부(32)와, 절연부재(S)를 사이에 두고 상기 제1 중첩부(23)와 겹쳐지는 제2 중첩부(33)와, 상기 제2 중첩부(33)를 사이에 두고 제2 소자 접촉부(31)의 반대편, 즉 전방 선단부 중 상기 제1 출력 단자부(27)와 상응하는 위치에 형성되는 제2 출력 단자부(37)를 구비한 제2 부스바(30)와;
상기 제1 커패시터 소자(10)와 제1 부스바(20)와 제2 부스바(30)와 제2 커패시터 소자(40)가 내장되는 케이스(미도시)와, 상기 케이스(미도시)에 충전되는 충전 수지;를 포함하여 구성되되,
상기 제1 부스바(20)는 제1 중첩부(23)의 선단으로부터 상향 연장되는 제1 세로판(25)과 상기 제1 세로판(25)의 상단으로부터 전방으로 연장되는 제1 서브 중첩판(26)을 더 포함하여 구성되고,
상기 제2 부스바(30)는 제2 중첩부(33)의 선단으로부터 상향 연장되는 제2 세로판(35)과 상기 제2 세로판(35)의 상단으로부터 전방으로 연장되는 제2 서브 중첩판(36)을 더 포함하여 구성되고,
상기 제1 세로판(25)과 제2 세로판(35)은 절연부재(S)를 사이에 두고 겹쳐지고,
제1 서브 중첩판(26)과 제2 서브 중첩판(36)은 절연부재(S)를 사이에 두고 겹쳐지고,
상기 제1 출력 단자부(27)는 상기 제1 서브 중첩판(26)의 선단으로부터 인출되어 구비되고,
상기 제2 출력 단자부(37)는 상기 제2 서브 중첩판(36)의 선단으로부터 인출되어 구비되는 것을 특징으로 하는 균일한 저인덕턴스형 커패시터.
a plurality of first capacitor elements 10 formed by winding a dielectric film, a conductive thermal spraying surface being formed, and arranged in parallel;
The first element contact portion 21 that is electrically in contact with the upper sprayed surface of the first capacitor element 10 and is present on the upper portion of the link capacitor element 10 region, and the first element contact portion 21 integrally extended from the first element contact portion 21 . At least the first overlapping portion 23 positioned outside the region of the first capacitor element 10, and the first overlapping portion 23 interposed therebetween are formed on the opposite side of the first element contact portion 21, that is, at the front end portion a first busbar 20 having two first output terminal units 27;
A second element contact part 31 electrically in contact with the lower sprayed surface of the first capacitor element 10 , a partition plate part 32 bent from the tip of the second element contact part 31 and extending upward, and an insulating member The second overlapping portion 33 overlapping the first overlapping portion 23 with the (S) interposed therebetween, and the opposite side of the second element contact portion 31 with the second overlapping portion 33 interposed therebetween, that is, a second bus bar (30) having a second output terminal portion (37) formed at a position corresponding to the first output terminal portion (27) among the front end portions;
A case (not shown) in which the first capacitor element 10 , the first busbar 20 , the second busbar 30 , and the second capacitor element 40 are embedded, and the case (not shown) are charged Doedoe comprising a filling resin;
The first bus bar 20 includes a first vertical plate 25 extending upwardly from the tip of the first overlapping part 23 and a first sub-overlap plate extending forward from the top of the first vertical plate 25 . (26) further comprising,
The second bus bar 30 includes a second vertical plate 35 extending upwardly from the tip of the second overlapping part 33 and a second sub-overlap plate extending forward from the top of the second vertical plate 35 . (36) further comprising,
The first vertical plate 25 and the second vertical plate 35 are overlapped with an insulating member (S) therebetween,
The first sub overlapping plate 26 and the second sub overlapping plate 36 are overlapped with the insulating member S interposed therebetween,
The first output terminal part 27 is provided by being drawn out from the front end of the first sub-overlapping plate 26 ,
The second output terminal part (37) is a uniform low-inductance type capacitor, characterized in that it is drawn out from the front end of the second sub-overlapping plate (36).
상기 제2 부스바(30)의 제2 소자 접촉부(31)의 폭(W1)과 제2 중첩부(33)의 폭(W2)과 제2 서브 중첩판(36)의 폭(W3)의 비율은 1 : 0.31~0.60 : 0.1~0.30 범위 인 것을 특징으로 하는 균일한 저인덕턴스형 커패시터.
5. The method of claim 4,
A ratio of the width W1 of the second element contact portion 31 of the second bus bar 30 to the width W2 of the second overlapping portion 33 and the width W3 of the second sub overlapping plate 36 . 1 : 0.31 ~ 0.60 : Uniform low inductance type capacitor, characterized in that 0.1 ~ 0.30 range.
상기 제1 출력 단자부(27)는 상기 제1 서브 중첩판(26)의 선단으로부터 인출되게 적어도 2개 ~ 4개가 구비되고,
상기 제2 출력 단자부(37)는 상기 제2 서브 중첩판(36)의 선단으로부터 인출되게 상기 제1 출력 단자부(27)와 상응하는 위치에 형성되는 것을 특징으로 하는 균일한 저인덕턴스형 커패시터.
5. The method of claim 4,
At least two to four of the first output terminal parts 27 are provided to be drawn out from the front end of the first sub-overlapping plate 26 ,
The second output terminal portion (37) is formed at a position corresponding to the first output terminal portion (27) to be drawn out from the tip of the second sub-overlapping plate (36).
상기 제1 커패시터 소자(10)의 상부 용사면에 전기적으로 접촉되고 링크 커패시터 소자(10) 영역 상부에 존재하는 제1 소자 접촉부(21)와, 상기 제1 소자 접촉부(21)로부터 일체로 연장되되 제1 커패시터 소자(10) 영역을 벗어나서 위치하는 제1 중첩부(23)와, 상기 제1 중첩부(23)를 사이에 두고 제1 소자 접촉부(21)의 반대편, 즉 전방 선단부에 형성되는 적어도 2개의 제1 출력 단자부(27)를 구비한 제1 부스바(20)와;
상기 제1 커패시터 소자(10)의 하부 용사면에 전기적으로 접촉되는 제2 소자 접촉부(31)와, 상기 제2 소자 접촉부(31)의 선단에서 구부러져 상향 연장되는 격벽판부(32)와, 절연부재(S)를 사이에 두고 상기 제1 중첩부(23)와 겹쳐지는 제2 중첩부(33)와, 상기 제2 중첩부(33)를 사이에 두고 제2 소자 접촉부(31)의 반대편, 즉 전방 선단부 중 상기 제1 출력 단자부(27)와 상응하는 위치에 형성되는 제2 출력 단자부(37)를 구비한 제2 부스바(30)와;
상기 제1 커패시터 소자(10)와 제1 부스바(20)와 제2 부스바(30)와 제2 커패시터 소자(40)가 내장되는 케이스(미도시)와, 상기 케이스(미도시)에 충전되는 충전 수지;를 포함하여 구성되되,
상기 제1 부스바(20)의 제1 소자 접촉부(21)의 폭(커패시터 소자 영역의 상부에 위치하는 영역의 폭)과 제1 중첩부(23)의 폭(커패시터 소자 영역을 벗어나고 상기 제1 소자 접촉부와 동일한 평면을 형성하는 부분의 폭)의 비율, 또는 상기 제2 부스바(30)의 제2 소자 접촉부(31)의 폭(W1)과 제2 중첩부(33)의 폭(W2)의 비율은 1 : 0.2~0.6 범위이고,
상기 제1 커패시터 소자(10, High 커패시터 소자, 링크 케패시터 소자)는 전기차의 모터 구동 회로의 일부 요소를 이루고, 전기차의 드라이빙 또는 완속 충전시 사용되는 커패시터 소자(커패시터의 메인 소자)이고,
상기 제2 커패시터 소자(40, Low 커패시터)는 전기차 고속 충전용으로 사용되는 커패시터 소자(커패시터의 서브 소자, 서브 커패시터 소자, 전기 회로 내에서 링크 커패시터 소자와 다른 별도의 전기 소자로 구분됨)인 것을 특징으로 하는 균일한 저인덕턴스형 커패시터.
a plurality of first capacitor elements 10 formed by winding a dielectric film, a conductive thermal spraying surface being formed, and arranged in parallel;
The first element contact portion 21 that is electrically in contact with the upper sprayed surface of the first capacitor element 10 and is present on the upper portion of the link capacitor element 10 region, and the first element contact portion 21 integrally extended from the first element contact portion 21 . At least the first overlapping portion 23 positioned outside the region of the first capacitor element 10, and the first overlapping portion 23 interposed therebetween are formed on the opposite side of the first element contact portion 21, that is, at the front end portion a first busbar 20 having two first output terminal units 27;
A second element contact part 31 electrically in contact with the lower sprayed surface of the first capacitor element 10 , a partition plate part 32 bent from the tip of the second element contact part 31 and extending upward, and an insulating member The second overlapping portion 33 overlapping the first overlapping portion 23 with the (S) interposed therebetween, and the opposite side of the second element contact portion 31 with the second overlapping portion 33 interposed therebetween, that is, a second bus bar (30) having a second output terminal portion (37) formed at a position corresponding to the first output terminal portion (27) among the front end portions;
A case (not shown) in which the first capacitor element 10 , the first busbar 20 , the second busbar 30 , and the second capacitor element 40 are embedded, and the case (not shown) are charged Doedoe comprising a filling resin;
The width of the first element contact portion 21 of the first busbar 20 (the width of the region positioned above the capacitor element region) and the width of the first overlapping portion 23 (out of the capacitor element region and the first ratio of the width of the portion forming the same plane as the element contact portion), or the width W1 of the second element contact portion 31 of the second busbar 30 and the width W2 of the second overlapping portion 33 The ratio of is 1: 0.2-0.6,
The first capacitor element (10, high capacitor element, link capacitor element) forms a part of a motor driving circuit of an electric vehicle and is a capacitor element (main element of a capacitor) used for driving or slow charging of an electric vehicle,
The second capacitor element 40 (low capacitor) is a capacitor element used for high-speed charging of electric vehicles (separated into a sub element of a capacitor, a sub-capacitor element, and a separate electric element different from a link capacitor element in an electric circuit) A uniform low inductance type capacitor with
상기 제1 커패시터 소자(10)의 상부 용사면에 전기적으로 접촉되고 링크 커패시터 소자(10) 영역 상부에 존재하는 제1 소자 접촉부(21)와, 상기 제1 소자 접촉부(21)로부터 일체로 연장되되 제1 커패시터 소자(10) 영역을 벗어나서 위치하는 제1 중첩부(23)와, 상기 제1 중첩부(23)를 사이에 두고 제1 소자 접촉부(21)의 반대편, 즉 전방 선단부에 형성되는 적어도 2개의 제1 출력 단자부(27)를 구비한 제1 부스바(20)와;
상기 제1 커패시터 소자(10)의 하부 용사면에 전기적으로 접촉되는 제2 소자 접촉부(31)와, 상기 제2 소자 접촉부(31)의 선단에서 구부러져 상향 연장되는 격벽판부(32)와, 절연부재(S)를 사이에 두고 상기 제1 중첩부(23)와 겹쳐지는 제2 중첩부(33)와, 상기 제2 중첩부(33)를 사이에 두고 제2 소자 접촉부(31)의 반대편, 즉 전방 선단부 중 상기 제1 출력 단자부(27)와 상응하는 위치에 형성되는 제2 출력 단자부(37)를 구비한 제2 부스바(30)와;
상기 제1 커패시터 소자(10)와 제1 부스바(20)와 제2 부스바(30)와 제2 커패시터 소자(40)가 내장되는 케이스(미도시)와, 상기 케이스(미도시)에 충전되는 충전 수지;를 포함하여 구성되되,
상기 제1 커패시터 소자(10)는 케이스의 후방 영역에 위치하고,
케이스의 전방에 상기 제2 부스바(30)의 상기 격벽판부(32)와 제2 중첩부(33)에 의해 제2 소자용 공간(60)이 형성되고,
제2 커패시터 소자(40)가 상기 제2 소자용 공간(60)에 안치되고,
상기 격벽판부(32)가 제1 커패시터 소자(10) 안치 공간과 상기 제2 소자용 공간(60)을 구획하고,
제3 부스바(45)와 제4 부스바(46)와 제5 부스바(50)를 더 구비하고,
상기 제3 부스바(45)와 제4 부스바(46)는 상기 제2 커패시터 소자(40)의 양측의 전도성 용사면에 각각 전기적으로 접촉되고,
상기 제3 부스바(45)와 제4 부스바(46) 중 하나는 상기 링크 커패시터 소자(10)의 상부 용사면에 전기적으로 접촉된 제1 부스바(20)의 제1 중첩부(23) 상면보다 더 높게 인출되는 부스바 인출부(45a)를 구비하고,
상기 제5 부스바(50)의 일지점은 상기 부스바 인출부(45a)와 전기적으로 접촉되도록 결합하고,
상기 제5 부스바(50)는 상기 제1 부스바(20)의 제1 출력 단자부(27)와 상응하는 위치에 제5 출력 단자부(57)를 구비하는 것을 특징으로 하는 균일한 저인덕턴스형 커패시터.
a plurality of first capacitor elements 10 formed by winding a dielectric film, a conductive thermal spraying surface being formed, and arranged in parallel;
The first element contact portion 21 that is electrically in contact with the upper sprayed surface of the first capacitor element 10 and is present on the upper portion of the link capacitor element 10 region, and the first element contact portion 21 integrally extended from the first element contact portion 21 . At least the first overlapping portion 23 positioned outside the region of the first capacitor element 10, and the first overlapping portion 23 interposed therebetween are formed on the opposite side of the first element contact portion 21, that is, at the front end portion a first busbar 20 having two first output terminal units 27;
A second element contact part 31 electrically in contact with the lower sprayed surface of the first capacitor element 10 , a partition plate part 32 bent from the tip of the second element contact part 31 and extending upward, and an insulating member The second overlapping portion 33 overlapping the first overlapping portion 23 with the (S) interposed therebetween, and the opposite side of the second element contact portion 31 with the second overlapping portion 33 interposed therebetween, that is, a second bus bar (30) having a second output terminal portion (37) formed at a position corresponding to the first output terminal portion (27) among the front end portions;
A case (not shown) in which the first capacitor element 10 , the first busbar 20 , the second busbar 30 , and the second capacitor element 40 are embedded, and the case (not shown) are charged Doedoe comprising a filling resin;
The first capacitor element 10 is located in the rear region of the case,
A space 60 for a second element is formed in the front of the case by the partition plate part 32 and the second overlapping part 33 of the second bus bar 30,
A second capacitor element 40 is placed in the space 60 for the second element,
The partition plate part 32 partitions a space for seating the first capacitor element 10 and a space 60 for the second element,
A third bus bar (45), a fourth bus bar (46), and a fifth bus bar (50) are further provided,
The third bus bar 45 and the fourth bus bar 46 are in electrical contact with the conductive sprayed surfaces on both sides of the second capacitor element 40, respectively,
One of the third bus bar 45 and the fourth bus bar 46 has a first overlapping portion 23 of the first bus bar 20 in electrical contact with the upper sprayed surface of the link capacitor element 10 . and a bus bar draw-out portion 45a that is drawn higher than the upper surface,
A point of the fifth bus bar 50 is coupled to be in electrical contact with the bus bar draw-out portion 45a,
The fifth bus bar (50) is a uniform low inductance type capacitor, characterized in that it has a fifth output terminal part (57) at a position corresponding to the first output terminal part (27) of the first bus bar (20) .
제5 부스바(50)는,
부스바 인출부(45a)와 전기적으로 접촉되도록 결합하는 수평판(51, 입력 단자 형성됨)과,
상기 제1 부스바(20)의 제1 중첩부(23)의 선단으로부터 상향 연장되는 제1 세로판(25)과 절연부재(S)를 사이에 두고 겹쳐지도록 형성된 제5 세로판(55)과,
상기 제5 세로판(55)의 상단으로부터 전방으로 연장되고 절연부재(S)를 사이에 두고 제1 서브 중첩판(26)과 겹쳐지도록 형성된 제5 서브 중첩판(56)과,
상기 제5 서브 중첩판(56)의 선단으로부터 인출되어 구비되는 제5 출력 단자부(57)를 구비하는 것을 특징으로 하는 균일한 저인덕턴스형 커패시터.
9. The method of claim 8,
The fifth bus bar 50 is
a horizontal plate 51 (input terminal formed) coupled to be in electrical contact with the bus bar lead-out portion 45a;
A first vertical plate 25 extending upwardly from the tip of the first overlapping portion 23 of the first bus bar 20 and a fifth vertical plate 55 formed to overlap with the insulating member S therebetween; ,
a fifth sub overlapping plate 56 extending forward from the upper end of the fifth vertical plate 55 and overlapping the first sub overlapping plate 26 with the insulating member S interposed therebetween;
A uniform low-inductance capacitor comprising a fifth output terminal portion (57) that is drawn out from the tip of the fifth sub-overlapping plate (56).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020220003704A KR102398734B1 (en) | 2022-01-11 | 2022-01-11 | Low Inductance Type Capacitor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020220003704A KR102398734B1 (en) | 2022-01-11 | 2022-01-11 | Low Inductance Type Capacitor |
Publications (1)
Publication Number | Publication Date |
---|---|
KR102398734B1 true KR102398734B1 (en) | 2022-05-17 |
Family
ID=81800218
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020220003704A KR102398734B1 (en) | 2022-01-11 | 2022-01-11 | Low Inductance Type Capacitor |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR102398734B1 (en) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20110101417A (en) * | 2010-03-08 | 2011-09-16 | 주식회사 뉴인텍 | Capacitor module |
KR20170034955A (en) * | 2015-09-21 | 2017-03-30 | 주식회사 뉴인텍 | 3 Step Vacuum Metallizing Coating Film Capacitor, and Inverter system |
-
2022
- 2022-01-11 KR KR1020220003704A patent/KR102398734B1/en active IP Right Grant
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20110101417A (en) * | 2010-03-08 | 2011-09-16 | 주식회사 뉴인텍 | Capacitor module |
KR20170034955A (en) * | 2015-09-21 | 2017-03-30 | 주식회사 뉴인텍 | 3 Step Vacuum Metallizing Coating Film Capacitor, and Inverter system |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101436787B1 (en) | Case Molding Type Low Inductance Condensor | |
US7580245B2 (en) | Capacitor device | |
JP5376070B2 (en) | Case mold type capacitor | |
KR101506231B1 (en) | Power electronic capacitor module for vehicle | |
KR20160062447A (en) | Film capacitor module of inverter for vehicle | |
KR102281975B1 (en) | Insert Molding Type Metal and Plastic Case Capacitor | |
JP5012139B2 (en) | Case mold type capacitor | |
JP6305731B2 (en) | Case mold type capacitor and manufacturing method thereof | |
JP5012140B2 (en) | Case mold type capacitor and inspection method thereof | |
JP4923589B2 (en) | Case mold type capacitor | |
KR102398734B1 (en) | Low Inductance Type Capacitor | |
CN104465091A (en) | Low inductance multi-core group power capacitor | |
EP3790080B1 (en) | Battery module and battery pack | |
KR20150080399A (en) | Case Molding Type Low Inductance Condensor | |
KR20170110421A (en) | Energy storage apparatus | |
KR101363285B1 (en) | Case molding type parallel condensor | |
KR102257298B1 (en) | Energy storage device with grounding function | |
US20220336908A1 (en) | Battery Pack, Electronic Device and Vehicle | |
KR102168406B1 (en) | High Temperature Endurance Capacitor for Vehicle Inverter | |
CN113161678A (en) | Packaged battery and packaging method thereof | |
CN204270881U (en) | Low inductance multicore group power capacitor | |
KR102558559B1 (en) | Substrate module | |
US8422198B2 (en) | Electric double layer capacitor package and method of manufacturing the same | |
CN1425198A (en) | Active package for integrated circuit | |
US20210151261A1 (en) | Electrochemical Capacitor and Method of Manufacturing the Same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |