KR102395814B1 - Selection device and memory device comprising the same - Google Patents

Selection device and memory device comprising the same Download PDF

Info

Publication number
KR102395814B1
KR102395814B1 KR1020200116164A KR20200116164A KR102395814B1 KR 102395814 B1 KR102395814 B1 KR 102395814B1 KR 1020200116164 A KR1020200116164 A KR 1020200116164A KR 20200116164 A KR20200116164 A KR 20200116164A KR 102395814 B1 KR102395814 B1 KR 102395814B1
Authority
KR
South Korea
Prior art keywords
nitrogen
electrode
doped
memory device
switching
Prior art date
Application number
KR1020200116164A
Other languages
Korean (ko)
Other versions
KR20220033828A (en
Inventor
손현철
이다윤
김태호
김재연
Original Assignee
연세대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 연세대학교 산학협력단 filed Critical 연세대학교 산학협력단
Priority to KR1020200116164A priority Critical patent/KR102395814B1/en
Publication of KR20220033828A publication Critical patent/KR20220033828A/en
Application granted granted Critical
Publication of KR102395814B1 publication Critical patent/KR102395814B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H01L45/144—
    • H01L45/1233—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices

Landscapes

  • Semiconductor Memories (AREA)

Abstract

본 기술로 해결하고자 하는 과제 중 하는 상기한 종래 기술의 난점을 해소하기 위한 것으로, 다양한 메모리 소자와 함께 사용하여 누수 전류를 제어할 수 있는 선택 소자를 형성하고자 하는 것이다.In order to solve the difficulties of the prior art, one of the problems to be solved by the present technology, it is intended to form a selection device capable of controlling leakage current by using it together with various memory devices.

Description

선택 소자 및 이를 포함하는 메모리 소자{SELECTION DEVICE AND MEMORY DEVICE COMPRISING THE SAME}A selection device and a memory device including the same

본 기술은 선택 소자 및 이를 포함하는 메모리 소자와 관련된다.The present technology relates to a selection device and a memory device comprising the same.

프로그래밍 가능한 비휘발성 메모리 소자로서 낸드(NAND) 플래시 메모리가 대표적이며 멀티레벨 셀(MLC) 구현을 통해 집적도가 향상되고 있다. 그러나, 낸드 플래시 메모리도 스케일링의 한계에 도달함에 따라, 이를 대체할 수 있는 비휘발성 메모리 소자로서 가역적으로 저항값이 변할 수 있는 가변 저항체를 이용한 저항성 메모리 소자(ReRAM)가 주목을 받고 있다. 상기 가변 저항체의 저항 값이라는 물리적 특성을 그 자체로 데이터 상태로서 이용할 수 있고 저전력 구동이 가능하므로 단순한 구성을 가지면서도 저전력 메모리 소자로서 광범위하게 연구되고 있다.As a programmable nonvolatile memory device, a NAND flash memory is representative, and the degree of integration is improving through the implementation of a multilevel cell (MLC). However, as the NAND flash memory also reaches the limit of scaling, a resistive memory device (ReRAM) using a variable resistor whose resistance value can be reversibly changed as a nonvolatile memory device that can be replaced is attracting attention. Since the physical property of the resistance value of the variable resistor can be used as a data state by itself and low-power driving is possible, it has been extensively studied as a low-power memory device with a simple configuration.

저항성 메모리 소자의 집적도를 향상시키기 위해 크로스 포인트 구조의 소자 구조가 개발되고 있다. 크로스 포인트 구조에서는, 선택된 메모리 셀 이외의 선택되지 않은 저저항 상태의 셀을 통한 예기치 못한 전류 흐름인 누수 전류(sneak current)를 유발시킬 수 있다. 이러한 누수 전류는 오판독, 오기록 등의 동작상의 문제를 야기한다. In order to improve the degree of integration of a resistive memory device, a device structure having a cross-point structure has been developed. In the cross-point structure, a leak current, which is an unexpected current flow through an unselected low-resistance cell other than a selected memory cell, may be induced. Such leakage current causes operational problems such as erroneous reading and erroneous writing.

누수 전류를 제어하기 위하여 선택 메모리 소자와 함께 선택 소자를 연결하여 사용하며, 선택 소자는 다이오드와는 달리 (+)과 (-) 외부 전계에 대칭적인 IV 특성을 가지며, 낮은 외부 전계에서는 낮은 전류가 흘러야 하며 높은 외부 전계에서는 높은 전류가 흐르는 우수한 비선형 특성을 가져야 한다. In order to control leakage current, a selection element is connected and used together with a selection memory element. Unlike a diode, the selection element has IV characteristics symmetrical to (+) and (-) external electric fields, and a low current is generated in a low external electric field. It should flow, and it should have excellent nonlinear characteristics through which a high current flows in a high external electric field.

넓은 기록 전압 범위 및 판독 전압 범위를 가지는 다양한 메모리 소자와 함께 사용하여 선택 소자의 문턱 전압을 제어할 수 있는 기술이 필요하다.There is a need for a technology capable of controlling the threshold voltage of a selection device by using it with various memory devices having a wide write voltage range and a wide read voltage range.

본 기술로 해결하고자 하는 과제 중 하는 상기한 종래 기술의 난점을 해소하기 위한 것으로, 다양한 메모리 소자와 함께 사용하여 문턱 전압을 제어할 수 있는 선택 소자를 형성하고자 하는 것이다.In order to solve the difficulties of the prior art, one of the problems to be solved by the present technology, it is intended to form a selection device capable of controlling a threshold voltage by using it together with various memory devices.

본 실시예에 의한 선택 소자는: 제1 전극 및 제2 전극 제1 전극과 제2 전극 사이에 위치하고, 질소가 도핑된 갈륨텔룰라이드 스위칭막을 포함한다.The selection device according to the present embodiment includes: a first electrode and a second electrode disposed between the first electrode and the second electrode, and includes a nitrogen-doped gallium telluride switching layer.

일 실시에에서, 스위칭 막은, 질소가 0 초과 2.4 at% 이하로 도핑된다.In one embodiment, the switching film is doped with nitrogen greater than zero and no greater than 2.4 at%.

일 실시에에서, 스위칭 막은, 질소가 0 초과 5.00 at% 이하로 도핑된다.In one embodiment, the switching film is doped with nitrogen greater than 0 and 5.00 at% or less.

본 실시예에 의한 메모리 소자는: 제1 전극 및 제2 전극제1 전극과 연결되며, 저항값의 변화로 데이터를 저장하는 메모리 부; 제2 전극과 연결되며, 제공되는 전압에 따라 도통과 차단이 제어되는 스위치 부를 포함하며, 스위치 부는, 질소가 도핑된 갈륨텔룰라이드 스위칭막을 포함한다.A memory device according to the present embodiment includes: a first electrode and a second electrode, a memory unit connected to the first electrode and storing data by changing a resistance value; It is connected to the second electrode and includes a switch unit for controlling conduction and blocking according to a voltage provided, and the switch unit includes a gallium telluride switching film doped with nitrogen.

스위치 부는, 질소가 0 초과 2.4 at% 이하로 도핑된다.The switch portion is doped with nitrogen in an amount greater than 0 and not more than 2.4 at%.

본 발명에 의하면, 갈륨-텔룰라이드 스위칭 막에 도핑되는 질소의 농도를 조절하여 스위칭 막의 문턱 전압을 제어할 수 있다. 따라서, 다양한 메모리 소자의 세트 전압(set voltage)에 따라 목적하는 스위칭 전압을 가지도록 선택 소자를 형성할 수 있다는 장점이 제공된다.According to the present invention, the threshold voltage of the switching layer can be controlled by adjusting the concentration of nitrogen doped in the gallium-telluride switching layer. Accordingly, an advantage is provided that the selection element can be formed to have a desired switching voltage according to the set voltage of various memory elements.

도 1은 본 실시예에 의한 메모리 소자를 포함하는 메모리 장치(10)의 개요적 사시도이다.
도 2는 본 실시예에 의한 메모리 소자의 개요를 도시한 도면이다.
도 3은 본 실시예에 의한 선택 소자의 개요적 단면도이다.
도 4는 선택 소자의 제조 방법을 개요적으로 도시한 순서도이다.
도 5는 타이타늄나이트라이드(TiN)으로 상부 전극과 하부 전극을 형성하고, 스위칭 막으로 갈륨텔루라이드(Ga-Te)를 사용한 경우에 스위칭 막의 질소 도핑 농도별 문턱 전압의 변화를 도시한 도면이다.
도 6은 질소 도핑 농도별 문턱 전압값을 도시한 도면이다.
도 7은 메모리 소자의 전압-전류 특성을 개요적으로 나타낸 도면이다.
도 8은 질소로 도핑된 선택부를 포함하는 메모리 소자의 전압-전류 특성을 개요적으로 나타낸 도면이다. 1 is a schematic perspective view of a memory device 10 including a memory device according to the present embodiment.
Fig. 2 is a diagram showing an outline of a memory element according to the present embodiment.
3 is a schematic cross-sectional view of a selection element according to the present embodiment.
4 is a flowchart schematically illustrating a method of manufacturing a selection element.
FIG. 5 is a diagram illustrating a change in threshold voltage for each nitrogen doping concentration of a switching film when an upper electrode and a lower electrode are formed of titanium nitride (TiN) and gallium telluride (Ga-Te) is used as a switching film.
6 is a diagram illustrating threshold voltage values for each nitrogen doping concentration.
7 is a diagram schematically illustrating voltage-current characteristics of a memory device.
8 is a diagram schematically illustrating voltage-current characteristics of a memory device including a selection unit doped with nitrogen.

이하에서는 첨부된 도면들을 참조하여 본 실시예에 의한 메모리 장치(10), 메모리 소자(100) 및 선택 소자(200)를 설명한다. 도 1은 본 실시예에 의한 메모리 소자(100)를 포함하는 메모리 장치(10)의 개요적 사시도이다. 도 1을 참조하면, 일 방향으로 연장된 워드 라인들(WL1, WL2, WL3)과 타 방향으로 연장된 비트 라인들(BL1, BL2, BL3) 및 워드 라인들과 비트 라인들이 교차하는 지점에서 각각 일 단부가 워드 라인과 전기적으로 연결되고, 타 단부가 비트 라인과 전기적으로 연결된 메모리 소자(100)들을 포함한다.Hereinafter, the memory device 10 , the memory device 100 , and the selection device 200 according to the present embodiment will be described with reference to the accompanying drawings. 1 is a schematic perspective view of a memory device 10 including a memory device 100 according to an exemplary embodiment. Referring to FIG. 1 , word lines WL1 , WL2 , and WL3 extending in one direction, bit lines BL1 , BL2 , and BL3 extending in the other direction, and word lines and bit lines intersect each other at intersections The memory devices 100 include one end electrically connected to the word line and the other end electrically connected to the bit line.

메모리 소자(100)의 판독(read) 및 기록(write) 동작은, 선택된 메모리 소자(100)와 전기적으로 연결된 워드 라인과 비트 라인을 활성화시키는 것에 의해 수행될 수 있다. 메모리 장치(10)는 각각의 워드 라인을 통해 메모리 소자(100)에 연결된 워드 라인에 목적하는 전압을 제공하는 워드 라인 제어 회로(미도시)를 더 포함할 수 있다. 메모리 장치(10)는 비트 라인들(BL1- BL3)에 목적하는 전압을 제어하는 비트 라인 제어 회로(미도시) 및 메모리 소자(100)에서 읽은 정보를 검출하는 검출 회로부를 더 포함할 수 있다. The read and write operations of the memory device 100 may be performed by activating a word line and a bit line electrically connected to the selected memory device 100 . The memory device 10 may further include a word line control circuit (not shown) that provides a desired voltage to a word line connected to the memory device 100 through each word line. The memory device 10 may further include a bit line control circuit (not shown) that controls a desired voltage on the bit lines BL1 - BL3 and a detection circuit unit that detects information read from the memory device 100 .

워드 라인 제어 회로와 비트 라인 제어 회로는 선택된 메모리 셀에 결합된 해당 워드 라인과 비트 라인을 활성화시켜 특정 메모리 셀에 선택적으로 액세스할 수 있다. 기록 동작 동안 워드 라인 제어 회로는 선택된 워드 라인에 소정 전압을 인가함으로써 선택된 메모리 셀에 정보를 기록한다. 선택된 메모리 소자(100)에 전압이 제공되면 메모리 소자(100)를 통하여 전류가 흐르면서 논리값에 상응하는 저항값이 기록된다.The word line control circuitry and the bit line control circuitry can selectively access a particular memory cell by activating the corresponding word line and bit line coupled to the selected memory cell. During a write operation, the word line control circuit writes information to the selected memory cell by applying a predetermined voltage to the selected word line. When a voltage is applied to the selected memory device 100 , a resistance value corresponding to a logic value is written as a current flows through the memory device 100 .

도 2는 본 실시예에 의한 메모리 소자(100)의 개요를 도시한 도면이다. 도 2를 참조하면, 메모리 소자(100)는 워드 라인과 전기적으로 연결되는 제1 전극(110), 선택부(150), 저항의 변화로 데이터를 저장하는 메모리 부(140), 비트 라인과 전기적으로 연결되는 제2 전극(120) 및 선택부(150)와 메모리 부(140) 사이에 위치한 제3 전극(130)을 포함한다. 도시되지 않은 다른 실시예에 의하면, 선택부(150)는 메모리 부(130와 워드 라인(WL) 사이에 위치할 수 있다. 후술할 바와 같이 제2 전극(120), 선택부(150) 및 제3 전극(130)은 선택 소자(200, 도 3 참조)를 형성할 수 있다. 2 is a diagram showing an outline of the memory device 100 according to the present embodiment. Referring to FIG. 2 , the memory device 100 includes a first electrode 110 electrically connected to a word line, a selection unit 150 , a memory unit 140 for storing data by a change in resistance, a bit line and electrical power. It includes a second electrode 120 connected to , and a third electrode 130 positioned between the selection unit 150 and the memory unit 140 . According to another embodiment (not shown), the selection unit 150 may be located between the memory unit 130 and the word line WL. As will be described later, the second electrode 120, the selection unit 150, and the first The three electrodes 130 may form the selection element 200 (refer to FIG. 3 ).

메모리 부(140)는 저항 변화를 유지하는 물질로 이루어지며, 일 예로 전원의 제공이 중단되어도 저항의 변화가 유지되는 물질일 수 있다. 따라서, 본 실시예에 의한 메모리 소자(100) 및 이를 포함하는 메모리 장치(10)는 비휘발성 메모리 (non-volatile memory)일 수 있다. The memory unit 140 is made of a material that maintains a change in resistance, for example, may be a material that maintains a change in resistance even when the supply of power is stopped. Accordingly, the memory device 100 and the memory device 10 including the same according to the present embodiment may be a non-volatile memory.

메모리 부(140)는 상변화 메모리(Phase Change memory), 자기 메모리, 또는 저항변화 메모리(Resistive memory)를 형성하기 위한 상변화 재료, 가변 저항상 재료, 프로그래밍 가능한 금속화셀 재료, 자성체 재료, 또는 이들의 조합일 수 있다. The memory unit 140 may include a phase change material, a variable resistance phase material, a programmable metallization cell material, a magnetic material, or these materials for forming a phase change memory, a magnetic memory, or a resistive memory. may be a combination of

일 실시예로, 메모리 부(140)는 상변화 재료일 수 있다. 상변화 재료는 비정질 상태와 결정질 상태를 전환될 수 있으며, 각 상태별로 서로 다른 저항값을 가질 수 있다. 일 예로, 비정질 상태에서는 높은 저항값을 갖고, 결정질 상태에서는 낮은 저항값을 가질 수 있다. 상변화 재료는, 예를 들면, GeSbTe계 재료, 즉, GeSb2Te3, Ge2Sb2Te5,GeSb2Te4 중 어느 하나 또는 이들의 조합과 같은 칼코게나이드계 화합물을 포함할 수 있다. 또는, 다른 상변화 재료로서, GeTeAs, GeSnTe, SeSnTe, GaSeTe, GeTeSnAu, SeSb2, InSe, GeTe, BiSeSb, PdTeGeSn, InSeTiCo, InSbTe, In3SbTe2, GeTeSb2, GeTe3Sb, GeSbTePd 또는 AgInSbTe 가 있으며, 이들은 예시적일 뿐 본 발명이 이에 제한되는 것이 아니다. 또한, 전술한 재료들에, 불순물 원소, 예를 들면, B, C, N, P와 같은 비금속 원소가 더 도핑된 재료가 적용될 수 있다.In one embodiment, the memory unit 140 may be a phase change material. The phase change material may switch between an amorphous state and a crystalline state, and may have different resistance values for each state. For example, the amorphous state may have a high resistance value, and the crystalline state may have a low resistance value. The phase change material may include, for example, a GeSbTe-based material, that is, a chalcogenide-based compound such as any one of GeSb2Te3, Ge2Sb2Te5, GeSb2Te4, or a combination thereof. Alternatively, as other phase change materials, GeTeAs, GeSnTe, SeSnTe, GaSeTe, GeTeSnAu, SeSb2, InSe, GeTe, BiSeSb, PdTeGeSn, InSeTiCo, InSbTe, In3SbTe2, GeTeSb2, GeTe3Sb are merely exemplary, these are the present inventions, GeS AgTe2, GeTeSb2, GeTe3Sb This is not limited thereto. Also, a material further doped with an impurity element, for example, a non-metal element such as B, C, N, or P, may be applied to the above-mentioned materials.

다른 실시예로, 메모리 부(140)는 전기적 신호에 의해 전기적 저항값이 가역적으로 변할 수 있는 가변 저항성 재료를 포함할 수 있다. 가변 저항성 재료는, 전술한 상변화 재료와 유사하게 저저항 상태와 고저항 상태 사이에서 가역적으로 변환될 수 있는 재료이다. 가변 저항성 재료의 예로서, SrTiO3, SrZrO3, Nb:SrTiO3와 같은 페로브스카이트계 산화물 또는 TiOx, NiO, TaOx, HfOx, AlOx, ZrOx, CuOx, NbOx, 및 TaOx, GaOx, GdOx, MnOx, PrCaMnO, 및 ZnONIOx와 같은 전이 금속 산화물을 포함할 수 있다. 페로브스카이트계 산화물 및 전이 금속 산화물은 화학양론적 또는 비화학양론적일 수 있으며, 본 발명이 이에 한정되는 것은 아니며, 열거된 재료는 2 이상의 혼합되거나 적층되어 실시될 수 있다. 일 실시예에서, 가변 저항성 재료는 스퍼터링 또는 원자층 증착 공정을 통해 형성될 수 있을 것이다.In another embodiment, the memory unit 140 may include a variable resistance material whose electrical resistance value can be reversibly changed by an electrical signal. The variable resistivity material is a material that can be reversibly converted between a low resistance state and a high resistance state, similar to the phase change material described above. As examples of tunable resistive materials, perovskite oxides such as SrTiO3, SrZrO3, Nb:SrTiO3 or TiOx, NiO, TaOx, HfOx, AlOx, ZrOx, CuOx, NbOx, and TaOx, GaOx, GdOx, MnOx, PrCaMnOx, and PrCaMnOx, transition metal oxides such as ZnONIOx. The perovskite-based oxides and transition metal oxides may be stoichiometric or non-stoichiometric, and the present invention is not limited thereto, and the listed materials may be practiced by mixing or stacking two or more of them. In one embodiment, the tunable resistive material may be formed via a sputtering or atomic layer deposition process.

다른 실시예로, 메모리 부(140)는 자성체 재료를 포함할 수 있다. 자성체 재료는, 예를 들면, Mg, Ni, Co, 및/또는 Fe의 조합을 포함하는 조성물일 수 있다. 이 경우, 메모리 부(140)는 거대자기 저항(GMR: Giant Magneto Resistive) 구조 또는 터널링 자기저항(TMR: Tunneling Magneto Resistance) 구조를 포함할 수 있다. 터널링 자기저항 구조의 경우, 메모리 부(140)는 이들 자성체 재료로 이루어진 막과 함께 적합한 절연막의 적층 구조체의 의해 얻어지는 자성 터널링 접합(magneto tunneling junction)을 포함할 수 있으며, 공지의 스핀 토크 전달 메모리를 구현할 수 있다.In another embodiment, the memory unit 140 may include a magnetic material. The magnetic material may be, for example, a composition comprising a combination of Mg, Ni, Co, and/or Fe. In this case, the memory unit 140 may include a Giant Magneto Resistive (GMR) structure or a Tunneling Magneto Resistance (TMR) structure. In the case of a tunneling magnetoresistance structure, the memory unit 140 may include a magneto tunneling junction obtained by a laminate structure of a suitable insulating film together with films made of these magnetic materials, and may include a known spin torque transfer memory. can be implemented

가변 저항성 재료의 저항 스위칭 특성을 설명하기 위하여, 도전성 필라멘트, 계면 효과 및 트랩 전하와 관련된 다양한 메커니즘들이 제안되고 있지만, 이러한 메커니즘들은 여전히 명확한 것은 아니며 본 발명이 이에 의해 제한되는 것은 아니다. 비휘발성 메모리 소자로의 응용을 위해, 미세 구조 내에 전하에 의한 전류에 영향을 미치는 일종의 이력(hysterisis)을 갖는 인자를 가지는 한, 본 발명의 메모리 부(140)로서 이용될 수 있다. In order to explain the resistance switching properties of the variable resistive material, various mechanisms related to the conductive filament, the interfacial effect, and the trap charge have been proposed, but these mechanisms are still not clear and the present invention is not limited thereto. For application to a non-volatile memory device, it can be used as the memory unit 140 of the present invention as long as it has a factor having a kind of hysteresis that affects the electric current by electric charge in the microstructure.

또한, 이력은 인가 전압의 극성에 무관한 단극성(unipolar) 스위칭 특성과 인가 전압의 극성에 의존하는 양극성(bipolar) 스위칭 특성에 따라 구별되는 특성을 가질 수 있지만, 본 발명은 이에 제한되지 않는다. 예를 들면, 메모리 부(140는 단극성 저항 재료로만 이루어지거나, 양극성 저항 재료로만 이루어질 수 있다. 또는, 메모리 부(140는 단극성 저항 재료로 이루어진 막과 양극성 저항 재료로 이루어진 막의 적층 구조체를 이용하여 멀티 비트 구동을 하는 메모리 셀을 제공할 수 있다.In addition, the hysteresis may have a characteristic distinguished according to a unipolar switching characteristic independent of the polarity of the applied voltage and a bipolar switching characteristic depending on the polarity of the applied voltage, but the present invention is not limited thereto. For example, the memory unit 140 may be made of only a unipolar resistive material or only of a bipolar resistive material, or the memory unit 140 uses a stacked structure of a film made of a unipolar resistive material and a film made of a bipolar resistive material Thus, it is possible to provide a memory cell that performs multi-bit driving.

또 다른 실시예로, 메모리 부(140)는 프로그램 가능한 금속화 셀 재료를 포함할 수 있다. 예를 들면, 복수의 도전성 라인들(WL1, WL2)을 전기화학적으로 활성인, 예를 들면 산화 가능한 은(Ag), 텔루륨(Te), 구리(Cu), 탄탈륨(Ta), 티타늄(Ti)와 같은 금속 전극, 또는 이에 상대적으로 비활성인 텅스텐(W), 금(Au), 백금(Pt), 파라듐(Pd), 및 로듐(Rh)과 같은 금속 전극으로 구성하고, 복수의 도전성 라인들(W1, W2)과 채널막(CH) 사이에, 슈퍼 이온 영역들을 갖는 전해질 물질을 포함하는 프로그램 가능한 금속화셀 재료를 배치하여, 메모리 부(140)를 구현할 수 있다.In another embodiment, the memory portion 140 may include a programmable metallized cell material. For example, the plurality of conductive lines WL1 and WL2 may be connected to electrochemically active, for example, oxidizable silver (Ag), tellurium (Te), copper (Cu), tantalum (Ta), or titanium (Ti). ), or a metal electrode such as tungsten (W), gold (Au), platinum (Pt), palladium (Pd), and rhodium (Rh), which are relatively inert thereto, and a plurality of conductive lines The memory unit 140 may be implemented by disposing a programmable metallization cell material including an electrolyte material having super ion regions between the W1 and W2 and the channel film CH.

프로그램 가능한 금속화 셀 재료는, 전해질 재료 내에서 슈퍼 이온 영역들의 물리적 재배치를 통하여 저항 변화 또는 스위칭 특성을 나타낼 수 있다. 슈퍼 이온 영역을 갖는 전해질 물질은, 예를 들면, 게르마늄셀레늄 화합물(GeSe) 재료와 같은 베이스 글래스 재료(base glass material)일 수 있다. GeSe 화합물은 칼코게나이드 글래스 또는 칼코게나이드 재료로 지칭될 수 있다. 이러한 GeSe 화합물에는, Ge3Se7, Ge4Se6 또는 Ge2Se3이 있다. 다른 실시예에서는, 다른 공지의 재료가 이용될 수 있다.A programmable metallized cell material can exhibit resistance change or switching properties through physical relocation of super-ion regions within the electrolyte material. The electrolyte material having the super ion region may be, for example, a base glass material such as a germanium selenium compound (GeSe) material. The GeSe compound may be referred to as a chalcogenide glass or a chalcogenide material. Such GeSe compounds include Ge3Se7, Ge4Se6 or Ge2Se3. In other embodiments, other known materials may be used.

또 다른 실시예에서, 메모리 부(140)는 자성체 재료를 포함할 수 있다. 자성체 재료는, 예를 들면, Mg, Ni, Co, 및/또는 Fe의 조합을 포함하는 조성물일 수 있다. 이 경우, 메모리 부(140)는 거대자기저항(GMR: Giant Magneto Resistive) 구조 또는 터널링 자기저항(TMR: Tunneling Magneto Resistance) 구조를 포함할 수 있다. 터널링 자기저항 구조의 경우, 메모리 부(140)는 이들 자성체 재료로 이루어진 막과 함께 적합한 절연막의 적층 구조체의 의해 얻어지는 자성 터널링 접합(magneto tunneling junction)을 포함할 수 있으며, 공지의 스핀 토크 전달 메모리를 구현할 수 있다.In another embodiment, the memory portion 140 may include a magnetic material. The magnetic material may be, for example, a composition comprising a combination of Mg, Ni, Co, and/or Fe. In this case, the memory unit 140 may include a Giant Magneto Resistive (GMR) structure or a Tunneling Magneto Resistance (TMR) structure. In the case of a tunneling magnetoresistance structure, the memory unit 140 may include a magneto tunneling junction obtained by a laminate structure of a suitable insulating film together with films made of these magnetic materials, and may include a known spin torque transfer memory. can be implemented

메모리 부(140)는 위에서 설명된 재료들이 단일층 또는 복수로 적층된 적층 구조를 가질 수 있다. 일 예로, 메모리 부(140)는 전술한 상변화 재료, 가변 저항성 재료, 자성체 재료들로부터 선택된 2 이상의 막들을 포함할 수 있다. 이러한 적층 구조는 서로 조합되어, 직렬 또는 병렬로 연결될 수 있다.The memory unit 140 may have a stacked structure in which the above-described materials are stacked in a single layer or a plurality of layers. For example, the memory unit 140 may include two or more layers selected from the aforementioned phase change material, variable resistive material, and magnetic material. These stacked structures may be combined with each other and connected in series or parallel.

제1 전극(110), 제 2 전극(120) 및 제3 전극(130)은 동일한 재료이거나 다른 재료일 수 있다. 일 실시예에서, 이들 전극들(110, 120, 130)은 반응성 금속인 타이타늄(Ti), 탄탈륨(Ta), 구리(Cu), 알루미늄(Al), 니켈(Ni) 중 어느 하나 이상을 포함할 수 있다. 전극들(110, 120, 130)은 필요에 따라 쇼트키 장벽층을 형성하기 위해 큰 일함수를 갖는 백금(Pt), 금(Au), 백금(Pt), 파라듐(Pd) 또는 로듐(Rh)을 포함할 수 있으며, 본 발명이 이에 한정되는 것은 아니다. The first electrode 110 , the second electrode 120 , and the third electrode 130 may be the same material or different materials. In one embodiment, the electrodes 110 , 120 , and 130 may include any one or more of titanium (Ti), tantalum (Ta), copper (Cu), aluminum (Al), and nickel (Ni), which are reactive metals. can The electrodes 110 , 120 , and 130 may, if necessary, form a Schottky barrier layer with platinum (Pt), gold (Au), platinum (Pt), palladium (Pd) or rhodium (Rh) having a large work function. ), and the present invention is not limited thereto.

일 예로, 전극들(110, 120, 130)은 비활성 금속인 텅스텐(W), TiN 또는 TaN과 같은 도전성질화물, (InSn)2O3와 같은 도전성 산화물을 전극들(EL1, EL2, EL3)의 재료로 이용될 수 있다. 다른 실시예에서, 전극들(110, 140, 150)은 실리콘(Si) 또는 WSix, NiSix, CoSix 또는 TiSix와 같은 실리콘 금속 화합물을 포함할 수 있다. 또한, 열거된 전극 재료들은 단일하게, 혼합되거나 합금화되거나, 2 이상의 전극들이 적층되어 적용될 수 있다.For example, the electrodes 110 , 120 , and 130 may be formed of a conductive oxide such as tungsten (W), TiN or TaN, which is an inactive metal, or a conductive oxide such as (InSn) 2 O 3 of the electrodes EL1, EL2, EL3. material can be used. In another embodiment, the electrodes 110 , 140 , and 150 may include silicon (Si) or a silicon metal compound such as WSix, NiSix, CoSix, or TiSix. In addition, the listed electrode materials may be applied singly, mixed or alloyed, or two or more electrodes stacked.

제 1 전극(110) 및 제 2 전극(120)은 워드 라인(WL)과 비트 라인(BL)에 각각 전기적으로 결합된다. 일 실시예에서, 제 1 전극(110) 및 제 2 전극(120)은 워드 라인(WL)과 비트 라인(BL)은 각각 동일한 재료로 형성되어 서로 일체로 형성될 수 있다. The first electrode 110 and the second electrode 120 are electrically coupled to the word line WL and the bit line BL, respectively. In an embodiment, the first electrode 110 and the second electrode 120 may be formed integrally with each other by forming the word line WL and the bit line BL of the same material.

선택부(150)는 적어도 일부에 결정화된 칼코게나이드 재료를 포함하는 칼코게나이드계 박막을 포함한다. 칼코게나이드계 박막은 결정화된 칼코게나이드 재료 뿐만 아니라, 칼코게나이드 화합물들을 포함할 수 있으며, 칼코게나이드 화합물은 As-Te, Ge-Te, As-Te-Ge, As-Se, Ge-Se, 또는 As-Se-Ge 화합물을 포함할 수 있고, 또는 이들에 질소(N)가 도핑된 화합물을 포함할 수 있다. The selection unit 150 includes a chalcogenide-based thin film including at least a portion of the crystallized chalcogenide material. The chalcogenide-based thin film may include not only the crystallized chalcogenide material, but also chalcogenide compounds, and the chalcogenide compounds are As-Te, Ge-Te, As-Te-Ge, As-Se, Ge- Se or an As-Se-Ge compound may be included, or a compound in which nitrogen (N) is doped may be included.

바람직한 실시예에서, 선택부(150)는 갈륨텔룰라이드(Ga-Te, gallium telluride) 화합물일 수 있으며, 질소(N, nitrogen)으로 도핑될 수 있다. 선택부(150)에 포함된 갈륨텔룰라이드막은 Ga1-xTex (0≤x<1)로 표시될 수 있으며, 바람직하게 x는 0.5 이상 1 미만의 값을 가질 수 있다. 또한 선택부(150)에 도핑되는 질소의 농도는 0을 초과하여 5.0 at% 이하일 수 있으며, 바람직하게는 0을 초과하여 2.4 at% 이하일 수 있다.In a preferred embodiment, the selector 150 may be a gallium telluride (Ga-Te, gallium telluride) compound, and may be doped with nitrogen (N, nitrogen). The gallium telluride layer included in the selection unit 150 may be expressed as Ga 1-x Te x (0≤x<1), and preferably x may have a value of 0.5 or more and less than 1. In addition, the concentration of nitrogen doped in the selector 150 may exceed 0 and be 5.0 at% or less, and preferably exceed 0 and be 2.4 at% or less.

이러한 갈륨텔룰라이드(Ga-Te)막 선택부(150)를 포함하는 비선형 선택 소자는 저전력 및 고집적의 저항성 메모리 소자를 구현하도록, 오보닉 문턱 스위치(Ovonic Threshold Switch: OTS) 특성을 가지며, 종래의 선택 소자에 비하여 높은 비선형 특성을 갖고, 외부 전계에 대칭적인 I-V 특성을 가질 수 있다. 또한, 본 발명의 비선형 스위치 소자는 우수한 비선형 특성을 갖도록 낮은 외부 전계에서는 낮은 전류가 흐르고 높은 외부 전계에서는 높은 전류가 흘러 높은 온/오프 전류 비(Ion/Ioff)를 갖는다.The nonlinear selection device including the gallium telluride (Ga-Te) layer selection unit 150 has an Ovonic Threshold Switch (OTS) characteristic to implement a low-power and high-integration resistive memory device, and is a conventional Compared to the selection device, it may have a higher nonlinear characteristic and an I-V characteristic symmetric to an external electric field. In addition, the nonlinear switch device of the present invention has a high on/off current ratio (Ion/Ioff) because a low current flows in a low external electric field and a high current flows in a high external electric field to have excellent nonlinear characteristics.

일 실시예에서, 질소가 도핑된 갈륨텔룰라이드(Ga-Te) 막을 포함하는 선택부(150)는 문턱 전압(Vth)의 절반인 전압에서 off 전류(= Ioff @ 1/2 Vth)에 대한 문턱 전압에서의 on 전류 (= Ion@ Vth)로 정의되는 0.2 ㅧ 103 이상의 선택비를 가질 수 있다.In an embodiment, the selection unit 150 including a gallium telluride (Ga-Te) film doped with nitrogen is a threshold for an off current (= Ioff @ 1/2 Vth) at a voltage that is half the threshold voltage Vth. It can have a selectivity of 0.2 ㅧ 10 3 or more, which is defined as the on current in voltage (= Ion@ Vth).

갈륨텔룰라이드(Ga-Te) 선택부를 포함하는 비선형 스위치 소자는, 동작 전압에 비하여 높은 전압을 인가하는 포밍 과정을 생략하거나, 포밍 과정이 필요하더라도 낮은 전압만으로도 비선형 스위치 소자가 포밍될 수 있다. 따라서, 비선형 스위치 소자가 적용되는 메모리 소자의 초기화시 소모 전력이 감소되고, 낮은 전압만으로도 동작이 가능하여 동작 속도가 향상되어 동작 효율이 개선될 수 있다. A nonlinear switch element including a gallium telluride (Ga-Te) selector may omit a forming process of applying a voltage higher than the operating voltage or form a nonlinear switch element using only a low voltage even if a forming process is required. Accordingly, power consumption during initialization of the memory device to which the nonlinear switch device is applied is reduced, and operation is possible with only a low voltage, so that the operation speed is improved, thereby improving the operation efficiency.

도 3은 본 실시예에 의한 선택 소자(200)의 개요적 단면도이다. 도 3을 참조하면, 선택 소자(200)는 T-plug 형태의 선택 소자일 수 있다. 기판(sub) 상에 전도층(250)이 위치한다. 일 실시예로, 기판(sub)은 실리콘 기판일 수 있으며, 도전층(250)은 텅스텐(W)층으로, 워드 라인 및/또는 비트 라인 중 어느 하나의 전도성 라인일 수 있다. 3 is a schematic cross-sectional view of the selection element 200 according to the present embodiment. Referring to FIG. 3 , the selection element 200 may be a T-plug type selection element. A conductive layer 250 is positioned on a substrate sub. In an embodiment, the substrate sub may be a silicon substrate, and the conductive layer 250 may be a tungsten (W) layer, and may be a conductive line of any one of a word line and/or a bit line.

에치 스탑층(240)과 산화막(230)은 도전층(250) 상부에 위치할 수 있다. 일 실시예로, 에치 스탑층(240)은 실리콘 질화막(silicon nitride)이고, 산화막(230)은 실리콘 산화막(silicon oxide)층일 수 있다. 하부 전극(260)은 에치 스탑층(240), 산화막(230)을 관통하여 형성될 수 있다. 하부 전극(260)은 질소가 도핑된 갈륨텔룰라이드(Ga-Te) 스위칭 막(220)의 하부 전극(260, bottom electrode)으로 기능하며, 전극 크기를 감소시키기 위해 플러그 형태로 형성될 수 있다. 일 실시예로, 하부 전극(260)과 에치 스탑층(240) 및 산화막(230) 사이에는 갈륨텔룰라이드(Ga-Te)계 재료의 측벽이 형성될 수 있으며, 수직 방향으로 스위칭 막(220)과 연결될 수 있다.The etch stop layer 240 and the oxide layer 230 may be positioned on the conductive layer 250 . In an embodiment, the etch stop layer 240 may be a silicon nitride layer, and the oxide layer 230 may be a silicon oxide layer. The lower electrode 260 may be formed through the etch stop layer 240 and the oxide layer 230 . The lower electrode 260 functions as a bottom electrode 260 of the nitrogen-doped gallium telluride (Ga-Te) switching layer 220 and may be formed in a plug shape to reduce the electrode size. In an embodiment, a sidewall of a gallium telluride (Ga-Te)-based material may be formed between the lower electrode 260, the etch stop layer 240 and the oxide layer 230, and the switching layer 220 in a vertical direction. can be connected with

도 4는 선택 소자(200)의 제조 방법을 개요적으로 도시한 순서도이다. 도 4를 참조하면, 선택 소자(200)의 제조를 위해 우선 하부 전극(260)을 형성한다(S100). 일 실시예로, 하부 전극은 도 2로 예시된 메모리 소자(100)의 제3 전극(130)일 수 있다. 하부 전극(260)의 형성은 스퍼터링 또는 화학기상증착에 의해 형성될 수 있으며, 본 발명이 이에 한정되는 것은 아니다. 4 is a flowchart schematically illustrating a method of manufacturing the selection element 200 . Referring to FIG. 4 , a lower electrode 260 is first formed for manufacturing the selection device 200 ( S100 ). In an embodiment, the lower electrode may be the third electrode 130 of the memory device 100 illustrated in FIG. 2 . The lower electrode 260 may be formed by sputtering or chemical vapor deposition, but the present invention is not limited thereto.

하부 전극과 연결되도록 스위칭 막(220)을 형성한다(S200). 위에서 설명된 바와 같이 스위칭 막(220)은 질소가 도핑된 갈륨텔룰라이드(Ga-Te) 막일 수 있다. The switching film 220 is formed to be connected to the lower electrode (S200). As described above, the switching layer 220 may be a gallium telluride (Ga-Te) layer doped with nitrogen.

일 실시예에서, 갈륨텔룰라이드(Ga-Te) 스위칭 막(220)은 5 nm 내지 80nm의 두께를 가질 수 있다. GaTe 스위칭 막(220)이 5 nm 내지 80 nm의 두께를 갖는 경우, 비선형 스위치 소자에서 오보닉 문턱 스위치(OTS) 특성이 나타나며, 종래보다 우수한 비선형 특성을 갖는 효과를 가질 수 있다. 박막의 두께가 5 nm 미만이면 GaTe 재료에 인가된 전계(electric field)가 작은 경우에도 터널 효과(tunnel effect 또는 tunneling)에 의해 전류가 크게 증가하여 오보닉 문턱 스위치(OTS) 특성이 발현되기 어렵다. 스위칭 막(220)의 두께가 80 nm를 초과하는 경우에는 전극에서 발생되는 열이 크게 증가할 가능성이 있어 비선형 스위치 소자의 오보닉 문턱스위치(OTS) 특성 또는 종래보다 우수한 비선형 특성이 나타나지 않을 수 있다.In an embodiment, the gallium telluride (Ga-Te) switching layer 220 may have a thickness of 5 nm to 80 nm. When the GaTe switching layer 220 has a thickness of 5 nm to 80 nm, an ovonic threshold switch (OTS) characteristic appears in the nonlinear switch element, and it may have an effect of having a nonlinear characteristic superior to that of the related art. If the thickness of the thin film is less than 5 nm, even when the electric field applied to the GaTe material is small, the current greatly increases due to the tunnel effect or tunneling, so it is difficult to express the ovonic threshold switch (OTS) characteristic. When the thickness of the switching film 220 exceeds 80 nm, there is a possibility that heat generated from the electrode is greatly increased, so the ovonic threshold switch (OTS) characteristic of the nonlinear switch element or the nonlinear characteristic superior to the conventional one may not appear. .

스위칭 막(220)은 Ga-Te의 합금 타겟을 이용하여 반응성 스퍼터링(reactive sputter)에 의해 형성될 수 있다. 일 실시예로, 반응성 스퍼터링은 일반적으로 아르곤(Argon, Ar), 제논(Xenon, Xe) 또는 크립톤(Krypton, Kr) 등의 불활성 가스에 의해 형성되는 플라즈마에 반응성 가스로 질소(nitrogen, N)를 도입하여 수행된다. 반응성 가스인 질소는 플라즈마에 의해 활성화되고 기판에 증착되는 Ga-Te 스위칭 막에 도핑된다. 불활성 및 반응성 가스의 상대적인 양을 제어하여 스위칭 막에 도핑되는 질소의 도핑 농도를 제어할 수 있다. The switching layer 220 may be formed by reactive sputtering using a Ga-Te alloy target. In one embodiment, reactive sputtering is generally formed by an inert gas, such as argon (Argon, Ar), xenon (Xenon, Xe) or krypton (Krypton, Kr) nitrogen (nitrogen, N) as a reactive gas in plasma introduced and carried out. Nitrogen, a reactive gas, is activated by plasma and doped into a Ga-Te switching film deposited on a substrate. By controlling the relative amounts of the inert and reactive gases, the doping concentration of nitrogen doped into the switching film can be controlled.

스위칭 막 상에 상부 전극(210)을 형성한다(S300). 일 실시예로, 상부 전극(210)은 도 2에서 예시된 제1 전극(120)일 수 있다. 상부 전극(210)도 스퍼터링 또는 화학 기상증착을 통해 형성될 수 있다. 상부 전극 및 상기 하부 전극 중 적어도 어느 하나는 타이타늄(Ti), 탄탈륨(Ta), 구리(Cu), 알루미늄(Al), 니켈(Ni), 백금(Pt), 금(Au), 백금(Pt), 파라듐(Pd) 또는 로듐(Rh) 텅스텐(W), TiN 또는 TaN 실리콘(Si) 또는 WSix, NiSix, CoSix 또는 TiSix 중 어느 하나, 이의 혼합물, 합금화물 또는 2 이상의 적층 구조를 포함할 수 있다.An upper electrode 210 is formed on the switching film (S300). In an embodiment, the upper electrode 210 may be the first electrode 120 illustrated in FIG. 2 . The upper electrode 210 may also be formed through sputtering or chemical vapor deposition. At least one of the upper electrode and the lower electrode may include titanium (Ti), tantalum (Ta), copper (Cu), aluminum (Al), nickel (Ni), platinum (Pt), gold (Au), and platinum (Pt). , palladium (Pd) or rhodium (Rh), tungsten (W), TiN or TaN silicon (Si) or any one of WSix, NiSix, CoSix, or TiSix, a mixture thereof, an alloy, or a stacked structure of two or more .

도 5는 타이타늄나이트라이드(TiN)으로 상부 전극(210)과 하부 전극(260)을 형성하고, 스위칭 막(220)로 갈륨텔루라이드(Ga-Te)를 사용한 경우에 스위칭 막(220)의 질소 도핑 농도별 문턱 전압의 변화를 도시한 도면이고, 도 6은 질소 도핑 농도별 문턱 전압값을 도시한 도면이다. 5 shows a case in which the upper electrode 210 and the lower electrode 260 are formed of titanium nitride (TiN) and gallium telluride (Ga-Te) is used as the switching film 220. Nitrogen of the switching film 220 It is a diagram illustrating a change in threshold voltage for each doping concentration, and FIG. 6 is a diagram illustrating a threshold voltage value for each nitrogen doping concentration.

도 6을 참조하면, 질소로 도핑되지 않은 갈륨-텔룰라이드(Ga-Te) 스위칭 막(220)을 포함하는 선택 소자(200)의 문턱 전압은 대략 1.6V으로 측정되었다. 동일한 상부 전극(210)과 하부 전극(260)을 형성하고, 갈륨-텔룰라이드(Ga-Te) 스위칭 막(220)에 0.34 at.%의 농도로 질소를 도핑하면 문턱 전압값은 감소하여 1.38V로 측정되었다. 동일한 상부 전극(210)과 하부 전극(260)을 형성하고, 스위칭 막(220)의 질소 도핑 농도를 0.96 at.% 로 증가시켰을 때 문턱 전압값은 1.25V로 감소하였다. 이어서, 동일한 상부 전극(210)과 하부 전극(260)을 형성하고, 스위칭 막(220)에 질소 도핑 농도를 2.40 at.% 로 증가시켰을 때 문턱 전압값은 1.15V로 감소하였다. Referring to FIG. 6 , the threshold voltage of the selection device 200 including the gallium-telluride (Ga-Te) switching layer 220 not doped with nitrogen was measured to be about 1.6V. When the same upper electrode 210 and the lower electrode 260 are formed and the gallium-telluride (Ga-Te) switching layer 220 is doped with nitrogen at a concentration of 0.34 at.%, the threshold voltage is reduced to 1.38V. was measured with When the same upper electrode 210 and the lower electrode 260 are formed and the nitrogen doping concentration of the switching layer 220 is increased to 0.96 at.%, the threshold voltage value is reduced to 1.25V. Then, the same upper electrode 210 and lower electrode 260 are formed, and when the nitrogen doping concentration in the switching layer 220 is increased to 2.40 at.%, the threshold voltage is decreased to 1.15V.

예시되지 않은 구현예에 의하면, 질소의 도핑 농도는 5.00 at.%까지 증가시킬 수 있으며, 이로부터 문턱 전압값은 1.15V 미만으로 낮출 수 있을 것으로 파악된다.According to the non-illustrated embodiment, the nitrogen doping concentration may be increased to 5.00 at.%, and it is understood that the threshold voltage value may be lowered to less than 1.15V.

갈륨-텔룰라이드 스위칭 막(200)에 도핑되는 질소의 농도를 조절하여 스위칭 막(220)의 문턱 전압을 조절할 수 있음을 확인할 수 있다. 따라서, 위에서 설명된 메모리 부(140)를 형성할 수 있는 여러 상변화 재료인 가변 저항성 재료, 자성체 재료들과 함께 형성되어 다양한 메모리 소자의 세트 전압(set voltage)에 따라 목적하는 스위칭 전압을 가지도록 선택 소자를 형성할 수 있다는 장점이 제공된다.It can be seen that the threshold voltage of the switching layer 220 can be adjusted by adjusting the concentration of nitrogen doped in the gallium-telluride switching layer 200 . Accordingly, it is formed together with various phase change materials such as variable resistive material and magnetic material that can form the above-described memory unit 140 to have a desired switching voltage according to the set voltage of various memory devices. An advantage is provided that the selection element can be formed.

도 7은 메모리 소자(100)의 전압-전류 특성을 개요적으로 나타낸 도면이고, 도 8은는 질소로 도핑된 선택부를 포함하는 메모리 소자의 전압-전류 특성을 개요적으로 나타낸 도면이다. 도 7 및 도 8에서, 실선은 메모리 부의 전압 전류 특성을 나타내며, 굵은 파선은 직렬로 연결된 메모리 부와 선택부의 전압 전류 특성을 나타낸다. FIG. 7 is a diagram schematically illustrating voltage-current characteristics of the memory device 100 , and FIG. 8 is a diagram schematically illustrating voltage-current characteristics of a memory device including a nitrogen-doped selector. 7 and 8 , a solid line indicates voltage and current characteristics of the memory unit, and a thick dashed line indicates voltage and current characteristics of the memory unit and the selection unit connected in series.

도 7을 참조하면, 메모리 소자(100)에 저장된 데이터를 판독(read)하기 위하여 판독 마진(read margin)으로 도시된 범위 내의 전압을 제공하여 메모리 소자(100)에 저장된 데이터를 판독한다. 일 예로, 판독 마진(read margin)은 스위치부가 도통되는 문턱 전압(VTH)보다 크고, 메모리 부에 대이터를 기록하는 전압(VSET)보다 작은 전압 범위에 상응한다. 일반적으로 판독 전압(VREAD)은 판독 마진(read margin)내에 메모리 부(140)에 형성된 저항(Ron, Roff)에 따라 변화하는 전류를 읽어 데이터를 판독한다. Referring to FIG. 7 , in order to read data stored in the memory device 100 , a voltage within a range shown as a read margin is provided to read data stored in the memory device 100 . For example, the read margin corresponds to a voltage range greater than a threshold voltage V TH through which the switch unit is conducted and smaller than a voltage V SET at which data is written to the memory unit. In general, the read voltage V READ reads data by reading a current that changes according to the resistors Ron and Roff formed in the memory unit 140 within a read margin.

본 실시예에 의한 선택부와 연결된 메모리 소자의 전류 전압 특성을 살펴보면, 질소로 도핑된 갈륨-텔루라이드 스위치부의 문턱 전압(VTH)이 감소한다. 따라서, 도 8로 예시된 것과 같이 문턱 전압(VTH)이 감소함에 따라 판독 마진이 증가하는 것을 확인할 수 있다. 따라서, 본 실시예에 의한 메모리 소자(100)는 스위칭 막(220)에 질소를 도핑함으로써 문턱 전압을 조절할 수 있어 종래 기술에 비하여 넓은 판독 마진을 얻을 수 있다는 장점이 제공된다. Looking at the current voltage characteristics of the memory device connected to the selection unit according to the present embodiment, the nitrogen-doped gallium-telluride switch unit threshold voltage (V TH ) decreases. Accordingly, as illustrated in FIG. 8 , it can be seen that the read margin increases as the threshold voltage V TH decreases. Accordingly, in the memory device 100 according to the present embodiment, the threshold voltage can be adjusted by doping the switching layer 220 with nitrogen, thereby providing an advantage that a wide read margin can be obtained compared to the prior art.

본 발명에 대한 이해를 돕기 위하여 도면에 도시된 실시 예를 참고로 설명되었으나, 이는 실시를 위한 실시예로, 예시적인 것에 불과하며, 당해 분야에서 통상적 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위에 의해 정해져야 할 것이다.Although it has been described with reference to the embodiment shown in the drawings in order to help the understanding of the present invention, this is an embodiment for implementation, merely exemplary, and those of ordinary skill in the art will find various modifications and equivalents therefrom It will be appreciated that other embodiments are possible. Accordingly, the true technical protection scope of the present invention should be defined by the appended claims.

10: 메모리 장치 100: 메모리 소자
WL1, WL2, WL3: 워드 라인 BL1, BL2, BL3: 비트라인
110: 제1 전극 120: 제2 전극
130: 제3 전극 140: 메모리 부
150: 선택부 200: 선택소자
250: 전도층 240: 에치 스탑층
230: 산화막 260: 하부 전극
220: 스위칭막 210: 상부 전극10: memory device 100: memory element
WL1, WL2, WL3: word line BL1, BL2, BL3: bit line
110: first electrode 120: second electrode
130: third electrode 140: memory unit
150: selection unit 200: selection element
250: conductive layer 240: etch stop layer
230: oxide layer 260: lower electrode
220: switching film 210: upper electrode

Claims (5)

선택 소자로, 상기 선택 소자는:
제1 전극 및 제2 전극
상기 제1 전극과 상기 제2 전극 사이에 위치하고, 질소가 도핑된 갈륨텔룰라이드 스위칭막을 포함하고,
상기 질소가 도핑된 갈륨텔룰라이드 스위칭막은 불활성 가스에 의해 형성되는 플라즈마에 반응성 가스로 질소를 도입한 반응성 스퍼터링으로 형성되되, 상기 질소의 도핑 농도는 불활성 및 상기 질소의 상대적인 양을 제어하여 제어되고,
상기 선택소자는 상기 갈륨텔룰라이드 스위칭막에 도핑된 상기 질소의 농도에 상응하는 문턱 전압을 가지는 선택 소자.A selection element, the selection element comprising:
first electrode and second electrode
It is positioned between the first electrode and the second electrode and includes a nitrogen-doped gallium telluride switching film,
The nitrogen-doped gallium telluride switching film is formed by reactive sputtering in which nitrogen as a reactive gas is introduced into a plasma formed by an inert gas, the nitrogen doping concentration is controlled by controlling the inertness and the relative amount of the nitrogen,
The selection device has a threshold voltage corresponding to the concentration of the nitrogen doped in the gallium telluride switching layer. 제1항에 있어서,
상기 스위칭 막은,
상기 질소가 0 초과 2.4 at% 이하로 도핑된 선택 소자.According to claim 1,
The switching membrane is
A selection element in which the nitrogen is doped in an amount greater than 0 and less than or equal to 2.4 at%. 제1항에 있어서,
상기 스위칭 막은,
상기 질소가 0 초과 5.00 at% 이하로 도핑된 선택 소자.According to claim 1,
The switching membrane is
A selection element in which the nitrogen is doped in an amount greater than 0 and less than or equal to 5.00 at%. 메모리 소자로, 상기 메모리 소자는:
제1 전극 및 제2 전극
상기 제1 전극과 연결되며, 저항값의 변화로 데이터를 저장하는 메모리 부;
상기 제2 전극과 연결되며, 제공되는 전압에 따라 도통과 차단이 제어되는 스위치 부를 포함하며,
상기 스위치 부는, 질소가 도핑된 칼코겐 물질을 포함하고,
상기 질소가 도핑된 갈륨텔룰라이드 스위칭막은 불활성 가스에 의해 형성되는 플라즈마에 반응성 가스로 질소를 도입한 반응성 스퍼터링으로 형성되고, 상기 질소의 도핑 농도는 불활성 및 상기 질소의 상대적인 양을 제어하여 제어되고,
상기 칼코겐 물질은 갈륨텔룰라이드 막으로,
상기 메모리 소자의 문턱 전압은 상기 갈륨텔룰라이드 스위칭 막에 도핑된 상기 질소의 농도에 상응하는 메모리 소자.A memory device, the memory device comprising:
first electrode and second electrode
a memory unit connected to the first electrode and storing data according to a change in resistance;
It is connected to the second electrode and includes a switch unit for controlling conduction and blocking according to the voltage provided,
The switch unit comprises a nitrogen-doped chalcogen material,
The nitrogen-doped gallium telluride switching film is formed by reactive sputtering by introducing nitrogen as a reactive gas into plasma formed by an inert gas, and the nitrogen doping concentration is controlled by controlling the inertness and the relative amount of the nitrogen,
The chalcogen material is a gallium telluride film,
A threshold voltage of the memory device corresponds to a concentration of the nitrogen doped in the gallium telluride switching layer. 제4항에 있어서,
상기 스위치 부는,
상기 질소가 0 초과 2.4 at% 이하로 도핑된 메모리 소자.5. The method of claim 4,
The switch unit,
A memory device in which the nitrogen is doped in an amount greater than 0 and less than or equal to 2.4 at%.
KR1020200116164A 2020-09-10 2020-09-10 Selection device and memory device comprising the same KR102395814B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200116164A KR102395814B1 (en) 2020-09-10 2020-09-10 Selection device and memory device comprising the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200116164A KR102395814B1 (en) 2020-09-10 2020-09-10 Selection device and memory device comprising the same

Publications (2)

Publication Number Publication Date
KR20220033828A KR20220033828A (en) 2022-03-17
KR102395814B1 true KR102395814B1 (en) 2022-05-06

Family

ID=80936410

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200116164A KR102395814B1 (en) 2020-09-10 2020-09-10 Selection device and memory device comprising the same

Country Status (1)

Country Link
KR (1) KR102395814B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100706805B1 (en) 2006-01-27 2007-04-12 삼성전자주식회사 Phase-changeable memory device and method for fabricating the same
KR101931887B1 (en) 2017-09-08 2018-12-21 아주대학교산학협력단 Ovonic threshold switching device and memory device having the ovonic threshold switching device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100997214B1 (en) * 2009-01-16 2010-11-29 한국과학기술원 Resistor random access memory
KR102130219B1 (en) * 2018-10-30 2020-07-03 연세대학교 산학협력단 Non-linear switching device, method of fabricating the same, and non-volatile memory device having the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100706805B1 (en) 2006-01-27 2007-04-12 삼성전자주식회사 Phase-changeable memory device and method for fabricating the same
KR101931887B1 (en) 2017-09-08 2018-12-21 아주대학교산학협력단 Ovonic threshold switching device and memory device having the ovonic threshold switching device

Also Published As

Publication number Publication date
KR20220033828A (en) 2022-03-17

Similar Documents

Publication Publication Date Title
KR102295524B1 (en) Memory device
KR102530067B1 (en) Variable resistance memory devices and methods of manufacturing the same
CN112652643B (en) memory device
KR102532201B1 (en) Memory device
US20170244026A1 (en) Variable resistance memory device and method of manufacturing the same
US7935953B2 (en) Nonvolatile memory device, array of nonvolatile memory devices, and methods of making the same
US7492635B2 (en) NOR-type hybrid multi-bit non-volatile memory device and method of operating the same
KR102465179B1 (en) Switching device, method of fabricating the same, and non-volatile memory device having the same
US20080173931A1 (en) Multilevel-Cell Memory Structures Employing Multi-Memory Layers with Tungsten Oxides and Manufacturing Method
TWI757460B (en) Memory cell switch device
KR101854023B1 (en) Non-linear switching device, method of fabricating the same, and non-volatile memory device having the same
WO2017217119A1 (en) Circuit element, storage device, electronic device, method for writing information to circuit element, and method for reading information from circuit element
US7884342B2 (en) Phase change memory bridge cell
US9601692B1 (en) Hetero-switching layer in a RRAM device and method
TWI757029B (en) Switching device containing sulfur, memory device and integrated circuit memory device
US8284597B2 (en) Diode memory
US8610098B2 (en) Phase change memory bridge cell with diode isolation device
KR102130219B1 (en) Non-linear switching device, method of fabricating the same, and non-volatile memory device having the same
KR102395814B1 (en) Selection device and memory device comprising the same
US20200066794A1 (en) Memory cell switch device
KR20220170238A (en) Chalcogenide material, device and memory device including the same
KR20220038919A (en) Selection device and memory device and memory device comprising the same
KR102352383B1 (en) Selection device and resistive random access memory device comprising the same
US20240147735A1 (en) Metal-doped switching device and semiconductor device including the same
KR102660633B1 (en) Resistance variable memory device having selection device layer treated by high pressure hydrogen annealing and method for fabricating the same

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant