KR102395270B1 - Device of monitoring a backside of a wafer and method thereof - Google Patents

Device of monitoring a backside of a wafer and method thereof Download PDF

Info

Publication number
KR102395270B1
KR102395270B1 KR1020190171397A KR20190171397A KR102395270B1 KR 102395270 B1 KR102395270 B1 KR 102395270B1 KR 1020190171397 A KR1020190171397 A KR 1020190171397A KR 20190171397 A KR20190171397 A KR 20190171397A KR 102395270 B1 KR102395270 B1 KR 102395270B1
Authority
KR
South Korea
Prior art keywords
wafer
scanner
edge region
eccentricity
edge
Prior art date
Application number
KR1020190171397A
Other languages
Korean (ko)
Other versions
KR20210079521A (en
Inventor
신정원
Original Assignee
에스케이실트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이실트론 주식회사 filed Critical 에스케이실트론 주식회사
Priority to KR1020190171397A priority Critical patent/KR102395270B1/en
Publication of KR20210079521A publication Critical patent/KR20210079521A/en
Application granted granted Critical
Publication of KR102395270B1 publication Critical patent/KR102395270B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/17—Systems in which incident light is modified in accordance with the properties of the material investigated
    • G01N21/55—Specular reflectivity
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501—Semiconductor wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Immunology (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Pathology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

웨이퍼의 후면 모니터링 방법은 웨이퍼의 센터 위치를 보정하고, 스캐너의 위치를 보정하고, 스캐너를 이용하여 웨이퍼의 후면을 스캐닝하며, 스캐닝 결과에 기초하여 웨이퍼의 불량 여부를 판정한다. The back side monitoring method of the wafer corrects the center position of the wafer, corrects the position of the scanner, scans the back side of the wafer using the scanner, and determines whether the wafer is defective based on the scanning result.

Description

웨이퍼의 후면 모니터링 장치 및 그 방법{Device of monitoring a backside of a wafer and method thereof}Device of monitoring a backside of a wafer and method thereof

실시예는 웨이퍼의 후면 모니터링 장치 및 그 방법에 관한 것이다.Embodiments relate to a backside monitoring apparatus for a wafer and a method therefor.

반도체 소자 제조의 원료로 사용되는 실리콘 웨이퍼는 일반적으로, 단결정 실리콘 잉곳(ingot)을 웨이퍼 형태로 얇게 절단하는 슬라이싱(slicing), 원하는 웨이퍼의 두께로 연마하면서 평탄도를 개선하는 래핑(lapping), 웨이퍼 내부의 손상(damage)층 제거를 위한 식각(etching), 표면 경면화 및 평탄도를 향상시키기 위한 폴리싱(polishing) 등의 여러 공정 단계를 거쳐 폴리시드 웨이퍼(polished wafer) 형태로 제조된다. 그리고, 결함 밀도 조정을 위해 열처리를 더 실시하여 어닐드 웨이퍼(annealed wafer) 형태로 제조되거나 반도체 소자 형성에 보다 적합하도록 에피텍셜 웨이퍼 형태로 제조되기도 한다.In general, silicon wafers used as raw materials for semiconductor device manufacturing include slicing, which cuts a single crystal silicon ingot thinly into a wafer shape, and lapping, which improves flatness while polishing to a desired thickness of the wafer. It is manufactured in the form of a polished wafer through several process steps, such as etching to remove an internal damage layer, polishing to improve surface mirror finish and flatness. In addition, heat treatment is further performed to adjust the defect density to be manufactured in the form of an annealed wafer or in the form of an epitaxial wafer to be more suitable for forming semiconductor devices.

웨이퍼 상에 에피택셜층이 성장되어 에피택셜 웨이퍼가 된다. 웨이퍼 상에 에피택셜층을 성장하기 전에, 웨이퍼의 후면(backside)에서의 오토도핑(auto-doping)을 제어하기 위하여 웨이퍼의 후면 상에 저온 산화물(LTO: Low-Temperature Oxide, 이하 LTO라 함)층이 증착된다. An epitaxial layer is grown on the wafer to become an epitaxial wafer. Before growing the epitaxial layer on the wafer, a low-temperature oxide (LTO: Low-Temperature Oxide, hereinafter referred to as LTO) on the backside of the wafer to control auto-doping on the backside of the wafer layer is deposited.

에피택셜 웨이퍼 상에 수 많은 반도체 공정을 통해 다양한 소자가 형성된다. 이러한 반도체 공정 전 또는 후에 세정 공정이 수행되는데, 이러한 세정 공정시 복수의 에피택셜 웨이퍼가 서로 일렬로 기립되어 세정된다. 이와 같은 세정 공정시, 에피택셜 웨이퍼의 LTO층의 부산물이 인접하는 에피택셜 웨이퍼의 전면에 달라붙어 오염원으로 작용하는 문제가 있다. Various devices are formed on an epitaxial wafer through numerous semiconductor processes. A cleaning process is performed before or after the semiconductor process. During this cleaning process, a plurality of epitaxial wafers are cleaned by standing up in a line with each other. During the cleaning process, there is a problem in that the by-product of the LTO layer of the epitaxial wafer adheres to the front surface of the adjacent epitaxial wafer and acts as a contamination source.

이러한 문제를 해결하기 위해, 웨이퍼의 둘레를 따라 상기 증착된 LTO층의 에지 영역을 식각하여 준다. To solve this problem, the edge region of the deposited LTO layer is etched along the periphery of the wafer.

이때, 웨이퍼의 둘레를 따라 식각된 LTO층의 에지 영역이 균일하지 않은 경우, 오도 도핑 제어가 어렵고 그 외 다양한 문제를 야기할 수 있어, 웨이퍼의 둘레를 따라 식각된 LTO층의 에지가 균일하게 식각되도록 관리하는 것이 매우 중요하다. 예컨대, LTO층의 에지 영역이 균일하지 않은 경우, LTO층이 에지 영역에도 남아 있게 되고, 이러한 잔류한 LTO층이 후공정에 의해 웨이퍼 상에 에피택셜층을 성장할 때 결함을 유발할 수 있다. At this time, if the edge region of the LTO layer etched along the circumference of the wafer is not uniform, it is difficult to control misdoping and may cause various other problems, so that the edge of the LTO layer etched along the circumference of the wafer is uniformly etched It is very important to manage it as much as possible. For example, when the edge region of the LTO layer is not uniform, the LTO layer remains in the edge region as well, and this remaining LTO layer may cause defects when growing the epitaxial layer on the wafer by a post process.

따라서, 웨이퍼의 후면에 대한 모니터링 방법이 절실히 요구된다.Therefore, there is an urgent need for a monitoring method for the back side of the wafer.

실시예는 전술한 문제 및 다른 문제를 해결하는 것을 목적으로 한다.The embodiments aim to solve the above and other problems.

실시예의 다른 목적은 불량을 용이하게 모니터링할 수 있는 웨이퍼의 후면 모니터링 장치 및 그 방법을 제공한다.Another object of the embodiment is to provide an apparatus and method for monitoring the back side of a wafer capable of easily monitoring defects.

실시예의 또 다른 목적은 저온 산화층의 에지 영역의 균일도를 용이하게 관리할 수 있는 웨이퍼의 후면 모니터링 장치 및 그 방법을 제공한다.Another object of the embodiment is to provide an apparatus and method for monitoring the back side of a wafer that can easily manage the uniformity of the edge region of the low-temperature oxide layer.

상기 또는 다른 목적을 달성하기 위해 실시예의 일 측면에 따르면, 웨이퍼의 후면 모니터링 방법은, 웨이퍼의 센터 위치를 보정하는 단계; 스캐너의 위치를 보정하는 단계; 상기 스캐너를 이용하여 상기 웨이퍼의 후면을 스캐닝하는 단계; 및 상기 스캐닝 결과에 기초하여 상기 웨이퍼의 불량 여부를 판정하는 단계를 포함한다. According to one aspect of the embodiment to achieve the above or other objects, a method for monitoring a back side of a wafer includes: calibrating a center position of the wafer; calibrating the position of the scanner; scanning the back side of the wafer using the scanner; and determining whether the wafer is defective based on the scanning result.

실시예의 다른 측면에 따르면, 웨이퍼의 후면 모니터링 장치는, 웨이퍼의 센터 위치를 보정하는 제1 위치 보정부; 스캐너의 위치를 보정하는 제2 위치 보정부; 상기 웨이퍼의 후면을 스캐닝하는 상기 스캐너; 및 상기 스캐닝 결과에 기초하여 상기 웨이퍼의 불량 여부를 판정하는 제어부를 포함한다.According to another aspect of the embodiment, the back side monitoring device of the wafer, a first position correcting unit for correcting the center position of the wafer; a second position correcting unit for correcting the position of the scanner; the scanner for scanning the back side of the wafer; and a control unit that determines whether the wafer is defective based on the scanning result.

실시예에 따른 웨이퍼의 후면 모니터링 장치 및 그 방법의 효과에 대해 설명하면 다음과 같다.The effect of the wafer back side monitoring apparatus and the method according to the embodiment is as follows.

실시예들 중 적어도 하나에 의하면, 스캐너를 이용하여 웨이퍼의 후면을 스캐닝하여 저온 산화층의 에지 영역의 균일도를 용이하게 관리할 수 있다는 장점이 있다.According to at least one of the embodiments, there is an advantage in that the uniformity of the edge region of the low-temperature oxide layer can be easily managed by scanning the back surface of the wafer using a scanner.

실시예들 중 적어도 하나에 의하면, 웨이퍼의 둘레에 따른 저온 산화층의 에지 영역의 변화에 기초하여 웨이퍼의 불량을 용이하게 판별할 수 있다는 장점이 있다.According to at least one of the embodiments, there is an advantage that a defect of the wafer can be easily determined based on a change in the edge region of the low-temperature oxide layer along the circumference of the wafer.

실시예들 중 적어도 하나에 의하면, 웨이퍼의 둘레에 따른 저온 산화층의 에지 영역의 변화에 기초하여 획득된 편심도 정보를 이용하여 웨이퍼의 불량을 용이하게 판별할 수 있다는 장점이 있다. According to at least one of the embodiments, there is an advantage in that the defect of the wafer can be easily determined using the eccentricity information obtained based on the change of the edge region of the low-temperature oxide layer along the circumference of the wafer.

실시예의 적용 가능성의 추가적인 범위는 이하의 상세한 설명으로부터 명백해질 것이다. 그러나 실시예의 사상 및 범위 내에서 다양한 변경 및 수정은 당업자에게 명확하게 이해될 수 있으므로, 상세한 설명 및 바람직한 실시예와 같은 특정 실시예는 단지 예시로 주어진 것으로 이해되어야 한다. Further scope of applicability of embodiments will become apparent from the following detailed description. However, it should be understood that the detailed description and specific embodiments, such as preferred embodiments, are given by way of example only, since various changes and modifications within the spirit and scope of the embodiments may be clearly understood by those skilled in the art.

도 1은 실시예에 따른 웨이퍼의 후면 모니터링 장치를 도시한다.
도 2는 실시예에 따른 웨이퍼의 후면 모니터링 방법을 설명하는 순서도이다.
도 3a는 웨이퍼를 도시한 평면도이다.
도3b는 도 3a의 A-A' 라인을 따라 절단한 단면도이다.
도 4는 스캐너를 이용한 스캔 모습을 도시한다.
도 5는 스캐너를 이용하여 좌측 방향과 우측 방향으로 스캔닝한 결과를 보여준다.
도 6은 스캐닝 결과를 표시하는 일 예시도이다.
도 7은 스캐닝 결과를 표시하는 다른 예시도이다. 1 shows an apparatus for monitoring the back side of a wafer according to an embodiment.
2 is a flowchart illustrating a method for monitoring a back side of a wafer according to an embodiment.
3A is a plan view illustrating a wafer.
3B is a cross-sectional view taken along line AA' of FIG. 3A.
4 shows a scanning state using a scanner.
5 shows the results of scanning in the left and right directions using a scanner.
6 is an exemplary diagram for displaying a scanning result.
7 is another exemplary diagram for displaying a scanning result.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다. 다만, 본 발명의 기술 사상은 설명되는 일부 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있고, 본 발명의 기술 사상 범위 내에서라면, 실시 예들간 그 구성 요소들 중 하나 이상을 선택적으로 결합, 치환하여 사용할 수 있다. 또한, 본 발명의 실시예에서 사용되는 용어(기술 및 과학적 용어를 포함)는, 명백하게 특별히 정의되어 기술되지 않는 한, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 일반적으로 이해될 수 있는 의미로 해석될 수 있으며, 사전에 정의된 용어와 같이 일반적으로 사용되는 용어들은 관련 기술의 문맥상의 의미를 고려하여 그 의미를 해석할 수 있을 것이다. 또한, 본 발명의 실시예에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함할 수 있고, “B 및(와) C 중 적어도 하나(또는 한 개 이상)”로 기재되는 경우 A, B, C로 조합할 수 있는 모든 조합 중 하나 이상을 포함할 수 있다. 또한, 본 발명의 실시 예의 구성 요소를 설명하는 데 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질이나 차례 또는 순서 등으로 한정되지 않는다. 그리고, 어떤 구성 요소가 다른 구성요소에 '연결', '결합' 또는 '접속'된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결, 결합 또는 접속되는 경우 뿐만아니라, 그 구성 요소와 그 다른 구성요소 사이에 있는 또 다른 구성 요소로 인해 '연결', '결합' 또는 '접속＇되는 경우도 포함할 수 있다. 또한, 각 구성 요소의 " 상(위) 또는 하(아래)"에 형성 또는 배치되는 것으로 기재되는 경우, 상(위) 또는 하(아래)는 두개의 구성 요소들이 서로 직접 접촉되는 경우 뿐만아니라 하나 이상의 또 다른 구성 요소가 두 개의 구성 요소들 사이에 형성 또는 배치되는 경우도 포함한다. 또한 “상(위) 또는 하(아래)”으로 표현되는 경우 하나의 구성 요소를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the technical spirit of the present invention is not limited to some of the described embodiments, but may be implemented in various different forms, and within the scope of the technical spirit of the present invention, one or more of the components may be selected between the embodiments. It can be used by combining or substituted with . In addition, terms (including technical and scientific terms) used in the embodiments of the present invention may be generally understood by those of ordinary skill in the art to which the present invention belongs, unless specifically defined and described explicitly. It may be interpreted as a meaning, and generally used terms such as terms defined in advance may be interpreted in consideration of the contextual meaning of the related art. In addition, the terminology used in the embodiments of the present invention is for describing the embodiments and is not intended to limit the present invention. In this specification, the singular form may also include the plural form unless otherwise specified in the phrase, and when it is described as "at least one (or more than one) of B and (and) C", it can be combined with A, B, and C. It may include one or more of all combinations. In addition, in describing the components of the embodiment of the present invention, terms such as first, second, A, B, (a), (b), etc. may be used. These terms are only for distinguishing the component from other components, and are not limited to the essence, order, or order of the component by the term. And, when it is described that a component is 'connected', 'coupled' or 'connected' to another component, the component is not only directly connected, coupled or connected to the other component, but also with the component It may also include a case of 'connected', 'coupled' or 'connected' due to another element between the other elements. In addition, when it is described as being formed or disposed on "above (above) or under (below)" of each component, the upper (above) or lower (below) is not only when two components are in direct contact with each other, but also one Also includes a case in which the above another component is formed or disposed between two components. In addition, when expressed as “up (up) or down (down)”, it may include not only the upward direction but also the meaning of the downward direction based on one component.

도 1은 실시예에 따른 웨이퍼의 후면 모니터링 장치를 도시한다.1 shows an apparatus for monitoring the back side of a wafer according to an embodiment.

도 1을 참조하면, 실시예에 따른 웨이퍼의 후면 모니터링 장치(100)는 제1 위치 보정부(110), 제2 위치 보정부(120), 스캐너(130) 및 제어부(140)를 포함할 수 있다. 실시예에 따른 웨이퍼의 후면 모니터링 장치(100)는 이보다 더 많은 구성 요소를 포함할 수 있다. Referring to FIG. 1 , an apparatus 100 for monitoring the back side of a wafer according to an embodiment may include a first position correcting unit 110 , a second position correcting unit 120 , a scanner 130 , and a control unit 140 . there is. The wafer back side monitoring apparatus 100 according to the embodiment may include more components than this.

실시예에서는 제어부(140)에 표시부가 포함되는 것으로 설명되고 있지만, 표시부가 제어부(140)와 별개로 구성될 수도 있다. Although it is described that the display unit is included in the control unit 140 in the embodiment, the display unit may be configured separately from the control unit 140 .

제1 위치 보정부(110)는 웨이퍼(도 3a의 10)의 센터(C)를 정 위치되도록 보정할 수 있다. 웨이퍼(10)가 스테이지(150)에 로딩되면, 해당 웨이퍼(10)의 센터(C)가 정 위치되지 않을 수 있다. 따라서, 제1 위치 보정부(110)는 스테이지(150)에 로딩된 웨이퍼(10)의 센터(C)를 보정하여 정 위치되도록 할 수 있다. The first position correcting unit 110 may correct the center C of the wafer (10 of FIG. 3A ) to be in the correct position. When the wafer 10 is loaded on the stage 150 , the center C of the wafer 10 may not be positioned properly. Accordingly, the first position corrector 110 may correct the center C of the wafer 10 loaded on the stage 150 so that it is positioned properly.

웨이퍼(10)의 센터(C)가 정 위치되도록 보정하는 것은 편심도 정보(도 6의 50)를 획득하는데 웨이퍼(10)의 센터(C)가 기준으로 사용되기 때문이다. 편심도란 저온 산화층(도 3a의 12)의 에지 영역(도 3a의 30)의 폭(W)의 변화를 나타내는 척도일 수 있다. 저온 산화층(12)의 에지 영역(30)은 웨이퍼(10)의 둘레를 따라 웨이퍼(10)의 에지 부분이 식각되어 정의될 수 있다. The correction so that the center C of the wafer 10 is positioned is because the center C of the wafer 10 is used as a reference to obtain eccentricity information (50 in FIG. 6 ). The eccentricity may be a measure indicating a change in the width W of the edge region (30 in FIG. 3A ) of the low-temperature oxide layer (12 in FIG. 3A ). The edge region 30 of the low-temperature oxide layer 12 may be defined by etching an edge portion of the wafer 10 along the circumference of the wafer 10 .

도 3a에 도시한 바와 같이, 저온 산화층(12)의 에지 영역(30)은 예컨대, 저온 산화층(12)의 에지와 웨이퍼(10)의 에지 사이의 간격일 수 있다. 여기서, 에지는 끝단, 단부 등으로 지칭될 수 있다. 웨이퍼(10)의 후면의 전 영역 상에 저온 산화층(12)이 증착되고, 저온 산화층(12)의 에지 부분이 제거되어 에지 영역(30)이 정의될 수 있다. 이러한 경우, 저온 산화층(12)의 에지 영역(30)은 웨이퍼(10)의 에지로부터 저온 산화층(12)의 에지 사이의 영역으로 정의될 수 있다. 즉, 에지 영역(30)은 저온 산화층(12)의 에지의 일부가 제거된 영역으로 정의될 수 있다.As shown in FIG. 3A , the edge region 30 of the low temperature oxide layer 12 may be, for example, a gap between the edge of the low temperature oxide layer 12 and the edge of the wafer 10 . Here, the edge may be referred to as an end, an end, or the like. A low-temperature oxide layer 12 is deposited on the entire region of the rear surface of the wafer 10 , and an edge portion of the low-temperature oxide layer 12 is removed to define an edge region 30 . In this case, the edge region 30 of the low-temperature oxidation layer 12 may be defined as a region between the edge of the wafer 10 and the edge of the low-temperature oxidation layer 12 . That is, the edge region 30 may be defined as a region in which a portion of the edge of the low-temperature oxidation layer 12 is removed.

예컨대, 편심도가 웨이퍼(10)의 센터(C)로부터 아래 방향으로 이격되어 위치되는 경우, 저온 산화층(12)의 에지 영역(30)의 폭(W)이 웨이퍼(10)의 하측이 웨이퍼(10)의 다른 부분보다 작음을 의미할 수 있다. 이는 나중에 다시 상세히 설명한다. For example, when the eccentricity is positioned to be spaced downward from the center C of the wafer 10, the width W of the edge region 30 of the low-temperature oxide layer 12 is the lower side of the wafer 10 is the wafer ( It may mean that it is smaller than other parts of 10). This will be described in detail again later.

제2 위치 보정부(120)는 스캐너(130)의 위치를 보정할 수 있다. 즉, 제2 위치 보정부(120)는 스캐너(130)가 웨이퍼(10)의 노치에 위치되도록 보정할 수 있다. 이는 스캐너(130)가 정확히 노치의 웨이퍼(10)를 기준으로 좌측 방향 그리고 우측 방향으로 스캐닝하도록 할 수 있다. The second position corrector 120 may correct the position of the scanner 130 . That is, the second position correcting unit 120 may correct the scanner 130 to be located in the notch of the wafer 10 . This allows the scanner 130 to accurately scan the notch wafer 10 in the left and right directions.

스캐너(130)는 예컨대, 적외선 레이저일 수 있지만, 이에 대해서는 한정하지 않는다. The scanner 130 may be, for example, an infrared laser, but is not limited thereto.

스캐너(130)는 고정되고, 웨이퍼(10)가 회전될 수 있지만, 이와 반대로 동작하는 것도 가능하다. The scanner 130 may be fixed and the wafer 10 may be rotated, but the reverse operation is also possible.

스캐너(130)가 고정되는 경우, 도 4에 도시한 바와 같이, 웨이퍼(10)가 시계 방향으로 180도 회전할 때, 스캐너(130)에 의해 웨이퍼(10)의 좌측 둘레를 따라 웨이퍼(10)의 후면이 스캐닝될 수 있다. 이어서, 웨이퍼(10)가 반시계 방향으로 180도 회전할 때, 스캐너(130)에 의해 웨이퍼(10)의 우측 둘레를따라 웨이퍼(10)의 후면이 스캐닝될 수 있다. When the scanner 130 is fixed, as shown in FIG. 4 , when the wafer 10 rotates 180 degrees in the clockwise direction, the wafer 10 is moved along the left periphery of the wafer 10 by the scanner 130 . can be scanned. Then, when the wafer 10 rotates 180 degrees counterclockwise, the back side of the wafer 10 may be scanned along the right periphery of the wafer 10 by the scanner 130 .

웨이퍼(10)의 스캐닝 범위는 적어도 저온 산화층(12)의 에지 영역(30)을 포함할 수 있다. 예컨대, 웨이퍼(10)의 스캐닝 범위는 저온 산화층(12)의 에지 영역(30)과 저온 산화층(12)의 일부를 포함할 수 있다. The scanning range of the wafer 10 may include at least the edge region 30 of the low temperature oxide layer 12 . For example, the scanning range of the wafer 10 may include an edge region 30 of the low temperature oxide layer 12 and a portion of the low temperature oxide layer 12 .

스캐너(130)에 의해 스캐닝된 결과는 도 5에 도시된 바와 같이, 이미지로 표시될 수 있다. 도 5에서, 가운데 검은 부분이 노치이고, 이 노치를 중심으로 좌측으로 180 그리고 우측으로 180도에 대한 이미지가 표시되고 있다. 좌측으로 표시된 이미지는 웨이퍼(10)의 좌측 둘레를 따라 스캐닝된 결과에 대한 이미지고, 우측으로 표시된 이미지는 웨이퍼(10)의 우측 둘레를 따라 스캐닝된 결과에 대한 이미지일 수 있다. A result scanned by the scanner 130 may be displayed as an image, as shown in FIG. 5 . In FIG. 5 , a black portion in the center is a notch, and images are displayed at 180 degrees to the left and 180 degrees to the right around the notch. The image displayed on the left may be an image of a result scanned along the left periphery of the wafer 10 , and the image indicated on the right may be an image of a result of scanning along the right periphery of the wafer 10 .

도 5에 도시한 바와 같이, 스캐닝 범위 내에서 스캐닝된 이미지는 하측에 저온 산화층(12)의 일부분이 표시되고, 상측에 웨이퍼(10)가 표시되며, 저온 산화층(12)에 의해 노출되는 웨이퍼(10) 부분이 에지 영역(30)일 수 있다. 5, in the image scanned within the scanning range, a portion of the low-temperature oxidation layer 12 is displayed on the lower side, the wafer 10 is displayed on the upper side, and the wafer exposed by the low-temperature oxidation layer 12 ( 10) The portion may be the edge region 30 .

에지 영역(30)이 웨이퍼(10)의 노치를 기준으로 좌측 및 우측으로 균일하지 않음을 볼 수 있다. 예컨대, 저온 산화층(12)의 에지 영역(30)의 폭(W)이 기 설정된 에지 영역의 폭 대비 임계값을 넘는 경우, 웨이퍼(10)를 불량으로 판정할 수 있다. 기 설정된 에지 영역의 폭은 최적의 에지 영역의 폭일 수 있다. 예컨대, 최저의 에지 영역의 폭은 300mm 웨이퍼에서 5mm일 수 있지만, 이에 대해서는 한정하지 않는다. 따라서, 웨이퍼(10)의 둘레를 따라 저온 산화층(12)의 에지 영역(30)의 폭(W)이 가급적 최적의 에지 영역의 폭으로 균일하게 유지되어야, 오도 도핑 제어가 용이하고 그 외 다양한 문제의 발생을 방지할 수 있다. It can be seen that the edge regions 30 are not uniform to the left and right relative to the notch of the wafer 10 . For example, when the width W of the edge region 30 of the low-temperature oxidation layer 12 exceeds a threshold value compared to a preset width of the edge region, the wafer 10 may be determined to be defective. The preset width of the edge region may be the optimal width of the edge region. For example, the width of the lowest edge region may be 5 mm on a 300 mm wafer, but is not limited thereto. Therefore, the width W of the edge region 30 of the low-temperature oxide layer 12 along the periphery of the wafer 10 should be maintained as uniformly as possible as the optimal width of the edge region, so that misdoping control is easy and various other problems can prevent the occurrence of

예컨대, 임계값이 0.8mm인 경우, 예컨대, 저온 산화층(12)의 에지 영역(30)의 폭(W)이 기 설정된 에지 영역의 폭 대비 0.8mm 넘는 경우, 웨이퍼(10)를 불량으로 판정할 수 있다. 0.8mm의 임계값은 공정 환경이나 웨이퍼(10) 사이즈 등에 따라 달라질 수 있다. For example, if the threshold value is 0.8 mm, for example, when the width W of the edge region 30 of the low-temperature oxide layer 12 exceeds the preset width of the edge region by 0.8 mm, the wafer 10 is determined to be defective. can The threshold value of 0.8 mm may vary depending on the process environment or the size of the wafer 10 .

따라서, 이미지로 표시된 에지 영역(30)이 폭(W)의 변화에 기초하여 불량 여부를 판정할 수 있다. Accordingly, it is possible to determine whether the edge region 30 displayed as an image is defective based on a change in the width W. As shown in FIG.

제어부(140)는 스캐너(130)에 의해 스캐닝된 결과를 표시하고, 또한 스캐닝 결과에 기초하여 불량 여부를 판정할 수 있다. The controller 140 may display a result scanned by the scanner 130 and determine whether there is a defect based on the scanning result.

도 6은 스캐닝 결과를 표시하는 일 예시도이다. 즉, 도 6에서, 좌측의 이미지는 도 5에서 스캐닝된 결과를 웨이퍼(10)의 둘레에 매칭되도록 합성한 결과이고, 우측의 이미지는 편심도 정보(50)를 보여주는 이미지일 수 있다. 편심도 정보(50)는 웨이퍼(10)의 센터(C)로부터 이격된 정도로서, 이 정보로부터 저온 산화층(12)의 에지 영역(30)의 좁은 곳을 용이하게 파악할 수 있다.6 is an exemplary diagram for displaying a scanning result. That is, in FIG. 6 , the image on the left is a result of synthesizing the results scanned in FIG. 5 to match the circumference of the wafer 10 , and the image on the right may be an image showing the eccentricity information 50 . The eccentricity information 50 is the degree of being spaced apart from the center C of the wafer 10 , and from this information, it is possible to easily grasp a narrow area of the edge region 30 of the low-temperature oxide layer 12 .

저온 산화층(12)의 에지 영역(30)의 폭이 균일하지 않은 경우, 웨이퍼(10)의 센터(C)를 중심으로 방사선 상의 어느 임의의 점에서 편심도 정보가 획득될 수 있다.When the width of the edge region 30 of the low-temperature oxide layer 12 is not uniform, eccentricity information can be obtained at any arbitrary point on the radiation centering on the center C of the wafer 10 .

우측의 이미지를 통해 웨이퍼(10)의 둘레를 따른 에지 영역(30)의 균일도가 용이하게 파악될 수 있다. The uniformity of the edge region 30 along the circumference of the wafer 10 may be easily recognized through the image on the right.

우측의 이미지를 통해 편심도 정보(50)를 획득할 수 있고, 이러한 편심도 정보(50)를 통해 저온 산화층(12)의 에지 영역(30)의 치우침 방향이 용이하게 파악될 수 있다. 우측의 이미지로부터 획득된 편심도 정보(50)로부터, 저온 산화층(12)의 에지 영역(30)이 하측으로 치우치고 있음을 알 수 있다. 편심도나 치우침은 그 치우친 측의 에지 영역(30)의 폭(W)이 다른 영역의 폭(W)보다 좁은 것을 의미할 수 있다. 우측의 이미지에서, 저온 산화층(12)의 에지 영역(30)이 하측으로 치우치고 있으므로, 좌측의 이미지에서 볼 수 있는 바와 같이, 에지 영역(30)의 폭(W)이 다른 측, 예컨대, 상측, 좌측, 우측 등에서의 에지 영역(30)의 폭(W)보다 작음을 알 수 있다. 즉, 웨이퍼(10)의 노치가 위치한 부분의 주변의 에지 영역(30)의 폭(W)이 다른 부분에서의 에지 영역(30)의 폭(W)보다 작을 수 있다. The eccentricity information 50 may be obtained through the image on the right, and the biasing direction of the edge region 30 of the low-temperature oxide layer 12 may be easily recognized through the eccentricity information 50 . From the eccentricity information 50 obtained from the image on the right, it can be seen that the edge region 30 of the low-temperature oxide layer 12 is biased downward. Eccentricity or bias may mean that the width W of the biased edge region 30 is narrower than the width W of other regions. In the image on the right, since the edge region 30 of the low temperature oxide layer 12 is biased downward, as can be seen in the image on the left, the width W of the edge region 30 is on the other side, for example, on the upper side, It can be seen that the width W of the edge region 30 on the left and right sides is smaller than the width W. As shown in FIG. That is, the width W of the edge region 30 around the notch portion of the wafer 10 may be smaller than the width W of the edge region 30 in other portions.

한편, 편심도 정보(50)에 기초하여 웨이퍼(10)의 둘레를 따라 정의된 저온 산화층(12)의 에지 영역(30)의 폭(W)의 균일도가 파악될 수 있다. Meanwhile, the uniformity of the width W of the edge region 30 of the low-temperature oxide layer 12 defined along the circumference of the wafer 10 may be determined based on the eccentricity information 50 .

예컨대, 편심도 정보(50)에 기초하여 편심도가 임계값을 넘는 경우, 웨이퍼(10)가 불량으로 판정될 수 있다. 예컨대, 임계값은 0.2 마이크로 미터일 수 있지만, 이에 대해서는 한정하지 않는다. For example, when the eccentricity exceeds a threshold value based on the eccentricity information 50 , the wafer 10 may be determined to be defective. For example, the threshold value may be 0.2 micrometers, but is not limited thereto.

예컨대, 도 6의 우측의 이미지에서 편심도 정보(50)에서 획득된 편심도가 0.3 마이크로 미터인 경우, 이는 임계값을 넘는 것으로서 웨이퍼(10) 불량으로 판정될 수 있다. For example, when the eccentricity obtained from the eccentricity information 50 in the image on the right side of FIG. 6 is 0.3 micrometers, it may be determined that the wafer 10 is defective as it exceeds a threshold value.

편심도 정보(50)는 (x,y) 좌표값으로 산출되거나 또는 단일값으로 산출될 수 있다. 편심도 정보(50)가 (x,y) 좌표값으로 표현될 때, 편심도가 x값과 y값 중 어느 하나라도 임계값을 넘는 경우, 웨이퍼(10) 불량으로 판정될 수 있다. 편심도 정보(50)가 단일값으로 표현될 때, 단일값이 임계값을 넘는 경우, 웨이퍼(10)가 불량으로 판정될 수 있다. The eccentricity information 50 may be calculated as a (x,y) coordinate value or may be calculated as a single value. When the eccentricity information 50 is expressed as (x, y) coordinate values, if any one of the x value and the y value exceeds a threshold value, the wafer 10 may be determined as defective. When the eccentricity information 50 is expressed as a single value, when the single value exceeds a threshold value, the wafer 10 may be determined to be defective.

도 7은 스캐닝 결과를 표시하는 다른 예시도이다. 즉, 도 7는 도 5에서 스캐닝된 결과를 노치를 중심으로 웨이퍼(10)를 360 회전함에 따른 저온 산화층(12)의 에지 영역(30)의 변화를 보여주는 이미지일 수 있다. 7 is another exemplary diagram for displaying a scanning result. That is, FIG. 7 may be an image showing changes in the edge region 30 of the low-temperature oxide layer 12 as the wafer 10 is rotated 360 degrees around the notch based on the results scanned in FIG. 5 .

도 7에 도시한 바와 같이, 좌측이 0도이고, 우측이 360도이다. 0도와 360도는 동일한 위치로서 노치 부근일 수 있다. 저온 산화층(12)의 에지 영역(30)의 폭(W)이 노치 부근에서 비교적 적다가 웨이퍼(10)의 둘레를 따라 점점 더 커질 수 있다. 에지 영역(30)의 폭(W)은 180도 부근에서 가장 크고, 이후 180도에서 360도까지 에지 영역(30)의 폭(W)이 점점 더 작아질 수 있다. As shown in Fig. 7, the left side is 0 degrees and the right side is 360 degrees. 0 degrees and 360 degrees are the same position and may be near the notch. The width W of the edge region 30 of the low-temperature oxide layer 12 may be relatively small in the vicinity of the notch and then gradually increase along the circumference of the wafer 10 . The width W of the edge region 30 is greatest in the vicinity of 180 degrees, and thereafter, the width W of the edge region 30 may gradually decrease from 180 degrees to 360 degrees.

예컨대, 0도 및 360에서의 에지 영역(30)의 폭이 최적으로 설정된 폭이라고 정의할 때, 180도나 그 부근에서의 에지 영역(30)의 폭(W)이 최적으로 설정된 폭 대비 임계값을 넘는 경우, 웨이퍼(10)가 불량으로 판정될 수 있다. For example, when defining that the width of the edge region 30 at 0 degrees and 360 is the optimally set width, the width W of the edge region 30 at or near 180 degrees is the optimally set width vs. threshold. If it exceeds, the wafer 10 may be determined to be defective.

도 2는 실시예에 따른 웨이퍼의 후면 모니터링 방법을 설명하는 순서도이다.2 is a flowchart illustrating a method for monitoring a back side of a wafer according to an embodiment.

도 1 및 도 2를 참조하면, 제1 위치 보정부(110)는 웨이퍼(10)의 센터 위치를 보정할 수 있다(S211).1 and 2 , the first position correcting unit 110 may correct the center position of the wafer 10 ( S211 ).

웨이퍼(10)가 스테이지(150)로 로딩되는 경우, 웨이퍼(10)의 센터(도 3a의 C)가 정 위치되지 않을 수 있다. When the wafer 10 is loaded onto the stage 150 , the center (C of FIG. 3A ) of the wafer 10 may not be positioned properly.

실시예에 따르면, 편심도 정보(50)에 기초하여 웨이퍼(10)의 불량 여부를 판정하는데, 이 편심도가 웨이퍼(10)의 센터(C)를 기준으로 산출되므로, 웨이퍼(10)를 정 위치되도록 보정하는 것은 매우 중요하다. According to the embodiment, it is determined whether the wafer 10 is defective based on the eccentricity information 50. Since this eccentricity is calculated based on the center C of the wafer 10, the wafer 10 is It is very important to calibrate it so that it is positioned.

따라서, 제1 위치 보정부(110)는 스테이지(150)로 로딩된 웨이퍼(10)가 정 위치되도록 보정할 수 있다.Accordingly, the first position corrector 110 may correct the wafer 10 loaded onto the stage 150 so that it is positioned properly.

제2 위치 보정부(120)는 스캐너(130)의 위치를 보정할 수 있다(S212).The second position correcting unit 120 may correct the position of the scanner 130 ( S212 ).

스캐너(130)는 웨이퍼(10)의 후면을 스캐닝하기 위한 장치로서, 스캐닝의 기준이 웨이퍼(10)의 노치이므로, 제2 위치 보정부(120)는 스캐너(130)를 웨이퍼(10)의 노치와 일치되도록 보정할 수 있다. 이와 같이 일치된 상태에서 스캐너(130)로부터 조사된 광은 기 설정된 스캐닝 범위로 웨이퍼(10)의 노치 주변에 조사될 수 있다. The scanner 130 is a device for scanning the back surface of the wafer 10 , and since the standard of scanning is the notch of the wafer 10 , the second position correcting unit 120 sets the scanner 130 to the notch of the wafer 10 . can be corrected to match. In such a matched state, the light irradiated from the scanner 130 may be irradiated around the notch of the wafer 10 in a preset scanning range.

스캐너(130)는 웨이퍼(10)의 후면을 스캐닝할 수 있다(S213).The scanner 130 may scan the back surface of the wafer 10 (S213).

스캐너(130)로부터 광이 조사된 후, 웨이퍼(10)가 회전됨으로써, 웨이퍼(10) 둘레를 따라 스캐닝 결과가 획득될 수 있다. After the light is irradiated from the scanner 130 , the wafer 10 is rotated to obtain a scanning result along the circumference of the wafer 10 .

예컨대, 우선 웨이퍼(10)가 180도 시계 방향을 회전되어 웨이퍼(10)의 좌측 둘레에 따른 스캐닝 결과가 획득되고, 웨이퍼(10)가 180도 반시계 방향으로 회전되어 다시 웨이퍼(10)가 정 위치된 다음, 웨이퍼(10)가 또 다시 180도 반시계 방햐으로 회전되어 웨이퍼(10)의 우측 둘레에 따른 스캐닝 결과가 획득될 수 있다. For example, first, the wafer 10 is rotated 180 degrees clockwise to obtain a scanning result along the left periphery of the wafer 10, and the wafer 10 is rotated 180 degrees counterclockwise to set the wafer 10 again. After being positioned, the wafer 10 may be rotated 180 degrees counterclockwise again to obtain a scanning result along the right periphery of the wafer 10 .

이와 달리, 웨이퍼(10)가 노치를 기준으로 시계 방향을 따라 360도 회전되어 웨이퍼(10)의 전체 둘레에 따른 스캐닝 결과가 획득될 수도 있다. Alternatively, the wafer 10 may be rotated 360 degrees in a clockwise direction based on the notch to obtain a scanning result along the entire circumference of the wafer 10 .

제어부(140)는 스캐닝 결과에 기초하여 웨이퍼(10)의 불량 여부를 판정할 수 있다(S214).The controller 140 may determine whether the wafer 10 is defective based on the scanning result (S214).

제어부(140)는 스캐닝 결과에 기초하여 도 5 내지 도 7에 도시된 이미지를 표시할 수 있다. 이러한 이미지는 표시부 상에 표시될 수 있다. 실시예에서는 표시부는 제어부(140)에 포함되거나 제어부(140)와 별개로 구비될 수 있다. The controller 140 may display the images shown in FIGS. 5 to 7 based on the scanning result. Such an image may be displayed on the display unit. In an embodiment, the display unit may be included in the control unit 140 or may be provided separately from the control unit 140 .

도 6 및 도 7에 도시된 이미지를 통해 저온 산화층(12)의 에지 영역(30)의 변화를 용이하게 파악할 수 있고, 또한 저온 산화층(12)의 에지 영역(30)의 변화에 기초하여 웨이퍼(10)의 불량이 용이하게 파악될 수 있다. The changes in the edge region 30 of the low-temperature oxidation layer 12 can be easily identified through the images shown in FIGS. 6 and 7, and based on the change in the edge region 30 of the low-temperature oxidation layer 12, the wafer ( 10) can be easily identified.

예컨대, 균일도를 위한 최적의 에지 영역(30)의 폭이 설정된 경우, 스캐닝 결과에 기초하여 산출된 에지 영역(30)의 폭(W)이 기 설정된 최적의 에지 영역의 폭 대비 임계값을 넘는 경우, 해당 웨이퍼(10)가 불량으로 판정될 수 있다. For example, when the optimal width of the edge region 30 for uniformity is set, the width W of the edge region 30 calculated based on the scanning result exceeds a threshold value compared to the preset optimal width of the edge region , the corresponding wafer 10 may be determined to be defective.

예컨대, 도 6에 도시한 바와 같이, 편심도 정보(50)에서 획득된 편심도가 임계값을 넘는 경우, 해당 웨이퍼(10)가 불량으로 판정될 수 있다. For example, as shown in FIG. 6 , when the eccentricity obtained from the eccentricity information 50 exceeds a threshold value, the wafer 10 may be determined to be defective.

상기의 상세한 설명은 모든 면에서 제한적으로 해석되어서는 아니되고 예시적인 것으로 고려되어야 한다. 실시예의 범위는 첨부된 청구항의 합리적 해석에 의해 결정되어야 하고, 실시예의 등가적 범위 내에서의 모든 변경은 실시예의 범위에 포함된다.The above detailed description should not be construed as restrictive in all respects and should be considered as exemplary. The scope of the embodiments should be determined by a reasonable interpretation of the appended claims, and all modifications within the equivalent scope of the embodiments are included in the scope of the embodiments.

10: 웨이퍼
12: 저온 산화층
30: 에지 영역
50: 편심도 정보
100: 웨이퍼의 후면 모니터링 장치
110: 제1 위치 보정부
120: 제2 위치 보정부
130: 스캐너
140: 제어부
150: 스테이지
W: 에지 영역의 폭10: wafer
12: low-temperature oxidation layer
30: edge area
50: eccentricity information
100: wafer back side monitoring device
110: first position correction unit
120: second position correction unit
130: scanner
140: control unit
150: stage
W: width of edge area

Claims (13)

웨이퍼의 센터를 스테이지의 정 위치와 일치하도록 보정하는 단계;
스캐너가 상기 웨이퍼의 노치에 위치하도록 보정하는 단계;
상기 웨이퍼의 노치를 기준으로 상기 웨이퍼를 좌측 방향으로 그리고 우측 방향으로 회전하는 동안 상기 스캐너를 이용하여 상기 웨이퍼의 후면을 스캐닝하여, 상기 웨이퍼의 에지와 저온 산화층의 에지 사이의 간격인 상기 저온 산화층의 에지 영역에 대한 변화에 기초하여 상기 웨이퍼의 센터를 중심으로 일 방향으로의 편심도를 나타내는 편심도 정보를 획득하는 단계; 및
상기 편심도가 임계치를 넘는 경우, 상기 웨이퍼를 불량으로 판정하는 단계를 포함하는
웨이퍼의 후면 모니터링 방법.calibrating the center of the wafer to match the original position of the stage;
calibrating the scanner to be positioned in the notch of the wafer;
Scanning the back side of the wafer using the scanner while rotating the wafer in the left and right directions based on the notch of the wafer, the gap between the edge of the wafer and the edge of the low-temperature oxide layer obtaining eccentricity information indicating eccentricity in one direction with respect to the center of the wafer based on the change in the edge region; and
When the eccentricity exceeds a threshold, determining the wafer as defective
How to monitor the back side of a wafer. 삭제delete 삭제delete 삭제delete 제1항에 있어서,
상기 웨이퍼를 불량으로 판정하는 단계는,
상기 편심도 정보를 표시하는 단계를 포함하는
웨이퍼의 후면 모니터링 방법.According to claim 1,
Determining the wafer as defective includes:
Including the step of displaying the eccentricity information
How to monitor the back side of a wafer. 삭제delete 웨이퍼의 센터를 스테이지의 정 위치와 일치하도록 보정하는 제1 위치 보정부;
스캐너가 상기 웨이퍼의 노치에 위치하도록 제2 위치 보정부;
상기 웨이퍼의 노치를 기준으로 상기 웨이퍼를 좌측 방향으로 그리고 우측 방향으로 회전하는 동안 상기 스캐너를 이용하여 상기 웨이퍼의 후면을 스캐닝하여, 상기 웨이퍼의 에지와 저온 산화층의 에지 사이의 간격인 상기 저온 산화층의 에지 영역에 대한 변화에 기초하여 상기 웨이퍼의 센터를 중심으로 일 방향으로의 편심도를 나타내는 편심도 정보를 획득하는 상기 스캐너; 및
상기 편심도가 임계치를 넘는 경우, 상기 웨이퍼를 불량으로 판정하는 제어부를 포함하는
웨이퍼의 후면 모니터링 장치.a first position correcting unit correcting the center of the wafer to match the original position of the stage;
a second position correction unit to position the scanner in the notch of the wafer;
Scanning the back side of the wafer using the scanner while rotating the wafer in the left and right directions based on the notch of the wafer, the gap between the edge of the wafer and the edge of the low-temperature oxide layer the scanner for obtaining eccentricity information indicating eccentricity in one direction with respect to the center of the wafer based on a change in the edge region; and
When the eccentricity exceeds a threshold, comprising a control unit for determining the wafer as defective
Wafer backside monitoring device. 삭제delete 삭제delete 삭제delete 제7항에 있어서,
상기 제어부는,
상기 편심도 정보를 표시하는
웨이퍼의 후면 모니터링 장치.8. The method of claim 7,
The control unit is
to display the eccentricity information
Wafer backside monitoring device. 삭제delete 제7항에 있어서,
상기 스캐너는 적외선 레이저인
웨이퍼의 후면 모니터링 장치.8. The method of claim 7,
The scanner is an infrared laser.
Wafer backside monitoring device.
KR1020190171397A 2019-12-20 2019-12-20 Device of monitoring a backside of a wafer and method thereof KR102395270B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190171397A KR102395270B1 (en) 2019-12-20 2019-12-20 Device of monitoring a backside of a wafer and method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190171397A KR102395270B1 (en) 2019-12-20 2019-12-20 Device of monitoring a backside of a wafer and method thereof

Publications (2)

Publication Number Publication Date
KR20210079521A KR20210079521A (en) 2021-06-30
KR102395270B1 true KR102395270B1 (en) 2022-05-09

Family

ID=76602308

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190171397A KR102395270B1 (en) 2019-12-20 2019-12-20 Device of monitoring a backside of a wafer and method thereof

Country Status (1)

Country Link
KR (1) KR102395270B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100976604B1 (en) 2008-03-06 2010-08-18 주식회사 아이. 피. 에스시스템 Apparatus for inspecting edge area of wafer, method using the same, and method for aligning wafer
KR101631410B1 (en) * 2015-03-24 2016-06-17 주식회사 엘지실트론 Apparatus and Method for Detecting Low Temperature Oxide Layer of Wafer Edge

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190134275A (en) * 2018-05-25 2019-12-04 주식회사 넥서스원 System for inspecting edge area of wafer and method using the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100976604B1 (en) 2008-03-06 2010-08-18 주식회사 아이. 피. 에스시스템 Apparatus for inspecting edge area of wafer, method using the same, and method for aligning wafer
KR101631410B1 (en) * 2015-03-24 2016-06-17 주식회사 엘지실트론 Apparatus and Method for Detecting Low Temperature Oxide Layer of Wafer Edge

Also Published As

Publication number Publication date
KR20210079521A (en) 2021-06-30

Similar Documents

Publication Publication Date Title
TWI384541B (en) Semiconductor wafer manufacturing apparatus and method
JPH08339947A (en) Manufacture of semiconductor device, semiconductor wafer used therein and manufacture thereof
KR100999002B1 (en) Method and apparatus for the treatment of a semiconductor wafer
KR19980067611A (en) Wafer defect analysis method
JP2009302133A (en) Film thickness measurement method, epitaxial wafer manufacturing method, and epitaxial wafer
JP2022171697A (en) Substrate processing apparatus and substrate processing method
KR102395270B1 (en) Device of monitoring a backside of a wafer and method thereof
US11348844B2 (en) Semiconductor wafer including silicon carbide wafer and method for manufacturing silicon carbide semiconductor device
TW201903870A (en) Wafer cutting method eliminating cracks generated during grinding and stress of the wafer, ensuring that the wafer does not crack due to the stress and guaranteeing the quality of the wafer, and increasing the yield of the chips
KR101631410B1 (en) Apparatus and Method for Detecting Low Temperature Oxide Layer of Wafer Edge
JPH1050715A (en) Silicon wafer and manufacture thereof
JP3982336B2 (en) Semiconductor wafer processing method and plasma etching apparatus
WO2004020705A1 (en) Epitaxial wafer and its manufacturing method
JP2002134575A (en) Method for inspecting circumference of substrate, method for fabricating electronic substrate and inspecting apparatus of circumference of substrate
US9960047B2 (en) Test pattern for trench poly over-etched step and formation method thereof
CN110034018B (en) Method for manufacturing semiconductor wafer
JP7078005B2 (en) Silicon wafer flattening method
JP5120335B2 (en) Silicon wafer processing method
US11473907B2 (en) Method for manufacturing semiconductor structure, inspection method, and semiconductor structure
EP1933372A1 (en) Process for producing epitaxial wafer and epitaxial wafer produced therefrom
CN110767566A (en) Wafer film thickness detection method and edge washing boundary detection method
CN108807210B (en) Method for detecting growth uniformity of silicon germanium
US11282707B2 (en) Method and system of estimating wafer crystalline orientation
JP7481128B2 (en) Apparatus and method for modifying a wafer surface
JP7056515B2 (en) Manufacturing method of silicon carbide semiconductor device

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant