KR102392305B1 - Multilayer ceramic substrate for high frequency and method of manufacturing the same - Google Patents

Multilayer ceramic substrate for high frequency and method of manufacturing the same Download PDF

Info

Publication number
KR102392305B1
KR102392305B1 KR1020200010359A KR20200010359A KR102392305B1 KR 102392305 B1 KR102392305 B1 KR 102392305B1 KR 1020200010359 A KR1020200010359 A KR 1020200010359A KR 20200010359 A KR20200010359 A KR 20200010359A KR 102392305 B1 KR102392305 B1 KR 102392305B1
Authority
KR
South Korea
Prior art keywords
thin
ceramic plate
plate
thin ceramic
conductive pattern
Prior art date
Application number
KR1020200010359A
Other languages
Korean (ko)
Other versions
KR20210096838A (en
Inventor
노태형
Original Assignee
주식회사 디아이티
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 디아이티 filed Critical 주식회사 디아이티
Priority to KR1020200010359A priority Critical patent/KR102392305B1/en
Publication of KR20210096838A publication Critical patent/KR20210096838A/en
Application granted granted Critical
Publication of KR102392305B1 publication Critical patent/KR102392305B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/0242Structural details of individual signal conductors, e.g. related to the skin effect

Abstract

본 발명은 고주파용 다층 세라믹 기판에 관한 것으로서, 본 발명에 따른 고주파용 다층 세라믹 기판은 제1 세라믹 박판, 상기 제1 세라믹 박판의 상부에 배치되는 제2 세라믹 박판, 상기 제2 세라믹 박판의 상부에 배치되는 제3 세라믹 박판, 및 상기 제3 세라믹 박판의 상부에 배치되는 제4 세라믹 박판을 포함하는 다층 세라믹 기판으로서, 상기 제1 세라믹 박판의 상부면에는 제1 도전성 패턴이 인쇄되고, 상기 제2 세라믹 박판의 상부면에는 제2 도전성 패턴이 인쇄되며, 상기 제4 세라믹 박판의 하부면에는 제3 도전성 패턴이 인쇄되고, 상기 제4 세라믹 박판의 상부면에는 제4 도전성 패턴이 인쇄되며, 상기 제2 세라믹 박판 및 상기 제3 세라믹 박판 중 적어도 하나에는 공기 또는 유전율이 낮은 재료로 채워진 공간이 형성되고, 상기 제1 도전성 패턴 및 상기 제 3 도전성 패턴은 그라운드 전극을 형성하고, 상기 제2 도전성 패턴은 신호 전극을 형성한다.The present invention relates to a multilayer ceramic substrate for high frequency, wherein the multilayer ceramic substrate for high frequency according to the present invention includes a first thin ceramic plate, a second thin ceramic plate disposed on top of the first thin ceramic plate, and an upper portion of the second thin ceramic plate. A multilayer ceramic substrate comprising a third ceramic thin plate disposed on the third ceramic thin plate, and a fourth ceramic thin plate disposed on the third ceramic thin plate, wherein a first conductive pattern is printed on the upper surface of the first ceramic thin plate, and the second A second conductive pattern is printed on the upper surface of the thin ceramic plate, a third conductive pattern is printed on the lower surface of the fourth thin ceramic plate, and a fourth conductive pattern is printed on the upper surface of the fourth thin ceramic plate, and the fourth conductive pattern is printed on the upper surface of the thin ceramic plate. A space filled with air or a material having a low dielectric constant is formed in at least one of the second thin ceramic plate and the third thin ceramic plate, the first conductive pattern and the third conductive pattern form a ground electrode, and the second conductive pattern comprises: to form a signal electrode.

Description

고주파용 다층 세라믹 기판 및 그의 제조 방법{MULTILAYER CERAMIC SUBSTRATE FOR HIGH FREQUENCY AND METHOD OF MANUFACTURING THE SAME}Multilayer ceramic substrate for high frequency and manufacturing method thereof

본 발명은 고주파용 다층 세라믹 기판 및 그의 제조 방법에 관한 것으로서, 전송 지연 및 전송 손실을 획기적으로 줄이는 고주파용 다층 세라믹 기판 및 그의 제조 방법에 관한 것이다.The present invention relates to a multilayer ceramic substrate for high frequency use and a method for manufacturing the same, and to a multilayer ceramic substrate for high frequency use and a method for manufacturing the same, which remarkably reduces transmission delay and transmission loss.

이동통신기술의 핵심인 고주파 반도체소자는 통상 GHz대 이상의 고주파수 대역 신호를 고속처리할 수 있는 고주파시스템에 사용되는 고주파소자 중 반도체공정을 이용하여 제작된 반도체 소자를 총칭한다.A high-frequency semiconductor device, which is the core of mobile communication technology, is a generic term for semiconductor devices manufactured using a semiconductor process among high-frequency devices used in high-frequency systems that can process high-frequency band signals above the GHz band at high speed.

대규모의 통신용량을 수용하기 위하여 사용주파수가 점차 높아지게 되었으며 고성능 및 고속의 통신시스템을 요구하게 되었고 이는 초고속 고주파 반도체소자의 필요성을 한층 부각시키게 되었다. 무선통신기술은 해를 거듭할수록 새로운 기술을 이용한 서비스가 제공되어 기술의 진보가 이루어지고 있으며, 제1 세대는 아날로그 이동통신, 제2 세대는 디지털 이동통신, 제3 세대는 5G 차세대 통신으로 기술이 발전되어 가고 있다. 따라서, 5G, 6G 등 차세대 통신서비스를 제공할 수 있는 시스템을 개발하는 것이 필수적이지만, 이것보다 선행되어야 할 일이 이러한 시스템을 구성하는 각 고주파 반도체소자들의 자체개발이라고 할 수 있다.In order to accommodate a large-scale communication capacity, the frequency used gradually increased, and a high-performance and high-speed communication system was required, which further emphasized the necessity of a high-speed high-frequency semiconductor device. The wireless communication technology is advancing as services using new technologies are provided year after year. The first generation is analog mobile communication, the second generation is digital mobile communication, and the third generation is 5G next generation communication is developing Therefore, it is essential to develop a system that can provide next-generation communication services such as 5G and 6G, but it can be said that the first priority is the self-development of each high-frequency semiconductor device constituting such a system.

한편, 초고밀도로 집적된 반도체소자에서 배선 폭이 감소하면, 금속배선의 저항과 정전용량(C)으로 인해 RC 지연(RC delay)의 증가가 초래되어 반도체소자의 동작속도가 전체적으로 저하되는 문제점이 발생한다. 이러한 문제점을 해결하기 위한 방법으로, 금속의 전기전도도를 높여서 저항 값을 낮추는 방법, 배선 사이에 배치되는 유전체의 유전율을 감소시켜 정전용량을 낮추는 방법 등이 제안되고 있으나 여전히 개선되어야 하는 많은 문제점을 가지고 있다. 일 예로, 산화물 기반의 저유전율을 갖는 유전체는 물질 자체의 특성 때문에 유전상수를 낮추는데 한계가 있을 뿐만 아니라 금속 배선과의 접합으로 인해 전기적 성능의 하락을 초래할 수 있다.On the other hand, when the wiring width is reduced in the ultra-high density integrated semiconductor device, the RC delay increases due to the resistance and the capacitance (C) of the metal wiring, thereby reducing the overall operating speed of the semiconductor device. Occurs. As a method to solve this problem, a method of lowering the resistance value by increasing the electrical conductivity of the metal, a method of lowering the capacitance by reducing the dielectric constant of a dielectric disposed between wirings, etc. have been proposed, but there are still many problems that need to be improved there is. For example, an oxide-based dielectric having a low dielectric constant has a limit in lowering the dielectric constant due to the properties of the material itself, and may lead to a decrease in electrical performance due to bonding with a metal wiring.

대한민국특허청 등록특허공보 제10-0916075호Korean Intellectual Property Office Registered Patent Publication No. 10-0916075 대한민국특허청 등록특허공보 제10-0896600호Korean Intellectual Property Office Registered Patent Publication No. 10-0896600

상술한 문제점을 해결하기 위한 본 발명의 목적은 복수 개의 세라믹 박판이 적층되어 형성되는 다층 세라믹 기판에서 그라운드 전극과 신호 전극 사이에 배치되어 유전체를 형성하는 세라믹 박판에 공간을 형성하고 형성된 공간에 공기 및/또는 유전율이 낮은 재료를 채워 넣음으로써 유전체의 유전율을 감소시키고 이에 따라 낮은 정전용량을 갖는 고주파용 다층 세라믹 기판 및 그의 제조 방법을 제공하는 것이다.An object of the present invention to solve the above problems is to form a space in a thin ceramic plate disposed between a ground electrode and a signal electrode to form a dielectric in a multilayer ceramic substrate formed by stacking a plurality of thin ceramic plates, and air and To provide a multilayer ceramic substrate for high frequency use, which reduces the dielectric constant of a dielectric by filling a material with a low dielectric constant and thus has a low capacitance, and a method for manufacturing the same.

상술한 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 고주파용 다층 세라믹 기판은 제1 세라믹 박판, 상기 제1 세라믹 박판의 상부에 배치되는 제2 세라믹 박판, 상기 제2 세라믹 박판의 상부에 배치되는 제3 세라믹 박판, 및 상기 제3 세라믹 박판의 상부에 배치되는 제4 세라믹 박판을 포함하는 다층 세라믹 기판으로서, 상기 제1 세라믹 박판의 상부면에는 제1 도전성 패턴이 인쇄되고, 상기 제2 세라믹 박판의 상부면에는 제2 도전성 패턴이 인쇄되며, 상기 제4 세라믹 박판의 하부면에는 제3 도전성 패턴이 인쇄되고, 상기 제4 세라믹 박판의 상부면에는 제4 도전성 패턴이 인쇄되며, 상기 제2 세라믹 박판 및 상기 제3 세라믹 박판 중 적어도 하나에는 공기 또는 유전율이 낮은 재료로 채워진 공간이 형성되고, 상기 제1 도전성 패턴 및 상기 제 3 도전성 패턴은 그라운드 전극을 형성하고, 상기 제2 도전성 패턴은 신호 전극을 형성한다.In order to achieve the above object, a multilayer ceramic substrate for high frequency according to an embodiment of the present invention includes a first thin ceramic plate, a second thin ceramic plate disposed on the first thin ceramic plate, and an upper portion of the second thin ceramic plate. A multilayer ceramic substrate comprising a third ceramic thin plate disposed on the third ceramic thin plate, and a fourth ceramic thin plate disposed on the third ceramic thin plate, wherein a first conductive pattern is printed on the upper surface of the first ceramic thin plate, and the second A second conductive pattern is printed on the upper surface of the thin ceramic plate, a third conductive pattern is printed on the lower surface of the fourth thin ceramic plate, and a fourth conductive pattern is printed on the upper surface of the fourth thin ceramic plate, and the fourth conductive pattern is printed on the upper surface of the thin ceramic plate. A space filled with air or a material having a low dielectric constant is formed in at least one of the second thin ceramic plate and the third thin ceramic plate, the first conductive pattern and the third conductive pattern form a ground electrode, and the second conductive pattern comprises: to form a signal electrode.

바람직하게는, 상기 제2 세라믹 박판은 제2-1 세라믹 박판, 및 상기 제2-1 세라믹 박판의 상부에 배치되는 제2-2 세라믹 박판으로 구성되고, 상기 제3 세라믹 박판은 제3-1 세라믹 박판, 및 상기 제3-1 세라믹 박판의 상부에 배치되는 제3-2 세라믹 박판으로 구성된다.Preferably, the second thin ceramic plate is composed of a 2-1 ceramic thin plate, and a 2-2 second ceramic thin plate disposed on the 2-1 thin ceramic plate, and the third ceramic thin plate is a 3-1 It is composed of a thin ceramic plate, and a 3-2 thin ceramic plate disposed on the 3-1 thin ceramic plate.

바람직하게는, 상기 제2-1 세라믹 박판 및 상기 제3-2 세라믹 박판에 공기 또는 유전율이 낮은 재료로 채워진 공간이 형성된다.Preferably, a space filled with air or a material having a low dielectric constant is formed in the thin ceramic plate 2-1 and the thin ceramic plate 3-2.

바람직하게는, 상기 제2-1 세라믹 박판, 상기 제3-1 세라믹 박판, 및 상기 제3-2 세라믹 박판에 공기 또는 유전율이 낮은 재료로 채워진 공간이 형성된다.Preferably, a space filled with air or a material having a low dielectric constant is formed in the 2-1 thin ceramic plate, the 3-1 thin ceramic plate, and the 3-2 thin ceramic plate.

바람직하게는, 상기 공간에 의해 공기에 노출된 상기 그라운드 전극 또는 상기 신호 전극의 노출면에는 유리성분을 포함하는 절연체가 도포되고, 상기 절연체의 두께는 1 내지 100미크론이다.Preferably, an insulator including a glass component is applied to the exposed surface of the ground electrode or the signal electrode exposed to the air by the space, and the thickness of the insulator is 1 to 100 microns.

본 발명의 다른 일 실시예에 따른 고주파용 다층 세라믹 기판의 제조 방법은 제1 세라믹 박판의 상부면에 제1 도전성 패턴을 인쇄하는 단계; 제2 세라믹 박판에 공간을 형성하고 상기 제2 세라믹 박판의 상부면에 제2 도전성 패턴을 인쇄한 뒤 상기 제2 세라믹 박판을 상기 제1 세라믹 박판의 상부에 배치하는 단계; 제3 세라믹 박판에 공간을 형성하고 상기 제3 세라믹 박판을 상기 제2 세라믹 박판의 상부에 배치하는 단계; 및 제4 세라믹 박판의 하부면에 제3 도전성 패턴을 인쇄하고 상기 제4 세라믹 박판의 상부면에 제4 도전성 패턴을 인쇄한 뒤 상기 제4 세라믹 박판을 상기 제3 세라믹 박판의 상부에 배치하는 단계를 포함하되, 상기 제2 세라믹 박판 및 상기 제3 세라믹 박판에 형성되는 공간에는 공기 또는 유전율이 낮은 재료가 채워지고, 상기 제1 도전성 패턴 및 상기 제 3 도전성 패턴은 그라운드 전극을 형성하고, 상기 제2 도전성 패턴은 신호 전극을 형성한다.A method of manufacturing a multilayer ceramic substrate for high frequency according to another embodiment of the present invention includes: printing a first conductive pattern on an upper surface of a first thin ceramic plate; forming a space in a second thin ceramic plate and printing a second conductive pattern on the upper surface of the second thin ceramic plate, and then disposing the second thin ceramic plate on the first thin ceramic plate; forming a space in a third thin ceramic plate and arranging the third thin ceramic plate on top of the second thin ceramic plate; and printing a third conductive pattern on the lower surface of the fourth ceramic thin plate and printing the fourth conductive pattern on the upper surface of the fourth thin ceramic plate, and then disposing the fourth thin ceramic plate on the third ceramic thin plate. Including, wherein the space formed in the second thin ceramic plate and the third thin ceramic plate is filled with air or a material having a low dielectric constant, the first conductive pattern and the third conductive pattern form a ground electrode, The two conductive patterns form a signal electrode.

본 발명은 복수 개의 세라믹 박판이 적층되어 형성되는 다층 세라믹 기판에서 그라운드 전극과 신호 전극 사이에 배치되어 유전체를 형성하는 세라믹 박판에 공간을 형성하고 형성된 공간에 공기 및/또는 유전율이 낮은 재료를 채워 넣음으로써 유전체의 유전율을 감소시키고 이에 따라 낮은 정전용량을 갖는 고주파용 다층 세라믹 기판 및 그의 제조 방법을 제공할 수 있다.In the present invention, in a multilayer ceramic substrate formed by stacking a plurality of thin ceramic plates, a space is formed in a thin ceramic plate disposed between a ground electrode and a signal electrode to form a dielectric, and air and/or a material having a low dielectric constant is filled in the formed space. Accordingly, it is possible to provide a multilayer ceramic substrate for high frequency use, which reduces the dielectric constant of the dielectric and thus has a low capacitance, and a method for manufacturing the same.

본 발명은 고주파수 대역의 신호를 처리해야 하는 상황에서도 유전체 내부에 공기 및/또는 유전율이 낮은 재료로 채워진 공간을 형성함으로써 전송 지연 및 전송 손실을 획기적으로 줄일 수 있는 고주파용 다층 세라믹 기판 및 그의 제조 방법을 제공할 수 있다.The present invention provides a high frequency multilayer ceramic substrate capable of remarkably reducing transmission delay and transmission loss by forming a space filled with air and/or a material having a low dielectric constant inside a dielectric even in a situation where a signal in a high frequency band needs to be processed, and a method for manufacturing the same can provide

도 1은 본 발명의 일 실시예에 따른 고주파용 다층 세라믹 기판의 구조를 나타낸 도면이다.
도 2는 본 발명의 다른 일 실시예에 따른 고주파용 다층 세라믹 기판의 구조를 나타낸 도면이다.
도 3은 본 발명의 또 다른 일 실시예에 따른 고주파용 다층 세라믹 기판의 구조를 나타낸 도면이다.
도 4는 본 발명의 일 실시예에 따른 공간부가 존재하지 않는 다층 세라믹 기판의 구조를 나타낸 도면이다.
도 5는 본 발명의 일 실시예에 따라 복수 개의 신호 전극이 형성된 고주파용 다층 세라믹 기판의 구조를 나타낸 도면이다.
도 6은 본 발명의 일 실시예에 따른 고주파용 다층 세라믹 기판의 제조 방법의 순서를 나타낸 도면이다.
1 is a view showing the structure of a multilayer ceramic substrate for high frequency according to an embodiment of the present invention.
2 is a view showing the structure of a multilayer ceramic substrate for high frequency use according to another embodiment of the present invention.
3 is a view showing the structure of a multilayer ceramic substrate for high frequency use according to another embodiment of the present invention.
4 is a diagram illustrating a structure of a multilayer ceramic substrate having no space portion according to an embodiment of the present invention.
5 is a diagram illustrating a structure of a high frequency multilayer ceramic substrate on which a plurality of signal electrodes are formed according to an embodiment of the present invention.
6 is a view showing a sequence of a method of manufacturing a multilayer ceramic substrate for high frequency according to an embodiment of the present invention.

이하, 본 발명의 일부 실시예들을 예시적인 도면을 통해 상세하게 설명한다. 각 도면의 구성 요소들에 참조 부호를 부가함에 있어서, 동일한 구성 요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다.Hereinafter, some embodiments of the present invention will be described in detail with reference to exemplary drawings. In adding reference numerals to components in each drawing, it should be noted that the same components are given the same reference numerals as much as possible even though they are indicated in different drawings.

그리고 본 발명의 실시예를 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 실시예에 대한 이해를 방해한다고 판단되는 경우에는 그 상세한 설명은 생략한다.In the description of the embodiment of the present invention, if it is determined that a detailed description of a related known configuration or function interferes with the understanding of the embodiment of the present invention, the detailed description thereof will be omitted.

또한, 본 발명의 실시예의 구성 요소를 설명하는 데 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질이나 차례 또는 순서 등이 한정되지 않는다.In addition, in describing the components of the embodiment of the present invention, terms such as first, second, A, B, (a), (b), etc. may be used. These terms are only for distinguishing the elements from other elements, and the essence, order, or order of the elements are not limited by the terms.

도 1 내지 도 5을 참조하여, 본 발명의 일 실시예에 따른 고주파용 다층 세라믹 기판의 구조에 대하여, 이하 설명한다.1 to 5, the structure of the high frequency multilayer ceramic substrate according to an embodiment of the present invention will be described below.

도 1은 본 발명의 일 실시예에 따른 고주파용 다층 세라믹 기판(이하, “본 다층 세라믹 기판”이라 한다)의 구조를 나타낸 도면이다.1 is a diagram showing the structure of a high frequency multilayer ceramic substrate (hereinafter referred to as “the present multilayer ceramic substrate”) according to an embodiment of the present invention.

도 1을 참조하면, 소결이 완료된 본 다층 세라믹 기판은 제1 세라믹 박판(100), 제2 세라믹 박판(200), 제3 세라믹 박판(300) 및/또는 제4 세라믹 박판(400)을 포함한다.Referring to FIG. 1 , the sintered multilayer ceramic substrate includes a first thin ceramic plate 100 , a second thin ceramic plate 200 , a third thin ceramic plate 300 and/or a fourth thin ceramic plate 400 . .

제2 세라믹 박판(200)은 제1 세라믹 박판(100)의 상부에 배치되고, 제3 세라믹 박판(300)은 제2 세라믹 박판(200)의 상부에 배치되며, 제4 세라믹 박판(400)은 제3 세라믹 박판(300)의 상부에 배치된다. 즉, 제1 세라믹 박판(100) 내지 제4 세라믹 박판(400)이 적층되어 본 다층 세라믹 기판을 이룬다.The second thin ceramic plate 200 is disposed on the first thin ceramic plate 100 , the third thin ceramic plate 300 is disposed on the second thin ceramic plate 200 , and the fourth thin ceramic plate 400 is It is disposed on the third ceramic thin plate 300 . That is, the first thin ceramic plate 100 to the fourth thin ceramic plate 400 are laminated to form the multilayer ceramic substrate.

이때, 세라믹 박판(100, 200, 300, 400)의 두께는 10 내지 500미크론(μm)일 수 있다.At this time, the thickness of the ceramic thin plates 100, 200, 300, 400 may be 10 to 500 microns (μm).

제1 세라믹 박판(100)의 상부면에는 제1 도전성 패턴(10)이 인쇄되고, 제2 세라믹 박판(200)의 상부면에는 제2 도전성 패턴(20)이 인쇄되며, 제4 세라믹 박판(400)의 하부면에는 제3 도전성 패턴(30)이 인쇄되고, 제4 세라믹 박판(400)의 상부면에는 제4 도전성 패턴(40)이 인쇄된다. 여기서, 제1 도전성 패턴(10) 및 제 3 도전성 패턴(30)은 그라운드 전극을 형성하는데 비아홀(50)과 전기적으로 연결되어 접지된다. 그리고, 제2 도전성 패턴(20)은 신호 전극을 형성하는데 별도 비아홀(미도시)과 전기적으로 연결되어 입력신호와 연결된다.The first conductive pattern 10 is printed on the upper surface of the first thin ceramic plate 100 , the second conductive pattern 20 is printed on the upper surface of the second thin ceramic plate 200 , and the fourth thin ceramic plate 400 . ), the third conductive pattern 30 is printed on the lower surface, and the fourth conductive pattern 40 is printed on the upper surface of the fourth thin ceramic plate 400 . Here, the first conductive pattern 10 and the third conductive pattern 30 form a ground electrode and are electrically connected to the via hole 50 and grounded. In addition, the second conductive pattern 20 is electrically connected to a separate via hole (not shown) to form a signal electrode and is connected to an input signal.

이때, 도전성 패턴(10, 20, 30, 40)은 도전성 페이스트로 이루어 지는데, 도전성 페이스트는 유동성이 있는 수지용액에 도체 분말, 바인더 등이 분산된 상태의 복합 재료를 의미하는 것으로서, 이러한 도전성 페이스트에 사용되는 도체는 Ag, Cu, Au, Pd, Pt, Ag-Pd, Ni, Mo 및 W 중 하나 이상의 물질에 해당할 수 있다. 비아홀(50)에도 상술한 도전성 페이스트가 충진된다.At this time, the conductive patterns 10, 20, 30, and 40 are made of conductive paste. The conductive paste refers to a composite material in which conductor powder, binder, etc. are dispersed in a fluid resin solution. The conductor used may correspond to one or more of Ag, Cu, Au, Pd, Pt, Ag-Pd, Ni, Mo and W. The above-described conductive paste is also filled in the via hole 50 .

제2 세라믹 박판(200) 및 제3 세라믹 박판(300) 중 적어도 하나에는 공기 및/또는 유전율이 낮은 재료로 채워진 공간(이하, “공간부”라 한다, 60, 70)이 형성된다. 공간부(60, 70)는 그라운드 전극과 신호 전극 사이에 형성되는 유전체의 유전율을 감소시켜 정전용량을 낮춘다. 정전용량이 낮아지면 전송 지연과 전송 손실이 크게 줄어든다. 이때, 공간부에는 공기 또는 다른 기체가 충진될 수 있고, 기판재질과 다른 저유전율 재료 또는 세라믹 파우더(분말)가 충진될 수 있다. 그리고, 세라믹 파우더의 재료 및/또는 양을 조절함으로써 유전율의 조절을 가능케 할 수 있다. 또는, 공간부에 충진되는 세라믹 파우더에 유리성분이 포함되거나, 공간부에 세라믹 파우더뿐만 아니라 유리성분이 추가로 충진될 수 있다. 이 경우, 세라믹 박판간 접착을 위한 열처리 과정에서, 공간부에 충진된 유리성분이 액화되었다가 경화되면서 세라믹 파우더를 단단히 고정시킬 수 있다.At least one of the second thin ceramic plate 200 and the third thin ceramic plate 300 is formed with a space (hereinafter, referred to as a “space portion” 60, 70) filled with air and/or a material having a low dielectric constant. The spaces 60 and 70 reduce the dielectric constant of the dielectric formed between the ground electrode and the signal electrode to lower the capacitance. When the capacitance is lowered, the transmission delay and transmission loss are greatly reduced. In this case, the space may be filled with air or other gas, and a low dielectric constant material or ceramic powder (powder) different from the substrate material may be filled. In addition, it is possible to control the dielectric constant by adjusting the material and/or the amount of the ceramic powder. Alternatively, a glass component may be included in the ceramic powder filled in the space, or a glass component as well as the ceramic powder may be additionally filled in the space. In this case, in the heat treatment process for bonding between the ceramic thin plates, the glass component filled in the space is liquefied and then hardened, so that the ceramic powder can be firmly fixed.

한편, 공간부(60, 70)의 두께는 10 내지 500미크론(μm)일 수 있다.Meanwhile, the thickness of the spaces 60 and 70 may be 10 to 500 microns (μm).

일 실시예에 따르면, 본 고주파용 다층 세라믹 기판 내부에 형성되는 공간부(60, 70)에 의해 공기에 노출된 그라운드 전극(또는, 실시예에 따라 신호 전극도 이에 해당할 수 있다)의 노출면에는 유리성분을 포함하는 절연체가 도포되어 보호막을 형성할 수 있다. 이때 절연체(보호막)의 두께는 1 내지 100미크론일 수 있다.According to an embodiment, the exposed surface of the ground electrode (or, according to the embodiment, the signal electrode may also correspond to this) exposed to air by the spaces 60 and 70 formed inside the present high frequency multilayer ceramic substrate. An insulator containing a glass component may be applied to the surface to form a protective film. In this case, the thickness of the insulator (protective film) may be 1 to 100 microns.

도 1을 참조하면, 제2 세라믹 박판(200)은 제2-1 세라믹 박판(210) 및 제2-1 세라믹 박판(210)의 상부에 배치되는 제2-2 세라믹 박판(220)으로 구성되고, 제3 세라믹 박판(300)은 제3-1 세라믹 박판(310) 및 제3-1 세라믹 박판(310)의 상부에 배치되는 제3-2 세라믹 박판(320)으로 구성된다. 즉, 제2 세라믹 박판(200)은 제2-1 세라믹 박판(210)과 제2-2 세라믹 박판(220)이 적층된 다층 세라믹 기판에 해당하고, 제3 세라믹 박판(300)은 제3-1 세라믹 박판(310)과 제3-2 세라믹 박판(320)이 적층된 다층 세라믹 기판에 해당한다.Referring to FIG. 1 , the second thin ceramic plate 200 is composed of a 2-1 thin ceramic plate 210 and a 2-2 thin ceramic plate 220 disposed on the 2-1 thin ceramic plate 210 and , the third ceramic thin plate 300 is composed of a 3-1 thin ceramic plate 310 and a 3-2 thin ceramic plate 320 disposed on the 3-1 thin ceramic plate 310 . That is, the second thin ceramic plate 200 corresponds to a multilayer ceramic substrate on which the 2-1 thin ceramic plate 210 and the 2-2 thin ceramic plate 220 are stacked, and the third ceramic thin plate 300 is the third- 1 corresponds to a multilayer ceramic substrate in which the thin ceramic plate 310 and the 3-2 thin ceramic plate 320 are stacked.

그리고, 제1 공간부(60)는 제2-1 세라믹 박판(210)에 형성되고, 제2 공간부(70)는 제3-2 세라믹 박판(320)에 형성된다.In addition, the first space 60 is formed in the 2-1 th ceramic thin plate 210 , and the second space 70 is formed in the 3-2 th thin ceramic plate 320 .

한편, 정전용량은 아래의 수식에 의해 산출된다.Meanwhile, the capacitance is calculated by the following equation.

Figure 112020009408951-pat00001
Figure 112020009408951-pat00001

그리고, 서로 다른 두 물질이 직렬로 연결되었을 때 직렬 연결된 물질 전체의 유전율은 아래의 수식에 의해 산출된다.And, when two different materials are connected in series, the dielectric constant of the entire material connected in series is calculated by the following equation.

Figure 112020009408951-pat00002
Figure 112020009408951-pat00002

예를 들어, 도 1을 참조하면, 다층 세라믹 기판 내 전극(10, 20)의 면적이 일정하고, 신호 전극(20)과 그라운드 전극(10) 사이의 거리가 일정하며, 공기의 비유전율은 1이고 세라믹 박판의 비유전율은 8이라는 조건 하에서, 위 두 수식에 따르면, 신호 전극(20)과 그라운드 전극(10) 사이의 정전용량은 제1 공간부(60)가 존재하고 제1 공간부(60)에 공기가 채워지는 경우가 제1 공간부(60)가 존재하지 않은 경우의 1/9 수준인 것을 알 수 있다. 이에 따라, 제1 공극(60)의 유무에 따라 전송 지연과 전송 손실도 개선되는 것이다.For example, referring to FIG. 1 , the area of the electrodes 10 and 20 in the multilayer ceramic substrate is constant, the distance between the signal electrode 20 and the ground electrode 10 is constant, and the relative permittivity of air is 1 And under the condition that the dielectric constant of the ceramic thin plate is 8, according to the above two equations, the capacitance between the signal electrode 20 and the ground electrode 10 is the first space 60 and the first space 60 ), it can be seen that the case in which air is filled is 1/9 of the case in which the first space part 60 does not exist. Accordingly, transmission delay and transmission loss are also improved depending on the presence or absence of the first gap 60 .

나아가, 상술한 조건 하에서, 신호 전극(20)과 그라운드 전극(30) 사이의 정전용량도 마찬가지로, 제2 공간부(70)가 존재하는 경우가 제2 공간부(70)가 존재하지 않는 경우의 1/9 수준이므로, 본 다층 세라믹 기판의 전체 정전용량은 제1 공간부(60) 및 제2 공간부(70)이 형성됨으로써 이러한 공간부들이 존재하지 않는 경우 대비 1/9 수준으로 감소하였음을 알 수 있다.Furthermore, under the above-described conditions, the capacitance between the signal electrode 20 and the ground electrode 30 is similarly obtained when the second space portion 70 is present when the second space portion 70 does not exist. Since it is 1/9 level, the total capacitance of the present multilayer ceramic substrate is reduced to 1/9 level compared to the case in which these spaces do not exist by forming the first space portion 60 and the second space portion 70 . Able to know.

도 2는 본 발명의 다른 일 실시예에 따른 고주파용 다층 세라믹 기판의 구조를 나타낸 도면이다.2 is a view showing the structure of a multilayer ceramic substrate for high frequency use according to another embodiment of the present invention.

도 2를 참조하면, 도 1의 실시예와 달리 제2 공간부(70)는 제3-1 세라믹 박판(310) 및 제3-2 세라믹 박판(320)에 걸쳐 형성된다. 즉, 제3-1 세라믹 박판(310) 및 제3-2 세라믹 박판(320) 각각에 공간부가 형성되고 형성된 공간부가 서로 연결되어 제2 공간부(70)를 형성한다. 이로써, 그라운드 전극(30)과 신호 전극(20) 사이의 비유전율 값은 공기의 비유전율 값인 1을 갖거나(제2 공간부(70)가 공기로 채워지는 경우), 도 1의 실시예에서 그라운드 전극(30)과 신호 전극(20) 사이의 비유전율 값보다 더 작은 값을 갖는다.Referring to FIG. 2 , unlike the embodiment of FIG. 1 , the second space portion 70 is formed over a 3-1 thin ceramic plate 310 and a 3-2 thin ceramic plate 320 . That is, a space portion is formed in each of the 3-1 thin ceramic plate 310 and the 3-2 thin ceramic plate 320 , and the formed space part is connected to each other to form the second space part 70 . Accordingly, the relative permittivity value between the ground electrode 30 and the signal electrode 20 has a relative permittivity value of 1 of air (when the second space 70 is filled with air), or in the embodiment of FIG. It has a smaller value than the relative permittivity between the ground electrode 30 and the signal electrode 20 .

즉, 도 2를 참조하면, 상부에 위치하는 그라운드 전극(30)과 신호 전극(20) 사이의 제2 공간부(70)의 두께를, 상대적으로 하부에 위치하는 그라운드 전극(10)과 신호 전극(20) 사이의 제1 공간부(60)의 두께보다 더 두껍게 형성함으로써, 상부가 하부보다 더 낮은 정전용량 값을 갖는 형태로 전극이 서로 마주보는 구조의 다층 세라믹 기판을 형성할 수 있다.That is, referring to FIG. 2 , the thickness of the second space portion 70 between the ground electrode 30 and the signal electrode 20 positioned at the upper part is the thickness of the ground electrode 10 and the signal electrode positioned at the lower part. By forming the first space portion 60 thicker than the thickness of the first space portion 60 between 20 , a multilayer ceramic substrate having a structure in which the electrodes face each other in a form in which the upper portion has a lower capacitance value than the lower portion may be formed.

도 3은 본 발명의 또 다른 일 실시예에 따른 고주파용 다층 세라믹 기판의 구조를 나타낸 도면이다.3 is a view showing the structure of a multilayer ceramic substrate for high frequency use according to another embodiment of the present invention.

도 3을 참조하면, 제2 세라믹 박판(200)은 제2-1 세라믹 박판(210), 제2-1 세라믹 박판(210)의 상부에 배치되는 제2-2 세라믹 박판(220), 및 제2-2 세라믹 박판(220)의 상부에 배치되는 제2-3 세라믹 박판(230)으로 구성되고, 제3 세라믹 박판(300)은 제3-1 세라믹 박판(310), 제3-1 세라믹 박판(310)의 상부에 배치되는 제3-2 세라믹 박판(320), 및 제3-2 세라믹 박판(320)의 상부에 배치되는 제3-3 세라믹 박판(330)으로 구성된다. 즉, 제2 세라믹 박판(200)은 제2-1 세라믹 박판(210), 제2-2 세라믹 박판(220) 및 제2-3 세라믹 박판(230)이 적층된 다층 세라믹 기판에 해당하고, 제3 세라믹 박판(300)은 제3-1 세라믹 박판(310), 제3-2 세라믹 박판(320) 및 제3-3 세라믹 박판(330)이 적층된 다층 세라믹 기판에 해당한다.Referring to FIG. 3 , the second thin ceramic plate 200 includes a 2-1 thin ceramic plate 210 , a 2-2 thin ceramic plate 220 disposed on the 2-1 thin ceramic plate 210 , and a second thin ceramic plate 210 . 2-2 is composed of a 2-3th ceramic thin plate 230 disposed on an upper portion of the 2-2 thin ceramic plate 220 , and the third ceramic thin plate 300 includes a 3-1 thin ceramic plate 310 and a 3-1 thin ceramic plate It is composed of a 3-2 thin ceramic plate 320 disposed on the upper portion of the 310 , and a 3-3 thin ceramic plate 330 disposed on the 3-2 thin ceramic plate 320 . That is, the second thin ceramic plate 200 corresponds to a multilayer ceramic substrate on which the 2-1 thin ceramic plate 210, the 2-2 thin ceramic plate 220 and the 2-3 thin ceramic plate 230 are laminated, The thin ceramic plate 300 corresponds to a multilayer ceramic substrate on which the thin 3-1 ceramic plate 310 , the 3-2 thin ceramic plate 320 , and the 3-3 thin ceramic plate 330 are stacked.

그리고, 제1 공간부(60)는 제2-1 세라믹 박판(210) 및 제2-2 세라믹 박판(220)에 걸쳐 형성되고, 제2 공간부(70)는 제3-2 세라믹 박판(320) 및 제3-3 세라믹 박판(330)에 걸쳐 형성된다. 즉, 제3-2 세라믹 박판(320) 및 제3-3 세라믹 박판(330) 각각에 공간부가 형성되고 형성된 공간부가 서로 연결되어 제2 공간부(70)를 형성하고, 제2-1 세라믹 박판(210) 및 제2-2 세라믹 박판(220) 각각에 공간부가 형성되고 형성된 공간부가 서로 연결되어 제1 공간부(60)를 형성한다.In addition, the first space portion 60 is formed over the 2-1 th ceramic thin plate 210 and the 2-2 thin ceramic plate 220 , and the second space part 70 is the 3-2 th thin ceramic plate 320 . ) and 3-3 is formed over the ceramic thin plate 330 . That is, a space portion is formed in each of the 3-2 thin ceramic plate 320 and the 3-3 thin ceramic plate 330 , and the formed space part is connected to each other to form a second space part 70 , and the 2-1 ceramic thin plate Space portions are formed in each of the 210 and 2-2 thin ceramic plates 220 , and the formed spaces are connected to each other to form the first space portion 60 .

도 3의 다층 세라믹 기판은 도 1의 다층 세라믹 기판과 동일한 구조를 갖는다. 하지만, 다층 세라믹 기판에 형성된 공간부의 두께가 상이하다. 즉, 공간부의 두께를 변경함으로써 전극과 전극 사이의 거리를 조절할 수 있고, 전극간 거리에 따라 정전용량의 값을 변화시킬 수 있다.The multilayer ceramic substrate of FIG. 3 has the same structure as the multilayer ceramic substrate of FIG. 1 . However, the thickness of the space formed in the multilayer ceramic substrate is different. That is, the distance between the electrodes can be adjusted by changing the thickness of the space, and the value of the capacitance can be changed according to the distance between the electrodes.

도 4는 본 발명의 일 실시예에 따른 공간부가 존재하지 않는 다층 세라믹 기판의 구조를 나타낸 도면이다.4 is a diagram illustrating a structure of a multilayer ceramic substrate having no space portion according to an embodiment of the present invention.

도 4를 참조하면, 그라운드 전극(10, 30)과 신호 전극(20) 사이의 유전율은 세라믹 박판의 유전율과 같고, 한편 도 1의 본 다층 세라믹 기판에서 전극 사이의 유전율은 세라믹 박판의 유전율보다 낮다고 할 것이므로, 도 4에 따른 다층 세라믹 기판은 도 1에 따른 본 다층 세라믹 기판보다 전극간 정전용량이 높다고 할 수 있다.Referring to FIG. 4, the dielectric constant between the ground electrodes 10 and 30 and the signal electrode 20 is the same as that of the thin ceramic plate, while the dielectric constant between the electrodes in this multilayer ceramic substrate of FIG. 1 is lower than that of the thin ceramic plate. Therefore, it can be said that the multilayer ceramic substrate of FIG. 4 has higher inter-electrode capacitance than the multilayer ceramic substrate of FIG. 1 .

도 5는 본 발명의 일 실시예에 따라 복수 개의 신호 전극이 형성된 고주파용 다층 세라믹 기판의 구조를 나타낸 도면이다.5 is a diagram illustrating a structure of a high frequency multilayer ceramic substrate on which a plurality of signal electrodes are formed according to an embodiment of the present invention.

도 5를 참조하면, 본 다층 세라믹 기판에 형성되는 제1 공간부(60) 및 제2 공간부(70) 사이에, 복수 개의 신호 전극(20)이 형성된다. 이때, 제1 공간부(60) 및/또는 제2 공간부(70)에는 공기, 공기 외 다른 기체 및/또는 세라믹 박판의 재질과 다른 저유전율 재료(분말형태일 수 있음)가 충진될 수 있다. 한편, 제1 공간부(60), 제2 공간부(70), 그라운드 전극(10, 30), 신호 전극(20) 등은 도 1 내지 도 3에서 전술한 방법에 의해 형성된다.Referring to FIG. 5 , a plurality of signal electrodes 20 are formed between the first space portion 60 and the second space portion 70 formed in the multilayer ceramic substrate. In this case, the first space 60 and/or the second space 70 may be filled with air, a gas other than air, and/or a low dielectric constant material (which may be in the form of a powder) different from the material of the thin ceramic plate. . Meanwhile, the first space 60 , the second space 70 , the ground electrodes 10 , 30 , and the signal electrode 20 are formed by the method described above with reference to FIGS. 1 to 3 .

도 6은 본 발명의 일 실시예에 따른 고주파용 다층 세라믹 기판의 제조 방법의 순서를 나타낸 도면이다.6 is a view showing a sequence of a method of manufacturing a multilayer ceramic substrate for high frequency according to an embodiment of the present invention.

도 6을 참조하면, 본 다층 세라믹 기판의 제조 방법은 제1 세라믹 박판의 상부면에 제1 도전성 패턴을 인쇄하는 단계(S100), 제2 세라믹 박판에 공간을 형성하고 상기 제2 세라믹 박판의 상부면에 제2 도전성 패턴을 인쇄한 뒤 상기 제2 세라믹 박판을 상기 제1 세라믹 박판의 상부에 배치하는 단계(S200), 제3 세라믹 박판에 공간을 형성하고 상기 제3 세라믹 박판을 상기 제2 세라믹 박판의 상부에 배치하는 단계(S300) 및/또는 제4 세라믹 박판의 하부면에 제3 도전성 패턴을 인쇄하고 상기 제4 세라믹 박판의 상부면에 제4 도전성 패턴을 인쇄한 뒤 상기 제4 세라믹 박판을 상기 제3 세라믹 박판의 상부에 배치하는 단계(S400)를 포함한다. 이때, 제2 세라믹 박판 및 제3 세라믹 박판에 형성되는 공간에는 공기 및/또는 유전율이 낮은 재료가 채워지고, 제1 도전성 패턴 및 제 3 도전성 패턴은 그라운드 전극을 형성하고, 제2 도전성 패턴은 신호 전극을 형성한다.Referring to FIG. 6 , the method of manufacturing a multilayer ceramic substrate includes printing a first conductive pattern on the upper surface of the first thin ceramic plate ( S100 ), forming a space in the second thin ceramic plate, and forming an upper portion of the second thin ceramic plate After printing a second conductive pattern on the surface, disposing the second thin ceramic plate on top of the first ceramic thin plate (S200), forming a space in the third ceramic thin plate and applying the third ceramic thin plate to the second ceramic After disposing on the top of the thin plate (S300) and/or printing a third conductive pattern on the lower surface of the fourth thin ceramic plate and printing the fourth conductive pattern on the upper surface of the fourth thin ceramic plate, the fourth thin ceramic plate and placing (S400) on the third thin ceramic plate. At this time, the space formed in the second and third thin ceramic plates is filled with air and/or a material having a low dielectric constant, the first conductive pattern and the third conductive pattern form a ground electrode, and the second conductive pattern is a signal to form an electrode.

본 다층 세라믹 기판의 제조 방법은, 도면에 도시되어 있지 않지만, 세라믹 박판(100)의 가장자리에 비아홀(50)을 형성하는 단계를 포함한다. 본 단계에서, 세라믹 박판(100)의 두께는 10 내지 500미크론(μm)이고, 비아홀(50)의 지름은 10 내지 200미크론일 수 있다. 비아홀(50)은 레이저 조사, 기계적 드릴링, 케미칼 에칭 등의 공정을 통해 형성될 수 있다.Although not shown in the drawings, the present method for manufacturing a multilayer ceramic substrate includes forming a via hole 50 at an edge of the thin ceramic plate 100 . In this step, the thickness of the ceramic thin plate 100 may be 10 to 500 microns (μm), and the diameter of the via hole 50 may be 10 to 200 microns. The via hole 50 may be formed through a process such as laser irradiation, mechanical drilling, chemical etching, or the like.

본 다층 세라믹 기판의 제조 방법은, 도면에 도시되어 있지 않지만, 세라믹 박판(100)에 형성된 비아홀(50)에 도전성 페이스트를 충진하고 열처리하는 단계를 포함한다. 본 단계에서, 세라믹 박판(100)의 비아홀(50)에 도전성 페이스트를 충진하는 것은 추후 제1 세라믹 박판(100) 위로 형성될 그라운드 전극(10)을 전기적으로 연결하기 위함이다. 나아가, 본 단계의 도전성 페이스트는 유동성이 있는 수지용액에 도체 분말, 바인더 등이 분산된 상태의 복합 재료를 의미하는데, 이러한 도전성 페이스트에 사용되는 도체는 Ag, Cu, Au, Pd, Pt, Ag-Pd, Ni, Mo 및 W 중 하나 이상의 물질에 해당할 수 있다. 본 단계에서, 열처리 온도는 도전성 페이스트로 사용되는 도체의 녹는점에 따라 달라지지만, 도전성 페이스트로서 Ag가 사용되는 경우, 열처리 온도는 대기 환경에서 600℃내지 900℃바람직하게는 800℃에 해당할 수 있다. 이때, 열처리라는 용어는 물질의 성질이 바뀌지 않는 범위 내에서 물질의 원래 기능을 부여하기 위하여 가열하는 것을 말한다.Although not shown in the drawings, the method for manufacturing the multilayer ceramic substrate includes filling the via hole 50 formed in the ceramic thin plate 100 with a conductive paste and performing heat treatment. In this step, the conductive paste is filled in the via hole 50 of the thin ceramic plate 100 in order to electrically connect the ground electrode 10 to be formed on the first thin ceramic plate 100 later. Furthermore, the conductive paste in this step means a composite material in which a conductor powder, a binder, etc. are dispersed in a fluid resin solution. The conductors used in this conductive paste are Ag, Cu, Au, Pd, Pt, Ag- It may correspond to one or more of Pd, Ni, Mo and W. In this step, the heat treatment temperature varies depending on the melting point of the conductor used as the conductive paste, but when Ag is used as the conductive paste, the heat treatment temperature may correspond to 600°C to 900°C, preferably 800°C, in an atmospheric environment. there is. In this case, the term heat treatment refers to heating in order to impart the original function of the material within the range in which the properties of the material are not changed.

본 다층 세라믹 기판의 제조 방법은 제1 세라믹 박판의 상부면에 제1 도전성 패턴을 인쇄하는 단계(S100)를 포함한다. 본 단계는 제1 도전성 패턴을 인쇄하고 열처리하는 과정까지 포함한다. 본 단계에서, 제1 도전성 패턴(10)은 도전성 페이스트를 이용하여 인쇄된다. 본 단계의 도전성 페이스트에 사용되는 도체는 Ag, Cu, Au, Pd, Pt, Ag-Pd, Ni, Mo 및 W 중 하나 이상의 물질에 해당할 수 있다. 제1 도전성 패턴(10)의 두께는 1 내지 10미크론일 수 있다. 본 단계에서, 열처리 온도는 도전성 페이스트로 사용되는 도체의 녹는점에 따라 달라지지만, 도전성 페이스트로서 Ag가 사용되는 경우, 열처리 온도는 대기 환경에서 600℃내지 900℃바람직하게는 800℃에 해당할 수 있다. 제1 도전성 패턴(10)은 그라운드 전극을 이루는데 비아홀(50)의 상부면 위에도 인쇄되어 비아홀(50)과 전기적 접속을 이루고, 비아홀(50)을 통해 다른 층의 그라운드 전극과도 전기적으로 연결된다.The method of manufacturing a multilayer ceramic substrate includes printing a first conductive pattern on an upper surface of a first thin ceramic plate ( S100 ). This step includes printing and heat treatment of the first conductive pattern. In this step, the first conductive pattern 10 is printed using a conductive paste. The conductor used in the conductive paste in this step may correspond to at least one of Ag, Cu, Au, Pd, Pt, Ag-Pd, Ni, Mo, and W. The thickness of the first conductive pattern 10 may be 1 to 10 microns. In this step, the heat treatment temperature varies depending on the melting point of the conductor used as the conductive paste, but when Ag is used as the conductive paste, the heat treatment temperature may correspond to 600°C to 900°C, preferably 800°C, in an atmospheric environment. there is. The first conductive pattern 10 forms a ground electrode, and is also printed on the upper surface of the via hole 50 to make electrical connection with the via hole 50 , and is also electrically connected to the ground electrode of another layer through the via hole 50 . .

본 다층 세라믹 기판의 제조 방법은 제2 세라믹 박판에 공간을 형성하고 상기 제2 세라믹 박판의 상부면에 제2 도전성 패턴을 인쇄한 뒤 상기 제2 세라믹 박판을 상기 제1 세라믹 박판의 상부에 배치하는 단계(S200)를 포함한다. 본 단계에서, 제2 세라믹 박판(200)에 형성되는 공간부(60)는 레이저 조사, 기계적 드릴링, 케미칼 에칭 등의 공정을 통해 형성될 수 있다. 제2 도전성 패턴(20)은 도전성 페이스트를 이용하여 인쇄되며, 도전성 페이스트에 대한 설명은 전술하였다. 제2 도전성 패턴(20)의 두께 역시 1 내지 10미크론일 수 있다. 그리고, 본 단계는 제2 도전성 패턴(20)을 인쇄하고 열처리하는 과정까지 포함하며, 열처리 온도는 제1 도전성 패턴의 열처리 온도와 동일한 방식으로 설정되므로 이에 대한 설명은 생략한다. 제2 도전성 패턴(20)은 신호 전극을 이루는데 제2 도전성 패턴(20)의 상하부에 형성된 비아홀(미도시)과 전기적 접속을 이루고, 비아홀(미도시)를 통해 입력신호와 전기적으로 연결된다. 그리고, 제2 세라믹 박판(200)에도 비아홀(50)이 형성되며 형성된 비아홀(50)은 제1 세라믹 박판(100)에 형성된 비아홀(50)과 전기적으로 연결된다. 제2 도전성 패턴(20)이 형성되면, 제2 세라믹 박판(200)을 제1 세라믹 박판(100)의 상부에 적층시킨다. 이때, 각 세라믹 박판에 형성된 비아홀(50)이 전기적으로 연결되고, 공간부(60)가 제1 도전성 패턴(10)의 상부에 위치하면서 제2 도전성 패턴(20)의 하부에 위치하도록 제2 세라믹 박판(200)을 제1 세라믹 박판(100)의 상부에 적층시킨다.In this method of manufacturing a multilayer ceramic substrate, a space is formed in a second thin ceramic plate, a second conductive pattern is printed on the upper surface of the second thin ceramic plate, and then the second thin ceramic plate is disposed on the first ceramic thin plate. Step S200 is included. In this step, the space portion 60 formed in the second thin ceramic plate 200 may be formed through processes such as laser irradiation, mechanical drilling, chemical etching, and the like. The second conductive pattern 20 is printed using a conductive paste, and the description of the conductive paste has been described above. The thickness of the second conductive pattern 20 may also be 1 to 10 microns. In addition, this step includes printing and heat treatment of the second conductive pattern 20 , and since the heat treatment temperature is set in the same manner as the heat treatment temperature of the first conductive pattern, a description thereof will be omitted. The second conductive pattern 20 constitutes a signal electrode, and is electrically connected to via holes (not shown) formed in upper and lower portions of the second conductive pattern 20, and is electrically connected to an input signal through the via holes (not shown). In addition, a via hole 50 is also formed in the second thin ceramic plate 200 , and the formed via hole 50 is electrically connected to the via hole 50 formed in the first thin ceramic plate 100 . When the second conductive pattern 20 is formed, the second thin ceramic plate 200 is laminated on the first thin ceramic plate 100 . At this time, the via hole 50 formed in each ceramic thin plate is electrically connected, and the space portion 60 is located above the first conductive pattern 10 and below the second conductive pattern 20 , so that the second ceramic A thin plate 200 is laminated on the first ceramic thin plate 100 .

본 다층 세라믹 기판의 제조 방법은 제3 세라믹 박판에 공간을 형성하고 상기 제3 세라믹 박판을 상기 제2 세라믹 박판의 상부에 배치하는 단계(S300)를 포함한다. 본 단계에서, 제3 세라믹 박판(300)에 형성되는 공간부(70)는 레이저 조사, 기계적 드릴링, 케미칼 에칭 등의 공정을 통해 형성될 수 있다. 그리고, 제3 세라믹 박판(300)에도 비아홀(50)이 형성되며 형성된 비아홀(50)은 제1 세라믹 박판(100)과 제2 세라믹 박판(200)에 형성된 비아홀(50)과 전기적으로 연결된다. 공간부(70)가 형성되면 제3 세라믹 박판(300)을 제2 세라믹 박판(200)의 상부에 적층시킨다. 이때, 각 세라믹 박판에 형성된 비아홀(50)이 전기적으로 연결되고, 공간부(70)가 제2 도전성 패턴(20)의 상부에 위치하도록 제3 세라믹 박판(200)을 제2 세라믹 박판(100)의 상부에 적층시킨다.The method of manufacturing a multilayer ceramic substrate includes forming a space in a third thin ceramic plate and arranging the third thin ceramic plate on top of the second thin ceramic plate (S300). In this step, the space portion 70 formed in the third ceramic thin plate 300 may be formed through processes such as laser irradiation, mechanical drilling, and chemical etching. In addition, a via hole 50 is also formed in the third ceramic thin plate 300 , and the formed via hole 50 is electrically connected to the via hole 50 formed in the first ceramic thin plate 100 and the second thin ceramic plate 200 . When the space portion 70 is formed, the third thin ceramic plate 300 is laminated on the second thin ceramic plate 200 . At this time, the third ceramic thin plate 200 is connected to the second thin ceramic plate 100 so that the via hole 50 formed in each ceramic thin plate is electrically connected, and the space part 70 is located on the second conductive pattern 20 . laminated on top of

본 다층 세라믹 기판의 제조 방법은 제4 세라믹 박판의 하부면에 제3 도전성 패턴을 인쇄하고 상기 제4 세라믹 박판의 상부면에 제4 도전성 패턴을 인쇄한 뒤 상기 제4 세라믹 박판을 상기 제3 세라믹 박판의 상부에 배치하는 단계(S400)를 포함한다. 본 단계에서, 제3 도전성 패턴(30)과 제4 도전성 패턴(40)은 도전성 페이스트를 이용하여 인쇄되며, 도전성 페이스트에 대한 설명은 전술하였다. 제3 도전성 패턴(30)과 제4 도전성 패턴(40)의 두께 역시 1 내지 10미크론일 수 있다. 그리고, 본 단계는 제3 도전성 패턴(20)과 제4 도전성 패턴(40)을 인쇄하고 열처리하는 과정까지 포함하며, 열처리 온도는 제1 도전성 패턴의 열처리 온도와 동일한 방식으로 설정되므로 이에 대한 설명은 생략한다. 제3 도전성 패턴(30)은 그라운드 전극을 이루는데 제3 도전성 패턴(30)의 하부에 형성된 비아홀(50)과 전기적 접속을 이루고, 비아홀(50)를 통해 다른 층의 그라운드 전극과도 전기적으로 연결된다. 그리고, 제4 세라믹 박판(400)에도 비아홀(50)이 형성되며 형성된 비아홀(50)은 세라믹 박판들에 형성된 비아홀(50)과 전기적으로 연결된다. 제3 도전성 패턴(30)과 제4 도전성 패턴(40)이 형성되면, 제4 세라믹 박판(400)을 제3 세라믹 박판(300)의 상부에 적층시킨다. 이때, 각 세라믹 박판에 형성된 비아홀(50)이 전기적으로 연결되고, 공간부(70)가 제2 도전성 패턴(20)의 상부에 위치하면서 제3 도전성 패턴(30)의 하부에 위치하도록 제4 세라믹 박판(400)을 제3 세라믹 박판(300)의 상부에 적층시킨다.In this method of manufacturing a multilayer ceramic substrate, a third conductive pattern is printed on the lower surface of a fourth thin ceramic plate, a fourth conductive pattern is printed on the upper surface of the fourth thin ceramic plate, and then the fourth ceramic thin plate is applied to the third ceramic plate. It includes a step (S400) of arranging on top of the thin plate. In this step, the third conductive pattern 30 and the fourth conductive pattern 40 are printed using a conductive paste, and the description of the conductive paste has been described above. The thickness of the third conductive pattern 30 and the fourth conductive pattern 40 may also be 1 to 10 microns. In addition, this step includes the process of printing and heat-treating the third conductive pattern 20 and the fourth conductive pattern 40, and the heat treatment temperature is set in the same manner as the heat treatment temperature of the first conductive pattern. omit The third conductive pattern 30 forms a ground electrode and is electrically connected to the via hole 50 formed under the third conductive pattern 30 and is also electrically connected to the ground electrode of another layer through the via hole 50 . do. In addition, a via hole 50 is also formed in the fourth thin ceramic plate 400 , and the formed via hole 50 is electrically connected to the via hole 50 formed in the thin ceramic plates. When the third conductive pattern 30 and the fourth conductive pattern 40 are formed, a fourth thin ceramic plate 400 is laminated on the third thin ceramic plate 300 . At this time, the via hole 50 formed in each thin ceramic plate is electrically connected, and the fourth ceramic is positioned so that the space portion 70 is positioned above the second conductive pattern 20 and positioned below the third conductive pattern 30 . The thin plate 400 is laminated on the third ceramic thin plate 300 .

본 다층 세라믹 기판의 제조 방법은 세라믹 박판(제1 내지 제3 세라믹 박판)의 단면에, 비아홀을 피해, 본딩제를 도포하는 단계를 포함한다. 본딩제는 도전성 패턴의 상부에도 도포되며 세라믹 박판 및 도전성 패턴에 영향을 주지 않는 재료로 이뤄진다. 본딩제는 세라믹 박판들을 접착시키는데 사용되는데, 본딩제는 무기물 및/또는 유기물일 수 있고, 무기물은 유리, 세라믹 등을 포함하고, 유기물은 에폭시, 폴리이미드 등을 포함할 수 있다. 본딩제는 추후 본딩층(미도시)을 형성하고, 본딩층의 두께는 2 내지 100미크론일 수 있다. 다른 일 실시예에 따르면, 본딩제는 도전성 패턴을 피해 세라믹 박판의 단면에만 도포될 수 있다. 본 단계는 각 세라믹 박판을 적층하기 전에 수행된다.The method for manufacturing a multilayer ceramic substrate includes applying a bonding agent to the cross-sections of thin ceramic plates (first to third thin ceramic plates), avoiding via holes. The bonding agent is also applied to the top of the conductive pattern and is made of a thin ceramic plate and a material that does not affect the conductive pattern. The bonding agent is used to bond the ceramic thin plates, and the bonding agent may be an inorganic material and/or an organic material, the inorganic material may include glass, ceramic, etc., and the organic material may include an epoxy, polyimide, and the like. The bonding agent later forms a bonding layer (not shown), and the thickness of the bonding layer may be 2 to 100 microns. According to another embodiment, the bonding agent may be applied only to the cross section of the ceramic thin plate avoiding the conductive pattern. This step is performed before laminating each ceramic sheet.

본 다층 세라믹 기판의 제조 방법은 적층된 복수의 세라믹 박판을 열처리하는 단계를 포함한다. 즉, 적층된 복수의 세라믹 박판을 열처리하여 복수의 세라믹 박판 각각의 단면에 도포된 본딩제를 녹임으로써 복수의 세라믹 박판을 서로 접착시킬 수 있다. 본 단계에서, 열처리 온도는 본딩제의 녹는점에 따라 달라질 수 있고, 열처리 과정에서 세라믹 박판, 인쇄된 도전성 패턴들 및/또는 비아홀들에 충진된 도전성 페이스트까지 녹는 것을 방지하기 위하여, 본딩제의 녹는점은 세라믹 박판의 녹는점, 패턴 인쇄에 사용된 도전성 페이스트의 녹는점 및 비아홀에 충진된 도전성 페이스트의 녹는점보다 낮을 수 있다. 따라서, 본 단계에서, 본 발명의 일 실시예는 본딩제의 녹는점보다 높고 세라믹 박판의 녹는점 및 도전성 페이스트의 녹는점보다는 낮은 온도에서 열처리할 수 있다.The method of manufacturing a multilayer ceramic substrate includes heat-treating a plurality of laminated ceramic thin plates. That is, the plurality of ceramic thin plates may be adhered to each other by heat-treating the plurality of laminated ceramic thin plates to melt the bonding agent applied to each end surface of the plurality of ceramic thin plates. In this step, the heat treatment temperature may vary depending on the melting point of the bonding agent, and in order to prevent melting of the conductive paste filled in the ceramic thin plate, printed conductive patterns and/or via holes during the heat treatment process, the melting point of the bonding agent The point may be lower than the melting point of the ceramic thin plate, the melting point of the conductive paste used for pattern printing, and the melting point of the conductive paste filled in the via hole. Therefore, in this step, an embodiment of the present invention may be heat-treated at a temperature higher than the melting point of the bonding agent and lower than the melting point of the ceramic thin plate and the melting point of the conductive paste.

이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예에 대하여 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.Hereinafter, embodiments of the present invention will be described in detail so that those of ordinary skill in the art can easily carry out the present invention. However, the present invention may be embodied in several different forms and is not limited to the embodiments described herein.

비교예 1(도 4 참조, 공간부가 존재하지 않는 다층 세라믹 기판)Comparative Example 1 (refer to FIG. 4, a multilayer ceramic substrate without a space portion)

100미크론 두께의 제1 세라믹 박판에 레이저 조사를 통해 직경 20미크론의 비아홀을 형성하고, 비아홀에 Ag로 된 도전성 페이스트를 충진하고, 제1 세라믹 박판의 하부면에 10미크론 두께의 Ag로 된 제1 도전성 패턴을 인쇄한 뒤 800도의 온도로 열처리한다.A via hole having a diameter of 20 microns is formed through laser irradiation on the first thin ceramic plate 100 microns in thickness, and a conductive paste made of Ag is filled in the via hole, and the first ceramic plate made of Ag 10 micron thick on the lower surface of the first ceramic plate is formed. After the conductive pattern is printed, heat treatment is performed at a temperature of 800°C.

이후, 100미크론 두께의 제2 세라믹 박판을 준비하고 레이저 조사를 통해 제2 세라믹 박판에 직경 20미크론의 비아홀을 형성하고, 비아홀에 Ag로 된 도전성 페이스트를 충진하고, 제2 세라믹 박판의 하부면에 10미크론 두께의 Ag로 된 제2 도전성 패턴을 인쇄한 뒤 800도의 온도로 열처리한다. 그리고, 제1 세라믹 박판의 상부에 제2 세라믹 박판을 적층시킨다.Thereafter, a second thin ceramic plate with a thickness of 100 microns is prepared, a via hole with a diameter of 20 micron is formed in the second thin ceramic plate through laser irradiation, a conductive paste made of Ag is filled in the via hole, and the lower surface of the second thin ceramic plate is A second conductive pattern made of Ag with a thickness of 10 microns is printed, and then heat-treated at a temperature of 800°C. Then, a second thin ceramic plate is laminated on top of the first thin ceramic plate.

이후, 100미크론 두께의 제3 세라믹 박판을 준비하여 20미크론의 비아홀을 형성하고 비아홀에 Ag로 된 도전성 페이스트를 충진하고, 제3 세라믹 박판의 하부면에 10미크론 두께의 Ag로된 제3 도전성 패턴을 인쇄하고, 제3 세라믹 박판의 상부면에 10미크론 두께의 Ag로 된 제4 도전성 패턴을 인쇄한 뒤 800도의 온도로 열처리한다. 그리고, 제2 세라믹 박판의 상푸에 제3 세라믹 박판을 적층시킨다. 여기서, 세라믹 박판의 비유전율은 8.0이고, 도전성 페이스트로 사용되는 Ag의 밀도는 82%이다.After that, a third ceramic thin plate 100 microns thick is prepared, 20 microns via holes are formed, Ag conductive paste is filled in the via holes, and a third conductive pattern made of 10 micron thick Ag on the lower surface of the third ceramic thin plate. is printed, and a fourth conductive pattern made of Ag with a thickness of 10 microns is printed on the upper surface of the third ceramic thin plate, and then heat-treated at a temperature of 800°C. Then, a third ceramic thin plate is laminated on top of the second thin ceramic plate. Here, the dielectric constant of the ceramic thin plate is 8.0, and the density of Ag used as the conductive paste is 82%.

상술한 공정을 거쳐 제1 세라믹 박판, 제2 세라믹 박판 및 제3 세라믹 박판이 적층된 다층 세라믹 기판을 제조한다.Through the above-described process, a multilayer ceramic substrate in which the first ceramic plate, the second thin ceramic plate, and the third thin ceramic plate are laminated is manufactured.

실시예 1(도 1 참조)Example 1 (see Fig. 1)

50미크론 두께의 제1 세라믹 박판(100)에 레이저 조사를 통해 직경 20미크론의 비아홀(50)을 형성하고, 비아홀(50)에 Ag로 된 도전성 페이스트를 충진하고, 제1 세라믹 박판(100)의 상부면에 10미크론 두께의 Ag로 된 제1 도전성 패턴(10)을 인쇄한 뒤 800도의 온도로 열처리한다.A via hole 50 having a diameter of 20 microns is formed through laser irradiation on the first thin ceramic plate 100 having a thickness of 50 microns, and a conductive paste made of Ag is filled in the via hole 50, and the first ceramic plate 100 is A first conductive pattern 10 made of Ag with a thickness of 10 microns is printed on the upper surface, and then heat-treated at a temperature of 800°C.

이후, 50미크론 두께의 제2-1 세라믹 박판(210)을 준비하고 레이저 조사를 통해 제2-1 세라믹 박판(210)에 직경 20미크론의 비아홀(50)을 형성하고, 레이저 조사를 통해 제2-1 세라믹 박판(210)에 공간부(60)를 형성한다. 비아홀에 Ag로 된 도전성 페이스트를 충진하고, 800도의 온도로 열처리한다. 그리고, 제1 세라믹 박판의 상부에 제2-1 세라믹 박판을 적층시킨다.Thereafter, a thin 2-1 ceramic plate 210 having a thickness of 50 microns is prepared, and a via hole 50 having a diameter of 20 microns is formed in the 2-1 thin ceramic plate 210 through laser irradiation, and a second -1 The space portion 60 is formed in the thin ceramic plate 210 . A conductive paste made of Ag is filled in the via hole and heat-treated at a temperature of 800°C. Then, a 2-1 thin ceramic plate is laminated on the first thin ceramic plate.

이후, 50미크론 두께의 제2-2 세라믹 박판(220)을 준비하여 20미크론의 비아홀(50)을 형성하고 비아홀(50)에 Ag로 된 도전성 페이스트를 충진하고, 제2-2 세라믹 박판(220)의 상부면에 10미크론 두께의 Ag로 된 제2 도전성 패턴(20)을 인쇄한 뒤 800도의 온도로 열처리한다. 그리고, 제2-1 세라믹 박판(210)의 상부에 제2-2 세라믹 박판(220)을 적층시킨다.Thereafter, a 2-2 thin ceramic plate 220 having a thickness of 50 microns is prepared, a via hole 50 of 20 microns is formed, a conductive paste made of Ag is filled in the via hole 50, and a 2-2 thin ceramic plate 220 is formed. ), a second conductive pattern 20 made of Ag with a thickness of 10 microns is printed on the upper surface, and then heat-treated at a temperature of 800°C. Then, a 2-2 thin ceramic plate 220 is laminated on the 2-1 thin ceramic plate 210 .

이후, 50미크론 두께의 제3-1 세라믹 박판(310)을 준비하여 20미크론의 비아홀(50)을 형성하고 비아홀(50)에 Ag로 된 도전성 페이스트를 충진하고, 800도의 온도로 열처리한다. 그리고, 제2-2 세라믹 박판(220)의 상부에 제3-1 세라믹 박판(310)을 적층시킨다.Thereafter, a 3-1 thin ceramic plate 310 having a thickness of 50 microns is prepared, a via hole 50 of 20 microns is formed, a conductive paste made of Ag is filled in the via hole 50, and heat treatment is performed at a temperature of 800 degrees. Then, a 3-1 thin ceramic plate 310 is laminated on the 2-2 thin ceramic plate 220 .

이후, 50미크론 두께의 제3-2 세라믹 박판(320)을 준비하고 레이저 조사를 통해 제3-2 세라믹 박판(320)에 직경 20미크론의 비아홀(50)을 형성하고, 레이저 조사를 통해 제3-2 세라믹 박판(320)에 공간부(70)를 형성한다. 비아홀에 Ag로 된 도전성 페이스트를 충진하고, 800도의 온도로 열처리한다. 그리고, 제3-1 세라믹 박판(310)의 상부에 제3-2 세라믹 박판(320)을 적층시킨다.Thereafter, a 3-2 thin ceramic plate 320 having a thickness of 50 microns is prepared and a via hole 50 having a diameter of 20 microns is formed in the 3-2 thin ceramic plate 320 through laser irradiation, and a third -2 The space portion 70 is formed in the thin ceramic plate 320 . A conductive paste made of Ag is filled in the via hole and heat-treated at a temperature of 800°C. Then, a 3-2 thin ceramic plate 320 is laminated on the 3-1 thin ceramic plate 310 .

이후, 100미크론 두께의 제4 세라믹 박판(400)을 준비하여 제4 세라믹 박판(400)의 하부면에 10미크론 두께의 Ag로 된 제3 도전성 패턴(30)을 인쇄하고, 제4 세라믹 박판(400)의 상부면에 10미크론 두께의 Ag로 된 제4 도전성 패턴(40)을 인쇄하고, 800도의 온도로 열처리한다. 그리고, 제3-2 세라믹 박판(320)의 상부에 제4 세라믹 박판(400)을 적층시킨다.Thereafter, a fourth ceramic thin plate 400 having a thickness of 100 microns is prepared, and a third conductive pattern 30 made of Ag 10 microns thick is printed on the lower surface of the fourth thin ceramic plate 400, and the fourth ceramic thin plate ( A fourth conductive pattern 40 made of Ag with a thickness of 10 microns is printed on the upper surface of 400) and heat-treated at a temperature of 800 degrees. Then, a fourth thin ceramic plate 400 is laminated on the 3-2 thin ceramic plate 320 .

상술한 공정을 거쳐 제1 세라믹 박판, 제2-1 세라믹 박판, 제2-2 세라믹 박판, 제3-1 세라믹 박판, 제3-2 세라믹 박판 및 제4 세라믹 박판이 적층된 다층 세라믹 기판을 제조한다. 여기서, 세라믹 박판의 비유전율은 8.0이고, 도전성 페이스트로 사용되는 Ag의 밀도는 82%이다.Through the above-described process, a multilayer ceramic substrate in which the first thin ceramic plate, the 2-1 ceramic plate, the 2-2 thin ceramic plate, the 3-1 thin ceramic plate, the 3-2 thin ceramic plate, and the fourth ceramic thin plate are laminated was manufactured do. Here, the dielectric constant of the ceramic thin plate is 8.0, and the density of Ag used as the conductive paste is 82%.

실시예 2(도 2 참조, 상부공간이 하부공간보다 더 낮은 정전용량 값을 갖는 형태로 설계된 다층 세라믹 기판)Example 2 (refer to FIG. 2, a multilayer ceramic substrate designed in such a way that the upper space has a lower capacitance value than the lower space)

50미크론 두께의 제3-1 세라믹 박판(310)을 준비하여 레이저 조사를 통해 20미크론의 비아홀(50)을 형성하고 레이저 조사를 통해 제3-1 세라믹 박판(320)에 공간부(70)를 형성한다. 비아홀(50)에 Ag로 된 도전성 페이스트를 충진하고, 800도의 온도로 열처리한다. 그리고, 제2-2 세라믹 박판(220)의 상부에 제3-1 세라믹 박판(310)을 적층시킨다. 여기서, 세라믹 박판의 비유전율은 8.0이고, 도전성 페이스트로 사용되는 Ag의 밀도는 82%이다.Prepare a 3-1 thin ceramic plate 310 with a thickness of 50 microns, form a via hole 50 of 20 microns through laser irradiation, and insert a space 70 in the 3-1 thin ceramic plate 320 through laser irradiation. to form A conductive paste made of Ag is filled in the via hole 50 and heat-treated at a temperature of 800°C. Then, a 3-1 thin ceramic plate 310 is laminated on the 2-2 thin ceramic plate 220 . Here, the dielectric constant of the ceramic thin plate is 8.0, and the density of Ag used as the conductive paste is 82%.

상술한 공정 외의 모든 공정은 실시예 1과 동일하게 실시하여 다층 세라믹 기판을 제조한다.All processes other than the above-described processes were performed in the same manner as in Example 1 to prepare a multilayer ceramic substrate.

실시예 3(도 3 참조, 실시예 1 대비 전극간 거리가 늘어난 다층 세라믹 기판)Example 3 (refer to FIG. 3, multilayer ceramic substrate with increased inter-electrode distance compared to Example 1)

제2-1 세라믹 박판(210)과 제3-2 세라믹 박판(320)의 두께가 100미크론인 것 외의 모든 공정은 실시예 1과 동일하게 실시하여 다층 세라믹 기판을 제조한다. 여기서, 세라믹 박판의 비유전율은 8.0이고, 도전성 페이스트로 사용되는 Ag의 밀도는 82%이다.All processes except that the thickness of the 2-1 ceramic thin plate 210 and the 3-2 thin ceramic plate 320 were 100 microns were performed in the same manner as in Example 1 to prepare a multilayer ceramic substrate. Here, the dielectric constant of the ceramic thin plate is 8.0, and the density of Ag used as the conductive paste is 82%.

상술한 비교예 1, 실시예 1, 실시예 2 및 실시예 3에 따른 다층 세라믹 기판 각각에 30GHz 주파수의 신호를 입력하고 전송 손실을 측정하였다.A signal of 30 GHz frequency was input to each of the multilayer ceramic substrates according to Comparative Example 1, Example 1, Example 2, and Example 3, and transmission loss was measured.

그 결과, 비교예 1의 전송 손실은 -7.35dB, 실시예 1의 전송 손실은 -2.81dB, 실시예 2의 전송 손실은 -2.18dB, 실시예 3의 전송 손실은 -2.38dB로 측정되었다.As a result, the transmission loss of Comparative Example 1 was -7.35 dB, the transmission loss of Example 1 was -2.81 dB, the transmission loss of Example 2 was -2.18 dB, and the transmission loss of Example 3 was -2.38 dB.

위 실험 결과를 통해, 그라운드 전극과 신호 전극 사이에 공간부가 존재하면 전송 손실이 감소하는 것을 알 수 있었고, 공간부의 두께가 두꺼울수록 전송 손실이 감소하는 것을 알 수 있었다.Through the above experimental results, it was found that the transmission loss decreased when a space portion existed between the ground electrode and the signal electrode, and that the transmission loss decreased as the thickness of the space portion increased.

본 발명의 보호범위가 이상에서 명시적으로 설명한 실시예의 기재와 표현에 제한되는 것은 아니다. 또한, 본 발명이 속하는 기술분야에서 자명한 변경이나 치환으로 말미암아 본 발명이 보호범위가 제한될 수도 없음을 다시 한 번 첨언한다.The protection scope of the present invention is not limited to the description and expression of the embodiments explicitly described above. In addition, it is added once again that the protection scope of the present invention cannot be limited due to obvious changes or substitutions in the technical field to which the present invention pertains.

100: 제1 세라믹 박판 200: 제2 세라믹 박판 210: 제2-1 세라믹 박판
220: 제2-2 세라믹 박판 300: 제3 세라믹 박판 310: 제3-1 세라믹 박판
320: 제3-2 세라믹 박판 400: 제4 세라믹 박판 10: 제1 도전성 패턴
20: 제2 도전성 패턴 30: 제3 도전성 패턴 40: 제4 도전성 패턴
50: 비아홀 60: 제1 공간부 70: 제2 공간부
100: first ceramic thin plate 200: second ceramic thin plate 210: 2-1 ceramic thin plate
220: 2-2 thin ceramic plate 300: Third ceramic thin plate 310: 3-1 thin ceramic plate
320: 3-2 thin ceramic plate 400: fourth thin ceramic plate 10: first conductive pattern
20: second conductive pattern 30: third conductive pattern 40: fourth conductive pattern
50: via hole 60: first space part 70: second space part

Claims (6)

제1 세라믹 박판, 상기 제1 세라믹 박판의 상부에 배치되는 제2 세라믹 박판, 상기 제2 세라믹 박판의 상부에 배치되는 제3 세라믹 박판, 및 상기 제3 세라믹 박판의 상부에 배치되는 제4 세라믹 박판을 포함하는 다층 세라믹 기판으로서,
상기 제1 세라믹 박판의 상부면에는 제1 도전성 패턴이 인쇄되고, 상기 제2 세라믹 박판의 상부면에는 제2 도전성 패턴이 인쇄되며, 상기 제4 세라믹 박판의 하부면에는 제3 도전성 패턴이 인쇄되고, 상기 제4 세라믹 박판의 상부면에는 제4 도전성 패턴이 인쇄되며,
상기 제2 세라믹 박판 및 상기 제3 세라믹 박판 중 적어도 하나에는 공기 또는 기판 재질보다 유전율이 낮은 재료로 채워진 공간이 형성되고,
상기 제1 도전성 패턴 및 상기 제3 도전성 패턴은 그라운드 전극을 형성하고, 상기 제2 도전성 패턴은 신호 전극을 형성하며,
상기 제2 세라믹 박판은, 제2-1 세라믹 박판 및 상기 제2-1 세라믹 박판의 상부에 배치되는 제2-2 세라믹 박판으로 구성되고,
상기 제3 세라믹 박판은, 제3-1 세라믹 박판 및 상기 제3-1 세라믹 박판의 상부에 배치되는 제3-2 세라믹 박판으로 구성되며,
상기 제2-1 세라믹 박판에는,
상기 기판 재질보다 유전율이 낮은 재료로 채워진 제1 공간부가 형성되고,
상기 제3-1 세라믹 박판 및 상기 제3-2 세라믹 박판 각각에는, 상기 공기로 채워진 공간부가 형성되며,
상기 제3-1 세라믹 박판 및 상기 제3-2 세라믹 박판 각각에 형성된 공간부는, 서로 연결되어 제2 공간부를 형성하고,
상기 제2 공간부는, 상기 제1 공간부보다 더 두껍게 형성되어, 상기 제3 도전성 패턴에 의해 형성된 그라운드 전극 및 상기 신호 전극 간 정전용량 값은, 상기 제1 도전성 패턴에 의해 형성된 그라운드 전극 및 상기 신호 전극 간 정전용량 값보다 더 낮은 정전용량 값을 가지되,
상기 제1 세라믹 박판, 상기 제2 세라믹 박판 및 상기 제3 세라믹 박판의 가장자리에는, 비아홀이 형성되고,
상기 제1 세라믹 박판, 상기 제2 세라믹 박판 및 상기 제3 세라믹 박판에 형성된 비아홀에는 도전성 페이스트가 충진된 후, 열처리되며,
상기 제1 도전성 패턴, 상기 제2 도전성 패턴, 상기 제3 도전성 패턴 및 상기 제4 도전성 패턴은, 인쇄된 후 열처리되고,
상기 제1 세라믹 박판, 상기 제2-1 세라믹 박판, 상기 제2-2 세라믹 박판, 상기 제3-1 세라믹 박판 및 상기 제3-2 세라믹 박판의 상부면에는 각각, 상기 비아홀을 피해 본딩제가 도포된 후, 배치되고,
상기 다층 세라믹 박판은, 상기 본딩제의 녹는점보다 높고, 상기 제1 세라믹 박판, 상기 제2 세라믹 박판, 상기 제3 세라믹 박판 및 상기 제4 세라믹 박판의 녹는점과 상기 도전성 페이스트의 녹는점보다 낮은 온도에서 열처리되는 열처리 과정을 거쳐 상기 제1 세라믹 박판, 상기 제2 세라믹 박판, 상기 제3 세라믹 박판 및 상기 제4 세라믹 박판이 서로 접착되고,
상기 제1 공간부의 내부에는, 유리성분이 더 포함되어, 상기 열처리 과정에서 상기 유리성분이 액화된 후 경화되고,
상기 제2 공간부 내부에 채워진 공기에 노출된 상기 그라운드 전극 또는 상기 신호 전극의 노출면에는, 유리성분을 포함하는 절연체가 도포되고, 상기 절연체의 두께는 1 내지 100미크론인 것을 특징으로 하는, 고주파용 다층 세라믹 기판.
A first ceramic thin plate, a second ceramic thin plate disposed on the first ceramic thin plate, a third ceramic thin plate disposed on the second ceramic thin plate, and a fourth ceramic thin plate disposed on the third ceramic thin plate A multilayer ceramic substrate comprising:
A first conductive pattern is printed on an upper surface of the first thin ceramic plate, a second conductive pattern is printed on an upper surface of the second thin ceramic plate, and a third conductive pattern is printed on a lower surface of the fourth thin ceramic plate, , a fourth conductive pattern is printed on the upper surface of the fourth ceramic thin plate,
A space filled with air or a material having a lower dielectric constant than that of the substrate is formed in at least one of the second thin ceramic plate and the third thin ceramic plate,
The first conductive pattern and the third conductive pattern form a ground electrode, and the second conductive pattern forms a signal electrode,
The second thin ceramic plate is composed of a 2-1 thin ceramic plate and a 2-2 thin ceramic plate disposed on top of the 2-1 thin ceramic plate,
The third thin ceramic plate is composed of a 3-1 thin ceramic plate and a 3-2 thin ceramic plate disposed on the 3-1 thin ceramic plate,
In the 2-1 ceramic thin plate,
A first space filled with a material having a lower dielectric constant than the substrate material is formed,
The air-filled space portion is formed in each of the 3-1 thin ceramic plate and the 3-2 thin ceramic plate,
The space portions formed in each of the 3-1 thin ceramic plate and the 3-2 thin ceramic plate are connected to each other to form a second space,
The second space portion is formed to be thicker than the first space portion, so that the capacitance value between the ground electrode and the signal electrode formed by the third conductive pattern is determined by the ground electrode formed by the first conductive pattern and the signal. have a lower capacitance value than the inter-electrode capacitance value,
Via holes are formed at edges of the first thin ceramic plate, the second thin ceramic plate, and the third thin ceramic plate,
After the conductive paste is filled in the via holes formed in the first thin ceramic plate, the second thin ceramic plate and the third thin ceramic plate, heat treatment is performed,
The first conductive pattern, the second conductive pattern, the third conductive pattern and the fourth conductive pattern are heat-treated after being printed,
A bonding agent is applied to the upper surfaces of the first thin ceramic plate, the 2-1 ceramic plate, the 2-2 thin ceramic plate, the 3-1 thin ceramic plate, and the 3-2 thin ceramic plate, respectively, avoiding the via hole. After being placed,
The multilayer ceramic thin plate is higher than the melting point of the bonding agent, and lower than the melting point of the first ceramic plate, the second ceramic plate, the third ceramic plate and the fourth thin ceramic plate and the melting point of the conductive paste. The first thin ceramic plate, the second thin ceramic plate, the third thin ceramic plate, and the fourth thin ceramic plate are adhered to each other through a heat treatment process that is heat-treated at a temperature;
In the interior of the first space, a glass component is further included, and the glass component is liquefied in the heat treatment process and then hardened,
An insulator containing a glass component is coated on an exposed surface of the ground electrode or the signal electrode exposed to the air filled in the second space, and the insulator has a thickness of 1 to 100 microns, characterized in that for multilayer ceramic substrates.
삭제delete 삭제delete 삭제delete 삭제delete 고주파용 다층 세라믹 기판 제조 방법에 있어서, 상기 방법은,
제1 세라믹 박판의 상부면에 제1 도전성 패턴을 인쇄하는 단계;
제2 세라믹 박판에 공간을 형성하고 상기 제2 세라믹 박판의 상부면에 제2 도전성 패턴을 인쇄한 뒤 상기 제2 세라믹 박판을 상기 제1 세라믹 박판의 상부에 배치하는 단계;
제3 세라믹 박판에 공간을 형성하고 상기 제3 세라믹 박판을 상기 제2 세라믹 박판의 상부에 배치하는 단계; 및
제4 세라믹 박판의 하부면에 제3 도전성 패턴을 인쇄하고 상기 제4 세라믹 박판의 상부면에 제4 도전성 패턴을 인쇄한 뒤 상기 제4 세라믹 박판을 상기 제3 세라믹 박판의 상부에 배치하는 단계를 포함하며,
상기 제2 세라믹 박판 및 상기 제3 세라믹 박판에 형성되는 공간에는 각각, 공기 또는 기판 재질보다 유전율이 낮은 재료가 채워지고,
상기 제1 도전성 패턴 및 상기 제 3 도전성 패턴은 그라운드 전극을 형성하고, 상기 제2 도전성 패턴은 신호 전극을 형성하며,
상기 제2 세라믹 박판은, 제2-1 세라믹 박판 및 상기 제2-1 세라믹 박판의 상부에 배치되는 제2-2 세라믹 박판으로 구성되고,
상기 제3 세라믹 박판은, 제3-1 세라믹 박판 및 상기 제3-1 세라믹 박판의 상부에 배치되는 제3-2 세라믹 박판으로 구성되며,
상기 제2-1 세라믹 박판에는, 상기 기판 재질보다 유전율이 낮은 재료로 채워진 제1 공간부가 형성되고,
상기 제3-1 세라믹 박판 및 상기 제3-2 세라믹 박판 각각에는, 상기 공기로 채워진 공간부가 형성되며,
상기 제3-1 세라믹 박판 및 상기 제3-2 세라믹 박판 각각에 형성된 공간부는, 서로 연결되어 제2 공간부를 형성하고,
상기 제2 공간부는, 상기 제1 공간부보다 더 두껍게 형성되어, 상기 제3 도전성 패턴에 의해 형성된 그라운드 전극 및 상기 신호 전극 간 정전용량 값은, 상기 제1 도전성 패턴에 의해 형성된 그라운드 전극 및 상기 신호 전극 간 정전용량 값보다 더 낮은 정전용량 값을 가지되,
상기 방법은, 제1 세라믹 박판의 상부면에 제1 도전성 패턴을 인쇄하는 단계 이전에,
상기 제1 세라믹 박판, 상기 제2 세라믹 박판 및 상기 제3 세라믹 박판의 가장자리에 비아홀을 형성하는 단계; 및
상기 제1 세라믹 박판, 상기 제2 세라믹 박판 및 상기 제3 세라믹 박판에 형성된 비아홀에 도전성 페이스트를 충진하고 열처리하는 단계를 더 포함하고,
상기 제1 세라믹 박판의 상부면에 제1 도전성 패턴을 인쇄하는 단계는, 인쇄된 상기 제1 도전성 패턴을 열처리하는 과정을 포함하며,
상기 제2 세라믹 박판에 공간을 형성하고 상기 제2 세라믹 박판의 상부면에 제2 도전성 패턴을 인쇄한 뒤 상기 제2 세라믹 박판을 상기 제1 세라믹 박판의 상부에 배치하는 단계는, 상기 제2 세라믹 박판을 상기 제1 세라믹 박판의 상부에 배치하기 전, 인쇄된 상기 제2 도전성 패턴을 열처리하는 과정을 포함하고,
상기 제4 세라믹 박판의 하부면에 제3 도전성 패턴을 인쇄하고 상기 제4 세라믹 박판의 상부면에 제4 도전성 패턴을 인쇄한 뒤 상기 제4 세라믹 박판을 상기 제3 세라믹 박판의 상부에 배치하는 단계는, 상기 제4 세라믹 박판을 상기 제3 세라믹 박판의 상부에 배치하기 전에, 인쇄된 상기 제3 도전성 패턴 및 상기 제4 도전성 패턴을 열처리하는 과정을 포함하며,
상기 제2 세라믹 박판에 공간을 형성하고 상기 제2 세라믹 박판의 상부면에 제2 도전성 패턴을 인쇄한 뒤 상기 제2 세라믹 박판을 상기 제1 세라믹 박판의 상부에 배치하는 단계는, 상기 제2 세라믹 박판을 상기 제1 세라믹 박판의 상부에 배치하기 전, 상기 제1 세라믹 박판의 상부면 및 상기 제2-1 세라믹 박판의 상부면에 상기 비아홀을 피해 본딩제를 도포하고,
상기 제3 세라믹 박판에 공간을 형성하고 상기 제3 세라믹 박판을 상기 제2 세라믹 박판의 상부에 배치하는 단계는, 상기 제3 세라믹 박판을 상기 제2 세라믹 박판의 상부에 배치하기 전, 상기 제2-2 세라믹 박판의 상부면 및 제3-1 세라믹 박판의 상부면에 상기 비아홀을 피해 본딩제를 도포하고,
상기 제4 세라믹 박판의 하부면에 제3 도전성 패턴을 인쇄하고 상기 제4 세라믹 박판의 상부면에 제4 도전성 패턴을 인쇄한 뒤 상기 제4 세라믹 박판을 상기 제3 세라믹 박판의 상부에 배치하는 단계는, 상기 제4 세라믹 박판을 상기 제3 세라믹 박판의 상부에 배치하기 전, 상기 제3-2 세라믹 박판의 상부면에 상기 비아홀을 피해 본딩제를 도포하고,
상기 방법은, 상기 제4 세라믹 박판의 하부면에 제3 도전성 패턴을 인쇄하고 상기 제4 세라믹 박판의 상부면에 제4 도전성 패턴을 인쇄한 뒤 상기 제4 세라믹 박판을 상기 제3 세라믹 박판의 상부에 배치하는 단계 이후, 각각 배치되어 적층된 상기 제1 세라믹 박판, 상기 제2 세라믹 박판, 상기 제3 세라믹 박판 및 상기 제4 세라믹 박판으로 이루어진 다층 세라믹 기판을 열처리하는 단계를 더 포함하며,
상기 다층 세라믹 기판을 열처리하는 단계는, 상기 본딩제의 녹는점보다 높고, 상기 제1 세라믹 박판, 상기 제2 세라믹 박판, 상기 제3 세라믹 박판 및 상기 제4 세라믹 박판의 녹는점과 상기 도전성 페이스트의 녹는점보다 낮은 온도에서 상기 다층 세라믹 기판을 열처리하여, 상기 제1 세라믹 박판, 상기 제2 세라믹 박판, 상기 제3 세라믹 박판 및 상기 제4 세라믹 박판을 서로 접착시키고,
상기 제1 공간부의 내부에는, 유리성분이 더 포함되어 상기 다층 세라믹 기판을 열처리하는 단계에서 상기 유리성분이 액화된 후 경화되고,
상기 제2 공간부 내부에 채워진 공기에 노출된 상기 그라운드 전극 또는 상기 신호 전극의 노출면에는, 유리성분을 포함하는 절연체가 도포되고, 상기 절연체의 두께는 1 내지 100미크론인 것을 특징으로 하는, 고주파용 다층 세라믹 기판 제조 방법.
A method for manufacturing a multilayer ceramic substrate for high frequency, the method comprising:
printing a first conductive pattern on the upper surface of the first thin ceramic plate;
forming a space in a second thin ceramic plate, printing a second conductive pattern on an upper surface of the second thin ceramic plate, and then disposing the second thin ceramic plate on top of the first thin ceramic plate;
forming a space in a third thin ceramic plate and arranging the third thin ceramic plate on top of the second thin ceramic plate; and
Printing a third conductive pattern on the lower surface of the fourth thin ceramic plate and printing the fourth conductive pattern on the upper surface of the fourth thin ceramic plate, and then disposing the fourth thin ceramic plate on the upper surface of the third thin ceramic plate includes,
Each of the spaces formed in the second thin ceramic plate and the third thin ceramic plate is filled with air or a material having a lower dielectric constant than that of the substrate material,
The first conductive pattern and the third conductive pattern form a ground electrode, and the second conductive pattern forms a signal electrode,
The second thin ceramic plate is composed of a 2-1 thin ceramic plate and a 2-2 thin ceramic plate disposed on top of the 2-1 thin ceramic plate,
The third thin ceramic plate is composed of a 3-1 thin ceramic plate and a 3-2 thin ceramic plate disposed on the 3-1 thin ceramic plate,
A first space portion filled with a material having a lower dielectric constant than that of the substrate is formed in the 2-1 ceramic thin plate,
The air-filled space portion is formed in each of the 3-1 thin ceramic plate and the 3-2 thin ceramic plate,
The space portions formed in each of the 3-1 thin ceramic plate and the 3-2 thin ceramic plate are connected to each other to form a second space,
The second space portion is formed to be thicker than the first space portion, so that the capacitance value between the ground electrode and the signal electrode formed by the third conductive pattern is determined by the ground electrode formed by the first conductive pattern and the signal. have a lower capacitance value than the inter-electrode capacitance value,
The method, before the step of printing the first conductive pattern on the upper surface of the first ceramic thin plate,
forming via holes at edges of the first thin ceramic plate, the second thin ceramic plate, and the third thin ceramic plate; and
The method further comprising: filling via holes formed in the first thin ceramic plate, the second thin ceramic plate, and the third thin ceramic plate with a conductive paste and performing heat treatment;
The step of printing the first conductive pattern on the upper surface of the first ceramic thin plate includes a process of heat-treating the printed first conductive pattern,
The step of forming a space in the second thin ceramic plate and printing a second conductive pattern on the upper surface of the second thin ceramic plate and then disposing the second thin ceramic plate on the top of the first thin ceramic plate is the second ceramic Before disposing the thin plate on the first thin ceramic plate, a process of heat-treating the printed second conductive pattern,
Printing a third conductive pattern on the lower surface of the fourth thin ceramic plate and printing a fourth conductive pattern on the upper surface of the fourth thin ceramic plate, and then disposing the fourth thin ceramic plate on top of the third thin ceramic plate includes the process of heat-treating the printed third conductive pattern and the fourth conductive pattern before disposing the fourth ceramic thin plate on the third ceramic thin plate,
The step of forming a space in the second thin ceramic plate and printing a second conductive pattern on the upper surface of the second thin ceramic plate and then disposing the second thin ceramic plate on the top of the first thin ceramic plate is the second ceramic Before disposing the thin plate on the first thin ceramic plate, the bonding agent is applied to the upper surface of the first thin ceramic plate and the upper surface of the 2-1 thin ceramic plate avoiding the via hole,
Forming a space in the third thin ceramic plate and arranging the third thin ceramic plate on the second thin ceramic plate includes, before placing the third ceramic thin plate on the second thin ceramic plate, the second - Applying a bonding agent to the upper surface of the thin ceramic plate and the upper surface of the thin ceramic plate 3-1 avoiding the via hole,
Printing a third conductive pattern on the lower surface of the fourth thin ceramic plate and printing a fourth conductive pattern on the upper surface of the fourth thin ceramic plate, and then disposing the fourth thin ceramic plate on the third thin ceramic plate Before disposing the fourth ceramic thin plate on top of the third ceramic thin plate, applying a bonding agent to the upper surface of the 3-2 thin ceramic plate avoiding the via hole,
In the method, a third conductive pattern is printed on the lower surface of the fourth thin ceramic plate and a fourth conductive pattern is printed on the upper surface of the fourth thin ceramic plate, and then the fourth ceramic thin plate is applied to the upper surface of the third ceramic thin plate. After the step of disposing, further comprising the step of heat-treating the multilayer ceramic substrate comprising the first ceramic plate, the second thin ceramic plate, the third thin ceramic plate, and the fourth thin ceramic plate, which are respectively arranged and stacked,
The step of heat-treating the multilayer ceramic substrate is higher than the melting point of the bonding agent, and the melting points of the first ceramic plate, the second ceramic plate, the third ceramic plate, and the fourth thin ceramic plate, and the conductive paste. By heat-treating the multilayer ceramic substrate at a temperature lower than the melting point, the first thin ceramic plate, the second thin ceramic plate, the third thin ceramic plate, and the fourth thin ceramic plate are adhered to each other;
In the interior of the first space, a glass component is further included so that the glass component is liquefied and then cured in the heat treatment of the multilayer ceramic substrate,
An insulator containing a glass component is coated on an exposed surface of the ground electrode or the signal electrode exposed to the air filled in the second space, and the insulator has a thickness of 1 to 100 microns, characterized in that A method for manufacturing a multilayer ceramic substrate for
KR1020200010359A 2020-01-29 2020-01-29 Multilayer ceramic substrate for high frequency and method of manufacturing the same KR102392305B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200010359A KR102392305B1 (en) 2020-01-29 2020-01-29 Multilayer ceramic substrate for high frequency and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200010359A KR102392305B1 (en) 2020-01-29 2020-01-29 Multilayer ceramic substrate for high frequency and method of manufacturing the same

Publications (2)

Publication Number Publication Date
KR20210096838A KR20210096838A (en) 2021-08-06
KR102392305B1 true KR102392305B1 (en) 2022-04-29

Family

ID=77315331

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200010359A KR102392305B1 (en) 2020-01-29 2020-01-29 Multilayer ceramic substrate for high frequency and method of manufacturing the same

Country Status (1)

Country Link
KR (1) KR102392305B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004080034A (en) 2002-08-12 2004-03-11 Kankoku Joho Tsushin Gakuen Three-dimensional multilayer high-frequency module having air cavity and its manufacturing method
JP2009026909A (en) 2007-07-19 2009-02-05 Nitto Denko Corp Wiring circuit board and production method therefor

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4840935B2 (en) * 2007-09-28 2011-12-21 双信電機株式会社 Ceramic multilayer substrate
KR100896600B1 (en) 2007-10-30 2009-05-08 삼성전기주식회사 Multi Layer Ceramic Substrate Fabricating Method
KR100916075B1 (en) 2007-11-08 2009-09-08 삼성전기주식회사 Method for Fabricating Multi Layer Ceramic Substrate

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004080034A (en) 2002-08-12 2004-03-11 Kankoku Joho Tsushin Gakuen Three-dimensional multilayer high-frequency module having air cavity and its manufacturing method
KR100525343B1 (en) * 2002-08-12 2005-11-02 학교법인 한국정보통신학원 Method for fabricating air cavity of 3 dimensional multi-layer rf module
JP2009026909A (en) 2007-07-19 2009-02-05 Nitto Denko Corp Wiring circuit board and production method therefor

Also Published As

Publication number Publication date
KR20210096838A (en) 2021-08-06

Similar Documents

Publication Publication Date Title
KR100295933B1 (en) Vias and method for making the same in organic board and chip carriers
US6184477B1 (en) Multi-layer circuit substrate having orthogonal grid ground and power planes
US6992636B2 (en) Dielectric substrate with selectively controlled effective permittivity and loss tangent
KR100907045B1 (en) Passive device structure
US8499426B2 (en) Methods of making thin film capacitors
US7018494B2 (en) Method of producing a composite sheet and method of producing a laminate by using the composite sheet
JP5188954B2 (en) Integrated thin film capacitors with optimized temperature characteristics
KR101525667B1 (en) Embedded multilayer ceramic electronic part and print circuit board having embedded multilayer ceramic electronic part
JP2009111658A (en) Multilayer wiring board
US6891109B2 (en) Monolithic ceramic substrate and method for making the same
JP3199664B2 (en) Method for manufacturing multilayer wiring board
JP2015012013A (en) Multilayer wiring board and probe card including the same
JP3167141B2 (en) Package for integrated circuit
JP2002015939A (en) Multilayered electronic component and its manufacturing method
KR102392305B1 (en) Multilayer ceramic substrate for high frequency and method of manufacturing the same
JP3554171B2 (en) Circuit board manufacturing method
JP6301738B2 (en) Electronic device mounting package and electronic device
JP5897820B2 (en) Wiring board
US20180062354A1 (en) Esd protection device and manufacturing method for esd protection device
KR20190014019A (en) Embedded multilayer ceramic electronic part and print circuit board having embedded multilayer ceramic electronic part
KR102528873B1 (en) Multilayer ceramic substrate having side electrode and method of manufacturing the same
JP4177849B2 (en) Wiring board for mounting electronic parts and electronic device
KR100951265B1 (en) Method of manufacturing the laminated ceramic substrate
KR20050066372A (en) Built-in capacitor using dissimilar dielectrics and method of manufacturing the same
JP4974421B2 (en) Manufacturing method of multilayer wiring board

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant