KR102381169B1 - 역위상의 구동전압을 이용한 오브젝트 검출장치 및 검출방법 - Google Patents

Abstract

본 발명은 구동신호선에 서로 다른 위상을 가지는 구동전압을 인가하여 제2검출신호의 크기를 작게 형성시키고, 제1검출신호와 제2검출신호의 차이를 크게 하여 오브젝트 정전용량의 검출감도를 향상시키는 방법에 관한 것이다. 또한 오브젝트를 검출하지 않는 CDA에도 역위상의 구동전압을 인가하여 부수적인 감도향상에 기여하게 한다. 한 쌍의 구동 CDA에 형성된 커패시터에 인가되는 정위상의 구동전압에 의해 공급되는 전하에 비해 다수의 구동 CDA에 형성된 커패시터에 인가되는 역위상의 구동전압에 의해 탈취되는 전하의 비율을 높여 오브젝트 정전용량의 검출감도가 향상되는 효과가 있다.

Description

역위상의 구동전압을 이용한 오브젝트 검출장치 및 검출방법 {Object detection device and detection method using reverse phase driving voltage}

본 발명은, 쉴딩정전용량 및 구동신호선의 일부에는 정위상의 구동전압을 인가하여 전하공유현상을 위한 전하를 공급하며, 다른 구동신호선에는 역위상의 구동전압을 인가하여, 오브젝트 출현시에만 형성되는 부수적인 커패시터를 이용하여 공급된 전하를 탈취하게 하여 오브젝트 검출감도를 향상시키는 장치 및 방법에 관한 것으로, 더 상세하게는 오브젝트가 없을 때 검출신호선에 형성된 쉴딩 정전용량 및 검출신호선과 인접한 구동신호선에 동일한 위상의 구동전압을 인가하고, 동일한 CDA컬럼의 다른 구동신호선 및 이웃한 CDA 컬럼에는 역위상의 구동전압을 인가하여 추출된 제1검출신호를 DAC을 이용하여 복제하고 이를 메모리에 저장한 후 호출하여 차동증폭기 일측 입력단자에 연결하고, 오브젝트 출현 시 검출신호선에 형성된 쉴딩 정전용량 및 검출신호선과 인접한 구동신호선에는 동일한 위상의 구동전압을 인가하고 동일한 CDA컬럼의 다른 구동신호선 및 이웃한 CDA컬럼에는 역위상의 구동전압을 인가하여 추출되는 제2검출신호의 크기를 작아지게 유도하여, 차동증폭기에서 출력되는 제1검출신호 및 제2검출신호의 차이를 크게 만들어 오브젝트의 검출 감도를 향상시키는 오브젝트 검출장치 및 검출방법에 관한 것이다.

휴대전화의 전화번호를 누르기 위해 예전에는 기계식 버튼이 사용되었으나 최근에는 손가락을 휴대전화의 표시장치에 가볍게 접촉하는 것만으로도 전화번호가 입력되는 등 입력장치가 기계식에서 전자식으로 변화하고 있으며, 이러한 전자식 입력장치의 일례로 정전용량식(Capacitive Type) 입력장치가 주로 사용되고 있다.

정전용량식 입력장치는 손가락이나 Pen이 표시장치 상면에 설치된 "정전용량 검출 영역"에 인접하거나 접촉할 시 발생하는 정전용량크기의 변화를 감지하여, 기계식 버튼이 눌린 것처럼 해당위치의 입력이 유효한 것으로 판단하게 된다.

도1은 정전용량식 입력장치의 모델링(Modeling)에 관한 본 발명의 실시예이다. 도1을 참조하면 Cd는 "선간 정전용량"이며, Cprs는 검출신호선과 반도체IC 내부 반도체기판이나 다른 신호선들 사이에서 형성되는 "내부 기생정전용량"이며, Ccm은 정전용량 검출영역과 표시장치가 대향하여 형성된 "공통전극 정전용량"이며, 이 세가지 정전용량의 일측은 검출신호선의 등가회로로 표시된 P점에 병렬 접속된다. 이때 "내부 기생 정전용량"의 타측에 공급되는 전압인 Vprs는 반도체기판(Substrate)의 전위인 DC전원이거나 커플링(Coupling)된 다른 신호선의 노이즈로 인한 AC전위이며, "공통전극 정전용량"의 타측에 공급되는 전압인 Vcm은 소정의 크기를 가지는 DC전압인 화소 전압이며, 선간 정전용량인 Cd에 공급되는 전압인 Vd는 Vd1에서 Vd2로 크기가 변하거나 Vd2에서 Vd1으로 크기가 변하는 구동전압(Driving Voltage)이다.

세개의 정전용량에 공급되는 전압에 의해 P점이 안정되었을 때의 전압을 Vp라고 정의하고, 선간 정전용량(Cd)에 공급된 전압 Vd에 의해 Cd에 흐르는 전류를 id라고 정의하고, 내부 기생 정전용량(Cprs)에 공급되는 전압 Vprs에 의해 Cprs에 흐르는 전류를 iprs라고 정의하고, 공통전극 정전용량(Ccm)에 공급되는 전압 Vcm에 의해 Ccm에 흐르는 전류를 icm이라고 가정하면, 키르히호프의 전류법칙에 의해 id = iprs + icm이다.

이므로,

이다. 이 수학식을 Vp에 대해 정리하면

이다.

상기 수학식에서 선간 정전용량(Cd)에 공급되는 전압 Vd를 Vd1으로 교체하면, Vd1을 인가할 때의 P점의 전압

이고, 선간 정전용량(Cd)에 Vd1보다 더 큰 전압인 Vd2를 공급할 때의 P점의 전압

이다. 따라서 선간 정전용량(Cd)에 서로 다른 크기의 전압인 Vd1과 Vd2를 인가할 때 연결점 P에서 검출되는 (Vp2-Vp1)은 <수학식1>과 같다.

도2는 수학식1을 검증하기 위한 가상의 Data이다, 도2를 참조하면, Vd1=0V, Vd2=5V이며, 선간 정전용량(Cd)은 13pF부터 34pF까지 증가하도록 설정하였다. 내부 기생 정전용량(Cprs)은 8~14pF을 교차사용 하였으며, 공통전극 정전용량(Ccm)는 1~2pF을 교차 사용하였다.

도2의 Data를 <수학식1>에 대입하여 Vp2-Vp1을 계산하면, 도2에 표시된 바와 같이 Max=3.929V이고 Min=2.5V로서, Max-Min=1.429V임을 알 수 있다.

전압의 범위가 1.429V인 전압을 검출하기 위하여 1.6V의 검출범위를 가지는 10bit ADC를 사용하는 것이 적절하므로, ADC의 바이어스(Bias)전압인 ADC_top 및 ADC_btm이 각 3 V 및 1.4 V라고 가정할 때, 1.6V의 검출범위를 가지는 10bit의 ADC의 분해능(Resolution)은 1.6V/1024bit로서 1.56mV/bit이다.

후술하는 도13의 Single Driving의 최하단 Data를 참조하면, 오브젝트에 의해 형성된 오브젝트 정전용량(Cobj)의 크기가 0.2pF인 경우, P점에서 검출된 제1전압과 제2전압의 차이가 16mV이며 이는 1.56mV/bit의 ADC 분해능으로 약 10 code 정도이다.

10 code는 ADC의 전체 분해능인 1024 code의 약 1% 수준으로서, 일반적으로 검출신호의 2~3%이내의 값은 노이즈로 인해 신호 판별이 어렵다는 것을 감안하면 1%정도의 신호크기로는 진성(Real) 신호를 판별하는 것이 어렵다는 문제가 있다.

본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 제안된 것으로, 동일 컬럼내에서 검출신호선과 인접한 일부 구동신호선 및 다른 구동신호선에 인가되는 구동전압의 위상을 달리하고, 검출 CDA컬럼과 인접한 다른 CDA컬럼에도 역위상의 구동전압을 인가하여, 기존의 전하공급에 대한 회로에 부가적으로 전하탈취에 관한 회로를 제공하여 오브젝트 정전용량의 검출감도를 향상시키는 장치 및 방법을 제공하는데 있다.

상기와 같은 목적을 달성하기 위해, 본 발명의 일 실시예는, 도전체 및 독립된 면적으로 이루어진 정전용량 검출영역(Capacitor Detect Area, CDA); 상기 CDA와 연결된 CDA신호선; 상기 복수의 CDA로 구성된 CDA 컬럼; 상기 CDA 컬럼에서 오브젝트 정전용량을 검출하는 검출 CDA 및 검출 CDA와 연결된 검출신호선; 상기 CDA 컬럼에서 상기 검출신호선과 인접한 복수의 구동신호선; 및 상기 복수의 구동신호선 중 하나 또는 복수의 구동신호선에 인가되는 구동전압의 위상과, 나머지 구동신호선에 인가되는 구동전압의 위상을 서로 다르게 인가하여 상기 검출 CDA에 부가된 정전용량을 검출한다.

바람직하게는, 상기 검출신호선에 형성된 쉴딩 정전용량(Cin_sd)에도 구동전압을 인가하되, 쉴딩 정전용량(Cin_sd)에 인가되는 구동전압의 위상은 상기 구동신호선에 인가되는 구동전압의 위상 중 하나와 동일한 구동전압을 인가한다.

더 바람직하게는, 상기 오브젝트 정전용량을 검출하는 CDA컬럼과 인접하여 오브젝트를 검출하지 않는 CDA 컬럼에서 선택된 검출신호선 또는 구동신호선에, 상기 구동신호선에 인가되는 구동전압의 위상 중 하나와 동일한 구동전압을 인가한다.

더 바람직하게는, 상기 오브젝트 정전용량을 검출하는 CDA컬럼과 오브젝트를 검출하지 않는 CDA 컬럼은 기수컬럼그룹과 우수컬럼그룹으로 구분되며, 기수컬럼그룹과 우수컬럼그룹을 교번 하며 오브젝트 정전용량을 검출한다.

더 바람직하게는, 상기 오브젝트를 검출하지 않는 CDA 컬럼에서 선택된 검출신호선 또는 구동신호선은, 오브젝트 정전용량을 검출하는 CDA컬럼의 검출신호선 및 구동신호선을 선택하는 검출스위치그룹 및 구동스위치그룹을 제어하는 디코더의 온/오프 제어신호에 의해 동시에 선택된다.

더 바람직하게는, 상기 쉴딩 정전용량은, 상기 검출신호선이 배치된 반도체IC의 레이어(Layer)의 상측 레이어 또는 하측 레이어에 상기 검출신호선과 대향하여 형성된 정전용량이다.

더 바람직하게는, 상기 부가된 정전용량을 검출하는 CDA의 검출신호선은 차동증폭기 일측 입력단자에 연결되고, 오브젝트가 없을 때 차동증폭기에서 검출된 제1검출전압을 복제한 DAC 값은 차동증폭기의 타측 입력단자에 연결된다.

더 바람직하게는, 상기 CDA 및 검출신호선과 구동신호선은 표시장치의 일측에 설치된다.

더 바람직하게는, a) CDA 컬럼에서 검출신호선에 의해 형성된 쉴딩 정전용량(Cin_sd) 및 검출신호선과 인접한 복수의 구동신호선 중 하나 또는 복수의 구동신호선에 동일한 위상의 구동전압을 인가하는 단계; b) 상기 구동전압이 인가되는 구동신호선(201)을 제외한 나머지 구동신호선에 역위상의 구동전압을 인가하는 단계; c) 오브젝트를 검출하는 CDA컬럼과 인접하되 오브젝트를 검출하지 않는 컬럼그룹에 역위상의 구동전압을 인가하는 단계; 및 d) 복제된 DAC값에 기초하여 오브젝트 정전용량의 크기를 차동증폭기에서 검출하는 단계를 포함한다.

본 발명의 일실시예에 따르면, 오브젝트 출현시에만 부가되는 커패시터에 역위상의 구동전압을 인가하여 전하공유현상을 유도하는 전하의 크기를 감소시킴으로 인해 오브젝트 검출감도를 향상시킬 수 있다.

또한 본 발명의 일 실시예에 따르면, 이웃하는 CDA 컬럼에서도 선택된 CDA에 역위상을 인가하여 오브젝트 검출감도를 향상시킬 수 있다.

또한 본 발명의 일 실시예에 따르면, 역위상의 구동전압을 정위상 구동전압보다 크게 하여 오브젝트 검출감도를 향상시킬 수 있다.

본 발명의 효과는 상기한 효과로 한정되는 것은 아니며, 본 발명의 상세한 설명 또는 특허청구범위에 기재된 발명의 구성으로부터 추론 가능한 모든 효과를 포함하는 것으로 이해되어야 한다.

도1은 정전용량식 입력장치의 모델링(Modeling)에 관한 본 발명의 실시예이다.
도2는 <수학식1>을 검증하기 위한 가상의 Data이다.
도3은 본 발명의 실시예에 따른 정전용량 검출장치가 설치된 표시장치 모듈(Module)이다.
도4는 공통전극 정전용량(Ccm)의 형성에 관한 본 발명의 실시예이다.
도5는 공통전극과 대향하는 CDA의 면적을 줄이는 방법에 관한 본 발명의 실시예이다.
도6은 CDA와 공통전극 사이에 새로운 구동층을 설치한 본 발명의 실시예이다.
도7a는 하나의 신호선과 이에 인접한 두개의 신호선 사이에 형성되는 커패시터의 형성에 관한 본 발명의 실시예이다.
도7b는 도7a의 등가회로에 관한 본 발명의 실시예이다.
도7c은 구동신호선과 검출신호선을 동시에 선택하는 방법에 관한 본 발명의 실시예이다.
도7d는 스위치 제어신호선의 개수를 줄이기 위한 본 발명의 일 실시예이다.
도8은 반도체IC 구성에 관한 본 발명의 일 실시예이다.
도9는 반도체IC의 Layer 구성에 관한 일 실시예이다.
도10은 반도체IC 내부의 신호선에 쉴딩영역을 부가한 본 발명의 실시예이다.
도11a은 도10 B-B'의 단면도이다.
도11b는 쉴딩영역 구현에 관한 본 발명의 또다른 실시예이다.
도12a는 쉴딩 정전용량(Cin_sd)에 구동전압을 인가하는 본 발명의 실시예이다
도12b는 오브젝트 커패시터가 부가된 경우에 전압을 검출하기 위한 본 발명의 일 실시예이다.
도13a는 수학식3을 검증하기 위한 가상의 Data이다.
도13b는 도13a의 data를 기반으로 산출된 <수학식1> 및<수학식4>의 결과 그래프이다.
도14는 구동전압 인가에 관한 본 발명의 일 실시예이다.
도15는 구동부에서 구동전압을 인가하는 본 발명의 실시예이다.
도16a는 제1검출신호와 동일한 복제된 DAC code를 추출하는 과정에 관한 본 발명의 일 실시예이다.
도16b는, 복제된 DAC을 이용하여 차동증폭기의 출력신호 V1을 검출하는 과정에 대한 본 발명의 일 실시예이다.
도16c는 하나의 차동증폭기에 복수의 신호선을 연결하는 방법에 관한 본 발명의 일 실시예이다.
도16d는 검출신호선에 Sample & Hold를 연결하는 방법에 관한 본 발명의 일 실시예이다.
도17은 DAC을 저장하는 메모리에 관한 본 발명의 일 실시예이다.
도18a는 복수의 로더(Loader)에서 출력되는 검출신호선의 개수를 줄이는 본 발명의 일 실시예이다.
도18b는 신호흐름에 대한 본 발명장치의 일 실시예이다.
도19는 차동증폭기의 DAC 및 신호선 연결방법에 대한 본 발명의 일 실시예이다.
도20은 검출신호선에 리셋전압을 인가하는 본 발명의 일 실시예이다.
도21은 리셋전압 인가방법에 관한 본 발명의 또 다른 실시예이다.
도22a는 정전용량 검출장치에 오브젝트가 위치한 본 발명의 일 실시예이다.
도22b는 도22a의 종방향의 절단면인 A-A'를 View A에서 바라본 단면도이다.
도22c는 구동신호선에 역위상의 구동전압을 인가하여 검출감도를 향상시키는 방법에 관한 본 발명의 일 실시예이다
도23은 역위상의 구동전압을 인가하여 오브젝트 정전용량을 검출하는 방법을 나타내는 흐름도에 관한 본 발명의 일 실시예이다.

본 발명에서 사용되는 용어는 본 발명에서의 기능을 고려하면서 가능한 현재 널리 사용되는 일반적인 용어들을 선택하였으나, 이는 당 분야에 종사하는 기술자의 의도 또는 판례 또는 새로운 기술의 출현 등에 따라 달라질 수 있다. 또한, 특정한 경우는 출원인이 임의로 선정한 용어가 사용되었으며, 이 경우, 해당되는 발명의 설명 부분에서 그 의미를 상세히 기재할 것이다. 따라서 본 발명에서 사용되는 용어는 단순한 용어의 명칭이 아닌, 그 용어가 가지는 의미와 본 발명의 전반에 걸친 내용을 토대로 정의되어야 한다.

또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타냈으며, 본 발명은 반드시 도시된 바에 한정되지 않는다.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께나 폭(Width)등을 상대적 확대 및 상대적 축소등의 그림으로 과장되게 나타냈다. 층, 영역 등의 부분이 다른 부분 "위에" 또는 "상에" 또는 "상측" 또는 "상면"에 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. "아래" 또는 "하측" 또는 "하면"도 동일한 의미를 갖는다.

명세서 전체에서 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있음을 의미한다. 또한, 명세서에 기재된 "...부", "모듈" 등의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미하며, 이는 하드웨어 또는 소프트웨어로 구현되거나 하드웨어와 소프트웨어의 결합으로 구현될 수 있다.

용어의 정의

본 명세서에서 "정전용량"과 "커패시터"는 동일한 의미로 사용된다.

또한, CDA(100)과 대향하여 정전용량을 형성하는 손가락이나 Pen등을 오브젝트(20) 또는 Object로 명기하였다.

또한, 여러 개의 CDA신호선(200)중 본 발명에서 제공하는 수학식에 기반하여 전압을 검출하는(또는 신호를 검출하는) 신호선은 검출신호선(Detect Signal Line)으로 표기하였으며 검출신호선과 연결된 CDA(100)는 검출CDA로 표기하였다. 검출신호선에 인접하여 검출신호선과 선간 정전용량을 형성하며 구동전압이 인가되는 신호선은 구동신호선(Driving Signal Line)으로 표기하였다.

또한, CDA(100)와 연결된 CDA신호선(200)이 아닌 반도체IC(400) 내부의 동작을 위해 필요한 또다른 신호선들, 예를 들어 Logic Signal Line, Oscillator Signal Line, Power Line등은 "다른 신호선"(Different Signal Line)으로 표시하여, 본 발명의 CDA신호선(200)과 구분하였다.

또한, 정전용량부호는 정전용량의 도면부호 및 정전용량의 크기(Capacitance)를 가리키는 두가지 의미로 사용된다. 예를 들어 Cprs는 반도체IC 내부에서 검출신호선과 반도체의 벌크(Substrate)등에 의해 형성된 정전용량을 가리키는 도면부호로서의 정전용량(Capacitor)이며, 소정의 크기를 가지는 정전용량의 크기(Capacitance)일수도 있다. 의미가 혼란되는 경우에는 "정전용량" 또는 "정전용량의 크기"로 구분하여 표기하였다.

또한, CDA(100) 및 이에 연결된 검출신호선(200)은 기하학적으로는 구분되지만, 전기적으로는 동일한 의미를 갖는다. 그러므로 "검출신호선(200)에서 검출신호를 추출한다"라는 의미는, "그 검출신호선(200)에 연결된 CDA(100)에서 검출신호를 추출한다"라는 의미와 동일하다.

또한, 본 명세서에서 제1검출신호와 제2검출신호의 차이를 출력하는 차동증폭기의 출력전압을 "V1"으로 표시하였다.

또한, DAC은 주어진 입력code에 반응하여 아날로그 전압((Analog Voltage)을 출력하는 장치이다. 본 명세서에서 "DAC code"에 대해 출력되는 아날로그 전압을 "DAC전압" 또는 "DAC 출력"이라고 하였다. DAC만 사용되는 경우에는, DAC code 또는 DAC전압을 모두 포함하는 DAC 장치이거나, DAC code 또는 DAC전압 둘 중에 하나만 의미하는 경우일 수 있다.

또한, 원거리/근거리 등의 거리의 기준은 반도체IC(400)을 기준으로 하며, 원거리는 반도체IC에서 멀리 떨어져 있으며 근거리는 반도체IC(400)에서 가깝다는 의미이다.

또한, CDA의 집합으로 형성된 하나의 컬럼을 CDA Column이라고 하였으며 문맥상 명확한 경우에는 Column으로 표시하였다.

또한, 복수의 CDA컬럼이 모여서 컬럼그룹을 형성한다. 문맥상 명확한 경우에는 그룹이라고 표시하였다.

아래에서는 첨부한 도면을 참고로 하여, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 실시예를 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며, 본 명세서에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 사용하였다.

도3은 본 발명의 실시예에 따른 정전용량 검출장치가 설치된 표시장치 모듈(Module)이다. 정전용량 검출장치의 정전용량 검출영역(100, Capacitor Detect Area, 이하 CDA)은, 도전체로 이루어져 표시장치(10) 내부 또는 표시장치(10)의 상면에 설치되고 독립된 영역을 가지며, 일측에 연결된 CDA신호선(200)에 의해 반도체IC(400)의 신호검출부(410)에 연결된다.

표시장치의 상면에 설치된 CDA(100)는 오브젝트(20)나 외부의 이물질로부터 보호받을 수 있도록 강화유리나 플라스틱 또는 필름 등으로 덮여 있다. CDA(100)는 소정의 면적을 가지는 원이나 사각형이나 삼각형 등의 기하학적 모양이며, 대부분 동일하거나 유사한 기하학적 형상으로 이루어진다. CDA(100) 상면에 사람의 손가락이나 Pen같은 오브젝트가 출현하여 대향하면 상호 유격 거리 및 대향면적에 따라 오브젝트 정전용량(Cobj)이 형성된다.

한편, CDA(100)의 일측에 연결된 CDA신호선(200)은 표시장치(10) 외부에 위치한 반도체IC(400)와 CDA(100)를 전기적으로 연결하며, CDA신호선(200)은 연결부재(300, Material for connection)를 통하여 반도체IC(400)와 연결된다.

표시장치(10)는 LCD 또는 OLED로 이루어진다. LCD는 VA(Vatical Alignment) 계열 또는 IPS(In Plane Switching)계열이며, a-Si, LTPS, Oxide방식의 TFT가 모두 사용된다. LCD는 표시장치의 화소가 형성된 TFT Glass와 Color Filter Glass의 접합으로 이루어지며, VA 계열의 LCD는 상측의 Color Filter Glass에 형성된 공통전극층에 공통전압(Vcom)이 공급되며, IPS 계열의 LCD는 LCD 하측의 TFT Glass에 형성된 공통전극층에 공통전압이 인가된다.

표시장치(10)가 OLED(Organic Light Emitting Diode)인 경우, 상층에 Cathode가 위치하며, OLED는 Glass나 폴리이미드(Polyimide)계열의 박막필름(Thin Film)으로 만들어진 봉지기판(Encapsulator)으로 봉지(Encapsulation)한다. 본 명세서의 표시장치(10)는 LCD나 OLED에 한정되지 않는다. 대부분 LCD를 사용한 실시예를 들었으나 LCD의 상면은 OLED의 상면과 동일한 의미로 사용되며 표시장치에 내장된 본 발명의 소자들은 LCD의 TFT기판이나 OLED 기판에서 제조된 것을 의미한다.

정전용량 검출영역(CDA,100)과 오브젝트(20)와의 거리 "d"및 대향면적 "s"에 의해 오브젝트 정전용량(Cobj)이 형성되며, 형성되는 오브젝트 정전용량(Cobj)의 크기(Capacitance)는

이다. ε은 CDA(100)와 오브젝트(20) 사이에 존재하는 물질의 유전율(Permittivity)이며 유리나 필름 등의 보호층(7) 및 (오브젝트가 공중에 떠 있는 경우에는) 공기 등에 의한 복합유전율이 적용된다.

표시장치 내에서 CDA(100)의 위치는 다음과 같다.

1)LCD의 경우1: Color Filter Glass의 상부 즉, Color Filter Glass와 편광판이 접합되는 Color Filter Glass에 형성되거나, 편광판의 하측 또는 상측에 형성되며, 또는 보호층(7)의 하측면에 설치된다.

2)LCD의 경우2: TFT 기판의 공통전극 위치에 형성되어 공통전극 및 CDA(100)의 두가지 역할을 수행한다.

3)LCD의 경우3: TFT기판의 최하층에 형성되며 CDA 형성 및 Passivation도포 후 Gate Metal이나 Source Metal등의 공정이 시작된다. CDA신호선(200)과 연결되는 소자들은 LCD공정에서 제조된 스위칭소자들로 형성되어 TFT기판에 내장되거나, 반도체IC(400) 내부에 위치한다.

4)OLED의 경우 1: Cathode 상면에 Passivation 도포 후 Passivation 상면에 형성된다. CDA신호선(200)과 연결되는 스위치그룹 또는 Loader(450)나 디코더(436)등 본 장치의 소자들은 OLED의 제조공정에서 형성되어 OLED기판에 내장되거나 반도체IC(400)내부에 위치한다.

5) OLED의 경우 3: OLED의 봉지기판인 PI(Polyimide) 계열의 박막필름(Thin Film)의 상면 또는 봉지 Glass의 상면 또는 하면에 형성된다. CDA신호선과 연결되는 본 장치의 소자들은 반도체IC 내부에 위치한다.

도3의 CDA(100) 집합은 3개의 행(Row)과 4개의 열(Column)로 이루어져 있으며, 도3의 A1영역은 Row 2 및 Column 1의 좌표를 가지며 위치는 R2C1으로 표시하였다.

도3의 CAD(100) 집합은 편의상 3개의 행(Row)과 4개의 열(Column)로 도시하였으나, 실제로는 표시장치(10)의 크기에 따라 15(Row) x 20(Column) 또는 20 x 25 또는 25 x 20등의 다양한 형태로 사용될 수 있다.

본 명세서에서 신호선의 개수가 증가하는 방향을 열(Column)로 정의한다. 도3에서는 상측에서 하측방향으로 신호선의 개수가 1개에서 3개로 증가하므로 상 하방향을 열로 정의할 수 있다. 또한, 열방향과 직교 방향을 행(Row)으로 정의한다. 도3에서 하나의 컬럼은, 3개 행(Row)에 해당하는 CDA(100)로 구성되어 있으며, 최상위 행의 CDA(R1C1)을 1번 CDA라고하며 두번째 행의 CDA(R2C1)을 2번 CDA 또는 두번째 행의 CDA등으로 호칭하며 연속적으로 3번 또는 4번 CDA등이 이어진다.

LCD나 OLED에 형성된 CDA(100)는, LCD의 공통전극층(Vcom Layer)이나 OLED의 Cathode층과 일정한 거리 및 소정의 면적으로 대향(Face to face)하므로, CDA(100)와 표시장치 사이에는

의 크기(Capacitance)를 가지는 공통전극 정전용량이 형성된다.

도4는 공통전극 정전용량(Ccm)의 형성에 관한 본 발명의 실시예이며 표시장치는 LCD이다.

도4를 참조하면, Color Filter Glass(5)의 상면에 CDA(100)가 위치한다. Color Filter Glass(5)의 하부에는 R/G/B의 Color Layer(4)가 위치하며 Color Layer(4)의 하부에는 공통전극(3)이 위치한다.

Color Filter Glass(5)의 유전율과 Color Layer의 유전율이 서로 다르므로, CDA(100)와 Color Filter Glass(5) 사이에는 유리의 유전율을 기반으로 하는 정전용량 Ccm1과, Color Layer(4)의 유전율을 기반으로 하는 정전용량 Ccm2가 직렬 형성된다. 따라서 CDA(100)와 공통전극(3) 사이에 형성되는 공통전극 정전용량(Ccm)은, Ccm1과 Ccm2의 직렬연결로 형성된 복합정전용량이다.

한편, 도4에는 도시되지 않았으나, CDA신호선(200)도 CDA(100)의 일부이므로 CDA신호선(200)과 공통전극(3) 사이에서도 공통전극 정전용량이 형성되므로, CDA(100)에 의한 공통전극 정전용량(Ccm)의 크기를 고려할 때, CDA신호선(200)에 의한 공통전극 정전용량(Ccm)의 크기도 가산해야 한다.

만일 도4가 LCD가 아닌 OLED의 경우라고 가정하면, 부호5는 봉지기판이 되며 부호3은 Cathode가 되며 부호4는 Cathode 상면의 Passivation으로 대체될 수 있으므로, OLED를 표시장치로 사용하는 경우에도 Ccm1과 Ccm2는 LCD의 실시예와 동일하게 형성되며 이를 이용하여 Ccm의 크기를 계산하는 것이 가능하다.

LCD의 공통전극(또는 OLED의 Cathode)에는 일정 크기의 고정된 전압이 공급되며, 정상적인 화면을 표시하기 위해 전압의 변동은 허용되지 않는다. 따라서 공통전극 정전용량(Ccm)과 연결된 공통전극전압(Vcm)은 다른 크기의 구동전압(Driving Voltage)을 인가할 수 없으므로, 공통전극 정전용량(Ccm)은 <수학식1>의 분자에 위치할 수 없다. 그러므로 공통전극 정전용량(Ccm)은, 복수의 정전용량을 구동하여 부가된 정전용량을 검출하는 장치에 관한 본 발명에서 구동전압을 인가하지 못하는 정전용량이다. 후술하겠지만, LCD 공정을 변경하여 공통전극(3)의 상면에 "Ccm 구동층"을 형성하고 Ccm 구동층에 구동전압을 인가하는 방법으로 Ccm에도 구동전압을 인가하는 방법이 제시된다.

표시장치(10) 상면의 CDA(100)는, 컬럼에서의 위치에 따라 면적차이가 있고, CDA신호선(200)도 CDA(100)의 위치에 따라 길이가 서로 다르므로, 공통전극 정전용량(Ccm)의 크기는 표시장치(10)내의 CDA(100) 위치에 따라 다양한 분포 값을 가진다. 이와 같은 다양한 분포 값을 <수학식1>에 대입하여 계산해보면, Vp2-Vp1은, 공통전극 정전용량(Ccm)의 크기가 다양한 만큼 다양한 분포의 값을 보여준다. <수학식1>에 따른 계산값의 분포가 넓어지는 경우, ADC의 분해능이 더 나빠지는 결과가 발생하므로 바람직하게는 표시장치(100)내에서 CDA(100)의 위치에 무관하게 공통전극 정전용량(Ccm)의 크기를 일정하게 유지하는 것이 바람직하다.

앞에서 살펴본 바와 같이, CDA(100) 및 CDA신호선(200)과 공통전극(3) 사이에 형성된 공통전극 정전용량(Ccm)의 크기는, CDA(100) 및 CDA신호선(200)의 면적(s) 및 표시장치의 공통전극(3)의 대향거리(d)와 상관관계를 갖는다. 이중 대향거리(d)는 표시장치의 제조공정에서 결정된 값이며 변경불가한 항목(Factor)이다. 따라서 표시장치(100) 내에서 CDA(100)의 위치에 무관하게 공통전극 정전용량(Ccm)의 크기를 일정하게 유지하기 위해 가능한 방법은, 모든 CDA(100) 및 CDA신호선(200)의 면적(s)을 가급적 동일하게 유지하는 것이다.

표시장치(10)의 원거리에 위치한 CDA(101,R1C1)는 CDA신호선(201)이 길며, 근거리의 CDA(103,R3C1)는 신호선(203)이 짧다. 만일 원거리의 CDA(101)의 면적과 이에 연결된 신호선(201)의 면적이 합이 100%라고 가정하고 근거리의 CDA(103) 및 이에 연결된 신호선(203)의 면적의 합이 80%인 경우, 근거리 CDA(103) 및 신호선의 면적을 늘리기보다 원거리의 CDA(101) 및 신호선(201)의 면적을 줄여서 그때의 면적의 합이 80이 되도록 조정하는 것이 공통전극정전용량(Ccm)의 크기를 줄이는 것이므로 더 유리하다.

도5는 공통전극(3)과 대향하는 CDA(100)의 면적을 줄이는 방법에 관한 본 발명의 실시예이다.

도5를 참조하면, CDA(100)의 일부는 빈공간(150, Empty Area)으로서 CDA(100)를 형성하는 도전체의 일부가 박리된다. CDA(100)에서 유효공간과 빈공간(150)의 비율(Ratio)을 조정하면 공통전극(3)과 대향하는 CDA(100)의 면적을 조정하는 것이 가능하다. 도5의 실시예에서 빈공간(150)은 사각형으로 형성되었으나, 원이나 삼각형 또는 마름모꼴 또는 W가 지속 연결 반복되는 요철부를 포함하는 형상 등 다양한 기하학적 모양으로 형성된다. 또한 시각적으로 인지될 수 있는 문제를 회피하기 위하여 하나의 CDA(100) 및 본 장치의 모든 CDA(100)에서 박리된 형상은 동일한 형상을 가져야 한다. 예를 들어, 박리된 형상이 원형(Circle type)이면 하나의 단위 CDA(100)에서 박리된 형상은 모두 원형이며 본 장치의 모든 CDA에서 박리된 형상도 원형이다.

또한, 하나의 CDA(100)에서 빈공간의 밀도가 다르면, 밀도의 차이에 의해 표시장치(10)에서 CDA(100)의 존재가 시각적으로 인지될 수 있고, 이는 표시장치에 표시되는 화면의 질(Quality)를 떨어뜨리는 역할을 하므로, 하나의 CDA(100)에서 빈공간(150)의 밀도는 일정해야 한다. 또한, 시각적 인지 문제를 줄이기 위해, 주변 CDA(100)와의 빈공간(150)밀도차이는 최대한 5%이내인 것이 바람직하다.

왜냐하면, 하나의 컬럼에 25개의 CDA(100)가 존재하고 상하 CDA간 빈공간의 밀도차이가 5%인 경우, 1번 CDA(100)와 25번 CDA(100)는 적어도 70%이상의 빈공간(150)의 밀도 차이가 발생하며, 이로 인해 상측 CDA와 하측 CDA는 빈공간의 밀도차이에 의해 시각적으로 인지될 수 있고 CDA의 수량이 더 증가되는 경우 밀도차이가 발생할 수 있는 설계가 불가능 할 수 있다.

CDA신호선(200)에도 빈공간(150)을 설치할 수 있으나, 빈공간에 의해 신호선의 폭이 좁아지면 CDA신호선(200)의 저항을 증가시키는 요인이 되기 때문에, 바람직하게는 CDA신호선(200)에는 빈공간(150)을 형성하지 않는다.

도5의 CDA(100)의 면적을 80%로 유지하기 위해서는, CDA(100) 전체면적의 20%를 빈공간(150)으로 유지하면 된다. 이와 같이 CDA(100) 및 CDA신호선(200)의 면적을 계산하여 CDA(100)에 빈공간(150)을 설치하고 CDA(100)마다 빈공간(150)을 제외한 유효면적의 합이 같거나 유사하도록 하면 CDA(100)마다 동일하거나 유사한 크기의 공통전극 정전용량(Ccm)을 갖는다.

이와 같이 본 발명은, 표시장치(10) 임의의 위치에 설치된 CDA(100) 및 CDA신호선(200)의 면적이 합이 상호 다른 경우, CDA(200)에서 박리된 빈공간(150)의 비율을 조정하여 모든 CDA(100) 및 CDA신호선(200)의 면적이 합이 동일하거나 유사하도록 한다.

이러한 원칙에 따라 CDA(100)를 설계 및 제조할 때, 인접한 10개의 CDA(100)를 집합으로 하는 집합군간 면적의 오차범위는 ±20% 범위 이내이며, 원거리 CDA(101)에서 박리된 빈공간(150)의 절대면적과, 근거리의 CDA(103)에서 박리된 빈공간(150)의 절대면적차이는 적어도 20%이상이다.

CDA(100)에서 빈공간(150)은 CDA(100) 및 CDA신호선(200) 상호간의 면적을 동일하게 유지하기 위해서 뿐만 아니라, 공통전극 정전용량(Ccm)의 크기를 줄이기위한 목적으로도 사용되며, 이로 인해 오브젝트 정전용량(Cobj)의 검출감도가 향상된다.

이러한 목적달성을 위한 방법은 CDA(100)의 유효면적을 줄이는 것이며, CDA(100)에서 박리되는 빈공간(150)의 비율(Ratio)은 모든 CDA(100)에 대해 동일하게 적용하되 박리되는 빈공간(150)의 면적은 50% 이상인 것이 바람직하다. 또한, 모든 CDA(100)에 동일하게 적용되는 박리비율과, CDA(100)간 상호 면적의 균등성을 위해 CDA(100)별로 상이하게 적용되는 박리비율의 합은 임의의 CDA(100) 면적의 90%이내로 제한하는 것이 바람직하다. CDA(100) 전체면적의 10%이상은 유지되어야 오브젝트 정전용량(Cobj)을 검출하는 것이 가능하기 때문이다.

하나의 컬럼에 속한 복수의 CDA신호선(200)의 영향으로 CDA(100)의 면적은 근거리로 내려올 수록 축소되고, 원거리신호선(201)은 선저항의 크기를 낮추기 위해 신호선폭을 넓게 하는 경우가 일반적이다. 이러한 이유로 CDA(100) 및 CDA신호선(200)의 면적이 CDA(100)별로 서로 다르므로 공통전극 정전용량(Ccm)의 크기는 CDA(100)별로 서로 다르다.

CDA(100)별로 서로 다른 공통전극 정전용량(Ccm)으로 인해, <수학식1>에 기초한 검출전압의 편차가 발생하며, 이는 ADC의 분해능이 감소되는 원인이 된다. 이러한 문제를 보완하는 방법은, 공통전극 정전용량(Ccm)을 구동(Driving)하여 전하를 공급하는 방법이다.

도4에서, 공통전극 정전용량(Ccm)의 전위는 변경되면 안되므로, 공통전극 정전용량(Ccm)을 구동하는 방법은 CDA(100)와 공통전극(3) 사이에 새로운 구동층(Layer)을 설치하여 새로운 구동층에 구동전압을 인가한다.

도6은 CDA(100)와 공통전극(3) 사이에 새로운 구동층(Driving Layer)을 설치한 본 발명의 실시예이다.

도6을 참조하면, LCD의 컬러층(4) 상면에 새로운 Ccm 구동층(6)이 형성되며, Ccm 구동층(6)은 ITO(Indium Tin Oxide)나 Metal Mesh등 도전성 투과물질로 구성된다. 표시장치(10)가 LCD인 경우 Ccm 구동층(6)은 CDA(100)와 공통전극(6) 사이의 어떠한 곳에 설치되어도 무방하다. 또한 표시장치(10)가 OLED인 경우 Cathode의 상면에 절연층을 설치하고 절연층 상면에 Ccm구동층(6)이 형성될 수 있다.

Ccm구동층(6)에는 구동전압을 인가하기 위한 구동신호선(201)이 설치된다. LCD의 경우 TFT기판 및 Color Filter기판의 전기적신호 접합부인 Short Point에서 metal paste를 이용하여 Ccm구동층(6)으로 구동전압을 인가하거나, 도전성볼(Conductive Ball)을 이용한 구동전압 인가방법 등이 사용된다.

OLED의 경우, Ccm 구동층(6)은 하측의 Metal과 Contact Point를 이용하여 구동신호선과 연결하여 구동전압을 인가할 수 있다.

Ccm구동층(6)에 Vcm1 및 Vcm2(단, Vcm2>Vcm1)라고하는 구동전압이 인가되면 수학식1은 수학식2와 같이 변형된다.

수학식2는 수학식1에 비해 Ccm구동층(6)이 구동되고 Ccm이 분자에 위치하므로, 공통전극 정전용량(Ccm)의 편차에 의해 발생하는 (Vp2-Vp1)의 결과는 수학식1에 비해 편차가 줄어들고 이로 인해 ADC의 분해능이 상승하는 장점이 있다. Vcm1 및 Vcm2는 구동부(420)에서 인가되며 도14의 구동전압 인가방법을 따른다.

다음에는 선간 정전용량(Cd)의 형성 및 선간 정전용량(Cd)에 구동전압을 인가하는 방법에 관한 일 실시예이다.

도3의 CDA(100)중 A1으로 표시된 CDA(102,R2C1)에서 오브젝트 정전용량(Cobj)를 검출하는 경우, A1 CDA(102,R2C1)와 연결된 CDA신호선(202)은 반도체 IC(400)의 신호검출부(410)와 연결되며, 이 신호선과 인접한 CDA신호선(201,203)은 도8의 구동부(420)와 연결된다. 신호검출부에 연결되어 오브젝트 정전용량(Cobj)을 검출하는 CDA신호선을 검출신호선이라고 호칭하며 검출신호선과 인접하여 구동부와 연결되며 구동전압이 인가되는 신호선을 구동신호선이라고 호칭한다. 본 명세서에서 CDA신호선은 부호 200으로 대표되나, 검출신호선은 부호 202로 대표되며 구동신호선은 부호 201로 대표된다.

검출신호선(202) 및 CDA R1C1의 구동신호선(201) 사이에, 그리고 검출신호선(202) 및 CDA R3C1 구동신호선(203) 사이에는 선간정전용량(Capacitor between Lines)가 형성되며, 도7a 및 도7b에 이를 도시하였다.

도7a는 검출신호선(202)과 이에 인접한 두개의 구동신호선(201,203) 사이의 선간 정전용량의 형성에 관한 본 발명의 실시예로서, 도3의 A와 A'의 절단면을 도시한 도면이고, 도7b는 도7a의 등가회로에 관한 본 발명의 실시예이다.

도7a 및 도7b를 참조하면, 검출신호선(202)의 좌우측에 인접한 구동신호선(201,203)은 일정간격(d_pad)으로 이격 되고 대향하는 면적이 있으므로, 양자 사이에는 es/d의 수학식에 따른 정전용량 Cd201이 생성되며, 동일한 방법으로 검출신호선(202)과 우측에 인접한 구동신호선(203) 사이에도 정전용량 Cd203이 형성된다.

한편, 검출신호선(202)은 d_sig(um)의 폭(width)으로 공통전극(3)과 대향하며, Color Filter Glass(5) 두께 및 Color Layer(4)의 두께만큼의 거리로 이격되어 있으므로 es/d의 수학식에 따른 정전용량(Cd211)이 형성된다.

또한, 동일한 방법으로 검출신호선(202)와 공통전극(3) 사이에 정전용량(Cd212)이 형성된다. 구동신호선(201)에 구동전압을 인가하면 구동신호선(201)의 전압이 검출신호선(202)보다 상승하며, 구동신호선(201)에 공급된 전하는 1)Cd201을 통하여 검출신호선(202)으로 이동하며, 2)Cd211및 Cd212의 정전용량 경로를 따라 검출신호선(202)로 이동한다.

Cd211 및 Cd212의 전하경로에 의해 Cd211및 Cd212는 직렬 연결된 정전용량으로 동작하며, 이 정전용량은 또 하나의 전하이동 경로인 Cd201과 병렬 접속된 정전용량으로 동작하므로, 구동전압이 인가되는 구동신호선(201)과 검출신호선(202) 사이에는 도7b에 도시된 바와 같이 마치 하나의 등가정전용량(Equivalent Capacitance)인 Cd1이 형성된 것으로 고려하는 것이 회로해석적으로 가능하다.

동일한 방법으로, 검출신호선(202)에서 신호를 검출하기위해 우측의 구동신호선(203)에 구동전압을 인가 할 때, 검출신호선(202) 및 우측의 구동신호선(203) 사이에 형성된 정전용량들은 도7-2의 Cd2로 등가적으로 표시할 수 있다.

후술하는 <수학식6>을 참조하면, 선간 정전용량(Cd)의 크기가 작을수록 오브젝트정전용량(Cobj)의 검출감도가 좋아지기 때문에, 도7-2의 Cd1이나 Cd2의 크기(Capacitance)는 작을수록 좋다. Cd1이나 Cd2의 크기를 작게 하기 위해서는 검출신호선(202)과 구동신호선(201 또는 203)의 간격(d_pad)이 넓을수록 좋고, 검출신호선(202) 및 구동신호선(201 또는 203)의 선폭(Width, d_sig)이 좁을수록 좋다.

그러나 선간 간격(d_pad)이 너무 넓어지면 CDA신호선(200)들로 인한 점유면적이 넓어져서 오브젝트(20)를 검출하는 CDA(100)의 폭이 줄어들고 CDA신호선(200)의 점유면적에 의한 Dead Zone이 형성되어 오브젝트를 검출하는 영역이 감소에 따른 검출오류가 발생한다는 문제가 있다. 또한 신호선폭(d_sig)이 좁아질수록 CDA신호선(200)의 저항이 증가하여 신호를 검출하는 시간이 증가한다는 문제가 있다.

이러한 문제를 해결하기 위해 원거리의 CDA신호선폭은 길게 하고 근거리로 내려올수록 신호선폭을 좁게 한다. 이러한 제조방법은, 원거리의 긴 신호선의 단위길이당 선저항의 크기를 작게 하고 근거리의 단위길이당 선저항의 길이를 크게 하여, 신호선의 길이에 따른 저항의 편차를 줄이는 역할을 한다.

저항(R)및 정전용량(C)으로 형성된 RC회로에서 시상수인 RC를 줄이기 위해서는 저항R의 크기를 줄이는 것 외에도 정전용량C의 크기를 줄이는 것도 중요하다. 원거리의 신호선일수록 길이가 길어져서 신호선 사이에 형성되는 선간정전용량의 크기는 커지고 근거리 일수록 신호선의 길이가 짧아져서 신호선 사이에 형성되는 선간정전용량의 크기가 감소하므로, 원거리 신호선간 선간 간격(Distance, d_pad)은 넓히고 근거리 신호선간 선간 간격은 좁게 하면 단위길이당 선간정전용량의 크기가 서로 다르므로 원거리와 근거리 신호선 길이 차이에 따른 선간정전용량의 편차를 줄이는 것이 가능하다.

만일, 동일한 구동전압이 좌측 구동신호선(201) 및 우측 구동신호선(203)에 인가되면, Cd1과 Cd2는 병렬 연결된 하나의 정전용량 즉, 도1의 Cd나 도12의 Cd로 표현되는 하나의 정전용량으로 등가화 할 수 있다. 이로 인해 하나의 검출신호선(202)의 좌측 및 우측의 두방향에서 구동신호선을 구동하여도 하나의 정전용량(Cd)로 전하가 흐르는 것으로 등가화 하는 모델링이 가능하여 후술하게 될 <수학식3>내지 <수학식4>의 성립이 가능해지는 효과가 있다. 이러한 효과를 위해 하나의 검출신호선(202)에 인접한 두개의 구동신호선(201 및 203)은 상호 연결되어 동일한 구동전압이 인가된다.

한편, 상술한 선간 정전용량(Cd)에 구동전압을 인가하기 위해서는 검출신호선(202)에 인접한 복수의 구동신호선(201)을 쌍(Pair)로 선택하여 상호 연결하고 상호 연결된 구동신호선에 동일한 구동전압을 인가해야 하므로, 컬럼에서 검출신호선(202) 및 검출신호선(202)과 인접한 복수의 구동신호선(201)을 선택하기위한 수단이 필요하다. 도3의 실시예에서는 검출신호선(202)과 인접한 한 쌍(one pair)의 구동신호선을 선택하였지만, 인가된 구동전압에 대해 구동신호선(201,203)의 포화시간(Saturation Time)을 줄이기 위하여 두 쌍 또는 세 쌍 등 많은 수의 구동신호선이 선택되어 구동전압이 인가될 수 있다. 쌍(Pair)은 검출신호선과 좌우 또는 상하로 이웃한 구동신호선이며, 검출신호선의 좌우측 각 1개의 구동신호선은 한쌍의 구동신호선이고 검출신호선 좌우측 각 2개의 구동신호선은 2쌍의 구동신호선이다.

도7c은 구동신호선(201,203)과 검출신호선(202)을 동시에 선택하는 방법에 관한 본 발명의 실시예이다.

도7c을 참조하면, 하나의 컬럼에는 복수의 스위치그룹(SG1내지 SG3)으로 구성된 검출/구동신호선 스위치그룹(437, 이하, 검출/구동 스위치그룹)이 설치된다. 검출/구동스위치그룹(437)을 구성하는 스위치그룹의 하나인 SG1은 검출신호선(202)과 인접한 하나의 구동신호선(203)을 선택하는 구동 신호선 스위치그룹(437-2, 이하 구동스위치그룹)이며, 또 SG2는 검출신호선(202)을 선택하는 검출신호선 스위치그룹(437-1, 이하 검출스위치그룹)이며, SG3는 검출신호선(202)의 우측에 인접한 구동신호선(201)을 선택하는 구동스위치그룹(437-2)이다.

각 스위치그룹(SG1내지 SG3)은, 하나의 컬럼에 포함된 CDA(100)와 동일하거나 적은 수의 내부스위치(438, SW1내지 SW3)로 구성된다. 검출/구동스위치그룹(437)을 구성하는 내부스위치(438)는, 트랜지스터(Transistor), CMOS, LCD의 TFT, OLED의 PMOS 또는 NMOS 또는 PMOS 와 NMOS의 조합 등으로 구성되며, on/off제어단자인 Gate 또는 Base에 인가되는 on/off전압의 크기에 의해 턴온 또는 턴오프 등의 통전여부가 결정된다. 이러한 스위치의 구성법은 본 명세서의 모든 스위치에 적용된다.

구동스위치그룹(437-2)은 도7-2의 2개보다 더 많이 설치될 수 있다. 상술한 바와 같이 구동신호선(201)이 한쌍(one pair)이 아닌 두 쌍이나 세 쌍 등 많은 구동신호선(201)이 선택될 수록 구동스위치그룹(437-2)도 동일한 수만큼 설치된다. 예를 들어 세쌍(3 pairs)의 구동신호선이 선택되면 하나의 검출스위치그룹(437-1)을 포함하여 6개의 구동스위치그룹(437-2)등 7개의 스위치그룹이 설치된다.

반도체IC(400) 내부의 CPU(460) 또는 Logic부는, 스위치그룹내의 내부스위치(438)의 통전을 제어하는 on/off제어신호선 및 on/off제어신호를 출력한다. on/off제어신호선은 내부스위치(438)의 on/off제어단자인 Base나 Gate등에 연결되며, 제어신호선에 인가되는 on/off제어신호를 이용하여 내부스위치(438)의 턴온 또는 턴오프 상태가 결정되고, 내부스위치(438)의 턴온에 의해 내부스위치(438)에 연결된 하나의 검출신호선(202)이 선택된다.

다음은 하나의 Column에서 하나의 검출신호선(202) 및 검출신호선(202)과 인접한 복수의 구동신호선(201)을 동시에 선택하는 일 실시예이다.

도7c은 복수의 CDA(100)로 구성된 하나의 컬럼을 예시한 것이며, 하나의 컬럼에는 20개 또는 그 이상의 CDA(100)가 포함된다. 하나의 컬럼에 포함된 모든 CDA(100)는 검출스위치그룹(437-1) 및 복수의 구동스위치그룹(437-2)에 모두 연결된다.

도7c의 검출신호선(202)을 선택하기 위해, 검출스위치그룹(SG2)의 세개의 내부스위치(438)중 검출신호선(202)과 연결된 SW2의 (미 도시된) on/off제어단자에 턴온(Turn-on) 전압을 인가하여 SW2를 턴온 시키고, 나머지 내부스위치(438)인 SW1 및 SW3의 (미 도시된) on/off제어단자에는 턴오프 전압을 인가하여 SW1 및 SW3 스위치를 턴오프 상태로 유지한다. 이로 인해 검출스위치그룹(SG2)에서는 통전된 SW2에 연결된 검출신호선(202)이 선택되고 SW2를 통해 신호가 출력된다.

또한 검출신호선 우측의 구동신호선(201)을 선택하기 위하여 구동스위치그룹(SG3)의 SW3이 턴온 되고 SW1 및 SW2는 턴오프 되며, 검출신호선(202) 좌측의 구동신호선(203)을 선택하기 위하여 구동스위치그룹(SG1)의 SW1이 턴온 되고 SW2 및 SW3은 턴오프 된다. 이로 인해 구동스위치그룹 SG1에서 구동신호선 203이 선택되고, 구동스위치그룹 SG3에서 구동신호선 201이 선택된다. 선택된 구동신호선(201 및 203)은 상호 연결되어 반도체IC(400) 내부의 구동부(420)에 연결된다.

일 실시예의 경우, 하나의 컬럼에 포함된 CDA(100)의 개수는 20개 내지 25개 또는 그 이상 되는 경도 있다. 본 명세서에서 25개로 가정하는 경우, 하나의 스위치그룹에는 적어도 25개의 내부스위치(438)를 필요로 하므로, 3개의 스위치그룹(SG1,SG2,SG3)의 내부스위치(438)용 on/off제어신호선은 75개가 소요된다. on/off제어신호선의 수량이 많아지면 Layout이 복잡해지는 문제가 있다.

도7d는 상기와 같은 문제를 해결하기 위한 실시예로서, 스위치 제어신호선의 개수를 줄이기 위한 본 발명의 일 실시예이다.

도7d의 실시예는 컬럼마다 포함된 검출/구동스위치그룹(437)이며 하나의 검출스위치그룹(437-1) 및 두개의 구동스위치그룹(437-2)로 구성되어 있다. 컬럼에는 25개의 CDA(200)가 설치된 것으로 가정하였으며, 모든 CDA(100)는 모든 검출/구동스위치그룹(437)에 연결된다.

스위치그룹의 on/off제어신호선의 개수를 줄이기 위한 본 발명의 실시예는 디코더(436)를 사용하는 것이다. 디코더는 입력되는 "n"개의 신호선에 대해" 2^n"개의 신호선을 출력하고, 출력되는 신호선중의 하나만을 High상태 또는 Low 상태의 Enable 상태로 출력하는 장치이다.

도7d에는 하나의 디코더만 도시하였으나, 각 스위치그룹마다 하나의 디코더가 설치될 수 있다. 5x32(5입력, 32출력)의 디코더는 5개의 디코더 입력신호선으로 25개의 내부스위치(438)중 하나를 선택하여 통전시키는 Enable 신호를 출력하므로, 5개의 디코더 입력신호선으로 기존의 25개의 on/off제어신호선과 동일한 효과를 내는 것이 가능하여 20개의 신호선을 절감하는 효과가 있다. 따라서 도7d의 스위치그룹(SG1, SG2, SG3)별로 하나의 디코더가 설치되면, 기존의 75개의 on/off제어신호선은 15개로 절감되는 효과가 있다.

또 다른 일 실시예는, 모든 스위치그룹(437)에 하나의 디코더(436)를 적용하는 것이다.

도7d를 참조하면, 세개의 스위치그룹(SG1, SG2, SG3)에 개별적으로 설치된 디코더는 15개의 입력신호를 필요로 한다. 만일 하나의 디코더(436)로 3개의 디코더 역할을 수행할 수 있다면 15개의 입력신호는 5개로 줄어들 것이다.

하나의 디코더(436)에서 출력되는 25개의 on/off제어신호는 3개의 스위치그룹(437-1,437-2) 내부스위치(438)의 on/off제어단자에 연결되면, 디코더(436)에서 출력되는 하나의 턴온 전압에 의해 3개의 스위치그룹(437-1,437-2)에서 하나의 내부스위치(438)가 턴온 된다. 만일 스위치그룹마다 턴온된 내부스위치를 통해 하나의 검출신호가 출력되고 두개의 구동신호선을 선택할 수 있다면 하나의 디코더로 3개의 디코더와 동일한 역할을 수행하는 것이 가능하다.

디코더(436)가 반도체IC(400)의 내부에 있을 때 디코더에 입력되는 High 또는 Low를 나타내는 신호Level은 CPU(460)나 Logic부가 사용하는 신호Level과 동일하지만, 디코더(4436)가 표시장치(10) 내부에 설치되는 경우에 디코더에 사용되는 스위칭소자의 신호Level이 반도체IC(400)와 다르므로 반도체IC(400)에서 출력되어 표시장치(10)의 디코더(436)로 입력되는 신호는, 중간에 레벨 시프트(Level Shifter)(439)를 경유하게 하여 Logic Level을 변경하는 것이 필요하다.

일 실시예로, 반도체IC(400)에서 출력되는 턴오프 전압의 크기는 0V이며 표시장치에 내장된 디코더(436)나 내부스위치(438)의 턴오프 전압의 크기가 -6V인 경우, 그리고 반도체IC에서 출력되는 턴온 전압의 크기가 3V이고 표시장치(10)에 설치된 디코더(436)나 내부스위치(438)의 턴온 전압이 10V인 경우, 반도체IC(400)에서 출력되는 0V전압은 레벨 시프트(Level Shifter)(439)에서 -6V로 변환되고, 3V의 전압은 10V로 변경된다.

디코더(436)에서는 컬럼에 포함된 CDA(100) 개수만큼의 on/off제어신호선이 출력되며, 출력신호선 중 하나의 신호선에서만 스위치 턴온 신호가 인가된다. 도7d의 실시예는, 25개의 내부스위치(438)에 대응하기 위하여 G0~G24에 해당하는 25개의 신호가 출력되며, 25개의 신호중 하나의 신호만 내부스위치(438)를 턴온 시킬 수 있는 전압을 출력한다.

각 스위치그룹의 내부스위치(438)는 같은 순번(Order)의 스위치별로 on/off제어단자가 공동 접속된다. 또한 디코더(4360의 출력은 공동 접속된 각 내부스위치(438)의 on/off제어단자에 연속적으로(sequently) 연결된다.

도7d의 실시예를 참조하면, 각 스위치그룹의 첫번째 내부스위치의 on/off제어단자는 공동 접속되어 디코더(436)의 G0 address에 연결되었고, 각 스위치그룹의 두번째 내부스위치의 on/off제어단자도 공동 접속되어 디코더의 G1 address에 연결되는 등 모든 스위치그룹의 공동 순번을 가진 내부스위치(438)의 on/off제어단자는 공동 접속되었고 디코더의 출력이 G0부터 G25까지 연속적으로 연결되었다.

스위치그룹(437)의 개수가 도7d의 실시예와 같이 3개가 아닌 5개나 7개등 수량이 많아지는 경우에도, 모든 스위치그룹 내에서 동일한 순번의 내부스위치의 온/오프제어단자는 공동 연결되고, 하나의 디코더(436) 출력은 공동 접속된 내부스위치(438)의 on/off 단자에 연속적으로 연결된다.

디코더(436)의 출력신호선 개수는 25개이지만, 사용되는 출력신호선의 개수가 25개보다 작으면 필요한 수량만큼의 출력신호선만 사용된다. 도7d의 실시예에서 디코더(436)에서는 25개의 신호가 출력되지만, 스위치그룹1(SG1)에서는 24개만 사용되고 SG2에서는 25개가 사용되고 SG3에서는 23개만 사용된다.

다시 도7c을참조하면, 본 발명은 검출신호선(202)과 인접한 CDA신호선(200)만이 구동신호선(201 및 203)으로 선택되는 특징이 있다. 하나의 컬럼에 속한 복수의 CDA(100)중 원거리 CDA(100)를 1번 CDA라고 하고 원거리에서 근거리로 가까워질수록 오름차순으로 CDA의 순번을 정하면, n개의 CDA개수에 대해 다음과 같이 검출신호선 및 구동신호선이 조합된다.

검출 및 구동신호선의 조합

(CDA1, CDA2), (CDA1, CDA2, CDA3), (CDA2, CDA3, CDA4), …, (CDA n-2, CDA n-1, CDA n), (CDA n-1, CDA n)

최초(CDA1, CDA2)에서는 CDA1번이 검출신호선(202)이고 CDA2번이 구동신호선이다. 이하는 괄호의 가운데가 검출신호선이고 좌우가 구동신호선이다. 마지막 CDA번호인 n번에 도달했을 때의 (n-1,n)에서, n-1은 구동신호선이고 n은 검출신호선이다.

이와 같은 조합을 얻기 위해, 1)선택되어야 하는 CDA신호선(200)의 개수만큼 스위치그룹의 개수가 필요하며, 2)디코더(436)에서 출력되는 동일한 Address의 on/off제어신호선에 대해 선택되는 CDA신호선(200)의 번호는, 검출스위치그룹에서 n번째 검출신호선이 선택되면 구동스위치그룹의 하나에서는 (n-1)번째 구동신호선이 선택되고 다른 구동스위치그룹의 하나에서는 (n+1)이 선택되어야 한다. 디코더(436)의 출력은 모든 스위치그룹에 동일하게 연결되므로, 디코더(436)에서 출력되는 하나의 Enable신호에 대해 모든 스위치그룹에서 하나씩의 CDA(100)가 선택되며 이로 인해 검출신호선과 구동신호선이 동시에 출력된다.

만일 구동신호선이 한쌍이 아닌 두 쌍 이상 복수의 쌍(Pair)로 선택되어야 하는 경우에는, 검출스위치그룹에서 선택된 n번째 CDA에 대해 "(CDAn±1), (CDAn±2), (CDAn±3).. (CDAn±m), m=1, 2, …m. m은 pair의 개수"의 구동신호선이 선택된다.

이러한 선택이 이루어지기 위해, 검출스위치그룹에 연결된 CDA신호선(200)을 기준으로, 구동스위치그룹의 하나에서는 좌 방향(Left)으로 번호 하나를 Shift되고 다른 구동스위치그룹의 하나에서는 우 방향(Right)으로 번호 하나를 시프트(Shift)되어야 한다. 구동신호선이 추가될 때마다 추가된 m개의 Pair만큼 좌우로 m개씩 시프트(shift)해준다. 예를 들어 2쌍의 구동신호선이 필요한 경우, 기존의 1쌍외에, 추가되는 2번째 pair는 검출스위치그룹에 연결된 CDA신호선(200)을 기준으로 좌방향으로 2개의 번호 및 우방향으로 2개의 번호를 시프트(shift)한다.

도7d를 참조하면, 디코더(436)의 출력 G2가 검출스위치그룹(SG2) 내부스위치(438)의 on/off제어단자에 연결되고 그 내부스위치(438)의 입력단자에 CDA3이 연결된 경우, 구동스위치그룹 SG1에서는 검출스위치 SG2대비 CDA번호가 우방향으로 1개의 번호가 시프트(shift)되어 동일한 디코더출력 G2를 사용하는 내부스위치(438)의 입력단자에는 CDA2가 연결되었다. 다른 검출스위치그룹 SG3에서는 검출스위치그룹 SG2대비 좌방향으로 1개의 번호가 시프트(shift)되어, 동일한 디코더출력 G2를 사용하는 내부스위치(438)의 입력단자에는 CDA4가 연결된다. 구동스위치그룹(437-2)에서 좌방향이나 우방향으로 시프트(shift)된 만큼 처음 또는 마지막 내부스위치(438)에는 CDA신호선(200)이 연결되지 않으므로 구동스위치그룹의 내부스위치(438)의 개수는 시프트(shift)되는 번호만큼 감소된다.

디코더를 사용하지 않는 경우, 3개의 스위치그룹에 75개의 제어신호선이 필요하지만, 스위치그룹마다 하나의 디코더(436)를 사용하면 15개의 제어신호선으로 축소되며, 본 발명의 하나의 디코더를 사용하면 5개의 제어신호선으로 동일한 효과를 낼 수 있다. 검출/구동스위치그룹(437) 및 디코더(436)가 표시장치(10)에 설치되는 경우, 상기와 같은 신호선의 감소로 인해, 반도체IC(400)에서 연결부재(300)를 경유하여 표시장치(10)로 전달되는 신호선의 개수가 획기적으로 감소하여 반도체IC(400)의 면적이 줄어들고, 연결부재(300)와 표시장치(10)를 연결하는 접합부(301)의 면적이 줄어들어서 표시장치(10)의 모듈구성이 용이 해지며, 표시장치(10)내의 신호선의 개수감소로 인한 Layout의 편리성 등 많은 장점이 있다.

다시 도3을 참조하면, 연결부재(300)는 FPC(Flexible Printed Circuit) 또는 COF(Chip On Film) 또는 TCP(Tape Carrier Package)등으로 제조되고 연결부재(300)의 일측에는 반도체IC(400)가 위치한다. 연결부재(300)의 일측인 접합부(301)는 표시장치(10)와 접합(Bonding)되며, 또 다른 일측에 형성된 연결부(302)를 통하여 (도시되지 않은)PCB등에 연결되고, 이러한 연결부(302)를 통하여 PCB등에서 반도체IC(400)로 필요한 신호가 입력된다.

반도체IC(400)는 표시장치(10) 상면의 일측 또는 표시장치의 DDI(Display Drive IC)가 실장 되는 동일한 Layer에 COG(Chip One Glass)의 형태로 직접 실장 될 수 있으며 이때는 반도체IC(400)가 실장 되지 않은 연결부재(300)를 통하여 외부의 신호가 반도체IC(400)로 입력된다.

또 다른 일 실시예의 경우, 반도체IC(400)는 표시장치(10)나 연결부재(300) 외의 PCB나 FPC등에 실장 되어 연결부재를 통하여 표시장치(10)와 연결하는 것도 가능하다.

다른 일 실시예의 경우에, 반도체IC(400)는 표시장치(10)를 구동하는 DDI(Display Drive IC)와 통합 제조되어 DDI 내부에 위치할 수도 있다.

도8은 반도체IC(400) 구성에 관한 본 발명의 일 실시예이다.

도8을 참조하면, 3개의 CDA(200)로 구성된 4개의 CDA컬럼이 있으며, CDA(100)와 연결된 CDA신호선(200)은 반도체IC(400)의 신호선입력 Pin(401)에 연결된다. 신호선입력Pin(401)과 연결된 신호선(200)은 검출스위치그룹(437-1)과 구동스위치그룹(437-2)에 동시에 접속된다.

구동스위치그룹(437-2)은 하나로 도시하였으나, 도7d의 실시예와 같이 두개의 스위치그룹(SG1 및 SG3)으로 구성되거나, 4개 또는 그 이상의 복수의 스위치그룹으로 구성될 수 있다.

하나의 컬럼에서 전용의 검출스위치그룹(437-1)을 통하여 하나의 검출신호선(202)이 선택되므로, 4개의 컬럼에서는 4개의 컬럼 검출신호선(210내지 240)이 선택되며, 컬럼 별 전용 구동스위치그룹(437-2)에서 컬럼별로 구동신호선(210-1 내지 240-1)이 선택되어 구동부(420)로 입력된다. 도8의 실시예에서 구동부는 2개로 분리된 것처럼 표시되었으나 이는 도면작성의 편의를 위한 것이며, 하나 또는 더 많은 수의 구동부로 분리될 수 있다.

도8의 실시예에서, 검출/구동스위치그룹(437) 또는 Loader(450) 또는 Loader(450)와 연결되는 AMP입력신호선선택부(430)등의 소자(Component)는 표시장치에 내장되어 설치될 수 있으며, 이러한 경우에는 표시장치(10)에 내장된 소자(Component)에서 출력되는 검출신호선(202)이 신호선입력Pin(401)에 연결된다.

각 컬럼에서 선택된 검출신호선(210내지 240)은, 제1그룹 Loader(450-1) 및 제2그룹 Loader(450-2)로 입력된다. Loader는 신호검출부(410)의 Logic부 또는 CPU(460)에 의해 생성되는 "LD" Enable신호에 의해 Loader(450)에 입력된 모든 신호를 출력하는 장치이다.

바람직하게는, Loader(450)는 컬럼그룹마다 하나씩 설치된다. Loader(450)에는, 컬럼그룹에 포함된 CDA컬럼의 수량만큼 스위치가 포함된다. Loader(450)는, 반도체IC(400)에서는 PMOS나 NMOS 또는 CMOS의 조합으로 제조되며, 본 발명의 Loader가 표시장치(10)에 설치될 때에는 표시장치(10)의 화소(Pixel) 스위칭소자로 사용되는 a-si 또는 Oxide 또는 LTPS TFT나 OLED의 PMOS나 NMOS 및 이들의 조합으로 구성되며, 표시장치에 사용되는 스위칭소자와 동일한 스위칭소자로 구성된다. Loader(450) 또는 검출/구동스위치그룹(437)에 사용되는 스위치는, 입력되는 신호를 손실없이 전달하는 스위치로서 본 명세서에서는 전달스위치(Transfer Switch)라고 호칭한다.

Enable된 "LD"신호에 의해 Loader(450)에 입력되는 모든 신호가 출력되는 방법의 하나는, LD신호가 Loader(450)를 구성하는 모든 스위치의 on/off단자에 연결되며, High 또는 Low의 LD Enable신호에 의해 Loader(450)의 모든 스위치는 동시에 턴온 되므로 Loader(450)에 입력된 모든 신호는 동시에 출력된다.

복수의 CDA 컬럼으로 구성된 컬럼집합은 의미 있는 복수의 조합을 구성한다. 도8의 실시예와 같이, 좌 그룹(Left Side Group) 및 우 그룹 등 두개의 그룹으로 구분되거나, 홀수(Odd)컬럼만으로 구성된 홀수그룹 및 짝수(Even)컬럼만으로 구성된 짝수그룹 등 두개의 그룹으로 분리될 수 있으며, 어떤 실시예는, 반복되는 3개 또는 반복되는 4개나 그 이상의 그룹으로 분리될 수 있다.

도8의 좌 그룹 및 우 그룹으로 구분되는 실시예는 편의를 위하여 좌측의 2개 컬럼 및 우측의 2개컬럼만 포함하였으나, 실 사용의 경우에는 그룹마다 10개 또는 그 이상의 컬럼이 포함될 수 있다.

동일한 그룹의 복수의 컬럼에서 출력되는 복수의 검출신호선은 해당 그룹의 전용Loader(450)에 집결되어 연결된다. 도8을 참조하면, 두개의 컬럼으로 구성된 좌그룹의 2개의 컬럼신호선(210 및 220)은 제1그룹 Loader(450-1)에 연결되었고, 우그룹 2개의 컬럼신호선(230 및 240)은 제2그룹 Loader(450-2)에 연결되었다. 만일 좌그룹에 포함된 컬럼개수가 10개라고 가정하면, 좌그룹 전용의 제1그룹 Loader(450-1)에는 10개의 검출신호선이 연결된 다.

본 발명의 반도체IC(400)는 오브젝트 정전용량(Cobj)을 전압의 형태로 검출하기 위하여 ADC 및 DAC을 사용한다. ADC나 DAC은 복수가 사용될 수도 있으며, 바람직하게는 하나의 DAC과 하나의 ADC를 사용한다. 하나의 DAC과 하나의 ADC를 사용하는 경우, 복수의 그룹에 대해 시분할방식으로 프로세싱(Processing) 한다. 예를 들어 좌그룹이 프로세싱 될 때에는 우 그룹은 프로세싱이 진행되지 않으며 좌그룹의 프로세싱이 완료되어 프로세싱이 종료되면, 이어서 우 그룹이 프로세싱이 개시되고 우그룹의 프로세싱이 종료되면 다시 좌그룹의 프로세싱이 개시되는 등 그룹별로 프로세싱의 시작 및 종료가 반복되며, 하나의 ADC와 하나의 DAC은 프로세싱이 개시되는 그룹에서만 동작이 되는 것을 시분할방법 동작이라고 한다.

본 발명장치에 포함된 모든 컬럼의 검출신호선을 동시에 프로세싱 하는 것도 가능하지만, 컬럼의 수가 많을수록 시분할 되는 ADC 및 DAC의 동작시간이 증가하여 늦게 프로세싱 되는 컬럼의 검출신호선에서 방전이 발생하여 검출되는 신호의 왜곡이 발생하는 문제가 있다.

따라서 가급적 컬럼그룹을 많이 나누고, 컬럼그룹내의 한정된 검출신호선에 대해서만 프로세싱 진행 후, 다음 그룹에 대해 프로세싱을 진행하는 것이 검출신호선의 방전에 의한 신호의 왜곡을 방지하는 좋은 방법이다. 그룹은 많이 나눌수록 좋지만 신호를 검출하기 위해 준비하는 과정에서 많은 시간이 소요되기 때문에 일반적으로 2개나 4개의 범위내에서 분리하는 것이 좋다.

이와 같이 본 발명의 장치는, 복수의 CDA(100)가 포함된 컬럼의 집합으로 구성된 복수의 그룹으로 분리되며, 그룹별로 오브젝트 정전용량(Cobj)을 검출하는 프로세싱 개시시간을 달리하는 것을 특징으로 한다.

Loader(450)에서 동시에 출력된 모든 검출신호선(250)은 신호검출부(410)로 전달된다. 신호검출부(410) 내부에는 차동증폭기 또는 AMP입력신호선 선택부(430-2) 또는 ADC나 DAC등이 있으며 입력된 검출신호선(250)을 순차적으로 선택하여 시분할방법으로 오브젝트 정전용량(Cobj)의 크기를 추출한다.

신호검출부(410)는 <수학식1> 또는 <수학식4>에서 정의된 전압을 검출하고 검출된 전압은 ADC에서 디지털화되고 메모리에 저장되며, 메모리에 저장된 Data는 CPU(460)로 전달된 후 CPU에 의해 오브젝트의 출현 여부 또는 오브젝트의 위치 등이 연산 되며, 연산 된 정보는 반도체IC(400)의 외부에 위치한 Host CPU로 전달된다. 반도체IC(400) 내부의 CPU(460)와 ADC의 Data를 저장하는 메모리는 반도체IC(400) 외부에 위치할 수도 있으며, 상기 Host CPU가 반도체IC(400)의 CPU 역할을 할 수도 있다.

한편, 반도체IC(400)에는 CPU(460) 또는 메모리 또는 스위치그룹/디코더/Loader/AMP입력신호선검출부등 본 장치에 사용되는 소자(Component)들을 제어하는 Logic부, 또는 전원단 또는 오실레이터 또는 레벨 시프트(Level Shifter)(439)등 본 발명의 장치구현을 위해 본 명세서에서 언급된 모든 소자들과 신호분석을 위해 사용되는 보편적인 회로요소들 또는 CPU(460)의 구동을 위한 소프트웨어 등이 포함될 수 있다.

반도체IC(400)는 기판(461)상에 다층의 절연층 및 다층의 도전층이 특정한 패턴을 가지면서 적층 되고, 전기적 특성을 갖는 다수의 소자들과 다수의 배선들이 포함된다. 예를 들어, Source Metal Layer 또는 Gate Metal Layer 또는 전원층 또는 GND층 또는 임의의 목적의 신호(Sign)등이 도전층(Signal Layer)을 구성한다. 이러한 신호층은 도전성 Metal로 패터닝(Patterning)되므로, 상호 인접한 신호층과의 단락(Short)을 피하기 위하여 절연층(Insulator)으로 분리된다.

도9는 반도체IC(400)의 Layer 구성에 관한 일 실시예이다. 도9를 참조하면, 반도체 실리콘기판(461)의 상면에 절연층(462) 및 절연층의 상면에 제1신호층(463) 및 제2신호층(464) 및 제3신호층(465)이 배치된다. 각 신호층은 금속재질의 Line으로 패터닝(Patterning)되며, 패터닝된 Line은 신호를 전달하거나 전원을 공급하거나 그라운드 역할을 한다. 본 실시예에서는 3개의 신호층을 예로 들었으나, 3개 이상의 신호층이 사용될 수도 있다.

다시 도8을 참조하면, 본 발명의 검출신호선(202)은 반도체IC(400) 내부에서 위치에 따라 몇 가지 다른 명칭으로 구분하였으며, Pin입력신호선(200-1) 및 컬럼검출신호선(210내지 240) 및 그룹검출신호선(250-1 및 250-2)등이다. Pin입력신호선은 입력Pin(401)에 연결된 CDA신호선(200)이 검출스위치그룹(437-1)에 입력되는 경로의 검출신호선(200-1)이며, 검출스위치그룹(437-1)에서 출력되어 Loader(450)에 입력되는 경로의 검출신호선은 컬럼검출신호선이며 Loader(450)에서 출력되는 검출신호선은 그룹검출신호선으로 호칭하였다.

일반적인 실시예의 경우, 이 세종류의 검출신호선은 제1신호층(463) 내지 제3신호층(465)의 임의의 위치에 특정한 패턴으로 패터닝되어 배치되며, 이때 세종류의 검출신호선(200-1, 210~240, 250-1/250-2)은, 하층의 반도체기판(461)과의 대향거리(d1)와 대향면적(S1) 또는 상층의 "다른 신호선"들과의 대향거리(d2) 및 대향면적(S2)에 따라

및

의 크기를 가지는 두개의 정전용량의 병렬복합정전용량(Cprs1+Cprs2)인 IC 내부정전용량(Cprs)을 형성한다. 내부정전용량(Cprs)은 검출신호선(202)의 연장선인 IC 내부신호선(200-1, 210~240, 250-1/250-2)에 의해 형성된 것이므로, 도12의 실시예에서 검출신호선(202)을 대별하는 P점에 일단이 연결되고 타단은 반도체기판(461)이나 "다른 신호선"이 제공하는 전원(Vprs)에 연결된 것으로 등가화 된다.

이러한 IC내부정전용량(Cprs)에는 두가지 문제가 있으며 그중 첫번째는, 신호간섭에 의한 검출 오류이다.

반도체IC(400) 내부의 "다른 신호선"들은, Clock에 동기 된 Logic Signal이거나 전원(Power)이거나 오실레이터 또는 아날로그 신호들이다. 이러한 여러 개의 IC(400) 내부 신호의 입출력 신호선 중, Logic 신호선 또는 Clock 신호선 또는 오실레이터 신호선들과 CDA검출신호선(200-1, 210~240, 250-1/250-2)이 대향하는 경우에는, 상호 대향면적 사이에 형성된 내부기생정전용량(Cprs1 또는 Cprs2)을 통한 커플링(Coupling)에 의해 노이즈가 유입되어 이들 노이즈가 CDA검출신호선(200-1, 210~240, 250-1/250-2)에 영향을 미치고 이로 인해 검출신호선(200-1, 210~240, 250-1/250-2)에 신호왜곡이 발생하여 신호검출 오류가 발생할 수 있다.

이러한 문제를 해결하기 위하여 IC내부 CDA검출신호선(200-1, 210~240, 250-1/250-2)의 상측이나 하측에는, 노이즈를 유발하는 "다른 신호선"들의 layout을 피하는 경우가 있으며 이는 패터닝 설계의 자유도를 저하시켜 개발의 어려움을 가중시키는 요인이 된다.

IC내부정전용량(Cprs)으로 인한 두번째 문제는, 도8의 신호선 입력Pin(401)부터 신호검출부(410)까지 도달하는 경로(200-1, 210~240, 250-1/250-2)의 길이가 대부분의 검출신호선마다 서로 다르기 때문에 발생하는 문제로서, 경로 길이차로 인해 검출신호선별로 내부 기생정전용량(Cprs)의 크기가 상이하고, 이로 인해 <수학식1>의 결과값에 편차가 발생하여 ADC의 분해능이 저하된다는 문제이다.

본 발명은 상기와 같은 문제점을 해결하기 위해 IC 내부 신호선(200-1, 210~240, 250-1/250-2)의 상측 레이어(Upper Layer)나 하측 레이어(Lower Layer)에 도전성의 쉴딩영역(Shielding Area)을 설치하고, 설치된 쉴딩영역(Shielding Area)에 구동전압을 인가하여, 반도체 IC(400) 내부 검출신호선(200-1, 210~240, 250-1/250-2)의 내부 기생 정전용량(Cprs)의 크기차이에 의한 <수학식1> 출력전압의 편차를 축소시킨다. 바람직하게는, 반도체IC(400)의 최 상면에 IC 내부 검출신호선(200-1, 210~240, 250-1/250-2)을 배치하고 이 신호선의 하측에 도전성의 Shielding Area를 배치하고 쉴딩정전용량(Cin_sd)의 크기를 더 줄이고, 이 Shielding Area에 구동전압을 인가하여 신호를 검출한다.

도10은 반도체IC(400) 내부의 검출신호선(200-1, 210~240, 250-1/250-2)에 쉴딩영역(Shielding Area)을 부가한 본 발명의 실시예이며, 도11a은 도10의 컬럼1에 위치한 B-B'의 단면도이다.

도10 및 도11a을 참조하면, 컬럼1의 Pin입력신호선(200-1)이 패터닝된 반도체IC(400) 신호층(464)의 상측 신호층(465) 및 하측 신호층(463)에는 컬럼1 제1쉴딩영역(261)이 설치된다.

또한 컬럼2에 입력되는 Pin입력신호선(200-1)의 상측 및 하측 신호층에도 컬럼2 제1쉴딩영역(262)이 배치되고, 나머지 컬럼3 및 컬럼4에도 동일하게 컬럼3 제1쉴딩영역 및 컬럼4 제1쉴딩영역이 배치된다.

컬럼 제1쉴딩영역(261)의 B-B'의 단면도인 도11a을 참조하면, Pin입력신호선(200-1내지 200-3)은 반도체IC(400) 신호층의 중간층인 제2신호층(464)에 배치되며, 제2신호층(464)에 배치된 세개의 신호선(200-1내지 200-3) 상측 에는 Column 1 제1쉴딩영역(261)의 상부 쉴딩영역(261-1)이 배치되고 하측에는 Column 1 제1쉴딩영역(261)의 하부 쉴딩영역(261-2)이 배치된다. 즉, 컬럼1 제1쉴딩영역(261)은 상부 쉴딩영역(261-1) 및 하부 쉴딩영역(261-2)으로 구분되어 검출신호선(200-1내지 200-3)의 상측 및 하측에 배치된다.

상부 쉴딩영역(261-1) 및 하부 쉴딩영역(261-2)은 임의의 지점에서 Contact Point로 상호 전기적으로 연결되어 Column 1 제1쉴딩영역 구동신호선(251)에 접속된다. Column 1 제1쉴딩영역 구동신호선(251)은 Column 1 제1쉴딩영역(261)에 구동전압을 인가하기 위해 구동부(420)에 연결된다.

검출신호선(200-1 내지 200-3)의 상측 및 하측에 설치된 본 발명의 Column 1 제1쉴딩영역(261)에 안정된 DC 전압이 인가되면, 검출신호선(200-1)과 (미 도시된)다른 신호층의 (쉴딩영역의 상측이나 하측에 존재하는) "다른 신호선" 사이에 형성된 정전용량에 의한 Coupling은 제1쉴딩영역(261)에 의해 차단되므로, 검출신호선(200-1)과 "다른 신호선"과의 Coupling에 의한 노이즈 간섭이 발생하지 않으며, 또한 제1 쉴딩영역에 구동전압을 인가하면 후술하는 바와 같이 검출신호선(202)에서 검출되는 전압의 편차가 축소되어 ADC의 분해능이 향상되는 장점이 있다.

또한 검출신호선(200-1)의 좌우측 에도 "다른 신호선"이 있으므로 검출신호선(200-1)의 좌우측에도 쉴딩영역(261-3)을 배치하여 DC전압이나 구동전압을 인가하는 것이 바람직하다. 이때 검출신호선(200-1)의 좌우측에 위치한 쉴딩영역(261-3)은 임의의 지점에서 반도체 제조공정의 Short Point 기법을 이용하여 컬럼1 제1영역 구동신호선(251) 또는 컬럼1 제1쉴딩영역의 상측 쉴딩영역(261-1)이나 하측 쉴딩영역(261-2)과 연결된다.

모든 컬럼검출신호선(210/220/230/240)도 반도체 Metal Layer의 중간층(464)에 배치되고 상측(465) 및 하측(453) 신호층 및 좌우에 제2쉴딩영역(263,264)을 설치한다. 또한, 그룹1검출신호선(250-1) 및 그룹2검출신호선(250-2)의 상하층 및 좌우에도 그룹1 제3쉴딩영역(265) 및 그룹2 제3쉴딩영역(266)을 설치한다. 또한 각 쉴딩영역마다 쉴딩영역 구동신호선을 설치하고 구동부(420)와 연결한다.

본 발명의 실시예에서 제1쉴딩영역 및 제2쉴딩영역 및 제3쉴딩영역은 쉴딩영역의 실시예를 설명하기 위해 도입한 가상의 영역이다. 실제로는 더 많이 세분화될 수도 있고, 하나 또는 두개로 축소될 수도 있다. 중요한점은, 하나의 검출신호선(202)이 반도체IC(400) 내부의 Layout을 통하여 신호검출부(410)로 도달하기까지 모든 경로(Path)에 쉴딩영역이 설치된다는 점이며 그 쉴딩영역은 쉴딩영역 구동신호선에 연결되어 구동부(420)와 연결되고 구동부(420)는 후술하게 될 도14의 구동방법에 따라 구동전압을 인가한다는 것이다.

상술한 바와 같이, 하나의 검출신호선(202)이 반도체IC(400)의 입력Pin(401)에 연결되어 신호검출부(410)로 입력되는 모든 경로의 상측 또는 하측 또는 좌우에 쉴딩영역을 설치하되, 신호를 검출하지 않을 때에는 쉴딩영역에 안정된 DC 전압을 공급하여 노이즈를 차단하고 신호를 검출할 때에는 구동전압을 인가하여 <수학식1>의 분자에 쉴딩정전용량의 항이 위치하도록 하면 <수학식1>에서 검출값의 편차발생의 원인이었던 내부기생정전용량(Cprs)이 제거되고 그 대신에 쉴딩정전용량의 구동으로 인해 검출신호선(202)에서 검출되는 전압의 편차가 축소되어 ADC의 분해능이 향상되는 장점이 있다.

도10 및 도11a의 실시예에서, 컬럼 제1쉴딩영역은, 쉴딩영역에 포함된 모든 검출신호선(200-1내지 200-3)을 Cover하고 하나의 쉴딩영역 구동신호선으로 쉴딩영역을 구동하는 실시예를 들었으나, 검출신호선 200-1의 전용 쉴딩영역 및 검출신호선 200-2의 전용쉴딩영역 및 검출신호선 200-3의 전용 쉴딩영역 등 개별 검출신호선마다 개별 쉴딩영역을 설치하고, 개별 쉴딩영역마다 구동전압을 인가하는 것이 가능하다. 이러한 경우 개별쉴딩영역을 구동하는 구동부의 개수는 많아지는 단점은 있으나 필요한 쉴딩정전용량만 구동하고, 구동을 위한 개별 쉴딩영역의 면적이 줄어들기 때문에 Capacitive Loading이 감소하여 구동부의 구동소자의 전류용량이 감소하므로 소비전류가 감소되는 장점이 있다.

지금까지의 실시예에서 반도체IC 내부의 Layout을 개조하여 검출신호선(200-1,210~240,250-1/250-2)의 상하면 및 좌우에 쉴딩영역을 설치하는 것을 설명하였다. 검출신호선(200-1,210~240,250-1/250-2)과 대향하는 상하면의 쉴딩영역 사이 및 검출신호선(200-1,210~240,250-1/250-2) 좌우의 쉴딩배선 사이에서 정전용량이 형성되며, 이러한 정전용량의 합을 쉴딩정전용량(Cin_sd)로 호칭한다.

쉴딩정전용량(Cin_sd)는 검출신호선(202)과 쉴딩영역 사이에서 형성되는 것이므로, 쉴딩정전용량(Cin_sd)는 검출신호선(202)에 일측이 연결되고 타측에는 쉴딩영역에 공급되는 전압이 연결된 것으로 등가회로화 할수 있다. 또한, 쉴딩정전용량(Cin_sd)은, 검출신호선(202)에서 공통전극 정전용량(Ccm) 및 선간정전용량(Cd)와 병렬연결 되므로 도12b와 같이 P점에 일측이 연결되고 타측에 전압(Vcin)이 인가되는 것으로 모델링하는 것이 가능하다.

수학식1을 참조하면, <수학식1>의 분모에 오브젝트 정전용량(Cobj)이 부가되기 전후의 계산값은, 분모에 위치하는 정전용량의 값이 클수록 작아진다. 오브젝트 정전용량의 검출감도(Sensitivity)를 향상시키기 위해서는 분모에 존재하는 정전용량들의 크기를 작게 해야 한다.

본 발명은 오브젝트 정전용량(Cobj)이 부가될 때 오브젝트 정전용량(Cobj)을 검출하는 것이며, 이러한 목적달성을 위해 오브젝트 정전용량(Cobj)의 감도를 좋게 하는 것이 필요하므로, 빈공간(150)에 의한 공통전극 정전용량(Ccm)의 크기를 작게 하는 방법을 제시하였으며, 선간정전용량(Cs)의 크기를 줄이기 위해 검출신호선 상호의 선간폭(d_pad)을 조정하는 설계방안을 제시하였다. 쉴딩정전용량(Cin_sd)도 오브젝트정전용량(Cobj)의 검출감도에 영향을 미치므로 쉴딩정전용량의 크기도 작을수록 좋으며 다음은 쉴딩정전용량(Cin_sd)의 크기를 작게 하기 위한 방법이다.

두 도체의 대향면적이 작을수록 두 도체간 형성되는 정전용량의 크기가 작아지므로, 쉴딩정전용량을 형성하는 검출신호선(200-1,210~240,250-1/250-2)의 폭을 좁게 하며(대향면적 S의 최소화), 검출신호선(200-1,210~240,250-1/250-2)과 쉴딩영역 사이의 절연체(462)의 폭을 두껍게 하고(대향거리 d의 최소화) 검출신호선 좌우의 쉴딩배선과의 간격(Distance)을 크게 하는 것(대향거리 d의 최소화)에 의해 쉴딩정전용량(Cin_sd)의 크기는 감소한다.

반도체IC(400) 공정에서 검출신호선(200-1,210~240,250-1/250-2)을 구성하는 Metal의 최소폭 및 절연체(462)의 최소 두께는 변경이 불가하므로, Metal의 최소폭 및 절연체(462)의 최소두께에 따라 형성된 쉴딩정전용량(Cin_sd)의 크기가 만족스럽지 못할 때에도 쉴딩정전용량(Cin_sd)의 크기를 작게 하기에는 한계가 있다.

이러한 문제점을 해결하기 위하여 본 발명은, 검출신호선(200-1,210~240,250-1/250-2)을 반도체IC(400)의 최상면에 위치시켜, 검출신호선 상측에는 신호층이 없도록 하고, 검출신호선(200-1,210~240,250-1/250-2)의 하측에만 쉴딩영역을 설치한다.

도11b는 쉴딩영역 구현에 관한 본 발명의 또다른 실시예이다.

도11b를 참조하면, 반도체IC(400)내부 3개의 Pin입력신호선(200-1내지 200-3)은 반도체IC(400)의 메탈 Layer중 최상면(465)에 배치되며, Pin입력신호선(200-1내지 200-3) 상면에는 "다른 신호선"을 배치하기 위한 금속층(Metal Layer)이 존재하지 않는다.

Pin입력신호선(200-1내지 200-3)의 하측으로는 Column 1 제1쉴딩영역(261)이 배치되고 CDA신호선의 좌우측으로도 Column 1 제1쉴딩영역(217)과 전기적으로 연결된 쉴딩영역(261-3)이 설치된다. 이러한 구조는 컬럼검출신호선(210내지 240) 및 그룹검출신호선(250)에도 적용되는 등 모든 검출신호선에 적용된다.

이러한 구조는, 검출신호선(200-1,210~240,250-1/250-2)의 상하측 및 좌우에 쉴딩영역이 배치된 도11a의 실시예에 비하여, 하측 및 좌우측에만 쉴딩영역이 배치되므로 쉴딩정전용량(Cin_sd)의 크기를 약 절반정도로 줄여주는 효과가 있다.

최상측 Layer에 배치된 검출신호선(200-1,210~240,250-1/250-2)은 신호검출부(410)와 연결되기 위하여 하층의 메탈 레이어(463 및 464)를 사용하는 경우도 있으므로 최상측에 배치된 임의의 검출신호선의 비율은 전체 검출신호선의 비율에 대해 50% 이상을 유지하는 것이 바람직하다.

지금까지 살펴본 바와 같이 본 발명은, 하나의 CDA신호선(200)에 1)공통전극 정전용량(Ccm), 2) 선간 복합 정전용량(Cd), 3)쉴딩 정전용량(Cin_sd)이 상호 병렬 결합되어 있으며 CDA신호선(200)의 저항을 고려하지 않는다면 CDA신호선(200)은 하나의 점(도1의 P)으로 등가화 되고, 이는 하나의 점(P)에 상기 공통전극 정전용량(Ccm) 및 선간 복합 정전용량(Cd) 및 쉴딩 정전용량(Cin_sd)이 병렬연결된것처럼 등가화 된다.

기존에는 쉴딩정전용량(Cin_sd)은 제어할 수 없는 내부기생정전용량(Cprs)의 형태로 <수학식1>의 분모에 위치하여 감도를 저하시키는 불필요한 더미(Dummy) 역할을 하였으며, 또 어떠한 경우에는 구동전압을 인가하기 위해 별체로 구성된 정전용량을 도입하여 <수학식1>의 분모에 추가되어 감도를 저하시키는 역할을 하였다. 그러나 본 발명에서는 불필요한 Dummy 역할을 하던 내부기생정전용량을 쉴딩정전용량으로 개조하여 구동전압을 인가하여, 전하가 추가 공급되어 감도가 향상되는 효과가 있다.

도12a은 쉴딩 정전용량(Cin_sd)에 구동전압을 인가하는 본 발명의 실시예이다.

도 12-1을 참조하면, iin_sd=id + icm이다. (단, iin_sd는 쉴딩정전용량 (Cin_sd)에 흐르는 전류이고, icm은 공통전극 정전용량(Ccm)에 흐르는 전류이고, id는 선간커패시터(Cd)에 흐르는 전류이다. 또한 Vd는 선간 정전용량(Cd)의 일측에 인가된 정전압이며, Vcm은 공통전극 정전용량(Ccm)의 일측에 인가된 공통전극 정전압이다. 또한 쉴딩정전용량(Cin_sd)의 일측에는 Vcin1과 Vcin2로 구분되는 2개의 구동전압이 인가된다).

이다.

iin_sd=id + icm이므로,

이다.

이 수학식을 Vp에 대해 정리하면,

임을 알 수 있다.

쉴딩정전용량(Cin_sd)에 Vcin1을 인가할 때의 P점의 전압인 Vp1은,

이고,

쉴딩정전용량(Cin_sd)에 Vcin2를 인가할 때의 P점의 전압인 Vp2는,

이다.

쉴딩정전용량(Cin_sd)를 서로 다른 두개의 전압인 Vcin1과 Vcin2로 구동(Driving)하고 그때 P에서 검출된 Vp1와 Vp2의 차이는 아래 수학식3과 같다

도12b는 선간정전용량(Cd)와 쉴딩정전용량(Cin_sd)에 각 각 구동전압을 인가하는 경우의 실시예이며, 공통전극 정전용량(Ccm)을 제외한 정전용량에 구동전압을 인가하는 경우이다.

도1의 실시예에서는, 선간정전용량(Cd)에만 구동전압(Vd1, Vd2)을 인가하여 수학식1을 유도하였고, 도12a의 실시예에서는 쉴딩정전용량(Cin_sd)에만 구동전압(Vcin1, Vcin2)을 인가하여 수학식3를 유도하였다.

도12b를 참조하면, 선간정전용량(Cd)와 쉴딩정전용량(Cin_sd)에 구동전압이 인가된다. 선간정전용량(Cd)는 Vd1및 Vd2로 구동되며, 쉴딩정전용량(Cin_sd)는 Vcin1 및 Vcin2로 구동된다.

두개의 정전용량에 구동전압이 인가되는 경우, P점의 전압 Vp는 수학식1 및 수학식3을 참조하여 중첩의 원리(Superposition Theory)에 의해 구할 수 있다.

선간정전용량(Cd) 및 쉴딩정전용량(Cin_sd)에 각 각 구동전압이 인가될 때 P점의 전위 Vp는 수학식4이다.

도13a은 <수학식4>를 검증하기 위한 가상의 Data로서 도2-1과 동일한 data이다. 도2-1은 선간정전용량(Cd)만 구동하는 Single Driving의 경우에 대한 Data 및 Vp2-Vp1에 대해 시뮬레이션(Simulation) 결과값이며, 도13a은 Single Driving에 대한 결과값 및 선간정전용량(Cd) 및 쉴딩정전용량(Cin_sd)등 2개의 정전용량을 동시에 구동하는 Dual Driving의 경우에 대해 Vp2-Vp1의 시뮬레이션 결과값이다.

도13a의 data를 수학식1에 적용하여 선간 정전용량(Cd)만 Vd1 및 Vd2 구동전압으로 Single Driving을 하였을때, (Vp2-Vp1)의 최대값 및 최소값의 차이는 1.429V이며, 공통전극 정전용량(Ccm)을 제외한 선간 정전용량(Cd)을 Vd2와 Vd1으로 구동하고 쉴딩정전용량(Cin_sd)을 Vcin2 및 Vcin1으로 구동하는 Dual Driving의 경우, (Vp2-Vp1)의 최대값 및 최소값의 차이는 0.271V이다.

Single Driving일때 P점의 (Vp2-Vp1)인 1.429V를 검출하기 위해 1.6V의 검출범위를 가지는 10bit ADC를 사용하는 경우 1.56mV/bit 분해능(Resolution) 이며, Dual Driving시 P점에서 검출된 (Vp2-Vp1)인 0.271V를 300mV의 검출범위를 가지는 10bit ADC로 검출하는 경우 약 0.3mV/bit의 분해능이므로 동일한 정전용량의 구성에서 구동방법만 달리해도 분해능이 약 5배이상 향상되는 것을 알 수 있다.

이러한 현상은, 구동전압이 인가되지 않는 정전용량은 구동전압이 인가되는 정전용량이 공급하는 전하에 의해 전하공유(Charge Sharing)를 하는 부하(Load)정전용량으로 작동하지만, 구동되는 정전용량은 전하를 공급하는 원천(Source)으로 동작하기 때문이며, 상호 공통 접속된 정전용량들의 정해진 크기안에서 전하를 공급하는 정전용량의 크기가 클수록 부하정전용량의 크기가 작아져서 동일한 구동전압에 대해 전압차이가 적게 발생한다. 또한 구동되는 정전용량이 많을 수록 부가된 오브젝트정전용량(Cobj)에서의 전하공유량이 많아지므로 감도가 향상되는 효과가 있다.

구동전압에 의한 전압차이(Vp2-Vp1)는 전체 정전용량 중 구동되지 않는 부하정전용량의 편차에 의해 발생하므로 전체정전용량(수학식1의 분모에 위치하는 정전용량)중에서 비 구동 정전용량의 비중이 줄어들수록 Vp2-Vp1의 편차는 작게 발생한다. 이러한 원리에 따라 본 발명은, <수학식1>의 분모에 위치한 정전용량들의 크기(Capacitance)를 줄이기 위한 방안을 제시하며, 구동전압을 인가할 수 없는 내부 기생정전용량(Cprs)을 개조하여 구동전압을 인가할 수 있도록 하며, 공통전극 정전용량(Ccm)에도 구동전압을 인가할 수 있는 장치를 제시하였다. 이로 인해 구동전압 인가 전후에 검출신호선(202)에서 검출된 전압의 편차가 축소되므로 ADC의 검출범위를 좁혀서 ADC의 분해능이 향상되고, 부가되는 오브젝트 정전용량(Cobj)의 검출감도가 향상되는 효과가 있다.

한편 도13b는 도13a의 data를 기반으로 산출된 수학식1 및 수학식4의 결과 그래프이다.

도13b는 동일한 조건에서 수학식1을 기반으로 하는 Single Driving 및 수학식4를 기반으로 하는 Dual Driving에 대해 Vp2-Vp1을 도시한 것이다. Single Driving인 경우에는 공통전극 정전용량(Ccm) 및 내부 기생정전용량(Cprs)이 부하정전용량으로 동작하여 Vp2-Vp1의 편차가 크게 발생하지만, Dual Driving의 경우에는 공통전극 정전용량(Ccm)만이 부하정전용량으로 동작하고 대부분 공통전극 정전용량(Ccm)의 편차에 의해서 Vp2-Vp1의 편차가 발생하므로 비교적 편차가 작은 공통전극 정전용량(Ccm)에 대해 Vp2-Vp1의 변동폭이 안정적임을 알 수 있다.

다시 도13a 및 도13b를 참조하면, 쉴딩정전용량(Cin_sd)의 크기(capacitance)가 거의 일정하면 P점에서 검출되는 전압의 변동폭은 더 축소될 것이라는 것을 예상할 수 있다.

쉴딩정전용량(Cin_sd)의 크기(Capacitance)를 결정하는 것은, 주로 반도체IC(400) 내부의 검출신호선(200-1,210~240,250-1/250-2)의 선폭(Width)이므로 신호선폭을 조정하면 검출신호선(200-1,210~240,250-1/250-2)에 의한 쉴딩정전용량의 크기를 신호선마다 거의 유사하게 설정하는 것이 가능하다. 일 실시예로, 검출신호선의 길이가 긴 신호선은 선폭(Width)을 최소한의 선폭으로 좁게 하여 쉴딩 정전용량(Cin_sd)의 크기(Capacitance)를 작게 하고, 검출신호선의 길이가 짧은 신호선은 선폭(Width)을 넓게 하여 쉴딩정전용량(Cin_sd)의 크기를 크게 한다. 반도체IC(400)에서 검출신호선의 길이는 계산이 가능하므로 모든 검출신호선에 대해 신호선폭 및 길이를 곱한 면적이 동일하도록 설계하고 제조하면 검출신호선별 쉴딩정전용량(Cin_sd)의 크기를 일정하게 유지하는 것이 가능하다.

이와 같이 본 발명은, 반도체IC(400)의 내부 검출신호선(200-1,210~240,250-1/250-2) 선폭을 조정하되 길이가 긴 신호선의 폭은 길이가 짧은 신호선에 비해 선폭을 크게 하고 이로 인해 검출신호선들 상호간 면적을 유사하게 조정하여, 검출신호선(200-1,210~240,250-1/250-2)에 의해 형성된 쉴딩정전용량(Cin_sd)의 크기가 신호선별로 유사하게 생성될 수 있도록 하여, 수학식4에 의한 (Vp2-Vp1)의 편차가 줄어들게 한다.

지금까지 수학식1이나 수학식4의 선간 정전용량(Cd)에 Vd1과 Vd2를 인가하거나 쉴딩정전용량(Cin_sd)에 Vcin1 및 Vcin2를 인가하는 것을 구동전압(Driving Voltage)을 인가(Forcing)한다"라는 표현을 사용하였으며, 구동전압을 인가하는 것은 정전용량에 서로 다른 크기의 두 전압을 인가하는 것이다.

도14는 구동전압 인가에 관한 본 발명의 일 실시예이다.

도 14를 참조하면, 상단의 도면은 선간 정전용량(Cd)에 구동전압(Vd2,Vd1)을 인가하는 방법에 대한 실시예이며, 하단의 도면은 쉴딩정전용량(Cin_sd)에 구동전압(Vcin2,Vcin1)을 인가하는 실시예로서, 구동전압은 다음의 특성을 갖는다.

1. 구동전압은 High Voltage 및 Low Voltage로 구성되며, High Voltage 및 Low Voltage의 조합으로 하나의 Cycle Time을 구성한다. 구동전압의 변화(Transition)에 따라 구동되는 정전용량에서 전하 증감이 발생하고 이러한 전하 증감에 따라 비 구동 정전용량에서 발생하는 전하공유 현상을 이용하여 비구동 정전용량에서 발생하는 전압변동을 검출할 수 있다.

2. 표시장치(10)내 설치된 CDA(100) 위치에 따라 서로 다른 Cycle Time이 적용될 수 있다.

예를 들어, 반도체IC(400)의 원거리에 있는 CDA신호선(201)의 선저항 및 선간정전용량(Cd)는 반도체IC(400)에서 근거리에 있는 CDA신호선(203)의 선저항 및 선간정전용량(Cd)에 비해 크기 때문에, 신호가 안정된 상태(Saturation Status)가 되기 위하여 더 많은 시간을 필요로 한다. 따라서 원거리 CDA신호선에 공급되는 구동전압의 Cycle Timer은 근거리 CDA에 공급되는 Cycle Time보다 길어야 한다.

도14의 ZONE A를 참조하면, ZONE B내지 ZONE D에 비해 50%의 Cycle Time을 갖는다. 이러한 ZONE A의 Cycle Time은 반도체IC(400)의 근거리에 위치한 CDA(103)에 적용될 수 있으며, ZONE A의 Cycle Time보다 두배 또는 세배이상 되는 폭을 갖는 Cycle은 반도체IC(400)의 원거리에 있는 CDA(101)에 적용될 수 있다.

3. 구동전압을 인가하기위해, Low Voltage에서 High Voltage로 전압을 변경하거나 High Voltage에서 Low Voltage로 변경 시, 도14의 ZONE A의 실시예처럼 펄스파(Pulse Wave)로 구동(Driving)하는 방식과 ZONE B 내지 ZONE D처럼 Rising Edge와 Falling Edge를 Sine Wave처럼 완만하게 구동하는 방식이 있다. Edge가 날카로운 펄스파로 구동하면 펄스파의 1고조파 또는 3고조파 또는 5고조파등 날카로운 상승 또는 하강 엣지(Edge)를 가지는 전압에 의해 EMC나 EMI의 문제를 유발할 수 있으므로 구동전압의 Rising Edge와 Falling Edge는 Sine Wave의 형태로 완만하게 구동하는 것이 바람직하다.

4. 구동전압은 도14의 ZONE A 내지 ZONE D의 실시예처럼 "from Low Voltage to High Voltage"로 구동(Driving)할 수 있으며, 도14의 ZONE S의 실시예처럼 "from High Voltage to Low Voltage" 로 구동할 수도 있다. 단, 하나의 검출신호선에 연결된 정전용량에는 Low전압이 동시에 인가되거나 High전압이 동시에 인가되어야 한다.

예를 들어 선간 정전용량(Cd)에는 "from Low Voltage to High Voltage"로 구동하고 쉴딩정전용량(Cin_sd)에는 "from High Voltage to Low Voltage"로 구동하면 안된다는 의미이다. 이는 부하정전용량에 전하공유현상을 유도하기 위함이며 극성이 서로 다른 전압이 동시에 인가되면 증감되는 전하의 양이 비슷한 경우가 발생하여 전하공유 현상이 미 생성될 수도 있기 때문이다. High Voltage와 Low Voltage는 상대적인 개념이다. 구동전압은 Low Voltage 및 High Voltage의 두개의 상태를 가지므로 둘 중에 하나는 Low Voltage이고 하나는 High Voltage라고 이해되어야 한다. 이러한 사상은 본 명세서에서 Low Voltage 및 High Voltage의 두 상태를 가지는 모든 전압에도 적용되며, 복수의 전압의 경우, Low Voltage 및 High Voltage의 의미는 비교되는 두개의 전압 중 하나는 낮고 하나는 높다는 의미이다.

5. 구동전압 Cycle안에서 제1단구동전압(1st Stage Driving Voltage)의 Duty와 제2단구동전압(2^nd Stage Driving Voltage)의 Duty는 서로 다르다. 제1단구동전압은 처음에 공급되는 구동전압이며, 두번째 공급되는 제2단구동전압과 전압Level의 차이가 있는 전압이다. 예를 들어 제1단구동전압이 Low Voltage이면 제2단구동전압은 High Voltage이며, 제1단구동전압이 High Voltage이면 제2단구동전압은 Low Voltage이다.

표시장치(10)에서 원거리에 설치된 CDA신호선의 시상수는 근거리 CDA신호선의 시상수보다 크므로, 원거리신호선의 신호가 포화(Saturation)되어 안정화되는 시간은 근거리의 CDA신호선에 비해 길어진다. 이로 인해, 도 14의 ZONE D처럼 원거리에 공급되는 제1단구동전압인 Low Voltage(Vd1, Vcin1)보다 제2단구동전압인 High Voltage(Vd2, Vcin2)의 인가시간(Forcing Time)이 더 길다. 또한 근거리의 CDA신호선에는 ZONE C와 같이 제1단구동전압의 길이가 길고 제2단구동전압의 길이가 짧다. 그러나 근거리 CDA신호선의 경우 ZONE A의 실시예와 같이 Cycle Time을 짧게 하는 것이 검술시간을 줄일 수 있어서 더 바람직하다.

6. 하나의 컬럼내에서 검출신호선의 길이별로 (또는 CDA 위치별로) 동일한 검출신호선에 연결된 개별 정전용량에 공급되는 제2단구동전압의 위상차가 발생할 수 있다.

도12b 및 도14를 참조하면, 선간 정전용량(Cd)에는 제2단구동전압으로 Vd2가 공급되고 쉴딩정전용량(Cin_sd)에는 제2단구동전압으로 Vcin2가 공급된다. 원거리의 CDA신호선의 선간 정전용량(Cd)의 크기는 동일한 CDA신호선의 쉴딩정전용량(Cin_sd)의 크기보다 클 수 있다. 만일 두 정전용량에 동일한 시점에 제2단구동전압을 인가하면 시상수가 작은 쉴딩정전용량(Cin_sd)의 전압이 먼저 안정된 이후에도 시상수가 큰 선간정전용량은 지속적으로 전압이 상승되는 과정에 있을 수 있다. 중첩의 원리에 따르면, 먼저 안정된 상태에 이른 쉴딩정전용량(Cin_sd)는 안정화이후 방전을 시작하며 선간정전용량의 전압이 안정되어 신호를 검출할 때까지 방전은 지속된다. 이러한 방전에 의해 검출신호선(202)에서 검출되는 신호의 오류가 발생할 수 있으므로, 쉴딩정전용량(Cin_sd)에 인가되는 구동전압은 인가시점을 달리하여 늦게 구동전압을 인가하는 것이 바람직하다. ZONE S는 이러한 기술사상에 대해 설명한 그림이다. 상단 그림의 제2전압 Vd2가 인가된 후 "Φ"의 시간 이후 쉴딩정전용량(Cin_sd)에 제2단구동전압인 Vcin2가 공급되고 있다.

근거리의 CDA신호선의 선간 정전용량(Cd)의 크기는 쉴딩정전용량(Cin_sd)보다 작을 수 있으므로 근거리의 신호선에 쉴딩정전용량 제2단구동전압이 먼저 인가된 후 선간 정전용량(Cd)에 제2단구동전압이 인가될 수 있다.

한편, 정전용량별로 구동시간을 달리하여 얻어지는 다른 이점이 있다. 구동전압은 정전용량에 인가되는 것이므로 구동전압의 최초 Rising 또는 Falling등 Transit Voltage의 제1고조파 및 제3고조파등 날카로운 전압에 의해 정전용량에 순간적인 과전류가 흐르며 이로 인해 구동전압의 전위가 변경되거나, 구동부(420)에서 구동전압을 인가하는 스위치류의 부품이 지속적으로 해(Damage)를 입을 수 있고 이러한 상황이 지속되면 부품이 손상을 받을 수도 있다. 이러한 문제를 회피하는 방법은 정전용량마다 서로 다른 구동부(420)를 사용하여 구동시점을 서로 달리하는 것이다.

7. 선간 정전용량(Cd)에 공급되는 구동전압의 크기와 쉴딩정전용량(Cin_sd)에 공급되는 구동전압의 크기는 서로 다를 수 있다.

도15는 구동부(420)에서 구동전압을 인가하는 본 발명의 실시예로서, 도15를 참조하면, 전압생성부(Voltage Generator, 이하 VG) VG1 및 VG2가 있으며 VG1의 저항 String에 공급되는 기준전압(Vref1) 및 VG2에 공급되는 기준전압(Vref2)이 있다.

기준전압(Vref1 및 Vref2)은 BGR(Band Gap Reference)에 의해 생성되는 정밀한 크기를 가지는 전압이며 두개의 기준전압(Vref1 및 Vref2)은 서로 갖거나 다른 전압일 수 있다.

구동전압은 AMP에서 생성된다. 저항 스트링에서 인용한 기준전압을 이용하여 AMP 출력전압의 크기가 결정되고 AMP에 공급되는 전원(VDD)에서 전류가 공급된다. 기준전압 및 AMP로 구성되어 구동전압을 생성하는 부분(Part)을 구동전압생성부(Driving Voltage Generator)라고 한다.

하나의 Voltage Generator에서는 여러 개의 기준전압(Reference Voltage) 및 구동전압이 생성된다. 예를 들어, 본 발명의 구동전압인 Vd1/Vd2 또는 ADC에 인가되는 기준전압전압인 ADC_top 및 ADC_btm은 VG1에서 생성(Generation)되며, Vcin1/Vcin2 및 DAC 기준전압인 DAC_top 또는 DAC_btm등은 VG2에서 생성될 수 있다.

분리된 Voltage Generator에서 별도로 생성되는 구동전압(Vd1/Vd2 및 Vcin1/Vcin2)에 의해 상술한 돌입전류(Peak Current)로 인한 전압강하 내지 부품의 손상방지가 이루어진다.

이와 같이 본 발명에서는, 서로 다른 Voltage Generator에서 생성된 구동전압이, 서로 다른 정전용량의 구동전압으로 사용될 수 있다. 예를 들어 동일한 P점에 연결된 선간정전용량에는 VG1에서 생성된 구동전압인 Vd1/Vd2가 사용되고, 쉴딩정전용량에는 VG2에서 생성된 Vcin1/Vcin2가 사용될 수 있다.

수학식4 및 도13a을 참조하면, Dual Driving의 경우 검출신호선(200)에서 검출된 Vp2-Vp1은 4.615V~4.886V이다. 일반적으로 아날로그신호를 Processing하여 ADC를 통해 디지털신호로 출력하는 과정에서 OPAMP를 많이 사용하며, Rail to Rail type의 OPAMP가 아닌 일반적인 OPAMP의 경우 Single전원의 Vdd가 전원전압으로 공급되면 공급된 전원전압만큼 충분한 출력이 형성되지 않는다. 예를 들어 Buffer로 사용되는 OPAMP의 전원이 0V를 그라운드로 하는 5V Single 전원인 경우, OPAMP의 입력신호가 5V인 경우 출력전압은 동일한 5V가 출력되어야 하나, 5V가 출력되지 않고 4.5V정도만 출력되기도 한다. 따라서 본 장치에서도 5V의 Single 전원을 사용하는 OPAMP의 경우, 도13a의 4.615V~4.886V의 전압이 정상적으로 출력되지 않고 4.5V만 출력될 수도 있다.

수학식4를 참조하면, 구동전압 (Vd2-Vd1)이나 구동전압 (Vcin2-Vcin1)의 크기를 달리하여, 도13a의 Dual Driving시의 Vp2-Vp1의 값이 4.615~4.886V의 범위가 아닌 4.5V 이하에서 형성될 수 있도록 조정할 수 있다.

예를 들어, Vd2-Vd1=5V, Vcin2-Vcin1=3V와 같이 조정할 수 있을 것이다. 이를 위해 선간정전용량 구동전압은, Vd2=5V, Vd1=0V이며, 쉴딩정전용량 구동전압 Vcin2=4V, Vcin1=1V가 되도록 설계하는 것이 가능하다. 선간정전용량 구동전압인 Vd2와 Vd1은 도15의 실시예와 같이 VG1의 저항 스트링을 통해 미세한 크기 조정이 가능하며, VG2에서 생성되는 쉴딩정전용량 구동전압도 여러가지의 크기를 갖도록 조정이 가능하므로 OPAMP의 동작점을 안전한 영역으로 설정하는 것이 가능하다.

이와 같이 본 발명은, 서로 다른 정전용량에 공급되는 구동전압의 High Voltage 또는 Low Voltage의 크기는 서로 같은 크기의 전압을 사용할 수도 있고 서로 다른 크기의 전압을 사용할 수도 있으며, 서로 다른 구동전압을 사용하여, 형성되는 전압의 위치를 조절하는 것이 가능하다. 또한 본 발명의 장치는 이러한 서로 다른 구동전압을 생성하는 복수의 전원공급기(Voltage Reference)를 제공한다.

구동전압을 생성하는 장치인 도15의 실시예는 저항 String을 사용한 일 실시예이며, 도15의 방법과 다른 방식으로도 구동전압을 생성하는 것이 가능하다. 예를 들어, Regulator를 사용하여 모든 구동전압을 하나씩 독립적으로 공급할 수 있으며, BGR(Band Gap Reference)을 사용하여 독립적인 여러 개의 구동전압을 생성하고, 이의 전류용량만 증폭하여 사용하는 방법도 있을 것이다. 그러므로 구동전압을 생성하는 방법은 도15의 실시예와 같이 저항 String을 사용하는 방법에 한정되지 않으며 다양한 방법이 사용될 수 있다.

도3의 실시예와 같이 하나의 CDA(100) 및 이와 연결된 검출신호선(202)에는 복수의 정전용량 즉, 공통전극 정전용량(Ccm) 및 선간정전용량(Cd) 및 쉴딩정전용량(Cin_sd)가 형성(made) 또는 생성(Generated)되며, 본 발명은 그 중에서 공통전극 정전용량(Ccm)을 제외한 선간정전용량(Cd) 및 쉴딩정전용량(Cin_sd)를 구동하여 검출신호선(202) 또는 이와 등가회로인 P점에서 (Vp2-Vp1)을 검출하는 <수학식4>를 유도하였다.

도6의 Ccm 구동층(6)도 Vcm1 및 Vcm2의 서로 다른 크기의 구동전압으로 구동(Driving)하면 <수학식4>의 분자에 (Vcm2-Vcm1)*Ccm이라는 항이 추가된 또 다른 수학식이 만들어 질 수 있으며, 이는 CDA(100) 및 그와 연결된 신호선에 의해 생성된 다양한 크기의 공통전극 정전용량(Ccm)에 의한 Vp2-Vp1의변동값을 더 낮게 하는데 기여할 것이다.

이상에서 살펴본 바와 같이, 하나의 검출신호선(202)은 저항을 고려하지 않을 경우, 도1 또는 도12와 같이 하나의 점(P)로 등가화 하는 것이 가능하며, 그 검출신호선(202)으로 인해 생성된 복수의 정전용량 즉, 공통전극 정전용량(Ccm) 및 선간정전용량(Cd) 및 쉴딩정전용량(Cin_sd)의 일측은 P점에 공통으로 병렬 접속되고, 공통전극 정전용량(Ccm)를 제외한 나머지 정전용량의 타단에 구동전압을 인가하여 P점에서 Vp1이나 Vp2나 Vp2-Vp1을 검출하는 과정을 설명하였다. 또한, P점에서 Vp1을 검출하거나 Vp2를 검출하거나 Vp2-Vp1을 검출하는 과정을 또 다른 용어인 "신호를 검출한다"라는 표현으로도 사용하였다.

지금부터는 도12b를 참조하여, 구동전압을 인가하여 오브젝트를 검출하는 본 발명의 실시예를 설명한다.

수학식4는

이다. 수학식4를 정성적으로 분석해 보면, 도12b에서 Vp1을 결정하는 Vd1을 선간 정전용량에 인가하고 Vcin1을 쉴딩정전용량에 인가하여 P점의 전압이 안정될 때까지 소정의 시간을 기다린 후, 신호검출기(410)로 이때의 P점의 전압을 검출하면 이는 Vp1이 된다. 이후 Vp2를 검출하기 위하여 Vd2 및 Vcin2를 인가한 후 소정의 시간을 기다려 P점의 신호가 포화상태(또는 목표값)에 도달하는 동안 기다린 후 신호검출기(410)로 P점의 전압을 검출한다. <수학식4>는 이렇게 검출된 Vp1과 Vp2의 차이이다.

본 발명은 표시장치(10)의 상면에 오브젝트(20)가 위치(Positioning)하면 오브젝트(20)의 출현여부 및 표시장치(10)상에서의 오브젝트(20)의 위치(Coordinate)를 오브젝트정전용량(Cobj)의 변화량으로 알아내는 것을 목표로 한다.

도4를 참조하면, CDA(100)의 상면에 오브젝트(20)가 위치하면 CDA(100) 및 오브젝트(20) 사이에는 오브제트 정전용량(Cobj)이 형성되며 오브젝트 정전용량의 크기는, Cobj=ed/S이다. 여기에서 "d"는 오브젝트(20)와 CDA(100)의 거리(Distance)이며 "S"는 오브젝트(20)와 CDA(100)의 대향면적이다.

간극 "d"를 결정하는 요소는, CDA(100)와 오브젝트(20)(Object) 사이의 보호유리나 보호필름 등으로 구성된 보호층(7) 및 CDA(100)와 보호층(7)을 접합하는 Adhesive등의 투명접착체(미 도시) 및 오브젝트(20)가 보호층(7)의 상면에 닿지 않을 때는 공기(Air)층 등이다.

오브젝트 정전용량(Cobj)의 크기는, 오브젝트(20)와 CDA(100)의 대향 면적을 기초로, 공기층의 두께 및 공기의 유전율(e)로 형성된 정전용량(Cair) 및 보호층의 두께 및 보호층 소자의 유전율(e)로 형성된 정전용량(Cgls) 및 투명접착제의 두께 및 투명접착제소자의 유전율(e)를 기초로 형성된 정전용량(Cadh)의 복합정전용량(Cair 및 Cgls 및 Cadh의 직렬연결)으로 결정된다.

일반적인 실시예의 경우 4mm x 4mm의 면적을 가지는 오브젝트(20)가 CDA(100)의 상면에 있는 보호층(7)인 0.5mm 두께의 보호유리에 닿았을 때, 계산에 의하면 CAD(100) 및 오브젝트(20) 사이에는 0.5pF~1pF 사이의 정전용량이 형성된다.

CDA(100)의 상면에 형성된 이러한 오브젝트 정전용량(Cobj)는 일측이 CDA신호선(200)과 등가인 P점에 접속되고, 타측은 오브젝트의 전위(Voltage Level)인 Vobj에 연결된 것으로 등가화 할 수 있다. 만일 오브젝트(20)가 사람의 손가락(Finger)이면, 오브젝트(20)의 전위(Vobj)는 대지 그라운드인 0V이며 Pen의 경우에는 펜의 출력전압이다.

도12b는 공통전극 정전용량(Ccm)을 제외한 선간정전용량(Cd) 및 쉴딩정전용량(Cin_sd)에 구동전압을 인가하는 본 발명의 실시예로서, 오브젝트 출현에 의해 생성된 오브젝트 정전용량(Cobj)가 부가된 경우에, 검출신호선(200)에서 전압을 검출하기 위한 본 발명의 일 실시예이다. 도12b 및 <수학식4>를 참조하면, 오브젝트(20)가 사람의 손가락인 경우 오브젝트(20)의 전위(Vobj)는 일정하므로 중첩의 원리에 의하여 수학식4는 수학식5와 같이 유도된다.

본 발명은 오브젝트(20)의 존재를 오브젝트 정전용량(Cobj)의 크기로 알아내는 것이므로, 오브젝트(20)가 없을 때 P점의 전압인 <수학식4>와 오브젝트(20)가 있을 때의 P점의 전압인 수학식5의 차이를 알면 오브젝트(20)의 존재여부 또는 접촉면적을 아는 것이 가능하다. 수학식6은 수학식4 - 수학식5 로 정의되며 다음과 같다.

수학식6을 참조하면, 수학식4와 수학식5의 차이는 분모항의 오브젝트 정전용량(Cobj) 유무의 차이이다. 따라서 수학식4의 값을 기초로 수학식4의 변화량을 감지하면 오브젝트 정전용량(Cobj)의 크기를 전압으로 검출하는 것이 가능하다.

오브젝트가 없을 때 수학식4에 의해 검출된 신호를 "제1검출신호"라고 하고, 오브젝트가 있을 때 <수학식5>에 의해 검출된 신호를 "제2검출신호"라고 하면, 제1검출신호와 제2검출신호의 차이로 오브젝트 정전용량(Cobj)의 크기를 검출하는 것이 가능하다.

"제1검출신호"에 대한 "제2검출신호"의 변화량을 알기 위해서는, 기준이 되는 "제1검출신호"는 보존되고 호출되어, 규칙적으로 검출되는 제2신호와의 차이를 파악해야 하므로 제1검출신호는 메모리에 기록되어 보존되어야 한다.

도16a 내지 도16d는 차동증폭기의 사용에 관한 본 발명의 일실시예로서, 차동증폭기는 신호검출부(410)에 포함되어 있다.

차동증폭기는 Positive input 단자로 입력되는 전압과 Negative Input 단자로 입력되는 전압의 차이를 증폭하는 소자로서, Feedback 저항과 Positive Input단자에 연결된 저항 들과의 비(Ratio)에 의해 증폭율이 결정되는 소자이다. (본 실시예에서는 증폭율을 결정하는 저항의 연결은 생략하였다)

도16a은 제1검출신호와 동일한 복제된 DAC code를 추출하는 과정(Process)에 관한 본 발명의 일 실시예이다.

Positive input 단자에는 아날로그(Analog) 전압을 출력하는 DAC(Digital to Analog Converter)이 연결되어 있고, Negative Input 단자에는 "제1검출신호"가 연결되어 있다. 제1검출신호는 검출신호선(200)에서 검출되므로 검출신호선이 차동증폭기의 Negative Input 단자에 연결된다.

DAC은 디지털 code가 주어지면 아날로그 전압을 출력하는 장치이며, 차동증폭기의 Positive Input단자에는 DAC출력이 연결되기 때문에 차동증폭기에는 두개의 아날로그 전압이 연결되었고 차동증폭기는 사전에 설정된 저항비에 따른 증폭율로 두 전압차이를 증폭한다. 차동증폭기가 전하증폭기(Charge AMP)와 동일한 구조로 형성되면 증폭율은 커패시터의 비율에 따라 결정될 수도 있다. 전하증폭기의 입력 커패시터의 크기를 C1이라고 하고 귀환 커패시터(Feedback Capacitor)의 크기를 C2라고 하면 증폭율은 -C1/C2로 결정된다.

차동증폭기의 출력전압인 Vo는 아래의 수학식7에 따른 전압이다.

DAC_ini는 DAC의 최초 출력값이며 임의의 값이다. 또는 그 이전에 사용하던 복제된 DAC값일 수도 있다. 온도의 변화에 따라 반도체IC(400)의 회로소자 특성이 변경되어 검출신호선에서 검출되는 제1검출신호는 수시로 변경되고, 제1검출신호를 추종하는 복제된 DAC값도 수시로 변경되어야 하므로, 변경된 DAC의 보정을 위해 메모리에 저장된 old DAC값을 호출하여 보정된 new DAC값을 구하는 경우, 메모리에 저장된 DAC값이 DAC_ini의 목적으로 사용될 수 있다. New DAC 값은 old DAC값에 비해 큰 차이가 발생하지 않으므로 빠른 시간안에 new DAC의 추출이 가능하다. 그러나 본 장치에 전원이 인가되어 메모리에 저장된 DAC값이 없는 경우에는 임의의 DAC값을 DAC_ini로 설정하고 차동증폭기의 출력을 감시하면서 DAC_ini의 값을 변경해 나가야 한다. Gain은 차동증폭기의 증폭율이다.

수학식7에서 DAC_ini의 전압의 크기가 제1검출신호의 전압과 동일하면, Vo는 0V(Zero Volt)가 된다. 즉, 오브젝트 미 출현시 <수학식4>에 기초하여 도12b의 선간 정전용량(Cd) 및 쉴딩정전용량(Cin_sd)에 구동전압을 인가하고 DAC_ini의 값을 조정하여 차동증폭기에서 검출되는 Vo값이 0V가 될 때의 DAC_ini 값은 제1검출신호와 동일한 값이며, 이때 추출된 DAC Code는 제1검출신호의 복제된 값(Copied Value 또는 Same Value)인 DAC_copy로 표시한다. (DAC_copy는 DAC에서 출력되는 복제된 전압을 의미할 수도 있다)

동일한 방법으로 모든 CDA(100)에 대해 제1검출신호의 크기가 복제된 DAC code를 추출하고 CDA별로 반도체IC(400)의 메모리에 저장한다.

도17은 DAC을 저장하는 메모리에 관한 본 발명의 일 실시예이다.

상기 <수학식7>에 의해 모든 CDA(100)에서 검출된 제1검출신호는 DAC Code로 메모리에 저장되며 메모리에 저장된 DAC_rxcy는 도3의 x행과 y열에 위치한 CDA(100)에서 검출된 복제된 DAC code이다. 예를 들어 DAC_r2C1은 도3의 A1 CDA(100)에서 검출된 제1검출신호와 동일한 DAC code이다.

메모리에 복제된 DAC의 형태로 저장된 제1검출신호는, 해당 CDA(100)의 제2검출신호를 검출할 때 마다 호출되어 도16b내지 도16d의 실시예에 관한 차동증폭기의 Positive 또는 Negative Input 단자에 연결되거나 보정된 DAC 값을 구하기 위하여 도16a의 실시예에서 사용된다.

도16b는, 복제된 DAC을 이용하여 차동증폭기의 출력신호 V1을 검출하는 과정에 대한 본 발명의 일 실시예이다

차동증폭기의 Negative Input 단자에는, 오브젝트의 출현에 의해 <수학식5>에 기초한 제2검출신호가 형성되는 검출신호선(202)이 연결되었고, 제1검출신호의 복제된 DAC전압 Positive Input 단자에 연결되었다.

이러한 연결방식에 의해 도16b의 실시예에 따른 차동증폭기의 출력은 <수학식6>과 동일한 수학식4 - 수학식5 또는 (제1검출신호-제2검출신호)인 V1 전압을 출력한다. 도16b의 실시예에서, 차동증폭기의 출력전압 V1을 형성하는 전달함수(Transfer Equation)는 다음의 <수학식8>이다.

수학식8을 참조하면, V1은 제1검출신호인 DAC_copy와 제2검출신호의 차이에 의해 차동증폭기에서 출력되는 값이다. 제2검출신호는 오브젝트 정전용량(Cobj)의 크기에 따라 변하는 신호이므로, 차동증폭기 출력 V1은 오브젝트 정전용량(Cobj)의 크기만이 변수(Variable)로 작용하며, 오브젝트 정전용량(Cobj)의 크기에 따라 크기가 변하는 전압이다.

도16c은 하나의 차동증폭기에 복수의 신호선을 연결하는 방법에 관한 본 발명의 실시예이다.

본 발명의 실시예는 제1검출신호를 디지털형태의 data로 메모리에 저장하기위해 DAC을 사용한다. DAC은 메모리에서 순차적으로 호출되고, 호출된 DAC의 출력전압은 차동증폭기 일측 입력단자에 연결되며, 복제된 DAC의 주인(Master)인 CDA의 검출신호선(202)이 차동증폭기의 타측 입력단자에 순차적으로 연결되어 전압차이가 차례로 출력된다. 본 발명의 실시예에서는 2개 또는 그 이상의 개수를 가지는 DAC장치를 사용할 수 있으나, 많은 수의 DAC을 사용하면 반도체IC(400)의 면적이 증가하고 DAC을 제어(Control)하는 Logic회로의 설계 및 구성이 복잡해지며 소비전류가 증가한다는 문제가 있으므로 바람직하게는 1개의 DAC을 사용한다.

또한 본 발명은 2개 또는 그 이상의 개수를 가지는 ADC장치를 사용할 수 있으나, 많은 수의 ADC를 사용하면 반도체IC(400)의 면적이 증가하고 ADC를 제어(Control)하는 Logic회로의 설계 및 구성이 복잡해지며 소비전류가 증가한다는 문제가 있으므로, 바람직하게는 하나의 ADC만 사용하며, ADC는 차동증폭기의 출력단자에 연결되어 시분할방법(Time Sharing Method)으로, 출력되는 전압 V1을 디지털 코드로 변경하는 프로세싱을 진행한다

DAC 및 ADC를 시분할방법으로 사용하기 위한 차동증폭기의 구성은 아래의 세가지 방법이 있다.

* DAC 및 ADC를 이용한 차동증폭기 구성에 관한 첫번째 방법의 실시예

하나의 검출신호선(200)마다 하나의 차동증폭기를 사용하는 방법이며 하나의 그룹안에 포함된 컬럼의 개수만큼 차동증폭기가 필요하다.

DAC은 하나의 입력코드에 대응하여 하나의 전압만을 출력하므로, DAC은 하나의 차동증폭기에서 프로세싱이 완료된 후 다음 차동증폭기에 재 연결되는 등 하나의 그룹에 포함된 컬럼의 개수만큼 설치된 차동증폭기에 차례로 연결된다.

ADC는 DAC과 동일하게 위치이동을 하며 DAC과 동일하게 복수의 차동증폭기에 순차적으로 연결된다.

복수의 차동증폭기에서 V1이 순차적으로 출력되면, ADC의 프로세싱으로 전압 V1이 디지털 값으로 변환되고 메모리에 임시 저장되어 CPU(460)에 의해 필요한 정보가 추출된다.

첫번째 컬럼그룹의 프로세싱이 완료되면 두번째 컬럼그룹에서 프로세싱이 진행되며 세번째 또는 네번째 그룹 등이 존재하면, 사전에 정의된 순서에 따라 모든 그룹에 대한 프로세싱이 순차적으로 진행된다.

첫번째 방법의 실시예의 경우, 검출신호선(202)마다 차동증폭기가 연결되어 있으므로 검출신호선에서 형성되는 신호가 안정적이라는 장점이 있지만 차동증폭기의 개수가 증가하고 DAC 및 ADC가 모든 차동증폭기의 입력 또는 출력에 연결되어야 하므로 배선(Layout)이 복잡 해지며 차동증폭기의 개수증가로 소비전류가 증가되고 반도체IC(400)의 면적이 증가된다는 단점이 있다.

* DAC 및 ADC를 이용한 차동증폭기 구성에 관한 두번째 방법의 실시예

두번째 방법의 실시예는, 컬럼그룹마다 하나의 차동증폭기를 사용하며 컬럼그룹의 모든 검출신호선이 하나의 차동증폭기에 연결되는 방법이다. 차동증폭기의 개수는 그룹의 개수만큼만 필요하므로 첫번째 방법의 실시예에 비해 차동증폭기의 수량이 감소함에 따라 소비전류 및 Layout에 대한 이점이 있다.

도16c의 AMP 입력신호선 선택부(450-2)는 차동증폭기에 입력되는 검출신호선 중 하나를 선택하는 스위치이다. 하나의 그룹에는 10개의 컬럼이 있는 것으로 가정하였으므로 10개의 검출신호선이 차동증폭기로 입력되며, 반도체IC(400)의 CPU(460) 또는 Logic부의 제어(Control)에 의해 AMP 입력신호선 선택부(450-2)의 스위치 중 하나만 선택적으로 턴온된다. 턴온된 스위치를 제외한 나머지 스위치는 턴오프된 상태에서, 턴온된 스위치에 연결된 CDA(100)의 복제된 DAC이 메모리에서 호출되어 차동증폭기에 연결되면 두 전압의 차이가 출력되고 DAC과 pair로 동작하는 ADC에 의해 프로세싱이 진행된다.

* DAC 및 ADC 및 차동증폭기 구성에 관한 세번째 방법의 실시예

세번째 방법의 실시예는, 각 그룹에서 출력되는 컬럼 별 검출신호선이 하나의 차동증폭기를 공용으로 사용하는 방법으로서, 하나의 차동증폭기만 사용하는 실시예이다.

Loader(450)는 컬럼그룹마다 설치되며, 복수의 그룹에 설치된 각 Loader에서 출력되는 신호선을 동일한 출력성분끼리 연결하여, 하나의 Loader(450)처럼 동작하게 하고, 프로세싱이 필요한 컬럼그룹의 Loader(450)만 활성화하면 하나의 차동증폭기로 모든 CDA를 프로세싱 하는 것이 가능하다.

Loader(450)가 표시장치에 설치되고, AMP입력신호검출부(430-2) 및 차동증폭기(430-1)가 반도체IC(400)에 설치되는 경우, Loader의 출력은 표시장치(10)와 연결된 연결부재(300)를 통하여 AMP입력신호검출부(430-2)로 입력된다. Loader(450)에는 컬럼그룹을 구성하는 복수의 컬럼의 개수만큼의 검출신호선(202)이 입력되고 출력되므로, Loader(300)의 출력이 연결부재(300)를 통하여 AMP입력입력검출부로 전달되는 검출신호선의 개수는 최소한 컬럼그룹내 포함된 컬럼의 개수만큼이다. 일반적으로 컬럼그룹내 컬럼의 개수가 10여개 정도이며 검출/구동스위치그룹(437)을 위해 디코더(436)에 입력되는 반도체IC(400)의 출력 및 구동전압 등을 위한 신호선 등이 10여개 정도이므로, 연결부재(300)를 통하여 반도체IC(400) 및 표시장치(10)와 연결되는 연결부재(300)의 접합부(301)의 패드(pad)수는 20여개 정도이고, 이로 인해 연결부재(300)의 폭도 좁아지므로 본 장치가 표시장치(10)에 설치되어 구성되는 모듈의 형태는 단순해지고, 표시장치의 Source IC의 출력이 없는 좌측이나 우측의 코너부분에 접합부(301)를 간단히 설치하는 것이 가능하다.

도18a은 하나의 차동증폭기를 사용하기 위해, 복수의 Loader(450-1, 450-2)에서 출력되는 검출신호선의 개수를 줄이는 본 발명의 일 실시예이며, 도18b는, 도18a에 사용되는 소자들 간의 신호흐름에 대한 본 발명장치의 일 실시예이다. 이하에서는 도18a 및 도18b를 참조하여, 차동증폭기(430-1)를 하나만 사용하는 일 실시예 및 각종 소자(Component)들간 신호흐름에 대해 설명한다.

도 18-1의 실시예에서는, 20개의 컬럼을 좌그룹 및 우그룹 등 두개의 그룹으로 분리하여, 왼쪽 COL1부터 COL10까지 10개의 컬럼이 포함된 그룹을 Group1으로 호칭하였으며, 오른쪽 COL11부터 COL20까지 10개의 컬럼이 포함된 그룹을 Group2로 호칭하였다.

도18a의 일 실시예에서, 하나의 컬럼에는 원거리 1번 CDA부터 근거리 25번 CDA등 25개의 CDA(100) 및 각 CDA와 연결된 25개의 CDA신호선(200) 이 설치되어 있다. 본 발명에서는 하나의 컬럼에 포함된 25개의 CDA중 사전에 설정된 순서에 의해 순차적으로 CDA를 선택하여 선택된 CDA(100)에서의 오브젝트 정전용량(Cobj)를 검출한다. 각 컬럼에서 선택된 검출CDA(100)의 위치(번호)는 컬럼마다 다를 수 있으나, 바람직하게는 각 컬럼에서 선택된 검출CDA(100)의 위치는 동일하며, 이로 인해 하나의 그룹에서 동일한 행(Row)의 모든 CDA(100)들은 검출CDA로 동작한다.

본 발명은, 하나의 검출CDA에 연결된 검출신호선(202) 및 검출신호선과 인접한 복수의 구동신호선(201)을 선택하며, 검출CDA에서는 오브젝트를 검출하고 구동신호선에는 구동전압을 인가한다.

n번째(nth) 검출신호선이 선택되면, 한쌍(one pair) 또는 복수의 구동신호선쌍(Pair)을 선택할 수 있다. n번째 검출신호선 및 한쌍의 구동신호선을 선택하는 경우, 구동신호선은 [(n-1), (n+1)]의 한쌍이 선택된다.

하나의 컬럼에서 n번째 CDA가 검출CDA로 선택되면 m의 개수만큼 쌍(Pair)의 구동신호선을 선택할 수 있다. 즉, "CDA(n, ±m), 1, 2, … m. m은 양의정수"에서, CDAn은 검출신호선의 행 번호(Row Number)이고, 구동신호선의 행 번호는 (CDA(n±m), m=1부터 m까지)이고, m은 구동신호선의 쌍 개수(a number of pair)이다. 예를 들면, 하나의 컬럼에서 검출신호선 및 구동신호선이 (10, ±3)으로 표시되는 경우, 10번째 행의 CDA가 검출CDA이며, 세쌍의 검출신호선이 선택되며, 세쌍의 검출신호선의 행 번호는 (9,11)/(8,12)/(7,13)이다.

복수의 그룹을 가진 본 발명의 장치에 있어서, 첫번째 그룹에서 n번째행(Row)에 포함된 모든 CDA의 프로세싱이 완료되면, 나머지 그룹에서도 동일한 n번째 행에 포함된 모든 CDA가 선택되어 프로세싱이 진행된다. 또 다른 일 실시예는, 사전에 설정된 방법에 의해 다른 위치의 행에 있는 CDA가 프로세싱이 될 수도 있다. 일실시예로, 4개의 그룹을 가진 본 발명의 장치에 있어서, 첫번째 그룹은 10번째 행에서 프로세싱이 진행되지만, 두번째 그룹은 첫번째 행에서 프로세싱의 진행되고 세번째 그룹은 5번째 행에서 프로세싱이 진행되고 네번째 그룹은 첫번째 행에서 프로세싱이 진행될 수 있다.

도18a의 실시예는 두개의 그룹으로 분리되었으며, 좌그룹의 프로세싱이 진행된 후 우그룹의 프로세싱이 진행되며, 모든 컬럼의 동일한 행(Row)에 위치한 CDA(100)에서 프로세싱이 진행되는 것으로 가정하였다.

도18b를 참조하면, n번째 행의 프로세싱이 완료되면 n+1번째 행의 프로세싱이 진행되며 이후 미 도시된 n+2번째 행의 프로세싱이 진행되는 등 마지막 행까지 또는 사전에 설정된 행까지 프로세싱이 진행된다. 복수의 그룹에서 동시에 프로세싱이 진행될 수 있으나, 구동시의 돌입전류 및 검출신호선에서의 방전 또는 ADC나 DAC의 증량 등의 문제가 있으며, 바람직하게는 하나의 그룹에서 프로세싱이 완료된 후 다음 그룹에서 프로세싱이 진행되는 등 하나의 그룹에서만 프로세싱이 진행되어야 한다. 도18의 실시예에서는 Group1에서 프로세싱이 진행된 후 Group2에서 프로세싱이 진행되는 것으로 가정하였다.

하나의 컬럼에서도 검출CDA(102)를 선택하는 여러가지 방법이 있을 수 있다. 예를 들어 홀수행의 CDA만 프로세싱을 진행할 수 있으며, 짝수행의 CDA만 프로세싱을 진행할 수도 있다. 또는 선택된 행의 CDA를 기준으로 두개의 CDA를 건너뛰고 세번째 CDA를 프로세싱 하는 등 2C+1(C=0,1, 2,..양의정수)과 같은 수학식으로 CDA의 행번호를 결정할 수도 있고 동일한 방법으로 3C+1(C=0,1,2..양의정수)와 같이 설정될 수도 있다. 전체의 CDA를 스캔(Scan)하지 않고 부분적으로 Scan하는 것은, 오브젝트의 존재 유무만을 판단하기 위한 것으로서, 스캔시간이 줄어들기 때문에 소비전류가 감소한다. 만일 오브젝트가 검출되면 전체 CDA를 스캔하여 오브젝트의 정밀한 위치좌표를 구하게 된다.

도18의 SG1과 SG2에서 번호는 그룹의 번호이며, SG1,1-1은 그룹1의 컬럼1의 스위치그룹1이라는 의미이다. 도18에는 컬럼마다 3개의 스위치그룹이 설치되어 있다. 이는 "(n, ±m), m=1"의 경우이며, n번째 검출신호선을 중심으로 한쌍의 검출신호선이 선택되므로 3개의 스위치그룹이 필요하다. 만일, "(n , ±m), m=1, 2"의 경우에는 컬럼마다 5개의 스위치그룹이 필요할 것이다.

복수의 스위치그룹 중 하나는 검출신호선을 선택하는 검출스위치그룹(437-1)이고 나머지는 구동스위치그룹(437-2)이다. 도 18-1의 실시예에서는, 중심의 스위치그룹을 검출스위치그룹(437-1)로 가정하였으며 좌우의 스위치그룹을 구동스위치그룹(437-2)로 가정하였다.

하나의 컬럼에 포함된 모든 CDA는 해당 컬럼의 모든 스위치그룹에 입력되고 스위치그룹마다 하나씩 출력된다. 도18a의 실시예서는, 하나의 컬럼에 포함된 25개의 CDA(100) 및 25개의 CDA신호선(200)이 3개의 스위치그룹에 모두 입력된다.

내부스위치(438)의 입력단자마다 CDA신호선(200)이 하나씩 연결되며, 스위치그룹마다 하나의 내부스위치(438)가 턴온 되어 스위치그룹(437)마다 하나의 CDA신호선이 출력된다.

본 발명의 CDA가 표시장치(10)에 설치되고 검출/구동스위치그룹(437)도 표시장치에 설치되는 경우, 내부스위치(438)는 표시장치(10)의 화소data를 출력하는 스위칭소자와 동일한 소자를 사용하는 것이 바람직하다. 표시장치(10)의 화소data를 출력하는 스위칭소자는 표시장치(10)의 Gate Drive IC에서 출력되는 on/off제어신호에 의해 턴온 또는 턴오프 되며, 표시장치(10)의 Source Drive IC에서 출력되는 화소정보를 화소(Pixel)에 전달하는 역할을 하는 소자이며 내부스위치(438)도 이와 동일한 기능을 한다.

따라서, 표시장치(10)의 화소용 스위칭소자를 제조하는 공정에서 동일한 mask를 사용하여 본 발명의 스위치그룹(437)에 포함되는 내부스위치(438)을 제조하면, 별도의 공정없이 내부스위치(438)를 제조하는 것이 가능하다.

또한, 내부스위치(438)가 표시장치(10)의 화소용 스위칭소자와 동일한 경우 내부스위치(438)에 사용되는 턴온 및 턴오프 전압은, 표시장치의 Gate Drive IC에서 출력되는 턴온 및 턴오프 전압을 사용할 수 있으므로, 본 발명의 디코더(436) 출력이 Gate Drive IC의 출력전압과 동일하도록 설정하면, 안정적으로 내부스위치(438)의 턴온 또는 턴오프 동작을 시키는 것이 가능하다.

스위치그룹(437) 및 디코더(436)가 표시장치에 설치되는 경우, 디코더에서 출력되는 신호의 Level은 표시장치(10)의 Gate Drive IC에서 출력되는 High 및 Low 전압과 동일한 것이 바람직하다. 또한 Gate Drive IC가 표시장치(10)에 내장된 경우 디코더(436)에 사용되는 스위칭소자도 Gate Drive IC에 사용된 동일한 스위칭소자인 것이 바람직하며, Gate Drive IC의 스위칭소자의 제조공정과 동일한 공정에 의해 제조되는 것이 바람직하다. 또한, 디코더(436)가 표시장치(10)의 Gate Drive IC에서 출력되는 High 및 Low 전압과 동일한 전압을 출력하기 위하여 디코더(436)에는 표시장치(10)의 Gate Drive IC에서 사용하는 High 및 Low 전압과 동일한 전압이 공급되어야 한다. 일 실시예로 디코더의 출력을 담당하는 소자가 CMOS인 경우 CMOS의 Source 단자에는 Gate Drive IC에서 사용하는 High 전압이 연결되며, CMOS의 Drain 단자에는 Gate Drive IC에서 사용하는 Low 전압이 인가된다.

일반적으로, 표시장치(10)에 사용되는 상기의 하나의 Gate Drive IC는 수백개의 출력 중 하나의 출력만 턴온 전압을 출력하고, 나머지 출력은 턴오프 전압이다. 본 발명의 디코더(436)도 수십개의 출력 중 하나의 출력만 내부스위치(438)를 턴온 시키는 턴온 전압이고 나머지는 내부스위치(438)의 턴오프 전압이다. 도18a의 실시예는, 하나의 컬럼에 25개의 CDA(100)가 설치되어 있으므로, 디코더의 출력은 적어도 25개가 필요하며, 25개(G0~G24)의 디코더(436) 출력 중 턴온 전압이 출력되는 출력선 번호(Output Line Address)는 도18b의 Decoder out에 "Gn"으로 표시하였다. Decoder out이 "Gn"이므로 25개의 디코더 출력 중 n번째 Line에서 출력되는 전압이 턴온 전압이라는 의미이다. NMOS로 구성된 스위칭소자(438)의 턴온 전압은 High Voltage이지만 PMOS로 구성된 스위칭소자(438)의 턴온 전압은 Low Voltage이다. 따라서 디코더(436)에서 출력되는 하나의 턴온 전압은 High전압이거나 또는 Low전압일 수 있다.

디코더(436)의 출력을 제어하는 입력제어신호는 반도체IC(400)의 CPU(460)나 Logic부에서 출력되어 디코더(436)로 입력된다. 만일 디코더(436)가 표시장치(10)에 설치되는 경우, 반도체IC(400)에서 출력되는 High 및 Low Level로는 디코더(436)의 제어가 안될 수 있으므로, 반도체IC(400)에서 출력되는 Level은 표시장치(10) 내부에 설치된 레벨 시프트(Level Shifter)(439)에서 표시장치(10)에 사용되는 스위칭소자의 High 및 Low Level로 변경된다. 레벨 시프트(Level Shifter)(439)에 의해 반도체IC(400)에서 출력되는 High전압은 표시장치(10)에서 사용되는 스위칭소자의 High Level로 변경되며, 반도체IC(400)의 Low Level 출력은 표시장치 스위칭소자의 Low Level로 변경된다. 예를 들어, 반도체IC(400)에서 출력되는 Low전압인 0V는 레벨 시프트(Level Shifter)(439)에서 표시장치(10)에 사용되는 스위칭소자의 Low Level 전압인 -6V로 변경되며, 반도체IC(400)에서 출력되는 High Level 전압인 3V는 표시장치(10)에 사용되는 스위칭소자의 High Level 전압인 10V로 변경된다.

도18a의 스위치그룹(437)은 25개의 디코더 출력을 필요로 하므로 5개의 디코더 입력제어신호가 필요하며, 디코더에서 출력되는 신호의 개수가 2ⁿ을 초과하지 않도록 입력제어신호의 개수 n이 결정된다.

한편, 디코더(436)에 입력되는 입력제어 신호는 2개의 신호로 대체될 수 있다. 일반적으로 표시장치(10)의 Gate Drive IC에는 Shift Register방식의 회로가 사용되며, Shift Register는 두개의 입력신호에 기초하는 복수의 출력신호 중 하나의 신호만 High로 출력시키는 소자이다. Shift Register는 Start Clock 및 Clock등 2개의 신호선으로 이루어지며, Start Clock에 High 신호가 하나 주어지면, 지속적으로 High와 Low를 반복하는 Clock의 Low에서 High로 변하는 시점에 Shift Register 최초의 출력신호(G0)가 High로 출력되며, 이후에는 "Start Clock"이 Low 상태를 유지해도 "Clock"이 High가 될 때마다 Shift Register의 출력이 순차적으로 High로 출력된다. 이러한 결과로 Shift Register의 G0부터 Gn까지의 출력 중 G0가 최초 High가 되며 이후에 G1출력이 Hi가 되며 이후에는 G2부터 마지막 신호까지 순차적으로 High가 출력된다.

이러한 Shift Register의 일실시예로, Shift Register가 표시장치(10)의 Gate Drive소자로 사용되며 표시장치(10)의 Gate Line의 개수가 256개인 경우, 표시장치(10) 외부의 T-Con은 Start Clock을 High상태로 만들어주고 256개의 Clock을 인가하면 G0부터 G255까지 256개의 Shift Register 출력 중 하나의 출력만 순차적으로 High신호를 출력하게 된다. 만일 표시장치에 사용되는 스위치 턴온 신호가 Low 신호이면 Gate IC에서 출력되는 모든 신호에 Inverter를 추가하여 상태를 변경시키는 것이 가능하다.

디코더(436)가 표시장치에 설치되는 경우, 디코더(436)의 출력도 표시장치(10)의 Gate Drive IC의 Shift Register의 실시예와 동일하게 적용할 수 있으므로, 디코더(426)는 Shift Register의 구조로 설계되며, 2개의 입력제어 신호인 Start Clock과 Clock 및 컬럼에 포함된 CDA의 개수만큼의 출력신호선을 갖는다. 또한 Start Clock 및 Clock의 Logic에 의해, 출력신호선의 하나는 순차적으로 High 전압이 출력된다. Gate Drive IC는 표시장치(10)의 좌측이나 우측에 설치되며 LCD나 OLED에 사용되는 스위칭소자로 구성되는 경우가 있다. 이러한 경우, 디코더 회로는 표시장치의 Gate Drive IC에 적용된 Shift Register 회로와 동일한 구성을 가질 수 있으며, 디코더 회로는 표시장치의 Gate Drive IC가 제조될 때 동일한 마스크를 사용하여 동일한 공정으로 제조되는 것이 가능하다.

도18의 실시예에서 검출스위치그룹(437-1)의 출력이 CDAn일 때 즉, n번째 CDA가 검출스위치그룹(437-1)에서 선택될 때, 도7d의 실시예와 동일하게 구동스위치그룹3에서 선택된 구동신호선은 CDA(n+1)번째에 해당하는 구동신호선이고, 구동스위치그룹1에서 선택된 구동신호선은 CDA(n-1)번째에 해당하는 구동신호선으로 가정하였다. 또한 도18a 및 도18b의 실시예에서, Group1에서 프로세싱된 Row가 Group2에서도 동일하게 프로세싱이 진행되는 것으로 가정하였다.

디코더(436)의 on/off제어신호에 의해 검출스위치그룹(437-1)에서 선택된 컬럼1의 검출신호선(210)은 제1그룹 Loader(450-1)로 입력되며, 컬럼2 (COL2)내지 컬럼10(COL10)에서 하나씩 선택된 컬럼 검출신호선들도 모두 제1그룹 Loader(450-1)에 입력된다. Group2에서도 동일하게 컬럼11(COL11)부터 컬럼20 (COL20)에서 검출스위치그룹(437-1)에서 하나씩 선택된 검출신호선은 제2그룹 Loader(450-2)에 입력된다.

Loader(450)는 입력신호가 그대로 출력되는 특성을 가지는 본 발명의 소자이며, "LD"라고 하는 제어신호가 Enable 상태가 되면 모든 입력신호가 동시에 출력되는 특성을 갖는다. Loader(450)는 스위치의 조합으로 구성되어 있으며 입력신호의 크기를 손실없이 출력하는 특성을 갖는다. 이러한 특성은 LCD의 TFT나 OLED의 스위칭소자와 동일하므로 Loader가 표시장치에 설치되는 경우 Loader(450)에 사용되는 스위치는 표시장치에 사용되는 동일한 스위치를 사용하는 것이 바람직하며 표시장치의 스위치가 제조되는 공정에서 동일한 마스크를 사용하여 제조되면 표시장치와 동일한 특성을 확보할 수 있으며 제조비용이 절감되는 효과가 있다.

또한, Loader(450)가 표시장치에 설치되는 경우, 반도체IC(400)에서 주어지는 Loader(450)의 제어신호인 "LD" 신호도 Loader(450)에 사용되는 스위칭소자의 on/off 특성에 적합하도록 레벨 시프트(Level Shifter)(439)에서 변경되어 Loader(450)의 "LD"단자와 연결된다. Loader(450)에 사용되는 스위치와 디코더에 사용되는 스위치가 동일한 스위치인 경우에, Level Shift를 통과한 "LD" 및 Decoder(436) 입력신호의 Hi 및 Low Level의 크기는 동일하다.

도18a의 Loader(450)에는 10개의 출력성분(Output Element)이 있으며, out1 내지 out10까지이다. 본 발명의 일실시예는, Loader에서 출력되는 동일한 출력성분끼리 서로 연결하는 것이다. 도18a의 실시예를 참조하면, 제1그룹Loader(450-1)의 out1은 제2그룹Loader(450-2)의 out1과 연결되고, 제1그룹Loader(450-1)의 out2는 제2그룹Loader(450-2)의 out2와 연결되는 등 제1그룹Loader의 출력성분과 제2그룹Loader의 출력성분은 서로 연결된다. Loader(450)의 출력성분이 서로 연결된 상태에서 Loader(450)의 제어신호인 "LD"는 복수의 Loader중 하나만 선택적으로 Enable시키면, Enable된 Loader(450)에서만 신호가 출력되고 다른 Loader(450)들의 스위치는 모두 턴오프 된 상태이므로 검출신호선 상호의 간섭은 발생하지 않는다.

도18a 및 도18b의 실시예를 참조하면, 동일한 디코더(436)의 출력에 의해 그룹1 및 그룹2에서 동일한 행(Row)의 CDA(100)가 선택되어 제1그룹Loader(450-1) 및 제2그룹Loader(450-2)로 입력되지만, 처음에는 제1그룹Loader(450-1)의 "LD1"만 Enable 상태이므로 제1그룹Loader(450-1)의 입력신호는 모두 출력되지만, 제2그룹Loader(450-2)의 입력신호들은 "LD2"가 Disable 상태이므로 출력되지 못하므로 제2그룹Loader(450-2)의 동일한 출력성분의 신호들은 제1그룹Loader(450-1)에 영향을 미치지 않는다. 그룹1의 프로세싱이 완료되어 그룹2에서 프로세싱이 진행되는 경우, 제2그룹Loader(450-2)의 신호만 출력되어야 하므로 "LD1"은 Disable상태이고 "LD2"는 Enable상태가 되어 제2그룹Loader(450-2)를 통해 그룹2의 신호만 출력되므로 그룹2의 프로세싱을 진행하는 것이 가능하다. 제1그룹Loader(450-1) 및 제2그룹Loader(45-2)의 출력신호는 서로 간섭되면 안되며, 이보다 더 많은 그룹의 Loader(450)가 존재하는 경우에도 프로세싱이 진행되는 그룹의 Loader의 제어신호인 "LD"만 Enable상태가 되고, 프로세싱이 미진행중인 그룹의 Loader의 출력을 제어하는 "LD"는 동시점에 Enable상태가 되지 않아야 한다.

하나의 컬럼에서 검출신호선과 같이 선택된 복수의 구동신호선은 동일한 구동전압을 인가하기 위해 상호 연결되며, 구동부(420)의 단순화를 위하여 동일 그룹내의 다른 컬럼의 구동신호선과도 모두 연결되어 구동부(420)에 접속된다. 도18a의 컬럼1구동신호선(210-1)은 구동스위치그룹1과 구동스위치그룹3에서 출력된 2개의 구동신호선을 상호 연결한 것이며, 그룹1의 이러한 구동신호선은 모두 연결되어 G1_Vd의 이름을 가진 하나의 구동신호선으로 구동부(420)과 연결되었고, 그룹2의 모든 구동신호선은 G2_Vd의 이름을 가진 하나의 구동신호선으로 구동부(420)에 연결되었다.

그룹1의 프로세싱을 위하여 그룹1에만 구동전압이 인가되고 프로세싱이 진행되지 않는 그룹인 그룹2에는 구동전압이 인가되지 않는 것이 바람직하다. 또한, 프로세싱을 진행하지 않는 그룹의 구동전압은 하이 임피던스(High Impedance, Hi-z"상태로 하여 소비전류를 줄이는 것이 바람직하며, 제1단구동전압만 인가하거나 제2단구동전압만 인가될 수 있다. 따라서, 구동부는 High전압(Vd2) 및 Low전압(Vd1) 및 Hi-z등 3개의 상태를 갖는다.

Water나 Coin등을 손가락과 구분하기 위해 프로세싱이 진행되지 않는 그룹의 구동신호선에도 구동전압이 인가되는 경우도 있다. 이러한 경우 도18b의 그룹1 구동전압(G1_Vd)과 그룹2 구동전압(G2_Vd)는 동일한 형태의 구동전압을 가지며 구동부(420) 내부에서 G1_Vd와 G2_Vd는 상호 연결되어도 무방하다.

도18b를 참조하면, 그룹1의 프로세싱 시점에, 후술하는 리셋전압과 더불어 그룹1의 구동전압을 인가하는 G1_Vd를 통하여 제1단구동전압인 Vd1이 인가되고, 소정의 리셋전압을 인가하는 시간이 경과한 후 리셋전압이 차단되며, 이후 제2단구동전압인 Vd2가 인가된다. 그룹1의 프로세싱 시점에 그룹2의 구동전압은 Hi-z상태를 유지하고 있으나 그룹1의 구동전압과 동일한 형태의 구동전압이 인가되거나 Vd1이 인가되거나 Vd2가 인가될 수 있다.

그룹1의 프로세싱이 완료되면, 그룹2에 구동전압을 인가하는 구동부(420)의 G2_Vd를 통해 제1단구동전압인 Vd1과 제2단구동전압인 Vd2를 인가하는 것은 그룹1과 동일하다.

도18b의 실시예에서, 제2단 구동전압인 High 전압이 인가된 후 소정의 시간이 경과하면, AMP입력신호선 선택부(430-2)는 정해진 순서에 의해 입력된 신호를 하나씩 출력한다. AMP입력신호선 선택부(430-2)를 제어하는 "select"는, 입력된10개의 신호중 하나를 선택하여 출력시키기 위한 신호이며, 4개신호선의 Logic에 따라 입력된 10개의 신호중 하나를 선택한다. 도18b의 실시예에서는 HEX Code가 입력되며 입력된 HEX코드에 따라 출력신호가 결정된다. 예를 들어, 입력된 Select 신호의 HEX코드가 0H이면 첫번째 입력신호선인 "in1"의 신호가 출력되며, select 신호의 HEX코드가 9H이면 in10이 선택되어 in10의 신호가 출력된다. 도18b를 참조하면, AMP입력신호선 선택부(430-2)를 제어하는 "select"는, 0H부터 9H까지 순차적으로 주어지며, AMP입력신호선 선택부는 이에 반응하여 in1부터 in10까지 10개의 신호를 순차적으로 출력한다.

AMP입력신호선선택부(430-2)에서 출력된 신호는 "Block1"을 통과한다. Block1은 저역통과필터(LPF)이거나 아날로그 버퍼(Buffer)이거나 증폭기이거나 스위치 등일 수 있으며, 그 외에도 OPAMP 및 저항 및 정전용량 및 CMOS등의 조합에 의해 다양한 회로물로 구성될 수 있다. 또는 Block1을 통하지 않고 AMP입력신호선 선택부의 출력은 차동증폭기의 입력과 직결(Direct Connection)될 수도 있다.

도18b의 실시예에서 DAC의 0H나 1H등 주어진 코드는, 메모리에 저장된 복제된 DAC의 address이며, 해당 address에 저장된 DAC code를 차동증폭기와 연결된 DAC에 인가하면 DAC에서 아날로그전압으로 변환되어 검출신호선과의 전압차이가 차동증폭기에서 증폭되어 출력된다.

차동증폭기에서 출력된 신호는 Block2를 거치며 Block2도 Block1과 동일하게 필터 또는 증폭기 또는 버퍼 또는 OPAMP나 CMOS등으로 구성된 소자 등으로 구성된 회로물이며 Block2를 통과한 신호는 ADC에 의해 처리되어 메모리에 저장된다.

ADC에 의해 10개의 검출신호선에 대한 프로세싱이 완료되면, 제1그룹Loader(450-1)는 LD1에 의해 Disable되고, 그룹2의 프로세싱을 위해 제2그룹Loader(450-1)의 LD2에 Enable 신호가 주어진다.

이후 그룹1과 동일한 과정을 거쳐 그룹2의 컬럼11부터 컬럼20까지의 신호를 검출하되 CDA의 위치가 다르므로 메모리에 저장된 DAC의 address가 다르다. 도18b의 실시예에서는 편의상 11번째 컬럼의 n번째 CDA에 대응하는 DAC의 Address를 AH(11번째)로 정했으며 마지막 DAC address는 20번째인 13H로 정했다.

각 컬럼마다, 두번째 CDA인 CDA(n+1)에 대한 프로세싱이 진행되기위해, Decoder(436)의 G(n+1) 출력이 턴온 상태의 출력 전압이며 이로 인해 검출스위치그룹(437-1)에서 CDA(n+1)이 선택되고 구동스위치그룹에서 CDAn 및 CDA(n+2)이 선택된다.

이후, 구동신호선에 구동전압을 인가하고 프로세싱을 진행할 그룹별로 Loader(450)의 LD 신호를 제어하며, AMP입력신호선선택부(430-2)에서 순차적으로 출력신호를 선택하고 복제된 DAC도 메모리에서 순차적으로 호출해서 차동증폭기를 이용하여 제1신호 및 제2신호의 차이를 검출하고 이를 ADC를 통하여 디지털코드로 변환 및 메모리에 저장하는 과정이 연속적으로 반복된다.

한편, 도18a의 일 실시예를 다시 참조하면, 각 컬럼별로 공급되는 디코더(436)의 출력은 횡방향으로 Layout되며 제1그룹 Loader(450-1) 및 제2그룹Loader(450-2)의 출력성분별 연결선도 횡방향으로 Layout된다. 또한 Loader(450)에서 출력되어 AMP입력신호선선택부(430-2)와 연결되는 신호선은 종방향으로 Layout되고 있다.

디코더(436) 또는 스위치그룹(437) 또는 Loader(450) 또는 레벨 시프트(Level Shifter)(439) 또는 AMP입력신호선선택부(430-2)등 본 장치의 소자(Component)들이 표시장치(10)에 내장되어 설치되는 경우, 표시장치(10)의 화소 data를 위한 배선 및 Gate 신호선들과의 간섭이 발생하면 안되므로 주의해서 배선해야 한다.

표시장치(10)의 화소data전달을 위한 신호선은 주로 종방향으로 소스 메탈(Source Metal)을 사용하여 배선 되며, Gate 신호선은 대부분 횡방향으로 Layout되며 Source Metal과는 다른 층의 Gate Metal을 사용하여, Source Metal을 사용하는 화소data 신호선과의 간섭을 회피하고 있다.

본 발명에서도 횡방향으로 Layout되는 신호선은 Gate 신호선에 사용되는 metal을 사용하되 바람직하게는 Gate Metal을 사용하며, 종방향으로 Layout되는 신호선은 화소 데이터 전달신호선인 종방향의 layout과 동일한 layout을 사용하되 바람직하게는 Source Metal을 사용한다. 종방향의 배선과 횡방향의 배선이 만나는 곳에서는 Short Point를 이용하여 Source metal과 Gate Metal을 연결한다.

이러한 원칙에 따라, 모든 스위치그룹에 전달되는 디코더(436)의 출력은 Gate metal을 사용하여 화소 신호선과의 간섭을 회피하며, Loader의 출력성분별 연결신호선도 횡방향의 Gate Metal을 사용하여 화소 신호선과의 간섭을 회피한다. 또한 Loader에서 출력되어 AMP입력신호선선택부(430-2)로 입력되는 복수의 신호선은 종방향의 metal 또는 Source Metal을 사용하여 횡방향의 화소 스위칭소자의 Gate Metal과의 간섭을 회피하는 것이 바람직하다.

한편, AMP입력신호선선택부(430-2)가 표시장치(10)에 위치하는 경우, 반도체IC(400)의 차동증폭기(430-1)로 입력되는 검출신호선은 1개이므로 신호선입력Pin(401)이 대폭 축소되어 반도체IC(400)의 크기는 더욱 줄어들며, 적어도 pad의 개수에 의해 반도체IC의 크기가 결정되는 Pad Limit에는 속하지 않게 된다. 또한, 상술한 검출신호선별 길이차이에 따른 쉴딩정전용량(Cin_sd)의 편차로 인한 문제가 해결되고 배선이 간편해지는 등 장치의 성능이 더 개선되는 효과가 있다.

이와 같이 본 장치는 CDA(100)부터 AMP입력신호선검출부(430-2)에 이르는 경로의 모든 소자들이 표시장치(10)에 설치되어 장치의 성능개선이 이루어지며, 이러한 소자들은, 표시장치(10)에 설치된 CDA신호선과 연결되는 스위치그룹(437) 및 Loader(450) 및 AMP입력신호선선택부(430-2) 및 레벨 시프트(Level Shifter)(439) 및 디코더(436)이다.

이러한 소자들은 표시장치(10)의 일측에 설치되며, 표시장치의 Source Drive IC의 출력선이 없는 표시장치의 코너(Corner)부분이나 Source 신호선과 겹치지 않도록 Source신호선 사이에도 위치하는 것이 가능하다. 또한 Gate IC에서 출력되는 Gate신호선과의 간섭을 회피하여 Gate신호선이 없는 영역에 설치할 수도 있다.

또한 표시장치의 화면이 표시되는 영역의 Source data Line이나 Gate 구동Line등이 위치하는 BM(Black Matrix)영역에 설치될 수도 있으며, 이미지(Image)가 표시되지 않는 화면의 비가시영역에 설치될 수도 있다.

어떤 표시장치(10)는 화면이 보이지 않는 "In Folding" 방식으로 화면을 한번 접거나 또는 화면이 밖으로 나오도록 한번 접는 "Out Folding"을 이용하여 화면을 접는다. 어떤 표시장치는 In Folding방식과 Out Folding방식이 혼재된 Z방식으로 화면을 두번 접어서 마치 3개의 Display가 적층된것처럼 보이며, 전체화면을 볼때에는 접은 화면을 펼쳐서 하나로 보는 표시장치로 상용화되고 있다.

화면을 Z 방식으로 두 번 접어서 In folding과 out folding 등 두가지 방식의 접는 방식이 모두 사용되는 경우, 접히는 화면 중 바깥에 있는 표시장치는 sub display로 작동하여 시간을 표시하거나 전화가 걸려왔을 때 상대방의 정보를 표시하는 등의 역할을 한다.

본 발명의 장치로 복수회 접히는 표시장치의 오브젝트 검출장치를 만들 때, 표시장치(10)가 접힌 상태이고 접힌 표시장치(10)의 일부가 sub display로 사용되는 경우, 상기의 Loader(450)는 sub display로 사용되는 표시장치에 설치된 CDA(100)가 설치된 그룹의 Loader만 활성화되도록 하고, sub display로 사용되는 표시장치(10)에서 사용되는 CDA(100)에만 구동전압을 인가하여 오브젝트 신호를 검출하면, CDA(100) 및 소자의 일부만 작동을 하므로 소비전류가 감소되는 효과가 있다. 화면이 Folding되었다는 신호는 외부의 Host CPU로부터 전달받으며 화면이 Folding되었을 때에만 sub display에 한해 오브젝트를 검출한다.

한편, 도18a의 실시예에서 AMP입력신호선선택부(430-2)에서 선택된 검출신호선을 순차적으로 하나씩 차동증폭기와 연결하는 과정에서, AMP입력신호선선택부(430-2)에서 미 선택된 검출신호선(202)의 전압은 점진적으로 방전되어 검출된 전압V1에 오류가 발생할 가능성이 있다. 이러한 문제를 해결하기 위해 AMP입력신호선선택부(430-2)에 접속된 모든 신호선은 아날로그 전압 메모리인 Sample & Hold(이하 S&H)를 연결한다. 도16d는 검출신호선에 S&H를 연결하는 방법에 관한 본 발명의 실시예로서 방전에 관한 문제를 해결한다.

S&H는 저장된 신호를 보존하는 역할을 한다. 따라서 AMP입력신호선 선택부(430-2)에 입력되는 모든 검출신호선(202)에 대해 도16d와 같이 S&H를 사용하여 검출신호선(202)에 형성된 신호를 저장하고(Sampling) 방전이 안되도록 하면(Hold), AMP입력신호선선택부(430-2)에서 프로세싱을 위해 대기중인 검출신호선의 방전이 발생하지 않으므로 안정적인 신호 검출이 가능해진다.

이후, 도16c의 실시예와 같이 검출신호선 선택부(450-1)의 스위치를 순차적으로 통전시켜 DAC과 ADC를 이용하여 차동증폭기에서 출력되는 V1을 검출하면, S&H에서 신호가 보존되므로 검출신호선에서 누설되는 신호에 의한 왜곡이 방지된다.

이상과 같은 세번째 실시예의 경우는 하나의 차동증폭기만을 사용하여 DAC 및 ADC의 위치가 고정되므로 DAC 및 ADC의 배선이 단순해지고 차동증폭기를 하나만 사용하기 때문에 소비전류가 감소되고 반도체IC(400)의 면적이 감소되는 장점이 있다.

CPU(460)는 ADC로부터 전송된 디지털 코드를 분석하여 1)오브젝트의 출현 여부 판단 또는, 2)표시장치에서의 오브젝트의 위치 즉, 오브젝트의 좌표계산 또는, 3)오브젝트와 CDA(200)과의 거리 등을 연산하여 미 도시된 본 장치 외부의 Host로전송한다.

구동전압 인가에 관한 본 발명의 일 실시예인 도14를 참조하면, ZONE A내지 ZONE D에서의 제1단 구동전압 Vd1 및 Vcin1은, 제2단 구동전압인 Vd2나 Vcin2에 비해 Low Voltage이다. 이로 인해 <수학식4>의 (Vd2-Vd1)이나 (Vcin2-Vcin1)의 크기는 양(Positive)의 값을 갖는다.

<수학식4>를 기초로, 분모에 오브젝트 정전용량(Cobj)항(Term)이 추가된 <수학식5>의 크기는 항상 <수학식4>에 비해 작은 값이다. 단일전원을 사용하는 도16의 차동증폭기의 출력이 정상적이기 위해서는 출력값의 크기가 항상 양(Positive)이어야 하므로, 수학식4의 복제값인 DAC은 차동증폭기의 Positive Input 단자에 접속되어야 하며 DAC보다 같거나 작은 값인 수학식5의 정보를 가진 검출신호선(202)은 차동증폭기의 Negative Input 단자에 연결되어야 한다.

도14의 ZONE S는 제1단구동전압이 High Voltage(Vd2)이며 제2단구동전압이 Low Voltage(Vd1)인 경우의 실시예이다.

이러한 경우의 실시예에서 수학식6은 다음의 수학식9와 같이 변형된다.

수학식9의 (Vd1-Vd2)는 음의 값(Negative Value)이며, 마찬가지로 (Vcin1-Vcin2)도 음의값이다. 이러한 이유로 <수학식9>의 제1검출신호 및 제2검출신호는 음의값을 갖는다. 0V를 그라운드로 하는 단일전원을 사용하는 차동증폭기에 음의값을 가지는 신호가 연결되면 안되므로, 검출신호선(202)에 미리 High Voltage의 리셋전압을 인가하여 제1단구동전압을 인가하여 검출신호선의 전위가 High Voltage의 리셋전압이 되도록 한다. 이후 <수학식9>에 따른 구동전압이 인가되어 검출신호선의 전압이 음의 값만큼 하강하여도 0V 이하가 되지 않도록 리셋전압의 크기가 선택되면 단일전원의 차동증폭기를 사용하여도 정상적인 신호가 출력된다.

일 실시예로, <수학식9>의 제1검출전압값이 -4V인 경우, 검출신호선에 미리 리셋전압인 Vd2(예를들어 5V)로 리셋시키면 제1검출전압은 1V(5V-4V)가된다.

<수학식9>의 제2검출신호의 절대값의 크기는 수학식9 제1검출신호의 절대값(Absolute Value)과 같거나 작으므로 리셋전압이 5V인경우 제2검출신호의 크기는 1V이거나 1V보다 크다.

이러한 계산결과는, 제1단구동전압이 High Voltage이고 제2단구동전압이 Low Voltage인 경우, 제2검출신호의 크기는 제1검출신호의 크기와 같거나 크다는 것을 알려준다. 따라서 단일전원을 사용하는 차동증폭기에서, 제1단구동전압이 High Voltage이고 제2단구동전압이 Low Voltage인 경우, 차동증폭기의 출력을 양의값(Positive Value)으로 유지하기 위해, 검출신호선(202)은 차동증폭기의 Positive Input 단자에 연결하고, 복제된 DAC은 Negative Input 단자에 연결되어야 한다. 이러한 결과를 감안하면, 도16a 및 도16b는 제1단구동전압이 Low이고 제2단구동전압이 High인 경우의 DAC 및 검출신호선의 연결 방법이며, 도16c 및 도16d는 제1단구동전압이 High이고 제2단구동전압이 Low인 경우의 DAC 및 검출신호선의 연결방법이다.

이와 같이 본 발명은, 제1단구동전압 및 제2단구동전압의 높낮이에 따라 검출신호선(202) 및 DAC을 차동증폭기에 연결하는 방법이 달라진다.

제1단구동전압이 Low Voltage이고 제2단구동전압이 High Voltage인 경우, 검출신호선(202)은 차동증폭기의 Negative Input단자에 접속되고 DAC은 Positive Input단자에 접속되며, 제1단구동전압이 High Voltage이고 제2단구동전압이 Low Voltage인 경우, 검출신호선(202)은 차동증폭기의 Positive Input단자에 접속되고 DAC은 Negative Input단자에 접속된다.

지금까지는 도14의 구동전압 인가에 관한 실시예를 참조로 하여, 도14의 ZONE A 내지 ZONE D의 실시예와 같이 제1단구동전압이 Low Voltage이고 제2단구동전압이 High Voltage이거나, ZONE S의 실시예같이 제1단구동전압이 High Voltage이고 제2단구동전압이 Low인 경우에 대하여 설명하였다. 제1단구동전압과 제2단구동전압의 크기가 항상 일정한 방법을 "단방향구동(One direction Driving)"이라고 정의하면, 단방향구동에 의한 오브젝트 검출방법은 많은 시간을 필요로 한다.

다시 도14의 ZONE A내지 ZONE D를 참조하면, 제1단구동전압을 인가하고 도12의 P점(또는 검출신호선)에 리셋전압(일실시예로, 0V)을 인가하면, 검출신호선(202)의 선저항 및 검출신호선(202)에 병렬 접속된 정전용량들로 인해 리셋전압이 목표값까지 도달하는 시간이 필요하다. RC회로의 경우, 저항R에 임의의 신호를 인가하고 시상수(R*C)의 3배정도의 시간이 경과한 후 정전용량에서 검출되는 전압은 입력전압의 95%이며, 일반적으로 RC회로에서 시상수의 3배정도의 시간을 기다린 후 정전용량의 전압을 이용하는 것이 바람직하다.

만일 어떤 검출신호선의 선저항의 크기가 400Kohm이고 검출신호선에 병렬접속된 정전용량들의 크기합이 40pF이라고 가정하면, 시상수인 R*C는 16us이고 시상수의 3배는 48us이다. 이에 따르면, 검출신호선에 리셋전압을 인가한 후 목표값(리셋전압)까지 48us를 기다려야 함을 의미한다. 또한 400Kohm의 선저항과 40pF의 정전용량의 크기를 가지는 검출신호선의 정전용량에 제2단구동전압을 인가하고 제2검출신호를 추출하기위해서도 거의 동일한 48us의 시간을 기다려야 함을 의미한다.

상기의 실시예와 같이, 하나의 검출신호선에서 리셋전압 인가 및 구동전압인가 후 신호를 검출하기 위해 약 96us를 소비하는 경우, 그룹의 수가 많거나 하나의 컬럼에 포함된 CDA의 수가 많은 경우에는 프로세싱 시간이 길어져서 소비전류가 많이 소모된다는 문제가 발생한다. 따라서 소비전류를 절감하기 위해서는 신호검출에 소요되는 시간을 줄여야 하며, 신호검출에 소요되는 시간을 줄이는 방법에 대한 하나의 실시예는 양방향(Bi-direction)구동을 하는 것이다.

도14의 ZONE A내지 ZONE S의 모든 구동방법이 단방향(One direction) 구동법이며, 양방향 구동법은 도14의 ZONE A 내지 ZONE D의 단방향 구동방법과 ZONE S의 단방향 구동방법을 혼합한 것이다.

양방향구동은, ZONE A내지 ZONE D의 단방향구동의 경우와 동일하게 96us후에 ADC를 이용하여 차동증폭기에서 신호를 검출한 후, 현재 제2단구동전압이 인가되어 High 상태를 유지하는 P점의 상태를 ZONE S와 같이 High상태의 제1단구동전압이 이미 인가된 것으로 간주하고, 리셋전압도 High전압을 인가하는 것이다.

양방향구동은, 제2단구동전압에 의한 상태를 제1단구동전압이 이미 인가된 상태로 재 사용하며, 제1단구동전압과 동일한 High 상태나 Low상태의 리셋전압을 인가하기 위한 조건으로 사용하기 때문에, 리셋전압 충전에 소요되는 시간이 감소되어 전체적인 프로세싱 시간이 단축되는 효과가 있다.

이상의 실시예와 같이 양방향 구동은, 구동전압을 인가할 때마다 제1단구동전압 및 제2단구동전압의 크기가 Low Voltage와 High Voltage를 차례로 교번 한다. 또한 리셋전압은 제1단구동전압의 전위에 맞추어 시행된다. 예를 들어 제1단구동전압이 Low Voltage이면 리셋전압도 Low Voltage이고 제1단구동전압이 High Voltage이면 리셋전압도 High Voltage이다. 이때 Low Voltage 및 High Voltage는 제1단구동전압과 제2단구동전압의 두개의 전압에서 높고 낮음을 의미하며, 두개의 리셋전압 중 높고 낮음을 의미한다.

이와 같이 본 발명은, 양방향 구동 시, 검출신호선에 연결된 정전용량에 인가되는 제1단구동전압의 크기는 구동전압을 인가할 때마다 Low Voltage 및 High Voltage를 순차적으로 교번한다.

또한, 제1단구동전압이 인가될 때 검출신호선(202)에 리셋전압이 인가되며 이때의 리셋전압은, 제1단구동전압이 Low Voltage이면 리셋전압도 Low Voltage이며 제1단구동전압이 High Voltage이면 리셋전압도 High Voltage이다.

양방항 구동(Bi-direction Driving)시 제2단구동전압이 High Voltage인 경우, 제1검출신호 및 제2검출신호는 High Voltage 영역에서 검출되고, 제2단구동전압이 Low Voltage인 경우 검출신호는 Low Voltage영역에서 검출된다. 따라서 양방향구동의 경우 제1검출신호를 복제한 DAC의 전압범위도 High Voltage영역 및 Low Voltage영역으로 구분되어 관리되어야 한다.

이러한 경우, 하나의 DAC장치를 이용하여 Low Voltage DAC 전압 및 High Voltage DAC 전압을 출력하는 방법과, 두개의 DAC장치를 이용하여 Low Voltage DAC 영역과 High Voltage DAC영역을 각 각 담당하도록 할 수 있다.

다음의 실시예는, 하나의 DAC을 이용하여 Low Voltage영역 DAC 전압 출력과 High Voltage영역 DAC 전압을 출력하는 경우의 실시예이다. 하나의 DAC으로 두 영역의 전압을 출력하기 위해서는 Low Voltage 및 High Voltage 전체의 영역을 하나의 DAC이 Cover하는 방법이 있을 수 있으나, 이러한 실시예는 DAC의 분해능이 현저히 저하되는 문제가 있다. 예를 들어 0~5V의 범위를 10bit DAC으로 Cover하는 경우 DAC의 분해능은 5mV/bit로서 상술한 분해능에 비해 현저히 낮은 성능을 보여준다.

도13의 가상의 Data를 참조하면, Dual Driving시 0V 리셋전압 및 5V의 구동전압에 의해 약 4.615V~4.886V의 High Voltage 범위에 신호 검출범위가 위치하며 제1단구동전압인 Vd1=5V이고 제2단 구동전압인 Vd2=0V인 경우 리셋전압이 5V이면 신호검출 범위는 0.114~0.385V의 범위가 될 것으로 계산할 수 있다. 상기 계산의 결과에 따르면, High Voltage영역에 차동증폭기의 검출신호가 형성되는 경우 또는 Low Voltage영역에 검출신호가 형성되는 경우에 있어서 검출범위는 0.3V정도면 가능할 것으로 예상할 수 있다. 이에 따라, High Voltage에 형성된 검출신호범위에서, 복제된 DAC을 추출하기 위한 DAC_top=4.9V, DAC_btm=4.6V로 설정이 가능하며, Low Voltage에 형성된 신호범위에서 복제된 DAC을 추출하기 위한 DAC_top=0.4V, DAC_btm=0.1V로 설정이 가능하다.

Low Voltage영역에서 오브젝트를 검출할 때에는 DAC_top=0.4V, DAC_btm=0.1V를 기초로 CDA별로 복제된 DAC을 추출하여 메모리에 저장하고, High Voltage 영역에서 오브젝트를 검출할 때에는 DAC_top=4.9V, DAC_btm=4.6V를 기초로 복제된 DAC값을 추출하여 메모리에 저장하되, Low Voltage 영역의 DAC 값과 High Voltage 영역의 DAC값은 서로 다른 메모리영역에 저장되며, Low Voltage 영역에서 신호를 검출할 때는 Low Voltage 영역의 DAC 값이 호출되어 사용되고, High Voltage 영역에서 신호를 검출할 때에는 메모리에 저장된 High Voltage 영역이 DAC값이 호출되어 사용된다.

이와 같이 본 발명은 양방향구동의 경우, Low Voltage 영역의 DAC 값과 High Voltage 영역의 DAC 값을 서로 다른 영역의 메모리에 저장한다.

또한, Low Voltage 영역에서 신호를 검출할 때는 상기 메모리의 Low Voltage 영역의 DAC 값이 호출되어 사용되며, High Voltage 영역에서 신호를 검출할 때는 상기 메모리의 High Voltage 영역의 DAC 값이 호출되어 사용된다.

이상의 실시예와 같이, 양방향 구동 시 하나의 DAC을 사용하는 경우, 검출신호범위가 Low Voltage일 때 DAC의 Bias 전압은 Low Voltage를 사용하고, 검출신호범위가 High Voltage일 때 DAC의 Bias 전압은 High Voltage를 사용한다.

한편, 2개의 DAC을 사용하는 경우 하나의 DAC은 항상 High Voltage영역의 전용DAC으로 동작하고 다른 하나의 DAC은 검출신호가 Low Voltage일 때 전용으로 사용된다.

단방향구동 또는 양방향구동의 여부와 무관하게 차동증폭기는 제1검출신호 및 제2검출신호의 차이만을 출력하기 때문에, 단방향구동 또는 양방향구동의 여부와 무관하게 차동증폭기의 출력은 동일하며 이로 인해 차동증폭기의 출력을 검출하는 ADC는 하나만 사용하여도 된다.

이와 같이 본 발명은 양방항 구동을 하는 경우에도 하나의 ADC만 사용한다.

제1단구동전압이 Low Voltage이고 제2단구동전압이 High Voltage의 구성으로 구동을 할 때와, 제1단구동전압이 High Voltage이고 제2단구동전압이 Low Voltage의 구성으로 구동을 할때, 차동증폭기에서 DAC 및 검출신호선의 연결방법이 달라져야 하는 이유 및 연결방법에 대해서는 상술한 바와 같다.

양방향구동을 할 때에는 제1단구동전압과 제2단구동전압이 순차적으로 변경되므로, 차동증폭기에서 DAC 및 검출신호선의 연결방법도 구동전압의 변경에 따라 차동증폭기에서의 결선방법이 변경되어야 한다.

도19는 차동증폭기의 DAC 및 신호선 연결방법에 대한 본 발명의 일 실시예이다.

제1단구동전압이 Low Voltage이고 제2단구동전압이 High Voltage인 경우에는 High Voltage에서 오브젝트 신호를 검출하며, 상술한 바와 같이 복제된 DAC의 아날로그전압은 차동증폭기의 Positive Input 단자에 연결되고 검출신호선은 차동증폭기의 Negative Input 단자에 연결되어야 한다. 이는 도19의 스위치1(SW1)및 스위치3(SW3)의 on/off단자에 인가되는 Enable신호에 의해 스위치1(SW1) 및 스위치3(SW3)이 턴온 되어 시행된다. 또한 DAC의 Bias 전압은 High Voltage가 이용된다.

또한, 제1단구동전압이 High Voltage이고 제2단구동전압이 Low Voltage인 경우 즉, Low Voltage에서 신호를 검출하는 경우 복제된 DAC의 아날로그전압은 차동증폭기의 Negative Input 단자에 연결되고 검출신호선은 차동증폭기의 Positive Input 단자에 연결되어야 한다. 이는 도19의 SW1 및 SW3과 접속된 연결선이며 SW2 및 SW4의 on/off단자에 인가되는 Enable신호에 의해 SW2 및 SW4가 턴온 되어 시행된다. 또한 DAC의 Bias 전압은 Low Voltage가 인가된다.

이와 같이 본 발명은 양방향 구동 시, 제2단구동전압이 High Voltage이면 오브젝트신호를 검출하는 위한 DAC 출력전압은 차동증폭기의 Positive Input단자에 연결되고, 제2단구동전압이 Low Voltage인경우 DAC 출력전압은 차동증폭기의 Negative Input단자에 연결된다. DAC 출력전압이 연결되지 않은 다른 단자에는 검출신호선(202)이 연결된다.

또한 SW1내지 SW4의 on/off제어단자와 연결된 Enable 신호는 반도체IC의 CPU(460) 또는 Logic부의 제어동작에 의해 턴온 또는 턴오프 동작이 통제된다.

Single Capacitor를 구동하는 방법과 본 발명의 Dual Capacitor를 구동하는 경우에 대해 개선된 점을 살펴보면 다음과 같다.

도13의 가상의 Data 및 계산결과를 참조하면, Single Driving의 경우 (Vp2-Vp1)의 Min~Max는 1.429V로서 적어도 1.5V의 Bias 전압이 인가되는 ADC를 사용해야 한다. 이때 분해능은 약 1.5mV/bit이다. 또한 Dual Driving의 경우 (Vp2-Vp1)은 0.271V로서 0.3V의 Bias 전압이 인가되는 ADC를 사용할 수 있으며 이때의 분해능은 0.5mV/bit이다.

오브젝트 정전용량(Cobj)가 0.2pF일 때, 가상의 Data의 최하단의 worst case를 참조하면 Single Driving의 경우 차동증폭기에서 검출되는 전압은 16mV이다. 이는 1.5mV/bit의 분해능을 감안할 시 약 10.6code이다. 이는 전체분해능의 약 1%에 해당되는 감도로서 일반적인 노이즈의 범위가 2%~3%인 점을 감안하면 신호로서 사용하기에 부적합한 수준이다.

반면에 Dual Driving의 경우 차동증폭기에서 검출되는 전압은 21mV로서 이는 0.5mV/bit의 분해능을 감안하면 42code이다. 이는 Single Driving에 비해 감도(Sensitivity)가 4배가 증가한 것이며 전체 분해능의 약 4%에 해당되는 감도로서 신호로서 사용하기에 적합한 수준이다.

이상 살펴본 바와 같이, 본 발명의 쉴딩정전용량(Cin_sd)를 포함한 복수의 정전용량을 구동하는 방법은 "다른 신호선"과의 간섭으로 발생하는 노이즈의 영향을 받지 않으며, 기존에는 분모에 포함되는 더미(Dummy)로만 작용하여 검출신호의 산포를 확산시키는 악영향을 끼치는 내부 정전용량을 개조하여 구동함으로써 검출신호의 감도를 적어도 4배정도 높이는 효과가 있다.

한편, 수학식4를 참조하면, 오브젝트(20)가 출현하기 이전의 제1전압을 구성하는 분모의 성분 중 공통전극 정전용량(Ccm)에만 구동전압이 인가되지 않는다. 만일 Ccm 구동층(6)에도 구동전압이 인가되면 Dual Driving을 하는 <수학식4>에 의해 검출된 (Vp2-Vp1) 전압은 더욱 안정된 편차를 보여주며 이때의 수학식은 아래의 <수학식6-1>과 같다

<수학식 6-1>

오브젝트(20)를 검출하기 위해 검출신호선의 제1검출신호의 크기는 항상 일정해야 한다. 만일 어떠한 이유로, 임의의 CDA(100)의 제1검출신호의 크기가 수시로 변하면 본 발명의 장치를 구성하는 것은 불가능하다.

임의의 CDA(100)에서 수학식4에 의해 형성되는 제1검출전압의 크기가 변화되지 않기 위해서는 구동전압의 제1단구동전압이 인가되는 시점에 검출신호선(202) 즉, P점의 전위가 항상 일정해야 한다. P점의 전위를 항상 일정하게 유지하기 위해서는 알려진 동일한 전압을 P점에 인가하여 P점의 전위를 항상 동일하게 유지하는 것이다.

도20은 검출신호선에 리셋전압(Reset Voltage)를 인가하는 본 발명의 실시예이다.

도20의 실시예에서, 리셋 스위치1(Reset SW1) 및 Reset SW2는 리셋전압을 인가하는 스위치이며 리셋 스위치의 일측(One side)은 구동전압에 연결되었고 타측(Another side)은 P점 즉, CDA신호선(200)과 연결된다.

리셋 스위치1은 선간정전용량(Cd)구동전압에 연결 되어있고 리셋 스위치2는 쉴딩정전용량(Cin_sd)에 연결되어 있다. 리셋전압을 인가할 때 리셋 스위치1 또는 리셋 스위치2중에 하나만 동작하며 리셋 스위치1 또는 리셋 스위치2 중에 하나만 설치될 수 있다.

만일 리셋스위치1만 설치되었다고 가정하면, 제1단구동전압이 인가되는 시점에 리셋스위치1은 턴온(Turn on) 상태가 되어 제1단구동전압인 Vd1이나 Vd2가 검출신호선(202)에 인가된다. 만일 구동전압이 도14의 ZONE A 내지 ZONE D의 유형(Type)대로 동작되고 있다면, 제1단구동전압이 인가되는 시점에 검출신호선(202)에는 Vd1의 Low 전압이 인가되어 P점은 Vd1의 전압으로 충전된다. 도18b의 실시예에서, 리셋전압은 Low Voltage인 Vd1전압이 인가되는 실시예이며 제2단구동전압이 인가되기 이전에 리셋전압의 인가는 중지되어야 하며 이를 위해 리셋스위치1은 턴오프 된다. 이후 제2단구동전압을 인가하고 소정의 시간이 경과하면 차동증폭기에서 수학식6에 기초한 전압이 검출된다.

수학식4는 P점의 초기전압이 0V라고 가정한 수학식이며 P점이 0V가 아닌 Vd1의 크기를 가지는 리셋전압으로 충전된 상태이면 수학식4는 다음의 수학식10과 같이 된다.

상기 수학식10을 살펴보면, 모든 인자들의 값은 변화가 없는 고정된 값이므로 상기 수학식에 따라 검출되는 전압도 항상 일정한 값을 갖는다. 또한 수학식5는 상기 수학식의 분모에 오브젝트 정전용량(Cobj)만이 포함된 것이며 오브젝트 정전용량(Cobj)는 CDA(100)와의 대향면적 및 대향거리에 따라 항상 크기가 변하는 것이기 때문에 오브젝트 정전용량(Cobj)의 변화량을 정확히 검출하는 것이 가능하다.

한편, 도14의 ZONE S의 실시예와 같이 제1단구동전압이 High Voltage이며 제2단구동전압이 Low Voltage인 경우, 스위치1을 통해 검출신호선에 인가되는 리셋전압은 High Voltage인 Vd2가 인가될 때 수학식4는 다음의 수학식11과 같이 변형된다.

상기 수학식11을 살펴보면, (Vd1-Vd2) 및 (Vcin1-Vcin2)가 음(Negative)의 값을 가지므로 리셋전압인 Vd2를 기준으로 하강(Falling)하는 전압이다. 이러한 전압은 0V보다 작은 전압을 형성할 수 있으며 단일전원을 사용하는 차동증폭기에는 Negative 신호가 입력되면 안되므로 Vd2는 이러한 점을 감안하여 수학식의 값보다 높은 전압이 사용되어야 한다. 일반적인 실시예의 경우, 제1단구동전압인 Vd2는 이러한 조건을 만족한다.

따라서 본 발명은, 제1단구동전압이 리셋전압으로 사용되며, 리셋전압은 제1단구동전압과 검출신호선(202) 사이에 존재하는 리셋스위치의 턴 온에 의해 인가되며 제2단구동전압 인가 이전에 리셋스위치가 턴 오프 되어 리셋전압의 인가를 중지한다.

또한 본 발명은, 복수의 CDA(100)로 구성된 하나의 컬럼의 집합으로 구성된 복수의 그룹 중, 오브젝트를 검출하기 위해 프로세싱을 진행하는 그룹내의 모든 컬럼의 검출신호선에 동일한 크기의 리셋전압을 공급한다.

또한, 제1단구동전압이 High Voltage이면 리셋전압은 High Voltage인 Vd2가 사용되고, 제1단 구동전압이 Low Voltage이면 리셋전압은 Low Voltage인 Vd1이 사용된다.

한편, 리셋전압이 포함된 수학식10에 기초한 제2검출신호는 다음의 수학식12로 주어진다.

차동증폭기는 제1검출신호 및 제2검출신호의 차이만을 검출하므로 리셋전압이 인가된 경우의 수학식10 및 수학식12에 의해 차동증폭기에서 출력되는 전압은 <수학식6>과 동일하다.

또한 수학식11에 기초하여 High 리셋전압이 인가되는 경우의 제2검출신호는 다음의 수학식13이다.

수학식11 및 수학식13을 기초로, 제1단구동전압이 High Voltage이고 제2단 구동전압이 Low Voltage이며, High Voltage의 리셋전압(Vd2)이 인가되는 경우의 오브젝트 정전용량(Cobj)에 기초한 차동증폭기의 출력전압 V1은 다음의 수학식14이다.

수학식14도 수학식6과 마찬가지로 리셋전압은 차동증폭기에서 소거되고 V1에 아무런 영향을 미치지 않음을 알수있다.

상기의 수학식6과 수학식14를 참조하면, 리셋전압은 차동증폭기에서 출력되는 V1전압에는 영향을 미치지 않는다. 리셋전압을 인가하는 목적은 구동전압이 인가될 때 검출신호선의 전압을 항상 일정하게 만들기 위한 것이므로 구동전압을 리셋전압으로 사용하면 별도의 리셋전압을 만들지 않아도 되므로 회로가 간편해지는 장점이 있다.

한편, 도13a의 Dual Driving의 경우의 Data를 참조하면, 리셋전압의 크기인 Vd1 및 Vcin1의 크기가 0V인 경우 (Vp2-Vp1)크기는 4.615V내지 4.886V로서 0.271V의 변동폭을 갖는다.

만일, 도13a의 Dual Driving에 의해 검출된 (Vd2-Vd1)의 값 중, 상단의 4.615V 및 4.688V 및 4.667V의 값을 모두 4.7V정도의 값으로 변경시킬수 있다면, (Vp2-Vp1)의 변동폭은 0.186V로 줄어들어서 더 고성능의 ADC의 분해능을 기대할 수있다.

도21은 리셋전압 인가방법에 관한 본 발명의 또다른 실시예이다.

도21을 참조하면, 기준전압인 Vref3이 복수의 저항으로 연결된 저항 String에 연결되어 있다. Vref3은 BGR(Band Gap Reference) 또는 별체의 기준전압을 가지는 소자에 의해 생성된다. Vref3은 소정의 전압값을 갖도록 조정할 수 있는 수단을 가지며 일반적으로 저항비에 의해 Vref3의 출력값이 결정된다.

본 발명의 또 다른 리셋전압을 인가하는 장치는 도21의 실시예와 같이 저항 String으로 쉽게 구현이 가능하며, 각 저항들의 저항비를 이용하여 정밀한 출력값 및 많은 수의 출력값을 출력할 수 있다.

저항 String을 통해 출력되는 복수의 리셋전압에서 하나를 출력하는 선택스위치(Select Switch)는 리셋스위치로 사용된다.

도21의 실시예에서 선택스위치는 5개의 입력 중에서 하나를 선택하는 스위치이며, 스위치에서 선택된 리셋전압은 검출신호선(200)인 P점에 연결되어 P점을 리셋전압으로 고정시킨다. 5개의 스위치가 모두 턴 오프 되면 저항String에서 출력되는 리셋전압은 P점과 연결되지 않으며 제2단구동전압이 인가되기 이전에 선택스위치의 모든 스위치는 턴오프 된다.

저항String에 의해 만들어진 리셋전압은, CDA(100)마다 서로 다른 크기의 전압으로 공급될 수 있다. 또는 동시점에 구동전압이 인가되는 모든 검출신호선에 동일한 크기의 리셋전압이 인가될 수 있다. 또한 행마다 다른 크기의 리셋전압이 인가될 수 있다.

예를 들어, 25개의 CDA로 구성된 컬럼이 10개 모여서 형성된 하나의 그룹에서, 10개 컬럼의 첫번째 행에 포함된 10개의 CDA에는 RST1의 크기를 가지는 리셋전압이 인가되지만, 두번째 행이 프로세싱 될 때에는 RST1과 다른 크기를 가지는 RST2 리셋전압이 인가되는 등 Row 별로 리셋전압의 크기를 달리하는 것이 가능하다. 이러한 방법에 의해 도13a의 Dual Driving에 의해 검출된 (Vd2-Vd1)의 값 중, 상단의 4.615V 또는 4.688V 또는 4.667V를 출력하는 CDA에는 0V의 리셋전압이 아닌 0.1V정도의 리셋전압을 사용하면, 상기의 값들은 약 4.7V 대역의 값으로 동작점이 이동되므로, <수학식4>를 기초로 도13의 가상의 data를 사용하여 검출된 (Vp2-Vp1)의 전압의 폭은 약 0.2V정도록 더 축소되어 ADC의 분해능이 더 상승되는 효과가 있다.

리셋전압의 크기를 달리해도 오브젝트 정전용량에 기초하여 검출되는 전압 V1의 크기는 변하지 않으므로, CDA별로 정해지는 다양한 크기의 제1검출신호의 전압 Level을 가급적 좁은 영역에 위치하도록 CDA별로 리셋전압의 크기를 다르게 하면 ADC의 분해능이 더욱 향상되는 효과가 있다.

도21의 실시예에서 5개의 리셋전압만 도시한 것은 일 실시예일 뿐이며, 저항String에서 출력되는 리셋전압의 개수가 8개 또는 16개 또는 그 이상 되는 경우도 있으며 선택스위치도 동일한 수량으로 증가한다.

다음은 검출감도 향상에 관한 본 발명의 일 실시예이다.

도22a는 본 발명의 정전용량 검출장치에 오브젝트가 위치한 본 발명의 일 실시예이다.

도22a를 참조하면, 하나의 CDA컬럼은 7개의 CDA(100)로 구성되며, 정전용량 검출장치는 6개의 CDA컬럼으로 구성되었다. CDA와 연결된 CDA신호선(200)은 생략하였다. 6개의 CDA컬럼은 Col1/Col3/Col5로 구성된 기수컬럼그룹과 나머지의 우수컬럼그룹 등 2개의 컬럼그룹을 형성한다. 본 발명에 따른 오브젝트 검출장치는 더 많은 CDA(100)로 CDA컬럼이 구성되고, 컬럼그룹도 더 많은 CDA컬럼으로 구성되어야 하나 편의상 축소하여 도시하였다.

오브젝트 검출장치의 상면에는 오브젝트가 위치한다. 오브젝트는 신체의 손가락 또는 펜 등이며 본 실시예에서는 신체의 손가락을 일실시예로 사용하였다. 오브젝트(20)는 Col3을 중심으로 Col2 및 Col4에도 위치하며, 하나의 CDA컬럼에서 5개의 CDA(100)와 대향하고 있다.

도22b는 도22a의 종방향의 절단면인 A-A'를 View A에서 바라본 단면도이다. 도22b를 참조하면, LCD의 Color Filter Glass(5)나 OLED의 Cathode 상면의 기판(5) 또는 OLED의 Cathode 상면의 절연체인 Passivation의 상면에는 CDA(100)가 형성된다. CDA(100)의 상면에는 보호층(7)이 위치하며 보호층에는 오브젝트(20)가 위치한다.

오브젝트(20)가 신체인 경우, 신체는 HBM(Human Body Model)에 의해 저항 성분과 커패시터 성분으로 모델링 되며, 대지그라운드와 접촉하고 있다. 본 발명에서 신체의 저항은 일반적인 HBM에 의해 1.5 KΩ이 사용되었으며 신체의 커패시터도 일반적인 HBM에 따라 100pF이 적용되었다.

도22a의 기수컬럼그룹에서 오브젝트를 검출한다고 가정하고, R4C3이 검출CDA중의 하나라고 가정하면, "CDA(n, ±m), m=1, 2"인 경우, Col3에서 CDA4가 검출CDA이며 (CDA3, CDA5) 및 (CDA2, CDA6)이 구동CDA이다.

오브젝트(20)와 검출CDA(R4C3) 사이에는 대향면적(S)에 비레하고 대향거리(d)에 반비례하는 오브젝트 커패시터(Cobj)가 형성되며, m=1인 경우의 CDA3(R3C3) 및 CDA5(R5C3)와 오브젝트(20) 사이에도 Co11 및 Co12의 크기를 가지는 정전용량이 형성된다. 또한 m=2인 경우의 CDA2(R2C3) 및 CDA6(R6C3)도 오브젝트와의 사이에 Co21 및 Co22의 크기를 가지는 정전용량이 형성된다. m=1인 경우 검출CDA(R4C3)와 인접한 R5C3 및 R3C3 CDA와 연결된 구동신호선(201)에 동일한 구동전압을 인가하면, Co11과 Co12는 병렬 연결된 하나의 커패시터로 등가화 되며 이는 Co112(미도시)로 표시한다. 또한 m=2인 경우, R6C3 및 R2C3 CDA와 연결된 구동신호선에 동일한 구동전압을 인가하면, Co21 및 Co22도 병렬 연결된 하나의 커패시터 Co212(미도시)로 등가화 할 수 있다.

오브젝트(20)는 HBM에 의해 저항 성분을 포함하고 있으므로, 오브젝트(20)와 보호층(7)의 접촉면 전위는 오브젝트의 그라운드인 대지전위에 의해 고정되지 않으며, m=1인 경우의 구동신호선에 인가된 구동전압에 의해 Co112에 인가된 구동전압은 오브젝트 정전용량(Cobj)과 형성된 경로를 통하여 도12a의 P점에 전하를 공급하므로 Co112 는 오브젝트 정전용량과 직렬 결합된 하나의 커패시터(Co1)로 등가화 하는 것이 가능하다.

m=2인 경우의 한 쌍의 CDA(CDA2, CDA6)와 연결된 구동신호선(201)에 구동전압을 인가하면, Co21과 Co22가 병렬 연결된 Co212를 통하여 공급된 전하는 오브젝트 정전용량(Cobj)과 형성된 경로(Path)를 통하여 P점에 전하를 공급하므로 Co212와 오브젝트 정전용량(Cobj)은 직렬 연결된 커패시터로 등가화 하는 것이 가능하며 이는 Co2로 명칭한다.

<수학식6>을 참조하면, 제2검출신호의 분자에 새로운 커패시터가 추가되면 제2검출신호의 크기가 커지므로 제1검출신호와 제2검출신호의 차가 작아져서 오브젝트 정전용량(Cobj)의 검출감도는 저하된다. 선간정전용량(Cd)에 구동전압을 인가하여 전하공유현상을 유도하는 과정에서, 모든 구동신호선에 동일한 구동전압을 인가하면, 구동신호선(201)과 연결된 CDA(100)와 오브젝트(20) 사이에 새로운 오브젝트 커패시터(Co1 및 Co2)가 형성되어 <수학식5>의 분자에 위치하므로 오브젝트 검출감도가 저하되는 문제가 있다.

도22c는 구동신호선에 역위상의 구동전압을 인가하여 검출감도를 향상시키는 방법에 관한 본 발명의 일 실시예이다.

도22c를 참조하면, 실선으로 표시된 오브젝트 정전용량(Cobj) 및 m=1인 경우의 Co1 및 m=2인 경우의 Co2는, 오브젝트가 출현할 때에만 CDA(100)와 오브젝트(20) 사이에 형성되는 정전용량이다. 선간정전용량(Cd) 및 쉴딩커패시터(Cin_sd)에는 Low Voltage인 제1단 구동전압이 인가되며, 선간 정전용량(Cd)에 공급되는 Low Voltage의 제1단 구동전압에 의해 m=1인 경우의 Co1에도 Low Voltage의 제1단 구동전압(Vo1L)이 공급되고 있다(Vo1H>Co1L). m=2인 경우의 Co2에는, 본 발명의 실시예인 역위상의 구동전압이 인가되고 있으며 High Voltage인 Vo2H가 공급된다 (Vo2H>Vo2L). 또한 선간정전용량(Cd) 및 쉴딩 커패시터(Cin_sd) 및 m=1인 경우의 Co1에는 High Voltage인 제2단 구동전압이 인가되며 m=2인 경우의 Co2에는 Low Voltage인 제2단 구동전압이 인가된다.

m=1인 경우의 Co1에 정위상의 구동전압이 인가되고 m=2인 경우의 Co2에 역위상의 구동전압이 인가되는 경우의 제1검출신호 및 제2검출신호는 <수학식15>와 같이 정의된다.

오브젝트가 없는 경우의 제1검출신호는 차동증폭기(430-1)에 입력되어 DAC값으로 복제된 후 복제된 DAC값은 차동증폭기의 일측에 연결되며, 제2검출신호를 추출하기 위해 R4C3 CDA와 연결된 검출신호선(202)은 차동증폭기(430-1)의 타측 입력단자에 연결된다.

m=2인 경우의 Co2에 공급되는 구동전압인 (Vo2H-Vo2L)은 본래 (Vo2L-Vo2H)로 표시되어야 하나, 역위상(Reverse Phase)임을 강조하기 위하여 (Vo2H-Vo2L)로 표시하였다.

<수학식15>를 참조하면, 제2검출신호를 구성하는 전달함수에서 m=2인 경우의 Co2에 역위상의 구동전압이 인가되어 분자의 크기를 낮추는 역할을 하므로 제1검출신호 및 제2검출신호의 차이를 출력하는 차동증폭기(430-1)의 출력전압은 더 커지게 되며, 이는 오브젝트의 검출감도가 향상됨을 의미한다.

역위상의 구동전압을 이용하여 오브젝트이 검출감도를 향상시키는 장치에서 검출신호선(202)에 형성된 쉴딩 정전용량(Cin_sd)에 인가되는 구동전압과 검출신호선(202)과 가장 인접한 구동신호선(201)에는 동일한 위상의 구동전압이 인가되어야 오브젝트 정전용량(Cobj)에서의 전하공유현상을 효과적으로 관측하는 것이 가능하므로 쉴딩 정전용량(Cin_sd)과 선간정전용량(Cd)을 구동하는 구동전압은 동일한 위상인 것이 바람직하다.

본 명세서에서, 검출신호선(202)에 형성된 쉴딩정전용량(Cin_sd) 및 검출신호선(202)와 가장 인접한 구동신호선(201)에 동일한 위상의 구동전압을 인가하는 경우의 구동전압을 정위상(Original Phase)이라고 하며, 정위상과 반대되는 위상을 역위상(Reverse Phase)이라고 정의한다.

또한, 정위상과 역위상은 제1단 구동전압 및 제2단 구동전압이 Low Voltage와 High Voltage를 이용하여 어떻게 구성되었는지를 나타내는 개념이다. 일 실시예로, 정위상의 제1단 구동전압이 Low Voltage이면 역위상의 제1단 구동전압은 High Voltage이며, 정위상의 제2단 구동전압이 High Voltage이면 역위상의 제2단 구동전압은 Low Voltage라는 개념이다. 일 실시예로, 정위상의 제1단 구동전압이 Low Voltage인 0V인 경우, 역위상의 제1단 구동전압은 High Voltage인 10V를 사용할 수 있으며, 정위상의 제2단 구동전압이 High Voltage인 5V인 경우, 역위상의 제2단 구동전압은 Low Voltage인 1V가 사용될 수 있다.

한편, <수학식15>를 참조하면, 역위상의 전압차인 (Vo2H-Vo2L)가 클수록 제2검출전압의 크기가 작아지므로 제1검출전압과 제2검출전압의 차이는 더 커지며 이는 오브젝트 검출감도가 향상됨을 의미한다. 따라서 본 발명은 역위상의 구동전압은 정위상의 구동전압보다 더 크게 설정하는 것이 바람직하다. 또한 오브젝트의 검출감도가 너무 큰 경우에는 역위상의 구동전압인 (Vo2H-Vo2L)의 크기를 정위상의 구동전압보다 작게 하여 오브젝트 검출감도를 약화시키는 것도 가능하다. 이와 같이 본 발명은 정위상의 구동전압의 크기와 역위상의 구동전압의 크기를 서로 같거나 다르게 하여 오브젝트 검출감도를 조정하는 것이 가능하다.

지금까지의 실시예에서 정위상은 쉴딩정전용량(Cin_sd)를 포함하여 m=1인 경우의 한 쌍(Single Pair)에 대해서만 인가하는 경우를 설명하였으나 m=1 및 m=2인 경우와 같이 두 쌍(Two Pair)의 구동신호선에 정위상을 인가하고, m=3 및 m=4등 m=1,2인 경우를 제외한 나머지 구동신호선에 역위상을 인가하는 등 정위상과 역위상을 인가하는 구동신호선은 특정되지 않으며 구동신호선 스위치그룹(437-2)에서 선택된 복수의 구동신호선 중에서 검출신호선(202)과 가장 인접한 한 쌍 또는 복수의 구동신호선에는 정위상의 구동전압이 인가되고 나머지 하나 또는 복수의 구동신호선에는 역위상의 구동전압이 인가된다.

그러나 바람직하게는, 검출신호선(202)과 가장 인접한 m=1인 경우의 구동신호선에 정위상의 구동전압을 인가하고 m=2 및/또는 m=3인 경우의 구동신호선에 역위상의 구동전압을 인가한다. 구동부(420)의 구동용량(Driving Capacity)이 큰 경우에는 m=1인 구동신호선을 제외하고 세 쌍이나 네 쌍 정도의 구동신호선에 역위상의 구동전압을 인가하는 경우도 있으며 CDA(100)의 면적 및 오브젝트(20)의 면적을 감안하여 역위상이 인가되는 구동신호선의 개수가 결정된다.

이와 같이 본 발명은, 하나의 CDA 컬럼에서 스위치그룹(437)에 의해 선택된 검출신호선 및 구동신호선 중 구동신호선(201)에 구동전압이 인가될 때, 정위상이 인가되는 구동신호선과 역위상이 인가되는 구동신호선으로 구분된다. 바람직하게는 m=1인 경우의 구동신호선(201)에 쉴딩정전용량(Cin_sd)에 인가되는 구동전압과 동일한 위상의 구동전압이 인가되며, 나머지 구동신호선(201)에는 역위상의 구동전압이 인가된다. 구동전압이 인가되지 않는 CDA 신호선(200)에는 High Voltage나 Low Voltage의 전압이 인가되거나 또는 High Impedance 상태를 유지한다.

한편, 동일한 컬럼그룹내에서 각 CDA 컬럼에서의 검출신호선의 위치 및 정위상의 구동전압 및 역위상의 구동전압이 인가되는 구동신호선의 위치는 동일한 것이 바람직하다. 예를 들어 도22a의 R4C3이 검출CDA이므로 홀수 컬럼그룹인 Col1 및 Col5의 Row4도 검출CDA(100) 상태이며, Col3 내에서 정위상의 구동전압이 인가되는 구동신호선과 동일한 Row 번호를 가지는 구동신호선에 정위상의 구동전압을 인가하며, Col3 내에서 역위상의 구동전압이 인가되는 구동신호선과 동일한 Row 번호를 가지는 구동신호선에 역위상의 구동전압을 인가하는 것이 바람직하다.

다시 도22a를 참조하면, 오브젝트를 검출중인 기수(Odd)컬럼이 아닌 우수(Even)컬럼에도 오브젝트(20)가 위치하며, 대향하는 CDA(100)와 커패시터를 형성한다. 이러한 오브젝트를 검출하지 않는 CDA 컬럼의 CDA(100)와 오브젝트 사이에 형성된 커패시터에도 역위상의 전압을 인가하면, <수학식15>의 제2검출신호 전달함수의 분자항의 크기를 낮추는 역할을 하므로 오브젝트의 검출감도가 향상된다. 만일 본 발명의 실시예와 같이 기수 컬럼그룹과 우수 컬럼그룹으로 구분되어 하나의 컬럼그룹은 오브젝트를 검출하고 다른 컬럼그룹은 오브젝트를 검출하지 않는 경우, 오브젝트를 검출하지 않는 그룹내의 선택된 CDA에는 역위상의 구동전압이 인가된다.

이와 같이 본 발명은, 오브젝트를 검출중인 CDA컬럼과 좌우로 인접한 CDA 컬럼에도 역위상의 구동전압을 인가하여 오브젝트의 검출감도를 향상시킨다. 예를 들어, 기수컬럼에서 오브젝트를 검출하는 경우, 두 쌍의 구동신호선에 구동전압이 인가되되 그중 m=1인 구동신호선에는 정위상의 구동전압이 인가되며 m=2인 경우의 구동신호선에는 역위상의 구동전압이 인가되는 경우, 오브젝트를 검출하지 않는 우수컬럼도 검출CDA(100)와 동일한 Row위치의 CDA(100) 및 두 쌍의 구동신호선 모두에 역위상의 구동전압을 인가한다. 예를들어 도22a의 모든 우수컬럼에서 Row2 내지 Row6까지 5개의 CDA(100)에 대해 역위상의 구동전압을 인가한다.

오브젝트를 검출중인 CDA컬럼과 인접한 컬럼에서 역위상이 인가되는 경우 역위상이 인가되는 CDA의 개수는 한정되지 않는다. 바람직하게는 디코더(436)의 동일한 on/off 제어신호에 의해 스위치그룹(437)에서 출력되는 검출신호선과 구동신호선 모두에 역위상의 구동전압을 인가하며, 이를 위해 검출스위치그룹(437-1)에서 선택된 검출신호선과 구동스위치그룹(437-2)에서 선택된 구동신호선은 한점에서 연결되어 역위상의 구동전압이 인가된다.

만일 본 발명의 역위상의 구동전압을 이용한 오브젝트 검출감도 향상 검출장치가 표시장치에 내장(Built in)되어 사용되는 경우, 구동전압의 개수가 많아지면 표시장치(10) 내부에서의 배선이 복잡해지므로 구동전압의 개수가 작을수록 좋다. 이러한 경우에는 <수학식15>의 모든 High Voltage를 동일한 전압으로 설정하고 모든 Low Voltage도 동일한 전압으로 설정하면 2개의 구동전압만으로 정위상과 역위상의 구동전압을 인가하는 것이 가능하여 배선이 단순해지는 효과가 있다.

도22a를 참조하면, 오브젝트를 검출하지 않는 CDA컬럼에 형성된 커패시터에 역위상의 구동전압을 인가하여 오브젝트 검출감도를 향상시키기 위해서는 CDA컬럼을 기수 컬럼그룹과 우수 컬럼그룹으로 분리하는 것이 효과적이다. 기수컬럼에서 오브젝트를 검출하기 위해 쉴딩커패시터(Cin_sd)와 선간정전용량(Cd)에 정위상의 구동전압을 인가할 때는 우수컬럼에서 역위상의 구동전압을 인가하고 우수컬럼에서 오브젝트를 검출할 때에는 기수컬럼에 역위상의 구동전압을 인가한다.

만일 CDA(100)의 가로폭이 2mm라고 가정하면, 손가락의 폭이 10mm인 경우 적어도 5개의 CDA컬럼에서 손가락(20)과 CDA(100) 사이에 커패시터가 형성된다. 도22a를 참조하면, Col3에서 오브젝트를 검출하는 경우 Col1/2 및 Col4/5에도 커패시터가 형성되는 경우이므로 Col1/2 및 Col4/5에 역위상의 전압을 인가하면 감도가 더 향상된다. 이와 같이 본 발명은 오브젝트 검출감도를 향상시키기 위하여 역위상의 구동전압을 인가하는 CDA 컬럼의 개수는 하나 또는 2개 이상의 복수가 되는 경우도 있다.

다음은 구동신호선에 역위상의 구동전압을 인가하여 오브젝트 정전용량의 검출감도를 향상시키는 검출방법에 관한 본 발명의 실시예이다. 도23은 역위상의 구동전압을 인가하여 오브젝트 정전용량을 검출하는 방법을 나타내는 흐름도에 관한 본 발명의 일 실시예이다.

도23을 참조하면, 최초단계(F110)는 CDA 컬럼에서 검출신호선에 의해 형성된 쉴딩 정전용량(Cin_sd) 및 검출신호선과 인접한 복수의 구동신호선 중 하나 또는 복수의 구동신호선에 동일한 위상의 구동전압을 인가하는 단계이다. 검출신호선은 차동증폭기의 일측 입력단자에 연결되며 차동증폭기의 타측 입력단자에는 제1검출신호를 복제한 DAC값이 연결된다.

두번째 단계(F120)는, 상기 구동전압이 인가되는 구동신호선(201)을 제외한 나머지 구동신호선에 역위상의 구동전압을 인가하는 단계이다.

세번째 단계(F130)는, 오브젝트를 검출하는 CDA컬럼과 인접하되 오브젝트를 검출하지 않는 컬럼그룹에 역위상의 구동전압을 인가하는 단계이다. 바람직하게는, 검출스위치그룹(437-1) 및 구동스위치그룹(437-2)에서 선택된 모든 CDA 신호선(200)을 연결하여 역위상의 구동전압을 인가한다.

네번째 단계(F140)는, 복제된 DAC값에 기초하여 오브젝트 정전용량의 크기를 차동증폭기에서 검출하는 단계이다. 차동증폭기에서 출력되는 Analog 전압은 ADC를 통하여 Digital신호로 변환된다. 신호처리가 완료되어 결과값을 메모리에 저장한 후 다시 첫번째 단계로 귀환하여 다른 검출신호선 또는 다른 컬럼그룹에 대해 동일한 프로세싱이 진행된다.

전술 한 본 발명의 설명은 예시를 위한 것이며, 본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해할 수 있을 것이다.

그러므로 이상에서 기술한 실시예들은 모든 면에서 예시 적인 것이며, 한정적이 아닌 것으로 이해해야만 한다. 예를 들어, 단일형으로 설명되어 있는 개별장치들은 상호 조합되어 종합적인 장치로 실시될 수도 있으며, 마찬가지로 종합적인 장치는 설명 안된 개별장치들의 결합된 형태로 실시될 수 있다. 본 발명의 범위는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 균등개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

3: 공통전극 4: Color Layer
5 : color Filter Glass 6 : Ccm 구동층
7 : 보호층 10 : 표시장치
20 : 오브젝트
100 : CDA(Capacitor Detect Area)
101 : 원거리 CDA
103 : 근거리 CDA
150 : 빈공간(Empty Area) 200 : CDA 신호선
200-1 : Pin 입력 신호선
201 : 원거리 CDA신호선 202 : 중간거리 CDA신호선
203 : 근거리 CDA신호선
210 : Column1 검출신호선 210-1 : Column1 구동신호선
220 : Column2검출신호선 220-1 : Column2 구동신호선
230 : Column3검출신호선 230-1 : Column3 구동신호선
240 : Column4검출신호선 240-1 : Column4 구동신호선
250-1 : 그룹1 검출신호선 250-2 : 그룹2 검출신호선
251 : Column1 제1 쉴딩영역 구동신호선
252 : Column2 제1 쉴딩영역 구동신호선
253 : Colume1 제2 쉴딩영역 구동신호선
254 : Colume2 제2 쉴딩영역 구동신호선
255 : Group1 제3쉴딩영역 구동신호선
256 : Group2 제3쉴딩영역 구동신호선
259 : Colume4 제 1쉴딩영역 구동신호선
261 : Column1 제1 쉴딩영역
261-1 :Cloumn1 제1 상부 쉴딩영역
261-2 :Cloumn1 제1 하부 쉴딩영역
261-3 :Cloumn1 제1 좌우 쉴딩영역
262 : Cloumn2 제1 쉴딩영역
263 : Column1 제2 쉴딩영역
264 : Column2 제2 쉴딩영역
265 : 그룹1 제3쉴딩영역
266 : 그룹2 제3쉴딩영역
270-1 : Group1 Loading Signal Line(LD Signal Line)
270-2 : Group2 Loading Signal Line (LD Signal Line)
300 : 연결부재
301 : 접합부
302 : 연결부
400 : 반도체 IC
401 : 신호선 입력 Pin
410 : 신호검출부
420 : 구동부
430-1 : 차동증폭기
430-2 : AMP 입력 신호선 선택부
436 : Decoder
437 : 검출/구동신호선 스위치그룹
437-1 : 검출신호선 스위치그룹(Sensing Signal Line Switch Group, SSL SG)
437-2 : 구동신호선 스위치그룹(Driving Signal Line Switch Group, DSL SG)
438 : 스위치그룹 내부 스위치
450 : Loader
450-1 : 제1그룹 Loader
450-2 : 제2그룹 Loader
460 : CPU
461 : Substrate
462 : Insulater
463 : 1st Metal Layer
464 : 2nd Metal Layer
465 : 3rd Metal Layer
466 : Passivation
490 : 레벨 시프트(Level Shifter)

Claims (10)

1. 도전체 및 독립된 면적으로 이루어진 정전용량 검출영역(Capacitor Detect Area, CDA);
   상기 CDA와 연결된 CDA신호선;
   복수의 상기 CDA로 구성된 CDA 컬럼;
   상기 CDA 컬럼에서 오브젝트 정전용량을 검출하는 검출 CDA 및 검출 CDA와 연결된 검출신호선;
   상기 CDA 컬럼에서 상기 검출신호선과 인접한 복수의 구동신호선; 및
   상기 복수의 구동신호선 중 하나 또는 복수의 구동신호선에 인가되는 구동전압의 위상과, 나머지 구동신호선에 인가되는 구동전압의 위상을 서로 다르게 인가하여 상기 검출 CDA에 부가된 정전용량을 검출하는 구동부;를 포함하는 것을 특징으로 하는 정전용량 검출장치
   
2. 제1항에 있어서,
   상기 구동부는 반도체IC 내부에서 상기 검출신호선이 레이아웃(Layout)된 레이어의 상측 레이어(Upper Layer) 또는/및 하측 레이어(Lower Layer)에 상기 검출신호선과 대향하여 형성된 도전성의 쉴딩영역(Shielding Area)에 구동전압을 인가하되, 쉴딩영역에 인가되는 구동전압의 위상은 상기 구동신호선에 인가되는 서로 다른 위상으로 구성된 구동전압 중 하나와 위상과 동일한 것을 특징으로 하는 정전용량 검출장치
   
3. 제1항에 있어서,
   상기 오브젝트 정전용량을 검출하는 상기 CDA컬럼의 좌측 또는 우측에 이웃하되 오브젝트를 검출하지 않는 상기 CDA 컬럼의 검출스위치그룹에서 선택된 검출신호선 또는 구동스위치그룹에서 선택된 하나 또는 복수의 쌍(Pair)으로 구성된 구동신호선에, 상기 구동신호선에 인가되는 정위상 또는 역위상 구동전압의 위상 중 하나와 동일한 위상의 구동전압이 인가되는 것을 특징으로 하는 정전용량 검출장치
   
4. 제3항에 있어서,
   상기 오브젝트 정전용량을 검출하는 CDA컬럼과 오브젝트를 검출하지 않는 CDA 컬럼은 기수컬럼그룹과 우수컬럼그룹으로 구분되며, 기수컬럼그룹과 우수컬럼그룹을 교번 하며 오브젝트 정전용량을 검출하는 것을 특징으로 하는 정전용량 검출장치
   
5. 제3항에 있어서,
   상기 오브젝트를 검출하지 않는 CDA 컬럼에서 선택된 검출신호선 또는 구동신호선은, 오브젝트 정전용량을 검출하는 CDA컬럼의 검출신호선 및 구동신호선을 선택하는 검출스위치그룹 및 구동스위치그룹을 제어하는 디코더의 온/오프 제어신호에 의해 동시에 선택되는 것을 특징으로 하는 정전용량 검출장치
   
6. 삭제
7. 제1항에있어서,
   상기 부가된 정전용량을 검출하는 CDA의 검출신호선은 차동증폭기 일측 입력단자에 연결되고, 오브젝트가 없을 때 차동증폭기에서 검출된 제1검출전압을 복제한 DAC 값은 차동증폭기의 타측 입력단자에 연결되는 것을 특징으로 하는 정전용량 검출장치
   
8. 제1항에 있어서,
   상기 CDA 및 검출신호선과 구동신호선은 표시장치의 일측에 설치되는 것을 특징으로 하는 정전용량 검출장치
   
9. a) CDA 컬럼에서 검출신호선에 대향하여 형성되고 쉴딩 정전용량(Cin_sd)이 형성되는 도전성의 쉴딩영역(Shielding Area) 및 검출신호선과 인접한 복수의 구동신호선 중 하나 또는 복수의 구동신호선에 동일한 위상의 구동전압을 인가하는 단계;
   b) 상기 구동전압이 인가되는 구동신호선(201)을 제외한 나머지 구동신호선에 역위상의 구동전압을 인가하는 단계;
   c) 오브젝트를 검출하는 CDA컬럼과 인접하되 오브젝트를 검출하지 않는 컬럼그룹에 역위상의 구동전압을 인가하는 단계; 및
   d) 복제된 DAC값에 기초하여 오브젝트 정전용량의 크기를 차동증폭기에서 검출하는
   단계를 포함하는 정전용량 검출방법
   
10. 제3항에 있어서,
    상기 검출스위치그룹 및 상기 구동스위치그룹은 CDA 컬럼마다 설치되되, 검출스위치그룹과 구동스위치그룹에는 CDA 컬럼의 모든 CDA 신호선이 동시에 입력되고, 검출스위치그룹 및 구동스위치그룹을 구성하는 내부스위치(438)의 온오프제어단자에 같이 연결된 온오프 제어신호의 인에이블(Enable) 신호에 의해 검출스위치그룹에서는 입력된 CDA 신호선 중 하나가 선택되어 검출신호선이 되고 구동스위치그룹에서는 입력된 CDA 신호선 중 한 쌍(Pair) 또는 복수의 쌍(Pair)이 구동신호선으로 선택되는 것을 특징으로 하는 정전용량 검출장치

Images