KR102378293B1 - 터치센서 내장형 표시장치 및 그 제조방법 - Google Patents

터치센서 내장형 표시장치 및 그 제조방법 Download PDF

Info

Publication number
KR102378293B1
KR102378293B1 KR1020150152674A KR20150152674A KR102378293B1 KR 102378293 B1 KR102378293 B1 KR 102378293B1 KR 1020150152674 A KR1020150152674 A KR 1020150152674A KR 20150152674 A KR20150152674 A KR 20150152674A KR 102378293 B1 KR102378293 B1 KR 102378293B1
Authority
KR
South Korea
Prior art keywords
touch
electrode
gate
insulating layer
disposed
Prior art date
Application number
KR1020150152674A
Other languages
English (en)
Other versions
KR20170039059A (ko
Inventor
이철우
문홍만
이득수
심환수
조현석
정태민
이루다
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Publication of KR20170039059A publication Critical patent/KR20170039059A/ko
Application granted granted Critical
Publication of KR102378293B1 publication Critical patent/KR102378293B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 터치센서 내장형 표시장치 및 그 제조방법에 관한 것으로, 터치센서 내장형 표시장치는 서로 교차하도록 배치되는 복수의 게이트 라인들 및 복수의 데이터 라인들, 복수의 화소전극들, 복수의 터치/공통전극, 및 라우팅 배선들을 포함한다. 화소전극들 각각은 제 1 줄기부와, 상기 제 1 줄기부로부터 분기되어 상기 화소영역으로 연장되는 복수의 제 1 가지부들을 구비한다. 터치/공통전극들 각각은 상기 복수의 화소전극들과 동일층에 배치되며, 제 2 줄기부와 상기 제 2 줄기부로부터 분기되어 상기 화소영역으로 연장되며, 상기 복수의 제 1 가지부들과 번갈아 배치되는 복수의 제 2 가지부들을 구비한다. 라우팅 배선들은 상기 복수의 터치/공통전극에 각각 연결된다.

Description

터치센서 내장형 표시장치 및 그 제조방법{METHOID OF MANUFACTURING TOUCH SENSOR INTEGRATED TYPE DISPLAY DEVICE}
본 발명은 터치센서 내장형 표시장치 및 그 제조방법에 관한 것이다.
최근, 멀티미디어의 발달과 함께 이를 적절하게 표시할 수 있는 표시장치의 필요성에 부합하여, 대형화가 가능하고, 가격이 저렴하면서, 높은 표시품질(동영상 표현력, 해상도, 밝기, 명암비, 및 색 재현력 등)을 갖는 평면형 표시장치(이하, 간단히 "표시장치"라 함)의 개발이 진행되고 있다. 이들 평면형 표시장치에는 키보드, 마우스, 트랙볼, 조이스틱, 디지타이저(digitizer) 등의 다양한 입력장치(Input Device)들이 사용자와 표시장치 사이의 인터페이스를 구성하기 위해 사용되고 있다.
그러나, 상술한 바와 같은 입력장치를 사용하는 것은 사용법을 익혀야 하고 공간을 차지하는 등의 불편을 야기하여 제품의 완성도를 높이기 어려운 면이 있었다. 따라서, 편리하면서도 간단하고 오작동을 감소시킬 수 있는 표시장치용 입력장치에 대한 요구가 날로 증가되고 있다. 이와 같은 요구에 따라 사용자가 표시장치를 보면서 손이나 펜 등으로 화면을 직접 터치하거나 근접시켜 정보를 입력하면 이를 인식할 수 있는 터치센서(touch sensor)가 제안되었다.
터치센서는 간단하고, 오작동이 적으며, 별도의 입력기기를 사용하지 않고도 입력이 가능할 뿐 아니라 사용자가 화면에 표시되는 내용을 통해 신속하고 용이하게 조작할 수 있다는 편리성 때문에 다양한 표시장치에 적용되고 있다.
상술한 표시장치에 사용되는 터치센서는 그 구조에 따라 상판 부착형(add-on type), 상판 일체형(on-cell type) 및 내장형(integrated type 또는 in-cell type)으로 나눌 수 있다. 상판 부착형은 표시장치와 터치센서 모듈을 개별적으로 제조한 후에, 표시장치의 상판에 터치센서 모듈을 부착하는 방식이다. 상판 일체형은 표시장치의 상부 유리 기판 표면에 터치센서 소자들을 직접 형성하는 방식이다. 내장형은 표시장치 내부에 터치센서 소자들을 내장하여 표시장치의 박형화를 달성하고 내구성을 높일 수 있는 방식이다.
이들 중 상판 부착형 및 상판 일체형은 터치성능은 우수하나 두께의 증가, 화질저하(모아레 현상 또는 반사시감 등), 및 낮은 수율 등의 문제점이 있다.
반면 내장형 터치센서는 표시장치의 공통전극을 터치센서의 전극으로 공용할 수 있어 두께를 얇게 할 수 있고, 터치소자가 표시장치의 내부에 형성되므로 내구성을 높일 수 있다.
따라서, 내장형 터치센서는 내구성을 향상시키고 박형화가 가능하다는 점에서 상판 부착형 터치센서와 상판 일체형 터치센서의 단점을 해결할 수 있기 때문에 관심이 집중되고 있다. 이러한 내장형 터치센서는 터치된 부분을 감지하는 방식에 따라 광 방식과 정전용량 방식으로 구분되며, 정전용량 방식은 다시 자기 정전용량 방식(self capacitance type)과 상호 정전용량 방식(mutual capacitance type)으로 세분화된다.
자기 정전용량 방식 터치센서는 터치 감지 패널의 터치 영역에 복수의 독립 패턴을 형성하고 각각의 독립 패턴의 정전용량의 변화를 측정하여 터치 여부를 판단하는 방식이다. 상호 정전용량 방식 터치센서는 터치 감지 패널의 터치/공통전극 형성영역에 X축 전극라인들(예를 들면, 구동 전극라인들)과 Y축 전극라인들(예를 들면, 센싱 전극라인들)을 서로 교차시켜 매트릭스를 형성하고, X축 전극라인들에 구동펄스를 인가한 다음, Y축 전극라인들을 통해 X축 전극라인들과 Y축 전극라인들의 교차점으로 정의되는 센싱 노드들에 나타나는 전압의 변화를 감지하여 터치 여부를 판단하는 방식이다.
그러나, 상호 정전용량 방식 터치센서는 터치 인식시 발생하는 X축 전극라인들과 Y축 전극라인 사이의 상호 정전용량의 크기는 매우 작은 반면, 표시장치를 구성하는 게이트 라인과 데이터 라인에 의해 X축 전극라인들과 Y축 전극라인에 형성되는 기생 정전용량(parasitic capacitance)이 매우 커져 기생 정전용량에 의해 터치위치를 정확하게 인식하기 곤란한 문제점이 있다.
또한, 상호 정전용량 방식 터치센서는 멀티 터치 인식을 위해 공통전극 상에 터치 구동을 위한 다수의 터치 구동라인과 터치 센싱을 위한 다수의 터치 센싱라인을 형성시켜야 하기 때문에 매우 복잡한 배선구조를 필요로 하게 되는 문제점이 있다.
자기 정전용량 방식 터치센서는 상호 정전용량 방식 터치센서에 비해 간단한 배선구조로 터치 정밀도를 높일 수 있으므로 필요에 따라 널리 사용되고 있다.
이하, 도 1 내지 도 3을 참조하여 종래의 자기 정전용량 방식 터치센서 내장형 액정 표시장치(이하, 단순히 "터치센서 내장형 표시장치"라 함)에 대해 설명하기로 한다. 도 1은 종래의 터치센서 내장형 표시장치를 도시한 평면도이다. 도 2는 도 1에 도시된 영역 R1에서 터치/공통전극과 화소전극의 관계를 도시한 평면도이고, 도 3은 도 2에서 데이터 라인 방향으로 배열되는 라우팅 배선과 그에 접속되는 터치/공통전극의 연결관계를 도시한 단면도이다.
도 1을 참조하면, 터치센서 내장형 표시장치는 복수의 터치/공통전극들(T11~T14, T21~T24, T31~T34, T41~T44, T51~T54)과 복수의 라우팅 배선들(L11~L14, L21~L24, L31~L34, L41~L44, L51~L54)을 포함한다.
복수의 터치/공통전극들(T11~T14, T21~T24, T31~T34, T41~T44, T51~T54)은 표시영역에서 서로 교차하는 제 1 방향(예를 들면, x축 방향) 및 제 2 방향(예를 들면, y축 방향)으로 분할된다. 복수의 라우팅 배선들(L11~L14, L21~L24, L31~L34, L41~L44, L51~L54)은 복수의 터치/공통전극들(T11~T14, T21~T24, T31~T34, T41~T44, T51~T54)에 각각 연결되어 제 2 방향으로 서로 나란하게 배열된다.
복수의 터치/공통전극들(T11~T14, T21~T24, T31~T34, T41~T44, T51~T54)은 표시장치의 공통전극을 분할하여 형성된 것으로, 데이터를 표시하는 디스플레이 모드의 구동시에는 공통전극으로서 동작하고, 터치 위치를 인식하는 터치 구동시에는 터치/공통전극으로서 동작한다.
소스 및 터치 구동 IC(10)는 디스플레이 구동시에는 표시장치의 게이트 라인들(도시생략)의 구동에 동기하여 데이터 라인들(도시 생략)에 표시 데이터를 공급하며, 터치/공통전극들(T11~T14, T21~T24, T31~T34, T41~T44, T51~T54)에 공통전압을 공급한다. 소스 및 터치구동 IC(10)는 또한 터치 구동시에는 터치/공통전극들에 터치 구동전압을 공급하고, 터치 전후의 터치/공통전극의 정전용량의 변화를 스캐닝하여 터치가 수행된 터치/공통전극의 위치를 결정한다.
종래의 터치센서 내장형 표시장치는 또한 게이트 라인들 및 데이터 라인들을 포함하는 각종 배선들을 포함한다.
도 2를 참조하면, 종래의 터치센서 내장형 표시장치에서는 터치/공통전극들(T11, T12, T21, T22) 각각에 대응하여 3행 3열로 배치된 9개의 화소전극들(P11~P33, P14-P36, P41~P63, P44~P66)이 배치되어 있다. 화소전극들(P11~P33, P14-P36, P41~P63, P44~P66)은 제 1 방향(예를 들면, x축 방향)으로 배열되는 복수의 게이트 라인들(G1~G6)과, 제 1 방향과 교차하는 제 2 방향(예를 들면, y축 방향)으로 배열되는 복수의 데이터 라인들(D1~D6)에 의해 정의되는 영역에 배치된다. 터치/공통전극들(T11, T12, T21, T22)에는 라우팅 배선들(L11, L12, L21, L22)이 각각 접속된다. 라우팅 배선들(L11, L12, L21, L22)은 제 2 방향을 따라 연장되어 소스 및 터치구동 IC(10)에 접속된다.
도 2 및 도 3을 참조하면, 기판(SUB1) 상에는 복수의 게이트 라인들(G1~G6)이 제 1 방향으로 배치되며, 그 상부에는 복수의 게이트 라인들(G1~G6)을 커버하도록 게이트 절연막(GI)이 배치된다. 게이트 절연막(GI) 상에서는 박막 트랜지스터(TFT)를 구성하는 활성층(A), 소스 전극(SE) 및 드레인 전극(DE)이 배치된다. 박막 트랜지스터(TFT)는 기판(SUB1) 상에 배치되는 게이트 라인들(G1~G6)로부터 각각 연장되는 게이트 전극들(GE)과, 게이트 라인들(G1~G6) 및 게이트 전극들(GE)을 커버하는 게이트 절연막(GI) 상에서 게이트 전극(GE)과 대응하는 영역에 배치되는 활성층(A)과, 활성층(A)의 일부를 노출시키도록 게이트 절연막(GI) 상에서 분리되어 배치되는 소스 전극(SE) 및 드레인 전극(DE)을 포함한다. 소스 전극(S)은 데이터 라인들(D1~D6) 각각으로부터 연장될 수 있다.
박막 트랜지스터들(TFT)과 데이터 라인들(D1~D6)이 배치된 게이트 절연막(GI) 상에는 이들을 커버하는 제 1 절연막(IND1)과, 평탄화를 위한 제 2 절연막(INS2)이 순차적으로 배치된다. 제 2 절연막(INS2) 상에는 제 1 및 제 2 절연막(IND1, INS2)을 관통하는 콘택홀(CH1)을 통해 박막 트랜지스터들(TFT)의 드레인 전극들(DE)과 각각 접속되도록 화소전극들(P11~P66)이 배치된다.
제 2 절연막(INS2) 상에는 화소전극들(P11~P66)을 커버하도록 제 1 패시베이션막(PAD1)이 배치된다. 제 1 패시베이션막(PAD1) 상에는 터치 및 공통전극들(T11, T12, T21, T22)에 각각 연결될 라우팅 배선들(L11, L12, L21, L22)이 제 2 방향으로 배열된다.
제 1 패시베이션막(PAD1) 상에는 라우팅 배선들(L11, L12, L21, L22)을 커버하도록 제 2 패시베이션막(PAS2)이 배치된다. 제 2 패시베이션막(PAS2) 상에는 화소전극들(P11~P33, P14~P36, P41~P63, P44~P66)과 각각 중첩되도록 터치/공통전극들(T11, T12, T21, T22)이 배치된다. 터치/공통전극들(T11, T12, T21, T22)은 제 2 패시베이션막(PAS2)을 관통하는 콘택홀들(CH2)을 통해 라우팅 배선들(L11, L12, L21, L22)에 각각 접속된다. 터치/공통전극들(T11, T12, T21, T22)은 화소전극들(P11~P33, P14~P36, P41~P63, P44~P66)과 프린지 필드(fringe field)를 형성하도록 화소영역 내에서 복수의 개구부를 갖거나 가지부를 갖도록 형성된다.
다음으로 도 4a 내지 도 4c를 참조하여, 종래의 터치센서 내장형 표시장치에 터치가 행해졌을 경우, 단위 화소영역에서 발생하는 총 정전용량에 대해 검토해 보기로 한다. 도 4a는 종래의 터치센서 내장형 표시장치의 단위 화소영역에서 화소전극과 터치/공통전극만을 개략적으로 도시한 평면도이다. 도 4b는 도 4a의 I-I' 라인을 따라 취한 개략적 단면도이고, 도 4c는 도 4b의 단위 화소영역에서 터치에 의해 생성되는 정전용량 성분들을 개념적으로 도시한 등가 회로도이다.
도 4a 내지 도 4c를 참조하면, 종래의 터치센서 내장형 표시장치에 예를 들면 손가락(F)으로 터치가 행해졌을 경우, 터치에 의한 정전용량 성분은 화소전극(P)과 손가락(F) 사이의 제 1 정전용량(Cpf)과 터치/공통전극(T)과 손가락 사이의 제 2 정전용량(Ctf)을 포함한다.
도 4b에 도시된 바와 같이 제 1 정전용량(Cpf)은 손가락(F)과 화소전극(P) 사이의 정전용량이므로, 화소전극(P)과 손가락(F) 사이에 형성되는 제 1 서브-정전용량들(Cpf1+Cpf2+Cpf3+Cpf4)의 합이다. 따라서, 제 1 정전용량(Cpf)의 값은 다음과 같이 된다.
Cpf= Cpf1+Cpf2+ Cpf3+ Cpf4
또한 제 2 정전용량(Ctf)은 손가락(F)과 터치/공통전극(T) 사이의 정전용량이므로, 화소전극(P)의 개구부들(또는 핑거부들)을 통해 노출되는 터치/공통전극(T)과 손가락(F) 사이에 형성되는 제 2 서브-정전용량들(Ctf1+Ctf2+ Ctf3+ Ctf4+Ctf5)의 합이다. 따라서, 제 2 정전용량(Ctf)의 값은 다음과 같이 된다.
Ctf= Ctf1+Ctf2+ Ctf3+ Ctf4+Ctf5
도 4a에 도시된 단위 화소영역 내의 화소전극(P) 및 터치/공통전극(T)에서, 4개의 가지부들(Pbr)을 갖는 화소전극(P)의 각 가지부(Pbr)의 폭 및 가지부들(Pbr) 사이의 간격이 각각 4㎛이고, 이러한 화소전극(P)과 중첩되는 장방형 터치/공통전극(T) 1 변의 폭이 36㎛, 다른 1변의 폭이 100㎛로 하고, 터치 후의 상태를 시뮬레이션한 결과, 제 1 서브-정전용량들(Cpf1, Cpf2, Cpf3, Cpf4)과 제 2 서브-정전용량들(Ctf1, Ctf2, Ctf3, Ctf4, Ctf5)은 다음의 값을 갖게 되었다.
Cpf1=29fF, Cpf2=29fF, Cpf3=29fF, Cpf4=29fF
Ctf1=0.544fF, Ctf2=0.544fF, Ctf3=0.544fF, Ctf4=0.544fF, Ctf5=0.544fF
따라서, 제 1 서브-정전용량의 합 Cpf=Cpf1+Cpf2+Cpf3+Cpf4=116fF로 되고, 제 2 서브-정전용량 Ctf=Ctf1+Ctf2+Ctf3+Ctf4+Ctf5=2.72fF로 되어 총 정전용량은 Cto1=Cpf+Ctf=118.72fF로 된다.
상술한 바와 같이 손가락(F)과 화소전극(P) 사이의 제 1 정전용량은 118.72fF이고, 터치/공통전극(T)과 손가락(F) 사이에 형성되는 제 2 정전용량은 2.72fF 로 제 2 정전용량의 값이 제 1 정전용량의 값보다 훨씬 작다. 이는 화소전극(P)이 손가락과 터치/공통전극(T) 사이에 형성되는 전계를 차폐하는 것에 기인한 것으로, 이러한 전계 차폐로 인해 제 2 정전용량의 부족한 값은 터치센싱 감도르 저하시키는 원이이 되었다.
다음으로 도 4d를 참조하여 종래의 터치센서 내장형 표시장치의 광 투과도에 대해 검토해 보기로 한다. 도 4d는 도 4a의 I-I' 라인을 따라 취한 단면도로서, 광이 투과되는 영역을 개념적으로 도시한 단면도이다.
도 4d를 참조하면, 종래의 터치센서 내장형 표시장치의 투과율은 화소전극(P)의 개구부, 즉 터치/공통전극(T)과 화소전극(P)의 비중첩부에 가장 많은 영향을 받게 된다. 그러나, 도 4d에 도시된 바와 같이, 종래의 터치센서 내장형 표시장치에서는 데이터 라인과 화소전극 사이의 간섭을 방지하기 위해 데이터 라인에 인접한 화소영역의 최 외각부는 터치/공통전극(T)이 확장된 구조로 되어 있다. 또한, 터치/공통전극(P)과 그에 인접한 데이터 라인 사이에 커플링 정전용량, 즉 기생 정전용량 발생하면 화질에 악영향을 미치므로, 이를 방지하기 위해 터치/공통전극(P)과 그에 인접한 데이터 라인 사이에는 터치/공통전극(T)과 중첩되도록 블랙매트릭스가 배치된다.
따라서, 종래의 터치센서 내장형 표시장치에서는 투과영역의 면적이 줄어들어 개구율을 향상시키기 위한 대책이 필요하게 되었다.
본 발명은 상술한 문제점을 해소시키기 위한 것으로, 터치시 손가락 등의 터치 객체와 화소전극 및 터치/공통전극 사이의 정전용량을 증가시켜 터치 정밀도를 향상시키는 동시에, 개구율을 높여 광 투과율을 향상시킴으로써 표시품질을 높일 수 있는 터치센서 내장형 표시장치와 그 제조방법을 제공하기 위한 것이다.
상기 목적 달성을 위한 본 발명에 따르는 터치센서 내장형 표시장치는 서로 교차하도록 배치되는 복수의 게이트 라인들 및 복수의 데이터 라인들, 복수의 화소전극들, 복수의 터치/공통전극, 및 라우팅 배선들을 포함한다. 화소전극들 각각은 제 1 줄기부와, 상기 제 1 줄기부로부터 분기되어 상기 화소영역으로 연장되는 복수의 제 1 가지부들을 구비한다. 터치/공통전극들 각각은 상기 복수의 화소전극들과 동일층에 배치되며, 제 2 줄기부와 상기 제 2 줄기부로부터 분기되어 상기 화소영역으로 연장되며, 상기 복수의 제 1 가지부들과 번갈아 배치되는 복수의 제 2 가지부들을 구비한다. 라우팅 배선들은 상기 복수의 터치/공통전극에 각각 연결된다.
상기 구성에서, 서로 인접한 2개의 데이터 라인들 사이에 배치된 상기 제 1 가지부들과 제 2 가지부들 중 상기 서로 인접한 2개의 데이터 라인들에 가장 근접한 가지부는 제 2 가지부들이다.
또한, 상기 복수의 라우팅 배선들은 상기 복수의 데이터 라인과 각각 중첩되고, 상기 제 2 가지부의 적어도 일부분과 중첩되도록 배열된다.
또한, 상기 표시영역 내에서 상기 복수의 라우팅 배선들의 길이는 동일할 수 있다.
또한, 상기 복수의 라우팅 배선들의 각각은 하부 금속층, 상기 하부 금속층 상에 배치되는 하나의 저저항 금속층, 및 상기 저저항 금속층 상에 배치되는 상부 금속층으로 이루어질 수 있다.
또한, 상기 상부 금속층은 상기 저저항 금속층 및 상기 하부 금속층을 커버하도록 배치될 수 있다.
또한, 상기 상부 금속층은 상기 저저항 금속층 및 상기 하부 금속층의 측면을 노출시킬 수 있다.
또한, 터치센서 내장형 표시장치는 기판 상에 배열되는 상기 게이트 라인 및 게이트 전극; 상기 게이트 라인 및 게이트 전극을 커버하는 게이트 절연막 상에 배치되는 박막 트랜지스터의 반도체층, 소스전극 및 드레인전극과, 상기 소스 전극에 연결된 상기 데이터 라인; 상기 박막 트랜지스터 및 데이터 라인을 커버하는 제 1 절연막, 및 상기 제 1 절연막 상의 각 화소영역에 배치되는 컬러필터; 상기 컬러필터 상에 순차적으로 배치되는 제 2 절연막 및 제 1 패시베이션막과, 상기 제 1 패시베이션막 상에 배치되는 상기 복수의 화소전극들 및 상기 복수의 터치/공통전극들; 및 상기 복수의 라우팅 배선들을 커버하는 제 2 패시베이션막 상에 배치되는 상기 복수의 라우팅 배선들을 포함할 수 있다.
또한, 상기 라우팅 배선은 상기 제 2 패시베이션막을 관통하는 콘택홀을 통해 상기 터치/공통전극의 제 2 가지부에 접속되고, 상기 화소전극의 제 1 줄기부는 상기 제 1 패시베이션막, 제 2 절연막, 컬러필터 및 제 1 절연막을 관통하는 콘택홀을 통해 상기 박막 트랜지스터의 드레인 전극에 접속될 수 있다.
또한, 본 발명의 터치센서 내장형 표시장치는 기판 상에 배열되어 서로 연결된 상기 게이트 라인 및 게이트 전극; 상기 게이트 라인 및 게이트 전극을 커버하는 게이트 절연막 상에 배치되는 박막 트랜지스터의 반도체층, 소스전극 및 드레인전극과, 상기 소스 전극에 연결된 상기 데이터 라인; 상기 박막 트랜지스터 및 데이터 라인을 커버하는 제 1 절연막, 및 상기 제 1 절연막 상의 각 화소영역에 배치되는 컬러필터; 상기 컬러필터 상에 순차적으로 배치되는 제 2 절연막 및 제 1 패시베이션막과, 상기 제 1 패시베이션막 상에 배치되는 상기 복수의 라우팅 배선들; 및 상기 복수의 라우팅 배선들을 커버하는 제 2 패시베이션막 상에 배치되는 상기 복수의 화소전극들 및 상기 복수의 터치/공통전극들을 포함하고, 상기 기판 상에 상기 게이트 라인과 나란하게 배열되는 줄기부 및 상기 줄기부로부터 상기 데이터 라인과 나란하게 연장되는 가지부들을 구비하는 공통라인을 더 포함하며, 상기 라우팅 배선은 상기 터치/공통전극과 중첩되는 위치에서 제 1 확장부를 구비하고, 상기 터치/공통전극의 제 2 가지부는 1화소영역에서 상기 공통라인과 중첩되는 위치에서 제 2 확장부를 구비하며, 상기 터치/공통전극의 제 2 확장부는 상기 제 2 패시베이션막을 관통하는 콘택홀을 통해 상기 라우팅 배선의 제 1 확장부에 접속되고, 상기 제 2 패시베이션막, 상기 제 1 패시베이션막, 상기 제 2 절연막, 상기 컬러필터, 상기 제 1 절연막 및 상기 게이트 절연막을 관통하는 콘택홀을 통해 상기 공통라인의 줄기부에 연결되고, 상기 화소전극의 제 1 줄기부는 상기 제 2 패시베이션막, 상기 제 1 패시베이션막, 상기 제 2 절연막, 상기 컬러필터 및 상기 제 1 절연막을 관통하는 콘택홀을 통해 상기 박막 트랜지스터의 드레인 전극에 접속될 수 있다.
또한, 본 발명의 터치센서 내장형 표시장치는 기판 상에 배열되는 상기 게이트 라인 및 게이트 전극; 상기 게이트 라인 및 게이트 전극을 커버하는 게이트 절연막 상에 배치되는 박막 트랜지스터의 반도체층, 소스전극 및 드레인전극과, 상기 소스 전극에 연결된 상기 데이터 라인; 상기 박막 트랜지스터 및 데이터 라인을 커버하는 제 1 절연막, 및 상기 제 1 절연막 상의 각 화소영역에 배치되는 컬러필터; 상기 컬러필터 상에 순차적으로 배치되는 제 2 절연막 및 제 1 패시베이션막과, 상기 제 1 패시베이션막 상에 배치되는 상기 복수의 라우팅 배선들; 및 상기 복수의 라우팅 배선들을 커버하는 제 2 패시베이션막 상에 배치되는 상기 복수의 화소전극들 및 상기 복수의 터치/공통전극들을 포함하고, 상기 기판 상에 상기 게이트 라인과 나란하게 배열되는 줄기부 및 상기 줄기부로부터 상기 데이터 라인과 나란하게 연장되는 가지부들을 구비하는 공통라인; 상기 공통라인과 중첩되는 위치에서 상기 제 1 패시베이션막 상에 배치되며, 상기 제 1 패시베이션막, 상기 제 2 절연막, 상기 컬러필터, 상기 제 1 절연막 및 상기 게이트 절연막을 관통하는 콘택홀을 통해 상기 공통라인에 연결되는 제 1 연결패턴; 및 상기 드레인 전극과 중첩되는 위치에서 상기 제 1 패시베이션막 상에 배치되며, 상기 제 1 패시베이션막, 상기 제 2 절연막, 상기 컬러필터 및 상기 제 1 절연막을 관통하는 콘택홀을 통해 상기 박막 트랜지스터의 드레인 전극에 연결되는 제 2 연결패턴을 더 포함하며, 상기 라우팅 배선은 상기 터치/공통전극과 중첩되는 위치에서 제 1 확장부를 구비하고, 상기 터치/공통전극의 제 2 가지부는 1화소영역에서 상기 공통라인과 중첩되는 위치에서 제 2 확장부를 구비하며, 상기 터치/공통전극의 제 2 확장부는 상기 제 2 패시베이션막을 관통하는 콘택홀을 통해 상기 라우팅 배선의 제 1 확장부에 접속되고, 상기 제 2 패시베이션막을 관통하는 다른 콘택홀을 통해 상기 제 1 연결패턴에 접속되며, 상기 화소전극의 제 1 줄기부는 상기 제 2 패시베이션막을 관통하는 콘택홀을 통해 상기 제 2 연결패턴에 접속될 수 있다.
또한, 본 발명의 터치센서 일체형 표시장치는 기판 상에 배열되는 상기 게이트 라인 및 게이트 전극; 상기 게이트 라인 및 게이트 전극을 커버하는 게이트 절연막 상에 배치되는 박막 트랜지스터의 반도체층, 소스전극 및 드레인전극과, 상기 소스 전극에 연결된 상기 데이터 라인; 상기 박막 트랜지스터 및 데이터 라인을 커버하는 제 1 절연막, 및 상기 제 1 절연막 상의 각 화소영역에 배치되는 컬러필터; 상기 컬러필터 상에 배치되는 제 1 패시베이션막; 상기 제 1 패시베이션막 상에 배치되는 상기 복수의 화소전극들 및 상기 복수의 터치/공통전극들; 및 상기 복수의 라우팅 배선들을 커버하는 제 2 패시베이션막 상에 배치되는 상기 복수의 라우팅 배선들을 포함할 수 있다.
또한, 상기 라우팅 배선은 상기 제 2 패시베이션막을 관통하는 콘택홀을 통해 상기 터치/공통전극의 제 2 가지부에 접속되고, 상기 화소전극의 제 1 줄기부는 상기 제 2 패시베이션막, 상기 제 1 패시베이션막, 상기 컬러필터 및 상기 제 1 절연막을 관통하는 콘택홀을 통해 상기 박막 트랜지스터의 드레인 전극에 접속될 수 있다.
또한, 본 발명의 터치센서 일체형 표시장치는 기판 상에 배열되는 상기 게이트 라인 및 게이트 전극; 상기 게이트 라인 및 게이트 전극을 커버하는 게이트 절연막 상에 배치되는 박막 트랜지스터의 반도체층, 소스전극 및 드레인전극과, 상기 소스 전극에 연결된 상기 데이터 라인; 상기 박막 트랜지스터 및 데이터 라인을 커버하는 제 1 절연막, 및 상기 제 1 절연막 상의 각 화소영역에 배치되는 컬러필터; 상기 컬러필터 상에 배치되는 제 1 패시베이션막; 상기 제 1 패시베이션막 상에 배치되는 상기 복수의 라우팅 배선들; 및 상기 복수의 라우팅 배선들을 커버하는 제 2 패시베이션막 상에 배치되는 상기 복수의 화소전극들 및 상기 복수의 터치/공통전극들을 포함하고, 상기 기판 상에 상기 게이트 라인과 나란하게 배열되는 줄기부 및 상기 줄기부로부터 상기 데이터 라인과 나란하게 연장되는 가지부들을 구비하는 공통라인을 더 포함하며, 상기 라우팅 배선은 상기 터치/공통전극과 중첩되는 위치에서 제 1 확장부를 구비하고, 상기 터치/공통전극의 제 2 가지부는 1화소영역에서 상기 공통라인과 중첩되는 위치에서 제 2 확장부를 구비하며, 상기 터치/공통전극의 제 2 확장부는 상기 제 2 패시베이션막을 관통하는 콘택홀을 통해 상기 라우팅 배선의 제 1 확장부에 접속되고, 상기 제 2 패시베이션막, 상기 제 1 패시베이션막, 상기 컬러필터, 상기 제 1 절연막 및 상기 게이트 절연막을 관통하는 콘택홀을 통해 상기 공통라인의 줄기부에 연결되고, 상기 화소전극의 제 1 줄기부는 상기 제 2 패시베이션막, 상기 제 1 패시베이션막, 상기 컬러필터 및 상기 제 1 절연막을 관통하는 콘택홀을 통해 상기 박막 트랜지스터의 드레인 전극에 접속될 수 있다.
또한 본 발명에 따르는 터치센서 내장형 표시장치는 기판 상에 배열되는 상기 게이트 라인 및 게이트 전극; 상기 게이트 라인 및 게이트 전극을 커버하는 게이트 절연막 상에 배치되는 박막 트랜지스터의 반도체층, 소스전극 및 드레인전극과, 상기 소스 전극에 연결된 상기 데이터 라인; 상기 박막 트랜지스터 및 데이터 라인을 커버하는 제 1 절연막, 및 상기 제 1 절연막 상의 각 화소영역에 배치되는 컬러필터; 상기 컬러필터 상에 배치되는 제 1 패시베이션막; 상기 제 1 패시베이션막 상에 배치되는 상기 복수의 라우팅 배선들; 및 상기 복수의 라우팅 배선들을 커버하는 제 2 패시베이션막 상에 배치되는 상기 복수의 화소전극들 및 상기 복수의 터치/공통전극들을 포함하고, 상기 기판 상에 상기 게이트 라인과 나란하게 배열되는 줄기부 및 상기 줄기부로부터 상기 데이터 라인과 나란하게 연장되는 가지부들을 구비하는 공통라인; 상기 공통라인과 중첩되는 위치의 상기 제 1 패시베이션막 상에 배치되며, 상기 제 1 패시베이션막, 상기 컬러필터, 상기 제 1 절연막 및 상기 게이트 절연막을 관통하는 콘택홀을 통해 상기 공통라인에 연결되는 제 1 연결패턴; 및 상기 드레인 전극과 중첩되는 위치의 상기 제 1 패시베이션막 상에 배치되며, 상기 제 2 절연막, 상기 컬러필터, 및 상기 제 1 절연막을 관통하는 콘택홀을 통해 상기 박막 트랜지스터의 드레인 전극에 연결되는 제 2 연결패턴을 더 포함하며, 상기 라우팅 배선은 상기 터치/공통전극과 중첩되는 위치에서 제 1 확장부를 구비하고, 상기 터치/공통전극의 제 2 가지부는 1화소영역에서 상기 공통라인과 중첩되는 위치에서 제 2 확장부를 구비하며, 상기 터치/공통전극의 제 2 확장부는 상기 제 2 패시베이션막을 관통하는 콘택홀을 통해 상기 라우팅 배선의 제 1 확장부에 접속되고, 상기 제 2 패시베이션막을 관통하는 다른 콘택홀을 통해 상기 제 1 연결패턴에 접속되며, 상기 화소전극의 제 1 줄기부는 상기 제 2 패시베이션막을 관통하는 콘택홀을 통해 상기 제 2 연결패턴에 접속될 수 있다.
또한, 본 발명의 터치센서 내장형 표시장치는 기판 상에 배열되는 상기 게이트 라인 및 게이트 전극; 상기 게이트 라인 및 게이트 전극을 커버하는 게이트 절연막 상에 배치되는 박막 트랜지스터의 반도체층, 소스전극 및 드레인전극과, 상기 소스 전극에 연결된 상기 데이터 라인; 상기 박막 트랜지스터 및 데이터 라인을 커버하는 제 1 절연막, 및 상기 제 1 절연막 상의 제 2 절연막; 상기 제 2 절연막 상에 순차적으로 배치되는 제 1 패시베이션막 및 제 2 패시베이션막과, 상기 제 2 패시베이션막 상에 배치되는 상기 복수의 화소전극들 및 상기 복수의 터치/공통전극들; 및 상기 복수의 라우팅 배선들을 커버하는 제 2 패시베이션막 상에 배치되는 상기 복수의 라우팅 배선들을 포함할 수 있다.
상기 구성에서, 상기 라우팅 배선은 상기 제 2 패시베이션막을 관통하는 콘택홀을 통해 상기 터치/공통전극의 제 2 가지부에 접속되고, 상기 화소전극의 제 1 줄기부는 상기 제 1 패시베이션막, 제 2 절연막, 제 1 절연막을 관통하는 콘택홀을 통해 상기 박막 트랜지스터의 드레인 전극에 접속될 수 있다.
또한, 본 발명의 터치센서 내장형 표시장치는 기판 상에 배열되는 상기 게이트 라인 및 게이트 전극; 상기 게이트 라인 및 게이트 전극을 커버하는 게이트 절연막 상에 배치되는 박막 트랜지스터의 반도체층, 소스전극 및 드레인전극과, 상기 소스 전극에 연결된 상기 데이터 라인; 상기 박막 트랜지스터 및 데이터 라인을 커버하는 제 1 절연막, 및 상기 제 1 절연막 상의 제 2 절연막; 상기 제 2 절연막 상에 순차적으로 배치되는 제 1 패시베이션막 및 제 2 패시베이션막과, 상기 제 2 패시베이션막 상에 배치되는 상기 복수의 라우팅 배선들; 및 상기 복수의 라우팅 배선들을 커버하는 제 2 패시베이션막 상에 배치되는 상기 복수의 화소전극들 및 상기 복수의 터치/공통전극들을 포함하고, 상기 기판 상에 상기 게이트 라인과 나란하게 배열되는 줄기부 및 상기 줄기부로부터 상기 데이터 라인과 나란하게 연장되는 가지부들을 구비하는 공통라인을 더 포함하며, 상기 라우팅 배선은 상기 터치/공통전극과 중첩되는 위치에서 제 1 확장부를 구비하고, 상기 터치/공통전극의 제 2 가지부는 1화소영역에서 상기 공통라인과 중첩되는 위치에서 제 2 확장부를 구비하며, 상기 터치/공통전극의 제 2 확장부는 상기 제 2 패시베이션막을 관통하는 콘택홀을 통해 상기 라우팅 배선의 제 1 확장부에 접속되고, 상기 제 2 패시베이션막, 상기 제 1 패시베이션막, 상기 제 2 절연막, 상기 제 1 절연막 및 상기 게이트 절연막을 관통하는 콘택홀을 통해 상기 공통라인의 줄기부에 연결되고, 상기 화소전극의 제 1 줄기부는 상기 제 2 패시베이션막, 상기 제 1 패시베이션막, 상기 제 2 절연막, 및 상기 제 1 절연막을 관통하는 콘택홀을 통해 상기 박막 트랜지스터의 드레인 전극에 접속될 수 있다.
또한, 본 발명의 터치센서 내장형 표시장치는 기판 상에 배열되는 상기 게이트 라인 및 게이트 전극; 상기 게이트 라인 및 게이트 전극을 커버하는 게이트 절연막 상에 배치되는 박막 트랜지스터의 반도체층, 소스전극 및 드레인전극과, 상기 소스 전극에 연결된 상기 데이터 라인; 상기 박막 트랜지스터 및 데이터 라인을 커버하는 제 1 절연막, 및 상기 제 1 절연막 상의 제 2 절연막; 상기 제 2 절연막 상에 순차적으로 배치되는 제 1 패시베이션막 및 제 2 패시베이션막과, 상기 제 2 패시베이션막 상에 배치되는 상기 복수의 라우팅 배선들; 및 상기 복수의 라우팅 배선들을 커버하는 제 2 패시베이션막 상에 배치되는 상기 복수의 화소전극들 및 상기 복수의 터치/공통전극들을 포함하고, 상기 기판 상에 상기 게이트 라인과 나란하게 배열되는 줄기부 및 상기 줄기부로부터 상기 데이터 라인과 나란하게 연장되는 가지부들을 구비하는 공통라인; 상기 제 1 패시베이션막 상의 상기 공통라인과 중첩되는 위치에 배치되며, 상기 제 1 패시베이션막, 상기 제 2 절연막, 상기 제 1 절연막 및 상기 게이트 절연막을 관통하는 콘택홀을 통해 상기 공통라인에 연결되는 제 1 연결패턴; 및 상기 제 1 패시베이션막 상의 상기 드레인 전극과 중첩되는 위치에 배치되며, 상기 제 1 패시베이션막, 상기 제 2 절연막, 및 상기 제 1 절연막을 관통하는 콘택홀을 통해 상기 박막 트랜지스터의 드레인 전극에 연결되는 제 2 연결패턴을 더 포함하며, 상기 라우팅 배선은 상기 터치/공통전극과 중첩되는 위치에서 제 1 확장부를 구비하고, 상기 터치/공통전극의 제 2 가지부는 1화소영역에서 상기 공통라인과 중첩되는 위치에서 제 2 확장부를 구비하며, 상기 터치/공통전극의 제 2 확장부는 상기 제 2 패시베이션막을 관통하는 콘택홀을 통해 상기 라우팅 배선의 제 1 확장부에 접속되고, 상기 제 2 패시베이션막을 관통하는 다른 콘택홀을 통해 상기 제 1 연결패턴에 접속되며, 상기 화소전극의 제 1 줄기부는 상기 제 2 패시베이션막을 관통하는 콘택홀을 통해 상기 제 2 연결패턴에 접속될 수 있다
또한 본 발명의 터치센서 내장형 표시장치는 기판 상에 배열되는 상기 게이트 라인 및 게이트 전극; 상기 게이트 라인 및 게이트 전극을 커버하는 게이트 절연막 상에 배치되는 박막 트랜지스터의 반도체층, 소스전극 및 드레인전극과, 상기 소스 전극에 연결된 상기 데이터 라인; 상기 박막 트랜지스터 및 데이터 라인을 커버하는 제 1 절연막, 및 상기 제 1 절연막 상의 제 1 패시베이션막; 상기 제 1 패시베이션막 상에 배치되는 상기 복수의 화소전극들 및 상기 복수의 터치/공통전극들; 및 상기 복수의 라우팅 배선들을 커버하는 제 2 패시베이션막 상에 배치되는 상기 복수의 라우팅 배선들을 포함할 수 있다.
또한, 상기 라우팅 배선은 상기 제 2 패시베이션막을 관통하는 콘택홀을 통해 상기 터치/공통전극의 제 2 가지부에 접속되고, 상기 화소전극의 제 1 줄기부는 상기 제 1 패시베이션막 및 상기 제 1 절연막을 관통하는 콘택홀을 통해 상기 박막 트랜지스터의 드레인 전극에 접속될 수 있다.
본 발명의 터치센서 내장형 표시장치는 기판 상에 배열되는 상기 게이트 라인 및 게이트 전극; 상기 게이트 라인 및 게이트 전극을 커버하는 게이트 절연막 상에 배치되는 박막 트랜지스터의 반도체층, 소스전극 및 드레인전극과, 상기 소스 전극에 연결된 상기 데이터 라인; 상기 박막 트랜지스터 및 데이터 라인을 커버하는 제 1 절연막, 및 상기 제 1 절연막 상의 제 1 패시베이션막; 상기 제 1 패시베이션막 상에 배치되는 상기 복수의 라우팅 배선들; 및 상기 복수의 라우팅 배선들을 커버하는 제 2 패시베이션막 상에 배치되는 상기 복수의 화소전극들 및 상기 복수의 터치/공통전극들을 포함하고, 상기 기판 상에 상기 게이트 라인과 나란하게 배열되는 줄기부 및 상기 줄기부로부터 상기 데이터 라인과 나란하게 연장되는 가지부들을 구비하는 공통라인을 더 포함하며, 상기 라우팅 배선은 상기 터치/공통전극과 중첩되는 위치에서 제 1 확장부를 구비하고, 상기 터치/공통전극의 제 2 가지부는 1화소영역에서 상기 공통라인과 중첩되는 위치에서 제 2 확장부를 구비하며, 상기 터치/공통전극의 제 2 확장부는 상기 제 2 패시베이션막을 관통하는 콘택홀을 통해 상기 라우팅 배선의 제 1 확장부에 접속되고, 상기 제 2 패시베이션막, 상기 제 1 패시베이션막, 상기 제 1 절연막 및 상기 게이트 절연막을 관통하는 콘택홀을 통해 상기 공통라인의 줄기부에 연결되고, 상기 화소전극의 제 1 줄기부는 상기 제 2 패시베이션막, 상기 제 1 패시베이션막, 및 상기 제 1 절연막을 관통하는 콘택홀을 통해 상기 박막 트랜지스터의 드레인 전극에 접속될 수 있다.
본 발명의 터치센서 내장형 표시장치는 기판 상에 배열되는 상기 게이트 라인 및 게이트 전극; 상기 게이트 라인 및 게이트 전극을 커버하는 게이트 절연막 상에 배치되는 박막 트랜지스터의 반도체층, 소스전극 및 드레인전극과, 상기 소스 전극에 연결된 상기 데이터 라인; 상기 박막 트랜지스터 및 데이터 라인을 커버하는 제 1 절연막, 및 상기 제 1 절연막 상의 제 1 패시베이션막; 상기 제 1 패시베이션막 상에 배치되는 상기 복수의 라우팅 배선들; 및 상기 복수의 라우팅 배선들을 커버하는 제 2 패시베이션막 상에 배치되는 상기 복수의 화소전극들 및 상기 복수의 터치/공통전극들을 포함하고, 상기 기판 상에 상기 게이트 라인과 나란하게 배열되는 줄기부 및 상기 줄기부로부터 상기 데이터 라인과 나란하게 연장되는 가지부들을 구비하는 공통라인; 상기 공통라인과 중첩되는 위치에서 상기 제 1 패시베이션막 상에 배치되며, 상기 제 1 패시베이션막, 상기 제 1 절연막 및 상기 게이트 절연막을 관통하는 콘택홀을 통해 상기 공통라인에 연결되는 제 1 연결패턴; 및 상기 드레인 전극과 중첩되는 위치에서 상기 제 1 패시베이션막 상에 배치되며, 상기 제 1 패시베이션막 및 상기 제 1 절연막을 관통하는 콘택홀을 통해 상기 박막 트랜지스터의 드레인 전극에 연결되는 제 2 연결패턴을 더 포함하며, 상기 라우팅 배선은 상기 터치/공통전극과 중첩되는 위치에서 제 1 확장부를 구비하고, 상기 터치/공통전극의 제 2 가지부는 1화소영역에서 상기 공통라인과 중첩되는 위치에서 제 2 확장부를 구비하며, 상기 터치/공통전극의 제 2 확장부는 상기 제 2 패시베이션막을 관통하는 콘택홀을 통해 상기 라우팅 배선의 제 1 확장부에 접속되고, 상기 제 2 패시베이션막을 관통하는 다른 콘택홀을 통해 상기 제 1 연결패턴에 접속되며, 상기 화소전극의 제 1 줄기부는 상기 제 2 패시베이션막을 관통하는 콘택홀을 통해 상기 제 2 연결패턴에 접속될 수 있다.
본 발명의 터치센서 내장형 표시장치는 1프레임 기간 동안 하나의 디스플레이 구동기간과 하나의 터치센서 구동기간으로 시분할 구동되며, 상기 터치센서 구동기간 동안 상기 터치/공통전극들에 터치 구동신호를 공급하고, 상기 터치/공통전극들의 정전용량의 변화를 측정하여 터치위치를 산출하는 터치센서 구동부; 및 상기 디스플레이 구동기간 동안 상기 복수의 화소전극들 및 터치/공통전극을 포함하는 화소들에 데이터를 기입하고, 상기 터치센서 구동기간 동안, 상기 터치 구동 신호와 동일 위상, 동일 진폭의 로드 프리 구동신호를 상기 게이트 라인들 및 상기 데이터 라인들에 공급하는 디스플레이 구동부를 더 포함할 수 있다.
또한, 상기 디스플레이 구동부는, 상기 디스플레이 구동기간 동안, 외부로부터 입력되는 데이터 전압을 상기 데이터 라인들에 공급하고, 상기 터치센서 구동기간 동안, 상기 터치 구동 신호와 동일 위상, 동일 진폭의 제 1 로드 프리 구동 신호를 상기 데이터 라인들에 인가하는 데이터 드라이버; 상기 디스플레이 구동기간 동안, 상기 데이터 전압에 동기되는 게이트 펄스를 상기 게이트 라인들에 순차적으로 공급하여 상기 데이터 전압이 기입되는 표시패널의 라인을 선택하고, 상기 터치센서 구동기간 동안, 상기 터치 구동 신호와 동일 위상, 동일 진폭의 제 2 로드 프리 구동 신호를 상기 게이트 라인들에 인가하는 게이트 드라이버; 및 상기 데이터 드라이버, 상기 게이트 드라이버, 및 상기 터치센서 구동부의 동작 타이밍을 동기시키기 위한 제어신호들을 공급하는 타이밍 콘트롤러를 더 포함할 수 있다.
상기 목적달성을 위한 본 발명의 터치센서 내장형 표시장치 제조방법은 기판 상에 서로 분리되도록 게이트 라인과 공통라인을 포함하는 제 1 도전층을 형성하는 단계; 상기 게이트 라인과 공통라인을 커버하는 게이트 절연막 상에 박막 트랜지스터의 반도체층과, 상기 박막 트랜지스터의 소스전극 및 드레인 전극과 상기 드레인에 연결되는 데이터 라인을 포함하는 제 2 도전층을 형성하는 단계; 상기 반도체층과 상기 제 2 도전층을 순차적으로 커버하는 제 1 절연막, 컬러필터, 및 제 1 패시베이션막을 배치하고 상기 제 1 패시베이션막 상에 라우팅 배선들을 형성하는 단계; 및 상기 라우팅 배선을 커버하는 제 2 패시베이션막 상의 화소영역들에 복수의 제 1 가지부들과 상기 제 1 가지부들을 연결하는 제 1 줄기부를 갖는 복수의 화소전극들과, 상기 복수의 제 1 가지부들과 번갈아 배치되는 복수의 제 2 가지부들과 상기 제 2 가지부들을 연결하는 제 2 줄기부를 구비하는 복수의 터치/공통전극을 형성하는 단계를 포함한다.
상기 구성에서, 상기 터치/공통전극의 복수의 제 2 가지부들 중 하나는 각 화소영역마다 상기 제 2 패시베이션막, 상기 제 1 패시베이션막, 상기 컬러필터, 상기 제 1 절연막, 및 상기 게이트 절연막을 관통하는 콘택홀을 통해 노출되는 공통라인에 접속되고, 상기 제 2 패시베이션막을 관통하는 콘택홀을 통해 노출되는 상기 라우팅 배선들 중 하나에 접속되며, 각 화소영역에서 상기 화소전극의 제 1 줄기부는 상기 제 2 패시베이션막, 상기 제 1 패시베이션막, 상기 컬러필터, 및 상기 제 1 절연막을 관통하는 콘택홀을 통해 노출되는 상기 박막 트랜지스터의 드레인 전극에 연결될 수 있다.
또한, 상기 공통라인을 노출시키는 콘택홀 형성공정은, 상기 컬러필터, 상기 제 1 절연막 및 상기 게이트 절연막을 관통하는 제 1 콘택홀 형성공정; 상기 제 1 패시베이션막을 관통하는 제 3 콘택홀 형성공정; 및 상기 제 2 패시베이션막을 관통하는 제 5 콘택홀 형성공정을 포함하며, 상기 라우팅 배선들 중 하나를 노출시키는 콘택홀 형성공정은 상기 제 2 패시베이션막을 관통하는 제 6 콘택홀 형성공정을 포함하고, 상기 드레인 전극을 노출시키는 콘택홀 형성공정은 상기 컬러필터, 및 상기 제 1 절연막을 관통하는 제 2 콘택홀 형성공정; 상기 제 1 패시베이션막을 관통하는 제 4 콘택홀 형성공정; 및 상기 제 2 패시베이션막을 관통하는 제 7 콘택홀 형성공정을 포함하고, 상기 제 1 콘택홀 및 상기 제 2 콘택홀은 동일 마스크 공정을 통해 형성되고, 상기 제 3 콘택홀 및 상기 제 4 콘택홀은 동일 마스크 공정을 통해 형성되며, 상기 제 5 콘택홀, 상기 제 6 콘택홀 및 상기 제 7 콘택홀은 동일 마스크 공정을 통해 형성될 수 있다.
또한, 본 발명의 터치센서 내장형 표시장치의 제조방법은 상기 컬러필터와 상기 제 1 패시베이션막 사이에 상기 컬러필터를 커버하도록 제 2 절연막을 형성하는 단계를 더 포함할 수 있다.
또한, 상기 복수의 제 2 가지부들 중 하나는 각 화소영역마다 상기 제 2 패시베이션막, 상기 제 1 패시베이션막, 상기 제 2 절연막, 상기 컬러필터, 상기 제 1 절연막, 및 상기 게이트 절연막을 관통하는 콘택홀을 통해 노출되는 공통라인에 접속되고, 각 터치/공통전극마다 상기 제 2 패시베이션막을 관통하는 콘택홀을 통해 노출되는 상기 라우팅 배선들 중 하나에 접속되며, 각 화소영역에서 상기 화소전극의 제 1 줄기부는 상기 제 2 패시베이션막, 상기 제 1 패시베이션막, 상기 제 2 절연막, 상기 컬러필터, 및 상기 제 1 절연막을 관통하는 콘택홀을 통해 노출되는 상기 박막 트랜지스터의 드레인 전극에 연결될 수 있다.
또한, 상기 공통라인을 노출시키는 콘택홀 형성공정은, 상기 컬러필터, 상기 제 1 절연막 및 상기 게이트 절연막을 관통하는 제 1 콘택홀 형성공정; 상기 제 2 절연막을 관통하는 제 3 콘택홀 형성공정; 및 상기 제 2 패시베이션막 및 상기 제 1 패시베이션막을 관통하는 제 5 콘택홀 형성공정을 포함하며, 상기 라우팅 배선들 중 하나를 노출시키는 콘택홀 형성공정은 상기 제 2 패시베이션막을 관통하는 제 6 콘택홀 형성공정을 포함하고, 상기 드레인 전극을 노출시키는 콘택홀 형성공정은 상기 컬러필터, 및 상기 제 1 절연막을 관통하는 제 2 콘택홀 형성공정; 상기 제 2 절연막을 관통하는 제 4 콘택홀 형성공정; 및 상기 제 2 패시베이션막 및 상기 제 1 패시베이션막을 관통하는 제 7 콘택홀 형성공정을 포함하며, 상기 제 1 콘택홀 및 상기 제 2 콘택홀은 동일 마스크 공정을 통해 형성되고, 상기 제 3 콘택홀 및 상기 제 4 콘택홀은 동일 마스크 공정을 통해 형성되며, 상기 제 5 콘택홀, 상기 제 6 콘택홀 및 상기 제 7 콘택홀은 동일 마스크 공정을 통해 형성될 수 있다.
본 발명의 터치센서 내장형 표시장치의 제조방법은 기판 상에 서로 분리되도록 게이트 라인과 공통라인을 포함하는 제 1 도전층을 형성하는 단계; 상기 게이트 라인과 공통라인을 커버하는 게이트 절연막 상에 박막 트랜지스터의 반도체층과, 상기 박막 트랜지스터의 소스전극 및 드레인 전극과 상기 드레인에 연결되는 데이터 라인을 포함하는 제 2 도전층을 형성하는 단계; 상기 반도체층과 상기 제 2 도전층을 커버하는 제 1 절연막 상에 라우팅 배선들을 형성하는 단계; 및 상기 라우팅 배선을 커버하는 제 2 패시베이션막 상의 화소영역들에 복수의 제 1 가지부들과 상기 제 1 가지부들을 연결하는 제 1 줄기부를 갖는 복수의 화소전극들과, 상기 복수의 제 1 가지부들과 번갈아 배치되는 복수의 제 2 가지부들과 상기 제 2 가지부들을 연결하는 제 2 줄기부를 구비하는 복수의 터치/공통전극을 형성하는 단계를 포함하며, 상기 복수의 제 2 가지부들 중 하나는 각 화소영역마다 상기 공통라인에 접속되고, 각 터치/공통전극마다 상기 라우팅 배선들 중 하나와 상기 공통라인과 에 접속되며, 각 화소영역에서 상기 화소전극의 제 1 줄기부는 상기 박막 트랜지스터의 드레인 전극에 연결될 수 있다.
또한, 상기 복수의 제 2 가지부들 중 하나는 각 화소영역마다 상기 제 2 패시베이션막, 상기 제 1 절연막, 및 상기 게이트 절연막을 관통하는 콘택홀을 통해 노출되는 공통라인에 접속되고, 각 터치/공통전극마다 상기 제 2 패시베이션막을 관통하는 콘택홀을 통해 노출되는 상기 라우팅 배선들 중 하나에 접속되며, 각 화소영역에서 상기 화소전극의 제 1 줄기부는 상기 제 2 패시베이션막, 및 상기 제 1 절연막을 관통하는 콘택홀을 통해 노출되는 상기 박막 트랜지스터의 드레인 전극에 연결될 수 있다.
또한, 상기 공통라인을 노출시키는 콘택홀 형성공정은, 상기 제 2 패시베이션막 및 상기 제 1 절연막을 관통하는 제 1 콘택홀 형성공정을 포함하며, 상기 라우팅 배선들 중 하나를 노출시키는 콘택홀 형성공정은 상기 제 2 패시베이션막을 관통하는 제 2 콘택홀 형성공정을 포함하고, 상기 드레인 전극을 노출시키는 콘택홀 형성공정은 상기 제 2 패시베이션막 및 상기 제 1 절연막을 관통하는 제 3 콘택홀 형성공정을 포함하고, 상기 제 1 콘택홀, 상기 제 2 콘택홀, 및 상기 제 3 콘택홀은 동일 마스크 공정을 통해 형성될 수 있다.
또한, 본 발명의 터치센서 내장형 표시장치는 상기 제 1 절연막과 상기 라우팅 배선들 사이에 제 2 절연막 및 제 1 패시베이션막을 순차적으로 형성하는 단계를 더 포함하고, 상기 라우팅 배선들은 상기 제 1 패시베이션막 상에 배치될 수 있다.
또한, 상기 복수의 제 2 가지부들 중 하나는 각 화소영역마다 상기 제 2 패시베이션막, 상기 제 1 패시베이션막, 상기 제 2 절연막, 상기 제 1 절연막, 및 상기 게이트 절연막을 관통하는 콘택홀을 통해 노출되는 공통라인에 접속되고, 각 터치/공통전극마다 상기 제 2 패시베이션막을 관통하는 콘택홀을 통해 노출되는 상기 라우팅 배선들 중 하나에 접속되며, 각 화소영역에서 상기 화소전극의 제 1 줄기부는 상기 제 2 패시베이션막, 화소영역마다 상기 제 2 패시베이션막, 상기 제 1 패시베이션막, 상기 제 2 절연막 및 제 1 절연막을 관통하는 콘택홀을 통해 노출되는 상기 박막 트랜지스터의 드레인 전극에 연결될 수 있다
또한, 상기 공통라인을 노출시키는 콘택홀 형성공정은, 상기 제 2 절연막, 상기 제 1 절연막 및 상기 게이트 절연막을 관통하는 제 1 콘택홀 형성공정과, 상기 제 1 콘택홀과 중첩되는 위치에서 상기 제 2 패시베이션막과 상기 제 1 패시베이션막을 관통하는 제 3 콘택홀 형성공정을 포함하며, 상기 라우팅 배선들 중 하나를 노출시키는 콘택홀 형성공정은 상기 제 2 패시베이션막을 관통하는 제 4 콘택홀 형성공정을 포함하고, 상기 드레인 전극을 노출시키는 콘택홀 형성공정은 상기 제 2 절연막 및 상기 제 1 절연막을 관통하는 제 2 콘택홀 형성공정과, 상기 제 2 콘택홀과 중첩되는 위치에서 상기 제 2 패시베이션막과 상기 제 2 패시베이션막을 관통하는 제 5 콘택홀 형성공정을 포함하고, 상기 제 1 콘택홀 및 상기 제 2 콘택홀은 동일 마스크 공정을 통해 형성되고, 상기 제 3 콘택홀, 상기 제 4 콘택홀, 및 상기 제 5 콘택홀은 동일 마스크 공정을 통해 형성될 수 있다.
본 발명에 따르는 터치센서 내장형 표시장치에 의하면, 화소전극과 터치/공통전극을 동일층에 형성시킴으로써 터치센싱을 위한 총 정전용량의 크기를 증가시킬 수 있으므로 터치 정밀도를 향상시킬 수 있는 효과를 얻을 수 있다.
또한, 화소전극의 가지부들과 터치/공통전극의 제 2 가지부들을 동일층에서 번갈아 배열하여 개구율을 높일 수 있으므로 표시휘도를 높일 수 있는 효과를 얻을 수 있다.
또한, 본 발명에 따르는 터치센서 내장형 표시장치의 제조방법에 의하면 마스크 공정수를 줄일 수 있어 제조비용을 줄일 수 있는 효과를 얻을 수 있다.
도 1은 종래의 터치센서 내장형 표시장치를 도시한 평면도,
도 2는 도 1에 도시된 영역 R1에서 터치/공통전극과 화소전극의 관계를 도시한 평면도,
도 3은 도 2에서 데이터 라인 방향으로 배열되는 라우팅 배선과 그에 접속되는 터치/공통전극의 연결관계를 도시한 단면도,
도 4a는 종래의 터치센서 내장형 표시장치의 단위 화소영역에서 화소전극과 터치/공통전극만을 개략적으로 도시한 평면도,
도 4b는 도 4a의 I-I' 라인을 따라 취한 단면도로서, 손가락과 화소전극 및 터치/공통전극 사이의 정전용량 성분을 나타낸 단면도,
도 4c는 도 4b의 단위 화소영역에서 터치에 의해 생성되는 정전용량 성분들을 개념적으로 도시한 등가 회로도,
도 4d는 도 4a의 I-I' 라인을 따라 취한 단면도로서, 광이 투과되는 영역을 개념적으로 도시한 단면도,
도 5는 본 발명의 실시예에 따르는 터치센서 내장형 표시장치를 개략적으로 도시한 블록도,
도 6은 도 5의 본 발명의 제 1 실시예에 따르는 터치센서 내장형 표시장치의 일부 영역 R1을 개략적으로 도시한 평면도,
도 7은 도 6에 도시된 영역 R2를 도시한 평면도,
도 8a는 도 7에 도시된 I-I'라인을 따라 취한 제 1 예의 단면도,
도 8b는 도 7에 도시된 I-I'라인을 따라 취한 제 2 예의 단면도,
도 9a는 도 7에 도시된 I-I'라인을 따라 취한 제 3 예의 단면도,
도 9b는 도 7에 도시된 I-I'라인을 따라 취한 제 4 예의 단면도,
도 10은 도 5의 본 발명의 제 2 실시예에 따르는 터치센서 내장형 표시장치의 일부 영역 R1을 개략적으로 도시한 평면도,
도 11은 도 10에 도시된 영역 R2를 도시한 평면도,
도 12a는 도 11의 I-I' 및 II-II' 라인을 따라 취한 제 1 예를 도시한 단면도,
도 12b는 도 11의 I-I' 및 II-II' 라인을 따라 취한 제 2 예를 도시한 단면도,
도 13a는 도 11의 I-I' 및 II-II' 라인을 따라 취한 제 3 예를 도시한 단면도,
도 13b는 도 11의 I-I' 및 II-II' 라인을 따라 취한 제 4 예를 도시한 단면도,
도 14a는 I-I' 및 II-II' 라인을 따라 취한 제 1 예의 변형예를 도시한 단면도,
도 14b는 I-I' 및 II-II' 라인을 따라 취한 제 2 예의 변형예를 도시한 단면도,
도 15a는 I-I' 및 II-II' 라인을 따라 취한 제 3 예의 변형예를 도시한 단면도,
도 15b는 I-I' 및 II-II' 라인을 따라 취한 제 4 예의 변형예를 도시한 단면도,
도 16a는 도 7 및 도 11의 라우팅 배선의 제 1 실시예를 도시한 단면도,
도 16b는 도 7 및 도 11의 라우팅 배선의 제 2 실시예를 도시한 단면도,
도 17a는 게이트 라인, 데이터 라인, 또는 라우팅 배선 등의 신호라인이 연결된 패드가 배치된 패드부의 구성을 개략적으로 도시한 평면도,
도 17b는 도 17a의 I-I' 라인을 따라 취한 패드의 단면도,
도 18a는 본 발명의 제 2 실시예의 제 1 예에 따르는 터치센서 내장형 표시장치의 제 1 마스크 공정을 도시한 평면도,
도 18b는 도 18a의 라인 I-I' 및 II-II' 라인을 따라 취한 단면도,
도 19a는 본 발명의 제 2 실시예의 제 1 예에 따르는 터치센서 내장형 표시장치의 제 2 마스크 공정을 도시한 평면도,
도 19b는 도 19a의 라인 I-I' 및 II-II' 라인을 따라 취한 단면도,
도 20a는 본 발명의 제 2 실시예의 제 1 예에 따르는 터치센서 내장형 표시장치의 제 3 내지 제 5 마스크 공정을 도시한 평면도,
도 20b는 도 20a의 라인 I-I' 및 II-II' 라인을 따라 취한 단면도,
도 21a는 본 발명의 제 2 실시예의 제 1 예에 따르는 터치센서 내장형 표시장치의 제 6 마스크 공정을 도시한 평면도,
도 21b는 도 21a의 라인 I-I' 및 II-II' 라인을 따라 취한 단면도,
도 22a는 본 발명의 제 2 실시예의 제 1 예에 따르는 터치센서 내장형 표시장치의 제 7 마스크 공정을 도시한 평면도,
도 22b는 도 22a의 라인 I-I' 및 II-II' 라인을 따라 취한 단면도,
도 23a는 본 발명의 제 2 실시예의 제 1 예에 따르는 터치센서 내장형 표시장치의 제 8 마스크 공정을 도시한 평면도,
도 23b는 도 23a의 라인 I-I' 및 II-II' 라인을 따라 취한 단면도,
도 24a는 본 발명의 제 2 실시예의 제 1 예에 따르는 터치센서 내장형 표시장치의 제 9 마스크 공정을 도시한 평면도,
도 24b는 도 24a의 라인 I-I' 및 II-II' 라인을 따라 취한 단면도,
도 25a는 본 발명의 제 2 실시예의 제 2 예에 따르는 터치센서 내장형 표시장치의 제 1 마스크 공정을 도시한 평면도,
도 25b는 도 25a의 I-I' 및 II-II' 라인을 따라 취한 단면도,
도 26a는 본 발명의 제 2 실시예의 제 2 예에 따르는 터치센서 내장형 표시장치의 제 2 마스크 공정을 도시한 평면도,
도 26b는 도 26a의 I-I' 및 II-II' 라인을 따라 취한 단면도,
도 27a는 본 발명의 제 2 실시예의 제 2 예에 따르는 터치센서 내장형 표시장치의 제 3 내지 제 5 마스크 공정을 도시한 평면도,
도 27b는 도 27a의 I-I' 및 II-II' 라인을 따라 취한 단면도,
도 28a는 본 발명의 제 2 실시예의 제 2 예에 따르는 터치센서 내장형 표시장치의 제 6 마스크 공정을 도시한 평면도,
도 28b는 도 28a의 I-I' 및 II-II' 라인을 따라 취한 단면도,
도 29a는 본 발명의 제 2 실시예의 제 2 예에 따르는 터치센서 내장형 표시장치의 제 7 마스크 공정을 도시한 평면도,
도 29b는 도 29a의 I-I' 및 II-II' 라인을 따라 취한 단면도,
도 30a는 본 발명의 제 2 실시예의 제 2 예에 따르는 터치센서 내장형 표시장치의 제 8 마스크 공정을 도시한 평면도,
도 30b는 도 30a의 I-I' 및 II-II' 라인을 따라 취한 단면도,
도 31a는 본 발명의 제 2 실시예의 제 3 예에 따르는 터치센서 내장형 표시장치의 제 1 마스크 공정을 도시한 평면도,
도 31b는 도 30a의 I-I' 및 II-II' 라인을 따라 취한 단면도,
도 32a는 본 발명의 제 2 실시예의 제 3 예에 따르는 터치센서 내장형 표시장치의 제 2 마스크 공정을 도시한 평면도,
도 32b는 도 32a의 라인 I-I' 및 II-II' 라인을 따라 취한 단면도,
도 33a는 본 발명의 제 2 실시예의 제 3 예에 따르는 터치센서 내장형 표시장치의 제 3 마스크 공정을 도시한 평면도,
도 33b는 도 33a의 I-I' 및 II-II' 라인을 따라 취한 단면도,
도 34a는 본 발명의 제 2 실시예의 제 3 예에 따르는 터치센서 내장형 표시장치의 제 4 마스크 공정을 도시한 평면도,
도 34b는 도 34a의 I-I' 및 II-II' 라인을 따라 취한 단면도,
도 35a는 본 발명의 제 2 실시예의 제 3 예에 따르는 터치센서 내장형 표시장치의 제 5 마스크 공정을 도시한 평면도,
도 35b는 도 35a의 I-I' 및 II-II' 라인을 따라 취한 단면도,
도 36a는 본 발명의 제 2 실시예의 제 3 예에 따르는 터치센서 내장형 표시장치의 제 6 마스크 공정을 도시한 평면도,
도 36b는 도 36a의 I-I' 및 II-II' 라인을 따라 취한 단면도,
도 37a는 본 발명의 제 2 실시예의 제 4 예에 따르는 터치센서 내장형 표시장치의 제 1 마스크 공정을 도시한 평면도,
도 37b는 도 35a의 I-I' 및 II-II' 라인을 따라 취한 단면도,
도 38a는 본 발명의 제 2 실시예의 제 4 예에 따르는 터치센서 내장형 표시장치의 제 2 마스크 공정을 도시한 평면도,
도 38b는 도 38a의 I-I' 및 II-II' 라인을 따라 취한 단면도,
도 39a는 본 발명의 제 2 실시예의 제 4 예에 따르는 터치센서 내장형 표시장치의 제 3 마스크 공정을 도시한 평면도,
도 39b는 도 39a의 I-I' 및 II-II' 라인을 따라 취한 단면도,
도 40a는 본 발명의 제 2 실시예의 제 4 예에 따르는 터치센서 내장형 표시장치의 제 4 마스크 공정을 도시한 평면도,
도 40b는 도 40a의 I-I' 및 II-II' 라인을 따라 취한 단면도,
도 41a는 본 발명의 제 2 실시예의 제 4 예에 따르는 터치센서 내장형 표시장치의 제 5 마스크 공정을 도시한 평면도,
도 41b는 도 41a의 I-I' 및 II-II' 라인을 따라 취한 단면도,
도 42은 본 발명의 실시예에 따른 터치센서 내장형 표시장치에서 디스플레이 구동기간과 터치센서 구동기간 동안 각 신호라인에 공급되는 신호를 도시한 타이밍도,
도 43a는 본 발명의 실시예들에 따르는 터치센서 내장형 표시장치의 단위 화소영역에서 화소전극과 터치/공통전극만을 개략적으로 도시한 평면도,
도 43b는 도 40a의 II-II' 라인을 따라 취한 단면도로서, 손가락과 화소전극 및 터치/공통전극 사이의 정전용량 성분을 나타낸 단면도,
도 43c는 도 40a의 II-II' 라인을 따라 취한 단면도로서, 광이 투과되는 영역을 개념적으로 도시한 단면도.
이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예들을 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다.
이하, 도 5를 참조하여, 본 발명의 실시예에 따르는 터치센서 내장형 표시장치에 대해 설명하기로 한다.
도 5는 본 발명의 실시예에 따르는 터치센서 내장형 표시장치를 개략적으로 도시한 블록도이다.
도 5를 참조하면, 본 발명의 실시예에 따르는 터치센서 내장형 표시장치는 표시패널(DP), 디스플레이 구동부(GD, DD), 타이밍 콘트롤러(TC), 터치 센서 구동부(TSD), 및 호스트 시스템(HS)을 포함할 수 있다.
표시패널(DP)은 두 장의 기판들 사이에 배치되는 액정층을 포함한다. 액정층의 액정 분자들은 화소전극(P)에 인가되는 데이터전압과 터치/공통전극에 인가되는 공통 전압의 전위차에 의해 발생되는 전계로 구동된다. 표시패널(DP)은 입력 데이터가 표시되는 표시영역인 화소 어레이와, 화소 어레이 외측의 비표시 영역인 베젤부를 포함한다.
화소 어레이는 데이터 라인들(D1~Dm, m은 양의 정수)과 게이트 라인들(G1~Gn, n은 양의 정수)에 의해 정의된 화소영역들, 각 화소영역에 배치되는 화소전극들(예를 들면, 도 6의 P11~P33, P14~P36, P41~P63, P44~P66, 이하, 화소전극을 대표하여 표현할 경우 단순히 P라 표기함) 및 터치/공통전극들(예를 들면, 도 6의 T11, T12, T21, T22, 이하, 터치/공통전극을 대표하여 표현할 경우 단순히 T라 표기함)을 포함한다. 여기에서, 터치/공통전극들(T11, T12, T21, T22)은 디스플레이 구동기간 동안에는 하나의 통합된 공통전극으로 작용하고, 터치 구동기간 동안에는 터치센싱을 위한 독립된 터치/공통전극들로 작용한다.
다음으로 도 6 및 도 7을 참조하여 도 5의 본 발명의 제 1 실시예에 따르는 터치센서 내장형 표시장치에 대해 보다 구체적으로 설명하기로 한다.
도 6은 도 5에 도시된 표시패널의 일부 영역 R1을 개략적으로 도시한 평면도이다. 도 7은 도 6에 도시된 영역 R2를 도시한 평면도이다.
도 6 및 도 7을 참조하면, 단위 화소영역은, 서로 인접한 데이터 라인들(예를 들면, D1, D2) 및 게이트 라인들(예를 들면, G1, G2)에 의해 정의되는 영역이다. 이하의 설명에서는 편의상 단위 화소영역으로 영역 R2를 들어 설명하기로 한다.
영역 R2에는 서로 교차하는 데이터 라인들(D1, D2) 및 게이트 라인(G1)과, 게이트 라인(G1)에 연결된 게이트 전극(GE)과 데이터 라인(D1)에 연결된 소스전극(SE) 및 드레인 전극(DE)을 포함하는 박막 트랜지스터(TFT)와, 박막 트랜지스터(TFT)의 드레인 전극(DE)에 접속된 화소전극(P11)과, 화소전극(P11)과 함께 수평전계를 형성하도록 배치되는 터치/공통전극(T11) 및 각 터치/공통전극(T11)에 연결되는 라우팅 배선(L)이 배치된다.
화소전극(P11)은 동일한 간격으로 나란하게 배치되는 복수의 제 1 가지부들(또는 핑거부들)(Pbr)과 이들을 연결하는 제 1 줄기부(Pcon)를 포함한다.
터치/공통전극(T11)은 동일한 간격으로 나란하게 배치되는 복수의 제 2 가지부들(또는 핑거부들)(Tbr)과 이들을 연결하는 제 2 줄기부(Tcon)를 포함한다. 터치/공통전극(T)의 복수의 제 2 가지부들(Tbr)은 화소전극(P)의 복수의 제 1 가지부들(Pbr)과 번갈아 배치된다. 제 1 및 제 2 데이터 라인들(D1, D2) 각각에 인접한 위치, 즉 각 데이터 라인의 좌우측에는 제 2 가지부들(Tbr, Tbr)이 위치된다. 1화소영역을 예로 들면, 제 1 데이터 라인(D1)에는 터치/공통전극(T11)의 최좌측 제 2 가지부(Tbr)가 인접 배치되고, 제 2 데이터 라인(D2)에는 터치/공통전극(T11)의 최우측 제 2 가지부(Tbr)가 인접 배치된다.
이와 달리, 서로 인접한 화소영역들에 배치된 터치 공통전극(T)의 최우측 제 2 가지부(Tbr) 및 최좌측 제 2 가지부(Tbr)는 하나로 합해져서 데이터 라인(D2) 및 라우팅 배선(L21)을 커버하도록 구성될 수도 있다. 이 경우, 데이터 라인(D2) 및 라우팅 배선(L21)과 중첩되는 터치/공통 전극의 제 2 가지부(Tbr)는 화소영역 내측의 제 2 가지부(Tbr)보다 큰 폭을 가질 수 있다.
도 6을 참조하면, 터치/공통전극들(T11, T12, T21, T22) 각각은 가로 3개 세로 3개의 화소전극들(P11~P31, P14~P36, P41~P63, P44~P66)과 전계를 형성하도록 배치되어 있다. 그러나, 본 발명이 이에 한정되는 것은 아니다. 하나의 터치/공통전극에 대응하는 화소전극의 수는 필요에 따라 감소 또는 증가시킬 수 있다.
라우팅 배선들(L11, L21, L31, L12, L22, L32, 이하, 라우팅 배선들을 대표하여 표현할 경우 단순히 L이라 표기함)은 데이터 라인들(D1~D6, 이하, 데이터 라인들을 대표하여 표현할 경우 단순히 D라 표기함)과 각각 중첩되도록 배치되며, 터치/공통전극들(T)과 1:1로 접속될 수 있다.
한편, 라우팅 배선(L)은 데이터 라인(D) 및 터치/공통전극(T)의 제 2 가지부(Tbr)와 중첩되도록 배치되거나, 데이터 라인(D)과만 중첩되도록 배치될 수 도 있다. 이 경우, 터치/공통전극(T)의 제 2 가지부(Tbr)는 데이터 라인(D) 및 라우팅 배선(L)의 폭보다 크게 형성될 수 있다. 이와 달리, 제 2 가지부(Tbr)는 라우팅 배선(L11)과 연결되는 부분에서만 라우팅 배선(L11)과 중첩되고, 나머지 부분에서는 데이터 라인(D1) 및 라우팅 배선(L11)과 중첩되지 않도록 형성될 수도 있다.
다음으로 도 8a 내지 도 9b를 참조하여 본 발명의 제 1 실시예의 터치센서 내장형 표시장치의 제 1 내지 제 4 예에 대해 설명하기로 한다.
도 8a는 도 7에 도시된 I-I'라인을 따라 취한 제 1 예의 단면도이고, 도 8b는 도 7에 도시된 I-I'라인을 따라 취한 제 2 예의 단면도이다. 도 9a는 도 7에 도시된 I-I'라인을 따라 취한 제 3 예의 단면도이고, 도 9b는 도 7에 도시된 I-I'라인을 따라 취한 제 4 예의 단면도이다.
도 8a의 제 1 예를 참조하면, 제 1 기판(SUB1) 상에는 게이트 라인(G1, 도 7 참조) 및 게이트 라인(G1)으로부터 연장되는 게이트 전극(GE)이 배치되며, 그 상부에는 게이트 라인(G1) 및 게이트 전극(GE)을 커버하도록 게이트 절연막(GI)이 배치된다. 게이트 절연막(GI)은 실리콘 산화물, 실리콘 질화물과 같은 무기 절연물질로 형성될 수 있다. 게이트 절연막(GI) 상에서는 박막 트랜지스터(TFT)를 구성하는 활성층(A), 소스 전극(SE) 및 드레인 전극(DE)이 배치된다.
박막 트랜지스터(TFT)는 게이트 전극(GE), 반도체 활성층(A), 소스 전극(SE) 및 드레인 전극(DE)을 포함한다. 게이트 전극(GE)은 제 1 기판(SUB1) 상에 배치되는 게이트 라인(G1)으로부터 연장된다. 활성층(A)은 게이트 라인(G1) 및 게이트 전극(GE)을 커버하는 게이트 절연막(GI) 상에서 게이트 전극(GE)과 대응하는 영역에 배치된다. 소스 전극(SE) 및 드레인 전극(DE)은 활성층(A)의 일부를 노출시키도록 게이트 절연막(GI) 상에서 분리되어 배치된다. 소스 전극(SE)은 데이터 라인(D1, 도 7 참조)으로부터 연장될 수 있다.
상기 실시예에서, 비록 박막 트랜지스터(TFT)는 게이트 전극(GE)이 소스/드레인 전극(SE, DE)의 하층에 배치되는 게이트 버텀 구조(gate bottom structure)의 박막 트랜지스터를 예로 들어 설명하였으나, 본 발명이 이에 한정되는 것은 아니다. 예를 들면, 게이트 전극이 소스/드레인 영역의 상부에 배치되는 게이트 탑 구조(gate top structure)의 박막 트랜지스터도 포함할 수 있다. 게이트 탑 구조의 박막 트랜지스터에 대한 구성은 이미 알려져 있으므로 그에 대한 자세한 설명은 생략한다.
박막 트랜지스터(TFT)와 데이터 라인(D1, D2)을 커버하는 제 1 절연막(INS1) 상에는 컬러필터(CF)가 각 화소마다 배치된다. 제 1 절연막(INS1)은 실리콘 산화물, 실리콘 질화물과 같은 무기 절연물질로 형성될 수 있다.
컬러필터(CF) 상에는 제 2 절연막(INS2) 및 제 1 패시베이션막(PAS1)이 순차적으로 배치되고, 제 1 패시베이션막(PAS1) 상에는 화소전극(P11)과 터치/공통전극(T11)이 배치된다. 각 화소영역 내에서 화소전극(P11)의 제 1 가지부들(Pbr)과 터치/공통전극(T11)의 제 2 가지부들(Tbr)이 번갈아 배치된다.
화소전극(P11)은 가지부들(또는 핑거부들)(Pbr)과 이들을 연결하는 제 1 줄기부(Pcon)를 포함한다. 화소전극(P11)의 제 1 줄기부(Pcon)는 제 1 패시베이션막(PAS1), 제 2 절연막(INS2), 컬러필터(CF) 및 제 1 절연막(INS1)을 관통하는 콘택홀을 통해 박막 트랜지스터의 드레인 전극에 접속된다.
터치/공통전극(T11)은 동일한 간격으로 나란하게 배치되는 복수의 제 2 가지부들(또는 핑거부들)(Tbr)과 이들을 연결하는 제 2 줄기부(Tcon)를 포함한다. 터치/공통전극(T11)의 복수의 제 2 가지부들(Tbr)은 화소전극(P11)의 복수의 제 1 가지부들(Pbr)과 번갈아 배치된다.
제 1 패시베이션막(PAS1) 상에는 터치/공통전극(T11)과 화소전극(P11)을 커버하도록 제 2 패시베이션막(PAS2)이 배치된다.
제 2 패시베이션막(PAS2) 상에는 데이터 라인들(D1, D2)과 중첩되도록 라우팅 배선들(L11, L21)이 배치된다. 라우팅 배선(L11)은 제 2 패시베이션막(PAS2)을 관통하는 콘택홀을 통해 터치/공통전극(T11)의 제 2 가지부(Tbr)에 접속된다.
도 8b의 제 2 예를 참조하면, 도 8a의 제 2 절연막(INS2)이 제거되는 점을 제외하고는 도 8a와 동일하다. 따라서, 중복설명을 피하기 위해 그 구체적인 설명은 생략하기로 한다.
도 9a의 제 3 예를 참조하면, 제 1 예의 컬러필터와 제 2 절연막이 제 2 절연막으로 대체되는 것을 제외하고는 도 8a에 도시된 제 1 예와 동일하다. 따라서, 중복설명을 피하기 위해 그 구체적인 설명은 생략하기로 한다.
도 9b의 제 4 예를 참조하면, 도 9a의 제 1 패시베이션막(PAS1)이 제거되는 점을 제외하고는 도 9a와 동일하다. 또한, 도 9b의 제 4 예에서 제 1절연막(INS1)과 제 1 패시베이션막 중의 어느 하나는 생략될 수도 있다. 따라서, 중복설명을 피하기 위해 그 구체적인 설명은 생략하기로 한다.
다음으로, 도 10 및 도 11을 참조하여, 본 발명의 제 2 실시예에 따르는 터치센서 내장형 표시장치에 대해 보다 구체적으로 설명하기로 한다.
도 10은 도 5의 본 발명의 제 2 실시예에 따르는 터치센서 내장형 표시장치의 일부 영역 R1을 개략적으로 도시한 평면도이고, 도 11은 도 10에 도시된 영역 R2를 도시한 평면도이다.
도 10 및 도 11을 참조하면, 1 화소영역은, 서로 인접한 데이터 라인들(예를 들면, D1, D2) 및 게이트 라인들(예를 들면, G1, G2, 도 6에서는 G1의 상부 영역으로 표시함)에 의해 정의되는 영역이다. 이하의 설명에서는 편의상 2개의 화소영역 R2를 들어 설명하기로 한다. 도 7의 영역 R2에서 편의상 화소전극은 P, 터치/공통전극은 T로 각각 표시한다.
영역 R2에는 게이트 라인(G1) 및 공통라인(CL)과 서로 교차하는 데이터 라인들(D1, D2, D3), 및 게이트 라인(G1)으로부터 연장되는 게이트 전극(GE), 데이터 라인(D1)으로부터 연장된 소스전극(SE), 및 소스전극(SE)으로부터 이격된 드레인 전극(DE)을 포함하는 박막 트랜지스터(TFT)와, 박막 트랜지스터(TFT)의 드레인 전극(DE)에 접속된 화소전극(P)과, 화소전극(P)과 수평전계를 형성하도록 번갈아 배치되는 터치/공통전극(T)과, 각 터치/공통전극(T)에 연결되는 라우팅 배선(L21)이 배치된다.
공통라인(CL)은 하나의 줄기부(CLa)와 이 줄기부(CLa)로부터 화소영역으로 분기되는 2개의 가지부(CLb)를 포함한다. 공통라인(CL)의 하나의 줄기부(CLa)와 2개의 가지부(CLb)에 의해 화소영역의 1변은 개방된다.
화소전극(P)은 동일한 간격으로 나란하게 배치되는 복수의 제 1 가지부들(또는 핑거부들)(Pbr)과 이들을 연결하는 제 1 줄기부(Pcon)를 포함한다. 즉, 제 1 가지부들(Pbr)은 제 1 줄기부(Pcon)로부터 분기되어 화소영역으로 연장된다.
터치/공통전극(T)은 동일한 간격으로 나란하게 배치되는 복수의 제 2 가지부들(또는 핑거부들)(Tbr)과 이들을 연결하는 제 2 줄기부(Tcon)를 포함한다. 터치/공통전극(T)의 제 2 가지부의 하나(예를 들면 화소영역 내의 최외측에 위치한 제 2 가지부)(Tbr)는 공통라인(CL)과 연결되는 위치에서 제 2 확장부(TbrE)를 갖는다.
터치/공통전극(T)의 복수의 제 2 가지부들(Tbr)은 화소전극(P)의 복수의 제 1 가지부들(Pbr)과 번갈아 배치된다. 제 1 및 제 2 데이터 라인들(D1, D2) 각각에 인접한 위치, 즉 각 데이터 라인의 좌우측에는 터치/공통전극(T)의 제 2 가지부들(Tbr, Tbr)이 위치된다. 1화소영역을 예로 들면, 제 1 데이터 라인(D1)에는 터치/공통전극(T11)의 최좌측 제 2 가지부(Tbr)가 인접 배치되고, 제 2 데이터 라인(D2)에는 터치/공통전극(T11)의 최우측 제 2 가지부(Tbr)가 인접 배치된다.
이와 달리, 서로 인접한 화소영역들에 배치된 터치 공통전극(T)의 최우측 제 2 가지부(Tbr) 및 최좌측 제 2 가지부(Tbr)는 하나로 합해져서 데이터 라인(D2) 및 라우팅 배선(L21)을 커버하도록 구성될 수도 있다. 이 경우, 데이터 라인(D2) 및 라우팅 배선(L21)과 중첩되는 터치/공통 전극의 제 2 가지부(Tbr)는 화소영역 내측의 제 2 가지부(Tbr)보다 큰 폭을 가질 수 있다.
이와 같이 터치/공통전극(T)의 최좌측 및 최우측 제 2 가지부들(Tbr)을 제 1 데이터 라인(D1)에 인접하게 배치함으로써 데이터 라인(D1)에 공급되는 데이터 신호에 의해 데이터 라인(D1)과 화소전극(P) 사이에 기생 정전용량이 발생하는 것을 방지할 수 있는 효과를 얻을 수 있다.
라우팅 배선들(L11, L21, L31)은 데이터 라인들(D1, D2, D3) 각각과 중첩하도록 배치된다. 라우팅 배선들(L11, L21, L31)은 터치/공통전극들(T)과 1:1로 접속될 수 있다.
예를 들면, 제 1-1 라우팅 배선(L11)은 제 1-1 터치/공통전극(T11)에 접속되고, 제 2-1 라우팅 배선(L21)은 제 2-1 터치/공통전극(T21)에 접속되며, 제 3-1 라우팅 배선(L31)은 제 3-1 터치/공통전극(T31)에 접속될 수 있다. 이와 같은 방식으로 모든 터치/공통전극들은 각 라우팅 배선을 통해 터치센서 드라이버(TSD, 도 5 참조)에 접속된다. 라우팅 배선들 중 터치센서 드라이버(TSD)에 연결되지 않은 더미 라우팅 배선들이 있을 경우, 표시패널의 화소 어레이 양쪽 단부에 배치될 수 있으며, 이 경우 더미 라우팅 배선들은 그들과 중첩되는 터치/공통전극들 중 하나에만 연결되어야 한다.
즉, 라우팅 배선들(L11, L21, L31, …)은 우선 제 1 열에 배치된 터치/공통전극들(T11, T21, T31, …)에 1:1로 연결되고, 다음으로 제 2 열에 배치된 터치/공통전극들(T12, T22, T32,…)에 1:1로 연결되는 방식으로 연결될 수도 있다. 즉, 라우팅 배선들은 제 1 열부터 마지막 열까지 배치된 터치/공통전극들에 순차적으로 1:1로 연결될 수 있다.
한편, 라우팅 배선들(L11, L21, …) 각각은 공통라인(CL)과 중첩되는 영역들에서 확장된 제 1 확장부들(L11E, L21E,…)을 구비한다. 라우팅 배선과 터치/공통전극의 연결은 라우팅 배선의 제 1 확장부와 터치/공통전극의 제 2 확장부를 통해 이루어진다. 도 11의 예에서는 편의상 라우팅 배선(L21)의 제 1 확장부(L21E)가 터치/공통전극(T)의 제 2 확장부(TbrE)에 연결되고, 제 2 확장부(TbrE)는 공통라인(CL)의 줄기부(CLa)에 연결되는 구성을 보여주고 있다. 따라서, 라우팅 배선, 터치 공통전극 및 공통라인이 서로 연결되는 구성을 갖게 된다.
박막 트랜지스터(TFT)의 드레인 전극(DE)은 화소영역 내에서 화소전극(P)의 제 1 줄기부(Pcon)에 접속된다.
상술한 구성에 의하면, 복수의 화소영역들에 대응하도록 배치된 터치/공통전극(T)의 제 2 가지부들(Tbr)은 제 2 줄기부(Tcon)를 통해 서로 연결되고, 제 2 확장부(TbrE)를 통해 공통라인(CL)에 연결된다. 또한, 터치/공통전극(T)의 제 2 확장부(TbrE)는 라우팅 배선(L21)의 제 1 확장부(L21E)에 연결된다. 따라서, 각각의 터치 공통전극들(T)은 그에 연결된 라우팅 배선을 통해 터치구동을 위한 터치 구동전압과 디스플레이 구동을 위한 공통전압을 공급받을 수 있게 된다.
다음으로, 도 11 내지 도 13b를 참조하여 본 발명의 제 2 실시예의 제 1 예 내지 제 4 예들에 따르는 터치센서 내장형 표시장치에 대해 보다 구체적으로 설명하기로 한다. 이하의 설명에서, 도 10 및 도 11과 동일한 구성에 대해서는 중복설명을 피하기 위해 생략하기로 한다.
우선, 도 11 및 도 12a를 참조하여, 본 발명의 제 2 실시예의 제 1 예에 따르는 터치센서 내장형 표시장치에 대해 구체적으로 설명하기로 한다.
도 12a는 도 11의 I-I'라인 및 II-II'라인을 따라 취한 제 2 실시예의 제 1 예를 도시한 단면도이다.
도 11 및 도 12a를 참조하면, 기판(SUB1) 상에는 제 1 방향(예를 들면, x축 방향)으로 배열된 게이트 라인(G1), 게이트 라인(G1)으로부터 연장된 게이트 전극(GE), 게이트 라인(G1)으로부터 이격된 공통라인(CL)이 배치된다. 각 공통라인(CL)은 화소영역의 1변이 개방되도록 하나의 줄기부(CLa)와 이 줄기부(CLa)로부터 분기되어 연장되는 2개의 가지부(CLb)를 포함한다. 각 화소영역에 배치된 줄기부(CLa) 및 가지부(CLb)는 인접한 화소영역에 배치된 줄기부(CLa) 및 가지부(CLb)에 각각 연결될 수 있다. 이와 같은 방식으로 각 화소영역에 배치된 줄기부(CLa)와 가지부(CLb)는 하나의 터치/공통전극(T)에 대응하는 영역 내에서 서로 연결될 수 있다. 따라서, 하나의 터치/공통전극의 크기에 대응하는 화소영역들에 배치된 줄기부(CLa) 및 가지부(CLb)는 그에 인접한 다른 터치/공통전극에 속하는 화소영역에 배치된 줄기부(CLa) 및 가지부(CLb)에는 연결되지 않고 분리된 상태를 유지한다.
기판(SUB) 상에는 게이트 라인(G1), 게이트 전극(GE) 및 공통라인(CL)을 커버하도록 게이트 절연막(GI)이 배치된다. 게이트 절연막(GI)은 실리콘 산화물, 실리콘 질화물과 같은 무기 절연물질로 형성될 수 있다.
게이트 절연막(GI) 상에는 박막 트랜지스터(TFT)를 구성하는 반도체층(A), 소스 전극(SE) 및 드레인 전극(DE)과 데이터 라인(D1, D2)이 배치된다. 반도체층(A)은 게이트 절연막(GI) 상에서 게이트 전극(GE)과 중첩되도록 배치된다. 소스 전극(SE) 및 드레인 전극(DE)은 반도체층(A) 상에서 분리되어 배치된다. 데이터 라인(D1)은 게이트 라인과 교차하도록 배치되며, 반도체층(A) 상에 배치된다.
상기 실시예에서, 비록 박막 트랜지스터(TFT)는 게이트 전극이 소스/드레인 전극의 하층에 배치되는 게이트 버텀 구조(gate bottom structure)의 박막 트랜지스터를 예로 들어 설명하였으나, 본 발명이 이에 한정되는 것은 아니며, 게이트 전극이 소스/드레인 영역의 상부에 배치되는 게이트 탑 구조(gate top structure)의 박막 트랜지스터도 포함하는 것으로 이해하여야 한다. 게이트 탑 구조(gate top structure)의 박막 트랜지스터에 대한 구성은 이미 알려져 있으므로 그에 대한 자세한 설명은 생략한다.
게이트 절연막(GI) 상에는 박막 트랜지스터(TFT)와 데이터 라인(D1, D2)을 커버하도록 제 1 절연막(INS1)이 배치된다. 제 1 절연막(INS1)은 실리콘 산화물, 실리콘 질화물과 같은 무기 절연물질로 형성될 수 있다.
제 1 절연막(INS1) 상에는 컬러필터(CF)가 각 화소영역마다 배치된다. 컬러필터(CF) 상에는 제 2 절연막(INS2) 및 제 1 패시베이션막(PAS1)이 순차적으로 배치된다. 제 2 절연막(INS2)은 포토 아크릴(PAC)과 같은 유기 절연물질로 형성될 수 있다. 제 1 패시베이션막(PAS1)은 실리콘 산화물, 실리콘 질화물과 같은 무기 절연물질로 형성될 수 있다.
제 1 패시베이션막(PAS1) 상에는 라우팅 배선들(L11, L21)이 배치된다. 라우팅 배선들(L11, L21)은 데이터 라인(D1, D2)과 중첩되도록 배치된다. 각 라우팅 배선은 제 1 확장부(L11)를 갖는다.
제 1 패시베이션막(PAS1) 상에는 라우팅 배선들(L11, L21)을 커버하도록 제 2 패시베이션막(PAS2)이 배치된다. 제 2 패시베이션막(PAS2)은 실리콘 산화물, 실리콘 질화물과 같은 무기 절연물질로 형성될 수 있다.
제 2 패시베이션막(PAS2) 상에는 화소전극(P)과 터치/공통전극(T)이 배치된다. 각 화소전극(P)은 제 1 줄기부(Pcon) 및 제 1 가지부(Pbr)를 갖는다. 각 터치/공통전극(T)은 제 2 줄기부(Tcon), 제 2 가지부(Tbr) 및 제 2 확장부(TbrE)를 갖는다. 각 화소영역 내에서 화소전극(P)의 제 1 가지부들(Pbr)과 터치/공통전극(T)의 제 2 가지부들(Tbr)은 번갈아 배치된다.
화소전극(P)의 제 1 줄기부(Pcon)는 컬러필터(CF) 및 제 1 절연막(INS1)을 관통하는 제 2 콘택홀(CH2)과, 제 2 콘택홀(CH2)과 중첩되는 위치에서 제 2 절연막(INS2)을 관통하는 제 4 콘택홀(CH4)과, 제 4 콘택홀(CH4)과 중첩되는 위치에서 제 2 패시베이션막(PAS2) 및 제 1 패시베이션막(PAS1)을 관통하는 제 7 콘택홀(CH7)을 통해 박막 트랜지스터(TFT)의 드레인 전극(DE)에 접속된다.
따라서, 화소전극(P)의 제 1 줄기부(Pcon)는 박막 트랜지스터(TFT)의 드레인 전극(DE)에 접속되므로 데이터 라인으로부터 공급되는 데이터 신호를 공급받을 수 있게 된다.
터치/공통전극(T)의 제 2 확장부(TbrE)는 컬러필터(CF), 제 1 절연막(INS1) 및 게이트 절연막(GI)을 관통하는 제 1 콘택홀(CH1)과, 제 1 콘택홀(CH1)과 중첩되는 위치에서 제 2 절연막(INS2)을 관통하는 제 3 콘택홀(CH3)과, 제 3 콘택홀(CH3)과 중첩되는 위치에서 제 2 패시베이션막(PAS2) 및 제 1 패시베이션막(PAS1)을 관통하는 제 5 콘택홀(CH5)을 통해 공통라인(CL)에 연결되고, 제 2 패시베이션막(PAS2)을 관통하는 제 6 콘택홀(CH6)을 통해 라우팅 배선(L21)의 제 1 확장부(L21E)에 연결된다.
따라서 터치/공통전극(T)의 제 2 확장부(TbrE)는 공통라인(CL)의 줄기부(CLa)와 라우팅 배선(L21)의 제 1 확장부(L21E)에 각각 연결되므로 각각의 터치 공통전극들은 그에 연결된 라우팅 배선을 통해 터치 구동을 위한 터치 구동전압과 디스플레이 구동을 위한 공통전압을 공급받을 수 있게 된다.
다음으로, 도 11 및 도 12b를 참조하여 본 발명의 제 2 실시예의 제 2 예에 따르는 터치센서 내장형 표시장치에 대해 구체적으로 설명하기로 한다.
도 12b는 도 11의 I-I'라인 및 II-II'라인을 따라 취한 제 2 실시예의 제 2 예를 도시한 단면도이다.
본 발명의 제 2 실시예의 제 2 예에 따르는 터치센서 내장형 표시장치는 컬러필터를 커버하는 제 2 절연막(INS2)이 생략되고, 무기 절연물질로 된 제 2 패시베이션막(PAS2) 대신 유기 절연물질로 된 제 2 패시베이션막(PAS2)이 형성되는 점을 제외하고는 본 발명의 제 2 실시예의 제 1 예에 따르는 터치센서 내장형 표시장치와 실질적으로 동일하다. 따라서, 설명을 간략히 하기 위해 본 발명의 제 2 실시예의 제 1 예와 상이한 부분에 대해서만 설명하기로 한다.
박막 트랜지스터(TFT)와 데이터 라인(D1, D2)을 커버하는 제 1 절연막(INS1) 상에는 컬러필터(CF)가 각 화소마다 배치된다. 컬러필터(CF)를 커버하는 제 1 패시베이션막(PAS1) 상에는 라우팅 배선들(L11, L21)이 배치된다. 제 1 패시베이션막(PAS1)은 실리콘 산화물, 실리콘 질화물과 같은 무기 절연물질로 형성될 수 있다.
라우팅 배선들(L11, L21)을 커버하는 제 2 패시베이션막(PAS2) 상에는 화소전극(P)과 터치/공통전극(T)이 배치된다. 제 2 패시베이션막(PAS2)은 포토 아크릴(PAC)과 같은 유기 절연물질로 형성될 수 있다.
본 발명의 제 2 실시예의 제 2 예에서, 화소전극(P)의 제 1 줄기부(Pcon)는 컬러필터(CF)와 제 1 절연막(INS1)을 관통하는 제 2 콘택홀(CH2)과, 제 2 콘택홀(CH2)과 중첩되며 제 2 패시베이션막(PAS2) 및 제 1 패시베이션막(PAS1)을 관통하는 제 5 콘택홀(CH5)을 통해 박막 트랜지스터(TFT)의 드레인 전극(DE)에 접속된다.
따라서, 화소전극(P)의 제 1 줄기부(Pcon)는 박막 트랜지스터(TFT)의 드레인 전극(DE)에 접속되므로 데이터 라인으로부터 공급되는 데이터 신호를 공급받을 수 있게 된다.
또한, 터치/공통전극(T)의 제 2 확장부(TbrE)는 컬러필터(CF), 제 1 절연막(INS1) 및 게이트 절연막(GI)을 관통하는 제 1 콘택홀(CH1)과, 제 1 콘택홀(CH1)과 중첩되며 제 2 패시베이션막(PAS2) 및 제 1 패시베이션막(PAS1)을 관통하는 제 3 콘택홀(CH5)을 통해 노출된 공통라인(CL)의 줄기부(CLa)에 접속된다. 또한, 터치/공통전극(T)의 제 2 확장부(TbrE)는 제 2 패시베이션막(PAS2)을 관통하는 제 4 콘택홀(CH4)을 통해 라우팅 배선(L21)의 제 1 확장부(L21E)에 접속된다.
따라서 터치/공통전극(T)의 제 2 확장부(TbrE)는 공통라인(CL)의 줄기부(CLa)와 라우팅 배선(L21)의 제 1 확장부(L21E)에 각각 연결되므로 각각의 터치 공통전극들은 그에 연결된 라우팅 배선을 통해 터치 구동을 위한 터치 구동전압과 디스플레이 구동을 위한 공통전압을 공급받을 수 있게 된다.
다음으로, 도 11 및 도 13a를 참조하여 본 발명의 제 2 실시예의 제 3 예에 따르는 터치센서 내장형 표시장치에 대해 구체적으로 설명하기로 한다.
도 11a는 도 7의 II-II' 라인 및 III-III'라인을 따라 취한 본 발명의 제 2 실시예의 제 3 예를 도시한 단면도이다.
본 발명의 제 2 실시예의 제 3 예에 따르는 터치센서 내장형 표시장치는 컬러필터층이 생략되는 점을 제외하고는 제 2 실시예의 제 1 예에 따르는 터치센서 내장형 표시장치와 실질적으로 동일하다. 따라서, 설명을 간략히 하기 위해 본 발명의 제 2 실시예의 제 1 예와 상이한 부분에 대해서만 설명하기로 한다.
게이트 절연막(GI) 상에는 박막 트랜지스터(TFT)와 데이터 라인(D1, D2)을 커버하도록 제 1 절연막(INS1), 제 2 절연막(INS2) 및 제 1 패시베이션막(PAS1)이 순차적으로 배치된다. 제 1 절연막(INS1) 및 제 1 패시베이션막(PAS1)은 실리콘 산화물, 실리콘 질화물과 같은 무기 절연물질로 형성될 수 있다. 제 2 2 절연막(INS2)은 포토 아크릴(PAC)과 같은 유기 절연물질로 형성될 수 있다.
제 1 패시베이션막(PAS1) 상에는 라우팅 배선들(L11, L21)이 배치된다. 제 1 패시베이션막(PAS1) 상에는 라우팅 배선들(L11, L21)을 커버하도록 제 2 패시베이션막(PAS2)이 배치된다.
제 2 패시베이션막(PAS2) 상에는 화소전극(P)과 터치/공통전극(T)이 배치된다. 제 2 패시베이션막(PAS2)은 실리콘 산화물, 실리콘 질화물과 같은 무기 절연물질로 형성될 수 있다.
본 발명의 제 2 실시예의 제 3 예에서, 화소전극(P)의 제 1 줄기부(Pcon)는 제 2 절연막(INS2) 및 제 1 절연막(INS1)을 관통하는 제 2 콘택홀(CH2)과, 제 2 콘택홀(CH2)과 중첩되며 제 2 패시베이션막(PAS2) 및 제 1 패시베이션막(PAS1)을 관통하는 제 5 콘택홀(CH5)을 통해 박막 트랜지스터(TFT)의 드레인 전극(DE)에 접속된다.
따라서, 화소전극(P)의 제 1 줄기부(Pcon)는 박막 트랜지스터(TFT)의 드레인 전극(DE)에 접속되므로 데이터 라인으로부터 공급되는 데이터 신호를 공급받을 수 있게 된다.
또한, 터치/공통전극(T)의 제 2 확장부(TbrE)는 제 2 절연막(INS2), 제 1 절연막(INS1) 및 게이트 절연막(GI)을 관통하는 제 1 콘택홀(CH1)과, 제 1 콘택홀(CH1)과 중첩되며 제 2 패시베이션막(PAS2) 및 제 1 패시베이션막(PAS1)을 관통하는 제 3 콘택홀(CH3)을 통해 노출된 공통라인(CL)의 줄기부(CLa)에 접속된다. 또한, 터치/공통전극(T)의 제 2 가지부(Tbr)는 제 2 패시베이션막(PAS2)을 관통하는 제 4 콘택홀(CH4)을 통해 라우팅 배선(L21)의 제 1 확장부(L21E)에 접속된다.
따라서 터치/공통전극(T)의 제 2 확장부(TbrE)는 공통라인(CL)의 줄기부(CLa)와 라우팅 배선(L21)의 제 1 확장부(L21E)에 각각 연결되므로 각각의 터치 공통전극들은 그에 연결된 라우팅 배선을 통해 터치 구동을 위한 터치 구동전압과 디스플레이 구동을 위한 공통전압을 공급받을 수 있게 된다.
다음으로, 도 11 및 도 13b를 참조하여 본 발명의 제 2 실시예의 제 4 예에 따르는 터치센서 내장형 표시장치에 대해 구체적으로 설명하기로 한다.
도 13b는 도 11의 I-I' 라인 및 II-II'라인을 따라 취한 제 2 실시예의 제 4 예를 도시한 단면도 이다.
본 발명의 제 2 실시예의 제 4 예에 따르는 터치센서 내장형 표시장치는 제 2 실시예의 제 3 예의 제 2 절연막(INS2)과 제 1 패시베이션막(PAS1)이 제거되고, 무기 절연물질로 된 제 2 패시베이션막(PAS2)이 유기 절연물질의 제 2 패시베이션막(PAS2)으로 형성되는 점을 제외하고는 본 발명의 제 2 실시예의 제 3 예에 따르는 터치센서 내장형 표시장치와 실질적으로 동일하다. 따라서, 설명을 간략히 하기 위해 본 발명의 제 2 실시예의 제 3 예와 상이한 부분에 대해서만 설명하기로 한다.
박막 트랜지스터(TFT)와 데이터 라인(D1, D2)을 커버하는 제 1 절연막(INS1) 상에는 제 1 패시베이션막(PAS1)이 배치된다. 제 1 절연막(INS1)과 제 1 패시베이션막(PAS1)은 실리콘 산화물, 실리콘 질화물과 같은 무기 절연물질로 형성될 수 있다. 제 1 패시베이션막(PAS1) 상에는 라우팅 배선들(L11, L21)이 배치된다.
라우팅 배선들(L11, L21)을 커버하는 제 2 패시베이션막(PAS2) 상에는 화소전극(P)과 터치/공통전극(T)이 배치된다. 제 2 패시베이션막(PAS2)은 포토 아크릴(PAC)과 같은 유기 절연물질로 형성될 수 있다.
본 발명의 제 2 실시예의 제 4 예에서, 화소전극(P)의 제 1 줄기부(Pcon)는 제 2 패시베이션막(PAS2), 제 1 패시베이션막(PAS1), 및 제 1 절연막(INS1)을 관통하는 제 3 콘택홀(CH3)을 통해 박막 트랜지스터(TFT)의 드레인 전극(DE)에 접속된다.
따라서, 화소전극(P)의 제 1 줄기부(Pcon)는 박막 트랜지스터(TFT)의 드레인 전극(DE)에 접속되므로 데이터 라인으로부터 공급되는 데이터 신호를 공급받을 수 있게 된다.
또한, 터치/공통전극(T)의 제 2 확장부(TbrE)는 제 2 패시베이션막(PAS2), 제 1 패시베이션막(PAS1), 제 1 절연막(INS1) 및 게이트 절연막(GI)을 관통하는 제 1 콘택홀(CH1)을 통해 노출된 공통라인(CL)의 줄기부(CLa)에 접속된다. 터치/공통전극(T)의 제 2 확장부(TbrE)는 제 2 패시베이션막(PAS2)을 관통하는 제 2 콘택홀을 통해 라우팅 배선(L21b)의 제 1 확장부(L21bE)에 접속된다.
따라서 터치/공통전극(T)의 제 2 확장부(TbrE)는 공통라인(CL)의 줄기부(CLa)와 라우팅 배선(L21)의 제 1 확장부(L21E)에 각각 연결되므로 각각의 터치 공통전극들은 그에 연결된 라우팅 배선을 통해 터치 구동을 위한 터치 구동전압과 디스플레이 구동을 위한 공통전압을 공급받을 수 있게 된다.
본 발명의 본 발명의 제 2 실시예의 제 4 예에 따르는 터치센서 내장형 표시장치에서는 제 1 절연막(INS1)과 제 2 절연막(INS2) 중의 어느 하나는 생략될 수도 있다. 이 경우, 남아 있는 절연막은 평탄화를 위해 두껍게 형성될 수 있다.
다음으로, 도 11 및 도 14a 내지 도 15b를 참조하여, 본 발명의 제 2 실시예의 제 1 내지 제 4 예의 변형예들에 대해 설명하기로 한다.
우선 도 11 및 도 14a를 참조하여 본 발명의 제 2 실시예의 제 1 예의 변형예에 따르는 터치센서 내장형 표시장치에 대해 구체적으로 설명하기로 한다.
도 14a는 도 11의 I-I' 라인 및 II-II' 라인을 따라 취한 제 2 실시예의 제 1 예의 변형예를 도시한 단면도이다.
도 14a를 참조하면, 제 2 실시예의 제 1 예의 변형예는 라우팅 배선들(L11, L21)이 배치된 제 1 패시베이셔막(PAS1) 상에, 터치/공통 전극(T)의 제 2 가지부(Tbr)와 공통라인(CL)을 연결하기 위한 제 1 연결패턴(CP1)과, 화소전극(P)의 제 1 줄기부 (Pcon)와 박막 트랜지스터의 드레인 전극(DE)을 연결하기 위한 제 2 연결패턴(CP2)이 배치되고, 화소전극(P)의 제 1 줄기부(Pcon)가 제 2 연결패턴(CP2)에 사이드 콘택되고, 터치/공통 전극(T)의 제 2 가지부(Tbr)가 제 1 연결패턴(CP1)에 사이드 콘택되는 점을 제외하고는 제 2 실시예의 제 1 예와 실질적으로 동일하다. 따라서, 설명을 간략히 하기 위해 본 발명의 제 2 실시예의 제 1 예와 상이한 부분에 대해서만 설명하기로 한다.
도 14a를 참조하면, 컬러필터들(CF)을 커버하는 제 2 절연막(INS2) 상의 제 1 패시베이션막(PAS1) 상에는 제 1 연결패턴(CP1), 제 2 연결패턴(CP2) 및 라우팅 배선들(L11, L21)로부터 각각 확장된 제 1 확장부들(L11E, L21E)이 배치된다. 제 1 연결패턴(CP1)은 제 1 패시베이션막(PAS1), 제 2 절연막(INS2), 컬러필터(CF), 제 1 절연막(INS1), 및 게이트 절연막(GI)을 관통하는 콘택홀들(CH1, CH3, CH5)을 통해 노출된 공통라인(CL)에 접속된다.
제 1 패시베이션막(PAS1) 상에 배치된 라우팅 배선들(L11, L21), 제 1 및 제 2 연결패턴들(CP1, CP2)을 커버하는 제 2 패시베이션막(PAS2) 상에는 화소전극(P)과 터치/공통전극(T)이 배치된다.
본 발명의 제 2 실시예의 제 1 예의 변형예에서, 화소전극(P)의 제 1 줄기부(Pcon)는 제 2 패시베이션막(PAS2)을 관통하는 제 7 콘택홀(CH7)을 통해 제 2 연결패턴(CP2)과 사이드 콘택되고, 제 2 연결패턴(CP2)은 컬러필터(CF)와 제 1 절연막(INS1)을 관통하는 제 2 콘택홀(CH2)과, 제 2 콘택홀(CH2)과 중첩되며 제 1 패시베이션막(PAS1) 및 제 2 절연막(INS2)을 관통하는 제 4 콘택홀(CH4)을 통해 박막 트랜지스터(TFT)의 드레인 전극(DE)에 접속된다.
따라서, 화소전극(P)의 제 1 줄기부(Pcon)는 제 2 연결패턴(CP2)을 통해 박막 트랜지스터(TFT)의 드레인 전극(DE)에 접속되므로 데이터 라인으로부터 공급되는 데이터 신호를 공급받을 수 있게 된다.
또한, 터치/공통전극(T)의 제 2 확장부(TbrE)는 제 2 패시베이션막(PAS2)을 관통하는 제 5 콘택홀(CH5)을 통해 제 1 연결패턴(CP1)에 접속되고, 제 2 패시베이션막(PAS2)을 관통하는 제 6 콘택홀(CH6)을 통해 라우팅 배선(L21)의 제 1 확장부(L21E)에 접속된다. 제 1 연결패턴(CP1)은 컬러필터(CF), 제 1 절연막(INS1) 및 게이트 절연막(GI)을 관통하는 제 1 콘택홀(CH1)과, 제 1 콘택홀(CH1)과 중첩되며 제 1 패시베이션막(PAS1) 및 제 2 절연막(INS2)을 관통하는 제 3 콘택홀(CH3)을 통해 노출된 공통라인(CL)의 줄기부(CLa)에 접속된다.
따라서 터치/공통전극(T)의 제 2 확장부(TbrE)는 제 1 연결패턴(CP1)을 통해 공통라인(CL)의 줄기부(CLa)와 라우팅 배선(L21)의 제 1 확장부(L21E)에 각각 연결되므로, 각각의 터치 공통전극들은 그에 연결된 라우팅 배선을 통해 터치 구동을 위한 터치 구동전압과 디스플레이 구동을 위한 공통전압을 공급받을 수 있게 된다.
다음으로, 도 11 및 도 14b를 참조하여 본 발명의 제 2 실시예의 제 2 예의 변형예에 따르는 터치센서 내장형 표시장치에 대해 구체적으로 설명하기로 한다.
도 14b는 도 11의 I-I' 라인 및 II-II' 라인을 따라 취한 제 2 실시예의 제 2 예의 변형예를 도시한 단면도이다.
도 14b를 참조하면, 제 2 실시예의 제 2 예의 변형예는 라우팅 배선들(L11, L21)이 배치된 제 1 패시베이셔막(PAS1) 상에, 터치/공통 전극(T)의 제 2 가지부(Tbr)와 공통라인(CL)을 연결하기 위한 제 1 연결패턴(CP1)과, 화소전극(P)의 제 1 줄기부 (Pcon)와 박막 트랜지스터의 드레인 전극(DE)을 연결하기 위한 제 2 연결패턴(CP2)이 배치되고, 화소전극(P)의 제 1 줄기부(Pcon)가 제 2 연결패턴(CP2)에 사이드 콘택되고, 터치/공통 전극(T)의 제 2 가지부(Tbr)가 제 1 연결패턴(CP1)에 사이드 콘택되는 점을 제외하고는 제 2 실시예의 제 1 예의 변형예와 실질적으로 동일하다. 따라서, 설명을 간략히 하기 위해 본 발명의 제 2 실시예의 제 2 예와 상이한 부분에 대해서만 설명하기로 한다.
도 14b를 참조하면, 컬러필터들(CF)을 커버하는 제 1 패시베이션막(PAS1) 상에는 제 1 연결패턴(CP1), 제 2 연결패턴(CP2) 및 라우팅 배선들(L11, L21)로부터 각각 확장된 제 1 확장부들(L11E, L21E)이 배치된다. 제 1 연결패턴(CP1)은 제 1 패시베이션막(PAS1), 컬러필터(CF), 제 1 절연막(INS1), 및 게이트 절연막(GI)을 관통하는 콘택홀들(CH1, CH3, CH5)을 통해 노출된 공통라인(CL)에 접속된다.
제 1 패시베이션막(PAS1) 상에 배치된 라우팅 배선들(L11, L21) 및 제 1 연결패턴(CP1)를 커버하는 제 2 패시베이션막(PAS2) 상에는 화소전극(P)과 터치/공통전극(T)이 배치된다.
본 발명의 제 2 실시예의 제 2 예의 변형예에서, 화소전극(P)의 제 1 줄기부(Pcon)는 제 2 패시베이션막(PAS2)을 관통하는 제 7 콘택홀(CH7)을 통해 제 2 연결패턴(CP2)과 사이드 콘택되고, 제 2 연결패턴(CP2)은 컬러필터(CF)와 제 1 절연막(INS1)을 관통하는 제 2 콘택홀(CH2)과, 제 2 콘택홀(CH2)과 중첩되며 제 1 패시베이션막(PAS1)을 관통하는 제 4 콘택홀(CH4)을 통해 박막 트랜지스터(TFT)의 드레인 전극(DE)에 접속된다.
따라서, 화소전극(P)의 제 1 줄기부(Pcon)는 제 2 연결패턴(CP2)을 통해 박막 트랜지스터(TFT)의 드레인 전극(DE)에 접속되므로 데이터 라인으로부터 공급되는 데이터 신호를 공급받을 수 있게 된다.
또한, 터치/공통전극(T)의 제 2 확장부(TbrE)는 제 2 패시베이션막(PAS2)을 관통하는 제 5 콘택홀(CH5)을 통해 제 1 연결패턴(CP1)에 접속되고, 제 2 패시베이션막(PAS2)을 관통하는 제 6 콘택홀(CH6)을 통해 라우팅 배선(L21)의 제 1 확장부(L21E)에 접속된다. 제 1 연결패턴(CP1)은 컬러필터(CF), 제 1 절연막(INS1) 및 게이트 절연막(GI)을 관통하는 제 1 콘택홀(CH1)과, 제 1 콘택홀(CH1)과 중첩되며 제 1 패시베이션막(PAS1)을 관통하는 제 3 콘택홀(CH3)을 통해 노출된 공통라인(CL)의 줄기부(CLa)에 접속된다.
따라서 터치/공통전극(T)의 제 2 확장부(TbrE)는 제 1 연결패턴(CP1)을 통해 공통라인(CL)의 줄기부(CLa)와 라우팅 배선(L21)의 제 1 확장부(L21E)에 각각 연결되므로, 각각의 터치 공통전극들은 그에 연결된 라우팅 배선을 통해 터치 구동을 위한 터치 구동전압과 디스플레이 구동을 위한 공통전압을 공급받을 수 있게 된다.
다음으로, 도 11 및 도 15a를 참조하여 본 발명의 제 2 실시예의 제 3 예의 변형예에 따르는 터치센서 내장형 표시장치에 대해 구체적으로 설명하기로 한다.
도 15a는 도 11의 I-I' 라인 및 II-II' 라인을 따라 취한 제 2 실시예의 제 3 예의 변형예를 도시한 단면도이다.
도 15a를 참조하면, 제 2 실시예의 제 3 예의 변형예는 라우팅 배선들(L11, L21)이 배치된 제 1 패시베이션막(PAS1) 상에, 터치/공통 전극(T)의 제 2 가지부(Tbr)와 공통라인(CL)을 연결하기 위한 제 1 연결패턴(CP1)과, 화소전극(P)의 제 1 줄기부 (Pcon)와 박막 트랜지스터의 드레인 전극(DE)을 연결하기 위한 제 2 연결패턴(CP2)이 배치되고, 화소전극(P)의 제 1 줄기부(Pcon)가 제 2 연결패턴(CP2)에 사이드 콘택되고, 터치/공통 전극(T)의 제 2 가지부(Tbr)가 제 1 연결패턴(CP1)에 사이드 콘택되는 점을 제외하고는 제 2 실시예의 제 3 예와 실질적으로 동일하다. 따라서, 설명을 간략히 하기 위해 본 발명의 제 2 실시예의 제 3 예와 상이한 부분에 대해서만 설명하기로 한다.
도 15a를 참조하면, 제 1 패시베이션막(PAS1) 상에는 제 1 연결패턴(CP1), 제 2 연결패턴(CP2) 및 라우팅 배선들(L11, L21)로부터 각각 확장된 제 1 확장부들(L11E, L21E)이 배치된다.
제 1 연결패턴(CP1)은 제 1 패시베이션막(PAS1), 제 2 절연막(INS2), 제 1 절연막(INS1), 및 게이트 절연막(GI)을 관통하는 콘택홀들(CH1, CH3)을 통해 노출된 공통라인(CL)에 접속된다.
제 1 패시베이션막(PAS1) 상에 배치된 라우팅 배선들(L11, L21) 및 제 1 연결패턴(CP1)를 커버하는 제 2 패시베이션막(PAS2) 상에는 화소전극(P)과 터치/공통전극(T)이 배치된다.
본 발명의 제 2 실시예의 제 3 예의 변형예에서, 화소전극(P)의 제 1 줄기부(Pcon)는 제 2 패시베이션막(PAS2)을 관통하는 제 5 콘택홀(CH5)을 통해 제 2 연결패턴(CP2)과 사이드 콘택되고, 제 2 연결패턴(CP2)은 제 1 패시베이션막(PAS1), 제 2 절연막(INS2) 및 제 1 절연막(INS1)을 관통하는 제 2 콘택홀(CH2)을 통해 박막 트랜지스터(TFT)의 드레인 전극(DE)에 접속된다.
따라서, 화소전극(P)의 제 1 줄기부(Pcon)는 제 2 연결패턴(CP2)을 통해 박막 트랜지스터(TFT)의 드레인 전극(DE)에 접속되므로 데이터 라인으로부터 공급되는 데이터 신호를 공급받을 수 있게 된다.
또한, 터치/공통전극(T)의 제 2 확장부(TbrE)는 제 2 패시베이션막(PAS2)을 관통하는 제 3 콘택홀(CH3)을 통해 제 1 연결패턴(CP1)에 접속되고, 제 2 패시베이션막(PAS2)을 관통하는 제 4 콘택홀(CH5)을 통해 라우팅 배선(L21)의 제 1 확장부(L21E)에 접속된다. 제 1 연결패턴(CP1)은 제 1 패시베이션막(PAS1), 제 2 절연막(INS2), 제 1 절연막(INS1)및 게이트 절연막(GI)을 관통하는 제 1 콘택홀(CH1)을 통해 노출된 공통라인(CL)의 줄기부(CLa)에 접속된다.
따라서 터치/공통전극(T)의 제 2 확장부(TbrE)는 제 1 연결패턴(CP1)을 통해 공통라인(CL)의 줄기부(CLa)와 라우팅 배선(L21)의 제 1 확장부(L21E)에 각각 연결되므로, 각각의 터치 공통전극들은 그에 연결된 라우팅 배선을 통해 터치 구동을 위한 터치 구동전압과 디스플레이 구동을 위한 공통전압을 공급받을 수 있게 된다.
다음으로, 도 11 및 도 15b를 참조하여 본 발명의 제 2 실시예의 제 4 예의 변형예에 따르는 터치센서 내장형 표시장치에 대해 구체적으로 설명하기로 한다.
도 15b는 도 11의 I-I' 라인 및 II-II' 라인을 따라 취한 제 2 실시예 제 4 예의 변형예를 도시한 단면도이다.
도 15b에 도시된 제 2 실시예의 제 4 예의 변형예는 라우팅 배선들(L11, L21)이 배치된 제 2 절연막(INS2) 상에, 터치/공통 전극(T)의 제 2 가지부(Tbr)와 공통라인(CL)을 연결하기 위한 제 1 연결패턴(CP1)과, 화소전극(P)의 제 1 줄기부 (Pcon)와 박막 트랜지스터의 드레인 전극(DE)을 연결하기 위한 제 2 연결패턴(CP2)이 배치되고, 화소전극(P)의 제 1 줄기부(Pcon)가 제 2 연결패턴(CP2)에 사이드 콘택되고, 터치/공통 전극(T)의 제 2 가지부(Tbr)가 제 1 연결패턴(CP1)에 사이드 콘택되는 점을 제외하고는 제 2 실시예의 제 4 예와 실질적으로 동일하다. 따라서, 설명을 간략히 하기 위해 본 발명의 제 2 실시예의 제 4 예와 상이한 부분에 대해서만 설명하기로 한다.
도 15b를 참조하면, 제 1 패시베이션막(PAS1) 상에는 제 1 연결패턴(CP1), 제 2 연결패턴(CP2) 및 라우팅 배선들(L11, L21)로부터 각각 확장된 제 1 확장부들(L11E, L21E)이 배치된다. 제 1 연결패턴(CP1)은 제 1 패시베이션막(PAS1), 제 1 절연막(INS1), 및 게이트 절연막(GI)을 관통하는 콘택홀들(CH1, CH3)을 통해 노출된 공통라인(CL)에 접속된다.
제 1 패시베이션막(PAS1) 상에 배치된 라우팅 배선들(L11, L21) 및 제 1 연결패턴(CP1)를 커버하는 제 2 패시베이션막(PAS2) 상에는 화소전극(P)과 터치/공통전극(T)이 배치된다.
본 발명의 제 2 실시예의 제 4 예의 변형예에서, 화소전극(P)의 제 1 줄기부(Pcon)는 제 2 패시베이션막(PAS2)을 관통하는 제 5 콘택홀(CH5)을 통해 제 2 연결패턴(CP2)과 사이드 콘택되고, 제 2 연결패턴(CP2)은 제 1 패시베이션막(PAS1), 및 제 1 절연막(INS1)을 관통하는 제 2 콘택홀(CH2)을 통해 박막 트랜지스터(TFT)의 드레인 전극(DE)에 접속된다.
따라서, 화소전극(P)의 제 1 줄기부(Pcon)는 제 2 연결패턴(CP2)을 통해 박막 트랜지스터(TFT)의 드레인 전극(DE)에 접속되므로 데이터 라인으로부터 공급되는 데이터 신호를 공급받을 수 있게 된다.
또한, 터치/공통전극(T)의 제 2 확장부(TbrE)는 제 2 패시베이션막(PAS2)을 관통하는 제 3 콘택홀(CH3)을 통해 제 1 연결패턴(CP1)에 접속되고, 제 2 패시베이션막(PAS2)을 관통하는 제 4 콘택홀(CH5)을 통해 라우팅 배선(L21)의 제 1 확장부(L21E)에 접속된다. 제 1 연결패턴(CP1)은 제 1 패시베이션막(PAS1), 제 1 절연막(INS1)및 게이트 절연막(GI)을 관통하는 제 1 콘택홀(CH1)을 통해 노출된 공통라인(CL)의 줄기부(CLa)에 접속된다.
따라서 터치/공통전극(T)의 제 2 확장부(TbrE)는 제 1 연결패턴(CP1)을 통해 공통라인(CL)의 줄기부(CLa)와 라우팅 배선(L21)의 제 1 확장부(L21E)에 각각 연결되므로, 각각의 터치 공통전극들은 그에 연결된 라우팅 배선을 통해 터치 구동을 위한 터치 구동전압과 디스플레이 구동을 위한 공통전압을 공급받을 수 있게 된다.
제 2 실시예의 제 4 예의 변형예에서는 제 1 절연막(INS1)과 제 2 절연막(INS2) 중 어느 하나는 생략될 수도 있다.
다음으로, 도 16a 및 도 16b를 참조하여, 라우팅 배선, 제 1 연결패턴, 및 제 2 연결패턴의 구성에 대해 보다 상세히 설명하기로 한다.
도 16a는 본 발명의 실시예들에 따르는 라우팅 배선, 제 1 연결패턴, 및 제 2 연결패턴의 제 1 예를 도시한 단면도이다. 도 14b는 본 발명의 실시예들에 따르는 라우팅 배선, 제 1 연결패턴, 및 제 2 연결패턴의 제 2 예를 도시한 단면도이다.
도 16a의 제 1 예를 참조하면, 제 2 패시베이션막(PAS2) 또는 제 2 절연막(INS) 상에 제 1 보호층으로서의 제 1 금속층(M1)이 배치된다. 제 1 금속층(M1) 상에는 저저항의 제 2 금속층(M2)이 배치된다. 제 1 및 제 2 금속층(M1, M2)이 배치된 제 2 패시베이션막(PAS2) 또는 제 2 절연막(INS) 상에 제 1 및 제 2 금속층(M1, M2)이 외부로 노출되지 않도록 제 2 보호층으로서의 제 3 금속층(M3)이 배치된다. 제 2 금속층(M2)은 단일층 또는 복층으로 형성될 수 있다.
이와 같이 함으로써 저저항 금속층인 제 2 금속층(M2)이 주변환경 등에 의해 산화되는 것을 방지할 수 있고, 공정영향(공극)을 최소화시켜 안정화 시킬 수 있다. 또한, 블랙 매트릭스가 없는 구조의 경우에는 복층 금속층의 구조에 따르는 저반사의 효과를 가질 수 있게 된다.
도 16b의 제 2 예를 참조하면, 제 2 패시베이션막(PAS2) 또는 제 2 절연막(INS) 상에 제 1 보호층으로서의 제 1 금속층(M1)이 배치된다. 제 1 금속층(M1) 상에는 저저항의 제 2 금속층(M2)이 배치된다. 제 2 금속층(M2) 상에는 제 2 보호층으로서의 제 3 금속층(M3)이 배치된다. 제 2 금속층(M2)은 단일층 또는 복층으로 형성될 수 있다.
도 16b의 제 2 예는 도 16a의 제 1 예와 비교하여 저저항 금속층인 제 2 금속층(M2)의 측면부가 주변환경에 따라 산화될 위험성이 있으나, 마스크 공정을 줄일 수 있다는 점에서 이점이 있다.
다음으로 도 17a 및 도 17b를 참조하여 게이트 라인, 데이터 라인, 및 라우팅 배선이 연결된 패드부에 대해 설명하기로 한다.
도 17a는 게이트 라인, 데이터 라인, 또는 라우팅 배선 등의 신호라인(SL)이 연결된 패드가 배치된 패드부의 구성을 개략적으로 도시한 평면도이다. 도 17b는 도 17a의 I-I' 라인을 따라 취한 패드의 단면도이다.
도 17a 및 도 17b를 참조하면, 패드(PAD)는 제 1 기판(SUB1)상에 배치된 순차적으로 적층된 제 1 금속층(M1), 제 2 금속층(M1), 제 3 금속층(M3), 및 제 4 금속층(M4)으로 이루어진다. 제 1 금속층(M1)은 게이트 라인 및 공통라인을 형성할 때 형성되는 금속층이다. 제 2 금속층(M2)은 라우팅 배선들(L, L11, L21)을 형성할 때 형성되는 금속층이다. 제 3 금속층(M3)은 라우팅 배선 등을 멀티층으로 형성할 때 이용되는 제 2 보호층으로 형성되는 금속층으로 생략될 수 있다. 제 4 금속층(M4)은 화소전극과 터치/공통전극을 형성할 때 형성되는 금속층이다.
이하, 본 발명의 제 2 실시예의 제 1 내지 제 4 예들에 따르는 터치센서 내장형 표시장치의 제조방법에 대해 설명하기로 한다. 제 1 내지 제 4 실시예의 변형예들에 따르는 터치센서 내장형 표시장치의 제조방법에 대해서는 제 1 및 제 2 연결패턴들을 형성하기 위한 공정이 추가되는 것을 제외하고는 제 1 내지 제 4 실시예들의 제조방법과 실질적으로 동일하므로 그에 대한 제조방법의 설명은 생략하기로 한다.
우선, 도 18a 내지 도 24b를 참조하여 본 발명의 제 2 실시예의 제 1 예에 따르는 터치센서 내장형 표시장치의 제조방법에 대해 설명하기로 한다.
도 18a 및 도 18b를 참조하여 본 발명의 제 2 실시예의 제 1 예에 따르는 터치센서 내장형 표시장치의 제 1 마스크 공정을 설명하기로 한다.
도 18a는 본 발명의 제 2 실시예에 따르는 터치센서 내장형 표시장치의 제 1 마스크 공정을 도시한 평면도이고, 도 18b는 도 18a의 라인 I-I' 라인 및 II-II' 라인을 따라 취한 단면도이다.
도 18a 및 도 18b를 참조하면, 투명한 제 1 기판(SUB1) 상에 제 1 도전성 금속물질을 증착한 후 제 1 포토레지스트(photoresist)를 전면 도포한다. 그 후 제 1 포토 마스크를 이용한 포토리소그래피 공정을 수행함으로써 제 1 포토레지스트 패턴을 형성한다. 그리고, 제 1 포토레지스트 패턴을 마스크로 이용하여 제 1 도전성 금속물질을 에칭하고, 제 1 포토레지스트 패턴을 제거하여 제 1 방향(예를 들면, 가로방향)으로 배열되는 게이트 라인(G1), 게이트 라인(G1)으로부터 화소영역으로 연장되는 게이트 전극(GE), 및 게이트 라인(G1) 으로부터 이격된 공통라인(CL)을 포함하는 제 1 도전성 금속층을 형성한다. 공통라인(CL)은 화소영역의 1변이 개방되도록, 하나의 줄기부(CLa)와 그 줄기부(CLa)로부터 분기되어 화소영역으로 연장되는 2개의 가지부들(CLb)을 포함한다.
제 1 도전성 금속은 구리(Cu)나 알루미늄(Al)과 같은 저저항성 금속 물질과, 티타늄(Ti), 니켈(Ni) 또는 몰리브덴(Mo)과 같은 내 부식성이 강한 금속 물질을 포함한다. 다른 예로, 구리층과 티타늄-몰리브덴 합금층이 적층된 구조, 몰리브덴층과 알루미늄-네오듐 합금층이 적층된 구조, 또는 구리층과 몰리브덴층이 적층된 2중층 구조를 가질 수도 있다. 또 다른 예로, 니켈층과, 구리층, 그리고 티타늄-몰리브덴 합금층이 적층된 3중층 구조를 가질 수도 있다.
다음으로, 도 19a 및 도 19b를 참조하여 본 발명의 제 2 실시예의 제 1 예에 따르는 터치센서 내장형 표시장치의 제 2 마스크 공정을 설명하기로 한다.
도 19a는 본 발명의 제 2 실시예의 제 1 예에 따르는 터치센서 내장형 표시장치의 제 2 마스크 공정을 도시한 평면도이고, 도 19b는 도 19a의 라인 I-I' 라인 및 II-II' 라인을 따라 취한 단면도이다.
도 19a 및 도 19b를 참조하면, 제 1 도전성 금속층이 형성된 제 1 기판(SUB1) 상에 실리콘 질화물(SiNx) 혹은 실리콘 산화물(SiOx)과 같은 절연물질을 전체 면에 도포하여 게이트 절연막(GI)을 형성한다. 이어서 게이트 절연막(GI)의 전체 면상에 반도체 물질과 제 2 도전성 금속물질을 순차적으로 도포한 후, 제 2 마스크를 이용한 포토리소그래피 공정으로 반도체층(A)과, 데이터 라인(D1, D2), 소스전극(SE) 및 드레인 전극(DE)을 포함하는 제 2 도전성 금속층을 형성한다.
보다 구체적으로, 제 2 마스크 공정은 하프톤 마스크를 이용하여 수행된다. 이를 위해 게이트 절연막(GI) 상에 순차적으로 증착된 반도체 물질과 제 2 도전성 금속 물질 상에 제 2 포토레지스트를 전면 도포한다. 제 2 도전성 금속물질로는 제 1 도전성 금속물질과 동일한 물질이 이용된다. 그 후 하프톤 마스크(제 2 포토 마스크)를 이용한 포토리소그래피 공정을 수행함으로써 제 2 포토레지스트 패턴을 형성한다. 그리고, 제 2 포토레지스트 패턴을 마스크로 이용하여 반도체 물질과 제 2 도전성 금속물질을 에칭하고, 제 2 포토레지스트 패턴을 제거하여 반도체층(A)과, 데이터 라인(D1, D2), 데이터 라인(D1, D2)으로부터 화소영역으로 연장되는 소스 전극(SE), 및 소스전극(SE)과 일정 간격을 두고 배치되는 드레인 전극(DE)을 포함하는 제 2 도전성 금속층을 형성한다. 반도체층(A)은 공통라인(CL)의 줄기부(CLa)와 중첩되는 영역과, 공통라인(CL)의 가지부들(CLb)과 나란하게 배열되어 데이터 라인(D1, D2)과 중첩되는 영역을 포함한다.
제 1 마스크 공정에 의해 형성되는 게이트 전극(G)과 제 2 마스크 공정에 의해 형성되는 반도체층(A), 소스전극(S) 및 드레인 전극(D)에 의해 박막 트랜지스터(TFT)가 이루어진다.
다음으로, 도 20a 및 도 20b를 참조하여 본 발명의 제 2 실시예의 제 1 예에 따르는 터치센서 내장형 표시장치의 제 3 내지 제 5 마스크 공정을 설명하기로 한다.
도 20a는 본 발명의 제 2 실시예의 제 1 예에 따르는 터치센서 내장형 표시장치의 제 3 내지 제 5 마스크 공정을 도시한 평면도이고, 도 20b는 도 20a의 라인 I-I' 라인 및 II-II' 라인을 따라 취한 단면도이다.
도 20a 및 도 20b를 참조하면, 박막 트랜지스터(TFT) 및 데이터 라인들(D1, D2)이 배치된 게이트 절연막(GI) 상에 실리콘 질화물, 실리콘 산화물과 같은 무기 절연물질인 제 1 절연막(INS1), R(적색) 컬러필터 물질, 및 제 3 포토레지스트를 순차적으로 전면 도포한다. 제 3 마스크를 이용한 포토리소그래피 공정을 수행함으로써 제 3 포토레지스트 패턴을 형성한다. 그리고, 제 3 포토레지스트 패턴을 마스크로 이용하여 R(적색) 컬러필터 물질을 에칭하고 제 3 포토레지스트 패턴을 제거함으로써 R 화소영역에 R 컬러필터(CF)를 형성한다. 이와 같은 방식으로 G(녹색) 컬러필터 물질과 제 4 포토레지스트를 도포한 후 제 4 마스크를 이용하여 G 화소영역에 G 컬러필터를 형성하고, B(청색) 컬러필터 물질과 제 5 포토레지스트를 도포한 후 제 5 마스크를 이용하여 B 화소영역에 B 컬러필터를 형성한다. 제 5 마스크 공정에서 B 화소영역에 B 컬러필터를 형성할 때 공통라인(CL)의 일부분을 노출시키는 제 1 콘택홀(CH1)과, 드레인 전극(DE)의 일부분을 노출시키는 제 2 콘택홀(CH2)을 형성할 수 있다. 도 18a 및 도 18b에서 R, G, B에 대한 구체적인 컬러필터의 도시는 생략하였다.
다음으로, 도 21a 및 도 21b를 참조하여 본 발명의 제 2 실시예의 제 1 예에 따르는 터치센서 내장형 표시장치의 제 6 마스크 공정을 설명하기로 한다.
도 21a는 본 발명의 제 1 실시예에 따르는 터치센서 내장형 표시장치의 제 6 마스크 공정을 도시한 평면도이고, 도 21b는 도 21a의 라인 I-I' 라인 및 II-II' 라인을 따라 취한 단면도이다.
도 21a 및 도 21b를 참조하면, 컬러필터(CF) 상에 포토아크릴(PAC)과 같은 유기 절연물질로 된 제 2 절연막(INS2)과 제 6 포토레지스트를 도포한다. 그리고, 제 6 포토레지스트 패턴을 마스크로 이용하여 제 3 콘택홀(CH3) 및 제 4 콘택홀(CH4)을 형성한다. 제 3 콘택홀(CH3)은 제 1 콘택홀(CH1)과 중첩되는 위치에서 제 2 절연막(INS2)을 관통하도록 형성되며 공통라인(CL)의 일부 영역이 노출시킨다. 제 4 콘택홀(CH4)은 제 2 콘택홀(CH2)과 중첩되는 위치에서 제 2 절연막(INS2)을 관통하도록 형성되며 박막 트랜지스터(TFT)의 드레인 전극(DE)을 노출시킨다.
다음으로, 도 22a 및 도 22b를 참조하여 본 발명의 제 2 실시예의 제 1 예에 따르는 터치센서 내장형 표시장치의 제 7 마스크 공정을 설명하기로 한다.
도 22a는 본 발명의 제 2 실시예의 제 1 예에 따르는 터치센서 내장형 표시장치의 제 7 마스크 공정을 도시한 평면도이고, 도 22b는 도 22a의 라인 I-I' 라인 및 II-II' 라인을 따라 취한 단면도이다.
도 22a 및 도 22b를 참조하면, 제 1 콘택홀(CH1) 및 제 2 콘택홀(CH2)이 형성된 제 2 절연막(INS2) 상에 실리콘 산화물, 실리콘 질화물과 같은 무기 절연물질로 된 제 1 패시베이션막(PAS1)과 제 3 도전성 금속물질을 순차적으로 증착한 후 제 7 포토레지스트를 전면 도포한다. 그 후 제 7 포토 마스크를 이용한 포토리소그래피 공정을 수행함으로써 제 7 포토레지스트 패턴을 형성한다. 그리고, 제 7 포토레지스트 패턴을 마스크로 이용하여 제 3 도전성 금속물질을 에칭하고, 제 7 포토레지스트 패턴을 제거하여 라우팅 배선들(L11, L21)을 포함하는 제 3 도전성 금속층을 형성한다.
라우팅 배선들(L11, L21)은 데이터 라인(D1, D2)과 나란하게 배열되며, 데이터 라인(D1, D2)과 중첩되도록 배치된다. 라우팅 배선들(L11, L21)은 각각 제 1 확장부들(L11E, L21E)을 구비한다
다음으로, 도 23a 및 도 23b를 참조하여 본 발명의 제 2 실시예의 제 1 예에 따르는 터치센서 내장형 표시장치의 제 8 마스크 공정을 설명하기로 한다.
도 23a는 본 발명의 제 2 실시예의 제 1 예에 따르는 터치센서 내장형 표시장치의 제 8 마스크 공정을 도시한 평면도이고, 도 23b는 도 23a의 라인 I-I' 라인 및 II-II' 라인을 따라 취한 단면도이다.
도 23a 및 도 23b를 참조하면, 라우팅 배선들(L11, L21)을 포함하는 제 3 도전성 금속층이 형성된 제 1 패시베이션막(PAS1) 상에 실리콘 산화물, 실리콘 질화물과 같은 무기 절연물질로 된 제 2 패시베이션막(PAS2)과 제 8 포토레지스트를 전면 도포한다. 그 후 제 8 포토 마스크를 이용한 포토리소그래피 공정을 수행함으로써 제 8 포토레지스트 패턴을 형성한다. 그리고, 제 8 포토레지스트 패턴을 마스크로 이용하여 제 2 패시베이션막(PAS2) 및 제 1 패시베이션막(PAS1)을 에칭하고, 제 8 포토레지스트 패턴을 제거하여 제 5 콘택홀(CH5), 제 6 콘택홀(CH6) 및 제 7 콘택홀(CH7)을 형성한다.
제 5 콘택홀(CH5)은 제 1 콘택홀(CH1) 및 제 3 콘택홀(CH3)과 중첩되는 위치에서 공통라인(CL)의 줄기부(CLa)를 노출시킨다. 제 6 콘택홀(CH6)은 라우팅 배선들 중 공통라인과 연결을 위한 라우팅 배선(L21)의 제 2 확장부(L21E)를 노출시킨다. 제 7 콘택홀(CH7)은 제 2 콘택홀(CH2) 및 제 4 콘택홀(CH4)과 중첩되는 위치에서 박막 트랜지스터(TFT)의 드레인 전극(DE)을 노출시킨다.
다음으로, 도 24a 및 도 24b를 참조하여 본 발명의 제 2 실시예의 제 1 예에 따르는 터치센서 내장형 표시장치의 제 9 마스크 공정을 설명하기로 한다.
도 24a는 본 발명의 제 1 실시예에 따르는 터치센서 내장형 표시장치의 제 9 마스크 공정을 도시한 평면도이고, 도 24b는 도 24a의 라인 I-I' 라인 및 II-II' 라인을 따라 취한 단면도이다.
도 24a 및 도 24b를 참조하면, 제 5 내지 제 7 콘택홀(CH5, CH6, CH7)이 형성된 제 2 패시베이션막(PAS2) 상에 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), GZO(Gallium doped Zinc Oxide)와 같은 투명 도전성 물질과 제 9 포토레지스트를 전면 도포한다. 그 후 제 9 포토 마스크를 이용한 포토리소그래피 공정을 수행함으로써 제 9 포토레지스트 패턴을 형성한다. 그리고, 제 9 포토레지스트 패턴을 마스크로 이용하여 투명 도전성 물질을 에칭하고, 제 9 포토레지스트 패턴을 제거하여 화소전극(P) 및 터치/공통전극(T)을 형성한다.
화소전극(P)은 제 1 줄기부(Pcon) 및 제 1 가지부(Pbr)를 갖는다. 터치/공통전극(T)은 제 2 줄기부(Tcon), 제 2 가지부(Tbr) 및 제 2 확장부(TbrE)를 갖는다. 각 화소영역 내에서 화소전극(P)의 제 1 가지부들(Pbr)과 터치/공통전극(T)의 제 2 가지부들(Tbr)은 서로 번갈아 배치된다.
다음으로, 25a 내지 도 30b를 참조하여 본 발명의 제 2 실시예의 제 2 예에 따르는 터치센서 내장형 표시장치의 제조방법에 대해 설명하기로 한다.
우선, 도 25a 및 도 25b를 참조하여 본 발명의 제 2 실시예의 제 2 예에 따르는 터치센서 내장형 표시장치의 제 1 마스크 공정을 설명하기로 한다.
도 25a는 본 발명의 제 2 실시예의 제 2 예에 따르는 터치센서 내장형 표시장치의 제 1 마스크 공정을 도시한 평면도이고, 도 25b는 도 25a의 라인 I-I' 라인 및 II-II' 라인을 따라 취한 단면도이다.
도 25a 및 도 25b를 참조하면, 투명한 제 1 기판(SUB1) 상에 제 1 도전성 금속물질을 증착한 후 제 1 포토레지스트(photoresist)를 전면 도포한다. 그 후 제 1 포토 마스크를 이용한 포토리소그래피 공정을 수행함으로써 제 1 포토레지스트 패턴을 형성한다. 그리고, 제 1 포토레지스트 패턴을 마스크로 이용하여 제 1 도전성 금속물질을 에칭하고, 제 1 포토레지스트 패턴을 제거하여 제 1 방향(예를 들면, 가로방향)으로 배열되는 게이트 라인(G1), 게이트 라인으로부터 화소영역으로 연장되는 게이트 전극(GE), 및 게이트 라인(G1) 으로부터 이격된 공통라인(CL)을 포함하는 제 1 도전성 금속패턴들을 형성한다. 공통라인(CL)은 화소영역의 1변이 개방되도록 하나의 줄기부(CLa)와 그 줄기부(CLa)로부터 분기되어 연장되는 2개의 가지부(CLb)를 포함한다.
제 1 도전성 금속은 구리(Cu)나 알루미늄(Al)과 같은 저저항성 금속 물질과, 티타늄(Ti), 니켈(Ni) 또는 몰리브덴(Mo)과 같은 내 부식성이 강한 금속 물질을 포함한다. 다른 예로, 구리층과 티타늄-몰리브덴 합금층이 적층된 구조, 몰리브덴층과 알루미늄-네오듐 합금층이 적층된 구조, 또는 구리층과 몰리브덴층이 적층된 2중층 구조를 가질 수도 있다. 또 다른 예로, 니켈층과, 구리층, 그리고 티타늄-몰리브덴 합금층이 적층된 3중층 구조를 가질 수도 있다.
다음으로, 도 26a 및 도 26b를 참조하여 본 발명의 제 2 실시예의 제 2 예에 따르는 터치센서 내장형 표시장치의 제 2 마스크 공정을 설명하기로 한다.
도 26a는 본 발명의 제 2 실시예의 제 2 예에 따르는 터치센서 내장형 표시장치의 제 2 마스크 공정을 도시한 평면도이고, 도 26b는 도 26a의 라인 I-I' 라인 및 II-II' 라인을 따라 취한 단면도이다.
도 26a 및 도 26b를 참조하면, 제 1 도전성 금속패턴들이 형성된 제 1 기판(SUB1) 상에 실리콘 질화물(SiNx) 또는 실리콘 산화물(SiOx)과 같은 절연물질을 전체 면에 도포하여 게이트 절연막(GI)을 형성한다. 이어서 게이트 절연막(GI)의 전체 면상에 반도체 물질과 제 2 도전성 금속물질을 순차적으로 도포한 후, 제 2 마스크를 이용한 포토리소그래피 공정으로 반도체층(A)과, 데이터 라인(D1, D2), 소스전극(SE) 및 드레인 전극(DE)을 포함하는 제 2 도전성 금속패턴들을 형성한다.
보다 구체적으로, 제 2 마스크 공정은 하프톤 마스크를 이용하여 수행된다. 이를 위해 게이트 절연막(GI) 상에 순차적으로 증착된 반도체 물질과 제 2 도전성 금속 물질 상에 제 2 포토레지스트를 전면 도포한다. 제 2 도전성 금속물질로는 제 1 도전성 금속물질과 동일한 물질이 이용된다. 그 후 하프톤 마스크(제 2 포토 마스크)를 이용한 포토리소그래피 공정을 수행함으로써 제 2 포토레지스트 패턴을 형성한다. 그리고, 제 2 포토레지스트 패턴을 마스크로 이용하여 반도체 물질과 제 2 도전성 금속물질을 에칭하고, 제 2 포토레지스트 패턴을 제거하여 반도체층(A)과, 데이터 라인(D1, D2), 데이터 라인(D1, D2)으로부터 화소영역으로 연장되는 소스 전극(SE), 및 소스전극(SE)과 일정 간격을 두고 배치되는 드레인 전극(DE)을 포함하는 제 2 도전성 금속층을 형성한다. 반도체층(A)은 공통라인(CL)의 줄기부(CLa)와 중첩되는 영역과, 공통라인(CL)의 가지부들(CLb)과 나란하게 배열되어 데이터 라인(D1, D2)과 중첩되는 영역을 포함한다.
제 1 마스크 공정에 의해 형성되는 게이트 전극(G)과 제 2 마스크 공정에 의해 형성되는 반도체층(A), 소스전극(S) 및 드레인 전극(D)에 의해 박막 트랜지스터(TFT)가 이루어진다.
다음으로, 도 27a 및 도 27b를 참조하여 본 발명의 제 2 실시예의 제 2 예에 따르는 터치센서 내장형 표시장치의 제 3 내지 제 5 마스크 공정을 설명하기로 한다.
도 27a는 본 발명의 제 2 실시예에 따르는 터치센서 내장형 표시장치의 제 3 내지 제 5 마스크 공정을 도시한 평면도이고, 도 27b는 도 27a의 라인 I-I' 라인 및 II-II' 라인을 따라 취한 단면도이다.
도 27a 및 도 27b를 참조하면, 박막 트랜지스터(TFT) 및 데이터 라인들(D1, D2)이 배치된 게이트 절연막(GI) 상에 실리콘 질화물, 실리콘 산화물과 같은 무기 절연물질인 제 1 절연막(INS1), R(적색) 컬러필터 물질, 및 제 3 포토레지스트를 순차적으로 전면 도포한다. 제 3 마스크를 이용한 포토리소그래피 공정을 수행함으로써 제 3 포토레지스트 패턴을 형성한다. 그리고, 제 3 포토레지스트 패턴을 마스크로 이용하여 R(적색) 컬러필터 물질을 에칭하고 제 3 포토레지스트 패턴을 제거함으로써 R 화소영역에 R 컬러필터(CF)를 형성한다. 이와 같은 방식으로 G(녹색) 컬러필터 물질과 제 4 포토레지스트를 도포한 후 제 4 마스크를 이용하여 G 화소영역에 G 컬러필터를 형성하고, B(청색) 컬러필터 물질과 제 5 포토레지스트를 도포한 후 제 5 마스크를 이용하여 B 화소영역에 B 컬러필터를 형성한다. 제 5 마스크 공정에서 B 화소영역에 B 컬러필터를 형성할 때 공통라인(CL)의 일부분을 노출시키는 제 1 콘택홀(CH1)과, 드레인 전극(DE)의 일부분을 노출시키는 제 2 콘택홀(CH2)을 형성할 수 있다. 도 25a 및 도 25b에서 R, G, B에 대한 구체적인 컬러필터의 도시는 생략하였다.
다음으로, 도 28a 및 도 28b를 참조하여 본 발명의 제 2 실시예의 제 2 예에 따르는 터치센서 내장형 표시장치의 제 6 마스크 공정을 설명하기로 한다.
도 28a는 본 발명의 제 2 실시예에 따르는 터치센서 내장형 표시장치의 제 6 마스크 공정을 도시한 평면도이고, 도 28b는 도 28a의 라인 I-I' 라인 및 II-II' 라인을 따라 취한 단면도이다.
도 28a 및 도 28b를 참조하면, 컬러필터(CF) 상에 실리콘 질화물 또는 실리콘 산화물과 같은 무기 절연물질로 된 제 1 패시베이션막(PAS1)과, 제 3 도전성 물질을 순차적으로 증착한 후 제 6 포토레지스트를 전면 도포한다. 그 후 제 6 포토 마스크를 이용한 포토리소그래피 공정을 수행함으로써 제 6 포토레지스트 패턴을 형성한다. 그리고, 제 6 포토레지스트 패턴을 마스크로 이용하여, 제 3 도전성 금속물질을 에칭하고, 제 6 포토레지스트 패턴을 제거하여 라우팅 배선들(L11, L21)을 포함하는 제 3 도전성 금속층을 형성한다.
라우팅 배선들(L11, L21)은 데이터 라인(D1, D2)과 나란하게 배열되며, 제 1 실시예와 동일한 방식으로 데이터 라인(D1, D2)과 중첩되도록 배치된다. 라우팅 배선들(L11, L21c)은 각각 확장부(L11E, L21E)을 구비한다.
다음으로, 도 29a 및 도 29b를 참조하여 본 발명의 제 2 실시예의 제 2 예에 따르는 터치센서 내장형 표시장치의 제 7 마스크 공정을 설명하기로 한다.
도 29a는 본 발명의 제 2 실시예의 제 2 예에 따르는 터치센서 내장형 표시장치의 제 7 마스크 공정을 도시한 평면도이고, 도 29b는 도 29a의 라인 I-I' 라인 및 II-II' 라인을 따라 취한 단면도이다.
도 29a 및 도 29b를 참조하면, 라우팅 배선들(L11, L21)을 포함하는 제 3 도전성 금속층이 형성된 제 1 패시베이션막(PAS1) 상에 포토 아크릴과 같은 유기 절연물질로 된 제 2 패시베이션막(PAS2)과 제 7 포토레지스트를 전면 도포한다. 그 후 제 7 포토 마스크를 이용한 포토리소그래피 공정을 수행함으로써 제 7 포토레지스트 패턴을 형성한다. 그리고, 제 7 포토레지스트 패턴을 마스크로 이용하여 제 2 패시베이션막(PAS2)을 에칭하고, 제 7 포토레지스트 패턴을 제거하여 제 5 콘택홀(CH5), 제 6 콘택홀(CH6) 및 제 7 콘택홀(CH7)을 형성한다.
제 5 콘택홀(CH5)은 제 1 콘택홀(CH1) 및 제 3 콘택홀(CH3)과 중첩되는 위치에서 공통라인(CL)의 줄기부(CLa)를 노출시킨다. 제 6 콘택홀(CH6)은 라우팅 배선들 중 공통라인과 연결을 위한 라우팅 배선(L21)의 제 2 확장부(L21E)를 노출시킨다. 제 7 콘택홀(CH7)은 제 2 콘택홀(CH2) 및 제 4 콘택홀(CH4)과 중첩되는 위치에서 박막 트랜지스터(TFT)의 드레인 전극(DE)을 노출시킨다.
다음으로, 도 30a 및 도 30b를 참조하여 본 발명의 제 2 실시예의 제 2 예에 따르는 터치센서 내장형 표시장치의 제 8 마스크 공정을 설명하기로 한다.
도 30a는 본 발명의 제 2 실시예에 따르는 터치센서 내장형 표시장치의 제 8 마스크 공정을 도시한 평면도이고, 도 30b는 도 30a의 라인 I-I' 라인 및 II-II' 라인을 따라 취한 단면도이다.
도 30a 및 도 30b를 참조하면, 제 3 내지 제 5 콘택홀(CH3, CH4, CH5)이 형성된 제 2 패시베이션막(PAS1) 상에 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), GZO(Gallium doped Zinc Oxide)와 같은 투명 도전성 물질과 제 8 포토레지스트를 전면 도포한다. 그 후 제 8 포토 마스크를 이용한 포토리소그래피 공정을 수행함으로써 제 8 포토레지스트 패턴을 형성한다. 그리고, 제 8 포토레지스트 패턴을 마스크로 이용하여 투명 도전성 물질을 에칭하고, 제 8 포토레지스트 패턴을 제거하여 화소전극(P) 및 터치/공통전극(T)을 형성한다.
화소전극(P)은 제 1 줄기부(Pcon) 및 제 1 가지부(Pbr)를 갖는다. 각 터치/공통전극(T)은 제 2 줄기부(Tcon), 제 2 가지부(Tbr) 및 제 2 확장부(TbrE)를 갖는다. 각 화소영역 내에서 화소전극(P)의 제 1 가지부들(Pbr)과 터치/공통전극(T)의 제 2 가지부들(Tbr)은 번갈아 배치된다.
본 발명의 제 2 실시예의 제 2 예에 따르는 터치센서 내장형 표시장치에 의하면 본 발명의 제 2 실시예의 제 1 예에 따르는 터치센서 내장형 표시장치의 제조방법에 비해 1개의 마스크 공정을 줄일 수 있다. 따라서, 터치센서 내장형 표시장치의 제조원가를 줄일 수 있는 효과를 얻을 수 있다.
다음으로, 31a 내지 도 36b를 참조하여 본 발명의 제 2 실시예의 제 3 예에 따르는 터치센서 내장형 표시장치의 제조방법에 대해 설명하기로 한다.
우선, 도 31a 및 도 31b를 참조하여 본 발명의 제 2 실시예의 제 3 예에 따르는 터치센서 내장형 표시장치의 제 1 마스크 공정을 설명하기로 한다.
도 31a는 본 발명의 제 2 실시예의 제 3 예에 따르는 터치센서 내장형 표시장치의 제 1 마스크 공정을 도시한 평면도이고, 도 31b는 도 31a의 라인 I-I' 라인 및 II-II' 라인을 따라 취한 단면도이다.
도 31a 및 도 31b를 참조하면, 투명한 제 1 기판(SUB1) 상에 제 1 도전성 금속물질을 증착한 후 제 1 포토레지스트(photoresist)를 전면 도포한다. 그 후 제 1 포토 마스크를 이용한 포토리소그래피 공정을 수행함으로써 제 1 포토레지스트 패턴을 형성한다. 그리고, 제 1 포토레지스트 패턴을 마스크로 이용하여 제 1 도전성 금속물질을 에칭하고, 제 1 포토레지스트 패턴을 제거하여 제 1 방향(예를 들면, 가로방향)으로 배열되는 게이트 라인(G1), 게이트 라인으로부터 화소영역으로 연장되는 게이트 전극(GE), 및 게이트 라인(G1) 으로부터 이격된 공통라인(CL)을 포함하는 제 1 도전성 금속층을 형성한다. 공통라인(CL)은 화소영역의 1변이 개방되도록 하나의 줄기부(CLa)와 그 줄기부(CLa)로부터 화소영역으로 연장되는 2개의 가지부(CLb)를 포함한다.
제 1 도전성 금속은 구리(Cu)나 알루미늄(Al)과 같은 저저항성 금속 물질과, 티타늄(Ti), 니켈(Ni) 또는 몰리브덴(Mo)과 같은 내 부식성이 강한 금속 물질을 포함한다. 다른 예로, 구리층과 티타늄-몰리브덴 합금층이 적층된 구조, 몰리브덴층과 알루미늄-네오듐 합금층이 적층된 구조, 또는 구리층과 몰리브덴층이 적층된 2중층 구조를 가질 수도 있다. 또 다른 예로, 니켈층과, 구리층, 그리고 티타늄-몰리브덴 합금층이 적층된 3중층 구조를 가질 수도 있다.
다음으로, 도 32a 및 도 32b를 참조하여 본 발명의 제 2 실시예의 제 3 예에 따르는 터치센서 내장형 표시장치의 제 2 마스크 공정을 설명하기로 한다.
도 32a는 본 발명의 제 2 실시예의 제 3 예에 따르는 터치센서 내장형 표시장치의 제 2 마스크 공정을 도시한 평면도이고, 도 32b는 도 32a의 라인 I-I' 라인 및 II-II' 라인을 따라 취한 단면도이다.
도 32a 및 도 32b를 참조하면, 제 1 도전성 금속층이 형성된 제 1 기판(SUB1) 상에 실리콘 질화물(SiNx) 혹은 실리콘 산화물(SiOx)과 같은 절연물질을 전체 면에 도포하여 게이트 절연막(GI)을 형성한다. 이어서 게이트 절연막(GI)의 전체 면상에 반도체 물질과 제 2 도전성 금속물질을 순차적으로 도포한 후, 제 2 마스크를 이용한 포토리소그래피 공정으로 반도체층(A)과, 데이터 라인(D1, D2), 소스전극(SE) 및 드레인 전극(DE)을 포함하는 제 2 도전성 금속층을 형성한다.
보다 구체적으로, 제 2 마스크 공정은 하프톤 마스크를 이용하여 수행된다. 이를 위해 게이트 절연막(GI) 상에 순차적으로 증착된 반도체 물질과 제 2 도전성 금속 물질 상에 제 2 포토레지스트를 전면 도포한다. 제 2 도전성 금속물질로는 제 1 도전성 금속물질과 동일한 물질이 이용된다. 그 후 하프톤 마스크(제 2 포토 마스크)를 이용한 포토리소그래피 공정을 수행함으로써 제 2 포토레지스트 패턴을 형성한다. 그리고, 제 2 포토레지스트 패턴을 마스크로 이용하여 반도체 물질과 제 2 도전성 금속물질을 에칭하고, 제 2 포토레지스트 패턴을 제거하여 반도체층(A)과, 데이터 라인(D1, D2), 데이터 라인(D1, D2)으로부터 화소영역으로 연장되는 소스 전극(SE), 및 소스전극(SE)과 일정 간격을 두고 배치되는 드레인 전극(DE)을 포함하는 제 2 도전성 금속층을 형성한다. 반도체층(A)은 공통라인(CL)의 줄기부(CLa)와 중첩되는 영역과, 공통라인(CL)의 가지부들(CLb)과 나란하게 배열되어 데이터 라인(D1, D2)과 중첩되는 영역을 포함한다.
제 1 마스크 공정에 의해 형성되는 게이트 전극(G)과 제 2 마스크 공정에 의해 형성되는 반도체층(A), 소스전극(S) 및 드레인 전극(D)에 의해 박막 트랜지스터(TFT)가 이루어진다.
다음으로, 도 33a 및 도 33b를 참조하여 본 발명의 제 2 실시예의 제 3 예에 따르는 터치센서 내장형 표시장치의 제 3 마스크 공정을 설명하기로 한다.
도 33a는 본 발명의 제 2 실시예의 제 3 예에 따르는 터치센서 내장형 표시장치의 제 3 마스크 공정을 도시한 평면도이고, 도 33b는 도 33a의 라인 I-I' 라인 및 II-II' 라인을 따라 취한 단면도이다.
도 33a 및 도 33b를 참조하면, 박막 트랜지스터(TFT) 및 데이터 라인들(D1, D2)이 배치된 게이트 절연막(GI) 상에 실리콘 질화물, 실리콘 산화물과 같은 무기 절연물질인 제 1 절연막(INS1)과 포토 아크릴과 같은 제 2 절연막(INS2)을 순차적으로 증착하고, 제 3 포토레지스트를 전면 도포한다. 그 후 제 3 마스크를 이용한 포토리소그래피 공정을 수행함으로써 제 3 포토레지스트 패턴을 형성한다. 그리고, 제 3 포토레지스트 패턴을 마스크로 이용하여 제 2 절연막(INS2), 제 1 절연막(INS1), 및 게이트 절연막(GI)을 에칭하여 공통라인(CL)의 일부 영역을 노출시키는 제 1 콘택홀(CH1)과, 제 2 절연막(INS2) 및 제 1 절연막(INS1)을 에칭함으로써 박막 트랜지스터(TFT)의 드레인 전극(DE)을 노출시키는 제 2 콘택홀(CH2)을 형성한 후 제 3 포토레지스트 패턴을 제거한다.
다음으로, 도 34a 및 도 34b를 참조하여 본 발명의 제 2 실시예의 제 3 예에 따르는 터치센서 내장형 표시장치의 제 4 마스크 공정을 설명하기로 한다.
도 34a는 본 발명의 제 2 실시예의 제 3 예에 따르는 터치센서 내장형 표시장치의 제 4 마스크 공정을 도시한 평면도이고, 도 34b는 도 34a의 라인 I-I' 라인 및 II-II' 라인을 따라 취한 단면도이다.
도 34a 및 도 34b를 참조하면, 제 1 콘택홀(CH1) 및 제 2 콘택홀(CH2)이 형성된 제 2 절연막(INS2) 상에 실리콘 질화물 또는 실리콘 질화물과 같은 무기 절연물질로 된 제 1 패시베이션막(PAS1)과 제 3 도전성 금속물질을 순차적으로 증착한 후 제 4 포토레지스트를 전면 도포한다. 그 후 제 4 포토 마스크를 이용한 포토리소그래피 공정을 수행함으로써 제 4 포토레지스트 패턴을 형성한다. 그리고, 제 4 포토레지스트 패턴을 마스크로 이용하여 제 3 도전성 금속물질을 에칭하고, 제 4 포토레지스트 패턴을 제거하여 라우팅 배선들(L11, L21)을 포함하는 제 3 도전성 금속층을 형성한다.
라우팅 배선들(L11, L21)은 데이터 라인(D1, D2)과 나란하게 배열되며, 제 2 실시예의 제 1 예와 동일한 방식으로 데이터 라인(D1, D2)과 중첩되도록 배치된다. 라우팅 배선들(L11, L21c)은 각각 제 1 확장부들(L11E, L21E)을 구비한다.
다음으로, 도 35a 및 도 35b를 참조하여 본 발명의 제 2 실시예의 제 3 예에 따르는 터치센서 내장형 표시장치의 제 5 마스크 공정을 설명하기로 한다.
도 35a는 본 발명의 제 2 실시예의 제 3 예에 따르는 터치센서 내장형 표시장치의 제 5 마스크 공정을 도시한 평면도이고, 도 35b는 도 35a의 라인 I-I' 라인 및 II-II' 라인을 따라 취한 단면도이다.
도 35a 및 도 35b를 참조하면, 라우팅 배선들(L11, L21)을 포함하는 제 3 도전성 금속층이 형성된 제 1 패시베이션막(PAS1) 상에 실리콘 질화물, 실리콘 산화물과 같은 무기 절연물질로 된 제 2 패시베이션막(PAS2)과 제 5 포토레지스트를 전면 도포한다. 그 후 제 5 포토 마스크를 이용한 포토리소그래피 공정을 수행함으로써 제 5 포토레지스트 패턴을 형성한다. 그리고, 제 5 포토레지스트 패턴을 마스크로 이용하여 제 2 패시베이션막(PAS2)을 에칭하고, 제 5 포토레지스트 패턴을 제거하여 제 3 콘택홀(CH3), 제 4 콘택홀(CH4) 및 제 5 콘택홀(CH5)을 형성한다.
제 3 콘택홀(CH3)은 제 1 콘택홀(CH1)과 중첩되는 위치에서 공통라인(CL)의 줄기부(CLa)를 노출시킨다. 제 4 콘택홀(CH4)은 공통라인(CL)과 연결을 위한 라우팅 배선(L21)의 제 2 확장부(L21E)를 노출시킨다. 제 5 콘택홀(CH5)은 제 2 콘택홀(CH2)과 중첩되는 위치에서 박막 트랜지스터(TFT)의 드레인 전극(DE)을 노출시킨다.
다음으로, 도 36a 및 도 36b를 참조하여 본 발명의 제 2 실시예의 제 3 예에 따르는 터치센서 내장형 표시장치의 제 6 마스크 공정을 설명하기로 한다.
도 36a는 본 발명의 제 2 실시예의 제 3 예에 따르는 터치센서 내장형 표시장치의 제 6 마스크 공정을 도시한 평면도이고, 도 36b는 도 36a의 라인 I-I' 라인 및 II-II' 라인을 따라 취한 단면도이다.
도 36a 및 도 36b를 참조하면, 제 3 내지 제 5 콘택홀(CH3, CH4, CH5)이 형성된 제 2 패시베이션막(PAS2) 상에 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), GZO(Gallium doped Zinc Oxide)와 같은 투명 도전성 물질과 제 6 포토레지스트를 전면 도포한다. 그 후 제 6 포토 마스크를 이용한 포토리소그래피 공정을 수행함으로써 제 6 포토레지스트 패턴을 형성한다. 그리고, 제 6 포토레지스트 패턴을 마스크로 이용하여 투명 도전성 물질을 에칭하고, 제 6 포토레지스트 패턴을 제거하여 화소전극(P) 및 터치/공통전극(T)을 형성한다.
화소전극(P)은 제 1 줄기부(Pcon) 및 제 1 가지부(Pbr)를 갖는다. 각 터치/공통전극(T)은 제 2 줄기부(Tcon), 제 2 가지부(Tbr) 및 제 2 확장부(TbrE)를 갖는다. 각 화소영역 내에서 화소전극(P)의 제 1 가지부들(Pbr)과 터치/공통전극(T)의 제 2 가지부들(Tbr)은 번갈아 배치된다.
본 발명의 제 2 실시예의 제 3 예에 따르는 터치센서 내장형 표시장치에 의하면 본 발명의 제 2 실시예의 제 2 예에 따르는 터치센서 내장형 표시장치의 제조방법에 비해 2개의 마스크 공정을 줄일 수 있다. 따라서, 터치센서 내장형 표시장치의 제조원가를 줄일 수 있는 효과를 얻을 수 있다.
이하, 37a 내지 도 37b를 참조하여 본 발명의 제 2 실시예의 제 4 예에 따르는 터치센서 내장형 표시장치의 제조방법에 대해 설명하기로 한다.
우선, 도 37a 및 도 37b를 참조하여 본 발명의 제 2 실시예의 제 4 예에 따르는 터치센서 내장형 표시장치의 제 1 마스크 공정을 설명하기로 한다.
도 37a는 본 발명의 제 2 실시예의 제 4 예에 따르는 터치센서 내장형 표시장치의 제 1 마스크 공정을 도시한 평면도이고, 도 37b는 도 37a의 라인 I-I' 라인 및 II-II' 라인을 따라 취한 단면도이다.
도 37a 및 도 37b를 참조하면, 투명한 제 1 기판(SUB1) 상에 제 1 도전성 금속물질을 증착한 후 제 1 포토레지스트(photoresist)를 전면 도포한다. 그 후 제 1 포토 마스크를 이용한 포토리소그래피 공정을 수행함으로써 제 1 포토레지스트 패턴을 형성한다. 그리고, 제 1 포토레지스트 패턴을 마스크로 이용하여 제 1 도전성 금속물질을 에칭하고, 제 1 포토레지스트 패턴을 제거하여 제 1 방향(예를 들면, 가로방향)으로 배열되는 게이트 라인(G1), 게이트 라인으로부터 화소영역으로 연장되는 게이트 전극(GE), 및 게이트 라인(G1) 으로부터 이격된 공통라인(CL)을 포함하는 제 1 도전성 금속층을 형성한다. 공통라인(CL)은 화소영역의 1변이 개방되도록 하나의 줄기부(CLa)와 그 줄기부(CLa)로부터 분기되어 화소영역으로 연장되는 2개의 가지부(CLb)를 포함한다.
제 1 도전성 금속은 구리(Cu)나 알루미늄(Al)과 같은 저저항성 금속 물질과, 티타늄(Ti), 니켈(Ni) 또는 몰리브덴(Mo)과 같은 내 부식성이 강한 금속 물질을 포함한다. 다른 예로, 구리층과 티타늄-몰리브덴 합금층이 적층된 구조, 몰리브덴층과 알루미늄-네오듐 합금층이 적층된 구조, 또는 구리층과 몰리브덴층이 적층된 2중층 구조를 가질 수도 있다. 또 다른 예로, 니켈층과, 구리층, 그리고 티타늄-몰리브덴 합금층이 적층된 3중층 구조를 가질 수도 있다.
다음으로, 도 38a 및 도 38b를 참조하여 본 발명의 제 2 실시예의 제 4 예에 따르는 터치센서 내장형 표시장치의 제 2 마스크 공정을 설명하기로 한다.
도 38a는 본 발명의 제 2 실시예의 제 4 예에 따르는 터치센서 내장형 표시장치의 제 2 마스크 공정을 도시한 평면도이고, 도 38b는 도 38a의 라인 I-I' 라인 및 II-II' 라인을 따라 취한 단면도이다.
도 38a 및 도 38b를 참조하면, 제 1 도전성 금속층이 형성된 제 1 기판(SUB1) 상에 실리콘 질화물(SiNx) 혹은 실리콘 산화물(SiOx)과 같은 절연물질을 전체 면에 도포하여 게이트 절연막(GI)을 형성한다. 이어서 게이트 절연막(GI)의 전체 면상에 반도체 물질과 제 2 도전성 금속물질을 순차적으로 도포한 후, 제 2 마스크를 이용한 포토리소그래피 공정으로 반도체층(A)과, 데이터 라인(D1, D2), 소스전극(SE) 및 드레인 전극(DE)을 포함하는 제 2 도전성 금속층을 형성한다.
보다 구체적으로, 제 2 마스크 공정은 하프톤 마스크를 이용하여 수행된다. 이를 위해 게이트 절연막(GI) 상에 순차적으로 증착된 반도체 물질과 제 2 도전성 금속 물질 상에 제 2 포토레지스트를 전면 도포한다. 제 2 도전성 금속물질로는 제 1 도전성 금속물질과 동일한 물질이 이용된다. 그 후 하프톤 마스크(제 2 포토 마스크)를 이용한 포토리소그래피 공정을 수행함으로써 제 2 포토레지스트 패턴을 형성한다. 그리고, 제 2 포토레지스트 패턴을 마스크로 이용하여 반도체 물질과 제 2 도전성 금속물질을 에칭하고, 제 2 포토레지스트 패턴을 제거하여 반도체층(A)과, 데이터 라인(D1, D2), 데이터 라인(D1, D2)으로부터 화소영역으로 연장되는 소스 전극(SE), 및 소스전극(SE)과 일정 간격을 두고 배치되는 드레인 전극(DE)을 포함하는 제 2 도전성 금속층을 형성한다. 반도체층(A)은 공통라인(CL)의 줄기부(CLa)와 중첩되는 영역과, 공통라인(CL)의 가지부들(CLb)과 나란하게 배열되어 데이터 라인(D1, D2)과 중첩되는 영역을 포함한다.
제 1 마스크 공정에 의해 형성되는 게이트 전극(G)과 제 2 마스크 공정에 의해 형성되는 반도체층(A), 소스전극(S) 및 드레인 전극(D)에 의해 박막 트랜지스터(TFT)가 이루어진다.
다음으로, 도 39a 및 도 39b를 참조하여 본 발명의 제 2 실시예의 제 4 예에 따르는 터치센서 내장형 표시장치의 제 3 마스크 공정을 설명하기로 한다.
도 39a는 본 발명의 제 2 실시예의 제 4 예에 따르는 터치센서 내장형 표시장치의 제 3 마스크 공정을 도시한 평면도이고, 도 39b는 도 39a의 라인 I-I' 라인 및 II-II' 라인을 따라 취한 단면도이다.
도 39a 및 도 39b를 참조하면, 박막 트랜지스터(TFT) 및 데이터 라인들(D1, D2)이 배치된 게이트 절연막(GI) 상에 실리콘 산화물 또는 실리콘 질화물과 같은 무기 절연물질로 된 제 1 절연막(INS1) 및 제 1 패시베이션막(PAS1)과, 제 3 도전성 물질을 순차적으로 증착하고, 그 상부에 제 3 포토레지스트를 전면 도포한다. 제 3 마스크를 이용한 포토리소그래피 공정을 수행함으로써 제 3 포토레지스트 패턴을 형성한다. 그리고, 제 3 포토레지스트 패턴을 마스크로 이용하여 제 3 도전성 물질을 에칭하고 제 3 포토레지스트 패턴을 제거함으로써 라우팅 배선들(L11, L21)을 포함하는 제 3 도전성 금속층을 형성한다.
라우팅 배선들(L11, L21)은 데이터 라인(D1, D2)과 나란하게 배열되며, 제 1 실시예와 동일한 방식으로 데이터 라인(D1, D2)과 중첩되도록 배치된다. 라우팅 배선들(L11, L21)은 제 1 확장부들(L11E, L21E)을 각각 구비한다.
다음으로, 도 40a 및 도 40b를 참조하여 본 발명의 제 2 실시예의 제 4 예에 따르는 터치센서 내장형 표시장치의 제 4 마스크 공정을 설명하기로 한다.
도 40a는 본 발명의 제 2 실시예의 제 4 예에 따르는 터치센서 내장형 표시장치의 제 4 마스크 공정을 도시한 평면도이고, 도 40b는 도 40a의 라인 I-I' 라인 및 II-II' 라인을 따라 취한 단면도이다.
도 40a 및 도 40b를 참조하면, 라우팅 배선들(L11, L21)을 포함하는 제 3 도전성 금속층이 형성된 제 1 패시베이션막(PAS1) 상에 포토 아크릴과 같은 유기 절연물질로 된 제 2 패시베이션막(PAS2)과 제 5 포토레지스트를 전면 도포한다. 그 후 제 5 포토 마스크를 이용한 포토리소그래피 공정을 수행함으로써 제 5 포토레지스트 패턴을 형성한다. 그리고, 제 5 포토레지스트 패턴을 마스크로 이용하여 제 2 패시베이션막(PAS2)을 에칭하고, 제 5 포토레지스트 패턴을 제거하여 제 1 콘택홀(CH1), 제 2 콘택홀(CH2) 및 제 3 콘택홀(CH3)을 형성한다.
제 1 콘택홀(CH1)은 공통라인(CL)의 줄기부(CLa)를 노출시킨다. 제 2 콘택홀(CH2)은 라우팅 배선들 중 공통라인(CL)과 연결을 위한 라우팅 배선(L21)의 제 2 확장부(L21E)를 노출시킨다. 제 3 콘택홀(CH3)은 박막 트랜지스터(TFT)의 드레인 전극(DE)을 노출시킨다.
다음으로, 도 41a 및 도 41b를 참조하여 본 발명의 제 2 실시예의 제 4 예에 따르는 터치센서 내장형 표시장치의 제 5 마스크 공정을 설명하기로 한다.
도 41a는 본 발명의 제 2 실시예의 제 4 예에 따르는 터치센서 내장형 표시장치의 제 5 마스크 공정을 도시한 평면도이고, 도 41b는 도 41a의 라인 I-I' 라인 및 II-II' 라인을 따라 취한 단면도이다.
도 41a 및 도 41b를 참조하면, 제 1 내지 제 3 콘택홀(CH1, CH2, CH3)이 형성된 제 2 패시베이션막(PAS2) 상에 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), GZO(Gallium doped Zinc Oxide)와 같은 투명 도전성 물질과 제 5 포토레지스트를 전면 도포한다. 그 후 제 5 포토 마스크를 이용한 포토리소그래피 공정을 수행함으로써 제 5 포토레지스트 패턴을 형성한다. 그리고, 제 5 포토레지스트 패턴을 마스크로 이용하여 투명 도전성 물질을 에칭하고, 제 5 포토레지스트 패턴을 제거하여 화소전극(P) 및 터치/공통전극(T)을 형성한다.
화소전극(P)은 제 1 줄기부(Pcon) 및 제 1 가지부(Pbr)를 갖는다. 각 터치/공통전극(T)은 제 2 줄기부(Tcon), 제 2 가지부(Tbr) 및 제 2 확장부(TbrE)를 갖는다. 각 화소영역 내에서 화소전극(P)의 제 1 가지부들(Pbr)과 터치/공통전극(T)의 제 2 가지부들(Tbr)은 번갈아 배치된다.
본 발명의 제 2 실시예의 제 4 예에 따르는 터치센서 내장형 표시장치에 의하면 본 발명의 제 2 실시예의 제 3 예에 따르는 터치센서 내장형 표시장치의 제조방법에 비해 1 마스크 공정을 줄일 수 있다. 본 발명의 제 2 실시예의 제 4 예에 따르는 터치센서 내장형 표시장치에서 제 1 절연막과 제 1 패시베이션막의 어느 하나는 생략될 수도 있다. 따라서, 터치센서 내장형 표시장치의 제조원가를 줄일 수 있는 효과를 얻을 수 있다.
다음으로 도 5 및 도 42를 참조하여 본 발명의 실시예들에 따르는 터치센서 내장형 표시장치의 디스플레이 구동과 터치센싱 구동에 대하여 설명하기로 한다.
본 발명의 실시예에 따르는 터치센서 내장형 표시장치는 도 40에 도시된 바와 같이 1프레임 기간 동안 디스플레이 구동기간(Td)과 터치센서 구동기간(Tt)으로 시분할 구동된다. 도 40은 본 발명의 실시예에 따른 터치센서 내장형 표시장치에서 디스플레이 구동기간(Td)과 터치센서 구동기간(Tt) 동안 각 신호라인에 공급되는 신호를 도시한 타이밍도이다. 도 40에서는 설명의 편의상 1프레임 기간이 하나의 디스플레이 구동기간(Td)과 하나의 터치센서 구동기간(Tt)으로 시분할 구동되는 경우를 예로 들어 설명하였으나 본 발명이 이에 한정되는 것은 아니다. 예를 들어, 1프레임 기간이 복수의 디스플레이 구동기간과 복수의 터치센서 구동기간으로 시분할 구동되는 것도 가능하다.
도 5 및 도 42를 참조하면, 본 발명의 실시예들에 따르는 터치센서 내장형 표시장치는 화소들에 입력 영상의 데이터를 기입하는 디스플레이 구동부(DD, GD, TC), 터치/공통전극들을 구동 및 센싱하여 터치위치를 산출하는 터치센서 구동부(TSD)를 더 포함한다.
본 발명의 실시예들에 따르는 터치센서 내장형 표시장치는 도 42에 도시된 바와 같이 1프레임 기간 동안 디스플레이 구동기간(Td)과 터치센서 구동기간(Tt)으로 시분할 구동된다.
도 42는 본 발명의 실시예에 따른 터치센서 내장형 표시장치에서 디스플레이 구동기간(Td)과 터치센서 구동기간(Tt) 동안 각 신호라인에 공급되는 신호를 도시한 타이밍도이다. 도 9에서는 설명의 편의상 1프레임 기간이 하나의 디스플레이 구동기간(Td)과 하나의 터치센서 구동기간(Tt)으로 시분할 구동되는 경우를 예로 들어 설명하였으나 본 발명이 이에 한정되는 것은 아니다. 예를 들어, 1프레임 기간이 복수의 디스플레이 구동기간과 복수의 터치센서 구동기간으로 시분할 구동되는 것도 가능하다.
디스플레이 구동부(DD, GD, TC)와 터치센서 구동부(TSD)는 동기 신호(Tsync)에 응답하여 서로 동기된다.
디스플레이 구동부(DD, GD, TC)는 디스플레이 구동기간(Td) 동안 화소들에 데이터를 기입한다. 화소들은 터치센서 구동기간(Tt) 동안 박막 트랜지스터(TFT)가 오프 상태이기 때문에 디스플레이 구동기간(Td)에 충전하였던 데이터 전압을 유지(hold)한다.
디스플레이 구동부(DD, GD, TC)는, 터치센서 구동기간(Tt) 동안, 터치/공통전극들(T)과, 화소들에 연결된 신호 라인들(D1~Dm, G1~Gn) 사이의 기생 정전용량을 최소화하기 위하여, 라우팅 배선들(L11~Lki)을 통해 터치/공통전극들(T)에 인가되는 터치 구동 신호(Vtd)와 동일 위상, 동일 진폭의 교류 신호인 로드 프리 구동신호들(Load Free Driving signal)(Vlfd1, Vlfd2)를 신호 라인들(D1~Dm, G1~Gn)에 공급할 수 있다. 화소들에 연결된 신호 배선들은 화소들에 데이터를 기입하기 위한 신호 배선으로서, 데이터 전압을 화소들에 공급하기 위한 데이터 라인(D1~Dm)과, 데이터가 기입된 화소들을 선택하기 위한 게이트 펄스(또는 스캔 펄스)가 공급되는 게이트 라인들(G1~Gm)을 포함한다.
디스플레이 구동부(DD, GD, TC)는 데이터 드라이버(DD), 게이트 드라이버(GD), 및 타이밍 콘트롤러(TC)를 포함한다.
데이터 드라이버(DD)는 디스플레이 구동기간(Td) 동안 타이밍 콘트롤러(TC)로부터 수신되는 입력 영상의 디지털 비디오 데이터(RGB)를 아날로그 정극성/부극성 감마보상전압으로 변환하여 데이터전압을 출력한다. 데이터 드라이버(DD)로부터 출력된 데이터전압은 데이터 라인들(D1~Dm)에 공급된다.
데이터 드라이버(DD)는 터치센서 구동기간(Tt) 동안 터치/공통전극들(T)에 인가되는 터치 구동 신호(Vtd)와 동일 위상, 동일 진폭의 교류신호인 제 1 로드 프리 구동 신호(Vlfd1)를 데이터 라인들(D1~Dm)에 인가하여 터치/공통전극들(T)과 데이터 라인(D1~Dm) 사이의 기생 정전용량을 최소화한다. 이는 기생 정전용량의 양단 전압이 동시에 변하고 그 전압 차이가 작을 수록 기생 정전용량에 충전되는 전하 양이 작아지기 때문이다. 이와 달리, 제 1 로드 프리 구동 신호(Vlfd1)는 별도의 터치전원 IC 등을 통해 공급될 수도 있다.
게이트 드라이버(GD)는 디스플레이 구동기간(Td) 동안, 데이터전압에 동기되는 게이트 펄스(또는 스캔펄스)를 게이트 라인들(G1~Gn)에 순차적으로 공급하여 데이터 전압이 기입되는 표시패널(DP)의 라인을 선택한다. 게이트 펄스는 게이트 하이 전압(VGH)과 게이트 로우 전압(VGL) 사이에서 스윙한다. 게이트 펄스는 게이트 라인들(G1~Gn)을 통해 화소 박막 트랜지스터(TFT)의 게이트 전극에 인가된다. 게이트 하이 전압(VGL)은 박막 트랜지스터(TFT)의 문턱 전압 보다 높은 전압으로 설정되어 박막 트랜지스터(TFT)를 턴온(turn-on)시킨다. 게이트 로우 전압(VGL)은 박막 트랜지스터(TFT)의 문턱 전압 보다 낮은 전압으로 설정되어 박막 트랜지스터(TFT)를 턴오프(turn-off)시킨다.
게이트 드라이버(GD)는 터치센서 구동기간(Tt) 동안 터치/공통전극들(T)에 인가되는 터치 구동 신호(Vtd)와 동일 위상, 동일 진폭의 교류 신호인 제 2 로드 프리 구동 신호(Vlfd2)를 게이트 라인들(G1~Gn)에 인가하여 터치/공통전극(T)과 게이트 라인들(G1~Gn) 사이의 기생 정전용량을 최소화한다. 터치센서 구동기간(Tt) 동안 게이트 라인들(G1~Gn)에 인가되는 제 2 로드 프리 구동 신호(Vlfd2)의 전압은 화소들에 기입된 데이터가 변하지 않도록 게이트 하이 전압(VGH) 보다 낮고 박막 트랜지스터(TFT)의 문턱 전압 보다 낮아야 한다. 이와 달리, 제 2 로드 프리 구동 신호(Vlfd2)는 별도의 터치전원 IC 등을 통해 공급될 수도 있다.
타이밍 콘트롤러(TC)는 호스트 시스템(HS)으로부터 입력되는 수직 동기신호(Vsync), 수평 동기신호(Hsync), 데이터 인에이블 신호(Data Enable, DE), 메인 클럭(MCLK) 등의 타이밍신호를 입력받아 데이터 드라이버(DD)와 게이트 드라이버(GD)의 동작 타이밍을 동기시킨다. 스캔 타이밍 제어신호는 게이트 스타트 펄스(Gate Start Pulse, GSP), 게이트 쉬프트 클럭(Gate Shift Clock), 게이트 출력 인에이블신호(Gate Output Enable, GOE) 등을 포함한다. 데이터 타이밍 제어신호는 소스 샘플링 클럭(Source Sampling Clock, SSC), 극성 제어신호(Polarity, POL), 소스 출력 인에이블신호(Source Output Enable, SOE) 등을 포함한다.
호스트 시스템(HS)은 텔레비전 시스템, 셋톱박스, 네비게이션 시스템, DVD 플레이어, 블루레이 플레이어, 개인용 컴퓨터(PC), 홈 시어터 시스템, 폰 시스템(phone system) 중 어느 하나로 구현될 수 있다. 호스트 시스템(HS)은 스케일러(scaler)를 내장한 SoC(System on Chip)을 포함하여 입력 영상의 디지털 비디오 데이터를 표시패널(DP)의 해상도에 적합한 포맷으로 변환한다. 호스트 시스템(HS)은 입력 영상의 디지털 비디오 데이터(RGB)와 함께 타이밍 신호들(Vsync, Hsync, DE, MCLK)을 타이밍 콘트롤러(TC)로 전송한다. 또한, 호스트 시스템(HS)은 터치센서 구동부(TSD)로부터 입력되는 터치 입력의 좌표 정보(XY)와 연계된 응용 프로그램을 실행한다.
타이밍 콘트롤러(TC) 또는 호스트 시스템(HS)은 디스플레이 구동부(DD, GD, TC)와 터치센서 구동부(TSD)를 동기시키기 위한 동기 신호(Tsync)를 발생할 수 있다.
터치센서 구동부(TSD)는 터치센서 구동기간(Tt) 동안 터치/공통전극들(T)에 공급될 터치 구동 신호(Vtd)의 전압을 발생한다. 자기 정전용량 타입의 터치센서는 손가락이 터치/공통전극(T)에 근접 또는 접촉할 때 정전용량이 증가한다. 터치센서 구동부(TSD)는 터치 구동 신호를 인가하고, 접촉 물체로 인하여 변하는 터치/공통전극의 정전용량(또는 전하)의 변화를 측정하여 터치 위치와 터치 면적을 감지할 수 있다. 터치센서 구동부(TSD)는 터치 입력의 좌표 정보(XY)를 계산하여 호스트 시스템(HS)으로 전송한다.
상술한 바와 같이 터치 센서 구동기간(Td) 동안 게이트 라인들과 데이터 라인들에 터치/공통전극에 공급되는 터치 구동 신호(Vtd)와 동일 위상, 동일 진폭의 교류 신호인 로드 프리 구동신호들(Load Free Driving signal)(Vlfd1, Vlfd2)이 공급되므로 라우팅 배선들과 게이트 라인들(G1~Gn) 사이 및 라우팅 배선들과 데이터 라인들(D1~Dm) 사이에 기생 정전용량이 발생되지 않게 된다. 따라서, 기생 정전용량에 의해 발생할 수 있는 터치 감도의 저하를 방지할 수 있는 효과를 얻을 수 있다.
다음으로 도 43a 내지 도 43c를 참조하여, 본 발명의 실시예에 따르는 터치센서 내장형 표시장치에 터치가 행해졌을 경우, 단위 화소영역에서 발생하는 총 정전용량에 대해 검토해 보기로 한다.
도 43a는 본 발명의 실시예에 따르는 터치센서 내장형 표시장치의 단위 화소영역에서 화소전극과 터치/공통전극만을 개략적으로 도시한 평면도이다. 도 43b는 도 43a의 II-II' 라인을 따라 취한 개략적 단면도이고, 도 43c는 도 43b의 단위 화소영역에서 터치에 의해 생성되는 정전용량 성분들을 개념적으로 도시한 등가 회로도이다.
도 43a 내지 도 43c를 참조하면, 본 발명의 실시예에 따르는 터치센서 내장형 표시장치에, 예를 들면 손가락(F)으로 터치가 행해졌을 경우, 터치에 의한 정전용량 성분은 화소전극(P)과 손가락(F) 사이의 제 1 정전용량(1Cpf)과 터치/공통전극(T)과 손가락 사이의 제 2 정전용량(1Ctf)을 포함한다.
도 43b에 도시된 바와 같이 제 1 정전용량(1Cpf)은 손가락(F)과 화소전극(P) 사이의 정전용량이므로, 화소전극(P)과 손가락(F) 사이에 형성되는 제 1 서브-정전용량들(Cpf1+Cpf2)의 합이다. 따라서, 제 1 정전용량(Cpf)의 값은 다음과 같이 된다.
Cpf=Cpf1+Cpf2
또한 제 2 정전용량(Ctf)은 손가락(F)과 터치/공통전극(T) 사이의 정전용량이므로, 터치/공통전극(T)과 손가락(F) 사이에 형성되는 제 2 서브-정전용량들(Ctf1+Ctf2+Ctf3)의 합이다. 따라서, 제 2 정전용량(Ctf)의 값은 다음과 같이 된다.
Ctf= Ctf1+Ctf2+ Ctf3
도 43a에 도시된 단위 화소영역 내의 화소전극(P) 및 터치/공통전극(T)에서, 화소전극(P)의 각 가지부(Pbr)와 터치/공통전극(T)의 각 가지부(Tbr)의 폭이 4㎛이고, 화소전극(P)의 각 가지부(Pbr)와 터치/공통전극(T)의 각 가지부(Tbr) 사이의 간격이 4㎛이며, 터치/공통전극(T)의 1 변의 폭이 36㎛, 다른 1변의 폭이 100㎛일 때, 터치 후의 상태를 시뮬레이션한 결과, 제 1 서브-정전용량들(Cpf1, Cpf2)과 제 2 서브-정전용량들(Ctf1, Ctf2, Ctf3)은 다음의 값을 갖게 되었다.
Cpf1=29fF, Cpf2=29fF
Ctf1=29fF, Ctf2=29fF, Ctf3=29fF
따라서, 제 1 서브-정전용량의 합 Cpf=Cpf1+Cpf2=58fF로 되고, 제 2 서브-정전용량의 합 Ctf=Ctf1+Ctf2+Ctf3=87fF로 되어 총 정전용량은 Cto2=Cpf2+Ctf2=145.fF로 된다.
본 발명의 실시예에 따르는 도 43a의 터치센서 내장형 표시장치와 도 4a에 도시된 종래의 터치센서 내장형 표시장치를 비교해 보면, 본 발명에서는 화소전극(P)과 터치/공통전극(T)이 동일층에 형성되는 반면, 종래의 터치센서 내장형 표시장치에서는 화소전극(P)과 터치/공통전극(T)이 상이한 층에 형성된다. 따라서, 본 발명에서는 화소전극(P)에 의해 손가락(F)과 터치/공통전극(T) 사이의 전계가 차폐되는 현상을 방지할 수 있으므로 총 정전용량을 증가시킬 수 있는 효과를 얻을 수 있다. 또한, 동일한 크기의 단위 화소 영역 내에서 화소전극(P)과 터치/공통전극(T)을 비교해 보면, 본 발명의 실시예에 따르는 도 43a의 터치센서 내장형 표시장치에서는 화소전극(P)의 가지부(Pbr) 수가 2개이고, 터치/공통전극(T)의 가지부(Tbr) 수가 3개인 반면, 도 4a의 종래의 터치센서 내장형 표시장치에서는 화소전극(P)의 가지부(Pbr) 수가 4개이고, 화소전극(P)의 가지부(Pbr)들에 의해 노출된 터치/공통전극(T)의 노출부의 수가 5개 이다.
따라서, 손가락(F)과 터치/공통전극(T) 사이의 거리 측면에서는 본 발명이 정전용량 확보에 유리한 반면, 화소전극(P)의 가지부 수 및 터치/공통전극(T)의 노출부 수 측면에서는 종래의 기술이 정전용량 확보에 유리한 점이 있다.
그러나, 터치에 의한 총 정전용량을 비교해 보면, 종래의 터치센서 내장형 표시장치에서의 터치에 의한 총 정전용량(Cto1)과 본 발명의 터치센서 내장형 표시장치에서의 터치에 의한 총 정전용량(Cto2)은 각각 다음과 같다.
Cto1=Cpf+Ctf=118.72fF
Cto2=Cpf+Ctf=145.fF
위의 시뮬레이션 결과로부터 알 수 있는 바와 같이, 본 발명에 의한 터치센서 내장형 표시장치는 단위 화소영역 내에서 종래의 터치센서 내장형 표시장치에 비해 총 정전용량이 대략 22.1% 증가되었음을 알 수 있다.
따라서, 본 발명의 실시예에 따르는 터치센서 일체형 표시장치에 의하면, 종래의 터치센서 일체형 표시장치보다 터치위치의 센싱을 위한 정전용량의 확보가 충분하게 되므로 터치 정밀도를 높일 수 있는 효과를 얻을 수 있다.
다음으로 도 43c를 참조하여 본 발명의 실시예에 따르는 터치센서 내장형 표시장치의 광 투과도에 대해 검토해 보기로 한다. 도 43c는 도 43a의 II-II' 라인을 따라 취한 단면도로서, 광이 투과되는 영역을 개념적으로 도시한 단면도이다.
도 43d를 참조하면, 본 발명의 실시예에 따르는 터치센서 내장형 표시장치의 투과율은 도 4d에 도시된 종래의 터치센서 내장형 표시장치의 투과율보다 높아진다. 그 이유를 살펴보면 다음과 같다.
종래의 터치센서 내장형 표시장치에서는 도 4d에 도시된 바와 같이 양측 단부에 터치/공통전극이 배치되어야 하므로, 터치/공통전극(T)과 화소전극(P)의 중첩부, 및 블랙매트릭스(BM)가 배치된 영역을 제외하면, 동일 폭(도 4d의 실시예에서, 4㎛)을 갖는 3개의 투과영역(a, b, c)이 존재하게 된다. 즉 종래의 터치센서 내장형 표시장치에서 단위 화소 영역 내의 총 투과영역의 폭은 12㎛이다.
반면, 본 발명의 실시예에 따르는 터치센서 내장형 표시장치에서는 도 10d에 도시된 바와 같이 화소전극(P)의 가지부(Pbr)와 터치/공통전극(T)의 가지부(Tbr)가 번갈아 배치되므로 터치/공통전극(T)과 화소전극(P)의 중첩부가 제거된다. 따라서, 블랙매트릭스(BM)가 배치된 영역을 제외하면, 동일 폭(도 43c의 실시예에서, 4㎛)을 갖는 4개의 투과영역(a, b, c, d)을 갖게 된다. 즉 본 발명의 실시예에 따르는 터치센서 내장형 표시장치에서 총 투과영역의 폭은 16㎛이다.
결국, 본 발명의 실시예에 따르는 터치센서 내장형 표시장치는 종래의 터치센서 내장형 표시장치보다 4㎛큰 폭을 갖는 투과영역을 추가로 더 가질 수 있게 되므로 투과율이 종래에 비해 33.3% 더 증가된다. 따라서, 본 발명의 실시예에 따르는 터치센서 내장형 표시장치는 종래보다 개구율을 단위 화소 영역 당 33.3%증가 시킬 수 있으므로 그 만큼 표시장치의 휘도를 높일 수 있는 효과를 얻을 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 예를 들어 본 발명의 실시예에서 설명된 각종 전극, 배선 등의 수는 설명을 위한 것이며 본 발명을 제한하기 위한 것이 아니라는 것을 이해해야 한다.
따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
HS: 호스트 시스템 TC: 타이밍 콘트롤러
GD: 게이트 드라이버 DD: 데이터 드라이버
DP: 표시패널 TSD: 터치센서 구동부
CL: 공통라인 CLa: 공통라인 줄기부
CLb: 공통라인 가지부 D1~Dm: 데이터 라인
G1~Gn: 게이트 라인 L11~Lki: 라우팅 배선
L11E, L21E, L31E: 라우팅 배선의 제 1 확장부
P, P11~P66: 화소전극 Pbr: 화소전극의 제 1 가지부
Pcon: 화소전극의 제 1 줄기부 T, T11~T22: 터치/공통 전극
Tbr: 터치/공통 전극의 제 2 가지부
Tcon: 터치/공통 전극의 제 2 줄기부
TbrE: 터치/공통 전극의 제 2 확장부

Claims (37)

  1. 서로 교차하도록 배치되는 복수의 게이트 라인들 및 복수의 데이터 라인들;
    상기 복수의 데이터 라인들 사이에 배치되는 화소영역들에 배치되는 복수의 화소전극들;
    표시영역 내에서 상기 복수의 화소전극들과 동일층에 배치되며, 각각이 제 1 방향으로 배열되는 p(p는 2보다 큰 자연수)개의 화소전극들과 상기 제 1 방향과 교차하는 제 2 방향으로 배열되는 q(q는 2보다 큰 자연수)개의 화소전극들에 대응하는 복수의 터치/공통전극; 및
    상기 복수의 터치/공통전극에 각각 연결된 복수의 라우팅 배선들을 포함하며,
    상기 복수의 화소전극들 각각은 제 1 줄기부와, 상기 제 1 줄기부로부터 분기되어 상기 화소영역으로 연장되는 복수의 제 1 가지부들을 구비하고,
    상기 복수의 터치/공통전극들 각각은 상기 복수의 화소전극들과 동일층에 배치되며, 제 2 줄기부와 상기 제 2 줄기부로부터 분기되어 상기 화소영역으로 연장되며, 상기 복수의 제 1 가지부들과 번갈아 배치되는 복수의 제 2 가지부들을 구비하고,
    상기 표시영역 내에서 상기 복수의 라우팅 배선들의 길이는 동일한 터치센서 내장형 표시장치.
  2. 제 1 항에 있어서,
    서로 인접한 2개의 데이터 라인들 사이에 배치된 상기 제 1 가지부들과 제 2 가지부들 중 상기 서로 인접한 2개의 데이터 라인들에 가장 근접한 가지부는 제 2 가지부들인 터치센서 내장형 표시장치.
  3. 제 1 항에 있어서,
    상기 복수의 라우팅 배선들은 상기 복수의 데이터 라인과 각각 중첩되고, 상기 제 2 가지부의 적어도 일부분과 중첩되도록 배열되는 터치센서 내장형 표시장치.
  4. 삭제
  5. 제 1 항에 있어서,
    상기 복수의 라우팅 배선들의 각각은 하부 금속층, 상기 하부 금속층 상에 배치되는 하나의 저저항 금속층, 및 상기 저저항 금속층 상에 배치되는 상부 금속층으로 이루어지는 터치센서 내장형 표시장치.
  6. 제 5 항에 있어서,
    상기 상부 금속층은 상기 저저항 금속층 및 상기 하부 금속층을 커버하는 터치센서 내장형 표시장치.
  7. 제 5 항에 있어서,
    상기 상부 금속층은 상기 저저항 금속층 및 상기 하부 금속층의 측면을 노출시키는 터치센서 내장형 표시장치.
  8. 제 1 항에 있어서,
    기판 상에 배열되는 상기 게이트 라인 및 게이트 전극;
    상기 게이트 라인 및 게이트 전극을 커버하는 게이트 절연막 상에 배치되는 박막 트랜지스터의 반도체층, 소스전극 및 드레인전극과, 상기 소스 전극에 연결된 상기 데이터 라인;
    상기 박막 트랜지스터 및 데이터 라인을 커버하는 제 1 절연막, 및 상기 제 1 절연막 상의 각 화소영역에 배치되는 컬러필터;
    상기 컬러필터 상에 순차적으로 배치되는 제 2 절연막 및 제 1 패시베이션막과, 상기 제 1 패시베이션막 상에 배치되는 상기 복수의 화소전극들 및 상기 복수의 터치/공통전극들; 및
    상기 복수의 라우팅 배선들을 커버하는 제 2 패시베이션막 상에 배치되는 상기 복수의 라우팅 배선들을 포함하는 터치센서 내장형 표시장치.
  9. 삭제
  10. 제 1 항에 있어서,
    기판 상에 배열되어 서로 연결된 상기 게이트 라인 및 게이트 전극;
    상기 게이트 라인 및 게이트 전극을 커버하는 게이트 절연막 상에 배치되는 박막 트랜지스터의 반도체층, 소스전극 및 드레인전극과, 상기 소스 전극에 연결된 상기 데이터 라인;
    상기 박막 트랜지스터 및 데이터 라인을 커버하는 제 1 절연막, 및 상기 제 1 절연막 상의 각 화소영역에 배치되는 컬러필터;
    상기 컬러필터 상에 순차적으로 배치되는 제 2 절연막 및 제 1 패시베이션막과, 상기 제 1 패시베이션막 상에 배치되는 상기 복수의 라우팅 배선들; 및
    상기 복수의 라우팅 배선들을 커버하는 제 2 패시베이션막 상에 배치되는 상기 복수의 화소전극들 및 상기 복수의 터치/공통전극들을 포함하고,
    상기 기판 상에 상기 게이트 라인과 나란하게 배열되는 줄기부 및 상기 줄기부로부터 상기 데이터 라인과 나란하게 연장되는 가지부들을 구비하는 공통라인을 더 포함하며,
    상기 라우팅 배선은 상기 터치/공통전극과 중첩되는 위치에서 제 1 확장부를 구비하고,
    상기 터치/공통전극의 제 2 가지부는 1화소영역에서 상기 공통라인과 중첩되는 위치에서 제 2 확장부를 구비하며,
    상기 터치/공통전극의 제 2 확장부는 상기 제 2 패시베이션막을 관통하는 콘택홀을 통해 상기 라우팅 배선의 제 1 확장부에 접속되고, 상기 제 2 패시베이션막, 상기 제 1 패시베이션막, 상기 제 2 절연막, 상기 컬러필터, 상기 제 1 절연막 및 상기 게이트 절연막을 관통하는 콘택홀을 통해 상기 공통라인의 줄기부에 연결되고,
    상기 화소전극의 제 1 줄기부는 상기 제 2 패시베이션막, 상기 제 1 패시베이션막, 상기 제 2 절연막, 상기 컬러필터 및 상기 제 1 절연막을 관통하는 콘택홀을 통해 상기 박막 트랜지스터의 드레인 전극에 접속되는 터치센서 내장형 표시장치.
  11. 삭제
  12. 제 1 항에 있어서,
    기판 상에 배열되는 상기 게이트 라인 및 게이트 전극;
    상기 게이트 라인 및 게이트 전극을 커버하는 게이트 절연막 상에 배치되는 박막 트랜지스터의 반도체층, 소스전극 및 드레인전극과, 상기 소스 전극에 연결된 상기 데이터 라인;
    상기 박막 트랜지스터 및 데이터 라인을 커버하는 제 1 절연막, 및 상기 제 1 절연막 상의 각 화소영역에 배치되는 컬러필터;
    상기 컬러필터 상에 배치되는 제 1 패시베이션막;
    상기 제 1 패시베이션막 상에 배치되는 상기 복수의 화소전극들 및 상기 복수의 터치/공통전극들; 및
    상기 복수의 라우팅 배선들을 커버하는 제 2 패시베이션막 상에 배치되는 상기 복수의 라우팅 배선들을 포함하는 터치센서 내장형 표시장치.
  13. 삭제
  14. 제 1 항에 있어서,
    기판 상에 배열되는 상기 게이트 라인 및 게이트 전극;
    상기 게이트 라인 및 게이트 전극을 커버하는 게이트 절연막 상에 배치되는 박막 트랜지스터의 반도체층, 소스전극 및 드레인전극과, 상기 소스 전극에 연결된 상기 데이터 라인;
    상기 박막 트랜지스터 및 데이터 라인을 커버하는 제 1 절연막, 및 상기 제 1 절연막 상의 각 화소영역에 배치되는 컬러필터;
    상기 컬러필터 상에 배치되는 제 1 패시베이션막;
    상기 제 1 패시베이션막 상에 배치되는 상기 복수의 라우팅 배선들; 및
    상기 복수의 라우팅 배선들을 커버하는 제 2 패시베이션막 상에 배치되는 상기 복수의 화소전극들 및 상기 복수의 터치/공통전극들을 포함하고,
    상기 기판 상에 상기 게이트 라인과 나란하게 배열되는 줄기부 및 상기 줄기부로부터 상기 데이터 라인과 나란하게 연장되는 가지부들을 구비하는 공통라인을 더 포함하며,
    상기 라우팅 배선은 상기 터치/공통전극과 중첩되는 위치에서 제 1 확장부를 구비하고,
    상기 터치/공통전극의 제 2 가지부는 1화소영역에서 상기 공통라인과 중첩되는 위치에서 제 2 확장부를 구비하며,
    상기 터치/공통전극의 제 2 확장부는 상기 제 2 패시베이션막을 관통하는 콘택홀을 통해 상기 라우팅 배선의 제 1 확장부에 접속되고, 상기 제 2 패시베이션막, 상기 제 1 패시베이션막, 상기 컬러필터, 상기 제 1 절연막 및 상기 게이트 절연막을 관통하는 콘택홀을 통해 상기 공통라인의 줄기부에 연결되고,
    상기 화소전극의 제 1 줄기부는 상기 제 2 패시베이션막, 상기 제 1 패시베이션막, 상기 컬러필터 및 상기 제 1 절연막을 관통하는 콘택홀을 통해 상기 박막 트랜지스터의 드레인 전극에 접속되는 터치센서 내장형 표시장치.
  15. 삭제
  16. 제 1 항에 있어서,
    기판 상에 배열되는 상기 게이트 라인 및 게이트 전극;
    상기 게이트 라인 및 게이트 전극을 커버하는 게이트 절연막 상에 배치되는 박막 트랜지스터의 반도체층, 소스전극 및 드레인전극과, 상기 소스 전극에 연결된 상기 데이터 라인;
    상기 박막 트랜지스터 및 데이터 라인을 커버하는 제 1 절연막, 및 상기 제 1 절연막 상의 제 2 절연막;
    상기 제 2 절연막 상에 순차적으로 배치되는 제 1 패시베이션막 및 제 2 패시베이션막과, 상기 제 2 패시베이션막 상에 배치되는 상기 복수의 화소전극들 및 상기 복수의 터치/공통전극들; 및
    상기 복수의 라우팅 배선들을 커버하는 제 2 패시베이션막 상에 배치되는 상기 복수의 라우팅 배선들을 포함하는 터치센서 내장형 표시장치.
  17. 삭제
  18. 제 1 항에 있어서,
    기판 상에 배열되는 상기 게이트 라인 및 게이트 전극;
    상기 게이트 라인 및 게이트 전극을 커버하는 게이트 절연막 상에 배치되는 박막 트랜지스터의 반도체층, 소스전극 및 드레인전극과, 상기 소스 전극에 연결된 상기 데이터 라인;
    상기 박막 트랜지스터 및 데이터 라인을 커버하는 제 1 절연막, 및 상기 제 1 절연막 상의 제 2 절연막;
    상기 제 2 절연막 상에 순차적으로 배치되는 제 1 패시베이션막 및 제 2 패시베이션막과, 상기 제 2 패시베이션막 상에 배치되는 상기 복수의 라우팅 배선들; 및
    상기 복수의 라우팅 배선들을 커버하는 제 2 패시베이션막 상에 배치되는 상기 복수의 화소전극들 및 상기 복수의 터치/공통전극들을 포함하고,
    상기 기판 상에 상기 게이트 라인과 나란하게 배열되는 줄기부 및 상기 줄기부로부터 상기 데이터 라인과 나란하게 연장되는 가지부들을 구비하는 공통라인을 더 포함하며,
    상기 라우팅 배선은 상기 터치/공통전극과 중첩되는 위치에서 제 1 확장부를 구비하고,
    상기 터치/공통전극의 제 2 가지부는 1화소영역에서 상기 공통라인과 중첩되는 위치에서 제 2 확장부를 구비하며,
    상기 터치/공통전극의 제 2 확장부는 상기 제 2 패시베이션막을 관통하는 콘택홀을 통해 상기 라우팅 배선의 제 1 확장부에 접속되고, 상기 제 2 패시베이션막, 상기 제 1 패시베이션막, 상기 제 2 절연막, 상기 제 1 절연막 및 상기 게이트 절연막을 관통하는 콘택홀을 통해 상기 공통라인의 줄기부에 연결되고,
    상기 화소전극의 제 1 줄기부는 상기 제 2 패시베이션막, 상기 제 1 패시베이션막, 상기 제 2 절연막, 및 상기 제 1 절연막을 관통하는 콘택홀을 통해 상기 박막 트랜지스터의 드레인 전극에 접속되는 터치센서 내장형 표시장치.
  19. 삭제
  20. 제 1 항에 있어서,
    기판 상에 배열되는 상기 게이트 라인 및 게이트 전극;
    상기 게이트 라인 및 게이트 전극을 커버하는 게이트 절연막 상에 배치되는 박막 트랜지스터의 반도체층, 소스전극 및 드레인전극과, 상기 소스 전극에 연결된 상기 데이터 라인;
    상기 박막 트랜지스터 및 데이터 라인을 커버하는 제 1 절연막, 및 상기 제 1 절연막 상의 제 1 패시베이션막;
    상기 제 1 패시베이션막 상에 배치되는 상기 복수의 화소전극들 및 상기 복수의 터치/공통전극들; 및
    상기 복수의 라우팅 배선들을 커버하는 제 2 패시베이션막 상에 배치되는 상기 복수의 라우팅 배선들을 포함하는 터치센서 내장형 표시장치.
  21. 삭제
  22. 제 1 항에 있어서,
    기판 상에 배열되는 상기 게이트 라인 및 게이트 전극;
    상기 게이트 라인 및 게이트 전극을 커버하는 게이트 절연막 상에 배치되는 박막 트랜지스터의 반도체층, 소스전극 및 드레인전극과, 상기 소스 전극에 연결된 상기 데이터 라인;
    상기 박막 트랜지스터 및 데이터 라인을 커버하는 제 1 절연막, 및 상기 제 1 절연막 상의 제 1 패시베이션막;
    상기 제 1 패시베이션막 상에 배치되는 상기 복수의 라우팅 배선들; 및
    상기 복수의 라우팅 배선들을 커버하는 제 2 패시베이션막 상에 배치되는 상기 복수의 화소전극들 및 상기 복수의 터치/공통전극들을 포함하고,
    상기 기판 상에 상기 게이트 라인과 나란하게 배열되는 줄기부 및 상기 줄기부로부터 상기 데이터 라인과 나란하게 연장되는 가지부들을 구비하는 공통라인을 더 포함하며,
    상기 라우팅 배선은 상기 터치/공통전극과 중첩되는 위치에서 제 1 확장부를 구비하고,
    상기 터치/공통전극의 제 2 가지부는 1화소영역에서 상기 공통라인과 중첩되는 위치에서 제 2 확장부를 구비하며,
    상기 터치/공통전극의 제 2 확장부는 상기 제 2 패시베이션막을 관통하는 콘택홀을 통해 상기 라우팅 배선의 제 1 확장부에 접속되고, 상기 제 2 패시베이션막, 상기 제 1 패시베이션막, 상기 제 1 절연막 및 상기 게이트 절연막을 관통하는 콘택홀을 통해 상기 공통라인의 줄기부에 연결되고,
    상기 화소전극의 제 1 줄기부는 상기 제 2 패시베이션막, 상기 제 1 패시베이션막, 및 상기 제 1 절연막을 관통하는 콘택홀을 통해 상기 박막 트랜지스터의 드레인 전극에 접속되는 터치센서 내장형 표시장치.
  23. 삭제
  24. 제 1 항 내지 제 3 항, 제 5 항 내지 제 8 항, 제 10 항, 제12 항, 제14 항, 제16 항, 제18항, 제 20항 및 제22항 중 어느 한 항에 있어서,
    1프레임 기간 동안 하나의 디스플레이 구동기간과 하나의 터치센서 구동기간으로 시분할 구동되며,
    상기 터치센서 구동기간 동안 상기 터치/공통전극들에 터치 구동신호를 공급하고, 상기 터치/공통전극들의 정전용량의 변화를 측정하여 터치위치를 산출하는 터치센서 구동부; 및
    상기 디스플레이 구동기간 동안 상기 복수의 화소전극들 및 터치/공통전극을 포함하는 화소들에 데이터를 기입하고, 상기 터치센서 구동기간 동안, 상기 터치 구동 신호와 동일 위상, 동일 진폭의 로드 프리 구동신호를 상기 게이트 라인들 및 상기 데이터 라인들에 공급하는 디스플레이 구동부를 더 포함하는 터치센서 내장형 표시장치.
  25. 제 24 항에 있어서,
    상기 디스플레이 구동부는,
    상기 디스플레이 구동기간 동안, 외부로부터 입력되는 데이터 전압을 상기 데이터 라인들에 공급하고, 상기 터치센서 구동기간 동안, 상기 터치 구동 신호와 동일 위상, 동일 진폭의 제 1 로드 프리 구동 신호를 상기 데이터 라인들에 인가하는 데이터 드라이버;
    상기 디스플레이 구동기간 동안, 상기 데이터 전압에 동기되는 게이트 펄스를 상기 게이트 라인들에 순차적으로 공급하여 상기 데이터 전압이 기입되는 표시패널의 라인을 선택하고, 상기 터치센서 구동기간 동안, 상기 터치 구동 신호와 동일 위상, 동일 진폭의 제 2 로드 프리 구동 신호를 상기 게이트 라인들에 인가하는 게이트 드라이버; 및
    상기 데이터 드라이버, 상기 게이트 드라이버, 및 상기 터치센서 구동부의 동작 타이밍을 동기시키기 위한 제어신호들을 공급하는 타이밍 콘트롤러를 포함하는 터치센서 내장형 표시장치.
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
  31. 삭제
  32. 삭제
  33. 삭제
  34. 삭제
  35. 삭제
  36. 삭제
  37. 삭제
KR1020150152674A 2015-09-30 2015-10-30 터치센서 내장형 표시장치 및 그 제조방법 KR102378293B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20150137867 2015-09-30
KR1020150137867 2015-09-30

Publications (2)

Publication Number Publication Date
KR20170039059A KR20170039059A (ko) 2017-04-10
KR102378293B1 true KR102378293B1 (ko) 2022-03-28

Family

ID=58581234

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150152674A KR102378293B1 (ko) 2015-09-30 2015-10-30 터치센서 내장형 표시장치 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR102378293B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102349699B1 (ko) * 2017-05-31 2022-01-10 엘지디스플레이 주식회사 터치 스크린 일체형 표시장치와 그의 제조방법
KR102423593B1 (ko) * 2017-12-28 2022-07-21 엘지디스플레이 주식회사 터치표시장치 및 터치표시장치의 제조방법, 그 터치전극용 필름
KR102546310B1 (ko) * 2018-07-16 2023-06-21 엘지디스플레이 주식회사 터치 센서를 가지는 표시 장치
CN111090201B (zh) * 2020-03-22 2020-06-23 深圳市华星光电半导体显示技术有限公司 显示面板及电子装置
CN111596794A (zh) * 2020-05-13 2020-08-28 深圳市华星光电半导体显示技术有限公司 触控显示面板和显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015125776A (ja) * 2013-12-26 2015-07-06 エルジー ディスプレイ カンパニー リミテッド タッチセンサ一体型表示装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120014808A (ko) * 2010-08-10 2012-02-20 엘지디스플레이 주식회사 터치 센서가 내장된 액정 표시 장치 및 그 구동 방법과 그 제조 방법
KR102116483B1 (ko) * 2013-10-18 2020-05-29 삼성디스플레이 주식회사 터치 스크린 패널 및 그 제조방법
KR101600305B1 (ko) * 2014-02-28 2016-03-07 엘지디스플레이 주식회사 터치스크린 패널 일체형 표시장치 및 그 구동 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015125776A (ja) * 2013-12-26 2015-07-06 エルジー ディスプレイ カンパニー リミテッド タッチセンサ一体型表示装置

Also Published As

Publication number Publication date
KR20170039059A (ko) 2017-04-10

Similar Documents

Publication Publication Date Title
JP6321582B2 (ja) タッチセンサ一体型表示装置及びその製造方法
EP2674841B1 (en) Touch sensor integrated type display device and method of manufacturing the same
JP6224658B2 (ja) タッチセンサ一体型表示装置
KR102378293B1 (ko) 터치센서 내장형 표시장치 및 그 제조방법
TWI538027B (zh) 觸控感測器整合型顯示裝置
US9146414B2 (en) Integrated touch screens
US8970532B2 (en) Touch sensor integrated type display device and method of manufacturing the same
JP6174664B2 (ja) タッチセンサ内蔵表示装置
US9304620B2 (en) Touch sensor integrated type display device
US20150160769A1 (en) Touch screen border regions
US9250756B2 (en) Touch sensor integrated type display device comprising a plurality of first and second electrodes
US9152262B2 (en) Touch sensor integrated type display device comprising shielding electrodes formed between a first electrode and a pixel electrode
JP2018181203A (ja) 表示装置
KR102419392B1 (ko) 터치센서 내장형 표시장치 및 그 제조방법과, 라우팅 배선들의 편차 보상을 위한 터치센서 구동장치 및 그 방법
CN101540127A (zh) 显示器面板及其制造方法
US20150070285A1 (en) In-cell touch panel and liquid crystal device
TW201346662A (zh) 觸控顯示裝置及其驅動方法
KR101757929B1 (ko) 터치 스크린 일체형 표시장치 및 그 제조방법
KR20160027479A (ko) 터치센서 내장형 액정 표시장치
KR102040654B1 (ko) 터치센서 일체형 표시장치 및 그 제조방법
KR102395606B1 (ko) 센서 일체형 표시장치
KR20150033784A (ko) 터치패널 제조방법 및 이를 이용한 표시장치 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant