KR102374616B1 - Ｎｐｃ 멀티레벨 3상 인버터 - Google Patents

Abstract

NPC 멀티레벨 3상 인버터가 개시된다. 본 발명의 NPC 멀티레벨 3상 인버터는 디씨링크 캐패시터에 연결되어 각각이 복수 개의 스위치와 상기 스위치에 연결되는 복수 개의 클램핑 다이오드를 구비하는 복수 개의 레그를 구비하며, 레그 각각의 스위치에 대한 PWM 스위칭을 통해 위상차를 갖는 2개의 상을 생성하는 파워스택; 상기 디씨링크 캐패시터간 전압 편차가 감소하도록 전압 편차 보상 파라미터가 설정되어 각 계단 전압마다 상기 보상 파라미터를 연계하여 지령 전압의 위치에 따라 복수 개의 기준전압 벡터를 선정하여 지령 전압의 크기 및 상기 디씨링크 캐패시터의 캐패시터 전압 편차를 조절하는 제어부; 및 상기 파워스택의 출력단에 연결되어 상기 파워스택으로부터 출력된 2개의 상을 입력받아 위상 지연된 3개의 상을 생성하는 변환부를 포함하는 포함하는 것을 특징으로 한다.

Description

ＮＰＣ 멀티레벨 3상 인버터{THREE-PHASE NPC MULTILEVEL INVERTER}

본 발명은 NPC 멀티레벨 3상 인버터에 관한 것으로써, 더욱 상세하게는 MNRV(Multi-Neighboring Reference Vector) DPWM(Discontinuous PWM)와 상변환을 위한 스코트 변압기를 이용하여 단상 시스템을 3상 시스템으로 변환한 고차원의 NPC 멀티레벨 3상 인버터에 관한 것이다.

철도차량 추진시스템은 고전압 대전력의 특성으로 높은 내압의 IGBT를 스위치로 사용한다. 하지만 고 내압의 IGBT(Insulated Gate Bipolar Transistor)는 스위칭 손실의 문제로 가용할 수 있는 스위칭 주파수 대역이 수 kHz 이하로 낮아서 동특성이 떨어지고 제어 성능의 한계가 존재한다. 이러한 고전압 대전력 시스템에서 스위칭 주파수를 크게 높이지 않고 높은 전력 품질과 제어 성능을 얻기 위해서 최근 멀티레벨 컨버터에 대한 연구가 활발히 수행되고 있다.

멀티레벨 컨버터는 낮은 내압의 소자를 직렬로 연결하여 계단 형태의 전압을 만들어내기 때문에 낮은 스위칭 주파수에서도 기존 2레벨 대비 스위칭 전압과 전류의 전고조파왜율(Total Harmonic Distortion, THD)이 낮고, 비교적 낮은 내압의 소자를 사용함에 따라 도통 전압이 낮고 단위 전류당 스위칭 손실이 감소하여 효율이 증가한다.

멀티레벨 컨버터는 크게 다이오드 클램핑 방식(=Neutral-Point-Clamped, NPC), 캐패시터 클램핑 방식 (flying capacitor), 별도의 DC 전원을 가지는 cascaded multi-cell 방식 등이 존재하나, 전원단 구성이 간단한 NPC 방식이 철도차량 추진시스템에 가장 적합하다.

그러나, NPC 방식에서, 4 이상의 고차원 레벨에서는 제어의 복잡성과 디씨링크단의 전압 불평형 문제 때문에 구현이 어려우며 3레벨까지가 현실적인 한계로 알려져 있다.

한편 최근에 단상 NPC 멀티레벨 컨버터에 적용 가능한 다중인접 기준벡터 (Multi-Neighboring Reference Vector, MNRV) 불연속 변조기법 (Discontinuous PWM, DPWM)이 소개되었다. 이 변조 기법은 지령 전압에 인접한 여러 개의 전압 벡터를 기준으로 지령 전압의 크기를 평균적으로 추종함과 동시에 디씨링크 캐패시터 전압 편차를 최소화할 수 있도록 캐패시터 전압 편차 보상 파라미터를 설계하여 스위칭 Duty를 조절한다. MNRV DPWM은 4레벨 이상의 고차원 레벨에서의 적용 가능성을 보여주었으나 이는 단상을 기반으로 한 스위칭 변조 기법이므로 추진용 3상 전원 시스템으로 적용하기 위해서는 상변환에 대한 연구가 필요하다.

본 발명의 배경기술은 대한민국 공개특허공보 10-2015-0004026(2015.01.12.)의 '멀티레벨 고압 인버터'에 개시되어 있다.

본 발명은 전술한 문제점을 개선하기 위해 창안된 것으로서, 본 발명의 일 측면에 따른 목적은 MNRV(Multi-Neighboring Reference Vector) DPWM(Discontinuous PWM)와 상변환을 위한 스코트 변압기를 이용하여 단상 시스템을 3상 시스템으로 변환한 고차원의 NPC 멀티레벨 3상 인버터를 제공하는 데 있다.

본 발명의 일 측면에 따른 NPC 멀티레벨 3상 인버터는 디씨링크 캐패시터에 연결되어 각각이 복수 개의 스위치와 상기 스위치에 연결되는 복수 개의 클램핑 다이오드를 구비하는 복수 개의 레그를 구비하며, 레그 각각의 스위치에 대한 PWM 스위칭을 통해 위상차를 갖는 2개의 상을 생성하는 파워스택; 상기 디씨링크 캐패시터간 전압 편차가 감소하도록 전압 편차 보상 파라미터가 설정되어 각 계단 전압마다 상기 보상 파라미터를 연계하여 지령 전압의 위치에 따라 복수 개의 기준전압 벡터를 선정하여 지령 전압의 크기 및 상기 디씨링크 캐패시터의 캐패시터 전압 편차를 조절하는 제어부; 및 상기 파워스택의 출력단에 연결되어 상기 파워스택으로부터 출력된 2개의 상을 입력받아 위상 지연된 3개의 상을 생성하는 변환부를 포함하는 것을 특징으로 한다.

본 발명의 상기 파워스택은 4개의 레그를 구비하고, 4개의 레그 중 2개가 한 세트로 1개의 상을 생성하며, 나머지 2개의 레그가 한 세트로 1개의 상을 생성하는 것을 특징으로 한다.

본 발명의 상기 변환부는 2차측이 상기 파워스택의 출력단과 연결되는 스코트 변압기를 포함하는 것을 특징으로 한다.

본 발명의 상기 제어부는 출력단의 각 캐패시터의 전압을 입력받고, 입력된 전압을 통해 캐패시터 전압 편차를 계산하고, 클램핑 모드를 결정하며, 캐패시터 전압 편차 보상치를 계산하며, 지령전압 벡터가 위치한 영역 중 적어도 일부의 영역에서 3개 이상의 기준벡터를 선정하도록 구성되는 기준벡터를 선정하며, 결정된 클램핑 모드, 상기 전압 편차 보상치 및 상기 지령전압 벡터를 고려하여 선정된 각 기준벡터의 듀티를 계산한 후, 각 기준벡터의 듀티에 따라 PWM 신호 생성을 제어하는 것을 특징으로 한다.

본 발명의 지령전압 벡터가 위치하는 영역은 적어도 3개의 구획으로 구분되되, 최외각 구획에서 선정되는 기준벡터의 개수는 그 다음 구획에서 선정되는 기준벡터의 개수 이하인 것을 특징으로 한다.

본 발명의 상기 제어부는 각 기준벡터를 나타내는 A, B 스위칭 쌍 중 클램핑된 스위칭 상태만을 이용하도록 구성되는 것을 특징으로 한다.

본 발명의 상기 제어부는 직렬 연결된 캐패시터의 전압을 기준값과 비교하여 클램핑 모드를 결정하되, 짝수 레벨 인버터의 경우 상기 직렬 연결된 캐패시터 중 정 가운데 위치한 캐패시터를 제외한 나머지 캐패시터들과 기준값을 비교하고, 홀수 레벨 인버터의 경우 모든 캐패시터를 기준값과 비교하여 클램핑 모드를 결정하는 것을 특징으로 한다.

본 발명의 상기 제어부는 기준값과 비교되는 캐패시터의 전압 중 상기 기준값과의 차이가 큰 전압을 선정하고, 상기 기준값과 선정된 전압 사이의 차의 부호를 고려하여 클램핑 모드를 결정하는 것을 특징으로 한다.

본 발명의 상기 제어부는 N레벨 인버터의 경우 (N-2)개의 전압 편차 보상치를 계산하는 것을 특징으로 한다.

본 발명의 상기 제어부는 직렬 연결된 캐패시터 중 적어도 하나 이상의 캐패시터의 전압과 나머지 캐패시터들의 평균전압의 차이를 보상하는 보상치를 계산하는 것을 특징으로 한다.

본 발명의 상기 제어부는 3개 이상의 기준벡터를 선정한 경우에, 선정된 기준벡터 중 0에 가장 가까운 기준벡터의 듀티를 먼저 계산하고, 이를 기준으로 하여 나머지 기준벡터들의 듀티를 계산하는 것을 특징으로 한다.

본 발명의 상기 제어부는 상기 선정된 기준벡터 각각의 전압 크기, 상기 지령전압 벡터의 크기, 상기 전압 편차 보상치에 기초하여 기준이 되는 기준벡터의 듀티를 계산하는 것을 특징으로 한다.

본 발명의 일 측면에 따른 NPC 멀티레벨 3상 인버터는 MNRV(Multi-Neighboring Reference Vector) DPWM(Discontinuous PWM)와 상변환을 위한 스코트 변압기를 이용하여 단상 시스템을 3상 시스템으로 변환하여 고차원의 NPC 멀티레벨 3상 인버터를 구현할 수 있다.

본 발명의 다른 측면에 따른 NPC 멀티레벨 3상 인버터는 직렬 연결된 디씨링크 캐패시터의 전압 편차를 제거할 수 있고, 불연속 변조기법 적용으로 스위칭 손실 및 스위칭 리던던시를 최소화할 수 있다.

본 발명의 또 다른 측면에 따른 NPC 멀티레벨 3상 인버터는 파워스택의 출력단이 2상으로 구현되어 저역 통과 필터의 개수를 감소시킬 수 있으므로, 회로 구현을 간소화시키고 제조 비용을 감소시킬 수 있다.

도 1은 본 발명의 일 실시예에 따른 NPC 4레벨 3상 인버터의 회로도이다.
도 2는 본 발명의 일 실시예에 따른 NPC 4레벨 3상 인버터의 지령전압의 위치와 이에 따른 캐패시터의 충방전 상태를 나타낸 예시도이다.
도 3은 1번 영역의 지령전압에 따른 (A,B) 스위칭 상태 변화 및 스위칭 쌍의 듀티를 나타낸 예시도이다.
도 4는 종래의 제어 기법에 따라 NPC 4레벨 인버터를 제어할 경우의 캐패시터 전압 편차 양상을 나타낸 예시도이다.
도 5는 본 발명의 일 실시예에 따른 단상 NPC 멀티레벨 PWM 인버터 제어방법이 수행되는 장치를 나타낸 블록구성도이다.
도 6은 본 발명의 일 실시예에 따른 단상 NPC 멀티레벨 PWM 인버터 제어방법을 설명하기 위한 흐름도이다.
도 7은 본 발명의 일 실시예에 따른 단상 NPC 고차원 멀티레벨 PWM 인버터 제어방법에서의 기준벡터 선정 방식을 도시한 예시도이다.
도 8은 본 발명의 일 실시예에 따른 스코트 변압기의 결선과 전기적 특성을 나타낸 도면이다.
도 9는 본 발명의 일 실시예에 따른 NPC 4레벨 4레그 3상 인버터 시뮬레이션 결과를 나타낸 도면이다.
도 10은 본 발명의 일 실시예에 따른 MNRV DPWM을 이용한 4레벨 CVCF 인버터의 회로도이다.
도 11은 본 발명의 일 실시예에 따른 부하역률 PF=1일때 MNRV DPWM을 이용한 4레벨 CVCF 인버터의 시뮬레이션 파형을 도시한 도면이다.
도 12는 본 발명의 일 실시예에 따른 PF=0.8, PF=0.6일때 MNRV DPWM을 이용한 4레벨 CVCF 인버터의 시뮬레이션 파형을 도시한 도면이다.
도 13은 본 발명의 일 실시예에 따른 MNRV DPWM을 이용한 4레벨 VVVF 인버터의 회로도이다.
도 14는 본 발명의 일 실시예에 따른 PMSM 구동을 위한 VVVF 인버터의 제어블록도이다.
도 15는 본 발명의 일 실시예에 따른 단상 4레벨 인버터의 과변조 영역 구현 및 지령전압의 크기 V1과 증가된 지령전압 V2의 관계를 나타낸 도면이다.
도 16은 본 발명의 일 실시예에 따른 MNRV DPWM을 이용한 4레벨 VVVF 인버터의 시뮬레이션 파형을 도시한 도면이다.
도 17은 본 발명의 일 실시예에 따른 스코트 변압기 턴비 조절에 따른 VVVF 인버터의 특성을 비교한 도면이다.
도 18은 본 발명의 일 실시예에 따른 NPC N레벨 인버터의 회로도이다.
도 19는 본 발명의 일 실시예에 따른 NPC N레벨 추진시스템의 회로도이다.

이하에서는 본 발명의 일 실시예에 따른 NPC 멀티레벨 3상 인버터를 첨부된 도면들을 참조하여 상세하게 설명한다. 이러한 과정에서 도면에 도시된 선들의 두께나 구성요소의 크기 등은 설명의 명료성과 편의상 과장되게 도시되어 있을 수 있다. 또한 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서, 이는 이용자, 운용자의 의도 또는 관례에 따라 달라질 수 있다. 그러므로 이러한 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야할 것이다.

본 명세서에서 설명된 구현은, 예컨대, 방법 또는 프로세스, 장치, 소프트웨어 프로그램, 데이터 스트림 또는 신호로 구현될 수 있다. 단일 형태의 구현의 맥락에서만 논의(예컨대, 방법으로서만 논의)되었더라도, 논의된 특징의 구현은 또한 다른 형태(예컨대, 장치 또는 프로그램)로도 구현될 수 있다. 장치는 적절한 하드웨어, 소프트웨어 및 펌웨어 등으로 구현될 수 있다. 방법은, 예컨대, 컴퓨터, 마이크로프로세서, 집적 회로 또는 프로그래밍가능한 로직 디바이스 등을 포함하는 프로세싱 디바이스를 일반적으로 지칭하는 프로세서 등과 같은 장치에서 구현될 수 있다. 프로세서는 또한 최종-사용자 사이에 정보의 통신을 용이하게 하는 컴퓨터, 셀 폰, 휴대용/개인용 정보 단말기(personal digital assistant: "PDA") 및 다른 디바이스 등과 같은 통신 디바이스를 포함한다.

도 1은 본 발명의 일 실시예에 따른 NPC 4레벨 3상 인버터의 회로도이고, 도 2는 본 발명의 일 실시예에 따른 NPC 4레벨 3상 인버터의 지령전압의 위치와 이에 따른 캐패시터의 충방전 상태를 나타낸 예시도이며, 도 3은 1번 영역의 지령전압에 따른 (A,B) 스위칭 상태 변화 및 스위칭 쌍의 듀티를 나타낸 예시도이며, 도 4는 종래의 제어 기법에 따라 NPC 4레벨 인버터를 제어할 경우의 캐패시터 전압 편차 양상을 나타낸 예시도이며, 도 5는 본 발명의 일 실시예에 따른 단상 NPC 멀티레벨 PWM 인버터 제어방법이 수행되는 장치를 나타낸 블록구성도이며, 도 6은 본 발명의 일 실시예에 따른 단상 NPC 멀티레벨 PWM 인버터 제어방법을 설명하기 위한 흐름도이며, 도 7은 본 발명의 일 실시예에 따른 단상 NPC 고차원 멀티레벨 PWM 인버터 제어방법에서의 기준벡터 선정 방식을 도시한 예시도이다.

기존에 고차원의 NPC 멀티레벨에서의 전압 불평형 문제를 해결하기 위한 다중인접 기준벡터 불연속 변조기법(Multi-Neighboring Reference Vector Discontinuous PWM, MNRV DPWM)이 개발되었다.

다중인접 기준벡터 불연속 변조기법은 디씨링크 캐패시터(10)간 전압 편차를 최소화할 수 있도록 전압 편차 보상 파라미터를 설계하고 각 계단 전압마다 해당되는 보상 파리미터를 연계하여 지령 전압의 위치에 따라 여러 개의 기준전압 벡터를 선정함으로써, 지령 전압의 크기를 평균적으로 만족하면서 동시에 캐패시터 전압 편차도 최소화하도록 설계된 PWM 기법이다. 지령전압이 위치한 영역에 따라 여러 개의 기준 벡터들이 선택되고 캐패시터 전압 편차를 보상하기 위하여 각 기준 벡터에 연결되며, 설계된 듀티 보상 파라미터를 이용하여 지령 전압의 크기를 만족하면서 전압 편차도 최소화할 수 있다. 하지만, 다중인접 기준벡터 불연속 변조기법은 단상 멀티레벨 인버터에서만 적용이 가능한 기법으로써 AC 출력을 위한 3상 인버터에는 적용이 어렵다.

이에 본 실시예에 따른 NPC 멀티레벨 3상 인버터는 단상 기반의 MNRV DPWM 기법을 3상에도 적용할 수 있도록 하기 위해, 도 1 에 도시된 바와 같이 A 레그, B 레그, C 레그 및 D 레그를 포함하는 파워스택(20), 저역 통과 필터(30), 및 변환부(40)를 포함한다.

파워스택(20)은 A 레그와 B 레그, 및 C 레그와 D 레그가 하나의 쌍으로써 90도 위상차의 2상을 생성한다. 또한, A 레그와 B 레그, 및 C 레그와 D 레그에 의해 생성되는 90도 위상차의 2상은 변환부(40)에 입력된다.

즉, A 레그와 B 레그가 1set로서 하나의 상을 생성하고, C 레그와 D 레그가 1set로서 하나의 상을 생성하여 총 2상을 생성하며, A 레그와 B 레그에 의해 형성된 상과 C 레그와 D 레그에 의해 생성된 상은 90도 위상차를 갖는다.

기존 3상 인버터와 상이하게 인버터 출력단이 2상으로 구성되므로, 저역 통과 필터(30)도 2세트만 구비할 수 있다.

저역 통과 필터(30) 후단의 변환부(40)는 90도 위상차 2상을 120도 위상차 3상으로 출력한다. 변환부(40)로는 스코트 변압기가 채용될 수 있다. 한편, A 레그와 B 레그가 하나의 상을 생성하고, C 레그와 D 레그가 하나의 상을 생성하여 총 2상을 생성하므로, 각각은 단상 NPC 멀티레벨 인버터로 동작할 수 있다. 스코트 변압기(40)에 대해서는 후술한다.

이하에서는 A 레그와 B 레그가 하나의 상을 생성하는 제어 방법을 설명한다. 참고로, C 레그와 D 레그가 하나의 상을 생성하는 제어 방법은 A 레그와 B 레그가 하나의 상을 생성하는 방법과 동일하고, 90도 위상차를 두고 제어되므로, 여기서는 그 상세한 설명을 생략한다.

도 1 을 참조하면, 본 발명의 일 실시예에 따른 NPC 멀티레벨 3상 인버터에 있어서, 파워스택(20)은 스위칭단의 직렬 연결된 스위치(Ax, Bx)와 클램핑 다이오드(Dax, Dbx) 및 출력단의 직렬 연결된 디씨링크 캐패시터(Cx)(10)를 포함한다. 여기서 x는 각 소자의 번호를 나타낸다.

좀 더 구체적으로, N레벨 NPC 인버터의 경우 단위 스위치 레그 당 2*(N-1)개의 스위치와 (N-1)*(N-2)개의 클램핑 다이오드를 가지며, N-1개의 출력 캐패시터로 구성된다. 4레벨 인버터의 경우 A1과 A4, A2와 A5, A3와 A6는 서로 상보적이다. 즉, A1(A2, A3)이 켜지면 A4(A5, A6)가 꺼지고 반대의 경우도 마찬가지이다. 이는 B상에도 동일하게 적용된다. 따라서 A상의 가능한 전압은 A1, A2, A3가 모두 켜졌을 때 Vdc, A1은 꺼지고 A2, A3가 켜졌을 때 Vdc*2/3, A1, A2는 꺼지고 A3만 켜졌을 때 Vdc/3, A1, A2, A3가 모두 꺼졌을 때 0V가 된다. B상의 전압도 마찬가지이다. 여기서 Vdc는 디씨링크(DC-link) 전압이다.

이러한 NPC 멀티레벨 인버터는 직렬 연결된 캐패시터의 전압 보상이 중요한 설계 요소 중 하나이다. 적절하지 않은 스위칭 기법이나 소자의 미스 매칭 등으로 인해 디씨링크 전압이 직렬 연결된 캐패시터에 균등하게 나눠지지 않으면, 스위치 소자에 인가되는 전압에서 비대칭이 발생하고 전압의 왜곡이 발생하여 스위치 소자의 수명이 짧아지고 전력 품질이 떨어지게 된다. 따라서 NPC 멀티레벨 인버터의 경우 중성점 보상을 고려해서 설계되어야 한다.

3레벨 인버터의 경우 캐패시터의 수가 2개이고 이들의 전압 편차를 보상하기 위한 기법은 기존에 많이 알려져 있다. 예를 들어, 연속 스위칭 기법의 경우 스위치 PWM Duty에 DC-Offset을 인가하는 방식, 불연속 스위칭 기법의 경우 클램핑 모드를 교번하는 방식 등의 방법으로 중성점 전압 보상이 가능하다. 하지만 캐패시터의 개수가 3개 이상으로 증가하는 4레벨 이상의 NPC 인버터의 경우 기존의 방식으로는 캐패시터의 전압 편차가 보상되지 않는다.

도 2는 본 발명의 일 실시예에 따른 4레벨 NPC 인버터의 지령전압의 위치와 이에 따른 캐패시터의 충방전 상태를 나타낸 예시도로서, 이를 참조하여 4레벨 이상의 NPC 인버터의 전압 편차 보상에 관해 살펴보면 다음과 같다.

도 2에서 3E, -2E, -E, 0, E, 2E, 3E는 기준벡터를 의미하고, Vc*는 인버터 입력전압 지령벡터를 의미하며, 기준벡터 밑에 표현한 괄호안의 숫자는 기준벡터를 표현할 수 있는 (A,B) 스위칭 쌍을 의미하고, C와 D는 각각 캐패시터의 충전, 방전 상태를 의미한다.

예를 들어, 기존의 일반적인 제어 기법에 따를 때, 도 2에 도시한 것처럼 지령벡터가 영역 ②에 위치한 경우, 기준벡터는 E와 2E가 되고, E를 표현하는 (A,B) 스위칭 쌍은 (1,0), (2,1), (3,2)로 3개의 중복(redundancy)이 존재하며, (1,0)의 경우 캐패시터의 충방전 상태는 DDC로 캐패시터 1은 방전, 캐패시터 2는 방전, 캐패시터 3은 충전한다는 것을 의미한다.

한편 기존의 공간벡터 변조방식은 지령전압의 위치에 따라 인접한 두 개의 기준벡터를 선택하여 지령전압의 크기를 스위칭 한 주기 동안 평균적으로 추종하게끔 스위칭 패턴을 결정한다. 예를 들어 지령벡터가 ①에 위치한 경우를 살펴보면 기준벡터는 2E와 3E이며, 이를 표현하는 (A,B)의 스위칭 쌍은 (2,0), (3,0), (3,1)이 되고, 이를 도 3처럼 스위칭 한 주기 동안 각 스위칭 쌍의 듀티(duty)를 조절하여 평균적으로 지령전압을 추종하도록 한다.

그러나 이러한 제어 기법에 따를 때, (A,B) 스위칭 상태가 (2,0), (3,0), (3,1)이면 캐패시터의 충방전 상태는 각각 DCC, CCC, CCD가 되며, 이에 따라 캐패시터 2는 항상 충전상태가 된다.

특히 역률을 1로 제어하는 PWM 인버터의 경우 지령전압과 입력전류의 위상이 비슷하기 때문에 지령전압이 ①에 위치한 경우 입력 전류 및 캐패시터의 충방전 전류가 가장 크게 되고, 지령전압이 다른 영역에 위치하여 설령 캐패시터 2를 방전만 시키더라도(예를 들어, 지령전압이 ③에 위치한 경우) 이러한 편차를 완전히 제거할 수가 없다.

즉, 이러한 멀티레벨 인버터의 특성으로 인해 기존의 공간벡터 변조방식대로 기준벡터를 인접한 두 가지 벡터로 선택하여 스위칭 상태를 구현하면 캐패시터의 전압 편차를 제거할 수가 없다.

도 4는 기존 방식대로 동작을 시켰을 경우의 캐패시터의 전압 편차 양상을 나타낸 것으로, Vs와 Is는 각각 입력 전압 및 입력 전류를 나타내며, Vdc는 디씨링크 캐패시터(10)의 전체 전압, Vdc1 ~ Vdc3은 캐패시터 1 ~ 3의 전압 양상을 나타낸다. 도 4에 도시된 것과 같이, 시간이 지날수록 Vdc2가 증가하여 전압 편차가 증가하게 된다.

도 5는 본 발명의 일 실시예에 따른 단상 NPC 멀티레벨 PWM 인버터 제어방법이 수행되는 장치를 나타낸 블록구성도로서, 제어부(100), 지령전압 출력부(200) 및 PWM 생성 및 데드타임(dead time) 보상부(300)로 구성된다.

지령전압 출력부(200)는 입력 전압, 입력 전류 및 디씨링크 캐패시터(10)의 전체 전압을 입력받아 지령전압(Vc*)을 출력한다. 이러한 지령전압 출력부(200)는 일반적인 dq 동기좌표계 기반 전압/전류 제어기로서, dq 변환 등을 수행하여 지령전압을 출력할 수 있으며, 종래에 사용되던 장치 및 제어 방식을 그대로 사용하면 되므로, 본 발명에서는 이에 대한 자세한 설명은 생략하기로 한다.

제어부(100)는 후술한 본 실시예에 따른 단상 NPC 멀티레벨 PWM 인버터 제어방법에 따라 기준벡터 듀티(duty)를 산출하고, 이에 따른 신호를 출력하여 PWM 생성 및 데드타임(dead time) 보상부(300)에서 PWM 신호가 출력되도록 할 수 있다.

PWM 생성 및 데드타임 보상부(300)는 제어부(100)에서 입력되는 신호에 따라 각 스위칭 듀티의 데드타임(dead time)을 보상하고 PWM 신호를 출력할 수 있다. 이러한 PWM 생성 및 데드타임(dead time) 보상부(300)의 경우에도 종래에 사용되던 장치 및 제어 방식을 그대로 사용하면 되므로, 본 발명에서는 이에 대한 자세한 설명은 생략하기로 한다.

도 6은 본 발명의 일 실시예에 따른 단상 NPC 멀티레벨 PWM 인버터 제어방법을 설명하기 위한 흐름도로서, 이를 참조하여 본 발명에 따른 단상 NPC 멀티레벨 PWM 인버터 제어방법을 자세히 설명하면 다음과 같다.

제어부(100)는 먼저 캐패시터 전압을 입력받는다(S10). 즉, 제어부(100)는 캐패시터 사이의 전압 편차를 해소하기 위해, 각 캐패시터의 전압 Vdc1. Vdc2, Vdc3을 입력받는다. 이때 각 캐패시터의 전압은 전압 측정 회로(센서) 등에 의해 측정될 수 있다.

이어서 제어부(100)는 캐패시터 전압 편차를 계산하고, 이에 따라 클램핑 모드를 결정한다(S20).

구체적으로, 제어부(100)는 복수의 캐패시터의 전압을 기준값과 비교하여 클램핑 모드를 결정한다.

예를 들어 4레벨 인버터의 경우, 제어부(100)는 Vdc1, Vdc3 중에서 기준값(Vdc_ref/3, N레벨의 경우 Vdc_ref/(N-1))과의 차이가 큰 전압을 선정한다. 여기서 Vdc_ref는 Vdc와 같다.

전류의 방향의 정의함에 있어서, 캐패시터로 흘러들어가는 방향을 양으로 정의한다.

제어부(100)는 선정된 전압이 Vdc1이면서 기준값과 Vdc1의 차(Vdc_ref/3 - Vdc1)가 0보다 크면 upper 클램핑 모드를 선택한다. 반면 제어부(100)는 그 차가 0보다 작으면 lower 클램핑 모드를 선택한다. 또한 제어부(100)는 선정된 전압이 Vdc3이면서 기준 값과 Vdc3의 차(Vdc_ref/3 - Vdc3)가 0보다 크면 lower 클램핑 모드를 선택하고, 그 차이가 0보다 작으면 upper 클램핑 모드를 선택한다. 클램핑 모드에 따른 캐패시터의 충방전 양상을 분석했을 때 upper 클램핑 모드의 경우 Vdc1을 증가시키고 Vdc3를 감소시키는 경향이 있고, lower 클램핑 모드에서는 Vdc1을 감소시키고 Vdc3을 증가시키는 경향이 있기 때문이다.

이를 확장하여 N레벨 캐패시터의 경우 N이 짝수일 때에는 직렬 연결된 캐패시터 중 정 가운데 위치한 캐패시터를 제외하고, 그 캐패시터보다 상위에 위치한 캐패시터들, 또 하위에 위치한 캐패시터들을 모두 기준값과 비교하여 클램핑 모드를 결정한다. N이 홀수일 때에는 모든 캐패시터를 기준값과 비교하여 상위, 하위 포지션으로 구분하여 클램핑 모드를 결정한다.

기준값과 비교한 캐패터의 전압 중 그 차이가 가장 큰 전압값을 선별하고, 클램핑 모드에 따른 캐패시터의 충방전 양상을 고려하여 해당 전압값에 대한 캐패시터의 위치가 상위인지 또는 하위인지, 기준값과 해당 전압값의 차의 부호에 따라 클램핑 모드를 결정할 수 있다.

이후 제어부(100)는 캐패시터 전압 편차 보상치를 계산한다(S30). 즉, 제어부(100)는 캐패시터 사이의 전압 편차에 비례하는 보상 제어를 수행하여, 그 출력으로 기준벡터의 Duty 보상치를 계산한다.

예를 들어, 4레벨 인버터에서는 캐패시터가 3개 있으므로 2개의 보상 제어가 필요하다. 2개의 전압 편차 보상을 구현하는 방식에는 다양한 방식이 있으나, 본 실시예에서는 (Vdc1+Vdc2)/2와 Vdc3의 차이를 보상하는 제어와 Vdc1과 (Vdc2+Vdc3)/2의 차이를 보상하는 제어를 수행한다. 이는 기준벡터 중 외각 기준벡터 (0, 3E)를 제외한 중간 벡터 (E, 2E)만이 캐패시터 사이의 전압 편차를 발생시키기 때문이다. 즉, 각 중간 벡터에 해당하는 캐패시터 충방전 모드를 이용하여 전압 편차 보상하는 것이 보다 직관적이고, 일반적인 고차원 멀티레벨로 확장하기에도 용이하다.

다시 말해, 제어부(100)는 직렬 연결된 캐패시터 중 적어도 하나 이상의 캐패시터의 전압과 나머지 캐패시터들(즉, 한쪽 끝단의 캐패시터만 제외한 캐패시터들)의 평균전압의 차이를 보상하는 보상치를 계산할 수 있다.

다만 멀티레벨의 레벨이 높아질수록 이러한 보상치 이외의 추가 보상치를 계산하여야 한다. 즉, N레벨 인버터의 경우 (N-2) 개의 전압 편차 보상 파라미터가 필요하며, 이에 대한 더 자세한 설명은 후술하기로 한다.

이러한 전압 편차 보상 제어는 비례적분 제어 방식으로 수행될 수 있으며, 제어부(100)에서 수행되는 소프트웨어적인 방식이나 제어부(100) 내에 구비 편차 보상기(비례적분 제어기)를 통해 구현될 수 있다.

이때 보상 편차 파라미터(캐패시터 전압 편차 보상치)는 다음과 같이 표현할 수 있다.

여기서 PI는 비례적분 제어기를 의미하고 괄호안의 첫 번째 값을 기준으로 두 번째 값과의 차이를 비례적분 계산을 통해 출력한다. 또한 dcomp12_3은 (Vdc1+Vdc2)/2와 Vdc3의 차이를 보상하는 제어 파라미터이고, dcomp1_23은 Vdc1과 (Vdc2+Vdc3)/2의 차이를 보상하는 제어 파라미터이다.

이어서 제어부(100)는 지령전압 위치에 따른 기준벡터 듀티를 계산한다(S40).

먼저 제어부(100)는 지령전압 벡터의 위치에 따라 기준벡터를 선정하도록 구성되는데, 본 실시예에서 제어부(100)는 지령전압 벡터의 위치에 인접한 2개의 기준벡터만을 선택하는 것이 아니라, 인접한 여러 개의 기준벡터를 선택할 수 있도록 구성된다. 이는 다중인접 기준벡터(Multi-Neighboring Reference Vector, MNRV) 방식으로 표현할 수 있으며, 이에 따라 제어부(100)는 적어도 일부의 영역에서 3개 이상의 기준벡터를 선정하도록 구성된다.

예를 들어, Vc*가 영역 ①에 위치한 경우에 제어부(100)는 기준벡터로 E, 2E, 3E를 선택한다. E를 선택하게 되면 (A,B) 스위칭 쌍으로 (1,0), (3,2)를 선택할 수 있는데, 이 스위칭 벡터(DDC, CDD)는 캐패시터 2를 방전하는 역할을 수행할 수 있다. 따라서 2E, 3E와 더불어 E를 기준벡터로 이용하면 캐패시터 2의 전압이 상승하는 것을 억제할 수 있고, E, 2E, 3E의 벡터 인가 시간을 적절히 조절하여 지령벡터의 크기도 평균적으로 추종할 수 있다.

또한 제어부(100)는 스위칭 중복의 개수를 줄이고, 스위칭 손실을 최소화하기 위해 클램핑된 스위칭 상태를 사용할 수 있다. 이는 기준벡터를 표현 가능한 (A,B) 스위칭 쌍 중에서 (3,x), (x,3), (0,x), (x,0)만을 사용하는 것을 의미한다. (3,x)는 A상을 양의 DC 레일로 클램핑한 것을 의미하고, (x,3)는 B상을 양의 DC 레일로 클램핑한 것을 의미한다. 마찬가지로 (0,x), (x,0)는 각각 A상, B상을 음의 DC 레일로 클램핑한다는 것을 의미한다.

구체적으로, 제어부(100)는 아래에 표현된 테이블에 따라 기준벡터를 선택할 수 있다.

예를 들어 Upper 클램핑 모드를 선택한 경우 지령전압이 영역 ②에 위치했을 때의 기준벡터를 0, E, 2E, 3E로 선택하고, 이를 스위칭 쌍 (3,0), (3,1), (3,2), (3,3), (3,2), (3,1), (3,0)의 조합으로 표현할 수 있다.

이때 영역 ①과 ⑥, 영역 ②와 ⑤, 영역 ③과 ④는 각각 서로 대칭적(symmetric)이며, upper 클램핑 모드와 lower 클램핑 모드는 충방전 양상이 서로 수평적으로 대칭된다. 예를 들어 (3,1) 벡터와 (2,0) 벡터는 각각 upper 클램핑, lower 클램핑 모드에서 2E 기준벡터를 표현하는 스위칭 쌍이지만 캐패시터의 충방전 양상은 CCD, DCC로 서로 수평 대칭이 된다.

이러한 기준벡터의 선정 및 스위칭 쌍의 선정은 미리 설계되어 저장된 테이블을 제어부(100)가 읽어 와서, 지령전압 벡터의 위치에 따라 기준벡터 및 이에 따른 스위칭 쌍을 선정하도록 하는 방식으로 수행될 수 있다.

이어서 제어부(100)는 선택된 기준벡터 중 하나를 기준으로 두고 각 기준벡터의 듀티를 계산한다. 예를 들어, 지령전압이 영역 ①에 위치한 경우에, 제어부(100)는 기준벡터로 E, 2E, 3E를 선택하고, E 벡터를 기준으로 두어 2E, 3E 벡터의 듀티를 아래의 수식에 따라 계산한다.

여기서 dE, d2E, d3E는 각각 E, 2E, 3E 벡터의 듀티를 의미하고 VE, V2E, V3E는 각각 E, 2E, 3E의 전압 크기로, 각각 Vdc_ref/3, Vdc_ref*2/3, Vdc_ref와 같다.

즉, 제어부(100)는 3개 이상의 기준벡터를 선정한 경우에, 선정된 기준벡터 중 0이 아니면서 0에 가장 가까운 기준벡터의 듀티를 먼저 계산하고, 이를 기준으로 하여 나머지 기준벡터들의 듀티를 계산할 수 있다.

상기한 수식은 상기 단계(S20)에서 결정된 클램핑 모드에 따라 적용되며, 지령 전압 벡터 Vc*의 크기를 만족시키는 기준 벡터들의 듀티를 계산하면서 전압 편차를 보상하는 PI 제어의 출력 (dcomp12_3 또는 dcomp1_23)을 변화시켜 기준벡터 2E의 듀티를 전체 캐패시터의 전압 편차를 감소시키는 방향으로 조절하는 수식이다. 예를 들어, upper 클램핑 모드에서 (Vdc1+Vdc2)/2 > Vdc3일 경우 dcomp12_3이 증가하여 d2E가 감소한다. Upper 클램핑 모드에서 d2E는 스위칭 쌍 (3,1)의 Duty이고 ,이 스위칭 쌍은 Vdc1, Vdc2는 충전시키고 Vdc3은 방전시키는 역할을 한다. 따라서 감소된 d2E에 따라 Vdc1, Vdc2는 감소하고 Vdc3는 증가하며, 음의 피드백에 따라 dcomp12_3가 안정화되고 캐패시터 전압 편차도 안정화 된다. Lower 클램핑 모드에서도 같은 방식으로 제어가 수행된다.

한편 지령전압 벡터가 영역 ②에 위치한 경우에 제어부(100)는 기준벡터들로0, E, 2E, 3E를 선택한다. 영역 ②의 기준 벡터 범위를 영역 ①보다 넓게 선정하는 이유는 영역 ①, ②의 공통되는 기준 벡터를 늘려서 영역 이동시 부드러운 전환을 이루기 위함이다.

즉, 지령전압 벡터가 위치하는 영역은 적어도 3개의 구획으로 구분되되, 최외각 구획(4레벨일 경우 영역 ①)에서 선정되는 기준벡터의 개수는 그 다음 구획(4레벨일 경우 영역 ②)에서 선정되는 기준벡터의 개수보다 작거나 같을 수 있다.

이때, 각각의 기준벡터의 듀티는 아래의 수식에 따라 계산된다.

즉, 제어부(100)는 E 벡터를 기준으로 두고, 0, 2E, 3E 벡터의 듀티를 상기 수식에 따라 계산한다. 여기서 d0, dE, d2E, d3E는 각각 0, E, 2E, 3E 벡터의 듀티를 의미하고 V0, VE, V2E, V3E는 각각 0, E, 2E, 3E의 전압 크기로, 0, Vdc_ref/3, Vdc_ref*2/3, Vdc_ref를 의미한다.

한편 상술한 대칭성에 따라, 지령벡터가 영역 ⑤, ⑥에 해당될 때의 기준벡터와 기준벡터들의 Duty는 각각 영역 ②, ①과 동일하게 결정된다.

마지막으로, 영역 ③, ④는 전류량이 상대적으로 작으므로, 두 개의 인접 기준벡터(Two Neighboring Reference Vector, TNRV)를 사용하는 DPWM(Discontinuous PWM) 변조방식을 통해 결정할 수 있다. 구체적인 기준벡터의 듀티는 아래의 수식에 따라 계산된다.

여기서 Vcu*와 Vcv*는 각각 지령전압(Vc*)로부터 나눠진 A, B상의 지령 전압을 의미한다.

이후 제어부(100)는 PWM 생성 및 데드타임 보상부(300)를 통해 PWM 신호를 출력한다(S50).

즉, 지령전압이 위치한 영역에 따라 기준벡터 및 그 듀티가 결정되면, 제어부(100)는 PWM 신호가 생성되도록 할 수 있다. 이때 PWM 신호의 생성은 기존의 방식과 같이 수행될 수 있으므로, 도 3과 같이 dead-time을 고려한 후, 유효 전압이 가운데 위치한 공간벡터 변조방식처럼 PWM 신호를 gate로 출력하면 된다.

상술한 4레벨에서의 MNRV DPWM은 일반적인 N레벨 NPC 인버터로 확장가능하다. 즉, 각 멀티레벨별로 디씨링크 캐패시터(10)의 전압 변동을 분석하여 지령 전압의 위치에 따라 MNRV 범위를 선정하고 캐패시터 전압 편차 보상 파라미터를 설계하면 된다.

도 7은 3레벨, 4레벨, 5레벨, 6레벨 NPC PWM 인버터에 대해서 본 실시예의 MNRV DPWM을 적용하기 위해 지령전압 범위에 따라 선택된 MNRV을 나타낸다.

다만, 3레벨에서는 두 개의 인접 기준벡터를 활용하는 방식으로 구현이 가능하고, 5레벨의 경우 예를 들면, 지령전압 벡터가 영역 ①, ②에 속할 경우 MNRV는 E ~ 4E, 영역 ③에 속할 경우 MNRV는 0 ~ 3E, 영역 ④에 대해서는 0, E를 기준벡터로 사용할 수 있으며, 나머지 영역(⑤ ~ ⑧)은 대칭성에 의해 결정될 수 있다.

또한 6레벨의 경우에는 지령전압 벡터가 영역 ①, ②에 속할 경우 MNRV는 2E ~ 5E, 영역 ③, ④에 속할 경우 MNRV는 0 ~ 4E, 영역 ⑤에 속할 경우에는 0, E를 기준벡터로 사용할 수 있으며, 나머지 영역은 대칭성에 의해 결정될 수 있다.

구체적으로, 지령전압 위치별로 MNRV를 선택하는 일반적인 룰은 다음과 같다. 캐패시터 전압 편차를 제어하기 위한 보상 파라미터는 N레벨의 경우 (N-2)개가 필요하다. 이러한 보상 파라미터는 기준 계단 전압(기준벡터)의 캐패시터의 충방전 상태로부터 결정되는데 서로 독립적인 모든 보상 파라미터들이 포함되도록 MNRV를 선정해야 지령전압 벡터의 위치에 상관없이 온전히 캐패시터 전압 편차를 제어할 수 있다.

먼저 기준 계단 전압에 따라 캐패시터의 충방전 상태를 분석해보면 다음과 같다. N레벨의 경우 최대 계단 전압은 (N-1)*E이고 이때의 캐패시터 충방전 상태는 클램핑 모드에 관계없이 CC…CC로써 모든 캐패시터가 충전된다. 한단계 아래 계단 전압은 (N-2)*E이고 이때의 캐패시터 충방전 상태는 upper 클램핑 모드의 경우 CC…CD이고 lower 클램핑 모드에서는 DC…CC로써 최외각 캐패시터가 방전 모드로 바뀌게 된다. Upper 클램핑 모드는 DC-link 단 가장 아래 위치한 캐패시터, lower 클램핑 모드에서는 DC-link 단 가장 위에 위치한 캐패시터가 충전에서 방전 모드로 바뀐다. 그 다음 아래 계단 전압은 (N-3)*E 이고 이때의 캐패시터 충방전 상태는 upper 클램핑 모드는 CC…CDD이고, lower 클램핑 모드에서는 DDC…CC가 된다. 즉 계단 전압이 하나씩 작아질 때마다 upper 클램핑 모드에서는 DC-link 단 하단부터, lower 클램핑 모드에서는 DC-link 단 상단부터 하나씩 캐패시터 충방전 상태가 충전에서 방전으로 바뀌는 것을 알 수 있다.

이를 모든 계단 전압에 대해서 적용하면, 두 계단 전압의 합이 (N-1)*E가 되는 계단 전압 쌍이 존재하고 이 두 계단 전압의 upper 클램핑 모드와 lower 클램핑 모드의 캐패시터 충방전 모드는 서로 부호가 다를 뿐, 같은 캐패시터 전압 보상 파라미터와 관계되어 있다.

즉, 두 계단 전압은 서로 cross opposite coupling 되어 있고, 전체 계단 전압에서 독립적인 캐패시터 충방전 상태는 (N-2)개가 존재한다. 가운데 계단 전압을 기준으로 좌우로 수평 대칭되는 전압 벡터들의 캐패시터 충방전 상태가 서로 연관되어 있으므로, 독립적인 충방전 상태는 가운데 기준 계단 전압 (N이 홀수일 때 (N-1)/2*E, N이 짝수일 때 (N/2-1)*E, N/2*E) 좌우로 하나의 영역만 고려하면 된다. 따라서 지령전압 벡터가 위치한 영역별로 캐패시터의 전압편차를 제거하기 위해 필요한 서로 독립적인 Duty 보상 파리미터 (N-2)개가 포함되게끔 MNRV를 설정하면 된다.

예를 들어 5레벨의 경우 2E 기준으로 대칭점에 위치한 E의 upper 클램핑 모드와 3E의 lower 클램핑 모드의 캐패시터 충방전 상태가 각각 CDDD, DCCC로써 서로 부호만 다를 뿐 Vdc1과 (Vdc2+Vdc3+Vdc4)/3의 전압 편차를 조절하는 역할을 한다. 마찬가지로 E의 lower 클램핑 모드와 3E의 upper 클램핑 모드의 충방전 상태가 각각 DDDC, CCCD로써 부호가 다를 뿐 (Vdc1+Vdc2+Vdc3)/3과 Vdc4의 전압 편차를 조절하는 역할을 한다. 그리고 2E의 upper 클램핑 모드와 lower 클램핑 모드의 충방전 상태가 각각 CCDD, DDCC로 부호가 반대되어 (Vdc1+Vdc2)/2와 (Vdc3+Vdc4)/2의 전압 편차에 관계된 것을 확인할 수 있다.

5레벨의 경우 캐패시터 전압 편차를 제어하는 보상 파라미터는 3개가 필요하고 서로 독립적인 3개의 보상 파라미터는 Vdc1과 (Vdc2+Vdc3+Vdc4)/3의 CDDD(DCCC), (Vdc1+Vdc2+Vdc3)/3과 Vdc4의 CCCD(DDDC), (Vdc1+Vdc2)/2과 (Vdc3+Vdc4)/2의 CCDD(DDCC)에 관계된 것으로써 이를 모두 사용하여야만 지령전압 벡터의 위치에 상관없이 캐패시터 전압 편차를 온전히 제어할 수 있다.

따라서 지령전압 벡터가 영역 ①, ②에 속할 경우 기준벡터 2E, 3E를 필수적으로 포함해야 독립된 3개의 보상 파라미터를 다 활용할 수 있으므로 MNRV의 범위는 2E, 3E를 포함한 E ~ 4E가 되어야한다. 한편 지령전압 벡터가 영역 ③에 위치한 경우 서로 독립적인 3개의 보상 파라미터를 다 활용하기 위해서 E, 2E를 반드시 포함해야 하므로 전체 MNRV의 범위는 E, 2E를 포함한 0 ~ 3E가 되어야 한다.

기준벡터 중 최외각 벡터 (0, (N-1)*E)는 캐패시터 전압 편차에 영향을 주지 않으므로, 캐패시터 전압 편차 보상 파라미터는 최외각 벡터를 제외한 나머지 가운데 위치한 기준 벡터들의 서로 독립된 캐패시터 충방전 상태로부터 결정된다. 5레벨의 경우 독립된 충방전 상태는 CDDD(DCCC), CCDD(DDCC), CCCD(DDDC)로써 3가지가 존재하고 식(1)와 유사하게 PI 제어기를 통해 전압 편차에 비례하는 보상 파라미터를 설계할 수 있다.

한편, 2차원 공간에서 지령 전압의 크기와 위상각을 같이 고려해야 하는 3상 시스템의 경우 4레벨 이상의 멀티레벨의 경우 제어의 복잡도가 크게 증가하고 DC-link단 캐패시터의 전압 불균형 문제 때문에 NPC 방식으로 제어하기가 어렵다. 하지만 단상의 경우 지령 전압의 크기만 고려하여 1차원 직선상에서 제어할 수 있으므로 레벨 수가 증가하더라도 복잡도가 크게 증가하지 않는다. 따라서 고차원의 멀티레벨 인버터를 구현하기 위해서는 단상을 기반으로 한 MNRV DPWM NPC 멀티레벨 인버터로 단상 출력을 얻고 이를 다시 3상으로 변환할 필요가 있다.

스코트 변압기(40)는 90도 위상차의 2상을 120도 위상차의 3상으로 변환한다. 스코트 변압기(40)는 철도차량 송배전, 변전 등에서 흔히 이용되는 변압기로써 주로 발전소의 3상 전원을 철도차량용 단상으로 변환시키는 역할을 한다.

도 8은 본 발명의 일 실시예에 따른 스코트 변압기의 결선과 전기적 특성을 나타낸 도면이다.

스코트 변압기(40)는 Teaser 변압기와 Main 변압기의 출력 전압을 동일하게 맞추기 위해 Teasure 변압기의 권선비가 (=0.866):1로 설정되고, Main 변압기의 권선비가 0.5:0.5:1로 설정될 수 있다. 스코트 변압기(40) 2차측에 90도 위상차의 2상을 입력하면 1차측에 3상 평형 전원이 생성된다.

즉, 스코트 변압기(40)는 2차측에 상기한 파워스택(20)에 의해 생성된 90도 위상차의 2상을 입력받아 120도 위상차의 3상 AC를 생성한다.

4레그 스위칭 파워스택(20)과 2 set의 저역 통과 필터(30) 그리고 1 set의 스코트 변압기(40)를 통해 기존 단상 인버터에서 개발된 MNRV DPWM을 3상 시스템으로 확대 적용 가능하다. 따라서 4레벨 이상의 고차원의 NPC 멀티레벨에 적용하는 것이 가능하다. 또한, 본 실시예의 전력 변환 구조를 추진용 전동기 부하에 적용할 경우에는 저역 통과 필터(30)가 삭제 가능하다.

도 9는 본 발명의 일 실시예에 따른 NPC 4레벨 4레그 3상 인버터 시뮬레이션 결과를 나타낸 도면이다.

도 9 를 참조하면, 시뮬레이션 결과로써 기존 방식과 다르게 디씨링크 캐패시터(10)의 전압 편차가 2V 내외에서 잘 제어되는 것을 알 수 있다. 또한 90도 위상차의 파워스택 출력 PWM 쌍이 스코트 변압기(40)를 거쳐 120도 위상차의 3상 AC로 변환되는 것을 확인할 수 있다.

한편, 상기한 바와 같이 4레그 스위칭 파워스택(20)과 2 set의 저역 통과 필터(30) 그리고 1 set의 스코트 변압기(40)를 통해 기존 단상 인버터에서 개발된 MNRV DPWM을 3상 시스템으로 확대 적용 가능하므로, 4레벨 이상의 고차원의 NPC 멀티레벨에 적용하는 것이 가능하다. 또한, 본 실시예의 전력 변환 구조를 추진용 전동기 부하에 적용할 경우에는 저역 통과 필터(30)가 삭제 가능하다.

즉, CVCF 인버터나, 가변전압-가변주파수 (Variable Voltage-Variable Frequency, VVVF) 인버터에 적용할 수 있다.

도 10은 본 발명의 일 실시예에 따른 MNRV DPWM을 이용한 4레벨 CVCF 인버터의 회로도이고, 도 11은 본 발명의 일 실시예에 따른 PF=1일때 MNRV DPWM을 이용한 4레벨 CVCF 인버터의 시뮬레이션 파형을 도시한 도면이며, 도 12는 본 발명의 일 실시예에 따른 부하역률 PF=0.8, PF=0.6일때 MNRV DPWM을 이용한 4레벨 CVCF 인버터의 시뮬레이션 파형을 도시한 도면이다.

고정전압-고정주파수(Constant Voltage Constant Frequency, CVCF) NPC 멀티레벨 인버터는 철도차량용 보조전원장치에 전력을 공급하는 장치로써 주로 팬이나 오일 펌프, 냉각기, 객실용 전원 장치 등에 3상 380Vrms 60Hz 전원을 공급한다.

후술하는 추진용 가변전압-가변주파수(Variable Voltage Variable Frequency, VVVF) 인버터에서는 디씨링크로 2800V 고전압을 사용하기 때문에 기존 방식에서는 주 변압기의 tap을 별도로 분리하여 보조전원용 PWM 인버터 및 CVCF 인버터를 설계하여 추진용 전력 회로와 분리되어 있다. 하지만 본 실시예서는 상변환을 위해 스코트 변압기(40)를 사용하기 때문에 변압기의 권선비를 활용하여 추진용 디씨링크와 보조전원용 디씨링크를 하나로 묶을 수 있다. 따라서 하나의 PWM 인버터 unit으로 추진용 VVVF 인버터와 보조전원용 CVCF 인버터에 동시에 전력을 공급하도록 설계할 수 있다.

도 10에는 NPC 4레벨 4레그 방식의 CVCF 인버터 시뮬레이션에 적용된 회로도가 도시되었다. CVCF 인버터의 파워 스택의 출력단에 LC 필터와 스코트 변압기(40)가 연결되어 있다. 스코트 변압기(40)의 권선비 (n)는 아래 수식에서 선형 변조 영역을 벗어나지 않도록 Ma_1ph≤1이 되도록 결정하였다.

여기서 Ma_1ph와 Ma_3ph는 각각 단상, 3상 인버터에서의 출력 전압 변조 지수이며 Vxs는 부하(50)측 출력 상전압의 rms 값이다. Ma_1ph= ×Ma_3ph이고, DC-link 전압과 부하 전류가 고정된 상태에서 허용 변조 지수 내에서 변압기의 권선비가 높을수록 인버터 출력단에 흐르는 전류는 감소하게 되므로 효율이 증가하게 된다. Vdc=2800V일 때, 전압 여유율을 고려하여 시뮬레이션시 n=4로 선택하였다.

CVCF 인버터에서는 출력 전압, 전류의 고조파 성분을 일정 이하로 제한해야 하므로 LC 혹은 LCL 등의 저역 통과 필터(30)를 인버터 출력단에 직렬 연결한다. CVCF 인버터의 출력단의 저역 통과 필터는 기본적으로 고조파를 감쇄하고, 동시에 인버터의 출력이 부하(50)로 원할이 전달되도록 임피던스가 결정되어야 한다. 출력 Po=100kVA, 부하 역률 pf=0.9 조건에서, 스코트 변압기(40)의 권선비를 고려하여 1차측에 투영된 RL 부하는 R=41.8Ω, L=53.7mH이다. 고조파 감쇄 및 부하(50)로의 전압 전달율을 고려하여 결정된 LC 필터의 값은 Lf=40.6mH, Cf=19μF이다. 스코트 변압기(40)의 권선비의 제곱만큼 Lf는 증가하고 Cf는 감소하는 경향이 있다. 상세한 시뮬레이션 조건 및 회로 파라미터는 표 1과 같다.

Vdc [V]	Po [kVA]	Lf [mH]	Cf [μF]	Cdc [mF]	n	fsw [kHz]
2800	100	40.6	19	20	4	1.5

단위 역률 제어를 수행하는 PWM 인버터와 다르게 CVCF 인버터는 부하(50)에 따라 전압, 전류간 위상 차이가 발생하여 pf < 1이 된다. MNRV DPWM 기법에서는 지령 전압과 상 전류간의 위상차가 증가할수록 캐패시터 전압 편차 보상 제어기의 제어부담이 줄어드는데, 이는 정현적으로 변화하는 지령 전압에 대해서 라이징(rising) 및 폴링(falling)시 상전류에 의한 충방전 양상에 비대칭이 발생하여 별도의 캐패시터 전압 편차 보상 없이도 전압 편차가 자연스럽게 줄어들기 때문이다.

도 11의 (a)는 CVCF 인버터의 worst case로써 pf=1일 때의 시뮬레이션 결과이다. 파형의 각 행은 다음의 순서와 같다. Vdc1, Vdc2, Vdc3: 직렬 연결된 DClink단 캐패시터 전압, dcomp12_3, dcomp1_23: 캐패시터 전압 편차 보상 파라미터, Vrs, Vst, Vtr: 부하측 선간 전압, Ir, Is, It: 출력 상전류, PWM_OP, Carrier: OP상의 PWM 지령 전압과 삼각 반송파, Vop, Vqr: OP, QR 레그 전압 순이다. Vrs, Vst, Vtr의 THD는 0.9%미만, Ir, Is, It의 THD는 0.9% 미만으로 일반적인 보조전원장치의 기본 사양을 만족시키고 있다. 직렬 연결된 DC-link단 사이의 전압 편차는 최대 2V 미만으로 나타났다.

도 11의 (b)는 CVCF 인버터의 IGBT, 클램핑 다이오드의 전류 파형을 나타낸다. 각 행은 다음의 순서와 같다. IO_upper: O 레그 상단 스위치 전류, IO_lower: O 레그 하단 스위치, IP_upper: P레그 상단 스위치 전류, IP_lower: P 레그 하단 스위치 전류, IO_clamping_diode: O 레그의 클램핑 다이오드 전류, IP_clamping_diode: P 레그의 클램핑 다이오드 전류 순이다. O, P 상이 전원 전압 반주기마다 번갈아 가면서 클램핑되고 클램핑된 상의 클램핑 다이오드 전류는 0인 것을 확인할 수 있다. 전류 파형의 non-switching 구간으로부터 스위칭, 도통 손실이 크게 감소되리라 예상할 수 있다.

도 12를 참조하면, pf=0.8, 0.6일 때의 시뮬레이션 결과로써 예상대로 잘 동작하고 있는 것을 확인할 수 있다. 즉, 본 실시예의 MNRV DPWM 기반의 CVCF 인버터는 다양한 부하 역률에 대해서 정상 동작하는 것을 알 수 있다.

철도차량 견인용 VVVF 인버터는 다양한 속도, 토크 범위에서 동작하는 추진 전동기를 제어하기 위한 것으로써 전동기의 종류에 따라 다양한 제어 방법이 존재한다.

MNRV DPWM을 활용하는 NPC 4레벨 VVVF 인버터는 영구자석 동기전동기(Permanent Magnet Synchronous Motor, PMSM)를 구동시킨다.

도 13은 본 발명의 일 실시예에 따른 MNRV DPWM을 이용한 4레벨 VVVF 인버터의 회로도이고, 도 14는 본 발명의 일 실시예에 따른 PMSM 구동을 위한 VVVF 인버터의 제어블록도이며, 도 15는 본 발명의 일 실시예에 따른 단상 4레벨 인버터의 과변조 영역 구현 및 지령전압의 크기 V1과 증가된 지령전압 V2의 관계를 나타낸 도면이며, 도 16은 본 발명의 일 실시예에 따른 MNRV DPWM을 이용한 4레벨 VVVF 인버터의 시뮬레이션 파형을 도시한 도면이다. 도 17은 본 발명의 일 실시예에 따른 VVVF 인버터의 주요 파형을 나타낸 도면이다.

PMSM은 주어진 전압, 전류 조건에서 최대한의 성능을 끌어내기 위해 동작 영역에 따라서 저속 영역에서의 단위 전류당 최대 토크 제어(Maximum Torque Per Ampere, MTPA), 고속 영역에서의 약자속(Flux Weaking) 제어를 수행한다.

도 14는 본 실시예의 운전 주파수 영역에 따른 MTPA 및 약자속 제어를 포함한 PMSM 제어 블록도를 나타낸다.

도 14를 참조하면, 전류 제어기의 출력으로 q축 지령 전류를 생성하고 운전주파수 범위에 따라 저속에서는 MTPA, 고속에서는 약자속 제어를 수행하여 d축 지령전류를 생성한 후, dq 회전자 좌표계에서 전류 제어를 수행한 후 공간벡터 변조 및 과변조를 통해 3상 전압형 인버터의 게이트로 PWM 신호를 출력한다. 여기서 전류 제어기는 전동기 극점을 상쇄하도록 PI 제어기의 영점을 조절하는 pole-zero cancellation 기법, 또는 전류 제어기 및 전동기 시스템을 포함한 2차 폐루프 전달 함수를 구한 후 damping 계수와 주파수 대역폭으로 PI 제어기의 계수를 구하는 방법을 사용할 수 있다.

본 실시예에서는 MTPA, 약자속 제어 등 기존의 벡터 제어 기반의 PMSM 제어 방법을 따르되 단상 시스템 적용에 따른 과변조 영역에 대한 수정 사항을 반영하여 PMSM 제어를 수행한다.

철도차량에서는 고속 영역에서 증가된 역기전압에 의해 전류제어를 위한 인버터 출력 전압이 부족하여 과변조 영역을 거쳐서 DC-link 전압 Vdc의 2/π배를 출력하는 1 pulse 모드까지 동작하게 된다. 3상 공간벡터 변조 기법의 선형 영역은 0 ~ Vdc이지만, 단상에서는 삼각 캐리어의 peak를 넘어서면 과변조 영역에 진입하게 되므로 선형 변조 영역은 0 ~ Vdc/2까지로 3상에 비해 배 감소한다.

도 15의 (a)는 단상 4레벨 인버터의 과변조 영역 구현에 대해 설명하고 있다. 지령 전압 V* = V1sinθ이 선형 변조 구간 최대 전압인 Vdc를 넘어서게 되면 인버터 지령 전압 대비 출력 전압이 감소하게 된다. 감소된 출력 전압을 보상하기 위해서 새로운 지령 전압 Vnew* = V2sinθ을 생성하게 되는데 원 지령 전압의 위상각 θ는 유지한 채 크기만 증가하였다. 증가된 V2는 지령 전압의 fundamental 성분의 크기를 유지시키기 위해 기본파 성분 분석을 통해 아래의 수식과 같이 계산된다.

위 수식은 원 지령 전압의 크기 V1과 증가된 지령 전압 V2의 관계를 나타낸 식이고 이를 구간별 curve fitting을 통해 구하면 도 15의 (b)와 같다.

본 실시예에서는, 과변조 영역을 크게 4구간으로 과변조-1, -2, -3, 1 pulse 모드로 구분하였다. 1 pulse 모드를 제외한 과변조-1, -2, -3 모드는 매끄러운 curve fitting을 위해 여러 구간으로 분리되었을 뿐 특성 차이는 없다. 기존 3상 인버터에서는 과변조 영역 2부터 새로운 지령 전압의 위상이 원래 지령 전압의 위상과 차이가 나기 시작하는데 본 실시예에 따르면 과변조-3까지 지령 전압의 위상이 유지가 된다.

도 13은 상기한 과변조 영역을 포함한 저속에서의 MTPA, 고속에서의 약자속 운전을 확인하기 위해 구성한 NPC 4레벨 4레그 방식의 VVVF 인버터 회로이다. 시뮬레이션 조건 및 PMSM 파라미터는 아래의 표 2와 같다.

Vdc [V]	Po [kW]	Rs [mΩ]	Ld [mH]	Lq [mH]	Pole	Cdc [mF]	Back-EMF/krpm [V]	fsw [kHz]
2800	380	80	20	35.627	4	20	932.5468	1

여기서 Po는 정격 출력, Rs는 고정자 저항, Ld, Lq는 각각 d축, q축 인덕턴스, Pole은 극수, Back-EMF/krpm은 1krpm당 역기전압을 의미한다. 인버터 출력단에 연결된 스코트 변압기(40)를 통해 90도 위상차의 2상이 3상으로 변환되어 PMSM를 구동시킨다. CVCF 인버터와 마찬가지로 스코트 변압기(40)를 통해 상변환이 이루어지므로 제어 알고리즘 구현시 dq↔abc 변환 과정이 생략될 수 있다.

스코트 변압기(40)의 권선비를 조절하여 기존과 동일하게 1 pulse모드까지 동작하게 설계하였다. 인버터 rpm 속도 지령 값을 4000까지 주고 다시 영속도까지 줄이는 시뮬레이션을 수행하였다.

시뮬레이션 결과가 도 16의 (a)에 도시되었다. 파형의 각 행은 다음의 순서와 같다. Vdc, Vdc1, Vdc2, Vdc3: DC-link 전압, 직렬 연결된 DC-link단 캐패시터 전압, dcomp12_3, dcomp1_23: 캐패시터 전압 편차 보상 파라미터, Ia, Ib, Ic: 모터 상전류, Idq_ref, Idq: dq축 전류 지령치와 실제 값, n_ref, n: 속도 지령치와 실제 값 (rpm), T_ref, T: 토크 지령치와 실제 값, PWM_AB: AB 상의 PWM 지령 전압, Vab, Vcd: AB, CD 레그 전압 순이다. T > 0인 역행 구간, T = 0인 타행 구간, T < 0인 회생 구간을 확인할 수 있다.

Idq 파형으로부터 저속 영역에서의 MTPA, 고속 영역에서의 약자속 제어가 수행됨을 확인할 수 있다. 저속에서는 디씨링크 캐패시터(10)의 전압 편차 보상 능력이 다소 떨어지는데 최대 전압 편차는 약 80V 수준으로 단위 캐패시터 전압 933.3V에 비하면 8.6% 수준이다. Fig. 11(b)는 VVVF 인버터의 IGBT, 클램핑 다이오드의 전류 파형을 나타낸다. 각 행은 다음의 순서와 같다.

IA_upper: A 레그 상단 스위치 전류, IA_lower: A 레그 하단 스위치 전류, IB_upper: B 레그 상단 스위치 전류, IB_lower: B 레그 하단 스위치 전류, IA_clamping_diode: A 레그의 클램핑 다이오드 전류, IB_clamping_diode: B 레그의 클램핑 다이오드 전류 순이다. A, B 상 중 클램핑된 상의 클램핑 다이오드 전류는 0인 것을 확인할 수 있다. 과변조 영역에서는 본래 스위칭 횟수가 감소하여 손실이 감소되지만 저속 구간에서도 클램핑된 전류로 인해 스위치 손실이 크게 감소될 것으로 예상된다.

상기한 바와 같이, 스코트 변압기(40)의 권선비에 따라 Ma_1ph는 가변하게 되고 Ma_3ph보다 작거나 같도록 설계할 수 있다. 과변조 영역에서는 피드백 전류에 포함된 고조파 성분에 대한 영향을 줄이기 위해서 제어기의 대역폭을 감소시키기 때문에 선형 변조 영역에서의 운전보다 전류 리플 및 토크 리플이 증가하게 된다. 따라서 (1)에서 n < 0.866으로 설계하면 Ma_1ph < Ma_3ph가 되어 상대적으로 선형 변조 영역의 범위가 증가하여 전류 리플, 토크 리플을 줄일 수 있다. 다만, n이 감소하면 인버터 출력 전류가 증가하여 스위치 손실이 증가하게 된다.

도 17의 (a), (b), (c)은 각각 Ma_1ph를 Ma_3ph의 0.5배, 0.866배, 1배수준으로 조절하였을 때의 VVVF 인버터의 주요 파형을 나타낸다. 예측한대로 Ma_1ph를 감소하였을 때 모터 상전류 및 토크리플이 감소한 것을 확인할 수 있다. 즉, 본 실시예의 MNRV DPWM 방식은 스코트 변압기(40)의 권선비를 조절하여 선형 영역을 확장시킬 수 있으므로 토크 리플 저감 등의 설계 자유도를 향상시킨다.

도 18은 본 발명의 일 실시예에 따른 NPC N레벨 인버터의 회로도로서, 도 18을 참조하면, 본 발명의 일 실시예에 따른 NPC N레벨 인버터는 상기한 바와 같이 4레벨 이외에도 좀 더 고차원의 NPC 멀티레벨로의 확장이 가능하다.

도 19는 본 발명의 일 실시예에 따른 NPC n레벨 추진시스템의 회로도로서, 도 19에 도시된 바와 같이, 단상 PWM 인버터, CVCF 인버터, VVVF 인버터를 모두 포함한 철도차량용 추진시스템에도 적용 가능하다. 참고로 도 19에서 PWM 인버터의 경우 단상이므로 (A,B) 2 레그만 있으면 된다.

한편, 표 3에는 여러가지 조합의 추진시스템에 대해서 스위치 내압, 소자수, 변압기 tap 수, 스코트 변압기(40)의 수, 인버터 입력 가선 전류의 THD, CVCF 인버터의 선간 전압의 THD, 상 전류의 THD, 저속 및 고속에서의 전체 시스템 효율을 비교하였다. 본 실시예의 방식은 전력품질이나 효율 측면에서는 기존 방식 대비 뛰어난 것을 확인할 수 있다.

			Conventional	Proposed
Propulsion System Configuration			2 Level	4 Level	6Level	5Level(Conv,CVCF)+3Level(VVVF)
IGBT Voltage Rating[V]			4500(Propulsion), 1200(Auxiliary Power)	1700	1200	1200(Conv, CVCF), 330(VVVF)
THD[%]	Conv	Input Current	4.8	3.3	3.5	3.7
	CVCF	Line-Line Voltage	≤3.3	≤1.6	≤1.8	≤1.5
		Phase Current	≤2	≤0.7	≤1.1	≤0.7
Effieciency[%]		@ Low Speed	94	97.9	97.7	96.4
		@ High Speed	98	99.1	99	98.9

위 다양한 조건에서 확인된 MNRV DPWM 기반의 NPC 멀티레벨 추진시스템의 특징에 대해 요약하고 장단점을 분석하였다.

본 실시예에서의 MNRV DPWM 기반의 멀티레벨 추진시스템은 전원 반주기마다 스위칭하지 않는 소자들이 전체 소자의 절반을 차지하므로 증가한 소자 수를 감안하더라도 기존 2레벨 추진시스템보다도 더 높은 효율을 보여준다. 계단 형태의 전압이 인덕터에 인가되므로 인해 가선 전류 및 CVCF 인버터의 출력 전압, 전류의 THD가 향상되었다.

DPWM 기반 변조 기법의 경우 유효 스위칭 주파수는 연속 스위칭 기반의 기존 방식에 비해 절반에 불과하지만 멀티레벨의 적용으로 오히려 전력 품질이 향상되는 것을 확인할 수 있다. 또한, 단위 스위치당 낮은 스위칭 stress 전압으로 소자의 선택 폭이 넓어졌다. 멀티레벨의 수가 증가할수록 스위치 소자의 내압이 낮아질 수 있으므로 동특성이나 효율이 뛰어난 소자를 선택할 수 있어 더 빠른 스위칭 속도가 가능하고 더 나은 제어 성능이 예상된다.

한편, HVI를 높여서 전체적인 시스템의 전압을 높이고 전류는 낮추는 저전류 설계가 가능하여 전체적인 시스템의 전류 rating이 낮아져서 bus-bar나 커넥팅 와이어 등의 크기 감소, 가격 저감의 효과를 야기한다.

또한, VVVF 인버터 대비 용량은 적은 편이고 스코트 변압기(40)의 권선비를 조절하면 부하 전류보다 인버터 측 출력 전류를 더욱 낮출 수 있기 때문에 저전류 설계가 가능하다. 또한, VVVF 인버터와 DC-link을 공유할 수 있으므로 보조전원용 PWM 인버터를 생략할 수 있고, 주 변압기의 2차측 권선 tap도 줄일 수 있다.

VVVF 인버터는 영속도 (zero 주파수) ~ 가변 속도 (가변 주파수)로 동작하기 때문에 최적화된 변압기 설계가 어려울 수 있다.

다만, 정격 출력이 시작되는 속도 대역의 base 주파수를 살펴보면 CVCF 인버터의 60Hz 보다는 큰 주파수 대역이고 기어비 등을 고려해 base 주파수를 더욱 높게 설계하면 정격 출력 전력에서의 주파수가 높아져서 변압기 사이즈를 줄일 수 있다.

그리고 2 phase 전동기를 사용하면 본 실시예에 따른 4 레그 MNRV DPWM 기반의 VVVF 인버터를 스코트 변압기(40) 없이 바로 전동기에 연결하여 시스템 효율 향상시키고 사이즈를 더욱 줄일 수 있다.

또한, VVVF 인버터를 기존 3레그 3상 인버터로 설계하면 VVVF 인버터 출력의 스코트 변압기(40)는 생략할 수 있다. 따라서 본 실시예에 따른 MNRV DPWM 기반의 NPC 멀티레벨 추진시스템은 기존의 2레벨 추진시스템 대비 더 나은 전력 품질과 높은 효율 등 많은 장점을 보유하고 있으며 스코트 변압기(40)의 턴비를 조절하여 추진용 인버터 출력의 선형 영역을 확대 하는 등 의 설계 자유도를 높일 수 있다. 또한 고전압 저전류 시스템 설계로 전체적인 시스템의 전류 rating을 크게 저감할 수 있고, 적용 가능한 멀티레벨의 수에 제한이 없으며 다양한 파워 스택의 조합이 가능함을 확인하였다. 철도차량 추진시스템보다 더 큰 용량의 파워시스템에 더 높은 멀티레벨 시스템을 설계한다면 입력 주 변압기의 사이즈가 크게 감소하던가 제거될 수도 있다.

본 발명은 도면에 도시된 실시예를 참고로 하여 설명되었으나, 이는 예시적인 것에 불과하며 당해 기술이 속하는 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 아래의 특허청구범위에 의하여 정해져야할 것이다.

10: 디씨링크 캐패시터 20: 파워스택
30: 저역 통과 필터 40: 스코트 변압기
50: 부하 100: 제어부
200: 지령전압 출력부 300: PWM 생성 및 데드타임 보상부

Claims (12)

1. 디씨링크 캐패시터에 연결되어 각각이 복수 개의 스위치와 상기 스위치에 연결되는 복수 개의 클램핑 다이오드를 구비하는 복수 개의 레그를 구비하며, 레그 각각의 스위치에 대한 PWM 스위칭을 통해 위상차를 갖는 2개의 상을 생성하는 파워스택;
   디씨링크 캐패시터 간 전압 편차가 감소하도록 전압 편차 보상 파라미터가 설정되어 각 계단 전압마다 상기 보상 파라미터를 연계하여 지령 전압의 위치에 따라 복수 개의 기준전압 벡터를 선정하여 지령 전압의 크기 및 디씨링크 캐패시터의 캐패시터 전압 편차를 조절하는 제어부; 및
   상기 파워스택의 출력단에 연결되어 상기 파워스택으로부터 출력된 2개의 상을 입력받아 위상 지연된 3개의 상을 생성하는 변환부를 포함하고,
   상기 제어부는 디씨링크 캐패시터의 전압을 입력받고, 입력된 전압을 통해 캐패시터 전압 편차를 계산하고, 클램핑 모드를 결정하며, 캐패시터 전압 편차 보상치를 계산하며, 지령전압 벡터가 위치한 영역 중 적어도 일부의 영역에서 3개 이상의 기준벡터를 선정하도록 구성되는 기준벡터를 선정하며, 결정된 클램핑 모드, 상기 전압 편차 보상치 및 상기 지령전압 벡터를 고려하여 선정된 각 기준벡터의 듀티를 계산한 후, 각 기준벡터의 듀티에 따라 PWM 신호 생성을 제어하는 것을 특징으로 하는 NPC 멀티레벨 3상 인버터.
   
2. 제 1 항에 있어서, 상기 파워스택은
   4개의 레그를 구비하고, 4개의 레그 중 2개가 한 세트로 1개의 상을 생성하며, 나머지 2개의 레그가 한 세트로 1개의 상을 생성하는 것을 특징으로 하는 NPC 멀티레벨 3상 인버터.
   
3. 제 1 항에 있어서, 상기 변환부는
   2차측이 상기 파워스택의 출력단과 연결되는 스코트 변압기를 포함하는 것을 특징으로 하는 NPC 멀티레벨 3상 인버터.
   
4. 삭제
5. 제 1 항에 있어서,
   지령전압 벡터가 위치하는 영역은 적어도 3개의 구획으로 구분되되, 최외각 구획에서 선정되는 기준벡터의 개수는 그 다음 구획에서 선정되는 기준벡터의 개수 이하인 것을 특징으로 하는 NPC 멀티레벨 3상 인버터.
   
6. 제 1 항에 있어서, 상기 제어부는
   각 기준벡터를 나타내는 A, B 스위칭 쌍 중 클램핑된 스위칭 상태만을 이용하도록 구성되는 것을 특징으로 하는 NPC 멀티레벨 3상 인버터.
   
7. 제 1 항에 있어서, 상기 제어부는
   디씨링크 캐패시터의 전압을 기준값과 비교하여 클램핑 모드를 결정하되, 짝수 레벨 인버터의 경우 직렬 연결된 디씨링크 캐패시터 중 정 가운데 위치한 디씨링크 캐패시터를 제외한 나머지 디씨링크 캐패시터들과 기준값을 비교하고, 홀수 레벨 인버터의 경우 모든 디씨링크 캐패시터를 기준값과 비교하여 클램핑 모드를 결정하는 것을 특징으로 하는 NPC 멀티레벨 3상 인버터.
   
8. 제 7 항에 있어서, 상기 제어부는
   기준값과 비교되는 디씨링크 캐패시터의 전압 중 상기 기준값과의 차이가 큰 전압을 선정하고, 상기 기준값과 선정된 전압 사이의 차의 부호를 고려하여 클램핑 모드를 결정하는 것을 특징으로 하는 NPC 멀티레벨 3상 인버터.
   
9. 제 1 항에 있어서, 상기 제어부는
   N레벨 인버터의 경우 (N-2)개의 전압 편차 보상치를 계산하는 것을 특징으로 하는 NPC 멀티레벨 3상 인버터.
   
10. 제 9 항에 있어서, 상기 제어부는
    디씨링크 캐패시터 중 적어도 하나 이상의 디씨링크 캐패시터의 전압과 나머지 디씨링크 캐패시터들의 평균전압의 차이를 보상하는 보상치를 계산하는 것을 특징으로 하는 NPC 멀티레벨 3상 인버터.
    
11. 제 1 항에 있어서, 상기 제어부는
    3개 이상의 기준벡터를 선정한 경우에, 선정된 기준벡터 중 0에 가장 가까운 기준벡터의 듀티를 먼저 계산하고, 이를 기준으로 하여 나머지 기준벡터들의 듀티를 계산하는 것을 특징으로 하는 NPC 멀티레벨 3상 인버터.
    
12. 제 11 항에 있어서, 상기 제어부는
    상기 선정된 기준벡터 각각의 전압 크기, 상기 지령전압 벡터의 크기, 상기 전압 편차 보상치에 기초하여 기준이 되는 기준벡터의 듀티를 계산하는 것을 특징으로 하는 NPC 멀티레벨 3상 인버터.

Images