KR102373856B1 - Lead-free solder alloy, electronic circuit board and electronic control unit - Google Patents

Lead-free solder alloy, electronic circuit board and electronic control unit Download PDF

Info

Publication number
KR102373856B1
KR102373856B1 KR1020170115966A KR20170115966A KR102373856B1 KR 102373856 B1 KR102373856 B1 KR 102373856B1 KR 1020170115966 A KR1020170115966 A KR 1020170115966A KR 20170115966 A KR20170115966 A KR 20170115966A KR 102373856 B1 KR102373856 B1 KR 102373856B1
Authority
KR
South Korea
Prior art keywords
lead
solder alloy
less
free solder
weight
Prior art date
Application number
KR1020170115966A
Other languages
Korean (ko)
Other versions
KR20190028985A (en
Inventor
마사야 아라이
다께시 나가노
아쯔시 호리
쯔까사 가쓰야마
유리까 무네가와
Original Assignee
가부시키가이샤 다무라 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 다무라 세이사쿠쇼 filed Critical 가부시키가이샤 다무라 세이사쿠쇼
Priority to KR1020170115966A priority Critical patent/KR102373856B1/en
Publication of KR20190028985A publication Critical patent/KR20190028985A/en
Application granted granted Critical
Publication of KR102373856B1 publication Critical patent/KR102373856B1/en

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24Selection of soldering or welding materials proper
    • B23K35/26Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • B23K35/262Sn as the principal constituent
    • CCHEMISTRY; METALLURGY
    • C22METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22CALLOYS
    • C22C13/00Alloys based on tin
    • C22C13/02Alloys based on tin with antimony or bismuth as the next major constituent
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • H05K3/3463Solder compositions in relation to features of the printed circuit board or the mounting process
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • H05K3/3468Applying molten solder

Abstract

한란의 차가 심하고, 진동이 부하되는 가혹한 환경 하에서도 땜납 접합부의 균열 진전을 억제할 수 있고, 또한 Ni/Pd/Au 도금이나 Ni/Au 도금이 이루어져 있지 않은 전자 부품을 사용하여 땜납 접합을 한 경우에 있어서도 전자 부품과 땜납 접합부의 계면 부근에 있어서의 균열 진전을 억제할 수 있는 납 프리 땜납 합금, 및 당해 납 프리 땜납 합금을 사용하여 형성되는 땜납 접합부를 갖는 전자 회로 기판 및 전자 제어 장치를 제공한다. Ag를 1중량% 이상 4중량% 이하로, Cu를 1중량% 이하로, Sb를 3중량% 이상 5중량% 이하로, Ni를 0.01중량% 이상 0.25중량% 이하 포함하고, 잔부가 Sn을 포함하는 것을 특징으로 하는 납 프리 땜납 합금이다.Crack growth of solder joints can be suppressed even in harsh environments with severe temperature differences and vibration loads Also in the present invention, a lead-free solder alloy capable of suppressing crack propagation in the vicinity of an interface between an electronic component and a solder joint, and an electronic circuit board and an electronic control device having a solder joint formed using the lead-free solder alloy are provided. . 1 wt% or more and 4 wt% or less of Ag, 1 wt% or less of Cu, 3 wt% or more and 5 wt% or less of Sb, 0.01 wt% or more and 0.25 wt% or less of Ni, and the balance contains Sn It is a lead-free solder alloy characterized in that.

Description

납 프리 땜납 합금, 전자 회로 기판 및 전자 제어 장치{LEAD-FREE SOLDER ALLOY, ELECTRONIC CIRCUIT BOARD AND ELECTRONIC CONTROL UNIT}LEAD-FREE SOLDER ALLOY, ELECTRONIC CIRCUIT BOARD AND ELECTRONIC CONTROL UNIT

본 발명은 납 프리 땜납 합금, 및 당해 납 프리 땜납 합금을 사용하여 형성되는 땜납 접합부를 갖는 전자 회로 기판 및 전자 제어 장치에 관한 것이다.The present invention relates to a lead-free solder alloy, and an electronic circuit board and an electronic control device having a solder joint formed using the lead-free solder alloy.

종래부터 프린트 배선판이나 실리콘 웨이퍼와 같은 기판 상에 형성되는 전자 회로에 전자 부품을 접합할 때에는, 땜납 합금을 사용한 땜납 접합 방법이 채용되고 있다. 이 땜납 합금에는 납을 사용하는 것이 일반적이었다. 그러나 환경 부하의 관점에서 RoHS 지령 등에 의해 납의 사용이 제한되었기 때문에, 최근에는 납을 함유하지 않는, 소위 납 프리 땜납 합금에 의한 땜납 접합 방법이 일반화되고 있다.Conventionally, when bonding electronic components to an electronic circuit formed on a substrate such as a printed wiring board or a silicon wafer, a solder bonding method using a solder alloy is employed. It was common to use lead for this solder alloy. However, in view of the environmental load, the use of lead is restricted by the RoHS directive or the like, so in recent years, a solder joining method that does not contain lead, so-called lead-free solder alloy, has become common.

이 납 프리 땜납 합금으로서는, 예를 들어 Sn-Cu계, Sn-Ag-Cu계, Sn-Bi계, Sn-Zn계 땜납 합금 등이 잘 알려져 있다. 그 중에서도 텔레비전, 휴대 전화 등에 사용되는 민생용 전자 기기나 자동차에 탑재되는 차량 탑재용 전자 기기에는, Sn-3Ag-0.5Cu 땜납 합금이 많이 사용되고 있다.As this lead-free solder alloy, Sn-Cu type, Sn-Ag-Cu type, Sn-Bi type, Sn-Zn type solder alloy etc. are well known, for example. Among them, Sn-3Ag-0.5Cu solder alloy is often used for consumer electronic devices used for televisions, mobile phones, etc., and vehicle-mounted electronic devices mounted on automobiles.

납 프리 땜납 합금은, 납 함유 땜납 합금과 비교하여 납땜성이 다소 떨어지지만, 플럭스나 납땜 장치의 개량에 의해 이 납땜성의 문제는 커버되고 있다. 그 때문에, 예를 들어 차량 탑재용 전자 회로 기판이라도, 자동차의 차 실내와 같이 한란차는 있지만 비교적 온화한 환경 하에 놓이는 것에 있어서는, Sn-3Ag-0.5Cu 땜납 합금을 사용하여 형성한 땜납 접합부에서도 큰 문제는 발생하고 있지 않다.Although lead-free solder alloys have somewhat inferior solderability compared to lead-containing solder alloys, improvements in flux and soldering equipment have covered this solderability problem. For this reason, for example, even in a vehicle-mounted electronic circuit board, when placed in a relatively mild environment, although there is a temperature difference such as in the interior of an automobile, a solder joint formed using a Sn-3Ag-0.5Cu solder alloy is also a big problem. It's not happening.

그러나 최근에는, 예를 들어 전자 제어 장치에 사용되는 전자 회로 기판과 같이, 엔진 컴파트먼트나 엔진 직재, 모터와의 기전 일체화와 같은 한란차가 특히 심하고(예를 들어 -30℃ 내지 110℃, -40℃ 내지 125℃, -40℃ 내지 150℃와 같은 한란차), 게다가 진동 부하를 받는 가혹한 환경 하에서의 전자 회로 기판의 배치의 검토 및 실용화가 이루어지고 있다. 이와 같은 한란차가 매우 심한 환경 하에서는, 실장된 전자 부품과 기판의 선팽창 계수의 차에 의한 땜납 접합부의 열변위 및 이에 수반되는 응력이 발생하기 쉽다. 그리고 한란차에 의한 소성 변형의 반복은 땜납 접합부에 균열을 야기하기 쉽고, 또한 시간의 경과와 함께 반복하여 부여되는 응력은 상기 균열의 선단 부근에 집중되기 때문에, 당해 균열은 땜납 접합부의 심부까지 횡단적으로 진전하기 쉬워진다. 이와 같이 현저하게 진전된 균열은, 전자 부품과 기판 상에 형성된 전자 회로의 전기적 접속의 절단을 야기해 버린다. 특히 심한 한란차에 더하여 전자 회로 기판에 진동이 부하되는 환경 하에 있어서는, 상기 균열 및 그 진전은 더 발생하기 쉽다.However, in recent years, for example, as with electronic circuit boards used in electronic control devices, temperature differences such as engine compartment, engine fabric, and mechanical integration with motors are particularly severe (eg, -30°C to 110°C, - (due to cold temperatures such as 40°C to 125°C and -40°C to 150°C), and also examination and practical use of the arrangement of electronic circuit boards in harsh environments subjected to vibration loads. Under such an environment where the temperature difference is very severe, thermal displacement of the solder joint due to the difference in the coefficient of linear expansion between the mounted electronic component and the substrate and stress accompanying it are likely to occur. In addition, repeated plastic deformation due to cold temperature difference tends to cause cracks in the solder joint, and since the stress applied repeatedly over time is concentrated near the tip of the crack, the crack crosses to the deep part of the solder joint. Easier to progress The cracks that have remarkably advanced in this way cause breakage of the electrical connection between the electronic component and the electronic circuit formed on the substrate. In particular, in an environment in which vibration is applied to the electronic circuit board in addition to severe cold weather, the cracks and their propagation are more likely to occur.

그 때문에, 상술한 가혹한 환경 하에 놓이는 차량 탑재용 전자 회로 기판 및 전자 제어 장치가 증가되는 가운데, 충분한 균열 진전 억제 효과를 발휘할 수 있는 Sn-Ag-Cu계 땜납 합금에의 요망은, 향후 점점 커질 것이 예상된다.Therefore, while the number of vehicle-mounted electronic circuit boards and electronic control devices placed under the harsh environment described above increases, the demand for a Sn-Ag-Cu-based solder alloy capable of exhibiting a sufficient crack growth suppression effect is expected to increase in the future. It is expected.

또한, 차량 탑재용 전자 회로 기판에 탑재되는 QFP(Quad Flat Package), SOP(Small Outline Package)와 같은 전자 부품의 리드 부분에는, 종래, Ni/Pd/Au 도금이나 Ni/Au 도금이 행해진 부품이 다용되었다. 그러나 최근의 전자 부품의 저비용화나 기판의 다운 사이징화에 수반하여, 리드 부분을 Sn 도금으로 교체한 전자 부품이나 Sn 도금된 하면 전극을 갖는 전자 부품의 검토 및 실용화가 이루어지고 있다.In addition, in the lead portion of electronic components such as QFP (Quad Flat Package) and SOP (Small Outline Package) mounted on vehicle-mounted electronic circuit boards, conventionally Ni/Pd/Au plating or Ni/Au plating is applied. has been used However, with the recent reduction in cost of electronic components and downsizing of substrates, electronic components in which lead parts are replaced with Sn plating or electronic components having Sn-plated lower surface electrodes are being studied and put to practical use.

땜납 접합 시에 있어서, Sn 도금된 전자 부품은, Sn 도금 및 땜납 접합부에 포함되는 Sn과 리드 부분이나 상기 하면 전극에 포함되는 Cu의 상호 확산을 발생시키기 쉽다. 이 상호 확산에 의해, 땜납 접합부와 상기 리드 부분이나 상기 하면 전극의 계면 부근의 영역(이하, 본 명세서에 있어서는 「계면 부근」이라 함)에서, 금속간 화합물인 Cu3Sn층이 요철 형상으로 크게 성장한다. 상기 Cu3Sn층은 원래 단단하여 깨지기 쉬운 성질을 갖고, 또한 요철 형상으로 크게 성장한 Cu3Sn층은 더 깨지기 쉽다. 그 때문에, 특히 상술한 가혹한 환경 하에서는, 상기 계면 부근은 땜납 접합부와 비교하여 균열이 발생하기 쉽고, 또한 발생한 균열은 이것을 기점으로 하여 단숨에 진전하기 때문에, 전기적 단락이 발생하기 쉽다.At the time of soldering, the Sn plated electronic component tends to generate interdiffusion of Sn contained in Sn plating and the solder joint and Cu contained in the lead portion or the lower surface electrode. Due to this interdiffusion, the Cu 3 Sn layer, which is an intermetallic compound, has a large concavo-convex shape in the region near the interface between the solder joint and the lead portion or the lower electrode (hereinafter referred to as “interface vicinity” in this specification). grow up The Cu 3 Sn layer is inherently hard and brittle, and the Cu 3 Sn layer grown to a large concavo-convex shape is more brittle. Therefore, especially under the harsh environment described above, cracks are more likely to occur in the vicinity of the interface compared to the solder joint, and the generated cracks rapidly develop from this as a starting point, so that an electrical short is likely to occur.

따라서, 금후에는 상술한 가혹한 환경 하에서 Ni/Pd/Au 도금이나 Ni/Au 도금이 이루어져 있지 않은 전자 부품을 사용한 경우라도 상기 계면 부근에 있어서의 균열 진전 억제 효과를 발휘할 수 있는 납 프리 땜납 합금에의 요망도 커질 것이 예상된다.Therefore, in the future, even in the case of using an electronic component without Ni/Pd/Au plating or Ni/Au plating under the harsh environment described above, a lead-free solder alloy capable of exhibiting the effect of suppressing crack growth in the vicinity of the interface. Demand is also expected to increase.

지금까지도 Sn-Ag-Cu계 땜납 합금에 Ag나 Bi와 같은 원소를 첨가함으로써 땜납 접합부의 강도와 이에 수반되는 열 피로 특성을 향상시키고, 이에 의해 상기 땜납 접합부의 균열 진전을 억제하는 방법은 몇 가지 개시되어 있다(특허문헌 1 내지 특허문헌 7 참조).Until now, there are several methods for improving the strength of the solder joint and accompanying thermal fatigue characteristics by adding an element such as Ag or Bi to the Sn-Ag-Cu-based solder alloy, thereby suppressing crack growth of the solder joint. It is disclosed (refer patent document 1 - patent document 7).

땜납 합금에 Bi를 첨가한 경우, Bi는 땜납 합금의 원자 배열의 격자에 들어가 Sn과 치환됨으로써 원자 배열의 격자를 왜곡시킨다. 이에 의해 Sn 매트릭스가 강화되어, 합금 강도가 향상되기 때문에, Bi의 첨가에 의한 땜납 균열 진전 특성의 일정한 향상은 예상된다.When Bi is added to the solder alloy, Bi enters the lattice of the atomic arrangement of the solder alloy and is replaced with Sn, thereby distorting the lattice of the atomic arrangement. Thereby, since the Sn matrix is strengthened and the alloy strength is improved, a certain improvement of the solder crack propagation characteristic by the addition of Bi is expected.

그러나 Bi의 첨가에 의해 고강도화된 납 프리 땜납 합금은 연신성이 악화되고, 취성이 강해진다는 단점이 있다. 출원인이 Bi를 첨가한 종래의 납 프리 땜납 합금을 사용하여 기판과 칩 저항 부품을 땜납 접합하고 이것을 한란차가 심한 환경 하에 둔 결과, 칩 저항 부품측에 있는 필렛 부분에 있어서, 칩 저항 부품의 긴 변 방향에 대하여 약 45°의 방향으로부터 균열이 직선 형상으로 생겨 전기적 단락이 발생하였다. 따라서, 특히 한란의 차가 심한 환경 하에 놓이는 차량 탑재용 기판에 있어서는 종래와 같은 Bi 등의 첨가에 의한 고강도화만으로는 균열 진전 억제 효과는 충분하지 않고, 고강도화 외에 새로운 균열 진전 억제 방법의 출현이 요망된다.However, lead-free solder alloys that are strengthened by the addition of Bi have disadvantages in that ductility deteriorates and brittleness becomes stronger. As a result of the applicant using a conventional lead-free solder alloy to which Bi is added to solder the board and the chip resistor component and placing it in an environment with a large temperature difference, in the fillet part on the chip resistor part side, the long side of the chip resistor part A crack was formed in a straight line from a direction of about 45° to the direction, and an electrical short was generated. Therefore, especially in a vehicle-mounted substrate subjected to a severe cold weather environment, the crack growth suppression effect alone by adding Bi or the like as in the prior art is not sufficient.

또한 Ni/Pd/Au 도금이나 Ni/Au 도금이 이루어져 있지 않은 전자 부품을 사용하여 땜납 접합을 한 경우, 상기 계면 부근에서 금속간 화합물인 Cu3Sn층이 요철 형상으로 크게 성장하기 때문에, 이 계면 부근에 있어서의 균열 진전의 억제는 어렵다.In addition, when solder bonding is performed using electronic components that are not plated with Ni/Pd/Au or Ni/Au, the Cu 3 Sn layer, which is an intermetallic compound, grows large in concave-convex shape near the interface. Suppression of crack propagation in the vicinity is difficult.

일본 특허 공개 평5-228685호 공보Japanese Patent Laid-Open No. 5-228685 일본 특허 공개 평9-326554호 공보Japanese Patent Laid-Open No. 9-326554 일본 특허 공개 제2000-190090호 공보Japanese Patent Laid-Open No. 2000-190090 일본 특허 공개 제2000-349433호 공보Japanese Patent Laid-Open No. 2000-349433 일본 특허 공개 제2008-28413호 공보Japanese Patent Laid-Open No. 2008-28413 국제 공개 팸플릿 WO2009/011341호International open pamphlet WO2009/011341 일본 특허 공개 제2012-81521호 공보Japanese Patent Laid-Open No. 2012-81521

본 발명은 상기 과제를 해결하는 것이며, 한란의 차가 심하고, 진동이 부하되는 가혹한 환경 하에서도 땜납 접합부의 균열 진전을 억제할 수 있고, 또한 Ni/Pd/Au 도금이나 Ni/Au 도금이 이루어져 있지 않은 전자 부품을 사용하여 땜납 접합을 한 경우에 있어서도 상기 계면 부근에 있어서의 균열 진전을 억제할 수 있는 납 프리 땜납 합금, 및 당해 납 프리 땜납 합금을 사용하여 형성되는 땜납 접합부를 갖는 전자 회로 기판 및 전자 제어 장치를 제공하는 것을 그 목적으로 한다.The present invention solves the above problems, and it is possible to suppress the crack propagation of the solder joint even in a harsh environment where the difference between cold and cold is severe and vibration is applied, and Ni/Pd/Au plating or Ni/Au plating is not made. A lead-free solder alloy capable of suppressing crack propagation in the vicinity of the interface even when soldering is performed using an electronic component, and an electronic circuit board having a solder joint formed using the lead-free solder alloy, and an electronic device It aims to provide a control device.

(1) 본 발명의 납 프리 땜납 합금은, Ag를 1중량% 이상 4중량% 이하로, Cu를 1중량% 이하로, Sb를 3중량% 이상 5중량% 이하로, Ni를 0.01중량% 이상 0.25중량% 이하 포함하고, 잔부가 Sn을 포함하는 것을 그 특징으로 한다.(1) The lead-free solder alloy of the present invention contains Ag at 1 wt% or more and 4 wt% or less, Cu at 1 wt% or less, Sb at 3 wt% or more and 5 wt% or less, and Ni at 0.01 wt% or more It is characterized in that it contains 0.25 weight% or less, and the remainder contains Sn.

(2) 상기 (1)에 기재된 구성에 있어서, 본 발명의 납 프리 땜납 합금은 Co를 0.001중량% 이상 0.25중량% 이하 더 포함하는 것을 그 특징으로 한다.(2) In the configuration described in (1) above, the lead-free solder alloy of the present invention is characterized in that it further contains 0.001 wt% or more and 0.25 wt% or less of Co.

(3) 상기 (1) 또는 (2)의 구성에 있어서, Sb의 함유량은 3.5중량% 이상 5중량% 이하인 것을 그 특징으로 한다.(3) The structure of said (1) or (2) WHEREIN: It is characterized by the content of Sb being 3.5 weight% or more and 5 weight% or less.

(4) 또한 본 발명의 다른 구성으로서, 본 발명의 납 프리 땜납 합금은, Ag를 1중량% 이상 4중량% 이하로, Cu를 1중량% 이하로, Sb를 3중량% 이상 5중량% 이하로, Ni를 0.01중량% 이상 0.25중량% 이하로, Co를 0.001중량% 이상 0.25중량% 이하 포함하고 잔부가 Sn을 포함하며, Ag와 Cu와 Sb와 Ni와 Co의 각각의 함유량(중량%)이 하기 식 (A) 내지 (D) 모두를 만족시키는 것을 그 특징으로 한다.(4) Further, as another configuration of the present invention, the lead-free solder alloy of the present invention contains 1 wt% or more and 4 wt% or less of Ag, 1 wt% or less of Cu, and 3 wt% or more and 5 wt% or less of Sb with Ni in 0.01 wt% or more and 0.25 wt% or less, Co in 0.001 wt% or more and 0.25 wt% or less, and the balance contains Sn, each content (wt%) of Ag, Cu, Sb, and Ni and Co It is characterized by satisfying all of the following formulas (A) to (D).

1.6≤Ag 함유량+(Cu 함유량/0.5)≤5.4 … A1.6≤Ag content+(Cu content/0.5)≤5.4... A

0.73≤(Ag 함유량/4)+(Sb 함유량/5)≤2.10 … B0.73≤(Ag content/4)+(Sb content/5)≤2.10... B

1.1≤Sb 함유량/Cu 함유량≤11.9 … C1.1≤Sb content/Cu content≤11.9... C

0<(Ni 함유량/0.25)+(Co 함유량/0.25)≤1.19 … D0<(Ni content/0.25)+(Co content/0.25)≤1.19... D

(5) 상기 (1) 내지 (4) 중 어느 하나에 기재된 구성에 있어서, 본 발명의 납 프리 땜납 합금은, In을 6중량% 이하 더 포함하는 것을 그 특징으로 한다.(5) The structure according to any one of (1) to (4) above, wherein the lead-free solder alloy of the present invention further contains 6% by weight or less of In.

(6) 상기 (1) 내지 (5) 중 어느 하나에 기재된 구성에 있어서, 본 발명의 납 프리 땜납 합금은, P, Ga 및 Ge 중 적어도 1종을 합계로 0.001중량% 이상 0.05중량% 이하 더 포함하는 것을 그 특징으로 한다.(6) In the configuration described in any one of (1) to (5) above, the lead-free solder alloy of the present invention contains at least 0.001% by weight or more and 0.05% by weight or less of at least one of P, Ga, and Ge in total. It is characterized by including.

(7) 상기 (1) 내지 (6) 중 어느 하나에 기재된 구성에 있어서, 본 발명의 납 프리 땜납 합금은, Fe, Mn, Cr 및 Mo 중 적어도 1종을 합계로 0.001중량% 이상 0.05중량% 이하 더 포함하는 것을 그 특징으로 한다.(7) In the configuration according to any one of (1) to (6), the lead-free solder alloy of the present invention contains at least one of Fe, Mn, Cr, and Mo in a total of 0.001 wt% or more and 0.05 wt% It is characterized in that it further includes the following.

(8) 본 발명의 전자 회로 기판은, 상기 (1) 내지 (7) 중 어느 하나에 기재된 납 프리 땜납 합금을 사용하여 형성되는 땜납 접합부를 갖는 것을 그 특징으로 한다.(8) The electronic circuit board of the present invention is characterized in that it has a solder joint formed using the lead-free solder alloy according to any one of (1) to (7) above.

(9) 본 발명의 전자 제어 장치는, 상기 (8)에 기재된 전자 회로 기판을 갖는 것을 그 특징으로 한다.(9) The electronic control device of the present invention is characterized in that it has the electronic circuit board according to (8) above.

본 발명의 납 프리 땜납 합금, 및 당해 납 프리 땜납 합금을 사용하여 형성되는 땜납 접합부를 갖는 전자 회로 기판 및 전자 제어 장치는, 한란의 차가 심하고, 진동이 부하되는 가혹한 환경 하에서도 땜납 접합부의 균열 진전을 억제할 수 있고, 또한 Ni/Pd/Au 도금이나 Ni/Au 도금이 이루어져 있지 않은 전자 부품을 사용하여 땜납 접합을 한 경우에 있어서도, 상기 계면 부근에 있어서의 균열 진전을 억제할 수 있다.The lead-free solder alloy of the present invention, and an electronic circuit board and electronic control device having a solder joint formed by using the lead-free solder alloy have a severe temperature difference and crack propagation in the solder joint even under a harsh environment loaded with vibration can be suppressed, and crack propagation in the vicinity of the interface can be suppressed even when solder bonding is performed using an electronic component not subjected to Ni/Pd/Au plating or Ni/Au plating.

도 1은 본 발명의 일 실시 형태에 관한 것이며, 전자 회로 기판의 일부를 도시한 부분 단면도.
도 2는 본 발명의 비교예에 따른 시험 기판에 있어서, 칩 부품의 필렛부에 보이드가 발생한 단면을 나타내는 전자 현미경 사진.
도 3은 본 발명의 실시예 및 비교예에 따른 시험 기판에 있어서, 칩 부품의 전극 아래의 영역 및 필렛이 형성되어 있는 영역을 나타내는, X선 투과 장치를 사용하여 칩 부품측으로부터 촬영한 사진.
BRIEF DESCRIPTION OF THE DRAWINGS It relates to one Embodiment of this invention, The partial sectional drawing which shows a part of an electronic circuit board.
2 is an electron micrograph showing a cross section in which a void is generated in a fillet portion of a chip component in a test board according to a comparative example of the present invention.
Fig. 3 is a photograph taken from the chip component side using an X-ray transmitting device, showing a region under an electrode of the chip component and a region in which fillets are formed in test boards according to Examples and Comparative Examples of the present invention;

이하, 본 발명의 납 프리 땜납 합금, 및 전자 회로 기판 및 전자 제어 장치의 일 실시 형태를 상세하게 설명한다. 또한, 본 발명이 이하의 실시 형태에 한정되지 않는 것은 물론이다.EMBODIMENT OF THE INVENTION Hereinafter, the lead-free solder alloy of this invention, and one Embodiment of an electronic circuit board and an electronic control apparatus are described in detail. In addition, it goes without saying that this invention is not limited to the following embodiment.

(1) 납 프리 땜납 합금(1) Lead-free solder alloy

본 실시 형태의 납 프리 땜납 합금에는, 1중량% 이상 4중량% 이하의 Ag를 함유시킬 수 있다. Ag를 첨가함으로써, 납 프리 땜납 합금의 Sn 입계 중에 Ag3Sn 화합물을 석출시켜, 기계적 강도를 부여할 수 있다.The lead-free solder alloy of this embodiment can contain 1 weight% or more and 4 weight% or less of Ag. By adding Ag, Ag 3 Sn compound can be precipitated in the Sn grain boundary of a lead-free solder alloy, and mechanical strength can be provided.

단, Ag의 함유량이 1중량% 미만인 경우, Ag3Sn 화합물의 석출이 적어, 납 프리 땜납 합금의 기계적 강도 및 내열충격성이 저하되므로 바람직하지 않다. 또한 Ag의 함유량이 4중량%를 초과하면, 납 프리 땜납 합금의 연신성이 저해되어, 이것을 사용하여 형성되는 땜납 접합부가 전자 부품의 전극 박리 현상을 일으킬 우려가 있으므로 바람직하지 않다.However, when the Ag content is less than 1% by weight, precipitation of the Ag 3 Sn compound is small, and the mechanical strength and thermal shock resistance of the lead-free solder alloy are lowered, so it is not preferable. In addition, when the Ag content exceeds 4% by weight, the stretchability of the lead-free solder alloy is impaired, and there is a risk that the solder joint formed using the Ag may cause electrode peeling of the electronic component, which is not preferable.

또한 Ag의 함유량을 2중량% 이상 3.8중량% 이하로 하면, 납 프리 땜납 합금의 강도와 연신성의 밸런스를 보다 양호하게 할 수 있다. 더욱 바람직한 Ag의 함유량은 2.5중량% 이상 3.8중량% 이하이다.Further, when the Ag content is set to 2% by weight or more and 3.8% by weight or less, the balance between strength and ductility of the lead-free solder alloy can be further improved. More preferably, the content of Ag is 2.5 wt% or more and 3.8 wt% or less.

본 실시 형태의 납 프리 땜납 합금에는, 1중량% 이하의 Cu를 함유시킬 수 있다. 이 범위에서 Cu를 첨가함으로써, 전자 회로의 Cu 랜드에 대한 Cu 침식 방지 효과를 발휘함과 함께, Sn 입계 중에 Cu6Sn5 화합물을 석출시킴으로써 납 프리 땜납 합금의 내열충격성을 향상시킬 수 있다.The lead-free solder alloy of this embodiment can contain 1 weight% or less of Cu. By adding Cu in this range, while exhibiting the effect of preventing Cu erosion to Cu land of an electronic circuit, the thermal shock resistance of a lead-free solder alloy can be improved by precipitating Cu 6 Sn 5 compound in Sn grain boundary.

또한, Cu의 함유량을 0.5중량% 내지 1중량%로 하면 양호한 Cu 침식 방지 효과를 발휘할 수 있다. 특히 Cu의 함유량이 0.7중량% 이하인 경우, Cu 랜드에 대한 Cu 침식 방지 효과를 발휘할 수 있음과 함께, 용융 시의 납 프리 땜납 합금의 점도를 양호한 상태로 유지할 수 있어, 리플로우 시에 있어서의 보이드의 발생을 억제하고, 형성하는 땜납 접합부의 내열충격성을 향상시킬 수 있다. 나아가, 용융한 납 프리 땜납 합금의 Sn 결정립계에 미세한 Cu6Sn5가 분산됨으로써, Sn의 결정 방위의 변화를 억제하여, 땜납 접합 형상(필렛 형상)의 변형을 억제할 수 있다.Further, when the content of Cu is set to 0.5% by weight to 1% by weight, a good Cu corrosion prevention effect can be exhibited. In particular, when the content of Cu is 0.7 wt% or less, the effect of preventing Cu erosion on Cu land can be exhibited, and the viscosity of the lead-free solder alloy at the time of melting can be maintained in a good state, and voids at the time of reflow can be maintained. It is possible to suppress the generation of , and improve the thermal shock resistance of the solder joint to be formed. Furthermore, fine Cu 6 Sn 5 is dispersed in the Sn grain boundaries of the molten lead-free solder alloy, thereby suppressing the change in the crystal orientation of Sn and suppressing the deformation of the solder joint shape (fillet shape).

또한 Cu의 함유량이 1중량%를 초과하면, 땜납 접합부의 전자 부품 및 전자 회로 기판과의 계면 근방에 Cu6Sn5 화합물이 석출되기 쉬워져, 접합 신뢰성이나 땜납 접합부의 연신성을 저해할 우려가 있기 때문에 바람직하지 않다.In addition, when the content of Cu exceeds 1% by weight, Cu 6 Sn 5 compound tends to precipitate in the vicinity of the interface between the electronic component and the electronic circuit board in the solder joint, and there is a risk of impairing the bonding reliability or the elongation of the solder joint. It is not preferable because there is

본 실시 형태의 납 프리 땜납 합금에는, 3중량% 이상 5중량% 이하의 Sb를 함유시킬 수 있다. 이 범위에서 Sb를 첨가함으로써, Sn-Ag-Cu계 땜납 합금의 연신성을 저해하지 않고 땜납 접합부의 균열 진전 억제 효과를 향상시킬 수 있다. Sb의 함유량을 3중량% 이상 5중량% 이하, 더욱 바람직하게는 3.5중량% 이상 5중량% 이하로 하면, 균열 진전 억제 효과를 더욱 향상시킬 수 있다.The lead-free solder alloy of this embodiment can contain 3 weight% or more and 5 weight% or less of Sb. By adding Sb within this range, the crack growth suppression effect of the solder joint can be improved without impairing the ductility of the Sn-Ag-Cu-based solder alloy. When the content of Sb is 3% by weight or more and 5% by weight or less, more preferably 3.5% by weight or more and 5% by weight or less, the effect of suppressing crack growth can be further improved.

여기서, 한란의 차가 심한 가혹한 환경 하에 장시간 노출된다고 하는 외부 응력에 견디기 위해서는, 납 프리 땜납 합금의 인성(응력-왜곡 곡선으로 둘러싸인 면적의 크기)을 높여, 연신성을 양호하게 하고, 또한 Sn 매트릭스에 고용하는 원소를 첨가하여 고용 강화를 하는 것이 유효하다고 생각된다. 그리고, 충분한 인성 및 연신성을 확보하면서, 납 프리 땜납 합금의 고용 강화를 행하기 위해서는 Sb가 최적의 원소로 된다.Here, in order to withstand the external stress that is exposed for a long time in a harsh environment with a large temperature difference, the toughness (size of the area surrounded by the stress-strain curve) of the lead-free solder alloy is increased to improve elongation, and also to the Sn matrix. It is considered effective to add an element that dissolves in solid solution to strengthen the solid solution. In addition, Sb is an optimal element for solid solution strengthening of a lead-free solder alloy while ensuring sufficient toughness and ductility.

즉, 실질적으로 모재(본 명세서에 있어서는 납 프리 땜납 합금의 주요한 구성 요소를 가리킴. 이하 동일함)를 Sn으로 하는 납 프리 땜납 합금에 상기 범위에서 Sb를 첨가함으로써, Sn의 결정 격자의 일부가 Sb로 치환되어, 그 결정 격자에 왜곡이 발생한다. 그 때문에, 이와 같은 납 프리 땜납 합금을 사용하여 형성되는 땜납 접합부는, Sn 결정 격자의 일부의 Sb 치환에 의해 상기 결정 중의 전이에 필요한 에너지가 증대되어 그 금속 조직이 강화된다. 나아가, Sn 입계에 미세한 SnSb, ε-Ag3(Sn, Sb) 화합물이 석출됨으로써, Sn 입계의 미끄럼 변형을 방지함으로써 땜납 접합부에 발생하는 균열의 진전을 억제할 수 있다.In other words, by adding Sb in the above range to a lead-free solder alloy in which the base material is substantially Sn (referring to the main constituents of the lead-free solder alloy in this specification, the same applies hereinafter), a part of the crystal lattice of Sn becomes Sb , and distortion occurs in the crystal lattice. Therefore, in the solder joint formed using such a lead-free solder alloy, the energy required for transition in the crystal is increased by Sb substitution of a part of the Sn crystal lattice, and the metal structure thereof is strengthened. Furthermore, by precipitating fine SnSb and ε-Ag 3 (Sn, Sb) compounds at the Sn grain boundaries, sliding deformation at the Sn grain boundaries is prevented, thereby suppressing the growth of cracks occurring in the solder joint.

또한, Sn-3Ag-0.5Cu 땜납 합금에 비해, 상기 범위에서 Sb를 첨가한 납 프리 땜납 합금을 사용하여 형성한 땜납 접합부의 조직은, 한란의 차가 심한 가혹한 환경 하에 장시간 노출시킨 후에도 Sn 결정이 미세한 상태를 확보하고 있어, 균열이 진전되기 어려운 구조인 것을 확인하였다. 이것은 Sn 입계에 석출되어 있는 SnSb, ε-Ag3(Sn, Sb) 화합물이 한란의 차가 심한 가혹한 환경 하에 장시간 노출시킨 후에 있어서도 땜납 접합부 내에 미세하게 분산되어 있기 때문에, Sn 결정의 조대화가 억제되어 있는 것으로 생각된다. 즉, 상기 범위 내에서 Sb를 첨가한 납 프리 땜납 합금을 사용한 땜납 접합부는, 고온 상태에서는 Sn 매트릭스 중으로의 Sb의 고용이, 저온 상태에서는 SnSb, ε-Ag3(Sn, Sb) 화합물의 석출이 일어나기 때문에, 한란의 차가 심한 가혹한 환경 하에 장시간 노출된 경우에도, 고온 하에서는 고용 강화, 저온 하에서는 석출 강화의 공정이 반복됨으로써, 우수한 내냉열 충격성을 확보할 수 있다고 생각된다.In addition, compared to the Sn-3Ag-0.5Cu solder alloy, the structure of the solder joint formed using the lead-free solder alloy containing Sb in the above range shows that Sn crystals are fine even after prolonged exposure to a harsh environment with a severe cold temperature difference. The state was secured, and it was confirmed that it is a structure in which a crack is hard to propagate. This is because the SnSb, ε-Ag 3 (Sn, Sb) compound deposited at the Sn grain boundary is finely dispersed in the solder joint even after exposure to a harsh environment with a large temperature difference for a long time, so Sn crystal coarsening is suppressed. It is thought that there is That is, in a solder joint using a lead-free solder alloy with Sb added within the above range, the solid solution of Sb in the Sn matrix at a high temperature and the precipitation of the SnSb, ε-Ag 3 (Sn, Sb) compound at a low temperature Therefore, even when exposed for a long time in a harsh environment with a severe cold-difference, the process of solid-solution strengthening under high temperature and precipitation strengthening under low temperature is repeated, so that excellent cold-thermal shock resistance can be ensured.

또한, 상기 범위에서 Sb를 첨가한 납 프리 땜납 합금은, Sn-3Ag-0.5Cu 땜납 합금에 대하여 연신성을 저하시키지 않고 그 강도를 향상시킬 수 있기 때문에, 외부 응력에 대한 충분한 인성을 확보할 수 있고, 잔류 응력도 완화할 수 있다.In addition, since the lead-free solder alloy containing Sb in the above range can improve its strength without lowering the ductility compared to the Sn-3Ag-0.5Cu solder alloy, sufficient toughness against external stress can be secured. and residual stress can be relieved.

여기서, 연신성이 낮은 땜납 합금을 사용하여 형성된 땜납 접합부를 한란의 차가 심한 환경 하에 둔 경우, 반복하여 발생하는 응력은 당해 땜납 접합부의 전자 부품측에 축적되기 쉬워진다. 그 때문에, 심부 균열은 전자 부품의 전극 근방의 땜납 접합부에서 발생하는 경우가 많다. 이 결과, 이 균열 근방의 전자 부품의 전극에 응력이 집중되어 버려, 땜납 접합부가 전자 부품측의 전극을 박리해 버리는 현상이 발생할 수 있다. 그러나 본 실시 형태의 땜납 합금은 상기 범위에서 Sb를 첨가한 것에 의해, Bi와 같은 땜납 합금의 연신성에 영향을 미치는 원소를 함유시켜도 그 자체의 연신성이 저해되기 어렵고, 따라서 상술한 바와 같은 가혹한 환경 하에 장시간 노출된 경우라도 전자 부품의 전극 박리 현상도 억제할 수 있다.Here, when a solder joint formed using a solder alloy having low elongation is placed in an environment with a severe temperature difference, the stress repeatedly generated tends to accumulate on the electronic component side of the solder joint. Therefore, deep cracks often occur in the solder joint in the vicinity of the electrode of the electronic component. As a result, stress is concentrated on the electrode of the electronic component in the vicinity of the crack, and a phenomenon in which the solder joint portion peels the electrode on the side of the electronic component may occur. However, in the solder alloy of the present embodiment, by adding Sb within the above range, even if an element that affects the elongation of the solder alloy such as Bi is contained, the elongation of the solder alloy itself is hardly inhibited. Even when exposed for a long time under the conditions, it is possible to suppress the electrode peeling phenomenon of electronic components.

또한 Sb의 함유량이 3% 미만인 경우, Sn 결정 격자의 일부에 있어서는 Sb 치환에 의해 결정 중의 전이에 필요한 에너지가 증대되어 그 금속 조직을 고용 강화할 수 있지만, SnSb, ε-Ag3(Sn, Sb) 등의 미세한 화합물은 Sn 입계에 충분히 석출될 수 없다. 그 때문에 이와 같은 땜납 합금을 사용하여 형성한 땜납 접합부를 한란차가 심한 가혹한 환경 하에 장시간 노출시키면 Sn 결정이 비대화되어 균열이 진전되기 쉬운 구조체로 변화되어 버리고, 따라서 땜납 접합부에 충분한 내열 피로 특성을 확보하는 것은 어렵다.In addition, when the content of Sb is less than 3%, in a part of the Sn crystal lattice, the energy required for transition in the crystal increases due to Sb substitution, and the metal structure can be strengthened in solid solution, but SnSb, ε-Ag 3 (Sn, Sb) Such fine compounds cannot be sufficiently precipitated at the Sn grain boundary. Therefore, when a solder joint formed using such a solder alloy is exposed to a harsh environment with a large temperature difference for a long period of time, the Sn crystal becomes enlarged and changes into a structure in which cracks are prone to propagation. it is difficult

또한 Sb의 함유량이 5중량%를 초과하면, 납 프리 땜납 합금의 용융 온도가 상승해 버려, 고온 하에서 Sb가 재고용되기 않게 된다. 그 때문에, 한란의 차가 심한 가혹한 환경 하에 장시간 노출시킨 경우, SnSb, ε-Ag3(Sn, Sb) 화합물에 의한 석출 강화만이 행해지기 때문에, 시간의 경과와 함께 이들 금속간 화합물이 조대화되어, Sn 입계의 미끄럼 변형의 억제 효과가 실효되어 버린다. 또한 이 경우, 납 프리 땜납 합금의 용융 온도의 상승에 의해 전자 부품의 내열 온도도 문제로 되기 때문에, 바람직하지 않다.In addition, when the content of Sb exceeds 5% by weight, the melting temperature of the lead-free solder alloy increases, and Sb is not re-dissolved under high temperature. Therefore, when exposed for a long time in a harsh environment with a severe cold temperature difference, only precipitation strengthening with SnSb, ε-Ag 3 (Sn, Sb) compounds is performed, and these intermetallic compounds become coarse with the passage of time. , the effect of suppressing the sliding strain at the Sn grain boundary is lost. Moreover, in this case, since the heat-resistant temperature of an electronic component also becomes a problem by the rise of the melting temperature of a lead-free solder alloy, it is unpreferable.

본 실시 형태에 있어서의 납 프리 땜납 합금은, 그 구성에 의해, Sb의 함유량을 3중량% 이상 5중량% 이하로 해도, 납 프리 땜납 합금의 용융 온도의 과도한 상승을 억제하고, 또한 형성되는 땜납 접합체에 양호한 강도를 부여한다. 그 때문에, 본 실시 형태의 납 프리 땜납 합금에 있어서는, Bi를 그 필수 원소로 하지 않더라도, 형성되는 땜납 접합부의 균열 진전 억제 효과를 충분히 발휘하는 것이 가능해진다.The lead-free solder alloy in the present embodiment suppresses an excessive rise in the melting temperature of the lead-free solder alloy even when the Sb content is 3% by weight or more and 5% by weight or less due to its configuration, and the solder formed It gives good strength to the joined body. Therefore, in the lead-free solder alloy of the present embodiment, it becomes possible to sufficiently exhibit the crack growth suppression effect of the solder joint to be formed without Bi as its essential element.

본 실시 형태의 납 프리 땜납 합금에는, 0.01중량% 이상 0.25중량% 이하의 Ni를 함유시킬 수 있다. 본 실시 형태의 납 프리 땜납 합금의 구성이면, 이 범위에서 Ni를 첨가함으로써, 용융한 납 프리 땜납 합금 중에 미세한 (Cu, Ni)6Sn5가 형성되어 모재 중에 분산되기 때문에, 땜납 접합부에 있어서의 균열의 진전을 억제하고, 또한 그 내열 피로 특성을 향상시킬 수 있다.The lead-free solder alloy of this embodiment can contain 0.01 weight% or more and 0.25 weight% or less of Ni. In the configuration of the lead-free solder alloy of the present embodiment, by adding Ni within this range, fine (Cu, Ni) 6 Sn 5 is formed in the molten lead-free solder alloy and dispersed in the base material. The growth of cracks can be suppressed, and the thermal fatigue resistance can be improved.

또한, 본 실시 형태의 납 프리 땜납 합금은, Ni/Pd/Au 도금이나 Ni/Au 도금이 이루어져 있지 않은 전자 부품을 땜납 접합하는 경우라도, 땜납 접합 시에 Ni가 상기 계면 부근으로 이동하여 미세한 (Cu, Ni)6Sn5를 형성하기 때문에, 그 계면 부근에 있어서의 Cu3Sn층의 성장을 억제할 수 있어, 상기 계면 부근의 균열 진전 억제 효과를 향상시킬 수 있다.Further, in the lead-free solder alloy of the present embodiment, even when soldering electronic components that are not plated with Ni/Pd/Au or Ni/Au, during solder bonding, Ni moves to the vicinity of the interface and a fine ( Since Cu, Ni) 6 Sn 5 is formed, the growth of the Cu 3 Sn layer in the vicinity of the interface can be suppressed, and the crack growth suppression effect in the vicinity of the interface can be improved.

단, Ni의 함유량이 0.01중량% 미만이면, 상기 금속간 화합물의 개질 효과가 불충분해지기 때문에, 상기 계면 부근의 균열 억제 효과는 충분히는 얻어지기 어렵다. 또한 Ni의 함유량이 0.25중량%를 초과하면, 종래의 Sn-3Ag-0.5Cu 합금에 비해 과냉각이 발생하기 어려워져, 땜납 합금이 응고되는 타이밍이 빨라져 버린다. 그 때문에, 형성되는 땜납 접합부의 필렛에서는, 땜납 합금의 용융 중에 밖으로 빠져나가려고 한 가스가 그 안에 남은 채로 응고되어 버려, 필렛 중에 가스에 의한 구멍(보이드)이 발생해 버리는 케이스가 확인된다. 이 필렛 중의 보이드는, 특히 -40℃ 내지 140℃, -40℃ 내지 150℃라는 한란차가 심한 환경 하에서 땜납 접합부의 내열 피로 특성을 저하시켜 버린다.However, when the content of Ni is less than 0.01% by weight, the effect of modifying the intermetallic compound becomes insufficient, so that the crack suppression effect in the vicinity of the interface cannot be sufficiently obtained. In addition, when the content of Ni exceeds 0.25% by weight, overcooling is less likely to occur compared to the conventional Sn-3Ag-0.5Cu alloy, and the timing at which the solder alloy is solidified becomes faster. For this reason, in the fillet of the solder joint to be formed, a case is confirmed in which the gas that has tried to escape during the melting of the solder alloy is solidified while remaining therein, and a hole (void) is generated by the gas in the fillet. The voids in the fillet deteriorate the thermal fatigue resistance properties of the solder joint, especially under the severe cold temperature difference of -40°C to 140°C and -40°C to 150°C.

또한, 상술한 바와 같이 Ni는 필렛 중에 보이드를 발생시키기 쉬운 것이지만, 본 실시 형태의 납 프리 땜납 합금의 구성에 있어서는, Ni와 다른 원소의 함유량의 밸런스로부터, Ni를 0.25중량% 이하 함유시켜도 상기 보이드의 발생을 억제할 수 있다.Further, as described above, although Ni tends to generate voids in the fillet, in the configuration of the lead-free solder alloy of the present embodiment, from the balance of the content of Ni and other elements, even if Ni is contained in 0.25 wt% or less, the voids can prevent the occurrence of

또한 Ni의 함유량을 0.01중량% 이상 0.15중량% 이하로 하면 양호한 상기 계면 부근의 균열 진전 억제 효과 및 내열 피로 특성을 향상시키면서, 보이드 발생의 억제를 향상시킬 수 있다.Further, when the Ni content is set to 0.01% by weight or more and 0.15% by weight or less, suppression of void generation can be improved while improving the good crack growth suppression effect in the vicinity of the interface and thermal fatigue resistance properties.

본 실시 형태의 납 프리 땜납 합금에는, Ni 외에 0.001중량% 이상 0.25중량% 이하의 Co를 함유시킬 수 있다. 본 실시 형태의 납 프리 땜납 합금의 구성이면, 이 범위에서 Co를 첨가함으로써, Ni 첨가에 의한 상기 효과를 높임과 함께 용융한 납 프리 땜납 합금 중에 미세한 (Cu, Co)6Sn5가 형성되어 모재 중에 분산되기 때문에, 땜납 접합부의 크리프 변형의 억제 및 균열의 진전을 억제하면서, 특히 한란차가 심한 환경 하에서도 땜납 접합부의 내열 피로 특성을 향상시킬 수 있다.The lead-free solder alloy of this embodiment can contain 0.001 weight% or more and 0.25 weight% or less of Co other than Ni. In the configuration of the lead-free solder alloy of the present embodiment, by adding Co within this range, the above effect by adding Ni is enhanced, and fine (Cu, Co) 6 Sn 5 is formed in the molten lead-free solder alloy and the base material Since it is dispersed in the inside, it is possible to improve the thermal fatigue resistance properties of the solder joint, particularly in an environment with a severe temperature difference, while suppressing creep deformation and crack propagation of the solder joint.

또한, 본 실시 형태의 납 프리 땜납 합금은, Ni/Pd/Au 도금이나 Ni/Au 도금이 이루어져 있지 않은 전자 부품을 땜납 접합하는 경우라도, Ni 첨가에 의한 상기 효과를 높임과 함께, Co가 땜납 접합 시에 상기 계면 부근으로 이동하여 미세한 (Cu, Co)6Sn5를 형성하기 때문에, 그 계면 부근에 있어서의 Cu3Sn층의 성장을 억제할 수 있어, 상기 계면 부근의 균열 진전 억제 효과를 향상시킬 수 있다.Further, in the lead-free solder alloy of the present embodiment, even in the case of soldering electronic components not subjected to Ni/Pd/Au plating or Ni/Au plating, the above effect by adding Ni is enhanced, and Co is a solder Since they move to the vicinity of the interface during bonding to form fine (Cu, Co) 6 Sn 5 , the growth of the Cu 3 Sn layer in the vicinity of the interface can be suppressed, and the effect of suppressing crack growth in the vicinity of the interface is reduced. can be improved

단, Co의 함유량이 0.001중량% 미만이면, 상기 금속간 화합물의 개질 효과가 불충분해지기 때문에, 상기 계면 부근의 균열 억제 효과는 충분히는 얻어지기 어렵다. 또한 Co의 함유량이 0.25중량%를 초과하면, 종래의 Sn-3Ag-0.5Cu 합금에 비해 과냉각이 발생하기 어려워져, 땜납 합금이 응고되는 타이밍이 빨라져 버린다. 그 때문에, 형성되는 땜납 접합부의 필렛에서는, 땜납 합금의 용융 중에 밖으로 빠져나가려고 한 가스가 그 안에 남은 채로 응고되어 버려, 필렛 중에 가스에 의한 보이드가 발생해 버리는 케이스가 확인된다. 이 필렛 중의 보이드는, 특히 한란차가 심한 환경 하에서 땜납 접합부의 내열 피로 특성을 저하시켜 버린다.However, when the content of Co is less than 0.001% by weight, the effect of modifying the intermetallic compound becomes insufficient, so that the crack suppression effect in the vicinity of the interface cannot be sufficiently obtained. In addition, when the content of Co exceeds 0.25% by weight, overcooling is less likely to occur compared to the conventional Sn-3Ag-0.5Cu alloy, and the timing at which the solder alloy is solidified is accelerated. For this reason, in the fillet of the solder joint to be formed, a case is confirmed in which the gas that has tried to escape during the melting of the solder alloy is solidified while remaining therein, and voids due to the gas are generated in the fillet. The voids in the fillet deteriorate the thermal fatigue resistance properties of the solder joint, especially in an environment with a large temperature difference.

또한, 상술한 바와 같이 Co는 필렛 중에 보이드를 발생시키기 쉬운 것이지만, 본 실시 형태의 납 프리 땜납 합금의 구성에 있어서는, Co와 다른 원소의 함유량의 밸런스로부터, Co를 0.25중량% 이하 함유시켜도 상기 보이드의 발생을 억제할 수 있다.Further, as described above, Co tends to generate voids in the fillet, but in the configuration of the lead-free solder alloy of the present embodiment, from the balance of the content of Co and other elements, even if Co is contained in 0.25 wt% or less, the voids can prevent the occurrence of

또한 Co의 함유량을 0.001중량% 이상 0.15중량% 이하로 하면 양호한 균열 진전 억제 효과 및 내열 피로 특성을 향상시키면서, 보이드 발생의 억제를 향상시킬 수 있다.Moreover, when content of Co is 0.001 weight% or more and 0.15 weight% or less, suppression of void generation can be improved, improving the favorable crack growth suppression effect and thermal fatigue resistance characteristic.

여기서 본 실시 형태의 납 프리 땜납 합금에 Ni와 Co를 병용하는 경우, Ag와 Cu와 Sb와 Ni와 Co의 각각의 함유량(중량%)은 하기 식 (A) 내지 (D) 모두를 만족시키는 것이 바람직하다.Here, when Ni and Co are used together in the lead-free solder alloy of the present embodiment, the respective contents (wt%) of Ag, Cu, Sb, and Ni and Co must satisfy all of the following formulas (A) to (D) desirable.

1.6≤Ag 함유량+(Cu 함유량/0.5)≤5.4 … A1.6≤Ag content+(Cu content/0.5)≤5.4... A

0.73≤(Ag 함유량/4)+(Sb 함유량/5)≤2.10 … B0.73≤(Ag content/4)+(Sb content/5)≤2.10... B

1.1≤Sb 함유량/Cu 함유량≤11.9 … C1.1≤Sb content/Cu content≤11.9... C

0<(Ni 함유량/0.25)+(Co 함유량/0.25)≤1.19 … D0<(Ni content/0.25)+(Co content/0.25)≤1.19... D

Ag와 Cu와 Sb와 Ni와 Co의 함유량을 상기 범위 내로 함으로써, Bi를 필수 원소로 하지 않더라도, 땜납 접합부의 연신성 저해 및 취성 증대의 억제, 땜납 접합부의 강도 및 열 피로 특성의 향상, 필렛 중에 발생하는 보이드의 억제, 한란의 차가 심한 가혹한 환경 하에 있어서의 땜납 접합부의 균열 진전 억제, Ni/Pd/Au 도금이나 Ni/Au 도금이 이루어져 있지 않은 전자 부품의 땜납 접합 시에 있어서의 상기 계면 부근의 균열 진전 억제 효과 모두를 밸런스 좋게 발휘시킬 수 있어, 땜납 접합부의 신뢰성을 한층 더 향상시킬 수 있다.By making the content of Ag, Cu, Sb, Ni and Co within the above ranges, even if Bi is not an essential element, inhibition of extensibility and increase in brittleness of the solder joint is suppressed, the strength and thermal fatigue properties of the solder joint are improved, and during the fillet Suppression of generated voids, suppression of crack propagation in solder joints under harsh environments with severe cold and fluctuating temperature, and near the interface during solder bonding of electronic components that are not plated with Ni/Pd/Au or Ni/Au. All of the crack growth suppression effects can be exhibited in a well-balanced manner, and the reliability of the solder joint can be further improved.

또한 본 실시 형태의 납 프리 땜납 합금에는, 6중량% 이하의 In을 함유시킬 수 있다. 이 범위 내에서 In을 첨가함으로써, Sb의 첨가에 의해 상승한 납 프리 땜납 합금의 용융 온도를 저하시킴과 함께 균열 진전 억제 효과를 향상시킬 수 있다. 즉, In도 Sb와 마찬가지로 Sn 매트릭스 중에 고용되기 때문에, 납 프리 땜납 합금을 더욱 강화할 수 있을 뿐만 아니라, AgSnIn 및 InSb 화합물을 형성하고 이것을 Sn 입계에 석출시킴으로써 Sn 입계의 미끄럼 변형을 억제하는 효과를 발휘한다.In addition, 6 weight% or less of In can be contained in the lead-free solder alloy of this embodiment. By adding In within this range, the melting temperature of the lead-free solder alloy raised by the addition of Sb can be lowered, and the crack growth suppression effect can be improved. In other words, since In is also dissolved in the Sn matrix like Sb, it is possible to further strengthen the lead-free solder alloy, and by forming AgSnIn and InSb compounds and precipitating them at the Sn grain boundaries, the effect of suppressing the sliding deformation of the Sn grain boundaries is exhibited. do.

본 발명의 땜납 합금에 첨가하는 In의 함유량이 6중량%를 초과하면, 납 프리 땜납 합금의 연신성을 저해함과 함께, 한란의 차가 심한 가혹한 환경 하에 장시간 노출되어 있는 동안에 γ-InSn4가 형성되어, 납 프리 땜납 합금이 자기 변형되어 버리기 때문에 바람직하지 않다.When the content of In added to the solder alloy of the present invention exceeds 6% by weight, the ductility of the lead-free solder alloy is inhibited, and γ-InSn 4 is formed during prolonged exposure to a harsh environment with a severe cold difference. This is not preferable because the lead-free solder alloy is self-deformed.

또한, In의 보다 바람직한 함유량은, 4중량% 이하이고, 1중량% 내지 2중량%가 특히 바람직하다.Moreover, more preferable content of In is 4 weight% or less, and 1 weight% - 2 weight% are especially preferable.

또한 본 실시 형태의 납 프리 땜납 합금에는, P, Ga 및 Ge 중 적어도 1종을 0.001중량% 이상 0.05중량% 이하 함유시킬 수 있다. 이 범위 내에서 P, Ga 및 Ge 중 적어도 1종을 첨가함으로써, 납 프리 땜납 합금의 산화를 방지할 수 있다. 단, 이들 함유량이 0.05중량%를 초과하면 납 프리 땜납 합금의 용융 온도가 상승하고, 또한 땜납 접합부에 보이드가 발생하기 쉬워지기 때문에 바람직하지 않다.In addition, the lead-free solder alloy of this embodiment can contain 0.001 weight% or more and 0.05 weight% or less of at least 1 sort(s) of P, Ga, and Ge. By adding at least one of P, Ga, and Ge within this range, oxidation of the lead-free solder alloy can be prevented. However, when these content exceeds 0.05 weight%, since the melting temperature of a lead-free solder alloy rises and it becomes easy to generate|occur|produce a void in a solder joint part, it is unpreferable.

또한 본 실시 형태의 납 프리 땜납 합금에는, Fe, Mn, Cr 및 Mo 중 적어도 1종을 0.001중량% 이상 0.05중량% 이하 함유시킬 수 있다. 이 범위 내에서 Fe, Mn, Cr 및 Mo 중 적어도 1종을 첨가함으로써, 납 프리 땜납 합금의 균열 진전 억제 효과를 향상시킬 수 있다. 단, 이들 함유량이 0.05중량%를 초과하면 납 프리 땜납 합금의 용융 온도가 상승되고, 또한 땜납 접합부에 보이드가 발생하기 쉬워지기 때문에 바람직하지 않다.In addition, the lead-free solder alloy of this embodiment can contain 0.001 weight% or more and 0.05 weight% or less of at least 1 sort(s) of Fe, Mn, Cr, and Mo. By adding at least one of Fe, Mn, Cr, and Mo within this range, the crack growth suppression effect of the lead-free solder alloy can be improved. However, when these content exceeds 0.05 weight%, since the melting temperature of a lead-free solder alloy rises and it becomes easy to generate|occur|produce a void in a solder joint part, it is unpreferable.

또한, 본 실시 형태의 납 프리 땜납 합금에는, 그 효과를 저해하지 않는 범위에서, 다른 성분(원소), 예를 들어 Cd, Tl, Se, Au, Ti, Si, Al, Mg, Zn, Bi 등을 함유시킬 수 있다. 또한 본 실시 형태의 납 프리 땜납 합금에는, 당연히 불가피 불순물도 포함되는 것이다.In addition, in the lead-free solder alloy of this embodiment, other components (element), for example, Cd, Tl, Se, Au, Ti, Si, Al, Mg, Zn, Bi, etc. can contain. Incidentally, the lead-free solder alloy of the present embodiment naturally also contains unavoidable impurities.

또한 본 실시 형태의 납 프리 땜납 합금은, 그 잔부는 Sn을 포함하는 것이 바람직하다. 또한 바람직한 Sn의 함유량은 83.4중량% 이상 95.99중량% 미만이다.In addition, it is preferable that the balance of the lead-free solder alloy of this embodiment contains Sn. Moreover, content of preferable Sn is 83.4 weight% or more and less than 95.99 weight%.

본 실시 형태의 땜납 접합부의 형성은, 예를 들어 플로우 방법, 땜납 볼에 의한 실장, 솔더 페이스트 조성물을 사용한 리플로우 방법 등, 땜납 접합부를 형성할 수 있는 것이면 어떤 방법을 사용해도 된다. 또한 그 중에서도 특히 솔더 페이스트 조성물을 사용한 리플로우 방법이 바람직하게 사용된다.For the formation of the solder joint of the present embodiment, any method may be used as long as the solder joint can be formed, such as a flow method, mounting with a solder ball, or a reflow method using a solder paste composition. Moreover, especially the reflow method using a solder paste composition is used especially preferably.

(2) 솔더 페이스트 조성물(2) Solder paste composition

이와 같은 솔더 페이스트 조성물로서는, 예를 들어 분말상으로 한 상기 납 프리 땜납 합금과 플럭스를 혼련하여 페이스트상으로 함으로써 제작된다.Such a solder paste composition is produced, for example, by kneading the powdered lead-free solder alloy and flux to form a paste.

이와 같은 플럭스로서는, 예를 들어 수지와, 틱소제와, 활성제와, 용제를 포함하는 플럭스가 사용된다.As such a flux, for example, a flux containing a resin, a thixotropic agent, an activator, and a solvent is used.

상기 수지로서는, 예를 들어 톨유 로진, 검 로진, 우드 로진 등의 로진 및 수소 첨가 로진, 중합 로진, 불균일화 로진, 아크릴산 변성 로진, 말레산 변성 로진 등의 로진 유도체를 포함하는 로진계 수지; 아크릴산, 메타크릴산, 아크릴산의 각종 에스테르, 메타크릴산의 각종 에스테르, 크로톤산, 이타콘산, 말레산, 무수 말레산, 말레산의 에스테르, 무수 말레산의 에스테르, 아크릴로니트릴, 메타크릴로니트릴, 아크릴아미드, 메타크릴아미드, 염화비닐, 아세트산비닐 등 중 적어도 1종의 모노머를 중합하여 이루어지는 아크릴 수지; 에폭시 수지; 페놀 수지 등을 들 수 있다. 이들은 단독으로 또는 복수를 조합하여 사용할 수 있다.Examples of the resin include rosin-based resins including rosin such as tall oil rosin, gum rosin and wood rosin, and rosin derivatives such as hydrogenated rosin, polymerized rosin, heterogeneous rosin, acrylic acid-modified rosin, and maleic acid-modified rosin; Acrylic acid, methacrylic acid, various esters of acrylic acid, various esters of methacrylic acid, crotonic acid, itaconic acid, maleic acid, maleic anhydride, esters of maleic acid, esters of maleic anhydride, acrylonitrile, methacrylonitrile , an acrylic resin formed by polymerizing at least one monomer selected from among acrylamide, methacrylamide, vinyl chloride, and vinyl acetate; epoxy resin; A phenol resin etc. are mentioned. These can be used individually or in combination of plurality.

이들 중에서도 로진계 수지, 그 중에서도 특히 산 변성된 로진에 수소 첨가를 한 수소 첨가 산 변성 로진이 바람직하게 사용된다. 또한 수소 첨가 산 변성 로진과 아크릴 수지의 병용도 바람직하다.Among these, a rosin-based resin, and in particular, a hydrogenated acid-modified rosin obtained by adding hydrogen to an acid-modified rosin is preferably used. Moreover, the combined use of hydrogenated acid-modified rosin and an acrylic resin is also preferable.

상기 수지의 산가는 10mgKOH/g 이상 250mgKOH/g 이하인 것이 바람직하고, 그 배합량은 플럭스 전량에 대하여 10중량% 이상 90중량% 이하인 것이 바람직하다.The resin preferably has an acid value of 10 mgKOH/g or more and 250 mgKOH/g or less, and the blending amount thereof is preferably 10 wt% or more and 90 wt% or less with respect to the total amount of the flux.

상기 틱소제로서는, 예를 들어 수소 첨가 피마자유, 지방산 아미드류, 옥시 지방산류를 들 수 있다. 이들은 단독으로 또는 복수를 조합하여 사용할 수 있다. 상기 틱소제의 배합량은, 플럭스 전량에 대하여 3중량% 이상 15중량% 이하인 것이 바람직하다.Examples of the thixotropic agent include hydrogenated castor oil, fatty acid amides, and oxy fatty acids. These can be used individually or in combination of plurality. It is preferable that the compounding quantity of the said thixo agent is 3 weight% or more and 15 weight% or less with respect to the flux whole quantity.

상기 활성제로서는, 예를 들어 유기 아민의 할로겐화수소염 등의 아민염(무기산염이나 유기산염), 유기산, 유기산염, 유기 아민염을 배합할 수 있다. 더욱 구체적으로는, 디페닐구아니딘 브롬화수소산염, 시클로헥실아민 브롬화수소산염, 디에틸아민염, 산염, 숙신산, 아디프산, 세바스산 등을 들 수 있다. 이들은 단독으로 또는 복수를 조합하여 사용할 수 있다. 상기 활성제의 배합량은, 플럭스 전량에 대하여 5중량% 이상 15중량% 이하인 것이 바람직하다.As said activator, amine salts (an inorganic acid salt and an organic acid salt), such as a hydrogen halide salt of an organic amine, an organic acid, an organic acid salt, and organic amine salt can be mix|blended, for example. More specifically, diphenylguanidine hydrobromide, cyclohexylamine hydrobromide, diethylamine salt, acid salt, succinic acid, adipic acid, sebacic acid, etc. are mentioned. These can be used individually or in combination of plurality. It is preferable that the compounding quantity of the said activator is 5 weight% or more and 15 weight% or less with respect to the total amount of flux.

상기 용제로서는, 예를 들어 이소프로필알코올, 에탄올, 아세톤, 톨루엔, 크실렌, 아세트산에틸, 에틸셀로솔브, 부틸셀로솔브, 글리콜에테르 등을 사용할 수 있다. 이들은 단독으로 또는 복수를 조합하여 사용할 수 있다. 상기 용제의 배합량은, 플럭스 전량에 대하여 20중량% 이상 40중량% 이하인 것이 바람직하다.As said solvent, isopropyl alcohol, ethanol, acetone, toluene, xylene, ethyl acetate, ethyl cellosolve, a butyl cellosolve, glycol ether etc. can be used, for example. These can be used individually or in combination of plurality. It is preferable that the compounding quantity of the said solvent is 20 weight% or more and 40 weight% or less with respect to the flux whole quantity.

상기 플럭스에는, 납 프리 땜납 합금의 산화를 억제할 목적으로 산화 방지제를 배합할 수 있다. 이 산화 방지제로서는, 예를 들어 힌더드 페놀계 산화 방지제, 페놀계 산화 방지제, 비스페놀계 산화 방지제, 폴리머형 산화 방지제 등을 들 수 있다. 그 중에서도 특히 힌더드 페놀계 산화제가 바람직하게 사용된다. 이들은 단독으로 또는 복수를 조합하여 사용할 수 있다. 상기 산화 방지제의 배합량은 특별히 한정되지 않지만, 일반적으로는 플럭스 전량에 대하여 0.5중량% 이상 5중량% 정도 이하인 것이 바람직하다.An antioxidant may be blended with the flux for the purpose of suppressing oxidation of the lead-free solder alloy. As this antioxidant, a hindered phenol type antioxidant, a phenol type antioxidant, a bisphenol type antioxidant, a polymer type antioxidant, etc. are mentioned, for example. Among them, a hindered phenol-based oxidizing agent is particularly preferably used. These can be used individually or in combination of plurality. Although the compounding quantity of the said antioxidant is not specifically limited, Generally, it is preferable that it is 0.5 weight% or more and about 5 weight% or less with respect to the total amount of flux.

상기 플럭스에는, 그 밖의 수지, 및 할로겐, 소광제, 소포제 및 무기 필러 등의 첨가제를 첨가해도 된다.Other resins and additives such as halogen, matting agent, defoaming agent and inorganic filler may be added to the flux.

상기 첨가제의 배합량은, 플럭스 전량에 대하여 10중량% 이하인 것이 바람직하다. 또한 이들의 더욱 바람직한 배합량은 플럭스 전량에 대하여 5중량% 이하이다.It is preferable that the compounding quantity of the said additive is 10 weight% or less with respect to the flux whole quantity. Further, a more preferable blending amount thereof is 5% by weight or less based on the total amount of the flux.

상기 납 프리 땜납 합금과 플럭스의 배합 비율은, 땜납 합금 : 플럭스의 비율로 65 : 35 내지 95 : 5인 것이 바람직하다. 보다 바람직한 배합 비율은 85 : 15 내지 93 : 7이고, 특히 바람직한 배합 비율은 87 : 13 내지 92 : 8이다.The mixing ratio of the lead-free solder alloy and the flux is preferably 65:35 to 95:5 in the solder alloy:flux ratio. A more preferable blending ratio is 85:15 to 93:7, and a particularly preferable blending ratio is 87:13 to 92:8.

(3) 전자 회로 기판(3) electronic circuit board

본 실시 형태의 전자 회로 기판의 구성을 도 1을 사용하여 설명한다. 본 실시 형태의 전자 회로 기판(100)은 기판(1)과, 절연층(2)과, 전극부(3)와, 전자 부품(4)과, 땜납 접합체(10)를 갖는다. 땜납 접합체(10)는 땜납 접합부(6)와 플럭스 잔사(7)를 갖고, 전자 부품(4)은 외부 전극(5)과, 단부(8)를 갖는다.The structure of the electronic circuit board of this embodiment is demonstrated using FIG. The electronic circuit board 100 of this embodiment has the board|substrate 1, the insulating layer 2, the electrode part 3, the electronic component 4, and the solder joint 10. The solder joint 10 has a solder joint 6 and a flux residue 7 , and the electronic component 4 has an external electrode 5 and an end 8 .

기판(1)으로서는, 프린트 배선판, 실리콘 웨이퍼, 세라믹 패키지 기판 등, 전자 부품의 탑재, 실장에 사용되는 것이면 이들에 한하지 않고 기판(1)으로서 사용할 수 있다.As the board|substrate 1, if it is used for mounting and mounting of electronic components, such as a printed wiring board, a silicon wafer, and a ceramic package board|substrate, it can use as the board|substrate 1 without limitation to these.

전극부(3)는 땜납 접합부(6)를 통해 전자 부품(4)의 외부 전극(5)과 전기적으로 접합되어 있다.The electrode part 3 is electrically joined to the external electrode 5 of the electronic component 4 via the solder joint part 6 .

또한 땜납 접합부(6)는 본 실시 형태에 따른 땜납 합금을 사용하여 형성되어 있다.Further, the solder joint portion 6 is formed using the solder alloy according to the present embodiment.

이와 같은 구성을 갖는 본 실시 형태의 전자 회로 기판(100)은 땜납 접합부(6)가 균열 진전 억제 효과를 발휘하는 합금 조성이기 때문에, 땜납 접합부(6)에 균열이 발생한 경우라도 그 균열의 진전을 억제할 수 있다. 특히 전자 부품(4)에 Ni/Pd/Au 도금이나 Ni/Au 도금이 이루어져 있지 않은 경우라도, 땜납 접합부(6)와 전자 부품(4)의 계면 부근에 있어서의 균열 진전 억제 효과도 발휘할 수 있다. 또한 이에 의해 전자 부품(4)의 전극 박리 현상도 억제할 수 있다.Since the electronic circuit board 100 of the present embodiment having such a configuration has an alloy composition in which the solder joint portion 6 exhibits the crack growth suppression effect, even when a crack occurs in the solder joint portion 6, the crack propagation is prevented. can be suppressed In particular, even when the electronic component 4 is not subjected to Ni/Pd/Au plating or Ni/Au plating, the crack growth suppression effect in the vicinity of the interface between the solder joint portion 6 and the electronic component 4 can also be exhibited. . Moreover, the electrode peeling phenomenon of the electronic component 4 can also be suppressed by this.

이와 같은 전자 회로 기판(100)은, 예를 들어 이하와 같이 제작된다.Such an electronic circuit board 100 is manufactured as follows, for example.

우선, 소정의 패턴으로 되도록 형성된 절연층(2) 및 전극부(3)를 구비한 기판(1) 상에, 상기 솔더 페이스트 조성물을 상기 패턴에 따라 인쇄한다.First, on the substrate 1 provided with the insulating layer 2 and the electrode part 3 formed to have a predetermined pattern, the solder paste composition is printed according to the pattern.

계속해서 인쇄 후의 기판(1) 상에 전자 부품(4)을 실장하고, 이것을 230℃ 내지 260℃의 온도에서 리플로우를 행한다. 이 리플로우에 의해 기판(1) 상에 땜납 접합부(6) 및 플럭스 잔사(7)를 갖는 땜납 접합체(10)가 형성됨과 함께, 기판(1)과 전자 부품(4)이 전기적 접합된 전자 회로 기판(100)이 제작된다.Then, the electronic component 4 is mounted on the board|substrate 1 after printing, and this reflows at the temperature of 230 degreeC - 260 degreeC. An electronic circuit in which the substrate 1 and the electronic component 4 are electrically joined while the solder joint 10 having the solder joint portion 6 and the flux residue 7 is formed on the substrate 1 by this reflow. The substrate 100 is manufactured.

또한 이와 같은 전자 회로 기판(100)을 내장함으로써, 본 실시 형태의 전자 제어 장치가 제작된다.Moreover, by incorporating such an electronic circuit board 100, the electronic control device of this embodiment is produced.

[실시예][Example]

이하, 실시예 및 비교예를 들어 본 발명을 상세하게 설명한다. 또한, 본 발명은 이들 실시예에 한정되는 것은 아니다.Hereinafter, the present invention will be described in detail with reference to Examples and Comparative Examples. In addition, this invention is not limited to these Examples.

플럭스의 제작Flux production

이하의 각 성분을 혼련하여, 실시예 및 비교예에 따른 플럭스를 얻었다.The following components were kneaded to obtain fluxes according to Examples and Comparative Examples.

수소 첨가 산 변성 로진(제품명 : KE-604, 아라카와 가가쿠 고교(주)제) 51중량%Hydrogenated acid-modified rosin (product name: KE-604, manufactured by Arakawa Chemical Industries, Ltd.) 51 wt%

경화 피마자유 6중량%6 wt% hydrogenated castor oil

도데칸디오산 10중량%(제품명 : SL-12, 오카무라세이유(주)제)Dodecanedioic acid 10% by weight (Product name: SL-12, manufactured by Okamura Seiyu Co., Ltd.)

말론산 1중량%Malonic acid 1% by weight

디페닐구아니딘 브롬화수소산염 2중량%Diphenylguanidine hydrobromide 2 wt%

힌더드 페놀계 산화 방지제(제품명 : 이르가녹스245, BASF 재팬(주)제) 1중량%1 wt% of hindered phenolic antioxidant (product name: Irganox 245, manufactured by BASF Japan)

디에틸렌글리콜모노헥실에테르 29중량%Diethylene glycol monohexyl ether 29 wt%

솔더 페이스트 조성물의 제작Fabrication of Solder Paste Composition

상기 플럭스 11.0중량%와, 표 1 내지 표 2에 기재된 각 납 프리 땜납 합금의 분말(분말 입경 20㎛ 내지 38㎛) 89.0중량%를 혼합하여, 실시예 1 내지 실시예 24 및 비교예 1 내지 19에 따른 각 솔더 페이스트 조성물을 제작하였다.Examples 1 to 24 and Comparative Examples 1 to 19 were mixed with 11.0 wt% of the flux and 89.0 wt% of each lead-free solder alloy shown in Tables 1 to 2 (powder particle size: 20 µm to 38 µm) Each solder paste composition according to the method was prepared.

Figure 112017088007791-pat00001
Figure 112017088007791-pat00001

Figure 112017088007791-pat00002
Figure 112017088007791-pat00002

(1) 땜납 균열 시험(-40℃ 내지 125℃)(1) Solder crack test (-40°C to 125°C)

ㆍ3.2㎜×1.6㎜ 칩 부품(칩 A)ㆍ3.2mm×1.6mm chip parts (Chip A)

3.2㎜×1.6㎜의 사이즈의 칩 부품(Ni/Sn 도금)과, 당해 사이즈의 칩 부품을 실장할 수 있는 패턴을 갖는 솔더 레지스트 및 상기 칩 부품을 접속하는 전극(1.6㎜×1.2㎜)을 구비한 유리 에폭시 기판과, 동일 패턴을 갖는 두께 150㎛의 메탈 마스크를 준비하였다.A chip component (Ni/Sn plating) having a size of 3.2 mm × 1.6 mm, a solder resist having a pattern capable of mounting a chip component of the size concerned, and an electrode (1.6 mm × 1.2 mm) for connecting the chip component are provided. A single glass epoxy substrate and a metal mask having a thickness of 150 µm having the same pattern were prepared.

상기 유리 에폭시 기판 상에 상기 메탈 마스크를 사용하여 각 솔더 페이스트 조성물을 인쇄하고, 각각 상기 칩 부품을 탑재하였다.Each solder paste composition was printed on the glass epoxy substrate using the metal mask, and the chip components were mounted respectively.

그 후, 리플로우로(제품명 : TNP-538EM, (주)다무라 세이사쿠쇼제)를 사용하여 상기 각 유리 에폭시 기판을 가열하여 각각에 상기 유리 에폭시 기판과 상기 칩 부품을 전기적으로 접합하는 땜납 접합부를 형성하고, 상기 칩 부품을 실장하였다. 이때의 리플로우 조건은, 프리히트를 170℃ 내지 190℃에서 110초간, 피크 온도를 245℃로 하고, 200℃ 이상의 시간이 65초간, 220℃ 이상의 시간이 45초간, 피크 온도로부터 200℃까지의 냉각 속도를 3℃ 내지 8℃/초로 하고, 산소 농도는 1500±500ppm으로 설정하였다.Then, each of the glass epoxy substrates is heated using a reflow furnace (product name: TNP-538EM, manufactured by Tamura Seisakusho Co., Ltd.) to form a solder joint that electrically bonds the glass epoxy substrate and the chip component to each other. formed, and the chip component was mounted. Reflow conditions at this time include preheating at 170°C to 190°C for 110 seconds, peak temperature at 245°C, 200°C or higher for 65 seconds, 220°C or higher for 45 seconds, peak temperature to 200°C The cooling rate was set to 3°C to 8°C/sec, and the oxygen concentration was set to 1500±500 ppm.

다음에, -40℃(30분간) 내지 125℃(30분간)의 조건으로 설정한 냉열 충격 시험 장치(제품명 : ES-76LMS, 히타치 어플라이언스(주)제)를 사용하고, 냉열 충격 사이클을 1,000, 1,500, 2,000, 2,500, 3,000사이클 반복하는 환경 하에 상기 각 유리 에폭시 기판을 각각 노출시킨 후 이것을 취출하여, 각 시험 기판을 제작하였다.Next, using a cold and heat shock test apparatus (product name: ES-76LMS, manufactured by Hitachi Appliances Co., Ltd.) set to the conditions of -40 ° C. (30 minutes) to 125 ° C. (30 minutes), 1,000 cold shock cycles, Each of the glass epoxy substrates was exposed in an environment where 1,500, 2,000, 2,500, and 3,000 cycles were repeated, and then this was taken out to prepare each test substrate.

계속해서 각 시험 기판의 대상 부분을 잘라내고, 이것을 에폭시 수지(제품명 : 에포마운트(주제 및 경화제), 리파인테크(주)제)를 사용하여 밀봉하였다. 또한 습식 연마기(제품명 : TegraPol-25, 마루모토 스트루어스(주)제)를 사용하여 각 시험 기판에 실장된 상기 칩 부품의 중앙 단면을 알 수 있도록 하는 상태로 하고, 형성된 땜납 접합부에 발생한 균열이 땜납 접합부를 완전히 횡단하여 파단에 이르고 있는지 여부를 주사 전자 현미경(제품명 : TM-1000, (주)히타치 하이테크놀러지즈제)을 사용하여 관찰하고, 이하의 기준에서 평가하였다. 그 결과를 표 3 및 표 4에 나타낸다. 또한, 각 냉열 충격 사이클에 있어서의 평가 칩수는 10개로 하였다.Subsequently, the target part of each test board|substrate was cut out, and this was sealed using the epoxy resin (Product name: Epomount (main and hardening agent), Refinetech Co., Ltd. product). In addition, using a wet polisher (product name: TegraPol-25, manufactured by Marumoto Struers Co., Ltd.), in such a state that the central section of the chip component mounted on each test board is known, cracks occurring in the formed solder joint are removed. It was observed using a scanning electron microscope (product name: TM-1000, Hitachi High-Technologies Co., Ltd. product) whether the solder joint part completely crossed and fracture|rupture was observed, and the following criteria evaluated it. The results are shown in Tables 3 and 4. In addition, the number of evaluation chips in each cooling/heat shock cycle was set to 10.

◎ : 3,000사이클까지 땜납 접합부를 완전히 횡단하는 균열이 발생하지 않음◎: No cracks completely crossing the solder joint until 3,000 cycles

○ : 2, 501 내지 3,000사이클 동안에 땜납 접합부를 완전히 횡단하는 균열이 발생○: Cracks completely crossing the solder joint occurred during 2, 501 to 3,000 cycles.

△: 2,001 내지 2, 500사이클 동안에 땜납 접합부를 완전히 횡단하는 균열이 발생Δ: Cracks completely traversing the solder joint occurred during 2,001 to 2,500 cycles

× : 2,000사이클 미만에서 땜납 접합부를 완전히 횡단하는 균열이 발생×: Cracks completely traversing the solder joint occurred in less than 2,000 cycles

ㆍ2.0×1.2㎜ 칩 부품(칩 B)ㆍ2.0×1.2mm chip component (Chip B)

2.0×1.2㎜의 사이즈의 칩 부품(Ni/Sn 도금)과, 당해 사이즈의 칩 부품을 실장할 수 있는 패턴을 갖는 솔더 레지스트 및 상기 칩 부품을 접속하는 전극(1.25㎜×1.0㎜)을 구비한 유리 에폭시 기판을 사용한 것 이외는 3.2㎜×1.6㎜ 칩 부품과 동일 조건에서 시험 기판을 제작하고, 또한 동일한 방법에 의해 평가하였다. 동일 결과를 표 3 및 표 4에 나타낸다.A chip component (Ni/Sn plating) having a size of 2.0 × 1.2 mm, a solder resist having a pattern capable of mounting a chip component of the size concerned, and an electrode (1.25 mm × 1.0 mm) for connecting the chip component Except having used the glass epoxy board|substrate, the test board|substrate was produced on the conditions same as the 3.2 mm x 1.6 mm chip component, and also the same method evaluated. The same results are shown in Tables 3 and 4.

(2) Sn 도금 SON에 있어서의 땜납 균열 시험(2) Solder crack test in Sn plating SON

6㎜×5㎜×0.8t㎜ 사이즈의 1.3㎜ 피치 SON(Small Outline Non-leaded package) 부품(단자수 8핀, 제품명 : STL60N3LLH5, STMicroelectronics사제)과, 당해 SON 부품을 실장할 수 있는 패턴을 갖는 솔더 레지스트 및 상기 SON 부품을 접속하는 전극(메이커 권장 설계에 준거)을 구비한 유리 에폭시 기판과, 그 패턴을 갖는 두께 150㎛의 메탈 마스크를 준비하였다.1.3mm pitch SON (Small Outline Non-leaded Package) component (terminal number: 8 pins, product name: STL60N3LLH5, manufactured by STMicroelectronics) with a size of 6mm×5mm×0.8tmm and a pattern capable of mounting the SON component A glass epoxy substrate provided with a solder resist and an electrode (according to the manufacturer's recommended design) for connecting the SON components, and a metal mask having a thickness of 150 µm having the pattern were prepared.

상기 유리 에폭시 기판 상에 상기 메탈 마스크를 사용하여 각 솔더 페이스트 조성물을 인쇄하고, 각각에 상기 SON 부품을 탑재하였다. 그 후, 냉열 충격 사이클을 1,000, 2,000, 3,000사이클 반복하는 환경 하에 각 유리 에폭시 기판을 두는 것 이외는 상기 땜납 균열 시험 (1)과 동일한 조건에서 상기 유리 에폭시 기판에 냉열 충격을 부여하여, 각 시험 기판을 제작하였다.Each solder paste composition was printed on the glass epoxy substrate using the metal mask, and the SON component was mounted on each. After that, cold and heat shock is applied to the glass epoxy substrate under the same conditions as the solder cracking test (1), except that each glass epoxy substrate is placed under an environment in which the cold and thermal shock cycle is repeated 1,000, 2,000, and 3,000 cycles, and each test The substrate was fabricated.

계속해서 각 시험 기판의 대상 부분을 잘라내고, 이것을 에폭시 수지(제품명 : 에포마운트(주제 및 경화제), 리파인테크(주)제)를 사용하여 밀봉하였다. 또한 습식 연마기(제품명 : TegraPol-25, 마루모토 스트루어스(주)제)를 사용하여 각 시험 기판에 실장된 상기 SON 부품의 중앙 단면을 알 수 있도록 하는 상태로 하고, 땜납 접합부에 발생한 균열이 땜납 접합부를 완전히 횡단하여 파단에 이르고 있는지 여부에 대하여 주사 전자 현미경(제품명 : TM-1000, (주)히타치 하이테크놀러지즈제)을 사용하여 관찰하였다. 이 관찰에 기초하여, 땜납 접합부에 대하여, 땜납 모재(본 명세서에 있어서 땜납 모재란, 땜납 접합부 중 SON 부품의 전극의 계면 및 그 부근 이외의 부분을 가리킴. 이하 동일함. 또한 표 3 및 표 4에 있어서는 간단히 「모재」라고 표기함)에 발생한 균열과, 땜납 접합부와 SON 부품의 전극의 계면(의 금속간 화합물)에 발생한 균열로 나누어 이하와 같이 평가하였다. 그 결과를 표 3 및 표 4에 나타낸다. 또한, 각 냉열 충격 사이클에 있어서의 평가 SON수는 20개로 하고, SON 1개당 게이트 전극의 1단자를 관찰하고, 합계 20단자의 단면을 확인하였다.Subsequently, the target part of each test board|substrate was cut out, and this was sealed using the epoxy resin (Product name: Epomount (main and hardening agent), Refinetech Co., Ltd. product). In addition, using a wet polisher (product name: TegraPol-25, manufactured by Marumoto Struers Co., Ltd.), in such a state that the central section of the SON component mounted on each test board can be seen, cracks occurring in the solder joint are soldered It was observed using a scanning electron microscope (product name: TM-1000, Hitachi High-Technologies Co., Ltd. product) with respect to whether the junction part had crossed completely and had reached|ruptured. Based on this observation, with respect to the solder joint, the solder base material (in this specification, the solder base material refers to a portion of the solder joint other than the interface and vicinity of the electrode of the SON component among the solder joints. The same applies hereafter. Table 3 and Table 4 In , it was divided into cracks generated in the “base material”) and cracks generated at the interface (intermetallic compound) between the solder joint and the electrode of the SON component, and evaluated as follows. The results are shown in Tables 3 and 4. In addition, the number of evaluation SONs in each cooling/heat shock cycle was set to 20, and one terminal of the gate electrode was observed per SON, and the cross section of a total of 20 terminals was confirmed.

·땜납 모재에 발생한 균열Cracks in the solder base material

◎ : 3,000사이클까지 땜납 모재를 완전히 횡단하는 균열이 발생하지 않음◎: No cracks completely crossing the solder base material up to 3,000 cycles

○ : 2,001 내지 3,000사이클 동안에 땜납 모재를 완전히 횡단하는 균열이 발생○: A crack that completely crosses the solder base material occurs during 2001 to 3,000 cycles.

△ : 1, 001 내지 2,000사이클 동안에 땜납 모재를 완전히 횡단하는 균열이 발생△: Cracks completely traversing the solder base material occurred during 1,001 to 2,000 cycles.

× : 1,000사이클 미만에서 땜납 모재를 완전히 횡단하는 균열이 발생×: A crack that completely crosses the solder base material occurs in less than 1,000 cycles

ㆍ땜납 접합부와 SON 부품의 전극의 계면에 발생한 균열ㆍCracks occurring at the interface between the solder joint and the electrode of the SON component

◎ : 3,000사이클까지 상기 계면을 완전히 횡단하는 균열이 발생하지 않음◎: No cracks completely crossing the interface until 3,000 cycles

○ : 2, 001 내지 3,000사이클 동안에 상기 계면을 완전히 횡단하는 균열이 발생○: A crack that completely crosses the interface occurs during 2, 001 to 3,000 cycles.

△ : 1, 001 내지 2,000사이클 동안에 상기 계면을 완전히 횡단하는 균열이 발생Δ: A crack that completely crosses the interface occurs during 1,001 to 2,000 cycles.

× : 1,000사이클 미만에서 상기 계면을 완전히 횡단하는 균열이 발생×: cracks that completely cross the interface occur in less than 1,000 cycles

(3) 땜납 균열 시험(-40℃ 내지 150℃)(3) Solder crack test (-40°C to 150°C)

차량 탑재용 기판 등은 한란차가 매우 심한 가혹한 환경 하에 놓이기 때문에, 이것에 사용되는 땜납 합금은, 이와 같은 환경 하에서도 양호한 균열 진전 억제 효과를 발휘하는 것이 요구된다. 그 때문에, 본 실시예에 따른 땜납 합금이 이와 같은 보다 가혹한 조건 하에서도 당해 효과를 발휘할 수 있는지 여부를 명확하게 하기 위해, 액조식 냉열 충격 시험 장치를 사용하여 -40℃ 내지 150℃의 한란차에 있어서의 땜납 균열 시험을 행하였다. 그 조건은 이하와 같다.Since vehicle-mounted boards and the like are placed in a harsh environment with a very large temperature difference, the solder alloy used therefor is required to exhibit a good crack growth suppression effect even under such an environment. Therefore, in order to clarify whether the solder alloy according to this embodiment can exhibit the effect even under such more severe conditions, a liquid bath type cold-heat shock test apparatus was used to test the temperature difference between -40°C and 150°C. Solder cracking test was performed. The conditions are as follows.

우선 땜납 접합부 형성 후의 각 유리 에폭시 기판을 -40℃(5분간) 내지 150℃(5분간)의 조건으로 설정한 액조식 냉열 충격 시험 장치(제품명 : ETAC WINTECH LT80, 구스모토(주)제)를 사용하여 냉열 충격 사이클을 1,000, 2,000, 3,000사이클 반복하는 환경 하에 노출시키는 것 이외는 상기 땜납 균열 시험 (1)과 동일한 조건에서, 3.2×1.6㎜ 칩 부품 탑재 및 2.0×1.2㎜ 칩 부품 탑재의 각 시험 기판을 제작하였다.First, a liquid bath type cold/heat shock test apparatus (product name: ETAC WINTECH LT80, manufactured by Kusumoto Co., Ltd.) which set the conditions of -40 ° C (5 minutes) to 150 ° C (5 minutes) for each glass epoxy substrate after solder joint formation was performed. Under the same conditions as the solder cracking test (1) above, except for exposing them to an environment in which 1,000, 2,000, and 3,000 cycles of cold and thermal shock cycles were repeated using 3.2 × 1.6 mm chip components and 2.0 × 1.2 mm chip components respectively. A test board was prepared.

계속해서 각 시험 기판의 대상 부분을 잘라내고, 이것을 에폭시 수지(제품명 : 에포마운트(주제 및 경화제), 리파인테크(주)제)를 사용하여 밀봉하였다. 또한 습식 연마기(제품명 : TegraPol-25, 마루모토 스트루어스(주)제)를 사용하여 각 시험 기판에 실장된 상기 칩 부품의 중앙 단면을 알 수 있도록 하는 상태로 하고, 형성된 땜납 접합부에 발생한 균열이 땜납 접합부를 완전히 횡단하여 파단에 이르고 있는지 여부를 주사 전자 현미경(제품명 : TM-1000, (주)히타치 하이테크놀러지즈제)을 사용하여 관찰하고, 이하의 기준에서 평가하였다. 그 결과를 표 3 및 표 4에 나타낸다. 또한, 각 냉열 충격 사이클에 있어서의 평가 칩수는 10개로 하였다.Subsequently, the target part of each test board|substrate was cut out, and this was sealed using the epoxy resin (Product name: Epomount (main and hardening agent), Refinetech Co., Ltd. product). In addition, using a wet polisher (product name: TegraPol-25, manufactured by Marumoto Struers Co., Ltd.), in such a state that the central section of the chip component mounted on each test board is known, cracks occurring in the formed solder joint are removed. It was observed using a scanning electron microscope (product name: TM-1000, Hitachi High-Technologies Co., Ltd. product) whether the solder joint part fully crosses and fractures|ruptures, and the following criteria evaluated it. The results are shown in Tables 3 and 4. In addition, the number of evaluation chips in each cooling/heat shock cycle was set to 10.

◎ : 3,000사이클까지 땜납 접합부를 완전히 횡단하는 균열이 발생하지 않음 ◎: No cracks completely crossing the solder joint until 3,000 cycles

○ : 2, 001 내지 3,000사이클 동안에 땜납 접합부를 완전히 횡단하는 균열이 발생○: Cracks completely crossing the solder joint occurred during 2, 001 to 3,000 cycles.

△ : 1, 001 내지 2,000 사이클 동안에 땜납 접합부를 완전히 횡단하는 균열이 발생△: Cracks completely crossing the solder joint occurred during 1,001 to 2,000 cycles.

× : 1,000사이클 미만에서 땜납 접합부를 완전히 횡단하는 균열이 발생×: Cracks completely traversing the solder joint occurred in less than 1,000 cycles

(4) 보이드 시험(4) Void test

상기 땜납 균열 시험 (1)과 동일한 조건에서, 2.0×1.2㎜ 칩 부품을 탑재한(땜납 접합부를 형성한) 각 시험 기판을 제작하였다.Under the same conditions as the above solder crack test (1), each test board on which a 2.0 x 1.2 mm chip component was mounted (a solder joint was formed) was produced.

계속해서 각 시험 기판의 표면 상태를 X선 투과 장치(제품명 : SMX-160E, (주)시마즈 세이사쿠쇼제)로 관찰하고, 각 시험 기판 중 40개소의 랜드에 있어서, 칩 부품의 전극 아래의 영역(도 3의 파선으로 둘러싼 영역(a))에 차지하는 보이드의 면적률(보이드의 총 면적의 비율. 이하 동일함)과 필렛이 형성되어 있는 영역(도 3의 파선으로 둘러싼 영역(b))에 차지하는 보이드의 면적률의 평균값을 구하고, 각각에 대하여 이하와 같이 평가하였다. 그 결과를 표 3 및 표 4에 나타낸다.Subsequently, the surface state of each test board was observed with an X-ray transmission device (product name: SMX-160E, manufactured by Shimadzu Corporation), and in 40 lands among each test board, the area under the electrode of the chip component. The area ratio of voids (the ratio of the total area of voids, hereinafter the same) to (region (a) surrounded by the broken line in FIG. 3) and the area where the fillet is formed (region (b) surrounded by the broken line in FIG. 3) The average value of the area ratio of the voids occupied was calculated|required, and it evaluated as follows about each. The results are shown in Tables 3 and 4.

◎ : 보이드의 면적률의 평균값이 3% 이하로서, 보이드 발생의 억제 효과가 매우 양호(double-circle): The average value of the area ratio of voids is 3 % or less, and the suppression effect of void generation|occurrence|production is very favorable.

○ : 보이드의 면적률의 평균값이 3% 초과 5% 이하로서, 보이드 발생의 억제 효과가 양호(circle): The average value of the area ratio of a void is more than 3 % and 5 % or less, and the suppression effect of void generation|occurrence|production is favorable.

△ : 보이드의 면적률의 평균값이 5% 초과 8% 이하로서, 보이드 발생의 억제 효과가 충분(triangle|delta): The average value of the area ratio of voids is more than 5 % and 8 % or less, and the inhibitory effect of void generation|occurrence|production is sufficient.

× : 보이드의 면적률의 평균값이 8%를 초과하여, 보이드 발생의 억제 효과가 불충분x: The average value of the area ratio of a void exceeds 8 %, and the inhibitory effect of void generation|occurrence|production is inadequate.

Figure 112017088007791-pat00003
Figure 112017088007791-pat00003

Figure 112017088007791-pat00004
Figure 112017088007791-pat00004

이상에 나타내는 바와 같이, 실시예에 따른 납 프리 땜납 합금을 사용하여 형성한 땜납 접합부는, 한란의 차가 심하고 진동이 부하되는 가혹한 환경 하에 있어도, Bi를 필수 원소로 하지 않더라도, 그 칩의 사이즈를 막론하고, 또한 전극에 Ni/Pd/Au 도금이나 Ni/Au 도금이 이루어져 있는지 여부에 상관없이, 땜납 접합부 및 상기 계면 부근에 있어서의 균열 진전 억제 효과를 발휘할 수 있다. 특히 액조식 냉열 충격 시험 장치를 사용하여 한란의 차를 -40℃ 내지 150℃로 한 매우 가혹한 환경 하에서도, 실시예의 땜납 접합부는 양호한 균열 억제 효과를 발휘하는 것을 알 수 있다.As described above, in the solder joint formed using the lead-free solder alloy according to the embodiment, even under a harsh environment in which the temperature difference is large and vibration is applied, even if Bi is not an essential element, regardless of the size of the chip. Furthermore, the crack growth suppression effect in the vicinity of the solder joint and the interface can be exhibited irrespective of whether the electrode is plated with Ni/Pd/Au or plated with Ni/Au. In particular, it can be seen that the solder joint of the example exhibits a good crack suppression effect even under a very harsh environment in which the difference between cold temperatures is -40°C to 150°C using a liquid bath type cold-heat shock test apparatus.

특히 Ni와 Co를 병용한 실시예 13 내지 실시예 24에 있어서는, 어느 조건 하에 있어서도 양호한 땜납 접합부 및 상기 계면 부근의 균열 진전 억제 효과를 발휘할 수 있다.In particular, in Examples 13 to 24 in which Ni and Co were used in combination, a good solder joint portion and an effect of suppressing crack growth in the vicinity of the interface can be exhibited under any conditions.

또한, 예를 들어 실시예 12나 실시예 15와 같이 Ni나 Co를 0.25중량% 함유시킨 경우라도, 필렛에 있어서의 보이드의 발생을 억제할 수 있다.Moreover, even when it contains 0.25 weight% of Ni or Co like Example 12 and Example 15, generation|occurrence|production of the void in a fillet can be suppressed, for example.

따라서, 한란차가 심하고 또한 이와 같은 땜납 접합부를 갖는 전자 회로 기판은 차량 탑재용 전자 회로 기판과 같은 높은 신뢰성이 요구되는 전자 회로 기판에도 적합하게 사용할 수 있다. 또한 이와 같은 전자 회로 기판은, 보다 한층 더 높은 신뢰성이 요구되는 전자 제어 장치에 적합하게 사용할 수 있다.Accordingly, the electronic circuit board having a large temperature difference and having such a solder joint can be suitably used for an electronic circuit board requiring high reliability, such as an electronic circuit board for use in a vehicle. Moreover, such an electronic circuit board can be used suitably for the electronic control apparatus which further higher reliability is calculated|required.

1 : 기판
2 : 절연층
3 : 전극부
4 : 전자 부품
5 : 외부 전극
6 : 땜납 접합부
7 : 플럭스 잔사
8 : 단부
10 : 땜납 접합체
100 : 전자 회로 기판
1: substrate
2: insulating layer
3: electrode part
4: Electronic Components
5: external electrode
6: Solder joint
7: Flux residue
8 : end
10: solder joint
100: electronic circuit board

Claims (28)

Ag를 2중량% 이상 4중량% 이하로, Cu를 0.5중량% 이상 0.7중량% 이하로, Sb를 3중량% 이상 5중량% 이하로, Ni를 0.01중량% 이상 0.03중량% 이하 포함하고, 잔부가 Sn을 포함하는 것을 특징으로 하는 납 프리 땜납 합금.2 wt% or more and 4 wt% or less of Ag, 0.5 wt% or more and 0.7 wt% or less of Cu, 3 wt% or more and 5 wt% or less of Sb, 0.01 wt% or more and 0.03 wt% or less of Ni, and the remainder A lead-free solder alloy comprising additional Sn. 제1항에 있어서,
Co를 0.001중량% 이상 0.008중량% 이하 더 포함하는 것을 특징으로 하는 납 프리 땜납 합금.
According to claim 1,
A lead-free solder alloy further comprising 0.001% by weight or more and 0.008% by weight or less of Co.
제1항에 있어서,
Sb의 함유량이 3.5중량% 이상 5중량% 이하인 것을 특징으로 하는 납 프리 땜납 합금.
The method of claim 1,
A lead-free solder alloy having a content of Sb of 3.5 wt% or more and 5 wt% or less.
제2항에 있어서,
Sb의 함유량이 3.5중량% 이상 5중량% 이하인 것을 특징으로 하는 납 프리 땜납 합금.
3. The method of claim 2,
A lead-free solder alloy having a content of Sb of 3.5 wt% or more and 5 wt% or less.
Ag를 2중량% 이상 4중량% 이하로, Cu를 0.5중량% 이상 0.7중량% 이하로, Sb를 3.5중량% 이상 5중량% 이하로, Ni를 0.01중량% 이상 0.03중량% 이하로, Co를 0.001중량% 이상 0.008중량% 이하 포함하고 잔부가 Sn을 포함하며,
Ag와 Cu와 Sb와 Ni와 Co의 각각의 함유량(중량%)이 하기 식 (A) 내지 (D) 모두를 만족시키는 것을 특징으로 하는 납 프리 땜납 합금.
3≤Ag 함유량+(Cu 함유량/0.5)≤5.4 … A
1.2≤(Ag 함유량/4)+(Sb 함유량/5)≤2 … B
5≤Sb 함유량/Cu 함유량≤10 … C
0.124≤(Ni 함유량/0.25)+(Co 함유량/0.25)≤0.152 … D
2 wt% or more and 4 wt% or less of Ag, 0.5 wt% or more and 0.7 wt% or less of Cu, 3.5 wt% or more and 5 wt% or less of Sb, 0.01 wt% or more and 0.03 wt% or less of Ni, and Co 0.001% by weight or more and 0.008% by weight or less, and the balance contains Sn,
A lead-free solder alloy characterized in that each content (weight%) of Ag, Cu, Sb, Ni and Co satisfies all of the following formulas (A) to (D).
3≤Ag content+(Cu content/0.5)≤5.4... A
1.2≤(Ag content/4)+(Sb content/5)≤2... B
5≤Sb content/Cu content≤10 ... C
0.124≤(Ni content/0.25)+(Co content/0.25)≤0.152... D
제1항 내지 제5항 중 어느 한 항에 있어서,
In을 6중량% 이하 더 포함하는 것을 특징으로 하는 납 프리 땜납 합금.
6. The method according to any one of claims 1 to 5,
A lead-free solder alloy further comprising 6 wt% or less of In.
제1항 내지 제5항 중 어느 한 항에 있어서,
Ga 및 Ge 중 적어도 1종을 합계로 0.001중량% 이상 0.05중량% 이하 더 포함하는 것을 특징으로 하는 납 프리 땜납 합금.
6. The method according to any one of claims 1 to 5,
A lead-free solder alloy characterized by further comprising 0.001 wt% or more and 0.05 wt% or less of at least one of Ga and Ge in total.
제6항에 있어서,
Ga 및 Ge 중 적어도 1종을 합계로 0.001중량% 이상 0.05중량% 이하 더 포함하는 것을 특징으로 하는 납 프리 땜납 합금.
7. The method of claim 6,
A lead-free solder alloy characterized by further comprising 0.001 wt% or more and 0.05 wt% or less of at least one of Ga and Ge in total.
제1항 내지 제5항 중 어느 한 항에 있어서,
Fe, Mn, Cr 및 Mo 중 적어도 1종을 합계로 0.001중량% 이상 0.05중량% 이하 더 포함하는 것을 특징으로 하는 납 프리 땜납 합금.
6. The method according to any one of claims 1 to 5,
A lead-free solder alloy characterized by further comprising 0.001 wt% or more and 0.05 wt% or less of at least one of Fe, Mn, Cr, and Mo in total.
제6항에 있어서,
Fe, Mn, Cr 및 Mo 중 적어도 1종을 합계로 0.001중량% 이상 0.05중량% 이하 더 포함하는 것을 특징으로 하는 납 프리 땜납 합금.
7. The method of claim 6,
A lead-free solder alloy characterized by further comprising 0.001 wt% or more and 0.05 wt% or less of at least one of Fe, Mn, Cr, and Mo in total.
제7항에 있어서,
Fe, Mn, Cr 및 Mo 중 적어도 1종을 합계로 0.001중량% 이상 0.05중량% 이하 더 포함하는 것을 특징으로 하는 납 프리 땜납 합금.
8. The method of claim 7,
A lead-free solder alloy characterized by further comprising 0.001 wt% or more and 0.05 wt% or less of at least one of Fe, Mn, Cr, and Mo in total.
제8항에 있어서,
Fe, Mn, Cr 및 Mo 중 적어도 1종을 합계로 0.001중량% 이상 0.05중량% 이하 더 포함하는 것을 특징으로 하는 납 프리 땜납 합금.
9. The method of claim 8,
A lead-free solder alloy characterized by further comprising 0.001 wt% or more and 0.05 wt% or less of at least one of Fe, Mn, Cr, and Mo in total.
제1항 내지 제5항 중 어느 한 항에 기재된 납 프리 땜납 합금을 사용하여 형성되는 땜납 접합부를 갖는 것을 특징으로 하는 전자 회로 기판.An electronic circuit board having a solder joint formed using the lead-free solder alloy according to any one of claims 1 to 5. 제12항에 기재된 납 프리 땜납 합금을 사용하여 형성되는 땜납 접합부를 갖는 것을 특징으로 하는 전자 회로 기판.An electronic circuit board having a solder joint formed using the lead-free solder alloy according to claim 12. 제13항에 기재된 전자 회로 기판을 갖는 것을 특징으로 하는 전자 제어 장치.An electronic control device comprising the electronic circuit board according to claim 13 . 제14항에 기재된 전자 회로 기판을 갖는 것을 특징으로 하는 전자 제어 장치.An electronic control device comprising the electronic circuit board according to claim 14 . 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete
KR1020170115966A 2017-09-11 2017-09-11 Lead-free solder alloy, electronic circuit board and electronic control unit KR102373856B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170115966A KR102373856B1 (en) 2017-09-11 2017-09-11 Lead-free solder alloy, electronic circuit board and electronic control unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170115966A KR102373856B1 (en) 2017-09-11 2017-09-11 Lead-free solder alloy, electronic circuit board and electronic control unit

Publications (2)

Publication Number Publication Date
KR20190028985A KR20190028985A (en) 2019-03-20
KR102373856B1 true KR102373856B1 (en) 2022-03-14

Family

ID=66036070

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170115966A KR102373856B1 (en) 2017-09-11 2017-09-11 Lead-free solder alloy, electronic circuit board and electronic control unit

Country Status (1)

Country Link
KR (1) KR102373856B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7133739B1 (en) * 2021-11-30 2022-09-08 株式会社タムラ製作所 Joints, electronic circuit boards and semiconductor packages
JP7079889B1 (en) * 2021-11-30 2022-06-02 株式会社タムラ製作所 Solder alloys, solder joints, solder pastes and semiconductor packages

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2722917B2 (en) 1992-02-21 1998-03-09 松下電器産業株式会社 High temperature solder
JP3643008B2 (en) 1996-02-09 2005-04-27 松下電器産業株式会社 Soldering method
JPH09326554A (en) 1996-06-06 1997-12-16 Matsushita Electric Ind Co Ltd Solder alloy for electrode for joining electronic component and soldering method therefor
JP3363393B2 (en) 1998-12-21 2003-01-08 千住金属工業株式会社 Lead-free solder alloy
TW592872B (en) * 2001-06-28 2004-06-21 Senju Metal Industry Co Lead-free solder alloy
DE10319888A1 (en) 2003-04-25 2004-11-25 Siemens Ag Solder material based on SnAgCu
US8845826B2 (en) 2007-07-13 2014-09-30 Senju Metal Industry Co., Ltd. Lead-free solder for vehicles and a vehicle-mounted electronic circuit using the solder
JP4612661B2 (en) 2007-09-13 2011-01-12 パナソニック株式会社 Electronic component soldering method

Also Published As

Publication number Publication date
KR20190028985A (en) 2019-03-20

Similar Documents

Publication Publication Date Title
JP6677668B2 (en) Lead-free solder alloy, electronic circuit board and electronic control device
KR101925760B1 (en) Lead-free solder alloy, flux composition, solder paste composition, electronic circuit board and electronic control device
JP6047254B1 (en) Lead-free solder alloy, electronic circuit board and electronic control device
CN106001978B (en) Lead-free solder alloy, electronic circuit board, and electronic control device
JP6275178B2 (en) Lead-free solder alloy, electronic circuit board and electronic control device
JP6275305B2 (en) Method of forming solder joint, and electronic circuit board and electronic control device having solder joint formed by the forming method
JP6275318B1 (en) Lead-free solder alloy, electronic circuit board and electronic control device
JP6719443B2 (en) Lead-free solder alloy, electronic circuit mounting board and electronic control unit
JP6230674B2 (en) Lead-free solder alloy, electronic circuit board and electronic control device
JP7133397B2 (en) Lead-free solder alloy, electronic circuit board and electronic control device
JP6125084B1 (en) Solder paste composition, electronic circuit board and electronic control device using lead-free solder alloy
WO2019167705A1 (en) Lead-free solder alloy, electronic circuit mounting board, and electronic control device
KR102373856B1 (en) Lead-free solder alloy, electronic circuit board and electronic control unit
JP6585554B2 (en) Lead-free solder alloy, electronic circuit board and electronic control device
EP3476520B1 (en) Lead-free solder alloy, electronic circuit board, and electronic control device
JP6916243B2 (en) Lead-free solder alloys, electronic circuit boards and electronic control devices
JP6795630B2 (en) Lead-free solder alloys, solder paste compositions, electronic circuit boards and electronic controls
JP6467485B2 (en) Lead-free solder alloy, electronic circuit board and electronic control device
JP6467484B2 (en) Lead-free solder alloy, electronic circuit board and electronic control device
KR20210015600A (en) Lead-free solder alloys, solder pastes, electronic circuit mounting boards and electronic control devices

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant