KR102372995B1 - High density printed circuit board with plating layer and manufacturing method thereof - Google Patents

High density printed circuit board with plating layer and manufacturing method thereof Download PDF

Info

Publication number
KR102372995B1
KR102372995B1 KR1020210045276A KR20210045276A KR102372995B1 KR 102372995 B1 KR102372995 B1 KR 102372995B1 KR 1020210045276 A KR1020210045276 A KR 1020210045276A KR 20210045276 A KR20210045276 A KR 20210045276A KR 102372995 B1 KR102372995 B1 KR 102372995B1
Authority
KR
South Korea
Prior art keywords
plating layer
silver
palladium
plating
layer
Prior art date
Application number
KR1020210045276A
Other languages
Korean (ko)
Other versions
KR20210125436A (en
Inventor
성 욱 전
정보묵
박재승
최동혁
Original Assignee
와이엠티 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 와이엠티 주식회사 filed Critical 와이엠티 주식회사
Publication of KR20210125436A publication Critical patent/KR20210125436A/en
Application granted granted Critical
Publication of KR102372995B1 publication Critical patent/KR102372995B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Chemically Coating (AREA)

Abstract

인쇄회로기판에 형성된 구리층; 상기 구리층 상부에 형성되어 있으며 은 성분을 포함하는 은 도금층; 상기 은 도금층의 상부에 형성되어 있으며 팔라듐 성분을 포함하는 팔라듐 도금층; 및 상기 팔라듐 도금층 상부에 형성되어 있으며 금 성분을 포함하는 금 도금층을 포함하는 도금층이 형성된 고밀도 인쇄회로기판이 제공된다.a copper layer formed on a printed circuit board; a silver plating layer formed on the copper layer and including a silver component; a palladium plating layer formed on the silver plating layer and including a palladium component; and a high-density printed circuit board having a plating layer formed on the palladium plating layer and including a gold plating layer including a gold component.

Description

도금층이 형성된 고밀도 인쇄회로기판 및 그 제조방법{High density printed circuit board with plating layer and manufacturing method thereof}High density printed circuit board with plating layer and manufacturing method thereof

본 명세서에 개시된 기술은 도금층이 형성된 고밀도 인쇄회로기판 및 그 제조방법에 관한 것으로, 더욱 상세하게는 미세회로 구현이 용이하고 우수한 구리 확산 방지층을 형성할 수 있는 고밀도 인쇄회로기판 및 그 도금방법에 관한 것이다.The technology disclosed in the present specification relates to a high-density printed circuit board having a plating layer formed thereon and a method for manufacturing the same, and more particularly, to a high-density printed circuit board capable of easily implementing a microcircuit and forming an excellent copper diffusion prevention layer and a plating method therefor will be.

일반적으로, 고밀도 인쇄회로기판에는 IC칩, RAM 등과 같은 부품과의 실장을 위한 구리층과 반도체와의 와이어 본딩 등을 위한 구리층이 형성되어 있다. 솔더링되어야 할 구리층과 와이어 본딩되어야 할 구리층의 재질은 구리 또는 구리 합금인 것이 일반적이다. 그런데 외부로 노출된 상기 구리층은 시간이 경과함에 따라 산화되고 부식되어 솔더링 및 와이어 본딩이 원활하게 이루어지지 않는 문제점이 있고, 이를 해결하기 위해 상기 구리층에 여러 도금공정이 실시되고 있다.In general, a high-density printed circuit board has a copper layer for mounting with components such as an IC chip, RAM, and the like, and a copper layer for wire bonding with semiconductors. The copper layer to be soldered and the copper layer to be wire-bonded are generally made of copper or a copper alloy. However, the copper layer exposed to the outside is oxidized and corroded over time, so there is a problem in that soldering and wire bonding are not performed smoothly. In order to solve this problem, various plating processes are performed on the copper layer.

종래에 상기 구리층 위에 니켈 또는 팔라듐 또는 금을 도금하여 구리의 산화와 부식을 막고, 솔더링 및 와이어 본딩을 원활하도록 하는 ENIG(Electroless Nickel Immersion Gold) 및 ENEPIG(Electroless Nickel Electroless Palladium Immersion Gold) 등의 기술들이 공개되어 있다. 하지만. 니켈을 포함하는 ENIG 및 ENEPIG 도금 공정은 구리 확산을 비교적 효과적으로 방지하여 부품 실장 신뢰성이 양호한 편이지만, 니켈 도금 시 팔라듐 촉매 사용과 높은 니켈 층 두께때문에 미세회로에 대한 대응력이 떨어지고, 니켈 도금 층의 자성과 높은 저항으로 인하여 전송 신호 손실이 크기 때문에 고주파 통신용 부품의 표면 처리로는 한계가 있다.Conventionally, technologies such as ENIG (Electroless Nickel Immersion Gold) and ENEPIG (Electroless Nickel Electroless Palladium Immersion Gold) that prevent oxidation and corrosion of copper by plating nickel, palladium, or gold on the copper layer, and facilitate soldering and wire bonding are made public But. ENIG and ENEPIG plating processes containing nickel relatively effectively prevent copper diffusion and thus have good component mounting reliability. Due to the high resistance and high transmission signal loss, there is a limit to the surface treatment of high-frequency communication components.

대한민국 등록특허 제10-0773272호Republic of Korea Patent Registration No. 10-0773272 대한민국 등록특허 제10-1883250호Republic of Korea Patent Registration No. 10-1883250

전술한 문제를 해결하기 위하여, 본 명세서에 개시된 기술은 니켈 도금층을 포함하지 않으며 미세회로 대응력이 향상되고 우수한 구리 확산 방지층을 형성할 수 있는 고밀도 인쇄회로기판 및 그 제조방법을 제공한다.In order to solve the above-mentioned problems, the technology disclosed herein provides a high-density printed circuit board that does not include a nickel plating layer, has improved microcircuit responsiveness and can form an excellent copper diffusion barrier layer, and a method for manufacturing the same.

본 명세서에 개시된 기술의 일 측면에 의하면, 인쇄회로기판에 형성된 구리층; 상기 구리층 상부에 형성되어 있으며 은 성분을 포함하는 은 도금층; 상기 은 도금층의 상부에 형성되어 있으며 팔라듐 성분을 포함하는 팔라듐 도금층; 및 상기 팔라듐 도금층 상부에 형성되어 있으며 금 성분을 포함하는 금 도금층을 포함하는 도금층이 형성된 고밀도 인쇄회로기판이 제공된다.According to one aspect of the technology disclosed herein, a copper layer formed on a printed circuit board; a silver plating layer formed on the copper layer and including a silver component; a palladium plating layer formed on the silver plating layer and including a palladium component; and a high-density printed circuit board having a plating layer formed on the palladium plating layer and including a gold plating layer including a gold component.

본 명세서에 개시된 기술의 다른 측면에 의하면, 인쇄회로기판에 형성된 구리층; 상기 구리 층 상부에 형성되어 있으며 은 성분을 포함하는 은 도금층; 상기 은 도금층의 상부에 형성되어 있으며 상기 은 성분과 팔라듐 성분이 혼합된 은-팔라듐 복합 도금층; 및 상기 은-팔라듐 복합 도금층 상부에 형성되어 있으며 금 성분을 포함하는 금 도금층을 포함하는 도금층이 형성된 고밀도 인쇄회로기판이 제공된다.According to another aspect of the technology disclosed herein, a copper layer formed on a printed circuit board; a silver plating layer formed on the copper layer and including a silver component; a silver-palladium composite plating layer formed on the silver plating layer and in which the silver component and the palladium component are mixed; and a high-density printed circuit board having a plating layer formed on the silver-palladium composite plating layer and including a gold plating layer including a gold component.

본 명세서에 개시된 기술의 또 다른 측면에 의하면, (a) 일정 회로 패턴이 형성된 인쇄회로기판을 전처리하는 단계; (b) 상기 인쇄회로기판의 구리층 위에 은 성분을 포함하는 은 도금층을 도금하는 단계; (c) 상기 은 도금층 위에 팔라듐 성분을 포함하는 팔라듐 도금층을 도금하는 단계; 및 (d) 상기 팔라듐 도금층 위에 금 성분을 포함하는 금 도금층을 도금하는 단계를 포함하는 도금층이 형성된 고밀도 인쇄회로기판의 제조방법이 제공된다.According to another aspect of the technology disclosed herein, the method comprising: (a) pre-processing a printed circuit board on which a predetermined circuit pattern is formed; (b) plating a silver plating layer including a silver component on the copper layer of the printed circuit board; (c) plating a palladium plating layer including a palladium component on the silver plating layer; and (d) plating a gold plating layer including a gold component on the palladium plating layer.

상술한 도금층이 형성된 고밀도 인쇄회로기판의 도금층은 미세회로 대응력이 우수하고 우수한 구리 확산 방지층을 가지므로 전자부품의 경박 단소화에 따른 회로의 미세화에 대응 및 솔더 및 와이어 신뢰성이 우수하다. 또한 상술한 고밀도 인쇄회로기판의 도금층은 니켈 층을 포함하지 않아 고주파 신호전송손실을 최소화될 수 있다. 한편 상술한 고밀도 인쇄회로기판의 제조방법에 따르면, 부품 실장 신뢰성이 우수하고 구리 확산 방지 능력이 우수한 도금층이 형성된 고밀도 인쇄회로기판을 용이하게 제조할 수 있다.The plating layer of the high-density printed circuit board on which the above-described plating layer is formed has excellent resistance to microcircuits and has an excellent copper diffusion prevention layer. In addition, since the plating layer of the above-described high-density printed circuit board does not include a nickel layer, high-frequency signal transmission loss can be minimized. Meanwhile, according to the above-described method for manufacturing a high-density printed circuit board, it is possible to easily manufacture a high-density printed circuit board having a plating layer having excellent component mounting reliability and excellent copper diffusion prevention ability.

도 1은 본 명세서에 개시된 기술의 일 구현예에 따른 도금층을 구비한 인쇄회로기판의 단면 구조를 나타낸 도면이다.
도 2는 본 명세서에 개시된 기술의 다른 구현예에 따른 도금층을 구비한 인쇄회로기판의 단면 구조를 나타낸 도면이다.
도 3은 팔라듐 성분 증가에 따른 은-팔라듐 복합 도금층의 성장을 나타낸 도면이다.
도 4는 본 명세서에 개시된 기술의 또 다른 구현예에 따른 은-팔라듐 복합 도금층 및 금 도금층이 도입된 인쇄회로기판의 단면을 나타낸 도면이다.
도 5는 본 명세서에 개시된 기술의 일 구현예에 따른 도금층이 형성된 고밀도 인쇄회로기판의 제조방법을 나타낸다.
도 6은 실시예 2의 도금층을 투과전자현미경(TEM, transmission electron microscopy)으로 분석한 결과이다.
도 7은 실시예 2의 도금층에 대해 원소 성분분석 방법으로 각 층의 성분을 분석한 결과이다.
도 8은 실시예 2의 도금층에 대해 원소 성분분석 맵핑을 이용해 각 층의 성분에 따른 분포를 분석한 결과이다.
1 is a view showing a cross-sectional structure of a printed circuit board having a plating layer according to an embodiment of the technology disclosed herein.
2 is a view showing a cross-sectional structure of a printed circuit board having a plating layer according to another embodiment of the technology disclosed herein.
3 is a view showing the growth of a silver-palladium composite plating layer according to an increase in the palladium component.
4 is a view showing a cross-section of a printed circuit board to which a silver-palladium composite plating layer and a gold plating layer are introduced according to another embodiment of the technology disclosed herein.
5 shows a method of manufacturing a high-density printed circuit board having a plating layer formed thereon according to an embodiment of the technology disclosed herein.
6 is a result of analysis of the plating layer of Example 2 with a transmission electron microscope (TEM, transmission electron microscopy).
7 is a result of analyzing the components of each layer by the elemental component analysis method for the plating layer of Example 2.
8 is a result of analyzing the distribution according to the components of each layer using elemental component analysis mapping for the plating layer of Example 2;

이하에서는 본 명세서에 개시된 기술의의 바람직한 구현예를 상세하게 설명한다. 본 개시된 기술을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐리게 할 수 있다고 판단되는 경우 그 상세한 설명을 생략하기로 한다. 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한, 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있음을 의미한다.Hereinafter, preferred embodiments of the technology disclosed herein will be described in detail. In describing the disclosed technology, if it is determined that a detailed description of a related known technology may obscure the gist of the present invention, the detailed description thereof will be omitted. Throughout the specification, when a part "includes" a certain component, it means that other components may be further included, rather than excluding other components, unless otherwise stated.

본 개시된 기술은 다양한 변환을 가할 수 있고 여러 가지 구현예들을 가질 수 있는 바, 특정 구현예들을 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나 이는 본 개시된 기술을 특정한 구현 형태에 대해 한정하려는 것이 아니며, 본 개시된 기술의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.Since the disclosed technology is capable of various transformations and may have various implementations, specific implementations are illustrated and described in detail in the detailed description. However, this is not intended to limit the presently disclosed technology to a specific implementation form, and should be understood to include all transformations, equivalents, and substitutes included in the spirit and scope of the presently disclosed technology.

본 명세서에 개시된 기술은 여기서 설명되는 구현예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 단지, 여기서 소개되는 구현예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 기술의 기술적 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다. 도면에서 각 장치의 구성요소를 명확하게 표현하기 위하여 상기 구성요소의 폭이나 두께 등의 크기를 다소 확대하여 나타내었다. 전체적으로 도면 설명시 관찰자 시점에서 설명하였고, 일 요소가 다른 요소 위에 또는 상부에 위치하는 것으로 언급되는 경우, 이는 상기 일 요소가 다른 요소 위에 바로 위치하거나 또는 그들 요소들 사이에 추가적인 요소가 개재될 수 있다는 의미를 모두 포함한다. 또한, 해당 분야에서 통상의 지식을 가진 자라면 본 개시된 기술의 기술적 사상을 벗어나지 않는 범위 내에서 본 개시된 기술의 사상을 다양한 다른 형태로 구현할 수 있을 것이다. 그리고 복수의 도면들 상에서 동일 부호는 실질적으로 서로 동일한 요소를 지칭한다.The technology disclosed herein is not limited to the implementations described herein and may be embodied in other forms. However, the embodiments introduced herein are provided so that the disclosed content may be thorough and complete, and the technical spirit of the present technology may be sufficiently conveyed to those skilled in the art. In order to clearly express the components of each device in the drawings, the sizes such as widths and thicknesses of the components are slightly enlarged. In the description of the drawings as a whole, it has been described from an observer's point of view, and when an element is referred to as being positioned above or on top of another element, this indicates that the element may be positioned directly above another element or that an additional element may be interposed between those elements. includes all meanings. In addition, those of ordinary skill in the art will be able to implement the spirit of the presently disclosed technology in various other forms without departing from the technical spirit of the presently disclosed technology. And the same reference numerals in the plurality of drawings refer to elements that are substantially the same as each other.

이하, 첨부한 도면에 의하여 본 명세서에 개시된 기술을 상세히 설명하면 다음과 같다.Hereinafter, the technology disclosed in the present specification will be described in detail with reference to the accompanying drawings.

도 1은 본 명세서에 개시된 기술의 일 구현예에 따른 도금층을 구비한 인쇄회로기판의 단면 구조를 나타낸 도면이다.1 is a view showing a cross-sectional structure of a printed circuit board having a plating layer according to an embodiment of the technology disclosed herein.

일 구현예에 따른 도금층이 형성된 고밀도 인쇄회로기판(100)은 인쇄회로기판(110)에 형성된 구리층(120); 구리층(120) 상부에 형성되어 있으며 은 성분을 포함하는 은 도금층(130); 은 도금층(130)의 상부에 형성되어 있으며 팔라듐 성분을 포함하는 팔라듐 도금층(140); 및 상기 팔라듐 도금층 상부에 형성되어 있으며 금 성분을 포함하는 금 도금층(150)을 포함한다.The high-density printed circuit board 100 on which the plating layer is formed according to an embodiment includes a copper layer 120 formed on the printed circuit board 110 ; a silver plating layer 130 formed on the copper layer 120 and including a silver component; a palladium plating layer 140 formed on the silver plating layer 130 and including a palladium component; and a gold plating layer 150 formed on the palladium plating layer and including a gold component.

구리층(120)은 인쇄회로기판(110)이 일정한 회로 패턴을 가지도록 형성된 것으로, 솔더링 및 와이어본딩을 위하여 형성될 수 있다. 이때 구리층(120)의 형성은 일정 형상을 가지는 패턴 형성의 방법이라면 제한없이 사용될 수 있지만 바람직하게는 포토레지스트를 이용한 리소그래피 방식으로 형성될 수 있다.The copper layer 120 is formed so that the printed circuit board 110 has a predetermined circuit pattern, and may be formed for soldering and wire bonding. In this case, the copper layer 120 may be formed without limitation as long as it is a method of forming a pattern having a predetermined shape, but preferably may be formed by a lithography method using a photoresist.

은 도금층(130)은 이후 팔라듐 성분의 도금 시 구리층(120)을 보호하며 솔더의 퍼짐성을 좋게 하여 솔더링 반응에 뛰어난 특성을 갖는 장점이 있다. 상기 은 성분은 순수한 은(Ag)일 수도 있고 솔더링 특성을 더욱 향상시키기 위해 셀레늄(Se) 또는 납(Pb)이 공석된 은 합금일 수 있다. 이러한 은 합금으로 이루어진 은 도금층(130)의 경우 모세관 현상에 의해 솔더링 특성이 개선되고 은입자가 미세화되어 솔더링성 및 와이어 본딩성이 향상될 수 있다. 상기 은 합금은 99~99.999중량%의 은과, 셀레늄(Se) 및 납(Pb)으로 이루어진 군으로부터 선택된 하나 이상의 금속 0.001~1.0중량%로 구성되는 것이 바람직하다. 셀레늄(Se) 및 납(Pb)으로 이루어진 군으로부터 선택된 하나 이상의 금속이 0.001중량% 미만으로 포함되는 경우 솔더링성 개선 및 와이어 본딩성의 향상이 미미하며, 1.0중량%를 초과하여 포함되는 경우 중금속인 납이 용출되거나 고가의 셀레늄의 사용량이 많아져 경제성이 떨어질 수 있다.The silver plating layer 130 protects the copper layer 120 during subsequent plating of the palladium component and improves the spreadability of the solder, thereby having excellent characteristics in the soldering reaction. The silver component may be pure silver (Ag) or a silver alloy in which selenium (Se) or lead (Pb) is coexisted to further improve soldering properties. In the case of the silver plating layer 130 made of such a silver alloy, soldering properties may be improved due to capillary action, and silver particles may be refined to improve solderability and wire bonding properties. The silver alloy is preferably composed of 99 to 99.999% by weight of silver and 0.001 to 1.0% by weight of one or more metals selected from the group consisting of selenium (Se) and lead (Pb). When one or more metals selected from the group consisting of selenium (Se) and lead (Pb) are included in an amount of less than 0.001% by weight, the improvement in solderability and wire bonding properties is insignificant, and when it is included in more than 1.0% by weight, lead as a heavy metal This eluted or the amount of expensive selenium to be used increases, which may decrease economic efficiency.

은 도금층(130)의 두께는 솔더링 특성이 저해되지 않는 범위에서 제어될 수 있으며, 그 두께는 0.01~2.0㎛일 수 있으며, 바람직하게는 0.05~1.5㎛, 더 바람직하게는 0.1~1㎛일 수 있다. 은 도금층(130)의 두께가 상기 범위 미만일 경우 작업 공정상 제어가 어려워 균일한 은 도금층(130)을 구현하기 어려울 수 있으며, 솔더링성 및 와이어 본딩 특성이 저하될 수 있다. 한편 은 도금층(130)의 두께가 상기 범위를 초과하는 경우 와이어 본딩성은 크게 향상되지 않는 반면 오히려 솔더링성이 저하되고 공정시간이 길어져 상업적으로도 비효율적일 수 있다.The thickness of the silver plating layer 130 may be controlled within a range in which soldering properties are not impaired, and the thickness may be 0.01 to 2.0 μm, preferably 0.05 to 1.5 μm, more preferably 0.1 to 1 μm. there is. When the thickness of the silver plating layer 130 is less than the above range, it may be difficult to control the work process, so it may be difficult to implement a uniform silver plating layer 130 , and solderability and wire bonding characteristics may be deteriorated. On the other hand, when the thickness of the silver plating layer 130 exceeds the above range, the wire bondability is not significantly improved, but on the contrary, the solderability is deteriorated and the process time is long, which may be commercially inefficient.

은 도금할 때 환원 방식의 도금액을 사용하거나 또는 치환 방식의 도금액을 사용할 수 있으며, 바람직하게는 도금 번짐 특성이 우수하여 미세회로 패턴에 도금층 형성이 용이한 치환 방식의 도금액을 사용하는 것이 좋다. 환원 방식의 도금법으로 은 도금을 할 경우 도금 번짐으로 인한 미세 패턴 대응이 어려울 수 있으며, 또한 알칼리 타입의 환원 방식의 경우 PSR(photo imagable solder resist) INK에 손상을 줄 수도 있다.For silver plating, a reduction plating solution or a substitution method plating solution may be used. Preferably, a substitution method plating solution has excellent plating spreading characteristics and thus easy to form a plating layer on a microcircuit pattern. In the case of silver plating using the reduction plating method, it may be difficult to respond to fine patterns due to plating spread, and in the case of the alkali type reduction method, it may damage PSR (photo imaginable solder resist) INK.

한편 은 도금층(130)의 상부에 팔라듐 도금층(140)이 추가로 형성됨으로써 구리층(120)으로부터의 구리의 확산을 최대한 저지시킬 수 있다. 특히, 은 도금층(130)의 상부에 적층된 팔라듐 도금층(140)은 구리 확산을 막는 배리어 역할을 할 뿐만 아니라 은 도금 시에 발생되는 마이그레이션(migration, 마치 눈꽃이 자라는 현상처럼 두 패턴 사이에 전극이 자라는 현상)을 방지할 수 있다. 또한 팔라듐 도금층(140)에 의해 커버되지 않은 은은 공기 중에 방치 시 대기 중의 아황산가스나 습기 등에 취약하기 때문에 변질 또는 산화되어 솔더링성 및 와이어 본딩성을 저하시키는 문제가 있으나, 은 도금층(130)의 상부에 팔라듐 도금층(140)을 형성함으로써 상기의 문제를 해결할 수 있다. 여기서, 은 도금층(130)의 존재로 인해 구리층(120) 위에 Pd 성분 도입시 구리층(110)을 공격하여 손상시키는 것을 막을 수 있다. 만일 은 도금층(130)을 사용하지 않을 경우 구리와 팔라듐 계면에 보이드(void)가 발생하여 솔더 및 와이어 신뢰성이 저하될 수 있다.Meanwhile, since the palladium plating layer 140 is additionally formed on the silver plating layer 130 , diffusion of copper from the copper layer 120 can be prevented as much as possible. In particular, the palladium plating layer 140 stacked on top of the silver plating layer 130 not only serves as a barrier to preventing copper diffusion, but also migration that occurs during silver plating. growth) can be prevented. In addition, silver not covered by the palladium plating layer 140 has a problem in that it is deteriorated or oxidized because it is vulnerable to sulfur dioxide gas or moisture in the atmosphere when left in the air, thereby reducing solderability and wire bonding properties. The above problem can be solved by forming the palladium plating layer 140 thereon. Here, due to the presence of the silver plating layer 130 , it is possible to prevent the copper layer 110 from being attacked and damaged when the Pd component is introduced onto the copper layer 120 . If the silver plating layer 130 is not used, voids may be generated at the interface between copper and palladium, and thus solder and wire reliability may be deteriorated.

단순히 솔더링성 및 본딩성 향상을 위하여 다공성의 은을 도금하여 사용하는 경우 상기 은의 공극부를 통하여 구리가 확산되어 유출될 수 있다. 하지만 여기서는 이러한 은 공극부를 팔라듐을 이용하여 채움으로서 은의 공극부를 통한 구리의 유출을 방지할 수 있다. 특히 은과 팔라듐의 경우 구리와의 반응성을 가지지 않는 금속이기 때문에 이를 이용하여 표면을 도금하는 경우 구리의 유출을 최소화하는 것이 가능하다.When porous silver is simply plated to improve solderability and bonding properties, copper may diffuse and flow out through the silver pores. However, in this case, it is possible to prevent copper from flowing through the silver pores by filling the silver pores with palladium. In particular, since silver and palladium are metals that do not have reactivity with copper, it is possible to minimize copper leakage when the surface is plated using them.

은 도금층(130) 상부에 팔라듐 또는 팔라듐 합금으로 형성된 팔라듐 도금층(140)의 두께는 0.005~1.0㎛일 수 있으며, 바람직하게는 0.007~0.5㎛, 더 바람직하게는 0.01~0.2㎛일 수 있다. 팔라듐 도금층(140)의 두께가 상기 범위 미만일 경우 균일한 팔라듐 도금층(140)을 구현하기 힘들며, Cu 확산 방지력이 저하되어 와이어 본딩 특성이 저하될 수 있다. 팔라듐 도금층(140)의 두께가 상기 범위를 초과하는 경우 두께 증가에 비해 솔더 및 와이어 신뢰성 향상이나 변색 방지 등에 기여하는 효과가 미미하여 비경제적이다. The thickness of the palladium plating layer 140 formed of palladium or a palladium alloy on the silver plating layer 130 may be 0.005 to 1.0 μm, preferably 0.007 to 0.5 μm, and more preferably 0.01 to 0.2 μm. When the thickness of the palladium plating layer 140 is less than the above range, it is difficult to implement a uniform palladium plating layer 140 , and Cu diffusion preventing power may be lowered, and thus wire bonding characteristics may be deteriorated. When the thickness of the palladium plating layer 140 exceeds the above range, the effect of contributing to solder and wire reliability improvement or discoloration prevention is insignificant compared to an increase in thickness, and thus it is uneconomical.

또한, 팔라듐 도금층(140)의 형성을 위해 치환 도금법을 사용하는 경우 순수 팔라듐을 사용할 수 있지만 무전해 환원 도금법을 사용하는 경우 팔라듐 합금을 이용하여 팔라듐을 형성할 수 있는데, 팔라듐 합금을 이용할 경우 92~99.9중량%의 팔라듐(Pd)과 0.1~8중량%의 인(P) 또는 붕소(B)로 구성된 팔라듐 합금을 이용하여 팔라듐 도금층(140)을 형성할 수 있다. 인 또는 붕소의 함량이 상기 범위를 벗어나는 경우 원하는 물성을 얻을 수 없을 뿐만 아니라 무전해 환원 도금이 원하는 두께와 형상으로 형성되지 않을 수 있다.In addition, when the substitution plating method is used to form the palladium plating layer 140, pure palladium can be used, but when the electroless reduction plating method is used, palladium can be formed using a palladium alloy. The palladium plating layer 140 may be formed using a palladium alloy composed of 99.9 wt% of palladium (Pd) and 0.1-8 wt% of phosphorus (P) or boron (B). If the content of phosphorus or boron is out of the above range, desired physical properties may not be obtained, and the electroless reduction plating may not be formed to a desired thickness and shape.

바람직하게는 은 도금층(130)의 은 공극부를 팔라듐으로 채워 은 공극부를 통한 구리의 유출을 최소화하기 위해서는 팔라듐 도금층(140)은 치환 도금법으로 형성되는 것이 좋다. 치환 도금법으로 팔라듐 도금 시 은-팔라듐 복합 도금층 형성이 쉽고, 은-팔라듐 복합층이 구리의 확산을 최소화할 수 있기 때문에 팔라듐 두께가 얇아도 우수한 구리 확산을 최소화할 수 있다. 반면에, 무전해 방식으로 도금 시 은-팔라듐 복합 도금층의 형성이 어렵고 그 두께가 얇을 수 있어, 은 공극부를 통한 구리 유출을 방지하기 위해서는 팔라듐 두께를 0.1㎛ 이상 확보해야 구리의 확산을 안정적으로 방지할 수 있다.Preferably, the palladium plating layer 140 is formed by a substitution plating method in order to minimize the leakage of copper through the silver pores by filling the silver pores of the silver plating layer 130 with palladium. When palladium plating is performed by the substitution plating method, it is easy to form a silver-palladium composite plating layer, and since the silver-palladium composite layer can minimize copper diffusion, excellent copper diffusion can be minimized even with a thin palladium thickness. On the other hand, during electroless plating, it is difficult to form a silver-palladium composite plating layer and its thickness can be thin. can do.

금 도금층(150)은 팔라듐 도금층(140)의 상부에 도금되어 형성되는 것으로 팔라듐 또는 팔라듐 합금층 표면에 형성되어, 도금층의 산화 방지 및 금 와이어와의 접합성을 높여 와이어 본딩 신뢰성이 향상될 수 있다. 만일 단순히 구리 확산 방지 및 은(Ag) 마이그레이션 방지를 위하여 추가로 금 도금층(150)을 형성하지 않고 팔라듐 도금층(140)만 형성했을 경우 금 와이어와의 본딩 접합성이 떨어져 와이어 본딩성이 저하될 수 있다.The gold plating layer 150 is formed by plating on the palladium plating layer 140 and is formed on the surface of the palladium or palladium alloy layer to prevent oxidation of the plating layer and increase bondability with the gold wire, thereby improving wire bonding reliability. If only the palladium plating layer 140 is formed without additionally forming the gold plating layer 150 to prevent copper diffusion and silver (Ag) migration, bonding properties with the gold wire may deteriorate and wire bonding properties may deteriorate. .

금 도금층(150)의 형성에 있어 이온화 경향을 이용한 치환 도금법을 이용하여 도금층(150)을 형성할 수 있으며, 환원제를 사용한 환원 도금법을 이용하여 도금층(150)을 형성할 수도 있다. 다만 구리층(120) 위에 은 도금층(130)과 팔라듐 도금층(140)이 존재하는 상술한 인쇄회로기판의 도금층의 경우에는 환원 방식으로 도금하는 것이 바람직하다. 구리와 금의 이온화 경향 차이로 도금되는 치환 방식의 금 도금액은 상기 하부 도금층이 치밀한 구조로 형성되어 있어 와이어 본딩 신뢰성에 요구되는 금 두께를 만족하지 못할 수도 있다. 반면에 환원방식의 도금액의 경우 원하는 금 두께를 충분히 형성할 수 있어 환원 금 도금법을 이용하여 도금층을 형성하는 것이 바람직하다. In forming the gold plating layer 150 , the plating layer 150 may be formed using a substitution plating method using an ionization tendency, or the plating layer 150 may be formed using a reduction plating method using a reducing agent. However, in the case of the plating layer of the above-described printed circuit board in which the silver plating layer 130 and the palladium plating layer 140 are present on the copper layer 120, it is preferable to perform plating in a reduction method. The substitution-type gold plating solution, which is plated due to a difference in ionization tendency between copper and gold, may not satisfy the gold thickness required for wire bonding reliability because the lower plating layer has a dense structure. On the other hand, in the case of a reduction plating solution, a desired thickness of gold can be sufficiently formed, so it is preferable to form the plating layer using a reduced gold plating method.

금 도금층(150)은 금(Au)을 단독으로 도금하여 형성될 수 있지만, 도금 속도 가속화 및 와이어 본딩성 향상을 위하여 금(Au)과 탈륨(Tl), 셀레늄(Se) 또는 이들의 조합을 금과 합금하여 형성될 수도 있다. 순수한 금 도금만으로도 솔더링성 및 와이어 본딩성은 우수하지만, 금 합금 도금층 형성에 사용되는 탈륨(Tl), 셀레늄(Se) 또는 이들의 조합을 금에 합금하여 사용하는 경우 합금된 탈륨(Tl), 셀레늄(Se) 또는 이들의 조합이 언더포텐셜(under potential)로 작용하기도 하여 도금 속도를 가속화시키는 장점을 가지고 있고, 석출된 조직은 입상 조직이 되어 와이어 본딩성이 더욱 높아질 수 있다. 이때 상기 금 합금은 금 99~99.99중량%, 탈륨(Tl) 또는 셀레늄(Se)중 1종 이상을 포함하는 조합물 0.01~1.0중량%를 포함할 수 있으며, 탈륨(Tl) 또는 셀레늄(Se)중 1종 이상을 포함하는 조합물을 상기 범위 미만으로 포함하는 경우 도금 속도 가속화 및 와이어 본딩성 향상의 효과가 나타나지 않으며, 상기 범위를 초과하여 포함하는 경우 탈륨 또는 셀레늄의 부식이 발생하여 물성이 떨어질 수 있다.The gold plating layer 150 may be formed by plating gold (Au) alone, but gold (Au), thallium (Tl), selenium (Se), or a combination thereof is used as gold to accelerate the plating speed and improve wire bonding properties. It may be formed by alloying with Although pure gold plating alone has excellent solderability and wire bonding properties, when gold is alloyed with thallium (Tl), selenium (Se), or a combination thereof used to form a gold alloy plating layer, alloyed thallium (Tl), selenium ( Se) or a combination thereof has an advantage of accelerating the plating speed by acting as an under potential, and the precipitated tissue becomes a granular structure, so that wire bonding properties may be further increased. In this case, the gold alloy may include 99 to 99.99% by weight of gold, 0.01 to 1.0% by weight of a combination containing at least one of thallium (Tl) or selenium (Se), and thallium (Tl) or selenium (Se) When a combination containing at least one of can

상기와 같이 도금된 금 도금층(150)은 외부의 물질과의 반응성이 낮고 전도성이 높아 상기 팔라듐 및 은의 보호재로서의 역할을 수행할 수 있다. 기존의 외층으로 사용되는 팔라듐의 경우 반응성이 높은 금속은 아니지만 수소(H)를 투과시키며, 산소(O), 플루오린(F) 및 염소(Cl)와의 반응성을 가지고 있다. 또한 상기 팔라듐의 경우 수소를 흡착하는 경우 전기전도도가 낮아질 수 있다. 따라서 이러한 환경에 노출되는 경우 고밀도 인쇄회로기판(100)이 상기 원소에 의한 손상 및 물성 저하가 발생할 수 있다. 하지만 금의 경우 타원소와의 반응성을 거의 가지고 있지 않아 이러한 외부물질로부터 고밀도 인쇄회로기판(100)을 보호할 수 있다. 또한 이와는 반대로 선재로 사용되는 구리와의 반응성도 낮기 때문에 금 도금층(150)의 경우 내부에서 유출되는 구리의 확산을 저지하는 확산 배리어 층으로 사용될 수 있다. The gold plating layer 150 plated as described above has low reactivity with external materials and high conductivity, so that it can serve as a protective material for palladium and silver. In the case of palladium used as an existing outer layer, although it is not a highly reactive metal, it transmits hydrogen (H) and has reactivity with oxygen (O), fluorine (F) and chlorine (Cl). In addition, in the case of palladium, when hydrogen is adsorbed, electrical conductivity may be lowered. Therefore, when exposed to such an environment, the high-density printed circuit board 100 may be damaged and deteriorated in physical properties due to the elements. However, in the case of gold, since it has little reactivity with other elements, the high-density printed circuit board 100 can be protected from these foreign substances. Conversely, since reactivity with copper used as a wire is low, the gold plating layer 150 may be used as a diffusion barrier layer that blocks the diffusion of copper flowing out from the inside.

팔라듐 도금층(140) 상부에 형성된 금 도금층(150)은 팔라듐 및 은의 보호재로서의 역할을 수행할 수 있음과 더불어 구리의 확산을 저지하는 배리어 층 역할을 하고, 금 와이어와의 접합성을 향상시킨다. 금 도금층(150)의 두께는 0.005~1.0㎛이며, 바람직하게는 0.01~0.5㎛, 더 바람직하게는 0.02~0.3㎛로 조절될 수 있다. 만일, 금 도금층(150)의 두께가 상기 범위 미만인 경우 은 도금층(130) 및 팔라듐 층(140)의 보호재 및 구리 확산 방지층으로서의 역할을 기대하기 어려우며, 와이어 신뢰성 향상을 기대하기 어렵다. 그리고 금 도금층(150)의 두께가 상기 범위를 초과하는 경우 보호성능 및 물성의 향상은 기대하기 어렵지만 사용되는 금의 양이 늘어남에 따라 생산비용이 높아져 경제성이 떨어질 수 있다. 특히 상기 은 도금층(130) 및 팔라듐 도금층(140)의 존재에 의해 구리층(110) 위에 곧 바로 금 도금층(150)을 도금하는 DIG 방식보다 구리의 확산을 막아주는 능력이 뛰어나서 멀티 리플로우가 필요한 제품의 경우 구리가 금 도금 표면으로 확산되지 않아 솔더 및 와이어 신뢰성이 우수하다. 따라서 본 도금층 구조에 따르면 DIG(direct immersion gold) 제조공정으로 형성된 도금층 구조보다 금 도금층의 두께를 예를 들어, 1/10 내지 1/5 수준으로 훨씬 더 낮출 수 있다. The gold plating layer 150 formed on the palladium plating layer 140 can serve as a protective material for palladium and silver, and also serves as a barrier layer to block the diffusion of copper and improve bondability with the gold wire. The thickness of the gold plating layer 150 may be 0.005 to 1.0 μm, preferably 0.01 to 0.5 μm, and more preferably 0.02 to 0.3 μm. If the thickness of the gold plating layer 150 is less than the above range, it is difficult to expect the role of the silver plating layer 130 and the palladium layer 140 as a protective material and a copper diffusion prevention layer, and it is difficult to expect improvement in wire reliability. In addition, when the thickness of the gold plating layer 150 exceeds the above range, it is difficult to expect improvement in protection performance and physical properties, but as the amount of gold used increases, the production cost increases, and thus economic feasibility may decrease. In particular, due to the presence of the silver plating layer 130 and the palladium plating layer 140 , the ability to prevent copper diffusion is superior to the DIG method of plating the gold plating layer 150 directly on the copper layer 110 , so multi-reflow is required. In the case of the product, copper does not diffuse into the gold plating surface, so solder and wire reliability are excellent. Therefore, according to the present plating layer structure, the thickness of the gold plating layer can be much lower than that of the plating layer structure formed by the direct immersion gold (DIG) manufacturing process, for example, 1/10 to 1/5 level.

특히 Pd 층 또는 Ag-Pd 층의 우수한 구리 확산 방지층 역할과 더불어 산화 방지력이 우수한 금 도금층을 형성함으로써 저장 안정성이 우수하며 높은 와이어 접합 강도를 갖는 도금층을 형성 할 수 있다. 또한 구리 확산을 최소화할 수 있기 때문에 멀티 리플로우 및 열 이력에 의한 와이어 본딩 접합력의 급격한 저하를 방지 할 수 있다. In particular, it is possible to form a plating layer with excellent storage stability and high wire bonding strength by forming a gold plating layer with excellent anti-oxidation ability as well as an excellent copper diffusion prevention layer of the Pd layer or Ag-Pd layer. In addition, since copper diffusion can be minimized, it is possible to prevent rapid deterioration of wire bonding bonding strength due to multi-reflow and thermal history.

바람직한 일 구현예에 있어서, 은 도금층(130)과 팔라듐 도금층(140) 사이에 상기 은 성분과 상기 팔라듐 성분이 혼합된 은-팔라듐 복합 도금층이 개재될 수 있다.In a preferred embodiment, a silver-palladium composite plating layer in which the silver component and the palladium component are mixed may be interposed between the silver plating layer 130 and the palladium plating layer 140 .

도 2는 본 명세서에 개시된 기술의 다른 구현예에 따른 도금층을 구비한 인쇄회로기판의 단면 구조를 나타낸 도면이다. 도 2를 참조하면, 앞의 예에서 상술한 것처럼 인쇄회로기판(210)의 구리층(220) 위에 은 도금층(230), 팔라듐 도금층(240) 및 최상단에 금 도금층(250)이 적층된 도금층이 형성된 고밀도 인쇄회로기판(200)에서 은 도금층(230)과 팔라듐 도금층(240) 사이에 은-팔라듐 복합 도금층(260)이 개재될 수 있다.2 is a view showing a cross-sectional structure of a printed circuit board having a plating layer according to another embodiment of the technology disclosed herein. Referring to FIG. 2 , as described above in the previous example, a plating layer in which a silver plating layer 230 , a palladium plating layer 240 , and a gold plating layer 250 are stacked on top of the copper layer 220 of the printed circuit board 210 . In the formed high-density printed circuit board 200 , a silver-palladium composite plating layer 260 may be interposed between the silver plating layer 230 and the palladium plating layer 240 .

은-팔라듐 복합 도금층(260)은 은 도금층(230)의 표면에 팔라듐 성분을 도금하면서 형성될 수 있다. 은-팔라듐 복합 도금층(260)의 형성을 위해 먼저 순수한 은(Ag)을 사용하여 다공성의 은 도금층을 형성할 수 있지만, 솔더링 특성을 개선하기 위하여 은 합금을 이용하여 은 도금층을 형성할 수 있다. 순수한 은 도금만으로도 적정 두께를 유지하면 솔더링성 및 와이어 본딩성이 좋아지지만, 셀레늄(Se)이나 납(Pb) 등이 포함된 은 합금을 이용하여 은 도금층을 형성하면 모세관 현상에 의해 솔더링 특성이 더욱 개선되고, 형성되는 은 입자를 미세화하여 솔더링성 및 와이어 본딩성을 향상시킬 수 있다.The silver-palladium composite plating layer 260 may be formed while plating a palladium component on the surface of the silver plating layer 230 . To form the silver-palladium composite plating layer 260 , a porous silver plating layer may be first formed using pure silver (Ag), but the silver plating layer may be formed using a silver alloy to improve soldering characteristics. If the proper thickness is maintained with pure silver plating alone, solderability and wire bonding properties are improved, but if the silver plating layer is formed using a silver alloy containing selenium (Se) or lead (Pb), the soldering properties are further improved due to capillary action. It is possible to improve solderability and wire bonding properties by refining the silver particles to be improved and formed.

은 성분과 팔라듐 성분 사이의 혼화성에 의해 은-팔라듐 복합 도금층(260)이 생성될 수 있다. 즉 팔라듐 성분을 도금하는 과정에서 은(Ag) 성분과 팔라듐(Pd) 성분이 골고루 섞이게 되며, 이때 은-팔라듐 복합 도금층(260)의 팔라듐 성분이 상부로 갈수록 농도가 높아지는 도금층이 형성될 수 있다. 즉 팔라듐 성분이 은 도금층(230) 위에 도금될 때 은 도금층(230)의 깊이 방향으로 침투하게 되며 그 결과, 팔라듐 도금층(240) 쪽에는 주로 팔라듐 성분이 존재하고 은 도금층(230) 쪽에는 주로 은 성분이 존재하는 농도 구배를 갖는 형태의 은-팔라듐 복합 도금층(260)이 생성될 수 있다. 상기 농도 구배를 가짐에 따라 도금층 계면간 접착력이 뛰어난 특성을 가질 수 있다.The silver-palladium composite plating layer 260 may be formed by miscibility between the silver component and the palladium component. That is, in the process of plating the palladium component, the silver (Ag) component and the palladium (Pd) component are evenly mixed, and at this time, a plating layer in which the concentration of the palladium component of the silver-palladium composite plating layer 260 increases toward the top may be formed. That is, when the palladium component is plated on the silver plating layer 230 , it penetrates in the depth direction of the silver plating layer 230 . A silver-palladium composite plating layer 260 having a concentration gradient in which the components are present may be formed. As it has the concentration gradient, it may have an excellent property of adhesion between the plating layer interfaces.

은-팔라듐 복합 도금층(260)은 은 도금층(230)의 상부에 형성되는 것으로 다공성을 가지는 은 도금층(230)의 공극부에 팔라듐을 채워가는 형태로 형성될 수 있다. 따라서, 다공성 은 성분과 팔라듐 성분이 혼재되어 은과 팔라듐이 합금된 형태의 층이 형성될 수 있으며, 두 금속 성분이 혼합되는 과정에서 은-팔라듐 복합 도금층(260)은 매우 조밀한 구조로 이루어질 수 있다. 그 결과 구리의 확산을 최소화시킬 수 있다.The silver-palladium composite plating layer 260 is formed on the silver plating layer 230 , and may be formed to fill the pores of the silver plating layer 230 having porosity with palladium. Accordingly, the porous silver component and the palladium component may be mixed to form a layer in which silver and palladium are alloyed, and in the process of mixing the two metal components, the silver-palladium composite plating layer 260 may have a very dense structure. there is. As a result, copper diffusion can be minimized.

도 3은 팔라듐 성분 증가에 따른 은-팔라듐 복합 도금층의 성장을 나타낸 도면이다. 도 3을 참조하면, 팔라듐의 도금량이 많아지고 시간이 지남에 따라 하부로 확산되는 팔라듐 성분의 양이 증가하여 은-팔라듐 복합 도금층(260), 즉 은 성분과 팔라듐 성분이 공존하는 영역이 좀 더 커짐을 확인할 수 있다.3 is a view showing the growth of a silver-palladium composite plating layer according to an increase in the palladium component. Referring to FIG. 3 , as the plating amount of palladium increases and the amount of the palladium component diffused downward over time increases, the silver-palladium composite plating layer 260, that is, the region where the silver component and the palladium component coexist is more You can see the increase.

이와 같이 조밀한 구조의 은-팔라듐 복합 도금층(260)의 존재에 의해 배리어성이 증대될 수 있으며, 구리층(220)과 금 도금층(250) 사이에 은 도금층(230)과 팔라듐 도금층(240)만 있을 경우보다 깊이 방향으로의 팔라듐 침투에 의해 팔라듐 침투에 의해 은 성분이 분포한 도금층이 조밀해져 얇은 팔라듐 두께에도 구리 확산을 최소화할 수 있어 멀티 리플로우 후 우수한 와이어 본딩 접합 신뢰성을 확보할 수 있다.The barrier property may be increased by the presence of the silver-palladium composite plating layer 260 having such a dense structure, and the silver plating layer 230 and the palladium plating layer 240 are disposed between the copper layer 220 and the gold plating layer 250 . The plating layer with silver components is denser due to palladium penetration in the depth direction than in the case of palladium penetration, so copper diffusion can be minimized even with a thin palladium thickness, and excellent wire bonding bonding reliability can be secured after multi-reflow. .

본 명세서에 개시된 기술의 다른 측면에 의하면, 인쇄회로기판에 형성된 구리층; 상기 구리 층 상부에 형성되어 있으며 은 성분을 포함하는 은 도금층; 상기 은 도금층의 상부에 형성되어 있으며 상기 은 성분과 팔라듐 성분이 혼합된 은-팔라듐 복합 도금층; 및 상기 은-팔라듐 복합 도금층 상부에 형성되어 있으며 금 성분을 포함하는 금 도금층을 포함하는 도금층이 형성된 고밀도 인쇄회로기판이 제공된다.According to another aspect of the technology disclosed herein, a copper layer formed on a printed circuit board; a silver plating layer formed on the copper layer and including a silver component; a silver-palladium composite plating layer formed on the silver plating layer and in which the silver component and the palladium component are mixed; and a high-density printed circuit board having a plating layer formed on the silver-palladium composite plating layer and including a gold plating layer including a gold component.

도 4는 본 명세서에 개시된 또 다른 구현예에 따른 은-팔라듐 복합 도금층 및 금 도금층이 도입된 인쇄회로기판의 단면을 나타낸 도면이다. 도 4를 참조하면, 도금층이 형성된 고밀도 인쇄회로기판(300)은 인쇄회로기판(310) 위에 구리층(320), 은 도금층(330), 은-팔라듐 복합 도금층(360), 및 금 도금층(350)을 구비한다. 은 도금층(330)은 구리층을 보호하며 솔더링 반응시 퍼짐성이 좋도록 도와주는 역할을 하며, 은-팔라듐 복합 도금층(360)은 구리층(320)으로부터의 구리의 확산을 막는 배리어 역할을 할 수 있으며, 각 층의 형태 및 기능에 대해서는 앞서 구현예들에서 이미 설명한 바와 같다. 4 is a view showing a cross-section of a printed circuit board to which a silver-palladium composite plating layer and a gold plating layer are introduced according to another embodiment disclosed in the present specification. Referring to FIG. 4 , the high-density printed circuit board 300 on which the plating layer is formed includes a copper layer 320 , a silver plating layer 330 , a silver-palladium composite plating layer 360 , and a gold plating layer 350 on the printed circuit board 310 . ) is provided. The silver plating layer 330 protects the copper layer and helps to improve spreadability during the soldering reaction, and the silver-palladium composite plating layer 360 may serve as a barrier to prevent the diffusion of copper from the copper layer 320 . and the form and function of each layer are the same as previously described in the above embodiments.

도 1 내지 도 4에서 설명된 도금층을 이루는 각 층들에 있어서, 은 도금층들(130, 230, 330)의 경우 도금층의 단면을 기준으로 은 또는 은 합금 성분의 함량이 99.99 중량%를 넘는 영역으로 정의되고, 팔라듐 도금층들(140, 240)은 도금층의 단면을 기준으로 팔라듐 또는 팔라듐 합금 성분의 함량이 99.99 중량%를 넘는 영역으로 정의될 수 있다. 도금층의 단면을 기준으로 은 또는 은 합금 성분이나 팔라듐 또는 팔라듐 합금 성분이 0.01~99.99 중량%이고 나머지 성분이 팔라듐 또는 팔라듐 합금 성분이나 은 또는 은 합금 성분으로 이루어진 영역의 경우는 은-팔라듐 복합 도금층(260, 360)으로 정의될 수 있다.In each of the layers constituting the plating layer described in FIGS. 1 to 4 , in the case of the silver plating layers 130 , 230 , and 330 , the content of silver or a silver alloy component based on the cross section of the plating layer is defined as a region exceeding 99.99 wt %. and the palladium plating layers 140 and 240 may be defined as regions in which the content of palladium or a palladium alloy component exceeds 99.99 wt% based on the cross-section of the plating layer. Based on the cross-section of the plating layer, in the case of a region where silver or silver alloy component or palladium or palladium alloy component is 0.01 to 99.99% by weight and the remaining component is palladium or palladium alloy component or silver or silver alloy component, the silver-palladium composite plating layer ( 260, 360).

한편, 은-팔라듐 복합 도금층(260, 360)의 경우는 은-팔라듐 복합 도금층(260, 360) 전체 범위에 걸쳐 상기 은 성분과 상기 팔라듐 성분이 중량비로 1:0.2~2의 비율로 존재할 수 있다. 상기 범위에서 우수한 배리어 특성을 나타낼 수 있다. Meanwhile, in the case of the silver-palladium composite plating layers 260 and 360, the silver component and the palladium component may be present in a weight ratio of 1:0.2 to 2 over the entire range of the silver-palladium composite plating layers 260 and 360. . In the above range, excellent barrier properties may be exhibited.

본 명세서의 일 구현예에 따른 도금층이 형성된 고밀도 인쇄회로기판에 있어서, 팔라듐(Pd) 도금층의 두께에 대해서 본 명세서에서 정의할 때에는 순수한 팔라듐(Pd) 또는 팔라듐 합금층만의 두께뿐만 아니라 상기 두께에 은-팔라듐 복합 도금층 내에 존재하는 팔라듐 성분의 양을 합금 비율을 고려하여 환산한 두께를 더한 값을 의미한다. 마찬가지로 은(Ag) 도금층의 경우도 은 성분이 분포하는 은-팔라듐 복합 도금층까지 고려하여 그 두께를 정의한다.In the high-density printed circuit board on which the plating layer is formed according to an embodiment of the present specification, when the thickness of the palladium (Pd) plating layer is defined in the present specification, not only the thickness of pure palladium (Pd) or palladium alloy layer but also silver in the thickness - It means the value obtained by adding the converted thickness to the amount of palladium present in the palladium composite plating layer considering the alloy ratio. Similarly, in the case of the silver (Ag) plating layer, the thickness is defined in consideration of the silver-palladium composite plating layer in which the silver component is distributed.

한편, 구리층 위에 도금된 은, 팔라듐, 금 도금층을 포함하는 상술한 인쇄회로기판의 도금층의 전체 두께는 0.5 ㎛ 이하로 얇게 제어될 수 있다. 이는 통상의 ENEPIG 도금층에서 필요한 성능을 내기 위해 니켈 도금층만 0.5 ㎛ 이상을 도금함을 감안할 때 작은 두께를 가짐을 알 수 있다.Meanwhile, the total thickness of the plating layer of the above-described printed circuit board including the silver, palladium, and gold plating layers plated on the copper layer may be controlled to be 0.5 μm or less. It can be seen that this has a small thickness considering that only the nickel plating layer is plated by 0.5 μm or more in order to obtain the required performance in the normal ENEPIG plating layer.

상술한 도금층을 구비한 인쇄회로기판의 경우에 동일한 전체 도금층의 두께를 기준으로 할 때 종래 도금층보다 우수한 성능을 가질 수 있다. 또한 동일한 성능을 기준으로 상술한 도금층을 구비한 인쇄회로기판의 경우에 종래보다 더 낮은 두께의 도금층을 가질 수 있어 원가가 절감될 수 있다. 즉 금 도금층을 사용하지 않고 은 도금층과 팔라듐 도금층만으로 도금층을 형성하거나 금 도금층을 사용하면서 은 도금층 또는 팔라듐 도금층의 일부를 제외하고 도금층을 형성하였을 때보다 본 명세서에 개시된 인쇄회로기판이 보다 더 나은 성능을 가질 수 있다. The printed circuit board having the above-described plating layer may have superior performance than the conventional plating layer based on the same thickness of the entire plating layer. In addition, in the case of the printed circuit board having the above-described plating layer based on the same performance, it is possible to have a plating layer having a thickness lower than that of the prior art, so that the cost can be reduced. That is, the printed circuit board disclosed herein performs better than when the plating layer is formed only with the silver plating layer and the palladium plating layer without using the gold plating layer, or when the plating layer is formed except for a part of the silver plating layer or the palladium plating layer while using the gold plating layer. can have

도 1 내지 도 4에 나타낸 다양한 구조의 도금층은 하기 방식으로 제조될 수 있다. 예를 들어 도금층 제조공정에서 은 도금 후에 팔라듐 도금을 할 경우 환원 방식으로 팔라듐 도금층을 형성하면 도 1과 같은 구조의 도금층이 형성될 수 있고, 치환 방식으로 팔라듐 도금층을 형성하면 도 2, 3, 4와 같은 구조의 도금층이 형성될 수 있다. 치환 방식 도금용 팔라듐 도금액의 산도를 조정함으로써 도 2와 3과 같이 은-팔라듐 복합 도금층의 두께를 조정할 수 있으며, 도금액의 산도를 높일 경우 은 공극으로의 침투가 더 수월하여 은-팔라듐 복합 도금층의 두께가 더 커질 수 있다. 반면에 예를 들어 팔라듐 도금 시간을 1~2 분 이내로 조정했을 때 반응 초기 팔라듐이 은 공극으로 먼저 침투하여 성장한 다음 팔라듐 도금층이 형성 되기 때문에 짧은 시간 도금 했을 경우 별도의 팔라듐 도금층이 없이 은-팔라듐 복합 도금층으로 구성된 도 4와 같은 구조의 도금층을 형성할 수 있다.The plating layers of various structures shown in FIGS. 1 to 4 may be manufactured in the following manner. For example, when palladium plating is performed after silver plating in the plating layer manufacturing process, if the palladium plating layer is formed in a reducing method, a plating layer having the structure as shown in FIG. 1 may be formed, and if the palladium plating layer is formed in a substitution method, FIGS. A plating layer having the same structure may be formed. By adjusting the acidity of the palladium plating solution for substitution method plating, the thickness of the silver-palladium composite plating layer can be adjusted as shown in FIGS. The thickness may be greater. On the other hand, for example, when the palladium plating time is adjusted within 1 to 2 minutes, the palladium in the initial reaction first penetrates into the silver pores and grows, and then a palladium plating layer is formed. A plating layer having a structure as shown in FIG. 4 composed of a plating layer may be formed.

최상부의 금 도금층들(150, 250, 350)이 팔라듐 도금층(140, 240) 또는 은-팔라듐 도금층(360) 위에 형성됨으로써, 도금층의 산화 방지 및 금 와이어와의 접합성을 높여 와이어 본딩 신뢰성이 향상될 수 있고, 하부 도금층을 보호할 수 있으며 구리의 확산을 저지하는 배리어 층 역할을 할 수 있다.The uppermost gold plating layers 150 , 250 , and 350 are formed on the palladium plating layer 140 , 240 or the silver-palladium plating layer 360 , thereby preventing oxidation of the plating layer and increasing bondability with the gold wire to improve wire bonding reliability. It can protect the lower plating layer and can serve as a barrier layer to block the diffusion of copper.

그 결과 상술한 도금층을 적용한 고밀도 인쇄회로기판의 경우, 도금 번짐 문제가 없어 미세 회로 대응력이 우수하며 니켈을 사용하지 않아 고주파 통신용 부품에 적용이 가능하며 부품 실장 신뢰성이 뛰어나다.As a result, in the case of a high-density printed circuit board to which the above-described plating layer is applied, there is no plating smear problem, so the microcircuit response is excellent, and since nickel is not used, it can be applied to parts for high-frequency communication and has excellent component mounting reliability.

본 명세서에 개시된 기술의 또 다른 측면에 의하면, (a) 일정 회로 패턴이 형성된 인쇄회로기판을 전처리하는 단계; (b) 상기 인쇄회로기판의 구리층 위에 은 성분을 포함하는 은 도금층을 도금하는 단계; (c) 상기 은 도금층 위에 팔라듐 성분을 포함하는 팔라듐 도금층을 도금하는 단계; 및 (d) 상기 팔라듐 도금층 위에 금 성분을 포함하는 금 도금층을 도금하는 단계를 포함하는 도금층이 형성된 고밀도 인쇄회로기판의 제조방법이 제공된다.According to another aspect of the technology disclosed herein, the method comprising: (a) pre-processing a printed circuit board on which a predetermined circuit pattern is formed; (b) plating a silver plating layer including a silver component on the copper layer of the printed circuit board; (c) plating a palladium plating layer including a palladium component on the silver plating layer; and (d) plating a gold plating layer including a gold component on the palladium plating layer.

도 5는 본 명세서에 개시된 기술의 일 구현예에 따른 도금층이 형성된 고밀도 인쇄회로기판의 제조방법을 나타낸다. 도 5를 참조하면, 단계 S1에서 일정 회로 패턴이 형성된 인쇄회로기판을 구리 표면의 산화막 제거 및 구리 표면의 조도 형성을 위해서 탈지 공정부터 에칭 공정까지 수행하여 전처리한다. 탈지 공정의 경우 무기산인 황산을 포함하는 용액을 사용할 수 있으며, 비이온 계면활성제를 사용하여 표면에 젖음성을 부여할 수 있다. 탈지 공정은 예를 들어 45℃에서 5분간 탈지를 진행하는 방식으로 수행될 수 있다. 다음으로 에칭 공정을 수행하는데 예를 들어 PS(포타슘 퍼옥시모노설페이트)와 황산을 사용하여 45℃에서 1분간 에칭을 진행하여 0.5~1 ㎛ 정도 구리 표면을 에칭할 수 있다.5 shows a method of manufacturing a high-density printed circuit board having a plating layer formed thereon according to an embodiment of the technology disclosed herein. Referring to FIG. 5 , the printed circuit board on which a predetermined circuit pattern is formed in step S1 is pretreated by performing a degreasing process to an etching process in order to remove an oxide film from the copper surface and to form a roughness of the copper surface. In the case of the degreasing process, a solution containing sulfuric acid, which is an inorganic acid, may be used, and a nonionic surfactant may be used to impart wettability to the surface. The degreasing process may be performed by, for example, degreasing at 45° C. for 5 minutes. Next, an etching process is performed. For example, using PS (potassium peroxymonosulfate) and sulfuric acid, etching is performed at 45° C. for 1 minute to etch the copper surface by 0.5 to 1 μm.

단계 S2에서 상기 인쇄회로기판의 구리층 위에 은 성분을 포함하는 은 도금층을 형성한다. 바람직하게는 은 도금층의 형성은 치환 도금 방법으로 수행될 수 있다. 예를 들어 상기 전처리한 인쇄회로기판을 치환형 은 도금액에 50℃의 온도에서 30초 내지 30분간 침적하여 구리층 상에 은 도금층을 형성할 수 있다.In step S2, a silver plating layer including a silver component is formed on the copper layer of the printed circuit board. Preferably, the silver plating layer may be formed by a substitution plating method. For example, a silver plating layer may be formed on the copper layer by immersing the pretreated printed circuit board in a substitution-type silver plating solution at a temperature of 50° C. for 30 seconds to 30 minutes.

상기 치환 은 도금의 일예로서 질산은(AgNO3), 시안화은(AgCN), 시안화은칼륨(KAg(CN)2), 황산은(Ag2SO4)을 은 공급원으로 하고 착화제로 에틸렌다이아민테트라아세트산(EDTA), 롯셀염(Potassium Sodium Tartrate), 붕산(boric acid)을 완충제로 구연산, 호박산, pH 조절제로 황산, 질산, 가성소다(NaOH)을 사용한 치환 팔라듐 도금액이 사용될 수 있지만 이에 한정되는 것은 아니다.As an example of the substituted silver plating, silver nitrate (AgNO3), silver cyanide (AgCN), potassium silver cyanide (KAg(CN) 2 ), silver sulfate (Ag 2 SO 4 ) is used as a silver source, and ethylenediaminetetraacetic acid (EDTA) is used as a complexing agent. A substituted palladium plating solution using citric acid, succinic acid as a buffer, sulfuric acid, nitric acid, and sodium hydroxide (NaOH) as a buffer, but not limited thereto, may be used.

상기와 같이 은을 치환 도금법으로 도금하면, 다음의 반응식과 같이 은 도금층이 구리층 상부에 형성되는데, 상기 은 도금층은 다공성으로 형성될 수 있다.When silver is plated by the substitution plating method as described above, a silver plating layer is formed on the copper layer as shown in the following reaction formula, and the silver plating layer may be porous.

[반응식 1][Scheme 1]

Cu (고체) + Ag2+ (액체) → Cu2+ (액체) + Ag (고체)Cu (solid) + Ag 2+ (liquid) → Cu 2+ (liquid) + Ag (solid)

단계 S3에서, 상기 은 도금층 위에 팔라듐 성분을 포함하는 팔라듐 도금층을 형성한다. 이때 상기 팔라듐 도금층의 도금에 의해 상기 은 성분과 상기 팔라듐 성분의 혼합에 의해 은-팔라듐 복합 도금층이 형성되는 과정이 더 추가될 수 있다.In step S3, a palladium plating layer including a palladium component is formed on the silver plating layer. In this case, a process of forming a silver-palladium composite plating layer by mixing the silver component and the palladium component by plating the palladium plating layer may be further added.

상기 은 또는 은 합금으로 된 다공성 은 도금층을 수세하고 치환형 팔라듐 도금액에 약 40~70℃의 온도에서 30초 내지 30분간 침적하여 이온화 경향의 차이에 따른 치환 도금법에 의하여 다공성 은 도금층의 공극부에 팔라듐이 채워져 은-팔라듐 복합층이 형성되며, 은 도금층의 공극이 다 채워진 후 은-팔라듐 복합 도금층 상에 팔라듐 도금층이 형성된다. 이때, 상기 팔라듐은 다음의 반응식과 같이 형성될 수 있다. The porous silver plating layer made of the silver or silver alloy is washed with water and immersed in a substitution-type palladium plating solution at a temperature of about 40 to 70° C. for 30 seconds to 30 minutes. The palladium is filled to form a silver-palladium composite layer, and after the pores of the silver plating layer are filled, a palladium plating layer is formed on the silver-palladium composite plating layer. In this case, the palladium may be formed as shown in the following reaction formula.

[반응식 2][Scheme 2]

Cu (고체) + Pd2+ (액체) → Cu2+ (액체) + Pd (고체)Cu (solid) + Pd 2+ (liquid) → Cu 2+ (liquid) + Pd (solid)

상기 팔라듐 도금층을 형성하는 도금 방법으로 치환 반응에 의해 순수 팔라듐의 팔라듐 도금층을 형성하는 치환 도금방법과, 차아인산소다 또는 붕산염 등을 환원제로 사용하여 환원에 의하여 팔라듐-인(Pd-P)이나 팔라듐-붕소(Pd-B)의 팔라듐 합금 도금층을 형성하는 무전해 환원 도금법을 사용할 수 있다.As a plating method for forming the palladium plating layer, a substitution plating method for forming a palladium plating layer of pure palladium by a substitution reaction, and palladium-phosphorus (Pd-P) or palladium by reduction using sodium hypophosphite or borate as a reducing agent - An electroless reduction plating method of forming a palladium alloy plating layer of boron (Pd-B) may be used.

상기 치환 도금의 일예로서 황산팔라듐(PdSO4), 질산팔라듐(Pd(NO3)2) 또는 염화팔라듐(PdCl2)을 팔라듐 공급원으로 하고 완충제로 구연산을, 습윤제로 폴리에틸렌 글리콜계 비이온 계면활성제(5mol∼10mol)와, pH 조절제로 황산, 질산 또는 염산을 사용한 치환 팔라듐 도금액이 사용될 수 있지만 이에 한정되는 것은 아니다.As an example of the substitution plating, palladium sulfate (PdSO 4 ), palladium nitrate (Pd(NO 3 ) 2 ) or palladium chloride (PdCl 2 ) is used as a palladium source, citric acid is used as a buffer, and a polyethylene glycol-based nonionic surfactant ( 5 mol to 10 mol) and a substituted palladium plating solution using sulfuric acid, nitric acid or hydrochloric acid as a pH adjuster may be used, but the present invention is not limited thereto.

바람직하게는 치환 방식의 도금법으로 팔라듐 도금층을 형성하는 것이 바람직하다. 치환 방식 팔라듐 도금법은 은-팔라듐 복합 도금층 형성이 쉽고, 은-팔라듐 복합 도금층이 구리의 확산을 최소화할 수 있기 때문에 팔라듐 두께가 얇아도 우수한 구리 확산을 최소화할 수 있다.Preferably, it is preferable to form the palladium plating layer by a plating method of a substitution method. In the substitutional palladium plating method, it is easy to form a silver-palladium composite plating layer, and since the silver-palladium composite plating layer can minimize copper diffusion, excellent copper diffusion can be minimized even when the palladium thickness is thin.

몇몇 구현예에서, 은 도금을 할 때 환원 방식의 도금액을 사용하거나 또는 치환 방식으로 산도 및 온도를 조정함으로써 은 도금층 형성 속도를 서서히 성장시켜 상대적으로 공극이 적은 치밀한 구조의 은 도금층을 형성하고, 그 위에 곧바로 무전해 팔라듐 도금층을 형성할 수도 있다. 또는 상기에 언급된 것과 같이 공극이 형성된 은 도금층 위에 치환 방식 팔라듐 도금액의 산도와 침적시간을 조정함으로써 도 2, 3, 4와 같이 은-팔라듐 복합 도금층을 적절히 형성시킬 수 있으며, 은-팔라듐 복합 도금층 위에 팔라듐 도금층의 두께를 조절할 수 있다. In some embodiments, when silver plating, a silver plating layer having a dense structure with relatively few voids is formed by using a reducing method plating solution or adjusting the acidity and temperature in a substitution method to gradually increase the rate of forming the silver plating layer, An electroless palladium plating layer may be directly formed thereon. Alternatively, the silver-palladium composite plating layer can be appropriately formed as shown in FIGS. 2, 3, and 4 by adjusting the acidity and the immersion time of the substitution method palladium plating solution on the silver plating layer in which the pores are formed as described above, and the silver-palladium composite plating layer The thickness of the palladium plating layer can be adjusted.

단계 S4에서, 상기 팔라듐 도금층 위에 금 성분을 포함하는 금 도금층을 형성한다. 상기 금 또는 금 합금을 포함한 금 도금층은 예를 들어 환원형 금 도금액에 약 70~90℃의 온도에서 30초 내지 30분간 침적하여 0.02~0.3㎛의 금 도금층을 형성할 수 있다. In step S4, a gold plating layer including a gold component is formed on the palladium plating layer. The gold plating layer including gold or gold alloy may be immersed in a reduced gold plating solution at a temperature of about 70 to 90° C. for 30 seconds to 30 minutes to form a gold plating layer having a thickness of 0.02 to 0.3 μm.

상기 금 도금층은 다음의 반응식과 같이 형성될 수 있다.The gold plating layer may be formed according to the following reaction formula.

[반응식 3][Scheme 3]

nAu(CN)2- (액체) + ne- → nAu (고체) + 2nCN- nAu(CN) 2- (liquid) + ne - → nAu (solid) + 2nCN -

이때 상기 금 도금단계는 도금액으로 상용으로 판매되고 있는 도금액을 사용할 수 있으며, 치환 방식의 금 도금액을 사용할 수도 있다. 하지만 구리와 이온화 경향 차이로 도금되는 치환 방식의 도금액은 상기 은-팔라듐 복합층의 치밀한 구조 때문에 와이어 본딩 신뢰성에 요구되는 금 두께를 만족하지 못할 수도 있어 환원 방식으로 도금하는 것이 바람직하다.In this case, in the gold plating step, a commercially available plating solution may be used as a plating solution, or a substitution type gold plating solution may be used. However, the substitution method plating solution plated with copper and ionization tendency difference may not satisfy the gold thickness required for wire bonding reliability due to the dense structure of the silver-palladium composite layer, so it is preferable to perform the reduction plating method.

상기 금 도금의 일예로서 금 화합물은 시안화금칼륨, 염화금, 아황산금나트륨을 금 공급원으로 하고 착화제로 에틸렌디아민 테트라아세테이트산(EDTA), 디에틸렌 트리아민 펜타아세테이트(DTPA), 글리신(Glycine), 완충제로 인산을 환원제로 아스코르빈산, 하이드라진, 디메틸아민보레인, 하이드로퀴논, 포름알데히드가 사용될 수 있지만 이에 한정되는 것은 아니다.As an example of the gold plating, the gold compound uses potassium gold cyanide, gold chloride, and sodium gold sulfite as a gold source and as a complexing agent ethylenediamine tetraacetate acid (EDTA), diethylene triamine pentaacetate (DTPA), glycine (Glycine), and a buffer. As a phosphoric acid reducing agent, ascorbic acid, hydrazine, dimethylamine borane, hydroquinone, and formaldehyde may be used, but the present invention is not limited thereto.

상술한 제조방법에 따르면, 미세회로 대응력이 뛰어나고 구리 확산 방지 능력이 우수한 도금층이 형성된 고밀도 인쇄회로기판을 용이하게 제조할 수 있다.According to the above-described manufacturing method, it is possible to easily manufacture a high-density printed circuit board having a plating layer having excellent resistance to microcircuits and excellent copper diffusion prevention ability.

이하 실시예를 통해 본 명세서에 개시된 기술을 좀더 구체적으로 설명하기로 한다.Hereinafter, the technology disclosed in the present specification will be described in more detail through examples.

* 전처리 공정 : 평가 기판은 와이엠티 사에서 제작한 10×10cm의 BGA 기판을 사용하였으며, 구리 위에 유분 및 산화막 제거를 위하여 와이엠티 사 SAC302를 사용 45℃에서 5분간 탈지를 진행하였다. 이후 구리와 도금 층의 밀착력 확보를 위한 구리 표면 조도 형성을 위하여 Caroat을 사용 하여 0.5~1 ㎛ 정도 구리를 에칭하였다. * Pretreatment process: For the evaluation substrate, a 10×10 cm BGA substrate manufactured by YMT was used, and to remove oil and oxide film on copper, SAC302 manufactured by YMT was used and degreasing was performed at 45° C. for 5 minutes. Thereafter, copper was etched by 0.5 to 1 μm using caroat to form a copper surface roughness for securing adhesion between the copper and the plating layer.

* 도금층 두께 측정 : 각 도금 두께 측정은 히타치 사 (Model : FT150) XRF 두께 측정기를 사용 임의의 10 포인트를 측정하여 평균값을 구하였다. * Coating layer thickness measurement: For each plating thickness measurement, 10 random points were measured using a Hitachi (Model: FT150) XRF thickness meter to obtain an average value.

* 솔더 접합 평가 : 솔더볼은 SAC305, 0.3 mm을 사용하였으며, 솔더 접합 강도는 DAGE 4000을 사용하여 측정하였다. 풀 스피드(Pull speed)는 500/sec로 하여 강도를 측정하였고, 실험은 총 20회를 실시하여 평균값을 구하였다.* Solder joint evaluation: SAC305, 0.3 mm was used for the solder ball, and the solder joint strength was measured using DAGE 4000. The pull speed was set to 500/sec to measure the strength, and the experiment was performed a total of 20 times to obtain an average value.

또한, 금 도금 후 리플로우(HELLER 사, 1809EXL)를 5회 실시 한 후 위와 동일한 방법으로 솔더 풀 평균 강도를 구하였다.In addition, after gold plating, reflow (HELLER, 1809EXL) was performed 5 times, and the average solder pool strength was obtained in the same manner as above.

* 와이어 본딩 평가 : 와이어 본딩 장치는 CONNX 사 K&S Connx를 사용 하였으며, 캐필러리(PECO 사 N0814-52-22-08), 와이어 (Heraeus Oriental Hitec 사 Au 1.0 mil), 스테이지 온도 150℃, 본딩 파워 130 mA(1st), 145 mA(2nd), 인장력 50 gf(1st), 70gf(2nd)으로 평가 하였다, 또한, 와이어 본딩 접합 강도 측정은 DAGE 4000을 사용하여 측정하였으며, 실험은 총 20회를 실시하여 평균값을 구하였다.* Wire bonding evaluation: K&S Connx of CONNX was used for wire bonding device, capillary (N0814-52-22-08, PECO), wire (Heraeus Oriental Hitec, Au 1.0 mil), stage temperature 150℃, bonding power 130 mA (1st), 145 mA (2nd), tensile force was evaluated as 50 gf (1st), 70 gf (2nd) to obtain an average value.

또한, 금 도금 후 리플로우(HELLER 사, 1809EXL)를 5회 처리한 조건과 더 가혹한 조건 평가를 위하여 열처리(175 ℃, 16 시간) 실시 한 후 위와 동일한 방법으로 와이어 풀 평균 강도를 구하였다.In addition, after gold plating, reflow (HELLER, 1809EXL) was performed 5 times and heat treatment (175° C., 16 hours) was performed to evaluate more severe conditions, and then the average wire pull strength was obtained in the same manner as above.

[실시예][Example]

실시예 1Example 1

상기 전처리 공정 후 구리 위에 와이엠티 사의 치환형 은 도금액(Galaxy series)를 사용하여 45℃의 온도에서 3 분 간 도금하여 은 도금층 0.30㎛를 형성하고, 은 도금층 위에 와이엠티 사의 치환형 팔라듐 도금액(PM series)를 사용하여 62℃의 온도에서 10 분 간 도금하여 은-팔라듐 복합 도금층 및 팔라듐 층을 0.1 ㎛ 형성한 후 와이엠티 사의 환원형 금 도금액(IRGOLD series)를 사용하여 80℃의 온도에서 10 분 간 도금하여 금 도금층 0.1 ㎛을 형성하였다.After the pretreatment process, a silver plating layer of 0.30 μm was formed by plating at a temperature of 45° C. for 3 minutes using YMT’s substitutional silver plating solution (Galaxy series) on copper, and YMT’s substitutional palladium plating solution (PM) on the silver plating layer. series) to form a silver-palladium composite plating layer and a palladium layer of 0.1 μm by plating at a temperature of 62°C for 10 minutes, and then using a reduced gold plating solution (IRGOLD series) from YMT for 10 minutes at a temperature of 80°C. A gold plating layer of 0.1 µm was formed by inter-plating.

이와 같은 방법으로 도금 층을 형성 시킨 후 상기에 언급된 방법으로 솔더 접합 평가를 진행 한 결과 도금 후 강도는 411g, 리플로우 5회 후 393g의 값을 나타내었다. 또한 와이어 본딩 평가 결과 도금 후 11.8g, 리플로우 5회 후 9.3g, 열처리(175 ℃, 16시간) 후 8.4g의 값을 나타내었다.After forming the plating layer in this way, the solder joint evaluation was performed by the above-mentioned method. As a result, the strength after plating was 411 g and 393 g after 5 reflows. In addition, the wire bonding evaluation results showed a value of 11.8 g after plating, 9.3 g after 5 reflows, and 8.4 g after heat treatment (175° C., 16 hours).

실시예 2Example 2

상기 전처리 공정 후 구리 위에 은 도금액을 사용하여 45℃의 온도에서 1 분 간 도금하여 은 도금층을 0.1 ㎛ 형성하는 것을 제외하고는 실시예 1과 동일한 방법으로 은 도금층 0.1 ㎛, 은-팔라듐 복합 도금층 및 팔라듐 도금층 0.1 ㎛, 금 도금층 0.1 ㎛를 형성시켰다. 도금 후 실시예 1과 동일한 방법으로 솔더 접합 평가 및 와이어 본딩 평가를 실시하였다. 평가 결과는 도금 후 솔더 풀 강도는 409g, 리플로우 5회 후 394g이었다. 또한 와이어 본딩 평가 결과 도금 후 11.6g, 리플로우 5회 후 9.5g, 열처리(175 ℃, 16시간) 후 8.4g의 값을 나타내었다. After the pretreatment process, the silver plating layer 0.1 µm, the silver-palladium composite plating layer and A palladium plating layer of 0.1 µm and a gold plating layer of 0.1 µm were formed. After plating, solder bonding evaluation and wire bonding evaluation were performed in the same manner as in Example 1. As a result of evaluation, the solder pool strength after plating was 409 g and 394 g after 5 reflows. In addition, the wire bonding evaluation results showed a value of 11.6 g after plating, 9.5 g after 5 reflows, and 8.4 g after heat treatment (175° C., 16 hours).

실시예 3Example 3

상기 전처리 공정 후 구리 위에 은 도금액을 사용하여 45℃의 온도에서 5 분 간 도금하여 은 도금층을 0.5 ㎛ 형성하는 것을 제외하고는 실시예 1과 동일한 방법으로 은 도금층 0.5 ㎛, 은-팔라듐 복합 도금층 및 팔라듐 도금층 0.1 ㎛, 금 도금층 0.1 ㎛를 형성시켰다. 도금 후 실시예 1과 동일한 방법으로 솔더 접합 평가 및 와이어 본딩 평가를 실시하였다. 평가 결과는 도금 후 솔더 풀 강도는 414g, 리플로우 5회 후 392g이었다. 또한 와이어 본딩 평가 결과 도금 후 12.1g, 리플로우 5회 후 9.4g, 열처리(175 ℃, 16시간) 후 8.2g의 값을 나타내었다.After the pretreatment process, the silver plating layer 0.5 µm, the silver-palladium composite plating layer and A palladium plating layer of 0.1 µm and a gold plating layer of 0.1 µm were formed. After plating, solder bonding evaluation and wire bonding evaluation were performed in the same manner as in Example 1. As a result of evaluation, the solder pool strength after plating was 414 g and 392 g after 5 reflows. In addition, the wire bonding evaluation results showed a value of 12.1 g after plating, 9.4 g after 5 reflows, and 8.2 g after heat treatment (175° C., 16 hours).

실시예 4Example 4

상기 전처리 공정 후 구리 위에 은 도금액을 사용하여 45℃의 온도에서 10 분 간 도금하여 은 도금층을 0.5 ㎛ 형성하는 것을 제외하고는 실시예 1과 동일한 방법으로 은 도금층 0.5 ㎛, 은-팔라듐 복합 도금층 및 팔라듐 도금층 0.1 ㎛, 금 도금층 0.1 ㎛를 형성시켰다. 도금 후 실시예 1과 동일한 방법으로 솔더 접합 평가 및 와이어 본딩 평가를 실시하였다. 평가 결과는 도금 후 솔더 풀 강도는 403g, 리플로우 5회 후 393g이었다. 또한 와이어 본딩 평가 결과 도금 후 11.9g, 리플로우 5회 후 9.6g, 열처리(175 ℃, 16시간) 후 8.4g의 값을 나타내었다.After the pretreatment process, a silver plating layer of 0.5 μm, a silver-palladium composite plating layer and A palladium plating layer of 0.1 µm and a gold plating layer of 0.1 µm were formed. After plating, solder bonding evaluation and wire bonding evaluation were performed in the same manner as in Example 1. As a result of evaluation, the solder pool strength after plating was 403 g and 393 g after 5 reflows. In addition, the wire bonding evaluation results showed a value of 11.9 g after plating, 9.6 g after 5 reflows, and 8.4 g after heat treatment (175° C., 16 hours).

실시예 5Example 5

상기 전처리 공정 후 구리 위에 팔라듐 도금액을 사용하여 62℃의 온도에서 1 분 간 도금하여 은-팔라듐 복합 도금층 및 팔라듐 도금층을 0.01 ㎛ 형성하는 것을 제외하고는 실시예 1과 동일한 방법으로 은 도금층 0.3 ㎛, 은-팔라듐 복합 도금층 및 팔라듐 도금층 0.01 ㎛, 금 도금층 0.1 ㎛를 형성시켰다. 도금 후 실시예 1과 동일한 방법으로 솔더 접합 평가 및 와이어 본딩 평가를 실시하였다. 평가 결과는 도금 후 솔더 풀 강도는 406g, 리플로우 5회 후 391g이었다. 또한 와이어 본딩 평가 결과 도금 후 12.0g, 리플로우 5회 후 9.3g, 열처리(175 ℃, 16시간) 후 8.2g의 값을 나타내었다.After the pretreatment process, a silver plating layer 0.3 µm in the same manner as in Example 1, except that a silver-palladium composite plating layer and a palladium plating layer were formed by plating at a temperature of 62 ° C. for 1 minute on copper using a palladium plating solution, and 0.01 µm; A silver-palladium composite plating layer, a palladium plating layer of 0.01 µm, and a gold plating layer of 0.1 µm were formed. After plating, solder bonding evaluation and wire bonding evaluation were performed in the same manner as in Example 1. As a result of evaluation, the solder pool strength after plating was 406 g and 391 g after 5 reflows. In addition, the wire bonding evaluation results showed a value of 12.0 g after plating, 9.3 g after 5 reflows, and 8.2 g after heat treatment (175° C., 16 hours).

실시예 6Example 6

상기 전처리 공정 후 구리 위에 팔라듐 도금액을 사용하여 62℃의 온도에서 5 분 간 도금하여 은-팔라듐 복합 도금층 및 팔라듐 도금층을 0.05 ㎛ 형성하는 것을 제외하고는 실시예 1과 동일한 방법으로 은 도금층 0.3 ㎛, 은-팔라듐 복합 도금층 및 팔라듐 도금층 0.05 ㎛, 금 도금층 0.1 ㎛를 형성시켰다. 도금 후 실시예 1과 동일한 방법으로 솔더 접합 평가 및 와이어 본딩 평가를 실시하였다. 평가 결과는 도금 후 솔더 풀 강도는 403g, 리플로우 5회 후 394g이었다. 또한 와이어 본딩 평가 결과 도금 후 11.6g, 리플로우 5회 후 9.2g, 열처리(175 ℃, 16시간) 후 8.3g의 값을 나타내었다. After the pretreatment process, the silver plating layer 0.3 µm in the same manner as in Example 1, except that the silver-palladium composite plating layer and the palladium plating layer were formed by plating at a temperature of 62° C. for 5 minutes on copper using a palladium plating solution to form 0.05 µm, A silver-palladium composite plating layer, a palladium plating layer of 0.05 µm, and a gold plating layer of 0.1 µm were formed. After plating, solder bonding evaluation and wire bonding evaluation were performed in the same manner as in Example 1. As a result of evaluation, the solder pool strength after plating was 403 g and 394 g after 5 reflows. In addition, the wire bonding evaluation results showed a value of 11.6 g after plating, 9.2 g after 5 reflows, and 8.3 g after heat treatment (175° C., 16 hours).

실시예 7Example 7

상기 전처리 공정 후 구리 위에 팔라듐 도금액을 사용하여 62℃의 온도에서 25 분 간 도금하여 은-팔라듐 복합 도금층 및 팔라듐 도금층을 0.20 ㎛ 형성하는 것을 제외하고는 실시예 1과 동일한 방법으로 은 도금층 0.3 ㎛, 은-팔라듐 복합 도금층 및 팔라듐 도금층 0.20 ㎛, 금 도금층 0.1 ㎛를 형성시켰다. 도금 후 실시예 1과 동일한 방법으로 솔더 접합 평가 및 와이어 본딩 평가를 실시하였다. 평가 결과는 도금 후 솔더 풀 강도는 405g, 리플로우 5회 후 396g이었다. 또한 와이어 본딩 평가 결과 도금 후 11.8g, 리플로우 5회 후 9.8g, 열처리(175 ℃, 16시간) 후 8.3g의 값을 나타내었다.After the pretreatment process, a silver plating layer 0.3 µm in the same manner as in Example 1, except that a silver-palladium composite plating layer and a palladium plating layer were formed by plating at a temperature of 62° C. for 25 minutes using a palladium plating solution on copper, and 0.20 µm, A silver-palladium composite plating layer, a palladium plating layer of 0.20 µm, and a gold plating layer of 0.1 µm were formed. After plating, solder bonding evaluation and wire bonding evaluation were performed in the same manner as in Example 1. As a result of evaluation, the solder pool strength after plating was 405 g and 396 g after 5 reflows. In addition, the wire bonding evaluation results showed a value of 11.8 g after plating, 9.8 g after 5 reflows, and 8.3 g after heat treatment (175° C., 16 hours).

실시예 8Example 8

상기 전처리 공정 후 구리 위에 금 도금액을 사용하여 80℃의 온도에서 3 분 간 도금하여 금 도금층을 0.02 ㎛ 형성하는 것을 제외하고는 실시예 1과 동일한 방법으로 은 도금층 0.3 ㎛, 은-팔라듐 복합 도금층 및 팔라듐 도금층 0.10 ㎛, 금 도금층 0.03 ㎛를 형성시켰다. 도금 후 실시예 1과 동일한 방법으로 솔더 접합 평가 및 와이어 본딩 평가를 실시하였다. 평가 결과는 도금 후 솔더 풀 강도는 406g, 리플로우 5회 후 390g이었다. 또한 와이어 본딩 평가 결과 도금 후 11.3g, 리플로우 5회 후 9.1g, 열처리(175 ℃, 16시간) 후 8.2g의 값을 나타내었다.After the pretreatment process, a silver plating layer of 0.3 µm, a silver-palladium composite plating layer, and A palladium plating layer of 0.10 µm and a gold plating layer of 0.03 µm were formed. After plating, solder bonding evaluation and wire bonding evaluation were performed in the same manner as in Example 1. As a result of evaluation, the solder pool strength after plating was 406 g and 390 g after 5 reflows. In addition, the wire bonding evaluation results showed a value of 11.3 g after plating, 9.1 g after 5 reflows, and 8.2 g after heat treatment (175° C., 16 hours).

실시예 9Example 9

상기 전처리 공정 후 구리 위에 금 도금액을 사용하여 80℃의 온도에서 20 분 간 도금하여 금 도금층을 0.20 ㎛ 형성하는 것을 제외하고는 실시예 1과 동일한 방법으로 은 도금층 0.3 ㎛, 은-팔라듐 복합 도금층 및 팔라듐 도금층 0.10 ㎛, 금 도금층 0.20 ㎛를 형성시켰다. 도금 후 실시예 1과 동일한 방법으로 솔더 접합 평가 및 와이어 본딩 평가를 실시하였다. 평가 결과는 도금 후 솔더 풀 강도는 405g, 리플로우 5회 후 392g이었다. 또한 와이어 본딩 평가 결과 도금 후 12.0g, 리플로우 5회 후 9.8g, 열처리(175 ℃, 16시간) 후 8.2g의 값을 나타내었다.After the pretreatment process, a silver plating layer of 0.3 µm, a silver-palladium composite plating layer, and A palladium plating layer of 0.10 µm and a gold plating layer of 0.20 µm were formed. After plating, solder bonding evaluation and wire bonding evaluation were performed in the same manner as in Example 1. As a result of evaluation, the solder pool strength after plating was 405 g and 392 g after 5 reflows. In addition, the wire bonding evaluation results showed a value of 12.0 g after plating, 9.8 g after 5 reflows, and 8.2 g after heat treatment (175° C., 16 hours).

실시예 10Example 10

상기 전처리 공정 후 구리 위에 금 도금액을 사용하여 80℃의 온도에서 30 분 간 도금하여 금 도금층을 0.30 ㎛ 형성하는 것을 제외하고는 실시예 1과 동일한 방법으로 은 도금층 0.3 ㎛, 은-팔라듐 복합 도금층 및 팔라듐 도금층 0.10 ㎛, 금 도금층 0.30 ㎛를 형성시켰다. 도금 후 실시예 1과 동일한 방법으로 솔더 접합 평가 및 와이어 본딩 평가를 실시하였다. 평가 결과는 도금 후 솔더 풀 강도는 412g, 리플로우 5회 후 398g이었다. 또한 와이어 본딩 평가 결과 도금 후 12.2g, 리플로우 5회 후 9.9g, 열처리(175 ℃, 16시간) 후 8.5g의 값을 나타내었다. After the pretreatment process, a silver plating layer of 0.3 µm, a silver-palladium composite plating layer, and A palladium plating layer of 0.10 µm and a gold plating layer of 0.30 µm were formed. After plating, solder bonding evaluation and wire bonding evaluation were performed in the same manner as in Example 1. As a result of evaluation, the solder pool strength after plating was 412 g and 398 g after 5 reflows. In addition, the wire bonding evaluation results showed a value of 12.2 g after plating, 9.9 g after 5 reflows, and 8.5 g after heat treatment (175° C., 16 hours).

비교예 1Comparative Example 1

상기 전처리 공정 후 구리 위에 은 도금 및 팔라듐 도금을 실시하지 않고 와이엠티 사의 환원형 금 도금액(IRGOLD series)를 사용하여 80℃의 온도에서 7 분 간 도금하여 구리 위에 금 도금층 0.10 ㎛를 형성시켰다. 그 외에는 실시예 1과 동일한 방법으로 솔더 접합 평가 및 와이어 본딩 평가를 실시하였다. 평가 결과는 도금 후 솔더 풀 강도는 388g, 리플로우 5회 후 326g이었다. 또한 와이어 본딩 평가 결과 도금 후 10.4g, 리플로우 5회 후 6.8g, 열처리(175 ℃, 16시간) 후 3.4g의 값을 나타내었다.After the pretreatment process, silver plating and palladium plating were not performed on the copper, but plating was performed at a temperature of 80° C. for 7 minutes using a reduced gold plating solution (IRGOLD series) of YMT to form a gold plating layer 0.10 μm on the copper. Other than that, solder bonding evaluation and wire bonding evaluation were performed in the same manner as in Example 1. As a result of evaluation, the solder pool strength after plating was 388 g and 326 g after 5 reflows. In addition, the wire bonding evaluation results showed a value of 10.4 g after plating, 6.8 g after 5 reflows, and 3.4 g after heat treatment (175° C., 16 hours).

비교예 2Comparative Example 2

상기 전처리 공정 후 비교예 1과 동일한 방법으로 구리 위에 금 도금층을 0.50 ㎛를 형성시켰다. 그 이외에는 실시예 1과 동일한 방법으로 솔더 접합 평가 및 와이어 본딩 평가를 실시하였다. 평가 결과는 도금 후 솔더 풀 강도는 406g, 리플로우 5회 후 376g이었다. 또한 와이어 본딩 평가 결과 도금 후 11.1g, 리플로우 5회 후 8.8g, 열처리(175 ℃, 16시간) 후 6.9g의 값을 나타내었다.After the pretreatment process, a gold plating layer of 0.50 μm was formed on copper in the same manner as in Comparative Example 1. Other than that, solder bonding evaluation and wire bonding evaluation were performed in the same manner as in Example 1. As a result of the evaluation, the solder pool strength after plating was 406 g and 376 g after 5 reflows. In addition, the wire bonding evaluation results showed a value of 11.1 g after plating, 8.8 g after 5 reflows, and 6.9 g after heat treatment (175° C., 16 hours).

비교예 3Comparative Example 3

상기 전처리 공정 후 구리 위에 은 도금을 실시하지 않고 와이엠티 사의 팔라듐 촉매(SCATA-10)를 사용하여 30℃에서 2분간 팔라듐 촉매 공정 후 와이엠티 사의 무전해 팔라듐(ELP series)를 사용하여 55℃의 온도에서 10 분 간 도금하여 팔라듐 층 0.10 ㎛를 형성한 후 와이엠티 사의 환원형 금 도금액(IRGOLD series)를 사용하여 80℃의 온도에서 10 분 간 도금하여 금 도금층 0.10 ㎛를 형성시켰다. After the pretreatment process, without silver plating on copper, YMT's palladium catalyst (SCATA-10) was used for 2 minutes at 30°C, followed by a palladium catalyst process at 55°C using YMT's electroless palladium (ELP series). After plating at a temperature for 10 minutes to form a palladium layer of 0.10 μm, a gold plating layer of 0.10 μm was formed by plating at a temperature of 80° C. for 10 minutes using a reduced gold plating solution (IRGOLD series) of YMT.

그 외에는 실시예 1과 동일한 방법으로 솔더 접합 평가 및 와이어 본딩 평가를 실시하였다. 평가 결과는 도금 후 솔더 풀 강도는 393g, 리플로우 5회 후 362g이었다. 또한 와이어 본딩 평가 결과 도금 후 10.8g, 리플로우 5회 후 8.1g, 열처리(175 ℃, 16시간) 후 5.1g의 값을 나타내었다.Other than that, solder bonding evaluation and wire bonding evaluation were performed in the same manner as in Example 1. As a result of evaluation, the solder pool strength after plating was 393 g and 362 g after 5 reflows. In addition, the wire bonding evaluation results showed a value of 10.8 g after plating, 8.1 g after 5 reflows, and 5.1 g after heat treatment (175° C., 16 hours).

비교예 4Comparative Example 4

상기 전처리 공정 후 구리 위에 실시예 1과 동일한 방법으로 은 도금층 0.30㎛를 형성시킨 후 팔라듐 도금을 진행 하지 않고 금 도금층 0.10 ㎛를 형성시켰다.After the pretreatment process, a silver plating layer of 0.30 µm was formed on copper in the same manner as in Example 1, and then a gold plating layer of 0.10 µm was formed without palladium plating.

그 이외에는 실시예 1과 동일한 방법으로 솔더 접합 평가 및 와이어 본딩 평가를 실시하였다. 평가 결과는 도금 후 솔더 풀 강도는 388g, 리플로우 5회 후 342g이었다. 또한 와이어 본딩 평가 결과 도금 후 10.9g, 리플로우 5회 후 6.7g, 열처리(175 ℃, 16시간) 후 4.4g의 값을 나타내었다.Other than that, solder bonding evaluation and wire bonding evaluation were performed in the same manner as in Example 1. As a result of evaluation, the solder pool strength after plating was 388 g and 342 g after 5 reflows. In addition, the wire bonding evaluation results showed a value of 10.9 g after plating, 6.7 g after 5 reflows, and 4.4 g after heat treatment (175° C., 16 hours).

비교예 5Comparative Example 5

상기 전처리 공정 후 구리 위에 실시예 1과 동일한 방법으로 은 도금층 0.30㎛를 형성시킨 후 팔라듐 도금을 0.10 ㎛를 형성시키고, 금 도금층은 형성시키지 않았다. After the pretreatment process, a silver plating layer of 0.30 μm was formed on copper in the same manner as in Example 1, and 0.10 μm was formed of palladium plating, but a gold plating layer was not formed.

그 이외에는 실시예 1과 동일한 방법으로 솔더 접합 평가 및 와이어 본딩 평가를 실시하였다. 평가 결과는 도금 후 솔더 풀 강도는 382g, 리플로우 5회 후 357g이었다. 또한 와이어 본딩 평가 결과 도금 후 4.6g, 리플로우 5회 후 3.1g, 열처리(175 ℃, 16시간) 후에는 와이어 본딩이 되지 않았다.Other than that, solder bonding evaluation and wire bonding evaluation were performed in the same manner as in Example 1. As a result of evaluation, the solder pool strength after plating was 382 g and 357 g after 5 reflows. In addition, as a result of wire bonding evaluation, wire bonding did not occur after plating, 4.6 g, after 5 reflows, 3.1 g, and heat treatment (175° C., 16 hours).

상기 실시예 및 비교예의 도금층을 시험평가한 결과를 하기 표 1 및 표 2에 나타내었다. 각 실시예들에 있어서 은-팔라듐 복합 도금층을 따로 표시하지 않고 단순히 은 도금층 및 팔라듐 도금층으로 표시하였으며 은 도금층 및 팔라듐 도금층의 두께는 은-팔라듐 복합 도금층의 은 성분 및 팔라듐 성분의 함량까지 고려하여 환산한 값이다. The test evaluation results of the plating layers of Examples and Comparative Examples are shown in Tables 1 and 2 below. In each of the embodiments, the silver-palladium composite plating layer was not separately indicated, but simply a silver plating layer and a palladium plating layer, and the thickness of the silver plating layer and the palladium plating layer was converted in consideration of the contents of the silver component and the palladium component of the silver-palladium composite plating layer. is one value.

실시예 1Example 1 실시예 2Example 2 실시예 3Example 3 실시예 4Example 4 실시예 5Example 5 실시예 6Example 6 실시예 7Example 7 실시예 8Example 8 도금층 두께
(㎛)
plating layer thickness
(μm)
AgAg 0.300.30 0.100.10 0.500.50 1.001.00 0.300.30 0.300.30 0.300.30 0.300.30
PdPd 0.100.10 0.100.10 0.100.10 0.100.10 0.010.01 0.050.05 0.20.2 0.100.10 AuAu 0.100.10 0.100.10 0.100.10 0.100.10 0.100.10 0.100.10 0.100.10 0.020.02 솔더 인장 강도 (g)Solder Tensile Strength (g) 도금 후after plating 411411 409409 414414 403403 406406 403403 405405 406406 Reflow
5회 후
Reflow
after 5
393393 394394 392392 393393 391391 394394 396396 390390
W/B 인장 강도 (g)W/B Tensile Strength (g) 도금 후after plating 11.811.8 11.611.6 12.112.1 11.911.9 12.012.0 11.611.6 11.811.8 11.311.3 Reflow
5회 후
Reflow
after 5
9.39.3 9.59.5 9.49.4 9.69.6 9.39.3 9.29.2 9.89.8 9.19.1
열처리 후
(175℃, 16hr)
after heat treatment
(175℃, 16hr)
8.48.4 8.48.4 8.28.2 8.48.4 8.28.2 8.38.3 8.38.3 8.28.2

실시예 9Example 9 실시예 10Example 10 비교예 1Comparative Example 1 비교예 2Comparative Example 2 비교예 3Comparative Example 3 비교예 4Comparative Example 4 비교예 5Comparative Example 5 도금층 두께
(㎛)
plating layer thickness
(μm)
AgAg 0.300.30 0.300.30 0.30.3 0.30.3
PdPd 0.100.10 0.100.10 0.100.10 0.100.10 AuAu 0.20.2 0.30.3 0.100.10 0.500.50 0.100.10 0.100.10 솔더 인장 강도 (g)Solder Tensile Strength (g) 도금 후after plating 405405 412412 388388 406406 393393 388388 382382 Reflow
5회 후
Reflow
after 5
392392 398398 326326 376376 362362 342342 357357
W/B 인장 강도 (g)W/B tensile strength (g) 도금 후after plating 12.012.0 12.212.2 10.410.4 11.111.1 10.810.8 10.910.9 4.64.6 Reflow
5회 후
Reflow
after 5
9.89.8 9.99.9 6.86.8 8.88.8 8.18.1 6.76.7 3.13.1
열처리 후
(175℃, 16hr)
after heat treatment
(175℃, 16hr)
8.28.2 8.58.5 3.43.4 6.96.9 5.15.1 4.44.4 No bondno bond

- 양호성 평가기준은 본 출원인의 자체 평가 기준으로서, 솔더 및 W/B 인장 강도 모두 리플로우 및 열처리 후 인장 강도가 급격하게 저하하는 것은 바람직하지 않음- The goodness evaluation criteria are the applicant's own evaluation criteria, and it is not desirable for the tensile strength to rapidly decrease after reflow and heat treatment for both solder and W/B tensile strength.

1) 솔더 인장 강도(Solder 0.3 mm 기준): 도금 후 380 g 이상, 리플로우 5회 후 360 g 이상1) Solder tensile strength (based on Solder 0.3 mm): 380 g or more after plating, 360 g or more after 5 reflows

2) W/B 인장 강도 (Au 0.1 mil 기준) : 도금 후 10 g 이상, 리플로우 5회 후 8 g 이상, 열처리 후(175℃, 16hr) 6 g 이상2) W/B tensile strength (based on Au 0.1 mil): 10 g or more after plating, 8 g or more after 5 reflows, 6 g or more after heat treatment (175℃, 16hr)

도 6은 실시예 2의 도금층을 투과전자현미경(TEM, transmission electron microscopy)으로 분석한 결과이다. 도 6을 참조하면, Cu 층위에 Ag/Pd 복합 도금층(Ag rich layer, Pd rich layer) 그리고 Au층이 구분되어 관찰된다.6 is a result of analysis of the plating layer of Example 2 with a transmission electron microscope (TEM, transmission electron microscopy). Referring to FIG. 6 , an Ag/Pd composite plating layer (Ag rich layer, Pd rich layer) and an Au layer are observed separately on the Cu layer.

도 7은 실시예 2의 도금층에 대해 원소 성분분석 방법으로 각 층의 성분을 분석한 결과이다. 도 7을 참조하면, 원소 성분 분석(EDS)으로 실시예 2의 도금층을 도금층을 원소(Cu, Ag, Pd, Au)의 분포와 도 6에서 분석한 TEM 이미지와 매칭하여, 도금층 구조에 따른 성분 분포를 확인할 수 있다(도 7의 (a)). 성분을 라인(line) 형태로 표시하여 함량의 많고 적음을 표시하였다(도 7의 (b)).7 is a result of analyzing the components of each layer by the elemental component analysis method for the plating layer of Example 2. Referring to FIG. 7 , the plating layer of Example 2 by elemental component analysis (EDS) was matched with the distribution of elements (Cu, Ag, Pd, Au) and the TEM image analyzed in FIG. 6 to match the plating layer structure The distribution can be confirmed (FIG. 7 (a)). The components were displayed in the form of a line to indicate that the content was high or low (FIG. 7 (b)).

도 8은 실시예 2의 도금층에 대해 원소 성분분석 맵핑을 이용해 각 층의 성분에 따른 분포를 분석한 결과이다. 도 7에서 분석한 원소 성분 분석(EDS) 방법으로 맵핑(Mapping)을 통해, 각 도금층에 포함된 원소의 정량 분석을 진행한 것으로 아래 좌측부터 각각 Au, Pd, Ag의 함량을 도식화하여 표시하였다. 그 결과, Ag/Pd 복합도금층이 Pd가 많은 영역과, Ag가 많은 영역으로 구분되는 것을 확인할 수 있었다.8 is a result of analyzing the distribution according to the components of each layer using elemental component analysis mapping for the plating layer of Example 2; Quantitative analysis of the elements included in each plating layer was carried out through mapping with the elemental component analysis (EDS) method analyzed in FIG. 7, and the contents of Au, Pd, and Ag were schematically indicated from the left below. As a result, it was confirmed that the Ag/Pd composite plating layer was divided into a Pd-rich region and an Ag-rich region.

실시예 1에서 10번의 솔더 접합 평가 결과를 살펴보면, 리플로우 전 400g, 리플로우 5회 처리 후 390g 수준으로 리플로우 후 솔더 풀 강도가 약간 저하하기는 하였으나 양호한 수준의 값을 나타내었다. 또한 와이어 본딩 평가의 경우에도 열처리 전 11g, 리플로우 5회 후 9.5g, 열처리(175 ℃, 16시간) 후 8g으로서 열처리 전보다는 풀 강도가 저하하긴 하였으나 양호한 수준의 값을 나타내었다.Looking at the solder joint evaluation results of No. 10 in Example 1, the solder pool strength after reflow was slightly lowered to 400 g before reflow and 390 g after reflow 5 times, but showed a good level. In addition, in the case of wire bonding evaluation, it was 11 g before heat treatment, 9.5 g after 5 reflows, and 8 g after heat treatment (175 ° C., 16 hours). Although the pull strength was lower than before heat treatment, it showed a good value.

한편, 은 도금층 및 팔라듐 도금층을 형성하지 않고 금 도금층만 0.1 ㎛ 형성한 비교예 1의 경우 열처리 시 구리 확산 베리어 층이 없기 때문인지 리플로우 및 열처리 시 솔더 접합력 및 와이어 본딩 값이 급격하게 저하되는 것이 확인되었으며, 또한 금 도금층만 0.5 ㎛ 형성한 비교예 2의 경우 열처리 후 리플로우 및 열처리 시 솔더 접합력 및 와이어 본딩 값이 비교적 완만하게 저하하였으나, 금 도금층을 0.5 ㎛로 두껍게 형성해야 되기 때문에 경제성이 떨어진다.On the other hand, in the case of Comparative Example 1, in which only 0.1 μm of the gold plating layer was formed without forming the silver plating layer and the palladium plating layer, the solder bonding strength and the wire bonding value during reflow and heat treatment were abruptly decreased, probably because there is no copper diffusion barrier layer during heat treatment. In addition, in the case of Comparative Example 2, in which only the gold plating layer was formed by 0.5 μm, the solder bonding strength and wire bonding value during reflow and heat treatment after heat treatment were relatively gently decreased, but the economic feasibility was inferior because the gold plating layer had to be formed as thick as 0.5 μm. .

또한, 은 도금층을 형성하지 않고 팔라듐 도금층 0.1 ㎛, 금 도금층 0.1 ㎛를 형성시킨 비교예 3의 경우 리플로우 5회 후 솔더 접합력 및 와이어 본딩 값은 비교적 양호한 값을 나타내었으나, 열처리(175 ℃, 16시간) 후 와이어 본딩 값이 급격하게 저하되는 것이 확인되었다. 이것은 은 도금층 없이 팔라듐 도금층만으로는 구리의 확산을 완벽하게 막지 못했기 때문으로 생각된다.In Comparative Example 3, in which a palladium plating layer of 0.1 μm and a gold plating layer of 0.1 μm was formed without forming a silver plating layer, the solder bonding strength and wire bonding value after 5 reflows showed relatively good values, but the heat treatment (175° C., 16 time), it was confirmed that the wire bonding value rapidly decreased. This is thought to be because the diffusion of copper could not be completely prevented with the palladium plating layer alone without the silver plating layer.

또한, 은 도금층 0.3 ㎛, 금 도금층 0.1 ㎛를 형성시킨 비교예 4의 경우 리플로우 5회 후 솔더 접합력 및 와이어 본딩 값이 급격하게 저하하였으며, 열처리(175 ℃, 16시간) 후 와이어 본딩 값 또한 급격하게 저하되는 것이 확인되었다. 이것은 팔라듐 도금층 없이 은 도금층만으로는 구리의 확산을 막지 못했기 때문으로 생각된다.Also, in Comparative Example 4, in which a silver plating layer of 0.3 μm and a gold plating layer of 0.1 μm was formed, the solder bonding strength and wire bonding value were sharply decreased after 5 reflows, and the wire bonding value after heat treatment (175° C., 16 hours) was also sharp. It was confirmed that there was a significant decrease. This is considered to be because the diffusion of copper could not be prevented with the silver plating layer alone without the palladium plating layer.

또한, 은 도금층 0.3 ㎛, 팔라듐 도금층 0.1 ㎛를 형성시킨 비교예 5의 경우 와이어와 접합성이 좋은 금 도금 층이 없기 때문에 도금 후 와이어 본딩 접합성이 낮게 나타났으며, 열처리(175 ℃, 16시간) 후 와이어 본딩이 되지 않았다. 이것은 와이어 본딩 신뢰성을 확보하기 위해서는 최상층의 금 도금층의 역할이 필수적임을 의미한다.In addition, in Comparative Example 5, in which a silver plating layer of 0.3 μm and a palladium plating layer of 0.1 μm was formed, the wire bonding bondability was low after plating because there was no gold plating layer having good bondability with the wire, and after heat treatment (175° C., 16 hours) No wire bonding. This means that the role of the uppermost gold plating layer is essential to secure wire bonding reliability.

이상으로부터 본 실시예 및 비교예의 결과로부터 은 도금층과 팔라듐 도금층이 함께 존재할 경우, 얇은 두께의 금 도금층을 형성하는 것만으로도 우수한 실장 신뢰성을 확보할 수 있음을 확인할 수 있다.From the above, it can be confirmed from the results of this Example and Comparative Example that, when the silver plating layer and the palladium plating layer are present together, excellent mounting reliability can be ensured only by forming a thin gold plating layer.

Claims (14)

인쇄회로기판에 형성된 구리층;
상기 구리층 상부에 형성되어 있으며 은 성분을 포함하는 은 도금층;
상기 은 도금층의 상부에 형성되어 있으며 팔라듐 성분을 포함하는 팔라듐 도금층;
상기 은 도금층과 상기 팔라듐 도금층 사이에 개재되며 상기 은 성분과 상기 팔라듐 성분이 혼합된 은-팔라듐 복합 도금층; 및
상기 팔라듐 도금층 상부에 형성되어 있으며 금 성분을 포함하는 금 도금층을 포함하되,
상기 은 도금층 및 상기 팔라듐 도금층은 치환 도금법에 의해 형성되고, 상기 금 도금층은 환원 도금법에 의해 형성된 것으로서, 상기 은-팔라듐 복합 도금층의 상기 팔라듐 성분이 상부로 갈수록 농도가 높아지는 농도 구배를 가지고, 상기 은 성분과 상기 팔라듐 성분이 중량비로 1:0.2~2의 비율로 존재하며, 상기 금 도금층의 두께가 0.02~0.3㎛이고, 상기 구리 층 위에 도금된 도금층의 전체 두께가 0.5㎛ 이하로 제어된 것인, 도금층이 형성된 고밀도 인쇄회로기판.
a copper layer formed on a printed circuit board;
a silver plating layer formed on the copper layer and including a silver component;
a palladium plating layer formed on the silver plating layer and including a palladium component;
a silver-palladium composite plating layer interposed between the silver plating layer and the palladium plating layer, in which the silver component and the palladium component are mixed; and
a gold plating layer formed on the palladium plating layer and including a gold component;
The silver plating layer and the palladium plating layer are formed by a substitution plating method, and the gold plating layer is formed by a reduction plating method, wherein the palladium component of the silver-palladium composite plating layer has a concentration gradient in which the concentration increases toward the top, and the silver The component and the palladium component are present in a weight ratio of 1:0.2 to 2, the thickness of the gold plating layer is 0.02 to 0.3 μm, and the total thickness of the plating layer plated on the copper layer is controlled to 0.5 μm or less , a high-density printed circuit board with a plating layer.
삭제delete 삭제delete 제1 항에 있어서,
상기 은 도금층의 두께는 0.01~2.0㎛인 것인 도금층이 형성된 고밀도 인쇄회로기판.
According to claim 1,
A high-density printed circuit board with a plating layer having a thickness of 0.01 to 2.0 μm of the silver plating layer.
제1 항에 있어서,
상기 팔라듐 도금층의 두께는 0.005~1.0㎛인 것인 도금층이 형성된 고밀도 인쇄회로기판.
According to claim 1,
The palladium plating layer has a thickness of 0.005 to 1.0 μm, a high-density printed circuit board having a plating layer formed thereon.
제1 항에 있어서,
상기 금 도금층의 두께는 0.005~1.0㎛인 것인 도금층이 형성된 고밀도 인쇄회로기판.
According to claim 1,
The gold plating layer has a thickness of 0.005 to 1.0 μm, a high-density printed circuit board having a plating layer formed thereon.
삭제delete 인쇄회로기판에 형성된 구리층;
상기 구리층 상부에 형성되어 있으며 은 성분을 포함하는 은 도금층;
상기 은 도금층의 상부에 형성되어 있으며 상기 은 성분과 팔라듐 성분이 혼합된 은-팔라듐 복합 도금층; 및
상기 은-팔라듐 복합 도금층 상부에 형성되어 있으며 금 성분을 포함하는 금 도금층을 포함하되,
상기 은 도금층 및 상기 은-팔라듐 복합 도금층은 치환 도금법에 의해 형성되고, 상기 금 도금층은 환원 도금법에 의해 형성된 것으로서, 상기 은-팔라듐 복합 도금층의 상기 팔라듐 성분이 상부로 갈수록 농도가 높아지는 농도 구배를 가지고, 상기 은 성분과 상기 팔라듐 성분이 중량비로 1:0.2~2의 비율로 존재하며, 상기 금 도금층의 두께가 0.02~0.3㎛이고, 상기 구리 층 위에 도금된 도금층의 전체 두께가 0.5㎛ 이하로 제어된 것인, 도금층이 형성된 고밀도 인쇄회로기판.
a copper layer formed on a printed circuit board;
a silver plating layer formed on the copper layer and including a silver component;
a silver-palladium composite plating layer formed on the silver plating layer and in which the silver component and the palladium component are mixed; and
a gold plating layer formed on the silver-palladium composite plating layer and including a gold component;
The silver plating layer and the silver-palladium composite plating layer are formed by a substitution plating method, and the gold plating layer is formed by a reduction plating method, and the palladium component of the silver-palladium composite plating layer has a concentration gradient that increases toward the top , the silver component and the palladium component are present in a weight ratio of 1:0.2 to 2, the thickness of the gold plating layer is 0.02 to 0.3 μm, and the total thickness of the plating layer plated on the copper layer is controlled to be 0.5 μm or less A high-density printed circuit board with a plating layer formed thereon.
삭제delete (a) 일정 회로 패턴이 형성된 인쇄회로기판을 전처리하는 단계;
(b) 상기 인쇄회로기판의 구리층 위에 은 성분을 포함하는 은 도금층을 치환 도금법으로 도금하는 단계;
(c) 상기 은 도금층 위에 팔라듐 성분을 포함하는 팔라듐 도금층을 치환 도금법으로 도금하는 단계; 및
(d) 상기 팔라듐 도금층 위에 금 성분을 포함하는 금 도금층을 환원 도금법으로 도금하는 단계를 포함하되,
상기 팔라듐 도금층의 도금에 의해 상기 은 성분과 상기 팔라듐 성분의 혼합에 의해 은-팔라듐 복합 도금층이 형성되며, 상기 은-팔라듐 복합 도금층의 상기 팔라듐 성분이 상부로 갈수록 농도가 높아지는 농도 구배를 가지고, 상기 은 성분과 상기 팔라듐 성분이 중량비로 1:0.2~2의 비율로 존재하며, 상기 금 도금층의 두께가 0.02~0.3㎛이고, 상기 구리 층 위에 도금된 도금층의 전체 두께가 0.5㎛ 이하로 제어된 것인, 도금층이 형성된 고밀도 인쇄회로기판의 제조방법.
(a) pre-processing a printed circuit board on which a predetermined circuit pattern is formed;
(b) plating a silver plating layer including a silver component on the copper layer of the printed circuit board by a substitution plating method;
(c) plating a palladium plating layer including a palladium component on the silver plating layer by a substitution plating method; and
(d) plating a gold plating layer including a gold component on the palladium plating layer by a reduction plating method;
A silver-palladium composite plating layer is formed by mixing the silver component and the palladium component by plating the palladium plating layer, and the palladium component of the silver-palladium composite plating layer has a concentration gradient in which the concentration increases toward the top, The silver component and the palladium component are present in a weight ratio of 1:0.2 to 2, the thickness of the gold plating layer is 0.02 to 0.3 μm, and the total thickness of the plating layer plated on the copper layer is controlled to be 0.5 μm or less A method for manufacturing a high-density printed circuit board having a phosphorus and plating layer formed thereon.
삭제delete 삭제delete 삭제delete 삭제delete
KR1020210045276A 2020-04-08 2021-04-07 High density printed circuit board with plating layer and manufacturing method thereof KR102372995B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20200042555 2020-04-08
KR1020200042555 2020-04-08

Publications (2)

Publication Number Publication Date
KR20210125436A KR20210125436A (en) 2021-10-18
KR102372995B1 true KR102372995B1 (en) 2022-03-11

Family

ID=78023841

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210045276A KR102372995B1 (en) 2020-04-08 2021-04-07 High density printed circuit board with plating layer and manufacturing method thereof

Country Status (3)

Country Link
KR (1) KR102372995B1 (en)
TW (1) TWI776457B (en)
WO (1) WO2021206460A1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100885673B1 (en) * 2008-01-25 2009-03-02 와이엠티 주식회사 Method for forming ag-pd plating on printed circuit board for high density interconnection, and printed circuit board for high density interconnection having ag-pd plating

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100688833B1 (en) * 2005-10-25 2007-03-02 삼성전기주식회사 Method for plating on printed circuit board and printed circuit board produced therefrom
KR100712033B1 (en) * 2006-03-09 2007-05-02 와이엠티 주식회사 Palladium-gold plating process to solve a large thickness distribution on high density printed circuit board and printed circuit board produced therefrom
KR100773272B1 (en) 2006-09-22 2007-11-09 와이엠티 주식회사 Silver plating solution including heavy metal ion to improve solderability for smt and printed circuit board produced therefrom
KR101183175B1 (en) * 2010-07-29 2012-09-14 최융지 Printed circuit board and method for plating on the same
KR101184796B1 (en) * 2010-12-29 2012-09-20 와이엠티 주식회사 board structure and method for manufacturing the same
US20120175772A1 (en) * 2011-01-07 2012-07-12 Leung Andrew K Alternative surface finishes for flip-chip ball grid arrays
KR20130070472A (en) * 2011-12-19 2013-06-27 엘지이노텍 주식회사 The printed circuit board and the method for manufacturing the same
JP6340053B2 (en) * 2016-10-05 2018-06-06 小島化学薬品株式会社 Electroless palladium / gold plating process
KR101883250B1 (en) 2018-03-05 2018-08-30 (주)엠케이켐앤텍 An electroless nickel plating solution, a method for electroless plating a nickel and a method for treating a surfacethe same, and a printed circuit board comprising an electroless thin-nickel

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100885673B1 (en) * 2008-01-25 2009-03-02 와이엠티 주식회사 Method for forming ag-pd plating on printed circuit board for high density interconnection, and printed circuit board for high density interconnection having ag-pd plating

Also Published As

Publication number Publication date
KR20210125436A (en) 2021-10-18
WO2021206460A1 (en) 2021-10-14
TW202214916A (en) 2022-04-16
TWI776457B (en) 2022-09-01

Similar Documents

Publication Publication Date Title
TWI464031B (en) Method for suppressing kirkendall voids formation at the interface between solder and cu pad
KR100688833B1 (en) Method for plating on printed circuit board and printed circuit board produced therefrom
KR101016158B1 (en) Bonding wire for semiconductor device
US20070117475A1 (en) Prevention of Sn whisker growth for high reliability electronic devices
KR20200004799A (en) Ceramic circuit board, its manufacturing method and module using the same
EP3077151B1 (en) Zinc-based lead-free and tin-free solder compositions
KR102288721B1 (en) Gold-coated silver bonding wire and manufacturing method thereof, and semiconductor device and manufacturing method thereof
JP5129898B1 (en) Parts having electrode corrosion prevention layer and manufacturing method thereof
JP2011077254A (en) Bonding wire for semiconductor
TWI812853B (en) Wire bonding structure, bonding wire used in the wire bonding structure, and semiconductor device
KR100712033B1 (en) Palladium-gold plating process to solve a large thickness distribution on high density printed circuit board and printed circuit board produced therefrom
US11876066B2 (en) Palladium-coated copper bonding wire, wire bonding structure, semiconductor device, and manufacturing method of semiconductor device
KR101184796B1 (en) board structure and method for manufacturing the same
KR20210080417A (en) Palladium clad copper bonding wire and manufacturing method thereof
KR102187539B1 (en) Bonding wire for semiconductor devices
KR102372995B1 (en) High density printed circuit board with plating layer and manufacturing method thereof
CA2609252C (en) Cu-mo substrate and method for producing same
CN108369914B (en) Bonding wire for semiconductor device
KR100619345B1 (en) Method for plating on printed circuit board for semi-conductor package and printed circuit board produced therefrom
JP3024512B2 (en) Method for activating electroless nickel-boron plating film
JP6076698B2 (en) Parts with electrode corrosion prevention layer
Hur et al. A Study on Electroless Palladium Layer Characteristics and Its Diffusion in the Electroless Palladium Immersion Gold (EPIG) Surface Treatment for Fine Pitch Flip Chip Package
KR20240018632A (en) Composite material of copper layer and organic layer and method of manufacturing the composite material
CN117581341A (en) Bonding wire for semiconductor device
KR20230153361A (en) Sheet for joining with preform layer formed, method for manufacturing joined body, and member to be joined with preform layer formed

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant