KR102363209B1 - Method for manufacturing laminated device - Google Patents

Method for manufacturing laminated device Download PDF

Info

Publication number
KR102363209B1
KR102363209B1 KR1020160031022A KR20160031022A KR102363209B1 KR 102363209 B1 KR102363209 B1 KR 102363209B1 KR 1020160031022 A KR1020160031022 A KR 1020160031022A KR 20160031022 A KR20160031022 A KR 20160031022A KR 102363209 B1 KR102363209 B1 KR 102363209B1
Authority
KR
South Korea
Prior art keywords
wafer
temporary adhesive
device wafer
temporary
support
Prior art date
Application number
KR1020160031022A
Other languages
Korean (ko)
Other versions
KR20160112989A (en
Inventor
쇼이치 고다마
노부히데 마에다
영석 김
아키히토 가와이
Original Assignee
가부시기가이샤 디스코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 디스코 filed Critical 가부시기가이샤 디스코
Publication of KR20160112989A publication Critical patent/KR20160112989A/en
Application granted granted Critical
Publication of KR102363209B1 publication Critical patent/KR102363209B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/12—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by using adhesives
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/04—Interconnection of layers
    • B32B7/12—Interconnection of layers using interposed adhesives or interposed materials with bonding properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H01L21/447—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428 involving the application of pressure, e.g. thermo-compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/14—Semiconductor wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)

Abstract

(과제) 서포트 웨이퍼를 웨이퍼로부터 용이하게 제거할 수 있도록 한다.
(해결 수단) 본 발명은, 제 1 디바이스 웨이퍼 (1) 의 표면 (1a) 에 가접착재 (4) 에 의해서 가접착되는 서포트 웨이퍼 (3) 가 실리콘 웨이퍼로 이루어지고, 첩합 웨이퍼 형성 공정의 실시 후, 가접착재 표출 공정을 실시하여 가접착재 (4) 를 표출시킬 때에는, 가접착재 (4) 를 가열하지 않고서 서포트 웨이퍼 (3) 를 적어도 연삭하여 제거하기 때문에, 제 1 디바이스 웨이퍼 (1) 로부터 용이하게 서포트 웨이퍼 (3) 를 제거할 수 있어, 적층된 상태의 제 1 디바이스 웨이퍼 (1) 와 제 2 디바이스 웨이퍼 (2) 에 어긋남이 생기지 않는다. 가접착재 표출 공정 후에는, 가접착재 제거 공정을 실시하여, 가접착재 (4) 를 제 1 디바이스 웨이퍼 (1) 의 디바이스 (D) 로부터 제거하기 때문에, 가접착재 (4) 의 제거와 디바이스 (D) 의 세정을 동시에 실시하는 것이 가능하게 된다.(Task) A support wafer can be easily removed from the wafer.
(Solution Means) In the present invention, the support wafer 3 temporarily bonded to the surface 1a of the first device wafer 1 with the temporary adhesive 4 is made of a silicon wafer, and after the bonding wafer forming step is performed , when the temporary adhesive 4 is exposed by performing the temporary adhesive exposing step, the support wafer 3 is removed by grinding at least without heating the temporary adhesive 4, so that it is easily removed from the first device wafer 1 The support wafer 3 can be removed, and a shift does not occur between the first device wafer 1 and the second device wafer 2 in the stacked state. After the temporary adhesive material exposure step, a temporary adhesive material removal step is performed to remove the temporary adhesive material 4 from the device (D) of the first device wafer (1), so the removal of the temporary adhesive material (4) and the device (D) It becomes possible to carry out the washing of at the same time.

Description

적층 디바이스의 제조 방법{METHOD FOR MANUFACTURING LAMINATED DEVICE}The manufacturing method of a laminated device TECHNICAL FIELD

본 발명은 적층 디바이스의 제조 방법에 관한 것이다.The present invention relates to a method for manufacturing a stacked device.

최근에는 반도체 디바이스의 소형화에 수반하여, 웨이퍼와 웨이퍼를 적층하여 각각의 웨이퍼에 구비된 복수의 디바이스를 TSV (Through Silicon Via) 라고 불리는 관통 전극으로 접속하는 3 차원 실장 기술이 개발되어 있다.In recent years, with the miniaturization of semiconductor devices, a three-dimensional mounting technology has been developed in which a wafer and a wafer are stacked and a plurality of devices provided in each wafer are connected with a through electrode called a TSV (Through Silicon Via).

이러한 기술에 있어서, 복수의 웨이퍼를 적층하기 위해, 예를 들어 가접착재 (假接着材) 에 의해서 서포트 웨이퍼에 웨이퍼를 가접착한 상태의 임시 웨이퍼를 박화하고, 고정용 접착재에 의해서 임시 웨이퍼를 별도 베이스의 웨이퍼에 첩합 (貼合) 함으로써 첩합 웨이퍼를 형성하는 방법이 있다. 이 방법에서는, 고정용 접착재를 가열함으로써 고정용 접착재를 연화시키면서, 고정용 접착재를 가압하여 확장시켜 임시 웨이퍼와 베이스의 웨이퍼 사이에 개재시킨 후, 고정용 접착재가 경화됨으로써 2 개의 웨이퍼를 첩합할 수 있다.In this technique, in order to laminate a plurality of wafers, for example, a temporary wafer in a state in which the wafer is temporarily adhered to the support wafer with a temporary adhesive is thinned, and the temporary wafer is separately separated with an adhesive for fixing. There exists a method of forming a bonded wafer by bonding together to the wafer of a base. In this method, while the fixing adhesive is softened by heating the fixing adhesive, the fixing adhesive is pressed and expanded to be interposed between the temporary wafer and the base wafer, and then the fixing adhesive is cured to bond the two wafers together have.

첩합 웨이퍼를 형성한 후에는, 서포트 웨이퍼를 가접착재로부터 벗겨낼 필요가 있기 때문에, 가접착재로부터 박리하기 쉬운 서포트 웨이퍼로서 예를 들어 유리 기판이 사용되고 있다. 유리 기판을 가접착재로부터 벗겨낼 때에는, 예를 들어 유리 기판을 통해서 레이저광을 가접착재에 조사하여 유리 기판에 접하는 가접착재만을 경화 (회화 (灰化)) 시켜 접착력을 약하게 한 다음 유리 기판을 박리하거나, 가열 처리로 가접착재의 접착력을 저감시키고, 유리 기판과 웨이퍼를 가접착재로 고정시킨 면에 대하여 수평으로 슬라이드시켜 웨이퍼로부터 유리 기판을 박리하거나 하고 있다 (예를 들어, 하기 특허문헌 1 및 2 를 참조).After forming a bonded wafer, since it is necessary to peel a support wafer from a temporary bonding material, a glass substrate is used as a support wafer which peels easily from a temporary bonding material, for example. When peeling a glass substrate from a temporary adhesive, for example, by irradiating a laser beam through the glass substrate to the temporary adhesive to harden (convert) only the temporary adhesive in contact with the glass substrate to weaken the adhesive force, and then peel the glass substrate. Or, the adhesive force of the temporary adhesive is reduced by heat treatment, and the glass substrate and the wafer are separated from the wafer by sliding horizontally with respect to the surface fixed with the temporary adhesive (for example, the following Patent Documents 1 and 2) see).

일본 공개특허공보 2011-225814호Japanese Patent Laid-Open No. 2011-225814 일본 공개특허공보 2010-506406호Japanese Patent Laid-Open No. 2010-506406

그러나 상기한 바와 같이 가접착재로부터 유리 기판을 벗겨낼 때에 가접착재를 가열하면, 웨이퍼와 웨이퍼를 첩합하는 경우에는 가접착재뿐만 아니라 고정용 접착재도 연화되어 버리기 때문에, 고정용 접착재가 경화되기 전에 가접착재가 연화되어, 웨이퍼가 어긋나게 적층되어 버리거나, 고정용 접착재의 두께가 균일해지지 않거나 하는 경우가 있다.However, if the temporary adhesive is heated when peeling the glass substrate from the temporary adhesive as described above, not only the temporary adhesive but also the fixing adhesive softens when the wafer and the wafer are bonded, so the temporary adhesive before the fixing adhesive is cured. may soften, and wafers may be laminated in a shift or the thickness of the fixing adhesive may not become uniform.

또한, 유리 기판을 웨이퍼로부터 박리한 후, 가접착재가 디바이스 영역에 잔존하는 경우가 있기 때문에, 세정액 등에 의해서 그 디바이스 영역을 세정할 필요가 있어, 작업 부담이 크다.In addition, since the temporary adhesive may remain in the device region after peeling the glass substrate from the wafer, it is necessary to clean the device region with a cleaning liquid or the like, which increases the work load.

또한, 유리 기판을 재사용하기 위해서는 가접착재의 제거와 세정이 필요하여, 작업 부담이 크다.In addition, in order to reuse the glass substrate, it is necessary to remove and clean the temporary adhesive, which increases the work load.

본 발명은 상기 사정을 감안하여 이루어진 것으로, 서포트 웨이퍼를 웨이퍼로부터 용이하게 제거할 수 있도록 하는 것을 목적으로 한다.The present invention has been made in view of the above circumstances, and an object of the present invention is to enable the support wafer to be easily removed from the wafer.

본 발명은, 복수의 반도체 디바이스가 적층된 적층 디바이스의 제조 방법으로서, 표면의 교차하는 분할 예정 라인에 의해서 구획된 영역에 디바이스를 형성한 제 1 디바이스 웨이퍼를 준비하는 제 1 디바이스 웨이퍼 준비 공정과, 실리콘 웨이퍼로 이루어지는 서포트 웨이퍼를 준비하는 서포트 웨이퍼 준비 공정과, 표면의 교차하는 분할 예정 라인에 의해서 구획된 영역에 디바이스를 형성한 제 2 디바이스 웨이퍼를 준비하는 제 2 디바이스 웨이퍼 준비 공정과, 그 제 1 디바이스 웨이퍼의 표면과 그 서포트 웨이퍼를 가접착재에 의해서 가접착하여 임시 웨이퍼를 형성하는 임시 웨이퍼 형성 공정과, 그 임시 웨이퍼 형성 공정에서 형성한 그 임시 웨이퍼를 구성하는 그 서포트 웨이퍼를 척 테이블로 유지하고 그 제 1 디바이스 웨이퍼의 이면측으로부터 연삭하여 그 제 1 디바이스 웨이퍼를 소정의 두께로 박화하는 박화 공정과, 그 서포트 웨이퍼를 가접착한 상태를 유지한 채로, 그 박화 공정에서 박화된 그 제 1 디바이스 웨이퍼의 피연삭면과 그 제 2 디바이스 웨이퍼의 표면을 첩합하여 첩합 웨이퍼를 형성하는 첩합 웨이퍼 형성 공정과, 그 첩합 웨이퍼 형성 공정에서 형성된 그 첩합 웨이퍼의 그 제 2 디바이스 웨이퍼의 이면을 척 테이블로 유지하고 그 서포트 웨이퍼를 적어도 연삭하여 그 가접착재를 표출시키는 가접착재 표출 공정과, 그 가접착재 표출 공정에서 표출된 가접착재를 그 제 1 디바이스 웨이퍼의 표면으로부터 제거하여 그 제 1 디바이스 웨이퍼의 표면을 표출시키는 가접착재 제거 공정과, 그 가접착재 제거 공정 후, 그 제 1 디바이스 웨이퍼와 그 제 2 디바이스 웨이퍼를 관통하는 관통 전극을 형성하는 관통 전극 형성 공정으로 이루어진다.The present invention provides a method for manufacturing a stacked device in which a plurality of semiconductor devices are stacked, comprising: a first device wafer preparation step of preparing a first device wafer in which a device is formed in a region partitioned by an intersecting division scheduled line on the surface; A support wafer preparation step of preparing a support wafer made of a silicon wafer; a second device wafer preparation step of preparing a second device wafer in which a device is formed in a region partitioned by an intersecting division line on the surface; A temporary wafer forming step of forming a temporary wafer by temporarily bonding the surface of the device wafer and its support wafer with a temporary adhesive, and holding the support wafer constituting the temporary wafer formed in the temporary wafer forming step with a chuck table, A thinning process of grinding the first device wafer from the back surface side to thin the first device wafer to a predetermined thickness, and the first device thinned in the thinning process while maintaining the state in which the support wafer is temporarily adhered A bonded wafer forming step of bonding the ground surface of the wafer and the surface of the second device wafer to form a bonded wafer, and the second device wafer of the bonded wafer formed in the bonded wafer forming step is held by a chuck table and at least grinding the support wafer to expose the temporary adhesive, and the temporary adhesive exposed in the temporary adhesive exposing step is removed from the surface of the first device wafer to expose the surface of the first device wafer and a process for removing the temporary adhesive, followed by a process for forming a through electrode of forming a through electrode penetrating the first device wafer and the second device wafer after the process of removing the temporary adhesive.

그 관통 전극 형성 공정 후, 그 제 1 디바이스 웨이퍼의 분할 예정 라인을 따라 개개의 디바이스로 분할하는 분할 공정을 실시해도 된다.After the through-electrode forming step, a division step of dividing the first device wafer into individual devices along a line to be divided may be performed.

본 발명의 적층 디바이스의 제조 방법은, 임시 웨이퍼 형성 공정을 실시하여 제 1 디바이스 웨이퍼의 표면에 실리콘 웨이퍼로 이루어지는 서포트 웨이퍼를 가접착재로 가접착하여 임시 웨이퍼를 형성한 후, 박화 공정에서 박화된 제 1 디바이스 웨이퍼의 피연삭면과 제 2 디바이스 웨이퍼의 표면을, 제 1 디바이스 웨이퍼가 가접착재로 서포트 웨이퍼에 가접착된 상태를 유지한 채로 첩합하여 첩합 웨이퍼 형성 공정을 실시하도록 하였기 때문에, 제 1 디바이스 웨이퍼와 제 2 디바이스 웨이퍼가 어긋나게 첩합되는 경우가 없다. In the method for manufacturing a laminated device of the present invention, a temporary wafer is formed by performing a temporary wafer forming process to temporarily adhere a support wafer made of a silicon wafer to the surface of the first device wafer with a temporary adhesive to form a temporary wafer, and thereafter, the thinned product in the thinning process Since the bonding wafer forming step was performed by bonding the ground surface of the first device wafer and the surface of the second device wafer while maintaining the state in which the first device wafer was temporarily bonded to the support wafer with a temporary adhesive, the first device There is no case where the wafer and the second device wafer are misaligned and bonded together.

또한, 가접착재를 가열하지 않고서, 서포트 웨이퍼를 적어도 연삭하여 가접착재를 표출시키도록 하였기 때문에, 제 1 디바이스 웨이퍼로부터 용이하게 서포트 웨이퍼를 제거할 수 있어, 적층된 상태의 제 1 디바이스 웨이퍼와 제 2 디바이스 웨이퍼에 어긋남이 생기지 않는다.In addition, since the support wafer is at least ground to expose the temporary adhesive without heating the temporary adhesive, the support wafer can be easily removed from the first device wafer, and the first and second device wafers in a stacked state No deviation occurs in the device wafer.

그리고, 가접착재 표출 공정 후에 가접착재 제거 공정을 실시할 때에는, 가접착재를 제 1 디바이스 웨이퍼의 디바이스로부터 제거하기 때문에, 가접착재의 제거와 제 1 디바이스 웨이퍼의 표면의 세정을 동시에 실시하는 것이 가능해져, 작업 부담이 경감된다.In addition, when performing the temporary adhesive removal process after the temporary adhesive material exposing process, since the temporary adhesive is removed from the device of the first device wafer, it becomes possible to simultaneously perform the removal of the temporary adhesive and the cleaning of the surface of the first device wafer. , the work load is reduced.

도 1 의 (a) 는 제 1 디바이스 웨이퍼 준비 공정, (b) 는 서포트 웨이퍼 준비 공정, (c) 는 제 2 디바이스 웨이퍼 준비 공정을 나타내는 단면도이다.
도 2 는 임시 웨이퍼 형성 공정을 나타내는 단면도이다.
도 3 은 박화 공정을 나타내는 단면도이다.
도 4 는 첩합 웨이퍼 형성 공정을 나타내는 단면도이다.
도 5 는 가접착재 표출 공정 중, 첩합 웨이퍼의 제 2 디바이스 웨이퍼를 척 테이블로 유지하는 상태를 나타내는 단면도이다.
도 6 은 가접착재 표출 공정 중, 연삭 수단에 의해 첩합 웨이퍼를 구성하는 서포트 웨이퍼를 연삭하는 상태를 나타내는 단면도이다.
도 7 은 가접착재 제거 공정을 나타내는 단면도이다.
도 8 은 관통 전극 형성 공정을 나타내는 단면도이다.
도 9 는 분할 공정을 나타내는 단면도이다.
도 10 은 적층 디바이스 웨이퍼를 나타내는 단면도이다.
도 11 은 적층 디바이스 웨이퍼가 분할된 상태를 나타내는 단면도이다.Fig. 1 (a) is a cross-sectional view showing a first device wafer preparation process, (b) a support wafer preparation process, and (c) a second device wafer preparation process.
2 is a cross-sectional view showing a temporary wafer forming process.
It is sectional drawing which shows the thinning process.
It is sectional drawing which shows a bonded wafer formation process.
It is sectional drawing which shows the state hold|maintaining the 2nd device wafer of a pasted-up wafer with a chuck table during a temporary adhesive material exposure process.
It is sectional drawing which shows the state which grinds the support wafer which comprises a bonded wafer with a grinding means during a temporary adhesive material exposure process.
7 is a cross-sectional view illustrating a temporary adhesive removal process.
8 is a cross-sectional view illustrating a through electrode forming process.
9 is a cross-sectional view showing a division process.
10 is a cross-sectional view showing a stacked device wafer.
11 is a cross-sectional view showing a state in which a laminated device wafer is divided.

이하에서는, 첨부 도면을 참조하면서, 반도체 디바이스가 복수 적층된 적층 디바이스의 제조 방법에 대해서 설명한다.Hereinafter, the manufacturing method of the laminated|stacked device by which the semiconductor device was laminated|stacked in multiple numbers is demonstrated, referring an accompanying drawing.

(1) 제 1 디바이스 웨이퍼 준비 공정(1) First device wafer preparation process

도 1(a) 에 나타내는 바와 같이, 제 1 디바이스 웨이퍼 (1) 를 준비한다. 제 1 디바이스 웨이퍼 (1) 는, 표면 (1a) 의 교차하는 분할 예정 라인 (S) 에 의해서 구획된 각 영역에 디바이스 (D) 가 형성되어 있다. 표면 (1a) 과 반대측인 이면 (1b) 에는 디바이스가 형성되어 있지 않고, 예를 들어 연삭 지석에 의해 연삭되는 피연삭면으로 되어 있다. 도시된 예에서의 제 1 디바이스 웨이퍼 (1) 는 예를 들어 실리콘 웨이퍼로 구성되어 있으며, 표면 (1a) 측을 하향으로 하고, 이면 (1b) 측을 상향으로 해 둔다.As shown in Fig. 1A, a first device wafer 1 is prepared. In the first device wafer 1 , a device D is formed in each region partitioned by an intersecting division line S on the surface 1a . A device is not formed in the back surface 1b opposite to the front surface 1a, but it is a to-be-ground surface grinded with the grinding wheel, for example. The first device wafer 1 in the illustrated example is made of, for example, a silicon wafer, with the front surface 1a side down and the back surface 1b side up.

(2) 서포트 웨이퍼 준비 공정(2) Support wafer preparation process

도 1(b) 에 나타내는 바와 같이, 제 1 디바이스 웨이퍼 (1) 의 표면 (1a) 을 보호하기 위한 서포트 웨이퍼 (3) 를 준비한다. 서포트 웨이퍼 (3) 는 실리콘 웨이퍼로 구성되어 있다. 서포트 웨이퍼 (3) 의 표리면에는, 특별히 아무것도 형성되어 있지 않다. 서포트 웨이퍼 (3) 는, 제 1 디바이스 웨이퍼 (1) 의 연삭시나 반송시 등에 있어서 표면 (1a) 의 전체면에 피복되어 사용된다.As shown in FIG.1(b), the support wafer 3 for protecting the surface 1a of the 1st device wafer 1 is prepared. The support wafer 3 is comprised of a silicon wafer. Nothing in particular is formed in the front and back of the support wafer 3 . The support wafer 3 is used by covering the entire surface of the front surface 1a at the time of grinding, conveyance, or the like of the first device wafer 1 .

(3) 제 2 디바이스 웨이퍼 준비 공정(3) Second device wafer preparation process

도 1(c) 에 나타내는 바와 같이, 제 2 디바이스 웨이퍼 (2) 를 준비한다. 제 2 디바이스 웨이퍼 (2) 도, 제 1 디바이스 웨이퍼 (1) 와 동일하게 구성되어 있다. 즉, 표면 (2a) 의 교차하는 분할 예정 라인 (S) 에 의해서 구획된 각 영역에 디바이스 (D) 가 형성되고, 표면 (2a) 와 반대측의 이면 (2b) 에는 디바이스가 형성되어 있지 않다. 도시된 예에서의 제 2 디바이스 웨이퍼 (2) 는, 제 1 디바이스 웨이퍼 (1) 와 동일하게 예를 들어 실리콘 웨이퍼로 구성되어 있으며, 표면 (2a) 측을 상향으로 하고 이면 (2b) 측을 하향으로 해 둔다. 또, 제 2 디바이스 웨이퍼 준비 공정은, 적어도 후술하는 첩합 웨이퍼 형성 공정 전까지 실시하면 된다.As shown in Fig. 1(c), a second device wafer 2 is prepared. The second device wafer 2 is also configured similarly to the first device wafer 1 . That is, the device D is formed in each area|region partitioned by the division schedule line S which intersects the surface 2a, and a device is not formed in the back surface 2b opposite to the front surface 2a. The second device wafer 2 in the illustrated example is made of, for example, a silicon wafer, similarly to the first device wafer 1, with the front surface 2a facing upward and the back surface 2b side downward. let it be Moreover, what is necessary is just to implement a 2nd device wafer preparation process before the bonded wafer formation process mentioned later at least.

(4) 임시 웨이퍼 형성 공정 (4) Temporary Wafer Forming Process

제 1 디바이스 웨이퍼 (1) 와 서포트 웨이퍼 (3) 를 가접착한다. 구체적으로는, 도 2 에 나타내는 바와 같이, 제 1 디바이스 웨이퍼 (1) 의 표면 (1a) 과 서포트 웨이퍼 (3) 를 가접착재 (4) 에 의해서 가접착함으로써, 제 1 디바이스 웨이퍼 (1) 와 서포트 웨이퍼 (3) 가 일체가 된 임시 웨이퍼 (5) 를 형성한다. 이렇게 해서, 서포트 웨이퍼 (3) 에 의해 제 1 디바이스 웨이퍼 (1) 의 표면 (1a) 의 전체면을 덮어 복수의 디바이스 (D) 를 보호한다. 가접착재 (4) 의 재질은 특별히 한정되는 것이 아니라, 제 1 디바이스 웨이퍼 (1) 의 연삭시나 반송시 등에서, 그 제 1 디바이스 웨이퍼 (1) 가 움직이지 않도록 가접착한 상태를 유지할 수 있는 접착력을 갖는 것을 사용한다.The first device wafer 1 and the support wafer 3 are temporarily bonded. Specifically, as shown in Fig. 2, the first device wafer 1 and the support by temporarily bonding the surface 1a and the support wafer 3 of the first device wafer 1 with the temporary adhesive 4 A temporary wafer 5 in which the wafer 3 is integrated is formed. In this way, the entire surface of the front surface 1a of the first device wafer 1 is covered with the support wafer 3 to protect the plurality of devices D. As shown in FIG. The material of the temporary adhesive 4 is not particularly limited, and when the first device wafer 1 is ground or transported, the adhesive force capable of maintaining the state in which the first device wafer 1 does not move is maintained. use what you have

(5) 박화 공정 (5) thinning process

임시 웨이퍼 형성 공정을 실시한 후, 도 3 에 나타내는 바와 같이, 연삭 수단 (20) 에 의해서 척 테이블 (10) 에 유지되는 임시 웨이퍼 (5) 를 연삭한다. 척 테이블 (10) 은 포러스 부재 (11) 를 갖고 있고, 포러스 부재 (11) 의 상면이 웨이퍼의 일방의 면을 흡인 유지하는 유지면 (12) 으로 되어 있다. 포러스 부재 (11) 에는 흡인원 (13) 이 접속되어 있어, 유지면 (12) 에 흡인원 (13) 의 흡인력을 작용시킬 수 있다. 연삭 수단 (20) 은, 연직 방향의 축심을 갖는 스핀들 (21) 과, 스핀들 (21) 의 하단에 장착된 연삭 휠 (22) 과, 연삭 휠 (22) 의 하부에 고리상으로 고착된 연삭 지석 (23) 을 적어도 구비하고 있다. 도시하지 않은 모터에 의해 구동되어 스핀들 (21) 이 소정의 회전 속도로 회전함으로써, 연삭 휠 (22) 을 소정의 회전 속도로 회전시킬 수 있다.After performing the temporary wafer forming step, as shown in FIG. 3 , the temporary wafer 5 held by the chuck table 10 is ground by the grinding means 20 . The chuck table 10 has a porous member 11 , and the upper surface of the porous member 11 serves as a holding surface 12 for suctioning and holding one surface of the wafer. A suction source 13 is connected to the porous member 11 , and the suction force of the suction source 13 can be applied to the holding surface 12 . The grinding means 20 includes a spindle 21 having an axial center in the vertical direction, a grinding wheel 22 mounted to the lower end of the spindle 21 , and a grinding wheel fixed annularly to the lower portion of the grinding wheel 22 . (23) is provided at least. It is driven by a motor (not shown) and the spindle 21 rotates at a predetermined rotation speed, whereby the grinding wheel 22 can be rotated at a predetermined rotation speed.

연삭 수단 (20) 에 의해서 임시 웨이퍼 (5) 를 연삭할 때에는, 예를 들어 흡인 유지 가능한 반송 수단에 의해 임시 웨이퍼 (5) 를 유지하고, 척 테이블 (10) 의 유지면 (12) 에 서포트 웨이퍼 (3) 측을 재치 (載置) 하여 제 1 디바이스 웨이퍼 (1) 의 이면 (1b) 을 상향으로 노출시킨다. 계속해서, 흡인원 (13) 의 흡인력을 유지면 (12) 에 작용시켜 유지면 (12) 에 있어서 서포트 웨이퍼 (3) 측을 흡인 유지함과 함께, 척 테이블 (10) 을 예를 들어 화살표 A 방향으로 회전시킨다. 이어서, 스핀들 (21) 을 회전시켜 연삭 휠 (22) 을 화살표 A 방향으로 회전시키면서 제 1 디바이스 웨이퍼 (1) 의 이면 (1b) 에 접근하는 방향으로 연삭 수단 (20) 을 하강시켜, 회전하는 연삭 지석 (23) 에 의해 제 1 디바이스 웨이퍼 (1) 의 이면 (1b) 을 가압하면서 소정의 두께에 도달할 때까지 연삭하여 박화한다.When the temporary wafer 5 is ground by the grinding means 20 , for example, the temporary wafer 5 is held by a suction and holdable transfer means, and a support wafer is placed on the holding surface 12 of the chuck table 10 . (3) The side is placed so that the back surface 1b of the first device wafer 1 is exposed upward. Subsequently, the suction force of the suction source 13 is applied to the holding surface 12 to hold the support wafer 3 side by suction in the holding surface 12, and the chuck table 10 is moved, for example, in the direction of the arrow A rotate to Next, the grinding means 20 is lowered in a direction approaching the back surface 1b of the first device wafer 1 while rotating the spindle 21 to rotate the grinding wheel 22 in the direction of the arrow A, thereby rotating the grinding While the back surface 1b of the first device wafer 1 is pressed with the grindstone 23, it is ground and thinned until a predetermined thickness is reached.

(6) 첩합 웨이퍼 형성 공정(6) bonded wafer formation process

도 4 에 나타내는 바와 같이, 박화 공정에서 박화된 제 1 디바이스 웨이퍼 (1) 와, 제 2 디바이스 웨이퍼 준비 공정에서 준비한 제 2 디바이스 웨이퍼 (2) 를 고정용 접착재 (6) 에 의해서 첩합한다. 먼저, 제 1 디바이스 웨이퍼 (1) 의 피연삭면인 이면 (1b) 과 제 2 디바이스 웨이퍼 (2) 의 표면 (2a) 을 대면시킨다. 계속해서 제 1 디바이스 웨이퍼 (1) 의 이면 (1b) 과 제 2 디바이스 웨이퍼 (2) 의 표면 (2a) 을 고정용 접착재 (6) 에 의해서 접착한다. 고정용 접착재 (6) 는, 특별히 그 재질이 한정되는 것은 아니다.As shown in FIG. 4, the 1st device wafer 1 thinned by the thinning process, and the 2nd device wafer 2 prepared by the 2nd device wafer preparation process are bonded together with the adhesive agent 6 for fixing. First, the back surface 1b which is the to-be-ground surface of the 1st device wafer 1 and the front surface 2a of the 2nd device wafer 2 are made to face. Then, the back surface 1b of the first device wafer 1 and the front surface 2a of the second device wafer 2 are adhered with the fixing adhesive 6 . The material of the fixing adhesive 6 is not particularly limited.

첩합 웨이퍼를 형성할 때에는, 예를 들어, 고정용 접착재 (6) 를 가열하여 연화시키면서, 도시하지 않은 압압 부재로 서포트 웨이퍼 (3) 측에서부터 하방으로 가압하여 고정용 접착재 (6) 를 직경 방향으로 확장시킨다. 이 때, 실리콘 웨이퍼로 이루어지는 서포트 웨이퍼 (3) 측도 가열되지만, 제 1 디바이스 웨이퍼 (1) 가 움직이지 않도록 가접착재 (4) 에 의해 서포트 웨이퍼 (3) 에 고착되어 있기 때문에, 제 1 디바이스 웨이퍼 (1) 를 제 2 디바이스 웨이퍼 (2) 에 대하여 어긋나게 첩합하는 일이 없다. 그 후, 고정용 접착재 (6) 가 예를 들어 냉각 등 되어 경화되면, 제 1 디바이스 웨이퍼 (1) 와 제 2 디바이스 웨이퍼 (2) 가 적층된 상태의 첩합 웨이퍼 (7) 가 되어 형성된다.When forming a bonded wafer, for example, while heating and softening the fixing adhesive 6, it is pressed downward from the support wafer 3 side with a pressing member (not shown), and the fixing adhesive 6 in the radial direction. expand At this time, the support wafer 3 side made of the silicon wafer is also heated, but since the first device wafer 1 is fixed to the support wafer 3 by the temporary adhesive 4 so that it does not move, the first device wafer ( 1) with respect to the 2nd device wafer 2 is not shifted and bonded together. Then, when the adhesive agent 6 for fixing is cooled and hardened, for example, it becomes the bonded wafer 7 of the state in which the 1st device wafer 1 and the 2nd device wafer 2 were laminated|stacked, and it is formed.

(7) 가접착재 표출 공정 (7) Temporary adhesive expression process

도 5 및 도 6 에 나타내는 바와 같이, 연삭 수단 (20) 을 사용하여 첩합 웨이퍼 (7) 로부터 서포트 웨이퍼 (3) 를 제거함으로써 가접착재 (4) 를 표출시킨다. 구체적으로는, 척 테이블 (10) 의 유지면 (12) 에 제 2 디바이스 웨이퍼 (2) 측을 재치하고 서포트 웨이퍼 (3) 측을 상향으로 노출시킨다. 또한, 흡인원 (13) 의 흡인력을 유지면 (12) 에 작용시켜 유지면 (12) 에 있어서 제 2 디바이스 웨이퍼 (2) 의 이면 (2b) 을 흡인 유지함과 함께, 척 테이블 (10) 을 예를 들어, 화살표 A 방향으로 회전시킨다. 그리고, 스핀들 (21) 을 회전시켜 연삭 휠 (22) 을 화살표 A 방향으로 회전시키면서 서포트 웨이퍼 (3) 에 접근하는 방향으로 연삭 수단 (20) 을 하강시켜, 회전하는 연삭 지석 (23) 에 의해 서포트 웨이퍼 (3) 의 상단면을 가압하면서 연삭한다.As shown in FIG.5 and FIG.6, the temporary adhesive material 4 is exposed by removing the support wafer 3 from the pasted-up wafer 7 using the grinding means 20. Specifically, the second device wafer 2 side is placed on the holding surface 12 of the chuck table 10 and the support wafer 3 side is exposed upward. Further, the suction force of the suction source 13 is applied to the holding surface 12 to suction and hold the back surface 2b of the second device wafer 2 on the holding surface 12, and the chuck table 10 is removed. For example, rotate in the direction of arrow A. Then, while rotating the spindle 21 and rotating the grinding wheel 22 in the direction of the arrow A, the grinding means 20 is lowered in the direction approaching the support wafer 3, and supported by the rotating grinding wheel 23 The upper surface of the wafer 3 is ground while being pressed.

여기서, 연삭 수단 (20) 에 의해서 가접착재 (4) 가 표출될 때까지 서포트 기판 (3) 을 연삭해도 되지만, 가접착재 (4) 가 표출되기 직전까지 서포트 웨이퍼 (3) 를 연삭한 단계에서 연삭 수단 (20) 에 의한 연삭을 정지하고, 박화된 서포트 웨이퍼 (3) 에 대하여 웨트 에칭이나 드라이 에칭을 실시함으로써 가접착재 (4) 를 표출시키는 것도 가능하다. 이와 같이, 적어도 가접착재 (4) 가 표출되기 전에 연삭을 정지하면, 연삭 지석 (23) 의 막힘을 방지하여 연삭력 저하를 저감할 수 있다. 또한, 연삭 후에 CMP (Chemical Mechanical Polishing) 를 실시함으로써, 서포트 웨이퍼 (3) 를 제거하고 가접착재 (4) 를 표출시키도록 해도 된다. 처음에 연삭을 실시함으로써, 서포트 웨이퍼 (3) 의 제거를 효율적으로 실시할 수 있다.Here, the support substrate 3 may be ground until the temporary adhesive 4 is exposed by the grinding means 20, but the support wafer 3 is ground until just before the temporary adhesive 4 is exposed. It is also possible to expose the temporary adhesive material 4 by stopping the grinding by the means 20 and performing wet etching or dry etching with respect to the thinned support wafer 3 . In this way, when grinding is stopped at least before the temporary adhesive 4 is exposed, clogging of the grinding wheel 23 can be prevented, and a decrease in the grinding force can be reduced. In addition, by performing CMP (Chemical Mechanical Polishing) after grinding, you may make it remove the support wafer 3 and make the temporary adhesive material 4 surface. By performing grinding first, the removal of the support wafer 3 can be performed efficiently.

(8) 가접착재 제거 공정 (8) Temporary adhesive removal process

가접착재 표출 공정을 실시한 후에는, 도 7 에 나타내는 바와 같이, 제 1 디바이스 웨이퍼 (1) 의 표면 (1a) 으로부터 도 6 에 나타내는 표출된 가접착재 (4) 를 제거한다. 구체적으로는, 예를 들어 가스 공급부 (30) 를 사용하여 플라즈마 애싱을 실시한다. 가스 공급부 (30) 는, 가스 (32) 로부터 챔버 내에 산소 등의 가스를 공급함과 함께 전원 (31) 으로부터 고주파 전력을 가함으로써 산소 플라즈마를 발생시켜, 가접착재 (4) 만을 제 1 디바이스 웨이퍼 (1) 의 디바이스 (D) 로부터 제거한다. 그 결과, 제 1 디바이스 웨이퍼 (1) 의 표면 (1a) 이 노출된 상태가 된다.After performing the temporary adhesive material exposure process, as shown in FIG. 7, the exposed temporary adhesive material 4 shown in FIG. 6 from the surface 1a of the 1st device wafer 1 is removed. Specifically, plasma ashing is performed using, for example, the gas supply unit 30 . The gas supply unit 30 supplies a gas such as oxygen into the chamber from the gas 32 and applies high-frequency electric power from the power supply 31 to generate oxygen plasma, and only the temporary adhesive 4 is used for the first device wafer 1 ) from the device (D). As a result, the surface 1a of the first device wafer 1 is in an exposed state.

또한, 예를 들어 오존 등의 가스가 충전된 애싱 장치의 처리실 내에 첩합 웨이퍼 (7) 를 반송하고, 가스와의 화학 반응을 이용하여 가접착재 (4) 를 디바이스 (D) 로부터 제거하도록 해도 된다.In addition, for example, the bonded wafer 7 is conveyed in the processing chamber of the ashing apparatus filled with gas, such as ozone, and you may make it remove the temporary adhesive material 4 from the device D using the chemical reaction with gas.

(9) 관통 전극 형성 공정 (9) Through-electrode formation process

가접착재 제거 공정을 실시한 후, 도 8 에 나타내는 바와 같이, 제 1 디바이스 웨이퍼 (1) 와 제 2 디바이스 웨이퍼 (2) 를 관통하는 관통 전극을 형성한다. 즉, 적층된 각각의 디바이스 (D) 의 표리면을 관통하는 관통 구멍을 형성하고, 그 관통 구멍에 전극이 되는 도전재를 충전하여 관통 전극 (8) 을 형성한다.After performing a temporary adhesive material removal process, as shown in FIG. 8, the through electrode which penetrates the 1st device wafer 1 and the 2nd device wafer 2 is formed. That is, through holes penetrating the front and back surfaces of each of the stacked devices D are formed, and the through holes are filled with a conductive material serving as an electrode to form the through electrodes 8 .

(10) 분할 공정 (10) division process

관통 전극 형성 공정을 실시한 후, 도 9 에 나타내는 바와 같이, 첩합 웨이퍼 (7) 를 개개의 디바이스 (D) 를 갖는 칩으로 분할한다. 예를 들어, 테이프 (9) 에 첩합 웨이퍼 (7) 를 첩착 (貼着) 하고, 제 1 디바이스 웨이퍼 (1) 의 분할 예정 라인 (S) 을 따라서 절삭 블레이드를 테이프 (9) 에 도달할 때까지 깊숙이 베어 풀커트하거나, 레이저 조사에 의해서 풀커트하거나 함으로써 개개의 칩 (C) 으로 분할한다. 그 후, 도시하지 않은 반송 수단에 의해서 각 칩 (C) 을 픽업한다. 또, 분할 공정은 본 예에 나타낸 것에 한정되지 않는다.After performing a through electrode formation process, as shown in FIG. 9, the bonded wafer 7 is divided|segmented into the chip|tip which has each device D. As shown in FIG. For example, the pasting wafer 7 is affixed to the tape 9, and a cutting blade is carried out along the division|segmentation schedule line S of the 1st device wafer 1 until it reaches the tape 9. It is divided into individual chips (C) by deep cutting or full cutting by laser irradiation. Then, each chip C is picked up by a conveyance means (not shown). In addition, the division|segmentation process is not limited to what was shown in this example.

이상과 같이, 본 발명의 적층 디바이스의 제조 방법에서는, 제 1 디바이스 웨이퍼 (1) 의 표면 (1a) 에 가접착재 (4) 에 의해 가접착되는 서포트 웨이퍼 (3) 가 실리콘 웨이퍼로 이루어지고, 첩합 웨이퍼 형성 공정에 있어서 고정용 접착재 (6) 를 가열하면서 가압하여 확장시켜도, 제 1 디바이스 웨이퍼 (1) 가 움직이지 않도록 가접착재 (4) 를 통해서 서포트 웨이퍼 (3) 에 접착된 상태가 유지되어 있기 때문에, 제 1 디바이스 웨이퍼 (1) 를 제 2 디바이스 웨이퍼 (2) 에 대하여 어긋나게 첩합하는 일이 없으며, 확장되는 고정용 접착재 (6) 의 두께를 균일하게 할 수 있다.As mentioned above, in the manufacturing method of the lamination|stacking device of this invention, the support wafer 3 temporarily adhered to the surface 1a of the 1st device wafer 1 by the temporary adhesive 4 consists of a silicon wafer, and is bonded together. In the wafer forming process, even when the fixing adhesive 6 is heated while being pressurized and expanded, the first device wafer 1 is not moved so that it is adhered to the support wafer 3 through the temporary adhesive 4 is maintained. For this reason, the 1st device wafer 1 is not stuck with respect to the 2nd device wafer 2 shift|shifted, and the thickness of the extended adhesive agent 6 for fixing can be made uniform.

또한, 가접착재 (4) 를 가열하지 않고서 서포트 웨이퍼 (3) 를 적어도 연삭함으로써 서포트 웨이퍼 (3) 를 제거하기 때문에, 제 1 디바이스 웨이퍼 (1) 로부터 용이하게 서포트 웨이퍼 (3) 를 제거할 수 있고, 적층된 제 1 디바이스 웨이퍼 (1) 와 제 2 디바이스 웨이퍼 (2) 에 어긋남이 생기지 않는다.In addition, since the support wafer 3 is removed by at least grinding the support wafer 3 without heating the temporary adhesive 4, the support wafer 3 can be easily removed from the first device wafer 1, , there is no deviation between the stacked first device wafer 1 and the second device wafer 2 .

또한, 가접착재 표출 공정 후, 가접착재 제거 공정을 실시할 때에는, 플라즈마 애싱에 의해 가접착재 (4) 를 제 1 디바이스 웨이퍼 (1) 의 디바이스 (D) 로부터 제거하기 때문에, 가접착재 (4) 의 제거와 디바이스 (D) 의 세정을 동시에 실시하는 것이 가능하게 된다.In addition, since the temporary adhesive material 4 is removed from the device D of the first device wafer 1 by plasma ashing when performing the temporary adhesive material removal process after the temporary adhesive material exposing step, the temporary adhesive material 4 It becomes possible to perform removal and washing|cleaning of the device (D) simultaneously.

또, 제 2 디바이스 웨이퍼는, 예를 들어 도 10 에 나타내는 적층 디바이스 웨이퍼 (40) 여도 된다. 이 적층 디바이스 웨이퍼 (40) 는, 도 1(C) 에 나타낸 제 2 디바이스 웨이퍼 (2) 위에 박화된 디바이스 웨이퍼 (41) 를 복수 적층하고, 복수의 디바이스 웨이퍼 (41) 를 고정용 접착재 (6) 에 의해서 고정시킴으로써 구성되어 있다.Moreover, the laminated device wafer 40 shown in FIG. 10 may be sufficient as the 2nd device wafer, for example. In this laminated device wafer 40, a plurality of thinned device wafers 41 are laminated on the second device wafer 2 shown in FIG. It is constructed by fixing by

이 적층 디바이스 웨이퍼 (40) 는, 디바이스 웨이퍼 준비 공정에서 가접착제 제거 공정까지를, 적층 매수와 동일한 회수를 반복 실시함으로써 형성된다. 즉, 도 10 에 나타낸 적층 디바이스 웨이퍼 (40) 는, 디바이스 웨이퍼 준비 공정에서 가접착제 제거 공정까지를 4 회 반복함으로써, 제 2 디바이스 웨이퍼 (2) 의 표면 (2a) 측에 4 장의 디바이스 웨이퍼 (41) 가 적층된다. 그리고 그 후, 관통 전극 형성 공정을 실시함으로써, 모든 디바이스 (D) 를 관통하는 관통 전극 (42) 을 형성한다.This laminated device wafer 40 is formed by repeating the number of times equal to the number of laminations from the device wafer preparation process to the temporary adhesive removal process. That is, in the stacked device wafer 40 shown in FIG. 10, by repeating the device wafer preparation step to the temporary adhesive removal step 4 times, 4 device wafers 41 on the surface 2a side of the second device wafer 2 ) are stacked. And thereafter, the through-electrode forming process is performed to form the through-electrodes 42 penetrating all the devices D.

이 적층 디바이스 웨이퍼 (40) 를 구성하는 개개의 디바이스 웨이퍼 (41) 는, 표면 (41a) 의 교차하는 분할 예정 라인 (S) 에 의해서 구획된 각 영역에 디바이스 (D) 가 형성되어 있고, 도 11 에 나타내는 바와 같이, 최하층의 제 2 디바이스 웨이퍼 (2) 를 테이프 (9) 에 첩합하고, 디바이스 웨이퍼 (41) 의 분할 예정 라인 (S) 을 따라 절삭 등을 함으로써, 개개의 칩 (C1) 으로 분할된다.In each device wafer 41 constituting the stacked device wafer 40, a device D is formed in each region partitioned by an intersecting division line S on the surface 41a, and FIG. As shown in , the second device wafer 2 of the lowermost layer is bonded to the tape 9, and the device wafer 41 is divided into individual chips C1 by cutting along the planned division line S. do.

1 : 제 1 디바이스 웨이퍼 1a : 표면 1b : 이면
2 : 제 2 디바이스 웨이퍼 2a : 표면 2b : 이면
3 : 서포트 웨이퍼
4 : 가접착재 5 : 임시 웨이퍼 6 : 고정용 접착재 7 : 첩합 웨이퍼
8 : 관통 전극 9 : 테이프
10 : 척 테이블 11 : 유지부 12 : 유지면 13 : 흡인원
20 : 연삭 수단 21 : 스핀들 22 : 연삭 휠 23 : 연삭 지석
30 : 가스 공급부 31 : 전원 32 : 가스
40 : 적층 디바이스 웨이퍼
41 : 디바이스 웨이퍼 41a : 표면 42 : 관통 전극
D : 디바이스 C, C1 : 칩 S : 분할 예정 라인1: first device wafer 1a: front surface 1b: back surface
2: 2nd device wafer 2a: Surface 2b: Back surface
3: support wafer
DESCRIPTION OF SYMBOLS 4: Temporary adhesive material 5: Temporary wafer 6: Fixed adhesive material 7: Pasted wafer
8: through electrode 9: tape
10: chuck table 11: holding part 12: holding surface 13: suction source
20 grinding means 21 spindle 22 grinding wheel 23 grinding grindstone
30: gas supply 31: power 32: gas
40: stacked device wafer
41 device wafer 41a surface 42 through electrode
D: Device C, C1: Chip S: Line to be split

Claims (2)

복수의 반도체 디바이스가 적층된 적층 디바이스의 제조 방법으로서,
표면의 교차하는 분할 예정 라인에 의해서 구획된 영역에 디바이스를 형성한 제 1 디바이스 웨이퍼를 준비하는 제 1 디바이스 웨이퍼 준비 공정과,
실리콘 웨이퍼로 이루어지는 서포트 웨이퍼를 준비하는 서포트 웨이퍼 준비 공정과,
표면의 교차하는 분할 예정 라인에 의해서 구획된 영역에 디바이스를 형성한 제 2 디바이스 웨이퍼를 준비하는 제 2 디바이스 웨이퍼 준비 공정과,
상기 제 1 디바이스 웨이퍼의 표면과 상기 서포트 웨이퍼를 가접착재에 의해서 가접착하여 임시 웨이퍼를 형성하는 임시 웨이퍼 형성 공정과,
상기 임시 웨이퍼를 구성하는 상기 서포트 웨이퍼를 척 테이블로 유지하고 상기 제 1 디바이스 웨이퍼의 이면측을 연삭함으로써 상기 제 1 디바이스 웨이퍼를 소정의 두께로 박화하는 박화 공정과,
상기 서포트 웨이퍼를 가접착한 상태를 유지한 채로, 상기 박화 공정에서 박화된 상기 제 1 디바이스 웨이퍼의 피연삭면과 상기 제 2 디바이스 웨이퍼의 표면을 첩합하여 첩합 웨이퍼를 형성하는 첩합 웨이퍼 형성 공정과,
상기 첩합 웨이퍼 형성 공정에서 형성된 상기 첩합 웨이퍼의 상기 제 2 디바이스 웨이퍼의 이면을 척 테이블로 유지하고, 상기 가접착재가 표출되기 직전까지 상기 서포트 웨이퍼를 연삭한 후 연삭을 정지하고, 박화된 상기 서포트 웨이퍼를 에칭 또는 CMP를 실시하여 제거함으로써, 상기 가접착재를 표출시키는 가접착재 표출 공정과,
상기 가접착재 표출 공정에서 표출된 가접착재를 상기 제 1 디바이스 웨이퍼의 표면으로부터 제거하여 상기 제 1 디바이스 웨이퍼의 표면을 표출시키는 가접착재 제거 공정과,
상기 가접착재 제거 공정 후, 상기 제 1 디바이스 웨이퍼와 상기 제 2 디바이스 웨이퍼를 관통하는 관통 전극을 형성하는 관통 전극 형성 공정으로 이루어지는, 적층 디바이스의 제조 방법.A method for manufacturing a stacked device in which a plurality of semiconductor devices are stacked, the method comprising:
A first device wafer preparation step of preparing a first device wafer in which a device is formed in a region partitioned by a division scheduled line intersecting the surface thereof;
A support wafer preparation step of preparing a support wafer made of a silicon wafer;
a second device wafer preparation step of preparing a second device wafer in which a device is formed in a region partitioned by a division scheduled line intersecting the surface;
a temporary wafer forming step of temporarily bonding the surface of the first device wafer and the support wafer with a temporary adhesive to form a temporary wafer;
a thinning step of thinning the first device wafer to a predetermined thickness by holding the support wafer constituting the temporary wafer with a chuck table and grinding the back side of the first device wafer;
A bonded wafer forming step of bonding the ground surface of the first device wafer thinned in the thinning step and the surface of the second device wafer to form a bonded wafer while maintaining the state in which the support wafer is temporarily bonded;
The back surface of the second device wafer of the bonded wafer formed in the bonded wafer forming step is maintained with a chuck table, and the support wafer is ground until just before the temporary adhesive is exposed, and then the grinding is stopped, and the thinned support wafer By etching or CMP to remove, the temporary adhesive material expression step of expressing the temporary adhesive,
A temporary adhesive removal process of removing the temporary adhesive material exposed in the temporary adhesive material expression process from the surface of the first device wafer to expose the surface of the first device wafer;
and a through electrode forming step of forming a through electrode penetrating the first device wafer and the second device wafer after the temporary adhesive removing step. 제 1 항에 있어서,
상기 관통 전극 형성 공정 후, 상기 제 1 디바이스 웨이퍼의 분할 예정 라인을 따라 개개의 디바이스로 분할하는 분할 공정을 포함하는, 적층 디바이스의 제조 방법.The method of claim 1,
and a division step of dividing the first device wafer into individual devices along a line to be divided after the through electrode forming step.
KR1020160031022A 2015-03-19 2016-03-15 Method for manufacturing laminated device KR102363209B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2015-055913 2015-03-19
JP2015055913A JP6429388B2 (en) 2015-03-19 2015-03-19 Manufacturing method of laminated device

Publications (2)

Publication Number Publication Date
KR20160112989A KR20160112989A (en) 2016-09-28
KR102363209B1 true KR102363209B1 (en) 2022-02-14

Family

ID=57043916

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160031022A KR102363209B1 (en) 2015-03-19 2016-03-15 Method for manufacturing laminated device

Country Status (4)

Country Link
JP (1) JP6429388B2 (en)
KR (1) KR102363209B1 (en)
CN (1) CN105990208B (en)
TW (1) TWI655744B (en)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101833522B1 (en) * 2017-03-14 2018-02-28 대영코어텍(주) 5-Axis Machining Method of Roller Gear Cam for Rotary Table
WO2019230668A1 (en) 2018-05-28 2019-12-05 株式会社ダイセル Method for manufacturing semiconductor device
JP7201386B2 (en) 2018-10-23 2023-01-10 株式会社ダイセル Semiconductor device manufacturing method
JP7285059B2 (en) * 2018-10-23 2023-06-01 株式会社ダイセル Semiconductor device manufacturing method
JP7201387B2 (en) 2018-10-23 2023-01-10 株式会社ダイセル Semiconductor device manufacturing method
WO2020085257A1 (en) 2018-10-23 2020-04-30 株式会社ダイセル Semiconductor device manufacturing method
JP7224138B2 (en) 2018-10-23 2023-02-17 株式会社ダイセル Semiconductor device manufacturing method
JP7211758B2 (en) 2018-10-23 2023-01-24 株式会社ダイセル Semiconductor device manufacturing method
JP7235566B2 (en) 2019-04-01 2023-03-08 株式会社ディスコ Laminated device chip manufacturing method
KR20220008093A (en) 2020-07-13 2022-01-20 삼성전자주식회사 Semiconductor package and method of manufacturing the semiconductor package

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2616662B1 (en) * 1987-06-16 1994-02-18 Guyomarch Sa Ets FOOD ADDITIVE FOR ANIMALS, FOOD COMPRISING SUCH AN ADDITIVE AND METHOD FOR IMPROVING THE GROWTH OF ANIMALS
US6653205B2 (en) * 1999-12-08 2003-11-25 Canon Kabushiki Kaisha Composite member separating method, thin film manufacturing method, and composite member separating apparatus
US7186448B2 (en) * 2002-05-13 2007-03-06 Jsr Corporation Composition and method for temporarily fixing solid
US6869894B2 (en) * 2002-12-20 2005-03-22 General Chemical Corporation Spin-on adhesive for temporary wafer coating and mounting to support wafer thinning and backside processing
KR100618837B1 (en) * 2004-06-22 2006-09-01 삼성전자주식회사 Method for forming thin wafer stack for wafer level package
US20080200011A1 (en) * 2006-10-06 2008-08-21 Pillalamarri Sunil K High-temperature, spin-on, bonding compositions for temporary wafer bonding using sliding approach
JP2010034254A (en) * 2008-07-29 2010-02-12 Mitsubishi Chemicals Corp Three-dimensional large-scale integrated circuit (lsi)
JP5091066B2 (en) * 2008-09-11 2012-12-05 富士フイルム株式会社 Method for manufacturing solid-state imaging device
JP5010668B2 (en) * 2009-12-03 2012-08-29 信越化学工業株式会社 Manufacturing method of stacked semiconductor integrated device
EP2551323A1 (en) * 2010-03-24 2013-01-30 Sekisui Chemical Co., Ltd. Adhesive composition, adhesive tape, method for processing semiconductor wafer and method for producing tsv wafer
JP5691538B2 (en) 2010-04-02 2015-04-01 Jsr株式会社 Temporary fixing composition, temporary fixing material, substrate processing method, and semiconductor element
SG177817A1 (en) * 2010-07-19 2012-02-28 Soitec Silicon On Insulator Temporary semiconductor structure bonding methods and related bonded semiconductor structures
TW201241941A (en) * 2010-10-21 2012-10-16 Sumitomo Bakelite Co A method for manufacturing an electronic equipment, and the electronic equipment obtained by using the method, as well as a method for manufacturing electronics and electronic parts, and the electronics and the electronic parts obtained using the method
JP5943544B2 (en) * 2010-12-20 2016-07-05 株式会社ディスコ Manufacturing method of laminated device and laminated device
JP5887946B2 (en) * 2012-01-18 2016-03-16 旭硝子株式会社 Method for manufacturing electronic device and method for manufacturing glass laminate
JP2013201205A (en) * 2012-03-23 2013-10-03 Toshiba Corp Semiconductor device manufacturing method
JP2014003082A (en) * 2012-06-15 2014-01-09 Shin Etsu Polymer Co Ltd Semiconductor wafer handling method
JP5962759B2 (en) * 2012-06-29 2016-08-03 日立化成株式会社 Manufacturing method of semiconductor device
CN103035483B (en) * 2012-08-28 2015-10-14 上海华虹宏力半导体制造有限公司 A kind of interim bonding being applied to thin silicon wafer conciliates separating process method

Also Published As

Publication number Publication date
TW201705440A (en) 2017-02-01
CN105990208A (en) 2016-10-05
CN105990208B (en) 2021-04-23
JP6429388B2 (en) 2018-11-28
JP2016178162A (en) 2016-10-06
TWI655744B (en) 2019-04-01
KR20160112989A (en) 2016-09-28

Similar Documents

Publication Publication Date Title
KR102363209B1 (en) Method for manufacturing laminated device
JP6174059B2 (en) Method and apparatus for temporary bonding of ultra-thin wafer
TW202007742A (en) Wafer processing method
JP2004202684A (en) Processing method of workpiece and workpiece carrier
CN110199379B (en) Method and apparatus for processing semiconductor substrate
TWI754754B (en) Wafer Processing Method
JP2011023393A (en) Method for manufacturing semiconductor device
US8574398B2 (en) Apparatus and method for detaping an adhesive layer from the surface of ultra thin wafers
JP2018074082A (en) Processing method of wafer
JP5840003B2 (en) Wafer processing method
JP2007287796A (en) Processing method of wafer
JP2020119952A (en) Removal method of carrier plate
JP2018067647A (en) Wafer processing method
JP7235566B2 (en) Laminated device chip manufacturing method
JP7317482B2 (en) Wafer processing method
JP2018067646A (en) Wafer processing method
JP6991673B2 (en) Peeling method
CN214980191U (en) Semiconductor processing device
JP7262903B2 (en) Carrier plate removal method
JP6270525B2 (en) Semiconductor manufacturing method and semiconductor manufacturing apparatus
US20240128087A1 (en) Wafer processing method
KR20230050240A (en) Method for manufacturing device chip
KR20230050239A (en) Method for manufacturing device chip
TW202416363A (en) Wafer processing method
JP2021174934A (en) Chip manufacturing method and edge trimming device

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant