KR102357271B1 - Display apparatus - Google Patents

Display apparatus Download PDF

Info

Publication number
KR102357271B1
KR102357271B1 KR1020200081434A KR20200081434A KR102357271B1 KR 102357271 B1 KR102357271 B1 KR 102357271B1 KR 1020200081434 A KR1020200081434 A KR 1020200081434A KR 20200081434 A KR20200081434 A KR 20200081434A KR 102357271 B1 KR102357271 B1 KR 102357271B1
Authority
KR
South Korea
Prior art keywords
layer
thin film
film encapsulation
disposed
distance
Prior art date
Application number
KR1020200081434A
Other languages
Korean (ko)
Other versions
KR20200085256A (en
Inventor
전상현
방기호
정은애
구근림
지미란
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020200021230A external-priority patent/KR102131801B1/en
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200081434A priority Critical patent/KR102357271B1/en
Publication of KR20200085256A publication Critical patent/KR20200085256A/en
Priority to KR1020220010808A priority patent/KR20220018524A/en
Application granted granted Critical
Publication of KR102357271B1 publication Critical patent/KR102357271B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40OLEDs integrated with touch screens
    • H01L27/323
    • H01L27/326
    • H01L27/3276
    • H01L51/5203
    • H01L51/5246
    • H01L51/5256
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/805Electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/84Passivation; Containers; Encapsulations
    • H10K50/842Containers
    • H10K50/8426Peripheral sealing arrangements, e.g. adhesives, sealants
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/84Passivation; Containers; Encapsulations
    • H10K50/844Encapsulations
    • H10K50/8445Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/121Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals
    • H01L2251/558
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301Details of OLEDs
    • H10K2102/351Thickness

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

표시 장치는 베이스층, 상기 베이스층 위에 배치된 회로층, 상기 회로층 위에 배치된 발광 소자층, 및 상기 발광 소자층 위에 배치된 박막 봉지층을 포함하는 표시 패널, 및 상기 박막 봉지층 위에 직접 배치된 감지 전극들을 포함하는 센서를 포함하고, 상기 박막 봉지층은 제1 무기층, 상기 제1 무기층 위에 배치된 유기층, 및 상기 유기층 위에 배치된 제2 무기층을 포함하고, 상기 박막 봉지층의 상면은 제1 상면 및 상기 제1 상면에 인접한 제2 상면을 포함하고, 상기 감지 전극들은 상기 제1 상면 및 상기 제2 상면 위에 배치되고, 상기 감지 전극들 중 상기 제2 상면 위에 배치된 감지 전극은 상기 제2 상면의 형상을 따라 상기 표시 패널의 두께 방향에 대해 휘어지고, 상기 제1 상면과 상기 베이스층 사이의 거리는 제1 거리이고, 상기 제2 상면의 제1 부분과 상기 베이스층 사이의 제2 거리는 상기 제1 거리보다 크고, 상기 제2 상면의 제2 부분과 상기 베이스층 사이의 제3 거리는 상기 제1 거리보다 작고, 상기 제2 상면의 상기 제2 부분은 상기 제2 상면의 상기 제2 부분을 사이에 두고 상기 제1 상면과 이격될 수 있다. A display device includes a display panel including a base layer, a circuit layer disposed on the base layer, a light emitting device layer disposed on the circuit layer, and a thin film encapsulation layer disposed on the light emitting device layer, and disposed directly on the thin film encapsulation layer and a sensor including sensing electrodes, wherein the thin film encapsulation layer includes a first inorganic layer, an organic layer disposed on the first inorganic layer, and a second inorganic layer disposed on the organic layer, The upper surface includes a first upper surface and a second upper surface adjacent to the first upper surface, the sensing electrodes are disposed on the first upper surface and the second upper surface, and a sensing electrode disposed on the second upper surface of the sensing electrodes is curved along the shape of the second upper surface in the thickness direction of the display panel, the distance between the first upper surface and the base layer is a first distance, and the distance between the first portion of the second upper surface and the base layer is a second distance is greater than the first distance, a third distance between the second portion of the second upper surface and the base layer is less than the first distance, and the second portion of the second upper surface is the second portion of the second upper surface It may be spaced apart from the first upper surface with a second portion interposed therebetween.

Description

표시장치{DISPLAY APPARATUS}display device {DISPLAY APPARATUS}

본 발명은 표시장치에 관한 것으로, 터치감지유닛을 포함하는 표시장치에 관한 것이다.The present invention relates to a display device, and to a display device including a touch sensing unit.

텔레비전, 휴대 전화, 태블릿 컴퓨터, 네비게이션, 게임기 등과 같은 멀티 미디어 장치에 사용되는 다양한 표시장치들이 개발되고 있다. 표시장치들의 입력장치로써 키보드 또는 마우스 등을 포함한다. 또한, 최근에 표시장치들은 입력장치로써 터치감지유닛을 구비한다. Various display devices used in multimedia devices such as televisions, mobile phones, tablet computers, navigation devices, and game machines have been developed. The input devices of the display devices include a keyboard or a mouse. Also, recently, display devices have a touch sensing unit as an input device.

본 발명은 터치감지유닛을 포함하는 표시장치를 제공하는 것을 목적으로 한다.An object of the present invention is to provide a display device including a touch sensing unit.

본 발명의 일 실시예에 따른 표시 장치는 베이스층, 상기 베이스층 위에 배치된 회로층, 상기 회로층 위에 배치된 발광 소자층, 및 상기 발광 소자층 위에 배치된 박막 봉지층을 포함하는 표시 패널, 및 상기 박막 봉지층 위에 직접 배치된 감지 전극들을 포함하는 센서를 포함하고, 상기 박막 봉지층은 제1 무기층, 상기 제1 무기층 위에 배치된 유기층, 및 상기 유기층 위에 배치된 제2 무기층을 포함하고, 상기 박막 봉지층의 상면은 제1 상면 및 상기 제1 상면에 인접한 제2 상면을 포함하고, 상기 감지 전극들은 상기 제1 상면 및 상기 제2 상면 위에 배치되고, 상기 감지 전극들 중 상기 제2 상면 위에 배치된 감지 전극은 상기 제2 상면의 형상을 따라 상기 표시 패널의 두께 방향에 대해 휘어지고, 상기 제1 상면과 상기 베이스층 사이의 거리는 제1 거리이고, 상기 제2 상면의 제1 부분과 상기 베이스층 사이의 제2 거리는 상기 제1 거리보다 크고, 상기 제2 상면의 제2 부분과 상기 베이스층 사이의 제3 거리는 상기 제1 거리보다 작고, 상기 제2 상면의 상기 제2 부분은 상기 제2 상면의 상기 제2 부분을 사이에 두고 상기 제1 상면과 이격될 수 있다.
상기 박막 봉지층은 상기 제1 상면과 중첩하는 제1 박막 봉지 영역 및 상기 제2 상면과 중첩하는 제2 박막 봉지 영역을 더 포함할 수 있다.
상기 센서는 상기 표시 패널 위에 직접 배치될 수 있다.
상기 제1 상면보다 더 돌출된 상기 제2 상면은 상기 박막 봉지층의 두께에 의해 정의되고, 상기 제1 거리는 상기 제1 상면과 상기 베이스층 사이의 거리의 평균이고, 상기 제2 거리는 상기 제2 상면과 상기 베이스층 사이의 최대 거리이고, 상기 제3 거리는 상기 제2 상면과 상기 베이스층 사이의 최소 거리일 수 있다.
상기 제2 상면의 형상은 상기 박막 봉지층의 상기 유기층의 형상에 의해 제어될 수 있다.
평면 상에서 상기 유기층은 상기 제1 박막 봉지 영역 및 상기 제2 박막 봉지 영역과 중첩하고, 상기 박막 봉지층의 상기 상면은 상기 박막 봉지층의 상기 제2 무기층의 상면일 수 있다.
평면 상에서 상기 유기층은 상기 제1 박막 봉지 영역과 비중첩하고, 상기 제2 박막 봉지 영역과 중첩할 수 있다.
상기 표시 패널은 표시 영역 및 상기 표시 영역과 인접한 비표시 영역을 더 포함하고, 평면 상에서 상기 제2 상면은 상기 제1 상면과 상기 비표시 영역 사이에 배치될 수 있다.
평면 상에서 상기 제2 상면은 상기 제1 상면을 둘러쌀 수 있다.
상기 제2 상면과 중첩하는 제2 영역에서 상기 표시 패널의 두께는 상기 제1 상면과 중첩하는 제1 영역에서 상기 표시 패널의 두께보다 클 수 있다.
본 발명의 일 실시예에 따른 표시 장치는 베이스층, 상기 베이스층 위에 배치된 발광 소자층, 상기 발광 소자층을 커버하며, 제1 상면 및 상기 제1 상면과 인접한 제2 상면을 포함하는 박막 봉지층, 및 상기 제1 상면 및 상기 제2 상면 위에 배치된 감지 전극들을 포함하고, 상기 제2 상면은 상기 베이스층으로부터 멀어지는 방향으로 연장된 제1 경사면, 및 상기 제1 경사면으로부터 상기 베이스층에 접근하는 방향으로 연장된 제2 경사면을 포함하고, 상기 감지 전극들 중 상기 제2 상면 위에 배치된 감지 전극은 상기 제2 상면의 형상을 따라 상기 베이스층의 두께 방향에 대해 휘어질 수 있다.
평면 상에서 상기 제2 상면은 상기 제1 상면을 둘러쌀 수 있다.
상기 제2 상면은 상기 제1 상면보다 돌출된 영역을 포함할 수 있다.
상기 박막 봉지층은 유기층을 포함하고, 상기 제2 상면의 형상은 상기 유기층의 형상에의해 제어될 수 있다.
평면 상에서 상기 유기층은 상기 제1 상면 및 상기 제2 상면과 중첩할 수 있다.
평면 상에서 상기 유기층은 상기 제1 상면과 비중첩하고, 상기 제2 상면과 중첩할 수 있다.
상기 제1 경사면과 상기 제2 경사면 사이의 경계와 상기 제2 베이스층 사이의 제1 거리는 상기 제1 상면과 상기 베이스층 사이의 제2 거리보다 클 수 있다.
상기 제1 경사면의 일 지점과 상기 베이스층 사이의 거리는 상기 제2 거리보다 크고, 상기 제1 거리보다 작을 수 있다.
상기 제2 경사면의 일 지점과 상기 베이스층 사이의 거리는 상기 제2 거리보다 작을 수있다.
본 발명의 일 실시예에 따른 표시 장치는 베이스층, 상기 베이스층 위에 배치된 회로층, 상기 회로층 위에 배치된 발광 소자층, 및 상기 발광 소자층 위에 배치된 박막 봉지층을 포함하며, 표시 영역 및 상기 표시 영역에 인접한 비표시 영역이 정의된 표시 패널, 및 상기 표시 패널의 상기 표시 영역 위에 배치된 감지 전극들을 포함하는 센서를 포함하고, 상기 박막 봉지층은 상기 표시 패널의 제1 상면과 중첩하는 제1 박막 봉지 영역 및 상기 제1 상면과 인접한 상기 표시 패널의 제2 상면과 중첩하는 제2 박막 봉지 영역을 포함하고, 상기 감지 전극들은 상기 제1 상면 및 상기 제2 상면 위에 배치되고, 상기 박막 봉지층은 유기층을 포함하고, 상기 제2 상면의 형상은 상기 유기층의 형상에 의해 제어되고, 평면 상에서 상기 유기층은 상기 제1 박막 봉지 영역과 비중첩하고, 상기 제2 박막 봉지 영역과 중첩할 수 있다.
A display device according to an embodiment of the present invention includes a display panel including a base layer, a circuit layer disposed on the base layer, a light emitting device layer disposed on the circuit layer, and a thin film encapsulation layer disposed on the light emitting device layer; and a sensor including sensing electrodes disposed directly on the thin film encapsulation layer, wherein the thin film encapsulation layer comprises a first inorganic layer, an organic layer disposed on the first inorganic layer, and a second inorganic layer disposed on the organic layer. wherein an upper surface of the thin film encapsulation layer includes a first upper surface and a second upper surface adjacent to the first upper surface, wherein the sensing electrodes are disposed on the first upper surface and the second upper surface, and among the sensing electrodes A sensing electrode disposed on a second upper surface is bent in a thickness direction of the display panel according to a shape of the second upper surface, a distance between the first upper surface and the base layer is a first distance, and a second upper surface of the second upper surface is a first distance. a second distance between the first portion and the base layer is greater than the first distance, a third distance between the second portion of the second upper surface and the base layer is less than the first distance, and the second distance of the second upper surface The portion may be spaced apart from the first upper surface with the second portion of the second upper surface interposed therebetween.
The thin film encapsulation layer may further include a first thin film encapsulation region overlapping the first upper surface and a second thin film encapsulation region overlapping the second upper surface.
The sensor may be directly disposed on the display panel.
The second upper surface protruding more than the first upper surface is defined by a thickness of the thin film encapsulation layer, the first distance is an average of the distances between the first upper surface and the base layer, and the second distance is the second distance The maximum distance may be between the upper surface and the base layer, and the third distance may be the minimum distance between the second upper surface and the base layer.
The shape of the second upper surface may be controlled by the shape of the organic layer of the thin film encapsulation layer.
In a plan view, the organic layer may overlap the first thin film encapsulation region and the second thin film encapsulation region, and the upper surface of the thin film encapsulation layer may be an upper surface of the second inorganic layer of the thin film encapsulation layer.
In a plan view, the organic layer may not overlap the first thin film encapsulation region and may overlap the second thin film encapsulation region.
The display panel may further include a display area and a non-display area adjacent to the display area, and the second upper surface may be disposed between the first upper surface and the non-display area in a plan view.
On a plane, the second upper surface may surround the first upper surface.
A thickness of the display panel in the second area overlapping the second upper surface may be greater than a thickness of the display panel in the first area overlapping the first upper surface.
A display device according to an exemplary embodiment includes a base layer, a light emitting device layer disposed on the base layer, and a thin film encapsulation covering the light emitting device layer and including a first top surface and a second top surface adjacent to the first top surface layer, and sensing electrodes disposed on the first upper surface and the second upper surface, wherein the second upper surface has a first inclined surface extending in a direction away from the base layer, and the first inclined surface approaches the base layer from the first inclined surface and a second inclined surface extending in a direction toward
On a plane, the second upper surface may surround the first upper surface.
The second upper surface may include a region that protrudes from the first upper surface.
The thin film encapsulation layer may include an organic layer, and the shape of the second upper surface may be controlled by the shape of the organic layer.
In a plan view, the organic layer may overlap the first upper surface and the second upper surface.
In a plan view, the organic layer may not overlap the first upper surface and may overlap the second upper surface.
A first distance between a boundary between the first inclined surface and the second inclined surface and the second base layer may be greater than a second distance between the first upper surface and the base layer.
A distance between one point of the first inclined surface and the base layer may be greater than the second distance and smaller than the first distance.
A distance between one point of the second inclined surface and the base layer may be smaller than the second distance.
A display device according to an embodiment of the present invention includes a base layer, a circuit layer disposed on the base layer, a light emitting device layer disposed on the circuit layer, and a thin film encapsulation layer disposed on the light emitting device layer, the display area and a sensor including a display panel having a non-display area adjacent to the display area defined, and sensing electrodes disposed on the display area of the display panel, wherein the thin film encapsulation layer overlaps a first upper surface of the display panel and a second thin film encapsulation area overlapping a second upper surface of the display panel adjacent to the first upper surface, wherein the sensing electrodes are disposed on the first upper surface and the second upper surface; The thin film encapsulation layer includes an organic layer, and the shape of the second upper surface is controlled by the shape of the organic layer, and in a plan view, the organic layer does not overlap the first thin film encapsulation region, and overlaps the second thin film encapsulation region. can

본 발명의 실시예에 따르면, 박막 봉지층의 유기층의 두께를 조절한다. 따라서, 박막 봉지층의 두께 변화에 따른 터치감지유닛의 터치 감도 편차를 제어할 수 있다. According to an embodiment of the present invention, the thickness of the organic layer of the thin film encapsulation layer is adjusted. Accordingly, it is possible to control the deviation of the touch sensitivity of the touch sensing unit according to the change in the thickness of the thin film encapsulation layer.

도 1a는 본 발명의 일 실시예에 따른 표시장치의 제1 동작에 따른 사시도이다.
도 1b는 본 발명의 일 실시예에 따른 표시장치의 제2 동작에 따른 사시도이다.
도 1c는 본 발명의 일 실시예에 따른 표시장치의 제3 동작에 따른 사시도이다.
도 2는 본 발명의 일 실시예에 따른 표시장치의 단면도이다.
도 3a 및 3b는 본 발명의 일 실시예에 따른 표시장치의 사시도들이다.
도 4는 본 발명의 일 실시예에 따른 표시장치의 사시도이다.
도 5a는 본 발명의 일 실시예에 따른 유기발광 표시패널의 평면도이다.
도 5b는 본 발명의 일 실시예에 따른 표시모듈의 단면도이다.
도 6a는 본 발명의 일 실시예에 따른 화소의 등가회로도이다.
도 6b는 본 발명의 일 실시예에 따른 유기발광 표시패널의 부분 단면도이다.
도 6c는 본 발명의 일 실시예에 따른 유기발광 표시패널의 부분 단면도이다.
도 7a는 본 발명의 일 실시예에 따른 유기발광 표시패널의 부분 단면도이다.
도 7b는 본 발명의 일 실시예에 따른 박막 봉지층의 개략적인 평면도이다.
도 7c는 본 발명의 일 실시예에 따른 박막 봉지층의 개략적인 평면도이다.
도 8a는 도 7b의 I-I` 영역을 절단한 단면도이다.
도 8b는 도 7b의 I-I` 영역을 절단한 단면도이다.
도 8c는 도 7b의 I-I` 영역을 절단한 단면도이다.
도 8d는 도 7b의 I-I` 영역을 절단한 단면도이다.
도 9a는 도 5b의 AA영역의 부분 확대도이다.
도 9b는 본 발명의 일 실시예에 따른 터치감지유닛의 단면도이다.
도 9c 내지 9e는 본 발명의 일 실시예에 따른 터치감지유닛의 평면도들이다.
도 9f은 도 9e의 BB영역의 부분 확대도이다.
도 10은 도 9b의 II-II` 영역을 절단한 단면도이다.
1A is a perspective view illustrating a first operation of a display device according to an exemplary embodiment.
1B is a perspective view illustrating a second operation of a display device according to an exemplary embodiment.
1C is a perspective view illustrating a third operation of a display device according to an exemplary embodiment of the present invention.
2 is a cross-sectional view of a display device according to an exemplary embodiment.
3A and 3B are perspective views of a display device according to an exemplary embodiment.
4 is a perspective view of a display device according to an exemplary embodiment.
5A is a plan view of an organic light emitting display panel according to an exemplary embodiment.
5B is a cross-sectional view of a display module according to an embodiment of the present invention.
6A is an equivalent circuit diagram of a pixel according to an embodiment of the present invention.
6B is a partial cross-sectional view of an organic light emitting display panel according to an exemplary embodiment.
6C is a partial cross-sectional view of an organic light emitting display panel according to an exemplary embodiment.
7A is a partial cross-sectional view of an organic light emitting display panel according to an exemplary embodiment.
7B is a schematic plan view of a thin film encapsulation layer according to an embodiment of the present invention.
7C is a schematic plan view of a thin film encapsulation layer according to an embodiment of the present invention.
8A is a cross-sectional view taken along region II′ of FIG. 7B.
8B is a cross-sectional view taken along region II′ of FIG. 7B .
8C is a cross-sectional view taken along region II′ of FIG. 7B .
8D is a cross-sectional view taken along region II′ of FIG. 7B .
FIG. 9A is a partially enlarged view of area AA of FIG. 5B .
9B is a cross-sectional view of a touch sensing unit according to an embodiment of the present invention.
9C to 9E are plan views of a touch sensing unit according to an embodiment of the present invention.
FIG. 9F is a partially enlarged view of a region BB of FIG. 9E .
FIG. 10 is a cross-sectional view taken along region II-II′ of FIG. 9B .

본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태도 에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.Since the present invention can have various changes and can have various forms, specific embodiments are illustrated in the drawings and described in detail in the text. However, this is not intended to limit the present invention to a specific disclosed form, and should be understood to include all modifications, equivalents and substitutes included in the spirit and scope of the present invention.

본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 "상에 있다", "연결 된다", 또는 "결합 된다"고 언급되는 경우에 그것은 다른 구성요소 상에 직접 연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다. In this specification, when a component (or region, layer, part, etc.) is referred to as being “on”, “connected to” or “coupled to” another component, it is directly connected/connected on the other component. It means that they may be coupled or that a third component may be disposed between them.

동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. "및/또는"은 연관된 구성들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.Like reference numerals refer to like elements. In addition, in the drawings, thicknesses, ratios, and dimensions of components are exaggerated for effective description of technical content. “and/or” includes any combination of one or more that the associated configurations may define.

제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.Terms such as first, second, etc. may be used to describe various elements, but the elements should not be limited by the terms. The above terms are used only for the purpose of distinguishing one component from another. For example, without departing from the scope of the present invention, a first component may be referred to as a second component, and similarly, a second component may also be referred to as a first component. The singular expression includes the plural expression unless the context clearly dictates otherwise.

또한, "아래에", "하측에", "위에", "상측에" 등의 용어는 도면에 도시된 구성들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.In addition, terms such as "below", "below", "above", and "upper side" are used to describe the relationship of the components shown in the drawings. The above terms are relative concepts, and are described based on directions indicated in the drawings.

"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.Terms such as “comprise” or “have” are intended to designate that a feature, number, step, action, component, part, or combination thereof described in the specification is present, and includes one or more other features, number, or step. , it should be understood that it does not preclude the possibility of the existence or addition of an operation, a component, a part, or a combination thereof.

도 1a는 본 발명의 일 실시예에 따른 표시장치(DD)의 제1 동작에 따른 사시도이다. 도 1b는 본 발명의 일 실시예에 따른 표시장치(DD)의 제2 동작에 따른 사시도이다. 도 1c는 본 발명의 일 실시예에 따른 표시장치(DD)의 제3 동작에 따른 사시도이다. 1A is a perspective view illustrating a first operation of a display device DD according to an exemplary embodiment. 1B is a perspective view illustrating a second operation of the display device DD according to an exemplary embodiment. 1C is a perspective view illustrating a third operation of a display device DD according to an exemplary embodiment.

도 1a에 도시된 것과 같이 제1 동작 모드에서, 이미지(IM)가 표시되는 표시면(IS)은 제1 방향(DR1)과 제2 방향(DR2)이 정의하는 면과 평행하다. 표시면(IS)의 법선 방향, 즉 표시장치(DD)의 두께 방향은 제3 방향(DR3)이 지시한다. 각 부재들의 전면(또는 상면)과 배면(또는 하면)은 제3 방향(DR3)에 의해 구분된다. 그러나, 제1 내지 제3 방향들(DR1, DR2, DR3)이 지시하는 방향은 상대적인 개념으로서 다른 방향으로 변환될 수 있다. 이하, 제1 내지 제3 방향들은 제1 내지 제3 방향들(DR1, DR2, DR3)이 각각 지시하는 방향으로 동일한 도면 부호를 참조한다. As illustrated in FIG. 1A , in the first operation mode, the display surface IS on which the image IM is displayed is parallel to a surface defined by the first direction DR1 and the second direction DR2 . The third direction DR3 indicates the normal direction of the display surface IS, that is, the thickness direction of the display device DD. A front surface (or an upper surface) and a rear surface (or a lower surface) of each member are divided by the third direction DR3 . However, the directions indicated by the first to third directions DR1 , DR2 , and DR3 may be converted into other directions as a relative concept. Hereinafter, the first to third directions refer to the same reference numerals as directions indicated by the first to third directions DR1 , DR2 , and DR3 , respectively.

도 1a 내지 도 1c는 표시장치(DD)의 일례로 플렉서블한 폴더블 표시장치를 도시하였다. 그러나, 본 발명은 말려지는 롤러블 표시장치 또는 밴디드 표시장치일 수 있고, 특별히 제한되지 않는다. 또한, 본 실시예에서 플렉서블 표시장치를 도시하였으나, 본 발명은 이에 제한되지 않는다. 본 실시예에 따른 표시장치(DD)는 플랫한 리지드 표시장치일 수도 있고, 휘어진 리지드 표시장치일 수도 있다. 본 발명에 따른 표시장치(DD)는 텔레비전, 모니터 등과 같은 대형 전자장치를 비롯하여, 휴대 전화, 태블릿, 자동차 네비게이션, 게임기, 스마트 와치 등과 같은 중소형 전자장치 등에 사용될 수 있다. 1A to 1C illustrate a flexible and foldable display device as an example of the display device DD. However, the present invention may be a rollable display device or a banded display device that is rolled, and is not particularly limited. Also, although the flexible display device is illustrated in the present embodiment, the present invention is not limited thereto. The display device DD according to the present exemplary embodiment may be a flat rigid display device or a curved rigid display device. The display device DD according to the present invention may be used in large electronic devices such as televisions and monitors, as well as small and medium-sized electronic devices such as mobile phones, tablets, car navigation systems, game machines, and smart watches.

도 1a에 도시된 것과 같이, 표시장치(DD)의 표시면(IS)은 복수 개의 영역들을 포함할 수 있다. 표시장치(DD)는 이미지(IM)가 표시되는 표시영역(DD-DA) 및 표시영역(DD-DA)에 인접한 비표시영역(DD-NDA)을 포함한다. 비표시영역(DD-NDA)은 이미지가 표시되지 않는 영역이다. 도 1a에는 이미지(IM)의 일 예로 화병을 도시하였다. 일 예로써, 표시영역(DD-DA)은 사각형상일 수 있다. 비표시영역(DD-NDA)은 표시영역(DD-DA)을 둘러쌀 수 있다. 다만, 이에 제한되지 않고, 표시영역(DD-DA)의 형상과 비표시영역(DD-NDA)의 형상은 상대적으로 디자인될 수 있다. 1A , the display surface IS of the display device DD may include a plurality of regions. The display device DD includes a display area DD-DA in which an image IM is displayed and a non-display area DD-NDA adjacent to the display area DD-DA. The non-display area DD-NDA is an area in which an image is not displayed. 1A shows a vase as an example of the image IM. As an example, the display area DD-DA may have a rectangular shape. The non-display area DD-NDA may surround the display area DD-DA. However, the present invention is not limited thereto, and the shape of the display area DD-DA and the shape of the non-display area DD-NDA may be designed relatively.

도 1a 내지 도 1c에 도시된 것과 같이, 표시장치(DD)는 동작 형태에 따라 정의되는 복수 개의 영역들을 포함할 수 있다. 표시장치(DD)는 벤딩축(BX)에 기초하여(on the basis of) 벤딩되는 벤딩영역(BA), 비벤딩되는 제1 비벤딩영역(NBA1), 및 제2 비벤딩영역(NBA2)을 포함할 수 있다. 1A to 1C , the display device DD may include a plurality of regions defined according to an operation type. The display device DD includes the bending area BA, the first non-bending area NBA1, and the second non-bending area NBA2 that are bent on the basis of the bending axis BX. may include

도 1b에 도시된 것과 같이, 표시장치(DD)는 제1 비벤딩영역(NBA1)의 표시면(IS)과 제2 비벤딩영역(NBA2)의 표시면(IS)이 마주하도록 내측 벤딩(inner-bending)될 수 있다. 도 1c에 도시된 것과 같이, 표시장치(DD)는 표시면(IS)이 외부에 노출되도록 외측 벤딩(outer-bending)될 수도 있다. As illustrated in FIG. 1B , the display device DD is inner bent so that the display surface IS of the first non-bending area NBA1 and the display surface IS of the second non-bending area NBA2 face each other. -bending). As illustrated in FIG. 1C , the display device DD may be outer-bending so that the display surface IS is exposed to the outside.

도 1a 내지 도 1c에서는 하나의 벤딩영역(BA) 만을 도시하였으나, 이에 제한되는 것은 아니다. 예컨대, 본 발명의 일 실시예에서 표시장치(DD)는 복수 개의 벤딩영역(BA)을 포함할 수 있다. Although only one bending area BA is illustrated in FIGS. 1A to 1C , the present invention is not limited thereto. For example, in an embodiment of the present invention, the display device DD may include a plurality of bending areas BA.

본 발명의 일 실시예에서 표시장치(DD)는 도 1a 및 도 1b에 도시된 동작 모드만 반복되도록 구성될 수 있다. 하지만, 이에 제한되는 것은 아니고, 사용자가 표시장치(DD)를 조작하는 형태에 대응하게 벤딩영역(BA)이 정의될 수 있다. 예컨대, 벤딩영역(BA)은 도 1b 및 도 1c와 달리 제1 방향(DR1)에 평행하게 정의될 수 있고, 대각선 방향으로 정의될 수도 있다. 벤딩영역(BA)의 면적은 고정되지 않고, 곡률반경에 따라 결정될 수 있다. In an embodiment of the present invention, the display device DD may be configured to repeat only the operation modes illustrated in FIGS. 1A and 1B . However, the present invention is not limited thereto, and the bending area BA may be defined to correspond to a shape in which the user manipulates the display device DD. For example, unlike FIGS. 1B and 1C , the bending area BA may be defined in parallel to the first direction DR1 or may be defined in a diagonal direction. The area of the bending area BA is not fixed and may be determined according to a radius of curvature.

도 2는 본 발명의 일 실시예에 따른 표시장치(DD)의 단면도이다. 도 2는 제2 방향(DR2)과 제3 방향(DR3)이 정의하는 단면을 도시하였다.2 is a cross-sectional view of a display device DD according to an exemplary embodiment. 2 illustrates a cross-section defined by the second direction DR2 and the third direction DR3.

도 2에 도시된 것과 같이, 표시장치(DD)는 보호필름(PM), 표시모듈(DM), 광학부재(LM), 윈도우(WM), 제1 접착부재(AM1), 제2 접착부재(AM2), 및 제3 접착부재(AM3)를 포함할 수 있다. 표시모듈(DM)은 보호필름(PM)과 광학부재(LM) 사이에 배치된다. 광학부재(LM)는 표시모듈(DM)과 윈도우(WM) 사이에 배치된다. 제1 접착부재(AM1)는 표시모듈(DM)과 보호필름(PM)을 결합하고, 제2 접착부재(AM2)는 표시모듈(DM)과 광학부재(LM)를 결합하고, 제3 접착부재(AM3)는 광학부재(LM)와 윈도우(WM)를 결합한다. 2 , the display device DD includes a protective film PM, a display module DM, an optical member LM, a window WM, a first adhesive member AM1, and a second adhesive member ( AM2), and a third adhesive member AM3. The display module DM is disposed between the protective film PM and the optical member LM. The optical member LM is disposed between the display module DM and the window WM. The first adhesive member AM1 couples the display module DM and the protective film PM, the second adhesive member AM2 couples the display module DM and the optical member LM, and the third adhesive member (AM3) combines the optical member (LM) and the window (WM).

보호필름(PM)은 표시모듈(DM)을 보호한다. 보호필름(PM)은 외부에 노출된 제1 외면(OS-L)을 제공하고, 제1 접착부재(AM1)에 접착되는 접착면을 제공한다. 보호필름(PM)은 외부의 습기가 표시모듈(DM)에 침투하는 것을 방지하고, 외부 충격을 흡수한다.The protective film PM protects the display module DM. The protective film PM provides the first outer surface OS-L exposed to the outside, and provides an adhesive surface that is adhered to the first adhesive member AM1 . The protective film PM prevents external moisture from penetrating into the display module DM and absorbs external shocks.

보호필름(PM)은 플라스틱 필름을 베이스 기판으로써 포함할 수 있다. 보호필름(PM)은 폴리에테르술폰(PES, polyethersulfone), 폴리아크릴레이트(polyacrylate), 폴리에테르이미드(PEI, polyetherimide), 폴리에틸렌나프탈레이트(PEN, polyethylenenaphthalate), 폴리에틸렌테레프탈레이트(PET, polyethyleneterephthalate), 폴리페닐렌설파이드(PPS, polyphenylene sulfide), 폴리아릴레이트(polyarylate), 폴리이미드(PI, polyimide), 폴리카보네이트(PC, polycarbonate), 폴리아릴렌에테르술폰(poly(arylene ethersulfone)) 및 이들의 조합으로 이루어진 그룹에서 선택된 어느 하나를 포함하는 플라스틱 필름을 포함할 수 있다.The protective film PM may include a plastic film as a base substrate. Protective film (PM) is polyethersulfone (PES, polyethersulfone), polyacrylate (polyacrylate), polyetherimide (PEI, polyetherimide), polyethylene naphthalate (PEN, polyethylenenaphthalate), polyethylene terephthalate (PET, polyethyleneterephthalate), poly phenylene sulfide (PPS, polyphenylene sulfide), polyarylate (polyarylate), polyimide (PI, polyimide), polycarbonate (PC, polycarbonate), poly(arylene ethersulfone), and combinations thereof It may include a plastic film comprising any one selected from the group consisting of.

보호필름(PM)을 구성하는 물질은 플라스틱 수지들에 제한되지 않고, 유/무기 복합재료를 포함할 수 있다. 보호필름(PM)은 다공성 유기층 및 유기층의 기공들에 충전된 무기물을 포함할 수 있다. 보호필름(PM)은 플라스틱 필름에 형성된 기능층을 더 포함할 수 있다. 상기 기능층은 수지층을 포함할 수 있다. 상기 기능층은 코팅 방식에 의해 형성될 수 있다. 본 발명의 일 실시예에서 보호필름(PM)은 생략될 수 있다.The material constituting the protective film PM is not limited to plastic resins, and may include an organic/inorganic composite material. The protective film PM may include a porous organic layer and an inorganic material filled in pores of the organic layer. The protective film PM may further include a functional layer formed on the plastic film. The functional layer may include a resin layer. The functional layer may be formed by a coating method. In an embodiment of the present invention, the protective film PM may be omitted.

윈도우(WM)는 외부 충격으로부터 표시모듈(DM)를 보호하고, 사용자에게 입력면을 제공할 수 있다. 윈도우(WM)은 외부에 노출된 제2 외면(OS-U)을 제공하고, 제2 접착부재(AM2)에 접착되는 접착면을 제공한다. 도 1a 내지 도 1c에 도시된 표시면(IS)이 제2 외면(OS-U)일 수 있다.The window WM may protect the display module DM from external impact and may provide an input surface to the user. The window WM provides the second outer surface OS-U exposed to the outside, and provides an adhesive surface that is adhered to the second adhesive member AM2 . The display surface IS illustrated in FIGS. 1A to 1C may be the second outer surface OS-U.

윈도우(WM)는 플라스틱 필름을 포함할 수 있다. 윈도우(WM)는 다층구조를 가질 수 있다. 윈도우(WM)는 유리 기판, 플라스틱 필름, 플라스틱 기판으로부터 선택된 다층구조를 가질 수 있다. 윈도우(WM)는 베젤패턴을 더 포함할 수 있다. 상기 다층구조는 연속공정 또는 접착층을 이용한 접착공정을 통해 형성될 수 있다.The window WM may include a plastic film. The window WM may have a multi-layered structure. The window WM may have a multilayer structure selected from a glass substrate, a plastic film, and a plastic substrate. The window WM may further include a bezel pattern. The multi-layer structure may be formed through a continuous process or an adhesion process using an adhesive layer.

광학부재(LM)는 외부광 반사율을 감소시킨다. 광학부재(LM)는 적어도 편광필름을 포함할 수 있다. 광학부재(LM)는 위상차 필름을 더 포함할 수 있다. 본 발명의 일 실시예에서 광학부재(LM)는 생략될 수 있다.The optical member LM reduces external light reflectance. The optical member LM may include at least a polarizing film. The optical member LM may further include a retardation film. In an embodiment of the present invention, the optical member LM may be omitted.

표시모듈(DM)은 유기발광 표시패널(DP, 또는 표시패널) 및 터치감지유닛(TS)을 포함할 수 있다. 터치감지유닛(TS)은 유기발광 표시패널(DP) 상에 직접 배치된다. 본 명세서에서 "직접 배치된다"는 것은 별도의 접착층을 이용하여 부착하는 것을 제외하며, 연속공정에 의해 형성된 것을 의미한다.The display module DM may include an organic light emitting display panel DP or a display panel and a touch sensing unit TS. The touch sensing unit TS is directly disposed on the organic light emitting display panel DP. In the present specification, "directly disposed" means that it is formed by a continuous process, except for attachment using a separate adhesive layer.

유기발광 표시패널(DP)은 입력된 영상 데이터에 대응하는 이미지(IM, 도 1a 참조)를 생성한다. 유기발광 표시패널(DP)은 두께 방향(DR3)에서 마주하는 제1 표시패널면(BS1-L) 및 제2 표시패널면(BS1-U)을 제공한다. 본 실시예에서 유기발광 표시패널(DP)을 예시적으로 설명하였으나, 표시패널은 이에 제한되지 않는다.The organic light emitting display panel DP generates an image IM (refer to FIG. 1A ) corresponding to the input image data. The organic light emitting display panel DP provides a first display panel surface BS1-L and a second display panel surface BS1-U facing in the thickness direction DR3. Although the organic light emitting display panel DP has been exemplarily described in this embodiment, the display panel is not limited thereto.

터치감지유닛(TS)은 외부입력의 좌표정보를 획득한다. 터치감지유닛(TS)은 정전용량 방식으로 외부입력을 감지할 수 있다.The touch sensing unit TS acquires coordinate information of an external input. The touch sensing unit TS may sense an external input in a capacitive manner.

별도로 도시하지 않았으나, 본 발명의 일 실시예에 따른 표시모듈(DM)은 반사방지층을 더 포함할 수도 있다. 반사방지층은 컬러필터 또는 도전층/절연층/도전층의 적층 구조물을 포함할 수 있다. 반사방지층은 외부로부터 입사된 광을 흡수 또는 상쇄간섭 또는 편광시켜 외부광 반사율을 감소시킬 수 있다. 반사방지층은 광학부재(LM)의 기능을 대체할 수 있다.Although not shown separately, the display module DM according to an embodiment of the present invention may further include an anti-reflection layer. The anti-reflection layer may include a color filter or a stacked structure of a conductive layer/insulating layer/conductive layer. The anti-reflection layer absorbs or destructively interferes with or polarizes light incident from the outside to reduce the reflectance of external light. The anti-reflection layer may replace the function of the optical member LM.

제1 접착부재(AM1), 제2 접착부재(AM2), 및 제3 접착부재(AM3) 각각은 광학투명접착필름(OCA, Optically Clear Adhesive film) 또는 광학투명접착수지(OCR, Optically Clear Resin) 또는 감압접착필름(PSA, Pressure Sensitive Adhesive film)과 같은 유기 접착층일 수 있다. 유기 접착층은 폴리우레탄계, 폴리아크릴계, 폴리에스테르계, 폴리에폭시계, 폴리초산비닐계 등의 접착물질을 포함할 수 있다. Each of the first adhesive member AM1, the second adhesive member AM2, and the third adhesive member AM3 is an optically clear adhesive film (OCA) or an optically clear adhesive resin (OCR). Alternatively, it may be an organic adhesive layer such as a pressure sensitive adhesive film (PSA). The organic adhesive layer may include an adhesive material such as polyurethane, polyacrylic, polyester, polyepoxy, or polyvinyl acetate.

별도로 도시하지 않았으나, 표시장치(DD)는 도 1a 내지 도 1c에 도시된 상태를 유지하기 위해 상기 기능층들을 지지하는 프레임 구조물을 더 포함할 수 있다. 프레임 구조물은 관절 구조 또는 힌지 구조를 포함할 수 있다. Although not shown separately, the display device DD may further include a frame structure supporting the functional layers to maintain the state illustrated in FIGS. 1A to 1C . The frame structure may include a joint structure or a hinge structure.

도 3a 및 도 3b는 본 발명의 일 실시예에 따른 표시장치(DD-1)의 사시도이다. 도 3a는 펼쳐진 상태의 표시장치(DD-1)를 도시하였고, 도 3b는 벤딩된 상태의 표시장치(DD-1)를 도시하였다. 3A and 3B are perspective views of a display device DD-1 according to an exemplary embodiment. FIG. 3A shows the display device DD-1 in an unfolded state, and FIG. 3B shows the display device DD-1 in a bent state.

표시장치(DD-1)는 하나의 벤딩영역(BA)과 하나의 비벤딩영역(NBA)을 포함할 수 있다. 표시장치(DD-1)의 비표시영역(DD-NDA)이 벤딩될 수 있다. 다만, 본 발명의 일 실시예에서 표시장치(DD-1)의 벤딩영역은 변경될 수 있다.The display device DD-1 may include one bending area BA and one non-bending area NBA. The non-display area DD-NDA of the display device DD-1 may be bent. However, in an embodiment of the present invention, the bending area of the display device DD-1 may be changed.

본 실시예에 따른 표시장치(DD-1)는, 도 1a 내지 도 1c에 도시된 표시장치(DD)와 다르게, 하나의 형태로 고정되어 작동할 수 있다. 표시장치(DD-1)는 도 3b에 도시된 것과 같이 벤딩된 상태로 작동할 수 있다. 표시장치(DD-1)는 벤딩된 상태로 프레임 등에 고정되고, 프레임이 전자장치의 하우징과 결합될 수 있다.Unlike the display device DD illustrated in FIGS. 1A to 1C , the display device DD-1 according to the present exemplary embodiment may be fixed in a single shape to operate. The display device DD-1 may operate in a bent state as shown in FIG. 3B . The display device DD-1 may be fixed to a frame or the like in a bent state, and the frame may be coupled to a housing of the electronic device.

본 실시예에 따른 표시장치(DD-1)는 도 2에 도시된 것과 동일한 단면 구조를 가질 수 있다. 다만, 비벤딩영역(NBA)과 벤딩영역(BA)이 다른 적층 구조를 가질 수 있다. 비벤딩영역(NBA)은 도 2에 도시된 것과 동일한 단면 구조를 갖고, 벤딩영역(BA)은 도 2에 도시된 것과 다른 단면 구조를 가질 수 있다. 벤딩영역(BA)에는 광학부재(LM) 및 윈도우(WM)가 미배치될 수 있다. 즉, 광학부재(LM) 및 윈도우(WM)는 비벤딩영역(NBA)에만 배치될 수 있다. 제2 접착부재(AM2) 및 제3 접착부재(AM3) 역시 벤딩영역(BA)에 미배치될 수 있다.The display device DD-1 according to the present exemplary embodiment may have the same cross-sectional structure as shown in FIG. 2 . However, the non-bending area NBA and the bending area BA may have different stacked structures. The non-bending area NBA may have the same cross-sectional structure as shown in FIG. 2 , and the bending area BA may have a different cross-sectional structure from that illustrated in FIG. 2 . The optical member LM and the window WM may not be disposed in the bending area BA. That is, the optical member LM and the window WM may be disposed only in the non-bending area NBA. The second adhesive member AM2 and the third adhesive member AM3 may also not be disposed in the bending area BA.

도 4는 본 발명의 일 실시예에 따른 표시장치(DD-2)의 사시도이다.4 is a perspective view of a display device DD-2 according to an exemplary embodiment.

표시장치(DD-2)는 메인 이미지가 전면으로 표시되는 비벤딩영역(NBA, 또는 평면영역)과 서브 이미지가 측면으로 표시되는 벤딩영역(BA, 또는 측면영역)을 포함한다. 별도로 도시하지 않았으나, 서브 이미지는 소정의 정보를 제공하는 아이콘을 포함할 수 있다. 본 실시예에서 "비벤딩영역(NBA)과 벤딩영역(BA)"이라는 용어는 형상으로 구분되는 복수 개의 영역들로 표시장치(DD-2)를 정의한 것이다. The display device DD-2 includes a non-bending area (NBA, or planar area) in which the main image is displayed on the front side and a bending area (BA, or a side area) in which the sub image is displayed on the side. Although not shown separately, the sub-image may include an icon providing predetermined information. In the present embodiment, the terms "non-bending area NBA and bending area BA" define the display device DD-2 as a plurality of areas divided by shapes.

본 실시예에서 비벤딩영역(NBA)의 일측으로부터 벤딩된 1개의 벤딩영역(BA)을 포함하는 표시장치(DD-2)를 예시적으로 도시하였다. 본 발명의 일 실시예에 따른 표시장치(DD-2)는 비벤딩영역(NBA)의 양측으로부터 벤딩된 2 개의 벤딩영역을 포함할 수도 있다.In this embodiment, the display device DD-2 including one bending area BA bent from one side of the non-bending area NBA is illustrated as an example. The display device DD-2 according to an exemplary embodiment may include two bending areas bent from both sides of the non-bending area NBA.

비벤딩영역(NBA)으로부터 벤딩된 벤딩영역(BA)은 제1 방향(DR1), 제2 방향(DR2), 및 제3 방향(DR3)과 교차하는 제4 방향(DR4)으로 서브 이미지을 표시한다. 그러나, 상기 제1 내지 제4 방향들(DR1 내지 DR4)이 지시하는 방향은 상대적인 개념으로서 다른 방향으로 변환될 수 있다.The bending area BA bent from the non-bending area NBA displays a sub-image in a fourth direction DR4 crossing the first direction DR1 , the second direction DR2 , and the third direction DR3 . . However, the directions indicated by the first to fourth directions DR1 to DR4 are relative concepts and may be converted into other directions.

도 5a는 본 발명의 일 실시예에 따른 유기발광 표시패널(DP)의 평면도이고, 도 5b는 본 발명의 일 실시예에 따른 표시모듈(DM)의 단면도이다. 5A is a plan view of an organic light emitting display panel DP according to an embodiment of the present invention, and FIG. 5B is a cross-sectional view of a display module DM according to an embodiment of the present invention.

도 5a에 도시된 것과 같이, 유기발광 표시패널(DP)은 평면상에서 표시영역(DA)과 비표시영역(NDA)을 포함한다. 유기발광 표시패널(DP)의 표시영역(DA) 및 비표시영역(NDA)은 표시장치(DD, 도 1a 참조)의 표시영역(DD-DA, 도 1a 참조) 및 비표시영역(DD-NDA, 도 1a 참조)에 각각 대응한다. 유기발광 표시패널(DP)의 표시영역(DA) 및 비표시영역(NDA)은 표시장치(DD, 도 1a 참조)의 표시영역(DD-DA, 도 1a 참조) 및 비표시영역(DD-NDA, 도 1a 참조)과 반드시 동일할 필요는 없고, 유기발광 표시패널(DP)의 구조/디자인에 따라 변경될 수 있다.As shown in FIG. 5A , the organic light emitting display panel DP includes a display area DA and a non-display area NDA in a plan view. The display area DA and the non-display area NDA of the organic light emitting display panel DP are the display area DD-DA (refer to FIG. 1A ) and the non-display area DD-NDA of the display device DD (refer to FIG. 1A ). , respectively, see FIG. 1A ). The display area DA and the non-display area NDA of the organic light emitting display panel DP are the display area DD-DA (refer to FIG. 1A ) and the non-display area DD-NDA of the display device DD (refer to FIG. 1A ). , refer to FIG. 1A ), and may be changed according to the structure/design of the organic light emitting display panel DP.

유기발광 표시패널(DP)은 복수 개의 화소들(PX)을 포함한다. 복수 개의 화소들(PX)이 배치된 영역이 표시영역(DA)으로 정의된다. 본 실시예에서 비표시영역(NDA)은 표시영역(DA)의 테두리를 따라 정의될 수 있다. The organic light emitting display panel DP includes a plurality of pixels PX. An area in which the plurality of pixels PX are disposed is defined as the display area DA. In the present exemplary embodiment, the non-display area NDA may be defined along the edge of the display area DA.

유기발광 표시패널(DP)은 게이트 라인들(GL), 데이터 라인들(DL), 발광 라인들(EL), 제어신호 라인(SL-D), 초기화 전압 라인(SL-Vint), 전압 라인(SL-VDD), 및 패드부(PD)를 포함한다. The organic light emitting display panel DP includes gate lines GL, data lines DL, light emitting lines EL, control signal line SL-D, initialization voltage line SL-Vint, and voltage line ( SL-VDD), and a pad part PD.

게이트 라인들(GL)은 복수 개의 화소들(PX) 중 대응하는 화소(PX)에 각각 연결되고, 데이터 라인들(DL)은 복수 개의 화소들(PX) 중 대응하는 화소(PX)에 각각 연결된다. 발광 라인들(EL) 각각은 게이트 라인들(GL) 중 대응하는 게이트 라인에 나란하게 배열될 수 있다. 제어신호 라인(SL-D)은 게이트 구동회로(GDC)에 제어신호들을 제공할 수 있다. 초기화 전압 라인(SL-Vint)은 복수 개의 화소들(PX)에 초기화 전압을 제공할 수 있다. 전압 라인(SL-VDD)은 복수 개의 화소들(PX)에 연결되며, 복수 개의 화소들(PX)에 제1 전압을 제공할 수 있다. 전압 라인(SL-VDD)은 제1 방향(DR1)으로 연장하는 복수의 라인들 및 제2 방향(DR2)으로 연장하는 복수의 라인들을 포함할 수 있다. The gate lines GL are respectively connected to a corresponding pixel PX of the plurality of pixels PX, and the data lines DL are respectively connected to a corresponding pixel PX of the plurality of pixels PX. do. Each of the light emitting lines EL may be arranged in parallel with a corresponding one of the gate lines GL. The control signal line SL-D may provide control signals to the gate driving circuit GDC. The initialization voltage line SL-Vint may provide an initialization voltage to the plurality of pixels PX. The voltage line SL-VDD is connected to the plurality of pixels PX and may provide a first voltage to the plurality of pixels PX. The voltage line SL-VDD may include a plurality of lines extending in the first direction DR1 and a plurality of lines extending in the second direction DR2 .

비표시영역(NDA)의 일 측에는 게이트 라인들(GL) 및 발광 라인들(EL)이 연결된 게이트 구동회로(GDC)가 배치될 수 있다. 게이트 라인들(GL), 데이터 라인들(DL), 발광 라인들(EL), 제어신호 라인(SL-D), 초기화 전압 라인(SL-Vint), 전압 라인 중 일부는 동일한 층에 배치되고, 일부는 다른 층에 배치된다. A gate driving circuit GDC to which the gate lines GL and the light emitting lines EL are connected may be disposed on one side of the non-display area NDA. Some of the gate lines GL, the data lines DL, the light emitting lines EL, the control signal line SL-D, the initialization voltage line SL-Vint, and the voltage line are disposed on the same layer, Some are placed on different floors.

패드부(PD)는 데이터 라인들(DL), 제어신호 라인(SL-D), 초기화 전압 라인(SL-Vint), 및 전압 라인(SL-VDD)의 말단에 연결될 수 있다. The pad part PD may be connected to ends of the data lines DL, the control signal line SL-D, the initialization voltage line SL-Vint, and the voltage line SL-VDD.

도 5b에 도시된 것과 같이, 유기발광 표시패널(DP)은 베이스층(SUB), 베이스층(SUB) 상에 배치된 회로층(DP-CL), 발광소자층(DP-OLED), 및 박막 봉지층(TFE)을 포함한다. As shown in FIG. 5B , the organic light emitting display panel DP includes a base layer SUB, a circuit layer DP-CL disposed on the base layer SUB, a light emitting device layer DP-OLED, and a thin film. and an encapsulation layer (TFE).

베이스층(SUB)은 적어도 하나의 플라스틱 필름을 포함할 수 있다. 베이스층(SUB)은 플렉서블한 기판으로 플라스틱 기판, 유리 기판, 메탈 기판, 또는 유/무기 복합재료 기판 등을 포함할 수 있다. 플라스틱 기판은 아크릴계 수지, 메타크릴계 수지, 폴리이소프렌, 비닐계 수지, 에폭시계 수지, 우레탄계 수지, 셀룰로오스계 수지, 실록산계 수지, 폴리이미드계 수지, 폴리아미드계 수지 및 페릴렌계 수지 중 적어도 어느 하나를 포함할 수 있다.The base layer SUB may include at least one plastic film. The base layer SUB is a flexible substrate and may include a plastic substrate, a glass substrate, a metal substrate, or an organic/inorganic composite substrate. The plastic substrate is at least one of acrylic resin, methacrylic resin, polyisoprene, vinyl-based resin, epoxy-based resin, urethane-based resin, cellulose-based resin, siloxane-based resin, polyimide-based resin, polyamide-based resin, and perylene-based resin may include

회로층(DP-CL)은 복수 개의 절연층들, 복수 개의 도전층들 및 반도체층을 포함할 수 있다. 회로층(DP-CL)의 복수 개의 도전층들은 신호라인들 또는 화소의 제어회로를 구성할 수 있다. The circuit layer DP-CL may include a plurality of insulating layers, a plurality of conductive layers, and a semiconductor layer. The plurality of conductive layers of the circuit layer DP-CL may constitute signal lines or a control circuit of a pixel.

발광소자층(DP-OLED)은 유기발광 다이오드들을 포함한다. The light emitting device layer DP-OLED includes organic light emitting diodes.

박막 봉지층(TFE)은 발광소자층(DP-OLED)을 밀봉한다. 박막 봉지층(TFE)은 복수개의 무기층들과 그 사이에 배치된 적어도 하나의 유기층을 포함한다. 무기층들은 수분/산소로부터 발광소자층(DP-OLED)을 보호하고, 유기층은 먼지 입자와 같은 이물질로부터 발광소자층(DP-OLED)을 보호한다. 본 발명에서는 유기층의 두께를 조절하여 터치감지유닛(TS)이 균일한 터치 감도를 제공하도록 할 수 있다. 이에 대한 설명은 이후 구체적으로 설명된다. The thin film encapsulation layer TFE seals the light emitting device layer DP-OLED. The thin film encapsulation layer (TFE) includes a plurality of inorganic layers and at least one organic layer disposed therebetween. The inorganic layers protect the light emitting device layer (DP-OLED) from moisture/oxygen, and the organic layer protects the light emitting device layer (DP-OLED) from foreign substances such as dust particles. In the present invention, the thickness of the organic layer may be adjusted so that the touch sensing unit TS provides uniform touch sensitivity. This will be described in detail later.

터치감지유닛(TS)은 박막 봉지층(TFE) 상에 배치된다. 터치감지유닛(TS)은 터치센서들과 터치 신호라인들을 포함한다. 터치센서들과 터치 신호라인들은 단층 또는 다층구조를 가질 수 있다. The touch sensing unit TS is disposed on the thin film encapsulation layer TFE. The touch sensing unit TS includes touch sensors and touch signal lines. The touch sensors and the touch signal lines may have a single-layer or multi-layer structure.

터치센서들과 터치 신호라인들은 ITO(indium tin oxide), IZO(indium zinc oxide), ZnO(zinc oxide), ITZO(indium tin zinc oxide), PEDOT, 금속 나노 와이어, 그라핀을 포함할 수 있다. 터치센서들과 터치 신호라인들은 금속층, 예컨대 몰리브덴, 은, 티타늄, 구리, 알루미늄, 또는 이들의 합금을 포함할 수 있다. 터치센서들과 터치 신호라인들은 동일한 층구조를 갖거나, 다른 층구조를 가질 수 있다. 터치감지유닛(TS)에 대한 구체적인 내용은 후술한다.The touch sensors and the touch signal lines may include indium tin oxide (ITO), indium zinc oxide (IZO), zinc oxide (ZnO), indium tin zinc oxide (ITZO), PEDOT, metal nanowires, or graphene. The touch sensors and the touch signal lines may include a metal layer, for example, molybdenum, silver, titanium, copper, aluminum, or an alloy thereof. The touch sensors and the touch signal lines may have the same layer structure or different layer structures. Specific details of the touch sensing unit TS will be described later.

도 6a는 본 발명의 일 실시예에 따른 화소(PX)의 등가회로도이다. 6A is an equivalent circuit diagram of a pixel PX according to an exemplary embodiment.

도 6a에는 복수 개의 데이터 라인들(DL, 도 5a 참조) 중 k번째 데이터 라인(DLk)에 연결된 i번째 화소(PXi)를 예시적으로 도시하였다.FIG. 6A exemplarily illustrates the i-th pixel PXi connected to the k-th data line DLk among the plurality of data lines DL (refer to FIG. 5A ).

i번째 화소(PXi)는 유기발광 다이오드(OLED) 및 유기발광 다이오드를 제어하는 화소 구동회로를 포함한다. 구동회로는 7개의 박막 트랜지스터들(T1~T7) 및 하나의 스토리지 커패시터(Cst)를 포함할 수 있다. The i-th pixel PXi includes an organic light emitting diode OLED and a pixel driving circuit for controlling the organic light emitting diode. The driving circuit may include seven thin film transistors T1 to T7 and one storage capacitor Cst.

구동 트랜지스터는 유기발광 다이오드(OLED)에 공급되는 구동전류를 제어한다. 제2 트랜지스터(T2)의 출력전극은 유기발광 다이오드(OLED)와 전기적으로 연결된다. 제2 트랜지스터(T2)의 출력전극은 유기발광 다이오드(OLED)의 애노드와 직접 접촉하거나, 다른 트랜지스터(본 실시예에서 제6 트랜지스터(T6))를 경유하여 연결될 수 있다.The driving transistor controls the driving current supplied to the organic light emitting diode (OLED). The output electrode of the second transistor T2 is electrically connected to the organic light emitting diode OLED. The output electrode of the second transistor T2 may be in direct contact with the anode of the organic light emitting diode OLED or may be connected via another transistor (the sixth transistor T6 in this embodiment).

제어 트랜지스터의 제어 전극은 제어 신호를 수신할 수 있다. i번째 화소(PXi)에 인가되는 제어 신호는 i-1번째 게이트 신호(Si-1), i번째 게이트 신호(Si), i+1번째 게이트 신호(Si+1), 데이터 신호(Dk), 및 i번째 발광 제어 신호(Ei)를 포함할 수 있다. 본 발명의 실시예에서 제어 트랜지스터는 제1 트랜지스터(T1) 및 제3 내지 제7 트랜지스터들(T3~T7)을 포함할 수 있다. A control electrode of the control transistor may receive a control signal. The control signal applied to the i-th pixel PXi includes an i-1 th gate signal Si-1, an i-th gate signal Si, an i+1-th gate signal Si+1, a data signal Dk, and an i-th emission control signal Ei. In an embodiment of the present invention, the control transistor may include a first transistor T1 and third to seventh transistors T3 to T7.

제1 트랜지스터(T1)는 k번째 데이터 라인(DLk)에 접속된 입력전극, i번째 게이트 라인(GLi)에 접속된 제어 전극, 및 제2 트랜지스터(T2)의 출력전극에 접속된 출력전극을 포함한다. 제1 트랜지스터(T1)는 i번째 게이트 라인(GLi)에 인가된 게이트 신호(Si, 이하 i번째 게이트 신호)에 의해 턴-온되고, k번째 데이터 라인(DLk)에 인가된 데이터 신호(Dk)를 스토리지 커패시터(Cst)에 제공한다. The first transistor T1 includes an input electrode connected to the k-th data line DLk, a control electrode connected to the i-th gate line GLi, and an output electrode connected to the output electrode of the second transistor T2 do. The first transistor T1 is turned on by the gate signal Si applied to the i-th gate line GLi (hereinafter, the i-th gate signal), and the data signal Dk applied to the k-th data line DLk. is provided to the storage capacitor (Cst).

도 6b는 본 발명의 일 실시예에 따른 유기발광 표시패널의 부분 단면도이다. 도 6c는 본 발명의 일 실시예에 따른 유기발광 표시패널의 부분 단면도이다. 구체적으로, 도 6b는 도 6a에 도시된 등가회로의 제1 트랜지스터(T1)에 대응하는 부분의 단면을 도시하였다. 도 6c는 도 6a에 도시된 등가회로의 제2 트랜지스터(T2), 제6 트랜지스터(T6) 및 유기발광 다이오드(OLED)에 대응하는 부분의 단면을 도시하였다. 6B is a partial cross-sectional view of an organic light emitting display panel according to an exemplary embodiment. 6C is a partial cross-sectional view of an organic light emitting display panel according to an exemplary embodiment. Specifically, FIG. 6B is a cross-sectional view of a portion corresponding to the first transistor T1 of the equivalent circuit shown in FIG. 6A . FIG. 6C is a cross-sectional view of a portion corresponding to the second transistor T2, the sixth transistor T6, and the organic light emitting diode (OLED) of the equivalent circuit shown in FIG. 6A .

도 6b 및 도 6c를 참조하면, 베이스층(SUB) 상에 버퍼층(BFL)이 배치될 수 있다. 버퍼층(BFL)은 베이스층(SUB)과 도전성 패턴들 또는 반도체 패턴들의 결합력을 향상시킨다. 버퍼층(BFL)은 무기층을 포함할 수 있다. 별도로 도시되지 않았으나, 이물질이 유입되는 것을 방지하는 배리어층이 베이스층(SUB)의 상면에 더 배치될 수도 있다. 버퍼층(BFL)과 배리어층은 선택적으로 배치되거나 생략될 수 있다.6B and 6C , a buffer layer BFL may be disposed on the base layer SUB. The buffer layer BFL improves bonding strength between the base layer SUB and the conductive patterns or semiconductor patterns. The buffer layer BFL may include an inorganic layer. Although not shown separately, a barrier layer that prevents foreign substances from entering may be further disposed on the upper surface of the base layer SUB. The buffer layer BFL and the barrier layer may be selectively disposed or omitted.

버퍼층(BFL) 상에 제1 트랜지스터(T1)의 반도체 패턴(OSP1: 이하 제1 반도체 패턴), 제2 트랜지스터(T2)의 반도체 패턴(OSP2: 이하 제2 반도체 패턴), 제6 트랜지스터(T6)의 반도체 패턴(OSP6: 이하 제6 반도체 패턴)이 배치된다. 제1 반도체 패턴(OSP1), 제2 반도체 패턴(OSP2), 및 제6 반도체 패턴(OSP6)은 아몰포스 실리콘, 폴리 실리콘, 금속 산화물 반도체에서 선택될 수 있다. On the buffer layer BFL, the semiconductor pattern OSP1 of the first transistor T1 (hereinafter, referred to as the first semiconductor pattern), the semiconductor pattern of the second transistor T2 (OSP2: hereinafter referred to as the second semiconductor pattern), and the sixth transistor T6 are disposed on the buffer layer BFL. A semiconductor pattern OSP6 (hereinafter referred to as a sixth semiconductor pattern) is disposed. The first semiconductor pattern OSP1 , the second semiconductor pattern OSP2 , and the sixth semiconductor pattern OSP6 may be selected from amorphous silicon, polysilicon, and metal oxide semiconductors.

제1 반도체 패턴(OSP1), 제2 반도체 패턴(OSP2) 및 제6 반도체 패턴(OSP6) 위에는 제1 절연층(10)이 배치될 수 있다. 도 6b 및 도 6c에서는 제1 절연층(10)이 제1 반도체 패턴(OSP1), 제2 반도체 패턴(OSP2) 및 제6 반도체 패턴(OSP6)을 커버하는 층 형태로 제공되는 것을 예시적으로 도시하였으나, 제1 절연층(10)은 제1 반도체 패턴(OSP1), 제2 반도체 패턴(OSP2) 및 제6 반도체 패턴(OSP6) 에 대응하여 배치된 패턴으로 제공될 수도 있다.A first insulating layer 10 may be disposed on the first semiconductor pattern OSP1 , the second semiconductor pattern OSP2 , and the sixth semiconductor pattern OSP6 . 6B and 6C exemplarily show that the first insulating layer 10 is provided in the form of a layer covering the first semiconductor pattern OSP1, the second semiconductor pattern OSP2, and the sixth semiconductor pattern OSP6. However, the first insulating layer 10 may be provided in a pattern disposed to correspond to the first semiconductor pattern OSP1 , the second semiconductor pattern OSP2 , and the sixth semiconductor pattern OSP6 .

제1 절연층(10)은 복수 개의 무기 박막들을 포함할 수 있다. 복수 개의 무기 박막들은 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층 및 실리콘 옥사이드층을 포함할 수 있다. The first insulating layer 10 may include a plurality of inorganic thin films. The plurality of inorganic thin films may include a silicon nitride layer, a silicon oxynitride layer, and a silicon oxide layer.

제1 절연층(10) 상에는 제1 트랜지스터(T1)의 제어 전극(GE1: 이하, 제1 제어전극), 제2 트랜지스터(T2)의 제어 전극(GE2: 이하, 제2 제어전극), 제6 트랜지스터(T6)의 제어 전극(GE6: 이하, 제6 제어전극)이 배치된다. 제1 제어 전극(GE1), 제2 제어 전극(GE2), 제6 제어 전극(GE6)은 게이트 라인들(GL, 도 5a 참조)과 동일한 포토리소그래피 공정에 따라 제조될 수 있다. On the first insulating layer 10 , a control electrode (GE1: hereinafter, first control electrode) of the first transistor T1, a control electrode (GE2: hereinafter, second control electrode) of the second transistor T2, a sixth A control electrode GE6 (hereinafter, referred to as a sixth control electrode) of the transistor T6 is disposed. The first control electrode GE1 , the second control electrode GE2 , and the sixth control electrode GE6 may be manufactured according to the same photolithography process as the gate lines GL (refer to FIG. 5A ).

제1 절연층(10) 상에는 제1 제어 전극(GE1), 제2 제어 전극(GE2) 및 제6 제어 전극(GE6)을 커버하는 제2 절연층(20)이 배치될 수 있다. 제2 절연층(20)은 평탄한 상면을 제공할 수 있다. 제2 절연층(20)은 유기 물질 및/또는 무기 물질을 포함할 수 있다.A second insulating layer 20 covering the first control electrode GE1 , the second control electrode GE2 , and the sixth control electrode GE6 may be disposed on the first insulating layer 10 . The second insulating layer 20 may provide a flat top surface. The second insulating layer 20 may include an organic material and/or an inorganic material.

제2 절연층(20) 상에 제1 트랜지스터(T1)의 입력전극(SE1: 이하, 제1 입력전극) 및 출력전극(DE1: 제1 출력전극), 제2 트랜지스터(T2)의 입력전극(SE2: 이하, 제2 입력전극) 및 출력전극(DE2: 제2 출력전극), 제6 트랜지스터(T6)의 입력전극(SE6: 이하, 제6 입력전극) 및 출력전극(DE6: 제6 출력전극)이 배치된다. On the second insulating layer 20 , an input electrode SE1 and an output electrode DE1 of the first transistor T1 and an input electrode DE1 of the second transistor T2 are formed on the second insulating layer 20 . SE2: Hereinafter, a second input electrode) and an output electrode (DE2: a second output electrode), an input electrode (SE6: hereinafter, a sixth input electrode) and an output electrode (DE6: a sixth output electrode) of the sixth transistor T6 ) is placed.

제1 입력전극(SE1)과 제1 출력전극(DE1)은 제1 절연층(10) 및 제2 절연층(20)을 관통하는 제1 관통홀(CH1)과 제2 관통홀(CH2)을 통해 제1 반도체 패턴(OSP1)에 각각 연결된다. 제2 입력전극(SE2)과 제2 출력전극(DE2)은 제1 절연층(10) 및 제2 절연층(20)을 관통하는 제3 관통홀(CH3)과 제4 관통홀(CH4)을 통해 제2 반도체 패턴(OSP2)에 각각 연결된다. 제6 입력전극(SE6)과 제6 출력전극(DE6)은 제1 절연층(10) 및 제2 절연층(20)을 관통하는 제5 관통홀(CH5)과 제6 관통홀(CH6)을 통해 제6 반도체 패턴(OSP6)에 각각 연결된다. 한편, 본 발명의 다른 실시예에서 제1 트랜지스터(T1), 제2 트랜지스터(T2), 및 제6 트랜지스터(T6)는 바텀 게이트 구조로 변형되어 실시될 수 있다.The first input electrode SE1 and the first output electrode DE1 form a first through hole CH1 and a second through hole CH2 passing through the first insulating layer 10 and the second insulating layer 20 . are respectively connected to the first semiconductor pattern OSP1 through the The second input electrode SE2 and the second output electrode DE2 form a third through hole CH3 and a fourth through hole CH4 passing through the first insulating layer 10 and the second insulating layer 20 . through the second semiconductor pattern OSP2. The sixth input electrode SE6 and the sixth output electrode DE6 form a fifth through hole CH5 and a sixth through hole CH6 passing through the first insulating layer 10 and the second insulating layer 20 . are respectively connected to the sixth semiconductor pattern OSP6 through the Meanwhile, in another embodiment of the present invention, the first transistor T1 , the second transistor T2 , and the sixth transistor T6 may be modified to have a bottom gate structure.

제2 절연층(20) 상에 제1 입력전극(SE1), 제2 입력전극(SE2), 제6 입력전극(SE6), 제1 출력전극(DE1), 제2 출력전극(DE2), 제6 출력전극(DE6)을 커버하는 제3 절연층(30)이 배치된다. 제3 절연층(30)은 유기층 및/또는 무기층을 포함한다. 특히, 제3 절연층(30)은 평탄면을 제공하기 위해서 유기물질을 포함할 수 있다. On the second insulating layer 20 , a first input electrode SE1 , a second input electrode SE2 , a sixth input electrode SE6 , a first output electrode DE1 , a second output electrode DE2 , a second 6 A third insulating layer 30 covering the output electrode DE6 is disposed. The third insulating layer 30 includes an organic layer and/or an inorganic layer. In particular, the third insulating layer 30 may include an organic material to provide a flat surface.

제1 절연층(10), 제2 절연층(20), 및 제3 절연층(30) 중 어느 하나는 화소의 회로 구조에 따라 생략될 수 있다. 제2 절연층(20), 및 제3 절연층(30) 각각은 층간 절연층(interlayer)으로 정의될 수 있다. 층간 절연층은 층간 절연층을 기준으로 하부에 배치된 도전패턴과 상부에 배치된 도전패턴의 사이에 배치되어 도전패턴들을 절연시킨다.Any one of the first insulating layer 10 , the second insulating layer 20 , and the third insulating layer 30 may be omitted depending on the circuit structure of the pixel. Each of the second insulating layer 20 and the third insulating layer 30 may be defined as an interlayer. The interlayer insulating layer is disposed between the conductive pattern disposed below and the conductive pattern disposed above the interlayer insulating layer to insulate the conductive patterns.

제3 절연층(30) 상에는 화소정의막(PDL) 및 유기발광 다이오드(OLED)가 배치된다. 제3 절연층(30) 상에 애노드(AE)가 배치된다. 애노드(AE)는 제3 절연층(30)을 관통하는 제7 관통홀(CH7)을 통해 제6 출력전극(DE6)에 연결된다. 화소정의막(PDL)에는 개구부(OP)가 정의된다. 화소정의막(PDL)의 개구부(OP)는 애노드(AE)의 적어도 일부분을 노출시킨다. A pixel defining layer PDL and an organic light emitting diode OLED are disposed on the third insulating layer 30 . An anode AE is disposed on the third insulating layer 30 . The anode AE is connected to the sixth output electrode DE6 through the seventh through hole CH7 penetrating the third insulating layer 30 . An opening OP is defined in the pixel defining layer PDL. The opening OP of the pixel defining layer PDL exposes at least a portion of the anode AE.

화소(PX)는 평면 상에서 화소 영역에 배치될 수 있다. 화소 영역은 발광영역(PXA)과 발광영역(PXA)에 인접한 비발광영역(NPXA)을 포함할 수 있다. 비발광영역(NPXA)은 발광영역(PXA)을 에워싸을수 있다. 본 실시예에서 발광영역(PXA)은 개구부(OP)에 의해 노출된 애노드(AE)의 일부영역에 대응하게 정의되었다. The pixel PX may be disposed in the pixel area on a plane. The pixel area may include an emission area PXA and a non-emission area NPXA adjacent to the emission area PXA. The non-emission area NPXA may surround the light emission area PXA. In the present exemplary embodiment, the emission area PXA is defined to correspond to a partial area of the anode AE exposed by the opening OP.

정공 제어층(HCL)은 발광영역(PXA)과 비발광영역(NPXA)에 공통으로 배치될 수 있다. 별도로 도시되지 않았으나, 정공 제어층(HCL)과 같은 공통층은 복수 개의 화소들(PX, 도 5a 참조)에 공통으로 형성될 수 있다.The hole control layer HCL may be commonly disposed in the light emitting area PXA and the non-emission area NPXA. Although not shown separately, a common layer such as the hole control layer HCL may be commonly formed in the plurality of pixels PX (refer to FIG. 5A ).

정공 제어층(HCL) 상에 유기발광층(EML)이 배치된다. 유기발광층(EML)은 개구부(OP)에 대응하는 영역에 배치될 수 있다. 즉, 유기발광층(EML)은 복수 개의 화소들(PX) 각각에 분리되어 형성될 수 있다. 본 실시예에서 패터닝된 유기발광층(EML)을 예시적으로 도시하였으나, 유기발광층(EML)은 복수 개의 화소들(PX)에 공통적으로 배치될 수 있다. 이때, 유기발광층(EML)은 백색 광을 생성할 수 있다. 또한, 유기발광층(EML)은 다층구조를 가질 수 있다.An organic light emitting layer EML is disposed on the hole control layer HCL. The organic light emitting layer EML may be disposed in a region corresponding to the opening OP. That is, the organic light emitting layer EML may be formed separately in each of the plurality of pixels PX. Although the patterned organic light emitting layer EML is illustrated as an example in this embodiment, the organic light emitting layer EML may be commonly disposed on the plurality of pixels PX. In this case, the organic light emitting layer EML may generate white light. Also, the organic light emitting layer EML may have a multi-layered structure.

유기발광층(EML) 상에 전자 제어층(ECL)이 배치된다. 별도로 도시되지 않았으나, 전자 제어층(ECL)은 복수 개의 화소들(PX, 도 5a 참조)에 공통으로 형성될 수 있다.An electronic control layer (ECL) is disposed on the organic light emitting layer (EML). Although not shown separately, the electronic control layer ECL may be formed in common in the plurality of pixels PX (refer to FIG. 5A ).

전자 제어층(ECL) 상에 캐소드(CE)가 배치된다. 캐소드(CE)는 복수 개의 화소들(PX)에 공통적으로 배치된다. A cathode CE is disposed on the electronic control layer ECL. The cathode CE is commonly disposed in the plurality of pixels PX.

캐소드(CE) 상에 박막 봉지층(TFE)이 배치된다. 박막 봉지층(TFE)은 복수 개의 화소들(PX)에 공통적으로 배치된다. 박막 봉지층(TFE)은 적어도 하나의 무기층과 적어도 하나의 유기층을 포함한다. 박막 봉지층(TFE)은 교번하게 적층된 복수 개의 무기층들과 복수 개의 유기층들을 포함할 수 있다.A thin film encapsulation layer TFE is disposed on the cathode CE. The thin film encapsulation layer TFE is commonly disposed on the plurality of pixels PX. The thin film encapsulation layer (TFE) includes at least one inorganic layer and at least one organic layer. The thin film encapsulation layer TFE may include a plurality of inorganic layers and a plurality of organic layers that are alternately stacked.

본 실시예에서 박막 봉지층(TFE)은 캐소드(CE)를 직접 커버한다. 본 발명의 일 실시예에서, 박막 봉지층(TFE)과 캐소드(CE) 사이에는, 캐소드(CE)를 커버하는 캡핑층이 더 배치될 수 있다. 이때 박막 봉지층(TFE)은 캡핑층을 직접 커버할 수 있다.In this embodiment, the thin film encapsulation layer TFE directly covers the cathode CE. In an embodiment of the present invention, a capping layer covering the cathode CE may be further disposed between the thin film encapsulation layer TFE and the cathode CE. In this case, the thin film encapsulation layer TFE may directly cover the capping layer.

도 7a는 본 발명의 일 실시예에 따른 유기발광 표시패널(DP)의 부분 단면도이다. 구체적으로, 도 7a는 도 5b의 유기발광 표시패널(DP)의 표시영역(DA)을 확대한 단면도이다. 7A is a partial cross-sectional view of an organic light emitting display panel DP according to an exemplary embodiment. Specifically, FIG. 7A is an enlarged cross-sectional view of the display area DA of the organic light emitting display panel DP of FIG. 5B .

도 7a를 참조하면, 박막 봉지층(TFE)은 제1 박막 봉지 영역(TFA1) 및 제2 박막 봉지 영역(TFA2)으로 구분될 수 있다. Referring to FIG. 7A , the thin film encapsulation layer TFE may be divided into a first thin film encapsulation area TFA1 and a second thin film encapsulation area TFA2 .

박막 봉지층(TFE)의 터치감지유닛(TS, 도 5b 참조)과 마주하는 상면(TFE-U)은 제1 박막 봉지 영역(TFA1)에 배치된 제1 상면(TFE-U1) 및 제2 박막 봉지 영역(TFA2)에 배치된 제2 상면(TFE-U2)을 포함할 수 있다. The upper surface TFE-U of the thin film encapsulation layer TFE facing the touch sensing unit TS (refer to FIG. 5B ) is a first upper surface TFE-U1 and a second thin film disposed in the first thin film encapsulation area TFA1. A second upper surface TFE-U2 disposed on the encapsulation area TFA2 may be included.

제1 상면(TFE-U1)은 베이스층(SUB)과 평행할 수 있다. 예를 들어, 제1 상면(TFE-U1)은 베이스층(SUB)의 상면과 평행할 수 있다. 유기발광 표시패널(DP)이 플랫한 형상을 갖는 경우, 제1 상면(TFE-U1)과 베이스층(SUB)은 모두 플랫한 형상을 가질 수 있다. 또한, 유기발광 표시패널(DP)이 소정의 방향을 따라 휘어진 경우, 제1 상면(TFE-U1)과 베이스층(SUB)은 모두 소정의 방향을 따라 휘어진 형상을 가질 수 있다. The first upper surface TFE-U1 may be parallel to the base layer SUB. For example, the first top surface TFE-U1 may be parallel to the top surface of the base layer SUB. When the organic light emitting display panel DP has a flat shape, both the first upper surface TFE-U1 and the base layer SUB may have a flat shape. Also, when the organic light emitting display panel DP is curved in a predetermined direction, both the first upper surface TFE-U1 and the base layer SUB may have a curved shape in the predetermined direction.

본 명세서 내에 기재된 "평행하다"는 것은 사전적 의미의 "평행(아무리 연장하여도 서로 만나지 않음)"만을 의미하는 것은 아니다. 예를 들어, 제1 상면(TFE-U1)은 평탄하지 않은 상면을 가질 수 있다. 구체적 설명하면, 단면 상에서 베이스층(SUB)과 사전적 의미로 평행한 기준면(미도시)을 정의한다. 제1 상면(TFE-U1)은 상기 기준면을 기준으로 베이스층(SUB)과 가까워지는 방향 및 베이스층(SUB)과 멀어지는 방향으로 진동하며, 상기 기준면을 따라 연장할 수 있다. 제1 상면(TFE-U1)과 베이스층(SUB) 사이의 거리와 상기 기준면과 베이스층(SUB) 사이의 거리의 차이는 0 내지 소정의 오차 범위일 수 있다. 상기 소정의 오차 범위는 수백 나노 미터 이하일 수 있다."Parallel" described in this specification does not mean only "parallel (do not meet each other no matter how extended)" in the dictionary meaning. For example, the first upper surface TFE-U1 may have a non-planar upper surface. Specifically, a reference plane (not shown) parallel to the base layer SUB on the cross-section is defined in a dictionary meaning. The first upper surface TFE-U1 vibrates in a direction approaching the base layer SUB and away from the base layer SUB with respect to the reference plane, and may extend along the reference plane. The difference between the distance between the first upper surface TFE-U1 and the base layer SUB and the distance between the reference surface and the base layer SUB may be 0 to a predetermined error range. The predetermined error range may be several hundred nanometers or less.

제2 상면(TFE-U2)은 베이스층(SUB)과 멀어지는 방향, 예컨대 제3 방향(DR3)으로 볼록하게 돌출될 수 있다. 구체적으로, 제2 상면(TFE-U2)은 제1 상면(TFE-U1)을 연장한 기준면(RL)으로부터 베이스층(SUB)과 멀어지는 방향(예를 들어, 제3 방향(DR3))으로 돌출될 수 있다. The second upper surface TFE-U2 may convexly protrude in a direction away from the base layer SUB, for example, in the third direction DR3 . Specifically, the second upper surface TFE-U2 protrudes in a direction away from the base layer SUB from the reference surface RL extending from the first upper surface TFE-U1 (eg, the third direction DR3 ). can be

제1 상면(TFE-U1)과 베이스층(SUB) 사이의 거리는 제1 거리(DT1)일 수 있다. 예컨대, 제1 상면(TFE-U1)은 베이스층(SUB)과 나란하기 때문에, 제1 상면(TFE-U1) 상의 각 지점과 베이스층(SUB) 사이의 거리는 소정의 오차범위 내에서 실질적으로 동일할 수 있다. 예를 들어, 상기 소정의 오차 범위는 수백 나노 미터 이하일 수 있다. 구체적으로, 상기 소정의 오차 범위는 500 나노 미터 이하일 수 있다. The distance between the first upper surface TFE-U1 and the base layer SUB may be the first distance DT1 . For example, since the first upper surface TFE-U1 is parallel to the base layer SUB, the distance between each point on the first upper surface TFE-U1 and the base layer SUB is substantially the same within a predetermined error range. can do. For example, the predetermined error range may be several hundred nanometers or less. Specifically, the predetermined error range may be 500 nanometers or less.

본 명세서에서 사용되는 "거리"는 유기발광 표시패널(DP)의 두께 방향과 나란한 방향에서 측정한 거리를 의미한다. 예컨대, 유기발광 표시패널(DP)이 플랫한 경우, "거리"는 제3 방향(DR3)과 나란한 거리일 수 있다. 또한, 유기발광 표시패널(DP)이 휘어진 경우, "거리"는 측정 지점의 접선에 수직한 법선 방향을 따라 측정된 거리일 수 있다.As used herein, “distance” means a distance measured in a direction parallel to the thickness direction of the organic light emitting display panel DP. For example, when the organic light emitting display panel DP is flat, the “distance” may be a distance parallel to the third direction DR3. Also, when the organic light emitting display panel DP is bent, the “distance” may be a distance measured along a normal direction perpendicular to the tangent of the measurement point.

제2 상면(TFE-U2)과 베이스층(SUB) 사이의 거리는 제1 거리(DT1)보다 큰 제2 거리(DT2) 및 제1 거리(DT1)보다 작은 제3 거리(DT3)의 범위 내에서 다양한 거리를 거질 수 있다. 즉, 제2 상면(TFE-U2)과 베이스층(SUB) 사이의 최대 거리는 제2 거리(DT2)이고, 제2 상면(TFE-U2)과 베이스층(SUB) 사이의 최소 거리는 제3 거리(DT3)일 수 있다. The distance between the second upper surface TFE-U2 and the base layer SUB is within a range of a second distance DT2 greater than the first distance DT1 and a third distance DT3 smaller than the first distance DT1 . You can walk various distances. That is, the maximum distance between the second upper surface TFE-U2 and the base layer SUB is the second distance DT2, and the minimum distance between the second upper surface TFE-U2 and the base layer SUB is the third distance ( DT3).

제2 상면(TFE-U2)은 피크(PK), 제1 경사면(IS1), 및 제2 경사면(IS2)을 포함할 수 있다. 피크(PK)는 베이스층(SUB)과 제2 거리(DT2)로 이격된 제2 상면(TFE-U2) 내의 소정의 영역으로 정의될 수 있다. 즉, 피크(PK)는 베이스층(SUB)과 가장 먼 거리를 갖는 영역일 수 있다. 제1 경사면(IS1)은 베이스층(SUB)으로부터 멀어지는 방향으로 연장하며, 제1 상면(TFE-U1)과 피크(PK)를 연결할 수 있다. 제2 경사면(IS2)은 피크(PK)로부터 베이스층(SUB)을 향해 연장할 수 있다. The second upper surface TFE-U2 may include a peak PK, a first inclined surface IS1 , and a second inclined surface IS2 . The peak PK may be defined as a predetermined region within the second upper surface TFE-U2 spaced apart from the base layer SUB by a second distance DT2 . That is, the peak PK may be a region having the greatest distance from the base layer SUB. The first inclined surface IS1 may extend in a direction away from the base layer SUB, and may connect the first upper surface TFE-U1 and the peak PK. The second inclined surface IS2 may extend from the peak PK toward the base layer SUB.

본 실시예에서, "제1 박막 봉지 영역(TFA1)과 제2 박막 봉지 영역(TFA2)"이라는 용어는 상면의 형상으로 구분되는 복수 개의 영역들로 박막 봉지층(TFE)을 정의한 것이다. "제1 박막 봉지 영역(TFA1)과 제2 박막 봉지 영역(TFA2)"은 제1 방향(DR1) 및 제2 방향(DR2)에 의해 정의되는 평면 상에서뿐만 아니라, 단면 상에서도 정의될 수 있다. 즉, "제1 박막 봉지 영역(TFA1)과 제2 박막 봉지 영역(TFA2)"은 3차원 상에서 정의된 영역일 수 있다.In the present embodiment, the term "the first thin film encapsulation area TFA1 and the second thin film encapsulation area TFA2" defines the thin film encapsulation layer TFE as a plurality of areas divided by the shape of the top surface. "The first thin film encapsulation area TFA1 and the second thin film encapsulation area TFA2" may be defined not only on a plane defined by the first direction DR1 and the second direction DR2 but also on a cross-section. That is, the “first thin film encapsulation area TFA1 and the second thin film encapsulation area TFA2” may be regions defined in three dimensions.

도 7b는 본 발명의 일 실시예에 따른 박막 봉지층(TFE)의 개략적인 평면도이다. 구체적으로, 도 7b는 두께 방향에서 바라 보았을 때, 제1 박막 봉지 영역(TFA1), 제2 박막 봉지 영역(TFA2), 표시영역(DA), 및 비표시영역(NDA)의 관계를 간략히 도시한 것이다. 7B is a schematic plan view of a thin film encapsulation layer (TFE) according to an embodiment of the present invention. Specifically, FIG. 7B briefly illustrates the relationship between the first thin film encapsulation area TFA1, the second thin film encapsulation area TFA2, the display area DA, and the non-display area NDA when viewed in the thickness direction. will be.

제1 박막 봉지 영역(TFA1), 및 제2 박막 봉지 영역(TFA2)은 평면 상에서 표시영역(DA)과 중첩할 수 있다. 평면 상에서 제1 박막 봉지 영역(TFA1)은 제2 박막 봉지 영역(TFA2)에 의해 둘러싸일 수 있다. 따라서, 비표시영역(NDA)과 제1 박막 봉지 영역(TFA1) 사이에는 제2 박막 봉지 영역(TFA2)이 배치될 수 있다. The first thin film encapsulation area TFA1 and the second thin film encapsulation area TFA2 may overlap the display area DA in a plan view. In a plan view, the first thin film encapsulation area TFA1 may be surrounded by the second thin film encapsulation area TFA2 . Accordingly, the second thin film encapsulation area TFA2 may be disposed between the non-display area NDA and the first thin film encapsulation area TFA1 .

도 7b는 본 발명의 일 실시예에 따른 박막 봉지층(TFEa)의 개략적인 평면도이다. 도 7c는 도 7b와 비교하였을 때, 제1 박막 봉지 영역(TFA1a)과 제2 박막 봉지 영역(TFA2a)의 위치 관계에 차이가 있다.7B is a schematic plan view of a thin film encapsulation layer (TFEa) according to an embodiment of the present invention. 7C , there is a difference in the positional relationship between the first thin film encapsulation area TFA1a and the second thin film encapsulation area TFA2a compared with FIG. 7B .

도 7c를 참조하면, 제2 박막 봉지 영역(TFA2a)은 제1 박막 봉지 영역(TFA1a)의 양 측면에 배치될 수 있다. 예컨대, 도 7c에서는 제2 방향(DR2)을 따라, 제2 박막 봉지 영역(TFA2a), 제1 박막 봉지 영역(TFA1a), 및 제2 박막 봉지 영역(TFA2a)이 순차적으로 배열될 수 있다. Referring to FIG. 7C , the second thin film encapsulation area TFA2a may be disposed on both side surfaces of the first thin film encapsulation area TFA1a. For example, in FIG. 7C , the second thin film encapsulation area TFA2a , the first thin film encapsulation area TFA1a , and the second thin film encapsulation area TFA2a may be sequentially arranged along the second direction DR2 .

제1 박막 봉지 영역과 제2 박막 봉지 영역의 배치 관계는 앞서 예시적으로 설명한 도 7b 및 도 7c에 제한되지 않는다. 예를 들어, 제2 박막 봉지 영역은 제1 박막 봉지 영역의 일 측면에만 배치될 수도 있고, 제1 박막 봉지 영역의 세 측면에 배치될 수도 있다. The arrangement relationship between the first thin film encapsulation region and the second thin film encapsulation region is not limited to FIGS. 7B and 7C , which have been exemplarily described above. For example, the second thin film encapsulation area may be disposed on only one side of the first thin film encapsulation area or may be disposed on three side surfaces of the first thin film encapsulation area.

도 8a는 도 7b의 I-I` 영역을 절단한 단면도이다. FIG. 8A is a cross-sectional view taken along region I-I′ of FIG. 7B.

도 8a를 참조하면, 박막 봉지층(TFE)은 제1 무기층(IOL1), 제2 무기층(IOL2), 및 제1 유기층(OL1)을 포함할 수 있다. Referring to FIG. 8A , the thin film encapsulation layer TFE may include a first inorganic layer IOL1 , a second inorganic layer IOL2 , and a first organic layer OL1 .

제1 무기층(IOL1)은 캐소드(CE, 도 6c 참조) 위에 배치될 수 있다. 제1 유기층(OL1)은 제1 무기층(IOL1) 위에 배치될 수 있다. 제2 무기층(IOL2)은 제1 유기층(OL1) 위에 배치될 수 있다. The first inorganic layer IOL1 may be disposed on the cathode CE (refer to FIG. 6C ). The first organic layer OL1 may be disposed on the first inorganic layer IOL1 . The second inorganic layer IOL2 may be disposed on the first organic layer OL1 .

제1 무기층(IOL1), 및 제2 무기층(IOL2)은 1개의 물질을 포함하는 단층이거나, 각각이 다른 물질을 포함하는 복층을 가질 수 있다. 제1 유기층(OL1)은 모노머를 포함하는 고분자를 포함할 수 있다. 제1 유기층(OL1)은 잉크젯 프린팅 방식을 이용하여 형성되거나, 아크릴계 모노머를 포함하는 조성물을 코팅하여 형성될 수 있다. 박막 봉지층(TFE)의 제2 상면(TFE-U2)의 형상은 제1 유기층(OL1)에 의해 제공될 수 있다. 제1 유기층(OL1)은 하면(OL1-B) 및 상면(OL1-U)을 포함할 수 있다. 제1 유기층(OL1)의 하면(OL1-B)은 제1 무기층(IOL1)과 접촉하는 면이고, 제1 유기층(OL1)의 상면(OL1-U)은 제2 무기층(IOL2)과 접촉하는 면이다. 제1 유기층(OL1)의 하면(OL1-B)은 제1 무기층(IOL1)의 형상과 대응하는 형상을 가질 수 있다. The first inorganic layer IOL1 and the second inorganic layer IOL2 may be a single layer including one material or may have multiple layers each including a different material. The first organic layer OL1 may include a polymer including a monomer. The first organic layer OL1 may be formed using an inkjet printing method or may be formed by coating a composition including an acrylic monomer. The shape of the second upper surface TFE-U2 of the thin film encapsulation layer TFE may be provided by the first organic layer OL1 . The first organic layer OL1 may include a lower surface OL1-B and an upper surface OL1-U. The lower surface OL1-B of the first organic layer OL1 is in contact with the first inorganic layer IOL1, and the upper surface OL1-U of the first organic layer OL1 is in contact with the second inorganic layer IOL2. is the side The lower surface OL1 -B of the first organic layer OL1 may have a shape corresponding to the shape of the first inorganic layer IOL1 .

제1 유기층(OL1)의 상면(OL1-U)은 제1 면(OL1-U1) 및 제2 면(OL1-U2)을 포함할 수 있다. 제1 면(OL1-U1)은 제1 박막 봉지 영역(TFA1) 내에 배치되며, 베이스층(SUB, 도 7a 참조)과 평행할 수 있다. 제2 면(OL1-U2)은 제2 박막 봉지 영역(TFA2) 내에 배치되며, 베이스층(SUB, 도 7a 참조)으로부터 멀어지는 방향으로 볼록할 수 있다. 제2 면(OL1-U2)은 제2 박막 봉지 영역(TFA2)에 모노머를 포함하는 조성물이 프린팅되는 양을 조절하거나, 프린팅 시간을 조절하여 형성할 수 있다. The top surface OL1-U of the first organic layer OL1 may include a first surface OL1-U1 and a second surface OL1-U2. The first surfaces OL1 - U1 may be disposed in the first thin film encapsulation area TFA1 and may be parallel to the base layer SUB (refer to FIG. 7A ). The second surfaces OL1 - U2 may be disposed in the second thin film encapsulation area TFA2 and may be convex in a direction away from the base layer SUB (refer to FIG. 7A ). The second surfaces OL1-U2 may be formed by controlling the amount of the composition including the monomer to be printed on the second thin film encapsulation area TFA2 or adjusting the printing time.

도 8b 및 도 8c는 도 7b의 I-I` 영역을 절단한 단면도들이다. 8B and 8C are cross-sectional views taken along region I-I′ of FIG. 7B.

도 8b 및 도 8c를 참조하면, 박막 봉지층들(TFE-1, TFE-2) 각각은 제1 무기층(IOL1), 제2 무기층(IOL2), 제3 무기층(IOL3), 제1 유기층(OL1), 및 제2 유기층(OL2)을 포함할 수 있다. 8B and 8C , each of the thin film encapsulation layers TFE-1 and TFE-2 is a first inorganic layer IOL1, a second inorganic layer IOL2, a third inorganic layer IOL3, and a first It may include an organic layer OL1 and a second organic layer OL2 .

제1 무기층(IOL1)은 캐소드(CE, 도 6c 참조) 위에 배치될 수 있다. 제1 유기층(OL1)은 제1 무기층(IOL1) 위에 배치될 수 있다. 제2 무기층(IOL2)은 제1 유기층(OL1) 위에 배치될 수 있다. 제2 유기층(OL2)은 제2 무기층(IOL2) 위에 배치될 수 있다. 제3 무기층(IOL3)은 제2 유기층(OL2) 위에 배치될 수 있다. The first inorganic layer IOL1 may be disposed on the cathode CE (refer to FIG. 6C ). The first organic layer OL1 may be disposed on the first inorganic layer IOL1 . The second inorganic layer IOL2 may be disposed on the first organic layer OL1 . The second organic layer OL2 may be disposed on the second inorganic layer IOL2 . The third inorganic layer IOL3 may be disposed on the second organic layer OL2 .

제1 유기층(OL1), 및 제2 유기층(OL2) 중 적어도 어느 하나의 상면은 제1 박막 봉지 영역(TFA1)에 배치되며 베이스층(SUB, 도 7a 참조)과 평행한 제1 면 및 제2 박막 봉지 영역(TFA2)에 배치되며 베이스층(SUB, 도 7a 참조) 으로부터 멀어지는 방향으로 볼록한 제2 면을 포함할 수 있다. A top surface of at least one of the first organic layer OL1 and the second organic layer OL2 is disposed in the first thin film encapsulation area TFA1 and is parallel to the base layer SUB (refer to FIG. 7A ). The thin film encapsulation area TFA2 may include a convex second surface in a direction away from the base layer SUB (refer to FIG. 7A ).

도 8b에 도시된 것과 같이, 박막 봉지층(TFE-1)의 제2 유기층(OL2)은 상면(OL2-U)을 포함한다. 상면(OL2-U)은 제1 박막 봉지 영역(TFA1)에 배치되며 베이스층(SUB, 도 7a 참조)과 평행한 제1 면(OL2-U1) 및 제2 박막 봉지 영역(TFA2)에 배치되며 베이스층(SUB, 도 7a 참조)으로부터 멀어지는 방향으로 볼록한 제2 면(OL2-U2)을 포함할 수 있다. As illustrated in FIG. 8B , the second organic layer OL2 of the thin film encapsulation layer TFE-1 includes an upper surface OL2-U. The upper surface OL2-U is disposed in the first thin film encapsulation area TFA1 and is disposed on the first surface OL2-U1 and the second thin film encapsulation area TFA2 parallel to the base layer SUB (refer to FIG. 7A ). A second surface OL2-U2 convex in a direction away from the base layer SUB (refer to FIG. 7A ) may be included.

도 8c에 도시된 것과 같이, 박막 봉지층(TFE-2)의 제1 유기층(OL1)은 상면(OL1-U)을 포함한다. 상면(OL1-U)은 제1 박막 봉지 영역(TFA1)에 배치되며 베이스층(SUB, 도 7a 참조)과 평행한 제1 면(OL1-U1) 및 제2 박막 봉지 영역(TFA2)에 배치되며 베이스층(SUB, 도 7a 참조)으로부터 멀어지는 방향으로 볼록한 제2 면(OL1-U2)을 포함할 수 있다. As shown in FIG. 8C , the first organic layer OL1 of the thin film encapsulation layer TFE-2 includes the upper surface OL1-U. The upper surface OL1-U is disposed on the first thin film encapsulation area TFA1 and is disposed on the first surface OL1-U1 and the second thin film encapsulation area TFA2 parallel to the base layer SUB (refer to FIG. 7A ). It may include second surfaces OL1-U2 convex in a direction away from the base layer SUB (refer to FIG. 7A ).

박막 봉지층(TFE-2)의 제2 유기층(OL2)은 상면(OL2-U)을 포함한다. 상면(OL2-U)은 제1 박막 봉지 영역(TFA1)에 배치되며 베이스층(SUB, 도 7a 참조)과 평행한 제1 면(OL2-U1) 및 제2 박막 봉지 영역(TFA2)에 배치되며 베이스층(SUB, 도 7a 참조)으로부터 멀어지는 방향으로 볼록한 제2 면(OL2-U2)을 포함할 수 있다.The second organic layer OL2 of the thin film encapsulation layer TFE-2 includes an upper surface OL2-U. The upper surface OL2-U is disposed in the first thin film encapsulation area TFA1 and is disposed on the first surface OL2-U1 and the second thin film encapsulation area TFA2 parallel to the base layer SUB (refer to FIG. 7A ). A second surface OL2-U2 convex in a direction away from the base layer SUB (refer to FIG. 7A ) may be included.

박막 봉지층이 복수의 유기층을 포함할 때, 복수의 유기층 중 어느 하나의 유기층 또는 복수의 유기층 중 둘 이상의 유기층의 두께를 조절하여 박막 봉지층의 상면의 형상을 제어할 수 있다. When the thin film encapsulation layer includes a plurality of organic layers, the shape of the upper surface of the thin film encapsulation layer may be controlled by adjusting the thickness of any one organic layer among the plurality of organic layers or at least two organic layers among the plurality of organic layers.

도 8b 및 도 8c에서는 박막 봉지층이 3 개의 무기층 및 2 개의 유기층을 포함하는 것을 예시적으로 도시하였으나, 이에 제한되는 것이 아니다. 예컨대, 박막 봉지층은 3 개 이상의 무기층 및 2 개 이상의 유기층을 포함할 수 있고, 유기층들은 무기층들과 교번하게 배치될 수 있다. 유기층들의 두께는 평균적으로 무기층들의 두께보다 큰 두께를 가질 수 있다. 8B and 8C exemplarily illustrate that the thin film encapsulation layer includes three inorganic layers and two organic layers, but is not limited thereto. For example, the thin film encapsulation layer may include three or more inorganic layers and two or more organic layers, and the organic layers may be alternately disposed with the inorganic layers. The thickness of the organic layers may be greater than the thickness of the inorganic layers on average.

도 8d는 도 7b의 I-I` 영역을 절단한 단면도이다. FIG. 8D is a cross-sectional view taken along region I-I′ of FIG. 7B.

도 8d를 참조하면, 박막 봉지층(TFE-3)은 제1 무기층(IOL1), 제2 무기층(IOL2), 제1 유기층(OL1) 및 유기 코팅층(OC)을 포함할 수 있다. Referring to FIG. 8D , the thin film encapsulation layer TFE-3 may include a first inorganic layer IOL1 , a second inorganic layer IOL2 , a first organic layer OL1 , and an organic coating layer OC.

제1 무기층(IOL1)은 캐소드(CE, 도 6c 참조) 위에 배치될 수 있다. 제1 유기층(OL1)은 제1 무기층(IOL1) 위에 배치될 수 있다. 제2 무기층(IOL2)은 제1 유기층(OL1) 위에 배치될 수 있다. 유기 코팅층(OC)은 제2 무기층(IOL2) 위에 배치될 수 있다. The first inorganic layer IOL1 may be disposed on the cathode CE (refer to FIG. 6C ). The first organic layer OL1 may be disposed on the first inorganic layer IOL1 . The second inorganic layer IOL2 may be disposed on the first organic layer OL1 . The organic coating layer OC may be disposed on the second inorganic layer IOL2 .

유기 코팅층(OC)은 베이스층(SUB, 도 7a 참조)로부터 멀어지는 방향으로 볼록한 상면을 포함할 수 있다. 본 실시예에서는 유기 코팅층(OC)이 제2 박막 봉지 영역(TFA2)에 배치된 것을 예시적으로 도시하였으나, 본 발명이 이에 제한되는 것은 아니다. 예컨대, 유기 코팅층(OC)은 제1 박막 봉지 영역(TFA1)에도 배치될 수 있다. The organic coating layer OC may include a convex top surface in a direction away from the base layer SUB (refer to FIG. 7A ). In the present embodiment, it is illustrated that the organic coating layer OC is disposed on the second thin film encapsulation area TFA2 , but the present invention is not limited thereto. For example, the organic coating layer OC may also be disposed on the first thin film encapsulation area TFA1 .

도 9a는 도 5b의 AA영역의 부분 확대도이다. 도 9b 내지 9e는 본 발명의 일 실시예에 따른 터치감지유닛(TS)의 평면도이다.FIG. 9A is a partially enlarged view of area AA of FIG. 5B . 9B to 9E are plan views of a touch sensing unit TS according to an embodiment of the present invention.

도 9a에 도시된 것과 같이, 터치감지유닛(TS)은 제1 도전층(TS-CL1), 제1 절연층(TS-IL1, 이하 제1 터치 절연층), 제2 도전층(TS-CL2), 및 제2 절연층(TS-IL2, 이하 제2 터치 절연층)을 포함한다. 제1 도전층(TS-CL1)은 박막 봉지층(TFE) 상에 배치된다. 터치감지유닛(TS)은 박막 봉지층(TFE)의 상면(TFE-U)의 형상에 대응하여 일부 영역에서 굴곡진 형상을 가질 수 있다.As shown in FIG. 9A , the touch sensing unit TS includes a first conductive layer TS-CL1, a first insulating layer TS-IL1 (hereinafter, referred to as a first touch insulating layer), and a second conductive layer TS-CL2. ), and a second insulating layer (TS-IL2, hereinafter referred to as a second touch insulating layer). The first conductive layer TS-CL1 is disposed on the thin film encapsulation layer TFE. The touch sensing unit TS may have a curved shape in some regions corresponding to the shape of the upper surface TFE-U of the thin film encapsulation layer TFE.

제1 도전층(TS-CL1) 및 제2 도전층(TS-CL2) 각각은 단층구조를 갖거나, 제3 방향(DR3)을 따라 적층된 다층구조를 가질 수 있다. 다층구조의 도전층은 투명 도전층들과 금속층들 중 적어도 2이상을 포함할 수 있다. 다층구조의 도전층은 서로 다른 금속을 포함하는 금속층들을 포함할 수 있다. 투명 도전층은 ITO(indium tin oxide), IZO(indium zinc oxide), ZnO(zinc oxide), ITZO(indium tin zinc oxide), PEDOT, 금속 나노 와이어, 그라핀을 포함할 수 있다. 금속층은 몰리브덴, 은, 티타늄, 구리, 알루미늄, 및 이들의 합금을 포함할 수 있다.Each of the first conductive layer TS-CL1 and the second conductive layer TS-CL2 may have a single-layer structure or a multi-layer structure stacked along the third direction DR3 . The multi-layered conductive layer may include at least two or more of transparent conductive layers and metal layers. The multi-layered conductive layer may include metal layers including different metals. The transparent conductive layer may include indium tin oxide (ITO), indium zinc oxide (IZO), zinc oxide (ZnO), indium tin zinc oxide (ITZO), PEDOT, metal nanowires, or graphene. The metal layer may include molybdenum, silver, titanium, copper, aluminum, and alloys thereof.

제1 도전층(TS-CL1) 및 제2 도전층(TS-CL2) 각각은 복수 개의 패턴들을 포함한다. 이하, 제1 도전층(TS-CL1)은 제1 도전패턴들을 포함하고, 제2 도전층(TS-CL2)은 제2 도전패턴들을 포함하는 것으로 설명된다. 제1 도전패턴들과 제2 도전패턴들 각각은 터치전극들 및 터치 신호라인들을 포함할 수 있다. Each of the first conductive layer TS-CL1 and the second conductive layer TS-CL2 includes a plurality of patterns. Hereinafter, it will be described that the first conductive layer TS-CL1 includes first conductive patterns and the second conductive layer TS-CL2 includes second conductive patterns. Each of the first conductive patterns and the second conductive patterns may include touch electrodes and touch signal lines.

제1 터치 절연층(TS-IL1) 및 제2 터치 절연층(TS-IL2) 각각은 단층 또는 다층구조를 가질 수 있다. 제1 터치 절연층(TS-IL1) 및 제2 터치 절연층(TS-IL2) 각각은 무기층 및 유기층 중 적어도 어느 하나를 가질 수 있다. Each of the first touch insulating layer TS-IL1 and the second touch insulating layer TS-IL2 may have a single-layered or multi-layered structure. Each of the first touch insulating layer TS-IL1 and the second touch insulating layer TS-IL2 may include at least one of an inorganic layer and an organic layer.

제1 터치 절연층(TS-IL1)은 제1 도전층(TS-CL1) 및 제2 도전층(TS-CL2)을 절연시키면 충분하고 그 형상은 제한되지 않는다. 제1 도전패턴들과 제2 도전패턴들의 형상에 따라 제1 터치 절연층(TS-IL1)의 형상은 변경될 수 있다. 제1 터치 절연층(TS-IL1)은 박막 봉지층(TFE)을 전체적으로 커버하거나, 복수 개의 절연 패턴들을 포함할 수 있다. 복수 개의 절연 패턴들은 후술하는 제1 연결부들(CP1) 또는 제2 연결부들(CP2)에 중첩하면 충분하다. For the first touch insulating layer TS-IL1 , it is sufficient to insulate the first conductive layer TS-CL1 and the second conductive layer TS-CL2 , and the shape thereof is not limited. The shape of the first touch insulating layer TS-IL1 may be changed according to the shapes of the first conductive patterns and the second conductive patterns. The first touch insulating layer TS-IL1 may entirely cover the thin film encapsulation layer TFE or may include a plurality of insulating patterns. It is sufficient if the plurality of insulating patterns overlap the first connection parts CP1 or second connection parts CP2 to be described later.

본 실시예에서 2층형 터치감지유닛을 예시적으로 도시하였으나 이에 제한되지 않는다. 단층형 터치감지유닛은 도전층 및 도전층을 커버하는 절연층을 포함한다. 도전층은 터치센서들 및 터치센서들에 연결된 터치 신호라인들을 포함한다. 단층형 터치감지유닛은 셀프 캡 방식으로 좌표정보를 획득할 수 있다. Although the two-layer type touch sensing unit is illustrated as an example in this embodiment, the present invention is not limited thereto. The single-layer touch sensing unit includes a conductive layer and an insulating layer covering the conductive layer. The conductive layer includes touch sensors and touch signal lines connected to the touch sensors. The single-layer touch sensing unit may acquire coordinate information in a self-cap method.

도 9b에 도시된 것과 같이, 터치감지유닛(TS)은 제1 터치전극들(TE1-1 내지 TE1-4), 제1 터치전극들에 연결된 제1 터치 신호라인들(SL1-1 내지 SL1-4), 제2 터치전극들(TE2-1 내지 TE2-5), 및 제2 터치전극들(TE2-1 내지 TE2-5)에 연결된 제2 터치 신호라인들(SL2-1 내지 SL2-5), 제1 터치 신호라인들(SL1-1 내지 SL1-4)과 제2 터치 신호라인들(SL2-1 내지 SL2-5)에 연결된 패드부(PADa)를 포함할 수 있다. As shown in FIG. 9B , the touch sensing unit TS includes first touch electrodes TE1-1 to TE1-4, and first touch signal lines SL1-1 to SL1- connected to the first touch electrodes. 4), the second touch electrodes TE2-1 to TE2-5, and the second touch signal lines SL2-1 to SL2-5 connected to the second touch electrodes TE2-1 to TE2-5. , and a pad part PADa connected to the first touch signal lines SL1-1 to SL1-4 and the second touch signal lines SL2-1 to SL2-5.

제1 터치전극들(TE1-1 내지 TE1-4) 각각은 제1 방향(DR1)을 따라 연장된 형상을 가지며 제2 방향(DR2)을 따라 배열될 수 있고, 제2 터치전극들(TE2-1 내지 TE2-5) 각각은 제2 방향(DR2)을 따라 연장된 형상을 가지며 제1 방향(DR1)을 따라 배열될 수 있다. Each of the first touch electrodes TE1-1 to TE1-4 has a shape extending along the first direction DR1 and may be arranged along the second direction DR2, and the second touch electrodes TE2- 1 to TE2 - 5 ) each have a shape extending along the second direction DR2 and may be arranged along the first direction DR1 .

도 9b에서는 4개의 제1 터치전극들(TE1-1 내지 TE1-4)과 5개의 제2 터치전극들(TE2-1 내지 TE2-5)을 포함하는 터치감지유닛(TS)을 예시적으로 도시하였으나, 이에 제한되는 것은 아니다. 예를 들어, 제1 터치전극들은 제2 방향(DR2)을 따라 순차적으로 M개(M은 1 이상의 정수)가 배열될 수 있고, 제2 터치전극들은 제1 방향(DR1)을 따라 순차적으로 N개(N은 1 이상의 정수)가 배열될 수 있다.9B exemplarily shows the touch sensing unit TS including four first touch electrodes TE1-1 to TE1-4 and five second touch electrodes TE2-1 to TE2-5. However, it is not limited thereto. For example, M number of first touch electrodes (M is an integer greater than or equal to 1) may be sequentially arranged along the second direction DR2 , and N second touch electrodes may be sequentially arranged along the first direction DR1 Numbers (N is an integer greater than or equal to 1) may be arranged.

도 9b에서 첫 번째 제1 터치전극은 제1 터치전극(TE1-1)이 될 수 있고, M 번째 제1 터치전극은 제1 터치전극(TE1-4)이 될 수 있다. 또한, 첫 번째 제2 터치전극은 제2 터치전극(TE2-1)이 될 수 있고, N 번째 제2 터치전극은 제2 터치전극(TE2-N)이 될 수 있다. In FIG. 9B , the first first touch electrode may be the first touch electrode TE1-1, and the M-th first touch electrode may be the first touch electrode TE1-4. Also, the first second touch electrode may be the second touch electrode TE2-1, and the N-th second touch electrode may be the second touch electrode TE2-N.

제1 터치전극들(TE1-1 내지 TE1-4) 각각은 복수 개의 터치 개구부들이 정의된 메쉬 형상을 가질 수 있다. 제1 터치전극들(TE1-1 내지 TE1-4) 각각은 복수 개의 제1 터치 센서부들(SP1)과 복수 개의 제1 연결부들(CP1)를 포함한다. 제1 터치 센서부들(SP1)은 제1 방향(DR1)을 따라 나열된다. 제1 연결부들(CP1) 각각은 제1 터치 센서부들(SP1)은 중 인접하는 2개의 제1 터치 센서부들(SP1)을 연결한다. 구체적으로 도시하지 않았으나, 제1 터치 신호라인들(SL1-1 내지 SL1-4) 역시 메쉬 형상을 가질 수 있다. Each of the first touch electrodes TE1-1 to TE1-4 may have a mesh shape in which a plurality of touch openings are defined. Each of the first touch electrodes TE1-1 to TE1-4 includes a plurality of first touch sensor parts SP1 and a plurality of first connection parts CP1. The first touch sensor units SP1 are arranged along the first direction DR1. Each of the first connection parts CP1 connects two adjacent first touch sensor parts SP1 among the first touch sensor parts SP1 . Although not specifically illustrated, the first touch signal lines SL1-1 to SL1-4 may also have a mesh shape.

제2 터치전극들(TE2-1 내지 TE2-5)은 제1 터치전극들(TE1-1 내지 TE1-4)과 절연 교차한다. 제2 터치전극들(TE2-1 내지 TE2-5) 각각은 복수 개의 터치 개구부들이 정의된 메쉬 형상을 가질 수 있다. 제2 터치전극들(TE2-1 내지 TE2-5) 각각은 복수 개의 제2 터치 센서부들(SP2)과 복수 개의 제2 연결부들(CP2)를 포함한다. 제2 터치 센서부들(SP2)은 제2 방향(DR2)을 따라 나열된다. 제2 연결부들(CP2) 각각은 제2 터치 센서부들(SP2)은 중 인접하는 2개의 제2 터치 센서부들(SP2)을 연결한다. 제2 터치 신호라인들(SL2-1 내지 SL2-5) 역시 메쉬 형상을 가질 수 있다. The second touch electrodes TE2-1 to TE2-5 insulate and cross the first touch electrodes TE1-1 to TE1-4. Each of the second touch electrodes TE2-1 to TE2-5 may have a mesh shape in which a plurality of touch openings are defined. Each of the second touch electrodes TE2-1 to TE2-5 includes a plurality of second touch sensor units SP2 and a plurality of second connection units CP2. The second touch sensor units SP2 are arranged along the second direction DR2. Each of the second connection parts CP2 connects two adjacent second touch sensor parts SP2 among the second touch sensor parts SP2 . The second touch signal lines SL2-1 to SL2-5 may also have a mesh shape.

제1 터치전극들(TE1-1 내지 TE1-4)과 제2 터치전극들(TE2-1 내지 TE2-5)은 정전 결합된다. 제1 터치전극들(TE1-1 내지 TE1-4)에 터치 감지 신호들이 인가됨에 따라 제1 터치 센서부들(SP1)과 제2 터치 센서부들(SP2) 사이에 커패시터들이 형성된다. The first touch electrodes TE1-1 to TE1-4 and the second touch electrodes TE2-1 to TE2-5 are electrostatically coupled. As touch sensing signals are applied to the first touch electrodes TE1-1 to TE1-4, capacitors are formed between the first touch sensor units SP1 and the second touch sensor units SP2.

복수 개의 제1 터치 센서부들(SP1), 복수 개의 제1 연결부들(CP1), 및 제1 터치 신호라인들(SL1-1 내지 SL1-4), 복수 개의 제2 터치 센서부들(SP2), 복수 개의 제2 연결부들(CP2), 및 제2 터치 신호라인들(SL2-1 내지 SL2-5) 중 일부는 도 6a에 도시된 제1 도전층(TS-CL1)을 패터닝하여 형성하고, 다른 일부는 도 6a에 도시된 제2 도전층(TS-CL2)을 패터닝하여 형성할 수 있다.A plurality of first touch sensor units SP1, a plurality of first connection units CP1, and first touch signal lines SL1-1 to SL1-4, a plurality of second touch sensor units SP2, a plurality of Some of the second connection portions CP2 and the second touch signal lines SL2-1 to SL2-5 are formed by patterning the first conductive layer TS-CL1 shown in FIG. 6A , and other portions are formed by patterning the first conductive layer TS-CL1 shown in FIG. 6A . may be formed by patterning the second conductive layer TS-CL2 illustrated in FIG. 6A .

제1 터치 센서부들(SP1)과 제2 터치 센서부들(SP2) 각각은 중심 터치 센서부(SP-C) 또는 주변 터치 센서부(SP-S)로 정의될 수 있다. "중심 터치 센서부(SP-C)과 주변 터치 센서부(SP-S)"라는 용어는 터치 센서부들이 배치된 위치에 따라 정의되는 용어이다. Each of the first touch sensor units SP1 and the second touch sensor units SP2 may be defined as a central touch sensor unit SP-C or a peripheral touch sensor unit SP-S. The terms “center touch sensor unit SP-C and peripheral touch sensor unit SP-S” are terms defined according to positions in which touch sensor units are disposed.

제1 터치 센서부들(SP1) 중 평면상에서 제1 박막 봉지 영역(TFA1)과 중첩하는 터치 센서부들은 중심 터치 센서부(SP-C)라 정의될 수 있다. 제1 터치 센서부들(SP1) 중 평면상에서 제2 박막 봉지 영역(TFA2)과 중첩하는 터치 센서부들은 주변 터치 센서부(SP-S)로 정의될 수 있다. 또한, 제2 터치 센서부들(SP2) 중 평면상에서 제1 박막 봉지 영역(TFA1)과 중첩하는 터치 센서부들은 중심 터치 센서부(SP-C)라 정의될 수 있고, 평면상에서 제2 박막 봉지 영역(TFA2)과 중첩하는 터치 센서부들은 주변 터치 센서부(SP-S)라 정의될 수 있다. 즉, 중심 터치 센서부(SP-C)와 주변 터치 센서부(SP-S)는 터치 센서부의 위치에 따라 구분되는 것이다.Among the first touch sensor units SP1 , touch sensor units overlapping the first thin film encapsulation area TFA1 on a plane may be defined as a center touch sensor unit SP-C. Among the first touch sensor units SP1 , touch sensor units overlapping the second thin film encapsulation area TFA2 on a plane may be defined as peripheral touch sensor units SP-S. Also, among the second touch sensor units SP2 , touch sensor units overlapping the first thin film encapsulation area TFA1 on a plane may be defined as a center touch sensor unit SP-C, and may be defined as a second thin film encapsulation area on a planar view. The touch sensor units overlapping the TFA2 may be defined as a peripheral touch sensor unit SP-S. That is, the center touch sensor unit SP-C and the peripheral touch sensor unit SP-S are divided according to the location of the touch sensor unit.

도 9b를 보면, 평면 상에서 최외곽에 배치된 2 개의 제1 터치 전극들(TE1-1, TE1-4)을 구성하는 제1 터치 센서부들(SP1)은 모두 주변 터치 센서부(SP-S)로 정의될 수 있다. 또한, 평면 상에서 최외곽에 배치된 2 개의 제2 터치 전극들(TE2-1, TE2-5)을 구성하는 제2 터치 센서부들(SP2)은 모두 주변 터치 센서부(SP-S)로 정의될 수 있다. Referring to FIG. 9B , the first touch sensor units SP1 constituting the two outermost first touch electrodes TE1-1 and TE1-4 disposed on the plane are all peripheral touch sensor units SP-S. can be defined as In addition, the second touch sensor units SP2 constituting the two outermost second touch electrodes TE2-1 and TE2-5 disposed on the plane are all to be defined as peripheral touch sensor units SP-S. can

제1 터치전극들(TE1-1 내지 TE1-4) 중 2 개의 제1 터치 전극들(TE1-1, TE1-4)이 평면 상에서 비표시영역(NDA)과 가장 인접할 수 있다. 또한, 제2 터치전극들(TE2-1 내지 TE2-5) 중 2 개의 제2 터치 전극들(TE2-1, TE2-5)은 평면 상에서 비표시영역(NDA)과 가장 인접할 수 있다. 2 개의 제1 터치 전극들(TE1-1, TE1-4) 및 2 개의 제2 터치 전극들(TE2-1, TE2-5)은 주변 터치전극들로 정의될 수 있다. Among the first touch electrodes TE1-1 to TE1-4, two first touch electrodes TE1-1 and TE1-4 may be closest to the non-display area NDA on a plane. Also, among the second touch electrodes TE2-1 to TE2-5, two second touch electrodes TE2-1 and TE2-5 may be closest to the non-display area NDA on a plane view. The two first touch electrodes TE1-1 and TE1-4 and the two second touch electrodes TE2-1 and TE2-5 may be defined as peripheral touch electrodes.

주변 터치전극들 중 일부는 평면상에서 피크(PK, 도 7a 참조)와 중첩할 수 있다. 예를 들어, 도 7b와 같이, 제2 박막 봉지 영역(TFA2)이 제1 박막 봉지 영역(TFA1)의 모든 측면을 둘러싸는 경우, 4 개의 주변 터치전극들(TE1-1, TE1-4, TE2-1, TE2-5)은 피크(PK, 도 7a 참조)와 중첩할 수 있다. 또한, 도 7c와 같이, 제2 박막 봉지 영역(TFA2)이 제1 박막 봉지 영역(TFA1)의 두 개의 측면만을 둘러싸는 경우, 2 개의 주변 터치전극들 (TE1-1, TE1-4)만이 피크(PK, 도 7a 참조)와 중첩할 수 있다. Some of the peripheral touch electrodes may overlap a peak (PK, see FIG. 7A ) on a plane. For example, as shown in FIG. 7B , when the second thin film encapsulation area TFA2 surrounds all sides of the first thin film encapsulation area TFA1 , the four peripheral touch electrodes TE1-1, TE1-4, TE2 -1, TE2-5) may overlap the peak (PK, see FIG. 7A ). Also, as shown in FIG. 7C , when the second thin film encapsulation area TFA2 surrounds only two side surfaces of the first thin film encapsulation area TFA1 , only the two peripheral touch electrodes TE1-1 and TE1-4 have peaks. (PK, see Fig. 7a) can be overlapped.

다른 층 상에 배치된 도전 패턴들을 전기적으로 연결하기 위해, 도 9a에 도시된 제1 터치 절연층(TS-IL1)을 관통하는 콘택홀을 형성할 수 있다. 이하, 도 9c 내지 도 9e를 참조하여 일 실시예에 따른 터치감지유닛(TS)을 설명한다.In order to electrically connect the conductive patterns disposed on different layers, a contact hole passing through the first touch insulating layer TS-IL1 shown in FIG. 9A may be formed. Hereinafter, a touch sensing unit TS according to an exemplary embodiment will be described with reference to FIGS. 9C to 9E .

도 9c에 도시된 것과 같이, 박막 봉지층(TFE) 상에 제1 도전패턴들이 배치된다. 제1 도전패턴들은 브릿지 패턴들(CP2)을 포함할 수 있다. 브릿지 패턴들(CP2)이 박막 봉지층(TFE) 상에 배치된다. 브릿지 패턴들(CP2)은 도 6b에 도시된 제2 연결부들(CP2)에 대응한다.As illustrated in FIG. 9C , first conductive patterns are disposed on the thin film encapsulation layer TFE. The first conductive patterns may include bridge patterns CP2. The bridge patterns CP2 are disposed on the thin film encapsulation layer TFE. The bridge patterns CP2 correspond to the second connection parts CP2 illustrated in FIG. 6B .

도 9d에 도시된 것과 같이, 박막 봉지층(TFE) 상에 브릿지 패턴들(CP2)을 커버하는 제1 터치 절연층(TS-IL1)이 배치된다. 제1 터치 절연층(TS-IL1)에는 브릿지 패턴들(CP2)을 부분적으로 노출시키는 콘택홀들(CH)이 정의된다. 포토리소그래피 공정에 의해 콘택홀들(CH)이 형성될 수 있다.As illustrated in FIG. 9D , a first touch insulating layer TS-IL1 covering the bridge patterns CP2 is disposed on the thin film encapsulation layer TFE. Contact holes CH partially exposing the bridge patterns CP2 are defined in the first touch insulating layer TS-IL1 . Contact holes CH may be formed by a photolithography process.

도 9e에 도시된 것과 같이, 제1 터치 절연층(TS-IL1) 상에 제2 도전패턴들이 배치된다. 제2 도전패턴들은 복수 개의 제1 터치 센서부들(SP1), 복수 개의 제1 연결부들(CP1), 및 제1 터치 신호라인들(SL1-1 내지 SL1-4), 복수 개의 제2 터치 센서부들(SP2) 및 제2 터치 신호라인들(SL2-1 내지 SL2-5)을 포함할 수 있다. 별도로 도시하지 않았으나, 제1 터치 절연층(TS-IL1) 상에 제2 도전패턴들을 커버하는 제2 터치 절연층(TS-IL2)이 배치된다. As shown in FIG. 9E , second conductive patterns are disposed on the first touch insulating layer TS-IL1. The second conductive patterns include a plurality of first touch sensor units SP1, a plurality of first connection units CP1, first touch signal lines SL1-1 to SL1-4, and a plurality of second touch sensor units. It may include SP2 and second touch signal lines SL2-1 to SL2-5. Although not shown separately, the second touch insulating layer TS-IL2 covering the second conductive patterns is disposed on the first touch insulating layer TS-IL1 .

본 발명의 다른 일 실시예에서 제1 도전패턴들은 제1 터치전극들(TE1-1 내지 TE1-4) 및 제1 터치 신호라인들(SL1-1 내지 SL1-4)을 포함할 수 있다. 제2 도전패턴들은 제2 터치전극들(TE2-1 내지 TE2-5) 및 제2 터치 신호라인들(SL2-1 내지 SL2-5)을 포함할 수 있다. 이때, 제1 터치 절연층(TS-IL1)에는 콘택홀들(CH)이 정의되지 않는다.In another embodiment of the present invention, the first conductive patterns may include first touch electrodes TE1-1 to TE1-4 and first touch signal lines SL1-1 to SL1-4. The second conductive patterns may include second touch electrodes TE2-1 to TE2-5 and second touch signal lines SL2-1 to SL2-5. In this case, the contact holes CH are not defined in the first touch insulating layer TS-IL1 .

또한, 본 발명의 일 실시예에서 제1 도전패턴들과 제2 도전패턴들은 서로 바뀔 수 있다. 즉, 제2 도전패턴들이 브릿지 패턴들(CP2)을 포함할 수 있다.Also, in an embodiment of the present invention, the first conductive patterns and the second conductive patterns may be interchanged. That is, the second conductive patterns may include the bridge patterns CP2 .

도 9f은 도 9e의 BB영역의 부분 확대도이다.FIG. 9F is a partially enlarged view of a region BB of FIG. 9E .

도 9f에 도시된 것과 같이, 제1 터치 센서부(SP1)는 비발광영역(NPXA)에 중첩한다. 제1 터치 센서부(SP1)는 제1 방향(DR1) 및 제2 방향(DR2)과 교차하는 제5 방향(DR5)으로 연장하는 복수 개의 제1 연장부들(SP1-A)과 제5 방향(DR5)과 교차하는 제6 방향(DR6)으로 연장하는 복수 개의 제2 연장부들(SP1-B)을 포함한다. 복수 개의 제1 연장부들(SP1-A)과 복수 개의 제2 연장부들(SP1-B)은 메쉬선으로 정의될 수 있다. 메쉬선의 선폭은 수 마이크로일 수 있다.As illustrated in FIG. 9F , the first touch sensor unit SP1 overlaps the non-emission area NPXA. The first touch sensor unit SP1 includes a plurality of first extension units SP1-A extending in a fifth direction DR5 intersecting the first direction DR1 and the second direction DR2 and a fifth direction ( and a plurality of second extensions SP1 -B extending in a sixth direction DR6 intersecting with DR5. The plurality of first extension parts SP1-A and the plurality of second extension parts SP1-B may be defined as mesh lines. The line width of the mesh line may be several micrometers.

복수 개의 제1 연장부들(SP1-A)과 복수 개의 제2 연장부들(SP1-B)은 서로 연결되어 복수 개의 터치 개구부들(TS-OP)을 형성한다. 다시 말해, 제1 터치 센서부(SP1)는 복수 개의 터치 개구부들(TS-OP)을 구비한 메쉬 형상을 갖는다. 터치 개구부들(TS-OP)이 발광영역들(PXA)에 일대일 대응하는 것으로 도시하였으나, 이에 제한되지 않는다. 하나의 터치 개구부(TS-OP)는 2 이상의 발광영역들(PXA)에 대응할 수 있다. The plurality of first extension parts SP1-A and the plurality of second extension parts SP1-B are connected to each other to form a plurality of touch openings TS-OP. In other words, the first touch sensor unit SP1 has a mesh shape including a plurality of touch openings TS-OP. Although it is illustrated that the touch openings TS-OP correspond to the emission areas PXA one-to-one, the present invention is not limited thereto. One touch opening TS-OP may correspond to two or more light emitting areas PXA.

발광영역들(PXA)의 크기는 다양할 수 있다. 예를 들어, 발광영역들(PXA) 중 청색광을 제공하는 발광영역들(PXA)과 적색광을 제공하는 발광영역들(PXA)의 크기는 상이할 수 있다. 따라서, 터치 개구부들(TS-OP)의 크기 역시 다양할 수 있다. 도 9f에서는 발광영역들(PXA)의 크기가 다양한 것을 예시적으로 도시하였으나, 이에 제한되지 않는다. 발광영역들(PXA)의 크기는 서로 동일할 수 있고, 또한 터치 개구부들(TS-OP)의 크기도 서로 동일할 수 있다.The size of the emission areas PXA may vary. For example, the size of the emission areas PXA providing blue light and the emission areas PXA providing red light among the emission areas PXA may be different from each other. Accordingly, sizes of the touch openings TS-OP may also vary. 9F exemplarily illustrates that the emission areas PXA have various sizes, but is not limited thereto. The size of the emission areas PXA may be the same, and the size of the touch openings TS-OP may also be the same.

도 10은 도 9b의 II-II` 영역을 절단한 단면도이다. FIG. 10 is a cross-sectional view taken along region II-II′ of FIG. 9B .

도 10을 참조하면, 박막 봉지층(TFE) 위에 배치된 하나의 중심 터치 센서부(SP-C)와 박막 봉지층(TFE) 위에 배치된 하나의 주변 터치 센서부(SP-S)의 단면을 도시하였다. 중심 터치 센서부(SP-C)는 박막 봉지층(TFE)의 제1 박막 봉지 영역(TFA1) 위에 배치되고, 주변 터치 센서부(SP-S)는 박막 봉지층(TFE)의 제2 박막 봉지 영역(TFA2) 위에 배치될 수 있다. 중심 터치 센서부(SP-C)는 박막 봉지층(TFE)의 제1 상면(TFE-U1)의 형상에 대응하는 형상을 가질 수 있고, 주변 터치 센서부(SP-S)는 박막 봉지층(TFE)의 제2 상면(TFE-U2)의 형상에 대응하는 형상을 가질 수 있다. 즉, 주변 터치 센서부(SP-S)는 제2 상면(TFE-U2)의 형상에 대응하여 굴곡질 수 있다.Referring to FIG. 10 , a cross section of one central touch sensor unit SP-C disposed on the thin film encapsulation layer TFE and one peripheral touch sensor unit SP-S disposed on the thin film encapsulation layer TFE is shown. shown. The central touch sensor unit SP-C is disposed on the first thin film encapsulation area TFA1 of the thin film encapsulation layer TFE, and the peripheral touch sensor unit SP-S encapsulates the second thin film encapsulation of the thin film encapsulation layer TFE. It may be disposed on the area TFA2. The central touch sensor unit SP-C may have a shape corresponding to the shape of the first upper surface TFE-U1 of the thin film encapsulation layer TFE, and the peripheral touch sensor unit SP-S may have a thin film encapsulation layer ( It may have a shape corresponding to the shape of the second upper surface TFE-U2 of the TFE. That is, the peripheral touch sensor unit SP-S may be curved to correspond to the shape of the second upper surface TFE-U2.

제2 박막 봉지 영역(TFA2)의 제2 방향(DR2)의 폭은 하나의 주변 터치 센서부(SP-S)의 제2 방향(DR2)의 폭과 동일할 수 있다. 예를 들어, 제2 박막 봉지 영역(TFA2)의 제2 방향(DR2)의 폭은 4um일 수 있고, 주변 터치 센서부(SP-S)의 폭도 4um일 수 있다. 다만, 이는 예시적인 것으로 이에 제한되는 것은 아니다. A width in the second direction DR2 of the second thin film encapsulation area TFA2 may be the same as a width in the second direction DR2 of one peripheral touch sensor unit SP-S. For example, the width of the second thin film encapsulation area TFA2 in the second direction DR2 may be 4 μm, and the width of the peripheral touch sensor unit SP-S may also be 4 μm. However, this is illustrative and not limited thereto.

제2 박막 봉지 영역(TFA2)의 피크(PK)는 주변 터치 센서부(SP-S)와 평면 상에서 중첩할 수 있다. 피크(PK)의 위치는 평면 상에서 주변 터치 센서부(SP-S)와 중첩하는 영역 내에서 조절될 수 있다.The peak PK of the second thin film encapsulation area TFA2 may overlap the peripheral touch sensor unit SP-S on a plane surface. The position of the peak PK may be adjusted in a region overlapping the surrounding touch sensor unit SP-S on a plane.

중심 터치 센서부(SP-C) 내의 지점들 각각과 베이스층(SUB) 사이의 간격은 제1 간격(SD1)일 수 있다. 제2 상면(TFE-U2)이 베이스층(SUB)과 평행하기 때문에, 중심 터치 센서부(SP-C)와 베이스층(SUB) 사이의 간격은 각 지점들에서 소정의 오차 범위 내에서 실질적으로 서로 동일할 수 있다. 예를 들어, 상기 소정의 오차 범위는 수백 나노 미터 이하일 수 있다. 구체적으로, 상기 소정의 오차 범위는 500 나노 미터 이하일 수 있다.A distance between each of the points in the center touch sensor unit SP-C and the base layer SUB may be a first distance SD1 . Since the second upper surface TFE-U2 is parallel to the base layer SUB, the distance between the center touch sensor unit SP-C and the base layer SUB is substantially within a predetermined error range at each point. may be identical to each other. For example, the predetermined error range may be several hundred nanometers or less. Specifically, the predetermined error range may be 500 nanometers or less.

주변 터치 센서부(SP-S) 내의 지점들 각각과 베이스층(SUB) 사이의 간격은 다양할 수 있다. 도 9f에서는 주변 터치 센서부(SP-S)의 두 지점들에서의 베이스층(SUB) 사이의 간격들(SD2a, SD2b)을 예시적으로 도시하였다. 상기 두 지점들 각각에서 간격들(SD2a, SD2b)은 서로 상이할 수 있다. A distance between each of the points in the peripheral touch sensor unit SP-S and the base layer SUB may vary. 9F exemplarily illustrates spacings SD2a and SD2b between the base layer SUB at two points of the peripheral touch sensor unit SP-S. The intervals SD2a and SD2b at each of the two points may be different from each other.

박막 봉지층(TFE)의 유기층은 잉크젯 인쇄 공정에 의해 형성될 수 있다. 이 경우, 유기층의 흐름에 따라 비표시영역(NDA, 도 5b 참조)에 인접한 영역의 유기층의 두께가 감소할 수 있다. 유기층의 두께가 얇아지면, 박막 봉지층(TFE) 위에 배치된 터치감지유닛(TS)과 베이스층(SUB) 위에 배치된 발광소자층(DP-OLED) 사이의 간격이 가까워질 수 있다. 즉, 터치감지유닛(TS)과 제2 전압(ELVSS, 도 6a 참조)이 인가되는 캐소드(CE, 도 6c 참조) 사이의 거리가 가까워 질 수 있다. 이 경우, 터치감지유닛(TS)에서 형성된 전계가 터치감지유닛(TS)의 상부(예컨대, 사용자의 터치가 입력되는 공간)보다 캐소드(CE, 도 6c 참조)로 집중되는 현상이 발생할 수 있다. 그에 따라, 터치감지유닛(TS)의 감도는 유기층의 두께가 얇아질수록 떨어질 수 있다. The organic layer of the thin film encapsulation layer (TFE) may be formed by an inkjet printing process. In this case, the thickness of the organic layer in the area adjacent to the non-display area (NDA, see FIG. 5B ) may decrease according to the flow of the organic layer. When the thickness of the organic layer is reduced, the distance between the touch sensing unit TS disposed on the thin film encapsulation layer TFE and the light emitting device layer DP-OLED disposed on the base layer SUB may become closer. That is, the distance between the touch sensing unit TS and the cathode CE (refer to FIG. 6C ) to which the second voltage ELVSS (refer to FIG. 6A ) is applied may become closer. In this case, a phenomenon may occur in which the electric field formed in the touch sensing unit TS is concentrated to the cathode CE (refer to FIG. 6C ) rather than the upper portion of the touch sensing unit TS (eg, a space to which a user's touch is input). Accordingly, the sensitivity of the touch sensing unit TS may decrease as the thickness of the organic layer decreases.

본 발명의 실시예에 따르면, 얇아진 박막 봉지층(TFE)의 두께를 보상하기 위해 제2 박막 봉지 영역(TFA2)과 중첩하는 박막 봉지층(TFE)의 두께를 조절할 수 있다. 예컨대, 비표시영역(NDA, 도 5b 참조)과 인접한 영역에서의 프린팅되는 모노머를 포함하는 조성물의 양을 조절하거나, 프린팅되는 시간을 조절하여, 박막 봉지층(TFE)이 제2 박막 봉지 영역(TFA2)에서 볼록한 형상을 갖도록 할 수 있다. 제2 박막 봉지 영역(TFA2)의 두께를 조절하여, 주변 터치 센서부(SP-S)의 각 지점들과 베이스층(SUB) 사이의 평균 간격(SD2-a)이 중심 터치 센서부(SP-C)와 베이스층(SUB) 사이의 제1 간격(SD1)과 소정의 오차 범위 내에서 실질적으로 동일하도록 조절할 수 있다. 상기 소정의 오차 범위는 수백 나노 미터 이하일 수 있다. 구체적으로, 상기 소정의 오차 범위는 500 나노 미터 이하일 수 있다. 그 결과, 주변 터치 센서부(SP-S)의 터치 감도와 중심 터치 센서부(SP-C)의 터치 감도의 차이를 감소시킬 수 있고, 균일한 터치 감도를 갖는 터치감지유닛(TS)을 제공할 수 있다. According to an embodiment of the present invention, the thickness of the thin film encapsulation layer TFE overlapping the second thin film encapsulation area TFA2 may be adjusted to compensate for the reduced thickness of the thin film encapsulation layer TFE. For example, by adjusting the amount of the composition including the printed monomer in the area adjacent to the non-display area (NDA, see FIG. 5B) or adjusting the printing time, the thin film encapsulation layer (TFE) is formed in the second thin film encapsulation area ( TFA2) can be made to have a convex shape. By adjusting the thickness of the second thin film encapsulation area TFA2, the average distance SD2-a between each point of the peripheral touch sensor unit SP-S and the base layer SUB is adjusted to the center touch sensor unit SP- The first interval SD1 between C) and the base layer SUB may be adjusted to be substantially the same within a predetermined error range. The predetermined error range may be several hundred nanometers or less. Specifically, the predetermined error range may be 500 nanometers or less. As a result, the difference between the touch sensitivity of the peripheral touch sensor unit SP-S and the touch sensitivity of the center touch sensor unit SP-C can be reduced, and the touch sensing unit TS having a uniform touch sensitivity is provided. can do.

이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.Although the above has been described with reference to the preferred embodiment of the present invention, those skilled in the art or those having ordinary knowledge in the technical field will not depart from the spirit and technical scope of the present invention described in the claims to be described later. It will be understood that various modifications and variations of the present invention can be made without departing from the scope of the present invention. Accordingly, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification, but should be defined by the claims.

DD: 표시장치 DM: 표시모듈
DP: 유기발광 표시패널 TS: 터치감지유닛
SUB: 베이스층 DP-CL: 회로층
DP-OLED: 발광 소자층 TFE: 박막 봉지층
DA: 표시영역 NDA: 비표시영역
DD: display device DM: display module
DP: organic light emitting display panel TS: touch sensing unit
SUB: base layer DP-CL: circuit layer
DP-OLED: light emitting element layer TFE: thin film encapsulation layer
DA: display area NDA: non-display area

Claims (20)

베이스층, 상기 베이스층 위에 배치된 회로층, 상기 회로층 위에 배치된 발광 소자층, 및 상기 발광 소자층 위에 배치된 박막 봉지층을 포함하는 표시 패널; 및
상기 박막 봉지층 위에 직접 배치된 감지 전극들을 포함하는 센서를 포함하고,
상기 박막 봉지층은 제1 무기층, 상기 제1 무기층 위에 배치된 유기층, 및 상기 유기층 위에 배치된 제2 무기층을 포함하고,
상기 박막 봉지층의 상면은 제1 상면 및 상기 제1 상면에 인접한 제2 상면을 포함하고,
상기 감지 전극들은 상기 제1 상면 및 상기 제2 상면 위에 배치되고,
상기 감지 전극들 중 상기 제2 상면 위에 배치된 감지 전극은 상기 제2 상면의 형상을 따라 상기 표시 패널의 두께 방향에 대해 휘어지고,
상기 제1 상면과 상기 베이스층 사이의 거리는 제1 거리이고,
상기 제2 상면의 제1 부분과 상기 베이스층 사이의 제2 거리는 상기 제1 거리보다 크고,
상기 제2 상면의 제2 부분과 상기 베이스층 사이의 제3 거리는 상기 제1 거리보다 작고,
상기 제2 상면의 상기 제2 부분은 상기 제2 상면의 상기 제1 부분을 사이에 두고 상기 제1 상면과 이격된 표시 장치.
a display panel including a base layer, a circuit layer disposed on the base layer, a light emitting device layer disposed on the circuit layer, and a thin film encapsulation layer disposed on the light emitting device layer; and
a sensor including sensing electrodes disposed directly on the thin film encapsulation layer;
The thin film encapsulation layer includes a first inorganic layer, an organic layer disposed on the first inorganic layer, and a second inorganic layer disposed on the organic layer,
The upper surface of the thin film encapsulation layer includes a first upper surface and a second upper surface adjacent to the first upper surface,
The sensing electrodes are disposed on the first upper surface and the second upper surface,
a sensing electrode disposed on the second upper surface of the sensing electrodes is curved in a thickness direction of the display panel along a shape of the second upper surface;
A distance between the first upper surface and the base layer is a first distance,
a second distance between the first portion of the second upper surface and the base layer is greater than the first distance;
a third distance between the second portion of the second upper surface and the base layer is smaller than the first distance;
The second portion of the second upper surface is spaced apart from the first upper surface with the first portion of the second upper surface interposed therebetween.
제1 항에 있어서,
상기 박막 봉지층은 상기 제1 상면과 중첩하는 제1 박막 봉지 영역 및 상기 제2 상면과 중첩하는 제2 박막 봉지 영역을 더 포함하는 표시 장치.
According to claim 1,
The thin film encapsulation layer further includes a first thin film encapsulation region overlapping the first upper surface and a second thin film encapsulation region overlapping the second upper surface.
제2 항에 있어서,
상기 센서는 상기 표시 패널 위에 직접 배치된 표시 장치.
3. The method of claim 2,
The sensor is disposed directly on the display panel.
제2 항에 있어서,
상기 제1 상면보다 더 돌출된 상기 제2 상면은 상기 박막 봉지층의 두께에 의해 정의되고,
상기 제1 거리는 상기 제1 상면과 상기 베이스층 사이의 거리의 평균이고,
상기 제2 거리는 상기 제2 상면과 상기 베이스층 사이의 최대 거리이고,
상기 제3 거리는 상기 제2 상면과 상기 베이스층 사이의 최소 거리인 표시 장치.
3. The method of claim 2,
The second upper surface protruding more than the first upper surface is defined by the thickness of the thin film encapsulation layer,
The first distance is an average of the distances between the first upper surface and the base layer,
The second distance is the maximum distance between the second upper surface and the base layer,
The third distance is a minimum distance between the second upper surface and the base layer.
제2 항에 있어서,
상기 제2 상면의 형상은 상기 박막 봉지층의 상기 유기층의 형상에 의해 제어되는 표시 장치.
3. The method of claim 2,
The shape of the second upper surface is controlled by the shape of the organic layer of the thin film encapsulation layer.
제5 항에 있어서,
평면 상에서 상기 유기층은 상기 제1 박막 봉지 영역 및 상기 제2 박막 봉지 영역과 중첩하고,
상기 박막 봉지층의 상기 상면은 상기 박막 봉지층의 상기 제2 무기층의 상면인 표시 장치.
6. The method of claim 5,
On a plane, the organic layer overlaps the first thin film encapsulation region and the second thin film encapsulation region,
The upper surface of the thin film encapsulation layer is an upper surface of the second inorganic layer of the thin film encapsulation layer.
제5 항에 있어서,
평면 상에서 상기 유기층은 상기 제1 박막 봉지 영역과 비중첩하고, 상기 제2 박막 봉지 영역과 중첩하는 표시 장치.
6. The method of claim 5,
In a plan view, the organic layer does not overlap the first thin film encapsulation region and overlaps the second thin film encapsulation region.
제1 항에 있어서,
상기 표시 패널은 표시 영역 및 상기 표시 영역과 인접한 비표시 영역을 더 포함하고,
평면 상에서 상기 제2 상면은 상기 제1 상면과 상기 비표시 영역 사이에 배치된 표시 장치.
According to claim 1,
The display panel further includes a display area and a non-display area adjacent to the display area;
In a planar view, the second upper surface is disposed between the first upper surface and the non-display area.
제1 항에 있어서,
평면 상에서 상기 제2 상면은 상기 제1 상면을 둘러싸는 표시 장치.
According to claim 1,
In a planar view, the second upper surface surrounds the first upper surface.
제1 항에 있어서,
상기 제2 상면과 중첩하는 제2 영역에서 상기 표시 패널의 두께는 상기 제1 상면과 중첩하는 제1 영역에서 상기 표시 패널의 두께보다 큰 표시 장치.
According to claim 1,
A thickness of the display panel in a second area overlapping the second upper surface is greater than a thickness of the display panel in a first area overlapping the first upper surface.
베이스층;
상기 베이스층 위에 배치된 발광 소자층;
상기 발광 소자층을 커버하며, 제1 상면 및 상기 제1 상면과 인접한 제2 상면을 포함하는 박막 봉지층; 및
상기 제1 상면 및 상기 제2 상면 위에 배치된 감지 전극들을 포함하고,
상기 제2 상면은 상기 베이스층으로부터 멀어지는 방향으로 연장된 제1 경사면, 및 상기 제1 경사면으로부터 상기 베이스층에 접근하는 방향으로 연장된 제2 경사면을 포함하고,
상기 감지 전극들 중 상기 제2 상면 위에 배치된 감지 전극은 상기 제2 상면의 형상을 따라 상기 베이스층의 두께 방향에 대해 휘어진 표시 장치.
base layer;
a light emitting device layer disposed on the base layer;
a thin film encapsulation layer covering the light emitting element layer and including a first upper surface and a second upper surface adjacent to the first upper surface; and
and sensing electrodes disposed on the first upper surface and the second upper surface,
The second upper surface includes a first inclined surface extending in a direction away from the base layer, and a second inclined surface extending in a direction approaching the base layer from the first inclined surface,
A sensing electrode disposed on the second upper surface of the sensing electrodes is curved in a thickness direction of the base layer along a shape of the second upper surface.
제11 항에 있어서,
평면 상에서 상기 제2 상면은 상기 제1 상면을 둘러싸는 표시 장치.
12. The method of claim 11,
In a planar view, the second upper surface surrounds the first upper surface.
제11 항에 있어서,
상기 제2 상면은 상기 제1 상면보다 돌출된 영역을 포함하는 표시 장치.
12. The method of claim 11,
The second upper surface includes a region that protrudes from the first upper surface.
제11 항에 있어서,
상기 박막 봉지층은 유기층을 포함하고, 상기 제2 상면의 형상은 상기 유기층의 형상에의해 제어되는 표시 장치.
12. The method of claim 11,
The thin film encapsulation layer includes an organic layer, and a shape of the second upper surface is controlled by a shape of the organic layer.
제14 항에 있어서,
평면 상에서 상기 유기층은 상기 제1 상면 및 상기 제2 상면과 중첩하는 표시 장치.
15. The method of claim 14,
The organic layer overlaps the first upper surface and the second upper surface on a plane surface.
제14 항에 있어서,
평면 상에서 상기 유기층은 상기 제1 상면과 비중첩하고, 상기 제2 상면과 중첩하는 표시 장치.
15. The method of claim 14,
In a plan view, the organic layer does not overlap the first upper surface and overlaps the second upper surface.
제11 항에 있어서,
상기 제1 경사면과 상기 제2 경사면 사이의 경계와 상기 제2 베이스층 사이의 제1 거리는 상기 제1 상면과 상기 베이스층 사이의 제2 거리보다 큰 표시 장치.
12. The method of claim 11,
A first distance between the boundary between the first inclined surface and the second inclined surface and the second base layer is greater than a second distance between the first upper surface and the base layer.
제17 항에 있어서,
상기 제1 경사면의 일 지점과 상기 베이스층 사이의 거리는 상기 제2 거리보다 크고, 상기 제1 거리보다 작은 표시 장치.
18. The method of claim 17,
A distance between one point of the first inclined surface and the base layer is greater than the second distance and smaller than the first distance.
제17 항에 있어서,
상기 제2 경사면의 일 지점과 상기 베이스층 사이의 거리는 상기 제2 거리보다 작은 표시 장치.
18. The method of claim 17,
A distance between one point of the second inclined surface and the base layer is smaller than the second distance.
베이스층, 상기 베이스층 위에 배치된 회로층, 상기 회로층 위에 배치된 발광 소자층, 및 상기 발광 소자층 위에 배치된 박막 봉지층을 포함하며, 표시 영역 및 상기 표시 영역에 인접한 비표시 영역이 정의된 표시 패널; 및
상기 표시 패널의 상기 표시 영역 위에 배치된 감지 전극들을 포함하는 센서를 포함하고,
상기 박막 봉지층은 상기 표시 패널의 제1 상면과 중첩하는 제1 박막 봉지 영역 및 상기 제1 상면과 인접한 상기 표시 패널의 제2 상면과 중첩하는 제2 박막 봉지 영역을 포함하고,
상기 감지 전극들은 상기 제1 상면 및 상기 제2 상면 위에 배치되고,
상기 박막 봉지층은 유기층을 포함하고, 상기 제2 상면의 형상은 상기 유기층의 형상에 의해 제어되고,
평면 상에서 상기 유기층은 상기 제1 박막 봉지 영역과 비중첩하고, 상기 제2 박막 봉지 영역과 중첩하고,
상기 표시 패널의 상기 제2 상면은 상기 베이스층으로부터 멀어지는 방향으로 볼록하고, 상기 감지 전극들 중 상기 제2 상면 위에 배치된 감지 전극은 상기 제2 상면의 형상을 따라 휘어진 표시 장치.



a base layer, a circuit layer disposed on the base layer, a light emitting device layer disposed on the circuit layer, and a thin film encapsulation layer disposed on the light emitting device layer, wherein a display area and a non-display area adjacent to the display area are defined display panel; and
a sensor including sensing electrodes disposed on the display area of the display panel;
The thin film encapsulation layer includes a first thin film encapsulation area overlapping a first upper surface of the display panel and a second thin film encapsulation area overlapping a second upper surface of the display panel adjacent to the first upper surface;
The sensing electrodes are disposed on the first upper surface and the second upper surface,
The thin film encapsulation layer includes an organic layer, and the shape of the second upper surface is controlled by the shape of the organic layer,
On a plane, the organic layer does not overlap the first thin film encapsulation region and overlaps the second thin film encapsulation region,
The second upper surface of the display panel is convex in a direction away from the base layer, and a sensing electrode disposed on the second upper surface of the sensing electrodes is curved along a shape of the second upper surface.



KR1020200081434A 2020-02-20 2020-07-02 Display apparatus KR102357271B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020200081434A KR102357271B1 (en) 2020-02-20 2020-07-02 Display apparatus
KR1020220010808A KR20220018524A (en) 2020-07-02 2022-01-25 Display apparatus and method for manufacturing display apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200021230A KR102131801B1 (en) 2020-02-20 2020-02-20 Display apparatus
KR1020200081434A KR102357271B1 (en) 2020-02-20 2020-07-02 Display apparatus

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020200021230A Division KR102131801B1 (en) 2020-02-20 2020-02-20 Display apparatus

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020220010808A Division KR20220018524A (en) 2020-07-02 2022-01-25 Display apparatus and method for manufacturing display apparatus

Publications (2)

Publication Number Publication Date
KR20200085256A KR20200085256A (en) 2020-07-14
KR102357271B1 true KR102357271B1 (en) 2022-02-03

Family

ID=80268869

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200081434A KR102357271B1 (en) 2020-02-20 2020-07-02 Display apparatus

Country Status (1)

Country Link
KR (1) KR102357271B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160209959A1 (en) 2015-01-21 2016-07-21 Samsung Display Co, Ltd. Touch panel and display apparatus having the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102080008B1 (en) * 2013-07-12 2020-02-24 삼성디스플레이 주식회사 Organic luminescence emitting display device and method for manufacturing the same
KR20160027609A (en) * 2014-09-01 2016-03-10 삼성디스플레이 주식회사 Organic light emitting display apparatus
KR102240937B1 (en) * 2014-10-10 2021-04-15 삼성디스플레이 주식회사 Display device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160209959A1 (en) 2015-01-21 2016-07-21 Samsung Display Co, Ltd. Touch panel and display apparatus having the same

Also Published As

Publication number Publication date
KR20200085256A (en) 2020-07-14

Similar Documents

Publication Publication Date Title
EP3276462B1 (en) Display device
KR20180014398A (en) Display device
KR102468358B1 (en) Display apparatus
KR102111448B1 (en) Display apparatus
KR102382465B1 (en) Display apparatus
KR102202179B1 (en) Display device and method for fabricating the same
KR102357271B1 (en) Display apparatus
KR102151017B1 (en) Display device
KR102131801B1 (en) Display apparatus
KR102081986B1 (en) Display apparatus
KR20220018524A (en) Display apparatus and method for manufacturing display apparatus
KR102406621B1 (en) Display device and method for fabricating the same
KR102572772B1 (en) Display device and method for fabricating the same
KR102480860B1 (en) Display device
KR102459981B1 (en) Display apparatus
KR20220046532A (en) Display apparatus
KR20200054150A (en) Display apparatus

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
A107 Divisional application of patent
GRNT Written decision to grant