KR102345917B1 - Micro-nano-fin light-emitting diodes and method for manufacturing thereof - Google Patents

Micro-nano-fin light-emitting diodes and method for manufacturing thereof Download PDF

Info

Publication number
KR102345917B1
KR102345917B1 KR1020200050884A KR20200050884A KR102345917B1 KR 102345917 B1 KR102345917 B1 KR 102345917B1 KR 1020200050884 A KR1020200050884 A KR 1020200050884A KR 20200050884 A KR20200050884 A KR 20200050884A KR 102345917 B1 KR102345917 B1 KR 102345917B1
Authority
KR
South Korea
Prior art keywords
micro
semiconductor layer
conductive semiconductor
nanopin
led
Prior art date
Application number
KR1020200050884A
Other languages
Korean (ko)
Other versions
KR20210132464A (en
Inventor
도영락
Original Assignee
국민대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 국민대학교산학협력단 filed Critical 국민대학교산학협력단
Priority to KR1020200050884A priority Critical patent/KR102345917B1/en
Priority to PCT/KR2021/005309 priority patent/WO2021221437A1/en
Priority to CN202180031202.0A priority patent/CN115668517A/en
Priority to US17/997,265 priority patent/US20230223492A1/en
Publication of KR20210132464A publication Critical patent/KR20210132464A/en
Application granted granted Critical
Publication of KR102345917B1 publication Critical patent/KR102345917B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region

Abstract

본 발명은 LED 소자에 관한 것이며, 보다 구체적으로는 마이크로-나노핀 LED 소자 및 이의 제조방법에 관한 것이다.The present invention relates to an LED device, and more particularly, to a micro-nanopin LED device and a method for manufacturing the same.

Description

마이크로-나노핀 LED 소자 및 이의 제조방법{Micro-nano-fin light-emitting diodes and method for manufacturing thereof}Micro-nano-fin LED device and manufacturing method thereof

본 발명은 LED 소자에 관한 것이며, 보다 구체적으로는 마이크로-나노핀 LED 소자 및 이의 제조방법에 관한 것이다.The present invention relates to an LED device, and more particularly, to a micro-nanopin LED device and a method for manufacturing the same.

마이크로 LED와 나노 LED는 우수한 색감과 높은 효율을 구현할 수 있고, 친환경적인 물질이므로 디스플레이의 핵심 소재로 사용되고 있다. 이러한 시장상황에 맞춰서 최근에는 새로운 나노로드 LED 구조나 새로운 제조공정에 의하여 쉘이 코팅된 나노 케이블 LED를 개발하기 위한 연구가 진행되고 있다. 더불어 나노로드 외부면을 피복하는 보호막의 고효율, 고안정성을 달성하기 위한 보호막 소재에 대한 연구나 후속 공정에 유리한 리간드 소재에 대한 연구개발도 진행되고 있다.Micro LED and nano LED can realize excellent color and high efficiency, and are eco-friendly materials, so they are used as core materials for displays. In line with these market conditions, research to develop a new nanorod LED structure or a shell-coated nanocable LED by a new manufacturing process is in progress. In addition, research on a protective film material to achieve high efficiency and high stability of the protective film covering the outer surface of the nanorods, or research and development of a ligand material advantageous for the subsequent process is in progress.

이러한 소재분야의 연구에 맞춰서 최근 대형화된 적색, 녹색, 청색 마이크로-LED 디스플레이 TV가 상용화 되었고, 향후에는 청색의 마이크로-LED나 나노-LED를 이용하여 구현된 청색 서브픽셀과 상기 청색의 LED를 통해 양자점을 발광시켜서 구현된 적색 및 녹색 서브픽셀을 통해 풀-컬러를 구현한 TV를 상용화할 예정이다. 더불어 적색, 녹색, 청색 나노-LED 디스플레이 TV 또한 상용화할 예정에 있다. In line with this material field research, recently enlarged red, green, and blue micro-LED display TVs have been commercialized, and in the future, blue sub-pixels implemented using blue micro-LEDs or nano-LEDs and blue LEDs It is planning to commercialize a TV that realizes full-color through red and green sub-pixels realized by emitting quantum dots. In addition, red, green, and blue nano-LED display TVs are also planned to be commercialized.

마이크로-LED 디스플레이는 고성능 특성과 이론적인 수명과 효율이 매우 길고 높은 장점을 가지나 8K 분해능을 갖는 디스플레이로 개발될 경우 거의 일억 개에 가까운 서브픽셀 각각에 적색 마이크로-LED, 녹색 마이크로-LED 및 청색 마이크로-LED를 일대일로 대응시켜야 하므로 마이크로-LED 디스플레이를 제조하는 pick place 기술로는 높은 단가와 높은 공정 불량률, 낮은 생산성을 고려할 때 공정기술의 한계로 스마트폰에서 TV에 이르는 진정한 의미의 고해상도 상용 디스플레이를 제조하기 어려운 실정이다. 더불어 나노-LED를 마이크로-LED와 같은 pick and place 기술로 서브픽셀에 낱개로 일일이 배치시키는 것은 더욱 어려운 실정이다.Micro-LED display has the advantages of high performance characteristics, long theoretical lifespan and high efficiency, but when developed as a display with 8K resolution, red micro-LED, green micro-LED and blue micro-LED, each of nearly 100 million sub-pixels -As it is necessary to deal with LEDs one-on-one, as a pick place technology for manufacturing micro-LED displays, considering the high unit price, high process defect rate, and low productivity, it is possible to develop true high-resolution commercial displays from smartphones to TVs due to the limitations of process technology. It is difficult to manufacture. In addition, it is more difficult to individually place nano-LEDs on sub-pixels with the same pick and place technology as micro-LEDs.

이러한 난점을 극복하기 위하여 등록특허공보 제10-1436123호는 서브픽셀에 나노로드형 LED가 혼합된 용액을 투하한 뒤 두 정렬 전극 사이에 전계(electric field)를 형성시켜 나노로드형 LED 소자들을 전극 상에 자기 정렬시킴으로써 서브픽셀을 형성하는 공법을 통해 제조된 디스플레이를 개시한다. 그러나 사용된 나노로드형 LED는 광이 추출되는 면적이 적어 효율이 좋지 않아서 목적하는 효율을 발현하기 위해서는 많은 개수의 LED를 실장시켜야 하는 문제가 있고, 나노로드형 LED 자체의 결함발생 가능성이 높은 문제가 있다. In order to overcome this difficulty, Korean Patent Publication No. 10-1436123 discloses that nanorod-type LED devices are electrodeposited by dropping a solution mixed with nanorod-type LEDs on sub-pixels and then forming an electric field between two alignment electrodes. Disclosed is a display manufactured through a method of forming sub-pixels by self-aligning on the display. However, the nanorod LED used has a problem in that a large number of LEDs must be mounted in order to achieve the desired efficiency because the light extraction area is small and the efficiency is not good, and the problem that the nanorod LED itself has a high possibility of defects there is

이에 대해 구체적으로 설명하면, 나노로드형 LED 소자는 LED 웨이퍼를 나노패턴공정과 드라이에칭/Ÿ‡에칭을 혼합해서 top-down 방법으로 제조하거나 기판 위에 직접 bottom-up 방법으로 성장시키는 방법이 알려져 있다. 이러한 나노로드형 LED는 LED 장축이 적층방향 즉, p-GaN/InGaN 다중양자우물(MQW)/n-GaN 적층구조에서 각 층의 적층방향과 일치하므로 발광면적이 좁고, 발광면적이 좁기 때문에 상대적으로 표면결함이 효율 저하에 큰 영향을 미치며, 정자-정공의 재결합 속도를 최적화하기가 어려워서 발광효율이 원래 웨이퍼가 갖고 있던 효율보다 크게 낮아지는 문제가 있다.Specifically, for nanorod-type LED devices, it is known that an LED wafer is manufactured by a top-down method by mixing a nano-pattern process and dry etching/Ÿ‡ etching, or growing directly on a substrate by a bottom-up method. . In these nanorod-type LEDs, the long axis of the LED coincides with the stacking direction of each layer in the stacking direction, that is, in the p-GaN/InGaN multiple quantum well (MQW)/n-GaN stacked structure, so the light emitting area is narrow, and the light emitting area is relatively narrow. As a result, surface defects have a significant impact on efficiency degradation, and it is difficult to optimize the crystal-hole recombination rate.

따라서, 전계를 이용해서 쉽게 배열 할 수 있을 뿐만 아니라 발광면적이 넓고, 표면 결함에 의한 효율 저하가 최소화 또는 방지되며, 전자-정공의 재결합 속도가 최적화된 새로운 LED 소재에 대한 개발이 시급한 실정이다.Therefore, it is urgent to develop a new LED material that can be easily arranged using an electric field, has a large luminous area, minimizes or prevents efficiency degradation due to surface defects, and has an optimized electron-hole recombination rate.

등록특허공보 제10-1436123호Registered Patent Publication No. 10-1436123

본 발명은 상술한 문제점을 해결하기 위하여 고안된 것으로서, 발광면적을 증가시켜 고효율을 유지하고 휘도가 높은 마이크로-나노핀 LED 소자 및 이의 제조방법을 제공하는데 목적이 있다. The present invention has been devised to solve the above problems, and it is an object of the present invention to provide a micro-nanopin LED device with high luminance and a high luminance by increasing a light emitting area and maintaining high luminance.

또한, 발광면적을 증가시키면서도 표면에 노출된 광활성층 면적은 크게 줄여서 표면결함에 의한 효율 저하를 방지할 수 있는 마이크로-나노핀 LED 소자 및 이의 제조방법을 제공하는데 다른 목적이 있다. Another object of the present invention is to provide a micro-nanopin LED device and a method of manufacturing the same, which can prevent a decrease in efficiency due to surface defects by significantly reducing the area of the photoactive layer exposed to the surface while increasing the light emitting area.

또한, 전자 및 정공 속도의 불균일에 따른 전자-정공 재결합 효율 저하 및 이로 인한 발광 효율 저하를 최소화할 수 있는 마이크로-나노핀 LED 소자 및 이의 제조방법을 제공하는데 또 다른 목적이 있다. In addition, it is another object of the present invention to provide a micro-nanopin LED device capable of minimizing the decrease in electron-hole recombination efficiency due to non-uniformity of electron and hole velocities and the reduction in luminous efficiency resulting therefrom, and a method for manufacturing the same.

나아가, 전계에 의해 전극 상에 소자를 자기정렬 시키는 공법에 매우 적합한 마이크로-나노핀 LED 소자 및 이의 제조방법을 제공하는데 다른 목적이 있다.Furthermore, it is another object to provide a micro-nanopin LED device and a method for manufacturing the same, which are very suitable for a method of self-aligning the device on an electrode by an electric field.

상술한 과제를 해결하기 위하여 본 발명은 (1) 기판 상에 제1도전성 반도체층, 광활성층 및 제2도전성 반도체층이 순차적으로 적층된 LED 웨이퍼를 준비하는 단계, (2) 상기 LED 웨이퍼의 제2도전성 반도체층 상에 전극층을 형성시키는 단계, 및 (3) 낱 개의 소자가 나노 또는 마이크로 크기인 길이와 너비를 갖는 평면을 가지며, 상기 평면에 수직인 두께가 상기 길이보다 작도록 LED 웨이퍼를 두께방향으로 식각하여 다수 개의 마이크로-나노 핀 LED 기둥을 형성시키는 단계 및 (4) 상기 다수 개의 마이크로-나노 핀 LED 기둥을 상기 기판으로부터 분리시키는 단계를 포함하는 마이크로-나노 핀 LED 소자 제조방법을 제공한다.In order to solve the above problems, the present invention provides a step of (1) preparing an LED wafer in which a first conductive semiconductor layer, a photoactive layer and a second conductive semiconductor layer are sequentially stacked on a substrate, (2) the first of the LED wafer 2) forming an electrode layer on the conductive semiconductor layer, and (3) each device has a plane having a length and width of nano or micro size, and the thickness of the LED wafer is thinned so that the thickness perpendicular to the plane is smaller than the length It provides a micro-nano pin LED device manufacturing method comprising the steps of forming a plurality of micro-nano pin LED pillars by etching in the direction and (4) separating the plurality of micro-nano pin LED pillars from the substrate. .

본 발명의 일 실시예에 의하면, 상기 (3) 단계는 3-1) 낱 개의 소자가 나노 또는 마이크로 크기인 길이와 너비를 갖는 평면 형상을 갖도록 전극층 상부면에 마스크 패턴층을 형성시키는 단계, 3-2) 상기 패턴을 따라서 두께방향으로 제1도전성 반도체층 일부 두께까지 식각하여 다수 개의 마이크로-나노 핀 LED 기둥을 형성시키는 단계, 3-3) 상기 마이크로-나노 핀 LED 기둥의 노출된 측면을 피복하도록 절연피막을 형성시키는 단계, 3-4) 인접하는 마이크로-나노 핀 LED 기둥 사이의 제1도전성 반도체층 상부면이 노출되도록 제1도전성 반도체층 상부에 형성된 절연피막 일부를 제거시키는 단계, 3-5) 노출된 제1도전성 반도체층 상부를 통해서 상기 제1도전성 반도체층을 두께 방향으로 더 식각시켜서 절연피막이 형성된 제1도전성 반도체층 하방으로 소정의 두께만큼 측면이 노출된 제1도전성 반도체층 부분을 형성시키는 단계, 3-6) 측면이 노출된 상기 제1도전성 반도체층 부분을 양 측면에서 중앙쪽으로 식각시키는 단계 및, 3-7) 전극층 상부에 배치된 마스크 패턴층과 측면을 피복하는 절연피막을 제거시키는 단계를 포함할 수 있다. According to an embodiment of the present invention, the step (3) is 3-1) forming a mask pattern layer on the upper surface of the electrode layer so that each device has a planar shape having a length and a width of nano or micro size, 3 -2) forming a plurality of micro-nano fin LED pillars by etching to a partial thickness of the first conductive semiconductor layer in the thickness direction along the pattern, 3-3) covering the exposed side of the micro-nano pin LED pillar Forming an insulating film to do so, 3-4) removing a portion of the insulating film formed on the upper portion of the first conductive semiconductor layer to expose the upper surface of the first conductive semiconductor layer between adjacent micro-nano fin LED pillars, 3- 5) The first conductive semiconductor layer is further etched in the thickness direction through the exposed upper portion of the first conductive semiconductor layer, and the side of the first conductive semiconductor layer is exposed by a predetermined thickness below the first conductive semiconductor layer on which the insulating film is formed. forming, 3-6) etching the portion of the first conductive semiconductor layer, the side surfaces of which are exposed, from both sides toward the center, and 3-7) the mask pattern layer disposed on the electrode layer and an insulating film covering the side surfaces It may include the step of removing it.

또한, 상기 (3) 단계와 (4) 단계 사이에 (5) 다수 개의 마이크로-나노 핀 LED 기둥 측면에 보호피막을 형성시키는 단계를 더 포함할 수 있다. In addition, between the steps (3) and (4), (5) a plurality of micro-nano pins may further include the step of forming a protective film on the side of the LED pillar.

또한, 본 발명은 나노 또는 마이크로 크기인 길이와 너비를 갖는 평면을 가지며, 상기 평면에 수직한 두께가 상기 길이보다 작은 로드형의 소자로서, 두께방향으로 제1도전성 반도체층, 광활성층, 제2도전성 반도체층 및 전극층이 순차적으로 적층된 마이크로-나노 핀 LED 소자를 제공한다.In addition, the present invention is a rod-shaped device having a plane having a length and width of nano or micro size, and a thickness perpendicular to the plane is smaller than the length, in the thickness direction a first conductive semiconductor layer, a photoactive layer, and a second Provided is a micro-nano fin LED device in which a conductive semiconductor layer and an electrode layer are sequentially stacked.

본 발명의 일 실시예에 의하면, 상기 길이는 1000 ~ 10000 ㎚이고, 두께는 100 ~ 3000 ㎚일 수 있다. According to an embodiment of the present invention, the length may be 1000 ~ 10000 nm, and the thickness may be 100 ~ 3000 nm.

또한, 상기 너비는 두께보다 크거나 같을 수 있다. Also, the width may be greater than or equal to the thickness.

또한, 상기 소자의 길이와 두께의 비는 3:1 이상일 수 있다.In addition, the ratio of the length to the thickness of the device may be 3:1 or more.

또한, 상기 제1도전성 반도체층 및 제2도전성 반도체층 중 어느 하나는 p형 반도체층을 포함하고, 다른 하나는 n형 반도체층을 포함할 수 있다. In addition, one of the first conductive semiconductor layer and the second conductive semiconductor layer may include a p-type semiconductor layer, and the other may include an n-type semiconductor layer.

또한, 상기 광활성층의 노출면을 피복하도록 상기 소자의 측면 상에 형성된 보호피막을 더 포함할 수 있다. In addition, it may further include a protective film formed on the side of the device to cover the exposed surface of the photoactive layer.

또한, 상기 마이크로-나노 핀 LED 소자는 전기장 유도배열을 통해서 LED 소자가 전극 상에 자가 정렬되어 구현되는 전계배열 어셈블리 용도일 수 있다. In addition, the micro-nano pin LED device may be used for an electric field array assembly in which the LED device is self-aligned on an electrode through an electric field induction arrangement.

또한, 상기 마이크로-나노핀 LED 소자의 발광면적은 마이크로-나노핀 LED 소자 종단면 면적의 2배를 초과할 수 있다.In addition, the emission area of the micro-nanopin LED device may exceed twice the area of the vertical cross-section of the micro-nanopin LED device.

또한, 상기 제1도전성 반도체층 및 제2도전성 반도체층 중 어느 하나는 p형 GaN 반도체층을 포함하고, 다른 하나는 n형 GaN 반도체층을 포함하며, 상기 p형 GaN 반도체층 두께는 10 ~ 350 ㎚, 상기 n형 GaN반도체층 두께는 100 ~ 3000 ㎚, 광활성층의 두께는 30 ~ 200 ㎚ 일 수 있다.In addition, one of the first conductive semiconductor layer and the second conductive semiconductor layer includes a p-type GaN semiconductor layer, and the other includes an n-type GaN semiconductor layer, and the p-type GaN semiconductor layer has a thickness of 10 to 350 nm, the thickness of the n-type GaN semiconductor layer may be 100 to 3000 nm, and the thickness of the photoactive layer may be 30 to 200 nm.

또한, 상기 마이크로-나노 핀 LED 소자의 제1도전성 반도체층 하부면에는 소정의 폭과 두께를 갖는 돌출부가 소자의 길이방향으로 형성될 수 있다.In addition, a protrusion having a predetermined width and thickness may be formed on the lower surface of the first conductive semiconductor layer of the micro-nano fin LED device in the longitudinal direction of the device.

또0한, 상기 돌출부의 너비는 마이크로-나노핀 LED 소자 너비 대비 30% 이하의 길이를 갖도록 형성될 수 있다.In addition, the width of the protrusion may be formed to have a length of 30% or less compared to the width of the micro-nanopin LED device.

이하, 본 발명에서 사용한 용어에 대해 정의한다.Hereinafter, the terms used in the present invention are defined.

본 발명에 따른 구현예의 설명에 있어서, 각 층, 영역, 패턴 또는 기판, 각 층, 영역, 패턴들의 "위(on)", "상부", "상", "아래(under)", "하부", "하"에 형성되는 것으로 기재되는 경우에 있어, "위(on)", "상부", "상", "아래(under)", "하부", "하"는 "directly"와 "indirectly"의 의미를 모두 포함한다.In the description of an embodiment according to the present invention, each layer, region, pattern or substrate, “on”, “top”, “top”, “under”, “below” of each layer, region, pattern ", "in the case of being described as being formed under "," "on", "upper", "upper", "under", "lower", "lower" refers to "directly" and " includes all meanings of "indirectly".

본 발명에 따른 마이크로-나노 핀 LED 소자는 종래의 로드형 LED 소자에 대비해 발광면적을 증가시켜 높은 휘도와 광효율을 달성하기에 유리하다. 또한 발광면적을 증가시키면서도 표면에 노출된 광활성층 면적은 크게 줄여서 표면결함에 의한 효율 저하를 방지 또는 최소화할 수 있다. 나아가 전자 및 정공 속도의 불균일에 따른 전자-정공 재결합 효율 저하 및 이로 인한 발광 효율 저하를 최소화할 수 있으며, 전계에 의해 전극 상에 소자를 자기정렬 시키는 공법에 매우 적합하기 때문에 디스플레이, 각종 광원의 소재로서 널리 응용될 수 있다.The micro-nano pin LED device according to the present invention is advantageous in achieving high luminance and light efficiency by increasing the light emitting area compared to the conventional rod-type LED device. In addition, while increasing the light emitting area, the area of the photoactive layer exposed to the surface is greatly reduced, thereby preventing or minimizing the decrease in efficiency due to surface defects. Furthermore, it is possible to minimize the decrease in the electron-hole recombination efficiency due to the non-uniformity of the electron and hole velocities and the decrease in the luminous efficiency due to this, and it is very suitable for the method of self-aligning the device on the electrode by an electric field, so it is a material for displays and various light sources can be widely applied as

도 1 내지 3은 본 발명의 일 실시예에 의한 마이크로-나노핀 LED 소자의 사시도, X-X' 경계선에 따른 단면도, 및 Y-Y' 경계선에 따른 단면도이다.
도 4a 및 4b는 각각 두께방향으로 제1도전성 반도체층, 광활성층, 제2도전성 반도체층이 적층된 제1로드형 소자의 모식도와 길이방향으로 제1도전성 반도체층, 광활성층, 제2도전성 반도체층이 적층된 제2로드형 소자의 모식도이다.
도 5는 본 발명의 일 실시예에 의한 마이크로-나노핀 LED 소자 제조공정 모식도이다.1 to 3 are a perspective view of a micro-nanopin LED device according to an embodiment of the present invention, a cross-sectional view taken along the XX' boundary line, and a cross-sectional view taken along the YY' boundary line.
4A and 4B are schematic views of a first rod-type device in which a first conductive semiconductor layer, a photoactive layer, and a second conductive semiconductor layer are stacked in the thickness direction, respectively, and a first conductive semiconductor layer, a photoactive layer, and a second conductive semiconductor layer in the longitudinal direction; It is a schematic diagram of a second rod-type device in which layers are stacked.
5 is a micro-nanopin LED device manufacturing process schematic diagram according to an embodiment of the present invention.

이하, 본 발명의 실시예에 대하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. Hereinafter, embodiments of the present invention will be described in detail so that those of ordinary skill in the art can easily implement them. The present invention may be embodied in many different forms and is not limited to the embodiments described herein.

도 1 내지 3을 참조하여 설명하면, 본 발명의 일 실시예에 의한 마이크로-나노핀 LED 소자(100)는 상호 수직하는 X, Y, Z축을 기준으로 X축 방향을 길이, Y축 방향을 너비, Z축 방향을 두께라고 할 때 길이가 장축이 되고, 두께가 단축이 되는 길이가 두께보다 큰 로드형의 소자이며, 두께방향으로 제1도전성 반도체층(10), 광활성층(20), 제2도전성 반도체층(30) 및 전극층(40)이 순차적으로 적층된 소자이다. 1 to 3, the micro-nanopin LED device 100 according to an embodiment of the present invention has a length in an X-axis direction and a width in the Y-axis direction with respect to the mutually perpendicular X, Y, and Z axes. , when the Z-axis direction is the thickness, the length becomes the long axis, and the length at which the thickness becomes the short axis is a rod-shaped device larger than the thickness, and the first conductive semiconductor layer 10, the photoactive layer 20, the second It is a device in which the second conductive semiconductor layer 30 and the electrode layer 40 are sequentially stacked.

보다 구체적으로 마이크로-나노핀 LED 소자(100)는 길이와 너비로 이루어진X-Y 평면에서 소정의 모양을 가지며, 상기 평면에 수직한 방향이 두께 방향이 되고, 두께 방향으로 각 층이 적층된다. 이러한 구조의 마이크로-나노핀 LED 소자는 측면에 노출되는 부분의 광활성층(20) 두께를 얇게 하더라도 길이와 너비로 이루어진 평면으로 인해서 보다 넓은 발광면적을 확보할 수 있는 이점이 있다. 또한, 이로 인해 본 발명의 일 실시예에 의한 마이크로-나노핀 LED 소자(100)의 발광면적은 마이크로-나노핀 LED 소자 종단면 면적의 2배를 초과하는 넓은 발광면적을 가질 수 있다. 여기서 종단면이란 길이방향인 X축 방향에 평행한 단면으로서, 너비가 일정한 소자의 경우 상기 X-Y 평면일 수 있다.More specifically, the micro-nanopin LED device 100 has a predetermined shape in an X-Y plane consisting of a length and a width, a direction perpendicular to the plane becomes a thickness direction, and each layer is stacked in the thickness direction. The micro-nanofin LED device having such a structure has an advantage in that it can secure a wider light emitting area due to the flat surface of the length and width even if the thickness of the photoactive layer 20 in the portion exposed to the side is thin. In addition, due to this, the light emitting area of the micro-nanopin LED device 100 according to an embodiment of the present invention may have a wide light emitting area exceeding twice the longitudinal cross-sectional area of the micro-nanopin LED device. Here, the longitudinal cross-section is a cross-section parallel to the X-axis direction, which is the longitudinal direction, and in the case of an element having a constant width, it may be the X-Y plane.

구체적으로 도 4a 및 도 4b를 참조하여 설명하면, 도 4a에 도시된 제1 로드형 소자(1)와 도 4b에 도시된 제2 로드형 소자(1')는 모두 제1도전성 반도체층(2), 광활성층(3) 및 제2도전성 반도체층(4)이 적층된 구조를 가지며, 길이(ℓ)와 두께(m)가 동일하고, 광활성층의 두께(h) 역시 동일한 로드형의 소자이다. 다만, 제1 로드형 소자(1)는 두께방향으로 제1도전성 반도체층(2), 광활성층(3) 및 제2도전성 반도체층(4)이 적층된 반면에 제2 로드형 소자(1')는 길이방향으로 각 층이 적층된 것에 구조적으로 차이가 있다. Specifically, referring to FIGS. 4A and 4B , both the first rod-shaped device 1 shown in FIG. 4A and the second rod-shaped device 1′ shown in FIG. 4B include the first conductive semiconductor layer 2 ), the photoactive layer 3 and the second conductive semiconductor layer 4 are stacked, the length (ℓ) and the thickness (m) are the same, and the thickness (h) of the photoactive layer is also the same rod-type device. . However, in the first rod-shaped element 1, the first conductive semiconductor layer 2, the photoactive layer 3, and the second conductive semiconductor layer 4 are stacked in the thickness direction, whereas the second rod-shaped element 1' ) is structurally different in that each layer is stacked in the longitudinal direction.

그러나 두 소자(1,1')는 발광면적에 있어서 큰 차이가 있으며, 일예로, 길이(ℓ)를 4500㎚, 두께(m)를 600㎚, 광활성층(3) 두께(h)를 100㎚로 가정 시 발광면적에 해당하는 제1 로드형 소자(1)의 광활성층(3)의 겉넓이와 제2 로드형 소자(1')의 광활성층(3) 겉넓이 비는 6.42㎛2: 0.6255㎛2로, 마이크로-나노핀 LED 소자(1)의 발광면적이 10.3배 더 크다. 또한, 전체 광활성층의 발광 면적에서 외부로 노출된 광활성층(3)의 표면적의 비율은 제1 로드형 소자(1)가 제2 로드형 소자(1')와 비슷하지만, 증가된 광활성층(3)의 노출되지 않은 표면적 절대값이 훨씬 커지므로 노출된 표면적의 엑시톤에 미치는 영향은 훨씬 줄어들게 되므로, 마이크로-나노핀 LED 소자인 제1 로드형 소자(1)가 수평배열된 제2 로드형 소자(1')비해서 표면결함이 엑시톤에 미치는 영향이 수평배열 소자(1')가 훨씬 작아지므로 발광효율 및 휘도에 있어서 마이크로-나노핀 LED 소자인 제1 로드형 소자(1)가 수평배열된 제2 로드형 소자(1')에 대비해 현저히 우수하다고 평가할 수 있다. 더불어 제2 로드형 소자(1')의 경우 두께 방향으로 도전성 반도체층과 광활성층이 적층된 웨이퍼를 두께 방향으로 식각해 구현되는데, 결국 긴 소자 길이는 웨이퍼 두께에 대응하고, 소자의 길이를 증가시키기 위해서는 식각되는 깊이의 증가가 불가피한데 식각 깊이가 클수록 소자 표면의 결함발생 가능성이 높아지고, 결국 제2 로드형 소자(1')는 노출된 광활성층의 면적이 제1 로드형 소자(1)에 대비해 작더라도 표면 결함 발생가능성이 더 커서 표면 결함에 발생가능성 증가에 따른 발광효율 저하까지 고려했을 때 종국적으로 제1 로드형 소자(1)가 발광효율 및 휘도에 있어서 월등히 우수할 수 있다. However, the two devices 1 and 1' have a large difference in the emission area. For example, the length (ℓ) is 4500 nm, the thickness (m) is 600 nm, and the thickness (h) of the photoactive layer 3 is 100 nm. Assuming that , the ratio of the surface area of the photoactive layer 3 of the first rod-type device 1 and the surface area of the photoactive layer 3 of the second rod-type device 1 ′ corresponding to the emission area is 6.42 μm 2 : 0.6255 With μm 2 , the light emitting area of the micro-nanofin LED device 1 is 10.3 times larger. In addition, the ratio of the surface area of the photoactive layer 3 exposed to the outside to the light emitting area of the total photoactive layer is similar to that of the first rod-shaped element 1 and the second rod-shaped element 1', but the increased photoactive layer ( Since the absolute value of the unexposed surface area of 3) becomes much larger, the effect of the exposed surface area on excitons is much reduced, so that the first rod-type element 1, which is a micro-nanopin LED element, is horizontally arranged, and the second rod-type element is arranged horizontally. Compared to (1'), the effect of surface defects on excitons is much smaller in the horizontally arranged element 1', so that in terms of luminous efficiency and luminance, the first rod-type element 1, which is a micro-nanopin LED element, is horizontally arranged. It can be evaluated that it is remarkably superior compared to the two-rod device 1'. In addition, in the case of the second rod-type device 1 ′, a wafer on which a conductive semiconductor layer and a photoactive layer are stacked in the thickness direction is etched in the thickness direction. As a result, the long device length corresponds to the wafer thickness and increases the device length. In order to do this, an increase in the etched depth is unavoidable, but the greater the etch depth, the higher the possibility of defects on the device surface. Even if it is small, the possibility of surface defects is greater, and ultimately, the first rod-type device 1 can be significantly superior in luminous efficiency and luminance when considering a decrease in luminous efficiency due to an increase in the possibility of surface defects.

나아가 제1도전성 반도체층(2)과 제2도전성반도체층(4) 중 어느 하나에서 주입된 정공과, 다른 하나에서 주입된 전자의 이동거리는 제1로드형 소자(1)가 제2로드형 소자(1')에 대비해 짧고, 이로 인해 전자 및/또는 정공 이동 중 벽면의 결함에 의해서 전자 및/또는 정공이 포획될 확률이 적어져 발광손실을 최소화할 수 있으며, 전자-정공 속도 불균형에 의한 발광손실 역시 최소화시키기에 유리할 수 있다. 또한, 제2로드형 소자(1')의 경우 원형 로드형 구조로 인한 강한 광 경로 거동이 발생하므로 전자-정공으로 생성된 광의 경로가 길이방향으로 공명을 하여 발광이 길이방향 양 끝단에서 발광하므로 소자가 누워서 배치되는 경우 강한 측면 발광 프로파일에 의해 전면 발광효율이 좋지 못한 반면에, 제1로드형 소자(1)의 경우 상부면과 하부면에서 발광하므로 우수한 전면 발광효율을 발현하는 이점이 있다. Further, the movement distance of the holes injected from any one of the first conductive semiconductor layer 2 and the second conductive semiconductor layer 4 and the electrons injected from the other is the first rod-type element 1 and the second rod-type element Short compared to (1'), which reduces the probability of electrons and/or holes being captured by defects on the wall during electron and/or hole movement, thereby minimizing luminescence loss, and emitting light due to electron-hole velocity imbalance It can also be advantageous to minimize losses. In addition, in the case of the second rod-type element 1', a strong optical path behavior occurs due to the circular rod-shaped structure, so the path of light generated by electron-holes resonates in the longitudinal direction, so that light is emitted from both ends in the longitudinal direction. On the other hand, in the case of the first rod-type device 1, the first rod-type device 1 emits light from the upper surface and the lower surface, so there is an advantage of expressing excellent front emission efficiency.

본 발명의 마이크로-나노핀 LED 소자(100)는 상술한 제1 로드형 소자(1)와 같이 두께방향으로 도전성 반도체층(10,30)과 광활성층(20)을 적층시키고, 두께보다 길이를 더 길게 구현시킴으로써 보다 향상된 발광면적을 가짐과 동시에 노출되는 광활성층(20)의 면적이 다소 증가하더라도 두께가 길이보다 작은 로드형이기 때문에 식각되는 깊이가 얕아서 노출된 광활성층(20)의 표면에 결함이 발생할 가능성이 줄어들 수 있어서 결함에 따른 발광효율 감소를 최소화 또는 방지하기에 유리하다. The micro-nano-fin LED device 100 of the present invention has the conductive semiconductor layers 10 and 30 and the photoactive layer 20 stacked in the thickness direction like the first rod-type device 1 described above, and the length is greater than the thickness. Even if the area of the photoactive layer 20 exposed at the same time as having a more improved light emitting area by implementing it longer is slightly increased, the depth of etching is shallow because the thickness is smaller than the length of the rod, so the exposed surface of the photoactive layer 20 is defective Since the possibility of this occurrence can be reduced, it is advantageous to minimize or prevent a decrease in luminous efficiency due to a defect.

상기 평면은 도 1에서는 직사각형을 도시했으나, 이에 제한되는 것은 아니며, 마름모, 평행사변형, 사다리꼴 등 일반적인 사각형의 형상에서부터 타원형 등에 이르기까지 제한 없이 채용될 수 있음을 밝혀둔다. Although the plane is shown as a rectangle in FIG. 1, it is not limited thereto, and it can be employed without limitation, ranging from general rectangular shapes such as rhombus, parallelogram, and trapezoid to oval.

본 발명의 일 실시예에 의한 마이크로-나노핀 LED 소자(100)는 길이와 너비가 마이크로 또는 나노 단위의 크기를 갖는데, 일예로 소자의 길이는 1000 ~ 10000 ㎚일 수 있고, 너비는 100 ~ 3000㎚일 수 있다. 또한, 두께는 100 ~ 3000 ㎚일 수 있다. 상기 길이와 너비는 평면의 형상에 따라서 그 기준이 상이할 수 있고, 일예로 상기 평면이 마름모, 평행사변형일 경우 두 대각선 중 하나가 길이, 다른 하나가 너비일 수 있으며, 사다리꼴일 경우 높이, 윗변 및 밑변 중 긴 것이 길이, 긴 것에 수직한 짧은 것이 너비 일수 있다. 또는 상기 평면의 형상이 타원일 경우 타원의 장축이 길이, 단축이 너비일 수 있다.The micro-nanopin LED device 100 according to an embodiment of the present invention has a length and a width of micro or nano units, for example, the device may have a length of 1000 to 10000 nm, and a width of 100 to 3000 may be in nm. In addition, the thickness may be 100 ~ 3000 nm. The length and width may have different standards depending on the shape of the plane. For example, if the plane is a rhombus or a parallelogram, one of the two diagonals may be the length and the other may be the width, and in the case of a trapezoid, the height, the upper side And a long side of the base may be a length, and a short side perpendicular to the long side may be a width. Alternatively, when the shape of the plane is an ellipse, the major axis of the ellipse may be the length and the minor axis may be the width.

이때, 마이크로-나노핀 LED 소자(100)의 길이와 두께의 비율은 3:1 이상, 보다 바람직하게는 6:1 이상으로 길이가 더 클 수 있으며, 이를 통해 전계를 통해 전극에 보다 용이하게 자기정렬 시킬 수 있는 이점이 있다. 만일 마이크로-나노핀 LED 소자(100)의 길이와 두께 비율이 3:1 미만으로 길이가 작아질 경우 전계를 통해서 소자를 전극 상에 자기정렬시키기 어려울 수 있고, 소자가 전극 상에서 고정이 되지 않아 공정 결함에 의해 생기는 전기적인 접촉 단락이 야기 될 우려가 있다. 다만, 길이와 두께의 비율은 15:1 이하일 수 있으며, 이를 통해 전계를 통해 자기정렬이 되는 돌림힘에 대한 최적화 등 본 발명의 목적을 달성하기에 유리할 수 있다.At this time, the ratio of the length to the thickness of the micro-nanopin LED device 100 may be greater than 3:1, more preferably, more than 6:1, and thus more easily magnetically applied to the electrode through the electric field. There are advantages to sorting. If the length and thickness ratio of the micro-nanopin LED device 100 is reduced to less than 3:1, it may be difficult to self-align the device on the electrode through an electric field, and the device is not fixed on the electrode. There is a fear that an electrical contact short-circuit caused by a defect may be caused. However, the ratio of the length to the thickness may be 15:1 or less, and through this, it may be advantageous to achieve the object of the present invention, such as optimization of a turning force that becomes self-aligned through an electric field.

또한, 상기 평면에서 길이와 너비의 비율 역시 바람직하게는 3:1 이상, 보다 바람직하게는 6:1 이상으로 길이가 더 클 수 있으며, 이를 통해 전계를 통해 전극에 보다 용이하게 자기정렬 시킬 수 있는 이점이 있다. 다만, 길이와 너비의 비율은 15:1 이하일 수 있으며, 이를 통해 전계를 통해 자기정렬이 되는 돌림힘에 대한 최적화에 유리할 수 있다.In addition, the ratio of the length to the width in the plane may also be greater than 3:1, more preferably 6:1 or more. There is an advantage. However, the ratio of the length to the width may be 15:1 or less, which may be advantageous for optimization of the turning force that is self-aligned through the electric field.

또한, 상기 마이크로-나노핀 LED 소자(100)의 너비는 두께보다 크거나 같을 수 있는데, 이를 통해 마이크로-나노핀 LED 소자(100)가 전계를 이용해 서로 다른 두 전극 상에 정렬될 때, 옆으로 누워서 정렬되는 것을 최소화 또는 방지할 수 있는 이점이 있다. 만일 마이크로-나노핀 LED 소자가 옆으로 누워서 정렬할 경우 일단과 타단이 서로 다른 두 전극에 각각 접촉하는 정렬 및 실장을 달성했다고 해도 전극에 소자의 측면에 노출된 광활성층이 전극과 접촉함에 따라서 발생하는 전기적 단락으로 인해서 발광되지 않아서 본연의 기능을 수행하지 못할 우려가 있다. In addition, the width of the micro-nanopin LED device 100 may be greater than or equal to the thickness. Through this, when the micro-nanopin LED device 100 is aligned on two different electrodes using an electric field, There is an advantage of being able to minimize or prevent alignment while lying down. If the micro-nanopin LED device is aligned on its side, the photoactive layer exposed on the side of the device comes into contact with the electrode, even if alignment and mounting are achieved with one end and the other end contacting two different electrodes, respectively. There is a fear that the light is not emitted due to an electrical short circuit and thus cannot perform its original function.

또한, 상기 마이크로-나노핀 LED 소자(100)는 길이방향 양단의 크기가 상이한 소자일 수 있으며, 일예로 길이인 높이가 윗변과 밑변보다 큰 등변 사다리꼴인 사각의 평면을 갖는 로드형 소자일 수 있고, 윗변과 밑변의 길이 차이에 따라서 결과적으로 소자의 길이방향 양 단에 축적되는 양전하와 음전하의 차이가 발생할 수 있고, 이를 통해 전계에 의해 자기정렬이 보다 용이할 수 있는 이점이 있다.In addition, the micro-nanopin LED device 100 may be a device having different sizes at both ends in the longitudinal direction, for example, a rod-type device having a rectangular plane having an equilateral trapezoidal height greater than the upper and lower sides, and , depending on the difference in length between the upper and lower sides, a difference between positive and negative charges accumulated at both ends of the device in the longitudinal direction may occur as a result.

또한, 상기 마이크로-나노핀 LED 소자(100)의 제1도전성 반도체층(10) 하부면은 소정의 폭과 두께를 갖는 돌출부(11)가 소자의 길이방향으로 형성될 수 있다. 상기 돌출부(11)는 후술하는 제조방법에 대한 설명에서 구체적으로 설명하나, 두께방향으로 웨이퍼를 식각한 뒤, 식각된 LED 부분을 웨이퍼 상에서 떼어내기 위해서 식각된 LED 부분 하단부 양 측면에서부터 중앙부인 안쪽으로 수평방향으로 식각한 결과 생성될 수 있다. 상기 돌출부(11)는 마이크로-나노핀 LED 소자(100)의 전면 발광 추출에 대한 개선 기능을 수행하는데 도움을 줄 수 있다. 또한, 상기 돌출부(11)는 마이크로-나노핀 LED 소자(100)가 전극 상에 자기정렬 시, 돌출부(11)가 형성된 소자 일면에 대향하는 반대면이 전극 상에 위치하도록 정렬을 제어하는데 도움을 줄 수 있다. 나아가 상기 반대면이 전극 상에 위치한 뒤, 소자의 발광을 위해서는 돌출부(11)가 형성된 소자의 일면 상에 전극이 형성될 수 있는데, 상기 돌출부(11)는 형성되는 전극과 접촉면적을 증가시킴에 따라서 전극과 마이크로-나노핀 LED 소자(100) 간의 기계적 결합력을 개선시키기에 유리할 수 있다.In addition, on the lower surface of the first conductive semiconductor layer 10 of the micro-nanopin LED device 100, a protrusion 11 having a predetermined width and thickness may be formed in the longitudinal direction of the device. The protrusion 11 will be described in detail in the description of the manufacturing method to be described later, but after etching the wafer in the thickness direction, in order to remove the etched LED part on the wafer, from both sides of the lower end of the etched LED part to the central part inward It may be generated as a result of etching in the horizontal direction. The protrusion 11 may help to improve the extraction of the top emission of the micro-nanopin LED device 100 . In addition, the protrusion 11 helps to control the alignment so that when the micro-nanopin LED device 100 is self-aligned on the electrode, the opposite surface opposite to one side of the device on which the protrusion 11 is formed is located on the electrode. can give Furthermore, after the opposite surface is located on the electrode, an electrode may be formed on one surface of the device on which the protrusion 11 is formed for light emission of the device, and the protrusion 11 increases the contact area with the formed electrode. Therefore, it may be advantageous to improve the mechanical bonding force between the electrode and the micro-nanopin LED device 100 .

이때, 상기 돌출부(11)의 너비는 마이크로-나노핀 LED 소자(100) 너비의 50%이하, 보다 바람직하게는 30%이하로 형성될 수 있고, 이를 통해 LED 웨이퍼 상에 식각된 마이크로-나노핀 LED 소자 부분의 분리가 보다 용이할 수 있다. 만일 마이크로-나노핀 LED 소자(100) 너비의 50%를 초과해서 돌출부가 형성되는 경우 LED 웨이퍼 상에서 식각된 마이크로-나노핀 LED 소자 부분이 용이하지 않을 수 있고, 목적한 부분이 아닌 부분에서 분리가 발생해 양산성이 저하될 수 있으며, 다수 개 생성된 마이크로-나노핀 LED 소자의 균일성이 저하될 우려가 있다. 한편, 돌출부(11)의 너비는 마이크로-나노핀 LED 소자(100) 너비의 10% 이상으로 형성될 수 있다. 만일 돌출부의 너비가 마이크로-나노핀 LED 소자(100) 너비의 10% 미만으로 형성될 경우 LED 웨이퍼 상에서 분리는 용이할 수 있으나, 후술하는 측면 식각 시(도 5(g), 도 5(i) 참조) 과도한 식각에 따라서 식각되지 않아야 할 제1도전성 반도체층의 일부까지 식각될 우려가 있으며, 상술한 돌출부(11)에 따른 효과를 발현하지 못할 수 있다. 또한 습식 식각 용액에 의해 분리가 될 우려가 있으며, 강한 염기성질을 가지는 고위험성 식각 용액 내에 분산되어 있는 마이크로-나노핀 LED 소자(100)를 습식 식각 용액과 분리하여 세정해야 하는 문제가 발생할 수 있다. 한편, 상기 돌출부(11)의 두께는 제1도전성 반도체층 두께의 10 ~ 30%만큼의 두께를 가질 수 있으며, 이를 통해서 제1도전성 반도체층을 목적하는 두께 및 품질로 형성시킬 수 있으며, 상술한 돌출부(11)를 통한 효과를 발현하기에 보다 유리할 수 있다. 여기서 상기 제1도전성 반도체층의 두께란 돌출부가 형성되지 않은 제1도전성 반도체층 하부면을 기준으로 한 두께를 의미한다. At this time, the width of the protrusion 11 may be formed to be 50% or less, more preferably, 30% or less of the width of the micro-nanopin LED device 100, through which the micro-nanopins etched on the LED wafer Separation of the LED element portion may be easier. If a protrusion is formed exceeding 50% of the width of the micro-nanopin LED device 100, the micro-nanopin LED device part etched on the LED wafer may not be easy, and separation at a part other than the intended part This may cause a decrease in mass productivity, and there is a fear that the uniformity of the micro-nanopin LED devices produced in large numbers may be reduced. Meanwhile, the width of the protrusion 11 may be formed to be 10% or more of the width of the micro-nanopin LED device 100 . If the width of the protrusion is formed to be less than 10% of the width of the micro-nanopin LED device 100, separation on the LED wafer may be easy, but during side etching (FIG. 5(g), FIG. 5(i)) Reference) Due to excessive etching, there is a risk that even a portion of the first conductive semiconductor layer that should not be etched may be etched, and the effect according to the above-described protrusion 11 may not be exhibited. In addition, there is a risk of separation by the wet etching solution, and the micro-nanopin LED device 100 dispersed in the high-risk etching solution having strong basicity may have to be cleaned by separating it from the wet etching solution. . On the other hand, the thickness of the protrusion 11 may have a thickness of 10 to 30% of the thickness of the first conductive semiconductor layer, and through this, the first conductive semiconductor layer may be formed to a desired thickness and quality, as described above. It may be more advantageous to express the effect through the protrusion 11 . Here, the thickness of the first conductive semiconductor layer means a thickness based on the lower surface of the first conductive semiconductor layer on which the protrusion is not formed.

구체적인 일예로 상기 돌출부(11)의 너비는 50 ~ 300㎚, 두께는 50 ~ 400㎚ 일 수 있다.As a specific example, the width of the protrusion 11 may be 50 to 300 nm, and the thickness may be 50 to 400 nm.

이하, 마이크로-나노핀 LED 소자(100)내 포함되는 각 층에 대해 설명한다.Hereinafter, each layer included in the micro-nanopin LED device 100 will be described.

마이크로-나노핀 LED 소자(100)는 제1도전성 반도체층(10)과 제2도전성 반도체층(30)을 포함한다. 사용되는 도전성 반도체층은 조명, 디스플레이 등에 사용되는 통상의 LED 소자에 채용된 도전성 반도체층인 경우 제한 없이 사용될 수 있다. 본 발명의 바람직한 일 실시예에 따르면, 상기 제1도전성 반도체층(10) 및 제2도전성 반도체층(30) 중 어느 하나는 n형 반도체층을 적어도 하나 포함하고, 다른 도전성 반도체층은 p형 반도체층을 적어도 하나 포함할 수 있다. The micro-nanopin LED device 100 includes a first conductive semiconductor layer 10 and a second conductive semiconductor layer 30 . The conductive semiconductor layer used may be used without limitation if it is a conductive semiconductor layer employed in general LED devices used for lighting, displays, and the like. According to a preferred embodiment of the present invention, any one of the first conductive semiconductor layer 10 and the second conductive semiconductor layer 30 includes at least one n-type semiconductor layer, and the other conductive semiconductor layer is a p-type semiconductor. It may include at least one layer.

상기 제1도전성 반도체층(10)이 n형 반도체층을 포함하는 경우 상기 n형 반도체층은 InxAlyGa1-x-yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료 예컨대, InAlGaN, GaN, AlGaN, InGaN, AlN, InN등에서 어느 하나 이상이 선택될 수 있으며, 제1 도전성 도펀트(예: Si, Ge, Sn 등)가 도핑될 수 있다. 본 발명의 바람직한 일구현예에 따르면 상기 제1도전성 반도체층(10)의 두께는 1.5 ~ 5㎛일 수 있으나 이에 제한되지 않는다. When the first conductive semiconductor layer 10 includes an n-type semiconductor layer, the n-type semiconductor layer is InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1) For example, any one or more of a semiconductor material having a composition formula of InAlGaN, GaN, AlGaN, InGaN, AlN, InN, etc. may be selected, and a first conductive dopant (eg, Si, Ge, Sn, etc.) may be doped. According to a preferred embodiment of the present invention, the thickness of the first conductive semiconductor layer 10 may be 1.5 to 5 μm, but is not limited thereto.

상기 제2도전성 반도체층(30)이 p형 반도체층을 포함하는 경우 상기 p형 반도체층은 InxAlyGa1-x-yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질 예컨대, InAlGaN, GaN, AlGaN, InGaN, AlN, InN등에서 어느 하나 이상이 선택될 수 있으며, 제 2도전성 도펀트(예: Mg)가 도핑될 수 있다. 본 발명의 바람직한 일구현예에 따르면, 상기 제2 도전성 반도체층(30)의 두께는 0.01 ~ 0.30㎛일 수 있으나 이에 제한되지 않는다.When the second conductive semiconductor layer 30 includes a p-type semiconductor layer, the p-type semiconductor layer is InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1) For example, any one or more of a semiconductor material having a composition formula of InAlGaN, GaN, AlGaN, InGaN, AlN, InN, etc. may be selected, and a second conductive dopant (eg, Mg) may be doped. According to a preferred embodiment of the present invention, the thickness of the second conductive semiconductor layer 30 may be 0.01 to 0.30 μm, but is not limited thereto.

본 발명의 일 실시예에 의하면, 상기 제1도전성 반도체층(10) 및 제2도전성 반도체층(30) 중 어느 하나는 p형 GaN 반도체층을 포함하고, 다른 하나는 n형 GaN 반도체층을 포함하며, 상기 p형 GaN 반도체층 두께는 10 ~ 350 ㎚, 상기 n형 GaN 반도체층 두께는 100 ~ 3000 ㎚일 수 있고, 이를 통해서 p형 GaN 반도체층으로 주입된 정공과 n형 GaN 반도체층으로 주입된 전자의 이동거리가 도 4b와 같이 길이방향으로 반도체층과 광활성층이 적층된 로드형 소자에 대비해 짧아지고, 이로 인해 이동 중 벽면의 결함에 의해서 전자 및/또는 정공이 포획될 확률이 적어져 발광손실을 최소화할 수 있으며, 전자-정공 속도 불균형에 의한 발광손실 역시 최소화시키기에 유리할 수 있다. According to an embodiment of the present invention, one of the first conductive semiconductor layer 10 and the second conductive semiconductor layer 30 includes a p-type GaN semiconductor layer, and the other includes an n-type GaN semiconductor layer. and the p-type GaN semiconductor layer may have a thickness of 10 to 350 nm, and the n-type GaN semiconductor layer may have a thickness of 100 to 3000 nm, through which holes injected into the p-type GaN semiconductor layer and the n-type GaN semiconductor layer are injected The moving distance of the electrons is shorter compared to the rod-type device in which the semiconductor layer and the photoactive layer are stacked in the longitudinal direction as shown in FIG. 4B, and this reduces the probability of electrons and/or holes being captured by defects on the wall during movement. It is possible to minimize emission loss, and it may be advantageous to minimize emission loss due to electron-hole velocity imbalance as well.

다음으로 상기 광활성층(20)은 제1도전성 반도체층(10) 상부에 형성되며, 단일 또는 다중 양자 우물 구조로 형성될 수 있다. 상기 광활성층(20)은 조명, 디스플레이 등에 사용되는 통상의 LED 소자에 포함되는 광활성층인 경우 제한 없이 사용될 수 있다. 상기 광활성층(20)의 위 및/또는 아래에는 도전성 도펀트가 도핑된 클래드층(미도시)이 형성될 수도 있으며, 상기 도전성 도펀트가 도핑된 클래드층은 AlGaN층 또는 InAlGaN층으로 구현될 수 있다. 그 외에 AlGaN, AlInGaN 등의 물질도 광활성층(20)으로 이용될 수 있다. 이러한 광활성층(20)은 소자에 전계를 인가하였을 때, 광활성층 위, 아래에 각각 위치하는 도전성 반도체층으로부터 광활성층으로 이동하는 전자와 정공이 광활성층에서 전자-정공 쌍의 결합이 발생하고 이로 인해 발광하게 된다. 본 발명의 바람직한 일실예에 따르면 상기 광활성층(20)의 두께는 30 ~ 300 ㎚일 수 있으나 이에 제한되지 않는다.Next, the photoactive layer 20 is formed on the first conductive semiconductor layer 10 and may have a single or multiple quantum well structure. The photoactive layer 20 may be used without limitation if it is a photoactive layer included in a typical LED device used for lighting, display, and the like. A cladding layer (not shown) doped with a conductive dopant may be formed above and/or below the photoactive layer 20 , and the clad layer doped with the conductive dopant may be implemented as an AlGaN layer or an InAlGaN layer. In addition, a material such as AlGaN or AlInGaN may be used as the photoactive layer 20 . In the photoactive layer 20, when an electric field is applied to the device, electrons and holes that move from the conductive semiconductor layer positioned above and below the photoactive layer to the photoactive layer generate electron-hole pairs in the photoactive layer. will glow due to According to a preferred embodiment of the present invention, the thickness of the photoactive layer 20 may be 30 ~ 300 nm, but is not limited thereto.

다음으로 상술한 제2도전성 반도체층(30) 상에 형성되는 전극층(40)은 조명, 디스플레이 등에 사용되는 통상의 LED 소자에 포함되는 전극층의 경우 제한 없이 사용될 수 있다. 상기 전극층(40)은 Cr, Ti, Al, Au, Ni, ITO 및 이들의 산화물 또는 합금 등을 단독 또는 혼합한 재질이 사용될 수 있으나 바람직하게는 발광손실을 최소화하기 위해 투명한 재질일 수 있으며, 이에 일예로 ITO일 수 있다. 또한 전극층(40)의 두께는 50 ~ 500㎚일 수 있으나 이에 제한되지 않는다.Next, the electrode layer 40 formed on the second conductive semiconductor layer 30 described above may be used without limitation in the case of an electrode layer included in a typical LED device used for lighting, display, and the like. The electrode layer 40 may be made of Cr, Ti, Al, Au, Ni, ITO, and an oxide or alloy thereof, either alone or in a mixture thereof, but preferably a transparent material to minimize light emission loss. An example may be the ITO. Also, the thickness of the electrode layer 40 may be 50 to 500 nm, but is not limited thereto.

상술한 제1도전형 반도체층(10), 광활성층(20), 제2도전성 반도체층(30) 및 전극층(40)은 LED소자의 최소 구성 요소로 포함될 수 있고, 각 층의 위/아래에 다른 형광체층, 활성층, 반도체층, 정공 블록층 및/또는 전극층을 더 포함할 수도 있다. The first conductive semiconductor layer 10 , the photoactive layer 20 , the second conductive semiconductor layer 30 and the electrode layer 40 described above may be included as minimum components of the LED device, and above/under each layer It may further include another phosphor layer, an active layer, a semiconductor layer, a hole blocking layer and/or an electrode layer.

한편, 본 발명의 일 실시예에 의하면, 상기 광활성층(20)의 노출면을 피복하도록 상기 마이크로-나노핀 LED 소자(100)의 측면 상에 형성된 보호피막(50)을 더 포함할 수 있다. 상기 보호피막(50)은 광활성층(20)의 노출면을 보호하기 위한 막으로서, 적어도 광활성층(20)의 노출면을 모두 피복하고, 일예로 마이크로-나노핀 LED 소자(100)의 양 측면과, 전단면 및 후단면을 모두 피복할 수 있다. 상기 보호피막(50)은 바람직하게는 질화규소(Si3N4), 이산화규소(SiO2), 산화알루미늄(Al2O3), 산화하프늄(HfO2), 산화지르코늄(ZrO2), 산화이트륨(Y2O3) 및 이산화티타늄(TiO2), 질화알루미늄(AlN) 및 질화갈륨(GaN) 중 어느 하나 이상을 포함할 수 있으며, 보다 바람직하게는 상기 성분으로 이루어지나 투명한 것일 수 있으며, 다만 이에 한정되지 않는다. 본 발명의 바람직한 일 실시예에 따르면 상기 보호피막(50)의 두께는 5nm ~ 100nm 일 수 있으나 이에 제한되지 않는다.Meanwhile, according to an embodiment of the present invention, a protective film 50 formed on the side of the micro-nanopin LED device 100 to cover the exposed surface of the photoactive layer 20 may be further included. The protective film 50 is a film for protecting the exposed surface of the photoactive layer 20 , and covers at least all of the exposed surface of the photoactive layer 20 , for example, both sides of the micro-nanopin LED device 100 . And, it is possible to cover both the front end surface and the rear end surface. The protective film 50 is preferably silicon nitride (Si 3 N 4 ), silicon dioxide (SiO 2 ), aluminum oxide (Al 2 O 3 ), hafnium oxide (HfO 2 ), zirconium oxide (ZrO 2 ), yttrium oxide (Y 2 O 3 ) and titanium dioxide (TiO 2 ), aluminum nitride (AlN), and gallium nitride (GaN) may include any one or more, more preferably made of the above components, but may be transparent, but However, the present invention is not limited thereto. According to a preferred embodiment of the present invention, the thickness of the protective film 50 may be 5 nm to 100 nm, but is not limited thereto.

상술한 본 발명의 일 실시예에 의한 마이크로-나노핀 LED 소자(100)는 전기장 유도배열을 통해서 LED 소자가 전극 상에 자가정렬되어 구현되는 전계배열 어셈블리 용도에 적합할 수 있다. 상기 전계배열 어셀블리는 전극에 전압을 이용해서 형성되는 전계를 이용해서 소자를 전극 상에 배치하는 공법으로 구현된 어셈블리로서, 이에 대한 구체적인 설명은 본 발명의 발명자에 의한 등록특허공보 제10-1490758호, 제10-1436123호가 본 발명의 참조로 삽입된다.The above-described micro-nanopin LED device 100 according to an embodiment of the present invention may be suitable for use in an electric field array assembly in which the LED device is self-aligned on an electrode through an electric field induction arrangement. The electric field arrangement assembly is an assembly implemented by a method of arranging a device on an electrode using an electric field formed by using a voltage in the electrode, and a detailed description thereof is provided in Patent Publication No. 10-1490758 by the inventor of the present invention. No. 10-1436123 is incorporated herein by reference.

상술한 마이크로-나노핀 LED 소자(100)는 후술되는 제조방법으로 제조될 수 있으나, 이에 제한되는 것은 아니다. 구체적으로 마이크로-나노핀 LED 소자(100)는 (1) 기판 상에 제1도전성 반도체층, 광활성층 및 제2도전성 반도체층이 순차적으로 적층된 LED 웨이퍼를 준비하는 단계, (2) 상기 LED 웨이퍼의 제2도전성 반도체층 상에 전극층을 형성시키는 단계, 및 (3) 낱 개의 소자가 나노 또는 마이크로 크기인 길이와 너비를 갖는 평면을 가지며, 상기 평면에 수직인 두께가 상기 길이보다 작도록 LED 웨이퍼를 두께방향으로 식각하여 다수 개의 마이크로-나노핀 LED 기둥을 형성시키는 단계, 및 (4) 상기 다수 개의 마이크로-나노핀 LED 기둥을 상기 기판으로부터 분리시키는 단계를 포함하는 수행될 수 있다. The above-described micro-nanopin LED device 100 may be manufactured by a manufacturing method described later, but is not limited thereto. Specifically, the micro-nanopin LED device 100 is prepared by (1) preparing an LED wafer in which a first conductive semiconductor layer, a photoactive layer, and a second conductive semiconductor layer are sequentially stacked on a substrate, (2) the LED wafer forming an electrode layer on the second conductive semiconductor layer of the LED wafer, and (3) each device has a plane having a nano- or micro-size length and width, and a thickness perpendicular to the plane is smaller than the length etching in the thickness direction to form a plurality of micro-nanopin LED pillars, and (4) separating the plurality of micro-nanopin LED pillars from the substrate.

도 5를 참조하여 설명하면, 먼저 본 발명의 (1) 단계로서 기판(미도시) 상에 제1도전성 반도체층(10), 광활성층(20) 및 제2도전성 반도체층(30)이 순차적으로 적층된 LED 웨이퍼(51)를 준비하는 단계를 수행한다.Referring to FIG. 5, first, as step (1) of the present invention, a first conductive semiconductor layer 10, a photoactive layer 20 and a second conductive semiconductor layer 30 are sequentially formed on a substrate (not shown). A step of preparing the stacked LED wafer 51 is performed.

상기 LED 웨이퍼(51)에 구비되는 각 층에 대한 설명은 상술한 것과 같으므로 구체적인 설명은 생략하며, 설명되지 않은 부분을 중심으로 설명한다.Since the description of each layer provided in the LED wafer 51 is the same as that described above, a detailed description thereof will be omitted, and will be mainly described with reference to parts not described.

먼저 LED 웨이퍼(51) 내 상기 제1도전성 반도체(10)의 두께는 상술한 마이크로-나노핀 LED 소자(100)에서의 제1도전성 반도체층(10)의 두께보다 두꺼울 수 있다. 또한, 상기 LED 웨이퍼(51) 내 각 층은 c-plane 결정구조를 가질 수 있다. First, the thickness of the first conductive semiconductor 10 in the LED wafer 51 may be thicker than the thickness of the first conductive semiconductor layer 10 in the micro-nanopin LED device 100 described above. In addition, each layer in the LED wafer 51 may have a c-plane crystal structure.

상기 LED 웨이퍼(51)는 세정공정을 거친 것일 수 있고, 세정공정은 통상적인 웨이퍼의 세정용액과 세정공정을 적절히 채용할 수 있으므로 본 발명은 이에 대해 특별히 한정하지 않는다. 상기 세정용액은 일예로 이소프로필알코올, 아세톤 및 염산일 수 있으나 이에 제한되는 것은 아니다. The LED wafer 51 may have undergone a cleaning process, and the present invention is not particularly limited thereto since a cleaning process and a conventional wafer cleaning solution and cleaning process may be appropriately employed. The cleaning solution may be, for example, isopropyl alcohol, acetone and hydrochloric acid, but is not limited thereto.

다음으로 본 발명의 (2) 단계로서, 도 5의 (b)와 같이 상기 LED 웨이퍼(51)의 제2도전성 반도체층(30) 상에 전극층(40)을 형성시키는 단계를 수행한다. 상기 전극층(40)은 반도체층 상에 전극을 형성하는 통상적인 방법을 통해 형성될 수 있으며, 일 예로 스퍼터링을 통한 증착으로 형성될 수 있다. 상기 전극층(40)의 재질은 상술한 것과 같이 일예로 ITO일 수 있으며, 약 150㎚의 두께로 형성될 수 있다. 상기 전극층(40)은 증착공정 후 급속 열처리(rapid thermal annealing) 공정을 더 거칠 수 있으며, 일예로 600℃, 10분간 처리될 수 있으나 전극층의 두께, 재질 등을 고려하여 적절히 조정할 수 있으므로 본 발명은 이에 대해 특별히 한정하지 않는다. Next, as step (2) of the present invention, as shown in (b) of FIG. 5 , the step of forming the electrode layer 40 on the second conductive semiconductor layer 30 of the LED wafer 51 is performed. The electrode layer 40 may be formed through a conventional method of forming an electrode on a semiconductor layer, and may be formed by, for example, deposition through sputtering. The material of the electrode layer 40 may be, for example, ITO as described above, and may be formed to a thickness of about 150 nm. The electrode layer 40 may be further subjected to a rapid thermal annealing process after the deposition process. For example, the electrode layer 40 may be processed at 600° C. for 10 minutes, but may be appropriately adjusted in consideration of the thickness and material of the electrode layer, so the present invention is It does not specifically limit with respect to this.

다음으로 본 발명의 (3) 단계로서, 낱 개의 소자가 나노 또는 마이크로 크기인 길이와 너비를 갖는 평면을 가지며, 상기 평면에 수직인 두께가 상기 길이보다 작도록 LED 웨이퍼(51)를 두께방향으로 식각하여 다수 개의 마이크로-나노핀 LED 기둥(52)을 형성시키는 단계를 수행한다.Next, as step (3) of the present invention, each device has a plane having a length and width of nano or micro size, and the LED wafer 51 is formed in the thickness direction so that the thickness perpendicular to the plane is smaller than the length. Etching to form a plurality of micro-nanopin LED pillars 52 is performed.

상기 (3) 단계는 구체적으로 3-1) 낱 개의 소자가 나노 또는 마이크로 크기인 길이와 너비를 갖는 소정의 모양을 가지는 평면이도록 전극층(40) 상부면에 마스크 패턴층(61)을 형성시키는 단계(도 5(c)), 3-2) 상기 패턴을 따라서 두께방향으로 제1도전성 반도체층(10) 일부 두께까지 식각하여 다수 개의 마이크로-나노핀 LED 기둥(52)을 형성시키는 단계(도 5(d)), 3-3) 상기 마이크로-나노핀 LED 기둥(52)의 노출된 측면을 피복하도록 절연피막(62)을 형성시키는 단계(도 5(e)), 3-4) 인접하는 마이크로-나노핀 LED 기둥(52) 사이의 제1도전성 반도체층(10) 상부면(도 5(f)의 A)이 노출되도록 제1도전성 반도체층(10) 상부에 형성된 절연피막(62) 일부를 제거시키는 단계(도 5(f)), 3-5) 노출된 제1도전성 반도체층 상부(도 5(f)의 A)를 통해서 상기 제1도전성 반도체층(10)을 두께 방향으로 더 식각시켜서 절연피막(62)이 형성된 마이크로-나노핀 LED 기둥의 제1도전성 반도체층 하방으로 소정의 두께만큼 측면이 노출된 제1도전성 반도체층 부분(도 5(g)의 B)을 형성시키는 단계(도 5(g)), 3-6) 측면이 노출된 상기 제1도전성 반도체층 부분(도 5(g)의 B)을 양측면에서 중앙쪽으로 식각시키는 단계(도 5(i)), 및 3-7) 전극층(40) 상부에 배치된 마스크 패턴층(61)과 측면을 피복하는 절연피막(62)을 제거시키는 단계(도 5(j))를 포함하여 수행될 수 있다. The step (3) is specifically 3-1) forming a mask pattern layer 61 on the upper surface of the electrode layer 40 so that each device is a plane having a predetermined shape having a length and width of nano or micro size. (FIG. 5(c)), 3-2) forming a plurality of micro-nanopin LED pillars 52 by etching to a partial thickness of the first conductive semiconductor layer 10 in the thickness direction along the pattern (FIG. 5) (d)), 3-3) forming an insulating film 62 to cover the exposed side of the micro-nanopin LED pillar 52 (FIG. 5(e)), 3-4) adjacent micro - Part of the insulating film 62 formed on the first conductive semiconductor layer 10 so that the upper surface (A in FIG. 5(f)) of the first conductive semiconductor layer 10 between the nanofin LED pillars 52 is exposed Steps of removing (FIG. 5(f)), 3-5) The first conductive semiconductor layer 10 is further etched in the thickness direction through the exposed upper portion of the first conductive semiconductor layer (A in FIG. 5(f)) Forming a portion of the first conductive semiconductor layer (B of FIG. 5(g)) with the side exposed by a predetermined thickness below the first conductive semiconductor layer of the micro-nanofin LED column on which the insulating film 62 is formed (FIG. 5(g)), 3-6) etching the portion of the first conductive semiconductor layer with side surfaces exposed (B of FIG. 5(g)) from both sides toward the center (FIG. 5(i)), and 3-7 ) removing the mask pattern layer 61 disposed on the electrode layer 40 and the insulating film 62 covering the side surface (FIG. 5(j)).

먼저, 3-1) 단계로서 낱 개의 소자가 나노 또는 마이크로 크기인 길이와 너비를 갖는 소정의 모양을 가지는 평면이도록 전극층(40) 상부면에 마스크 패턴층(61)을 형성시키는 단계(도 5(c))를 수행한다. First, as step 3-1), forming a mask pattern layer 61 on the upper surface of the electrode layer 40 so that each device has a predetermined shape having a length and width of nano or micro size (FIG. 5 ( c)) is carried out.

상기 마스크 패턴층(61)은 구현되는 LED 소자의 목적하는 평면 형상이 되도록 패터닝된 층으로서 LED 웨이퍼 식각 시 사용되는 공지된 방법 및 재질로 형성될 수 있다. 상기 마스크 패턴층(61)은 일예로 SiO2 하드 마스크 패턴층일 수 있으며, 이를 형성시키는 방법을 간략히 설명하면, 전극층(40) 상에 패터닝되지 않은 SiO2 하드 마스크층을 형성하는 단계, 상기 SiO2 하드 마스크층 상에 금속층을 형성하는 단계, 상기 금속층 상에 소정의 패턴을 형성시키는 단계, 상기 패턴을 따라서 상기 금속층과 SiO2 하드 마스크층을 식각시키는 단계, 및 금속층을 제거하는 단계를 통해 형성될 수 있다. The mask pattern layer 61 is a layer patterned to have a desired planar shape of the implemented LED device, and may be formed of a known method and material used for etching an LED wafer. The mask pattern layer 61 may be, for example, a SiO 2 hard mask pattern layer. Briefly describing a method of forming it, forming an unpatterned SiO 2 hard mask layer on the electrode layer 40, the SiO 2 Forming a metal layer on the hard mask layer, forming a predetermined pattern on the metal layer, etching the metal layer and the SiO 2 hard mask layer along the pattern, and removing the metal layer. can

상기 마스크층은 마스크 패턴층(61)의 유래가 되는 층으로써 일예로 SiO2는 증착을 통해서 형성될 수 있다. 상기 마스크층의 두께는 0.5 ~ 3㎛로 형성될 수 있으며, 일예로 1.2㎛로 형성될 수 있다. 또한, 상기 금속층은 일예로 알루미늄층일 수 있고, 상기 알루미늄층은 증착을 통해서 형성될 수 있다. 형성된 금속층 상에 형성되는 소정의 패턴은 마스크 패턴층의 패턴을 구현하기 위한 것으로써, 통상적인 방법으로 형성된 패턴일 수 있다. 일예로 상기 패턴은 감광성 물질을 이용한 포토리소그래피를 통해서 형성되거나 또는 공지된 나노 임프린팅 공법, 레이저 간섭 리소그래피, 전자빔 리소그래피 등을 통해서 형성된 패턴일 수 있다. 이후 형성된 패턴을 따라서 금속층과 SiO2 하드 마스크층을 식각시키는 단계를 수행하는데, 일예로 상기 금속층은 ICP(inductively coupled plasma: 유도 결합 플라즈마), SiO2 하드 마스크층이나 임플린팅된 폴리머층은 RIE(reactive ion etching: 반응성 이온 에칭)와 같은 건식식각법을 이용해 식각될 수 있다. The mask layer is a layer from which the mask pattern layer 61 is derived. For example, SiO 2 may be formed through deposition. The thickness of the mask layer may be formed to be 0.5 ~ 3㎛, for example, may be formed of 1.2㎛. In addition, the metal layer may be, for example, an aluminum layer, and the aluminum layer may be formed through deposition. The predetermined pattern formed on the formed metal layer is for realizing the pattern of the mask pattern layer, and may be a pattern formed by a conventional method. For example, the pattern may be formed through photolithography using a photosensitive material or may be a pattern formed through a known nanoimprinting method, laser interference lithography, electron beam lithography, or the like. Thereafter, the metal layer and the SiO 2 hard mask layer are etched along the formed pattern. For example, the metal layer is an inductively coupled plasma (ICP), SiO 2 hard mask layer or an imprinted polymer layer is RIE. It can be etched using a dry etching method such as (reactive ion etching).

다음으로 식각된 SiO2 하드 마스크층 상부에 존재하는 금속층, 기타 감광성물질층 또는 임프린트 공법에 따라 남아 있는 폴리머층을 제거하는 단계를 수행할 수 있다. 상기 제거는 재질에 따라 통상적인 습식식각이나 건식 식각 방법을 통해서 수행할 수 있고, 본 발명은 이에 대한 구체적인 설명은 생략한다. Next, the etched SiO 2 metal layer present on the hard mask layer, other photosensitive material layers, or a step of removing the remaining polymer layer according to the imprint method may be performed. The removal may be performed through a conventional wet etching or dry etching method depending on the material, and detailed description thereof will be omitted in the present invention.

도 5(c)는 전극층(40) 상에 SiO2 하드 마스크층(61)이 패터닝된 평면도로서, 이후 3-2) 단계로 도 5 (d)와 같이 상기 패턴을 따라서 LED 웨이퍼(51) 두께방향으로 제1도전성 반도체층(10) 일부 두께까지 식각하여 다수 개의 마이크로-나노핀 LED 기둥(52)을 형성시키는 단계를 수행할 수 있다. 상기 식각은 ICP와 같은 통상적인 건식식각법을 통해서 수행할 수 있다. 5 (c) is a plan view of the SiO 2 hard mask layer 61 is patterned on the electrode layer 40, and then the thickness of the LED wafer 51 along the pattern as shown in FIG. 5 (d) in step 3-2). The step of forming a plurality of micro-nanofin LED pillars 52 by etching the first conductive semiconductor layer 10 to a partial thickness in the direction may be performed. The etching may be performed through a conventional dry etching method such as ICP.

이후 3-3) 단계로 도 5(e)와 같이 상기 마이크로-나노핀 LED 기둥(52)의 노출된 측면을 피복하도록 절연피막(62)을 형성시키는 단계를 수행할 수 있다. 측면에 피복되는 절연피막(62)은 증착을 통해서 형성될 수 있고, 그 재질은 일예로 SiO2일 수 있으나 이에 제한되는 것은 아니다. 상기 절연피막(62)은 측면 마스크층으로서 기능하며, 구체적으로 도 5(i)와 같이 마이크로-나노핀 LED 기둥(52)을 분리시키기 위해 제1도전성 반도체층 부분(B)을 식각하는 공정에서 마이크로-나노핀 LED 기둥(52) 측면을 잔존시키고, 식각공정에 따른 손상을 방지하는 기능을 수행한다. 상기 절연피막(62)은 두께가 100 ~ 600㎚일 수 있으나 이에 제한되는 것은 아니다. Thereafter, in step 3-3), as shown in FIG. 5( e ), an insulating film 62 may be formed to cover the exposed side surface of the micro-nano-fin LED pillar 52 . The insulating film 62 coated on the side surface may be formed through vapor deposition, and the material thereof may be, for example, SiO 2 , but is not limited thereto. The insulating film 62 functions as a side mask layer, and specifically, in the process of etching the first conductive semiconductor layer part (B) to separate the micro-nano-fin LED pillar 52 as shown in FIG. 5(i) The micro-nanopin LED pillar 52 remains on the side and functions to prevent damage due to the etching process. The insulating film 62 may have a thickness of 100 to 600 nm, but is not limited thereto.

다음으로 3-4) 단계로서 도 5(f)와 같이 인접하는 마이크로-나노핀 LED 기둥(52) 사이의 제1도전성 반도체층(10) 상부면(도 5(f)의 A)이 노출되도록 제1도전성 반도체층(10) 상부에 형성된 절연피막(62) 일부를 제거시키는 단계를 수행할 수 있다. 상기 절연피막(62)의 제거는 재질을 고려해 적절한 에칭법을 통해 수행될 수 있고, 일예로 SiO2인 절연피막(62)은 RIE와 같은 건식식각을 통해서 제거될 수 있다. Next, as step 3-4), as shown in FIG. 5(f), the upper surface of the first conductive semiconductor layer 10 (A in FIG. 5(f)) between the adjacent micro-nanofin LED pillars 52 is exposed. A step of removing a portion of the insulating film 62 formed on the first conductive semiconductor layer 10 may be performed. The removal of the insulating film 62 may be performed through an appropriate etching method in consideration of the material, and the insulating film 62 of SiO 2 may be removed through dry etching such as RIE.

다음으로 3-5) 단계로서, 도 5(g)와 같이 노출된 제1도전성 반도체층 상부(도 5(f)의 A)를 통해서 상기 제1도전성 반도체층(10)을 두께 방향으로 더 식각시켜서 절연피막(62)이 형성된 마이크로-나노핀 LED 기둥의 제1도전성 반도체층 하방으로 소정의 두께만큼 측면이 노출된 제1도전성 반도체층 부분(도 5(g)의 B)을 형성시키는 단계를 수행한다. 상술한 것과 같이 제1도전성 반도체층(10)의 노출된 부분(B)은 후술하는 단계에서 기판에 수평한 방향으로 측면 식각이 이루어지는 부분이다. 제1도전성 반도체층(10)을 두께방향으로 더 식각하는 공정은 일예로 ICP와 같은 건식식각법에 의할 수 있다. Next, as step 3-5), the first conductive semiconductor layer 10 is further etched in the thickness direction through the exposed upper portion of the first conductive semiconductor layer (A of FIG. 5(f)) as shown in FIG. 5(g). to form a portion of the first conductive semiconductor layer (B in Fig. 5 (g)) with the side exposed by a predetermined thickness below the first conductive semiconductor layer of the micro-nanofin LED pillar on which the insulating film 62 is formed. carry out As described above, the exposed portion B of the first conductive semiconductor layer 10 is a portion on which side etching is performed in a direction parallel to the substrate in a step to be described later. The process of further etching the first conductive semiconductor layer 10 in the thickness direction may be performed by, for example, a dry etching method such as ICP.

이후 3-6) 단계로 도 5(i)와 같이 측면이 노출된 상기 제1도전성 반도체층 부분(도 5(g)의 B)을 기판에 수평한 방향으로 측면식각시키는 단계를 수행할 수 있다. 상기 측면식각은 습식에칭을 통해 수행될 수 있고, 일예로 상기 습식식각은 수산화테트라메틸암모늄(TMAH) 용액을 이용해 60 ~ 100℃의 온도로 수행될 수 있다. After that, in step 3-6), as shown in FIG. 5(i), a step of side-etching the portion of the first conductive semiconductor layer (B in FIG. . The side etching may be performed through wet etching. For example, the wet etching may be performed at a temperature of 60 to 100° C. using a tetramethylammonium hydroxide (TMAH) solution.

이후 측면방향으로 이루어진 습식식각이 이루어진 뒤, 3-7) 단계로 도 5(j)와 같이 전극층(40) 상부에 배치된 마스크 패턴층(61)과 측면을 피복하는 절연피막(62)을 제거시키는 단계를 수행할 수 있다. 상부에 배치된 마스크 패턴층(61)과 절연피막(62)의 재질은 모두 SiO2일 수 있으며, 습식식각을 통해 제거될 수 있다. 일예로 상기 습식식각은 BOE(Buffer oxide etchant)를 이용하여 수행될 수 있다. Thereafter, after wet etching in the lateral direction is performed, the mask pattern layer 61 disposed on the electrode layer 40 and the insulating film 62 covering the side surfaces are removed in step 3-7) as shown in FIG. 5( j ). steps can be performed. Both the material of the mask pattern layer 61 and the insulating film 62 disposed thereon may be SiO 2 , and may be removed by wet etching. For example, the wet etching may be performed using a buffer oxide etchant (BOE).

본 발명의 일 실시예에 의하면, 상술한 (3) 단계와 (4) 단계 사이에 (5) 단계로서, 다수 개의 마이크로-나노핀 LED 기둥 측면에 보호피막(50)을 형성시키는 단계를 더 수행할 수 있다. 상기 보호피막(50)은 도 5(k)와 같이 일예로 증착을 통해서 형성될 수 있고, 두께는 10 ~ 100㎚, 일예로 40㎚로 형성될 수 있으며, 재질은 일예로 알루미나일 수 있다. 알루미나를 사용할 경우 상기 증착의 일예로 ALD(원자층 증착) 공법을 사용할 수 있다. 또한, 증착된 보호피막(50)을 다수 개의 마이크로-나노핀 LED 기둥 측면에만 형성되게 하기 위해서 측면을 제외한 나머지 부분에 위치하는 보호피막(50)은 식각, 일예로 ICP를 통한 건식식각법으로 제거될 수 있다. 한편, 도 5(l)은 상기 보호피막(50)이 측면 전체를 둘러싸는 것과 같이 도시했으나, 측면에서 광활성층을 제외한 나머지 부분 전부 또는 일부에는 상기 보호피막(50)이 형성되지 않을 수 있음을 밝혀둔다.According to an embodiment of the present invention, as a step (5) between steps (3) and (4) described above, a step of forming a protective film 50 on the side of a plurality of micro-nanopin LED pillars is further performed can do. The protective film 50 may be formed by, for example, deposition as shown in FIG. 5(k), and may have a thickness of 10 to 100 nm, for example, 40 nm, and the material may be, for example, alumina. When using alumina, an ALD (atomic layer deposition) method may be used as an example of the deposition. In addition, in order to form the deposited protective film 50 only on the side surfaces of the plurality of micro-nanopin LED pillars, the protective film 50 located on the remaining portions except for the side surfaces is removed by etching, for example, dry etching through ICP. can be On the other hand, although FIG. 5(l) shows that the protective film 50 surrounds the entire side surface, the protective film 50 may not be formed on all or part of the remaining portions except for the photoactive layer on the side surface. make it clear

다음으로 본 발명에 따른 (4) 단계로서, 도 5(m)과 같이 상기 다수 개의 마이크로-나노핀 LED 기둥을 상기 기판으로부터 분리시키는 단계를 수행한다. 상기 분리는 절단기구를 이용한 컷팅 또는 접착성 필름을 이용한 탈리일 수 있으며, 본 발명은 이에 대해 특별히 한정하지 않는다. Next, as step (4) according to the present invention, as shown in FIG. 5(m), the plurality of micro-nanopin LED pillars are separated from the substrate. The separation may be cut using a cutting mechanism or detachment using an adhesive film, and the present invention is not particularly limited thereto.

이상에서 본 발명의 일 실시예에 대하여 설명하였으나, 본 발명의 사상은 본 명세서에 제시되는 실시 예에 제한되지 아니하며, 본 발명의 사상을 이해하는 당업자는 동일한 사상의 범위 내에서, 구성요소의 부가, 변경, 삭제, 추가 등에 의해서 다른 실시 예를 용이하게 제안할 수 있을 것이나, 이 또한 본 발명의 사상범위 내에 든다고 할 것이다.Although one embodiment of the present invention has been described above, the spirit of the present invention is not limited to the embodiments presented herein, and those skilled in the art who understand the spirit of the present invention can add components within the scope of the same spirit. , changes, deletions, additions, etc. may easily suggest other embodiments, but this will also fall within the scope of the present invention.

100: 마이크로-나노핀 LED 소자 10: 제1도전성 반도체층
20: 광활성층 20: 제2도전성 반도체층
40: 전극층 50: 보호피막100: micro-nano-fin LED element 10: first conductive semiconductor layer
20: photoactive layer 20: second conductive semiconductor layer
40: electrode layer 50: protective film

Claims (15)

(1) 기판 상에 제1도전성 반도체층, 광활성층 및 제2도전성 반도체층이 순차적으로 적층된 LED 웨이퍼를 준비하는 단계;
(2) 상기 LED 웨이퍼의 제2도전성 반도체층 상에 전극층을 형성시키는 단계; 및
(3) 낱 개의 소자가 나노 또는 마이크로 크기인 길이와 너비를 갖는 평면을 가지며, 상기 평면에 수직인 두께가 상기 길이보다 작도록 LED 웨이퍼를 두께방향으로 식각하여 다수 개의 마이크로-나노핀 LED 기둥을 형성시키는 단계; 및
(4) 상기 다수 개의 마이크로-나노핀 LED 기둥을 상기 기판으로부터 분리시키는 단계;를 포함하여 제조되며,
상기 (4) 단계에서 분리된 마이크로-나노핀 LED 소자의 제1도전성 반도체층 하부면에 소정의 폭과 두께를 갖는 돌출부가 소자의 길이방향으로 형성된 마이크로-나노핀 LED 소자 제조방법.(1) preparing an LED wafer in which a first conductive semiconductor layer, a photoactive layer, and a second conductive semiconductor layer are sequentially stacked on a substrate;
(2) forming an electrode layer on the second conductive semiconductor layer of the LED wafer; and
(3) Each device has a plane having a length and width of nano or micro size, and a plurality of micro-nanopin LED pillars are formed by etching the LED wafer in the thickness direction so that the thickness perpendicular to the plane is smaller than the length forming; and
(4) separating the plurality of micro-nanopin LED pillars from the substrate;
The micro-nanopin LED device manufacturing method in which a protrusion having a predetermined width and thickness is formed on the lower surface of the first conductive semiconductor layer of the micro-nanopin LED device separated in step (4) in the longitudinal direction of the device. 제1항에 있어서, 상기 (3) 단계는
3-1) 낱 개의 소자가 나노 또는 마이크로 크기인 길이와 너비를 갖는 평면 형상을 갖도록 전극층 상부면에 마스크 패턴층을 형성시키는 단계;
3-2) 상기 패턴을 따라서 두께방향으로 제1도전성 반도체층 일부 두께까지 식각하여 다수 개의 마이크로-나노핀 LED 기둥을 형성시키는 단계;
3-3) 상기 마이크로-나노핀 LED 기둥의 노출된 측면을 피복하도록 절연피막을 형성시키는 단계;
3-4) 인접하는 마이크로-나노핀 LED 기둥 사이의 제1도전성 반도체층 상부면이 노출되도록 제1도전성 반도체층 상부에 형성된 절연피막 일부를 제거시키는 단계;
3-5) 노출된 제1도전성 반도체층 상부를 통해서 상기 제1도전성 반도체층을 두께 방향으로 더 식각시켜서 절연피막이 형성된 제1도전성 반도체층 하방으로 소정의 두께만큼 측면이 노출된 제1도전성 반도체층 부분을 형성시키는 단계;
3-6) 측면이 노출된 상기 제1도전성 반도체층 부분을 양 측면에서 중앙쪽으로 식각시키는 단계; 및
3-7) 전극층 상부에 배치된 마스크 패턴층과 측면을 피복하는 절연피막을 제거시키는 단계;를 포함하는 것을 특징으로 하는 마이크로-나노핀 LED 소자 제조방법.The method of claim 1, wherein step (3)
3-1) forming a mask pattern layer on the upper surface of the electrode layer so that each device has a planar shape having a length and width of nano or micro size;
3-2) forming a plurality of micro-nanofin LED pillars by etching the first conductive semiconductor layer to a partial thickness in the thickness direction along the pattern;
3-3) forming an insulating film to cover the exposed side of the micro-nanopin LED pillar;
3-4) removing a portion of the insulating film formed on the top of the first conductive semiconductor layer to expose the top surface of the first conductive semiconductor layer between the adjacent micro-nanopin LED pillars;
3-5) The first conductive semiconductor layer is further etched in the thickness direction through the exposed upper portion of the first conductive semiconductor layer, and the side surface of the first conductive semiconductor layer is exposed by a predetermined thickness below the first conductive semiconductor layer on which the insulating film is formed. forming a part;
3-6) etching the portion of the first conductive semiconductor layer, the side surfaces of which are exposed, from both sides toward the center; and
3-7) removing the insulating film covering the side surface and the mask pattern layer disposed on the electrode layer; 제1항에 있어서,
상기 (3) 단계와 (4) 단계 사이에
(5) 다수 개의 마이크로-나노핀 LED 기둥 측면에 보호피막을 형성시키는 단계;를 더 포함하는 것을 특징으로 하는 마이크로-나노핀 LED 소자 제조방법.According to claim 1,
Between the steps (3) and (4)
(5) forming a protective film on the side of a plurality of micro-nano-pin LED pillars; Micro-nano-pin LED device manufacturing method comprising the further comprising. 제1항에 있어서,
상기 (4) 단계에서 분리된 마이크로-나노핀 LED 소자의 제1도전성 반도체층 하부면은 소정의 폭과 두께를 갖는 돌출부가 소자의 길이방향으로 형성된 것을 특징으로 하는 마이크로-나노핀 LED 소자 제조방법.According to claim 1,
The micro-nanopin LED device manufacturing method, characterized in that the lower surface of the first conductive semiconductor layer of the micro-nanopin LED device separated in step (4) has a protrusion having a predetermined width and thickness formed in the longitudinal direction of the device . 나노 또는 마이크로 크기인 길이와 너비를 갖는 평면을 가지며, 상기 평면에 수직한 두께가 상기 길이보다 작은 로드형의 소자로서, 두께방향으로 제1도전성 반도체층, 광활성층, 제2도전성 반도체층 및 전극층이 순차적으로 적층되며, 상기 제1도전성 반도체층 하부면에 소정의 폭과 두께를 갖는 돌출부가 소자의 길이방향으로 형성된 마이크로-나노핀 LED 소자.A rod-shaped device having a plane having a length and a width of nano or micro size, and having a thickness perpendicular to the plane smaller than the length, the first conductive semiconductor layer, the photoactive layer, the second conductive semiconductor layer, and the electrode layer in the thickness direction These are sequentially stacked, and a protrusion having a predetermined width and thickness is formed on the lower surface of the first conductive semiconductor layer in the longitudinal direction of the device. 제5항에 있어서,
상기 길이는 1000 ~ 10000 ㎚이고, 두께는 100 ~ 3000 ㎚인 것을 특징으로 하는 마이크로-나노핀 LED 소자.6. The method of claim 5,
The micro-nanopin LED device, characterized in that the length is 1000 ~ 10000 nm, and the thickness is 100 ~ 3000 nm. 제5항에 있어서,
상기 너비는 두께보다 크거나 같은 것을 특징으로 하는 마이크로-나노핀 LED 소자.6. The method of claim 5,
The width is greater than or equal to the thickness, characterized in that the micro-nanopin LED device. 제5항에 있어서,
상기 소자의 길이와 두께의 비는 3:1 이상인 것을 특징으로 하는 마이크로-나노핀 LED 소자.6. The method of claim 5,
A micro-nanopin LED device, characterized in that the ratio of the length to the thickness of the device is 3:1 or more. 제5항에 있어서,
상기 제1도전성 반도체층 및 제2도전성 반도체층 중 어느 하나는 p형 반도체층을 포함하고, 다른 하나는 n형 반도체층을 포함하는 것을 특징으로 하는 마이크로-나노핀 LED 소자.6. The method of claim 5,
One of the first conductive semiconductor layer and the second conductive semiconductor layer includes a p-type semiconductor layer, and the other includes an n-type semiconductor layer. 제5항에 있어서,
상기 광활성층의 노출면을 피복하도록 상기 소자의 측면 상에 형성된 보호피막을 더 포함하는 것을 특징으로 하는 마이크로-나노핀 LED 소자.6. The method of claim 5,
Micro-nanopin LED device, characterized in that it further comprises a protective film formed on the side of the device to cover the exposed surface of the photoactive layer. 제5항에 있어서,
상기 마이크로-나노핀 LED 소자의 발광면적은 마이크로-나노핀 LED 소자 종단면 면적의 2배를 초과하는 것을 특징으로 하는 마이크로-나노핀 LED 소자.6. The method of claim 5,
The micro-nanopin LED device has a light emitting area that exceeds twice the longitudinal cross-sectional area of the micro-nanopin LED device. 제5항에 있어서,
상기 마이크로-나노핀 LED 소자는 전기장 유도배열을 통해서 LED 소자가 전극 상에 자가 정렬되어 구현되는 전계배열 어셈블리 용도인 것을 특징으로 하는 마이크로-나노핀 LED 소자.6. The method of claim 5,
The micro-nanopin LED device is a micro-nanopin LED device, characterized in that it is used for an electric field array assembly in which the LED device is self-aligned on an electrode through an electric field induction arrangement. 제5항에 있어서,
상기 제1도전성 반도체층 및 제2도전성 반도체층 중 어느 하나는 p형 GaN 반도체층을 포함하고, 다른 하나는 n형 GaN 반도체층을 포함하며,
상기 p형 GaN 반도체층 두께는 10 ~ 350 ㎚, 상기 n형 GaN반도체층 두께는 100 ~ 3000 ㎚, 광활성층의 두께는 30 ~ 200 ㎚인 것을 특징으로 하는 마이크로-나노핀 LED 소자.6. The method of claim 5,
One of the first conductive semiconductor layer and the second conductive semiconductor layer includes a p-type GaN semiconductor layer, and the other includes an n-type GaN semiconductor layer,
The p-type GaN semiconductor layer has a thickness of 10-350 nm, the n-type GaN semiconductor layer has a thickness of 100-3000 nm, and the photoactive layer has a thickness of 30-200 nm. 삭제delete 제5항에 있어서,
상기 돌출부의 너비는 마이크로-나노핀 LED 소자 너비 대비 50% 이하의 길이를 갖도록 형성된 것을 특징으로 하는 마이크로-나노핀 LED 소자.6. The method of claim 5,
The width of the protrusion is micro-nanopin LED device, characterized in that formed to have a length of 50% or less compared to the width of the micro-nanopin LED device.
KR1020200050884A 2020-04-27 2020-04-27 Micro-nano-fin light-emitting diodes and method for manufacturing thereof KR102345917B1 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020200050884A KR102345917B1 (en) 2020-04-27 2020-04-27 Micro-nano-fin light-emitting diodes and method for manufacturing thereof
PCT/KR2021/005309 WO2021221437A1 (en) 2020-04-27 2021-04-27 Micro-nanopin led element and method for producing same
CN202180031202.0A CN115668517A (en) 2020-04-27 2021-04-27 Micro-Nano PIN LED element and manufacturing method thereof
US17/997,265 US20230223492A1 (en) 2020-04-27 2021-04-27 Micro-nanopin led element and method for producing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200050884A KR102345917B1 (en) 2020-04-27 2020-04-27 Micro-nano-fin light-emitting diodes and method for manufacturing thereof

Publications (2)

Publication Number Publication Date
KR20210132464A KR20210132464A (en) 2021-11-04
KR102345917B1 true KR102345917B1 (en) 2021-12-30

Family

ID=78521737

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200050884A KR102345917B1 (en) 2020-04-27 2020-04-27 Micro-nano-fin light-emitting diodes and method for manufacturing thereof

Country Status (1)

Country Link
KR (1) KR102345917B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100955881B1 (en) 2007-09-13 2010-05-06 고려대학교 산학협력단 Method for controlling luminescent characteristics of double walled nanotubes

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101244926B1 (en) * 2011-04-28 2013-03-18 피에스아이 주식회사 Micro LED device and manufacturing method thereof
KR101436123B1 (en) 2013-07-09 2014-11-03 피에스아이 주식회사 Display including nano-scale LED and method for manufacturing thereof
KR101672781B1 (en) * 2014-11-18 2016-11-07 피에스아이 주식회사 Nano-scale LED for horizontal arrayed assembly, method for manufacturing thereof and horizontal arrayed assembly comprising the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100955881B1 (en) 2007-09-13 2010-05-06 고려대학교 산학협력단 Method for controlling luminescent characteristics of double walled nanotubes

Also Published As

Publication number Publication date
KR20210132464A (en) 2021-11-04

Similar Documents

Publication Publication Date Title
US7977695B2 (en) Semiconductor light emitting device and method for manufacturing the same
US7642561B2 (en) Semiconductor light emitting diode having efficiency and method of manufacturing the same
JP5270088B2 (en) Vertical light emitting device and manufacturing method thereof
US20160148911A1 (en) Ultra-small led electrode assembly and method for manufacturing same
CN105009307A (en) Method for manufacturing nano-structured semiconductor light-emitting element
US11437427B2 (en) Light-emitting device and manufacturing method thereof
US8618563B2 (en) Light emitting device with vertically adjustable light emitting pattern
US20230187418A1 (en) Full-color led display using micro-nanopin led elements, and method for producing same
US20230223492A1 (en) Micro-nanopin led element and method for producing same
KR102345917B1 (en) Micro-nano-fin light-emitting diodes and method for manufacturing thereof
US20240021768A1 (en) Micro-nano pin led electrode assembly, manufacturing method therefor, and light source including same
US20230132210A1 (en) Ultra-thin transfer film of ultra-thin led element for manufacturing ultra-thin led electrode assembly using laser-assisted multi-chip transfer printing, ultra-thin led electrode assembly, and manufacturing method thereof
KR102332349B1 (en) Micro-nano-fin light-emitting diodes and method for manufacturing thereof
KR102332350B1 (en) Micro-nano-fin light-emitting diodes electrode assembly and method for manufacturing thereof
KR102359042B1 (en) Micro-nano-fin light-emitting diodes electrode assembly and method for manufacturing thereof
KR20100044403A (en) Nitride semiconductor light emitting device and method of manufacturing the same
US20050012107A1 (en) [led device ]
JP2023536360A (en) LED device and method for manufacturing LED device
KR102378757B1 (en) Lighting source comprising micro-nano-fin light-emitting diodes and device comprising the same
KR102618047B1 (en) LED structure, ink for ink-jet and light source comprising the same
KR102629568B1 (en) Ultra-thin LED element, ink for ink-jet and light source comprising the same
KR102541515B1 (en) Ultra-thin fin LED device and ultra-thin fin LED electrode assembly
CN213366616U (en) Micro light emitting diode array
KR20100054594A (en) Nitride semiconductor light emitting device and manufacturing method of the same
US20220310878A1 (en) Ultra-thin led electrode assembly and method for manufacturing thereof

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant