KR102345764B1 - Variable gain amplifier - Google Patents
Variable gain amplifier Download PDFInfo
- Publication number
- KR102345764B1 KR102345764B1 KR1020200062533A KR20200062533A KR102345764B1 KR 102345764 B1 KR102345764 B1 KR 102345764B1 KR 1020200062533 A KR1020200062533 A KR 1020200062533A KR 20200062533 A KR20200062533 A KR 20200062533A KR 102345764 B1 KR102345764 B1 KR 102345764B1
- Authority
- KR
- South Korea
- Prior art keywords
- control signal
- transistor
- operational amplifier
- resistor
- amplifier
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0035—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G2201/00—Indexing scheme relating to subclass H03G
- H03G2201/70—Gain control characterized by the gain control parameter
- H03G2201/708—Gain control characterized by the gain control parameter being temperature
Abstract
가변 이득 증폭기는, 제 1 제어 신호를 이용하여 증폭 이득을 조절하여, 입력 신호를 증폭하는 증폭부;를 포함하되, 상기 증폭부는, 제 1-1 연산 증폭기; 일단은 상기 제 1-1 연산 증폭기의 출력 노드에 연결되고, 타단은 상기 제 1-1 연산 증폭기의 입력 노드 중 하나에 연결된 제 1-1 저항; 및 상기 제 1-1 연산 증폭기의 입력 노드 중 하나에 드레인 또는 소스 중 하나가 연결되고, 게이트로 상기 제 1 제어 신호를 입력받는 제 1 트랜지스터;를 포함하는 것을 특징으로 한다.The variable gain amplifier includes an amplifying unit configured to amplify an input signal by adjusting an amplification gain using the first control signal, wherein the amplifying unit includes: a 1-1 operational amplifier; a 1-1 th resistor having one end connected to an output node of the 1-1 th operational amplifier and the other end connected to one of the input nodes of the 1-1 th operational amplifier; and a first transistor having a drain or a source connected to one of the input nodes of the 1-1 operational amplifier and receiving the first control signal through a gate.
Description
본 발명은 가변 이득 증폭기에 관한 것이다. The present invention relates to a variable gain amplifier.
입력 아날로그 전압에 대해 전압 이득을 가변하여 출력 가능한 가변 이득 증폭기는, 광 센서 응용 제품에 있어 중요하다.A variable gain amplifier capable of outputting by varying the voltage gain with respect to an input analog voltage is important for optical sensor applications.
도 1은 일반적인 가변 이득 증폭기(100)의 회로도를 나타낸다.1 shows a circuit diagram of a general
참고로, 도 1에서는 차동 신호를 이용한 가변 이득 증폭기(100)를 도시하였다. For reference, FIG. 1 illustrates a
도 1의 가변 이득 증폭기(100)의 이득은, 다음의 [수학식 1]과 같이 나타낼 수 있다.The gain of the
[수학식 1]로부터 알 수 있는 바와 같이, 가변 이득 증폭기(100)는 Rg를 변경하는 것에 의해 이득을 변경할 수 있다.As can be seen from [Equation 1], the
미국등록특허 제5077541호(Variable-gain amplifier controlled by an analog signal and having a large dynamic range)에는, 도 1의 Rg에 대응하는 저항을 위해 Fig.1에서 저항성 감쇠기(Resistive Attenuator, 20)를 사용한다. 그런데, 저항성 감쇠기의 경우, 사다리 형태로 배열된 저항들 중 일부를 선택하는 것에 의해 증폭기의 이득을 조절하므로, 선형성의 확보에는 어려움이 예상된다. 즉, 저항의 선택에 따라, 저항성 감쇠기의 저항값은 점진적으로 변화하는 것이 아니라 간격을 두고 변화하게 된다.In US Patent No. 5077541 (Variable-gain amplifier controlled by an analog signal and having a large dynamic range), a resistive attenuator (20) is used in Fig. 1 for the resistance corresponding to Rg of Fig. 1 . However, in the case of a resistive attenuator, since the gain of the amplifier is adjusted by selecting some of the resistors arranged in a ladder shape, it is expected that it will be difficult to secure linearity. That is, according to the selection of the resistor, the resistance value of the resistive attenuator does not change gradually, but at an interval.
그런데, 광 센서 응용 제품의 경우, 해당 제품의 주변 환경, 반사체의 반사율, 광원과 센서의 거리 등에 따라서 출력 신호의 전압 이득을 조정하여 사용할 필요가 있다. 이를 위하여 선형성이 유지가 되고, 온도 및 제조 공정의 변동에도 강인한 가변 이득 증폭기의 개발이 요구된다.However, in the case of an optical sensor application product, it is necessary to adjust the voltage gain of the output signal according to the surrounding environment of the product, the reflectance of the reflector, the distance between the light source and the sensor, and the like. To this end, it is required to develop a variable gain amplifier that maintains the linearity and is robust against variations in temperature and manufacturing process.
본 발명은 전술한 바와 같은 기술적 과제를 해결하는 데 목적이 있는 발명으로서, 선형성이 유지될 수 있는 가변 이득 증폭기를 제공하는 것에 그 목적이 있다.The present invention aims to solve the technical problem as described above, and an object of the present invention is to provide a variable gain amplifier in which linearity can be maintained.
또한, 본 발명은 온도 및 제조 공정의 변동에도 강인한 가변 이득 증폭기를 제공하는 것에도 그 목적이 있다.Another object of the present invention is to provide a variable gain amplifier that is robust to variations in temperature and manufacturing process.
본 발명의 가변 이득 증폭기는, 제 1 제어 신호를 이용하여 증폭 이득을 조절하여, 입력 신호를 증폭하는 증폭부;를 포함하되, 상기 증폭부는, 제 1-1 연산 증폭기; 일단은 상기 제 1-1 연산 증폭기의 출력 노드에 연결되고, 타단은 상기 제 1-1 연산 증폭기의 입력 노드 중 하나에 연결된 제 1-1 저항; 및 상기 제 1-1 연산 증폭기의 입력 노드 중 하나에 드레인 또는 소스 중 하나가 연결되고, 게이트로 상기 제 1 제어 신호를 입력받는 제 1 트랜지스터;를 포함하는 것을 특징으로 한다.The variable gain amplifier of the present invention includes an amplifying unit configured to amplify an input signal by adjusting an amplification gain using a first control signal, wherein the amplifying unit includes: a 1-1 operational amplifier; a 1-1 th resistor having one end connected to an output node of the 1-1 th operational amplifier and the other end connected to one of the input nodes of the 1-1 th operational amplifier; and a first transistor having one of a drain and a source connected to one of the input nodes of the 1-1 operational amplifier and receiving the first control signal through a gate.
아울러, 본 발명의 가변 이득 증폭기는, 제 2 제어 신호를 입력받아 상기 제 1 제어 신호로 변환하여 출력하는 제어 신호 변환부;를 더 포함하는 것이 바람직하다.In addition, the variable gain amplifier of the present invention preferably further includes a control signal converter that receives the second control signal, converts it into the first control signal, and outputs the converted signal.
구체적으로, 상기 제어 신호 변환부는, 전압 신호인 상기 제 2 제어 신호를 입력받아 제 2 전류로 변환하여 출력하는 전압-전류 변환 회로; 및 제 2-1 입력 노드 및 제 2-2 입력 노드로부터 신호를 입력받고, 상기 제 1 제어 신호를 출력하는 제 2-2 연산 증폭기;를 포함하되, 상기 제 2-1 입력 노드의 전압인 제 2-1 전압 레벨은, 기준 전류에 따라 결정되고, 상기 제 2-2 입력 노드는, 상기 전압-전류 변환 회로의 출력 노드와 연결된다.Specifically, the control signal converter may include: a voltage-current conversion circuit for receiving the second control signal, which is a voltage signal, and converting it into a second current; and a 2-2 th operational amplifier receiving signals from the 2-1 th input node and the 2-2 th input node, and outputting the first control signal; The 2-1 voltage level is determined according to a reference current, and the 2-2 second input node is connected to an output node of the voltage-current conversion circuit.
또한, 상기 제어 신호 변환부는, 상기 제 2-1 입력 노드에 일단이 연결되고, 상기 제 1-1 저항과 제조 공정에서 동일한 종류의 저항을 이용하여 제조된 제 2-2 저항; 및 상기 제 2-2 입력 노드에 드레인 또는 소스 중 하나가 연결되고, 상기 제 1 트랜지스터와 제조 공정에서 동일한 종류의 트랜지스터를 이용하여 제조된 제 2-3 트랜지스터;를 더 포함하는 것을 특징으로 한다.In addition, the control signal converter may include: a 2-2 resistor having one end connected to the 2-1 input node and manufactured using the same type of resistor as the 1-1 resistor in a manufacturing process; and a second 2-3 transistor having one of a drain or a source connected to the 2-2 input node and manufactured using the same type of transistor as the first transistor in a manufacturing process.
아울러, 상기 제 2-3 트랜지스터의 게이트는, 상기 제 2-2 연산 증폭기의 출력 노드와 연결된다.In addition, the gate of the 2-3 th transistor is connected to the output node of the 2-2 th operational amplifier.
본 발명에 따르면, 선형성이 유지될 뿐만 아니라 온도 및 제조 공정의 변동에도 강인한 가변 이득 증폭기를 구현할 수 있다.According to the present invention, it is possible to implement a variable gain amplifier that not only maintains linearity but is also robust against variations in temperature and manufacturing process.
도 1은 일반적인 가변 이득 증폭기의 회로도.
도 2는 본 발명의 바람직한 일실시예에 따른 가변 이득 증폭기의 구성도.
도 3은 비반전 증폭기에 의한 증폭부의 구현 예시도.
도 4는 반전 증폭기에 의한 증폭부의 구현 예시도. 1 is a circuit diagram of a typical variable gain amplifier.
2 is a block diagram of a variable gain amplifier according to a preferred embodiment of the present invention.
3 is an exemplary diagram of an amplification unit by a non-inverting amplifier;
4 is an exemplary implementation diagram of an amplification unit by an inverting amplifier.
이하, 첨부된 도면을 참조하면서 본 발명의 실시예에 따른 가변 이득 증폭기에 대해 상세히 설명하기로 한다. 본 발명의 하기의 실시예는 본 발명을 구체화하기 위한 것일 뿐 본 발명의 권리 범위를 제한하거나 한정하는 것이 아님은 물론이다. 본 발명의 상세한 설명 및 실시예로부터 본 발명이 속하는 기술 분야의 전문가가 용이하게 유추할 수 있는 것은 본 발명의 권리 범위에 속하는 것으로 해석된다.Hereinafter, a variable gain amplifier according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings. Of course, the following examples of the present invention are not intended to limit or limit the scope of the present invention only to embody the present invention. What can be easily inferred by an expert in the technical field to which the present invention pertains from the detailed description and examples of the present invention is construed as belonging to the scope of the present invention.
먼저, 도 2는 본 발명의 바람직한 일실시예에 따른 가변 이득 증폭기(200)의 구성도를 나타낸다.First, FIG. 2 shows a configuration diagram of a
도 2로부터 알 수 있는 바와 같이 본 발명의 바람직한 일실시예에 따른 가변 이득 증폭기(200)는, 증폭부(210a) 및 제어 신호 변환부(220)를 포함하여 구성된다. 아울러, 증폭부(210a) 및 제어 신호 변환부(220)는 회로를 이용하여 구성될 수 있다.As can be seen from FIG. 2 , the
증폭부(210a)는, 입력 신호(VIP, VIN)를 증폭하여 출력(VOP, VON)한다. 증폭부(210a)의 증폭 이득은, 제 1 제어 신호(Vcon1)를 이용하여 조절될 수 있다. The amplifying
또한, 제어 신호 변환부(220)는, 제 2 제어 신호(Vcon2)를 입력받아 제 1 제어 신호(Vcon1)로 변환하여 출력하는 역할을 한다. 제 1 제어 신호(Vcon1) 및 제 2 제어 신호(Vcon2)는 전압 신호인 것이 바람직하다.Also, the
구체적으로 증폭부(210a)는, 제 1-1 연산 증폭기(A11), 제 1-2 연산 증폭기(A12), 제 1 이득 결정 회로(211a) 및 제 2 이득 결정 회로(212a)를 포함하여 구성될 수 있다.Specifically, the
제 1 이득 결정 회로(211a)는, 증폭부(210a)의 이득을 결정하는 제 1 저항 성분을 포함한다. 구체적으로, 제 1 이득 결정 회로(211a)는 제 1-1 저항(R11) 및 제 1-2 저항(R12)을 포함하여 구성되는 것이 바람직하다. 아울러, 제 1-1 저항(R11) 및 제 1-2 저항(R12)의 저항값은 동일한 것을 특징으로 한다. The first
제 1-1 저항(R11)의 일단은 제 1-1 연산 증폭기(A11)의 출력 노드에 연결되고, 제 1-1 저항(R11)의 타단은 제 1-1 연산 증폭기(A11)의 입력 노드 중 하나에 연결된다. 아울러, 제 1-2 저항(R12)의 일단은 제 1-2 연산 증폭기(A12)의 출력 노드에 연결되고, 제 1-2 저항(R12)의 타단은 제 1-2 연산 증폭기(A12)의 입력 노드 중 하나에 연결된다. 구체적으로는, 제 1-1 저항(R11)의 타단은 제 1-1 연산 증폭기(A11)의 반전 입력 노드와 연결되고, 제 1-2 저항(R12)의 타단은 제 1-2 연산 증폭기(A12)의 반전 입력 노드로 연결되는 것이 바람직하다.One end of the 1-1 th resistor R11 is connected to the output node of the 1-1 th operational amplifier A11, and the other end of the 1-1 th resistor R11 is an input node of the 1-1 th operational amplifier A11. connected to one of In addition, one end of the 1-2 first resistor R12 is connected to the output node of the 1-2 operational amplifier A12, and the other end of the 1-2 first resistor R12 is connected to the 1-2 operational amplifier A12. connected to one of the input nodes. Specifically, the other end of the 1-1 th resistor R11 is connected to the inverting input node of the 1-1 th operational amplifier A11, and the other end of the 1-2 th resistor R12 is connected to the 1-2 operational amplifier ( It is preferably connected to the inverting input node of A12).
제 2 이득 결정 회로(212a)는, 증폭부(210a)의 이득을 결정하는 제 2 저항 성분을 포함한다. 구체적으로, 제 2 이득 결정 회로(212a)는 제 1-1 연산 증폭기(A11)의 입력 노드 중 하나에 드레인 또는 소스 중 하나가 연결되고, 게이트로 제 1 제어 신호(Vcon1)를 입력받는 제 1 트랜지스터(T1)를 포함하여 구성될 수 있다. 아울러, 제 1 트랜지스터(T1)의 드레인 또는 소스 중 다른 하나에는 제 1-2 연산 증폭기(A12)의 입력 노드 중 하나가 연결되는 것이 바람직하다. 전압 신호인 제 1 제어 신호(Vcon1)의 크기에 따라, 제 1 트랜지스터(T1)의 게이트 전압이 달라지므로, 제 1 트랜지스터(T1)의 드레인과 소스 사이의 저항값도 달라지게 된다. 즉, 제 1 제어 신호(Vcon1)가 커지면 제 1 트랜지스터(T1)의 드레인과 소스 사이의 저항값은 작아지고, 제 1 제어 신호(Vcon1)가 작아지면 제 1 트랜지스터(T1)의 드레인과 소스 사이의 저항값은 커진다. 이에 따라 증폭부(210a)의 이득이 달라지게 된다. The second
즉, 증폭부(210a)의 이득은, 다음의 [수학식 2]와 같이 나타낼 수 있다.That is, the gain of the amplifying
여기서 Rm은 제 1 트랜지스터(T1)의 드레인과 소스 사이의 저항값을 나타낸다.Here, Rm represents a resistance value between the drain and the source of the first transistor T1.
본 발명의 증폭부(210a)는, 제 1 제어 신호(Vcon1)에 의해 제 1 트랜지스터(T1)의 드레인과 소스 사이의 저항값을 점진적으로 변화시킬 수 있어, 저항성 감쇠기를 사용하는 경우와는 달리 선형성을 확보할 수 있다.The amplifying
제 1 트랜지스터(T1)는, 디플리션 모스(Depletion MOS) 트랜지스터 또는 JFET를 이용할 수 있다.The first transistor T1 may use a depletion MOS transistor or a JFET.
하기에 본 발명의 제어 신호 변환부(220)에 대해 구체적으로 설명하기로 한다.Hereinafter, the control
본 발명의 제어 신호 변환부(220)는, 전압-전류 변환 회로(221), 기준 전류 생성부(222) 및 보상 회로(223)를 포함하여 구성된다.The control
제어 신호 변환부(220)는 전압 신호인 제 2 제어 신호(Vcon2)를 입력받아 제 2 전류(I2)로 변환하여 출력하는 역할을 한다. 즉, 제 2 전류(I2)는, 제 2 제어 신호(Vcon2)를 제 2-1 저항(R21)으로 나눈 값에 의해 설정될 수 있다.The
기준 전류 생성부(222)는, 기준 전류(Iref)를 생성하여, 제어 신호 변환부(220)에 기준 전류(Iref)를 제공하는 역할을 한다. 참고로, 기준 전류 생성부(222)는, 제 2-1 저항(R21)과 반도체 제조 공정에서 동일한 종류의 저항을 이용하여 기준 전류(Iref)를 생성하는 것에 의해, 온도, 반도체 제조 공정 상의 산포 등에 따른 제 2-1 저항(R21)의 특성 차이를 보상하는 것이 바람직하다.The reference
보상 회로(223)는, 기준 전류(Iref) 및 제 2 전류(I2)를 입력받고, 제 1 제어 신호(Vcon1)를 피드백 받아 제 1-1 저항(R11) 및 제 1 트랜지스터(T1)의 드레인과 소스 사이의 저항의 온도, 반도체 제조 공정 상의 산포 등에 따른 특성 차이를 보상하는 역할을 한다. The
구체적으로 보상 회로(223)는, 제 2-2 연산 증폭기(A22), 제 2-2 저항(R22) 및 제 2-3 트랜지스터(T23)를 포함하여 구성된다.Specifically, the
제 2-2 연산 증폭기(A22)는, 제 2-1 입력 노드 및 제 2-2 입력 노드로부터 신호를 입력받고, 제 1 제어 신호(Vcon1)를 출력한다. 아울러, 제 2-2 저항(R22)은, 제 2-1 입력 노드에 일단이 연결되고, 제 1-1 저항(R11) 및 제 1-2 저항(R12)과 반도체 제조 공정에서 동일한 종류의 저항을 이용하여 제조되어, 온도, 반도체 제조 공정 상의 산포 등에 따른 특성 차이가 제 1-1 저항(R11) 및 제 1-2 저항(R12)과 동일한 것을 특징으로 한다.The 2-2 th operational amplifier A22 receives signals from the 2-1 th input node and the 2-2 th input node, and outputs the first control signal Vcon1. In addition, the 2-2 th resistor R22 has one end connected to the 2-1 th input node, and has the same type of resistance as the 1-1 th resistor R11 and the 1-2 th resistor R12 in the semiconductor manufacturing process. It is characterized in that the difference in characteristics according to temperature, dispersion in the semiconductor manufacturing process, etc. is the same as that of the 1-1 resistor R11 and the 1-2 resistor R12.
또한, 제 2-3 트랜지스터(T23)는, 제 2-2 입력 노드에 드레인 또는 소스 중 하나가 연결되고, 제 1 트랜지스터(T1)와 반도체 제조 공정에서 동일한 종류의 트랜지스터를 이용하여 제조되어, 온도, 반도체 제조 공정 상의 산포 등에 따른 특성 차이가 제 1 트랜지스터(T1)와 동일한 것이 바람직하다.In addition, the 2-3 th transistor T23 has either a drain or a source connected to the 2-2 input node, and is manufactured using the same type of transistor as the 1 st transistor T1 in a semiconductor manufacturing process, , it is preferable that the characteristic difference according to dispersion in the semiconductor manufacturing process is the same as that of the first transistor T1 .
아울러, 제 2-1 입력 노드의 전압인 제 2-1 전압 레벨(V1)은 기준 전류(Iref)에 따라 결정되고, 제 2-2 입력 노드는 전압-전류 변환 회로(221)의 출력 노드와 연결된다. 참고로, 제 2-2 연산 증폭기(A22)의 특성상 제 2-1 입력 노드의 전압(V1) 및 제 2-2 입력 노드의 전압(V2)은 동일하게 된다. In addition, the 2-1 th voltage level V1 which is the voltage of the 2-1 th input node is determined according to the reference current Iref, and the 2-2 th input node is connected to the output node of the voltage-
또한, 제 2-3 트랜지스터(T23)의 게이트는, 제 2-2 연산 증폭기(A22)의 출력 노드와 연결된 것을 특징으로 한다. 이에 따라, 제 2-2 연산 증폭기(A22)의 출력이 제 2-2 연산 증폭기(A22)의 입력으로 피드백되게 된다.In addition, the gate of the 2-3 th transistor T23 is connected to the output node of the 2-2 th operational amplifier A22. Accordingly, the output of the 2-2nd operational amplifier A22 is fed back to the input of the 2-2nd operational amplifier A22.
증폭부(210A)에서 일반 저항으로 구성되는 제 1-1 저항(R11) 및 제 1-2 저항(R12)과, 제 1 트랜지스터(T1)로 구성한 저항(Rm)은 온도에 대한 저항 특성이 다르다. 이 경우에 동일 입력 신호에 대해서 온도에 따라 출력 신호가 변동이 되는 문제가 발생한다. 또한, 제 1-1 저항(R11) 및 제 1-2 저항(R12)과, 제 1 트랜지스터(T1)로 구성한 저항(Rm)은 제조 공정 산포로 인해서 증폭부(210a)의 이득의 산포를 크게 만들 수 있다. In the amplification unit 210A, the 1-1 resistance R11 and the 1-2 resistance R12 composed of general resistors and the resistance Rm composed of the first transistor T1 have different resistance characteristics with respect to temperature. . In this case, there is a problem in that the output signal varies according to the temperature for the same input signal. In addition, the 1-1 resistor R11, the 1-2 resistor R12, and the resistor Rm composed of the first transistor T1 greatly increase the dispersion of the gain of the
온도 및 공정의 산포 등의 특성을 개선하기 위하여, 제 1-1 저항(R11) 및 제 1-2 저항(R12)과 공정상 동일 종류의 저항인 제 2-2 저항(R22)에 전류를 인가하여 일정 전압을 출력(V1)하고, 제 2 제어 신호(Vcon2)를 전류로 변환하여 제 2-3 트랜지스터(T23)로 구성한 저항(Rm)에 인가한 전압(V2)을 비교하여, 제 2-3 트랜지스터(T23)의 게이트로 입력하여 동일한 전압 레벨의 제 2 제어 신호(Vcon2)에 대해 제 2-1 입력 노드의 전압(V1) 및 제 2-2 입력 노드의 전압(V2)이 동일하게 되도록 피드백 전압인 제 1 제어 신호(Vcon1)를 생성하게 된다.In order to improve characteristics such as temperature and process dispersion, a current is applied to the 1-1 resistor R11 and the 1-2 resistor R12 and the 2-2 resistor R22, which is the same type of resistance in the process. to output a constant voltage V1, convert the second control signal Vcon2 into a current, compare the voltage V2 applied to the resistor Rm composed of the 2-3th transistor T23, and 3 It is input to the gate of the transistor T23 so that the voltage V1 of the 2-1th input node and the voltage V2 of the 2nd-2nd input node become the same with respect to the second control signal Vcon2 of the same voltage level. A first control signal Vcon1 that is a feedback voltage is generated.
이 제 1 제어 신호(Vcon1)를 증폭부(210a)에서 제 1 트랜지스터(T1)로 구성한 저항(Rm)을 구현하기 위하여, 제 1 트랜지스터(T1)의 게이트로 입력한다. The first control signal Vcon1 is input to the gate of the first transistor T1 to implement the resistor Rm formed by the first transistor T1 in the
하기에 본 발명의 가변 이득 증폭기(200)의 주요 지점의 전압 및 전류값에 대해 예를 들어 설명하기로 한다.Hereinafter, the voltage and current values of the main points of the
제 2-1 입력 노드의 전압(V1)은 기준 전류(Iref) 및 제 2-2 저항(R22)에 의해 그 값이 결정된다. 즉, V1=Iref×R22로 나타낼 수 있다.The voltage V1 of the 2-1 th input node is determined by the reference current Iref and the 2-2 th resistor R22. That is, it can be expressed as V1=Iref×R22.
아울러, 제 2-2 입력 노드의 전압(V2)는, 제 2 전류(I2) 및 제 2-3 트랜지스터(T23)의 드레인과 소스 사이의 저항값(Rm)에 따라 결정된다. 즉, V2=I2×Rm로 나타낼 수 있다. 여기서 I2=Vcon2/R21으로 나타낼 수 있다.In addition, the voltage V2 of the second-second input node is determined according to the second current I2 and the resistance value Rm between the drain and the source of the second-third transistor T23. That is, it can be expressed as V2=I2×Rm. Here, it can be expressed as I2=Vcon2/R21.
제 2-2 연산 증폭기(A22)를 이용한 피드백 루프에 의해서 V1=V2 이고, Iref×R22=Vcon2/R21×Rm이 된다.V1=V2 and Iref×R22=Vcon2/R21×Rm by the feedback loop using the 2-2nd operational amplifier A22.
아울러, 피드백 루프의 제 2-2 연산 증폭기(A22)에서 Rm의 저항값이 Iref×R22=Vcon2/R21×Rm을 만족하도록, 제 2-3 트랜지스터(T23)의 게이트 전압값이 출력된다. 제 2 제어 신호(Vcon2)가 상승하면, Rm의 값이 감소되도록 피드백 루프가 동작하고, 이로 인해 증폭부(210a)의 이득은 증가하게 된다. In addition, the gate voltage value of the 2-3th transistor T23 is output so that the resistance value of Rm in the 2-2nd operational amplifier A22 of the feedback loop satisfies Iref×R22=Vcon2/R21×Rm. When the second control signal Vcon2 rises, the feedback loop operates so that the value of Rm is decreased, thereby increasing the gain of the
예를 들어, Iref=100uA, R21=100Ω, Vcon2=2.4V, R21=12KΩ, R11=R12=100KΩ이라 하면, I2=2.4V/12KΩ=200uA, Rm=50Ω이 된다. For example, if Iref=100uA, R21=100Ω, Vcon2=2.4V, R21=12KΩ, R11=R12=100KΩ, I2=2.4V/12KΩ=200uA, Rm=50Ω.
따라서, 증폭부(210a)의 전압 이득은 2×100K/50으로 4,000 배의 이득을 얻을 수 있다. 만약 제 2 제어 신호(Vcon2)가 1.2V가 인가되었다면, 증폭부(210a)의 전압 이득은 2,000 배가 된다. Accordingly, the voltage gain of the
아울러, 본 발명의 증폭부(210a)는 도 2에 나타낸 바와 같이 차동 신호를 입력받는 차동 증폭기의 형태로 구현될 수도 있으나, 하나의 입력 신호를 이용한 반전 증폭기 또는 비반전 증폭기에 의해서도, 증폭부(210b, 210c)를 구현할 수도 있다.In addition, the amplifying
도 3은 비반전 증폭기에 의한 증폭부(210b)의 구현 예시도이다.3 is an exemplary implementation diagram of the
도 3으로부터 알 수 있는 바와 같이, 비반전 증폭기에 의한 증폭부(210b)는, 제 1-1 연산 증폭기(A11), 제 1 이득 결정 회로(211b) 및 제 2 이득 결정 회로(212b)를 포함한다.As can be seen from Fig. 3, the
비반전 증폭기에 의한 증폭부(210b)의 이득은 다음의 [수학식 3]과 같이 나타낼 수 있다.The gain of the amplifying
도 4는 반전 증폭기에 의한 증폭부(210c)의 구현 예시도이다.4 is an exemplary implementation diagram of the amplifying
도 4로부터 알 수 있는 바와 같이, 반전 증폭기에 의한 증폭부(210c)는, 제 1-1 연산 증폭기(A11), 제 1 이득 결정 회로(211c) 및 제 2 이득 결정 회로(212c)를 포함한다.As can be seen from FIG. 4 , the
반전 증폭기에 의한, 증폭부(210c)의 이득은 다음의 [수학식 4]와 같이 나타낼 수 있다.The gain of the amplifying
상술한 바와 같이 본 발명에 따르면, 선형성이 유지될 뿐만 아니라 온도 및 제조 공정의 변동에도 강인한 가변 이득 증폭기(200)를 구현할 수 있음을 알 수 있다.As described above, according to the present invention, it can be seen that the
200 : 가변 이득 증폭기
210a, 210b, 210c : 증폭부
220 : 제어 신호 변환부
A11 : 제 1-1 연산 증폭기
A12 : 제 1-2 연산 증폭기
211a, 211b, 211c : 제 1 이득 결정 회로
212a, 212b, 212c : 제 2 이득 결정 회로
221 : 전압-전류 변환 회로
222 : 기준 전류 생성부
223 : 보상 회로200: variable gain amplifier
210a, 210b, 210c: amplification unit
220: control signal conversion unit
A11: No. 1-1 operational amplifier
A12: No. 1-2 op amp
211a, 211b, 211c: first gain determining circuit
212a, 212b, 212c: second gain determination circuit
221 voltage-current conversion circuit
222: reference current generator
223: compensation circuit
Claims (11)
제 1 제어 신호를 이용하여 증폭 이득을 조절하여, 입력 신호를 증폭하는 증폭부; 및 제 2 제어 신호를 입력받아 상기 제 1 제어 신호로 변환하여 출력하는 제어 신호 변환부;를 포함하고,
상기 증폭부는, 제 1-1 연산 증폭기; 일단은 상기 제 1-1 연산 증폭기의 출력 노드에 연결되고, 타단은 상기 제 1-1 연산 증폭기의 입력 노드 중 하나에 연결된 제 1-1 저항; 및 상기 제 1-1 연산 증폭기의 입력 노드 중 하나에 드레인 또는 소스 중 하나가 연결되고, 게이트로 상기 제 1 제어 신호를 입력받는 제 1 트랜지스터;를 포함하고,
상기 제어 신호 변환부는, 전압 신호인 상기 제 2 제어 신호를 입력받아 제 2 전류로 변환하여 출력하는 전압-전류 변환 회로; 제 2-1 입력 노드 및 제 2-2 입력 노드로부터 신호를 입력받고, 상기 제 1 제어 신호를 출력하는 제 2-2 연산 증폭기; 상기 제 2-1 입력 노드에 일단이 연결되고, 상기 제 1-1 저항과 제조 공정에서 동일한 종류의 저항을 이용하여 제조된 제 2-2 저항; 및 상기 제 2-2 입력 노드에 드레인 또는 소스 중 하나가 연결되고, 상기 제 1 트랜지스터와 제조 공정에서 동일한 종류의 트랜지스터를 이용하여 제조된 제 2-3 트랜지스터;를 포함하고,
상기 제 2-1 입력 노드의 전압인 제 2-1 전압 레벨은, 기준 전류에 따라 결정되고,
상기 제 2-2 입력 노드는, 상기 전압-전류 변환 회로의 출력 노드와 연결되고,
상기 제 2-3 트랜지스터의 게이트는, 상기 제 2-2 연산 증폭기의 출력 노드와 연결된 것을 특징으로 하는 가변 이득 증폭기.A variable gain amplifier comprising:
an amplifier for amplifying an input signal by adjusting an amplification gain using the first control signal; and a control signal conversion unit that receives a second control signal and converts it into the first control signal and outputs it;
The amplifying unit may include: a 1-1 operational amplifier; a 1-1 th resistor having one end connected to an output node of the 1-1 th operational amplifier and the other end connected to one of the input nodes of the 1-1 th operational amplifier; and a first transistor having a drain or a source connected to one of the input nodes of the 1-1 operational amplifier and receiving the first control signal through a gate;
The control signal converter may include: a voltage-current conversion circuit for receiving the second control signal, which is a voltage signal, and converting it into a second current; a 2-2 th operational amplifier that receives signals from the 2-1 th input node and the 2-2 th input node and outputs the first control signal; a 2-2 resistor having one end connected to the 2-1 input node and manufactured using the same type of resistor as the 1-1 resistor in a manufacturing process; and a 2-3 th transistor having one of a drain or a source connected to the 2-2 input node and manufactured using the same type of transistor as the first transistor in a manufacturing process;
The 2-1 th voltage level, which is the voltage of the 2-1 th input node, is determined according to a reference current,
The 2-2 second input node is connected to an output node of the voltage-current conversion circuit,
A gate of the second-third transistor is connected to an output node of the second-second operational amplifier.
제 1 제어 신호를 이용하여 증폭 이득을 조절하여, 입력 신호를 증폭하는 증폭부; 및 제 2 제어 신호를 입력받아 상기 제 1 제어 신호로 변환하여 출력하는 제어 신호 변환부;를 포함하되,
상기 증폭부는, 제 1-1 연산 증폭기; 상기 증폭부의 이득을 결정하는 제 1 저항 성분을 포함하는 제 1 이득 결정 회로; 및 상기 증폭부의 이득을 결정하는 제 2 저항 성분을 포함하는 제 2 이득 결정 회로;를 포함하되,
상기 제 1 이득 결정 회로는, 일단은 상기 제 1-1 연산 증폭기의 출력 노드에 연결되고, 타단은 상기 제 1-1 연산 증폭기의 입력 노드 중 하나에 연결된 제 1-1 저항;을 포함하고,
상기 제 2 이득 결정 회로는, 상기 제 1-1 연산 증폭기의 입력 노드 중 하나에 드레인 또는 소스 중 하나가 연결되고, 게이트로 상기 제 1 제어 신호를 입력받는 제 1 트랜지스터;를 포함하고,
상기 제어 신호 변환부는, 전압 신호인 상기 제 2 제어 신호를 입력받아 제 2 전류로 변환하여 출력하는 전압-전류 변환 회로; 및 기준 전류 및 상기 제 2 전류를 입력받고, 상기 제 1 제어 신호를 피드백 받아 상기 제 1-1 저항 및 상기 제 1 트랜지스터의 드레인과 소스 사이의 저항의 특성 차이를 보상하는 보상 회로;를 포함하고,
상기 보상 회로는, 제 2-1 입력 노드 및 제 2-2 입력 노드로부터 신호를 입력받고, 상기 제 1 제어 신호를 출력하는 제 2-2 연산 증폭기; 상기 제 2-1 입력 노드에 일단이 연결되고, 상기 제 1-1 저항과 제조 공정에서 동일한 종류의 저항을 이용하여 제조된 제 2-2 저항; 및 상기 제 2-2 입력 노드에 드레인 또는 소스 중 하나가 연결되고, 상기 제 1 트랜지스터와 제조 공정에서 동일한 종류의 트랜지스터를 이용하여 제조된 제 2-3 트랜지스터;를 포함하고,
상기 제 2-1 입력 노드의 전압인 제 2-1 전압 레벨은, 상기 기준 전류에 따라 결정되고,
상기 제 2-2 입력 노드는, 상기 전압-전류 변환 회로의 출력 노드와 연결되고,
상기 제 2-3 트랜지스터의 게이트는, 상기 제 2-2 연산 증폭기의 출력 노드와 연결된 것을 특징으로 하는 가변 이득 증폭기.A variable gain amplifier comprising:
an amplifier for amplifying an input signal by adjusting an amplification gain using the first control signal; and a control signal conversion unit that receives a second control signal and converts it into the first control signal and outputs it.
The amplifying unit may include: a 1-1 operational amplifier; a first gain determining circuit including a first resistance component for determining a gain of the amplifier; and a second gain determining circuit including a second resistance component for determining a gain of the amplifying unit.
The first gain determining circuit includes a 1-1 resistor having one end connected to an output node of the 1-1 operational amplifier and the other end connected to one of the input nodes of the 1-1 operational amplifier,
The second gain determining circuit includes a first transistor having a drain or a source connected to one of the input nodes of the 1-1 operational amplifier and receiving the first control signal through a gate;
The control signal conversion unit may include: a voltage-current conversion circuit for receiving the second control signal, which is a voltage signal, and converting it into a second current; and a compensation circuit that receives a reference current and the second current, receives the feedback of the first control signal, and compensates for a characteristic difference between the 1-1 resistor and the resistance between the drain and the source of the first transistor ,
The compensation circuit may include: a 2-2 operational amplifier receiving signals from a 2-1 input node and a 2-2 input node and outputting the first control signal; a 2-2 resistor having one end connected to the 2-1 input node and manufactured using the same type of resistor as the 1-1 resistor in a manufacturing process; and a 2-3 th transistor having one of a drain or a source connected to the 2-2 input node and manufactured using the same type of transistor as the first transistor in a manufacturing process;
The 2-1 th voltage level, which is the voltage of the 2-1 th input node, is determined according to the reference current,
The 2-2 second input node is connected to an output node of the voltage-current conversion circuit,
A gate of the second-third transistor is connected to an output node of the second-second operational amplifier.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020200062533A KR102345764B1 (en) | 2020-05-25 | 2020-05-25 | Variable gain amplifier |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020200062533A KR102345764B1 (en) | 2020-05-25 | 2020-05-25 | Variable gain amplifier |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20210145529A KR20210145529A (en) | 2021-12-02 |
KR102345764B1 true KR102345764B1 (en) | 2021-12-31 |
Family
ID=78867128
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020200062533A KR102345764B1 (en) | 2020-05-25 | 2020-05-25 | Variable gain amplifier |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR102345764B1 (en) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100461969B1 (en) * | 2001-12-13 | 2004-12-17 | 매그나칩 반도체 유한회사 | Exponential function generator implemented by CMOS process and variable gain amplifier using the same |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100410553B1 (en) * | 2001-06-30 | 2003-12-18 | 주식회사 하이닉스반도체 | Wide Dynamic Range Variable gain Amplifier |
KR100462467B1 (en) * | 2001-12-27 | 2004-12-17 | 한국전자통신연구원 | Variable gain amplifier circuitry in automatic gain control |
-
2020
- 2020-05-25 KR KR1020200062533A patent/KR102345764B1/en active IP Right Grant
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100461969B1 (en) * | 2001-12-13 | 2004-12-17 | 매그나칩 반도체 유한회사 | Exponential function generator implemented by CMOS process and variable gain amplifier using the same |
Also Published As
Publication number | Publication date |
---|---|
KR20210145529A (en) | 2021-12-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR960016642B1 (en) | Transmitter-receiver | |
CA2093844C (en) | Power detection technique for automatic amplifier power control | |
US10447215B2 (en) | Current compensation circuit | |
KR20200033190A (en) | Amplifier with common mode detection | |
US5015839A (en) | Automatic gain multiplication factor control apparatus and method | |
KR970019506A (en) | AGC device simultaneously satisfying sufficient impedance matching characteristics and linear AGC characteristics | |
US6169452B1 (en) | Gain control, variable gain and automatic gain control amplifiers including differential circuit transistors and current splitter | |
TWI409610B (en) | Temperature coefficient modulating circuit and temperature compensation circuit | |
US20090058524A1 (en) | Received signal strength indicator self-calibrating gain of limiter | |
US20060290417A1 (en) | Exponential function generator and variable gain amplifier using the same | |
KR100732068B1 (en) | Variable gain amplifier having linear-in-db gain characteristic | |
JP4223304B2 (en) | Optical receiver | |
KR102345764B1 (en) | Variable gain amplifier | |
US6809591B1 (en) | AGC circuit providing control of output signal amplitude and of output signal DC level | |
US7994840B2 (en) | RMS detector with automatic gain control | |
EP3439177A1 (en) | Gain control circuit for a variable gain amplifier | |
WO2002101921A1 (en) | Current controlled power amplifier | |
JPH03165609A (en) | Optical current amplifier | |
KR0152002B1 (en) | Power amplifier circuit automatically gain controlled | |
US6232839B1 (en) | Voltage-controlled amplifier having compensation for gain control imbalance | |
US11611323B2 (en) | Automatic gain control circuit | |
JP2644774B2 (en) | Amplifier circuit | |
WO2023007752A1 (en) | Circuit device | |
JP4511697B2 (en) | Temperature compensation circuit | |
CN115015824A (en) | Logarithmic detector calibration circuit and calibration method and logarithmic detector |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |